JP6238323B2 - Circuit device - Google Patents

Circuit device Download PDF

Info

Publication number
JP6238323B2
JP6238323B2 JP2016204938A JP2016204938A JP6238323B2 JP 6238323 B2 JP6238323 B2 JP 6238323B2 JP 2016204938 A JP2016204938 A JP 2016204938A JP 2016204938 A JP2016204938 A JP 2016204938A JP 6238323 B2 JP6238323 B2 JP 6238323B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
inductor
receiving
receiving inductor
transmitting
embodiment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016204938A
Other languages
Japanese (ja)
Other versions
JP2017055125A (en )
Inventor
連也 川野
連也 川野
中柴 康隆
康隆 中柴
Original Assignee
ルネサスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Description

本発明は、互いに接続していない2つの回路の間で電気信号を伝達することができ、かつノイズに強い回路装置に関する。 The present invention can transmit electrical signals between the two circuits not connected to each other, and to a strong circuit device noise.

入力される電気信号の電位が互いに異なる2つの回路の間で電気信号を伝達する場合、フォトカプラを用いることが多い。 When the potential of the electric signal input to transmit electrical signals between two different circuits from each other, it is often used photocoupler. フォトカプラは、発光ダイオードなどの発光素子とフォトトランジスタなどの受光素子を有しており、入力された電気信号を発光素子で光に変換し、この光を受光素子で電気信号に戻すことにより、電気信号を伝達している。 Photocoupler has a light receiving element such as a light emitting element and the phototransistor such as a light emitting diode is converted into light by the light-emitting element an electric signal inputted by returning to an electric signal the light-receiving element, It has been transmitting an electric signal.

しかし、フォトカプラは発光素子と受光素子を有しているため、小型化が難しい。 However, the photo coupler because it has the light emitting element and the light receiving element, it is difficult miniaturization. また、電気信号の周波数が高い場合には電気信号に追従できなくなる。 Moreover, it can not follow the electrical signal when the frequency of the electrical signal is high. これらの問題を解決する技術として、2つのインダクタを誘導結合させることにより、電気信号を伝達する技術が開発されている。 As a technique for solving these problems, by inductively coupling two inductors, technology for transmitting electrical signals have been developed.

一方、特許文献1には薄膜トランス装置が開示されている。 On the other hand, the thin film transformer device is disclosed in Patent Document 1. この薄膜トランス装置において、1,2次コイルを有する4つの薄膜トランスが同一シリコン基板の表面側に配置されている。 In the thin film transformer apparatus, four thin film transformer having a primary and secondary coil are arranged on the surface side of the same silicon substrate. 隣接しあうトランス同士は最外周部分のコイルを共有している。 Trans mutually adjacent share a coil of the outermost portion. また4つの薄膜トランスにおいて、一次コイルは互いに並列に接続しており、また二次コイルも互いに並列に接続している。 In four of the thin film transformer, connecting the primary coil is connected in parallel with each other and also parallel with each other in the secondary coil.

特開平6−120048号公報 JP-6-120048 discloses

2つのインダクタを誘導結合させることにより電気信号を伝達する場合、受信側のインダクタに外部磁場が加わるとノイズ信号が発生する可能性がある。 When transmitting electrical signals by inductively coupling two inductors, the noise signal when an external magnetic field is applied to the reception side of the inductor may occur. このため、外部磁場に起因してノイズ信号が発生することを抑制する必要がある。 Therefore, it is necessary to suppress that the noise signal generated due to an external magnetic field.

本発明によれば、渦巻状の第1導電パターンからなり、送信信号が入力される第1送信インダクタと、 According to the present invention, it consists spiral first conductive pattern, a first transmitting inductor which transmission signal is inputted,
前記第1送信インダクタの上または下に形成された第1絶縁層と、 A first insulating layer formed above or below the first transmitting inductor,
前記第1絶縁層を介して前記第1送信インダクタと重なる領域に配置され、渦巻状の第2導電パターンからなり、前記送信信号に対応する受信信号を生成する第1受信インダクタと、 It is disposed in a region overlapping with the first transmitting inductor via the first insulating layer, a first receiving inductor for generating a received signal consists of a spiral-shaped second conductive pattern, corresponding to the transmission signal,
前記第1受信インダクタに直列に接続し、渦巻状の第3導電パターンからなり、同一の向きの磁場に対して前記第1受信インダクタとは逆向きの電圧を生じる第2受信インダクタと、 Connected in series to said first receiving inductor consists spiral of the third conductive pattern, and a second receiving inductor causing voltage opposite to the first receiving inductor to the magnetic field of the same direction,
を備える回路装置が提供される。 Circuit device comprising a are provided.

本発明において外部磁場が回路装置に加わった場合、第1受信インダクタと第2受信インダクタは逆向きの電圧を生じる。 If the external magnetic field is applied to the circuit device in the present invention, the first receiving inductor and the second receiving inductor produces a voltage in the reverse direction. また、第1受信インダクタと第2受信インダクタは直列に接続されている。 The first receiving inductor and the second receiving inductor is connected in series. このため、外部磁場に対する第1受信インダクタ及び第2受信インダクタの出力電圧は低くなる。 Therefore, the first receiving inductor and the output voltage of the second receiving inductor to external magnetic field decreases. したがって、外部磁場に起因してノイズ信号が発生することを抑制できる。 Therefore, it is possible to suppress the noise signal occurs due to the external magnetic field.

本発明によれば、外部磁場に起因してノイズ信号が発生することを抑制できる。 According to the present invention, it is possible to suppress the noise signal occurs due to the external magnetic field.

第1の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device in the first embodiment. 第1送信インダクタの形状の一例を示す平面図である。 Is a plan view showing an example of a shape of the first transmitting inductor. 各図は第1受信インダクタ及び第2受信インダクタの形状の一例を示す平面図である。 Each figure is a plan view showing an example of a shape of the first receiving inductor and the second receiving inductor. 第2の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device according to a second embodiment. (a)は第3の実施形態にかかる回路装置の断面図であり、(b)は埋込絶縁層の平面レイアウトを示す平面図である。 (A) is a sectional view of a circuit device to the third embodiment is a plan view showing a (b) is a plan layout of the buried insulating layer. 第4の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device according to a fourth embodiment. 各図は第1送信インダクタと第2送信インダクタの形状の一例を示す平面図である。 Each figure is a plan view showing an example of a shape of the first transmitting inductor and the second transmitting inductor. 各図は第5の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 Each figure is a plan view showing the shape of the inductor of such a circuit device in the fifth embodiment. 第6の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a sixth embodiment. (a)は図9に示した回路装置における第1受信インダクタ及び第2受信インダクタの平面図であり、(b)は(a)の変形例を示す平面図である。 (A) is a plan view of a first receiving inductor and the second receiving inductor in the circuit device shown in FIG. 9 is a plan view showing a modified example of (b) is (a). 各図は第7の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 Each figure is a plan view showing the shape of the inductor of such a circuit device to a seventh embodiment. 第8の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to the eighth embodiment. 第9の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a ninth embodiment. 図13に示した回路装置における埋込絶縁層の相対位置及び平面形状を示す平面図である。 Is a plan view showing the relative position and the planar shape of the buried insulating layer in the circuit device shown in FIG. 13. 第10の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a tenth embodiment. 第11の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to an eleventh embodiment. 第12の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to the twelfth embodiment. 第13の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a thirteenth embodiment. 第14の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a fourteenth embodiment. 第1送信インダクタ、第1受信インダクタ、第2受信インダクタ、及び第3受信インダクタの相対位置を示す平面図である。 First transmitting inductor, the first receiving inductor is a plan view showing the second receiving inductor, and the relative position of the third receiving inductor. 第15の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a fifteenth embodiment. 第16の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a sixteenth embodiment. 各図は図22に示した回路装置における第1受信インダクタ及び第2受信インダクタの形状を示す平面図である。 Each figure is a plan view showing a first receiving inductor and the shape of the second receiving inductor in the circuit device shown in FIG. 22. 第17の実施形態にかかる回路装置の断面図である。 It is a cross-sectional view of a circuit device to a seventeenth embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. 尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 In the drawings, like numerals represent like components, the explanation will be appropriately omitted.

図1は、第1の実施形態にかかる回路装置の断面図である。 Figure 1 is a cross-sectional view of a circuit device in the first embodiment. この回路装置は、第1送信インダクタ200、第1絶縁層120、第1受信インダクタ300、及び第2受信インダクタ320を備える。 The circuit device includes a first transmitting inductor 200, the first insulating layer 120, a first receiving inductor 300, and a second receiving inductor 320. 第1送信インダクタ200は、渦巻状の導電パターンからなり、送信信号が入力される。 First transmitting inductor 200 is made of spiral conductive patterns, the transmission signal is input. 第1絶縁層120は、第1送信インダクタ200の上又は下に位置している。 The first insulating layer 120 is positioned over or under the first transmitting inductor 200. 図1に示す例において、第1絶縁層120は第1送信インダクタ200の上に位置している。 In the example shown in FIG. 1, the first insulating layer 120 is located above the first transmitting inductor 200. 第1受信インダクタ300は、第1絶縁層120を介して第1送信インダクタ200と重なる領域に配置されている。 First receiving inductor 300 is disposed in a region overlapping with the first transmitting inductor 200 through the first insulating layer 120. 第1受信インダクタ300は、渦巻状の導電パターンからなり、第1送信インダクタ200に入力される送信信号に対応して受信信号を生成する。 First receiving inductor 300 is made of spiral conductive pattern, and generates a received signal in response to the transmission signal input to the first transmitting inductor 200. 第2受信インダクタ320は、第1受信インダクタ300に直列に接続し、渦巻状の導電パターンからなっている。 Second receiving inductor 320 is connected in series with the first receiving inductor 300, it has a spiral conductive pattern. 第2受信インダクタ320は、同一の向きの磁場に対して第1受信インダクタ300とは逆向きの電圧を生じる。 Second receiving inductor 320 produces a voltage opposite to the first receiving inductor 300 to the magnetic field of the same direction. 図1に示す例において、第2受信インダクタ320は第1受信インダクタ300の隣に位置している。 In the example shown in FIG. 1, the second receiving inductor 320 is located adjacent to the first receiving inductor 300. このため、平面視において第1受信インダクタ300と第2受信インダクタ320の間には他のインダクタが存在しない。 Therefore, another inductor does not exist between the first receiving inductor 300 in a plan view of the second receiving inductor 320.

図1に示す例において、回路装置は基板100を有している。 In the example shown in FIG. 1, the circuit device has a substrate 100. 基板100は、例えばシリコン基板などの半導体基板である。 Substrate 100 is, for example, a silicon substrate is a semiconductor substrate such as. 基板100上には、絶縁層112,114,116,118がこの順に積層されている。 On the substrate 100, the insulating layer 112, 114, 116, 118 are stacked in this order. 絶縁層114,116,118によって第1絶縁層120が構成されている。 The first insulating layer 120 is formed by the insulating layer 114, 116, 118.

絶縁層112,114,116,118それぞれの表面には配線等の導電パターンが位置している。 Conductive pattern of the wiring such as the insulating layer 112, 114, 116, 118 each surface is located. これら導電パターンは、例えば絶縁層上に形成されたAl合金パターンであるが、ダマシン法により絶縁層に埋め込まれたCu合金パターンであっても良い。 These conductive patterns, for example, an Al alloy pattern formed on the insulating layer may be a Cu alloy pattern embedded in the insulating layer by a damascene method. 第1送信インダクタ200は絶縁層112の表面に位置しており、第1受信インダクタ300及び第2受信インダクタ320は絶縁層118の表面、すなわち最上層の配線層に位置している。 First transmitting inductor 200 is located on the surface of the insulating layer 112, a first receiving inductor 300 and the second receiving inductor 320 is positioned on the surface of the insulating layer 118, i.e., the uppermost wiring layer. 第1受信インダクタ300、第2受信インダクタ320、及び絶縁層118は、保護膜130によって被覆されている。 First receiving inductor 300, a second receiving inductor 320, and the insulating layer 118 is covered by a protective film 130.

第1送信インダクタ200の中心側の端部202は、絶縁層114に設けられたビアプラグ及び絶縁層114の表面に位置している第1引出配線142を介して、平面視において第1送信インダクタ200の外側に引き出されている。 Central end 202 of the first transmitting inductor 200 through the first lead-out lines 142 that are located in the via plug and the surface of the insulating layer 114 provided in the insulating layer 114, a first transmitting inductor in plan view 200 It is drawn out of the outside. また第1受信インダクタ300の中心側の端部302は、絶縁層118に設けられたビアプラグ及び絶縁層116の表面に位置している第2引出配線144を介して、第1受信インダクタ300の外側に引き出されている。 The center side end portion 302 of the first receiving inductor 300, through the second lead-out lines 144 that are located in the via plug and the surface of the insulating layer 116 provided in the insulating layer 118, the outer side of the first receiving inductor 300 They are drawn to. 本実施形態において端部302は、ビアプラグ及び第2引出配線144を介して、第2受信インダクタ320の中心側の端部322に接続している。 End 302 in this embodiment, through the plug and the second lead-out lines 144, connected to the center side of the end portion 322 of the second receiving inductor 320. 第2引出配線144は、第1引出配線142より第1受信インダクタ300に近い層に形成されている。 Second extraction wiring 144 is formed in a layer closer than the first lead-out lines 142 to the first receiving inductor 300.

平面視において、第1受信インダクタ300の中心側の端部302は第1送信インダクタ200の中心側の端部202と重なっていない。 In plan view, the center side of the end portion 302 of the first receiving inductor 300 does not overlap with the center side of the end portion 202 of the first transmitting inductor 200. このため、第2引出配線144と第1引出配線142は平面視で重ならない。 Therefore, the second lead-out lines 144 first extraction wiring 142 do not overlap in plan view. したがって、第2引出配線144と第1引出配線142の最小間隔は、端部302,202が重なる場合と比較して大きくなる。 Therefore, the second lead-out lines 144 the minimum distance between the first lead-out lines 142, increases as compared with the case where the ends 302,202 overlap. なお、第1受信インダクタ300と第1送信インダクタ200の渦巻きの中心は、互いに重なっているのが好ましい。 Note that the first receiving inductor 300 center of spiral of the first transmitting inductor 200 is preferably overlap one another.

図2は、第1送信インダクタ200の形状の一例を示す平面図である。 Figure 2 is a plan view showing an example of a shape of the first transmitting inductor 200. 本図に示す例において第1送信インダクタ200は、外側の端部204から中心側の端部202に向けて時計回りの渦巻きを形成している。 First transmitting inductor 200 in the example shown in the drawing, it forms a spiral clockwise towards the outer end 204 toward the center of the end portion 202. なお第1送信インダクタ200は、外側の端部204から中心側の端部202に向けて反時計回りの渦巻きを形成していてもよい。 Note first transmitting inductor 200, may form a counterclockwise spiral toward the end 202 of the center side from the outer end 204.

図3の各図は、第1受信インダクタ300及び第2受信インダクタ320の形状の一例を示す平面図である。 Each of FIGS. 3 is a plan view showing an example of a shape of the first receiving inductor 300 and the second receiving inductor 320. いずれの図においても、第1受信インダクタ300及び第2受信インダクタ320は、巻き数及び配線間隔が略同じであり、絶対値が同じ磁場に対して絶対値が同じ電圧を生じる。 In either figure, the first receiving inductor 300 and the second receiving inductor 320 is substantially the same the winding number and the wiring interval, the absolute value absolute value for the same magnetic field produces the same voltage.

図3(a)に示す例は、図1に対応している。 Example shown in FIG. 3 (a) corresponds to FIG. この例において、第1受信インダクタ300及び第2受信インダクタ320は、渦巻きの向きが同一である。 In this example, the first receiving inductor 300 and the second receiving inductor 320, the orientation of the spiral are the same. 具体的には、第1受信インダクタ300及び第2受信インダクタ320は外側の端部304、324から中心側の端部302,322に向けて時計回りの渦巻きを形成している。 More specifically, the first receiving inductor 300 and the second receiving inductor 320 forms a spiral clockwise towards the center side of the end portion 302, 322 from outer ends 304, 324. ただし渦巻きの向きは逆であっても良い。 However, the orientation of the spiral may be reversed. そして、中心側の端部302,322が第2引出配線144を介して互いに接続している。 Then, the ends 302, 322 of the center side are connected to each other through a second lead wire 144.

図3(b)に示す例は、図1とは異なる例を示している。 Example shown in FIG. 3 (b) shows an example different from FIG. この例において、第1受信インダクタ300及び第2受信インダクタ320は、図3(a)に示した例と同様であり、渦巻きの向きが同一である。 In this example, the first receiving inductor 300 and the second receiving inductor 320 is similar to the example shown in FIG. 3 (a), the direction of the spiral are the same. そして外側の端部304,324が互いに繋がっている。 And the outer ends 304, 324 are connected to each other.

図3(c)に示す例は、図1とは異なる例を示している。 Example shown in FIG. 3 (c) shows an example different from FIG. この例において、第1受信インダクタ300及び第2受信インダクタ320は、渦巻きの向きが逆である。 In this example, the first receiving inductor 300 and the second receiving inductor 320, the orientation of the spiral is reversed. そして第1受信インダクタ300の外側の端部304と、第2受信インダクタ320の中心側の端部322が、第2引出配線144を介して互いに接続している。 And the outer end portion 304 of the first receiving inductor 300, the center side of the end portion 322 of the second receiving inductor 320 are connected to each other through a second lead wire 144. なお、第1受信インダクタ300の中心側の端部302と、第2受信インダクタ320の外側の端部324が、第2引出配線144を介して互いに接続していてもよい。 Incidentally, the center side of the end portion 302 of the first receiving inductor 300, the outer end portion 324 of the second receiving inductor 320, may be connected to each other through a second lead wire 144.

図1〜3に示した回路装置は、例えば以下のようにして形成される。 Circuit device shown in FIGS. 1-3, for example, is formed as follows. まず基板100上に絶縁層112を形成する。 First an insulating layer 112 on the substrate 100. 基板100には、トランジスタ(図示せず)が形成されていても良い。 The substrate 100, the transistor (not shown) may be formed. 次いで絶縁層112の表面に第1送信インダクタ200を形成する。 Then forming a first transmitting inductor 200 to the surface of the insulating layer 112. 第1送信インダクタ200が絶縁層112上の導電パターンで形成される場合、絶縁層112上に導電膜を形成し、この導電膜を選択的に除去することにより、第1送信インダクタ200が形成される。 When the first transmitting inductor 200 is formed of a conductive pattern on the insulating layer 112, a conductive film is formed over the insulating layer 112, by selectively removing the conductive film, a first transmitting inductor 200 is formed that. 第1送信インダクタ200が絶縁層112に埋め込まれる場合、絶縁層112に溝パターンを形成し、この溝内及び絶縁層112上に導電膜を形成し、さらに絶縁層112上の導電膜を除去することにより、第1送信インダクタ200が形成される。 When the first transmitting inductor 200 is embedded in the insulating layer 112, forming a groove pattern in the insulating layer 112, the trench and a conductive film is formed over the insulating layer 112, further removing the conductive film on the insulating layer 112 by first transmitting inductor 200 is formed.

次いで、絶縁層112上及び第1送信インダクタ200上に絶縁層114を形成する。 Next, the insulating layer 114 above and the first transmitting inductor 200 over the insulating layer 112. 次いで絶縁層114内に、第1送信インダクタ200の中心側の端部202に接続するビアプラグを形成する。 Then in the insulating layer 114, to form a via plug that connects to the center side of the end portion 202 of the first transmitting inductor 200. 次いで、絶縁層114の表面に第1引出配線142を形成する。 Next, a first lead-out lines 142 on the surface of the insulating layer 114. 第1引出配線142は、例えば第1送信インダクタ200の形成方法として例示した方法のいずれかで形成される。 The first lead wire 142 is formed of, for example, either the method illustrated as the method of forming the first transmitting inductor 200.

次いで、絶縁層114上及び第1引出配線142上に絶縁層116を形成する。 Next, the insulating layer 116 over the insulating layer 114 and on the first lead-out lines 142. 次いで絶縁層116の表面に第2引出配線144を形成する。 Then forming the second lead-out lines 144 on the surface of the insulating layer 116. 第2引出配線144は、例えば第1送信インダクタ200の形成方法として例示した方法のいずれかで形成される。 Second extraction wiring 144 is formed of, for example, either the method illustrated as the method of forming the first transmitting inductor 200.

次いで、絶縁層116上及び第2引出配線144上に絶縁層118を形成する。 Next, the insulating layer 118 over the insulating layer 116 and on the second lead-out lines 144. 次いで絶縁層118内に2つのビアプラグを形成する。 Then form two via plugs in the insulating layer 118. これらビアプラグは、第1受信インダクタ300及び第2受信インダクタ320の中心側の端部302,322を第2引出配線144に接続するためのものである。 These plugs are used to connect the center side of the end portion 302, 322 of the first receiving inductor 300 and the second receiving inductor 320 to the second extraction wiring 144. 次いで、絶縁層118の表面に第1受信インダクタ300及び第2受信インダクタ320を形成する。 Next, a first receiving inductor 300 and the second receiving inductor 320 to the surface of the insulating layer 118. これらインダクタは、例えば第1送信インダクタ200の形成方法として例示した方法のいずれかで形成される。 These inductors are formed, for example, either in the manner illustrated as the method of forming the first transmitting inductor 200. 次いで、絶縁層118上、第1受信インダクタ300上、及び第2受信インダクタ320上に保護膜130を形成する。 Then, over the insulating layer 118, a first receiving inductor 300 on, and to form a protective layer 130 on the second receiving inductor 320.

次に、本実施形態の作用効果について説明する。 Next, the operation and effect of this embodiment are described. まず、送信回路(図示せず)から第1送信インダクタ200に送信信号が入力されると、第1送信インダクタ200によって磁場が生成する。 First, when the transmission signal from the transmitting circuit (not shown) to the first transmitting inductor 200 is input, a magnetic field is generated by the first transmitting inductor 200. 第1受信インダクタ300は、第1送信インダクタ200が生成した磁場によって電圧を生じる。 First receiving inductor 300 generates a voltage by the magnetic field first transmitting inductor 200 has been generated. 一方、第2受信インダクタ320は、第1送信インダクタ200が生成した磁場によってはほとんど電圧を生じない。 On the other hand, the second receiving inductor 320 does not result in little voltage by the magnetic field first transmitting inductor 200 has been generated. このため、受信回路(図示せず)は、第1受信インダクタ300及び第2受信インダクタ320が生じた電圧(例えば図3(a)に示す例では端部304,324間の電圧)を検出することにより、送信信号に対応した受信信号を検出することができる。 Thus, the reception circuit (not shown), (in the example shown in example FIGS. 3 (a) voltage between the ends 304, 324) voltage first receiving inductor 300 and the second receiving inductor 320 is caused to detect the it is thus possible to detect the received signal corresponding to the transmission signal.

また図1に示した回路装置に外部磁場が加わった場合を考える。 Further consider the case where an external magnetic field is applied to the circuit arrangement shown in FIG. 外部磁場は、第1受信インダクタ300及び第2受信インダクタ320のいずれに対しても、略同じ向きで加わる。 External magnetic field, with respect to any of the first receiving inductor 300 and the second receiving inductor 320, applied substantially in the same direction. 上記したように、第2受信インダクタ320は、同一の向きの磁場に対して第1受信インダクタ300とは逆向きの電圧を生じる。 As described above, the second receiving inductor 320 produces a voltage opposite to the first receiving inductor 300 to the magnetic field of the same direction. 第1受信インダクタ300及び第2受信インダクタ320は直列に接続されているため、外部磁場によって生じる電圧(例えば図3(a)に示す例では端部304,324間の電圧)が小さくなる。 First receiving inductor 300 and the second receiving inductor 320 because it is connected in series, becomes smaller (the voltage between the ends 304, 324 in the example shown in example FIG. 3 (a)) the voltage generated by the external magnetic field. このため、外部磁場に起因してノイズ信号が発生することを抑制できる。 Therefore, it is possible to suppress the noise signal occurs due to the external magnetic field. この効果は、第1受信インダクタ300と第2受信インダクタ320の巻数が略同じである場合、特に顕著になる。 This effect, if the number of turns of the first receiving inductor 300 second receiving inductor 320 is substantially the same becomes particularly noticeable.

また、平面視において、第1受信インダクタ300の中心側の端部302は第1送信インダクタ200の中心側の端部202と重なっていない。 Also, in plan view, the center side of the end portion 302 of the first receiving inductor 300 does not overlap with the center side of the end portion 202 of the first transmitting inductor 200. このため、第1引出配線142と第2引出配線144が平面視において重なることを防止できる。 Therefore, it is possible to prevent the first lead-out lines 142 second extraction wiring 144 overlap in a plan view. したがって、端部302,202が重なる場合と比較して、第2引出配線144と第1引出配線142の最小間隔が大きくなり、第1送信インダクタ200と第1受信インダクタ300の間の絶縁耐圧が大きくなる。 Therefore, as compared with the case where the end portions 302,202 overlap, the minimum distance between the second extraction wiring 144 and the first lead-out lines 142 is increased, the insulation breakdown voltage between the first transmitting inductor 200 and the first receiving inductor 300 growing. 従って、送信信号と受信信号の基準電位が大きく異なる場合でも、入力側と受信側の間で絶縁破壊が生じることを抑制できる。 Therefore, even when the reference potential of the transmission signal and the reception signal are largely different, it is possible to suppress the dielectric breakdown between the input side and the receiving side occurs.

図4は、第2の実施形態にかかる回路装置の断面図である。 Figure 4 is a cross-sectional view of a circuit device according to a second embodiment. この回路装置は、以下の点を除いて、第1の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except for the following points, a circuit device the same configuration according to the first embodiment.

保護膜130には、第1受信インダクタ300の中心側の端部302を露出させる開口部、及び第2受信インダクタ320の中心側の端部322を露出させる開口部が設けられている。 The protective film 130 has an opening for exposing the center side of the end portion 302 of the first receiving inductor 300, and an opening for exposing the center side of the end portion 322 of the second receiving inductor 320 is provided. これらの開口部から露出した端部302,322は、ワイヤ500を介して互いに接続している。 End 302 and 322 exposed from the openings are connected to each other via a wire 500. すなわち端部302は、ワイヤ500を介して第1受信インダクタ300の外側に引き出されている。 That end 302 is led out of the first receiving inductor 300 through a wire 500. また回路装置は、第1の実施形態に示した第2引出配線144及びこれに接続するビアプラグを備えていない。 The circuit apparatus does not have a plug for connecting the second lead-out lines 144 and thereto described in the first embodiment.

本実施形態によっても、第1の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the first embodiment. また、第2引出配線144の代わりにワイヤ500を用いているため、第2引出配線144を用いる場合と比較して、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線との最小間隔を広くすることができる。 Moreover, the use of the wire 500 in place of the second lead-out lines 144, as compared with the case of using the second extraction wiring 144, a wiring connected to the first transmitting inductor 200 and this, and the first receiving inductor 300 it is possible to widen the minimum distance between the wiring connected thereto. 従って、送信信号と受信信号の基準電位が大きく異なる場合でも、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線との間で絶縁破壊が生じることを抑制できる。 Therefore, even when the reference potential of the transmission signal and the reception signal are largely different, and wiring connected to the first transmitting inductor 200 and this, that the dielectric breakdown between the wiring connected to the first receiving inductor 300 and this occurs It can be suppressed.

図5(a)は、第3の実施形態にかかる回路装置の断面図である。 5 (a) is a cross-sectional view of a circuit device to a third embodiment. この回路装置は、基板100としてSOI(Silicon ON Insulator)基板を用いている点を除いて、第1の実施形態と同様である。 The circuit arrangement, except that using a SOI (Silicon ON Insulator) substrate as the substrate 100 is the same as the first embodiment. 本実施形態において基板100は、シリコン基板102上に絶縁層104及びシリコン層106をこの順に積層した構造である。 Substrate 100 in this embodiment has a structure formed by stacking an insulating layer 104 and the silicon layer 106 in this order on the silicon substrate 102. そしてシリコン層106には、複数の埋込絶縁層108が設けられている。 Then the silicon layer 106, a plurality of buried insulating layer 108 is provided. 第1送信インダクタ200、第1受信インダクタ300、及び第2受信インダクタ320は、複数の埋込絶縁層108の上方に位置している。 First transmitting inductor 200, the first receiving inductor 300 and the second receiving inductor 320, it is located above the plurality of buried insulating layer 108. シリコン層106には、トランジスタ(図示せず)及び素子分離膜が形成されていても良い。 The silicon layer 106, the transistor (not shown) and the isolation layer may be formed.

本図に示す例において埋込絶縁層108は、底部が絶縁層104に接しているが、底部が絶縁層104に接していなくてもよい。 Buried insulating layer 108 in the example shown in the drawing, but the bottom is in contact with the insulating layer 104, the bottom may not be in contact with the insulating layer 104. 後者の場合、埋込絶縁層108は、シリコン層106に形成されたトランジスタ(図示せず)の素子分離膜と同一工程で形成されても良い。 In the latter case, the buried insulating layer 108 may be formed in the isolation layer in the same step of the formed silicon layer 106 the transistor (not shown).

図5(b)は、埋込絶縁層108の平面レイアウトを示す平面図である。 5 (b) is a plan view showing a planar layout of the buried insulating layer 108. 埋込絶縁層108は、マトリクスを形成するように互いに離間して配置されている。 Buried insulating layer 108 are spaced apart from each other so as to form a matrix.

本実施形態によっても第1の実施形態と同様の効果を得ることができる。 Can also in this embodiment to obtain the same effect as in the first embodiment. また、基板100としてSOI基板を使用し、かつシリコン層106には複数の埋込絶縁層108が設けられている。 Further, by using the SOI substrate, and a plurality of buried insulating layer 108 on the silicon layer 106 is provided as the substrate 100. 複数の埋込絶縁層108は、第1送信インダクタ200、第1受信インダクタ300、及び第2受信インダクタ320の下方に位置している。 A plurality of buried insulating layer 108, a first transmitting inductor 200 is located below the first receiving inductor 300, and a second receiving inductor 320. 従って、基板100に渦電流が生じることを抑制できる。 Therefore, it is possible to suppress the eddy current is generated in the substrate 100.

図6は、第4の実施形態にかかる回路装置の構成を示す断面図である。 Figure 6 is a sectional view showing a configuration of a circuit device according to a fourth embodiment. この回路装置は、第2送信インダクタ220を備える点、第1引出配線142が第2送信インダクタ220の中心側の端部222にも接続している点、並びに第2引出配線144が第1受信インダクタ300及び第2受信インダクタ320の外側に引き出されている点を除いて、第3の実施形態に示した回路装置と同様の構成である。 The circuit arrangement in that a second transmitting inductor 220, that the first lead-out lines 142 are connected to the center side of the end portion 222 of the second transmitting inductor 220 and the second lead-out lines 144 first receives except that led out of the inductor 300 and the second receiving inductor 320, a circuit device similar to the configuration shown in the third embodiment. 第2送信インダクタ220は、渦巻状の導電パターンにより構成されている。 Second transmitting inductor 220 is composed of a spiral conductive pattern.

本図に示す例において、第2送信インダクタ220は第1送信インダクタ200と同一層に形成されており、第1絶縁層120を介して第2受信インダクタ320と重なる領域に配置されている。 In the example shown in the figure, the second transmitting inductor 220 are arranged in a region overlapping the second receiving inductor 320 through are formed in the same layer as the first transmitting inductor 200, the first insulating layer 120. 第2送信インダクタ220は、第1引出配線142を介して第1送信インダクタ200と同一の送信信号が入力されるが、送信信号が入力されたときに発生する磁場の向きは、第1送信インダクタ200と逆である。 Second transmitting inductor 220 is the same transmission signal and a first transmitting inductor 200 through the first lead-out lines 142 is input, the direction of the magnetic field generated when a transmission signal is inputted, the first transmitting inductor is 200 and the reverse.

第1引出配線142は、絶縁層114に設けられたビアプラグを介して第1送信インダクタ200の中心側の端部202及び第2送信インダクタ220の中心側の端部222それぞれに接続している。 The first lead wire 142 is connected to the center side end portion 222 each of the center-side end portion 202 and a second transmitting inductor 220 of the first transmitting inductor 200 through the via plug formed in the insulating layer 114. このため、第1送信インダクタ200及び第2送信インダクタ220は、第1引出配線142に対して並列に接続されている。 Therefore, the first transmitting inductor 200 and the second transmitting inductor 220 is connected in parallel to the first extraction wiring 142. また第2送信インダクタ220は、第1送信インダクタ200の隣に位置している。 The second transmitting inductor 220 is positioned adjacent to the first transmitting inductor 200. このため、平面視において第1送信インダクタ200と第2送信インダクタ220の間には他のインダクタが存在しない。 Therefore, another inductor does not exist between the first transmitting inductor 200 in a plan view of the second transmitting inductor 220.

図7の各図は、第1送信インダクタ200と第2送信インダクタ220の形状の一例を示す平面図である。 Each of FIGS. 7 is a plan view showing a first transmitting inductor 200 an example of the shape of the second transmitting inductor 220. いずれの図においても、第1送信インダクタ200及び第2送信インダクタ220は、巻き数が略同じであるが、巻き数は互いに異なっていても良い。 In either figure, the first transmitting inductor 200 and the second transmitting inductor 220, the number of windings is substantially the same, the number of turns may be different from each other.

図7(a)に示す例は、図6に対応している。 Example shown in FIG. 7 (a) corresponds to FIG. この例において第1送信インダクタ200及び第2送信インダクタ220は、渦巻きの向きが逆である。 In this example the first transmitting inductor 200 and the second transmitting inductor 220, the orientation of the spiral is reversed. 具体的には、第1送信インダクタ200は、外側の端部204から中心側の端部202に向けて時計回りの渦巻きを形成しており、第2送信インダクタ220は、外側の端部224から中心側の端部222に向けて反時計回りの渦巻きを形成している。 Specifically, the first transmitting inductor 200 forms a spiral clockwise towards the outer end 204 toward the center of the end portion 202, a second transmitting inductor 220, the outer end 224 toward the end portion 222 of the center side forms a counterclockwise spiral. ただし渦巻きの向きは逆であっても良い。 However, the orientation of the spiral may be reversed. そして、中心側の端部202,222が第1引出配線142を介して互いに接続している。 Then, the ends 202, 222 of the center side are connected to each other via the first lead-out lines 142. また外側の端部204,224は互いに繋がっており、配線230によって第1送信インダクタ200及び第2送信インダクタ220の外側に引き出されている。 Also being led out of the outer end portion 204, 224 are connected to each other, the first transmitting inductor 200 and the second transmitting inductor 220 by a wiring 230. 配線230は、例えば第1送信インダクタ200及び第2送信インダクタ220と同一の配線層に形成されている。 Wiring 230 is formed in the same wiring layer as for example a first transmitting inductor 200 and the second transmitting inductor 220. 第1送信インダクタ200及び第2送信インダクタ220は、送信信号の入力線となる第1引出配線142及び配線230に対して並列に接続されている。 First transmitting inductor 200 and the second transmitting inductor 220 is connected in parallel to the first extraction wiring 142 and the wiring 230 as an input line of the transmission signal.

図7(b)に示す例は、図6とは異なる例を示している。 Example shown in FIG. 7 (b) shows an example different from FIG. この例において第1送信インダクタ200及び第2送信インダクタ220は、渦巻きの向きが同一である。 The first transmitting inductor 200 and the second transmitting inductor in example 220, the orientation of the spiral are the same. 第1送信インダクタ200の中心側の端部202と第2送信インダクタ220の外側の端部224が、引出配線145を介して互いに接続している。 Outer end portion 224 of the center side of the end portion 202 of the first transmitting inductor 200 a second transmitting inductor 220 are connected to each other via the lead wires 145. また第1送信インダクタ200の外側の端部204と第2送信インダクタ220の中心側の端部222が、引出配線143を介して互いに接続している。 The center side end portion 222 of the outer end portion 204 and the second transmitting inductor 220 of the first transmitting inductor 200 are connected to each other via the lead wires 143. 引出配線143,145は、例えば図6に示した第1引出配線142と同様に形成される。 Lead wires 143 and 145 are formed similarly to the first lead-out lines 142 shown in FIG. 6, for example. 第1送信インダクタ200及び第2送信インダクタ220は、送信信号の入力線となる引出配線143,145に対して並列に接続されている。 First transmitting inductor 200 and the second transmitting inductor 220 is connected in parallel to the lead wirings 143 and 145 as an input line of the transmission signal.

本実施形態においても、第1の実施形態と同様の効果を得ることができる。 In the present embodiment, it is possible to achieve the same effects as in the first embodiment. また、第2受信インダクタ320と重なる領域に第2送信インダクタ220が形成されており、第2送信インダクタ220には第1送信インダクタ200と同一の送信信号が入力される。 Further, in a region overlapping the second receiving inductor 320 and the second transmitting inductor 220 is formed, the second transmitting inductor 220 the same transmission signal and a first transmitting inductor 200 is input. 第2送信インダクタ220は、第1送信インダクタ200とは逆向きの磁場を発生するため、第1送信インダクタ200及び第2送信インダクタ220に送信信号が入力されたときに、第1受信インダクタ300及び第2受信インダクタ320は、同一の向きの電圧を生じる。 Second transmitting inductor 220, since the first transmitting inductor 200 for generating a magnetic field in the opposite direction, when the transmission signal is input to the first transmitting inductor 200 and the second transmitting inductor 220, and a first receiving inductor 300 second receiving inductor 320 causes a voltage of the same orientation. このため、送信信号に対応して第1受信インダクタ300及び第2受信インダクタ320が生成する受信信号の電圧は高くなる。 Therefore, the voltage of the received signal is first receiving inductor 300 and the second receiving inductor 320 in response generates the transmission signal is high. 従って、信号の送信エラーが発生することを抑制できる。 Therefore, it is possible to suppress the signal transmission error occurs.

また、第1送信インダクタ200と第2送信インダクタ220の間には他のインダクタが存在しない。 Further, another inductor does not exist between the first transmitting inductor 200 of the second transmitting inductor 220. このため、第1送信インダクタ200及び第2送信インダクタ220に送信信号が入力されたときに、第1送信インダクタ200が発生する磁場と第2送信インダクタ220が発生する磁場が結合し、磁場の漏れが少なくなる。 Therefore, when the transmission signal to the first transmitting inductor 200 and the second transmitting inductor 220 is input, the magnetic field magnetic field and the second transmitting inductor 220 first transmitting inductor 200 is generated is generated to bind, the magnetic field leakage It is reduced. 従って、送信信号に対応して第1受信インダクタ300及び第2受信インダクタ320が生成する受信信号の電圧はさらに高くなり、信号の受信感度が高くなる。 Accordingly, the voltage of the received signal by the first receiving inductor 300 and the second receiving inductor 320 is generated corresponding to the transmission signal is further increased, the signal reception sensitivity is increased.

なお、本実施形態において第2送信インダクタ220は、第1絶縁層120ではなく他の絶縁層(第2絶縁層)を介して第2受信インダクタ320と重なる領域に配置されていても良い。 Incidentally, the second transmitting inductor 220 in the present embodiment may be arranged in a region overlapping with the second receiving inductor 320 through the other insulating layer rather than the first insulating layer 120 (second insulating layer). 例えば第1絶縁層120が複数の絶縁層で構成されている場合、第2送信インダクタ220は、第1絶縁層120を構成する絶縁層の一部を介して第2受信インダクタ320と重なる領域に配置されていても良い。 For example, when the first insulating layer 120 is composed of a plurality of insulating layers, a second transmitting inductor 220, a region overlapping the second receiving inductor 320 through a portion of the insulating layer included in the first insulating layer 120 it may be arranged.

図8の各図は、第5の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 Each of FIGS. 8 is a plan view showing the shape of the inductor of such a circuit device in the fifth embodiment. 本実施形態において回路装置は、第1送信インダクタ200、第2送信インダクタ220、第1受信インダクタ300、及び第2受信インダクタ320を有する信号送信回路を偶数個有している。 Circuit device in the present embodiment, the first transmitting inductor 200, the second transmitting inductor 220, a first receiving inductor 300, and a signal transmission circuit having a second receiving inductor 320 has an even number. そして各信号送信回路は、同一のインダクタが互いに隣り合うように配置されている。 And each signal transmission circuit, the same inductor is disposed so as to be adjacent to each other. 各信号送信回路の間には他のインダクタが存在しない。 Other inductor is not present between each signal transmission circuit.

図8(a)は、第1送信インダクタ200及び第2送信インダクタ220の形状を示す平面図である。 8 (a) is a plan view showing the shape of the first transmitting inductor 200 and the second transmitting inductor 220. 全ての第1送信インダクタ200及び第2送信インダクタ220は、送信信号の入力線である第1引出配線142及び配線230に対して並列に接続されている。 All of the first transmitting inductor 200 and the second transmitting inductor 220 is connected in parallel to the first extraction wiring 142 and the wiring 230 is an input line of the transmission signal. 隣り合う第1送信インダクタ200は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。 First transmitting inductor 200 adjacent generates a magnetic field in the opposite directions to each other when the transmission signal is input. また隣り合う第2送信インダクタ220は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。 The second transmitting inductor 220 adjacent generates a magnetic field in the opposite directions to each other when the transmission signal is input.

図8(b)は、第1受信インダクタ300及び第2受信インダクタ320の形状を示す平面図である。 8 (b) is a plan view showing the shape of the first receiving inductor 300 and the second receiving inductor 320. 全ての第1受信インダクタ300及び第2受信インダクタ320は、送信信号が入力されたときに各インダクタで生じた電圧が加算される方向に、直列に接続されている。 All of the first receiving inductor 300 and the second receiving inductor 320, in a direction voltage generated by each inductor when a transmission signal is input is added, it is connected in series. 図8(b)に示す例では、全ての第1受信インダクタ300及び第2受信インダクタ320は渦巻きの方向が同一である。 In the example shown in FIG. 8 (b), all the first receiving inductor 300 and the second receiving inductor 320 is the direction of the spiral are the same. そして隣り合う第1受信インダクタ300は、外側の端部304が互いに接続している。 The first receiving inductor 300 adjacent the outer end portion 304 are connected to each other. 受信回路は、隣り合う第2受信インダクタ320の外側の端部324の間の電圧を測定することにより、受信信号を検出する。 Reception circuit by measuring the voltage between the outer side of the second receiving inductor 320 adjacent the end 324, detects the received signal.

本実施形態によっても、第4の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the fourth embodiment. また、送信信号が入力されたときに、隣り合う第1送信インダクタ200は互いに逆向きの磁場を発生させ、隣り合う第2送信インダクタ220は互いに逆向きの磁場を発生させる。 Further, when the transmission signal is input, the first transmitting inductor 200 adjacent generates a magnetic field in the opposite directions, the second transmitting inductors 220 adjacent generates a magnetic field in the opposite directions. このため、隣り合う第1送信インダクタ200の磁場が互いに結合し、かつ隣り合う第2送信インダクタ220の磁場も互いに結合する。 Therefore, the magnetic field of the first transmission inductor 200 adjacent bonded to each other, and the magnetic field of the second transmitting inductors 220 adjacent also coupled to each other. 従って、磁場の漏れがさらに少なくなり、第1受信インダクタ300及び第2受信インダクタ320が信号を受信しやすくなる。 Therefore, the leakage of the magnetic field is further reduced, the first receiving inductor 300 and the second receiving inductor 320 is likely to receive a signal.

図9は、第6の実施形態にかかる回路装置の構成を示す断面図である。 Figure 9 is a sectional view showing a configuration of a circuit device to a sixth embodiment. この回路装置は、第3受信インダクタ340及び引出配線146を備える点を除いて、第1の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except that a third receiving inductor 340 and the lead wires 146, a circuit device the same configuration according to the first embodiment. 本実施形態において受信信号は、第3受信インダクタ340から出力される。 Received signal in the present embodiment, it is outputted from the third receiving inductor 340.

図9に示す例において、第3受信インダクタ340は、第1絶縁層120を介して第2受信インダクタ320と重なる領域に配置されている。 In the example shown in FIG. 9, the third receiving inductor 340 is disposed in a region overlapping with the second receiving inductor 320 through the first insulating layer 120. 引出配線146は、絶縁層114に設けられたビアプラグを介して第3受信インダクタ340の中心側の端部342に接続しており、端部342を第3受信インダクタ340の外側に引き出している。 Lead wiring 146 is connected to the center side of the end portion 342 of the third receiving inductor 340 through the plug provided in the insulating layer 114, and pull the end 342 to the outer side of the third receiving inductor 340.

図10(a)は、図9に示した回路装置における第1受信インダクタ300及び第2受信インダクタ320の平面図である。 10 (a) is a plan view of a first receiving inductor 300 and the second receiving inductor 320 in the circuit device shown in FIG. 第1受信インダクタ300及び第2受信インダクタ320は渦巻きの向きが互いに同じである。 First receiving inductor 300 and the second receiving inductor 320 are identical to one another the direction of swirl. そして、外側の端部304,324が互いに接続しており、中心側の端部302,322が第2引出配線144によって互いに接続している。 Then, it connects the outer ends 304, 324 to one another, the ends 302, 322 of the center side are connected to each other by a second lead-out lines 144.

図10(b)は、図10(a)の変形例である。 10 (b) is a modification of FIG. 10 (a). 本図は、第1受信インダクタ300及び第2受信インダクタ320の渦巻きの向きが互いに逆である点を除いて、図10(a)と同様である。 This figure except spiral orientation of the first receiving inductor 300 and the second receiving inductor 320 are opposite to each other, is the same as FIG. 10 (a). なお本図において、端部302,324が互いに接続し、端部322,304が互いに接続しても良い。 In the present figure, and connect the ends 302, 324 to each other, the ends 322,304 may be connected to each other.

次に、本実施形態の作用効果について説明する。 Next, the operation and effect of this embodiment are described. 第1送信インダクタ200に送信信号が入力されると、第1の実施形態と同様に第1受信インダクタ300に電圧が生じる。 When the transmission signal to the first transmitting inductor 200 is input, a voltage is generated in the first receiving inductor 300 as in the first embodiment. この電圧によって第2受信インダクタ320に電流が流れ、第2受信インダクタ320が磁場を発生させる。 This voltage current flows through the second receiving inductor 320, a second receiving inductor 320 generates a magnetic field. 第2受信インダクタ320が磁場を発生させると、この磁場によって第3受信インダクタ340に電圧が生じる。 When the second receiving inductor 320 to generate a magnetic field, a voltage is generated by the magnetic field in the third receiving inductor 340. 受信回路は、この電圧を受信信号として検出する。 Receiving circuit detects the voltage as a received signal. 従って、第1送信インダクタ200から、第1受信インダクタ300及び第2受信インダクタ320を経由して、第3受信インダクタ340に信号を送信することができる。 Therefore, it is possible to transmit from the first transmitting inductor 200, via the first receiving inductor 300 and the second receiving inductor 320, a signal to the third receiving inductor 340. また外部磁場が加わったときに第1受信インダクタ300及び第2受信インダクタ320に生じる電圧は、互いに打ち消す方向になっている。 The voltage generated in the first receiving inductor 300 and the second receiving inductor 320 when the external magnetic field is applied is made in a direction to cancel each other. 従って、外部磁場に起因してノイズ信号が発生することを抑制できる。 Therefore, it is possible to suppress the noise signal occurs due to the external magnetic field.

また、第1送信インダクタ200から第3受信インダクタ340に信号が伝達されるまでには、第1絶縁層120を2回経由する必要がある。 Further, from the first transmitting inductor 200 until a signal is transmitted to the third receiving inductor 340, it is necessary to go through the first insulating layer 120 twice. 従って、第1送信インダクタ200と第3受信インダクタ340の間の絶縁耐圧が大きくなる。 Therefore, the withstand voltage between the first transmitting inductor 200 and the third receiving inductor 340 increases. 従って、送信信号と受信信号の基準電位が大きく異なる場合でも、入力側と受信側の間で絶縁破壊が生じることを抑制できる。 Therefore, even when the reference potential of the transmission signal and the reception signal are largely different, it is possible to suppress the dielectric breakdown between the input side and the receiving side occurs.

なお、本実施形態において第3受信インダクタ340は、第1絶縁層120ではなく他の絶縁層(第3絶縁層)を介して第2受信インダクタ320と重なる領域に配置されていても良い。 The third receiving inductor 340 in the present embodiment may be arranged in a region overlapping with the second receiving inductor 320 through the other insulating layer rather than the first insulating layer 120 (third insulating layer). 例えば第1絶縁層120が複数の絶縁層で構成されている場合、第3受信インダクタ340は、第1絶縁層120を構成する絶縁層の一部を介して第2受信インダクタ320と重なる領域に配置されていても良い。 For example, when the first insulating layer 120 is composed of a plurality of insulating layers, the third receiving inductor 340, a region overlapping the second receiving inductor 320 through a portion of the insulating layer included in the first insulating layer 120 it may be arranged.

図11は、第7の実施形態にかかる回路装置のインダクタの形状を示す平面図である。 Figure 11 is a plan view showing the shape of the inductor of the circuit device according to a seventh embodiment. この回路装置は、第1送信インダクタ200、第1受信インダクタ300、第2受信インダクタ320、及び第3受信インダクタ340を有する信号送信回路を偶数個有している点を除いて、第6の実施形態にかかる回路装置と同様の構成である。 The circuit device includes a first transmitting inductor 200, the first receiving inductor 300, a second receiving inductor 320, and a signal transmission circuit having a third receiving inductor 340 except that it has an even number, the implementation of the sixth a circuit device and similar structure according to the embodiment. 偶数個の信号送信回路は、同一のインダクタが隣り合うように並んで配置されている。 An even number of signal transmission circuits are arranged side by side so that the same inductor adjacent. 各信号送信回路の間には他のインダクタが存在しない。 Other inductor is not present between each signal transmission circuit.

図11(a)は、第1送信インダクタ200の形状を示す平面図である。 11 (a) is a plan view showing the shape of the first transmitting inductor 200. 全ての第1送信インダクタ200は、送信信号の入力線である第1引出配線142及び配線230に対して並列に接続されている。 All of the first transmitting inductor 200 is connected in parallel to the first extraction wiring 142 and the wiring 230 is an input line of the transmission signal. 隣り合う第1送信インダクタ200は、送信信号が入力されたときに互いに逆向きの磁場を発生させる。 First transmitting inductor 200 adjacent generates a magnetic field in the opposite directions to each other when the transmission signal is input.

図11(b)は、第1受信インダクタ300及び第2受信インダクタ320の形状を示す平面図である。 11 (b) is a plan view showing the shape of the first receiving inductor 300 and the second receiving inductor 320. 本図に示す例において、隣り合う第1受信インダクタ300の渦巻きの方向は同じであり、隣り合う第2受信インダクタ320の渦巻きの方向は同じである。 In the example shown in the figure, the direction of the spiral of the first receiving inductor 300 adjacent is the same, the direction of the spiral of the second receiving inductor 320 adjacent the same. ただしこれらの向きは互いに逆であっても良い。 However, these orientation may be reversed to each other.

図11(c)は、第3受信インダクタ340の形状を示す平面図である。 Figure 11 (c) is a plan view showing a shape of the third receiving inductor 340. 隣り合う第3受信インダクタ340は、同一の磁場に対して逆向きの電圧を発生させ、かつ、送信信号が第1送信インダクタ200に入力されたときに、それぞれに生じる電圧が加算される方向に互いに直列に接続されている。 Third receiving inductor 340 adjacent generates a voltage in the reverse direction to the same magnetic field, and, when the transmission signal is input to the first transmitting inductor 200, in the direction of voltage generated at each of which is added It is connected in series with each other. 本図に示す例において、隣り合う第3受信インダクタ340は、渦巻きの向きが同じであり、中心側の端部342が互いに接続されている。 In the example shown in the figure, the third receiving inductor 340 adjacent the orientation of the spiral are the same, the end portion 342 of the center side are connected to each other. 受信回路は、隣り合う第3受信インダクタ340の外側の端部344の間の電圧を測定することにより、受信信号を検出する。 Reception circuit by measuring the voltage between the outer third receiving inductor 340 adjacent the end 344, detects the received signal. なお、中心側の端部342の代わりに外側の端部344が互いに接続されていても良い。 Incidentally, the outer end portion 344 in place of the center-side end portion 342 may be connected to each other. この場合、受信回路は、隣り合う第3受信インダクタ340の中心側の端部342の間の電圧を測定することにより、受信信号を検出する。 In this case, the receiving circuit by measuring the voltage between the center side of the end portion 342 of the third receiving inductor 340 adjacent detects the reception signal.

本実施形態によっても、第6の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the sixth embodiment. また、送信信号が入力されたときに、隣り合う第1送信インダクタ200は互いに逆向きの磁場を発生させる。 Further, when the transmission signal is input, the first transmitting inductor 200 adjacent generates a magnetic field in the opposite directions. このため、隣り合う第1送信インダクタ200の磁場が互いに結合し、磁場の漏れが少なくなる。 Therefore, the magnetic field of the first transmission inductor 200 adjacent bonded together, the leakage of the magnetic field is reduced. 従って、第1受信インダクタ300が信号を受信しやすくなる。 Accordingly, the first receiving inductor 300 is likely to receive a signal.

また、隣り合う第1受信インダクタ300の渦巻きの方向は同じである。 The direction of the spiral of the first receiving inductor 300 adjacent is the same. 上記したように、隣り合う第1送信インダクタ200は互いに逆向きの磁場を発生させる。 As described above, the first transmitting inductor 200 adjacent generates a magnetic field in the opposite directions. このため、第1送信インダクタ200に送信信号が入力されたときに、隣り合う第1受信インダクタ300は、逆向きの電圧を生じる。 Therefore, when the transmission signal to the first transmitting inductor 200 is input, the first receiving inductor 300 adjacent produces a voltage in the reverse direction. 第2受信インダクタ320の渦巻きの方向は同じであるため、隣り合う第2受信インダクタ320は逆向きの磁場を発生させる。 Since the direction of the spiral of the second receiving inductor 320 are the same, the second receiving inductor 320 adjacent generates a magnetic field in the opposite direction. 従って、隣り合う第2受信インダクタ320の磁場が互いに結合し、磁場の漏れが少なくなる。 Thus, the magnetic field of the second receiving inductor 320 adjacent bonded together, the leakage of the magnetic field is reduced. 従って、第3受信インダクタ340が信号を受信しやすくなる。 Therefore, the third receiving inductor 340 is likely to receive a signal.

また、第3受信インダクタ340は、同一の磁場に対して逆向きの電圧を発生させる。 The third receiving inductor 340 generates a voltage in the reverse direction to the same magnetic field. 従って、外部磁場によって第3受信インダクタ340に生じる電圧が小さくなる。 Therefore, the voltage decreases occurring in the third receiving inductor 340 by an external magnetic field. このため、外部磁場に起因してノイズ信号が発生することを抑制できる。 Therefore, it is possible to suppress the noise signal occurs due to the external magnetic field. この効果は、隣り合う第3受信インダクタ340の巻数が同じである場合、特に顕著になる。 This effect, if the number of turns of the third receiving inductor 340 adjacent the same becomes particularly noticeable.

図12は、第8の実施形態にかかる回路装置の断面図である。 Figure 12 is a cross-sectional view of a circuit device to the eighth embodiment. この回路装置は、以下の点を除いて、第6または第7の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except for the following points, a circuit device the same configuration as the sixth or seventh embodiment.

保護膜130には、第1受信インダクタ300の中心側の端部302を露出させる開口部、及び第2受信インダクタ320の中心側の端部322を露出させる開口部が設けられている。 The protective film 130 has an opening for exposing the center side of the end portion 302 of the first receiving inductor 300, and an opening for exposing the center side of the end portion 322 of the second receiving inductor 320 is provided. これらの開口部から露出した端部302,322は、ワイヤ500を介して互いに接続している。 End 302 and 322 exposed from the openings are connected to each other via a wire 500. また回路装置は、図9に示した第2引出配線144及びこれに接続するビアプラグを備えていない。 The circuit apparatus does not have a plug for connecting the second lead-out lines 144 and thereto shown in FIG.

本実施形態によっても、第6または第7の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the sixth embodiment or the seventh. また、第2引出配線144の代わりにワイヤ500を用いているため、第2引出配線144を用いる場合と比較して、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線との最小間隔を広くすることができる。 Moreover, the use of the wire 500 in place of the second lead-out lines 144, as compared with the case of using the second extraction wiring 144, a wiring connected to the first transmitting inductor 200 and this, and the first receiving inductor 300 it is possible to widen the minimum distance between the wiring connected thereto. 従って、送信信号と受信信号の基準電位が大きく異なる場合でも、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線との間で絶縁破壊が生じることを抑制できる。 Therefore, even when the reference potential of the transmission signal and the reception signal are largely different, and wiring connected to the first transmitting inductor 200 and this, that the dielectric breakdown between the wiring connected to the first receiving inductor 300 and this occurs It can be suppressed.

図13は、第9の実施形態にかかる回路装置の断面図である。 Figure 13 is a cross-sectional view of a circuit device to a ninth embodiment. この回路装置は、基板100としてSOI基板を用いている点、及びSOI基板のシリコン層106に埋込絶縁層108が設けられている点を除いて、第8の実施形態と同様である。 The circuit arrangement in that the SOI substrate is used as the substrate 100, and except that the buried insulating layer 108 on the silicon layer 106 of the SOI substrate is provided, which is the same as the eighth embodiment. SOI基板である基板100の構成は、第3の実施形態と同様である。 Configuration of the substrate 100 is an SOI substrate is the same as the third embodiment. ただし本実施形態において、埋込絶縁層108は第1受信インダクタ300と第2受信インダクタ320の間の領域の下方に形成されているが、第1受信インダクタ300の下方及び第2受信インダクタ320の下方には形成されていない。 However, in this embodiment, although the buried insulating layer 108 is formed below the region between the first receiving inductor 300 second receiving inductor 320, the lower and the second receiving inductor 320 of the first receiving inductor 300 not formed downward.

図14は、図13に示した回路装置における、第1受信インダクタ300及び第2受信インダクタ320に対する埋込絶縁層108の相対位置、及び埋込絶縁層108の平面形状を示す平面図である。 14, in the circuit device shown in FIG. 13, the relative positions of the buried insulating layer 108 to the first receiving inductor 300 and the second receiving inductor 320, and a plan view showing a planar shape of the buried insulating layer 108. 埋込絶縁層108は、シリコン層106を、第1受信インダクタ300が設けられている領域と、第2受信インダクタ320が設けられている領域とで絶縁するように設けられている。 Buried insulating layer 108, the silicon layer 106, a region where the first receiving inductor 300 is provided, is provided to insulate between the region where the second receiving inductor 320 is provided.

本実施形態によっても、第8の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the eighth embodiment. また、シリコン層106は、第1受信インダクタ300が設けられている領域と、第2受信インダクタ320が設けられている領域の間が埋込絶縁層108によって絶縁されている。 Further, the silicon layer 106, a region where the first receiving inductor 300 is provided, between the region where the second receiving inductor 320 are provided are insulated by the buried insulating layer 108. 従って、これらの間の基板電位を異ならせることができる。 Therefore, it is possible to vary the substrate potential between them.

図15は、第10の実施形態にかかる回路装置の断面図である。 Figure 15 is a cross-sectional view of a circuit device to a tenth embodiment. この回路装置は、引出配線146が絶縁層112の下に配置されている点を除いて、第9の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except that the lead wire 146 is disposed under the insulating layer 112, a circuit device similar structure according to a ninth embodiment. シリコン層106にトランジスタ(図示せず)が形成されている場合、引出配線146はトランジスタのゲート電極と同一層に設けられる。 If the silicon layer 106 the transistor (not shown) is formed, the lead wires 146 are provided in the same layer as the gate electrode of the transistor. この場合、引出配線146は、例えばポリシリコン配線又はメタル配線になる。 In this case, lead wire 146 is, for example, polysilicon wiring or metal wiring.

本実施形態によっても、第9の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the ninth embodiment. また、引出配線146をシリコン層106の上に設けているため、第3受信インダクタ340及びこれに接続する配線と、第2受信インダクタ320の間の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。 Further, since the provided lead wirings 146 on the silicon layer 106, a wiring for connecting the third receiving inductor 340 and to, by increasing the minimum distance between the second receiving inductor 320, insulation between these it is possible to increase the breakdown voltage. なお、引出配線146がポリシリコン配線である場合、引出配線146の抵抗が高くなるが、受信回路は電流ではなく電圧で受信信号の有無を判断するため、問題にならない。 In the case the lead wire 146 is polysilicon wiring, the resistance of the lead wirings 146 is high, the receiving circuit to determine the presence or absence of a reception signal in voltage rather than a current, not a problem.

図16は、第11の実施形態にかかる回路装置の断面図である。 Figure 16 is a cross-sectional view of a circuit device to an eleventh embodiment. この回路装置は、第1引出配線142が引出配線146と同様に絶縁層112の下に配置されている点を除いて、第10の実施形態にかかる回路装置と同様の構成である。 The circuit device includes a first lead-out lines 142 except that is disposed below the same insulating layer 112 and the lead wiring 146 is a circuit device similar structure according to a tenth embodiment.

本実施形態によっても第10の実施形態と同様の効果を得ることができる。 Can also in this embodiment to obtain the same effect as the tenth embodiment. また、第1引出配線142をシリコン層106の上に設けているため、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300の間の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。 Further, since the provided first lead wiring 142 on the silicon layer 106, a wiring for connecting the first transmitting inductor 200 and to, by increasing the minimum distance between the first receiving inductor 300, between them it is possible to increase the dielectric strength.

図17は、第12の実施形態にかかる回路装置の断面図である。 Figure 17 is a cross-sectional view of a circuit device to the twelfth embodiment. この回路装置は、基板100に送信回路及び受信回路が形成されている点を除いて、第9、第10、又は第11の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except that the transmission circuit and the receiving circuit on the substrate 100 are formed, ninth, tenth, or eleventh a circuit device similar structure according to the embodiment of. 送信回路はトランジスタ150を有しており、受信回路はトランジスタ160を有している。 Transmitter circuit has a transistor 150, the receiving circuit has a transistor 160. なお本図において、図12等に示したワイヤ500、第1引出配線142、及び引出配線146は省略されている。 In the present diagram, the wire 500 shown in FIG. 12 or the like, the first lead wire 142 and the lead wirings 146, are omitted.

本実施形態においてもシリコン層106は、第1送信インダクタ200及び第1受信インダクタ300の下方を含む領域と、第3受信インダクタ340及び第2受信インダクタ320の下方を含む領域が絶縁されている。 Silicon layer 106 in the present embodiment, a region including a lower first transmitting inductor 200 and the first receiving inductor 300, a region including the lower third receiving inductor 340 and the second receiving inductor 320 are insulated.

トランジスタ150は、シリコン層106のうち第1送信インダクタ200及び第1受信インダクタ300の下方を含む領域に設けられている。 Transistor 150 is provided in a region including a lower first transmitting inductor 200 and the first receiving inductor 300 of the silicon layer 106. トランジスタ150は送信回路の一部であり、例えばソースが第1送信インダクタ200に電気的に接続している。 Transistor 150 is a part of the transmission circuit, for example, a source is electrically connected to a first transmitting inductor 200. またトランジスタ160は、シリコン層106のうち第2受信インダクタ320及び第3受信インダクタ340の下方を含む領域に設けられている。 The transistor 160 is provided in a region including a lower second receiving inductor 320 and the third receiving inductor 340 of the silicon layer 106. トランジスタ160は受信回路の一部であり、例えばゲート電極が第1送信インダクタ200に電気的に接続している。 Transistor 160 is a part of the reception circuit, for example, a gate electrode is electrically connected to a first transmitting inductor 200.

本実施形態によっても、第9、第10、又は第11の実施形態にかかる回路装置と同様の効果を得ることができる。 Also according to this embodiment, ninth, it is possible to obtain the same effect as the circuit device according to the tenth or eleventh embodiment. また、基板100に送信回路及び受信回路を形成しているため、送信回路及び受信回路を含めた回路装置を小型化することができる。 Moreover, since forming the transmitting circuit and the receiving circuit on the substrate 100, it is possible to miniaturize the circuit device including the transmitting and receiving circuits.

図18は、第13の実施形態にかかる回路装置の断面図である。 Figure 18 is a cross-sectional view of a circuit device to a thirteenth embodiment. 本図に示す回路装置は、平面視において、第1送信インダクタ200の配線パターンと第1受信インダクタ300の配線パターンがずれており、かつ第2受信インダクタ320の配線パターンと第3受信インダクタ340の配線パターンがずれている点を除いて、第8の実施形態にかかる回路装置と同様の構成である。 Circuit device shown in this drawing, in a plan view, of the wiring pattern of the first transmitting inductor 200 and is displaced wiring pattern of the first receiving inductor 300, and a wiring pattern of the second receiving inductor 320 third receiving inductor 340 except that the wiring patterns are shifted, a circuit device the same configuration according to the eighth embodiment.

本実施形態によっても、第8の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the eighth embodiment. また、平面視において第1送信インダクタ200の配線パターンと第1受信インダクタ300の配線パターンがずれているため、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線との最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。 Further, since the shift wiring pattern of the wiring pattern and the first receiving inductor 300 of the first transmitting inductor 200 in a plan view, a wiring for connecting the first transmitting inductor 200 and to the connection first receiving inductor 300 and to the minimum distance between the wiring by increasing, it is possible to increase the withstand voltage between them. また、平面視において第2受信インダクタ320の配線パターンと第3受信インダクタ340の配線パターンがずれているため、第2受信インダクタ320及びこれに接続する配線と、第3受信インダクタ340及びこれに接続する配線との最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。 Further, since the wiring pattern of the wiring pattern of the second receiving inductor 320 and the third receiving inductor 340 is displaced in a plan view, a wiring for connecting the second receiving inductor 320 and to the third receiving inductor 340 and connected thereto the minimum distance between the wiring by increasing, it is possible to increase the withstand voltage between them.

図19は、第14の実施形態にかかる回路装置の断面図である。 Figure 19 is a cross-sectional view of a circuit device to a fourteenth embodiment. 本図に示す回路装置は、以下の点を除いて、第9の実施形態にかかる回路装置と同様である。 This figure shows the circuit arrangement, except for the following points are the same as such a circuit device to a ninth embodiment.

まず、図13に示した第1引出配線142の代わりにワイヤ502、電極206、及び電極206と第1送信インダクタ200の中心側の端部202を接続するビアプラグ等を有している。 First, and a via plug for connecting the wire 502, electrode 206, and electrode 206 and the center side of the end portion 202 of the first transmitting inductor 200 in place of the first lead-out lines 142 shown in FIG. 13. 電極206は、第1受信インダクタ300と同一層に形成されており、保護膜130に形成された開口部から露出している。 Electrode 206 is formed in the same layer as the first receiving inductor 300, it is exposed from an opening formed in the protective film 130. 電極206は、第1受信インダクタ300の内側に位置している。 Electrode 206 is located inside of the first receiving inductor 300.

また、図13に示した引出配線146の代わりにワイヤ504、電極346、及び電極346と第3受信インダクタ340の中心側の端部342を接続するビアプラグ等を有している。 Also it has a plug for connecting the wire 504, electrode 346, and electrode 346 and the center side of the end portion 342 of the third receiving inductor 340 in place of the lead wire 146 shown in FIG. 13. 電極346は第2受信インダクタ320と同一層に形成されており、保護膜130に形成された開口部から露出している。 Electrode 346 is exposed from the second receiving inductor 320 are formed on the same layer as the openings formed in the protective film 130. 電極346は、第2受信インダクタ320の内側に位置している。 Electrode 346 is located inside of the second receiving inductor 320.

電極206と第1送信インダクタ200の端部202の間、及び電極346と第3受信インダクタ340の端部342の間には、複数の層が位置しているが、これらの層には、電極206と端部202を接続するビアプラグ及び導電パターン、並びに電極346と端部342を接続するビアプラグ及び導電パターンが設けられている。 Between the electrode 206 of the end 202 of the first transmitting inductor 200 and the electrode 346 between the ends 342 of the third receiving inductor 340, a plurality of layers are positioned, these layers, electrodes via plug and the conductive pattern connecting the 206 and the end portion 202, and a via plug and the conductive pattern connecting the electrode 346 and the end portion 342 is provided.

ワイヤ502は電極206と電極208を接続しており、ワイヤ504は電極346と電極348を接続している。 Wire 502 connects the electrode 206 and the electrode 208, the wire 504 connects the electrode 346 and the electrode 348. 電極208,348は、第1受信インダクタ300及び第2受信インダクタ320と同一層に形成されており、保護膜130に形成された開口部から露出している。 Electrodes 208,348 is exposed from the first receiving inductor 300 and is formed on the second same layer as the receiving inductor 320, the opening formed in the protective film 130. 電極208は、第1受信インダクタ300の外側に位置しており、送信回路(図示せず)に接続している。 Electrode 208 is located outside the first receiving inductor 300 is connected to a transmitting circuit (not shown). 電極348は第2受信インダクタ320の外側に位置しており、受信回路(図示せず)に接続している。 Electrode 348 is located outside the second receiving inductor 320, connected to a reception circuit (not shown).

また埋込絶縁層108は、第3の実施形態において図5の各図に示した形状を有している。 The buried insulating layer 108 has a shape shown in each of FIGS. 5 in the third embodiment.

図20は、第1送信インダクタ200、第1受信インダクタ300、第2受信インダクタ320、及び第3受信インダクタ340の相対位置を示す平面図である。 Figure 20 is a first transmitting inductor 200, the first receiving inductor 300 is a plan view showing the relative position of the second receiving inductor 320, and the third receiving inductor 340. 本図に示すように、第1送信インダクタ200の導電パターンと第1受信インダクタ300の導電パターンは重なっておらず、第2受信インダクタ320の導電パターンと第3受信インダクタ340の導電パターンも重なっていない。 As shown in the figure, the conductive pattern of the conductive pattern and the first receiving inductor 300 of the first transmitting inductor 200 are not overlapped, even overlap the conductive pattern of the conductive pattern and the third receiving inductor 340 of the second receiving inductor 320 Absent. そして第1送信インダクタ200の中心側の端部202と第1受信インダクタ300の中心側の端部302も重なっておらず、第2受信インダクタ320の中心側の端部322と第3受信インダクタ340の中心側の端部342も重なっていない。 The first transmission center side of the end portion 302 of the center side of the end portion 202 and the first receiving inductor 300 of the inductor 200 also do not overlap, and the center side of the end portion 322 of the second receiving inductor 320 third receiving inductor 340 the center side of the end portion 342 also do not overlap.

本実施形態によっても第9の実施形態と同様の効果を得ることができる。 Can also in this embodiment to obtain the same effect as the ninth embodiment. また、電極206と第1受信インダクタ300の距離を離すことにより、第1送信インダクタ200及びこれに接続する配線と、第1受信インダクタ300及びこれに接続する配線の最小間隔を広くして、これらの絶縁耐圧を高くすることができる。 Further, by separating the electrodes 206 a distance of the first receiving inductor 300, a wiring connected to the first transmitting inductor 200 and which, by widening the minimum interval of the wiring that connects the first receiving inductor 300 and to this, these it is possible to increase the dielectric strength. また電極346と第2受信インダクタ320の距離を離すことにより、第3受信インダクタ340及びこれに接続する配線と、第2受信インダクタ320及びこれに接続する配線の最小間隔を広くして、これらの絶縁耐圧を高くすることができる。 Also by separating the electrodes 346 a distance of the second receiving inductor 320, a wiring connected to the third receiving inductor 340 and which, by widening the minimum interval of the wiring that connects the second receiving inductor 320 and to this, these it is possible to increase the dielectric strength.

また、埋込絶縁層108は、第3の実施形態において図5の各図に示した形状を有しているため、基板100に渦電流が生じることを抑制できる。 Further, the buried insulating layer 108, since it has a shape shown in each of FIGS. 5 in the third embodiment, it is possible to suppress the eddy current is generated in the substrate 100.

図21は、第15の実施形態にかかる回路装置の断面図である。 Figure 21 is a cross-sectional view of a circuit device to a fifteenth embodiment. この回路装置は、以下の点を除いて第12の実施形態にかかる回路装置と同様の構成である。 This circuit device is a circuit device similar structure according to the twelfth embodiment except for the following points.

第3受信インダクタ340は、第1受信インダクタ300と同一層に位置しており、第2受信インダクタ320は、第3受信インダクタ340の下方、たとえば第1送信インダクタ200と同一層に位置している。 Third receiving inductor 340 is located in the same layer as the first receiving inductor 300, a second receiving inductor 320 is located on the third lower receiving inductor 340, for example, the same layer as the first transmitting inductor 200 . 第1受信インダクタ300と第2受信インダクタ320は、一端(たとえば外側の端部同士)がこれらの間の各層に形成されたビアプラグ及び導電パターンを介して互いに接続しており、他端(例えば中心側の端部同士)が各層に形成されたビアプラグ及び導電パターン、ならびにワイヤ510を介して互いに接続している。 A first receiving inductor 300 second receiving inductor 320 is connected to each other at one end (e.g. the outer ends) via a plug and a conductive pattern formed in each layer between them, the other end (for example, the center via plug and the conductive pattern which ends of the side) is formed in each layer, and via the wire 510 are connected to each other. なお、第2受信インダクタ320の中心側の端部322は、第2受信インダクタ320より下層の配線(例えばトランジスタ150のゲート配線と同一層の配線)を介して他の部分に引き出されても良い。 The center side end portion 322 of the second receiving inductor 320 may be drawn to the other portions through the lower wiring (e.g. wires of the gate wiring and the same layer of the transistor 150) than the second receiving inductor 320 .

受信回路(トランジスタ160を含む)は、基板600に形成されている。 Reception circuit (including a transistor 160) is formed on the substrate 600. 基板600は、例えばSOI基板であるが、シリコン基板などの半導体基板であってもよい。 Substrate 600 is, for example, a SOI substrate, may be a semiconductor substrate such as a silicon substrate. トランジスタ160のいずれかの電極(例えばゲート電極)は、基板600上の各層に形成されたビアプラグ及び導電パターンを介して、最上層の配線層に位置する電極162に接続している。 One of the electrodes of the transistor 160 (e.g., gate electrode) through the via plug and the conductive pattern formed in each layer on the substrate 600, are connected to the electrode 162 located on the uppermost wiring layer. 電極162、及び電極162と同一層の電極164は、保護膜630に形成された開口部から露出している。 Electrodes 162, and electrodes 162 and the electrode 164 of the same layer is exposed from the opening formed in the protective film 630. 電極164も、受信回路に接続している。 Electrode 164 is also connected to the receiving circuit.

電極162,164は、それぞれワイヤ506,508を介して第3受信インダクタ340の端部342,344に接続している。 Electrodes 162, 164 are respectively connected to the ends 342, 344 of the third receiving inductor 340 through a wire 506. なお電極162が端部344に接続し、電極164が端部342に接続しても良い。 Incidentally electrode 162 is connected to the end 344, the electrode 164 may be connected to the end portion 342.

本実施形態によっても、第12の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the twelfth embodiment. また、他の基板600に形成した受信回路と第3受信インダクタ340を電気的に接続することができる。 Further, the reception circuit and a third receiving inductor 340 formed on the other substrate 600 can be electrically connected.

また、第1送信インダクタ200が第1受信インダクタ300の下方に位置している。 The first transmitting inductor 200 is located below the first receiving inductor 300. シリコン層106には送信回路が形成されているため、第1送信インダクタ200の基準電位はシリコン層106の基板電位と大きく異ならない。 Since the transmission circuit in the silicon layer 106 is formed, the reference potential of the first transmitting inductor 200 is not significantly different from the substrate potential of the silicon layer 106. このため、第1受信インダクタ300が第1送信インダクタ200の下方に位置する場合と比較して、シリコン層106と、いずれかのインダクタの間で絶縁破壊が生じることを抑制できる。 Therefore, the first receiving inductor 300 as compared with the case located below the first transmitting inductor 200, the silicon layer 106 can be suppressed breakdown between any of the inductor occurs.

また、第2受信インダクタ320の中心側の端部322を、第2受信インダクタ320より下層の配線を介して他の部分に引き出しているため、第2受信インダクタ320及びこれに接続する配線と、第3受信インダクタ340及びこれに接続する配線の最小間隔を大きくして、これらの間の絶縁耐圧を高くすることができる。 Further, the center side of the end portion 322 of the second receiving inductor 320, since the drawer to another moiety via the lower wiring than the second receiving inductor 320, wiring for connection and a second receiving inductor 320 to, by increasing the minimum distance between the third receiving inductor 340 and the wiring connected thereto, it is possible to increase the withstand voltage between them.

なお本実施形態において、基板600に送信回路(トランジスタ150を含む)が形成され、基板100のうち第2受信インダクタ320の下方を含む領域に受信回路(トランジスタ160を含む)が形成されても良い。 In the present embodiment, the transmission circuit board 600 (including the transistor 150) is formed, (including transistors 160) receiving circuit in a region including a lower second receiving inductor 320 of the substrate 100 may be formed . この場合、第3受信インダクタ340が第2受信インダクタ320の下方に位置するのが好ましい。 In this case, it is preferable that the third receiving inductor 340 is positioned below the second receiving inductor 320. このようにすると、シリコン層106と、いずれかのインダクタの間で絶縁破壊が生じることを抑制できる。 In this manner, the silicon layer 106, a dielectric breakdown occurs between either of the inductor can be suppressed.

図22は、第16の実施形態にかかる回路装置の断面図である。 Figure 22 is a cross-sectional view of a circuit device to a sixteenth embodiment. この回路装置は、以下の点を除いて、第11の実施形態にかかる回路装置と同様の構成である。 The circuit arrangement, except for the following points, a circuit device the same configuration according to the eleventh embodiment. まず基板100には第1送信インダクタ200及び第1受信インダクタ300が形成されており、第2受信インダクタ320及び第3受信インダクタ340は基板101に形成されている。 First the substrate 100 is formed a first transmitting inductor 200 and the first receiving inductor 300, a second receiving inductor 320 and the third receiving inductor 340 is formed on the substrate 101. 基板100,101は、いずれもシリコン基板などの半導体基板である。 Substrate 100 and 101 are all semiconductor substrate such as a silicon substrate. ただし基板100,101はSOI基板であっても良い。 However substrates 100 and 101 may be a SOI substrate. そして第1受信インダクタ300の外側の端部304と第2受信インダクタ320の外側の端部324は、いずれも保護膜130に形成された開口部から露出しており、ワイヤ501を介して互いに接続している。 And the outer end portion 304 of the first receiving inductor 300 outer end portion 324 of the second receiving inductor 320 are both exposed from the opening formed in the protective film 130, connected to each other via a wire 501 are doing.

図23の各図は、図22に示した回路装置における第1受信インダクタ300及び第2受信インダクタ320の形状を示す平面図である。 Each of FIGS. 23 is a plan view showing the shape of the first receiving inductor 300 and the second receiving inductor 320 in the circuit device shown in FIG. 22.

図23(a)は図22に対応した例を示している。 Figure 23 (a) shows an example corresponding to FIG. 22. 第1受信インダクタ300と第2受信インダクタ320は、渦巻きの向きが互いに同一である。 A first receiving inductor 300 second receiving inductor 320, the orientation of the spiral are the same. そして中心側の端部302,322がワイヤ500を介して互いに接続しており、外側の端部304,324がワイヤ501を介して互いに接続している。 The ends 302, 322 of the center side are connected to each other via a wire 500, the outer end portion 304, 324 are connected to each other via a wire 501.

図23(b)は、図22とは異なる例を示している。 FIG. 23 (b) shows an example different from FIG. 22. 第1受信インダクタ300と第2受信インダクタ320は、渦巻きの向きが逆である。 A first receiving inductor 300 second receiving inductor 320, the orientation of the spiral is reversed. ワイヤ500は、第1受信インダクタの中心側の端部302と第2受信インダクタ320の外側の端部324を接続している。 Wire 500 is connected to the center side of the end portion 302 of the first receiving inductor to the outer end portion 324 of the second receiving inductor 320. ワイヤ501は、第1受信インダクタ300の外側の端部304と第2受信インダクタ320の中心側の端部322を接続している。 Wire 501 is connected to the outer end 304 of the first receiving inductor 300 to the center side of the end portion 322 of the second receiving inductor 320. なおワイヤ500が端部302,324を相互に接続し、ワイヤ501が端部304,322を相互に接続しても良い。 Incidentally wire 500 connects the ends 302, 324 to each other, the wire 501 may be connected to ends 304,322 to each other.

本実施形態によっても第11の実施形態と同様の効果を得ることができる。 Can also in this embodiment to obtain the same effect as the eleventh embodiment. また、第2受信インダクタ320及び第3受信インダクタ340を第1送信インダクタ200及び第1受信インダクタ300とは異なる基板に形成しているため、受信信号の基準電位と送信信号の基準電位が大きく異なっていても、第1送信インダクタ200と第3受信インダクタ340の間が絶縁破壊することを抑制できる。 Moreover, very different reference potential for forming the different substrates, the reference potential of the receiving signal transmitted signal and the second receiving inductor 320 and the third receiving inductor 340 a first transmitting inductor 200 and the first receiving inductor 300 even if it can be suppressed between the first transmitting inductor 200 and the third receiving inductor 340 breakdown.

図24は、第17の実施形態にかかる回路装置の断面図である。 Figure 24 is a cross-sectional view of a circuit device to a seventeenth embodiment. この回路装置は、以下の点を除いて第6の実施形態にかかる回路装置と同様の構成である。 This circuit device is a circuit device the same configuration as the sixth embodiment except for the following points.

第1送信インダクタ200及び第3受信インダクタ340は、絶縁層118の表面に位置しており、第1受信インダクタ300及び第2受信インダクタ320は、絶縁層112の表面に位置している。 First transmitting inductor 200 and the third receiving inductor 340 is located on the surface of the insulating layer 118, a first receiving inductor 300 and the second receiving inductor 320 are located on the surface of the insulating layer 112. また基板610には送信回路が形成されており、基板600には受信回路が形成されている。 Also provided is a substrate 610 is formed transmitting circuit, the receiving circuit is formed in the substrate 600. 送信回路はトランジスタ150を含んでおり、受信回路はトランジスタ160を含んでいる。 Transmission circuit includes a transistor 150, the receiving circuit includes a transistor 160. 基板100,600,610は、例えばシリコン基板などの半導体基板であるが、SOI基板であっても良い。 Substrate 100,600,610 is, for example, a silicon substrate is a semiconductor substrate such as may be SOI substrate.

保護膜130は、第1送信インダクタ200の端部202,204を露出させる開口部、及び第3受信インダクタ340の端部342,344を露出させる開口部を有している。 Protective film 130 has openings exposing the end portions 202, 204 of the first transmitting inductor 200, and an opening for exposing the end portions 342, 344 of the third receiving inductor 340. 端部202,204はワイヤ507,509を介して基板610に形成された電極152,154に接続しており、端部342,344はワイヤ506.508を介して基板600に形成された電極162,164に接続している。 End 202, 204 is connected to the electrodes 152, 154 formed on the substrate 610 via wires 507 and 509, the ends 342, 344 electrode 162 formed on the substrate 600 via wires 506.508 , it is connected to the 164. 電極152,154は送信回路に接続しており、電極162,164は受信回路に接続している。 Electrodes 152, 154 is connected to the transmitting circuit, the electrodes 162, 164 are connected to the receiving circuit.

第1受信インダクタ300の外側の端部304は第2受信インダクタ320の外側の端部324と直接接続しており、第1受信インダクタ300の中心側の端部302はビアプラグ及び第2引出配線144を介して第2受信インダクタ320の中心側の端部322に接続している。 Outer end portion 304 of the first receiving inductor 300 is directly connected to the outer end 324 of the second receiving inductor 320, the center side of the end portion 302 of the first receiving inductor 300 via plug and the second lead-out lines 144 It is connected to the center side of the end portion 322 of the second receiving inductor 320 through. 第2引出配線144は第1受信インダクタ300及び第2受信インダクタ320より下層に位置している。 The second lead wire 144 is positioned lower than the first receiving inductor 300 and the second receiving inductor 320. 基板100にトランジスタが形成されている場合、第2引出配線144は、例えばこのトランジスタのゲート電極と同層に位置している。 If the substrate 100 transistor is formed, the second lead-out lines 144, for example are located in the same layer as the gate electrode of the transistor.

本実施形態によっても、第6の実施形態と同様の効果を得ることができる。 In the embodiment, it is also possible to obtain the same effect as the sixth embodiment. また第1送信インダクタ200及び第3受信インダクタ340は絶縁層118の表面に位置しているため、基板100の基板電位と送信信号の基準電位又は受信信号の基準電位が大きく異なっていても、基板100と第1送信インダクタ200又は第3受信インダクタ340の間で絶縁破壊が生じることを抑制できる。 Since the first transmitting inductor 200 and the third receiving inductor 340 is positioned on the surface of the insulating layer 118, even if the reference potential of the reference potential or the received signal of the substrate potential and the transmission signal of the substrate 100 is significantly different from the substrate 100 and can suppress the dielectric breakdown occurs between the first transmitting inductor 200 and the third receiving inductor 340.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 Having described embodiments of the present invention with reference to the attached drawings, merely as examples of the present invention, it is also possible to adopt various other configurations.

100 基板101 基板102 シリコン基板104 絶縁層106 シリコン層108 埋込絶縁層112 絶縁層114 絶縁層116 絶縁層118 絶縁層120 第1絶縁層130 保護膜142 第1引出配線143 引出配線144 第2引出配線145 引出配線146 引出配線150 トランジスタ152 電極154 電極160 トランジスタ162 電極164 電極200 第1送信インダクタ202 中心側の端部204 外側の端部206 電極208 電極220 第2送信インダクタ222 中心側の端部224 外側の端部230 配線300 第1受信インダクタ302 中心側の端部304 外側の端部320 第2受信インダクタ322 中心側の端部324 外側の端部340 第3受信インダクタ342 中心側の端部344 外側の端部346 100 substrate 101 substrate 102 a silicon substrate 104 insulating layer 106 a silicon layer 108 buried insulator layer 112 insulating layer 114 insulating layer 116 insulating layer 118 insulating layer 120 first insulating layer 130 protective film 142 first lead-out lines 143 lead wiring 144 second extraction end of the wiring 145 leading wiring 146 leading wiring 150 transistor 152 electrode 154 electrode 160 the transistor 162 electrode 164 electrode 200 first transmitting inductor 202 center side end portion 204 outer end portion 206 electrode 208 electrode 220 the second transmitting inductor 222 center side 224 outer end portion 230 wire 300 first receiving inductor 302 center side end portion 304 outer end portion 320 second receiving inductor 322 center side end portion 324 outer end portion 340 the third receiving inductor 342 center side of the end portion 344 outside of the end portion 346 極348 電極500 ワイヤ501 ワイヤ502 ワイヤ504 ワイヤ506 ワイヤ507 ワイヤ508 ワイヤ509 ワイヤ510 ワイヤ600 基板610 基板630 保護膜 Electrode 348 electrode 500 the wire 501 wire 502 wire 504 wire 506 wire 507 wire 508 wire 509 wire 510 wire 600 substrate 610 substrate 630 protective film

Claims (2)

  1. 半導体基板と、 And the semiconductor substrate,
    前記半導体基板上に設けられた第1インダクタと、 A first inductor provided on the semiconductor substrate,
    前記半導体基板上に設けられ、前記第1インダクタに接続した第2インダクタと、 Provided on the semiconductor substrate, and a second inductor connected to the first inductor,
    前記半導体基板上に設けられ、前記半導体基板に垂直な方向から見た場合に前記第1インダクタと重なる領域に位置し、かつ前記半導体基板と前記第1インダクタの間の領域に位置する第3インダクタと、 Wherein provided on the semiconductor substrate, the third inductor, wherein located in the first inductor overlaps region when viewed from the direction perpendicular to the semiconductor substrate, and located in the region between the semiconductor substrate said first inductor When,
    前記半導体基板上に設けられ、前記半導体基板に垂直な方向から見た場合に前記第2インダクタと重なる領域に位置し、かつ前記半導体基板と前記第2インダクタの間の領域に位置する第4インダクタと、 Wherein provided on the semiconductor substrate, a fourth inductor, wherein located in the second inductor and the region overlapping when viewed from a direction perpendicular to the semiconductor substrate, and located in the region between the semiconductor substrate and the second inductor When,
    を備え、 Equipped with a,
    前記第1インダクタは、第1内側端部及び第1外側端部を有し、 Said first inductor has a first inner end and the first outer end,
    前記第2インダクタは、第2内側端部及び第2外側端部を有し、 Said second inductor has a second inner end portion and a second outer end,
    前記第1インダクタは、前記第1内側端部から前記第1外側端部にかけて第1方向に巻かれており、 The first inductor is wound in a first direction toward the first outer edge portion from said first inner end,
    前記第2インダクタは、前記第2内側端部から前記第2外側端部にかけて前記第1方向に巻かれており、 The second inductor is wound in the first direction from said second inner end portion to the second outer end,
    前記第1外側端部と前記第2外側端部が互いに接続しており、 Wherein the first outer end the second outer end are connected to each other,
    前記第1内側端部と前記第2内側端部が互いに接続しており、 Wherein the second inner end portion and the first inner end portion are connected to each other,
    前記第3インダクタと前記第4インダクタは、電気的に互いに絶縁されており、 It said fourth inductor and the third inductor are electrically are insulated from each other,
    前記第3インダクタは、前記第3インダクタに送信信号を送信可能な送信回路に接続しており、 The third inductor is connected a transmission signal to the third inductor to a transmission circuit capable of transmitting,
    前記第4インダクタは、前記第4インダクタから受信信号を受信可能な受信回路に接続している回路装置。 Said fourth inductor, the circuit device connected to receive a receiving circuit to receive signals from the fourth inductor.
  2. 請求項に記載の回路装置において、 In the circuit device according to claim 1,
    前記半導体基板上に設けられ、前記第3インダクタに接続された第1配線と、 Said provided on the semiconductor substrate, a first wiring connected to the third inductor,
    前記半導体基板上に設けられ、前記第4インダクタに接続された第2配線と、 Said provided on the semiconductor substrate, a second wiring connected to the fourth inductor,
    を備える回路装置。 Circuit device comprising a.
JP2016204938A 2016-10-19 2016-10-19 Circuit device Active JP6238323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016204938A JP6238323B2 (en) 2016-10-19 2016-10-19 Circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016204938A JP6238323B2 (en) 2016-10-19 2016-10-19 Circuit device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014240969 Division 2014-11-28

Publications (2)

Publication Number Publication Date
JP2017055125A true JP2017055125A (en) 2017-03-16
JP6238323B2 true JP6238323B2 (en) 2017-11-29

Family

ID=58317435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016204938A Active JP6238323B2 (en) 2016-10-19 2016-10-19 Circuit device

Country Status (1)

Country Link
JP (1) JP6238323B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120428A (en) * 1992-10-02 1994-04-28 Matsushita Electric Ind Co Ltd Integrated balun
JP2000232202A (en) * 1998-12-11 2000-08-22 Matsushita Electric Ind Co Ltd High q inductor for high frequency
JP3255151B2 (en) * 1999-05-11 2002-02-12 日本電気株式会社 Multi-layer printed circuit board
JP4074064B2 (en) * 2001-02-28 2008-04-09 株式会社東芝 Semiconductor device
JP2005327931A (en) * 2004-05-14 2005-11-24 Sony Corp Integrated inductor and receiving circuit using it
US7221251B2 (en) * 2005-03-22 2007-05-22 Acutechnology Semiconductor Air core inductive element on printed circuit board for use in switching power conversion circuitries
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
JP2007250891A (en) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd Power electronics equipment
JP5034613B2 (en) * 2007-03-30 2012-09-26 Tdk株式会社 Dc / dc converter

Also Published As

Publication number Publication date Type
JP2017055125A (en) 2017-03-16 application

Similar Documents

Publication Publication Date Title
US7812701B2 (en) Compact multiple transformers
US6577219B2 (en) Multiple-interleaved integrated circuit transformer
US5877667A (en) On-chip transformers
US20080197963A1 (en) Balun transformer, mounting structure of balun transformer, and electronic apparatus having built-in mounting structure
US6486765B1 (en) Transformer
US20060077028A1 (en) Integrated transformer with stack structure
US8772909B1 (en) Isolator with integral transformer
US6717502B2 (en) Integrated balun and transformer structures
US6867678B2 (en) Transformer structure
US20050230837A1 (en) Semiconductor component with coreless transformer
US20060028313A1 (en) Component arrangement with a planar transformer
US20110032065A1 (en) Two Layer Transformer
US7312685B1 (en) Symmetrical inductor
US20080278275A1 (en) Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US6927662B2 (en) Integrated transformer configuration
WO2010113383A1 (en) Semiconductor device
US20040196132A1 (en) Transformer formed between two layout layers
US20040145380A1 (en) Automatic test equipment pin channel with T-coil compensation
US20110001587A1 (en) Die-to-die electrical isolation in a semiconductor package
US20090195335A1 (en) Semiconductor configuration having an integrated coupler and method for manufacturing such a semiconductor configuration
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US20110032683A1 (en) Power module and circuit board assembly thereof
JP2010251662A (en) Semiconductor device
US20090244866A1 (en) Circuit Device
US20130265132A1 (en) On-chip transformer having multiple windings

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R150 Certificate of patent or registration of utility model

Ref document number: 6238323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150