JP6223424B2 - Photoelectric conversion element - Google Patents
Photoelectric conversion element Download PDFInfo
- Publication number
- JP6223424B2 JP6223424B2 JP2015508699A JP2015508699A JP6223424B2 JP 6223424 B2 JP6223424 B2 JP 6223424B2 JP 2015508699 A JP2015508699 A JP 2015508699A JP 2015508699 A JP2015508699 A JP 2015508699A JP 6223424 B2 JP6223424 B2 JP 6223424B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- type layer
- photoelectric conversion
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 104
- 239000004065 semiconductor Substances 0.000 claims description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 52
- 238000000034 method Methods 0.000 description 40
- 238000010248 power generation Methods 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 13
- 238000009826 distribution Methods 0.000 description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
- H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
本発明は、光電変換素子に関する。 The present invention relates to a photoelectric conversion element.
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。 In recent years, a solar cell that directly converts solar energy into electric energy has been rapidly expected as a next-generation energy source particularly from the viewpoint of global environmental problems. There are various types of solar cells, such as those using compound semiconductors or organic materials, but the mainstream is currently using silicon crystals.
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。 Currently, the most manufactured and sold solar cells have a structure in which electrodes are respectively formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface.
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面に電極が形成された太陽電池セルの開発も進められている(たとえば特表2009−524916号公報(特許文献1)参照)。 However, when an electrode is formed on the light receiving surface, sunlight is reflected and absorbed by the electrode, so that the amount of incident sunlight is reduced by the area of the electrode. For this reason, development of solar cells in which electrodes are formed on the back surface is also being promoted (see, for example, JP 2009-524916 A (Patent Document 1)).
図22に、特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスの模式的な断面図を示す。図22に示すように、特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスにおいては、結晶シリコンウエハ101の裏面上に真性水素化アモルファスシリコン遷移層102が形成され、真性水素化アモルファスシリコン遷移層102には水素化アモルファスシリコンのnドープ領域103およびpドープ領域104が形成され、nドープ領域103上およびpドープ領域104上に電極105が備えられており、電極105の間には絶縁性の反射層106が設けられている。 FIG. 22 is a schematic cross-sectional view of the amorphous / crystalline silicon heterojunction device described in
図22に示す特許文献1に記載のアモルファス/結晶シリコンヘテロ接合デバイスにおいて、nドープ領域103およびpドープ領域104は、リソグラフィおよび/またはシャドウマスキングプロセスを用いて形成される(たとえば、特許文献1の段落[0020]等参照)。 In the amorphous / crystalline silicon heterojunction device described in
しかしながら、リソグラフィを用いてnドープ領域103およびpドープ領域104を形成する場合には、真性水素化アモルファスシリコン遷移層102に対してnドープ領域103およびpドープ領域104のエッチング選択比の大きい方法によってnドープ領域103およびpドープ領域104をエッチングする必要があるが、特許文献1には、そのようなエッチング選択比の大きなエッチング法については記載されていない。 However, when the n-doped
また、真性水素化アモルファスシリコン遷移層102とnドープ領域103との積層体の厚さ、および真性水素化アモルファスシリコン遷移層102とpドープ領域104との積層体の厚さは数Å〜数十nmであるため(特許文献1の段落[0018])、真性水素化アモルファスシリコン遷移層102の厚さは非常に薄くなっている。このように、極めて薄い真性水素化アモルファスシリコン遷移層102を残して、nドープ領域103およびpドープ領域104をエッチングするのは極めて困難である。 The thickness of the stacked body of the intrinsic hydrogenated amorphous
また、シャドウマスキングプロセスを用いてnドープ領域103およびpドープ領域104を形成する場合には、プラズマCVD(Chemical Vapor Deposition)法によってnドープ領域103およびpドープ領域104を成膜する際に、マスク裏面へのガスの回り込みによって、nドープ領域103とpドープ領域104との間の分離が難しくなることから、パターニング精度が非常に悪くなるため、nドープ領域103とpドープ領域104との間の間隔を大きくする必要がある。しかしながら、nドープ領域103とpドープ領域104との間の間隔を大きくした場合には、nドープ領域103およびpドープ領域104のいずれもが形成されていない領域が大きくなるため、アモルファス/結晶シリコンヘテロ接合デバイスの変換効率が低くなる。 When the n-doped
また、pドープ領域104の幅よりもnドープ領域103の幅の方が狭く設計されるため、nドープ領域103の幅が狭くなる。そのため、nドープ領域103上に形成される電極105の寄生抵抗が高くなる。 In addition, since the width of the n-doped
さらに、nドープ領域103上に形成される電極105に用いられる電極材料と、pドープ領域104上に形成される電極105に用いられる電極材料とが同一であるため、nドープ領域103およびpドープ領域104のそれぞれに対して最適な仕事関数を有する材料を用いることができないため、電極105の寄生抵抗が高くなりやすい。また、電極105間の領域から光が透過するため、変換効率が低下しやすい。 Furthermore, since the electrode material used for the
上記の事情に鑑みて、本発明の目的は、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することにある。 In view of the above circumstances, an object of the present invention is to provide a photoelectric conversion element that can be manufactured with high yield and has high characteristics.
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第1導電型の第1導電型層と、真性層の一部を被覆する第2導電型の第2導電型層と、真性層の一部を被覆する第1絶縁層と、第1導電型層上に設けられた第1電極と、第2導電型層上に設けられた第2電極とを備え、第1電極は、第1導電型層に接する第1下部電極と、第1下部電極上に設けられた第1上部電極と、を備え、第1導電型層の一部および第2導電型層の一部は、真性層と絶縁層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第1導電型層のパターニングを絶縁層上で行なうことができ、第1導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができるため、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。 The present invention includes a semiconductor, an intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor, a first conductivity type layer of a first conductivity type covering a part of the intrinsic layer, and a part of the intrinsic layer. A second conductivity type layer to be coated, a first insulating layer covering a part of the intrinsic layer, a first electrode provided on the first conductivity type layer, and a second conductivity type layer; A first electrode having a first lower electrode in contact with the first conductivity type layer, and a first upper electrode provided on the first lower electrode, wherein the first conductivity type includes: A part of the layer and a part of the second conductivity type layer are photoelectric conversion elements located above a region where the intrinsic layer and the insulating layer are in contact. With this configuration, the first conductivity type layer can be patterned on the insulating layer, and the damage to the semiconductor and the intrinsic layer can be reduced when the first conductivity type layer is patterned. A photoelectric conversion element which can be manufactured with high yield and has high characteristics can be obtained.
本発明によれば、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, it can manufacture with a high yield and can provide a photoelectric conversion element with a high characteristic.
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。 Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.
<実施の形態1>
図1に、本発明の光電変換素子の一例である実施の形態1のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態1のヘテロ接合型バックコンタクトセルは、n型単結晶シリコンからなる半導体1と、半導体1の裏面の全面を被覆するi型の水素化アモルファスシリコンを含有する真性層4と、真性層4の裏面の一部を被覆するn型の水素化アモルファスシリコンを含有するn型層6と、真性層4の裏面の一部を被覆するp型の水素化アモルファスシリコンを含有するp型層8と、真性層4の裏面の一部を被覆する第1絶縁層5とを備えている。ここで、n型層6、p型層8および第1絶縁層5は、互いに、半導体1の裏面の異なる領域を被覆している。<
FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell according to
第1絶縁層5は帯状に形成されている。n型層6は、凹部が図1の紙面の法線方向に直線状に伸びる溝部6bと、溝部6bの両側壁の上端から溝部6bの外側方向に伸長するフラップ部6cと、を有する形状に形成されている。p型層8は、凹部が図1の紙面の法線方向に直線状に伸びる溝部8bと、溝部8bの両側壁の上端から溝部8bの外側方向に伸長するフラップ部8cと、を有する形状に形成されている。 The first insulating
第1絶縁層5の裏面の一部はn型層6の端部領域であるフラップ部6cによって被覆されており、第1絶縁層5の裏面の他の一部は第2絶縁層7によって被覆されている。n型層6のフラップ部6cの裏面の一部は、第2絶縁層7によって被覆されている。第2絶縁層7の裏面の全面は、p型層8の端部領域であるフラップ部8cによって被覆されている。 A part of the back surface of the first insulating
n型層6の溝部6bを埋設するとともにフラップ部6cの裏面の一部を覆うようにn型層6に接する第1下部電極91が設けられている。また、p型層8の溝部8bを埋設するとともにフラップ部8cの裏面の一部を覆うようにp型層8に接する第2電極10が設けられている。また、第1下部電極91は、p型層8のフラップ部8cの裏面の一部も覆っている。 A first
第1下部電極91上に第1上部電極92が設けられており、第1下部電極91と第1上部電極92とから第1電極9が構成されている。また、第1下部電極91と第2電極10との間、および第1上部電極92と第2電極10との間には、それぞれ、第3絶縁層11が設けられている。 A first
n型層6のフラップ部6cの外側の端面である端部6aおよびp型層8のフラップ部8cの外側の端面である端部8aは、それぞれ、真性層4と第1絶縁層5とが接する領域R2の上方(裏面側)に位置している。なお、真性層4と第1絶縁層5とが接する領域R2の幅W2は、たとえば10μm以上300μm以下とすることができる。 The
n型層6の端部6aは第1絶縁層5の裏面上に位置しており、p型層8の端部8aは第2絶縁層7の裏面上に位置している。したがって、p型層8の端部8aは、第2絶縁層7を介して、n型層6の端部6aよりも上方に位置している。 The
第1下部電極91の端部91aおよび第2電極10の端部10aは、第2絶縁層7の上方に位置している部分を有している。すなわち、第1下部電極91のp型層8のフラップ部8cの上方の端部91aは、第2絶縁層7の上方に位置している。また、第1下部電極91の端部91aおよび第2電極10の端部10aは、第2絶縁層7上のp型層8上に位置している。 The
第1下部電極91、第1上部電極92、第2電極10および第3絶縁層11も、第1絶縁層5、n型層6、第2絶縁層7およびp型層8と同様に、図1の紙面の法線方向に直線状に伸長する形状を有している。第1下部電極91の伸長方向と垂直な方向の端面である端部91a、および第2電極10の伸長方向と垂直な方向の端面である端部10aは、第1絶縁層5上のn型層6の上方に位置している部分を有している。
The first
真性層4とn型層6とが接する領域R1における真性層4の厚さはt1となっており、真性層4とn型層6とが接する領域R1の幅W1は、たとえば50μm以上500μm以下とすることができる。 The thickness of the
また、真性層4とp型層8とが接する領域R3における真性層4の厚さはt2となっており、真性層4とp型層8とが接する領域R3の幅W3は、たとえば0.6mm以上2mm以下とすることができる。 Further, the thickness of the
半導体1の裏面側の構造は上記の構造となっているが、半導体1の裏面と反対側の受光面にはテクスチャ構造2が形成されているとともに、テクスチャ構造2上にはパッシベーション膜を兼ねる反射防止膜3が形成されている。反射防止膜3は、パッシベーション層上に反射防止層を積層した積層膜であってもよい。 The structure on the back surface side of the
以下、図2〜図16の模式的断面図を参照して、実施の形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図2に示すように、RCA洗浄を行なった半導体1の裏面の全面に、i型の水素化アモルファスシリコンからなる真性層4をたとえばプラズマCVD法により積層した後に、真性層4の裏面の全面に第1の絶縁層5をたとえばプラズマCVD法により積層する。ここで、半導体1の受光面には、上述したように、テクスチャ構造(図示せず)およびパッシベーション膜を兼ねる反射防止膜(図示せず)が形成されている。なお、本明細書において、「i型」は真性半導体を意味する。 Hereinafter, an example of a method for manufacturing the heterojunction back contact cell of the first embodiment will be described with reference to schematic cross-sectional views of FIGS. First, as shown in FIG. 2, an
半導体1としてはn型単結晶シリコンに限定されず、たとえば従来から公知の半導体を用いてもよい。半導体1の厚さは、特に限定されないが、たとえば50μm以上300μm以下とすることができ、好ましくは70μm以上150μm以下とすることができる。また、半導体1の比抵抗も、特に限定されないが、たとえば0.5Ω・cm以上10Ω・cm以下とすることができる。 The
半導体1の受光面のテクスチャ構造は、たとえば、半導体1の受光面の全面をテクスチャエッチングすることなどにより形成することができる。 The texture structure of the light receiving surface of the
半導体1の受光面のパッシベーション膜を兼ねる反射防止膜は、たとえば、窒化シリコン膜、酸化シリコン膜、または窒化シリコン膜と酸化シリコン膜との積層体などを用いることができる。また、反射防止膜の厚さは、たとえば100nm程度とすることができる。また、反射防止膜は、たとえば、スパッタリング法またはプラズマCVD法により堆積することができる。 For example, a silicon nitride film, a silicon oxide film, or a stacked body of a silicon nitride film and a silicon oxide film can be used as the antireflection film serving also as a passivation film on the light receiving surface of the
半導体1の裏面の全面に積層される真性層4の厚さは、特に限定されないが、たとえば1nm以上10nm以下とすることができ、より具体的には4nm程度とすることができる。 The thickness of the
真性層4の裏面の全面に積層される第1絶縁層5は、絶縁材料からなる層であれば特に限定されないが、真性層4をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第1絶縁層5としては、たとえば、プラズマCVD法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、真性層4にほとんどダメージを与えることなく、第1絶縁層5をエッチングすることが可能である。第1絶縁層5の厚さは、特に限定されないが、たとえば100nm程度とすることができる。 The first insulating
次に、図3に示すように、第1絶縁層5の裏面上に開口部22を有するレジスト21を形成する。そして、レジスト21の開口部22から露出する第1絶縁層5の部分を除去することによって、レジスト21の開口部22から真性層4の裏面を露出させる。 Next, as shown in FIG. 3, a resist 21 having an
ここで、開口部22を有するレジスト21は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、第1絶縁層5の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび/または酸化シリコンからなる第1絶縁層5を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、i型の水素化アモルファスシリコンからなる真性層4をほとんど侵すことなく、第1絶縁層5を選択的に除去することができる。たとえば、フッ酸(たとえば濃度0.1〜5%程度)を用いて第1絶縁層5をウエットエッチングした場合には、当該ウエットエッチングを真性層4の裏面で止めることができる。 Here, the resist 21 having the
その後、第1絶縁層5の裏面からレジスト21をすべて除去した後に、図4に示すように、真性層4の露出した裏面および第1絶縁層5を覆うようにして、n型の水素化アモルファスシリコンからなるn型層6をたとえばプラズマCVD法により積層する。 Thereafter, after removing all the resist 21 from the back surface of the first insulating
真性層4の露出した裏面および第1絶縁層5を覆うn型層6の厚さは、特に限定されないが、たとえば10nm程度とすることができる。 The thickness of the n-
n型層6に含まれるn型不純物としては、たとえばリンを用いることができ、n型層6のn型不純物濃度は、たとえば5×1020個/cm3程度とすることができる。As the n-type impurity contained in the n-
次に、図5に示すように、n型層6の裏面上に開口部32を有するレジスト31を形成する。そして、レジスト31の開口部32から露出するn型層6の部分を除去することによって、レジスト31の開口部32から第1絶縁層5の裏面を露出させる。 Next, as shown in FIG. 5, a resist 31 having an
ここで、開口部32を有するレジスト31は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、n型層6の除去は、たとえば、水酸化テトラメチルアンモニウム水溶液、水酸化カリウム水溶液または水酸化ナトリウム水溶液等のアルカリ性水溶液を用いたウエットエッチングなどにより行なうことによって、第1絶縁層5をほとんど侵すことなく、n型層6を選択的に除去することができる。 Here, the resist 31 having the
その後、n型層6の裏面からレジスト31をすべて除去した後に、図6に示すように、第1絶縁層5の露出した裏面およびn型層6を覆うようにして、第2絶縁層7をたとえばプラズマCVD法により積層し、その後、第2絶縁層7の裏面上に開口部42を有するレジスト41を形成する。そして、レジスト41の開口部42から露出する第2絶縁層7の部分およびその部分の直下の第1絶縁層5を除去することによって、レジスト41の開口部42から真性層4の裏面を露出させる。 Thereafter, after removing all the resist 31 from the back surface of the n-
第2絶縁層7は、絶縁材料からなる層であれば特に限定されないが、水素化アモルファスシリコンをほとんど侵すことなくエッチングが可能な材質であることが好ましい。第2絶縁層7としては、たとえば、プラズマCVD法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、水素化アモルファスシリコンにほとんどダメージを与えることなく、第2絶縁層7をエッチングすることが可能である。第2絶縁層7の厚さは、特に限定されないが、たとえば100nm以上1000nm以下とすることができる。
The second
開口部42を有するレジスト41は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、第2絶縁層7および第1絶縁層5の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび/または酸化シリコンからなる第1絶縁層5および第2絶縁層7を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、i型の水素化アモルファスシリコンからなる真性層4をほとんど侵すことなく、第1絶縁層5および第2絶縁層7を選択的に除去することができる。 The resist 41 having the
その後、第2絶縁層7の裏面からレジスト41をすべて除去した後に、図7に示すように、真性層4の露出した裏面、ならびに第1絶縁層5、n型層6および第2絶縁層7を含む積層体を覆うようにしてp型の水素化アモルファスシリコンからなるp型層8をたとえばプラズマCVD法により積層する。 Thereafter, after all the resist 41 is removed from the back surface of the second insulating
p型層8の厚さは、特に限定されないが、たとえば10nm程度とすることができる。
p型層8に含まれるp型不純物としては、たとえばボロンを用いることができ、p型層8のp型不純物濃度は、たとえば5×1020個/cm3程度とすることができる。The thickness of the p-
As the p-type impurity contained in the p-
次に、図8に示すように、p型層8の裏面上に開口部52を有するレジスト51を形成する。その後、レジスト51の開口部52から露出するp型層8の部分を除去する。 Next, as shown in FIG. 8, a resist 51 having an
ここで、開口部52を有するレジスト51は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。また、p型層8は、たとえば、フッ酸と硝酸との混合液を用いたウエットエッチングによって除去することができる。ウエットエッチングの代わりに、反応性イオンエッチング法を用いてもよい。 Here, the resist 51 having the
フッ酸と硝酸との混合液を用いてp型層8をウエットエッチングする場合には、フッ酸と硝酸との混合比(体積比)は、たとえば、フッ酸:硝酸=1:100とすることができる。また、p型層8のウエットエッチングは、p型層8の直下の第2絶縁層7がすべて除去されてn型層6の裏面が露出しないように、ゆっくり行なう、若しくは第2絶縁層7の厚さを十分に厚くして行なうことが好ましい。 When the p-
次に、図9に示すように、レジスト51の開口部52から露出する第2絶縁層7の部分を除去することによってn型層6の裏面を露出させた後に、レジスト51をすべて除去する。第2絶縁層7の除去は、たとえば、フッ酸等を用いたウエットエッチング、またはフッ酸を含有するエッチングペーストを用いたエッチングなどにより行なうことができる。たとえば、フッ酸等を用いたウエットエッチングまたはフッ酸を含有するエッチングペーストを用いたエッチングにより、窒化シリコンおよび/または酸化シリコンからなる第2絶縁層7を除去する場合には、水素化アモルファスシリコンは、窒化シリコンおよび酸化シリコンと比べてフッ酸に侵されにくいため、n型の水素化アモルファスシリコンからなるn型層6をほとんど侵すことなく、第2絶縁層7を選択的に除去することができる。 Next, as shown in FIG. 9, after removing the portion of the second insulating
次に、図10に示すように、n型層6の裏面上およびp型層8の裏面上に、第2電極10を形成する。 Next, as shown in FIG. 10, the
第2電極10としては、導電性を有する材料を特に限定なく用いることができるが、仕事関数が4.7eV以上の材料を用いることが好ましく、なかでも、白金およびITO(Indium Tin Oxide)の少なくとも一方を含む材料を用いることがより好ましい。第2電極10として、仕事関数が4.7eV以上の材料を用いた場合、特に白金およびITOの少なくとも一方を含む材料を用いた場合には、第2電極10とp型層8との間の抵抗を小さくすることができ、光電変換素子の変換効率が上昇する傾向にある。 As the
第2電極10の形成方法は、特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。 Although the formation method of the
また、第2電極10は、たとえば、ITO層上に、銀またはアルミニウムなどの金属層を形成したものを用いてもよい。第2電極10として、ITO層上に金属層を設けた構成を用いる場合には、ITO層の厚さはたとえば5nm以上100nm以下とすることができ、金属層の厚さとしてはたとえば1μm以上5μm以下とすることができる。 The
次に、図11に示すように、第2電極10の裏面上に開口部62を有するレジスト61を形成する。開口部62を有するレジスト61は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。 Next, as shown in FIG. 11, a resist 61 having an
次に、図12に示すように、レジスト61の開口部62から露出する第2電極10の部分を除去する。ここで、第2電極10が、ITO層と、ITO層上の銀層との積層体から構成される場合には、たとえば、市販の銀エッチャントにて銀層を除去した後に、塩酸等によってITO層をエッチングにより除去する方法などが考えられる。 Next, as shown in FIG. 12, the portion of the
その後、第2電極10の裏面からレジスト61をすべて除去した後に、図13に示すように、第2電極10の露出した裏面およびn型層6を覆うようにして、第3絶縁層11をたとえばプラズマCVD法により積層する。ここで、第2電極10を外部に取り出すため第2電極10の一部にはマスキングをして、第3絶縁層11が形成されないようにする。 Thereafter, after all the resist 61 is removed from the back surface of the
第3絶縁層11は、絶縁材料からなる層であれば特に限定されないが、n型層6をほとんど侵すことなくエッチングが可能な材質であることが好ましい。第3絶縁層11としては、たとえば、プラズマCVD法等を用いて形成した、窒化シリコン層、酸化シリコン層、または窒化シリコン層と酸化シリコン層との積層体などを用いることができる。この場合、たとえばフッ酸を用いることによって、n型層6にほとんどダメージを与えることなく、第1絶縁層5をエッチングすることが可能である。第3絶縁層11の厚さは、特に限定されないが、たとえば100nm以上1000nm以下とすることができる。 The third insulating
次に、図14に示すように、第2電極10の裏面上に開口部72を有するレジスト71を形成する。開口部72を有するレジスト71は、たとえば、フォトリソグラフィ法または印刷法などにより形成することができる。 Next, as shown in FIG. 14, a resist 71 having an
次に、図15に示すように、レジスト71の開口部72から露出する第3絶縁層11を除去することによって、レジスト71の開口部72からn型層6の裏面を露出させる。第3絶縁層11の除去は、たとえば、フッ酸等を用いたウエットエッチングなどにより行なうことができる。なお、n型層6は、フッ酸にほとんど浸食されないため、第3絶縁層11をフッ酸を用いたウエットエッチングにより除去する場合には、第3絶縁層11のエッチングはn型層6の裏面で止まる。 Next, as shown in FIG. 15, the back surface of the n-
次に、図16に示すように、第3絶縁層11の裏面からレジスト71をすべて除去する。 Next, as shown in FIG. 16, all the resist 71 is removed from the back surface of the third insulating
次に、図1に示すように、n型層6の裏面上に第1下部電極91を形成し、その後、第1下部電極91および第3絶縁層11の裏面上を覆うように第1上部電極92を形成して第1電極9を形成する。ここで、第2電極10を外部に取り出すため第2電極10の一部にはマスキングをして、第1電極9が形成されないようにする。 Next, as shown in FIG. 1, the first
第1下部電極91および第1上部電極92としては、導電性を有する材料を特に限定なく用いることができるが、仕事関数が4.7eV未満の材料を用いることが好ましく、なかでも、アルミニウムおよび酸化亜鉛の少なくとも一方を含む材料を用いることがより好ましい。また、第1下部電極91および第1上部電極92としては、第2電極10と独立に材料を選択することができ、第2電極10と同一の材料を用いてもよい。第1下部電極91および第1上部電極92として、仕事関数が4.7eV未満の材料を用いた場合、特に、アルミニウムおよび酸化亜鉛の少なくとも一方を含む材料を用いた場合には、第1下部電極91とn型層6との間の抵抗を小さくすることができるため、光電変換素子の変換効率が上昇する傾向にある。 As the first
第1電極9の形成方法は、特に限定されないが、たとえば、スパッタリング法または蒸着法などを用いることができる。 Although the formation method of the
また、第1電極9は、たとえば、酸化亜鉛層上に、銀またはアルミニウムなどの金属層を形成したものを用いてもよい。第1電極9として、酸化亜鉛層上に銀層を設けた構成を用いる場合には、酸化亜鉛層の厚さはたとえば5nm以上100nm以下とすることができ銀層の厚さとしてはたとえば1μm以上5μm以下とすることができる。 Moreover, you may use the
以上のようにして、実施の形態1のヘテロ接合型バックコンタクトセルを製造することができる。 As described above, the heterojunction back contact cell of the first embodiment can be manufactured.
上述のように、実施の形態1においては、n型層6およびp型層8のパターニングを、それぞれ、第1絶縁層5上および第2絶縁層7上で行なうことができる。これにより、n型層6およびp型層8のパターニング時に、半導体1および真性層4が受けるダメージを低減することができることから、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。 As described above, in the first embodiment, patterning of n-
また、実施の形態1においては、隣り合って向かい合う第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離Lが小さくなるように、第1下部電極91と第2電極10とを形成することができる。そのため、半導体1の受光面から入射して半導体1を透過してきた光が第1下部電極91と第2電極10との間から透過する量を少なくし、半導体1側に反射する光の量を多くすることができる。また、仮に、第1下部電極91と第2電極10との間から光が透過した場合でも、第1上部電極92で、半導体1側に反射する光の量を多くすることができる。そのため、ヘテロ接合型バックコンタクトセルの特性を高くすることができる。 In the first embodiment, the first
また、実施の形態1においては、シャドウマスキングプロセスを用いてn型層6およびp型層8を形成する必要がない。これにより、n型層6およびp型層8を高精度に形成することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。 In the first embodiment, it is not necessary to form the n-
また、実施の形態1においては、第1電極9を第1下部電極91と第1上部電極92と2層の電極構造とすることにより、寄生抵抗を小さくすることができる。 In the first embodiment, the
さらに、実施の形態1においては、n型層6上の第1電極9の材料と、p型層8上の第2電極10の材料とをそれぞれ独立に選択することができるため、第1電極9および第2電極10のそれぞれに最適な仕事関数を有する材料を選択することができるため、寄生抵抗を小さくすることができる。 Furthermore, in the first embodiment, since the material of the
特に、実施の形態1においては、n型層6の端部6aおよびp型層8の端部8aが、それぞれ、真性層4と第1絶縁層5とが接する領域R2における第1絶縁層5の上方に位置している。そのため、n型層6およびp型層8のパターニングを第1絶縁層5上で行なうことができることから、n型層6およびp型層8のパターニング時に、半導体1および真性層4が受けるダメージを低減することができる。 In particular, in the first embodiment, the
また、実施の形態1においては、p型層8の端部8aが、第2絶縁層7を介して、n型層6の端部6aよりも上方に位置している。そのため、第2絶縁層7によって、n型層6とp型層8とを厚さ方向に絶縁することができる。また、n型層6とp型層8との間に第2絶縁層7が設けられているため、n型層6にほとんどダメージを与えることなく、p型層8のパターニングを行なうことができる。 In the first embodiment, the
また、実施の形態1においては、第1下部電極91の端部91aおよび第2電極10の端部10aが、第2絶縁層7上に位置している。そのため、第1下部電極91および第2電極10のパターニングを第2絶縁層7上で行なうことができることから、第1下部電極91および第2電極10のパターニング時に、半導体1、真性層4、n型層6が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離Lを小さくすることができ、第1下部電極91と第2電極10との間から透過する光の量を少なくし、半導体1側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
In the first embodiment, the
また、実施の形態1においては、第1下部電極91の端部91aおよび第2電極10の端部10aが、それぞれ、第2絶縁層7上に設けられたp型層8上に位置している。これにより、第1下部電極91および第2電極10のパターニングは、第2絶縁層7上で行なうことができるため、第1下部電極91および第2電極10のパターニング時に、半導体1、真性層4、n型層6が受けるダメージを低減することができる。また、この場合には、隣り合って向かい合う第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離Lを小さくすることができ、第1下部電極91と第2電極10との間から透過する光の量を少なくし、半導体1側に反射する光の量を多くすることができることから、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。
In the first embodiment, the
また、実施の形態1においては、p型層8の導電率が0.28S/cm以下であることが好ましい。この場合には、第1下部電極91と第2電極10との間の電極間距離Lを10μm以下にすることができるため、第1下部電極9と第2電極10との間から透過する光の量を少なくし、半導体1側に反射する光の量を多くすることができる。これにより、ヘテロ接合型バックコンタクトセルの特性を向上させることができる。 Moreover, in
また、実施の形態1においては、n型層6の形成後にp型層8を形成しているため、真性層4による半導体1の裏面の良好なパッシベーション効果を得ることができる。すなわち、n型層6の形成前にp型層8を形成した場合には、n型層6の積層時のアニール効果によって、p型層8で被覆された真性層4の少数キャリアライフタイムが低下することがあるが、n型層6の形成後にp型層8を形成した場合にはこのような少数キャリアライフタイムの低下を抑止することができる。 In the first embodiment, since the p-
また、実施の形態1においては、p型層8と接する領域R3における真性層4の厚さt2が、n型層6と接する領域R1における真性層4の厚さt1よりも厚いことが好ましい。p型層8の直下の真性層4の厚さt2が、n型層6の直下の真性層4の厚さt1よりも厚い方が、真性層4による半導体1の裏面の良好なパッシベーション効果を得ることができる。 In the first embodiment, the thickness t2 of the
なお、上記においては、第1導電型をn型とし、第2導電型をp型として説明したが、第1導電型をp型とし、第2導電型をn型としてもよいことは言うまでもない。 In the above description, the first conductivity type is n-type and the second conductivity type is p-type. However, it goes without saying that the first conductivity type may be p-type and the second conductivity type may be n-type. .
また、上記においては、n型層6として、n型の水素化アモルファスシリコンを用いた場合について説明したが、これに限定されず、n型の微結晶シリコンなどを用いてもよい。 In the above description, the case where n-type hydrogenated amorphous silicon is used as the n-
また、上記においては、p型層8として、p型の水素化アモルファスシリコンを用いた場合について説明したが、これに限定されず、p型の微結晶シリコンなどを用いてもよい。 In the above description, the case where p-type hydrogenated amorphous silicon is used as the p-
<実施の形態2>
図17に、本発明の光電変換素子の他の一例である実施の形態2のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態2のヘテロ接合型バックコンタクトセルにおいては、第1下部電極91の端部91aがn型層6の裏面上に位置しているとともに、第2電極10の端部10aがp型層8の裏面上に位置していることを特徴としている。
<
FIG. 17 is a schematic cross-sectional view of a heterojunction back contact cell according to
実施の形態2においても、n型層6の端部6aおよびp型層8の端部8aが、それぞれ、真性層4と第1絶縁層5とが接する領域R2における第1絶縁層5の上方に位置しており、n型層6およびp型層8のパターニングを第1絶縁層5上で行なうことができる。したがって、実施の形態2においても、半導体1および真性層4が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、第2絶縁層7によって、n型層6とp型層8とが厚さ方向に絶縁されているため、第1電極9と第2電極10との間のシャント抵抗を著しく大きくすることができる。 Also in the second embodiment, the
なお、実施の形態2のヘテロ接合型バックコンタクトセルは、第1下部電極91の端部91aがn型層6の裏面上に位置している点で、第1下部電極91の端部91aがp型層8の裏面上に位置している実施の形態1のヘテロ接合型バックコンタクトセルと異なっているが、p型層8が、p型の水素化アモルファスシリコンから構成される場合には、実施の形態1および実施の形態2のいずれの構成であってもよい。
The heterojunction back contact cell according to the second embodiment is such that the
p型層8が、p型の微結晶シリコンから構成される場合には、p型の微結晶シリコンはp型の水素化アモルファスシリコンと比べて導電率が高いため、実施の形態2のヘテロ接合型バックコンタクトセルの構成の方が好ましい。この場合には、第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離Lが十分に大きい場合には実施の形態1のヘテロ接合型バックコンタクトセルの構成でもよいが、電極間距離Lが大きくなるほど、半導体1側に反射する光の量を多くすることが困難となる。
When the p-
また、n型とp型の導電型を入れ替えた場合には、実施の形態1のヘテロ接合型バックコンタクトセルの構成の方が好ましい。この場合にも、第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離Lが十分に大きい場合には実施の形態2のヘテロ接合型バックコンタクトセルの構成でもよいが、電極間距離Lが大きくなるほど、半導体1側に反射する光の量を多くすることが困難となる。
Further, when the n-type and p-type conductivity types are switched, the configuration of the heterojunction back contact cell of the first embodiment is preferable. Also in this case, the inter-electrode distance L is heterozygous back contact of the second embodiment when sufficiently large between the
実施の形態2における上記以外の説明は、実施の形態1と同様であるため、ここでは、その説明については省略する。 Since the description other than the above in
<実施の形態3>
図18に、本発明の光電変換素子のさらに他の一例である実施の形態3のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態3のヘテロ接合型バックコンタクトセルにおいては、p型層8の形成後にn型層6を形成していることを特徴としている。<
FIG. 18 is a schematic cross-sectional view of a heterojunction back contact cell according to
実施の形態3においても、n型層6の端部6aおよびp型層8の端部8aが、それぞれ、真性層4と第1の絶縁層5とが接する領域R2における第1絶縁層5の上方に位置しており、n型層6およびp型層8のパターニングを第1絶縁層5上で行なうことができる。したがって、実施の形態3においても、半導体1および真性層4が受けるダメージを低減することができるため、ヘテロ接合型バックコンタクトセルを高い歩留まりで製造することができるとともに、その特性を高くすることができる。また、第2絶縁層7によって、n型層6とp型層8とが厚さ方向に絶縁されているため、第1電極9と第2電極10との間のシャント抵抗を著しく大きくすることができる。 Also in the third embodiment, the
実施の形態3における上記以外の説明は、実施の形態1および2と同様であるため、ここでは、その説明については省略する。 Since the description other than the above in the third embodiment is the same as that in the first and second embodiments, the description thereof is omitted here.
以下、本発明の別の局面として実施の形態1〜3のヘテロ接合型バックコンタクトセルを備える光電変換モジュール(実施の形態4)および太陽光発電システム(実施の形態5および実施の形態6)について説明する。 Hereinafter, as another aspect of the present invention, a photoelectric conversion module (Embodiment 4) and a photovoltaic power generation system (
実施の形態1〜3のヘテロ接合型バックコンタクトセルは、高い特性を有するため、これを備える光電変換モジュールおよび太陽光発電システムも高い特性を有している。 Since the heterojunction back contact cell of
<実施の形態4>
実施の形態4は、実施の形態1〜3のヘテロ接合型バックコンタクトセルを光電変換素子として用いた光電変換モジュールである。<
The fourth embodiment is a photoelectric conversion module using the heterojunction back contact cell of the first to third embodiments as a photoelectric conversion element.
<光電変換モジュール>
図23に、実施の形態1〜3のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の光電変換モジュールの一例である実施の形態4の光電変換モジュールの構成の概略を示す。図23を参照して、実施の形態4の光電変換モジュール1000は、複数の光電変換素子1001と、カバー1002と、出力端子1013,1014とを備えている。<Photoelectric conversion module>
FIG. 23 shows an outline of the configuration of the photoelectric conversion module of the fourth embodiment which is an example of the photoelectric conversion module of the present invention using the heterojunction back contact cell of the first to third embodiments as a photoelectric conversion element. Referring to FIG. 23, the
複数の光電変換素子1001はアレイ状に配列され直列に接続されている。図23には光電変換素子1001を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよく、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子1001の各々には、実施の形態1〜3のいずれかのヘテロ接合型バックコンタクトセルが用いられる。尚、光電変換モジュール1000は、複数の光電変換素子1001のうち少なくとも1つが実施の形態1〜実施の形態3の光電変換素子のいずれかからなる限り、上記の説明に限定されず如何なる構成もとり得る。また、光電変換モジュール1000に含まれる光電変換素子1001の数は2以上の任意の整数とすることができる。 The plurality of
カバー1002は、耐候性のカバーから構成されており、複数の光電変換素子1001を覆う。 The
出力端子1013は、直列に接続された複数の光電変換素子1001の一方端に配置される光電変換素子1001に接続される。 The
出力端子1014は、直列に接続された複数の光電変換素子1001の他方端に配置される光電変換素子1001に接続される。 The
<実施の形態5>
実施の形態5は、実施の形態1〜3のヘテロ接合型バックコンタクトセルを光電変換素子として用いた太陽光発電システムである。本発明の光電変換素子は高い特性(変換効率等)を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。尚、太陽光発電システムとは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。<
<太陽光発電システム>
太陽光発電システムは、光電変換モジュールが出力する電力を適宜変換して、商用電力系統または電気機器等に供給する装置である。<Solar power generation system>
A solar power generation system is a device that converts power output from a photoelectric conversion module as appropriate and supplies it to a commercial power system or an electrical device.
図24に、実施の形態1〜3のヘテロ接合型バックコンタクトセルを光電変換素子として用いた本発明の太陽光発電システムの一例である実施の形態5の太陽光発電システムの構成の概略を示す。図24を参照して、実施の形態5の太陽光発電システム2000は、光電変換モジュールアレイ2001と、接続箱2002と、パワーコンディショナ2003と、分電盤2004と、電力メータ2005とを備える。後述するように光電変換モジュールアレイ2001は複数の光電変換モジュール1000(実施の形態4)から構成されている。 In FIG. 24, the outline of the structure of the solar power generation system of
太陽光発電システム2000には、一般に「ホーム・エネルギー・マネジメント・システム(HEMS:Home Energy Management System)」、「ビルディング・エネルギー・マネージメント・システム(BEMS:Building Energy Management System)」等の太陽光発電システム2000の発電量の監視、太陽光発電システム2000に接続される各電気機器類の消費電力量の監視・制御等を行うことで、エネルギー消費量を削減することができる。 The photovoltaic
接続箱2002は、光電変換モジュールアレイ2001に接続される。パワーコンディショナ2003は、接続箱2002に接続される。分電盤2004は、パワーコンディショナ2003および電気機器類2011に接続される。電力メータ2005は、分電盤2004および商用電力系統に接続される。尚、パワーコンディショナ2003には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を電気機器類2011または商用電力系統に供給することができる。また、蓄電池は、パワーコンディショナ2003に内蔵されていてもよい。 The
<動作>
実施の形態5の太陽光発電システム2000は、たとえば以下のように動作する。<Operation>
The photovoltaic
光電変換モジュールアレイ2001は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱2002へ供給する。 The photoelectric
接続箱2002は、光電変換モジュールアレイ2001が発電した直流電力を受け、直流電力をパワーコンディショナ2003へ供給する。 The
パワーコンディショナ2003は、接続箱2002から受けた直流電力を交流電力に変換して分電盤2004へ供給する。尚、接続箱2002から受けた直流電力の一部を交流電力に変換せずに、直流電力のまま分電盤2004へ供給してもよい。尚、パワーコンディショナ2003に蓄電池が接続されている場合(または、蓄電池がパワーコンディショナ2003に内蔵される場合)、パワーコンディショナ2003は接続箱2002から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、光電変換モジュールの発電量や電気機器類2011の電力消費量の状況に応じて適宜パワーコンディショナ2003側に供給され、適切に電力変換されて分電盤2004へ供給される。 The
分電盤2004は、パワーコンディショナ2003から受けた交流電力および電力メータ2005を介して受けた商用電力の少なくともいずれかを電気機器類2011へ供給する。また、分電盤2004はパワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも多いとき、パワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。そして、余った交流電力を電力メータ2005を介して商用電力系統へ供給する。 The
また、分電盤2004は、パワーコンディショナ2003から受けた交流電力が電気機器類2011の消費電力よりも少ないとき、商用電力系統から受けた交流電力およびパワーコンディショナ2003から受けた交流電力を電気機器類2011へ供給する。 Further, the
電力メータ2005は、商用電力系統から分電盤2004へ向かう方向の電力を計測するとともに、分電盤2004から商用電力系統へ向かう方向の電力を計測する。 The
<光電変換モジュールアレイ>
光電変換モジュールアレイ2001について説明する。<Photoelectric conversion module array>
The photoelectric
図25に、図24に示す光電変換モジュールアレイ2001の構成の一例の概略を示す。図25を参照して、光電変換モジュールアレイ2001は、複数の光電変換モジュール1000と出力端子2013,2014とを含む。 FIG. 25 shows an outline of an example of the configuration of the photoelectric
複数の光電変換モジュール1000は、アレイ状に配列され直列に接続されている。図25には光電変換モジュール1000を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ2001に含まれる光電変換モジュール1000の数は、2以上の任意の整数とすることができる。 The plurality of
出力端子2013は、直列に接続された複数の光電変換モジュール1000の一方端に位置する光電変換モジュール1000に接続される。 The
出力端子2014は、直列に接続された複数の光電変換モジュール1000の他方端に位置する光電変換モジュール1000に接続される。 The
なお、以上の説明はあくまでも一例であり、実施の形態5の太陽光発電システムは、少なくとも1つの実施の形態1〜3のヘテロ接合型バックコンタクトセルを備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。 The above description is merely an example, and the solar power generation system of the fifth embodiment is not limited to the above description as long as it includes at least one heterojunction back contact cell of the first to third embodiments. A configuration is also possible.
<実施の形態6>
実施の形態6は、実施の形態5として説明した太陽光発電システムよりも大規模な太陽光発電システムである。実施の形態6の太陽光発電システムも、少なくとも1つの実施の形態1〜3のヘテロ接合型バックコンタクトセルを備えるものである。本発明の光電変換素子は高い特性(変換効率等)を有するため、これを備える本発明の太陽光発電システムも高い特性を有することができる。<
The sixth embodiment is a photovoltaic power generation system that is larger than the photovoltaic power generation system described as the fifth embodiment. The photovoltaic power generation system of the sixth embodiment also includes at least one heterojunction back contact cell of the first to third embodiments. Since the photoelectric conversion element of the present invention has high characteristics (such as conversion efficiency), the photovoltaic power generation system of the present invention including the photoelectric conversion element can also have high characteristics.
<大規模太陽光発電システム>
図26に、本発明の大規模太陽光発電システムの一例である実施の形態6の太陽光発電システムの構成の概略を示す。図26を参照して、実施の形態6の太陽光発電システム4000は、複数のサブシステム4001と、複数のパワーコンディショナ4003と、変圧器4004とを備える。太陽光発電システム4000は、図25に示す実施の形態5の太陽光発電システム2000よりも大規模な太陽光発電システムである。<Large-scale solar power generation system>
In FIG. 26, the outline of the structure of the solar power generation system of
複数のパワーコンディショナ4003は、それぞれサブシステム4001に接続される。太陽光発電システム4000において、パワーコンディショナ4003およびそれに接続されるサブシステム4001の数は2以上の任意の整数とすることができる。尚、パワーコンディショナ4003には蓄電池が接続されていてもよい。この場合、日照量の変動による出力変動を抑制することができると共に、日照のない時間帯であっても蓄電池に蓄電された電力を供給することができる。また、蓄電池はパワーコンディショナ4003に内蔵されていてもよい。 The plurality of
変圧器4004は、複数のパワーコンディショナ4003および商用電力系統に接続される。 The
複数のサブシステム4001の各々は、複数のモジュールシステム3000から構成される。サブシステム4001内のモジュールシステム3000の数は、2以上の任意の整数とすることができる。 Each of the plurality of
複数のモジュールシステム3000の各々は、複数の光電変換モジュールアレイ2001と、複数の接続箱3002と、集電箱3004とを含む。モジュールシステム3000内の接続箱3002およびそれに接続される光電変換モジュールアレイ2001の数は、2以上の任意の整数とすることができる。 Each of the plurality of
集電箱3004は、複数の接続箱3002に接続される。また、パワーコンディショナ4003は、サブシステム4001内の複数の集電箱3004に接続される。 The
<動作>
実施の形態6の太陽光発電システム4000は、たとえば以下のように動作する。<Operation>
Solar
モジュールシステム3000の複数の光電変換モジュールアレイ2001は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱3002を介して集電箱3004へ供給する。サブシステム4001内の複数の集電箱3004は、直流電力をパワーコンディショナ4003へ供給する。さらに、複数のパワーコンディショナ4003は、直流電力を交流電力に変換して、交流電力を変圧器4004へ供給する。尚、パワーコンディショナ4003に蓄電池が接続されている場合(または、蓄電池がパワーコンディショナ4003に内蔵される場合)、パワーコンディショナ4003は集電箱3004から受けた直流電力の一部または全部を適切に電力変換して、蓄電池に蓄電することができる。蓄電池に蓄電された電力は、サブシステム4001の発電量に応じて適宜パワーコンディショナ4003側に供給され、適切に電力変換されて変圧器4004へ供給される。 The plurality of photoelectric
変圧器4004は、複数のパワーコンディショナ4003から受けた交流電力の電圧レベルを変換して商用電力系統へ供給する。 The
なお、太陽光発電システム4000は、少なくとも1つの実施の形態1〜3のヘテロ接合型バックコンタクトセルを備えるものであればよく、太陽光発電システム4000に含まれる全ての光電変換素子が実施の形態1〜3のヘテロ接合型バックコンタクトセルでなくても構わない。たとえば、あるサブシステム4001に含まれる光電変換素子の全てが実施の形態1〜3のヘテロ接合型バックコンタクトセルであり、別のサブシステム4001に含まれる光電変換素子の一部若しくは全部が、実施の形態1〜3のヘテロ接合型バックコンタクトセルでない場合もあり得るものとする。 The solar
図19(a)に、実施例1のヘテロ接合型バックコンタクトセルの断面構造を示し、図19(b)に、図19(a)のXIXb−XIXbに沿った模式的な断面図を示す。なお、図19(a)において、Lは、隣り合う第1下部電極91の端部91aと第2電極10の端部10aとの間の電極間距離を示し、tは、p型層8の厚さを示す。また、図19(b)において、Aは、実施例1のヘテロ接合型バックコンタクトセルの平面の1辺の長さを示し、dは、電極ピッチを示している。 FIG. 19A shows a cross-sectional structure of the heterojunction back contact cell of Example 1, and FIG. 19B shows a schematic cross-sectional view taken along XIXb-XIXb of FIG. 19A. In FIG. 19A, L represents the interelectrode distance between the
電極間距離Lと、p型層8の導電率σと、p型層8の厚さtと、動作電圧Vopと、動作電流Iopと、電極間リーク電流の許容率αと、セルの平面の1辺の長さAと、電極ピッチdと、以下の式(I)の関係を満たしている。The inter-electrode distance L, the conductivity σ of the p-
したがって、たとえば、σ=1×10-4S/cm、t=10nm、Vop=0.7V、I op=40mA/cm2、α=0.01、A=10cm、およびd=1mmである場合には、上記の式(I)から、電極間距離Lは、L≧0.35nmの関係を満たしていればよいことがわかる。 Thus, for example, σ = 1 × 10-FourS / cm, t = 10 nm, Vop= 0.7V, I op= 40 mA / cm2, Α = 0.01, A = 10 cm, and d = 1 mm, the distance L between the electrodes should satisfy the relationship of L ≧ 0.35 nm from the above formula (I). Recognize.
また、上記の式(I)から、以下の式(II)を導くことができる。 Further, the following formula (II) can be derived from the above formula (I).
したがって、たとえばL≦1μmとする場合には、p型層8の導電率σは、σ≦2.8×10-1S/cmの関係を満たしていればよいことがわかる。Therefore, for example, when L ≦ 1 μm, the conductivity σ of the p-
図20(a)に、実施例2のヘテロ接合型バックコンタクトセルの断面構造を示し、図20(b)に、図20(a)のXXb−XXbに沿った模式的な断面図を示す。実施例2のヘテロ接合型バックコンタクトセルは、p型層8の直下にi型水素化アモルファスシリコンを含有する真性層44が設けられている点で、実施例1のヘテロ接合型バックコンタクトセルと異なっている。 FIG. 20A shows a cross-sectional structure of the heterojunction back contact cell of Example 2, and FIG. 20B shows a schematic cross-sectional view taken along XXb-XXb of FIG. The heterojunction back contact cell of Example 2 is different from the heterojunction back contact cell of Example 1 in that an
実施例2のヘテロ接合型バックコンタクトセルにおいては、n型層6の直下の真性層の厚さと、p型層8の直下の真性層の厚さとを独立に制御することができるため、変換効率などの特性の高いヘテロ接合型バックコンタクトセルをより容易に作製することができる。 In the heterojunction back contact cell of Example 2, since the thickness of the intrinsic layer directly under the n-
すなわち、n型層6の直下の真性層の厚さが薄いほど、真性層4において少数キャリアライフタイムをほとんど損なうことなく寄生抵抗を小さくすることができる一方で、p型層8の直下の真性層の厚さは厚い方が、真性層における少数キャリアライフタイムを高くすることができる。そのため、p型層8の直下の真性層の厚さ(実施例2では、真性層4と真性層44との合計厚さ)をn型層6の直下の真性層の厚さ(実施例2では、真性層4の厚さ)をよりも厚くすることによって、変換効率などの特性を高くすることができる。 That is, as the thickness of the intrinsic layer immediately below the n-
図21(a)に、実施例3のヘテロ接合型バックコンタクトセルの断面構造を示し、図21(b)に、図21(a)のXXIb−XXIbに沿った模式的な断面図を示す。実施例3のヘテロ接合型バックコンタクトセルは、第1下部電極91の端部91aがn型層6の裏面上に位置しているとともに、n型層6がドット状に形成されている点で、実施例1のヘテロ接合型バックコンタクトセルと異なっている。
FIG. 21A shows a cross-sectional structure of the heterojunction back contact cell of Example 3, and FIG. 21B shows a schematic cross-sectional view along XXIb-XXIb of FIG. 21A. In the heterojunction back contact cell of Example 3, the
実施例3のヘテロ接合型バックコンタクトセルにおいても、上記と同様に、半導体1および真性層4が受けるダメージを低減して高い歩留まりで製造することができるとともに特性を高くすることができる。 Also in the heterojunction back contact cell of Example 3, the
<まとめ>
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第1導電型の第1導電型層と、真性層の一部を被覆する第2導電型の第2導電型層と、真性層の一部を被覆する第1絶縁層と、第1導電型層上に設けられた第1電極と、第2導電型層上に設けられた第2電極と、を備え、第1導電型層の一部および第2導電型層の一部は、真性層と絶縁層とが接する領域の上方に位置している光電変換素子である。このような構成とすることにより、第1導電型層のパターニングを絶縁層上で行なうことができ、第1導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができるため、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。<Summary>
The present invention includes a semiconductor, an intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor, a first conductivity type layer of a first conductivity type covering a part of the intrinsic layer, and a part of the intrinsic layer. A second conductivity type layer to be coated, a first insulating layer covering a part of the intrinsic layer, a first electrode provided on the first conductivity type layer, and a second conductivity type layer; A photoelectric conversion element that is located above a region where the intrinsic layer and the insulating layer are in contact with each other. is there. With this configuration, the first conductivity type layer can be patterned on the insulating layer, and the damage to the semiconductor and the intrinsic layer can be reduced when the first conductivity type layer is patterned. A photoelectric conversion element which can be manufactured with high yield and has high characteristics can be obtained.
本発明は、半導体と、半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、真性層の一部を被覆する第1導電型の第1導電型層と、真性層の一部を被覆する第2導電型の第2導電型層と、真性層の一部を被覆する第1絶縁層と、第1導電型層上に設けられた第1電極と、第2導電型層上に設けられた第2電極とを備え、第1電極は、第1導電型層に接する第1下部電極と、第1下部電極上に設けられた第1上部電極と、を備え、第1下部電極と第2電極との間および第1上部電極と第2電極との間には、それぞれ第2絶縁層が設けられている光電変換素子である。このような構成とすることにより、高い歩留まりで製造することができ、かつ特性の高い光電変換素子を提供することができる。 The present invention includes a semiconductor, an intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor, a first conductivity type layer of a first conductivity type covering a part of the intrinsic layer, and a part of the intrinsic layer. A second conductivity type layer to be coated, a first insulating layer covering a part of the intrinsic layer, a first electrode provided on the first conductivity type layer, and a second conductivity type layer; A first lower electrode in contact with the first conductivity type layer, and a first upper electrode provided on the first lower electrode, and the first lower electrode. And a second electrode, and between the first upper electrode and the second electrode, respectively, are photoelectric conversion elements provided with a second insulating layer. With such a structure, a photoelectric conversion element that can be manufactured with high yield and has high characteristics can be provided.
また、本発明の光電変換素子において、第2導電型層の端部は、第2絶縁層を介して、第1導電型層の端部よりも上方に位置していることが好ましい。このような構成とすることにより、第2導電型層のパターニングを絶縁層上で行なうことができ、第2導電型層のパターニング時に、半導体および真性層が受けるダメージを低減することができる。また、第1導電型層と第2導電型層とが厚さ方向に絶縁されているため、シャント抵抗を著しく大きくすることができる。したがって、高い歩留まりで製造することができ、かつ特性の高い光電変換素子とすることができる。 In the photoelectric conversion element of the present invention, it is preferable that the end of the second conductivity type layer is located above the end of the first conductivity type layer with the second insulating layer interposed therebetween. With such a configuration, the second conductive type layer can be patterned on the insulating layer, and damage to the semiconductor and the intrinsic layer can be reduced when the second conductive type layer is patterned. Further, since the first conductivity type layer and the second conductivity type layer are insulated in the thickness direction, the shunt resistance can be remarkably increased. Therefore, the photoelectric conversion element can be manufactured with high yield and has high characteristics.
また、本発明の光電変換素子において、第1電極は、第1導電型層に接する第1下部電極と、第1下部電極上に設けられた第1上部電極とを備え、第1下部電極と第2電極との間、および第1上部電極と第2電極との間には、それぞれ、第2絶縁層が設けられていることが好ましい。このような構成とすることにより、第1上部電極が、第1下部電極と第2電極との間の領域上に形成されているため、第1下部電極と第2電極との間の領域から漏れ出る光を第1上部電極で反射することにより、光電変換ロスを抑制することができる。また、第1上部電極を第2電極の上部に形成しているため、第1上部電極の面積を大きくとることができ、第1電極の抵抗を小さくすることができる。 In the photoelectric conversion element of the present invention, the first electrode includes a first lower electrode in contact with the first conductivity type layer, and a first upper electrode provided on the first lower electrode, and the first lower electrode, A second insulating layer is preferably provided between the second electrode and between the first upper electrode and the second electrode. With this configuration, since the first upper electrode is formed on the region between the first lower electrode and the second electrode, the region between the first lower electrode and the second electrode is removed. By reflecting the leaking light with the first upper electrode, it is possible to suppress photoelectric conversion loss. Moreover, since the first upper electrode is formed on the second electrode, the area of the first upper electrode can be increased, and the resistance of the first electrode can be reduced.
また、本発明の光電変換素子において、第1下部電極の端部および第2電極の端部は、第2絶縁層の上方に位置している部分を有していることが好ましい。このような構成とすることにより、第1下部電極と第2電極のパターニングを第2絶縁層上で行なうことができるため、パターニングによって、半導体、真性層および第1導電型層がダメージを受けるのを防ぐことができる。 In the photoelectric conversion element of the present invention, it is preferable that the end portion of the first lower electrode and the end portion of the second electrode have a portion located above the second insulating layer. With this configuration, the first lower electrode and the second electrode can be patterned on the second insulating layer, and the semiconductor, the intrinsic layer, and the first conductivity type layer are damaged by the patterning. Can be prevented.
また、本発明の光電変換素子において、第2導電型層の導電率が、0.28S/cm以下であることが好ましい。このような構成とすることにより、第1下部電極と第2電極との間の電極間距離を10μm以下にすることができるため、第1下部電極と第2電極との間から透過する光の量を少なくし、半導体側に反射する光の量を多くすることができることから、光電変換素子の特性を向上させることができる。 Moreover, in the photoelectric conversion element of this invention, it is preferable that the electrical conductivity of a 2nd conductivity type layer is 0.28 S / cm or less. With this configuration, the interelectrode distance between the first lower electrode and the second electrode can be made 10 μm or less, so that the light transmitted from between the first lower electrode and the second electrode can be reduced. Since the amount can be reduced and the amount of light reflected to the semiconductor side can be increased, the characteristics of the photoelectric conversion element can be improved.
また、本発明の光電変換素子においては、第2導電型がp型であることが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。 Moreover, in the photoelectric conversion element of this invention, it is preferable that a 2nd conductivity type is a p-type. With such a configuration, it is possible to obtain a good passivation effect on the semiconductor surface by the intrinsic layer.
また、本発明の光電変換素子においては、第2導電型層と接する領域における真性層の厚さは、第1導電型層と接する領域における真性層の厚さよりも厚いことが好ましい。このような構成とすることにより、真性層による半導体の表面の良好なパッシベーション効果を得ることができる。 Moreover, in the photoelectric conversion element of this invention, it is preferable that the thickness of the intrinsic layer in the area | region which contact | connects a 2nd conductivity type layer is thicker than the thickness of the intrinsic layer in the area | region which contact | connects a 1st conductivity type layer. With such a configuration, it is possible to obtain a good passivation effect on the semiconductor surface by the intrinsic layer.
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および各実施例の構成を適宜組み合わせることも当初から予定している。 Although the embodiments and examples of the present invention have been described above, it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments and examples.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に好適に利用することができる。 INDUSTRIAL APPLICATION This invention can be utilized for the manufacturing method of a photoelectric conversion element and a photoelectric conversion element, and can be suitably used especially for the manufacturing method of a heterojunction type back contact cell and a heterojunction type back contact cell.
1 半導体、2 テクスチャ構造、3 反射防止膜、4 真性層、5 第1絶縁層、6
n型層、6a 端部、6b 溝部、6c フラップ部、7 第2絶縁層、8 p型層、8a 端部、8b 溝部、8c フラップ部、9 第1電極、10 第2電極、10a 端部、11 第3絶縁層、21 レジスト、22 開口部、31 レジスト、32 開口部、41 レジスト、42 開口部、44 真性層、51 レジスト、52 開口部、61 レジスト、62 開口部、71 レジスト、72 開口部、91 第1下部電極、91a 端部、92 第1上部電極、101 結晶シリコンウエハ、102 真性水素化アモルファスシリコン遷移層、103 nドープ領域、104 pドープ領域、105 電極、106 反射層、1000 光電変換モジュール、1001 光電変換素子、1002 カバー、1013,1014 出力端子、2000 太陽光発電システム、2001
光電変換モジュールアレイ、2002 接続箱、2003 パワーコンディショナ、2004 分電盤、2005 電力メータ、2011 電気機器類、2013,2014 出力端子、3000 モジュールシステム、3002 接続箱、3004 集電箱、4000 太陽光発電システム、4001 サブシステム、4003 パワーコンディショナ、4004 変圧器。1 semiconductor, 2 texture structure, 3 antireflection film, 4 intrinsic layer, 5 first insulating layer, 6
n-type layer, 6a end, 6b groove, 6c flap, 7 second insulating layer, 8 p-type layer, 8a end, 8b groove, 8c flap, 9 first electrode, 10 second electrode, 10a end , 11 3rd insulating layer, 21 resist, 22 opening, 31 resist, 32 opening, 41 resist, 42 opening, 44 intrinsic layer, 51 resist, 52 opening, 61 resist, 62 opening, 71 resist, 72 Opening, 91 first lower electrode, 91a end, 92 first upper electrode, 101 crystalline silicon wafer, 102 intrinsic hydrogenated amorphous silicon transition layer, 103 n doped region, 104 p doped region, 105 electrode, 106 reflective layer, 1000 photoelectric conversion module, 1001 photoelectric conversion element, 1002 cover, 1013, 1014 output terminal, 2000 photovoltaic power generation system, 2001
Photoelectric conversion module array, 2002 connection box, 2003 power conditioner, 2004 distribution board, 2005 power meter, 2011 electrical equipment, 2013, 2014 output terminal, 3000 module system, 3002 connection box, 3004 current collection box, 4000 sunlight Power generation system, 4001 subsystem, 4003 power conditioner, 4004 transformer.
Claims (5)
前記半導体上に設けられた水素化アモルファスシリコンを含有する真性層と、
前記真性層の一部を被覆する、第1導電型の第1導電型層と、
前記真性層の一部を被覆する、第2導電型の第2導電型層と、
前記真性層の一部を被覆する第1絶縁層と、
前記第1導電型層上に設けられた第1電極と、
前記第2導電型層上に設けられた第2電極と、を備え、
前記第1導電型層の一部および前記第2導電型層の一部は、前記真性層と前記第1絶縁層とが接する領域の上方に位置している、光電変換素子。 Semiconductors,
An intrinsic layer containing hydrogenated amorphous silicon provided on the semiconductor;
A first conductivity type layer of a first conductivity type covering a part of the intrinsic layer;
A second conductivity type layer of a second conductivity type covering a part of the intrinsic layer;
A first insulating layer covering a part of the intrinsic layer;
A first electrode provided on the first conductivity type layer;
A second electrode provided on the second conductivity type layer,
The photoelectric conversion element, wherein a part of the first conductivity type layer and a part of the second conductivity type layer are located above a region where the intrinsic layer and the first insulating layer are in contact with each other.
前記第1下部電極と前記第2電極との間、および前記第1上部電極と前記第2電極との間には、それぞれ、第3絶縁層が設けられている、請求項1または2に記載の光電変換素子。 The first electrode includes a first lower electrode in contact with the first conductivity type layer, and a first upper electrode provided on the first lower electrode,
3. The third insulating layer is provided between the first lower electrode and the second electrode and between the first upper electrode and the second electrode, respectively. Photoelectric conversion element.
前記第1下部電極の端部および前記第2電極の端部が、前記第2絶縁層の上方に位置している部分を有している、請求項2に記載の光電変換素子。 The first electrode includes a first lower electrode in contact with the first conductivity type layer, and a first upper electrode provided on the first lower electrode,
The end of the end portion and the second electrode of the first lower electrode has a portion which is located above the second insulating layer, a photoelectric conversion element according to claim 2.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069704 | 2013-03-28 | ||
JP2013069704 | 2013-03-28 | ||
PCT/JP2014/058877 WO2014157525A1 (en) | 2013-03-28 | 2014-03-27 | Photoelectric conversion element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014157525A1 JPWO2014157525A1 (en) | 2017-02-16 |
JP6223424B2 true JP6223424B2 (en) | 2017-11-01 |
Family
ID=51624486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015508699A Active JP6223424B2 (en) | 2013-03-28 | 2014-03-27 | Photoelectric conversion element |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150357491A1 (en) |
JP (1) | JP6223424B2 (en) |
CN (1) | CN104995742B (en) |
WO (1) | WO2014157525A1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016132902A1 (en) * | 2015-02-17 | 2016-08-25 | シャープ株式会社 | Photoelectric conversion element and photoelectric conversion device |
JP6770947B2 (en) * | 2015-03-11 | 2020-10-21 | シャープ株式会社 | Photoelectric conversion element |
US10505055B2 (en) * | 2015-08-31 | 2019-12-10 | Sharp Kabushiki Kaisha | Photoelectric conversion element |
WO2018034266A1 (en) * | 2016-08-15 | 2018-02-22 | シャープ株式会社 | Photoelectric conversion element and photoelectric conversion device |
WO2020217999A1 (en) * | 2019-04-23 | 2020-10-29 | 株式会社カネカ | Method for manufacturing solar cell and solar cell |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4927770A (en) * | 1988-11-14 | 1990-05-22 | Electric Power Research Inst. Corp. Of District Of Columbia | Method of fabricating back surface point contact solar cells |
US7368659B2 (en) * | 2002-11-26 | 2008-05-06 | General Electric Company | Electrodes mitigating effects of defects in organic electronic devices |
US7199395B2 (en) * | 2003-09-24 | 2007-04-03 | Sanyo Electric Co., Ltd. | Photovoltaic cell and method of fabricating the same |
FR2880989B1 (en) * | 2005-01-20 | 2007-03-09 | Commissariat Energie Atomique | SEMICONDUCTOR DEVICE WITH HETEROJUNCTIONS AND INTERDIGITAL STRUCTURE |
JP2007067194A (en) * | 2005-08-31 | 2007-03-15 | Fujifilm Corp | Organic photoelectric conversion device and stacked photoelectric conversion device |
FR2906406B1 (en) * | 2006-09-26 | 2008-12-19 | Commissariat Energie Atomique | PROCESS FOR PRODUCING A PHOTOVOLTAIC CELL WITH REAR-SIDE HETEROJUNCTION |
JP4999937B2 (en) * | 2008-01-30 | 2012-08-15 | 京セラ株式会社 | Solar cell element and method for manufacturing solar cell element |
BRPI1009416A2 (en) * | 2009-03-30 | 2016-03-01 | Sanyo Electric Co | solar cell. |
WO2011105554A1 (en) * | 2010-02-26 | 2011-09-01 | 三洋電機株式会社 | Solar cell and method for manufacturing solar cell |
JP2013026269A (en) * | 2011-07-15 | 2013-02-04 | Sanyo Electric Co Ltd | Solar battery and manufacturing method of the same |
-
2014
- 2014-03-27 WO PCT/JP2014/058877 patent/WO2014157525A1/en active Application Filing
- 2014-03-27 US US14/762,855 patent/US20150357491A1/en not_active Abandoned
- 2014-03-27 JP JP2015508699A patent/JP6223424B2/en active Active
- 2014-03-27 CN CN201480008328.6A patent/CN104995742B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104995742B (en) | 2017-03-08 |
CN104995742A (en) | 2015-10-21 |
JPWO2014157525A1 (en) | 2017-02-16 |
US20150357491A1 (en) | 2015-12-10 |
WO2014157525A1 (en) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6360471B2 (en) | Photoelectric conversion element, photoelectric conversion module, and photovoltaic power generation system | |
US20170194516A1 (en) | Advanced design of metallic grid in photovoltaic structures | |
US8877545B2 (en) | Method of manufacturing solar cell | |
JP6284522B2 (en) | Photoelectric conversion element, photoelectric conversion module, and photovoltaic power generation system | |
US10134940B2 (en) | Method of manufacturing solar cell | |
JP6223424B2 (en) | Photoelectric conversion element | |
JP2014075526A (en) | Photoelectric conversion element and photoelectric conversion element manufacturing method | |
US20080241356A1 (en) | Photovoltaic devices manufactured using crystalline silicon thin films on glass | |
KR101729745B1 (en) | Solar cell and manufacturing method thereof | |
NL2034302B1 (en) | Solar cell and photovoltaic module | |
US8889981B2 (en) | Photoelectric device | |
US9780241B2 (en) | Solar cell | |
WO2012090650A1 (en) | Solar cell | |
WO2014163043A1 (en) | Photoelectric conversion element | |
US10505055B2 (en) | Photoelectric conversion element | |
JP6198813B2 (en) | Photoelectric conversion element, photoelectric conversion module, and photovoltaic power generation system | |
JP2017045818A (en) | Back electrode type solar battery cell and method of manufacturing the same | |
JP2014056875A (en) | Photoelectric conversion element and photoelectric conversion element manufacturing method | |
JP2014072210A (en) | Photoelectric conversion element | |
CN107667435B (en) | Photoelectric conversion device | |
KR20160147101A (en) | Thin film type solar cell and method for manufacturing the same | |
JP2015053424A (en) | Solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6223424 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |