JP6185319B2 - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP6185319B2 JP6185319B2 JP2013150998A JP2013150998A JP6185319B2 JP 6185319 B2 JP6185319 B2 JP 6185319B2 JP 2013150998 A JP2013150998 A JP 2013150998A JP 2013150998 A JP2013150998 A JP 2013150998A JP 6185319 B2 JP6185319 B2 JP 6185319B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- phase
- fixed
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、インバータ装置に関し、特に、三相インバータ回路のスイッチング素子をＰＷＭ（Pulse Width Modulation）駆動するインバータ装置に関する。 The present invention relates to an inverter device, and more particularly to an inverter device that drives a switching element of a three-phase inverter circuit by PWM (Pulse Width Modulation).
下記特許文献１では、パルス信号をインバータ回路に印加してインバータ回路とアース間の絶縁抵抗の低下を検出している。また、下記特許文献２では、二相変調を用いて三相インバータ回路のスイッチング素子をＰＷＭ駆動している。
In the following
特許文献２のように、二相変調を用いて三相インバータ回路のスイッチング素子をＰＷＭ駆動する場合は、キャリア信号と二相変調信号との位相の周期的なずれによって、スイッチング素子のＰＷＭ駆動を中断する期間が周期的に変動する。この周期的な変動によって、キャリア信号と二相変調信号の周波数の差分に起因する周波数成分のノイズ信号が発生する。特許文献１のように、パルス信号を印加して絶縁抵抗の低下を検出する場合に、このノイズ信号が重畳すると、絶縁抵抗の低下の検出を適切に行うことが困難となる。
When the switching element of the three-phase inverter circuit is PWM-driven using two-phase modulation as in
本発明は、二相変調を用いて三相インバータ回路のスイッチング素子をＰＷＭ駆動する場合に、絶縁抵抗の低下の検出精度を向上させることを目的とする。 An object of the present invention is to improve the detection accuracy of a decrease in insulation resistance when the switching element of a three-phase inverter circuit is PWM-driven using two-phase modulation.
本発明に係るインバータ装置は、上述した目的を達成するために以下の手段を採った。 The inverter device according to the present invention employs the following means in order to achieve the above-described object.
本発明に係るインバータ装置は、スイッチング素子のＰＷＭ駆動により直流電圧を三相交流に変換する三相インバータ回路を含む高電圧系統と、所定周波数の検出信号を前記高電圧系統に印加して前記高電圧系統とアース間の絶縁抵抗の低下を検出する絶縁低下検出装置と、前記スイッチング素子のＰＷＭ駆動を制御するインバータ制御部と、を備え、前記インバータ制御部は、前記三相インバータ回路の三相電圧指令信号を生成する電圧指令信号生成部と、前記三相電圧指令信号のうち、キャリア信号の最大値以上または最小値以下である固定期間を表す情報を含む固定信号を生成する固定信号生成部と、前記固定期間を設定する一相を前記三相電圧指令信号の周期内で順次変更しつつ、残りの二相を線間電圧の関係が維持されるようにオフセットさせることで二相変調信号を生成する二相変調信号生成部と、前記二相変調信号と前記キャリア信号との比較に基づいてＰＷＭ信号を生成するＰＷＭ信号生成部と、を含み、前記ＰＷＭ信号により前記スイッチング素子のＰＷＭ駆動を制御する際に、前記固定期間にある相に対応するスイッチング素子のＰＷＭ駆動を中断し、さらに、前記インバータ制御部は、前記スイッチング素子のＰＷＭ駆動を中断する期間を非周期的に変化させる、あるいは、当該期間が前記キャリア信号の周期の整数倍に維持されるように、前記ＰＷＭ信号を生成し、前記キャリア信号を生成するキャリア信号生成部は、二相変調信号生成部に信号を出力しないことを要旨とする。 An inverter device according to the present invention includes a high voltage system including a three-phase inverter circuit that converts a DC voltage into a three-phase AC by PWM driving of a switching element, and a detection signal having a predetermined frequency is applied to the high voltage system. An insulation decrease detection device that detects a decrease in insulation resistance between a voltage system and ground; and an inverter control unit that controls PWM drive of the switching element, wherein the inverter control unit includes three phases of the three-phase inverter circuit A voltage command signal generation unit that generates a voltage command signal, and a fixed signal generation unit that generates a fixed signal including information indicating a fixed period that is greater than or equal to the maximum value of the carrier signal or less than the minimum value of the three-phase voltage command signal When, Oh while one phase to set the fixed time period is sequentially changed in the period of the three-phase voltage command signal, so that the relationship of the remaining two phases line voltage is maintained A PWM signal generation unit that generates a PWM signal based on a comparison between the two-phase modulation signal and the carrier signal, and a PWM signal generation unit that generates a PWM signal based on a comparison between the two-phase modulation signal and the carrier signal. When controlling the PWM drive of the switching element by a signal, the PWM drive of the switching element corresponding to the phase in the fixed period is interrupted, and the inverter control unit interrupts the PWM drive of the switching element The carrier signal generating unit for generating the PWM signal and generating the carrier signal so that the period is changed aperiodically or the period is maintained at an integral multiple of the period of the carrier signal is two-phase modulation. The gist is not to output a signal to the signal generator .
本発明の一態様では、前記インバータ制御部は、前記二相変調信号の周期に基づいて前記キャリア信号の周波数及び位相の少なくとも一方を変化させる周期を決定することが好適である。 In one aspect of the present invention, it is preferable that the inverter control unit determines a period for changing at least one of a frequency and a phase of the carrier signal based on a period of the two-phase modulation signal.
本発明の一態様では、前記インバータ制御部は、前記二相変調信号の周期に基づいて前記固定期間を変化させる周期を決定することが好適である。 In one aspect of the present invention, it is preferable that the inverter control unit determines a period for changing the fixed period based on a period of the two-phase modulation signal.
本発明の一態様では、前記インバータ制御部は、前記スイッチング素子のＰＷＭ駆動を中断する期間が前記キャリア信号の周期の整数倍に維持されるように、前記二相変調信号または前記ＰＷＭ信号を補正することが好適である。本発明の一態様では、前記二相変調信号の周期に基づいてキャリア信号の周波数を変化させるキャリア信号切替部を備えることが好適である。本発明の一態様では、前記二相変調信号の周期に基づいて二相変調信号の前記固定期間を変化させる固定期間切替部を備えることが好適である。本発明の一態様では、前記二相変調信号の周期と前記キャリア信号の周期とに基づいて前記二相変調信号の前記固定期間を補正するための補正信号を、ＡＮＤ回路とＯＲ回路とを含むと共に前記ＰＷＭ信号生成部からの信号が入力されるＰＷＭ信号補正部に出力する変動抑制固定期間追加部を備えることが好適である。 In one aspect of the present invention, the inverter control unit corrects the two-phase modulation signal or the PWM signal so that a period during which the PWM drive of the switching element is interrupted is maintained at an integral multiple of the period of the carrier signal. It is preferable to do. In one aspect of the present invention, it is preferable to include a carrier signal switching unit that changes the frequency of the carrier signal based on the period of the two-phase modulation signal. In one aspect of the present invention, it is preferable to include a fixed period switching unit that changes the fixed period of the two-phase modulation signal based on the period of the two-phase modulation signal. In one aspect of the present invention, the correction signal for correcting the fixed period of the two-phase modulation signal based on the cycle of the two-phase modulation signal and the cycle of the carrier signal includes an AND circuit and an OR circuit. In addition, it is preferable to include a fluctuation suppression fixed period addition unit that outputs to a PWM signal correction unit that receives a signal from the PWM signal generation unit.
本発明によれば、スイッチング素子のＰＷＭ駆動を中断する期間を非周期的に変化させる、あるいは、当該期間がキャリア信号の周期の整数倍に維持されるように、ＰＷＭ信号を生成することで、絶縁抵抗の低下の検出に影響を与えるノイズの発生を抑制することができ、絶縁抵抗の低下の検出精度を向上させることができる。 According to the present invention, by generating the PWM signal such that the period for interrupting the PWM drive of the switching element is changed aperiodically or the period is maintained at an integral multiple of the period of the carrier signal, Generation of noise that affects detection of a decrease in insulation resistance can be suppressed, and detection accuracy of a decrease in insulation resistance can be improved.
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
「実施形態１」
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
“
図１は、本発明の実施形態１に係るインバータ装置を備える電動機駆動システムの構成例を示す図である。本実施形態に係る電動機駆動システムは、例えば車両の駆動システムに用いることができ、二次電池１２とコンデンサ１４と三相インバータ回路１６とモータジェネレータ（回転電機）１８を含む高電圧系統１０と、高電圧系統１０と車体（アース）２０間の絶縁抵抗Ｒｉの低下を検出する絶縁低下検出装置３０と、三相インバータ回路１６の駆動を制御するインバータ制御装置５０と、を備える。
FIG. 1 is a diagram illustrating a configuration example of an electric motor drive system including an inverter device according to
高電圧系統１０において、二次電池１２は、充放電可能な直流電源として設けられている。コンデンサ１４は、三相インバータ回路１６の正側ライン（電源ライン）ＰＬと負側ライン（グランドライン）ＳＬ間に二次電池１２と並列に設けられている。三相インバータ回路１６は、正側ラインＰＬと負側ラインＳＬ間で互いに並列接続された三相アーム３１Ｕ，３１Ｖ，３１Ｗを備える。Ｕ相アーム３１Ｕは、正側ラインＰＬと負側ラインＳＬ間で互いに直列接続されたＵ相上側及びＵ相下側スイッチング素子３２Ｕ，３３Ｕと、スイッチング素子３２Ｕ，３３Ｕのそれぞれと逆並列接続されたダイオード３４Ｕ，３５Ｕとを含む。同様に、Ｖ相アーム３１Ｖは、正側ラインＰＬと負側ラインＳＬ間で互いに直列接続されたＶ相上側及びＶ相下側スイッチング素子３２Ｖ，３３Ｖと、スイッチング素子３２Ｖ，３３Ｖのそれぞれと逆並列接続されたダイオード３４Ｖ，３５Ｖとを含み、Ｗ相アーム３１Ｗは、正側ラインＰＬと負側ラインＳＬ間で互いに直列接続されたＷ相上側及びＷ相下側スイッチング素子３２Ｗ，３３Ｗと、スイッチング素子３２Ｗ，３３Ｗのそれぞれと逆並列接続されたダイオード３４Ｗ，３５Ｗとを含む。モータジェネレータ１８の三相コイルは、各アーム３１Ｕ，３１Ｖ，３１Ｗの中点３６Ｕ，３６Ｖ，３６Ｗとそれぞれ接続されている。三相インバータ回路１６は、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３Ｗのスイッチング動作により、二次電池１２からの直流電圧を１２０°ずつ位相が異なる三相交流に変換してモータジェネレータ１８の三相コイルへ供給する。モータジェネレータ１８は、三相インバータ回路１６からの交流電力を受けて回転駆動可能である。モータジェネレータ１８が発生する動力は、車両の走行に用いられる。一方、三相インバータ回路１６でモータジェネレータ１８の三相コイルの交流電力を直流に変換して、二次電池１２に回収して充電を行うことも可能である。
In the
絶縁低下検出装置３０において、パルス発生器４１は、所定周波数のパルス信号（検出信号）を発生する。パルス発生器４１は、検出抵抗４２及びカップリングコンデンサ４３を介して高電圧系統１０（負側ラインＳＬ）に接続されており、パルス発生器４１が発生するパルス信号は、検出抵抗４２及びカップリングコンデンサ４３を介して高電圧系統１０（負側ラインＳＬ）に印加される。バンドパスフィルタ４４は、検出抵抗４２とカップリングコンデンサ４３の接続点４５に接続されている。パルス発生器４１の発生する所定周波数のパルス信号がバンドパスフィルタ４４を通過するように、バンドパスフィルタ４４の通過帯域が設計されている。絶縁抵抗Ｒｉは、図１に例示するように、高電圧系統１０（負側ラインＳＬ）と車体２０間の抵抗値で等価的に示される。
In the insulation
絶縁低下検出装置３０により高電圧系統１０と車体２０間の絶縁抵抗Ｒｉの低下を検出する場合は、パルス発生器４１からパルス信号を出力する。出力されたパルス信号は、検出抵抗４２とカップリングコンデンサ４３と絶縁抵抗Ｒｉを含んで構成される直列回路に印加される。その際に、検出抵抗４２とカップリングコンデンサ４３の接続点４５には、絶縁抵抗Ｒｉ及び検出抵抗４２（抵抗値Ｒｄ）の分圧比Ｒｉ／（Ｒｄ＋Ｒｉ）とパルス信号の振幅との積を波高値とするパルス電圧が発生し、バンドパスフィルタ４４を通過することでパルス電圧以外の周波数成分が除去される。絶縁抵抗Ｒｉが低下すると、検出抵抗４２とカップリングコンデンサ４３の接続点４５におけるパルス電圧の波高値が低下するため、バンドパスフィルタ４４を通過したパルス電圧Ｖｄの波高値を検出することで、絶縁抵抗Ｒｉの低下を検出することが可能である。例えばバンドパスフィルタ４４を通過したパルス電圧Ｖｄの波高値が閾値より小さい場合は、絶縁抵抗Ｒｉが低下していると判定することが可能である。
When detecting a decrease in the insulation resistance Ri between the
インバータ制御装置５０において、電圧指令信号生成部５２は、モータジェネレータ１８を所望のトルク及び回転数で駆動するための電流指令信号とインバータ電流の検出信号とモータジェネレータ１８の回転位置情報とに基づいて、三相インバータ回路１６の三相電圧指令信号Ｕ，Ｖ，Ｗを生成する。三相電圧指令信号Ｕ，Ｖ，Ｗの周波数ｆｓは、モータジェネレータ１８の回転速度に対応し、モータジェネレータ１８の回転速度に応じて変化する。三相電圧指令信号Ｕ，Ｖ，Ｗの一例を図２に示す。
In
固定信号生成部５３は、三相電圧指令信号Ｕ，Ｖ，Ｗを二相変調するための固定信号を生成する。二相変調信号生成部５４は、三相電圧指令信号Ｕ，Ｖ，Ｗと固定信号とに基づいて、二相変調信号Ｕｓ，Ｖｓ，Ｗｓを生成する。二相変調の際には、三相電圧指令信号Ｕ，Ｖ，Ｗのうち、キャリア信号の最大値以上または最小値以下である固定期間を設定する一相を三相電圧指令信号Ｕ，Ｖ，Ｗの周期Ｔｓ内で順次変更しつつ、残りの二相を線間電圧の関係が維持されるようにオフセットを加えるための固定信号が生成され、三相電圧指令信号Ｕ，Ｖ，Ｗを固定信号によりオフセットさせることで二相変調信号Ｕｓ，Ｖｓ，Ｗｓが生成される。固定信号及び二相変調信号Ｕｓ，Ｖｓ，Ｗｓの一例を図２に示す。図２に示す例では、電圧指令信号（Ｖ相）Ｖが最小となる時刻ｔ１〜ｔ２の期間で、二相変調信号（Ｖ相）Ｖｓがキャリア信号の最小値に固定される固定期間となり、電圧指令信号（Ｕ相）Ｕが最大となる時刻ｔ２〜ｔ３の期間で、二相変調信号（Ｕ相）Ｕｓがキャリア信号の最大値に固定される固定期間となり、電圧指令信号（Ｗ相）Ｗが最小となる時刻ｔ３〜ｔ４の期間で、二相変調信号（Ｗ相）Ｗｓがキャリア信号の最小値に固定される固定期間となる。図２に示す例では、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間が電気角６０°（周期Ｔｓの１／６）であるが、固定期間はこれに限定されない。
The fixed
キャリア信号生成部５５は、ＰＷＭ制御を行うための三角波キャリア信号を生成する。三角波キャリア信号の周波数は、キャリア信号切替部５７により切り替えられる。ＰＷＭ信号生成部５６は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓと三角波キャリア信号との比較に基づいて、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷをＰＷＭ駆動するためのＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬを生成する。ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬは、固定期間にある一相のデューティ比が０または１に固定され、且つ固定期間にある（デューティ比が０または１に固定される）一相が周期Ｔｓ内で順次切り替わる。つまり、ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬによりスイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を制御する際には、固定期間にある相に対応するスイッチング素子のオン／オフ状態が固定されてＰＷＭ駆動が中断され、且つ固定期間にある（ＰＷＭ駆動が中断される）相に対応するスイッチング素子が周期Ｔｓ内で順次切り替わる。キャリア信号及びＰＷＭ信号ＵＨ，ＶＨ，ＷＨの一例を図２に示す。図２に示す例では、時刻ｔ１〜ｔ２の期間でＰＷＭ信号（Ｖ相）ＶＨのデューティ比が０に固定され、時刻ｔ２〜ｔ３の期間でＰＷＭ信号（Ｕ相）ＵＨのデューティ比が１に固定され、時刻ｔ３〜ｔ４の期間でＰＷＭ信号（Ｗ相）ＷＨのデューティ比が０に固定される。つまり、時刻ｔ１〜ｔ２の期間でスイッチング素子（Ｖ相）３２Ｖ，３３ＶのＰＷＭ駆動が中断され、時刻ｔ２〜ｔ３の期間でスイッチング素子（Ｕ相）３２Ｕ，３３ＵのＰＷＭ駆動が中断され、時刻ｔ３〜ｔ４の期間でスイッチング素子（Ｗ相）３２Ｗ，３３ＷのＰＷＭ駆動が中断される。このように、二相変調制御によりスイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を制御することで、スイッチング損失の低減を図ることが可能となる。
The carrier
ただし、二相変調制御において、キャリア信号の周波数（キャリア周波数）ｆｃと二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周波数（変調周波数）ｆｓに関して、ｆｃ＝Ｎｓ×ｆｓを満たす整数Ｎｓが存在せず、周波数差Δｆ＝ｆｃ−Ｎｓ×ｆｓがある場合は、キャリア信号と二相変調信号Ｕｓ，Ｖｓ，Ｗｓとの位相差が周波数Δｆで周期的に変化する。二相変調信号の周波数ｆｓ＝１２５Ｈｚ、キャリア信号の周波数ｆｃ＝２０．００２５ｋＨｚである図３の例では、キャリア信号が最大となるタイミングと二相変調信号の固定期間の解除タイミングとの時間差（位相差）が８０ｍｓずつ変化し、４００ｍｓで１サイクルとなる。その場合は、ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのデューティ比が０または１に固定される期間が、実際には周波数Δｆで周期的に変動する。つまり、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が、実際には周波数Δｆで周期的に変動する。したがって、二相変調制御によりスイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を制御する際には、この周期的な変動によって、高電圧系統１０と車体２０間のコモンモード電圧が周波数Δｆで周期的に変動することによるコモンモードノイズが発生する。
However, in the two-phase modulation control, there is no integer Ns that satisfies fc = Ns × fs with respect to the frequency (carrier frequency) fc of the carrier signal and the frequencies (modulation frequencies) fs of the two-phase modulation signals Us, Vs, and Ws, When there is a frequency difference Δf = fc−Ns × fs, the phase difference between the carrier signal and the two-phase modulation signals Us, Vs, and Ws periodically changes at the frequency Δf. In the example of FIG. 3 where the frequency fs = 125 Hz of the two-phase modulation signal and the frequency fc = 20.0025 kHz of the carrier signal, the time difference between the timing at which the carrier signal becomes maximum and the release timing of the fixed period of the two-phase modulation signal (Phase difference) changes in increments of 80 ms, and becomes one cycle at 400 ms. In that case, the period in which the duty ratio of the PWM signals UH, UL, VH, VL, WH, WL is fixed to 0 or 1 actually varies periodically with the frequency Δf. That is, the period during which the PWM drive of the switching
高電圧系統１０と車体２０間の絶縁抵抗Ｒｉの低下を検出するために、絶縁低下検出装置３０のパルス発生器４１から出力されるパルス信号の周波数ｆｄは、通常キャリア周波数ｆｃ及び変調周波数ｆｓと比較して十分小さい値である。そのため、周波数ｆｃや周波数ｆｓのコモンモードノイズが高電圧系統１０（負側ラインＳＬ）に重畳したとしても、バンドパスフィルタ４４で除去されることで、絶縁抵抗Ｒｉの低下の検出に影響を与えない。しかし、周波数差Δｆ（＝ｆｃ−Ｎｓ×ｆｓ）がパルス信号の周波数ｆｄに近いと、高電圧系統１０（負側ラインＳＬ）に重畳した周波数Δｆのコモンモードノイズがバンドパスフィルタ４４を通過することで、例えば図４に示すように、バンドパスフィルタ４４を通過したパルス電圧Ｖｄの波高値が変動する。その場合は、絶縁抵抗Ｒｉの低下を精度よく検出することが困難となる。
In order to detect a decrease in the insulation resistance Ri between the
特許文献２では、キャリア周波数を変調波周波数の整数倍になるように制御することで、スイッチング休止期間のアンバランスの抑制を図り、負荷電流、トルク脈動の低減を図っている。ただし、キャリア周波数の目標値を変調波周波数の整数倍として制御する際に、これらの関係に僅かな偏差があると、周波数差Δｆで周期的に変動することによるコモンモードノイズが発生する。特許文献２の制御を用いた場合において検出器への影響を回避するためには、理想的な整数倍の関係を常時保持して制御されなければならないが、制御分解能を考慮すると現実的には困難であり、低周波のコモンモードノイズが検出器に重畳する可能性がある。このノイズ周波数がパルス信号の周波数ｆｄに近いと、図４に示すようにパルス電圧Ｖｄの波高値が変動し、絶縁抵抗Ｒｉの低下を精度よく検出することが困難となる。
In
そこで、本実施形態では、キャリア信号切替部５７は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期（変調周期）Ｔｓに基づいて、キャリア信号の周波数ｆｃを変化させる周期を決定する。図２に示す例では、変調周期Ｔｓ毎にキャリア信号の周波数ｆｃを変化させているが、変調周期ＴｓのＮａ（Ｎａは２以上の整数）倍毎にキャリア信号の周波数ｆｃを変化させることも可能である。二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに同期させてキャリア信号の周波数ｆｃを変化させることで、周波数差Δｆ（＝ｆｃ−Ｎｓ×ｆｓ）が周期Ｔｓに同期して変化し、Δｆに対応する周波数成分が広帯域に拡散する。したがって、例えば図５に示すように、キャリア信号と二相変調信号Ｕｓ，Ｖｓ，Ｗｓとの位相差の周期的な変化が抑制され、ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬのデューティ比が０または１に固定される期間、つまりスイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が非周期的に変動する。この非周期的な変動によって、高電圧系統１０に重畳するコモンモードノイズの周波数成分が広帯域に拡散し、バンドパスフィルタ４４を通過する周波数ｆｄ近傍のコモンモードノイズレベルが低減する。その結果、例えば図６に示すように、周波数差Δｆのコモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができ、絶縁抵抗Ｒｉの低下を精度よく検出することができる。
Therefore, in the present embodiment, the carrier
図７は、キャリア周波数ｆｃの切り替えの一例を説明する概念図である。図７に示す例では、Ｎａをキャリア周波数ｆｃの切り替え時間間隔を表す係数、Ｎｂをキャリア周波数ｆｃの水準数とし、キャリア周波数ｆｃをＮａ×Ｔｓの時間間隔でＮｂ通りに切り替えている。Ｎａ＝１の場合は、図２の例に示すように、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期（変調周期）Ｔｓ毎にキャリア周波数ｆｃが切り替えられ、Ｎａが２以上の整数の場合は、変調周期ＴｓのＮａ倍毎にキャリア周波数ｆｃが切り替えられる。Ｎｂ通りのキャリア周波数ｆｃの平均値はｆｃ０であり、変更する各キャリア周波数の差Δｆｃは所定値ｆｍ以上（ｆｍ＞＞ｆｄ）とする。このように設定すれば、キャリア周波数ｆｃの切り替えに伴い、キャリア周波数差Δｆｃに起因して発生するノイズ成分を高周波化してその影響を回避することができ、パルス電圧Ｖｄの波高値の変動をより確実に抑制することができる。また、キャリア周波数ｆｃをランダムに変更することも可能である。 FIG. 7 is a conceptual diagram illustrating an example of switching of the carrier frequency fc. In the example illustrated in FIG. 7, Na is a coefficient representing the switching time interval of the carrier frequency fc, Nb is the number of levels of the carrier frequency fc, and the carrier frequency fc is switched in Nb ways at a time interval of Na × Ts. When Na = 1, as shown in the example of FIG. 2, the carrier frequency fc is switched every period (modulation period) Ts of the two-phase modulation signals Us, Vs, Ws, and when Na is an integer of 2 or more, The carrier frequency fc is switched every Na times the modulation period Ts. The average value of the Nb carrier frequencies fc is fc0, and the difference Δfc between the carrier frequencies to be changed is not less than a predetermined value fm (fm >> fd). With this setting, with the switching of the carrier frequency fc, it is possible to increase the frequency of the noise component generated due to the carrier frequency difference Δfc and avoid the influence thereof, and the fluctuation of the peak value of the pulse voltage Vd can be further reduced. It can be surely suppressed. It is also possible to change the carrier frequency fc at random.
図８は、キャリア周波数ｆｃの切り替え時間間隔を表す係数Ｎａと変調周波数ｆｓとの関係の一例を示す概念図であり、図９は、キャリア周波数ｆｃの水準数Ｎｂと変調周波数ｆｓとの関係の一例を示す概念図である。図７に示す例では、Ｎａ×Ｎｂ×Ｔｓの時間間隔でキャリア周波数ｆｃが同じ値となる。その際に、Ｎａ×Ｎｂ×Ｔｓがパルス信号の周期Ｔｄに近づくと、１／（Ｎａ×Ｎｂ×Ｔｓ）の周波数のノイズ成分がパルス電圧Ｖｄの波高値に影響を与える可能性があり、変調周波数ｆｓが低い動作条件ほどその影響が懸念される。これに対して図８，９に示す例では、Ｎａ×Ｎｂ×Ｔｓ＜Ｔｍ（＝１／ｆｍ）となるように、変調周波数ｆｓの低下に対してＮａ及びＮｂの少なくとも一方を小さくすることで、周波数１／（Ｎａ×Ｎｂ×Ｔｓ）のノイズ成分を高周波化してその影響を回避することができ、パルス電圧Ｖｄの波高値の変動をより確実に抑制することができる。
FIG. 8 is a conceptual diagram illustrating an example of the relationship between the coefficient Na representing the switching time interval of the carrier frequency fc and the modulation frequency fs, and FIG. 9 illustrates the relationship between the level number Nb of the carrier frequency fc and the modulation frequency fs. It is a conceptual diagram which shows an example. In the example shown in FIG. 7, the carrier frequency fc becomes the same value at a time interval of Na × Nb × Ts. At this time, if Na × Nb × Ts approaches the period Td of the pulse signal, a noise component having a frequency of 1 / (Na × Nb × Ts) may affect the peak value of the pulse voltage Vd, and modulation is performed. There is a concern about the influence of the operating condition with a lower frequency fs. On the other hand, in the examples shown in FIGS. 8 and 9, by reducing at least one of Na and Nb with respect to the decrease in the modulation frequency fs so that Na × Nb × Ts <Tm (= 1 / fm). The noise component having the
以上説明した本実施形態によれば、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３Ｗのオン／オフ状態を固定してＰＷＭ駆動を中断する期間を非周期的に変化させるようにキャリア信号の周波数ｆｃを変化させることで、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。したがって、コモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができ、絶縁抵抗Ｒｉの低下の検出精度を向上させることができる。
According to the present embodiment described above, the carrier signal signal is changed so that the period during which the PWM drive is interrupted is fixed by fixing the on / off states of the switching
本実施形態では、キャリア信号切替部５７は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに基づいて、キャリア信号の位相を変化させる周期を決定することも可能である。図１０に示す例では、変調周期Ｔｓ毎にキャリア信号の位相を変化させているが、変調周期ＴｓのＮａ（Ｎａは２以上の整数）倍毎にキャリア信号の位相を変化させることも可能である。二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに同期させてキャリア信号の位相を変化させることによっても、キャリア信号と二相変調信号Ｕｓ，Ｖｓ，Ｗｓとの位相差の周期的な変化が抑制され、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が非周期的に変動する。したがって、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。また、図７〜９に示す例に従ってキャリア周波数ｆｃを切り替えるのと同じ要領で、キャリア信号の位相を切り替えてもよい。さらに、キャリア信号切替部５７は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに基づいて、キャリア信号の周波数ｆｃ及び位相の両方を変化させる周期を決定することも可能であり、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに同期させてキャリア信号の周波数ｆｃ及び位相の両方を変化させることも可能である。
「実施形態２」
In the present embodiment, the carrier
“
図１１は、本発明の実施形態２に係るインバータ装置を備える電動機駆動システムの構成例を示す図である。以下の実施形態２の説明では、実施形態１と同様の構成または対応する構成には同一の符号を付し、説明を省略する構成については実施形態１と同様である。 FIG. 11 is a diagram illustrating a configuration example of an electric motor drive system including an inverter device according to the second embodiment of the present invention. In the following description of the second embodiment, the same or corresponding components as those in the first embodiment are denoted by the same reference numerals, and the components that are not described are the same as those in the first embodiment.
本実施形態では、固定期間切替部５８は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期（変調周期）Ｔｓに基づいて、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間を変化させる周期を決定する。図１２に示す例では、変調周期Ｔｓ毎に固定期間を変化させているが、変調周期ＴｓのＮａ（Ｎａは２以上の整数）倍毎に固定期間を変化させることも可能である。二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期Ｔｓに同期させて固定期間を変化させることによっても、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が非周期的に変動する。この非周期的な変動によって、高電圧系統１０に重畳するコモンモードノイズの周波数成分が広帯域に拡散し、バンドパスフィルタ４４を通過する周波数ｆｄ近傍のコモンモードノイズレベルが低減する。その結果、例えば図６に示すように、コモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができる。
In the present embodiment, the fixed
図１３，１４は、固定期間の設定の一例を説明する概念図である。図１３，１４に示す例では、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期（変調周期）Ｔｓ毎に固定期間の開始タイミング及び解除タイミングを切り替えることで固定期間を切り替えている。固定期間の開始タイミング及び解除タイミングは、ランダムでも予め定めたものでもよい。開始タイミング及び解除タイミングを切り替える範囲は、キャリア信号の周期Ｔｃ以内の時間範囲で十分であり、切り替えによるモータ負荷への影響は軽微である。変調周期Ｔｓに同期させて開始タイミング及び解除タイミングを切り替え、パルス信号の周波数ｆｄより十分高い周波数で固定期間を僅かに変動させることで、固定期間の変動に起因して発生するノイズ成分を高周波化してその影響を回避することができ、パルス電圧Ｖｄの波高値の変動をより確実に抑制することができる。また、変調周期ＴｓのＮａ倍毎に固定期間の開始タイミング及び解除タイミングを切り替えることで固定期間を切り替えることも可能である。 13 and 14 are conceptual diagrams illustrating an example of setting a fixed period. In the examples shown in FIGS. 13 and 14, the fixed period is switched by switching the start timing and the release timing of the fixed period for each period (modulation period) Ts of the two-phase modulation signals Us, Vs, and Ws. The start timing and the release timing of the fixed period may be random or predetermined. The range in which the start timing and the release timing are switched is sufficient in the time range within the carrier signal period Tc, and the influence of the switching on the motor load is slight. By switching the start timing and the release timing in synchronization with the modulation period Ts and slightly changing the fixed period at a frequency sufficiently higher than the frequency fd of the pulse signal, the noise component generated due to the change in the fixed period is increased in frequency. Therefore, the influence can be avoided, and the fluctuation of the peak value of the pulse voltage Vd can be more reliably suppressed. It is also possible to switch the fixed period by switching the start timing and the release timing of the fixed period every Na times the modulation period Ts.
また、例えば図１５に示すように、変調周期Ｔｓの時間単位でスイッチング固定パターンを切り替えることも可能である。図１５に示す例では、時刻ｔ１１〜ｔ１２の期間で固定期間が電気角６０°（変調周期Ｔｓの１／６）であり、時刻ｔ１２〜ｔ１３の期間で固定期間が電気角１２０°（変調周期Ｔｓの１／３）であり、時刻ｔ１３〜ｔ１４の期間で固定期間が電気角３０°（変調周期Ｔｓの１／１２）であり、時刻ｔ１４〜ｔ１５の期間で固定期間が電気角１２０°（変調周期Ｔｓの１／３）である。このようにしても、コモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができる。また、変調周期ＴｓのＮａ倍毎にスイッチング固定パターンを切り替えることも可能である。 Further, for example, as shown in FIG. 15, the switching fixed pattern can be switched in units of time of the modulation period Ts. In the example shown in FIG. 15, the fixed period is an electrical angle of 60 ° (1/6 of the modulation period Ts) in the period from time t11 to t12, and the fixed period is 120 ° in the period from time t12 to t13 (the modulation period) 1/3 of Ts), the fixed period is an electrical angle of 30 ° (1/12 of the modulation period Ts) in the period from time t13 to t14, and the fixed period is 120 ° in the period from time t14 to t15 ( 1/3 of the modulation period Ts). Even in this case, fluctuations in the peak value of the pulse voltage Vd due to common mode noise can be suppressed. It is also possible to switch the switching fixed pattern every Na times the modulation period Ts.
図１６は、固定パターンの切り替えの一例を説明する概念図である。図１６に示す例では、Ｎａを固定パターンの切り替え時間間隔を表す係数、Ｎｂを固定パターンの水準数とし、固定パターンをＮａ×Ｔｓの時間間隔でＮｂ通りに切り替えている。Ｎａ＝１の場合は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの周期（変調周期）Ｔｓ毎に固定期間が切り替えられ、Ｎａが２以上の整数の場合は、変調周期ＴｓのＮａ倍毎に固定期間が切り替えられる。図１６に示す例では、Ｎａ×Ｎｂ×Ｔｓの時間間隔で固定パターン（固定期間）が同じとなる。その際に、Ｎａ×Ｎｂ×Ｔｓがパルス信号の周期Ｔｄに近づくと、１／（Ｎａ×Ｎｂ×Ｔｓ）の周波数のノイズ成分がパルス電圧Ｖｄの波高値に影響を与える可能性がある。これに対して図１６に示す例では、Ｎａ×Ｎｂ×Ｔｓ＜Ｔｍ（Ｔｍ＜＜Ｔｄ）となるように、Ｎａ，Ｎｂを設定することで、周波数１／（Ｎａ×Ｎｂ×Ｔｓ）のノイズ成分を高周波化してその影響を回避することができ、パルス電圧Ｖｄの波高値の変動をより確実に抑制することができる。
FIG. 16 is a conceptual diagram illustrating an example of switching a fixed pattern. In the example shown in FIG. 16, Na is a coefficient representing the switching time interval of the fixed pattern, Nb is the level number of the fixed pattern, and the fixed pattern is switched in Nb ways at a time interval of Na × Ts. When Na = 1, the fixed period is switched every period (modulation period) Ts of the two-phase modulation signals Us, Vs, Ws, and when Na is an integer of 2 or more, it is fixed every Na times the modulation period Ts. The period is switched. In the example shown in FIG. 16, the fixed pattern (fixed period) is the same at a time interval of Na × Nb × Ts. At this time, if Na × Nb × Ts approaches the period Td of the pulse signal, a noise component having a frequency of 1 / (Na × Nb × Ts) may affect the peak value of the pulse voltage Vd. On the other hand, in the example shown in FIG. 16, noise of
以上説明した本実施形態によれば、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３Ｗのオン／オフ状態を固定してＰＷＭ駆動を中断する期間を非周期的に変化させるように二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間を変化させることで、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。したがって、コモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができ、絶縁抵抗Ｒｉの低下の検出精度を向上させることができる。
「実施形態３」
According to the present embodiment described above, two-phase modulation is performed so that the on / off state of the switching
“
図１７は、本発明の実施形態３に係るインバータ装置を備える電動機駆動システムの構成例を示す図である。以下の実施形態３の説明では、実施形態１，２と同様の構成または対応する構成には同一の符号を付し、説明を省略する構成については実施形態１，２と同様である。 FIG. 17 is a diagram illustrating a configuration example of an electric motor drive system including the inverter device according to the third embodiment of the present invention. In the following description of the third embodiment, the same or corresponding components as those of the first and second embodiments are denoted by the same reference numerals, and the description of the components that are not described is the same as that of the first and second embodiments.
本実施形態では、変動抑制固定期間追加部５９は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間を補正するための補正信号（補正パルス信号）Ｕａ１，Ｕａ２，Ｖａ１，Ｖａ２，Ｗａ１，Ｗａ２を生成する。Ｎ，ｎを整数、Ｔｓ／ｎを固定期間とすると、各補正パルス信号Ｕａ１，Ｕａ２，Ｖａ１，Ｖａ２，Ｗａ１，Ｗａ２のパルス長Ｔａ／２は、キャリア信号の周期Ｔｃと三相電圧指令信号Ｕ，Ｖ，Ｗの周期Ｔｓに基づいて、Ｔａ／２＝（Ｎ×Ｔｃ−Ｔｓ／ｎ）／２に設定される。図１８に示すように、補正パルス信号Ｕａ１のパルス出力タイミングは、二相変調信号Ｕｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正パルス信号Ｕａ２のパルス出力タイミングは、二相変調信号Ｕｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。同様に、補正パルス信号Ｖａ１のパルス出力タイミングは、二相変調信号Ｖｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正パルス信号Ｖａ２のパルス出力タイミングは、二相変調信号Ｖｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。そして、補正パルス信号Ｗａ１のパルス出力タイミングは、二相変調信号Ｗｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正パルス信号Ｗａ２のパルス出力タイミングは、二相変調信号Ｗｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。
In the present embodiment, the fluctuation suppression fixed
二相変調信号生成部５４で二相変調信号Ｕｓを生成する際には、図１８に示すように、補正パルス信号Ｕａ１の出力期間（Ｈｉｇｈの期間）でＵｓをキャリア信号の最小値にラッチ（保持）し、補正パルス信号Ｕａ２の出力期間（Ｈｉｇｈの期間）でＵｓをキャリア信号の最大値にラッチすることで、補正固定期間を設定する。同様に、二相変調信号Ｖｓを生成する際には、補正パルス信号Ｖａ１の出力期間（Ｈｉｇｈの期間）でＶｓをキャリア信号の最小値にラッチし、補正パルス信号Ｖａ２の出力期間（Ｈｉｇｈの期間）でＶｓをキャリア信号の最大値にラッチすることで、補正固定期間を設定する。そして、二相変調信号Ｗｓを生成する際には、補正パルス信号Ｗａ１の出力期間（Ｈｉｇｈの期間）でＷｓをキャリア信号の最小値にラッチし、補正パルス信号Ｗａ２の出力期間（Ｈｉｇｈの期間）でＷｓをキャリア信号の最大値にラッチすることで、補正固定期間を設定する。このように、二相変調信号Ｕｓ，Ｖｓ，Ｗｓは、固定期間以外に直前のＴａ／２の補正固定期間及び直後のＴａ／２の補正固定期間でキャリア信号の最大値または最小値に固定されるように補正される。二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間Ｔｓ／ｎ（図１８の例ではｎ＝６）と直前及び直後の補正固定期間Ｔａの合計は、Ｎ×Ｔｃとなり、キャリア信号の周期Ｔｃの整数倍となる。図１８に示す例では、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間Ｔｓ／ｎが電気角６０°（周期Ｔｓの１／６）であるが、固定期間Ｔｓ／ｎはこれに限定されない。
When the two-phase modulation
ＰＷＭ信号生成部５６で生成されるＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬは、固定期間または補正固定期間にある相のデューティ比が０または１に固定され、且つ固定期間または補正固定期間にある（デューティ比が０または１に固定される）相が周期Ｔｓ内で順次切り替わる。つまり、ＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬによりスイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を制御する際には、固定期間または補正固定期間にある相に対応するスイッチング素子のオン／オフ状態が固定されてＰＷＭ駆動が中断され、且つ固定期間または補正固定期間にある（ＰＷＭ駆動が中断される）相に対応するスイッチング素子が周期Ｔｓ内で順次切り替わる。その際に、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動が中断される期間は、Ｎ×Ｔｃに維持され、キャリア信号の周期Ｔｃの整数倍に維持される。ＰＷＭ信号ＵＨ，ＶＨ，ＷＨの一例を図１８に示す。
The PWM signal UH, UL, VH, VL, WH, WL generated by the PWM
以上説明した本実施形態によれば、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間がキャリア信号の周期Ｔｃの整数倍に維持されるように二相変調信号Ｕｓ，Ｖｓ，Ｗｓを補正することで、二相変調信号Ｕｓ，Ｖｓ，Ｗｓに対するキャリア信号の位相が変化しても、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が変動するのを防ぐことができる。これによって、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができ、例えば図６に示すように、コモンモードノイズによるパルス電圧Ｖｄの波高値の変動を抑制することができる。したがって、絶縁抵抗Ｒｉの低下の検出精度を向上させることができる。
According to the present embodiment described above, the two-phase modulation signal Us is maintained so that the period during which the PWM drive of the switching
本実施形態では、例えば図１９に示すように、二相変調信号Ｕｓの固定期間においても補正パルス信号Ｕａ１，Ｕａ２が出力される（Ｈｉｇｈになる）よう補正パルス信号Ｕａ１，Ｕａ２のパルス長をＴｓ／ｎ＋Ｔａ＝Ｎ×Ｔｃ（図１９の例ではｎ＝６）に設定することも可能である。その場合に、二相変調信号Ｕｓを生成する際には、補正パルス信号Ｕａ１の出力期間（Ｈｉｇｈの期間）でＵｓをキャリア信号の最大値にラッチ（保持）し、補正パルス信号Ｕａ２の出力期間（Ｈｉｇｈの期間）でＵｓをキャリア信号の最小値にラッチすることで、補正固定期間を設定する。同様に、二相変調信号Ｖｓの固定期間においても補正パルス信号Ｖａ１，Ｖａ２が出力されるよう補正パルス信号Ｖａ１，Ｖａ２のパルス長をＮ×Ｔｃに設定し、補正パルス信号Ｖａ１の出力期間でＶｓをキャリア信号の最大値にラッチし、補正パルス信号Ｖａ２の出力期間でＶｓをキャリア信号の最小値にラッチすることで、補正固定期間を設定することも可能である。そして、二相変調信号Ｗｓの固定期間においても補正パルス信号Ｗａ１，Ｗａ２が出力されるよう補正パルス信号Ｗａ１，Ｗａ２のパルス長をＮ×Ｔｃに設定し、補正パルス信号Ｗａ１の出力期間でＷｓをキャリア信号の最大値にラッチし、補正パルス信号Ｗａ２の出力期間でＷｓをキャリア信号の最小値にラッチすることで、補正固定期間を設定することも可能である。その場合でも、二相変調信号Ｕｓ，Ｖｓ，Ｗｓの固定期間Ｔｓ／ｎと補正固定期間Ｔａの合計は、Ｎ×Ｔｃとなり、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動が中断される期間は、Ｎ×Ｔｃに維持される。したがって、二相変調信号Ｕｓ，Ｖｓ，Ｗｓに対するキャリア信号の位相が変化しても、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。
In the present embodiment, for example, as shown in FIG. 19, the pulse lengths of the correction pulse signals Ua1 and Ua2 are set to Ts so that the correction pulse signals Ua1 and Ua2 are output (becomes High) even in the fixed period of the two-phase modulation signal Us. It is also possible to set / n + Ta = N × Tc (n = 6 in the example of FIG. 19). In this case, when the two-phase modulation signal Us is generated, Us is latched (held) at the maximum value of the carrier signal in the output period (high period) of the correction pulse signal Ua1, and the output period of the correction pulse signal Ua2 The fixed correction period is set by latching Us to the minimum value of the carrier signal in (High period). Similarly, the pulse lengths of the correction pulse signals Va1 and Va2 are set to N × Tc so that the correction pulse signals Va1 and Va2 are output even in the fixed period of the two-phase modulation signal Vs, and Vs in the output period of the correction pulse signal Va1. Can be latched to the maximum value of the carrier signal, and Vs can be latched to the minimum value of the carrier signal during the output period of the correction pulse signal Va2, so that the correction fixed period can be set. The pulse lengths of the correction pulse signals Wa1 and Wa2 are set to N × Tc so that the correction pulse signals Wa1 and Wa2 are output even in the fixed period of the two-phase modulation signal Ws, and Ws is set in the output period of the correction pulse signal Wa1. It is also possible to set the correction fixed period by latching to the maximum value of the carrier signal and latching Ws to the minimum value of the carrier signal in the output period of the correction pulse signal Wa2. Even in this case, the sum of the fixed periods Ts / n of the two-phase modulation signals Us, Vs, Ws and the correction fixed period Ta is N × Tc, and the PWM drive of the switching
また、図２０に示す構成例では、ＰＷＭ信号生成部５６は、二相変調信号Ｕｓ，Ｖｓ，Ｗｓと三角波キャリア信号との比較に基づいて、補正前ＰＷＭ信号ＵＰＷＭ，ＶＰＷＭ，ＷＰＷＭを生成する。そして、ＰＷＭ信号補正部６０は、補正信号Ｕａ１，Ｕａ２，Ｖａ１，Ｖａ２，Ｗａ１，Ｗａ２に基づいて、補正前ＰＷＭ信号ＵＰＷＭ，ＶＰＷＭ，ＷＰＷＭを補正することで、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷをＰＷＭ駆動するためのＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬを生成する。図２１に示すように、補正信号Ｕａ１がＬｏｗとなるタイミングは、二相変調信号Ｕｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｕａ２がＨｉｇｈとなるタイミングは、二相変調信号Ｕｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。補正信号Ｕａ１がＬｏｗとなる期間Ｔａ／２、及び補正信号Ｕａ２がＨｉｇｈとなる期間Ｔａ／２は、Ｔａ／２＝（Ｎ×Ｔｃ−Ｔｓ／ｎ）／２（図２１の例ではｎ＝６）に設定される。同様に、補正信号Ｖａ１がＬｏｗとなるタイミングは、二相変調信号Ｖｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｖａ２がＨｉｇｈとなるタイミングは、二相変調信号Ｖｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。そして、補正信号Ｗａ１がＬｏｗとなるタイミングは、二相変調信号Ｗｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｗａ２がＨｉｇｈとなるタイミングは、二相変調信号Ｗｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。補正信号Ｖａ１，Ｗａ１がＬｏｗとなる期間Ｔａ／２、及び補正信号Ｖａ２，Ｗａ２がＨｉｇｈとなる期間Ｔａ／２も、Ｔａ／２＝（Ｎ×Ｔｃ−Ｔｓ／ｎ）／２に設定される。
In the configuration example shown in FIG. 20, the PWM
ＰＷＭ信号補正部６０においては、補正前ＰＷＭ信号ＵＰＷＭと補正信号Ｕａ１の論理積がＡＮＤ回路６１Ｕで演算される。ＡＮＤ回路６１Ｕの出力は、補正前ＰＷＭ信号ＵＰＷＭ及び補正信号Ｕａ１の両方がＨｉｇｈのときはＨｉｇｈとなり、補正前ＰＷＭ信号ＵＰＷＭ及び補正信号Ｕａ１の少なくとも一方がＬｏｗのときはＬｏｗとなる。ＯＲ回路６２Ｕでは、ＡＮＤ回路６１Ｕの出力と補正信号Ｕａ２の論理和が演算される。ＯＲ回路６２Ｕの出力は、ＡＮＤ回路６１Ｕの出力及び補正信号Ｕａ２の両方がＬｏｗのときはＬｏｗとなり、ＡＮＤ回路６１Ｕの出力及び補正信号Ｕａ２の少なくとも一方がＨｉｇｈのときはＨｉｇｈとなる。そして、ＯＲ回路６２Ｕの出力をＰＷＭ信号ＵＨとしてスイッチング素子３２ＵをＰＷＭ駆動し、ＯＲ回路６２Ｕの出力を反転させたものをＰＷＭ信号ＵＬとしてスイッチング素子３３ＵをＰＷＭ駆動する。ＰＷＭ信号ＵＨ，ＵＬは、固定期間、補正信号Ｕａ１がＬｏｗとなる期間、及び補正信号Ｕａ２がＨｉｇｈとなる期間において、ＰＷＭ駆動が中断される。これによって、スイッチング素子３２Ｕ，３３ＵのＰＷＭ駆動を中断する期間が、Ｎ×Ｔｃに維持される。同様に、補正前ＰＷＭ信号ＶＰＷＭと補正信号Ｖａ１の論理積がＡＮＤ回路６１Ｖで演算され、ＡＮＤ回路６１Ｖの出力と補正信号Ｖａ２の論理和がＯＲ回路６２Ｖで演算され、ＯＲ回路６２Ｖの出力をＰＷＭ信号ＶＨとし、ＯＲ回路６２Ｖの出力を反転させたものをＰＷＭ信号ＶＬとする。そして、補正前ＰＷＭ信号ＷＰＷＭと補正信号Ｗａ１の論理積がＡＮＤ回路６１Ｗで演算され、ＡＮＤ回路６１Ｗの出力と補正信号Ｗａ２の論理和がＯＲ回路６２Ｗで演算され、ＯＲ回路６２Ｗの出力をＰＷＭ信号ＷＨとし、ＯＲ回路６２Ｗの出力を反転させたものをＰＷＭ信号ＷＬとする。これによって、スイッチング素子３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が、Ｎ×Ｔｃに維持される。
In the PWM
図２０に示す構成例によれば、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間がキャリア信号の周期Ｔｃの整数倍に維持されるようにＰＷＭ信号ＵＨ，ＵＬ，ＶＨ，ＶＬ，ＷＨ，ＷＬを補正する。これによって、二相変調信号Ｕｓ，Ｖｓ，Ｗｓに対するキャリア信号の位相が変化しても、スイッチング素子３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が変動するのを防ぐことができ、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。
According to the configuration example shown in FIG. 20, the PWM signals UH, UL are maintained so that the period during which the PWM drive of the switching
また、図２２に示す構成例の場合は、図２３に示すように、補正信号Ｕａ１がＨｉｇｈとなるタイミングは、二相変調信号Ｕｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｕａ２がＬｏｗとなるタイミングは、二相変調信号Ｕｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。補正信号Ｕａ１がＨｉｇｈとなる期間Ｔａ／２、及び補正信号Ｕａ２がＬｏｗとなる期間Ｔａ／２は、Ｔａ／２＝（Ｎ×Ｔｃ−Ｔｓ／ｎ）／２（図２３の例ではｎ＝６）に設定される。同様に、補正信号Ｖａ１がＨｉｇｈとなるタイミングは、二相変調信号Ｖｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｖａ２がＬｏｗとなるタイミングは、二相変調信号Ｖｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。そして、補正信号Ｗａ１がＨｉｇｈとなるタイミングは、二相変調信号Ｗｓがキャリア信号の最大値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定され、補正信号Ｗａ２がＬｏｗとなるタイミングは、二相変調信号Ｗｓがキャリア信号の最小値に固定される固定期間の直前及び直後になるよう固定信号に基づいて設定される。補正信号Ｖａ１，Ｗａ１がＨｉｇｈとなる期間Ｔａ／２、及び補正信号Ｖａ２，Ｗａ２がＬｏｗとなる期間Ｔａ／２も、Ｔａ／２＝（Ｎ×Ｔｃ−Ｔｓ／ｎ）／２に設定される。 In the case of the configuration example shown in FIG. 22, as shown in FIG. 23, the timing when the correction signal Ua1 becomes High is immediately before and immediately after the fixed period in which the two-phase modulation signal Us is fixed to the maximum value of the carrier signal. Is set based on the fixed signal, and the timing when the correction signal Ua2 becomes Low is based on the fixed signal so that it is immediately before and after the fixed period in which the two-phase modulation signal Us is fixed to the minimum value of the carrier signal. Is set. A period Ta / 2 when the correction signal Ua1 is High and a period Ta / 2 when the correction signal Ua2 is Low are Ta / 2 = (N × Tc−Ts / n) / 2 (n = 6 in the example of FIG. 23). ). Similarly, the timing at which the correction signal Va1 becomes High is set based on the fixed signal so that it is immediately before and after the fixed period in which the two-phase modulation signal Vs is fixed to the maximum value of the carrier signal, and the correction signal Va2 is Low. Is set based on the fixed signal so as to be immediately before and after the fixed period in which the two-phase modulation signal Vs is fixed to the minimum value of the carrier signal. The timing at which the correction signal Wa1 becomes High is set based on the fixed signal so that it is immediately before and after the fixed period in which the two-phase modulation signal Ws is fixed to the maximum value of the carrier signal, and the correction signal Wa2 is set to Low. Is set based on the fixed signal so as to be immediately before and after the fixed period in which the two-phase modulation signal Ws is fixed to the minimum value of the carrier signal. The period Ta / 2 when the correction signals Va1 and Wa1 are High and the period Ta / 2 when the correction signals Va2 and Wa2 are Low are also set to Ta / 2 = (N × Tc−Ts / n) / 2.
ＰＷＭ信号補正部６０においては、補正前ＰＷＭ信号ＵＰＷＭと補正信号Ｕａ１の論理和がＯＲ回路６３Ｕで演算され、ＯＲ回路６３Ｕの出力と補正信号Ｕａ２の論理積がＡＮＤ回路６４Ｕで演算され、ＡＮＤ回路６４Ｕの出力をＰＷＭ信号ＵＨとし、ＡＮＤ回路６４Ｕの出力を反転させたものをＰＷＭ信号ＵＬとする。ＰＷＭ信号ＵＨ，ＵＬは、固定期間、補正信号Ｕａ１がＨｉｇｈとなる期間、及び補正信号Ｕａ２がＬｏｗとなる期間において、ＰＷＭ駆動が中断される。これによって、スイッチング素子３２Ｕ，３３ＵのＰＷＭ駆動を中断する期間が、Ｎ×Ｔｃに維持される。同様に、補正前ＰＷＭ信号ＶＰＷＭと補正信号Ｖａ１の論理和がＯＲ回路６３Ｖで演算され、ＯＲ回路６３Ｖの出力と補正信号Ｖａ２の論理積がＡＮＤ回路６４Ｖで演算され、ＡＮＤ回路６４Ｖの出力をＰＷＭ信号ＶＨとし、ＡＮＤ回路６４Ｖの出力を反転させたものをＰＷＭ信号ＶＬとする。そして、補正前ＰＷＭ信号ＷＰＷＭと補正信号Ｗａ１の論理和がＯＲ回路６３Ｗで演算され、ＯＲ回路６３Ｗの出力と補正信号Ｗａ２の論理積がＡＮＤ回路６４Ｗで演算され、ＡＮＤ回路６４Ｗの出力をＰＷＭ信号ＷＨとし、ＡＮＤ回路６４Ｗの出力を反転させたものをＰＷＭ信号ＷＬとする。これによって、スイッチング素子３２Ｖ，３３Ｖ，３２Ｗ，３３ＷのＰＷＭ駆動を中断する期間が、Ｎ×Ｔｃに維持される。したがって、二相変調信号Ｕｓ，Ｖｓ，Ｗｓに対するキャリア信号の位相が変化しても、絶縁抵抗Ｒｉの低下の検出に影響を与えるコモンモードノイズの発生を抑制することができる。
In the PWM
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。 As mentioned above, although the form for implementing this invention was demonstrated, this invention is not limited to such embodiment at all, and it can implement with a various form in the range which does not deviate from the summary of this invention. Of course.
１０ 高電圧系統、１２ 二次電池、１４ コンデンサ、１６ 三相インバータ回路、１８ モータジェネレータ、２０ 車体、３０ 絶縁低下検出装置、３２Ｕ，３３Ｕ，３２Ｖ，３３Ｖ，３２Ｗ，３３Ｗ スイッチング素子、４１ パルス発生器、４２ 検出抵抗、４３ カップリングコンデンサ、４４ バンドパスフィルタ、５０ インバータ制御装置、５２ 電圧指令信号生成部、５３ 固定信号生成部、５４ 二相変調信号生成部、５５ キャリア信号生成部、５６ ＰＷＭ信号生成部、５７ キャリア信号切替部、５８ 固定期間切替部、５９ 変動抑制固定期間追加部、６０ ＰＷＭ信号補正部。
DESCRIPTION OF
Claims (7)
所定周波数の検出信号を前記高電圧系統に印加して前記高電圧系統とアース間の絶縁抵抗の低下を検出する絶縁低下検出装置と、
前記スイッチング素子のＰＷＭ駆動を制御するインバータ制御部と、
を備え、
前記インバータ制御部は、
前記三相インバータ回路の三相電圧指令信号を生成する電圧指令信号生成部と、
前記三相電圧指令信号のうち、キャリア信号の最大値以上または最小値以下である固定期間を表す情報を含む固定信号を生成する固定信号生成部と、
前記固定期間を設定する一相を前記三相電圧指令信号の周期内で順次変更しつつ、残りの二相を線間電圧の関係が維持されるようにオフセットさせることで二相変調信号を生成する二相変調信号生成部と、
前記二相変調信号と前記キャリア信号との比較に基づいてＰＷＭ信号を生成するＰＷＭ信号生成部と、
を含み、
前記ＰＷＭ信号により前記スイッチング素子のＰＷＭ駆動を制御する際に、前記固定期間にある相に対応するスイッチング素子のＰＷＭ駆動を中断し、
さらに、前記インバータ制御部は、前記スイッチング素子のＰＷＭ駆動を中断する期間を非周期的に変化させる、あるいは、当該期間が前記キャリア信号の周期の整数倍に維持されるように、前記ＰＷＭ信号を生成し、
前記キャリア信号を生成するキャリア信号生成部は、二相変調信号生成部に信号を出力しない、インバータ装置。 A high voltage system including a three-phase inverter circuit for converting a DC voltage into a three-phase AC by PWM driving of a switching element;
An insulation decrease detection device for detecting a decrease in insulation resistance between the high voltage system and ground by applying a detection signal of a predetermined frequency to the high voltage system;
An inverter control unit for controlling the PWM drive of the switching element;
With
The inverter control unit
A voltage command signal generator for generating a three-phase voltage command signal of the three-phase inverter circuit;
Among the three-phase voltage command signals, a fixed signal generation unit that generates a fixed signal including information representing a fixed period that is greater than or equal to the maximum value of the carrier signal, and
A two-phase modulation signal is generated by sequentially changing one phase for setting the fixed period within the cycle of the three-phase voltage command signal and offsetting the remaining two phases so that the relationship between the line voltages is maintained. A two-phase modulation signal generator to
A PWM signal generation unit that generates a PWM signal based on a comparison between the two-phase modulation signal and the carrier signal;
Including
When controlling the PWM drive of the switching element by the PWM signal, the PWM drive of the switching element corresponding to the phase in the fixed period is interrupted,
Further, the inverter control unit changes the period during which the PWM drive of the switching element is interrupted aperiodically, or the PWM signal is adjusted so that the period is maintained at an integral multiple of the period of the carrier signal. generated,
The carrier signal generation unit that generates the carrier signal is an inverter device that does not output a signal to the two-phase modulation signal generation unit .
前記インバータ制御部は、前記二相変調信号の周期に基づいて前記キャリア信号の周波数及び位相の少なくとも一方を変化させる周期を決定する、インバータ装置。 The inverter device according to claim 1,
The said inverter control part is an inverter apparatus which determines the period which changes at least one of the frequency and the phase of the said carrier signal based on the period of the said two-phase modulation signal.
前記インバータ制御部は、前記二相変調信号の周期に基づいて前記固定期間を変化させる周期を決定する、インバータ装置。 The inverter device according to claim 1,
The said inverter control part is an inverter apparatus which determines the period which changes the said fixed period based on the period of the said two-phase modulation signal.
前記インバータ制御部は、前記スイッチング素子のＰＷＭ駆動を中断する期間が前記キャリア信号の周期の整数倍に維持されるように、前記二相変調信号または前記ＰＷＭ信号を補正する、インバータ装置。 The inverter device according to claim 1,
The inverter device corrects the two-phase modulation signal or the PWM signal so that a period during which the PWM drive of the switching element is interrupted is maintained at an integral multiple of the period of the carrier signal.
前記二相変調信号の周期に基づいてキャリア信号の周波数を変化させるキャリア信号切替部を備える、インバータ装置。An inverter device comprising a carrier signal switching unit that changes a frequency of a carrier signal based on a cycle of the two-phase modulation signal.
前記二相変調信号の周期に基づいて二相変調信号の前記固定期間を変化させる固定期間切替部を備える、インバータ装置。An inverter device comprising: a fixed period switching unit that changes the fixed period of the two-phase modulation signal based on a period of the two-phase modulation signal.
前記二相変調信号の周期と前記キャリア信号の周期とに基づいて前記二相変調信号の前記固定期間を補正するための補正信号を、ＡＮＤ回路とＯＲ回路とを含むと共に前記ＰＷＭ信号生成部からの信号が入力されるＰＷＭ信号補正部に出力する変動抑制固定期間追加部を備える、インバータ装置。A correction signal for correcting the fixed period of the two-phase modulation signal based on the cycle of the two-phase modulation signal and the cycle of the carrier signal includes an AND circuit and an OR circuit, and from the PWM signal generation unit An inverter device comprising: a fluctuation suppression fixed period adding unit that outputs to a PWM signal correction unit to which the above signal is input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013150998A JP6185319B2 (en) | 2013-07-19 | 2013-07-19 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013150998A JP6185319B2 (en) | 2013-07-19 | 2013-07-19 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023710A JP2015023710A (en) | 2015-02-02 |
| JP6185319B2 true JP6185319B2 (en) | 2017-08-23 |
Family
ID=52487734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013150998A Expired - Fee Related JP6185319B2 (en) | 2013-07-19 | 2013-07-19 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6185319B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7047225B2 (en) * | 2018-03-29 | 2022-04-05 | 株式会社ダイヘン | Inverter device |
| CN112217409A (en) * | 2020-11-05 | 2021-01-12 | 武汉理工大学 | Variable carrier pulse width modulation system and method of three-phase four-bridge arm voltage type inverter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3395920B2 (en) * | 1994-07-05 | 2003-04-14 | 株式会社デンソー | Inverter control device |
| WO2007026603A1 (en) * | 2005-08-29 | 2007-03-08 | Toyota Jidosha Kabushiki Kaisha | Insulation resistance degradation detector and failure self-diagnostic method for insulation resistance degradation detector |
| US8077491B2 (en) * | 2007-04-20 | 2011-12-13 | Mitsubishi Electric Corporation | Inverter controller |
| JP2011250558A (en) * | 2010-05-26 | 2011-12-08 | Toyota Motor Corp | Leakage detection device |
| JP2012165536A (en) * | 2011-02-04 | 2012-08-30 | Toyota Motor Corp | Electric vehicle |
-
2013
- 2013-07-19 JP JP2013150998A patent/JP6185319B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023710A (en) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2312743B1 (en) | Device and method for controlling ac electric motor | |
| US8502493B2 (en) | Control device and control method for alternating-current motor | |
| JP4450082B2 (en) | Electric motor drive device and control method thereof | |
| EP2594424B1 (en) | Controller for vehicle | |
| US8288977B2 (en) | Rotation angle calculation apparatus and rotation angle calculation method | |
| JP6354612B2 (en) | Integrated circuit | |
| US20140232318A1 (en) | Power conversion control device, power conversion control method, electric motor, and vehicle driving system | |
| JP5668947B2 (en) | Motor drive control device, motor drive control method, and motor using the same | |
| WO2015036835A2 (en) | Electric motor control apparatus and electric motor control method | |
| JP6426526B2 (en) | Control device of inverter | |
| JP6185319B2 (en) | Inverter device | |
| JP5409034B2 (en) | Rotating electrical machine control device | |
| JP2017022909A (en) | Current sensor abnormality diagnosis apparatus | |
| JP2013150448A (en) | Vehicle, and vehicle control method | |
| US9979344B2 (en) | Controller for electric motor system | |
| JP2015080381A (en) | Inverter controller | |
| JP6642111B2 (en) | Motor control device | |
| JP2014036539A (en) | Inverter device and switching timing correction method therefor | |
| WO2020044890A1 (en) | Inverter device | |
| EP2919378B1 (en) | Synchronous motor drive system | |
| JP2006014426A (en) | Controller for ac motor | |
| JP6551289B2 (en) | Rotating electrical machine control device | |
| JP2016134950A (en) | Control device for rotary electric machine | |
| JP2020010481A (en) | Electric motor control device for home appliance device | |
| US11764768B2 (en) | Dynamic slew rate controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6185319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |