JP6155604B2 - Image processing apparatus and image processing method - Google Patents

Image processing apparatus and image processing method Download PDF

Info

Publication number
JP6155604B2
JP6155604B2 JP2012251672A JP2012251672A JP6155604B2 JP 6155604 B2 JP6155604 B2 JP 6155604B2 JP 2012251672 A JP2012251672 A JP 2012251672A JP 2012251672 A JP2012251672 A JP 2012251672A JP 6155604 B2 JP6155604 B2 JP 6155604B2
Authority
JP
Japan
Prior art keywords
pattern
unit
brush
line
drawing pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012251672A
Other languages
Japanese (ja)
Other versions
JP2014099812A (en
Inventor
白石 尚人
尚人 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012251672A priority Critical patent/JP6155604B2/en
Publication of JP2014099812A publication Critical patent/JP2014099812A/en
Application granted granted Critical
Publication of JP6155604B2 publication Critical patent/JP6155604B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、印刷媒体に対する画像形成に用いて好適な画像処理装置および画像処理方法に関する。   The present invention relates to an image processing apparatus and an image processing method suitable for image formation on a print medium.

従来、ページプリンタなどにおいて、印刷解像度の高解像度化や、印刷速度の高速化が要求されている一方で、プリンタの動作を制御するCPU(Central Processing Unit)の処理能力のみでは、これらの要求を満たすことが困難となってきている。特にカラープリンタでは、各種の画像処理に加えて、C色、M色、Y色、K色の各版の画像の描画処理、色変換処理、ブラシ合成処理などより多くの処理が必要となる。   Conventionally, in page printers and the like, there has been a demand for higher printing resolution and higher printing speed, but the CPU (Central Processing Unit) that controls the operation of the printer alone can meet these requirements. It has become difficult to meet. In particular, in a color printer, in addition to various types of image processing, more processing such as drawing processing of C, M, Y, and K color images, color conversion processing, and brush composition processing is required.

ここで、従来技術によるプリンタにおける処理の流れについて、概略的に説明する。パーソナルコンピュータなどで作成された例えばPDL(Page Description Language)データが、ネットワークやケーブルなど所定のインターフェイスを介してプリンタに転送される。プリンタは、転送されたPDLデータを解析して、プリンタにおける描画部が実行可能な中間言語を作成する。描画部は、作成された中間言語を解析して画像データを生成し、生成した画像データに対して階調処理を施して2値化画像データを得る。この2値化画像データを、バンドメモリに対して描画し、バンドメモリに書き込む。画像の描画は、C、M、Y、Kの各色毎に行われる。   Here, the flow of processing in the printer according to the prior art will be schematically described. For example, PDL (Page Description Language) data created by a personal computer or the like is transferred to a printer via a predetermined interface such as a network or a cable. The printer analyzes the transferred PDL data and creates an intermediate language that can be executed by the drawing unit of the printer. The drawing unit analyzes the created intermediate language to generate image data, and performs gradation processing on the generated image data to obtain binary image data. The binarized image data is drawn on the band memory and written to the band memory. Image drawing is performed for each color of C, M, Y, and K.

プリンタは、バンドメモリに描画された各色の画像データを、JBIG(Joint Bi-level Image Coding Expert Group)などの2値画像の圧縮アルゴリズムにより符号化し、生成された符号をそれぞれメモリに書き込む。プリンタは、印字時に、C、M、Y、K各版毎に遅延させてメモリから符号を読み出してそれぞれ復号し、復号したデータをC、M、Y、K各版に対応するプリンタエンジンに転送して印字を行う。   The printer encodes the image data of each color drawn in the band memory by a binary image compression algorithm such as JBIG (Joint Bi-level Image Coding Expert Group), and writes the generated codes to the memory. When printing, the printer reads the code from the memory with a delay for each of the C, M, Y, and K plates, decodes the code, and transfers the decoded data to the printer engine corresponding to each of the C, M, Y, and K plates. To print.

一方、プリンタにおける描画に関する画像処理の一つとして、ブラシ合成処理がある。ブラシ合成処理は、例えばR、G、B各色を用いて所望の色を作成して描画を行う処理である。従来、図18(a)に例示する2値のブラシパターンの値「1」および「0」の部分に対し、図18(b)に例示する第1色と、図18(c)に例示する第2色とをそれぞれ適用して、第1色と第2色とを切り替えてブラシパターンの描画を行うブラシ合成処理方法が知られている。   On the other hand, there is a brush composition process as one of image processes related to drawing in a printer. The brush composition process is a process for creating and drawing a desired color using, for example, R, G, and B colors. Conventionally, the first color illustrated in FIG. 18B and the example illustrated in FIG. 18C are illustrated for the values “1” and “0” of the binary brush pattern illustrated in FIG. There is known a brush composition processing method in which a brush pattern is drawn by applying the second color and switching between the first color and the second color.

特許文献1には、3次元グラフィクス描画を行う場合に、手前に位置するポリゴンから順に描画する際に、フラグRAM(マスクバッファ)に値(マスク値)を描画しながら実際のポリゴンをフレームメモリに描画する技術が開示されている。上述のブラシ合成処理は、この特許文献1の技術を利用することで実現することが可能である。   In Patent Document 1, when 3D graphics drawing is performed, when drawing in order from the polygon positioned in front, the actual polygon is stored in the frame memory while drawing a value (mask value) in a flag RAM (mask buffer). A technique for drawing is disclosed. The above-described brush composition processing can be realized by using the technique of Patent Document 1.

特許文献1に示される方法では、マスクバッファから読み込んだビットが「1」であれば、その画素を描画しないことで、ポリゴンの陰面処理を行なっている。しかしながら、特許文献1の方法をプリンタにおけるブラシ合成処理に適用し、マスクバッファをプリンタの一般的な解像度である1200dpiで構成した場合、マスクバッファとして用いるメモリに大容量を必要としてしまう。そのため、特許文献1に示される方法において、マスクバッファとして用いるメモリを外部に持つことも考えられる。この場合、描画を行うメモリとは別に、マスクバッファのメモリにアクセスする必要があり、高速化が望めないという問題点があった。   In the method disclosed in Patent Document 1, if the bit read from the mask buffer is “1”, the hidden surface processing of the polygon is performed without drawing the pixel. However, when the method of Patent Document 1 is applied to brush composition processing in a printer and the mask buffer is configured at 1200 dpi, which is a general resolution of the printer, a large capacity is required for the memory used as the mask buffer. Therefore, in the method disclosed in Patent Document 1, it is conceivable to have a memory used as a mask buffer outside. In this case, it is necessary to access the memory of the mask buffer separately from the memory for drawing, and there is a problem that high speed cannot be expected.

本発明は、上記に鑑みてなされたものであって、ブラシ合成処理を、より少ないメモリ容量でより高速に実行可能とすることを目的とする。   The present invention has been made in view of the above, and an object of the present invention is to enable brush composition processing to be executed at a higher speed with a smaller memory capacity.

上述した課題を解決し、目的を達成するために、本発明は、描画パターンの生成と、描画パターンに対して合成するブラシパターンのライン単位での生成とを行う生成部と、描画パターンがライン単位で書き込まれる第1記憶部と、第1記憶部が記憶する最大のライン数を分割した分割ライン数分の、それぞれラインの位置に対応するビットをそれぞれ記憶可能な複数の第3記憶部と、複数の第3記憶部から、生成部が生成したブラシパターンによる合成を行うラインに対応する位置のビットを含む第3記憶部を選択する選択部と、を備える第2の記憶部と、ブラシパターンと第1記憶部から読み出した描画パターンとを合成する合成部と、第1記憶部に対し、生成部が生成したブラシパターンによる合成を行うラインに描画パターンが書き込まれているか否かを、選択部で選択された第3記憶部に記憶される各ビットのうち、合成を行うラインに対応する位置のビットの値に基づき判定する判定部とを有し、合成部は、判定部が、第1記憶部において合成を行うラインに描画パターンが書き込まれていないと判定した場合に、第1記憶部からの描画パターンの読み出しを行わないことを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a generation unit that generates a drawing pattern and a brush pattern to be combined with the drawing pattern in units of lines, and the drawing pattern is a line. A first storage unit that is written in units, and a plurality of third storage units that can store bits corresponding to the positions of the lines for the number of divided lines obtained by dividing the maximum number of lines stored in the first storage unit, A second storage unit comprising: a selection unit that selects, from a plurality of third storage units, a third storage unit including a bit at a position corresponding to a line to be synthesized by the brush pattern generated by the generation unit; and a brush The drawing pattern is written on the line for combining the pattern and the drawing pattern read from the first storage unit and the brush pattern generated by the generation unit to the first storage unit. Whether rare, and a third of the bits stored in the storage unit, determining unit based on the bit value at a position corresponding to the line to be synthesized which is selected by the selection unit, synthesized When the determination unit determines that the drawing pattern is not written in the line to be combined in the first storage unit, the unit does not read the drawing pattern from the first storage unit.

本発明によれば、ブラシ合成処理を、より少ないメモリ容量でより高速に実行することができるという効果を奏する。   According to the present invention, there is an effect that the brush composition processing can be executed at a higher speed with a smaller memory capacity.

図1は、実施形態に係る画像形成装置の一例の構成を示すブロック図である。FIG. 1 is a block diagram illustrating a configuration of an example of an image forming apparatus according to an embodiment. 図2は、実施形態による処理の概要について説明するための図である。FIG. 2 is a diagram for explaining an overview of processing according to the embodiment. 図3は、実施形態による処理の概要について説明するための図である。FIG. 3 is a diagram for explaining an overview of processing according to the embodiment. 図4は、実施形態に係る中間言語の例を概略的に示す図である。FIG. 4 is a diagram schematically illustrating an example of an intermediate language according to the embodiment. 図5は、実施形態に係る中間言語によるコマンドの一例を示す図である。FIG. 5 is a diagram illustrating an example of a command in an intermediate language according to the embodiment. 図6は、実施形態に係る描画部の一例の構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of an example of a drawing unit according to the embodiment. 図7は、実施形態に係る写真画像描画部の一例の構成を示すブロック図である。FIG. 7 is a block diagram illustrating a configuration of an example of a photographic image drawing unit according to the embodiment. 図8は、実施形態に係るCMYKグラフィクス描画部の一例の構成を示すブロック図である。FIG. 8 is a block diagram illustrating a configuration example of the CMYK graphics drawing unit according to the embodiment. 図9は、実施形態によるブラシ合成処理部の一例の構成を示すブロック図である。FIG. 9 is a block diagram illustrating a configuration of an example of the brush composition processing unit according to the embodiment. 図10は、実施形態に係るブラシ合成処理について概略的に説明するための図である。FIG. 10 is a diagram for schematically explaining the brush composition processing according to the embodiment. 図11は、実施形態に係るブラシ合成処理を実現するためのブラシ合成処理回路の一例の構成を示すブロック図である。FIG. 11 is a block diagram illustrating a configuration of an example of a brush synthesis processing circuit for realizing the brush synthesis processing according to the embodiment. 図12は、実施形態による垂直ラインメモリの一例の構成を示すブロック図である。FIG. 12 is a block diagram illustrating a configuration of an example of a vertical line memory according to the embodiment. 図13は、実施形態に係るビットパターン生成部が生成するビットパターンの例を示す図である。FIG. 13 is a diagram illustrating an example of a bit pattern generated by the bit pattern generation unit according to the embodiment. 図14は、実施形態によるブラシ合成処理部による一例の処理を示すフローチャートである。FIG. 14 is a flowchart illustrating an example of processing performed by the brush composition processing unit according to the embodiment. 図15は、背景画像の例を示す図である。FIG. 15 is a diagram illustrating an example of a background image. 図16は、リードモディファイライト処理では読み出し処理において大きな遅延が生じることを説明するための図である。FIG. 16 is a diagram for explaining that a large delay occurs in the read process in the read modify write process. 図17は、書き込み処理では大きな遅延が生じないことを説明するための図である。FIG. 17 is a diagram for explaining that a large delay does not occur in the writing process. 図18は、ブラシ合成処理の例を説明するための図である。FIG. 18 is a diagram for explaining an example of the brush composition process.

(実施形態に適用可能な構成)
以下に添付図面を参照して、画像処理装置および画像処理方法、ならびに、画像形成装置の実施の形態を詳細に説明する。図1は、実施形態に係る画像形成装置1の一例の構成を示すブロック図である。画像形成装置1において、AXI(Advanced eXtensible Interface)バスに従ったバス13(以下、AXIバス13と呼ぶ)に対してCPU I/F11を介してCPU(Central Processing Unit)10が接続されると共に、ローカルI/F21を介してROM(Read Only Memory)22およびパネルコントローラ23が接続される。
(Configuration applicable to the embodiment)
Hereinafter, embodiments of an image processing apparatus, an image processing method, and an image forming apparatus will be described in detail with reference to the accompanying drawings. FIG. 1 is a block diagram illustrating an exemplary configuration of an image forming apparatus 1 according to the embodiment. In the image forming apparatus 1, a CPU (Central Processing Unit) 10 is connected via a CPU I / F 11 to a bus 13 (hereinafter referred to as an AXI bus 13) according to an AXI (Advanced eXtensible Interface) bus. A ROM (Read Only Memory) 22 and a panel controller 23 are connected via the local I / F 21.

AXIバス13は、メモリコントローラ25を介してメインメモリ14が接続される。それと共に、AXIバス13に対して、描画部15、符号化部16、復号部17および通信コントローラ20が接続される。復号部17の出力は、プリンタエンジン19を制御するエンジンコントローラ18に接続される。   The AXI bus 13 is connected to the main memory 14 via the memory controller 25. At the same time, the drawing unit 15, the encoding unit 16, the decoding unit 17, and the communication controller 20 are connected to the AXI bus 13. The output of the decoding unit 17 is connected to an engine controller 18 that controls the printer engine 19.

AXIバス13は、接続された各部間におけるデータ転送を制御する。CPU I/F11は、CPU10とAXIバス13との間のインターフェイスであって、CPU10は、CPU I/F11およびAXIバス13を介して、画像形成装置1の各部に接続される。パネルコントローラ23は、ユーザ操作を行うために操作子や表示部が設けられたパネル24が接続される。   The AXI bus 13 controls data transfer between the connected units. The CPU I / F 11 is an interface between the CPU 10 and the AXI bus 13, and the CPU 10 is connected to each part of the image forming apparatus 1 via the CPU I / F 11 and the AXI bus 13. The panel controller 23 is connected to a panel 24 provided with an operator and a display unit for performing user operations.

ROM22は、各種プログラムや文字などのフォント情報が予め記憶されている。CPU10は、ROM22に予め記憶されたプログラムに従い、図示されないRAM(Random Access Memory)をワークメモリとして用いて、この画像形成装置1の動作を制御する。CPU10は、ワークメモリとしてメインメモリ14を利用することも可能である。また、CPU10は、エンジンコントローラ18に対して、プリンタエンジン19を制御するための命令を出す。通信コントローラ20は、ネットワークを介して接続される、パーソナルコンピュータ(PC)といった外部機器との間の通信を制御する。   The ROM 22 stores font information such as various programs and characters in advance. The CPU 10 controls the operation of the image forming apparatus 1 using a RAM (Random Access Memory) (not shown) as a work memory according to a program stored in advance in the ROM 22. The CPU 10 can also use the main memory 14 as a work memory. Further, the CPU 10 issues a command for controlling the printer engine 19 to the engine controller 18. The communication controller 20 controls communication with an external device such as a personal computer (PC) connected via a network.

AXIバス13を介してなされるメインメモリ14に対するアクセスの制御は、メモリコントローラ25により行われる。メインメモリ14は、例えばプログラム領域、PDLデータ領域、中間言語格納メモリ領域、バンドメモリ領域、CMYKページ符号データ領域およびその他領域を含む。   Control of access to the main memory 14 via the AXI bus 13 is performed by the memory controller 25. The main memory 14 includes, for example, a program area, a PDL data area, an intermediate language storage memory area, a band memory area, a CMYK page code data area, and other areas.

プログラム領域は、CPU10が動作するためのプログラムなどが格納される。PDLデータ領域は、例えば通信コントローラ20を介してパーソナルコンピュータから転送されたPDL(Page Description Language)データが格納される。中間言語格納メモリ領域は、CPU10がPDLデータに基づき生成した中間言語が格納される。バンドメモリ領域は、PDLデータに基づきCPU10に描画された描画パターンによる、C、M、Y、K各色の版によるバンド画像データがそれぞれ格納される。CMYKバンド符号データ領域は、CMYK各版の、符号化されたバンド画像データ(バンド符号データと呼ぶ)が格納される。また、その他領域は、上述以外のデータが格納される領域であって、例えばCPU10がプログラムを実行する際のワークメモリとして用いることができる。   The program area stores a program for the CPU 10 to operate. In the PDL data area, for example, PDL (Page Description Language) data transferred from a personal computer via the communication controller 20 is stored. The intermediate language storage memory area stores an intermediate language generated by the CPU 10 based on the PDL data. In the band memory area, band image data of C, M, Y, and K color plates according to a drawing pattern drawn on the CPU 10 based on the PDL data is stored. The CMYK band code data area stores encoded band image data (referred to as band code data) of each version of CMYK. The other area is an area for storing data other than those described above, and can be used as a work memory when the CPU 10 executes a program, for example.

描画部15は、CPU10によりPDLデータに基づき生成された中間言語を読み込んで解析し、解析結果に従い描画パターンを描画し、メインメモリ14のバンド記憶領域に対して描画パターンによるバンド画像データを書き込む描画処理を行う。また、描画部15は、中間言語の解析結果に従いブラシパターンを生成して、メインメモリ14のバンド記憶領域に書き込まれたバンド画像に対して、ブラシパターンを用いてブラシ処理を施す。   The drawing unit 15 reads and analyzes the intermediate language generated by the CPU 10 based on the PDL data, draws a drawing pattern according to the analysis result, and writes band image data based on the drawing pattern in the band storage area of the main memory 14 Process. The drawing unit 15 generates a brush pattern according to the analysis result of the intermediate language, and performs brush processing on the band image written in the band storage area of the main memory 14 using the brush pattern.

メインメモリ14から、描画部15により描画されたバンド画像が読み出されて、AXIバス13を介して符号化部16および復号部17で符号化および復号処理などを施されて、エンジンコントローラ18に供給される。エンジンコントローラ18が、供給されたバンド画像に従いプリンタエンジン19を制御することで、印刷媒体に対して画像が形成され、印刷がなされる。   The band image drawn by the drawing unit 15 is read from the main memory 14 and subjected to encoding and decoding processing by the encoding unit 16 and the decoding unit 17 via the AXI bus 13. Supplied. The engine controller 18 controls the printer engine 19 according to the supplied band image, whereby an image is formed on the print medium and printing is performed.

このような構成において、例えばパーソナルコンピュータで生成されたPDLデータがネットワークを介して通信コントローラ20に受信され、メインメモリ14のPDLデータ領域に記憶される。CPU10は、メインメモリ14のPDLデータ領域からPDLデータを読み出して解析し、解析結果に基づき中間言語を生成し、メインメモリ14に記憶する。描画部15は、メインメモリ14から読み出した中間言語に従い描画パターンの描画処理を行い、CMYK各版のバンド画像データを生成する。生成されたCMYK各版のバンド画像データは、メインメモリ14のバンドメモリ領域に書き込まれる。描画部15は、さらに、必要に応じてブラシパターンを生成し、バンドメモリ領域からバンド画像データを読み出してブラシパターンによるブラシ合成処理を行い、ブラシ処理後パターンによるバンド画像データを、メインメモリ14のバンドメモリ領域における元のアドレスに書き戻す。   In such a configuration, for example, PDL data generated by a personal computer is received by the communication controller 20 via the network and stored in the PDL data area of the main memory 14. The CPU 10 reads and analyzes the PDL data from the PDL data area of the main memory 14, generates an intermediate language based on the analysis result, and stores it in the main memory 14. The drawing unit 15 performs drawing processing of a drawing pattern in accordance with the intermediate language read from the main memory 14 and generates band image data for each version of CMYK. The generated band image data of each version of CMYK is written in the band memory area of the main memory 14. The drawing unit 15 further generates a brush pattern as necessary, reads out band image data from the band memory area, performs brush synthesis processing using the brush pattern, and converts the band image data based on the brush-processed pattern into the main memory 14. Write back to the original address in the band memory area.

符号化部16は、メインメモリ14のバンドメモリ領域から読み出されたCMYK各版のバンド画像データに対して、MTF(Move To Front)制御およびハフマン符号化を利用した圧縮符号化方式により圧縮符号化処理を施す。バンド画像データが圧縮符号化された符号データは、メインメモリ14のCMYKページ符号データ領域に格納される。復号部17は、メインメモリ14のCMYKページ符号データ領域から読み出されたCMYK各版の符号データを復号して、CMYK各版の画像データを出力し、エンジンコントローラ18に送る。エンジンコントローラ18は、復号部17から受け取ったCMYK各版の画像データに従いプリンタエンジン19を制御してプリントアウトを行う。   The encoding unit 16 compresses the band image data of each version of CMYK read from the band memory area of the main memory 14 using a compression encoding method using MTF (Move To Front) control and Huffman encoding. The process is applied. Code data obtained by compression-coding band image data is stored in the CMYK page code data area of the main memory 14. The decoding unit 17 decodes the CMYK version code data read from the CMYK page code data area of the main memory 14, outputs the CMYK version image data, and sends the image data to the engine controller 18. The engine controller 18 controls the printer engine 19 in accordance with the CMYK version image data received from the decoding unit 17 to perform printout.

(実施形態による処理の概要)
次に、図2および図3を用いて、実施形態による処理の概要について説明する。図2および図3において、バンドメモリ50は、上述したメインメモリ14のバンドメモリ領域に対応し、PDLデータの解析結果に基づく描画処理により描画パターンが生成され、画像データとして書き込まれるメモリである。実施形態では、図2および図3に例示されるように、バンドメモリ50と、描画部15に含まれる垂直ラインメモリ51とを用いて、描画パターンに対するブラシ合成処理を行う。
(Outline of processing according to the embodiment)
Next, an outline of processing according to the embodiment will be described with reference to FIGS. 2 and 3. 2 and 3, the band memory 50 corresponds to the band memory area of the main memory 14 described above, and is a memory in which a drawing pattern is generated by drawing processing based on the analysis result of PDL data and written as image data. In the embodiment, as illustrated in FIG. 2 and FIG. 3, brush composition processing for a drawing pattern is performed using a band memory 50 and a vertical line memory 51 included in the drawing unit 15.

図2(a)に示されるように、バンドメモリ50において、X軸方向の座標は画素単位とされ、X軸方向に記憶される最大の画素数に従いバンド幅が定義される。また、Y軸方向の座標はライン単位とされ、Y軸方向に記憶される最大のライン数に従いバンド高さが定義される。図2(a)の例では、バンドメモリ50の領域の左上隅がX軸方向およびY軸方向の座標の原点とされる。Y座標すなわちラインアドレスは、図の上から下に向けて増加し、X座標すなわち画素アドレスは、図の左から右に向けて増加する。一例として、バンドメモリ50内に描画された矩形の描画パターンは、矩形の左上隅のX座標およびY座標と、右下隅のX座標およびY座標で領域が示される。   As shown in FIG. 2A, in the band memory 50, the coordinates in the X-axis direction are in units of pixels, and the bandwidth is defined according to the maximum number of pixels stored in the X-axis direction. The coordinates in the Y-axis direction are in line units, and the band height is defined according to the maximum number of lines stored in the Y-axis direction. In the example of FIG. 2A, the upper left corner of the area of the band memory 50 is the origin of coordinates in the X-axis direction and the Y-axis direction. The Y coordinate or line address increases from the top to the bottom of the figure, and the X coordinate or pixel address increases from the left to the right of the figure. As an example, a rectangular drawing pattern drawn in the band memory 50 has a region indicated by the X and Y coordinates of the upper left corner and the X and Y coordinates of the lower right corner of the rectangle.

垂直ラインメモリ51は、Y軸方向に、バンドメモリ50の各ラインに対応するY座標毎に1ビットの情報を保持するメモリである。垂直ラインメモリ51において、バンドメモリ50の第1ライン目に対応するY座標を原点とし、図の上から下に向けて、バンドメモリ50のラインに対応してY座標の値が増加するものとする。すなわち、垂直ラインメモリ51のY座標の値は、垂直ラインメモリ51のアドレスに相当する。垂直ラインメモリ51は、バンドメモリ50に描画パターンによる画像データが書き込まれているラインに対応する座標のビットの値が例えば「1」となり、描画パターンによる画像データが書き込まれていないラインに対応する座標のビットの値が例えば「0」となる。   The vertical line memory 51 is a memory that holds 1-bit information for each Y coordinate corresponding to each line of the band memory 50 in the Y-axis direction. In the vertical line memory 51, the Y coordinate corresponding to the first line of the band memory 50 is set as the origin, and the value of the Y coordinate increases corresponding to the line of the band memory 50 from the top to the bottom of the figure. To do. That is, the value of the Y coordinate of the vertical line memory 51 corresponds to the address of the vertical line memory 51. In the vertical line memory 51, the value of the bit of the coordinate corresponding to the line in which the image data based on the drawing pattern is written in the band memory 50 is, for example, “1”, and corresponds to the line where the image data based on the drawing pattern is not written. The value of the coordinate bit is, for example, “0”.

バンドメモリ50に描画パターンによる画像データが書き込まれていない場合(初期状態)では、図2(b)に例示されるように、垂直ラインメモリ51の各アドレスのビット値は全て「0」となる。一方、図2(a)の例では、第3ライン目から第6ライン目にかけて矩形の描画パターンの画像データが書き込まれているため、垂直ラインメモリ51において、対応する、図2(a)における上から3ビット目から6ビット目のアドレスにおけるビット値が「1」とされ、他のアドレスのビット値が全て「0」とされている。   When the image data based on the drawing pattern is not written in the band memory 50 (initial state), as illustrated in FIG. 2B, the bit values of the respective addresses of the vertical line memory 51 are all “0”. . On the other hand, in the example of FIG. 2A, since image data of a rectangular drawing pattern is written from the third line to the sixth line, in the vertical line memory 51, the corresponding data in FIG. The bit values at the third to sixth addresses from the top are “1”, and the bit values at other addresses are all “0”.

実施形態では、描画部15は、ブラシ合成処理を行う際に、各ライン毎に、垂直ラインメモリ51のラインに対応する値に基づきブラシ合成処理を行うラインに対応するアドレスのビット値が「1」であるか「0」であるかを判定する。若し、当該ビットの値が「1」であれば、バンドメモリ50の当該ラインには描画パターンによる画像データが書き込まれているため、描画部15は、バンドメモリ50の当該ラインから描画パターンによる画像データを読み出してブラシ合成処理を施し、ブラシ合成処理された描画パターンによる画像データをバンドメモリ50の当該ラインの位置に書き戻す。   In the embodiment, when the brush compositing process is performed, the drawing unit 15 sets the bit value of the address corresponding to the line on which the brush compositing process is performed based on the value corresponding to the line in the vertical line memory 51 for each line to “1”. ”Or“ 0 ”. If the value of the bit is “1”, the image data based on the drawing pattern is written in the line of the band memory 50, and the drawing unit 15 uses the drawing pattern from the line of the band memory 50. The image data is read out and subjected to brush synthesis processing, and the image data of the drawing pattern subjected to the brush synthesis processing is written back to the position of the line in the band memory 50.

一方、描画部15は、垂直ラインメモリ51の、ブラシ合成処理を行うラインに対応するアドレスのビット値が「0」であれば、当該ラインには描画パターンによる画像データが書き込まれていないことが分かる。この場合には、描画部15は、バンドメモリ50からの画像データの読み出しを行わずに、当該ラインの描画パターンの値が予め定められた値(例えば「0」)であるものとしてブラシ合成処理を行う。このように、垂直ラインメモリ51の内容を参照してブラシ合成処理を行うことで、メインメモリ14に対するアクセスを減らすことができ、処理を高速化できる。   On the other hand, if the bit value of the address corresponding to the line on which brush synthesis processing is performed in the vertical line memory 51 is “0”, the drawing unit 15 may not have written image data based on the drawing pattern on the line. I understand. In this case, the drawing unit 15 does not read out the image data from the band memory 50 and assumes that the value of the drawing pattern of the line is a predetermined value (for example, “0”). I do. In this way, by performing the brush composition process with reference to the contents of the vertical line memory 51, access to the main memory 14 can be reduced, and the process can be speeded up.

図3(a)は、バンドメモリ50に対して背景画像52を描画した場合の例を示す。この例では、背景画像52がバンドメモリ50の略全領域に亘って書き込まれており、第1ライン目と最終ラインとが背景画像52の書き込まれていないラインとなっている。したがって、垂直ラインメモリ51においても、第1ライン目および最終ラインにそれぞれ対応する先頭座標および後端座標のみでビット値が「0」とされ、他の座標ではビット値が「1」とされている。   FIG. 3A shows an example when a background image 52 is drawn on the band memory 50. In this example, the background image 52 is written over substantially the entire area of the band memory 50, and the first line and the last line are lines in which the background image 52 is not written. Therefore, also in the vertical line memory 51, the bit value is set to “0” only at the first coordinate and the rear end coordinate corresponding to the first line and the last line, and the bit value is set to “1” at the other coordinates. Yes.

図3(b)は、背景画像52の上に描画画像53を描画する例を示す。この場合、バンドメモリ50において、描画画像53が描画されるラインに対して既に背景画像52が書き込まれているため、垂直ラインメモリ51の当該ラインに対応する座標のビット値は、全て「1」とされている。そのため、描画部15は、通常の描画処理と同様にして、バンドメモリ50の当該ラインから画像データを読み出して、描画画像53に対応する部分を描画画像53の画像データと置き換える変更処理を行い、変更された画像データを、バンドメモリ50の元のライン位置に書き戻す。このように、メモリから読み出したデータに変更を加えてメモリの元の位置に書き戻す処理を、リードモディファイライトと呼ぶ。   FIG. 3B shows an example in which a drawing image 53 is drawn on the background image 52. In this case, since the background image 52 has already been written in the band memory 50 for the line on which the drawing image 53 is drawn, all the bit values of the coordinates corresponding to the line in the vertical line memory 51 are “1”. It is said that. Therefore, the drawing unit 15 reads out image data from the line in the band memory 50 in the same manner as the normal drawing process, and performs a changing process to replace the portion corresponding to the drawing image 53 with the image data of the drawing image 53. The changed image data is written back to the original line position of the band memory 50. In this way, the process of changing the data read from the memory and writing it back to the original position in the memory is called read-modify-write.

(実施形態の処理の詳細)
以下に、実施形態による処理について、より詳細に説明する。図4は、実施形態に係る描画部15が処理する中間言語の例を概略的に示す。図4の例では、中間言語は、バンド初期化コマンド、グラフィクスブラシ設定コマンド、グラフィクスディザ設定コマンド、四角形描画コマンド、写真画像用色変換パラメータ設定コマンド、写真画像用ディザ設定コマンド、写真画像描画コマンド、バンド終了コマンドが順次記述されている。なお、実際には、C、M、Y、K各色について、中間言語が存在する。
(Details of processing of embodiment)
Hereinafter, the process according to the embodiment will be described in more detail. FIG. 4 schematically illustrates an example of an intermediate language processed by the drawing unit 15 according to the embodiment. In the example of FIG. 4, the intermediate language includes a band initialization command, a graphics brush setting command, a graphics dither setting command, a rectangle drawing command, a photographic image color conversion parameter setting command, a photographic image dither setting command, a photographic image drawing command, Band end commands are described sequentially. Actually, there are intermediate languages for C, M, Y, and K colors.

図5は、実施形態に係る、上述の中間言語によるコマンドの一例を示す。図5の例では、各コマンドは、32ビットのデータ幅を持つ。先頭の32ビットがコマンドヘッダとされ、その後ろに、当該コマンドの各パラメータが付加される構造となっている。各コマンドは、C、M、Y、K各色について指定することができる。   FIG. 5 shows an example of the above-described intermediate language command according to the embodiment. In the example of FIG. 5, each command has a data width of 32 bits. The first 32 bits are used as a command header, followed by each parameter of the command. Each command can be specified for each color of C, M, Y, and K.

図5(a)は、バンド初期化コマンドの例を示す。バンド初期化コマンドは、コマンドヘッダ(バンド情報設定コマンドヘッダ)に続き、バンドの先頭アドレス、バンド高さおよびバンド幅の各設定パラメータが指定される。図6を用いて後述するコマンド解析部62は、このコマンドを受け取ると、バンドの先頭アドレスとバンドの高さと幅とを記憶する。   FIG. 5A shows an example of a band initialization command. In the band initialization command, following the command header (band information setting command header), setting parameters for the head address of the band, the band height, and the band width are designated. When receiving the command, the command analysis unit 62 described later with reference to FIG. 6 stores the band head address, the band height, and the width.

図5(b)は、グラフィクスを描画するグラフィクス描画コマンドの1つであるグラフィクス描画用ハーフトーンパラメータ設定コマンドの例を示す。コマンドヘッダに続き、ディザのX方向、Y方向のサイズを指定するディザX,Yサイズと、閾値先頭アドレスとが指定される。このコマンドにより、グラフィクス描画におけるハーフトーンの閾値が設定される。   FIG. 5B shows an example of a graphics drawing halftone parameter setting command which is one of the graphics drawing commands for drawing graphics. Following the command header, dither X and Y sizes that specify the size of the dither in the X and Y directions, and a threshold start address are specified. This command sets a halftone threshold for graphics drawing.

図5(c)は、写真画像を描画する写真描画コマンドの1つである写真画像描画用ハーフトーンパラメータ設定コマンドの例を示す。コマンドヘッダに続き、ディザのX方向、Y方向のサイズを指定するディザX,Yサイズと、閾値先頭アドレスとが指定される。このコマンドにより、写真画像描画におけるハーフトーンの閾値が設定される。   FIG. 5C shows an example of a halftone parameter setting command for drawing a photographic image, which is one of photographic drawing commands for drawing a photographic image. Following the command header, dither X and Y sizes that specify the size of the dither in the X and Y directions, and a threshold start address are specified. This command sets a halftone threshold for drawing a photographic image.

図5(d)は、写真画像を描画する写真描画コマンドの1つである写真画像描画用色変換パラメータ設定コマンドの例を示す。コマンドヘッダに続き、色変換演算処理用フラグ、格子点先頭アドレスおよびガンマテーブル先頭アドレスが指定される。このコマンドにより、写真画像描画の際の色変換のパラメータが設定される。   FIG. 5D shows an example of a color conversion parameter setting command for drawing a photographic image, which is one of photographic drawing commands for drawing a photographic image. Following the command header, a color conversion calculation flag, a grid point start address, and a gamma table start address are designated. With this command, color conversion parameters for drawing a photographic image are set.

図5(e)は、定義したバンドの描画の終了を指示するバンド終了コマンドの例を示す。このバンド終了コマンドは、コマンドヘッダのみを有する。図6を用いて後述するコマンド解析部62は、このコマンドを受け取るとそのバンドの処理を終了する。   FIG. 5E shows an example of a band end command for instructing the end of drawing of the defined band. This band end command has only a command header. When receiving the command, the command analysis unit 62 described later with reference to FIG. 6 ends the processing of the band.

図5(f)は、グラフィクスを描画するグラフィクス描画コマンドの1つであるグラフィクス描画用ブラシ設定コマンドであり、ブラシのX方向、Y方向のサイズを指定するブラシX,Yサイズと、ブラシ先頭アドレスとが指定される。このコマンドにより、ブラシ合成処理の際のブラシサイズおよびブラシ先頭アドレスとが指定される。図6を用いて後述するコマンド解析部62は、このコマンドを受け取ると、例えば、ブラシサイズおよびブラシ先頭アドレスとを後述するCMYKグラフィクス描画部63に転送する。   FIG. 5F is a graphics drawing brush setting command which is one of the graphics drawing commands for drawing graphics. The brush X and Y sizes for specifying the size of the brush in the X direction and the Y direction, and the brush head address. Is specified. This command designates the brush size and the brush head address at the time of brush composition processing. When receiving the command, the command analysis unit 62 described later with reference to FIG. 6 transfers, for example, the brush size and the brush head address to the CMYK graphics rendering unit 63 described later.

図5(g)は、グラフィクスを描画するグラフィクス描画コマンドの1つである、四角形の描画を命令するグラフィクス描画用四角形描画コマンドの例を示す。コマンドヘッダに続き、カラー値が指定され、さらに、四角形の左上隅のXおよびY座標、右下隅のXおよびY座標の各描画パラメータがそれぞれ指定される。図6で後述するコマンド解析部62は、このコマンドを受け取ると四角形の左上隅のX,Y座標、右下隅のX,Yの座標と四角形コマンド名とを図6で後述する水平ライン変換部70へ転送し、描画処理を行う。   FIG. 5G shows an example of a graphics drawing quadrilateral drawing command for instructing quadrilateral drawing, which is one of the graphics drawing commands for drawing graphics. Following the command header, a color value is designated, and further, drawing parameters of the X and Y coordinates of the upper left corner and the X and Y coordinates of the lower right corner of the rectangle are designated. Upon receiving this command, the command analysis unit 62 described later in FIG. 6 converts the X and Y coordinates of the upper left corner of the rectangle, the X and Y coordinates of the lower right corner, and the rectangle command name into a horizontal line conversion unit 70 described later in FIG. And draw processing.

図5(h)は、写真画像を描画する写真描画コマンドの1つである、写真画像描画用変倍実行コマンドの例を示す。コマンドヘッダに続き、描画版と、ソース画像X幅と、DIS画像X幅と、ソース画像Y幅と、DIS画像Y幅と、描画X座標と、描画Y座標と、ソース画像先頭アドレスとが指定される。図6で後述するコマンド解析部62は、このコマンドを受け取ると、コマンドに指定される各パラメータを図示されない写真画像用変倍パラメータ記憶部に記憶し、後述する写真画像描画部61を起動する。   FIG. 5H shows an example of a photographic image drawing scaling execution command which is one of photographic drawing commands for drawing a photographic image. Following the command header, the drawing version, source image X width, DIS image X width, source image Y width, DIS image Y width, drawing X coordinate, drawing Y coordinate, and source image start address are specified. Is done. Upon receiving this command, the command analysis unit 62 described later in FIG. 6 stores each parameter specified in the command in a photographic image scaling parameter storage unit (not shown), and activates a photographic image drawing unit 61 described later.

図6は、実施形態に係る描画部15の一例の構成を示す。描画部15は、インターフェイス(I/F)60と、写真画像描画部61と、コマンド解析部62と、CMYKグラフィクス描画部63と、ブラシ合成処理部64と、垂直ラインメモリ51とを有する。   FIG. 6 shows an exemplary configuration of the drawing unit 15 according to the embodiment. The drawing unit 15 includes an interface (I / F) 60, a photographic image drawing unit 61, a command analysis unit 62, a CMYK graphics drawing unit 63, a brush composition processing unit 64, and a vertical line memory 51.

I/F60は、描画部15とメモリコントローラ25とのインターフェイスであり、メインメモリ14に対して読み出し(リード)および書き込み(ライト)を要求するメモリリクエストをメモリコントローラ25に送信する。I/F60は、メモリリクエストに応じたメモリACK(アック)をメモリコントローラ25から受信すると、読み出しまたは書き込みを行うメモリアドレスをメモリコントローラ25に送信する。I/F60は、メインメモリ14から読み出されたリードデータをメモリコントローラ25から受信する。また、I/F60は、メインメモリ14に書き込むライトデータをメモリコントローラ25に対して送信する。   The I / F 60 is an interface between the drawing unit 15 and the memory controller 25, and transmits a memory request requesting reading (reading) and writing (writing) to the main memory 14 to the memory controller 25. When the memory ACK (ACK) corresponding to the memory request is received from the memory controller 25, the I / F 60 transmits a memory address to be read or written to the memory controller 25. The I / F 60 receives read data read from the main memory 14 from the memory controller 25. Further, the I / F 60 transmits write data to be written to the main memory 14 to the memory controller 25.

コマンド解析部62は、図5を用いて説明した描画コマンドをメインメモリ14から読み込んで解析する。より具体的には、コマンド解析部62は、メインメモリ14の中間言語格納メモリ領域のアドレスをI/F60に送信し、このアドレスに従いメインメモリ14の当該領域から読み出された描画コマンドをI/F60から受け取る。   The command analysis unit 62 reads the drawing command described with reference to FIG. 5 from the main memory 14 and analyzes it. More specifically, the command analysis unit 62 transmits the address of the intermediate language storage memory area of the main memory 14 to the I / F 60, and the drawing command read from the area of the main memory 14 according to this address is sent to the I / F 60. Receive from F60.

コマンド解析部62は、受け取った描画コマンドを解析し、この描画コマンドが写真描画コマンドであれば、写真画像描画部61に対して起動信号を送信して写真画像描画部61を起動させると共に、写真描画コマンドに基づくデータを選択するように指示する切り替え信号を、ブラシ合成処理部64に送信する。そして、コマンド解析部62は、写真描画コマンドの描画パラメータを写真画像描画部61に転送する。   The command analysis unit 62 analyzes the received drawing command. If the drawing command is a photo drawing command, the command analyzing unit 62 transmits an activation signal to the photo image drawing unit 61 to activate the photo image drawing unit 61 and A switching signal instructing to select data based on the drawing command is transmitted to the brush composition processing unit 64. Then, the command analysis unit 62 transfers the drawing parameters of the photo drawing command to the photo image drawing unit 61.

一方、コマンド解析部62は、受け取った描画コマンドがグラフィクス描画コマンドであれば、CMYKグラフィクス描画部63に対して起動信号を送信してCMYKグラフィクス描画部63を起動させると共に、グラフィクス描画コマンドに基づくデータを選択するように指示する切り替え信号を、ブラシ合成処理部64に送信する。そして、グラフィクス描画コマンドのパラメータをCMYKグラフィクス描画部63に転送する。   On the other hand, if the received drawing command is a graphics drawing command, the command analysis unit 62 sends an activation signal to the CMYK graphics drawing unit 63 to activate the CMYK graphics drawing unit 63 and data based on the graphics drawing command. A switching signal instructing to select is transmitted to the brush composition processing unit 64. Then, the graphics drawing command parameters are transferred to the CMYK graphics drawing unit 63.

さらに、コマンド解析部62は、受け取った描画コマンドがグラフィクス描画コマンドのうちブラシ設定を指示するコマンド(図5(f)参照)であれば、ブラシオン/オフ信号をブラシ合成を行うことを指示するオン状態として、ブラシ合成処理部64に送信する。   Further, if the received drawing command is a command for instructing brush setting in the graphics drawing command (see FIG. 5F), the command analysis unit 62 turns on the brush on / off signal to instruct to perform brush composition. The state is transmitted to the brush composition processing unit 64.

写真画像描画部61は、コマンド解析部62から転送された写真描画コマンドのパラメータに従い写真描画処理を行い、メインメモリ14のバンドメモリ領域に描画するための描画パターンを生成する。例えば、写真画像描画部61は、メインメモリ14に対して、写真描画を行うための元画像(ソース画像)のアドレスをI/F60を介して送信する。このアドレスに従いメインメモリ14から読み出されたソース画像データがメモリコントローラ25から送信され、I/F60を介して写真画像描画部61に転送される。写真画像描画部61は、このソース画像データに対して所定の画像処理を施して、描画パターンを生成し、ブラシ合成処理部64に対して、例えば描画するワード単位の描画パターンと、描画アドレスと、描画レングスと、描画を行うラインを示す描画Y座標とを転送する。写真画像描画部61は、写真描画コマンドによる描画が終了すると、その旨示す描画終了信号をコマンド解析部62に対して送信する。   The photographic image drawing unit 61 performs a photographic drawing process according to the parameters of the photographic drawing command transferred from the command analysis unit 62, and generates a drawing pattern for drawing in the band memory area of the main memory 14. For example, the photographic image drawing unit 61 transmits the address of the original image (source image) for performing photographic drawing to the main memory 14 via the I / F 60. Source image data read from the main memory 14 according to this address is transmitted from the memory controller 25 and transferred to the photographic image drawing unit 61 via the I / F 60. The photographic image drawing unit 61 performs predetermined image processing on the source image data to generate a drawing pattern, and for example, draws a drawing unit in units of words to be drawn, a drawing address, and the like to the brush composition processing unit 64. The drawing length and the drawing Y coordinate indicating the line to be drawn are transferred. When the drawing by the photo drawing command is completed, the photographic image drawing unit 61 transmits a drawing end signal indicating that to the command analysis unit 62.

CMYK(Cyan, Magenta, Yellow, Black)グラフィクス描画部63は、コマンド解析部62から転送されたグラフィクス描画コマンドのパラメータに従いグラフィクス描画処理を行い、メインメモリ14のバンドメモリ領域に描画するための描画パターンを生成する。グラフィクス描画部63は、ブラシ合成処理部64に対して、例えば描画するワード単位の描画パターンと、ブラシパターンと、描画アドレスと、描画レングスと、描画を行うラインを示す描画Y座標とを転送する。CMYKグラフィクス描画部63は、グラフィクス描画コマンドによる描画が終了すると、その旨示す描画終了信号をコマンド解析部62に対して送信する。   A CMYK (Cyan, Magenta, Yellow, Black) graphics drawing unit 63 performs a graphics drawing process according to the parameters of the graphics drawing command transferred from the command analysis unit 62, and draws a drawing pattern for drawing in the band memory area of the main memory 14. Is generated. The graphics drawing unit 63 transfers, for example, a drawing unit in units of words to be drawn, a brush pattern, a drawing address, a drawing length, and a drawing Y coordinate indicating a drawing line to the brush composition processing unit 64. . When the drawing by the graphics drawing command is completed, the CMYK graphics drawing unit 63 transmits a drawing end signal indicating that to the command analysis unit 62.

ブラシ合成処理部64は、実施形態の特徴をなす部分であり、写真画像描画部61から受け取った描画パターン、描画アドレス、描画レングスおよび描画Y座標と、CMKYグラフィクス描画部63から受け取った描画パターン、ブラシパターン、描画アドレス、描画レングスおよび描画Y座標とに基づきブラシ合成処理を行う。   The brush composition processing unit 64 is a part that characterizes the embodiment, and includes a drawing pattern, a drawing address, a drawing length and a drawing Y coordinate received from the photographic image drawing unit 61, a drawing pattern received from the CMKY graphics drawing unit 63, Based on the brush pattern, the drawing address, the drawing length, and the drawing Y coordinate, the brush composition processing is performed.

より具体的には、ブラシ合成処理部64は、I/F60を介して、描画Y座標をメインメモリ14のバンドメモリ領域におけるブラシ合成処理を行うアドレスとして指定し、このアドレスに従い読み出された画像データをI/F60を介して読み込む。ブラシ合成処理部64は、読み込んだ画像データに対してブラシパターンに従いブラシ合成処理を施し、ブラシ合成処理を施した画像データをI/F60を介してメインメモリ14のバンドメモリ領域における、当該画像データの元のアドレスに書き戻す。   More specifically, the brush composition processing unit 64 designates the drawing Y coordinate as an address for performing the brush composition processing in the band memory area of the main memory 14 via the I / F 60, and the image read according to this address. Data is read through the I / F 60. The brush composition processing unit 64 performs brush composition processing on the read image data according to the brush pattern, and the image data subjected to the brush composition processing in the band memory area of the main memory 14 via the I / F 60. Write back to the original address of.

ブラシ合成処理部64は、このブラシ合成処理の際に、描画Y座標を垂直ラインメモリ51に転送する。垂直ラインメモリ51は、この描画Y座標に対応するアドレスのビット値を下地フラグとしてブラシ合成処理部64に転送する。ブラシ合成処理部64は、この下地フラグに基づき、バンドメモリ領域における描画Y座標が示すラインに既に描画パターンによる画像データが書き込まれているか否かを判定する。   The brush composition processing unit 64 transfers the drawing Y coordinate to the vertical line memory 51 during the brush composition processing. The vertical line memory 51 transfers the bit value of the address corresponding to the drawing Y coordinate to the brush composition processing unit 64 as a background flag. Based on the background flag, the brush composition processing unit 64 determines whether image data based on the drawing pattern has already been written on the line indicated by the drawing Y coordinate in the band memory area.

若し、当該ラインに既に描画パターンによる画像データが書き込まれていると判定した場合、ブラシ合成処理部64は、メインメモリ14のバンドメモリ領域における当該ラインから描画パターンによる画像データを読み出し、読み出された描画パターンによる画像データに対してブラシ合成処理を行う。一方、当該ラインに描画パターンによる画像データが書き込まれていない、すなわち、この画像データの書き込みが当該ラインに対する初めての描画パターンによる画像データの書き込みであると判定した場合、ブラシ合成処理部64は、メインメモリ14のバンドメモリ領域からの画像データの読み出しを行わず、予め定められた値(例えば値「0」)のデータを読み出した描画パターンによる画像データと見做して、この画像データに対してブラシ合成処理を行う。   If it is determined that the image data based on the drawing pattern has already been written to the line, the brush composition processing unit 64 reads the image data based on the drawing pattern from the line in the band memory area of the main memory 14 and reads the image data. Brush synthesis processing is performed on the image data based on the drawn pattern. On the other hand, when it is determined that the image data based on the drawing pattern is not written on the line, that is, the writing of the image data is the writing of the image data based on the first drawing pattern on the line, the brush composition processing unit 64 The image data is not read from the band memory area of the main memory 14, and data of a predetermined value (for example, value “0”) is regarded as image data based on the read drawing pattern. Brush composition processing.

図7は、実施形態に係る写真画像描画部61の一例の構成を示す。写真画像描画部61は、ソース画像読み込み部80と、色変換処理部81と、ラインメモリ82と、階調処理部83と、描画パターン生成部84と、コントローラ85とを有する。コントローラ85は、写真画像描画部61の全体の動作を制御するもので、コマンド解析部62から送信された起動信号に応じて、写真画像描画部61を起動させる。   FIG. 7 shows an exemplary configuration of a photographic image drawing unit 61 according to the embodiment. The photographic image drawing unit 61 includes a source image reading unit 80, a color conversion processing unit 81, a line memory 82, a gradation processing unit 83, a drawing pattern generation unit 84, and a controller 85. The controller 85 controls the overall operation of the photographic image drawing unit 61 and activates the photographic image drawing unit 61 in accordance with the activation signal transmitted from the command analysis unit 62.

ソース画像読み込み部80は、メインメモリ14からソース画像データを読み込む。例えば、ソース画像読み込み部80は、設定されたソース画像の例えばメインメモリ14上のアドレスをI/F60を介してメモリコントローラ25に送信する。メモリコントローラ25は、このアドレスに従いメインメモリ14からライン単位でソース画像データを読み出し、I/F60を介してソース画像読み込み部80に転送する。ソース画像読み込み部80は、転送されたソース画像データを、色変換処理部81に転送する。   The source image reading unit 80 reads source image data from the main memory 14. For example, the source image reading unit 80 transmits, for example, an address on the main memory 14 of the set source image to the memory controller 25 via the I / F 60. The memory controller 25 reads the source image data line by line from the main memory 14 according to this address, and transfers it to the source image reading unit 80 via the I / F 60. The source image reading unit 80 transfers the transferred source image data to the color conversion processing unit 81.

色変換処理部81は、設定された色変換のためのパラメータ(図5(d)参照)に従いソース画像データに対して色変換処理を施す。ソース画像データに対して色変換処理が施された画像データは、ラインメモリ82に一旦格納される。階調処理部83は、ラインメモリ82に格納される画像データに対して階調処理を施し、階調処理が施された画像データを描画パターン生成部84に転送する。   The color conversion processing unit 81 performs color conversion processing on the source image data according to the set color conversion parameters (see FIG. 5D). The image data obtained by performing the color conversion process on the source image data is temporarily stored in the line memory 82. The gradation processing unit 83 performs gradation processing on the image data stored in the line memory 82 and transfers the image data subjected to the gradation processing to the drawing pattern generation unit 84.

描画パターン生成部84は、階調処理された画像データの値をワード長に纏めて描画パターンとする。それと共に、描画パターン生成部84は、描画した描画パターンをメインメモリ14のバンドメモリ領域に対して書き込むための描画アドレスと、描画長さを指定する描画レングスと、描画ラインを指定する描画Y座標とを生成する。描画パターン生成部84は、生成したこれら描画パターン、描画アドレス、描画レングスおよび描画Y座標を、ブラシ合成処理部64に転送する。   The drawing pattern generation unit 84 collects the values of the gradation-processed image data into word lengths to form a drawing pattern. At the same time, the drawing pattern generation unit 84 draws the drawn drawing pattern into the band memory area of the main memory 14, the drawing length that specifies the drawing length, and the drawing Y coordinate that specifies the drawing line. And generate The drawing pattern generation unit 84 transfers the generated drawing pattern, drawing address, drawing length, and drawing Y coordinate to the brush composition processing unit 64.

図8は、実施形態に係るCMYKグラフィクス描画部63の一例の構成を示す。CMYKグラフィクス描画部63は、水平ライン変換部70と、水辺ライン描画部71と、コントローラ72とを有する。コントローラ72は、CMYKグラフィクス描画部63の全体の動作を制御するもので、コマンド解析部62から送信された起動信号に応じて、CMYKグラフィクス描画部63を起動させる。   FIG. 8 illustrates an exemplary configuration of the CMYK graphics drawing unit 63 according to the embodiment. The CMYK graphics drawing unit 63 includes a horizontal line conversion unit 70, a waterside line drawing unit 71, and a controller 72. The controller 72 controls the overall operation of the CMYK graphics rendering unit 63 and activates the CMYK graphics rendering unit 63 in response to the activation signal transmitted from the command analysis unit 62.

水平ライン変換部70は、コマンド解析部62からグラフィクス描画コマンド(図5(b)、図5(f)、図5(g)参照)を受け取り、コマンドに含まれるパラメータを水平ラインに変換して水平ライン描画部71に転送する。なお、水平ラインは、水平ラインのY値(Y座標)と、水平ライン始点値および終点値とにより表される。水平ライン描画部71は、水平ライン変換部70からの水平ラインデータに基づき、水平ラインを描画するための、ワード単位の描画パターンと、描画長さを指定する描画レングスと、描画パターンをメインメモリ14に対して描画するアドレスを指定する描画アドレスと、描画ラインを指定する描画Y座標と、ブラシ合成処理を指定するブラシパターンとを生成する。水平ライン描画部71は、生成したこれら描画パターン、描画アドレス、描画レングス、描画Y座標およびブラシパターンを、ブラシ合成処理部64に転送する。   The horizontal line conversion unit 70 receives the graphics drawing command (see FIGS. 5B, 5F, and 5G) from the command analysis unit 62, converts the parameter included in the command into a horizontal line, Transfer to the horizontal line drawing unit 71. The horizontal line is represented by the Y value (Y coordinate) of the horizontal line and the horizontal line start point value and end point value. The horizontal line drawing unit 71 stores a drawing pattern in units of words, a drawing length for designating a drawing length, and a drawing pattern for drawing a horizontal line based on the horizontal line data from the horizontal line conversion unit 70 into the main memory. 14 generates a drawing address for specifying an address for drawing, a drawing Y coordinate for specifying a drawing line, and a brush pattern for specifying brush composition processing. The horizontal line drawing unit 71 transfers the generated drawing pattern, drawing address, drawing length, drawing Y coordinate, and brush pattern to the brush composition processing unit 64.

図9は、実施形態によるブラシ合成処理部64の一例の構成を示す。ブラシ合成処理部64は、マルチプレクサ(MUX)90と、描画アドレスレジスタ91と、レングスレジスタ92と、描画パターンバッファ93と、ブラシパターンバッファ94と、ブラシオン/オフレジスタ95と、描画Y座標レジスタ96と、ブラシ合成処理回路97と、リード描画パターンバッファ98と、ライトバッファ99と、リード制御部100と、ライト制御部101とを有する。   FIG. 9 shows an exemplary configuration of the brush composition processing unit 64 according to the embodiment. The brush composition processing unit 64 includes a multiplexer (MUX) 90, a drawing address register 91, a length register 92, a drawing pattern buffer 93, a brush pattern buffer 94, a brush on / off register 95, and a drawing Y coordinate register 96. , A brush composition processing circuit 97, a read drawing pattern buffer 98, a write buffer 99, a read control unit 100, and a write control unit 101.

MUX90は、写真画像描画部61およびCMYKグラフィクス描画部63それぞれから、描画パターンと、描画アドレスと、描画レングスと、描画Y座標とが入力される。また、CMYKグラフィクス描画部63からは、ブラシパターンがさらに入力される。MUX90は、コマンド解析部62から受け取った切り替え信号に従い、写真画像描画部61およびCMYKグラフィクス描画部63のうち一方から入力された描画パターン、描画アドレス、描画レングスおよび描画Y座標を選択する。切り替え信号がCMYKグラフィクス描画側を示している場合には、MUX90は、さらにブラシパターンを選択する。   The MUX 90 receives a drawing pattern, a drawing address, a drawing length, and a drawing Y coordinate from the photographic image drawing unit 61 and the CMYK graphics drawing unit 63, respectively. Further, a brush pattern is further input from the CMYK graphics drawing unit 63. The MUX 90 selects a drawing pattern, a drawing address, a drawing length, and a drawing Y coordinate input from one of the photographic image drawing unit 61 and the CMYK graphics drawing unit 63 in accordance with the switching signal received from the command analysis unit 62. When the switching signal indicates the CMYK graphics drawing side, the MUX 90 further selects a brush pattern.

描画アドレスレジスタ91、レングスレジスタ92、描画パターンバッファ93、ブラシパターンバッファ94および描画Y座標レジスタ96は、それぞれ、MUX90で選択された描画アドレス、描画レングス、描画パターン、ブラシパターンおよび描画Y座標を格納する。また、ブラシオン/オフレジスタ95は、コマンド解析部62から入力されたブラシオン/オフ信号を格納する。   The drawing address register 91, length register 92, drawing pattern buffer 93, brush pattern buffer 94, and drawing Y coordinate register 96 store the drawing address, drawing length, drawing pattern, brush pattern, and drawing Y coordinate selected by the MUX 90, respectively. To do. The brush on / off register 95 stores the brush on / off signal input from the command analysis unit 62.

描画アドレスレジスタ91およびレングスレジスタ92にそれぞれ格納された描画アドレスおよび描画レングスは、共に、リード制御部100およびライト制御部101に転送される。また、描画パターンバッファ93およびブラシパターンバッファ94にそれぞれ格納された描画パターンおよびブラシパターンは、共に、ブラシ合成処理回路97に転送される。さらに、ブラシオン/オフレジスタ95に格納されたブラシオン/オフ信号も、ブラシ合成処理回路97に転送される。   Both the drawing address and the drawing length stored in the drawing address register 91 and the length register 92 are transferred to the read control unit 100 and the write control unit 101, respectively. Both the drawing pattern and the brush pattern stored in the drawing pattern buffer 93 and the brush pattern buffer 94 are transferred to the brush composition processing circuit 97. Further, the brush on / off signal stored in the brush on / off register 95 is also transferred to the brush synthesis processing circuit 97.

描画Y座標レジスタ96に格納された描画Y座標は、垂直ラインメモリ51に転送される。垂直ラインメモリ51は、下地フラグをブラシ合成処理回路97およびリード制御部100に出力する。   The drawing Y coordinate stored in the drawing Y coordinate register 96 is transferred to the vertical line memory 51. The vertical line memory 51 outputs the background flag to the brush composition processing circuit 97 and the read control unit 100.

リード制御部100は、メインメモリ14のバンドメモリ領域からの画像データの読み出し(リード)を行うため、描画アドレスレジスタ91およびレングスレジスタ92から転送された描画アドレスおよび描画レングスをI/F60を介してメモリコントローラ25に送信する。また、リード制御部100は、メモリコントローラ25によりメインメモリ14のバンドメモリ領域から読み出された描画パターンをI/F60を介して受け取り、リード描画パターンバッファ98を介してブラシ合成処理回路97に転送する。以降、リード制御部100がメインメモリ14のバンドメモリ領域から読み出した描画パターンを、リード描画パターンと呼ぶ。   The read control unit 100 reads (reads) image data from the band memory area of the main memory 14, and the drawing address and drawing length transferred from the drawing address register 91 and the length register 92 are transmitted via the I / F 60. It transmits to the memory controller 25. Further, the read control unit 100 receives the drawing pattern read from the band memory area of the main memory 14 by the memory controller 25 via the I / F 60 and transfers it to the brush synthesis processing circuit 97 via the lead drawing pattern buffer 98. To do. Hereinafter, the drawing pattern read by the read control unit 100 from the band memory area of the main memory 14 is referred to as a lead drawing pattern.

ここで、リード制御部100は、垂直ラインメモリ51からライン毎に出力される下地フラグに従い、メインメモリ14のバンドメモリ領域からの画像データの読み出しを行うか否かを制御する。例えば、第mライン目の処理を行う場合、垂直ラインメモリ51からリード制御部100に対して、第mライン目に対応する下地フラグが入力される。リード制御部100は、入力された下地フラグの値が、メインメモリ14のバンドメモリ領域において第mライン目に描画パターンによる画像データの書き込みがなされていないことを示す値(例えば値「0」)である場合、当該画像データのメインメモリ14からの読み出しを行わないように制御する。一方、下地フラグの値が、バンドメモリ領域において第mライン目に描画パターンによる画像データの書き込みがなされていることを示す値(例えば値「1」)であれば、通常通り、メインメモリ14からの画像データの読み出しを実行する。   Here, the read control unit 100 controls whether to read image data from the band memory area of the main memory 14 in accordance with the background flag output for each line from the vertical line memory 51. For example, when processing the m-th line, a background flag corresponding to the m-th line is input from the vertical line memory 51 to the read control unit 100. The read control unit 100 indicates that the input background flag value indicates that image data has not been written in the band memory area of the main memory 14 in accordance with the drawing pattern on the m-th line (for example, value “0”). If so, control is performed so that the image data is not read from the main memory 14. On the other hand, if the value of the background flag is a value (for example, a value “1”) indicating that image data is written by a drawing pattern on the m-th line in the band memory area, the main memory 14 reads the value as usual. The image data is read out.

ライト制御部101は、メインメモリ14のバンドメモリ領域に対する画像データの書き込み(ライト)を行うため、描画アドレスレジスタ91およびレングスレジスタ92から転送された描画アドレスおよび描画レングスと、ライトバッファ99に格納される描画パターンとを、I/F60を介してメモリコントローラ25に送信する。以降、ライト制御部101に転送する描画パターンを、ライト描画パターンと呼ぶ。   The write control unit 101 writes (writes) image data to the band memory area of the main memory 14 and stores the drawing address and drawing length transferred from the drawing address register 91 and the length register 92 in the write buffer 99. The drawing pattern is transmitted to the memory controller 25 via the I / F 60. Hereinafter, the drawing pattern transferred to the light control unit 101 is referred to as a light drawing pattern.

ブラシ合成処理回路97は、リード描画パターンバッファ98から描画パターンを読み込むと共に、描画パターンバッファ93およびブラシパターンバッファ94から描画パターンおよびブラシパターンをそれぞれ読み込む。そして、ブラシオン/オフレジスタ95に格納されたブラシオン/オフ信号がブラシ合成処理を行うことを示している場合に、読み込んだ各描画パターンとブラシパターンとを用いてブラシ演算を行い、ブラシパターンの合成処理を行う。   The brush composition processing circuit 97 reads a drawing pattern from the lead drawing pattern buffer 98 and also reads a drawing pattern and a brush pattern from the drawing pattern buffer 93 and the brush pattern buffer 94, respectively. When the brush on / off signal stored in the brush on / off register 95 indicates that the brush composition processing is performed, the brush calculation is performed using each of the read drawing patterns and the brush pattern, and the brush pattern is synthesized. Process.

図10を用いてブラシ合成処理について概略的に説明する。なお、図10(a)〜図10(d)は、各描画パターンおよびブラシパターンを、画素毎にラインの位置を縦方向に対応させて示している。図10(a)は、リード描画パターンバッファ98から読み込んだリード描画パターン値の例、図10(b)は、描画パターンバッファ93から読み込んだ描画パターン値の例をそれぞれ示す。ここでは、説明のため、各描画パターンが2値画像データであるものとして示している。   The brush composition process will be schematically described with reference to FIG. 10A to 10D show the respective drawing patterns and brush patterns with the line positions corresponding to the vertical direction for each pixel. 10A shows an example of the lead drawing pattern value read from the lead drawing pattern buffer 98, and FIG. 10B shows an example of the drawing pattern value read from the drawing pattern buffer 93. Here, for the sake of explanation, each drawing pattern is shown as being binary image data.

図10(c)は、ブラシパターンバッファ94から読み込んだブラシパターン値の例を示す。ブラシパターンにおいて、「●(黒丸)」が値「0」、「○(白丸)」が値「1」を示すものとする。ブラシ合成処理回路97は、値が「0」で図10(a)のリード描画パターン値を選択し、値が「1」で図10(b)の描画パターン値を選択する。その結果、図10(d)にライト描画パターン値として例示されるように、図10(a)および図10(b)の各描画パターンが、ブラシパターンに従い合成された合成描画パターンが生成される。この図10(d)に例示されるライト描画パターン値が、ライト制御部101によりメインメモリ14のバンドメモリ領域に書き込まれることになる。   FIG. 10C shows an example of brush pattern values read from the brush pattern buffer 94. In the brush pattern, “● (black circle)” indicates the value “0”, and “◯ (white circle)” indicates the value “1”. The brush composition processing circuit 97 selects the lead drawing pattern value of FIG. 10A when the value is “0”, and selects the drawing pattern value of FIG. 10B when the value is “1”. As a result, as illustrated as a light drawing pattern value in FIG. 10D, a combined drawing pattern in which the drawing patterns in FIGS. 10A and 10B are combined according to the brush pattern is generated. . The light drawing pattern value illustrated in FIG. 10D is written into the band memory area of the main memory 14 by the write control unit 101.

図11は、図10を用いて説明したようなブラシ合成処理を実現するための、ブラシ合成処理回路97の一例の構成を示す。ブラシ合成処理回路97は、それぞれn個の論理積回路1101、1102、…、110nと、MUX1111、1112、…、111nとを有する。なお、値nは、1ラインにおける処理単位の画素数に対応する。 FIG. 11 shows an example of the configuration of a brush composition processing circuit 97 for realizing the brush composition processing described with reference to FIG. Brush synthesis processing circuit 97 includes n number of AND circuits each 110 1, 110 2, ..., and 110 n, MUX 111 1, 111 2, ..., and 111 n. Note that the value n corresponds to the number of pixels of a processing unit in one line.

例えば、第mライン目の各リード描画パターン値#0、#1、…、#nが、論理積回路1101、1102、…、110nそれぞれの一方の入力端に入力される。各論理積回路1101、1102、…、110nの他方の入力端には、垂直ラインメモリ51から、第mライン目に対応する下地フラグが入力される。 For example, each lead drawing pattern value of the m-th line # 0, # 1, ..., # n is the logical product circuit 110 1, 110 2, ..., it is input to one input terminal of 110 n, respectively. Each AND circuit 110 1, 110 2, ..., to the other input terminal of the 110 n, from the vertical line memory 51, background flag corresponding to the m-th line is entered.

各MUX1111、1112、…、111nは、それぞれ、制御入力端1121、1122、…、112nと、2の選択入力端1131、1132、…、113nおよび1141、1142、…、114nとを有する。 Each MUX 111 1, 111 2, ..., 111 n, respectively, the control input terminal 112 1, 112 2, ..., 112 n and, second selection input terminal 113 1, 113 2, ..., 113 n and 114 1, 114 2 ... 114 n .

各MUX1111、1112、…、111nにおいて、各制御入力端1121、1122、…、112nに対して、各ブラシパターン値#0、#1、…、#nが入力される。また、一方の選択入力端1131、1132、…、113nに対して各論理積回路1101、1102、…、110nの出力がそれぞれ入力され、他方の選択入力端1141、1142、…、114nに対して、描画パターンバッファ93から読み込まれた各描画パターン値#0、#1、…、#nがそれぞれ入力される。各MUX1111、1112、…、111nは、各制御入力端1121、1122、…、112nに入力された各ブラシパターン値に応じて、一方および他方の選択入力端をそれぞれ切り替える。 Each MUX 111 1, 111 2, ..., in 111 n, each control input 112 1, 112 2, ..., with respect to 112 n, the brushes pattern value # 0, # 1, ..., # n are input. Also, one of the selected inputs 113 1, 113 2, ..., 113 each AND circuit against n 110 1, 110 2, ..., 110 n output are inputted, the other selection input terminal 114 1, 114 2 ,..., 114 n are input with respective drawing pattern values # 0, # 1,. Each MUX 111 1, 111 2, ..., 111 n, each control input 112 1, 112 2, ..., in accordance with each brush pattern value input to 112 n, switches one and the other selection input terminal, respectively.

このような構成において、下地フラグの値が「1」であれば、各論理積回路1101、1102、…、110nは、一方の入力端に入力された各リード描画パターン値#0、#1、…、#nに応じた値を出力する。この場合、各MUX1111、1112、…。111nは、図10を用いて説明したような、各リード描画パターン値#0、#1、…、#nと各描画パターン値#0、#1、…、#nとが、ブラシパターン値#1、#2、…、#nに応じて切り替えて選択されたパターン値を、各ブラシ処理後パターン値#0、#1、…、#nとして出力する。 In such a configuration, if the value of the background flag is “1”, each of the AND circuits 110 1 , 110 2 ,..., 110 n has the lead drawing pattern value # 0, which is input to one input terminal. A value corresponding to # 1,..., #N is output. In this case, each MUX 111 1 , 111 2 ,. 111 n represents the respective lead drawing pattern values # 0, # 1,..., #N and the drawing pattern values # 0, # 1,..., #N as described with reference to FIG. Pattern values selected by switching according to # 1, # 2,..., #N are output as pattern values # 0, # 1,.

一方、下地フラグの値が「0」であれば、各論理積回路1101、1102、…、110nは、強制的に値「0」を出力することになる。この場合、各MUX1111、1112、…、111nは、各描画パターン値#0、#1、…、#nのオン/オフが各ブラシパターン値#0、#1、…、#nに応じて切り替えられた値を、各ブラシ処理後パターン値#0、#1、…、#nとして出力することになる。 On the other hand, if the value of the background flag is “0”, each of the AND circuits 110 1 , 110 2 ,..., 110 n forcibly outputs the value “0”. In this case, each of the MUXs 111 1 , 111 2 ,..., 111 n has the drawing pattern values # 0, # 1,..., #N turned on / off to the brush pattern values # 0, # 1,. The values switched accordingly are output as post-brush pattern values # 0, # 1,..., #N.

図12は、実施形態による垂直ラインメモリ51の一例の構成を示す。実施形態では、垂直ラインメモリ51は、複数のレジスタ1211、1212、…、121k、…、121256を備え、メインメモリ14のバンドメモリ領域の各ラインの情報を、バンド高さ方向に分割して保持する。この例では、バンド高さが8192ラインであり、垂直ラインメモリ51は、それぞれ32ライン毎のライン情報を保持する256個のレジスタ1211、1212、…、121k、…、121256を有する。これらレジスタ1211、1212、…、121k、…、121256は、初期化信号により状態が初期化される。なお、レジスタ121kは、レジスタ1211〜121256中の任意のレジスタを指す。 FIG. 12 shows an exemplary configuration of the vertical line memory 51 according to the embodiment. In the embodiment, the vertical line memory 51 includes a plurality of registers 121 1 , 121 2 ,..., 121 k ,..., 121 256, and information on each line in the band memory area of the main memory 14 in the band height direction. Keep divided. In this example, the band height is 8192 lines, and the vertical line memory 51 has 256 registers 121 1 , 121 2 ,..., 121 k ,. . These registers 121 1 , 121 2 ,..., 121 k ,..., 121 256 are initialized by an initialization signal. Note that the register 121 k indicates any register among the registers 121 1 to 121 256 .

垂直ラインメモリ51は、さらに、MUX120および122と、ビットパターン生成部130と、論理積回路131と、論理和回路132と、判定部133とを有する。描画Y座標レジスタ96から、描画パターンによる画像データの書き込みにより描画を行うラインを示す描画Y座標の値が垂直ラインメモリ51に入力される。ここで、描画Y座標は、16ビットのビット長を持つデータであるものとする。垂直ラインメモリ51において、描画Y座標の16ビットのビット長のうち上位11ビットがMUX120および122に選択信号として入力され、下位5ビットがビットパターン生成部130に入力される。   The vertical line memory 51 further includes MUXs 120 and 122, a bit pattern generation unit 130, a logical product circuit 131, a logical sum circuit 132, and a determination unit 133. From the drawing Y coordinate register 96, a value of a drawing Y coordinate indicating a line to be drawn by writing image data with a drawing pattern is input to the vertical line memory 51. Here, the drawing Y coordinate is data having a bit length of 16 bits. In the vertical line memory 51, the upper 11 bits of the 16-bit bit length of the drawing Y coordinate are input to the MUXs 120 and 122 as selection signals, and the lower 5 bits are input to the bit pattern generation unit 130.

ビットパターン生成部130は、入力された下位5ビットの値から、図13に例示されるように、当該5ビットの値に対応するビット位置の値が「1」となる32ビットのパターンを生成し出力する。なお、図13の出力側の表記において、左端の「32’b」は、右隣から連続する各値がビット長が32ビットのバイナリ値であることを示す。また、この32ビットのバイナリ値は、左端がLSB(Least Significant Bit)、右端がMSB(Most Significant Bit)となっている。   The bit pattern generation unit 130 generates a 32-bit pattern in which the value of the bit position corresponding to the 5-bit value is “1” as illustrated in FIG. 13 from the input lower 5-bit value. And output. In the notation on the output side in FIG. 13, “32′b” at the left end indicates that each successive value from the right side is a binary value having a bit length of 32 bits. The 32-bit binary value is LSB (Least Significant Bit) at the left end and MSB (Most Significant Bit) at the right end.

MUX120および122は、レジスタ1211、1212、…、121k、…、121256から、描画Y座標の上位11ビットの値kに対応するレジスタ121kを選択する。 MUX120 and 122, registers 121 1, 121 2, ..., 121 k, ..., from 121 256 to select the register 121 k corresponding to the value k of the upper 11 bits of the drawing Y coordinate.

論理和回路132は、ビットパターン生成部130で生成された32ビットのビットパターンの各値と、MUX122で選択されたレジスタ121kの32ビットの各値との論理和を出力する。論理和回路132の32ビット長の出力は、MUX120で選択されたレジスタ121kに書き込まれる。 The logical sum circuit 132 outputs a logical sum of each value of the 32-bit bit pattern generated by the bit pattern generation unit 130 and each 32-bit value of the register 121 k selected by the MUX 122. The 32-bit output of the OR circuit 132 is written to the register 121 k selected by the MUX 120.

このように、実施形態では、描画が行われたライン(Y座標)を示す描画Y座標の値に基づき論理和演算を行い、演算結果を描画Y座標の上位ビットに従い選択されたレジスタ121kに格納する。メインメモリ14のバンドメモリ領域におけるあるラインに対して、描画パターンによる画像データの最初の書き込みを行った場合に、当該ラインに対して描画が行われた旨を示す情報が、垂直ラインメモリ51に記憶される。 As described above, in the embodiment, the logical sum operation is performed based on the value of the drawing Y coordinate indicating the line (Y coordinate) on which the drawing has been performed, and the operation result is stored in the register 121 k selected according to the upper bits of the drawing Y coordinate. Store. When the image data is first written with a drawing pattern for a certain line in the band memory area of the main memory 14, information indicating that drawing has been performed on the line is stored in the vertical line memory 51. Remembered.

論理積回路131は、ビットパターン生成部130で生成された32ビットのビットパターンの各値と、MUX122で選択されたレジスタ121kの32ビットの各値とのそれぞれの論理積を出力する。論理積回路131の32ビットの出力は、判定部133に入力される。判定部133は、入力された論理積回路131の32ビットの出力のうち、値が「1」のビットが存在するか否かを判定する。若し、当該32ビットのうち値が「1」のビットが少なくとも1ビットあった場合に、下地有りとして、値「1」の下地フラグを出力する。一方、判定部133は、当該32ビットのうち値が「1」のビットが存在しなければ、下地無しとして、値「0」の下地フラグを出力する。 The logical product circuit 131 outputs the logical product of each value of the 32-bit bit pattern generated by the bit pattern generation unit 130 and each 32-bit value of the register 121 k selected by the MUX 122. The 32-bit output of the AND circuit 131 is input to the determination unit 133. The determination unit 133 determines whether or not there is a bit having a value “1” among the 32-bit outputs of the input AND circuit 131. If there is at least one bit having the value “1” among the 32 bits, the background flag having the value “1” is output as the presence of the background. On the other hand, the determination unit 133 outputs a background flag having a value “0” as no background if there is no bit having a value “1” among the 32 bits.

このように、実施形態では、描画Y座標の値から生成されたビットパターンと、各レジスタ1211、1212、…、121k、…、121256に格納される値との間で論理積演算を行い、演算結果に基づき下地の有無の判定を行う。その際に、各ラインの情報を複数のレジスタに分割して格納し、描画Y座標の上位ビットおよび下位ビットに基づき判定を行なっているため、ロジックを単純化することができる。 Thus, in the embodiment, the bit pattern generated from the value of the drawing Y coordinate, each register 121 1, 121 2, ..., 121 k, ..., a logical AND operation between a value stored in 121 256 And the presence / absence of the background is determined based on the calculation result. At that time, the information of each line is divided and stored in a plurality of registers, and the determination is performed based on the upper bits and lower bits of the drawing Y coordinate, so that the logic can be simplified.

例えば、上述の例に限らず、8192ラインに対応して、フリップフロップ回路を8192個使用することも考えられるが、この場合、8192個のフリップフロップ回路の出力から1の出力を選択するセレクタが必要となり、ロジックが複雑化してしまう。   For example, the present invention is not limited to the above example, and it is conceivable to use 8192 flip-flop circuits corresponding to 8192 lines. In this case, a selector that selects one output from the outputs of 8192 flip-flop circuits is used. It becomes necessary and the logic becomes complicated.

図14は、実施形態によるブラシ合成処理部64による一例の処理を示すフローチャートである。この図14のフローチャートによる処理は、描画コマンドに従った1ラインの描画毎に実行される。   FIG. 14 is a flowchart illustrating an example of processing performed by the brush composition processing unit 64 according to the embodiment. The process according to the flowchart of FIG. 14 is executed every time one line is drawn according to the drawing command.

ステップS100で、ブラシ合成処理部64は、切り替え信号に従い、写真画像の描画を行うか否かを判定する。若し、写真画像の描画を行うと判定した場合、処理がステップS101に移行される。この場合、MUX90において写真画像描画部側が選択され、描画アドレスレジスタ91、レングスレジスタ92および描画パターンバッファ93には、それぞれ写真画像描画用コマンドによる描画アドレス、描画レングスおよび描画パターンが格納される。   In step S100, the brush composition processing unit 64 determines whether to draw a photographic image according to the switching signal. If it is determined that a photographic image is to be drawn, the process proceeds to step S101. In this case, the photographic image drawing unit side is selected in the MUX 90, and the drawing address register 91, the length register 92, and the drawing pattern buffer 93 store the drawing address, drawing length, and drawing pattern by the photographic image drawing command, respectively.

ステップS101で、ブラシ合成処理部64は、メインメモリ14のバンドメモリ領域における、描画アドレスレジスタ91に格納される描画アドレスが示すアドレスに、描画パターンによる画像データを書き込む。描画パターンの書き込みがなされると、処理が後述するステップS107に移行される。   In step S <b> 101, the brush composition processing unit 64 writes the image data based on the drawing pattern to the address indicated by the drawing address stored in the drawing address register 91 in the band memory area of the main memory 14. When the drawing pattern is written, the process proceeds to step S107 described later.

なお、ブラシ合成処理回路97において、写真画像描画の際には、各ブラシパターン値#0〜#nが、全てMUX1111〜111nの選択入力端1141〜114nをそれぞれ選択する値とされ、入力された各描画パターン値#0〜#nがそのままブラシ処理後パターン値#0〜#nとして出力されるものとする。また、ステップS101の処理に伴い、描画を行ったラインを示す描画Y座標が描画Y座標レジスタ96から垂直ラインメモリ51に転送される。 In the brush composition processing circuit 97, when drawing a photographic image, each brush pattern value # 0 to #n is a value for selecting the selection input ends 114 1 to 114 n of the MUXs 111 1 to 111 n , respectively. The input drawing pattern values # 0 to #n are output as brush processed pattern values # 0 to #n as they are. Further, along with the processing in step S 101, the drawing Y coordinate indicating the drawn line is transferred from the drawing Y coordinate register 96 to the vertical line memory 51.

上述のステップS100で、写真画像描画ではないと判定した場合、処理がステップS102に移行される。ステップS102で、ブラシ合成処理部64は、ブラシオン/オフ信号に従い、ブラシ合成処理がオンとされているか否かを判定する。若し、ブラシ合成処理がオフとされていると判定した場合、処理がステップS101に移行される。この場合、MUX90においてCMYKグラフィクス描画部側が選択され、描画アドレスレジスタ91、レングスレジスタ92および描画パターンバッファ93には、それぞれCMYKグラフィクス描画用コマンドによる描画アドレス、描画レングスおよび描画パターンが格納される。ブラシ合成処理部64は、メインメモリ14のバンドメモリ領域における、描画アドレスレジスタ91に格納される描画アドレスが示すアドレスに、描画パターンによる画像データを書き込む。描画パターンの書き込みがなされると、処理が後述するステップS107に移行される。   If it is determined in step S100 described above that the drawing is not a photographic image drawing, the process proceeds to step S102. In step S102, the brush composition processing unit 64 determines whether or not the brush composition processing is turned on according to the brush on / off signal. If it is determined that the brush synthesis process is turned off, the process proceeds to step S101. In this case, the CMYK graphics drawing unit side is selected in the MUX 90, and the drawing address register 91, the length register 92, and the drawing pattern buffer 93 store drawing addresses, drawing lengths, and drawing patterns according to CMYK graphics drawing commands, respectively. The brush composition processing unit 64 writes the image data based on the drawing pattern to the address indicated by the drawing address stored in the drawing address register 91 in the band memory area of the main memory 14. When the drawing pattern is written, the process proceeds to step S107 described later.

ステップS102でブラシ合成処理がオンとされていると判定した場合、処理がステップS103に移行され、ブラシ合成処理部64は、垂直ラインメモリ51から出力される下地フラグの値の判定を行う。若し、下地フラグの値が、メインメモリ14のバンドメモリ領域における描画Y座標に対応するラインに既に描画パターンが書き込まれていることを示す値「1」であると判定した場合、処理がステップS104に移行される。   If it is determined in step S102 that the brush synthesis process is turned on, the process proceeds to step S103, and the brush synthesis processing unit 64 determines the value of the background flag output from the vertical line memory 51. If it is determined that the value of the background flag is a value “1” indicating that a drawing pattern has already been written in a line corresponding to the drawing Y coordinate in the band memory area of the main memory 14, the process proceeds to Step The process proceeds to S104.

ステップS104で、ブラシ合成処理部64は、メインメモリ14のバンドメモリ領域における、描画アドレスレジスタ91に格納される描画アドレスが示すアドレスから画像データを読み出し、読み出した画像データに基づく描画パターンをリード描画パターンとする。   In step S104, the brush composition processing unit 64 reads the image data from the address indicated by the drawing address stored in the drawing address register 91 in the band memory area of the main memory 14, and reads the drawing pattern based on the read image data. A pattern.

すなわち、フラグ合成処理回路97において、下地フラグの値に従い、各論理積回路1101〜110nにおいて下地フラグと描画パターンとの論理積が求められる。この場合、下地フラグの値が「1」とされているので、各論理積回路1101〜110nから各リード描画パターン値#0〜#nの値がそのまま各ブラシ処理後パターン値#0〜#nとして出力され、各MUX1111〜111nに入力される。そして、処理が後述するステップS106に移行される。 That is, in the flag synthesis processing circuit 97, the logical product of the background flag and the drawing pattern is obtained in each of the AND circuits 110 1 to 110 n according to the value of the background flag. In this case, since the value of the background flag is set to “1”, the values of the lead drawing pattern values # 0 to #n from the logical product circuits 110 1 to 110 n are directly used as the post-brush processing pattern values # 0 to # 0. #N is output to each of the MUXs 111 1 to 111 n . And a process transfers to step S106 mentioned later.

一方、ステップS103で、下地フラグの値が、メインメモリ14のバンドメモリ領域における描画Y座標に対応するラインに、未だ描画パターンが書き込まれていないことを示す値「0」であると判定した場合、処理がステップS105に移行される。ステップS105で、ブラシ合成処理部64は、メインメモリ14からの画像データの読み出しを行わないと共に、リード描画パターンの値を全て「0」とする。   On the other hand, when it is determined in step S103 that the value of the background flag is “0” indicating that the drawing pattern has not yet been written to the line corresponding to the drawing Y coordinate in the band memory area of the main memory 14. The process proceeds to step S105. In step S105, the brush composition processing unit 64 does not read the image data from the main memory 14, and sets all the values of the lead drawing pattern to “0”.

すなわち、フラグ合成処理回路97において、下地フラグの値に従い、各論理積回路1101〜110nにおいて下地フラグと描画パターンとの論理積が求められる。この場合、下地フラグの値が「0」とされているので、各論理積回路1101〜110nから値「0」が出力される。この値「0」が、各リード描画パターン値#0〜#nとして、各MUX1111〜111nに入力される。そして、処理がステップS106に移行される。 That is, in the flag synthesis processing circuit 97, the logical product of the background flag and the drawing pattern is obtained in each of the AND circuits 110 1 to 110 n according to the value of the background flag. In this case, since the value of the background flag is “0”, the value “0” is output from each of the AND circuits 110 1 to 110 n . This value “0” is input to each of the MUXs 111 1 to 111 n as the lead drawing pattern values # 0 to #n. Then, the process proceeds to step S106.

ステップS106で、ブラシ合成処理部64は、ステップS104またはステップS105で生成されたリード描画パターンと、描画パターンバッファ93から読み込まれた描画パターンと、ブラシパターンバッファ94から読み込まれたブラシパターンとを用いて、ブラシ合成処理を行う。   In step S106, the brush composition processing unit 64 uses the lead drawing pattern generated in step S104 or step S105, the drawing pattern read from the drawing pattern buffer 93, and the brush pattern read from the brush pattern buffer 94. To perform brush composition processing.

すなわち、ブラシ合成処理部64のブラシ合成処理回路97において、例えばMUX1111は、選択入力端1131および1141にそれぞれ入力されたリード描画パターン値#0と描画パターン値#0とを、制御入力端1121に入力されたブラシパターン値#0に従い切り替えて、ブラシ処理後パターン値#0として出力する。他のMUX1112〜111nでも、同様にしてブラシ処理後パターン値#2〜#nが出力される。 That is, in the brush composition processing circuit 97 of the brush composition processing unit 64, for example, the MUX 111 1 controls the lead drawing pattern value # 0 and the drawing pattern value # 0 input to the selection input terminals 113 1 and 114 1 respectively. switch according brush pattern value # 0 input to the end 112 1, and outputs it as a brush processed pattern value # 0. Similarly, pattern values # 2 to #n after brush processing are output for the other MUXs 111 2 to 111 n .

ステップS106でブラシ合成処理が行われると、処理はステップS107に移行される。ステップS107で、ブラシ合成処理部64は、ブラシ合成処理が施された描画パターンによる画像データを、描画アドレスレジスタ91に格納される描画アドレスに従い、メインメモリ14のバンドメモリ領域に対して書き込む。   When the brush composition process is performed in step S106, the process proceeds to step S107. In step S <b> 107, the brush composition processing unit 64 writes the image data based on the drawing pattern subjected to the brush composition processing into the band memory area of the main memory 14 in accordance with the drawing address stored in the drawing address register 91.

より具体的には、ブラシ合成処理部64は、ブラシ合成処理回路97からブラシ処理後パターンを描画パターンとして出力し、出力されたこの描画パターンをライトバッファ99を介してライト制御部101に転送する。ライト制御部101は、描画パターンと、描画アドレスレジスタ91から転送される描画アドレスと、レングスレジスタ92から転送される描画レングスとをI/F60を介してコントローラ25に送信する。メモリコントローラ25は、送信された描画パターンによる画像データを、メインメモリ14のバンドメモリ領域における、描画アドレスで示される位置に書き込む。   More specifically, the brush composition processing unit 64 outputs the brush-processed pattern from the brush composition processing circuit 97 as a drawing pattern, and transfers the output drawing pattern to the light control unit 101 via the write buffer 99. . The write control unit 101 transmits the drawing pattern, the drawing address transferred from the drawing address register 91, and the drawing length transferred from the length register 92 to the controller 25 via the I / F 60. The memory controller 25 writes the image data of the transmitted drawing pattern in the position indicated by the drawing address in the band memory area of the main memory 14.

次のステップS108で、ブラシ合成処理部64は、垂直ラインメモリ51に対し、描画Y座標に対応するアドレスに対して値「1」をセットし、図14のフローチャートによる一連の処理が終了される。   In the next step S108, the brush compositing processing unit 64 sets a value “1” for the address corresponding to the drawing Y coordinate in the vertical line memory 51, and the series of processing according to the flowchart of FIG. .

具体的には、垂直ラインメモリ51において、描画Y座標に従い対応するレジスタ121kが選択されると共に、ビットパターン生成部130で描画Y座標に基づくビットパターンが生成される。論理和回路132で、レジスタ121kの値と、ビットパターン生成部130で生成されたビットパターンとの論理和が求められ、求めた論理和の値が、レジスタ121kに書き込まれる。 Specifically, in the vertical line memory 51, along with the corresponding register 121 k is selected according to the drawing Y-coordinate, the bit pattern based on the drawing Y-coordinate in the bit pattern generator 130 is generated. The logical sum circuit 132 obtains the logical sum of the value of the register 121 k and the bit pattern generated by the bit pattern generation unit 130 and writes the calculated logical sum value to the register 121 k .

このように、実施形態では、ブラシ合成処理の際に、垂直ラインメモリ51からブラシ合成処理の対象のラインに応じて出力される下地フラグに基づき、当該ラインに未だ描画パターンが書き込まれていないと判定された場合に、メインメモリ14からの当該ラインの読み出しを行わずに、リード描画パターンの値を「0」として、ブラシ合成処理を行う。そのため、ブラシ合成処理の際のメインメモリ14からの描画パターンの読み出しを高速化することが可能である。   As described above, in the embodiment, when the brush composition process is performed, the drawing pattern is not yet written on the line based on the background flag output from the vertical line memory 51 according to the target line of the brush composition process. When the determination is made, the line is not read from the main memory 14 and the value of the lead drawing pattern is set to “0”, and the brush synthesis process is performed. Therefore, it is possible to speed up the reading of the drawing pattern from the main memory 14 during the brush composition process.

また、ライン単位でブラシ合成処理を行うため、ブラシパターンの記憶に要するメモリ容量が小さくて済むと共に、図18を用いて説明したようなブラシパターンにも対応できる。   Further, since the brush compositing process is performed in units of lines, the memory capacity required for storing the brush pattern can be reduced, and the brush pattern as described with reference to FIG. 18 can be handled.

従来技術によれば、例えば図15に例示されるような、1ページをグラフィクス画像で覆ってしまう背景画像200に対してブラシ合成処理を行う場合、例えば、2値のブラシパターンの値「1」および「0」の部分に対し、背景画像200による第1色と、背景画像200に対して合成する前景画像による第2色とをそれぞれ適用して、第1色と第2色とを切り替えて描画する。   According to the prior art, for example, when the brush synthesis process is performed on the background image 200 that covers one page with a graphics image as illustrated in FIG. 15, for example, the value “1” of the binary brush pattern The first color by the background image 200 and the second color by the foreground image to be combined with the background image 200 are applied to the “0” portion to switch between the first color and the second color. draw.

従来では、このブラシ合成処理の際に、背景画像200をリード描画パターンとしてメインメモリ14から読み込むと共に、前景画像を描画パターンとして読み込み、ブラシパターンを用いて合成して、メインメモリ14に書き戻す、リードモディファイライト処理が行われていた。このリードモディファイライト処理では、図16に例示されるように、読み出し処理において大きな遅延が生じる。一方、書き込み処理については、図17に例示されるように、読み出し処理に対して遅延が小さい。   Conventionally, at the time of this brush composition processing, the background image 200 is read from the main memory 14 as a lead drawing pattern, the foreground image is read as a drawing pattern, synthesized using the brush pattern, and written back to the main memory 14. A read-modify-write process was performed. In this read modify write process, as illustrated in FIG. 16, a large delay occurs in the read process. On the other hand, the write process has a small delay with respect to the read process, as illustrated in FIG.

実施形態では、描画パターンによる画像データが未だ書き込まれていないラインにおいて、リードモディファイライトにおける読み出し処理を省略できるので、ブラシ合成処理をより高速に実行できる。   In the embodiment, since the read process in the read-modify-write can be omitted on the line where the image data based on the drawing pattern has not yet been written, the brush composition process can be executed at a higher speed.

なお、上述の実施形態は、本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形による実施が可能である。   The above-described embodiment is a preferred embodiment of the present invention, but is not limited thereto, and various modifications can be made without departing from the scope of the present invention.

1 画像形成装置
13 AXIバス
14 メインメモリ
15 描画部
25 メモリコントローラ
50 バンドメモリ
51 垂直ラインメモリ
60 インターフェイス
61 写真画像描画部
62 コマンド解析部
63 CMYKブラフィクス描画部
64 ブラシ合成処理部
1101、1102、…、110n,131 論理積回路
1111、1112、…、111n,120,122 MUX
1211、1212、…、121k、…、121256 レジスタ
130 ビットパターン生成部
132 論理和回路
133 判定部
First image forming apparatus 13 AXI bus 14 main memory 15 drawing unit 25 a memory controller 50 the band memory 51 vertical line memory 60 Interface 61 image drawing unit 62 the command analyzing unit 63 CMYK bra fixture drawing unit 64 brush synthesis processing unit 110 1, 110 2 ,..., 110 n , 131 AND circuits 111 1 , 111 2 ,..., 111 n , 120, 122 MUX
121 1 , 121 2 ,..., 121 k ,..., 121 256 registers 130 bit pattern generation unit 132 OR circuit 133 determination unit

特許第3332165号公報Japanese Patent No. 3332165

Claims (3)

描画パターンの生成と、該描画パターンに対して合成するブラシパターンのライン単位での生成とを行う生成部と、
描画パターンがライン単位で書き込まれる第1記憶部と、
前記第1記憶部が記憶する最大のライン数を分割した分割ライン数分の、それぞれラインの位置に対応するビットをそれぞれ記憶可能な複数の第3記憶部と、該複数の第3記憶部から、前記生成部が生成した前記ブラシパターンによる合成を行うラインに対応する位置のビットを含む第3記憶部を選択する選択部と、を備える第2の記憶部と、
前記ブラシパターンと前記第1記憶部から読み出した描画パターンとを合成する合成部と、
前記第1記憶部に対し、前記生成部が生成した前記ブラシパターンによる合成を行うラインに描画パターンが書き込まれているか否かを、前記選択部で選択された第3記憶部に記憶される各ビットのうち、前記合成を行うラインに対応する位置のビットの値に基づき判定する判定部と
を有し、
前記合成部は、
前記判定部が、前記第1記憶部において前記合成を行うラインに描画パターンが書き込まれていないと判定した場合に、前記第1記憶部からの描画パターンの読み出しを行わない
ことを特徴とする画像処理装置。
A generating unit that generates a drawing pattern and generates a brush pattern to be combined with the drawing pattern in units of lines;
A first storage unit in which a drawing pattern is written in line units;
A plurality of third storage units each capable of storing bits corresponding to the positions of the lines for the number of divided lines obtained by dividing the maximum number of lines stored in the first storage unit, and the plurality of third storage units A selection unit that selects a third storage unit including a bit at a position corresponding to a line to be combined by the brush pattern generated by the generation unit, and a second storage unit
A combining unit that combines the brush pattern and the drawing pattern read from the first storage unit;
Each of the first storage units is stored in the third storage unit selected by the selection unit as to whether or not a drawing pattern is written in a line to be synthesized by the brush pattern generated by the generation unit. A determination unit that determines based on a bit value at a position corresponding to the line to be combined among the bits ;
The synthesis unit is
An image characterized by not reading out a drawing pattern from the first storage unit when the determination unit determines that a drawing pattern is not written in a line to be combined in the first storage unit. Processing equipment.
前記合成部は、
前記判定部が、前記第1記憶部において前記ライン位置に描画パターンが書き込まれていないと判定した場合に、予め定められた描画パターンを前記ブラシパターンと合成する
ことを特徴とする請求項1に記載の画像処理装置。
The synthesis unit is
The said determination part synthesize | combines a predetermined drawing pattern with the said brush pattern, when it determines with the drawing pattern not being written in the said line position in the said 1st memory | storage part. The image processing apparatus described.
描画パターンの生成と、該描画パターンに対して合成するブラシパターンのライン単位での生成とを行う生成ステップと、
描画パターンがライン単位で書き込まれる第1記憶部が記憶する最大のライン数を分割した分割ライン数分の、それぞれラインの位置に対応するビットをそれぞれ記憶可能な複数の第3記憶部から、前記生成ステップが生成した前記ブラシパターンによる合成を行うラインに対応する位置のビットを含む第3記憶部を選択する選択ステップを備え、前記第1記憶部に前記生成ステップで生成された描画パターンが書き込まれたラインを示す情報を記憶するステップと、
前記ブラシパターンと、前記第1記憶部から読み出した描画パターンとを合成する合成ステップと、
前記第1記憶部に対し、前記生成ステップにより生成した前記ブラシパターンによる合成を行うラインに描画パターンが書き込まれているか否かを、前記選択ステップにより選択された第3記憶部に記憶される各ビットのうち、前記合成を行うラインに対応する位置のビットの値に基づき判定する判定ステップと
を有し、
前記合成ステップは、
前記判定ステップが、前記第1記憶部において前記合成を行うラインに描画パターンが書き込まれていないと判定した場合に、前記第1記憶部からの描画パターンの読み出しを行わない
ことを特徴とする画像処理方法。
A generation step of generating a drawing pattern and generating a brush pattern to be combined with the drawing pattern in units of lines;
From the plurality of third storage units capable of storing bits corresponding to the positions of the respective lines corresponding to the number of divided lines obtained by dividing the maximum number of lines stored in the first storage unit in which the drawing pattern is written in line units, A selection step of selecting a third storage unit including a bit at a position corresponding to a line to be synthesized by the brush pattern generated by the generation step, and the drawing pattern generated by the generation step is written in the first storage unit Storing information indicating the selected line;
It said brush pattern, and combining steps for combining the drawing pattern read from said first storage unit,
Each of the first storage units is stored in the third storage unit selected in the selection step as to whether or not a drawing pattern is written in a line to be combined with the brush pattern generated in the generation step. A determination step of determining based on a bit value at a position corresponding to a line to be combined among the bits ,
The synthesis step includes
The image is characterized in that the drawing pattern is not read from the first storage unit when the determining step determines that the drawing pattern is not written in the line to be combined in the first storage unit. Processing method.
JP2012251672A 2012-11-15 2012-11-15 Image processing apparatus and image processing method Expired - Fee Related JP6155604B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251672A JP6155604B2 (en) 2012-11-15 2012-11-15 Image processing apparatus and image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012251672A JP6155604B2 (en) 2012-11-15 2012-11-15 Image processing apparatus and image processing method

Publications (2)

Publication Number Publication Date
JP2014099812A JP2014099812A (en) 2014-05-29
JP6155604B2 true JP6155604B2 (en) 2017-07-05

Family

ID=50941467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251672A Expired - Fee Related JP6155604B2 (en) 2012-11-15 2012-11-15 Image processing apparatus and image processing method

Country Status (1)

Country Link
JP (1) JP6155604B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4914318B2 (en) * 2007-09-14 2012-04-11 株式会社リコー Image processing apparatus, image processing system, image processing method, program, and recording medium
JP2009269341A (en) * 2008-05-09 2009-11-19 Ricoh Co Ltd Apparatus and method for processing image

Also Published As

Publication number Publication date
JP2014099812A (en) 2014-05-29

Similar Documents

Publication Publication Date Title
JP3827049B2 (en) Printer control circuit, printer and printing system
JP5862267B2 (en) Image processing apparatus, image processing method, and image forming apparatus
US6512595B1 (en) Data processing apparatus, data processing method, and medium
US20120188569A1 (en) Method of creating a printable raster image file
JP6221637B2 (en) Image processing apparatus, image processing method, and image forming apparatus
JP4564986B2 (en) Image processing apparatus, image processing method, and image processing program
JP3285930B2 (en) Image processing device
JP2010008439A (en) Device driver
JP6155604B2 (en) Image processing apparatus and image processing method
KR20010104212A (en) Method, system, program, and data structure for generating raster objects
US10192282B2 (en) Information processing device, image processing apparatus, and information processing method for high-speed translucency calculation
JP2011053263A (en) Image processing device, image processing method, image output system, program and recording medium
JP4131205B2 (en) Image processing apparatus and image processing program causing computer to execute image processing
JP4196782B2 (en) Image processing apparatus and image processing program causing computer to execute image processing
JP2002007102A (en) Printing controller and plotting controller and data processing method and storage medium
JP2004021645A (en) Image processing device and its control method
JP6667582B2 (en) Image processing apparatus, image processing method, and program
JP2004334533A (en) Image processing device and method
JPH08123939A (en) Picture processor
JP2006140597A (en) Device and method for printing control, computer program, and storage medium
JP2010183436A (en) Apparatus, system, method and program for image processing
JP2017054470A (en) Image processing device and image processing method
JP2006264257A (en) Image processing apparatus for performing image processing in band unit
JP3533657B2 (en) Printing system, printer, printer driver, and program recording medium
JP2020203432A (en) Drawing processing device, drawing processing method and drawing processing program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R151 Written notification of patent or utility model registration

Ref document number: 6155604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees