JP6146819B2 - Image correction processing apparatus - Google Patents

Image correction processing apparatus Download PDF

Info

Publication number
JP6146819B2
JP6146819B2 JP2014504548A JP2014504548A JP6146819B2 JP 6146819 B2 JP6146819 B2 JP 6146819B2 JP 2014504548 A JP2014504548 A JP 2014504548A JP 2014504548 A JP2014504548 A JP 2014504548A JP 6146819 B2 JP6146819 B2 JP 6146819B2
Authority
JP
Japan
Prior art keywords
correction
pixel data
image
line
plurality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014504548A
Other languages
Japanese (ja)
Other versions
JPWO2013136458A1 (en
Inventor
雅史 天野
雅史 天野
博史 大池
博史 大池
和美 星川
和美 星川
Original Assignee
富士機械製造株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士機械製造株式会社 filed Critical 富士機械製造株式会社
Priority to PCT/JP2012/056497 priority Critical patent/WO2013136458A1/en
Publication of JPWO2013136458A1 publication Critical patent/JPWO2013136458A1/en
Application granted granted Critical
Publication of JP6146819B2 publication Critical patent/JP6146819B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/335Transforming light or analogous information into electric information using solid-state image sensors [SSIS]
    • H04N5/357Noise processing, e.g. detecting, correcting, reducing or removing noise

Description

本発明は、撮像素子の1フレーム分(1画面分)の画素データを補正する画像補正処理装置に関する発明である。 The present invention is an invention relates to an image correction processing apparatus for correcting the pixel data of one frame of the imaging device (one screen).

従来より、撮像素子で撮像する画像の品質を向上させるために、画像歪み補正、シェーディング補正、画素欠陥補正等の様々な画像補正機能を搭載した画像処理装置が実用化されている。 Conventionally, in order to improve the quality of the image captured by the image sensor, image distortion correction, shading correction, image processing apparatus equipped with a variety of image correction function such as pixel defect correction it has been put into practical use. 特に、部品実装機に搭載した画像処理装置では、精密な位置決め精度が要求されるため、画像の歪みが大きな問題となる。 In particular, in the image processing apparatus mounted to the component mounting machine, since the precise positioning accuracy is required, the distortion of the image is a big problem. 従来の画像歪み補正技術は、予め、ドットマークが所定ピッチでマトリックス状に表示された画像歪み補正治具を撮像素子で撮像してドットマーク毎に歪み量を測定して歪み量のテーブルデータを作成して記憶しておき、撮像素子の1フレーム分の画素データを全てフレームバッファに記憶し終えてから、歪み量のテーブルデータを用いて画像の歪みを補正するようにしている(特許文献1,2参照)。 Conventional image distortion correction technique, previously, the amount of distortion by measuring the amount of strain by capturing the image distortion correcting jig to dot mark is displayed in a matrix at a predetermined pitch in the image pickup device for each dot mark table data stores created, since finished all stored in a frame buffer one frame of pixel data of the imaging device, and corrects the distortion of the image using the strain amount of the table data (Patent Document 1 , reference 2).

特開2011−180084号公報 JP 2011-180084 JP 特開2011−176458号公報 JP 2011-176458 JP

しかし、上記従来の構成では、撮像素子の1フレーム分の画素データを全てフレームバッファに記憶し終えてから、画像補正処理を行うようにしているため、画素データを記憶するバッファの回路規模が大きくなり、コスト高になると共に、画像補正処理の高速化にも限界がある。 However, in the conventional configuration, since finished all stored in frame buffer one frame of pixel data of the image pickup device, since to perform the image correction processing, large circuit scale of the buffer for storing pixel data becomes, the increase in cost, there is a limit to the speed of image correction processing.

そこで、本発明が解決しようとする課題は、低コスト化と画像補正処理の高速化を実現できる画像補正処理装置を提供することである。 An object of the present invention is to solve is to provide an image correction processing apparatus capable of realizing a cost reduction and speed of image correction processing.

上記課題を解決するために、本発明は、撮像対象物を撮像する撮像素子と、前記撮像素子の走査ライン毎に画素データを順次読み出して複数ライン分の画素データを一時的に記憶する複数のラインバッファと、 前記撮像素子を内蔵したカメラユニットに設けられ、画像歪み補正パラメータと画素欠陥補正パラメータのうちの1つ以上の画像補正パラメータを記憶した記憶手段と、前記複数のラインバッファに記憶された複数ライン分の画素データのうちの所定のラインを補正対象ラインとし、該補正対象ラインに隣接する少なくとも1つのラインの画素データを用いて、前記記憶手段に記憶されている前記画像補正パラメータに基づいて該補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行って In order to solve the above problems, the present invention includes an imaging device for imaging an imaged object, the plurality of temporarily storing the pixel data for a plurality of lines wherein the sequentially reads the pixel data for each scan line of the imaging device a line buffer, provided in the camera unit with a built-in image pickup device, the image distortion correction parameter and picture storage means for storing one or more image correction parameters of the elementary defect correction parameter stored in said plurality of line buffers the predetermined line of the pixel data for a plurality of lines which is the corrected line, using the pixel data of at least one line adjacent to the correction target line, the image correction parameter stored in the storage means performing one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the correction target line for each pixel on the basis of it 補正後の画素データを画像処理回路へ転送する画素データ補正手段とを備え、走査ラインをシフトさせて次の補正対象ラインを含む複数ライン分の画素データを前記複数のラインバッファに記憶する処理と、前記画素データ補正手段により前記補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行って前記画像処理回路へ転送する処理とを繰り返すことで前記撮像素子の1フレーム分の各ラインの画素データを順次補正して該画像処理回路へ順次転送するようにしたものである。 And a pixel data correcting means for transferring pixel data after the correction to the image processing circuit, the processing shifts the scanning line storing pixel data for a plurality of lines with the following correction target line in the plurality of line buffers by repeating the process of transferring performing one or more correction of the image distortion correction of the pixel data of the correction target line and picture element defect correction for each pixel to the image processing circuit by said pixel data correction means is obtained by the successively transferred to the image processing circuit sequentially corrects the pixel data of each line of one frame of the image sensor.

この構成では、補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行うのに必要な複数ライン分の画素データを複数のラインバッファに記憶するだけであるため、画像歪み補正と画素欠陥補正のうちの1つ以上の画像補正処理に必要なメモリ量を大幅に削減でき、メモリの回路規模を小さくできて、低コスト化を実現できる。 In this configuration, it stores a plurality of lines of pixel data required for one or more correction to make each pixel of the image distortion correction and image containing the defect correction of the pixel data of the correction target line to a plurality of line buffers since only the amount of memory required for one or more image correction processing of the image distortion correction and image containing the defect correction can be greatly reduced, and can reduce the circuit scale of the memory, costs can be reduced. しかも、複数ライン分の画素データを複数のラインバッファに記憶する処理と、補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行う処理とを並列処理できるため、画像歪み補正と画素欠陥補正のうちの1つ以上の画像補正処理に要する時間を短縮できて、画像補正処理の高速化を実現できる。 Moreover, a process of storing pixel data for a plurality of lines to a plurality of line buffers, and a process performed for each pixel of one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the correction target line since parallel processing, and can shorten the time required for one or more image correction processing of the image distortion correction and image containing the defect correction, can realize high-speed image correction processing.

更に、画像歪みを補正する場合は、 画像歪み補正パラメータである歪み補正量と画素座標との関係を設定した歪み補正量テーブルを記憶手段に記憶しておき、画素データ補正手段において、補正対象ラインの各画素の周辺の複数の画素データと前記歪み補正量テーブルから検索した歪み補正量とを用いて該補正対象ラインの各画素データを補間補正法により画像歪み補正するようにすれば良い。 Further, when correcting the image distortion, and stores the distortion correction amount table in which the relationship between the distortion correction amount and the pixel coordinates which is an image distortion correction parameter in the storage unit in advance, in the pixel data correction means, the correction target line may be such that the image distortion correction by interpolation correction method each pixel data of the correction target line using the distortion correction values retrieved from a plurality of pixel data and the distortion correction amount table near each pixel of. これにより、画像歪みを補正する処理を高速化できる。 This allows faster processing of correcting image distortion.

本発明の画像補正処理装置は、撮像素子で撮像した画像を処理する画像処理機能を搭載した様々な装置に適用でき、例えば、部品実装機等の産業用機械に適用すれば、部品実装機等の産業用機械の画像処理機能の低コスト化と高速処理化とを両立させることができる。 Image correction processing apparatus of the present invention can be applied to various devices having an image processing function of processing an image captured by the image sensor, for example, be applied to industrial machines such as component mounting apparatus, a component mounting machine, etc. it is possible to achieve both cost reduction of the image processing functions of the industrial machine and high-speed processing of.

図1は本発明の一実施例の画像補正処理装置を示すブロック図である。 Figure 1 is a block diagram illustrating an image correction processing apparatus according to an embodiment of the present invention. 図2はローリングシャッタ方式で露光する場合の画像補正処理の流れを示すフローチャートである。 Figure 2 is a flow chart showing the flow of image correction processing when the exposure in a rolling shutter method.

以下、本発明を実施するための形態を部品実装機、工作機、印刷機、検査機等の産業用機械の画像処理装置に適用して具体化した一実施例を図面を用いて説明する。 Hereinafter, the embodiments of the present invention component mounting apparatus, machine tools, printing machine, will be described with reference to the drawings an embodiment that embodies applied to the image processing apparatus of an industrial machine inspection machine or the like.

図1に示すように、撮像素子11を内蔵したカメラユニット12は、部品実装機等の産業用機械に交換可能に取り付けられる。 1, the camera unit 12 with a built-in image pickup element 11 is interchangeably mounted on an industrial machine, such as a mounter. このカメラユニット12には、不揮発性の記憶手段であるフラッシュメモリ、ROM、PROM、EPROM、EEPROM等の不揮発性メモリ13が取り付けられている。 This camera unit 12, a flash memory is a nonvolatile memory means, ROM, PROM, EPROM, volatile memory 13 such as an EEPROM is mounted. この不揮発性メモリ13には、画像歪み補正パラメータと画素欠陥補正パラメータのうちの1つ以上の画像補正パラメータが記憶されている。 The nonvolatile memory 13, one or more image correction parameter in the image distortion correction parameter and picture element defect correction parameters are stored.

一方、部品実装機等の産業用機械の画像処理装置14には、メインCPU(図示せず)の他に、プログラム可能なロジックデバイスであるFPGA(Field Programmable Gate Array )15と、フレームバッファ等を含む画像処理回路16等が設けられている。 On the other hand, the image processing apparatus 14 of the industrial machine such as a component mounting apparatus, in addition to the main CPU (not shown), and FPGA (Field Programmable Gate Array) 15 is a programmable logic device, a frame buffer, etc. such as the image processing circuit 16 which includes is provided. 尚、図1の構成例では、画像補正パラメータが記憶された不揮発性メモリ13をカメラユニット12に設けたが、これを画像処理装置14に設けた構成としても良い。 In the configuration example of FIG. 1, is provided with the nonvolatile memory 13 to the image correction parameters are stored in the camera unit 12 may be configured to provided it to the image processing apparatus 14.

FPGA15には、撮像素子11の走査ライン毎に画素データを順次読み出して複数ライン分の画素データを一時的に記憶する複数のラインバッファ17と、画素データ補正処理部18(画素データ補正手段)とが設けられている。 The FPGA 15, a plurality of line buffers 17 for temporarily storing the pixel data for a plurality of lines are sequentially read out pixel data for each scan line of the image pickup device 11, the pixel data correction processing unit 18 (the pixel data correction means) It is provided. 画素データ補正処理部18は、複数のラインバッファ17に記憶された複数ライン分の画素データのうちの中間のライン(n)を補正対象ラインとし、該補正対象ライン(n)の上下両側に隣接する合計6本のライン(n−3),(n−2),(n−1),(n+1),(n+2),(n+3)の画素データを用いて、不揮発性メモリ13に記憶されている画像歪み補正パラメータと画素欠陥補正パラメータのうちの1つ以上の画像補正パラメータに基づいて該補正対象ライン(n)の画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行って 、補正後の画素データを画像処理回路16へ転送する。 Pixel data correction processing section 18, the middle line of the pixel data for a plurality of lines stored in the plurality of line buffers 17 (n) is a correction target line, adjacent to the upper and lower sides of the correction target line (n) summing six lines (n-3), (n-2), (n-1), (n + 1), (n + 2), (n + 3) by using the pixel data stored in the nonvolatile memory 13 image distortion correction parameters and the one or more of the image containing the defect correction parameter image correction parameter to the correction target line image distortion correction and one or more of the image element defect correction of the pixel data of (n) on the basis of which are correction performed for each pixel, and transfers the pixel data after the correction to the image processing circuit 16.

例えば、画像歪みを補正する場合は、予め、画像歪み補正パラメータである歪み補正量と画素座標との関係を設定した歪み補正量テーブルとして不揮発性メモリ13に記憶しておき、画素データ補正処理部18において、補正対象ライン(n)の各画素の周辺の複数の画素データと前記歪み補正量テーブルから検索した歪み補正量とを用いて該補正対象ライン(n)の各画素データを補間補正法により画像歪み補正すれば良い。 For example, when correcting the image distortion is previously as distortion correction amount table in which the relationship between the distortion correction amount and the pixel coordinates which is an image distortion correction parameter is stored in the nonvolatile memory 13, pixel data correction processing unit in 18, the distortion correction amount and the interpolation correction method each pixel data of the correction target line (n) with which a plurality of pixel data around the pixel retrieved from the distortion correction amount table of correction target line (n) by may be image distortion correction. 補間補正法としては、例えば、バイリニア補間、バイキュービック補間、最近傍補間等のいずれかを用いれば良い。 The interpolation correction method, for example, bilinear interpolation, bi-cubic interpolation, may be used any of the nearest neighbor interpolation or the like.

FPGA15は、走査ラインをシフトさせて次の補正対象ラインを含む複数ライン(n−3)〜(n+3)の画素データを複数のラインバッファ17に記憶する処理と、画素データ補正処理部18により補正対象ライン(n)の画素データを補間補正法により補正して画像処理回路16へ転送する処理とを繰り返すことで、撮像素子11の1フレーム分の各ラインの画素データを順次補正して該画像処理回路16へ順次転送する。 FPGA15 alternately repeats by shifting the scan line to store a plurality of lines (n-3) ~ the pixel data (n + 3) into a plurality of line buffers 17, including the following correction target line, corrected by pixel data correction processing unit 18 It is corrected by interpolation correction method pixel data of the target line (n) by repeating the process of transferring to the image processing circuit 16, sequentially corrected by the image pixel data for each line of one frame of the image pickup device 11 sequentially transferred to the processing circuit 16.

尚、FPGA15に、画素データ補正処理部18から転送される補正後の画素データを所定ライン数分だけ一時的に記憶するバッファ(メモリ)を設けて、該バッファに所定ライン数分の補正後の画素データを記憶し終える毎に、該バッファから所定ライン数分の補正後の画素データを画像処理回路16へ転送するようにしても良い。 Incidentally, the FPGA 15, provided with a buffer (memory) for the the pixel data corrected by the predetermined number of lines temporarily stores transferred from the pixel data correction processing unit 18, the corrected predetermined number of lines in the buffer each finishes storing pixel data may be transferred from the buffer pixel data after correction of a predetermined number of lines to the image processing circuit 16. このようにすれば、画像処理装置14のメインCPUへの割り込み回数を削減しつつ高速な補正処理を行うことができる。 Thus, while reducing the number of interrupts to the main CPU of the image processing apparatus 14 can perform high-speed correction process.

撮像素子11の電子シャッタは、走査ライン毎に順次シャッタを切るローリングシャッタを用いても良いし、1フレーム同時にシャッタを切るグローバルシャッタを用いても良い。 An electronic shutter of the image pickup device 11 may be used a rolling shutter to cut successively shutter for each scanning line may be used a global shutter to cut a frame at the same time the shutter.

図2は、ローリングシャッタ方式で露光する場合の画像補正処理の流れを示すフローチャートである。 Figure 2 is a flow chart showing the flow of image correction processing when the exposure in a rolling shutter method. ローリングシャッタ方式で走査ライン毎に順次シャッタを切って露光して、該走査ラインの画素データを、例えば、1列目のラインバッファ17に記憶し(ステップ101)、前回処理時に1列目のラインバッファ17に記憶されていたラインの画素データを2列目のラインバッファ17にシフトさせる。 By exposing cut sequentially shutter for each scanning line in a rolling shutter method, the pixel data of the scanning lines, for example, stored in the first column of the line buffer 17 (step 101), the first column in the previous processing line shifting the pixel data of the line that has been stored in the buffer 17 to the second column of the line buffer 17. 前回処理時に「N」列目のラインバッファ17に記憶されていたラインの画素データは、「N+1」列目のラインバッファ17にシフトされる。 Pixel data of the line that has been stored in the "N" th column of the line buffer 17 in the previous process is shifted to the "N + 1" th column of the line buffer 17. 前回処理時に最終列のラインバッファ17に記憶されていたラインの画素データは、廃棄される。 Pixel data of the line that has been stored in the last column of the line buffer 17 in the previous process is discarded.

走査ラインの画素データを1列目のラインバッファ17に取り込む毎に、中間のラインバッファ17に記憶された補正対象ライン(n)の上下両側に隣接する合計6つのライン(n−3),(n−2),(n−1),(n+1),(n+2),(n+3)の画素データを用いて該補正対象ライン(n)の画素データを補間補正により補正して(ステップ102)、補正後の画素データを画像処理回路16へ転送する(ステップ103)。 Each capturing pixel data of a scanning line in the first column of the line buffer 17, a total of six lines vertically adjacent to each side of the correction target line stored in the middle of the line buffer 17 (n) (n-3), ( n-2), is corrected by interpolation correcting the pixel data of the (n-1), (n + 1), (n + 2), (n + 3) by using the pixel data the correction target line (n) (step 102), transferring pixel data after the correction to the image processing circuit 16 (step 103).

以上の処理を走査ラインを1ラインずつシフトさせて繰り返すことで、撮像素子11の1フレーム分の各ラインの画素データを順次補正して該画像処理回路16へ順次転送する。 By repeating is shifted by one line scanning line above processes sequentially transfers sequentially corrects the pixel data of each line of one frame of the image sensor 11 to the image processing circuit 16.

尚、グローバルシャッタ方式で露光する場合は、露光は最初に1回行うだけで良い。 In the case of exposing the global shutter system, the exposure need only perform the first one.
以上説明した本実施例によれば、補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行うのに必要な複数ライン分の画素データを複数のラインバッファ17に記憶するだけであるため、画像歪み補正と画素欠陥補正のうちの1つ以上の画像補正処理に必要なメモリ量を大幅に削減でき、メモリの回路規模を小さくできて、低コスト化を実現できる。 According to the embodiment described above, a plurality of plurality of lines of pixel data required one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the correction target line to carry out for each pixel since only stored in the line buffer 17, the amount of memory required to one or more image correction processing of the image distortion correction and image containing the defect correction can be greatly reduced, and can reduce the circuit scale of the memory, low cost can be realized. しかも、複数ライン分の画素データを複数のラインバッファ17に記憶する処理と、補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行う処理とを並列処理できるため、画像歪み補正と画素欠陥補正のうちの1つ以上の画像補正処理に要する時間を短縮できて、画像補正処理の高速化を実現できる。 Moreover, a process of storing pixel data for a plurality of lines to a plurality of line buffers 17, a process performed for each pixel of one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the correction target line the order to be parallel processing, and can shorten the time required for one or more image correction processing of the image distortion correction and image containing the defect correction, can realize high-speed image correction processing.

尚、ラインバッファ17の数は7列に限定されず、例えば3列、5列等であっても良い。 The number of the line buffer 17 is not limited to seven columns, for example three columns, may be 5 rows like. また、補正対象ラインを複数設定して、複数の補正対象ラインの画素データを補正するようにしても良い。 Further, the correction target line set up multiple, it may be corrected pixel data of a plurality of correction target line.

その他、本発明は、部品実装機、工作機、印刷機、検査機等の産業用機械に限定されず、撮像素子で撮像した画像を処理する画像処理機能を搭載した様々な装置に適用できる等、要旨を逸脱しない範囲内で種々変更して実施できる。 In addition, the present invention is a component mounting machine, machine tools, printing machines, is not limited to industrial machinery inspection machine or the like, or the like that can be applied to various devices having an image processing function of processing an image captured by the image sensor , it can be variously modified without departing from the gist.

11…撮像素子、12…カメラユニット、13…不揮発性メモリ(記憶手段)、14…画像処理装置、15…FPGA、16…画像処理回路、17…ラインバッファ、18…画素データ補正処理部(画素データ補正手段) 11 ... imaging device, 12 ... camera unit, 13 ... nonvolatile memory (storage means), 14 ... image processing apparatus, 15 ... FPGA, 16 ... image processing circuit, 17 ... line buffer 18 ... pixel data correction processing unit (pixel data correction means)

Claims (3)

  1. 撮像対象物を撮像する撮像素子と、 An imaging element for imaging an imaged object,
    前記撮像素子の走査ライン毎に画素データを順次読み出して複数ライン分の画素データを一時的に記憶する複数のラインバッファと、 A plurality of line buffers for temporarily storing the pixel data for a plurality of lines are sequentially read out pixel data for each scan line of the image sensor;
    前記撮像素子を内蔵したカメラユニットに設けられ、画像歪み補正パラメータと画素欠陥補正パラメータのうちの1つ以上の画像補正パラメータを記憶した記憶手段と、 Provided in the camera unit with a built-in image pickup device, comprising: storage means for storing the one or more image correction parameter in the image distortion correction parameter and picture element defect correction parameters,
    前記複数のラインバッファに記憶された複数ライン分の画素データのうちの所定のラインを補正対象ラインとし、該補正対象ラインに隣接する少なくとも1つのラインの画素データを用いて、前記記憶手段に記憶されている前記画像補正パラメータに基づいて該補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行って 、補正後の画素データを画像処理回路へ転送する画素データ補正手段とを備え、 走査ラインをシフトさせて次の補正対象ラインを含む複数ライン分の画素データを前記複数のラインバッファに記憶する処理と、前記画素データ補正手段により前記補正対象ラインの画素データの画像歪み補正と画素欠陥補正のうちの1つ以上の補正を画素毎に行って前記画像処理回路へ転送する処 The predetermined line of the pixel data for a plurality of lines stored in the plurality of line buffers as the correction target line, using the pixel data of at least one line adjacent to the correction target line, stored in the storage means one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the correction target line to go to each pixel based on the image correction parameter being, the image processing circuit pixel data after correction and a pixel data correction means to be transferred to, by shifting the scanning lines and processing for storing pixel data for a plurality of lines with the following correction target line in the plurality of line buffers, wherein the correction by said pixel data correction means processing to be transferred to the image processing circuit of one or more correction in the image distortion correction and image containing the defect correction of the pixel data of the target line to go to each pixel 理とを繰り返すことで前記撮像素子の1フレーム分の各ラインの画素データを順次補正して該画像処理回路へ順次転送することを特徴とする画像補正処理装置。 Image correction processing apparatus characterized by sequentially transferred to the image processing circuit sequentially corrects the pixel data of each line of one frame of the image sensor by repeating the sense.
  2. 前記記憶手段は、前記画像歪み補正パラメータである、画像歪みを補正するための歪み補正量と画素座標との関係を設定した歪み補正量テーブルを記憶し、 Said storage means, said an image distortion correction parameter, and stores the distortion correction amount table in which the relationship between the distortion correction amount and the pixel coordinates for correcting the image distortion,
    前記画素データ補正手段は、前記補正対象ラインの各画素の周辺の複数の画素データと前記歪み補正量テーブルから検索した歪み補正量とを用いて該補正対象ラインの各画素データを補間補正法により画像歪み補正することを特徴とする請求項1に記載の画像補正処理装置。 It said pixel data correction means, by interpolation correction method each pixel data of the correction target line using the distortion correction values ​​retrieved from a plurality of pixel data and the distortion correction amount table near each pixel of the correction target line image correction processing apparatus according to claim 1, characterized in that the image distortion correction.
  3. 前記カメラユニットは、部品実装機に交換可能に搭載されていることを特徴とする請求項1又は2に記載の画像補正処理装置。 Said camera unit, an image correction processing apparatus according to claim 1 or 2, characterized in that it is replaceably mounted on the component mounting machine.
JP2014504548A 2012-03-14 2012-03-14 Image correction processing apparatus Active JP6146819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/056497 WO2013136458A1 (en) 2012-03-14 2012-03-14 Image correction processing device

Publications (2)

Publication Number Publication Date
JPWO2013136458A1 JPWO2013136458A1 (en) 2015-08-03
JP6146819B2 true JP6146819B2 (en) 2017-06-14

Family

ID=49160427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014504548A Active JP6146819B2 (en) 2012-03-14 2012-03-14 Image correction processing apparatus

Country Status (2)

Country Link
JP (1) JP6146819B2 (en)
WO (1) WO2013136458A1 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154288A (en) * 1997-11-19 1999-06-08 Matsushita Electric Works Ltd Fire sensor and fitting method therefor
JP3104868B2 (en) * 1997-11-25 2000-10-30 富士ゼロックス株式会社 Image processing apparatus
JP2001101396A (en) * 1999-09-30 2001-04-13 Toshiba Corp Processor and method for correcting image distortion and medium with program performing image distortion correction processing stored therein
JP3986877B2 (en) * 2002-04-26 2007-10-03 株式会社リコー Image processing apparatus
JP3897247B2 (en) * 2002-05-16 2007-03-22 富士フイルム株式会社 Optical distortion correction method and correction unit
JP4772281B2 (en) * 2003-07-28 2011-09-14 オリンパス株式会社 Image processing apparatus and image processing method
JP4919836B2 (en) * 2006-03-01 2012-04-18 パナソニック株式会社 An image processing apparatus for performing distortion correction of the image, the distortion correction method for an imaging apparatus and an image
JP5455123B2 (en) * 2010-03-03 2014-03-26 富士機械製造株式会社 Capturing an image processing apparatus mounter
JP5299383B2 (en) * 2010-08-20 2013-09-25 株式会社Jvcケンウッド Image correction device and an image correction method

Also Published As

Publication number Publication date
JPWO2013136458A1 (en) 2015-08-03
WO2013136458A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US7071966B2 (en) Method of aligning lens and sensor of camera
CN101543056B (en) Image stabilization using multi-exposure pattern
JP4309345B2 (en) Techniques to modify the image field data
JP4235539B2 (en) Image composition apparatus and an image configuring
US7844134B2 (en) Image processor and camera system for correcting image distortion
US7714892B2 (en) Systems, devices and methods for digital camera image stabilization
WO2004066619A1 (en) Image processing device and method, recording medium, and program
JP5161706B2 (en) Imaging apparatus and a control method thereof
US20040126035A1 (en) Symmetric type image filter processing apparatus and program and method therefor
US8411998B2 (en) Method and apparatus providing perspective correction and/or image dewarping
JP4658711B2 (en) Motion vector detecting apparatus and method
CN1251485C (en) Camera device
JP2000131240A (en) Pattern comparing method, and device for visual inspection
JP5424835B2 (en) Image processing apparatus, image processing method
JP4329409B2 (en) Shading correction circuit of the electronic camera
EP1736927B1 (en) Image generation device and method for vehicle
JP2009164857A (en) Image data processing method, and image processing apparatus
US8792028B2 (en) Image sensor apparatus and method for line buffer efficient lens distortion correction
JP4802944B2 (en) Interpolation calculation device
JP2005287661A (en) Radiographic imaging apparatus
EP2421250B1 (en) Image correction apparatus and image correction method
EP1978729A3 (en) Image processing apparatus, control method therefor, and program
US8248505B2 (en) Imaging device for adding pixel signals having different timing
JP2012075060A5 (en)
US8514302B2 (en) Image processing equipment and digital camera that filter noise

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160323

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160509

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170511

R150 Certificate of patent or registration of utility model

Ref document number: 6146819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350