JP6079518B2 - 演算処理装置及び演算処理装置の制御方法 - Google Patents
演算処理装置及び演算処理装置の制御方法 Download PDFInfo
- Publication number
- JP6079518B2 JP6079518B2 JP2013188579A JP2013188579A JP6079518B2 JP 6079518 B2 JP6079518 B2 JP 6079518B2 JP 2013188579 A JP2013188579 A JP 2013188579A JP 2013188579 A JP2013188579 A JP 2013188579A JP 6079518 B2 JP6079518 B2 JP 6079518B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- gate
- thread
- request
- arithmetic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/522—Barrier synchronisation
Description
本発明の実施形態における演算処理装置は、実行状態(Active状態)になっている複数のスレッド間の進行差を許容できる範囲内に収めるようにスレッドの進行を制御する。そこで、本実施形態における演算処理装置は、ループ状に配した複数(2つ以上)のゲートを用意し、実行状態にある複数のスレッドの各々で一定処理毎にゲートを指定してゲートの状態を読み出す。各スレッドでは、指定するゲートを順番に循環するように一定処理毎に切り替える。
12 コア
13 バス
14 ゲート管理部
15 カウンタ制御部
16 ゲート状態保持部
17 テーブル
18 カウンタ
21 コア
22 プライベートキャッシュ部
23 共有キャッシュ部
24 メモリコントローラ
Claims (4)
- ループ状に配した複数のゲートの情報を保持し、前記ゲートの状態を第1の状態にするとき、前記第1の状態にするゲートに対して1つ後に配した前記ゲートの状態を第2の状態にし、前記第2の状態にしたゲートに対する状態の読み出しの最初の要求から所定の時間が経過したとき、前記要求で指定された前記ゲートの状態を前記第1の状態にする進行制御部と、
複数のスレッドで処理を実行し、各スレッドで一定処理毎に、前記複数のゲートの内の1つの前記ゲートを指定して前記進行制御部からゲートの状態を読み出し、指定した前記ゲートの状態が前記第1の状態であれば次の処理を実行し、指定した前記ゲートの状態が前記第1の状態でなければ第1の状態になるまで次の処理の実行を待機する命令実行部とを有することを特徴とする演算処理装置。 - 前記進行制御部は、
前記第2の状態にしたゲートに対する状態の読み出しの最初の要求からカウント動作を開始するカウンタを有し、
前記カウンタの値が所定の値になったとき、前記要求で指定された前記ゲートの状態を前記第1の状態にすることを特徴とする請求項1記載の演算処理装置。 - 前記進行制御部は、
前記第2の状態にしたゲートに対する状態の読み出しの最初の要求から所定の時間が経過する前に、前記要求で指定されたゲートに対して1つ前に配した前記ゲートに対する状態の読み出しの要求があった場合、前記要求で指定された前記ゲートの状態を前記第1の状態にするまでの期間を延長することを特徴とする請求項1又は2記載の演算処理装置。 - 複数のスレッドで処理を実行する命令実行部を有する演算処理装置の制御方法において、
前記演算処理装置の進行制御部が、ループ状に配した複数のゲートの情報を保持し、前記ゲートの状態を第1の状態にするとき、前記第1の状態にするゲートに対して1つ後に配した前記ゲートの状態を第2の状態にし、前記第2の状態にしたゲートに対する状態の読み出しの最初の要求から所定の時間が経過したとき、前記要求で指定された前記ゲートの状態を前記第1の状態にし、
前記命令実行部が、各スレッドで一定処理毎に、前記複数のゲートの内の1つの前記ゲートを指定して前記進行制御部からゲートの状態を読み出し、指定した前記ゲートの状態が前記第1の状態であれば次の処理を実行し、指定した前記ゲートの状態が前記第1の状態でなければ第1の状態になるまで次の処理の実行を待機することを特徴とする演算処理装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013188579A JP6079518B2 (ja) | 2013-09-11 | 2013-09-11 | 演算処理装置及び演算処理装置の制御方法 |
US14/475,089 US9626230B2 (en) | 2013-09-11 | 2014-09-02 | Processor and control method of processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013188579A JP6079518B2 (ja) | 2013-09-11 | 2013-09-11 | 演算処理装置及び演算処理装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015055994A JP2015055994A (ja) | 2015-03-23 |
JP6079518B2 true JP6079518B2 (ja) | 2017-02-15 |
Family
ID=52626860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013188579A Active JP6079518B2 (ja) | 2013-09-11 | 2013-09-11 | 演算処理装置及び演算処理装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9626230B2 (ja) |
JP (1) | JP6079518B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2560059B (en) * | 2017-06-16 | 2019-03-06 | Imagination Tech Ltd | Scheduling tasks |
GB2563587B (en) | 2017-06-16 | 2021-01-06 | Imagination Tech Ltd | Scheduling tasks |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003108392A (ja) | 2001-09-28 | 2003-04-11 | Fujitsu Ltd | 同期プログラムおよび同期方法 |
US7137118B2 (en) * | 2002-09-27 | 2006-11-14 | Texas Instruments Incorporated | Data synchronization hardware primitive in an embedded symmetrical multiprocessor computer |
US20050198475A1 (en) * | 2004-02-06 | 2005-09-08 | Infineon Technologies, Inc. | Thread selection unit and method to fairly allocate processor cycles in a block multithreaded processor |
US7890735B2 (en) * | 2004-08-30 | 2011-02-15 | Texas Instruments Incorporated | Multi-threading processors, integrated circuit devices, systems, and processes of operation and manufacture |
JP2006268070A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Ltd | 並列化コンパイル処理方法及び並列化されたオブジェクトコードを実行する並列計算機 |
US7945911B1 (en) * | 2005-06-03 | 2011-05-17 | Oracle America, Inc. | Barrier synchronization method and apparatus for work-stealing threads |
EP1977314A1 (en) * | 2006-07-21 | 2008-10-08 | Sony Service Centre (Europe) N.V. | Demodulator device and method of operating the same |
TW200943175A (en) | 2008-01-17 | 2009-10-16 | Nec Corp | Synchronization control method and information processing device |
JP5428617B2 (ja) * | 2009-07-28 | 2014-02-26 | 富士通株式会社 | プロセッサ及び演算処理方法 |
US20120284729A1 (en) * | 2011-05-03 | 2012-11-08 | Microsoft Corporation | Processor state-based thread scheduling |
-
2013
- 2013-09-11 JP JP2013188579A patent/JP6079518B2/ja active Active
-
2014
- 2014-09-02 US US14/475,089 patent/US9626230B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9626230B2 (en) | 2017-04-18 |
US20150074682A1 (en) | 2015-03-12 |
JP2015055994A (ja) | 2015-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9824011B2 (en) | Method and apparatus for processing data and computer system | |
US20240004790A1 (en) | Coordinated garbage collection in distributed systems | |
Bojnordi et al. | PARDIS: A programmable memory controller for the DDRx interfacing standards | |
JP2017526996A5 (ja) | ||
US9336564B2 (en) | GPU enabled database systems | |
US20140359225A1 (en) | Multi-core processor and multi-core processor system | |
US9141173B2 (en) | Thread consolidation in processor cores | |
US10372493B2 (en) | Thread and/or virtual machine scheduling for cores with diverse capabilities | |
TW201443783A (zh) | 在單一指令多執行緒處理器上以函數呼叫編譯或執行時間執行一分叉-會合資料平行程式的系統及方法 | |
JP2002163238A5 (ja) | ||
US20120005457A1 (en) | Using software-controlled smt priority to optimize data prefetch with assist thread | |
JP2012150583A5 (ja) | ||
JP6079518B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
Madhu et al. | Compiling HPC kernels for the REDEFINE CGRA | |
WO2015096031A1 (zh) | 线程共享资源分配方法及装置 | |
JP6074932B2 (ja) | 演算処理装置及び演算処理方法 | |
Bojnordi et al. | A programmable memory controller for the DDRx interfacing standards | |
KR20140081206A (ko) | 컴퓨터 시스템 | |
Karnagel et al. | Limitations of intra-operator parallelism using heterogeneous computing resources | |
JP2017016250A (ja) | バリア同期装置、バリア同期方法及びプログラム | |
Ilyas et al. | Use of Symmetric Multiprocessor Architecture to achieve high performance computing | |
KR20080043349A (ko) | 멀티-스레딩된 프로세서 구조 | |
JP2020126477A (ja) | 電子制御装置 | |
Das et al. | Performance analysis of a multi-tenant in-memory data grid | |
WO2017080021A1 (en) | System and method for hardware multithreading to improve vliw dsp performance and efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6079518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |