JP6072708B2 - デバイス - Google Patents
デバイス Download PDFInfo
- Publication number
- JP6072708B2 JP6072708B2 JP2014022192A JP2014022192A JP6072708B2 JP 6072708 B2 JP6072708 B2 JP 6072708B2 JP 2014022192 A JP2014022192 A JP 2014022192A JP 2014022192 A JP2014022192 A JP 2014022192A JP 6072708 B2 JP6072708 B2 JP 6072708B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stack
- gate
- polar
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 116
- 229910002601 GaN Inorganic materials 0.000 claims description 110
- 230000004888 barrier function Effects 0.000 claims description 44
- 239000012212 insulator Substances 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 27
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 14
- 239000011777 magnesium Substances 0.000 claims description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 177
- 238000000034 method Methods 0.000 description 28
- 230000010287 polarization Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 26
- 230000008901 benefit Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 11
- 230000009977 dual effect Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 108091006149 Electron carriers Proteins 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- -1 magnesium nitride compound Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は包括的には窒化ガリウム（ＧａＮ：Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）系高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に関し、より詳細には、複数の導電チャネルを用いるトランジスタに関する。
高電子移動度トランジスタ（ＨＥＭＴ）は、ヘテロ構造ＦＥＴ（ＨＦＥＴ：Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ＦＥＴ）又は変調ドープＦＥＴ（ＭＯＤＦＥＴ：Ｍｏｄｕｌａｔｉｏｎ−Ｄｏｐｅｄ ＦＥＴ）トランジスタとしても知られており、積重された半導体層を含む。それらの層の厚み、構成及び材料は、異なるタイプのトランジスタでは異なる。ＨＥＭＴスタックは、狭いバンドギャップを有する別の材料上に広いバンドギャップの半導体層を成長させた１つの層を含むことができる。異なるバンドギャップを有する２つの材料の接合はヘテロ接合として知られている。
本明細書において用いられるときに、ヘテロ接合は、異種の結晶性半導体又は他の材料からなる２つの層又は領域間に生じる界面である。一般的に用いられる材料の組み合わせは、ＧａＡｓとＡｌＧａＡｓの組み合わせであり、２次元電子ガス（２ＤＥＧ：Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）を生成するために変調ドーピングの導入を伴う。用いられる別の材料の組み合わせは、ＧａＮとＡｌＧａＮの組み合わせであり、２ＤＥＧを生成するために分極電荷の導入を伴う。材料の組み合わせの選択は、応用形態によって異なる場合がある。
半導体は、移動する電子（又は正孔）を与える不純物をドープして導通できるようにする。しかしながら、それらの電子は、電子を生成するために用いられる不純物（ドーパント）との衝突によって減速される。ＨＥＭＴはヘテロ接合を用いて生成された高移動度電子を使用することを通じて、これを回避する。ヘテロ接合は、非常に高い濃度の高移動度の伝導電子を有する非常に薄い層を形成できるようにし、それにより、チャネルに非常に低い固有抵抗、すなわち、高い電子移動度を与えることができる。
窒化ガリウム（ＧａＮ）を利用するＨＥＭＴは、高電力において良好に機能する。本明細書において用いられるときに、トランジスタに適したＧａＮ材料は、二元材料、三元材料又は四元材料を含むことができる。
図１は、−３Ｖのしきい値電圧を有するように設計することができる、特許文献１に記載されている従来のＧａＮ ＨＥＭＴデバイスの一例を示す。層１０はＳｉＣ、サファイア、Ｓｉ又はＧａＮ等の基板であり、層１１はＧａＮバッファであり、層１２はＡｌＧａＮであり、一例としてＡｌ組成が２０％である（Ａｌ０．２Ｇａ０．８Ｎ）。層１１及び１２はいずれもＧａ面材料である。ゲート下の２ＤＥＧを空乏化させ、それにより、デバイスをターンオフするために、負のゲート電圧が必要とされる。
ＧａＮ ＨＥＭＴデバイスは、１つのＩＩＩ族窒化物半導体本体を含むことができ、その上に少なくとも２つのＩＩＩ族窒化物層が形成されている。ＩＩＩ族窒化物層１２、例えば、ＡｌＧａＮを形成する材料は、バッファ層１１、例えば、ＧａＮを形成する材料よりも広いバンドギャップを有する。隣接するＩＩＩ族窒化物層内の異なる材料から生じる分極電界（ｐｏｌａｒｉｚａｔｉｏｎ ｆｉｅｌｄ）が、２つの層の接合部９付近に、具体的にはバンドギャップが狭い方の層内に、導電性の２次元電子ガス（２ＤＥＧ）領域を誘発する。２ＤＥＧ領域又はチャネルは、複数の図面を通して、破線として示される。それらの層のうち、その中を通って電流が導通される層がチャネル層である。本明細書において、電流搬送チャネル、すなわち、２ＤＥＧチャネルが位置する、狭い方のバンドギャップ層がチャネル層と呼ばれる。また、そのデバイスはゲート電極１８と、ゲート電極１８のそれぞれの側にソース電極及びドレイン電極１６、１７とを含む。デバイスを通して電流を導通できるようにする、ゲートとドレインとの間、及びゲートとソースとの間の領域はアクセス領域７である。ゲート電極１８下の領域はゲート領域６である。
ＧａＮデバイスの設計の改善は、シングルゲートシングルチャネルＧａ極性ＧａＮ系ＨＥＭＴに重点を置いている。しかしながら、従来のＧａ極性ＨＥＭＴは通常、エンハンスメントモード（Ｅモード：Ｅｎｈａｎｃｅｍｅｎｔ−ｍｏｄｅ）デバイスを作製する際に、ゲートリセス構造、フッ素を用いた処理（Ｆ−ｔｒｅａｔｍｅｎｔ）又はキャッピング層のような高度なプロセス技法を必要とする。それらの技法は、ゲート領域下の２ＤＥＧを空乏化させることができるが、制御性という課題又は格子にダメージを与えるという問題を抱えている。
Ｎ極性ＧａＮ ＨＥＭＴは逆の分極電界を有しており、低いアクセス抵抗を有するシングルチャネルＥモードデバイスを作製する際に、特に低電圧で動作する場合にＧａ極性デバイスよりも好都合である可能性がある。例えば、特許文献２を参照されたい。しかしながら、Ｎ極性デバイスの性能が高められても、Ｎ極性ＧａＮ ＨＥＭＴの場合の低バイアス電圧下での駆動電流は、最新技術のＧａ極性ＧａＮ ＨＥＭＴよりも小さい。駆動電流に関するこの制約は、ＲＦ増幅能力を劣化させ、デバイスの出力電力密度を制限する。
非特許文献１に記載されているデプレッションモードシングルゲートダブルチャネルＧａ極性ＧａＮ ＨＥＭＴは、各ＧａＮ層においてチャネルを生成するが、両方のチャネル上でゲート制御を欠いており、電源障害保護の応用形態には適していない。
それゆえ、ＨＥＭＴデバイスの電流駆動能力、出力電力性能及びゲート制御性を改善することが必要とされている。
Ｒｏｎｇｍｉｎｇ Ｃｈｕ著「ＡｌＧａＮ−ＧａＮ Ｄｏｕｂｌｅ−Ｃｈａｎｎｅｌ ＨＥＭＴｓ」（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ． ５２， Ｎｏ． ４， Ｐａｇｅ ４３８， Ａｐｒｉｌ ２００５）
本発明の目的は、電流容量が向上した高電子移動度トランジスタ（ＨＥＭＴ）のようなデバイスを提供することである。幾つかの実施形態の更なる目的は、多チャネル伝導経路を有するＨＥＭＴデバイスを提供することである。幾つかの実施形態の更なる目的は、電流容量を維持しながら、低電圧において動作するＨＥＭＴを提供することである。幾つかの実施形態の更なる目的は、対称及び非対称両方のゲート制御を有し、自在にチャネル伝導経路を生成するＨＥＭＴを提供することである。幾つかの実施形態の更なる目的は、Ｅモード／Ｄモード、又は混成Ｅモード及びＤモードのいずれかで動作するＨＥＭＴを提供することである。
本発明の幾つかの実施形態は、異なる極性の窒化物スタックを用いて、ソースとドレインとの間の伝導経路の少なくとも一部を形成する複数のチャネルを有するＨＥＭＴを作り出すことができるという認識に基づく。具体的には、ＨＥＭＴのスタックが異なる極性を有する場合には、同じ極性のスタックによって形成されたチャネルの干渉とは対照的に、チャネル間の干渉が最小限に抑えられる。
幾つかの実施形態では、各スタックは対応する極性のＧａＮ層及びオプションの障壁層を含む。チャネルは、ＧａＮ層及び障壁層から形成されるヘテロ接合によって、又はゲートとＧａＮ層との間の容量性関係によって形成することができる。各スタックにおいてデュアルチャネルを形成する結果、１つのデバイス内に複数のチャネルが生成される。さらに、デバイス内の各チャネルの量子閉じ込めに起因して、チャネル干渉が抑圧される。
ゲート誘電体材料及び厚みを注意深く選択することが好都合であることが更に認識される。これは、ゲート誘電体層の特性が、ゲートとＧａＮ層との間の容量性結合を制御する際のゲート電圧に関連するためである。例えば、幾つかの実施形態では、表面ゲート誘電体層の等価酸化膜厚は、金属−絶縁体−酸化物静電容量に反比例する。注意深く選択することによって、最小電圧が、２ＤＥＧチャネルを制御するのに十分であり、かつ反転キャリアチャネルを作り出し、制御するのに十分であるのを確実にすべきである。
幾つかの実施形態は、デュアルチャネル間の干渉を回避する最適な厚みまで、スタックの層厚を最小化することを利用する。これは、デュアルゲート及びシングルゲートの両方の複数チャネルデバイスの場合に実行することができる。
ゲートを自在に制御することによって、複数のチャネルが生成されることが更に認識される。これは、チャネル生成がゲートに印加される電圧の関数であるためである。ダブルゲート構造を用いる本発明の幾つかの実施形態では、対称ゲート制御又は非対称ゲート制御を適用することによって、異なるゲートバイアスにおいて、種々の数のチャネルを誘発することができる。シングルゲート構造を用いる本発明の幾つかの実施形態では、異なる電圧においてゲート制御を適用することによって、種々の数のチャネルを生成することができる。
したがって、１つの実施形態が、デバイスであって、電子電荷を送り出すソースと、電子電荷を受け取るドレインと、ソースとドレインとの間の伝導経路の少なくとも一部を与える第１のスタックであって、第１のスタックは第１の極性の第１の１組の層を含み、第１の１組は第１の極性の第１の窒化ガリウム（ＧａＮ）層を含む、第１のスタックと、ソースとドレインとの間の伝導経路の少なくとも一部を与える第２のスタックであって、第２のスタックは第２の極性の第２の１組の層を含み、第２の１組は第２の極性の第２の窒化ガリウム（ＧａＮ）層を含み、第１の極性は第２の極性とは異なる、第２のスタックと、デバイスの動作中に、伝導経路が第１のＧａＮ層内に形成される第１の２次元電子ガス（２ＤＥＧ）チャネルと、第２のＧａＮ層内に形成される第２の２ＤＥＧチャネルとを含むように電子電荷の伝導を制御するために、少なくとも第１のスタックに動作可能に接続される少なくとも１つのゲートと、を備える、デバイスを開示する。
別の実施形態が、高電子移動度トランジスタ（ＨＥＭＴ）であって、伝導経路を通して電子電荷を送り出すソースと、電子電荷を送り出すソースと、電子電荷を受け取るドレインと、ソースとドレインとの間の伝導経路の少なくとも一部を与える第１のスタックであって、第１のスタックは第１の極性の第１の１組の層を含み、第１の１組は第１の極性の第１の窒化ガリウム（ＧａＮ）層を含む、第１のスタックと、ソースとドレインとの間の伝導経路の少なくとも一部を与える第２のスタックであって、第２のスタックは第２の極性の第２の１組の層を含み、第２の１組は第２の極性の第２の窒化ガリウム（ＧａＮ）層を含み、第１の極性は第２の極性とは異なる、第２のスタックと、第１のスタックに電気的に接続される第１のゲートと、第２のスタックに電気的に接続される第２のゲートと、第１のゲートの第１の電圧と第２のゲートの第２の電圧とを制御するコントローラであって、伝導経路はコントローラによって選択された第１の電圧及び第２の電圧に基づいて生成される種々の数のチャネルを含む、コントローラと、を備える、高電子移動度トランジスタを開示する。
更に別の実施形態が、高電子移動度トランジスタ（ＨＥＭＴ）の動作を制御する方法であって、ＨＥＭＴのソースからドレインに電子電荷を送り出すのに必要とされる伝導経路のチャネル数を決定することと、必要とされるチャネル数を生成するためにＨＥＭＴの少なくとも１つのゲートに適用されることになる制御モードを決定することと、ゲートに電圧を印加するコマンドを生成することと、
を含む方法を開示する。方法のステップはプロセッサによって実行される。
を含む方法を開示する。方法のステップはプロセッサによって実行される。
これにより、電流容量が向上した高電子移動度トランジスタ（ＨＥＭＴ）のようなデバイスと、多チャネル伝導経路を有するＨＥＭＴデバイスと、電流容量を維持しながら、低電圧において動作するＨＥＭＴと、対称及び非対称両方のゲート制御を有し、自在にチャネル伝導経路を生成するＨＥＭＴと、Ｅモード／Ｄモード、又は混成Ｅモード及びＤモードのいずれかで動作するＨＥＭＴを提供することができる。
図２Ａは本発明の幾つかの実施形態に従って設計されたデバイス２００の概略図を示す。そのデバイスは、電子キャリアを送り出すソース２０１と、電子キャリアを受け取るドレイン２０２とを含む高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。また、そのデバイスは、ソースとドレインとの間の伝導経路の少なくとも一部を提供する、異なる極性の２つのスタック、すなわち、第１のスタック２１０及び第２のスタック２２０も含む。また、そのデバイスは、第１のスタックと第２のスタックとの間に堆積された中間層２０７と、電子電荷の伝導を制御するために少なくとも第１のスタックに動作可能に接続される少なくとも１つのゲート２０５とを含むことができる。
種々の実施形態において、第１のスタック及び第２のスタックは、ヘテロ接合における分極差に起因して２次元電子ガス（２ＤＥＧ）チャネルを生成する窒化ガリウム（ＧａＮ）を含むヘテロ構造である。例えば、ゲート２０５は、デバイスの動作中に、伝導経路が第１のＧａＮ層２６９内に形成された第１の２次元電子ガス（２ＤＥＧ）チャネル２７９と、第２のＧａＮ層２６８内に形成された第２の２ＤＥＧチャネル２７８とを含むように、電子電荷の伝導を制御する。
本発明の幾つかの実施形態は、異なる極性の窒化物スタックを用いて、ソースとドレインとの間の伝導経路の少なくとも一部を形成する複数のチャネルを有するＨＥＭＴを作り出すことができるという認識に基づく。
例えば、１つの極性を有するデバイス構造、例えば、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ／ＧａＮ構造を用いて、１つの伝導経路の２つのチャネルまでを生成することができる。さらに、単一極性構造は制御するのが難しく、１つの制御モード、例えば、Ｄモードしか有することができない。対照的に、異なる極性のスタックを備えるデバイスは、チャネル数を増やすことができ、制御能力を改善することができる。
種々の絶縁体技法を用いることによって、異なる極性の２つのスタックを統合して、４つまでのチャネルを作り出すことができる。異なる極性の異なるスタックに属するチャネル間の干渉は、同じ極性のスタックによって形成されたチャネルに比べて低減することができる。
したがって、本発明の種々の実施形態において、第１のスタック２１０は第１の極性の第１の１組の層を含み、すなわち、第１の１組は、第１の極性の第１のＧａＮ層２６９及び関連する分極層を含み、第２のスタック２２０は第２の極性の第２の１組の層を含み、すなわち、第２の１組は、第２の極性の第２のＧａＮ層２６８及び関連する分極層を含む。上記の認識によれば、第１の極性は第２の極性とは異なる。例えば、第１のスタックはＧａ極性、例えば、ウルツ鉱［０００１］Ｇａ極性からなることができ、第２のスタックは、Ｎ極性、例えば、
Ｎ極性からなることができる。スタックの極性は入れ替えることができる。
種々の実施形態において、デバイスの設計及び目的に基づいて、中間層２０７のタイプが選択される。窒化物スタックを分離する絶縁体は、伝導経路を生成する自在ゲート制御のためにバンドを工学的に操作する２つの半独立システムを提供する。例えば、一実施形態では、中間層は、窒化アルミニウム／酸化アルミニウム（ＡｌＮ／ＡｌＯｘ）絶縁体のような絶縁体を含む。一実施形態では、極性反転を達成し、２つの異なるスタックの独立した動作を維持するために、中間層の厚みは少なくとも５ｎｍである。
代替の実施形態では、極性反転は、プラズマ支援分子ビームエピタキシー法によって成長した窒化マグネシウム化合物によって達成される（Ｍｇ＋Ｎ処理と呼ばれる）。Ｍｇ＋Ｎ処理によれば、上層を成長させるためにバッファ層を導入することなく、逆極性のＧａＮスタックを付着させることができる。この実施形態によれば、両方のスタックにおいてチャネル生成を単一のゲートによって同期して制御できるようになる。
ゲートの誘電体材料の厚み、及び／又はスタックの厚み及び構造が適切に選択される場合には、ゲートとスタックの層との間の容量性関係が、伝導経路の更なるチャネル、すなわち反転キャリアチャネルを作り出すことができることが更に認識される。したがって、本発明の幾つかの実施形態では、デバイス２００の動作中に、伝導経路は４つまでのチャネル、すなわち、２つまでの２ＤＥＧチャネル２７８及び２７９と、２つまでの反転キャリアチャネル２７６及び２７７とを含むことができる。
本発明の幾つかの実施形態では、そのデバイスは２つのゲート、例えば、第１のスタックに電気的に接続される第１のゲート２０５と、第２のスタックに電気的に接続される第２のゲート２０６とを含む。この実施形態によれば、対応するスタックの中にチャネルを生成するのをより良好に制御できるようになる。さらに、これらの実施形態によれば、デバイスを対称に、及び非対称に制御できるようになり、すなわち、第１のゲート及び第２のゲートの対称制御及び非対称制御の両方を用いるＨＥＭＴを提供できるようになる。対称制御中、第１のゲート及び第２のゲートに供給される電圧は同じである。非対称制御中、第１のゲートに供給される電圧は第２のゲートに供給される電圧とは異なる。対称制御及び非対称制御によって、伝導経路の種々の数のチャネルを作り出すことができるようになる。
例えば、一実施形態では、デバイス２００は、第１のゲートの第１の電圧及び第２のゲートの第２の電圧を制御するコントローラ５００に動作可能に接続される。伝導経路は、コントローラによって選択される第１の電圧及び第２の電圧に従って生成される種々の数のチャネルを含む。種々の数のチャネルは、下から上に数えて、第１のＧａＮ層内に形成される第１の２次元電子ガス（２ＤＥＧ）チャネル、第１のスタックの第２のＧａＮ層内に形成される第２の２ＤＥＧチャネル、並びに第１のＧａＮ層内に形成される第１の反転キャリアチャネル及び第２のスタックの第２のＧａＮ層内に形成される第２の反転キャリアチャネルからなる群から選択される４つまでのチャネルを含む。
上記のように、第１及び第２の２ＤＥＧチャネルは、ヘテロ接合によって第１及び第２のＧａＮ層内に形成され、第１の反転キャリアチャネルは第１のゲートと第１のＧａＮ層との間の容量性関係によって形成され、第２の反転キャリアチャネルは、第２のゲートと第２のＧａＮ層との間の容量性関係によって形成される。伝導経路を通して電子キャリアを送る種々の数のチャネルを有するＨＥＭＴは、応用形態によっては好都合である。
幾つかの実施形態では、ゲートの誘電体層の等価酸化膜厚は、反転キャリアチャネルを形成する金属−絶縁体−酸化物静電容量に反比例する。コントローラは、２ＤＥＧチャネル及び反転キャリアチャネルを作り出し、制御するのに十分な最小電圧を求める。また、表面ゲート誘電体及びゲート電子材料は、ゲート漏れを防ぐだけの十分なショットキー障壁高を確立するように選択される。ＧａＮ層の厚みを注意深く選択することが好都合であることが更に認識される。これは、ゲート電界浸透が層厚に反比例するためである。例えば、シングルゲート多チャネルデバイスの種々の実施形態において、第１のスタックのＧａＮ層厚を薄くすると、第２のスタックのＧａＮ層内のチャネルのゲート制御が強化される。
図２Ｂは、本発明の一実施形態に従って設計されるデバイス２００の概略図を示す。この実施形態のデバイス２００において、第１のスタック２１０は、Ｇａ極性ＧａＮスタックを含み、第２のスタック２２０は、Ｎ極性ＧａＮスタックを含む。第１のスタック２１０は、Ｇａ極性バッファ層２１５と、Ｇａ極性バッファ層上に堆積された第１のＧａ極性障壁層２１４と、第１のＧａ極性障壁層上に堆積されたＧａ極性ＧａＮ層２１３と、Ｇａ極性ＧａＮ層上に堆積された第２のＧａ極性障壁層２１２と、第２のＧａ極性障壁層上に堆積された第１の絶縁体層２１１とを含む。層の他の変形形態も可能である。
同様に、第２のスタック２２０は、第２の絶縁体層２２１と、第２の絶縁体層上に堆積された第１のＮ極性障壁層２２２と、第１のＮ極性障壁層上に堆積されたＮ極性ＧａＮ層２２３と、Ｎ極性ＧａＮ層上に堆積された第２のＮ極性障壁層２２４と、第２のＮ極性障壁層上に堆積されたＮ極性ＧａＮバッファ層２２５とを含む。中間層２３０はＮ極性及びＧａ極性の両方のＧａＮスタックを１つのデバイス内に統合する。ＧａＮチャネル層内のチャネル生成のために、２つのゲート２４１及び２４２が利用される。
ＧａＮ層２２３及び２１３はチャネル層である。デバイス２００の対称動作中又は非対称動作中に、Ｇａ極性ＧａＮ層２１３内に１つの２次元電子ガス（２ＤＥＧ）チャネル２６０が形成され、Ｎ極性ＧａＮ層２２３内に別の２次元電子ガス（２ＤＥＧ）チャネル２６１が形成される。チャネル２６０、２６１は、ソースとドレインとの間の伝導経路の少なくとも一部を形成する。したがって、デバイス２００は、デュアル２ＤＥＧチャネル伝導経路であるため、電流容量を高めることができる。
図３Ａは、本発明の別の実施形態に従って設計されるデバイス３００の概略図を示す。デバイス３００は、Ｎ極性ＧａＮスタック３１０及びＧａ極性ＧａＮスタック３２０を含む。スタック３１０は、絶縁体層３１１と、表面分極障壁層３１２と、ＧａＮチャネル層３１３と、背面分極障壁３１４と、バッファ層３１５とを含む。同様に、スタック３２０は、絶縁体３２１と、表面分極障壁３２２と、ＧａＮチャネル層３２３と、背面分極障壁３２４と、バッファ層３２５とを含む。中間層３３０は、Ｇａ極性及びＮ極性両方のＧａＮスタックを１つのデバイス内に統合する。ＧａＮチャネル層内でチャネルを生成するために、２つのゲート３４１及び３４２が利用される。デバイス３００の対称動作又は非対称動作中に、Ｎ極性層３１０内に反転キャリアチャネル３６０及び２次元電子ガス（２ＤＥＧ）チャネル３５０を形成することができる。Ｇａ極性層３２０内に別の反転キャリアチャネル３６１及び２次元電子ガス（２ＤＥＧ）チャネル３５１を形成することができる。チャネル３５０、３５１、３６０、３６１はソースとドレインとの間の伝導経路の少なくとも一部を形成する。
反転キャリアチャネル３６０、３６１は、３４１／３１１／３１２／３１３層及び／又は３４２／３２１／３２２／３２３層によって形成される金属−絶縁体−半導体（ＭＩＳ：Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタにおいて印加されるゲート電圧に起因する。したがって、デバイス３００は、より大きな電流容量を有することができ、４つの取り得るチャネルの生成のゲート制御によって決まる特定のチャネル数を有することができる。
図３Ｂは、本発明の別の実施形態による、ダブルゲート多チャネルＨＥＭＴデバイス３０１を示す。この実施形態では、ゲート−ソース間スタック３７０、３７１及びゲート−ドレイン間スタック３８０、３８１がそれぞれ挿入される。表面反転キャリアチャネルのためにソース及びドレインを接続する完全な伝導経路（Ｎ極性スタックの場合のチャネル３６０、３６６及び３６７と、Ｇａ極性スタックの場合のチャネル３６１、３６８及び３６９とを含む）を確保するために、領域３７０、３７１、３８０及び３８１の表面に極浅ドーピング３９０が適用される。
同様に、障壁層も延長領域内に延長され、２ＤＥＧチャネル３５６、３５７、３５８及び３５９を誘発し、完全な伝導経路を形成する。表面ドーピングの拡散深度は数ナノメートルで制御され、表面反転キャリアチャネルと２ＤＥＧチャネルとの間の重なりを最小化できることに留意されたい。延長領域３７０、３７１、３８０及び３８１の長さは、対称、非対称のいずれかとすることができる。ゲート−ドレイン間領域を長くすると、漏れ電流を少なくすることができ、ゲートエッジのドレイン側におけるピーク電界を緩和し、デバイス絶縁破壊性能を改善することができる。
デバイス２００及び３００の場合、障壁層の厚みを選択することによって、ダブルゲート極性反転ＧａＮ ＨＥＭＴは、Ｅモード／Ｄモード動作又は混成Ｅモード及びＤモード動作のいずれかを提供できることが更に認識される。したがって、本発明の幾つかの実施形態は、所定のモードに基づいて障壁層の厚みを選択する。
図４は、本発明の実施形態に従って設計されたデバイス４００の概略図を示す。デバイス４００は、Ｎ極性ＧａＮスタック４１０及びＧａ極性ＧａＮスタック４２０を含む。スタック４１０は、ゲート絶縁体４１１と、表面分極障壁４１２と、ＧａＮチャネル層４１３と、背面分極障壁４１４とを含む。
同様に、スタック４２０は、表面分極障壁４２２と、ＧａＮチャネル層４２３と、背面分極障壁４２４と、バッファ層４２５とを含む。中間層４３０は、特定の処理によって達成される薄いドーピング層を含む。例えば、一実施形態では、ドーピング層はＭｇ＋Ｎ処理によって形成される。他の実施形態は異なる技法を用いる。ドーピング層は、Ｇａ極性及びＮ極性両方のＧａＮスタックを１つのデバイス内に統合する。ＧａＮチャネル層内でチャネルを生成するためにゲート４４０が電圧印加される。固定電荷を調整し、極性反転界面において分極電荷を相殺するためにＭｇ＋Ｎ処理を選択することによって、デバイス内に複数のチャネルを生成することができる。Ｎ極性ＧａＮ層では、反転チャネル４５０及び２ＤＥＧチャネル４６０を誘発することができ、一方、Ｇａ極性ＧａＮ層では、２ＤＥＧチャネル４６１のみを誘発することができる。
この実施形態では、２ＤＥＧチャネル４６０及び４６１はそれぞれ、界面４２６及び４２７において対応するヘテロ接合によって形成される量子井戸内に閉じ込められる。反転キャリアチャネル４５０は、４４０／４１１／４１２／４１３によって形成されるＭＩＳキャパシタにおいて印加されるゲート電圧に起因する。したがって、複数のチャネルが生成されるので、デバイス４００は電流容量を高めることができる。また、ゲート制御によって決まる特定の数のチャネルを生成することができる。
デバイス４００において、スタック４１０及び４２０の配置は入れ替えることができる。しかしながら、シングルゲート多チャネルデバイスの場合、Ｇａ極性スタック４２０の上にＮ極性スタック４１０を配置することによって、Ｇａ極性スタックがＮ極性スタックの上に配置される構造に比べて、より良好にチャネルをゲート制御することができる。図４に示されるデバイスの設計では、２つの２ＤＥＧチャネル４６０と４６１との間の電圧降下は２つの薄い障壁層にのみ関連するので、２つのチャネルのより良好な同期ゲート制御を与える。
障壁層の選択はチャネル生成を変更する。例えば、２ｎｍ／２０ｎｍ／２ｎｍＮ極性スタック４１０及び３ｎｍ／２０ｎｍ／３ｎｍＧａ極性スタック４２０を備えるシングルゲート多チャネルデバイスは、Ｎ極性ＧａＮ層内に１つの反転チャネル、及びＧａ極性ＧａＮ層内に１つの２ＤＥＧチャネルのみを作り出すことができる。これは、Ｇａ極性表面障壁層４２２のより強い分極が、Ｎ極性ＧａＮ層４１３内の２ＤＥＧチャネル生成に及ぼすＮ極性背面障壁４１４の影響を相殺するためである。
Ｎ極性ＧａＮ層４１３を薄くすることは、Ｎ極性及びＧａ極性ＧａＮ層（４１３及び４２３）内の両方の２ＤＥＧチャネルのゲート制御を強化する。例えば、２ｎｍ／１０ｎｍ／２ｎｍＮ極性スタック４１０及び２ｎｍ／２０ｎｍ／２ｎｍＧａ極性スタック４２０を備えるシングルゲート多チャネルデバイスは、Ｎ極性ＧａＮ層及びＧａ極性ＧａＮ層内の２ＤＥＧチャネル、それぞれ４６０及び４６１に加えて、Ｎ極性ＧａＮ層内に別の反転チャネル４５０を生成することができる。これは、障壁分極が等しく、表面層厚が薄い場合、２ＤＥＧ生成が同期し、チャネル位置における電界が強化されるためである。
図５は、本発明の幾つかの実施形態に従って設計されたＨＥＭＴの動作を制御する方法の流れ図を示す。その方法は、例えば、プロセッサを用いて、コントローラ５００によって実施することができる。コントローラ５００はＨＥＭＴの内部モジュールとすることができるか、又は別のデバイスとして実施することができる。
方法５００は、ＨＥＭＴのソースからドレインに電子電荷を送り出すのに必要とされるチャネルの数を決定する（５１０）。例えば、チャネルの数は、目標電流値と、デバイスの材料、製造プロセス及び構造のような半導体特性とに基づいて決定することができる。次に、その方法は、必要とされるチャネル数を生成するためにＨＥＭＴの少なくとも１つのゲート及びドレイン端子に適用されることになる制御モードを決定する（５２０）。次に、上記の制御モードを適用するコマンドが生成される（５３０）。制御モードは、ソース接地端子を基準にしたゲートバイアス電圧及びドレイン供給電圧を含む。都合の良いことに、この方法によれば、種々の数のチャネルを生成するために、ゲートを独立制御できるようになる。
必要とされるチャネル数は電圧によって異なり、ヘテロ接合によって形成される２次元電子ガス（２ＤＥＧ）チャネル、及びＨＥＭＴの少なくとも１つの層とＨＥＭＴのゲートとの間の容量性関係によって形成される反転キャリアチャネルの１つ又は組み合わせを含む。例えば、反転キャリアチャネルを導入すると、チャネル数が増加する。反転チャネルを生成するために、幾つかの実施形態は、ＭＩＳ構造を最適化することによって、ゲート静電容量を大きくする。
図６Ａは、本発明の幾つかの実施形態に従って設計されたＨＥＭＴのデバイス構造を決定する方法の流れ図を示す。その方法はパワーデバイスの仕様６００から開始し、その仕様は、トランジスタタイプ、絶縁破壊電圧、電力容量、電力効率等の１つ又は組み合わせを含むことができる。その仕様を用いて、必要とされるチャネル数を規定するために（６０２）、正規化された電流駆動能力６０１が決定される。また、デバイス動作モード６１１、例えば、Ｅモード又はＤモードが決定され、それにより、ＧａＮ分極スタック６０３を規定することができる。
ステップ６０２及び６０３の結果によって、スタック層形成６１３及びゲート制御モード６０４が決定される。幾つかの実施形態では、判定基準に従ってデバイスの構造を決定することができる（６０５）。例えば、非対称ゲート制御又は４チャネルデバイスは、ダブルゲート垂直極性反転ヘテロ構造（ＶＰＩＨ：ｖｅｒｔｉｃａｌ ｐｏｌａｒｉｔｙ ｉｎｖｅｒｓｉｏｎ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）を必要とし、結果として構造６０６が生じることができる。一方、対称ゲート制御の場合、シングルゲート及びダブルゲートＶＰＩＨ６０７を用いることができる。２ＤＥＧチャネル及び反転チャネルを組み合わせることによって、多チャネルが実現される。
図６Ｂは、上記のような多チャネルＨＥＭＴを設計する方法６８０を示す。ＨＥＭＴが設計された後に、それに応じて、そのＨＥＭＴを製造することができる（６４０）。上記のＮ極性層及びＧａ極性層の仕様がステップ６１０において選択される。デバイス動作モードステップ６２０では、絶縁体層及び障壁層の両方の分極材料、厚みがデバイスのモード６２１又は６２５に応じて決定される（６２３、６２７）。幾つかの実施形態は、しきい値電圧調整のためのトラップ及び固定電荷を含む、層の表面条件も決定する。
動作条件ステップ６３０中に、限定はしないが、ドレイン−ゲート長、絶縁体層長及び絶縁体材料の選択を含む、ドレインバイアス仕様６５０が決定される（６５５）。
絶縁破壊電圧を高めるために、限定はしないが、デバイスの全長、ゲート長、Ｎ極性及びＧａ極性厚、絶縁体の材料及び厚み並びに障壁の選択を含む、ドレイン電流仕様６６０が決定される（６６５）。
限定はしないが、絶縁体材料及び絶縁体厚、並びにＮ極性層厚及びＧａ極性層厚の選択を含む、ゲートバイアス仕様６７０が決定される（６７５）。先に論じられたように、デバイス構成要素を選択するときに、デバイス性能仕様の中でトレードオフを行う必要がある。方法６００の幾つかのステップはプロセッサを用いて決定される。
例えば、一実施形態では、動作中にゲートに印加される電圧に応じて、絶縁体層の厚みが選択される。言い換えると、絶縁体層は、動作のためのゲート電圧の範囲を設定するしきい値電圧に関連付けることができる。
反転キャリアチャネル生成及び底部２ＤＥＧチャネル生成の物理現象は、それらのチャネルが同じ層内で作り出されるという事実にもかかわらず異なる。２ＤＥＧ構成要素のしきい値電圧は、最新技術では、プロセス技法及び経験のみによって調整することができる。十分な反転キャリアを誘発するために、一実施形態は、以下のように定義されるしきい値電圧ＶＴに達するゲートバイアスを誘発する。
ただし、ΦｍｓはゲートとＧａＮとの間の仕事関数差であり、Ｑｆは絶縁体層内の固定電荷であり、Ｃｉは絶縁体誘電体の全静電容量であり、ΨＢはＧａＮ材料によって決定される固有変数であり、ＮＡはＧａＮ層表面と誘電体層との間の界面における正味の分極電荷密度の値であると見なされる。特定のゲート誘電体及びゲート材料が選択されるとき、ＮＡ、ΨＢ及びΦｍｓの値は固定され、その後、その調整作業は、ゲート絶縁体の成長厚及び品質次第である。
幾つかの実施形態では、絶縁体層の厚みは絶縁体層材料の誘電率の比例関数である。例えば、厚いゲート絶縁体厚若しくは低い誘電率材料によって、又はプロセスによって導入される負の界面電荷によって静電容量が小さい場合、デュアルチャネルを形成するために大きなゲートバイアスが印加される必要がある。一方、金属−絶縁体−半導体静電容量の増加又は正の電荷量の増加の結果として、２ＤＥＧではなく、反転キャリアチャネルを早期に生成することができるようになるが、それはＥモード動作に影響を及ぼし、望ましくないリーク電流による電力消費を引き起こす恐れがある。
駆動電流を更に改善するために、幾つかの実施形態によって、ＧａＮ層厚の垂直方向への伸縮及び最適化が検討される。ＧａＮ層厚を薄くすると、表面反転キャリア密度があまり影響を及ぼされなくなるが、２ＤＥＧとゲート電極との間の距離が短くなることによってゲートバイアスによって課せられる電界が強くなることに起因して、２ＤＥＧ密度が増加する。
図７Ａは、Ｅモードダブルゲート多チャネルデバイス２００のバンド図を示しており、サンドイッチスタック２１２／２１３／２１４及び２２２／２２３／２２４を用いるとき、２ＤＥＧはゼロバイアスにおいてゲート層下で空乏化される。層２１２及び２２２はそれぞれ、他の対応する分極障壁層２１４及び２２４によって、誘発された２ＤＥＧ２６０及び２６１を空乏化する。バンド図に関して、これらの層２１２及び２２２は、ゲートバイアスが印加されないときに電子の蓄積を回避するために、量子井戸７２０及び７２１を電子擬フェルミ準位７１０から離れるように持ち上げる役割を果たす。
印加されるゲートバイアスが十分に高い正の値まで更に増加するにつれて、Ｎ極性及びＧａ極性スタック内の量子井戸７２０及び７２１（図７Ｂに示される）は最終的に電子擬フェルミ準位７１０に入り込む。図７Ｂは、４Ｖゲートバイアスにおけるデバイスの伝導帯図を示す。擬フェルミ準位より低い量子井戸は、２ＤＥＧチャネル２６０及び２６１を示す。
図７Ｃ及び図７ＤはダブルゲートダブルチャネルＨＥＭＴの利点を更に示すグラフである。例えば、１つの利点は、小さなしきい値電圧にある。図７Ｃに示されるように、その入力特性は、ダブルゲートダブルチャネルデバイスが、低電圧Ｅモード動作に適している１．６Ｖのしきい値電圧を有することを実証する。別の利点は、ドレイン電流の上昇にある。図７Ｄに示されるように、低電圧バイアス（Ｖｇｓ＝４Ｖ及びＶｄｓ＝４Ｖ）において、デュアルチャネルの正規化された最大ドレイン電流は約３．０Ａ／ｍｍに達し、その値は同じバイアス条件下での従来のシングルチャネルデバイスの最大電流容量のほぼ４倍である。駆動電流の増加は、障壁層及び複数の２ＤＥＧチャネルに起因して分極が強くなることによって与えられる。
ドレイン電流のこの更なる増加は、欠陥を低減し、それゆえ、散乱を低減することができる界面条件の改善によって達成することもできる。この界面条件は、製造中の欠陥を最小限に抑えるエピ層の分子ビームエピタキシー成長によって改善することができる。
図８Ａ及び図８Ｂは、複数の２ＤＥＧチャネル３５０、３５１及び他の可能な反転チャネル３６０、３６１の場合に、印加されるゲートバイアスが更に増加するにつれて、Ｎ極性及びＧａ極性スタック内の量子井戸が電子擬フェルミ準位に次第に接近し、ゲート電圧が特定の値に達すると、最終的に電子擬フェルミ準位に入り込むことを示す。３１１及び３１２を含む最適化されたゲート誘電体層の場合、ゲート誘電体層の等価酸化膜厚が最小化されるとき、ＧａＮ表面伝導帯も下方に曲がることができる。擬フェルミ準位より低い量子井戸８２３及び８２４は２ＤＥＧチャネル３５０及び３５１を示す。ゲート絶縁体スタック界面における量子井戸８２５及び８２６は、反転チャネル３６０及び３６１を示す。フェルミ準位８１０及びバンドプロファイル８２０及び８２１は、エネルギーバンドプロファイルが、印加されるバイアスとともに如何に変更されたかを示す。
図８Ｃ及び図８Ｄは、シングルチャネルＨＥＭＴデバイスを上回るダブルゲート多チャネルＨＥＭＴ３０１の利点を更に示すグラフである。例えば、１つの利点は、小さなしきい値電圧にある。図８Ｃに示されるように、その入力特性は、ダブルゲート多チャネルデバイスが、低電圧Ｅモード動作に適している１．０Ｖのしきい値電圧を有することを実証する。別の利点は、ドレイン電流の上昇にある。図８Ｄに示されるように、低電圧バイアス（Ｖｇｓ＝４Ｖ及びＶｄｓ＝４Ｖ）において、デュアルチャネルの正規化された最大ドレイン電流は約４．６Ａ／ｍｍに達し、その値は同じバイアス条件下でのシングルチャネルデバイスの最大電流容量のほぼ６倍である。駆動電流の増加は、障壁層、反転チャネルの導入、並びに更なる２ＤＥＧ及び反転導電経路対に起因して分極が強くなることによって与えられる。さらに、デバイス３０１の場合、反転キャリアチャネル３６０及び３６１が２ＤＥＧチャネル３５０及び３５１から分離されるので、各チャネルの閉じ込めが電子キャリア移動度の減少を最小化する。Ｇａ極性及びＮ極性両方のＧａＮ層内で、各層の厚みを最適化して、チャネルの良好な閉じ込めを達成し、キャリア移動度低下を最小化できることにも留意されたい。
表面反転キャリアチャネル構成要素、又は底部２ＤＥＧシートチャネル構成要素、又はその両方を工学的に操作することによって電流容量を更に改善することができる。例えば、表面反転キャリアチャネルの電流駆動能力は、界面の状態、電子密度及びキャリア閉じ込めに関連付けられる。界面状態は上記の方法を用いて改善することができる。電子密度は、層厚を薄くすることを通して電界を強くすることによって、又はヘテロ接合において分極差を大きくすることによって高めることができる。
２ＤＥＧ電流伝導度は、障壁層に対して高濃度にドープされている広いバンドギャップの分極材料を用いることによって高めることもできる。広いバンドギャップの分極材料は、より大きな正味の分極差を生成し、それにより、界面３２６及び３２７の近くで、より多くの２ＤＥＧを誘発すると予想される。２ＤＥＧチャネル電流構成要素の向上は、ＧａＮ層を垂直方向に伸縮することによって果たすこともできる。後者の方法は、垂直方向において小さな抵抗を有する、垂直方向に伸縮されるＧａＮ層を利用する。この伸縮は底面３２６及び３２７における電界変調を強化し、それゆえ、２ＤＥＧシートの反転密度を高めることにつながる。
図９Ａは、Ｅモードシングルゲート多チャネルデバイス４００のバンド図を示しており、サンドイッチスタック４１１／４１２／４１３及び４２２／４２３／４２４を用いるとき、２ＤＥＧはゼロバイアスにおいてゲート層下で空乏化される。層４１２及び４２２はそれぞれ、他の対応する分極障壁層４１４及び４２４によって、誘発された２ＤＥＧ４６０及び４６１を空乏化する。バンド図に関して、これらの層４１２及び４２２は、ゼロバイアスのときに電子の蓄積を回避するために、量子井戸９２０及び９２１をフェルミ準位９１０から離れるように持ち上げる役割を果たす。
反転チャネル４５０及び２ＤＥＧチャネル４６１を含む多チャネルの場合、印加されるゲートバイアスが十分に高い正の値に増加するにつれて、Ｇａ極性スタック内の量子井戸９２１（図９Ｂに示される）は最終的に電子擬フェルミ準位９１１に入り込む。しかしながら、Ｇａ極性障壁層４２２のより強い分極が、量子井戸９２０が擬フェルミ準位に達するのを防ぐ。この場合、Ｎ極性ＧａＮスタック内で２ＤＥＧチャネル４６０を生成することはできない。しかし、強いゲートバイアスが印加されることに起因して、ＧａＮ表面伝導帯９２２が下方に曲がる。この曲がるプロセスは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の表面反転層形成に類似である。十分に高い正の電圧が印加されるとき、表面界面近くのＧａＮ層内に負の電荷が蓄積される。最初に、この電荷は、絶縁体−半導体界面から開始する半導体の空乏に起因する。この空乏層幅は、ゲート電圧の増加とともに更に大きくなるが、ＧａＮ層の厚みによって制限される。ゲート電圧を更に増加させると、その界面において表面伝導帯９２２がフェルミ準位に向かって曲がっていく。
２ＤＥＧチャネル４６０、４６１及び別の可能な反転チャネル４５０を含む多チャネルの場合、印加されるゲートバイアスが更に増加するにつれて、Ｎ極性及びＧａ極性スタック内の量子井戸９２６及び９２７（図９Ｃに示される）が、電子擬フェルミ準位７１６に次第に接近し、ゲート電圧が特定の値に達すると、最終的に擬フェルミ準位に入り込む。４１１及び４１２を含む最適化されたゲート誘電体層の場合、ゲート誘電体層の等価酸化膜厚が最小化されるときに、ＧａＮ表面伝導帯９２８も下方に曲がることができる。このシナリオでは、Ｎ極性ＧａＮ ＨＥＭＴの場合、この表面反転キャリアチャネル４５０は、底部界面に近い２ＤＥＧチャネル４６０から分離される。
図９Ｄ及び図９ＥはシングルゲートダブルチャネルＨＥＭＴの利点を更に示すグラフである。例えば、１つの利点は、小さなしきい値電圧にある。図９Ｄに示されるように、その入力特性は、シングルゲート多チャネルデバイスが、低電圧Ｅモード動作に適している０．２２Ｖのしきい値電圧を有することを実証する。別の利点は、駆動電流の上昇にある。図９Ｅに示されるように、低電圧バイアス（Ｖｇｓ＝５Ｖ及びＶｄｓ＝４Ｖ）において、デュアルチャネルの正規化された最大ドレイン電流は約２．１Ａ／ｍｍに達し、その値は同じバイアス条件下での従来のシングルチャネルデバイスの最大電流容量のほぼ２倍である。駆動電流の増加は、Ｇａ極性スタック内で生成される２ＤＥＧチャネル４６１に加えて、Ｎ極性ＧａＮスタック内の反転チャネル４５０の導入によって与えられる。
図９Ｆ及び図９Ｇはシングルゲート多チャネルＨＥＭＴの利点を更に示すグラフである。例えば、１つの利点は、小さなしきい値電圧にある。図９Ｆに示されるように、その入力特性は、シングルゲート多チャネルデバイスが、低電圧Ｅモード動作に適している０．２４Ｖのしきい値電圧を有することを実証する。別の利点は、ドレイン電流の上昇にある。図９Ｇに示されるように、低電圧バイアス（Ｖｇｓ＝５Ｖ及びＶｄｓ＝４Ｖ）において、デュアルチャネルの正規化された最大ドレイン電流は約３．２Ａ／ｍｍに達し、その値は同じバイアス条件下での従来のシングルチャネルデバイスの最大電流容量のほぼ３倍である。駆動電流の増加は、Ｎ極性及びＧａ極性両方のＧａＮ層内の２つの２ＤＥＧチャネル４６０及び４６１、並びにＮ極性ＧａＮ層内の反転チャネル４５０の導入によって与えられる。Ｎ極性ＧａＮ層４１３内で、Ｎ極性ＧａＮ層の厚みを最適化して、各チャネルの閉じ込めを達成し、キャリア移動度低下を最小化できることも指摘されるべきである。
Claims (10)
- デバイスであって、
電子電荷を送り出すソースと、
前記電子電荷を受け取るドレインと、
前記ソースと前記ドレインとの間の伝導経路の少なくとも一部を与える第１のスタックであって、前記第１のスタックは第１の極性の第１の１組の層を含み、前記第１の１組は前記第１の極性の第１の窒化ガリウム層を含む、第１のスタックと、
前記ソースと前記ドレインとの間の前記伝導経路の少なくとも一部を与える第２のスタックであって、前記第２のスタックは第２の極性の第２の１組の層を含み、前記第２の１組は前記第２の極性の第２の窒化ガリウム層を含み、前記第１の極性は前記第２の極性とは異なる、第２のスタックと、
前記第１のスタックと前記第２のスタックとの間に堆積される中間層と、
前記デバイスの動作中に、前記伝導経路が前記第１の窒化ガリウム層内に形成される第１の２次元電子ガスチャネルと、前記第２の窒化ガリウム層内に形成される第２の２次元電子ガスチャネルとを含むように、前記電子電荷の伝導を制御する、少なくとも前記第１のスタックに動作可能に接続される少なくとも１つのゲートと、
を備える、デバイス。 - 前記中間層は、窒化アルミニウム／酸化アルミニウム絶縁体を含む、
請求項１に記載のデバイス。 - 前記中間層は、ドーピング層を含む、
請求項１に記載のデバイス。 - 前記ドーピング層は、マグネシウム＋窒化処理によって形成される、
請求項３に記載のデバイス。 - 前記少なくとも１つのゲートは、前記第１のスタックに電気的に接続される第１のゲートと、前記第２のスタックに電気的に接続される第２のゲートとを含む、
請求項１に記載のデバイス。 - 前記第１のスタックは、Ｎ極性障壁層と、Ｎ極性窒化ガリウム層と、Ｎ極性バッファ層とを含み、
前記第２のスタックは、Ｇａ極性障壁層と、Ｇａ極性窒化ガリウム層と、Ｇａ極性バッファ層とを含む、
請求項１に記載のデバイス。 - 前記第１のスタックは、Ｇａ極性バッファ層と、前記Ｇａ極性バッファ層上に堆積される第１のＧａ極性障壁層と、前記第１のＧａ極性障壁層上に堆積されるＧａ極性窒化ガリウム層と、前記Ｇａ極性窒化ガリウム層上に堆積される第２のＧａ極性障壁層と、前記第２のＧａ極性障壁層上に堆積される第１の絶縁体層とを含み、
前記第２のスタックは、第２の絶縁体層と、前記第２の絶縁体層上に堆積される第１のＮ極性障壁層と、前記第１のＮ極性障壁層上に堆積されるＮ極性窒化ガリウム層と、前記Ｎ極性窒化ガリウム層上に堆積される第２のＮ極性障壁層と、前記第２のＮ極性障壁層上に堆積されるＮ極性窒化ガリウムバッファとを含み、
前記少なくとも１つのゲートは、前記第１のスタックに電気的に接続される第１のゲートと、前記第２のスタックに電気的に接続される第２のゲートとを含み、
前記第１のスタックの前記第１の絶縁体層は、前記第１のゲートに近接して配置され、
前記第２のスタックの前記第２の絶縁体層は、前記第２のゲートに近接して配置される、
請求項１に記載のデバイス。 - 前記第１の絶縁体層の厚み及び前記第２の絶縁体層の厚みは、前記デバイスの動作中に、前記伝導経路が前記Ｇａ極性層内に形成される第１の反転キャリアチャネルと、前記Ｎ極性層内に形成される第２の反転キャリアチャネルとを含むように選択される、
請求項７に記載のデバイス。 - 前記第１の絶縁体層の厚み及び前記第２の絶縁体層の厚みは、前記第１の絶縁体層及び前記第２の絶縁体層の材料の誘電率に比例する、
請求項７に記載のデバイス。 - 前記第１の絶縁体層又は前記第２の絶縁体層の厚みは、前記第１の２次元電子ガスチャネル又は前記第２の２次元電子ガスチャネルを作り出すのに十分な最小電圧が第１の反転キャリアチャネル又は第２の反転キャリアチャネルを作り出すのにも十分であるように選択される、
請求項７に記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/833,864 US8907378B2 (en) | 2013-03-15 | 2013-03-15 | High electron mobility transistor with multiple channels |
| US13/833,864 | 2013-03-15 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014183311A JP2014183311A (ja) | 2014-09-29 |
| JP2014183311A5 JP2014183311A5 (ja) | 2016-11-24 |
| JP6072708B2 true JP6072708B2 (ja) | 2017-02-01 |
Family
ID=51504141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014022192A Active JP6072708B2 (ja) | 2013-03-15 | 2014-02-07 | デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8907378B2 (ja) |
| JP (1) | JP6072708B2 (ja) |
| CN (1) | CN104051519B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6087552B2 (ja) * | 2012-09-21 | 2017-03-01 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| US9166006B1 (en) * | 2013-12-08 | 2015-10-20 | Iman Rezanezhad Gatabi | Methods to improve the performance of compound semiconductor devices and field effect transistors |
| US9559168B2 (en) * | 2014-11-17 | 2017-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field effect transistors and methods of forming same |
| CN107924938B (zh) * | 2015-06-16 | 2019-08-09 | 泰戈尔技术股份有限公司 | 高性能射频开关 |
| US9490430B1 (en) * | 2015-06-26 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field effect transistors and methods of forming same |
| US9419121B1 (en) * | 2015-07-17 | 2016-08-16 | Mitsubishi Electric Research Laboratories, Inc. | Semiconductor device with multiple carrier channels |
| US9583607B2 (en) * | 2015-07-17 | 2017-02-28 | Mitsubishi Electric Research Laboratories, Inc. | Semiconductor device with multiple-functional barrier layer |
| WO2017099737A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters |
| US10932684B2 (en) * | 2016-03-10 | 2021-03-02 | Epitronic Holdings Pte Ltd. | Microelectronic sensor for air quality monitoring |
| CN105789281B (zh) * | 2016-03-17 | 2019-01-29 | 石家庄学院 | 混合极性的GaN器件 |
| US9673311B1 (en) | 2016-06-14 | 2017-06-06 | Semiconductor Components Industries, Llc | Electronic device including a multiple channel HEMT |
| US9741840B1 (en) * | 2016-06-14 | 2017-08-22 | Semiconductor Components Industries, Llc | Electronic device including a multiple channel HEMT and an insulated gate electrode |
| US10804386B2 (en) | 2016-07-01 | 2020-10-13 | Intel Corporation | Gate stack design for GaN e-mode transistor performance |
| JP6901880B2 (ja) | 2017-03-17 | 2021-07-14 | 株式会社東芝 | 窒化物半導体装置 |
| WO2019066874A1 (en) | 2017-09-28 | 2019-04-04 | Intel Corporation | VARIABLE CAPACITY DEVICE WITH MULTILAYER ELECTRODE BIDIMENSIONAL GAS (2DEG) |
| CN107863360B (zh) * | 2017-10-26 | 2020-08-18 | 西安交通大学 | 双沟道hemt太赫兹探测器 |
| DE112017008324T5 (de) * | 2017-12-27 | 2020-09-03 | Intel Corporation | Feldeffekttransistoren und verfahren zum herstellen derselben |
| JP7395273B2 (ja) * | 2019-07-02 | 2023-12-11 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| JP7269190B2 (ja) | 2020-02-27 | 2023-05-08 | 株式会社東芝 | 窒化物結晶、光学装置、半導体装置、窒化物結晶の製造方法 |
| CN116325158A (zh) * | 2020-08-05 | 2023-06-23 | 创世舫科技有限公司 | 包含耗尽层的iii族氮化物器件 |
| DE102021201789A1 (de) * | 2021-02-25 | 2022-08-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements |
| US11908936B2 (en) * | 2021-04-27 | 2024-02-20 | Taiwan Semiconductor Manufacturing Company Limited | Double gate ferroelectric field effect transistor devices and methods for forming the same |
| CN114388615B (zh) * | 2022-01-17 | 2023-05-09 | 东莞源礼灯饰有限公司 | 一种立体复数堆叠外延结构芯片 |
| CN115274846B (zh) * | 2022-09-26 | 2023-01-10 | 晶通半导体(深圳)有限公司 | 高电子迁移率晶体管 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821093A (en) * | 1986-08-18 | 1989-04-11 | The United States Of America As Represented By The Secretary Of The Army | Dual channel high electron mobility field effect transistor |
| JP2728481B2 (ja) * | 1989-01-20 | 1998-03-18 | 富士通株式会社 | 超高周波高電子移動度トランジスタ |
| US5151758A (en) * | 1991-02-20 | 1992-09-29 | Comsat | Planar-doped valley field effect transistor (PDVFET) |
| CA2091926A1 (en) * | 1992-03-23 | 1993-09-24 | Shigeru Nakajima | Semiconductor device |
| JP3259106B2 (ja) * | 1992-09-02 | 2002-02-25 | 富士通株式会社 | 高電子移動度電界効果半導体装置 |
| GB9311111D0 (en) * | 1993-05-28 | 1993-07-14 | Hitachi Europ Ltd | Quantum structure devices |
| US5561305A (en) * | 1994-02-16 | 1996-10-01 | The United States Of America As Represented By The Secretary Of The Army | Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis |
| JP3447438B2 (ja) * | 1994-12-06 | 2003-09-16 | 本田技研工業株式会社 | 電界効果トランジスタ |
| GB2303963B (en) * | 1995-07-31 | 1997-08-06 | Toshiba Cambridge Res Center | Semiconductor device |
| US5789771A (en) * | 1996-12-11 | 1998-08-04 | National Science Council Of Republic Of China | Camel-gate field-effect transistor with multiple modulation-doped channels |
| JPH10335637A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | ヘテロ接合電界効果トランジスタ |
| US6366085B1 (en) * | 1997-09-11 | 2002-04-02 | Bar-Ilan University | Probe device for measuring a magnetic field vector |
| GB2412009B (en) * | 2004-03-11 | 2006-01-25 | Toshiba Research Europ Limited | A semiconductor device and method of its manufacture |
| JP4984425B2 (ja) * | 2005-04-28 | 2012-07-25 | 住友電気工業株式会社 | 電界効果トランジスタおよびエピタキシャル基板 |
| US7534710B2 (en) * | 2005-12-22 | 2009-05-19 | International Business Machines Corporation | Coupled quantum well devices (CQWD) containing two or more direct selective contacts and methods of making same |
| TWI467759B (zh) * | 2007-03-29 | 2015-01-01 | Univ California | 具有低緩衝漏電及低寄生阻抗之氮面高電子遷移電晶體 |
| TW200903805A (en) * | 2007-05-24 | 2009-01-16 | Univ California | Polarization-induced barriers for N-face nitride-based electronics |
| US8519438B2 (en) * | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US20100117118A1 (en) * | 2008-08-07 | 2010-05-13 | Dabiran Amir M | High electron mobility heterojunction device |
| US7884394B2 (en) * | 2009-02-09 | 2011-02-08 | Transphorm Inc. | III-nitride devices and circuits |
| KR101774933B1 (ko) * | 2010-03-02 | 2017-09-06 | 삼성전자 주식회사 | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 |
| US8816395B2 (en) * | 2010-05-02 | 2014-08-26 | Visic Technologies Ltd. | Field effect power transistors |
| JP2012069757A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | 集積回路 |
| US8785904B2 (en) * | 2011-04-20 | 2014-07-22 | Invenlux Corporation | Light-emitting device with low forward voltage and method for fabricating the same |
| JP5942204B2 (ja) * | 2011-07-01 | 2016-06-29 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US8674372B2 (en) * | 2011-08-19 | 2014-03-18 | Infineon Technologies Austria Ag | HEMT with integrated low forward bias diode |
| JP5841417B2 (ja) * | 2011-11-30 | 2016-01-13 | 株式会社日立製作所 | 窒化物半導体ダイオード |
| US8624667B2 (en) * | 2011-12-05 | 2014-01-07 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistors with multiple channels |
| US9024356B2 (en) * | 2011-12-20 | 2015-05-05 | Infineon Technologies Austria Ag | Compound semiconductor device with buried field plate |
-
2013
- 2013-03-15 US US13/833,864 patent/US8907378B2/en active Active
-
2014
- 2014-02-07 JP JP2014022192A patent/JP6072708B2/ja active Active
- 2014-03-14 CN CN201410096339.6A patent/CN104051519B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104051519A (zh) | 2014-09-17 |
| US20140266324A1 (en) | 2014-09-18 |
| CN104051519B (zh) | 2017-04-12 |
| US8907378B2 (en) | 2014-12-09 |
| JP2014183311A (ja) | 2014-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6072708B2 (ja) | デバイス | |
| US8624667B2 (en) | High electron mobility transistors with multiple channels | |
| US9431527B1 (en) | Enhancement mode high electron mobility transistor | |
| US9343562B2 (en) | Dual-gated group III-V merged transistor | |
| US9111786B1 (en) | Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material | |
| EP3326210B1 (en) | Semiconductor device and method for fabricating semiconductor device | |
| US8841702B2 (en) | Enhancement mode III-N HEMTs | |
| US8963207B2 (en) | Semiconductor device | |
| CN105283958B (zh) | GaN HEMT的共源共栅结构 | |
| TWI449173B (zh) | 絕緣閘增強型電晶體 | |
| KR102174546B1 (ko) | 반도체 디바이스 및 반도체 디바이스를 설계하는 방법 | |
| CN107731902B (zh) | 第iii族氮化物常关晶体管的层结构 | |
| US8017977B2 (en) | Field effect transistor having recessed gate in compositional graded layer | |
| US20150255547A1 (en) | III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same | |
| CN107112241B (zh) | 半导体装置 | |
| US20100219452A1 (en) | GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES | |
| JP5534661B2 (ja) | 半導体装置 | |
| JP6083548B2 (ja) | 窒化物半導体装置 | |
| US8969917B2 (en) | Semiconductor device and method for manufacturing same | |
| JP2017123383A (ja) | 窒化物半導体トランジスタ装置 | |
| JP7406774B2 (ja) | 窒化物半導体トランジスタ装置 | |
| TW202105523A (zh) | 氮化物半導體裝置 | |
| CN116344586A (zh) | 折叠沟道氮化镓基场效应晶体管及其制备方法 | |
| JP7361723B2 (ja) | 窒化物半導体装置 | |
| JP5329151B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161011 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20161011 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6072708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |