JP6056801B2 - フォールトトレラントサーバ、同期化方法、及びプログラム - Google Patents
フォールトトレラントサーバ、同期化方法、及びプログラム Download PDFInfo
- Publication number
- JP6056801B2 JP6056801B2 JP2014071899A JP2014071899A JP6056801B2 JP 6056801 B2 JP6056801 B2 JP 6056801B2 JP 2014071899 A JP2014071899 A JP 2014071899A JP 2014071899 A JP2014071899 A JP 2014071899A JP 6056801 B2 JP6056801 B2 JP 6056801B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu subsystem
- cpu
- subsystem
- power cycle
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
そこで、本発明の目的は、CPUサブシステムの同期化に失敗した場合、CPUサブシステムを同期化するために利用者に負担がかかるという課題を解決したFTサーバを提供することにある。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバであって、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段と、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段と、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段とを備える。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバの同期化方法であって、
パワーサイクル手段が、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、
コピー手段が、前記パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーし、
同期手段が、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第1のCPUと第1のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバを、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段として機能させる。
図1を参照すると、本発明の第1の実施の形態に係るFTサーバは、同一構成の#0系のサブシステム1と#1系のサブシステム2とを備えており、両系のサブシステム1,2は、クロックや外部信号に対して完全に同期して動作するように構成されている。
本実施の形態によれば、FTサーバのCPUサブシステムの同期化処理に失敗した場合であっても、システム停止を伴わず、且つ利用者に負担をかけることなく、CPUサブシステムを同期化することができる。その理由は、両系のCPUサブシステムが同期して動作していない場合、一方の系のCPUサブシステムにパワーサイクルをかけるようにしているからである。
次に、本発明の第2の実施の形態について詳細に説明する。
本実施の形態によれば、FTサーバのCPUサブシステムの同期化処理に失敗した場合に利用者に係る負担を低減することができる。その理由は、第1、第2のCPUサブシステムが同期して動作していない場合、第2の出力サブシステムに対してパワーサイクルをかけるようにしているからである。
上記実施形態の一部又は全部は、以下の付記のように記載され得るが、以下には限られない。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバであって、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段と、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段と、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段とを備えたことを特徴とするフォールトトレラントサーバ。
付記1記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定する判定手段を備えたことを特徴とするフォールトトレラントサーバ。
付記2記載のフォールトトレラントサーバにおいて、
前記判定手段は、前記同期手段による同期リセットが行われた後、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定することを特徴とするフォールトトレラントサーバ。
付記1,2または3記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムにエラーが発生したことを検出するエラー検出手段と、
前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第1のCPUサブシステムのエラーが検出された場合、前記第1のCPUサブシステムを切り離すスイッチ手段を備えたことを特徴とするフォールトトレラントサーバ。
付記4記載のフォールトトレラントサーバにおいて、
前記エラー検出手段は、前記第2のCPUサブシステムにエラーが発生したことを検出し、
前記スイッチ手段は、前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第2のCPUサブのエラーが検出された場合、前記第2のCPUサブシステムを切り離すことを特徴とするフォールトトレラントサーバ。
付記2乃至5の何れか1付記に記載のフォールトトレラントサーバにおいて、
前記判定手段は、前記第1のサブシステム内のバス上の信号と、前記第2のサブシステム内のバス上の信号とが一致しているか否かに基づいて同期動作しているか否かを判定することを特徴とするフォールトトレラントサーバ。
付記1乃至6の何れか1項に記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムのコンテキストは、前記第1のメモリの内容と前記第1のCPUのレジスタの内容とを含むことを特徴とするフォールトトレラントサーバ。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバの同期化方法であって、
パワーサイクル手段が、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、
コピー手段が、前記パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーし、
同期手段が、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかけることを特徴とする同期化方法。
付記8記載の同期化方法において、
判定手段が、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定することを特徴とする同期化方法
付記9記載の同期化方法において、
前記判定手段が、前記同期手段による同期リセットが行われた後、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定することを特徴とする同期化方法。
付記8,9または10記載の同期化方法において、
エラー検出手段が、前記第1のCPUサブシステムにエラーが発生したことを検出し、
前記スイッチ手段が、前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第1のCPUサブシステムのエラーが検出された場合、前記第1のCPUサブシステムを切り離すことを特徴とする同期化方法。
第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第1のCPUと第1のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバを、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段として機能させるためのプログラム。
付記12記載のプログラムにおいて、
前記フォールトトレラントサーバを、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定する判定手段として機能させるためのプログラム。
付記13記載のプログラムにおいて、
前記判定手段は、前記同期手段による同期リセットが行われた後、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定することを特徴とするプログラム。
付記12,13または14記載のプログラムにおいて、
前記フォールトトレラントサーバを、
前記第1のCPUサブシステムにエラーが発生したことを検出するエラー検出手段、
前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第1のCPUサブシステムのエラーが検出された場合、前記第1のCPUサブシステムを切り離すスイッチ手段として機能させるためのプログラム。
11,21・・・CPUサブシステム
111,211・・・CPU
112,212・・・メモリ
12,22・・・I/Oサブシステム
121,221・・・HDD
122,222・・・LANコントローラ
123,223・・・増設カード
13,23・・・二重化制御回路
131,231・・・起動手段
132,232・・・コピー手段
133,233・・・同期手段
134,234・・・パワーサイクル手段
135,235・・・判定手段
136,236・・・エラー検出手段
137,237・・・スイッチ手段
138,238・・・主系記憶部
139,239・・・制御手段
3・・・送信側装置
31・・・シンセサイザ
32・・・分周回路
33・・・位相調整ディレイ回路
34・・・パラレルシリアル変換器
4・・・送信側装置
41・・・シリアルパラレル変換器
42・・・リカバリクロック生成回路
43・・・FIFO
44・・・PLL
Claims (8)
- 第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバであって、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが最後に起動してから一度も同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段と、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段と、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段とを備え、
前記同期リセットによっても前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記パワーサイクル手段は、前記第1のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、前記コピー手段は、前記パワーサイクル手段が前記第1のCPUサブシステムに対してパワーサイクルをかけた後、第2のCPUサブシステムのコンテキストを前記第1のCPUサブシステムにコピーし、前記同期手段は、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける、ように構成されたことを特徴とするフォールトトレラントサーバ。 - 請求項1記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定する判定手段を備えたことを特徴とするフォールトトレラントサーバ。 - 請求項2記載のフォールトトレラントサーバにおいて、
前記判定手段は、前記同期手段による同期リセットが行われた後、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作しているか否かを判定することを特徴とするフォールトトレラントサーバ。 - 請求項2記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムにエラーが発生したことを検出するエラー検出手段と、
前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第1のCPUサブシステムのエラーが検出された場合、前記第1のCPUサブシステムを切り離すスイッチ手段を備えたことを特徴とするフォールトトレラントサーバ。 - 請求項4記載のフォールトトレラントサーバにおいて、
前記エラー検出手段は、前記第2のCPUサブシステムにエラーが発生したことを検出し、
前記スイッチ手段は、前記判定手段で同期動作していないと判定され、且つ、前記エラー検出手段で前記第2のCPUサブシステムのエラーが検出された場合、前記第2のCPUサブシステムを切り離すことを特徴とするフォールトトレラントサーバ。 - 請求項1乃至5の何れか1項に記載のフォールトトレラントサーバにおいて、
前記第1のCPUサブシステムのコンテキストは、前記第1のメモリの内容と前記第1のCPUのレジスタの内容とを含むことを特徴とするフォールトトレラントサーバ。 - パワーサイクル手段とコピー手段と同期手段とを有し、第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第2のCPUと第2のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバの同期化方法であって、
前記パワーサイクル手段が、前記第1のCPUサブシステムと前記第2のCPUサブシステムとが最後に起動してから一度も同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、
前記コピー手段が、前記パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーし、
前記同期手段が、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかけ、
前記同期リセットによっても前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、
前記パワーサイクル手段が、前記第1のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、
前記コピー手段が、前記パワーサイクル手段が前記第1のCPUサブシステムに対してパワーサイクルをかけた後、第2のCPUサブシステムのコンテキストを前記第1のCPUサブシステムにコピーし、
前記同期手段が、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかけ
ることを特徴とする同期化方法。 - 第1のCPUと第1のメモリとを有する第1のCPUサブシステムを備えた第1のサブシステムと、第1のCPUと第1のメモリとを有する第2のCPUサブシステムを備えた第2のサブシステムとを同期して動作させるフォールトトレラントサーバを、
前記第1のCPUサブシステムと前記第2のCPUサブシステムとが最後に起動してから一度も同期して動作していない場合、前記第2のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけるパワーサイクル手段、
該パワーサイクル手段が前記第2のCPUサブシステムに対してパワーサイクルをかけた後、前記第1のCPUサブシステムのコンテキストを前記第2のCPUサブシステムにコピーするコピー手段、
該コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける同期手段として機能させるためのプログラムであって、
前記同期リセットによっても前記第1のCPUサブシステムと前記第2のCPUサブシステムとが同期して動作していない場合、前記パワーサイクル手段は、前記第1のCPUサブシステムに対して電源をオフ、オンするパワーサイクルをかけ、前記コピー手段は、前記パワーサイクル手段が前記第1のCPUサブシステムに対してパワーサイクルをかけた後、第2のCPUサブシステムのコンテキストを前記第1のCPUサブシステムにコピーし、前記同期手段は、前記コピー手段によるコピーが完了した後、前記第1のCPUサブシステムおよび前記第2のCPUサブシステムに対し、同期リセットをかける、ように構成されている、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071899A JP6056801B2 (ja) | 2014-03-31 | 2014-03-31 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071899A JP6056801B2 (ja) | 2014-03-31 | 2014-03-31 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015194847A JP2015194847A (ja) | 2015-11-05 |
JP6056801B2 true JP6056801B2 (ja) | 2017-01-11 |
Family
ID=54433816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014071899A Active JP6056801B2 (ja) | 2014-03-31 | 2014-03-31 | フォールトトレラントサーバ、同期化方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6056801B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7120599B2 (ja) * | 2018-03-09 | 2022-08-17 | Necプラットフォームズ株式会社 | 情報処理システム及び制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125103A (ja) * | 1982-01-20 | 1983-07-26 | Hitachi Ltd | 多重系演算処理同期システムの復旧方法 |
JPS59114648A (ja) * | 1982-12-22 | 1984-07-02 | Hitachi Ltd | 診断装置 |
JP3112068B2 (ja) * | 1997-03-18 | 2000-11-27 | 日本電気株式会社 | 二重化構成装置 |
JP2010049589A (ja) * | 2008-08-25 | 2010-03-04 | Kyoto Univ | 多重化実行に対してスケーラブルなパイプラインプロセッサシステム |
JP5760847B2 (ja) * | 2011-08-22 | 2015-08-12 | 日本電気株式会社 | 情報処理装置、情報処理システム、情報処理装置の異常兆候検出方法、及び異常兆候検出プログラム |
JP6098778B2 (ja) * | 2012-03-29 | 2017-03-22 | 日本電気株式会社 | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
-
2014
- 2014-03-31 JP JP2014071899A patent/JP6056801B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015194847A (ja) | 2015-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9262257B2 (en) | Providing boot data in a cluster network environment | |
JP5286212B2 (ja) | ストレージクラスタ環境でのリモートコピー制御方法及びシステム | |
US20100180094A1 (en) | Storage system, backup storage apparatus, and backup control method | |
US9195553B2 (en) | Redundant system control method | |
JP5561334B2 (ja) | データ転送装置 | |
US20130262913A1 (en) | Information processing apparatus, system time synchronization method and computer readable medium | |
JP2006178636A (ja) | フォールトトレラントコンピュータ、およびその制御方法 | |
WO2010100757A1 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
CN111078352A (zh) | 一种基于kvm虚拟化系统的双机热备部署方法及系统 | |
JP6056801B2 (ja) | フォールトトレラントサーバ、同期化方法、及びプログラム | |
JP3774826B2 (ja) | 情報処理装置 | |
KR101533081B1 (ko) | 저전력과 신뢰성을 동시에 확보하기 위한 이중화 대응 장치, 이중화 시스템 및 이중화 구성 설정 방법 | |
JP2019016170A (ja) | コントローラ装置、及び二重化システムの同期化方法 | |
JP2009098988A (ja) | フォルトトレラントコンピュータシステム | |
JP2006058960A (ja) | 冗長構成のサーバシステムにおける同期化方法及びシステム | |
JP5702651B2 (ja) | 仮想マシン同期方法及びシステム及び運用系の仮想マシン及びプログラム | |
JP2009003631A (ja) | 冗長構成サーバシステム、同期処理方法、及びプログラム | |
JPH08202627A (ja) | 二重化された共用メモリの等価性回復処理方法および装置 | |
JP2011028481A (ja) | フォールトトレラントサーバ、プロセッサ切り替え方法およびプロセッサ切り替えプログラム | |
JP6540113B2 (ja) | フォールトトレラントサーバおよび同期化方法、並びにコンピュータ・プログラム | |
CN103744702A (zh) | 一种交换、路由设备的双系统启动方法 | |
JP2012138663A (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP2011048441A (ja) | 二重化システム、及び、二重化方法 | |
JP2009205630A (ja) | フォールトトレラントサーバ、フルバックアップ方法、およびフルバックアッププログラム | |
JP5560113B2 (ja) | 計算機システム及び計算機の管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6056801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |