JP6033199B2 - Step-down chopper circuit - Google Patents

Step-down chopper circuit Download PDF

Info

Publication number
JP6033199B2
JP6033199B2 JP2013215296A JP2013215296A JP6033199B2 JP 6033199 B2 JP6033199 B2 JP 6033199B2 JP 2013215296 A JP2013215296 A JP 2013215296A JP 2013215296 A JP2013215296 A JP 2013215296A JP 6033199 B2 JP6033199 B2 JP 6033199B2
Authority
JP
Japan
Prior art keywords
channel mos
mos transistor
reactor
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013215296A
Other languages
Japanese (ja)
Other versions
JP2015080321A (en
Inventor
憲一 川畑
憲一 川畑
祐輔 森本
祐輔 森本
正城 村松
正城 村松
遥 木下
遥 木下
加藤 昌則
昌則 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013215296A priority Critical patent/JP6033199B2/en
Publication of JP2015080321A publication Critical patent/JP2015080321A/en
Application granted granted Critical
Publication of JP6033199B2 publication Critical patent/JP6033199B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は降圧チョッパ回路に関し、特に、第1の直流電圧を降圧して第2の直流電圧を出力する降圧チョッパ回路に関する。   The present invention relates to a step-down chopper circuit, and more particularly to a step-down chopper circuit that steps down a first DC voltage and outputs a second DC voltage.

従来より、スイッチング素子、リアクトル、および還流ダイオードを備え、直流電圧を降圧して所望の直流電圧を生成する降圧チョッパ回路が知られている。このような降圧チョッパ回路では、動作条件によっては、スイッチング素子の寄生コンデンサとリアクトルによって共振現象が発生し、リアクトルに発生した共振電圧によってスイッチング素子に電流が逆流する場合がある。スイッチング素子に電流が逆流すると、降圧チョッパ回路の前段の直流電源の性能劣化や誤動作を招き、また、スイッチング素子の電力損失が増加する。   2. Description of the Related Art Conventionally, there is known a step-down chopper circuit that includes a switching element, a reactor, and a free wheel diode, and generates a desired DC voltage by stepping down a DC voltage. In such a step-down chopper circuit, depending on the operating conditions, a resonance phenomenon may occur due to the parasitic capacitor and the reactor of the switching element, and a current may flow back to the switching element due to the resonance voltage generated in the reactor. When the current flows backward through the switching element, the DC power supply in the previous stage of the step-down chopper circuit deteriorates in performance and malfunctions, and the power loss of the switching element increases.

この対策として、抵抗素子とダイオードの直列接続体をスイッチング素子またはリアクトルに並列接続し、リアクトルに発生した共振電圧を減衰させる方法がある(たとえば特許文献1,2参照)。   As a countermeasure, there is a method in which a series connection body of a resistance element and a diode is connected in parallel to a switching element or a reactor to attenuate a resonance voltage generated in the reactor (for example, refer to Patent Documents 1 and 2).

また、電流経路にダイオードを接続し、ダイオードに逆バイアス電圧が印加された場合にスイッチング素子をオフさせる方法がある(たとえば特許文献3参照)。   Further, there is a method in which a diode is connected to the current path, and the switching element is turned off when a reverse bias voltage is applied to the diode (see, for example, Patent Document 3).

特開2002−95245号公報JP 2002-95245 A 特開2007−236128号公報JP 2007-236128 A 特開平1−185161号公報JP-A-1-185161

しかし、特許文献1,2の降圧チョッパ回路では、抵抗素子で電力が消費されるので、効率が低下するという問題があった。   However, the step-down chopper circuits of Patent Documents 1 and 2 have a problem that efficiency is reduced because power is consumed by the resistance element.

また、特許文献3では、ダイオードに逆バイアス電圧が印加されたことを検出する回路を設ける必要があり、回路構成が複雑になるという問題があった。   Further, in Patent Document 3, it is necessary to provide a circuit for detecting that a reverse bias voltage is applied to the diode, and there is a problem that the circuit configuration becomes complicated.

それゆえに、この発明の主たる目的は、スイッチング素子に逆電流が流れることを防止することが可能で高効率で構成が簡単な降圧チョッパ回路を提供することである。   Therefore, a main object of the present invention is to provide a step-down chopper circuit that can prevent a reverse current from flowing through a switching element and has a high efficiency and a simple configuration.

この発明に係る降圧チョッパ回路は、第1および第2の入力端子間に与えられた第1の直流電圧を降圧して第1および第2の出力端子間に第2の直流電圧を出力する降圧チョッパ回路であって、第1の電極が第1の入力端子に接続され、第2の直流電圧が目標電圧になるようにオン/オフ制御される第1のスイッチング素子と、第1の電極が第1のスイッチング素子の第2の電極に接続され、第1のスイッチング素子とともにオン/オフ制御される第2のスイッチング素子と、一方端子が第2のスイッチング素子の第2の電極に接続され、他方端子が第1の出力端子に接続されたリアクトルと、第1および第2の出力端子間に接続されたコンデンサと、アノードが第2の入力端子および第2の出力端子に接続され、第1および第2のスイッチング素子がオフされたときにリアクトルの他方端子から出力される電流をリアクトルの一方端子に戻す還流ダイオードとを備えたものである。第2のスイッチング素子は、アノードおよびカソードが第2のスイッチング素子の第1および第2の電極にそれぞれ接続された第1の寄生ダイオードを含む。還流ダイオードのカソードは、第1の寄生ダイオードのアノードに接続されている。 The step-down chopper circuit according to the present invention steps down the first DC voltage applied between the first and second input terminals and outputs the second DC voltage between the first and second output terminals. A first switching element which is a chopper circuit, the first electrode is connected to the first input terminal, and is controlled to be turned on / off so that the second DC voltage becomes the target voltage, and the first electrode A second switching element connected to the second electrode of the first switching element and controlled to be turned on / off together with the first switching element; one terminal connected to the second electrode of the second switching element; A reactor having the other terminal connected to the first output terminal, a capacitor connected between the first and second output terminals, and an anode connected to the second input terminal and the second output terminal, And the second switch Grayed element is that a reflux diode back to one terminal of the reactor the current output from the other terminal of the reactor when it is turned off. The second switching element includes a first parasitic diode having an anode and a cathode connected to the first and second electrodes of the second switching element, respectively. The cathode of the freewheeling diode is connected to the anode of the first parasitic diode.

この発明に係る降圧チョッパ回路では、第1および第2のスイッチング素子を直列接続し、寄生ダイオードが逆電流を阻止するように第2のスイッチング素子を接続したので、第1のスイッチング素子に逆電流が流れることを防止することができ、効率が低下したり、構成が複雑になることもない。   In the step-down chopper circuit according to the present invention, the first and second switching elements are connected in series, and the second switching element is connected so that the parasitic diode prevents the reverse current, so that the reverse current is connected to the first switching element. Can be prevented from flowing, and the efficiency is not lowered and the configuration is not complicated.

この発明の実施の形態1による降圧チョッパ回路の構成を示す回路ブロック図である。1 is a circuit block diagram showing a configuration of a step-down chopper circuit according to a first embodiment of the present invention. 実施の形態1の比較例となる降圧チョッパ回路の動作を示すタイムチャートである。3 is a time chart illustrating an operation of a step-down chopper circuit as a comparative example of the first embodiment. 図1に示したNチャネルMOSトランジスタ2,3のオン/オフ制御について説明するための図である。FIG. 2 is a diagram for describing on / off control of N-channel MOS transistors 2 and 3 shown in FIG. 1. この発明の実施の形態2による降圧チョッパ回路の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the step-down chopper circuit by Embodiment 2 of this invention. この発明の実施の形態3による降圧チョッパ回路の構成を示す回路ブロック図である。It is a circuit block diagram which shows the structure of the step-down chopper circuit by Embodiment 3 of this invention.

[実施の形態1]
本願発明の実施の形態1による降圧チョッパ回路は、図1に示すように、入力端子T1,T2、出力端子T3,T4、入力コンデンサ1、NチャネルMOSトランジスタ2(第1のスイッチング素子)、NチャネルMOSトランジスタ3(第2のスイッチング素子)、還流ダイオード4、リアクトル5、出力コンデンサ6、フィードバック回路7、制御回路8、および駆動回路9を備える。
[Embodiment 1]
As shown in FIG. 1, the step-down chopper circuit according to the first embodiment of the present invention has input terminals T1, T2, output terminals T3, T4, an input capacitor 1, an N-channel MOS transistor 2 (first switching element), N A channel MOS transistor 3 (second switching element), a freewheeling diode 4, a reactor 5, an output capacitor 6, a feedback circuit 7, a control circuit 8, and a drive circuit 9 are provided.

入力端子T1,T2は、それぞれ直流電源10の正極および負極に接続される。直流電源10は、入力端子T1,T2間に直流電圧Viを出力する。出力端子T3,T4間には、負荷11が接続される。入力端子T2および出力端子T4は、互いに接続されている。この降圧チョッパ回路は、入力端子T1,T2間に与えられた直流電圧Viを降圧して所望の直流電圧Voを生成し、その直流電圧Voを出力端子T3,T4間に出力するものである。負荷11は、降圧チョッパ回路の出力電圧Voによって駆動される。   Input terminals T1 and T2 are connected to the positive electrode and the negative electrode of DC power supply 10, respectively. The DC power supply 10 outputs a DC voltage Vi between the input terminals T1 and T2. A load 11 is connected between the output terminals T3 and T4. The input terminal T2 and the output terminal T4 are connected to each other. This step-down chopper circuit steps down a DC voltage Vi applied between input terminals T1 and T2 to generate a desired DC voltage Vo, and outputs the DC voltage Vo between output terminals T3 and T4. The load 11 is driven by the output voltage Vo of the step-down chopper circuit.

入力コンデンサ1は、入力端子T1,T2間に接続され、入力された直流電圧Viを安定化させる。NチャネルMOSトランジスタ2のドレインは入力端子T1に接続される。NチャネルMOSトランジスタ2は、アノードがソースに接続され、カソードがドレインに接続された寄生ダイオード2dと、ソース−ドレイン間に接続された寄生コンデンサ2cとを含む。   The input capacitor 1 is connected between the input terminals T1 and T2, and stabilizes the input DC voltage Vi. The drain of the N channel MOS transistor 2 is connected to the input terminal T1. N-channel MOS transistor 2 includes a parasitic diode 2d having an anode connected to the source and a cathode connected to the drain, and a parasitic capacitor 2c connected between the source and drain.

NチャネルMOSトランジスタ3のソースは、NチャネルMOSトランジスタ2のソースに接続される。NチャネルMOSトランジスタ3は、アノードがソースに接続され、カソードがドレインに接続された寄生ダイオード3dと、ソース−ドレイン間に接続された寄生コンデンサ3cとを含む。NチャネルMOSトランジスタ2,3のゲートは互いに接続されている。NチャネルMOSトランジスタ3は、NチャネルMOSトランジスタ2に逆電流が流れるのを防止するために設けられている。   The source of N channel MOS transistor 3 is connected to the source of N channel MOS transistor 2. N-channel MOS transistor 3 includes a parasitic diode 3d having an anode connected to the source and a cathode connected to the drain, and a parasitic capacitor 3c connected between the source and drain. The gates of N channel MOS transistors 2 and 3 are connected to each other. N channel MOS transistor 3 is provided to prevent reverse current from flowing through N channel MOS transistor 2.

還流ダイオード4のアノードは入力端子T2および出力端子T4に接続され、そのカソードはNチャネルMOSトランジスタ3のドレイン(寄生ダイオード3dのカソード)に接続される。   The anode of the freewheeling diode 4 is connected to the input terminal T2 and the output terminal T4, and the cathode thereof is connected to the drain of the N-channel MOS transistor 3 (the cathode of the parasitic diode 3d).

リアクトル5の一方端子はNチャネルMOSトランジスタ3のドレインに接続され、その他方端子は出力端子T3に接続される。出力コンデンサ6は、出力端子T3,T4間に接続され、出力端子T3,T4間の直流電圧Voを平滑化および安定化させる。   Reactor 5 has one terminal connected to the drain of N-channel MOS transistor 3 and the other terminal connected to output terminal T3. The output capacitor 6 is connected between the output terminals T3 and T4, and smoothes and stabilizes the DC voltage Vo between the output terminals T3 and T4.

フィードバック回路7は、出力端子T3,T4間の電圧Voを検出し、その検出値を示す信号を制御回路8に与える。制御回路8は、フィードバック回路7からの信号に基づいて、出力電圧Voが目標電圧になるように制御信号CNTを生成する。制御信号CNTは、所定のスイッチング周期で交互に「H」レベルおよび「L」レベルになる。「H」レベルになる時間とスイッチング周期の比はデューティ比と呼ばれる。制御回路8は、出力電圧Voが目標電圧になるように制御信号CNTのデューティ比を調整する。駆動回路9は、制御信号CNTに応答してNチャネルMOSトランジスタ2,3のゲートを駆動させる。   The feedback circuit 7 detects the voltage Vo between the output terminals T3 and T4 and supplies a signal indicating the detected value to the control circuit 8. The control circuit 8 generates the control signal CNT based on the signal from the feedback circuit 7 so that the output voltage Vo becomes the target voltage. The control signal CNT alternately becomes “H” level and “L” level in a predetermined switching cycle. The ratio of the time for switching to the “H” level and the switching period is called the duty ratio. The control circuit 8 adjusts the duty ratio of the control signal CNT so that the output voltage Vo becomes the target voltage. Drive circuit 9 drives the gates of N-channel MOS transistors 2 and 3 in response to control signal CNT.

フィードバック回路7、制御回路8、および駆動回路9は、スイッチング制御部を構成し、出力端子T3,T4間の直流電圧Voが目標電圧になるように、NチャネルMOSトランジスタ2,3をオン/オフさせる。   The feedback circuit 7, the control circuit 8, and the drive circuit 9 constitute a switching control unit and turn on / off the N-channel MOS transistors 2 and 3 so that the DC voltage Vo between the output terminals T3 and T4 becomes the target voltage. Let

ここで、NチャネルMOSトランジスタ3が設けられている理由について説明する。図2(a)〜(d)は、比較例となる降圧チョッパの動作を示すタイムチャートである。比較例となる降圧チョッパでは、NチャネルMOSトランジスタ3が除去され、NチャネルMOSトランジスタ2のソースが還流ダイオード4のカソードに接続されている。図2(a)は制御信号CNTを示し、図2(b)はNチャネルMOSトランジスタ2のドレイン−ソース間電圧VDSを示し、図2(c)はリアクトル5に流れる電流ILを示し、図2(d)は入力電流Iiを示している。   Here, the reason why the N-channel MOS transistor 3 is provided will be described. 2A to 2D are time charts showing the operation of a step-down chopper as a comparative example. In the step-down chopper as a comparative example, the N-channel MOS transistor 3 is removed, and the source of the N-channel MOS transistor 2 is connected to the cathode of the free-wheeling diode 4. 2A shows the control signal CNT, FIG. 2B shows the drain-source voltage VDS of the N-channel MOS transistor 2, FIG. 2C shows the current IL flowing through the reactor 5, and FIG. (D) shows the input current Ii.

図2(a)〜(d)において、制御信号CNTが「H」レベルにされると、NチャネルMOSトランジスタ2がオンし、直流電源10の正極から、NチャネルMOSトランジスタ2、リアクトル5、および出力コンデンサ6と負荷11の並列接続体を介して直流電源10の負極に至る経路で電流が流れる。これにより、出力コンデンサ6が充電されるとともに、リアクトル5に電磁エネルギーが蓄えられる。このとき、リアクトル5に流れる電流ILは、時間の経過とともに直線的に増加する。   2A to 2D, when the control signal CNT is set to the “H” level, the N-channel MOS transistor 2 is turned on, and from the positive electrode of the DC power supply 10, the N-channel MOS transistor 2, the reactor 5, and A current flows through a path reaching the negative electrode of the DC power supply 10 via the parallel connection body of the output capacitor 6 and the load 11. As a result, the output capacitor 6 is charged and electromagnetic energy is stored in the reactor 5. At this time, the current IL flowing through the reactor 5 increases linearly with time.

制御信号CNTが「L」レベルにされると、NチャネルMOSトランジスタ2がオフし、リアクトル5の電磁エネルギーが放出されて、リアクトル5の他方端子(出力端子T3側の端子)から、出力コンデンサ6と負荷11の並列接続体、還流ダイオード4を介してリアクトル5の一方端子(入力端子T1側の端子)に至る経路で電流が流れる。このような経路で電流が流れる状態は一般的に還流と呼ばれる。この場合、リアクトル5に流れる電流ILは、時間の経過とともに直線的に減少する。   When the control signal CNT is set to the “L” level, the N-channel MOS transistor 2 is turned off, the electromagnetic energy of the reactor 5 is released, and the output capacitor 6 is output from the other terminal of the reactor 5 (terminal on the output terminal T3 side). And a load 11 connected in parallel, a current flows through a path that reaches the one terminal of the reactor 5 (terminal on the input terminal T1 side) via the freewheeling diode 4. A state in which current flows through such a path is generally called reflux. In this case, the current IL flowing through the reactor 5 decreases linearly with time.

リアクトル5の電磁エネルギーの放出が終了すると、リアクトル5に電流が流れない期間(リアクトル電流が0となる期間)Trが発生する。この期間Trでは出力コンデンサ6から負荷11に対して電力供給が行なわれる。   When the release of the electromagnetic energy of the reactor 5 is completed, a period Tr during which no current flows through the reactor 5 (a period in which the reactor current is zero) Tr occurs. In this period Tr, power is supplied from the output capacitor 6 to the load 11.

NチャネルMOSトランジスタ2がオンとオフを繰り返す1周期のうちに、リアクトル電流が流れなくなる期間Trを持つ動作モードを不連続モードと呼び、リアクトル電流が流れなくなる期間Trを持たない動作モードを連続モードと呼ぶ。制御回路8には通常、所定のスイッチング周期が予め設定されている。制御回路8は、オン時間およびオフ時間の和が予め定められたスイッチング周期に達したならば、NチャネルMOSトランジスタ2を再びオン状態にし、以後、このようなオン/オフ制御を繰り返す。   An operation mode having a period Tr in which the reactor current does not flow is called a discontinuous mode in one cycle in which the N-channel MOS transistor 2 is repeatedly turned on and off, and an operation mode having no period Tr in which the reactor current does not flow is a continuous mode. Call it. In the control circuit 8, a predetermined switching cycle is usually set in advance. When the sum of the on time and the off time reaches a predetermined switching period, control circuit 8 turns on N channel MOS transistor 2 again, and thereafter repeats such on / off control.

ここで、連続モードと不連続モードにおける素子の損失について説明する。還流ダイオード4は、NチャネルMOSトランジスタ2がオンする期間Tonは電流を阻止し、NチャネルMOSトランジスタ2がオフする期間Toffはリアクトル5に蓄えられた電磁エネルギーを放出させる方向に電流を流す。   Here, the element loss in the continuous mode and the discontinuous mode will be described. The free-wheeling diode 4 blocks the current during the period Ton when the N-channel MOS transistor 2 is turned on, and flows the current in the direction of releasing the electromagnetic energy stored in the reactor 5 during the period Toff when the N-channel MOS transistor 2 is turned off.

連続モードと不連続モードの違いは、NチャネルMOSトランジスタ2のオフ期間Toffにリアクトル5に流れる電流ILがゼロになる期間Trが有るか否かの違いと言える。すなわち、連続モードでは、リアクトル5に蓄えられたエネルギーを全て放出する前に、次のNチャネルMOSトランジスタ2のオン動作が始まる。これに対して不連続モードでは、リアクトル5に蓄えられたエネルギーを全て放出し、リアクトル電流ILがゼロになった状態が続いた後に、次のNチャネルMOSトランジスタ2,3のオン動作が始まる。   It can be said that the difference between the continuous mode and the discontinuous mode is a difference between whether or not there is a period Tr in which the current IL flowing through the reactor 5 is zero during the OFF period Toff of the N-channel MOS transistor 2. That is, in the continuous mode, the next N-channel MOS transistor 2 starts to be turned on before all energy stored in the reactor 5 is released. In contrast, in the discontinuous mode, all the energy stored in the reactor 5 is released, and after the reactor current IL becomes zero, the next N-channel MOS transistors 2 and 3 are turned on.

連続モードと不連続モードの差異の影響を受ける素子の一つに還流ダイオード4がある。還流ダイオード4としては、ショットキダイオードやファーストリカバリーダイオードが使用されるが、これらの使い分けは耐圧によって決められる。還流ダイオード4に必要とされる耐圧が200V未満である場合は、主にショットキダイオードが還流ダイオード4として使用される。また、還流ダイオード4に必要とされる耐圧が200Vを超える場合は、ファーストリカバリーダイオ―ドが還流ダイオード4として使用される。   One of the elements affected by the difference between the continuous mode and the discontinuous mode is the free wheel diode 4. As the freewheeling diode 4, a Schottky diode or a fast recovery diode is used. When the breakdown voltage required for the freewheeling diode 4 is less than 200V, a Schottky diode is mainly used as the freewheeling diode 4. Further, when the withstand voltage required for the freewheeling diode 4 exceeds 200V, a fast recovery diode is used as the freewheeling diode 4.

また、ダイオードの損失には、大きく分けて順方向損失と逆方向損失がある。順方向損失とは、ダイオードが本来電流を流す方向での損失を指し、ダイオードのアノードとカソードの間の電圧と電流との積で求められる。これに対して逆方向損失とは、本来ダイオードが電流を阻止する方向に流れる際の損失である。理想的なダイオードであれば、逆方向に電流は流れないが、実際のダイオードでは、順方向期間に流れていた電流の方向が逆転した際に速やかに電流を遮断することができず、一定の時間電流が流れてしまう。この期間を逆回復時間と呼ぶ。逆方向損失はダイオードにかかる逆電圧と逆電流の積で求まる。   Further, the loss of the diode is roughly classified into a forward loss and a reverse loss. The forward loss refers to a loss in a direction in which a diode originally flows current, and is obtained by a product of a voltage and a current between the anode and the cathode of the diode. On the other hand, the reverse loss is a loss when the diode originally flows in the direction of blocking current. In the case of an ideal diode, current does not flow in the reverse direction, but in an actual diode, when the direction of the current flowing in the forward direction is reversed, the current cannot be cut off quickly, and the current is constant. Time current flows. This period is called reverse recovery time. The reverse loss is determined by the product of the reverse voltage and reverse current applied to the diode.

ショットキダイオードでは、逆方向時間が発生する原因であるキャリアの蓄積がないために、逆方向損失はほとんど発生しない。これに対してファーストリカバリーダイオードでは逆方向損失が発生してしまう。一般的に耐圧が200Vを超えるショットキバリアダイオードはないので、高電圧用の降圧チョッパ回路の還流ダイオード4には、ファーストリカバリーダイオードを使用せざるを得ない。また逆方向損失はダイオードにかかる電圧と電流の積で求まるので、高電圧であればあるほど、この逆方向損失が大きくなってしまい、熱破壊を起こしてしまう。   In the Schottky diode, there is almost no reverse loss because there is no carrier accumulation that causes reverse time to occur. On the other hand, reverse loss occurs in the fast recovery diode. In general, there is no Schottky barrier diode whose breakdown voltage exceeds 200V, and therefore, a fast recovery diode must be used as the free wheel diode 4 of the step-down chopper circuit for high voltage. Further, since the reverse loss is obtained by the product of the voltage and current applied to the diode, the higher the voltage, the larger the reverse loss, causing thermal destruction.

この逆方向損失は、順方向電流が流れている期間から、極性を反転した際に発生する損失であり、順方向電流が予め流れていない場合は、突然逆方向の電圧を印加しても、逆方向損失は発生しない。そこで、高電圧を扱う降圧チョッパ回路の場合、ダイオードのこの特性を利用して不連続モードを積極的に採用する。不連続モードでは、還流ダイオード4の電流がゼロになる期間があるために、次のNチャネルMOSトランジスタ2がオンするタイミング、すなわち還流ダイオード4に逆方向の電流が流れるタイミングでも逆方向損失が発生しない。このため不連続モードを採用することにより、還流ダイオード4の損失を低減することができる。   This reverse loss is a loss that occurs when the polarity is reversed from the period in which the forward current flows, and when the forward current does not flow in advance, suddenly applying a reverse voltage, There is no reverse loss. Therefore, in the case of a step-down chopper circuit that handles a high voltage, the discontinuous mode is actively adopted by utilizing this characteristic of the diode. In the discontinuous mode, since there is a period in which the current of the freewheeling diode 4 becomes zero, reverse loss occurs even at the timing when the next N-channel MOS transistor 2 is turned on, that is, when the reverse current flows through the freewheeling diode 4. do not do. For this reason, the loss of the return diode 4 can be reduced by adopting the discontinuous mode.

不連続モードは還流ダイオード4にとってメリットがある一方、回路全体においてデメリットもある。NチャネルMOSトランジスタ3がない場合は、還流期間が終了すると、NチャネルMOSトランジスタ2のソース−ドレイン間の寄生コンデンサ2cとリアクトル5により直列共振回路が形成され、出力電圧値を中心とした共振電圧(自由振動電圧)が、還流ダイオード4のアノード−カソード間に発生する。   The discontinuous mode has advantages for the freewheeling diode 4, but also has disadvantages for the entire circuit. When the N-channel MOS transistor 3 is not provided, when the reflux period ends, a series resonance circuit is formed by the parasitic capacitor 2c between the source and drain of the N-channel MOS transistor 2 and the reactor 5, and the resonance voltage centered on the output voltage value. (Free oscillation voltage) is generated between the anode and the cathode of the reflux diode 4.

このとき、共振電圧の影響でNチャネルMOSトランジスタ2のソース電位が上昇し、ソース電位がドレイン電位(直流電源10の出力電圧Vi)よりも高くなった場合、NチャネルMOSトランジスタ2の寄生ダイオード2dを介して電流が入力側に逆流する。なお、逆流が発生し、NチャネルMOSトランジスタ2の寄生ダイオード2dに電流が流れている状態においては、ソース電位は直流電源10の出力電圧Viと寄生ダイオード2dの順方向降下電圧との和の電圧にクランプされる。   At this time, when the source potential of the N-channel MOS transistor 2 rises due to the influence of the resonance voltage and the source potential becomes higher than the drain potential (the output voltage Vi of the DC power supply 10), the parasitic diode 2d of the N-channel MOS transistor 2 Current flows back to the input side via In the state where a reverse flow occurs and a current flows through the parasitic diode 2d of the N-channel MOS transistor 2, the source potential is the sum of the output voltage Vi of the DC power supply 10 and the forward drop voltage of the parasitic diode 2d. To be clamped.

入力側への逆流は、入力電圧Viと出力電圧Voの関係がVo≧Vi/2となる場合に起こり易い。入力電流の逆流は、入力側に接続される直流電源10の性能劣化や回路誤動作を招く恐れがあり、さらにはNチャネルMOSトランジスタ2の電力損失を増加させる。   Backflow to the input side is likely to occur when the relationship between the input voltage Vi and the output voltage Vo is Vo ≧ Vi / 2. The backflow of the input current may cause performance degradation and circuit malfunction of the DC power supply 10 connected to the input side, and further increase the power loss of the N-channel MOS transistor 2.

したがって、本実施の形態1の通り、逆流防止用のNチャネルMOSトランジスタ3をNチャネルMOSトランジスタ2のソースとリアクトル5の一方端子との間に寄生ダイオード3dが順方向になる様に接続することにより、NチャネルMOSトランジスタ2の寄生コンデンサ2cとリアクトル5との直列共振に伴う逆流経路が絶たれ、入力側への逆流が防止される。これにより、入力側に接続される直流電源10の性能劣化や回路誤動作を防止することができ、また、NチャネルMOSトランジスタ2の損失を軽減することができる。   Therefore, as in the first embodiment, N channel MOS transistor 3 for preventing backflow is connected between the source of N channel MOS transistor 2 and one terminal of reactor 5 so that parasitic diode 3d is in the forward direction. As a result, the backflow path associated with the series resonance between the parasitic capacitor 2c of the N-channel MOS transistor 2 and the reactor 5 is cut off, and backflow to the input side is prevented. As a result, performance degradation and circuit malfunction of the DC power supply 10 connected to the input side can be prevented, and loss of the N-channel MOS transistor 2 can be reduced.

ここで、NチャネルMOSトランジスタ3を挿入することにより、オン期間Tonの損失においては、従来より寄生ダイオード3dの順方向電圧Vfと入力電流Iiの積分である順方向損失が増えることになるが、NチャネルMOSトランジスタ2に供給するゲート信号をNチャネルMOSトランジスタ3のゲートにも供給することにより、NチャネルMOSトランジスタ2がオンする期間は、NチャネルMOSトランジスタ3もオンすることになる。   Here, when the N-channel MOS transistor 3 is inserted, in the loss during the on period Ton, the forward loss, which is the integral of the forward voltage Vf of the parasitic diode 3d and the input current Ii, increases from the conventional level. By supplying the gate signal supplied to the N-channel MOS transistor 2 also to the gate of the N-channel MOS transistor 3, the N-channel MOS transistor 3 is also turned on while the N-channel MOS transistor 2 is turned on.

順方向に流れる電流により、NチャネルMOSトランジスタ3のオン抵抗Ronと入力電流Iiの2乗との積による導通損失が発生するが、NチャネルMOSトランジスタの導通損失はダイオードの導通損失よりもはるかに小さいことが一般的に知られている。MOSトランジスタを使った導通を同期整流方式と呼ぶが、この同期整流方式を採用することで、NチャネルMOSトランジスタ3を付加したことによる効率低下を最小限に食い止めることができる。   The forward current causes a conduction loss due to the product of the on-resistance Ron of the N-channel MOS transistor 3 and the square of the input current Ii. The conduction loss of the N-channel MOS transistor is much higher than the conduction loss of the diode. It is generally known to be small. Conduction using a MOS transistor is called a synchronous rectification method. By adopting this synchronous rectification method, efficiency reduction due to the addition of the N-channel MOS transistor 3 can be minimized.

また、NチャネルMOSトランジスタ3にも寄生コンデンサ3cが存在するので、従来NチャネルMOSトランジスタ2の寄生コンデンサ2cのみであった容量成分は、寄生コンデンサ2c,3cの直列接続体になる。リアクトル5と寄生コンデンサで発生する自由振動電圧が一定であれば、寄生コンデンサ3cが付加されることで、従来は寄生コンデンサ2cの両端に現れていた自由振動成分が、寄生コンデンサ2c,3cに分配される。   Further, since parasitic capacitor 3c also exists in N channel MOS transistor 3, the capacitance component that was only parasitic capacitor 2c of conventional N channel MOS transistor 2 becomes a series connection body of parasitic capacitors 2c and 3c. If the free vibration voltage generated by the reactor 5 and the parasitic capacitor is constant, the parasitic capacitor 3c is added, so that the free vibration component that has conventionally appeared at both ends of the parasitic capacitor 2c is distributed to the parasitic capacitors 2c and 3c. Is done.

たとえば、NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2と同じ素子を使用した場合、NチャネルMOSトランジスタ2のソースに現れる自由振動電圧は従来の半分になる。ここで、駆動回路9では、基準グラウンドがNチャネルMOSトランジスタ2のソースであり、負荷11側のグラウンドと異なるので、駆動回路9に絶縁回路を設ける必要がある。負荷11側と比較して、絶縁回路によって絶縁されたNチャネルMOSトランジスタ2のソースは不安定で、外来ノイズの影響を受けやすくなり、ソースに現れる自由振動電圧が大きいと、本来オンしない領域でオンしてしまう誤動作を引き起こす恐れがある。   For example, when the same element as N-channel MOS transistor 2 is used as N-channel MOS transistor 3, the free oscillation voltage appearing at the source of N-channel MOS transistor 2 is half that of the conventional one. Here, in the drive circuit 9, since the reference ground is the source of the N-channel MOS transistor 2 and is different from the ground on the load 11 side, it is necessary to provide the drive circuit 9 with an insulating circuit. Compared with the load 11 side, the source of the N-channel MOS transistor 2 insulated by the insulation circuit is unstable and easily affected by external noise. If the free oscillation voltage appearing at the source is large, the source is not turned on. There is a risk of causing a malfunction that turns on.

MOSトランジスタのしきい値電圧の差はせいぜい数Vであるが、高電圧の降圧チョッパでは、自由振動電圧が数百Vになることもあり、NチャネルMOSトランジスタ2のソースに数Vの自由振動電圧が印加された場合でも、誤動作を引き起こす恐れがある。しかし、NチャネルMOSトランジスタ2に対してNチャネルMOSトランジスタ3を直列に接続することにより、逆電流を阻止することができるだけでなく、NチャネルMOSトランジスタ2のソースに現れる自由振動電圧を低減することができるので、自由振動に伴うNチャネルMOSトランジスタ2の誤動作のリスクも軽減することができる。   The difference between the threshold voltages of the MOS transistors is at most several volts. However, in a high voltage step-down chopper, the free oscillation voltage may be several hundred volts, and the free oscillation of several volts is applied to the source of the N-channel MOS transistor 2. Even when a voltage is applied, it may cause a malfunction. However, by connecting the N-channel MOS transistor 3 in series with the N-channel MOS transistor 2, not only can reverse current be prevented, but also the free oscillation voltage appearing at the source of the N-channel MOS transistor 2 can be reduced. Therefore, the risk of malfunction of the N-channel MOS transistor 2 due to free vibration can be reduced.

また、NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2と同一種類の部品を使用し、NチャネルMOSトランジスタ2,3のゲートに同じ制御信号CNTを供給すれば、ほぼ同時にオン/オフ制御することができ、従来の降圧チョッパ回路の構成部品の種類を増やすことなく容易に実現できる。   Further, if the same type of component as the N channel MOS transistor 2 is used as the N channel MOS transistor 3 and the same control signal CNT is supplied to the gates of the N channel MOS transistors 2 and 3, the ON / OFF control can be performed almost simultaneously. This can be easily realized without increasing the types of components of the conventional step-down chopper circuit.

また、特許文献1,2のように抵抗素子を使用しないので効率が低下することもない。また、特許文献3のようにダイオードに逆バイアス電圧が印加されたことを検出する回路を設けないので、回路構成が複雑化することもない。   Further, since no resistive element is used as in Patent Documents 1 and 2, the efficiency does not decrease. Further, since a circuit for detecting that a reverse bias voltage is applied to the diode is not provided as in Patent Document 3, the circuit configuration is not complicated.

なお、本実施の形態1では、電磁エネルギー蓄積要素としてリアクトル5を用いたが、これに限るものではなく、電磁エネルギー蓄積要素としてスイッチングトランスの1次巻線などを用いてもよい。   In the first embodiment, the reactor 5 is used as an electromagnetic energy storage element. However, the present invention is not limited to this, and a primary winding of a switching transformer or the like may be used as an electromagnetic energy storage element.

また、NチャネルMOSトランジスタ3に電圧が印加されるのは、不連続モードの自由振動期間Trにおいて、逆流電流が流れる時のみであり、すなわち出力電圧Voと自由振動電圧の和が入力電圧Viより高い場合のみである。このため、NチャネルMOSトランジスタ2においては、少なくとも入力電圧Vi相当もしくはそれ以上の耐電圧が必要であるのに対して、NチャネルMOSトランジスタ3には、入力電圧Vi相当の高耐圧品を使用する必要がなく、低耐圧品で十分である。また、一般的にNチャネルMOSトランジスタのオン抵抗は、耐電圧に比例して大きくなるので、低耐圧品を使用することができれば、それだけNチャネルMOSトランジスタ3のオン期間Tonの導通損失を低減することが可能となる。   The voltage is applied to the N-channel MOS transistor 3 only when a reverse current flows in the free oscillation period Tr in the discontinuous mode, that is, the sum of the output voltage Vo and the free oscillation voltage is greater than the input voltage Vi. Only high. For this reason, the N-channel MOS transistor 2 requires a withstand voltage at least equivalent to or higher than the input voltage Vi, whereas the N-channel MOS transistor 3 uses a high withstand voltage product equivalent to the input voltage Vi. There is no need, and a low withstand voltage product is sufficient. In general, the on-resistance of the N-channel MOS transistor increases in proportion to the withstand voltage. Therefore, if a low-voltage product can be used, the conduction loss during the on-period Ton of the N-channel MOS transistor 3 is reduced accordingly. It becomes possible.

また、NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2と異なる素子を使用した場合でも、別段特別なオン/オフ制御を行なう必要はない。そもそもNチャネルMOSトランジスタ3を設ける目的は、オフ期間Toffの特に自由振動期間Trにおいて寄生ダイオード3dによって電流の逆流を防止することにあるので、極端に言えば、NチャネルMOSトランジスタ3のオン/オフ制御をしなくても構わない。   Even when an element different from N channel MOS transistor 2 is used as N channel MOS transistor 3, it is not necessary to perform special on / off control. In the first place, the purpose of providing the N-channel MOS transistor 3 is to prevent the backflow of current by the parasitic diode 3d in the off-period Toff, particularly in the free oscillation period Tr. There is no need to control.

図3(a)(b)は、それぞれNチャネルMOSトランジスタのオン動作時およびオフ動作時におけるドレイン−ソース間電圧VDS(V)およびゲート−ソース間電圧VGS(V)のゲート電荷量Qg(nC)依存性を示す図である。図3(a)(b)において、このNチャネルMOSトランジスタのターンオン電圧およびターンオフ電圧はともに約5Vであり、そのしきい値電圧VTは約5Vである。   3A and 3B show the gate charge amount Qg (nC) of the drain-source voltage VDS (V) and the gate-source voltage VGS (V) when the N-channel MOS transistor is on and off, respectively. It is a figure which shows dependency. 3A and 3B, the turn-on voltage and turn-off voltage of this N channel MOS transistor are both about 5V, and the threshold voltage VT is about 5V.

NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2よりもしきい値電圧VTが低い素子を使用しても、NチャネルMOSトランジスタ2がオン動作に入るまで入力電流Iiは流れない。逆に、NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2よりもしきい値電圧VTが高い素子を使用しても、電流経路が寄生ダイオード3dからNチャネルMOSトランジスタ3に切り替わる期間が遅れるだけであり、大差はない。   Even if an element having a threshold voltage VT lower than that of N channel MOS transistor 2 is used as N channel MOS transistor 3, input current Ii does not flow until N channel MOS transistor 2 enters an on operation. Conversely, even when an element having a threshold voltage VT higher than that of the N channel MOS transistor 2 is used as the N channel MOS transistor 3, only the period during which the current path is switched from the parasitic diode 3d to the N channel MOS transistor 3 is delayed. There is no big difference.

同様に、NチャネルMOSトランジスタ3がNチャネルMOSトランジスタ2よりも早くオフ動作に入る場合は、電流経路がNチャネルMOSトランジスタ3から寄生ダイオード3dに一瞬切り替わるだけである。NチャネルMOSトランジスタ3がNチャネルMOSトランジスタ2よりも遅れてオフ動作に入る場合でも還流モードの期間中に十分にオフ動作を完了することができるので、自由振動期間に支障をきたすことはない。つまり、NチャネルMOSトランジスタ2とNチャネルMOSトランジスタ3でゲート信号の共通化を図ることができる。   Similarly, when the N-channel MOS transistor 3 enters the off operation earlier than the N-channel MOS transistor 2, the current path is simply switched from the N-channel MOS transistor 3 to the parasitic diode 3d for a moment. Even when the N-channel MOS transistor 3 enters the OFF operation later than the N-channel MOS transistor 2, the OFF operation can be sufficiently completed during the reflux mode, so that the free oscillation period is not hindered. That is, the gate signal can be shared between the N channel MOS transistor 2 and the N channel MOS transistor 3.

[実施の形態2]
図4は、この発明の実施の形態2による降圧チョッパ回路の構成を示す回路ブロック図であって、図1と対比される図である。この降圧チョッパが図1の降圧チョッパと異なる点は、還流ダイオード4のカソードがNチャネルMOSトランジスタ3の寄生ダイオード3dのアノードに接続されている点である。
[Embodiment 2]
FIG. 4 is a circuit block diagram showing the configuration of the step-down chopper circuit according to the second embodiment of the present invention, which is compared with FIG. The step-down chopper is different from the step-down chopper of FIG. 1 in that the cathode of the freewheeling diode 4 is connected to the anode of the parasitic diode 3 d of the N-channel MOS transistor 3.

次に、この降圧チョッパ回路の動作について説明する。制御信号CNTが「H」レベルにされると、NチャネルMOSトランジスタ2,3がオンし、直流電源10の正極から、NチャネルMOSトランジスタ2,3、リアクトル5、および出力コンデンサ6と負荷11の並列接続体を介して直流電源10の負極に至る経路で電流が流れる。これにより、出力コンデンサ6が充電されるとともに、リアクトル5に電磁エネルギーが蓄えられる。このとき、リアクトル5に流れる電流は、時間の経過とともに直線的に増加する。   Next, the operation of this step-down chopper circuit will be described. When control signal CNT is set to “H” level, N channel MOS transistors 2 and 3 are turned on, and N channel MOS transistors 2 and 3, reactor 5, output capacitor 6 and load 11 are connected from the positive electrode of DC power supply 10. A current flows through a path that reaches the negative electrode of the DC power supply 10 via the parallel connection. As a result, the output capacitor 6 is charged and electromagnetic energy is stored in the reactor 5. At this time, the current flowing through the reactor 5 increases linearly with time.

制御信号CNTが「L」レベルにされると、NチャネルMOSトランジスタ2,3がオフし、リアクトル5の電磁エネルギーが放出されて、リアクトル5の他方端子(出力端子T3側の端子)から、出力コンデンサ6と負荷11の並列接続体、還流ダイオード4、寄生ダイオード3dを介してリアクトル5の一方端子(入力端子T1側の端子)に至る経路で電流が流れる。このような経路で電流が流れる状態は一般的に還流と呼ばれる。この場合、リアクトル5に流れる電流は、時間の経過とともに直線的に減少する。   When the control signal CNT is set to the “L” level, the N-channel MOS transistors 2 and 3 are turned off, the electromagnetic energy of the reactor 5 is released, and output from the other terminal (terminal on the output terminal T3 side) of the reactor 5 A current flows in a path that reaches one terminal of the reactor 5 (terminal on the input terminal T1 side) via the parallel connection body of the capacitor 6 and the load 11, the return diode 4, and the parasitic diode 3d. A state in which current flows through such a path is generally called reflux. In this case, the current flowing through the reactor 5 decreases linearly with time.

リアクトル5の電磁エネルギーの放出が終了すると、リアクトル5に電流が流れない期間(リアクトル電流ILが0となる期間)Trが発生する。この期間Trでは出力コンデンサ6から負荷11に対して電力供給が行なわれる。   When the release of the electromagnetic energy of the reactor 5 is completed, a period Tr during which no current flows through the reactor 5 (a period in which the reactor current IL is 0) occurs. In this period Tr, power is supplied from the output capacitor 6 to the load 11.

ここで、直列共振回路を形成する経路(トランジスタ2のドレインから直流電源10、出力コンデンサ6、およびリアクトル5を介してトランジスタ2のソースに至る経路)内にNチャネルMOSトランジスタ3を接続したので、直列共振に伴う逆流経路を絶ち、電流の逆流を防止することができる。   Here, since the N-channel MOS transistor 3 is connected in a path (a path from the drain of the transistor 2 to the source of the transistor 2 through the DC power supply 10, the output capacitor 6, and the reactor 5) forming the series resonance circuit, The reverse flow path associated with the series resonance is interrupted, and the reverse current flow can be prevented.

ここで、NチャネルMOSトランジスタ3を挿入することにより、オン期間Tonおよび還流期間の損失においては、従来より寄生ダイオード3dの順方向電圧Vfと入力電流の積分の損失が増えることになる。しかし、NチャネルMOSトランジスタ2に供給するゲート信号をNチャネルMOSトランジスタ3にも供給することにより、NチャネルMOSトランジスタ2がオンする期間は、NチャネルMOSトランジスタ3もオンすることになる。   Here, by inserting the N-channel MOS transistor 3, the loss of the integration of the forward voltage Vf and the input current of the parasitic diode 3d increases as compared with the loss in the ON period Ton and the return period. However, by supplying the gate signal supplied to the N-channel MOS transistor 2 also to the N-channel MOS transistor 3, the N-channel MOS transistor 3 is also turned on while the N-channel MOS transistor 2 is turned on.

このため順方向に流れる電流により、NチャネルMOSトランジスタ3のオン抵抗Ronの2乗と入力電流の積分の損失が発生するが、MOSトランジスタの導通損失はダイオードの導通損失よりもはるかに小さいことが一般的に知られている。還流電流をMOSトランジスタに流す方式を同期整流方式と呼ぶが、この同期整流方式を採用することで、NチャネルMOSトランジスタ3を付加したことによる効率低下を最小限に食い止めることができる。   Therefore, the current flowing in the forward direction causes a loss of the square of the on-resistance Ron of the N-channel MOS transistor 3 and the integration of the input current, but the MOS transistor conduction loss is much smaller than the diode conduction loss. Generally known. A method of causing the reflux current to flow through the MOS transistor is called a synchronous rectification method. By adopting this synchronous rectification method, a reduction in efficiency due to the addition of the N-channel MOS transistor 3 can be minimized.

直列共振回路を形成する経路は、先に述べたトランジスタ2のドレインから直流電源10、出力コンデンサ6、およびリアクトル5を介してトランジスタ2のソースに至る経路の他に、還流ダイオード4の寄生コンデンサ4cから出力コンデンサ6、リアクトル5を介して還流ダイオード4のカソードに至る経路も存在する。図4では、還流ダイオード4のカソードが、NチャネルMOSトランジスタ3の寄生ダイオード3dのアノードに接続されている。このためNチャネルMOSトランジスタ3により、リアクトル5とNチャネルMOSトランジスタ2の寄生コンデンサ2cによる共振のみならず、リアクトル5と還流ダイオード4の寄生コンデンサ4cによる共振をも防止することがができる。   In addition to the path from the drain of the transistor 2 described above to the source of the transistor 2 via the DC power supply 10, the output capacitor 6, and the reactor 5, the path that forms the series resonant circuit includes the parasitic capacitor 4 c of the freewheeling diode 4. There is also a path from the output capacitor 6 and the reactor 5 to the cathode of the freewheeling diode 4. In FIG. 4, the cathode of the freewheeling diode 4 is connected to the anode of the parasitic diode 3 d of the N-channel MOS transistor 3. Therefore, the N-channel MOS transistor 3 can prevent not only the resonance of the reactor 5 and the parasitic capacitor 2c of the N-channel MOS transistor 2, but also the resonance of the reactor 5 and the free-wheeling diode 4 due to the parasitic capacitor 4c.

また、NチャネルMOSトランジスタ3としてNチャネルMOSトランジスタ2よりもしきい値電圧が低い素子を使用することにより、損失低減を図ることができる。図3のVGS特性において、一定となる電圧が低いということは、オフ期間からオン期間への移行期間においてより早くオンし、逆にオン期間からオフ期間への移行期間では、より遅くオフすることを意味する。   Further, by using an element having a lower threshold voltage than N channel MOS transistor 2 as N channel MOS transistor 3, loss can be reduced. In the VGS characteristic of FIG. 3, a low constant voltage means that the voltage is turned on earlier in the transition period from the off period to the on period, and is turned off later in the transition period from the on period to the off period. Means.

NチャネルMOSトランジスタ3がNチャネルMOSトランジスタ2より先にオンしてもNチャネルMOSトランジスタ2がオンするまで入力電流Iiは流れないので動作に支障をきたさない。同様に、NチャネルMOSトランジスタ3がNチャネルMOSトランジスタ2よりも遅くオフ動作に入ることは、同期電流モードすなわち、導通損失が小さい期間が持続することを意味する。NチャネルMOSトランジスタ2がオフし、還流期間に移行しても尚、NチャネルMOSトランジスタ3が同期整流モードあれば、それだけ還流期間の損失を低減することになる。NチャネルMOSトランジスタ3として、完全にオフになるタイミングが自由振動期間Trの開始前になる様な素子を選定しておけば問題ない。   Even if the N-channel MOS transistor 3 is turned on before the N-channel MOS transistor 2, the input current Ii does not flow until the N-channel MOS transistor 2 is turned on, so that the operation is not hindered. Similarly, when the N channel MOS transistor 3 enters the OFF operation later than the N channel MOS transistor 2, it means that the synchronous current mode, that is, a period in which the conduction loss is small continues. Even if the N-channel MOS transistor 2 is turned off and shifts to the return period, if the N-channel MOS transistor 3 is in the synchronous rectification mode, the loss in the return period is reduced accordingly. There is no problem if an element is selected as the N-channel MOS transistor 3 so that the complete turn-off timing is before the start of the free oscillation period Tr.

[実施の形態3]
図5は、この発明の実施の形態3による降圧チョッパ回路の構成を示す回路ブロック図であって、図1と対比される図である。この降圧チョッパが図1の降圧チョッパと異なる点は、ダイオード20および抵抗素子21が追加されている点である。
[Embodiment 3]
FIG. 5 is a circuit block diagram showing the configuration of the step-down chopper circuit according to the third embodiment of the present invention, which is compared with FIG. The step-down chopper is different from the step-down chopper of FIG. 1 in that a diode 20 and a resistance element 21 are added.

ダイオード20のカソードは、NチャネルMOSトランジスタ3の寄生ダイオード3dのカソードに接続される。抵抗素子21は、ダイオード20のアノードと出力端子T3との間に接続される。ダイオード20および抵抗素子21は、リアクトル5に並列接続されたスナバ回路を構成している。リアクトル5の配線容量を原因として自由振動が発生しても、その自由振動をスナバ回路によって速やかに収束させることができる。   The cathode of diode 20 is connected to the cathode of parasitic diode 3 d of N-channel MOS transistor 3. The resistance element 21 is connected between the anode of the diode 20 and the output terminal T3. The diode 20 and the resistance element 21 constitute a snubber circuit connected in parallel to the reactor 5. Even if free vibration occurs due to the wiring capacity of the reactor 5, the free vibration can be quickly converged by the snubber circuit.

なお、以上の実施の形態1〜3において、NチャネルMOSトランジスタ3の寄生ダイオード3dに並列に逆流防止用ダイオードを接続してもよい。寄生ダイオード3dの特性は、還流ダイオード4として使用されるショットキダイオードやファーストリカバリダイオードと比較して良好とは言えないので、逆流防止用ダイオードを付加することで寄生ダイオード3dが導流している期間の損失をさらに低減することができる。   In the first to third embodiments, a backflow prevention diode may be connected in parallel to the parasitic diode 3d of the N-channel MOS transistor 3. Since the characteristics of the parasitic diode 3d are not good compared to the Schottky diode and the fast recovery diode used as the freewheeling diode 4, the period during which the parasitic diode 3d is conducted by adding a backflow prevention diode. Loss can be further reduced.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

T1,T2 入力端子、T3,T4 出力端子、1 入力コンデンサ、2,3 NチャネルMOSトランジスタ、4 還流ダイオード、5 リアクトル、6 出力コンデンサ、7 フィードバック回路、8 制御回路、9 駆動回路、10 直流電源、11 負荷、20 ダイオード、21 抵抗素子。   T1, T2 input terminal, T3, T4 output terminal, 1 input capacitor, 2, 3 N channel MOS transistor, 4 freewheeling diode, 5 reactor, 6 output capacitor, 7 feedback circuit, 8 control circuit, 9 drive circuit, 10 DC power supply , 11 load, 20 diode, 21 resistive element.

Claims (6)

第1および第2の入力端子間に与えられた第1の直流電圧を降圧して第1および第2の出力端子間に第2の直流電圧を出力する降圧チョッパ回路であって、
第1の電極が前記第1の入力端子に接続され、前記第2の直流電圧が目標電圧になるようにオン/オフ制御される第1のスイッチング素子と、
第1の電極が前記第1のスイッチング素子の第2の電極に接続され、前記第1のスイッチング素子とともにオン/オフ制御される第2のスイッチング素子と、
一方端子が前記第2のスイッチング素子の第2の電極に接続され、他方端子が前記第1の出力端子に接続されたリアクトルと、
前記第1および第2の出力端子間に接続されたコンデンサと、
アノードが前記第2の入力端子および前記第2の出力端子に接続され、前記第1および第2のスイッチング素子がオフされたときに前記リアクトルの他方端子から出力される電流を前記リアクトルの一方端子に戻す還流ダイオードとを備え、
前記第2のスイッチング素子は、アノードおよびカソードが前記第2のスイッチング素子の第1および第2の電極にそれぞれ接続された第1の寄生ダイオードを含み、
前記還流ダイオードのカソードは、前記第1の寄生ダイオードのアノードに接続されている、降圧チョッパ回路。
A step-down chopper circuit that steps down a first DC voltage applied between first and second input terminals and outputs a second DC voltage between first and second output terminals,
A first switching element having a first electrode connected to the first input terminal and on / off controlled so that the second DC voltage becomes a target voltage;
A second switching element having a first electrode connected to a second electrode of the first switching element and being on / off controlled together with the first switching element;
A reactor having one terminal connected to the second electrode of the second switching element and the other terminal connected to the first output terminal;
A capacitor connected between the first and second output terminals;
The anode is connected to the second input terminal and the second output terminal, and the current output from the other terminal of the reactor when the first and second switching elements are turned off is the one terminal of the reactor. And a return diode to return to
The second switching element, viewed contains a first parasitic diode having an anode and a cathode connected to the first and second electrode of the second switching element,
A step-down chopper circuit in which a cathode of the freewheeling diode is connected to an anode of the first parasitic diode .
前記第1のスイッチング素子は、アノードおよびカソードが前記第1のスイッチング素子の第2および第1の電極にそれぞれ接続された第2の寄生ダイオードを含む、請求項1に記載の降圧チョッパ回路。   2. The step-down chopper circuit according to claim 1, wherein the first switching element includes a second parasitic diode having an anode and a cathode connected to second and first electrodes of the first switching element, respectively. 前記第1および第2のスイッチング素子はそれぞれ第1および第2のNチャネルMOSトランジスタを含み、
前記第1のNチャネルMOSトランジスタのドレインは前記第1の入力端子に接続され、そのソースは前記第2のNチャネルMOSトランジスタのソースに接続され、前記リアクトルの一方端子は前記第2のNチャネルMOSトランジスタのドレインに接続され、前記リアクトルの他方端子は前記第1の出力端子に接続される、請求項2に記載の降圧チョッパ回路。
The first and second switching elements include first and second N-channel MOS transistors, respectively.
The drain of the first N channel MOS transistor is connected to the first input terminal, the source thereof is connected to the source of the second N channel MOS transistor, and one terminal of the reactor is connected to the second N channel. 3. The step-down chopper circuit according to claim 2, wherein the step-down chopper circuit is connected to a drain of a MOS transistor, and the other terminal of the reactor is connected to the first output terminal.
前記第2のスイッチング素子の第1および第2の電極間の耐圧は、前記第1のスイッチング素子の第1および第2の電極間の耐圧よりも低い、請求項1から請求項3のいずれか1項に記載の降圧チョッパ回路。   4. The device according to claim 1, wherein a breakdown voltage between the first and second electrodes of the second switching element is lower than a breakdown voltage between the first and second electrodes of the first switching element. 5. 2. A step-down chopper circuit according to item 1. 前記第2のスイッチング素子のしきい値電圧は、前記第1のスイッチング素子のしきい値電圧よりも低い、請求項1から請求項4のいずれか1項に記載の降圧チョッパ回路。   The step-down chopper circuit according to claim 1, wherein a threshold voltage of the second switching element is lower than a threshold voltage of the first switching element. さらに、前記リアクトルに並列接続されたスナバ回路を備え、
前記スナバ回路は、
カソードが前記リアクトルの一方端子に接続されたダイオードと、
前記ダイオードのアノードと前記リアクトルの他方端子に接続された抵抗素子とを含む、請求項1から請求項のいずれか1項に記載の降圧チョッパ回路。
Furthermore, a snubber circuit connected in parallel to the reactor,
The snubber circuit is
A diode having a cathode connected to one terminal of the reactor;
The step-down chopper circuit according to any one of claims 1 to 5 , comprising a resistance element connected to an anode of the diode and the other terminal of the reactor.
JP2013215296A 2013-10-16 2013-10-16 Step-down chopper circuit Active JP6033199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013215296A JP6033199B2 (en) 2013-10-16 2013-10-16 Step-down chopper circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013215296A JP6033199B2 (en) 2013-10-16 2013-10-16 Step-down chopper circuit

Publications (2)

Publication Number Publication Date
JP2015080321A JP2015080321A (en) 2015-04-23
JP6033199B2 true JP6033199B2 (en) 2016-11-30

Family

ID=53011301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013215296A Active JP6033199B2 (en) 2013-10-16 2013-10-16 Step-down chopper circuit

Country Status (1)

Country Link
JP (1) JP6033199B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018087896A1 (en) * 2016-11-11 2018-05-17 新電元工業株式会社 Mosfet and power conversion circuit
JP6215510B1 (en) * 2016-11-11 2017-10-18 新電元工業株式会社 MOSFET and power conversion circuit
WO2018216222A1 (en) * 2017-05-26 2018-11-29 新電元工業株式会社 Mosfet and power conversion circuit
US11005354B2 (en) * 2017-11-17 2021-05-11 Shindengen Electric Manufacturing Co., Ltd. Power conversion circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5510747A (en) * 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
JPH08308217A (en) * 1995-04-27 1996-11-22 Canon Inc Dc-dc converter
JP2002136111A (en) * 2000-10-17 2002-05-10 Fuji Electric Co Ltd Non-isolated dc-to-dc converter
JP4522957B2 (en) * 2006-03-02 2010-08-11 東光株式会社 Switching power supply circuit
US7902809B2 (en) * 2006-11-28 2011-03-08 International Rectifier Corporation DC/DC converter including a depletion mode power switch
JP5189343B2 (en) * 2007-10-23 2013-04-24 ローム株式会社 Selector circuit and electronic device using the same
JP2010119166A (en) * 2008-11-11 2010-05-27 Nec Electronics Corp Voltage conversion circuit and semiconductor device
JP5681411B2 (en) * 2010-08-26 2015-03-11 パナソニックIpマネジメント株式会社 Lighting device, lighting device using the same, lighting system, and lighting fixture
JP2012253942A (en) * 2011-06-03 2012-12-20 Denso Corp Dc-dc converter device

Also Published As

Publication number Publication date
JP2015080321A (en) 2015-04-23

Similar Documents

Publication Publication Date Title
JP4966249B2 (en) Switching power supply
US9966837B1 (en) Power converter with circuits for providing gate driving
US8035364B2 (en) Step-down switching regulator with freewheeling diode
US8493047B2 (en) Constant on-time switching regulator implementing dual control loops
JP5274527B2 (en) DC-DC converter
US9627973B2 (en) Switching power supply device, and inverter, converter, and solar power controller including same
US20130038307A1 (en) Switching circuit and dc-to-dc converter
US20100026256A1 (en) Switching regulator and control method thereof
WO2017134949A1 (en) Diode and semiconductor apparatus
JP6033199B2 (en) Step-down chopper circuit
US10483853B2 (en) DC-DC converter
JP4548484B2 (en) Synchronous rectification forward converter
JP2010124573A (en) Switching power supply unit and semiconductor apparatus used for the same
JP2007295687A (en) Failure detection circuit of dc-dc converter
US8325497B2 (en) High voltage synchronous rectifier controller
US10454456B2 (en) Method for driving a transistor device with non-isolated gate, drive circuit and electronic circuit
CN111614249A (en) Diode circuit
JP5767408B2 (en) Switching power supply circuit
JP6037971B2 (en) Step-down chopper circuit
JP2018085873A (en) Switching power supply device of zero-volt switching system
JP2014230287A (en) Switching power supply
JP6679463B2 (en) Switching element drive circuit
JP6660699B2 (en) Synchronous rectification FET drive circuit
JP6037972B2 (en) Step-down chopper circuit
JP5032446B2 (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161025

R150 Certificate of patent or registration of utility model

Ref document number: 6033199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250