JP6030741B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP6030741B2 JP6030741B2 JP2015237490A JP2015237490A JP6030741B2 JP 6030741 B2 JP6030741 B2 JP 6030741B2 JP 2015237490 A JP2015237490 A JP 2015237490A JP 2015237490 A JP2015237490 A JP 2015237490A JP 6030741 B2 JP6030741 B2 JP 6030741B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- level shift
- latch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 41
- 230000015654 memory Effects 0.000 description 26
- 230000015556 catabolic process Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Read Only Memory (AREA)
Description
まず、実施の形態と比較するため、関連技術について、説明する。高電圧を扱う製品(例えば、液晶ドライバ、フラッシュメモリ)では、トランジスタ素子の耐圧に迫る、または超えるような電圧をワード線或いはビット線、ソース線に印加するための手段として、ラッチ型のレベルシフト回路を用いる方式が知られている。
図1に示すように、関連技術におけるラッチ型レベルシフト回路は、動作電圧Vp、Vnを受けて動作する4つのMOSトランジスタQ5、Q6、Q7、Q8からなるラッチ部と、入力信号INを受けてラッチ部の入力ノードN1、N2を駆動するNチャネル形の入力用MOSトランジスタQ1、Q2と、この入力用MOSトランジスタQ1、Q2とラッチ部の入力ノードN1、N2の間に設けられ、制御電圧Veにより開閉動作するNチャネル形の入力カットMOSトランジスタQ3、Q4とから構成される。
続いて、実施の形態1にかかるラッチ型レベルシフト回路について、図1の関連技術と比較しつつ説明する。
図3に示すように、ラッチ型レベルシフト回路は、一方の動作電圧Vpが与えられる電圧端子と、所定のノード(N3)との間に、入出がクロスカップル接続された2つのインバータを含むラッチ部と、入力信号INを受けてラッチ部の入力ノードN1、N2を駆動するNチャネル形の入力用MOSトランジスタQ1、Q2と、この入力用MOSトランジスタQ1、Q2とラッチ部の入力ノードN1、N2の間に設けられ、制御電圧により開閉動作するNチャネル形の入力カットMOSトランジスタQ3、Q4とを含む。
次に、図面を用いて別の実施形態について、説明する。
実施の形態1と比較すると、実施の形態1では、MOSトランジスタQ9が、ラッチ部の反転動作時にオフにされることにより貫通電流を抑止するとともに、耐圧緩和電圧をラッチ部Q5、Q6、Q7、Q8に印加するためのMOSトランジスタとしても機能していた。実施の形態2では、電流電圧制御用MOSトランジスタとして、主として貫通電流抑止の役割を果たすMOSトランジスタと、耐圧緩和電圧をラッチ部Q5、Q6、Q7、Q8に印加するためのMOSトランジスタとを別に設けている。
以上の構成により、貫通電流を削減でき、各トランジスタの閾値や動作電圧等によっては、実施の形態1と比較して、プルダウントランジスタQ1、Q2のサイズをさらに小さくすることができる。
次に、図面を用いて別の実施形態について、説明する。
実施の形態1と比較すると、実施の形態3では、ラッチ部Q5、Q6、Q7、Q8に含まれる2つのインバータを、耐圧緩和用のNチャネル形MOSトランジスタQ3、Q4が分割している点が異なる。ラッチ部に含まれる2つのインバータの一方は、動作電圧Vpが与えられる電圧端子と、所定のノードN3との間に直列接続されたMOSトランジスタQ5、Q7、Q3を含む。Nチャネル型MOSトランジスタQ3は、電圧クランプによりラッチ部への耐圧緩和動作を実現するためのものである。ラッチ部に含まれる2つのインバータの他方は、動作電圧Vpが与えられる電圧端子と、所定のノードN3との間に直列接続されたMOSトランジスタQ6、Q8、Q4とを含む。Nチャネル形MOSトランジスタQ3、Q4は、制御電圧Vfをゲート端子に受けて動作する。実施の形態3のラッチ型レベルシフト回路では、耐圧緩和用MOSとして機能するMOSトランジスタQ3、Q4のゲート端子に所定電圧を印加することで、電圧クランプにより耐圧緩和動作を実施する。このように、実施の形態3では、主に電流電圧制御用のMOSトランジスタとして、Q3、Q4、Q9があり、MOSトランジスタQ3、Q4が、主に耐圧緩和用のMOSトランジスタとして機能する。また、MOSトランジスタQ9が、主に貫通電流防止用のトランジスタとして機能する。
制御電圧Vfに正電圧(図10の例では、制御電圧Vf=5V)を印加した場合、ラッチ部に含まれる2つのインバータのうち、ノードN1、N2には、動作電圧Vpがそのまま印加される。一方、ノードN5、N6は、制御電圧Vfによってクランプされた電圧が印加される。図10の例では、ノードN5、N6には、(5V−Vth)の電圧が印加される。図10に示す耐圧緩和動作時において、動作電圧Vpを高電圧(例えば、動作電圧Vp=11V)に上昇させる場合、ノードN5またはN6には、Nチャネル形MOSトランジスタQ3、Q4によりクランプされた電圧が印加される。図10の例では、ノートN5またはN6に、クランプされた電圧(5V−Vth)が印加される。
次に、図面を用いて別の実施形態について、説明する。
実施の形態2の構成に対し、実施の形態3で説明した耐圧緩和用のNチャネル形MOSトランジスタQ3、Q4を付加したものである。実施の形態4における、耐圧緩和のための動作例は、実施の形態3で説明した制御電圧Vfの印加によるものと同様となる。実施の形態4において、MOSトランジスタQ3、Q4、Q9、Q10、Q11、Q12が、電流電圧制御用MOSトランジスタとして機能する。これら電流電圧制御用MOSトランジスタのうち、貫通電流抑止の役割を果たすのは、MOSトランジスタQ11、Q12である。また、耐圧緩和用MOSトランジスタとして機能するのは、MOSトランジスタQ10、Q9、Q3、Q4である。MOSトランジスタQ13、Q14は、ラッチ部のラッチ反転動作の補助的役割をする。
このように、各実施の形態について説明してきたが、これら各実施の形態に示されるラッチ型レベルシフト回路の実装例について、説明する。
図13に示すように、フラッシュモジュール2は、外部の機器とデータやコマンドを送受信するための入出力回路21と、フラッシュモジュール2内の各回路を制御する制御回路22と、メモリアレイ30へアクセスするためのアドレスを保持するアドレスバッファ23と、フラッシュモジュール2内の各回路へ電圧を供給する電源回路24と、メモリアレイ30へアクセスするためのアドレスをプリデコードするプリデコーダ25と、行アドレスをデコードしてワード線を駆動するための行デコーダ・ドライバ26と、メモリアレイ30への書き込みデータを保持する書き込みラッチ27と、信号を増幅するためのセンスアンプ回路28と、列アドレスをデコードするための列デコーダ29と、メモリアレイ30と、ソース線を駆動するためのソースデコーダ・ドライバ31とを含む。
以下、関連技術におけるラッチ型レベルシフト回路と、各実施の形態のラッチ型レベルシフト回路とのレイアウトの例を示すことにより、レイアウト面積を比較する。
このように各実施形態について説明してきたが、これら実施形態を組み合わせてもよいことはいうまでもない。また、各実施の形態では、電流の削減を、動作電圧Vnと、ラッチ回路の所定ノードとの間に設けたNチャネル形MOSトランジスタ(実施の形態1のQ9等)で実施したが、NMOSトランジスタに限らず、各MOSトランジスタのタイプを、Pチャネル形のものはNチャネル形へ、Nチャネル形のものはPチャネル形へ変更してもよい。また、動作電圧Vnと動作電圧Vpとを入れ替えた構成としてもよい。
Claims (2)
- レベルシフト回路であって、
動作電圧が印加されるラッチ回路と、
入力信号がゲート端子に入力され、前記ラッチ回路を駆動する第1のMOSトランジスタと、
前記入力信号の反転信号がゲート端子に入力され、前記ラッチ回路を駆動する第2のMOSトランジスタと、
前記ラッチ回路と前記第1のMOSトランジスタとの間に配置され、第1の制御電圧をゲート端子で受け開閉動作を行う第3のMOSトランジスタと、
前記ラッチ回路と前記第2のMOSトランジスタとの間に配置され、前記第1の制御電圧をゲート端子で受け開閉動作を行う第4のMOSトランジスタと、
前記ラッチ回路に接続し第2の制御電圧をゲート端子で受ける電流電圧制御用MOSトランジスタと、を備え、
前記電流電圧制御用MOSトランジスタは、前記入力信号に基づく反転動作時にオフにされ、
前記ラッチ回路は、
第1のインバータ回路と、
第2のインバータ回路と、を備え、
前記第1のインバータ回路および前記第2のインバータ回路は、入出力端子がそれぞれクロスカップル接続されており、
前記電流電圧制御用MOSトランジスタは、第9のMOSトランジスタ及び第10のMOSトランジスタを含み、
前記第10のMOSトランジスタと前記ラッチ回路とは第1のノードを介して接続され、
前記第9のMOSトランジスタと前記ラッチ回路とは第2のノードを介して接続され、
前記第1のインバータ回路は、前記動作電圧が与えられる第1の電圧端子と前記第1のノードとの間に直列接続された第5及び第7のMOSトランジスタを備え、
前記第2のインバータ回路は、前記第1の電圧端子と前記第2のノードとの間に直列接続された第6及び第8のMOSトランジスタを備え、
前記第1のインバータ回路は、前記第5及び第7のMOSトランジスタの間に直列接続されて配置され、ゲート端子が前記第2のノードと接続された第13のMOSトランジスタを含み、
前記第2のインバータ回路は、前記第6及び第8のMOSトランジスタの間に直列接続されて配置され、ゲート端子が前記第1のノードと接続された第14のMOSトランジスタを含み、
前記レベルシフト回路は、さらに、
前記入力信号がゲート端子に入力され、前記ラッチ回路と前記第1のノードを介して接続される第11のMOSトランジスタと、
前記入力信号の反転信号がゲート端子に入力され、前記ラッチ回路と前記第2のノードを介して接続される第12のMOSトランジスタとを備える、レベルシフト回路。 - レベルシフト回路であって、
動作電圧が印加されるラッチ回路と、
入力信号がゲート端子に入力され、前記ラッチ回路を駆動する第1のMOSトランジスタと、
前記入力信号の反転信号がゲート端子に入力され、前記ラッチ回路を駆動する第2のMOSトランジスタと、
前記ラッチ回路に含まれる2つのインバータ回路を分割するように配置され、第1の制御電圧をゲート端子で受け開閉動作を行う第3および第4のMOSトランジスタと、
前記ラッチ回路に接続し、第2の制御電圧をゲート端子で受ける電流電圧制御用MOSトランジスタと、を備え、
前記電流電圧制御用MOSトランジスタは、前記入力信号に基づく反転動作時にオフにされ、
前記ラッチ回路は、
第1のインバータ回路と、
第2のインバータ回路と、を備え、
前記第1のインバータ回路および前記第2のインバータ回路は、入出力端子がそれぞれクロスカップル接続されており、
前記電流電圧制御用MOSトランジスタは、第9のMOSトランジスタ及び第10のMOSトランジスタを含み、
前記第10のMOSトランジスタと前記ラッチ回路とは第1のノードを介して接続され、
前記第9のMOSトランジスタと前記ラッチ回路とは第2のノードを介して接続され、
前記第1のインバータ回路は、前記動作電圧が与えられる第1の電圧端子と前記第1のノードとの間に直列接続された第5及び第7のMOSトランジスタを備え、
前記第2のインバータ回路は、前記第1の電圧端子と前記第2のノードとの間に直列接続された第6及び第8のMOSトランジスタを備え、
前記第3のMOSトランジスタは、前記第5及び第7のMOSトランジスタの間に直列接続されて配置され、
前記第4のMOSトランジスタは、前記第6及び第8のMOSトランジスタの間に直列接続されて配置され、
前記第1のインバータ回路は、前記第5及び第7のMOSトランジスタの間に直列接続されて配置され、ゲート端子が前記第2のノードと接続された第13のMOSトランジスタを含み、
前記第2のインバータ回路は、前記第6及び第8のMOSトランジスタの間に直列接続されて配置され、ゲート端子が前記第1のノードと接続された第14のMOSトランジスタを含み、
前記レベルシフト回路は、さらに、
前記入力信号がゲート端子に入力され、前記ラッチ回路と前記第1のノードを介して接続される第11のMOSトランジスタと、
前記入力信号の反転信号がゲート端子に入力され、前記ラッチ回路と前記第2のノードを介して接続される第12のMOSトランジスタとを備える、レベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015237490A JP6030741B2 (ja) | 2015-12-04 | 2015-12-04 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015237490A JP6030741B2 (ja) | 2015-12-04 | 2015-12-04 | レベルシフト回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014527894A Division JP5853104B2 (ja) | 2012-08-01 | 2012-08-01 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016029863A JP2016029863A (ja) | 2016-03-03 |
JP6030741B2 true JP6030741B2 (ja) | 2016-11-24 |
Family
ID=55435539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015237490A Active JP6030741B2 (ja) | 2015-12-04 | 2015-12-04 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6030741B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7109755B2 (ja) * | 2018-02-15 | 2022-08-01 | 株式会社吉川システック | 半導体装置 |
US11476853B2 (en) | 2018-11-14 | 2022-10-18 | Sony Semiconductor Solutions Corporation | Level shift circuit and electronic apparatus |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3625851B2 (ja) * | 1993-12-28 | 2005-03-02 | 沖電気工業株式会社 | レベルシフタ回路 |
JP3204848B2 (ja) * | 1994-08-09 | 2001-09-04 | 株式会社東芝 | レベル変換回路及びこのレベル変換回路を用いてレベル変換されたデータを出力する方法 |
JP3609956B2 (ja) * | 1998-04-28 | 2005-01-12 | シャープ株式会社 | ラッチ回路、シフトレジスタ回路、および画像表示装置 |
-
2015
- 2015-12-04 JP JP2015237490A patent/JP6030741B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016029863A (ja) | 2016-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5853104B2 (ja) | レベルシフト回路 | |
JP6207748B2 (ja) | アドレスデコードおよびアクセス線選択のための装置、メモリおよび方法 | |
US8971148B2 (en) | Word line selection circuit and row decoder | |
JP6952619B2 (ja) | 半導体装置 | |
JP6495024B2 (ja) | 半導体装置 | |
US9966956B2 (en) | Semiconductor integrated circuit device | |
KR100220939B1 (ko) | 반도체 메모리 장치의 워드라인 구동방법 | |
WO2017044249A1 (en) | Power gating devices and methods | |
US9293181B2 (en) | Block selection circuit and semiconductor device having the same | |
JP7114268B2 (ja) | 半導体装置 | |
JP6030741B2 (ja) | レベルシフト回路 | |
US7107500B2 (en) | Test mode circuit of semiconductor memory device | |
CN109920458B (zh) | 地址解码器及包括其的半导体存储器件 | |
US7548108B2 (en) | Semiconductor integrated circuit device with dual insulation system | |
US10490262B2 (en) | Semiconductor device | |
US7924606B2 (en) | Memory controller and decoder | |
KR20010063423A (ko) | 포지티브 챠지 펌핑 전압 스위칭 회로 및 그를 이용한플래쉬 메모리의 로우 디코더 회로 | |
JP2009105760A (ja) | 半導体集積回路装置 | |
JPS6028099A (ja) | 半導体記憶装置 | |
JP2001203326A (ja) | 半導体集積回路 | |
JP2004220735A (ja) | ワード線駆動方法 | |
JPS6015897A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6030741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |