JP5994579B2 - フレーム変換装置及びフレーム変換方法及び伝送装置 - Google Patents

Description

本発明は、フレーム変換装置及びフレーム変換方法及び伝送装置に関する。

ネットワーク分野において、今後適用領域の拡大が予想される次世代光トランスポート技術としてパケット系データを統合的に扱えるＯＴＮ（Ｏｐｔｉｃａｌ Ｔｒａｎｓｐｏｒｔ Ｎｅｔｗｏｒｋ：光転送ネットワーク）がＩＴＵ−Ｔにおいて勧告化されている。

ＯＴＮは、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）／ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）等のＴＤＭ系データと、Ｅｔｈｅｒｎｅｔ（登録商標、以降、単に「ＬＡＮ」と呼ぶ）等のパケット系データを統合的に扱うことができる。

ＯＴＮには、現在の主要なトラフィックであるパケット系データを効率的に伝送するために、需要に応じて可変帯域を与えることができるＯＤＵｆｌｅｘ（Ｏｐｔｉｃａｌ Ｃｈａｎｎｅｌ Ｄａｔａ Ｕｎｉｔ ｆｌｅｘ）方式がある。また、伝送装置の光伝送レイヤを有効活用するために、通常運用中にデータエラーを発生させないヒットレス機能を実現するＨＡＯ（Ｈｉｔｌｅｓｓ Ａｄｊｕｓｔｍｅｎｔ ｏｆ ＯＤＵ ｆｌｅｘ ｒｅｓｉｚｉｎｇ）方式がある。

特開２００１−１７７８８６号公報 特開２０１２−４８３９号公報

従来はリサイジングを行うバッファの蓄積量がリサイジング時のバッファの中心（最大蓄積量の半分）からどれだけ離れているかを監視して、監視結果に応じて出力データレートの補正を行っている。そのため、入力データレート増減の粒度が上がると、出力データレートの補正を行うまでの間に、リサイジングを行うバッファの蓄積量が激しく増減することになる。

入力データレートの増減ばらつきが大きくなると、出力データレートの増減ばらつきが大きくなる。このため、伝送装置を通過する度にデータレート増減ばらつきが大きくなり、データレート増減ばらつきを吸収するバッファの容量が増大するという問題があった。また、バッファの容量が増大することで、データのバッファ滞留時間つまりトランスミッションディレイが大きくなるという問題があった。

そこで、開示のフレーム変換装置は、バッファ容量の増大を抑制することを目的とする。

開示の一実施形態によるフレーム変換装置は、入力フレームに含まれる入力データをバッファに書き込んで蓄積し、前記バッファから読み出したデータを出力フレームに含まれる出力データとして出力するフレーム変換装置であって、前記入力データ及び出力データのデータレートが増減するリサイジングの時に、前記入力データのデータレートのリサイジング開始から前記出力データのデータレートのリサイジング開始までの間隔時間を設定する設定部と、前記入力データのデータレートのリサイジング開始から前記間隔時間の経過後、前記出力データのデータレートを前記リサイジング開始後の前記入力データのデータレートに近づけるよう調整する調整部と、を有する。

本実施形態によれば、バッファ容量の増大を抑制することができる。

ネットワークシステムの一例の構成図である。 ＯＴＮネットワークのＡＤＭ装置の一例の構成図である。 フレーム変換装置の一例の構成図である。 リサイジング用Ｃｎ演算部の一例の構成図である。 図３の各部の信号タイミングチャートである。 入力データレート及び出力データレートとバッファ蓄積量の関係を示す図である。 伝送装置が多段接続された場合を説明するための図である。 フレーム変換装置の一実施形態の構成図である。 リサイジング用Ｃｎ演算部の一実施形態の構成図である。 図８の各部の信号タイミングチャートである。 動作説明用の信号タイミングチャートである。 入力データレート及び出力データレートとバッファ蓄積量の関係を示す図である。 伝送装置が多段接続された場合を説明するための図である。

以下、図面に基づいて実施形態を説明する。

＜ネットワークシステム＞
図１にネットワークシステムの一例の構成図を示す。図１において、ＡＤＭ（Ａｄｄ Ｄｒｏｐ Ｍｕｌｔｉｐｌｘｅｒ）装置１はＡＤＭ装置２，３，４と共にＯＴＮネットワーク（ＷＡＮ：Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）を構成している。また、ＡＤＭ装置１はＡＤＭ装置５，６，７と共にＳＯＮＥＴ（又はＳＤＨ）ネットワークを構成している。また、ＡＤＭ装置４はＡＳＷ（Ａｇｇｒｅｇａｔｅ ＳＷｉｔｃｈ）装置８、及びイーサネット（登録商標）ネットワーク等のＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）を構成するＬ２ＳＷ（Ｌａｙｅｒ２ ＳＷｉｔｃｈ）装置９に接続されている。

ＡＤＭ装置１はＳＯＮＥＴやＳＤＨ等のＣＢＲ（Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ）信号をＢＭＰ（Ｂｉｔ−ｓｙｎｃｈｒｏｎｏｕｓ Ｍａｐｐｉｎｇ Ｐｒｏｃｅｄｕｒｅ）マッピングでＯＴＮフレームに乗せてＯＴＮネットワーク内で通信を行う。また、ＡＤＭ装置１はＯＴＮフレームをデマッピングしてＳＯＮＥＴ信号とし、ＳＯＮＥＴ信号をＳＯＮＥＴネットワークに送出する。

ところで、ＯＴＮには、現在の主要なトラフィックであるパケット系データを効率的に伝送するために、需要に応じて可変帯域を与えることができるＯＤＵｆｌｅｘ（Ｏｐｔｉｃａｌ Ｃｈａｎｎｅｌ Ｄａｔａ Ｕｎｉｔ ｆｌｅｘ）の仕様がある。

図２にＯＴＮネットワークのＡＤＭ装置の一例の構成図を示す。図２において、クライアントインタフェース１１Ａ〜１１ＭはクライアントからＬＡＮ信号（１０ＧｂＥ）やＳＯＮＥＴ信号などのクライアント信号を受信する。受信されたクライアント信号はＯＤＵフレーマ１２Ａ〜１２ＭでＬＯ＿ＯＤＵ（Ｌｏｗｅｒ Ｏｒｄｅｒ ＯＤＵ）又はＬＯ＿ＯＤＵｆｌｅｘ（Ｌｏｗｅｒ Ｏｒｄｅｒ ＯＤＵｆｌｅｘ）にマッピングされる。更に、中間フレーム処理部１３Ａ〜１３Ｍにて中間フレームに変換される。その後、中間フレームはＯＤＵクロスコネクト部１４に供給されてクロスコネクトされる。

また、中間フレーム処理部１３Ａ〜１３ＭはＯＤＵクロスコネクト部１４から供給される中間フレームをＬＯ＿ＯＤＵフレームやＬＯ＿ＯＤＵｆｌｅｘフレームに変換する。変換されたＬＯ＿ＯＤＵフレームやＬＯ＿ＯＤＵｆｌｅｘフレームはＯＤＵフレーマ１２Ａ〜１２ＭにてＬＡＮ信号やＳＯＮＥＴ信号などのクライアント信号にデマッピングされる。デマッピングされたクライアント信号はクライアントインタフェース１１Ａ〜１１Ｍからクライアントに送信される。

ＯＤＵクロスコネクト部１４にてクロスコネクトされた中間フレームはネットワーク側の中間フレーム処理部１５Ａ〜１５Ｎに供給されてＬＯ＿ＯＤＵ又はＬＯ＿ＯＤＵｆｌｅｘに変換される。ＬＯ＿ＯＤＵフレーム又はＬＯ＿ＯＤＵｆｌｅｘフレームはＯＤＵ処理部１６Ａ〜１６Ｎに供給され、ここで多重化されてＨＯ＿ＯＤＵ（Ｈｉｇｈｅｒ Ｏｒｄｅｒ ＯＤＵ）にマッピングされ、更に、後述するオーバーヘッドやＦＥＣなどを付加されてＨＯ＿ＯＴＵ（Ｈｉｇｈｅｒ Ｏｒｄｅｒ Ｏｐｔｉｃａｌ ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ）フレームとされる。ＨＯ＿ＯＴＵフレームはＯＴＵインタフェース１７Ａ〜１７ＮからＯＴＮネットワークに送信される。なお、ＬＯ＿ＯＤＵｆｌｅｘフレームやＬＯ＿ＯＤＵフレームを低速信号転送用フレームとも呼び、ＨＯ＿ＯＤＵフレームを高速信号転送用フレームとも呼ぶ。

また、ＯＴＵインタフェース１７Ａ〜１７ＮはＯＴＮネットワークからＨＯ＿ＯＴＵフレームを受信してＯＤＵ処理部１６Ａ〜１６Ｎに供給する。ＯＤＵ処理部１６Ａ〜１６ＮはＨＯ＿ＯＴＵフレームからＬＯ＿ＯＤＵフレーム又はＬＯ＿ＯＤＵｆｌｅｘフレームを多重分離して中間フレーム処理部１５Ａ〜１５Ｎに供給する。中間フレーム処理部１５Ａ〜１５ＮはＬＯ＿ＯＤＵフレーム又はＬＯ＿ＯＤＵｆｌｅｘフレームを中間フレームに変換する。その後、中間フレームはＯＤＵクロスコネクト部１４に供給されてクロスコネクトされる。

ここで、ＯＤＵｆｌｅｘフレームのＨＯ＿ＯＤＵｋへの多重収容は、ＨＯ＿ＯＤＵｋフレームのペイロード部分であるＯＰＵｋ（Ｏｐｔｉｃａｌ Ｃｈａｎｎｅｌ Ｐａｙｌｏａｄ Ｕｎｉｔ 'ｋ'）ペイロードエリアをバイト単位でｔｓ個に分割したタイムスロットであるトリビュータリスロット（Ｔｒｉｂｕｔａｒｙ Ｓｌｏｔ：ＴＳ）を定義し、ＨＯ＿ＯＤＵｋフレームのペイロードエリアの各ＴＳにＯＤＵｋを収容することにより実現する。

ＩＴＵ−Ｔ Ｇ．７０９勧告では、１ＴＳ当たりの帯域が約１．２５Ｇｂｐｓ及び約２．５Ｇｂｐｓ程度の２種類のトリビュータリスロットを定義している。１トリビュータリスロット当たりの帯域が約１．２５Ｇｂｐｓの場合のトリビュータリスロット収容数ｔｓは、ＨＯ＿ＯＤＵ１に対してｔｓ＝２、ＨＯ＿ＯＤＵ２に対してはｔｓ＝８、ＨＯ＿ＯＤＵ３に対してはｔｓ＝３２、ＨＯ＿ＯＤＵ４に対してはｔｓ＝８０を定義している。なお、トリビュータリスロットをタイムスロットとも呼び、トリビュータリスロット収容数ｔｓをタイムスロット収容数とも呼び、トリビュータリスロットを識別するＴＳ番号をタイムスロット番号とも呼ぶ。ＯＤＵｆｌｅｘの帯域の増減はＴＳ単位で行われる。

トリビュータリスロット（１．２５Ｇｂｐｓ）単位に自由なリサイジングを可能とするＨＡＯ方式を用い、リサイジング時にもデータエラーを発生させないヒットレス機能を実現する。このためには、コネクション帯域幅の増減を行うＬＣＲ（Ｌｉｎｋ Ｃｏｎｎｅｃｔｉｏｎ Ｒｅｓｉｚｅ）と、コネクション帯域幅のうち実際に使用する帯域幅の増減を行うＢＷＲ（Ｂａｎｄｗｉｄｔｈ Ｒｅｓｉｚｅ）を行う。なお、ＢＷＲでは、１２５μｓ周期で６４ｋｂｐｓの帯域幅が増加又は減少される。

＜フレーム変換装置の一例＞
図３にフレーム変換装置の一例の構成図を示す。図３のフレーム変換装置２０は図２に示すＡＤＭ装置においてフレーム変換を行うＯＤＵフレーマ１２Ａ〜１２Ｍ、中間フレーム処理部１３Ａ〜１３Ｍ，１５Ａ〜１５Ｎ、ＯＤＵ処理部１６Ａ〜１６Ｎに設けられる。また、図４にフレーム変換装置の一部であるリサイジング用Ｃｎ演算部の一例の構成図を示し、図５にフレーム変換装置の各部の信号タイミングチャートを示す。

図３において、図５（Ａ）に示す入力フレームのライトデータＷＤＴと図５（Ｂ）に示すライトイネーブルＷＥＮはバッファ２１に供給される。バッファ２１はＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）及びアドレスカウンタを有しており、ライトデータＷＤＴはライトイネーブルＷＥＮが値１のときバッファ２１に書き込まれる。バッファ２１はシグマ・デルタ演算部２６から供給される図５（Ｆ）に示すリードイネーブルＲＥＮが値１のときリードデータＲＤＴを読み出して出力フレームとして出力する。

また、バッファ２１は、その蓄積量が中心（バッファの最大蓄積量の半分）より所定値Ｄｔｈ以上に増加した場合に出力データレートを増加させ、中心より所定値Ｄｔｈ以下に減少した場合に出力データレートを減少させるＢｕｆｆｅｒ ｆｉｌｌ信号を生成してリサイジング用Ｃｎ演算部２３に供給する。

通常用Ｃｎ演算部２２は図５（Ｃ）に示すフレームパルスＦＰ周期で、図５（Ｂ）に示すライトイネーブルＷＥＮをカウントし、Ｃｎ値としてセレクタ２４に供給する。

リサイジング用Ｃｎ演算部２３は、図４に示すように、Ｅｎカウンタ２７と、帯域変更分Ｃｎ補正部２８、バッファ容量分Ｃｎ補正部２９を有している。Ｅｎカウンタ２７はフレームパルスＦＰの周期でライトイネーブルＷＥＮをカウントし、カウント値をＣｎ１値として帯域変更分Ｃｎ補正部２８に供給する。

帯域変更分Ｃｎ補正部２８はＢＷＲの指示があったとき、リサイジングスタートのタイミングを示す図５（Ｄ）の１２５μｓパルスが供給されると、Ｃｎ１値を１だけ増加又は減少させてリサイジングの帯域変更を行い、Ｃｎ２値としてバッファ容量分Ｃｎ補正部２９に供給する。バッファ容量分Ｃｎ補正部２９はＢｕｆｆｅｒ ｆｉｌｌ信号に応じてＣｎ２値を補正することで、実際のバッファに蓄積されている容量を用いてＣｍ値を作り出すためにＣｎ値を増減させ、Ｃｎ３値として出力する。バッファ容量分Ｃｎ補正部２９の出力するＣｎ３値はセレクタ２４に供給される。

セレクタ２４は通常時は通常用Ｃｎ演算部２２の出力するＣｎ値を選択し、リサイジング時には示すリサイジング用Ｃｎ演算部２３の出力するＣｎ値であるＣｎ３値を選択してＣｍ演算部２５に供給する。

Ｃｍ演算部２５は自伝送装置のシステムクロックをカウントして所定の周期ＰＳとなる毎にセレクタ２４から供給されるＣｎ値をサンプリングし、サンプリングした値をＣｍ値としてシグマ・デルタ演算部２６に供給する。図５（Ｅ）にＣｍ値の様子を示す。なお、Ｃｍ値は出力フレーム内に含まれる有効データ数を表している。周期ＰＳは出力フレームのフレーム長を表している。

シグマ・デルタ演算部２６はセレクタ４４からＣｍ値を供給されると共に、出力フレームを生成するためのシステムクロックを供給されており、また、予め周期ＰＳを設定されている。。シグマ・デルタ演算部２６はＣｍ値と周期ＰＳの比率である間引き率（Ｃｍ／ＰＳ）で間引き信号を生成し、上記間引き信号を用いてシステムクロックを間引く、つまり、マスクすることでフレーム変換後のフレームにおけるクロックである変換後クロックが得られる。シグマ・デルタ演算部２６は、上記変換後クロックを用いて図５（Ｆ）に示すリードイネーブルＲＥＮを生成し、バッファ２１に供給する。

なお、図５において、１２５μｓパルスが入力される時刻ｔ１に入力データレートが増加するリサイジングが開始され、時刻ｔ２に次の１２５μｓパルスが入力されると、上記時刻ｔ１の入力データレート増加に基づいて、Ｃｍ値が更新される。このため、時刻ｔ１〜ｔ２では入力データレートが出力データレートより大きくなり、次の時刻ｔ２〜ｔ３では入力データレートが出力データレートより小さくなる。この入力データレートと出力データレートの差がバッファ蓄積量のばらつきの原因となる。

図６にＢＷＲによりリサイジングを行う図３のフレーム変換装置における入力データレート及び出力データレートとバッファ蓄積量の関係を示す。ここではバッファ２１の蓄積量を監視し、バッファの蓄積量が中心より所定値Ｄｔｈ以上に増加した場合に出力データレートを増加させ、中心より所定値Ｄｔｈ以下に減少した場合に出力データレートを減少させ、出力データレートの補正を行っている。

図６（Ａ）に示すリサイジング時の入力データレート増減に対する図６（Ｂ）に示す出力データレート増減は階段状となり、図６（Ｃ）に示す入力データレートと出力データレートとの差にばらつきが発生する。この入力データレートと出力データレートとの差のばらつきによって、図６（Ｄ）に示すようにバッファ２１の蓄積量が大きくばらつくことになる。つまり、フレーム変換装置は蓄積量が大きなバッファを用意する必要があるという問題がある。また、バッファ蓄積量が大きくなることでデータのバッファ滞留時間が長くなり、データのトランスミッションディレイが大きくなるという問題がある。

また、図７に示すようにフレーム変換装置を持つ伝送装置３１，３２，３３が多段接続された場合、２段目以降の伝送装置３２，３３では入力データレート増減の粒度つまりばらつきが大きくなるのでバッファ蓄積量が激しく増減することとなる。なお、図７では各伝送装置３１，３２，３３の下方に入力データレートを実線で示し、出力データレートを破線で示している。

このように、伝送装置を通過する度にデータレート増減のばらつきが大きくなるため、データレートばらつきを吸収するためのバッファ蓄積量は伝送装置３１より伝送装置３２が増大し、伝送装置３２より伝送装置３３が更に増大する。この場合、各伝送装置３１〜３３は同一構成のため、３段目の伝送装置３３で必要とされるだけのバッファ蓄積量を用意しなければならない。

＜フレーム変換装置の一実施形態＞
図８にフレーム変換装置の一実施形態の構成図を示す。図８のフレーム変換装置４０は図２に示すＡＤＭ装置においてフレーム変換を行うＯＤＵフレーマ１２Ａ〜１２Ｍ、中間フレーム処理部１３Ａ〜１３Ｍ，１５Ａ〜１５Ｎ、ＯＤＵ処理部１６Ａ〜１６Ｎに設けられる。また、図９にフレーム変換装置の一部であるリサイジング用Ｃｎ演算部の一実施形態の構成図を示し、図１０にフレーム変換装置の各部の信号タイミングチャートを示す。

図８において、図１０（Ａ）に示す入力フレームのライトデータＷＤＴと図１０（Ｂ）に示すライトイネーブルＷＥＮはバッファ４１に供給される。バッファ４１はＦＩＦＯ及びアドレスカウンタを有しており、ライトデータＷＤＴはライトイネーブルＷＥＮが値１のときバッファ４１に書き込まれる。バッファ４１はシグマ・デルタ演算部４６から供給される図１０（Ｆ）に示すリードイネーブルＲＥＮが例えば値１のとき、出力フレームのリードデータＲＤＴを読み出して出力する。

また、バッファ４１は、バッファの蓄積量が中心（バッファの最大蓄積量の半分）より所定値Ｄｔｈ以上に増加した場合に出力データレートを増加させ、中心より所定値Ｄｔｈ以下に減少した場合に出力データレートを減少させるＢｕｆｆｅｒ ｆｉｌｌ信号を生成してリサイジング用Ｃｎ演算部４３に供給する。

通常用Ｃｎ演算部４２は図１０（Ｃ）に示すフレームパルスＦＰ周期で図１０（Ｂ）に示すライトイネーブルＷＥＮをカウントし、Ｃｎ値としてセレクタ４４に供給する。リサイジング用Ｃｎ演算部４３については後述する。

セレクタ４４は通常時は通常用Ｃｎ演算部４２の出力するＣｎ値を選択し、リサイジング時（ＧＭＰスペシャルモード）には示すリサイジング用Ｃｎ演算部４３の出力するＣｎ値であるＣｎ３値を選択してＣｍ演算部４５に供給する。

Ｃｍ演算部４５は自伝送装置のシステムクロックをカウントして所定の周期ＰＳとなる毎にセレクタ２４から供給されるＣｎ値をサンプリングし、サンプリングした値をＣｍ値としてシグマ・デルタ演算部４６及びリサイジング用Ｃｎ演算部４３に供給する。図１０（Ｅ）にＣｍ値の様子を示す。なお、Ｃｍ値は出力フレーム内に含まれる有効データ数を表している。周期ＰＳは出力フレームのフレーム長を表している。

シグマ・デルタ演算部４６はセレクタ４４からＣｍ値を供給されると共に、出力フレームを生成するためのシステムクロックを供給されており、また、予め周期ＰＳを設定されている。。シグマ・デルタ演算部４６はＣｍ値と周期ＰＳの比率である間引き率（Ｃｍ／ＰＳ）で間引き信号を生成し、上記間引き信号を用いてシステムクロックを間引く、つまり、マスクすることでフレーム変換後のフレームにおけるクロックである変換後クロックが得られる。シグマ・デルタ演算部４６は、上記変換後クロックを用いて図１０（Ｆ）に示すリードイネーブルＲＥＮを生成し、バッファ４１に供給する。

図９に示すリサイジング用Ｃｎ演算部４３は、Ｅｎカウンタ４７と、帯域変更分Ｃｎ補正部４８、バッファ容量分Ｃｎ補正部４９、リサイジングスタートタイミング演算部５１、入出力レート比較部５２を有している。

図９において、リサイジングスタートタイミング演算部５１は、ＢＷＲの指示があったとき（ＢＷＲ＿ＩＮＤ＝１）、入力データレートのリサイジング開始タイミングを示す図１０（Ｄ）の１２５μｓ周期のパルスから出力データレートのリサイジング開始タイミングまでの間隔時間Ｔαを算出し、出力データレートのリサイジング開始タイミングを帯域変更分Ｃｎ補正部４８及び入出力レート比較部５２に通知する。なお、リサイジングスタートタイミング演算部５１が設定部の一例として機能する。

なお、上記の間隔時間Ｔαはリサイジングを行わない通常時のバッファ４１におけるデータレイテンシつまりバッファ４１においてデータが遅延（又は滞留）される時間と同程度の時間であり、バッファ４１の使用状況等に応じて間隔時間Ｔαは可変する値である。つまり、入力されたデータがバッファ４１に格納されて出力されるまでの時間をリサイジング開始前とリサイジング中で同じ時間にするように間隔時間Ｔαが計算される。なお、本実施形態ではリサイジング開始タイミングを１２５μｓ周期のパルスとしているが、１２５μｓ周期に限らず、どのような周期のパルスであっても良い。

Ｅｎカウンタ４７はフレームパルスＦＰの周期でライトイネーブルＷＥＮをカウントし、Ｃｎ１値として帯域変更分Ｃｎ補正部４８に供給する。

帯域変更分Ｃｎ補正部４８はＢＷＲの指示があったとき（ＢＷＲ＿ＩＮＤ＝１）、図１０（Ｄ）の１２５μｓパルスが供給されると、リサイジングスタートタイミング演算部５１から出力データレートのリサイジング開始タイミングが通知されたときに、Ｃｎ１値を１だけ増加又は減少させてリサイジングの帯域変更を行い、Ｃｎ２'値としてバッファ容量分Ｃｎ補正部４９に供給する。

入出力レート比較部５２はＥｎカウンタ４７からのＣｎ１値、Ｃｍ演算部４５からのＣｍ値、リサイジング開始タイミングを示す１２５μｓパルス、リサイジングスタートタイミング演算部５１から出力データレートのリサイジング開始タイミングそれぞれを供給されている。入出力レート比較部５２は、入力データレートを表すＣｎ１値と出力データレートを表すＣｍ値を比較して、以下の制御を行う。

入力データレートを表すＣｎ１値＞出力データレートを表すＣｍ値＋αの場合、出力データレートを表すＣｍ値を増加させる補正値βを求める。

入力データレートを表すＣｎ１値＝出力データレートを表すＣｍ値＋αの場合、出力データレートを表すＣｍ値の補正を行わない。つまり、補正値β＝０である。

入力データレートを表すＣｎ１値＜出力データレートを表すＣｍ値＋αの場合、出力データレートを表すＣｍ値を減少させる補正値βを求める。

ここで、αは入力データレートを表すＣｎ１値×（リサイジング開始タイミングの遅延時間Ｔα／１２５μｓ）とする。データレート補正値としての補正値βは、入力データレートを表すＣｎ１値と、出力データレートを表すＣｍ値と、間隔時間Ｔαとを演算して求められ、出力データレートを表すＣｍ値を入力データレートを表すＣｎ１値に近づけることで、データレイテンシつまりバッファ４１においてデータが遅延（又は滞留）される時間を一定に保持する値である。入出力レート比較部５２で生成された補正値βはバッファ容量分Ｃｎ補正部４９に供給される。

バッファ容量分Ｃｎ補正部４９はＢｕｆｆｅｒ ｆｉｌｌ信号に応じてＣｎ２'値を増加又は減少する補正を行うことで、実際のバッファに蓄積されている容量を用いてＣｍ値を作り出すためにＣｎ値を増減させると共に、入出力レート比較部５２からの補正値βを加算してＣｎ３'値として出力する。バッファ容量分Ｃｎ補正部４９の出力するＣｎ３'値はセレクタ４４に供給される。なお、Ｅｎカウンタ４７，帯域変更分Ｃｎ補正部４８，バッファ容量分Ｃｎ補正部４９，入出力レート比較部５２が調整部の一例として機能し、Ｅｎカウンタ４７がカウンタ部の一例であり、帯域変更分Ｃｎ補正部４８が第１補正部の一例であり、バッファ容量分Ｃｎ補正部４９が第２補正部の一例であり、入出力レート比較部５２が比較部の一例である。

図８に示すセレクタ４４は通常時は通常用Ｃｎ演算部４２からのＣｎ値を選択し、リサイジング時には示すリサイジング用Ｃｎ演算部４３からのＣｎ値であるＣｎ３'値を選択してＣｍ演算部４５に供給する。

Ｃｍ演算部４５は自伝送装置のシステムクロックをカウントして所定の周期ＰＳとなる毎にセレクタ４４から供給されるＣｎ値をサンプリングし、サンプリングした値をＣｍ値としてシグマ・デルタ演算部４６に供給する。図１０（Ｅ）にＣｍ値の様子を示す。

シグマ・デルタ演算部４６は上記のＣｍ値と周期ＰＳの比率である間引き率で間引き信号を生成し、上記間引き信号を用いてシステムクロックを間引く、つまり、マスクすることでフレーム変換後のフレームにおけるクロックである変換後クロックが得られる。シグマ・デルタ演算部４６は、上記変換後クロックを用いて図１０（Ｆ）に示すリードイネーブルＲＥＮを生成し、バッファ４１に供給する。

なお、図１０において、１２５μｓパルスが入力される時刻ｔ１１に入力データレートが増加するリサイジングが開始され、時刻ｔ１１から間隔時間Ｔα経過した時刻ｔ１２に出力データレートが増加するリサイジングが開始される。時刻ｔ１２から間隔時間Ｔα経過して以降においては、出力データレートは入力データレートと一致するように増加している。

図１１の信号タイミングチャートを用いてリサイジングスタートタイミング演算部５１及び入出力レート比較部５２の動作を説明する。図１１（Ｃ）に示す１２５μｓパルスに同期して入力データレートのリサイジングが開始され、図１１（Ａ）に示す入力データレートが増加する。また、リサイジングスタートタイミング演算部５１で間隔時間Ｔαが演算され、入力データレートのリサイジング開始タイミングから間隔時間Ｔαだけ遅れて出力データレートのリサイジングが開始され、図１１（Ｂ）に示す出力データレートが増加する。

出力データレートのリサイジング開始タイミングから間隔時間ＴαのステージＳＴ２において、間隔時間Ｔαと、入力データレートに応じたＣｎ１（２）値と、出力データレートに応じたＣｍ（２）値が入出力レート比較部５２に供給され、入出力レート比較部５２は間隔時間ＴαとＣｎ１（２）値とＣｍ（２）値に基づいて、次のステージＳＴ３におけるＣｍ（３）値を得るための補正値βを求める。すなわち、間隔時間ＴαにおけるＣｎ１（２）値とＣｍ（２）値の上昇率からバッファ４１におけるデータレイテンシが増加傾向か減少傾向かを判断して補正値βを求める。このようにして、図１１（Ｄ）に示すバッファ４１のデータ蓄積量は増加する。

図１２にＢＷＲによりリサイジングを行う図８のフレーム変換装置における入力データレート及び出力データレートとバッファ蓄積量の関係を示す。

図１２（Ａ）に示すリサイジング時の入力データレート増減に対し、出力データレート増減は図１２（Ｂ）に示すように間隔時間Ｔαだけ遅れて開始され、出力データレートは入力データレートに一致するよう制御される。これにより、入力データレートと出力データレートとの差は、図１２（Ｃ）に示すように、リサイジング開始時と終了時の間隔時間Ｔαを除くと略一定となる。バッファ蓄積量は上記入力データレートと出力データレートとの差が蓄積するため、図１２（Ｄ）に示すように単調に増加又は減少する。このようにバッファ蓄積量は単調に増加又は減少するが、図６（Ｄ）に示すようにバッファ蓄積量が大きくばらつくことはない。このため、図１２（Ｄ）に示すバッファ蓄積量は図６（Ｄ）に示すバッファ蓄積量より小さくなる。また、バッファ蓄積量が小さくなることでバッファ滞留時間が短くなり、データのトランスミッションディレイが小さくなる。

ここで、データレイテンシＬｔ，バッファ蓄積量Ｂｔ，入力データレートＲｉ，出力データレートＲｏとすると、次式の関係がある。

Ｌｔ＝Ｂｔ／Ｒｏ
データレイテンシＬｔが一定であれば、次式が成立する。

Ｒｉ−Ｒｏ＝一定
また、図１３に示すようにフレーム変換装置を持つ伝送装置５１，５２，５３が多段接続された場合であっても、各伝送装置では入力データレート増減のばらつきが小さいのでバッファ蓄積量は単調に増加又は減少し、バッファ蓄積量は１段目の伝送装置５１、２段目の伝送装置５２、３段目の伝送装置５３それぞれで同程度であり、後段ほどバッファ蓄積量が増大することはない。なお、図１３では各伝送装置５１，５２，５３の下方に入力データレートを実線で示し、出力データレートを破線で示している。

このように、入力データレートのリサイジング開始タイミングに対し、出力データレートのリサイジング開始タイミングを間隔時間Ｔαだけ遅延させ、その後、間隔時間Ｔα毎に出力データレートの増加（又は減少）を入力データレートの増加（又は減少）と一致するように制御する。このように制御することで、バッファ蓄積量は一定となり、バッファにおけるデータレイテンシつまりバッファ４１においてデータが遅延（又は滞留）される時間は一定となる。これにより、入力データレートの増減に対する出力データレートの増減のばらつきを抑えることができる。

＜応用例＞
なお、本出願人は先の平成２４年３月１６日付の特願２０１２−０６１１９７号にて発明の名称「伝送装置、伝送方法及び伝送帯域の変更方法」を提案している。この提案になる伝送装置は、クライアントデータが収容されるフレームを伝送網上で伝送する伝送装置であって、信号処理の処理周期を計時するためのクロックを生成するクロック生成部と、前記クロック生成部が生成するクロックと、伝送網の外部からクライアントデータを受信してフレームに加える他の伝送装置で信号処理の処理周期の計時に使用されるクロックとのクロック偏差を検出する偏差検出部と、前記クロック偏差で補正された信号処理の処理周期のタイミング信号を生成するタイミング生成部と、を備えることで、伝送装置間のクロック偏差に起因するクライアントデータの伝送処理の高速化への制約を軽減する。

本実施形態の図８に示すフレーム変換装置を上記特願２０１２−０６１１９７号で提案した伝送装置に適用して、出力データレートのリサイジング開始タイミングを入力データレートのリサイジング開始タイミングからから間隔時間Ｔα遅延し、データレイテンシが一定になるよう、つまり出力データレートが入力データレートと一致するように補正を行う。これにより、高速リサイジングを実現する際に、リサイジングを行うバッファの容量を削減することができ、トランスミッションディレイを低下できできる。
（付記１）
入力フレームに含まれる入力データをバッファに書き込んで蓄積し、前記バッファから読み出したデータを出力フレームに含まれる出力データとして出力するフレーム変換装置であって、
前記入力データ及び出力データのデータレートが増減するリサイジングの時に、前記入力データのデータレートのリサイジング開始から前記出力データのデータレートのリサイジング開始までの間隔時間を設定する設定部と、
前記入力データのデータレートのリサイジング開始から前記間隔時間の経過後、前記出力データのデータレートを前記入力データのデータレートに近づけるよう調整する調整部と、
を有することを特徴とするフレーム変換装置。
（付記２）
付記１記載のフレーム変換装置において、
前記調整部は、
前記入力フレーム毎の前記バッファへの書き込みデータ数をカウントして前記入力データのデータレートを表す値を得るカウンタ部と、
リサイジングの指示に従って前記入力データのデータレートを表す値を増減する第１補正部と、
前記入力データのデータレートを表す値と前記出力データのデータレートを表す値との比較結果に応じて前記出力データのデータレートを前記入力データのデータレートに近づけるためのデータレート補正値を得る比較部と、
前記第１補正部で補正された値を前記バッファのデータ蓄積量に応じて補正し、かつ、前記比較部で得た前記データレート補正値を用いて補正する第２補正部と、
を有することを特徴とするフレーム変換装置。
（付記３）
付記２記載のフレーム変換装置において、
前記第１補正部は、前記リサイジングの指示に従って所定時間毎に前記入力データのデータレートを表す値を増加又は減少させることを特徴とするフレーム変換装置。
（付記４）
付記３記載のフレーム変換装置において、
前記第２補正部は、前記バッファのデータ蓄積量が前記バッファの最大蓄積量の半分より所定値以上増減したとき前記第１補正部で補正された値を補正することを特徴とするフレーム変換装置。
（付記５）
入力フレームに含まれる入力データをバッファに書き込んで蓄積し、前記バッファから読み出したデータを出力フレームに含まれる出力データとして出力するフレーム変換方法であって、
前記入力データ及び出力データのデータレートが増減するリサイジングの時に、前記入力データのデータレートのリサイジング開始から前記出力データのデータレートのリサイジング開始までの間隔時間を設定し、
前記入力データのデータレートのリサイジング開始から前記間隔時間の経過後、前記出力データのデータレートを前記入力データのデータレートに近づけるよう調整することを特徴とするフレーム変換方法。
（付記６）
付記５記載のフレーム変換方法において、
前記出力データのデータレートの調整は、
前記入力フレーム毎の前記バッファへの書き込みデータ数をカウントして前記入力データのデータレートを表す値を得、
リサイジングの指示に従って前記入力データのデータレートを表す値を増減し、
前記入力データのデータレートを表す値と前記出力データのデータレートを表す値との比較結果に応じて前記出力データのデータレートを前記入力データのデータレートに近づけるためのデータレート補正値を得、
前記リサイジングの指示に従って増減された入力データのデータレートを表す値を前記バッファのデータ蓄積量に応じて補正し、かつ、前記データレート補正値を用いて補正することを特徴とするフレーム変換方法。
（付記７）
付記６記載のフレーム変換方法において、
前記入力データのデータレートを表す値の増減は、前記リサイジングの指示に従って所定時間毎に行うことを特徴とするフレーム変換方法。
（付記８）
付記７記載のフレーム変換方法において、
前記リサイジングの指示に従って増減された入力データのデータレートを表す値の補正は、前記バッファのデータ蓄積量が前記バッファの最大蓄積量の半分より所定値以上増減したときに行うことを特徴とするフレーム変換方法。
（付記９）
付記１乃至４のいずれか１項記載のフレーム変換装置を有することを特徴とする伝送装置。

４１ バッファ
４２ 通常用Ｃｎ演算部
４３ リサイジング用Ｃｎ演算部
４４ セレクタ
４５ Ｃｍ演算部
４６ シグマ・デルタ演算部
４７ Ｅｎカウンタ
４８ 帯域変更分Ｃｎ補正部
４９ バッファ容量分Ｃｎ補正部
５１ リサイジングスタートタイミング演算部
５２ 入出力レート比較部

Claims (7)

1. 入力フレームに含まれる入力データをバッファに書き込んで蓄積し、前記バッファから読み出したデータを出力フレームに含まれる出力データとして出力するフレーム変換装置であって、
   前記入力データ及び出力データのデータレートが増減するリサイジングの時に、前記入力データのデータレートのリサイジング開始から前記出力データのデータレートのリサイジング開始までの間隔時間を設定する設定部と、
   前記入力データのデータレートのリサイジング開始から前記間隔時間の経過後、前記出力データのデータレートを前記リサイジング開始後の前記入力データのデータレートに近づけるよう調整する調整部と、
   を有することを特徴とするフレーム変換装置。
2. 請求項１記載のフレーム変換装置において、
   前記調整部は、
   前記入力フレーム毎の前記バッファへの書き込みデータ数をカウントして前記入力データのデータレートを表す値を得るカウンタ部と、
   リサイジングの指示に従って前記入力データのデータレートを表す値を増減する第１補正部と、
   前記入力データのデータレートを表す値と前記出力データのデータレートを表す値との比較結果に応じて前記出力データのデータレートを前記入力データのデータレートに近づけるためのデータレート補正値を得る比較部と、
   前記第１補正部で補正された値を前記バッファのデータ蓄積量に応じて補正し、かつ、前記比較部で得た前記データレート補正値を用いて補正する第２補正部と、
   を有することを特徴とするフレーム変換装置。
3. 請求項２記載のフレーム変換装置において、
   前記第１補正部は、前記リサイジングの指示に従って所定時間毎に前記入力データのデータレートを表す値を増加又は減少させることを特徴とするフレーム変換装置。
4. 請求項３記載のフレーム変換装置において、
   前記第２補正部は、前記バッファのデータ蓄積量が前記バッファの最大蓄積量の半分より所定値以上増減したとき前記第１補正部で補正された値を補正することを特徴とするフレーム変換装置。
5. 入力フレームに含まれる入力データをバッファに書き込んで蓄積し、前記バッファから読み出したデータを出力フレームに含まれる出力データとして出力するフレーム変換方法であって、
   前記入力データ及び出力データのデータレートが増減するリサイジングの時に、前記入力データのデータレートのリサイジング開始から前記出力データのデータレートのリサイジング開始までの間隔時間を設定し、
   前記入力データのデータレートのリサイジング開始から前記間隔時間の経過後、前記出力データのデータレートを前記リサイジング開始後の前記入力データのデータレートに近づけるよう調整することを特徴とするフレーム変換方法。
6. 請求項５記載のフレーム変換方法において、
   前記出力データのデータレートの調整は、
   前記入力フレーム毎の前記バッファへの書き込みデータ数をカウントして前記入力データのデータレートを表す値を得、
   リサイジングの指示に従って前記入力データのデータレートを表す値を増減し、
   前記入力データのデータレートを表す値と前記出力データのデータレートを表す値との比較結果に応じて前記出力データのデータレートを前記入力データのデータレートに近づけるためのデータレート補正値を得、
   前記リサイジングの指示に従って増減された入力データのデータレートを表す値を前記バッファのデータ蓄積量に応じて補正し、かつ、前記データレート補正値を用いて補正することを特徴とするフレーム変換方法。
7. 請求項１乃至４のいずれか１項記載のフレーム変換装置を有することを特徴とする伝送装置。

Images