JP5978252B2

JP5978252B2 - Game machine

Info

Publication number: JP5978252B2
Application number: JP2014116415A
Authority: JP
Inventors: 貴史野尻; 昌史有田
Original assignee: 株式会社藤商事
Priority date: 2014-06-05
Filing date: 2014-06-05
Publication date: 2016-08-24
Anticipated expiration: 2032-02-27
Also published as: JP2014221224A

Description

本発明は、パチンコ機、アレンジボール機、雀球遊技機、スロットなどの遊技機に関し、より詳しくは、駆動周波数特性の異なる複数の表示手段を用いて演出性を高めることができると共に、表示制御の信頼性を向上させることができる遊技機に関する。 The present invention relates to a pachinko machine, an arrangement ball machine, a sparrow ball game machine, a slot machine, and the like, and more specifically, it is possible to enhance presentation performance by using a plurality of display means having different drive frequency characteristics and display control. The present invention relates to a gaming machine that can improve the reliability.

従来のパチンコ機等の遊技機として、例えば特許文献１に記載のような遊技機が知られている。この遊技機は、画像データを生成する１つのＶＤＰ（ＶｉｄｅｏＤｉｓｐｌａｙＰｒｏｃｅｓｓｏｒ）によって、当該生成された画像データに応じた画像を表示する１つの画像表示装置を制御するものである。 As a conventional gaming machine such as a pachinko machine, for example, a gaming machine described in Patent Document 1 is known. This gaming machine controls one image display device that displays an image according to the generated image data by one VDP (Video Display Processor) that generates image data.

特開２０１１−１６０９９３号公報JP 2011-160993 A

しかしながら、上記のような遊技機には次のような問題があった。すなわち、近年、上記ＶＤＰの出力性能が高速化してきており、多様な演出が行えるようになってきている。そのため、演出性を高めるため、１つの画像表示装置に限らず、複数の画像表示装置を使用しようとする機運が高まってきている。 However, the above gaming machines have the following problems. That is, in recent years, the output performance of the VDP has been increased, and various effects can be performed. For this reason, in order to improve the performance, not only one image display device but also a lot of momentum to use a plurality of image display devices is increasing.

しかしながら、１つのＶＤＰによって複数の画像表示装置を制御するにあたって、特に、駆動周波数特性の異なる複数の画像表示装置を制御するにあたっては、当該各画像表示装置をそれぞれ制御する信号の耐ノイズ性や、当該各画像表示装置それぞれの特性等を考慮しないと誤動作を引き起こしてしまい、表示制御の信頼性を低下させてしまうという問題があった。そのため、演出性を高めるため複数の画像表示装置を使用するには、困難性を伴うという問題があった。 However, in controlling a plurality of image display devices by one VDP, particularly in controlling a plurality of image display devices having different drive frequency characteristics, noise resistance of signals for controlling the image display devices, If the characteristics and the like of each image display device are not taken into account, there is a problem that a malfunction occurs and the reliability of display control is lowered. For this reason, there is a problem that it is difficult to use a plurality of image display devices in order to improve performance.

そこで本発明は、上記問題点に鑑み、駆動周波数特性の異なる複数の表示手段を用いて演出性を高めることができると共に、表示制御の信頼性を向上させることができる遊技機を提供することを目的としている。 Therefore, in view of the above problems, the present invention provides a gaming machine that can improve the rendering performance by using a plurality of display means having different drive frequency characteristics and can improve the reliability of display control. It is aimed.

上記本発明の目的は、以下の手段によって達成される。なお、括弧内は、後述する実施形態の参照符号を付したものであるが、本発明はこれに限定されるものではない。 The object of the present invention is achieved by the following means. In addition, although the code | symbol in a parenthesis attaches the referential mark of embodiment mentioned later, this invention is not limited to this.

請求項１の発明に係る遊技機によれば、遊技の進行に応じた演出等を表示する第１の表示手段（メイン液晶表示装置４１Ａ）と、
遊技の進行に応じた演出等を表示する第２の表示手段（サブ液晶表示装置４１Ｂ）と、
前記第１の表示手段（メイン液晶表示装置４１Ａ）及び前記第２の表示手段（サブ液晶表示装置４１Ｂ）を制御する表示制御手段（液晶制御基板９０，液晶Ｉ／Ｆ基板１１０）とを有し、
前記表示制御手段（液晶制御基板９０，液晶Ｉ／Ｆ基板１１０）は、前記第１の表示手段（メイン液晶表示装置４１Ａ）と前記第２の表示手段（サブ液晶表示装置４１Ｂ）にて表示される画像データをそれぞれ生成する画像生成手段（ＶＤＰ９０ｄ）と、
前記画像生成手段（ＶＤＰ９０ｄ）から出力される前記画像データを含むパラレル信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ，サブ液晶用緑データ信号ＳＤＧ，サブ液晶用青データ信号ＳＤＢ）と、
前記パラレル信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ，サブ液晶用緑データ信号ＳＤＧ，サブ液晶用青データ信号ＳＤＢ）を差動信号（サブ液晶用差動信号ＴＸＯＵＴ＋／−）に変換する変換手段（サブトランスミッタ１１１３）と、
前記変換手段（サブトランスミッタ１１１３）にて変換された前記差動信号（サブ液晶用差動信号ＴＸＯＵＴ＋／−）を元の信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ，サブ液晶用緑データ信号ＳＤＧ，サブ液晶用青データ信号ＳＤＢ）に復号する復号手段（サブレシーバ１５０１）と、
前記第１の表示手段（メイン液晶表示装置４１Ａ）と前記第２の表示手段（サブ液晶表示装置４１Ｂ）の少なくとも一方の表示手段（サブ液晶表示装置４１Ｂ）内に設けられているレジスタに所定の値を設定する設定信号（シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢ，シリアルコマンドデータＳＣＭＤ_ＤＡＴＡ，シリアルコマンドクロックＳＣＭＤ_ＣＬＫ）と、を有し、
前記第１の表示手段（メイン液晶表示装置４１Ａ）と前記第２の表示手段（サブ液晶表示装置４１Ｂ）は、駆動周波数特性が異なると共に、画面サイズが異なり、
前記画像生成手段（ＶＤＰ９０ｄ）は、単数で構成され、
前記第１の表示手段（メイン液晶表示装置４１Ａ）と前記第２の表示手段（サブ液晶表示装置４１Ｂ）の少なくとも一方には、前記復号手段（サブレシーバ１５０１）にて復号された信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ，サブ液晶用緑データ信号ＳＤＧ，サブ液晶用青データ信号ＳＤＢ）が出力されると共に、前記設定信号（シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢ，シリアルコマンドデータＳＣＭＤ_ＤＡＴＡ，シリアルコマンドクロックＳＣＭＤ_ＣＬＫ）が出力されてなることを特徴としている。
According to the gaming machine according to the first aspect of the present invention, the first display means (main liquid crystal display device 41A) for displaying effects and the like according to the progress of the game,
A second display means (sub liquid crystal display device 41B) for displaying effects according to the progress of the game;
Display control means (liquid crystal control substrate 90, liquid crystal I / F substrate 110) for controlling the first display means (main liquid crystal display device 41A) and the second display means (sub liquid crystal display device 41B). ,
The display control means (the liquid crystal control substrate 90, the liquid crystal I / F substrate 110) is displayed by the first display means (main liquid crystal display device 41A) and the second display means (sub liquid crystal display device 41B) . Image generation means (VDP90d) for generating image data respectively,
Parallel signals (sub liquid crystal vertical synchronization signal SVSYNC, sub liquid crystal horizontal synchronization signal SHSYNC, sub liquid crystal pixel clock signal SDOTCLK, sub liquid crystal display enable signal SDE) including the image data output from the image generating means (VDP90d). , Sub liquid crystal red data signal SDR, sub liquid crystal green data signal SDG, sub liquid crystal blue data signal SDB),
Parallel signals (sub-liquid crystal vertical synchronization signal SVSYNC, sub-liquid crystal horizontal synchronization signal SHSYNC, sub-liquid crystal pixel clock signal SDOTCLK, sub-liquid crystal display enable signal SDE, sub-liquid crystal red data signal SDR, sub-liquid crystal green data signal Conversion means (sub-transmitter 1113) for converting SDG, sub-liquid crystal blue data signal SDB) into a differential signal (sub-liquid crystal differential signal TXOUT +/−);
The differential signal (sub liquid crystal differential signal TXOUT +/−) converted by the conversion means (sub transmitter 1113) is used as an original signal (sub liquid crystal vertical synchronization signal SVSYNC, sub liquid crystal horizontal synchronization signal SHSYNC, sub Decoding means (sub-receiver 1501) for decoding into the liquid crystal pixel clock signal SDOTCLK, the sub liquid crystal display enable signal SDE, the sub liquid crystal red data signal SDR, the sub liquid crystal green data signal SDG, and the sub liquid crystal blue data signal SDB. ,
A register provided in at least one display means (sub liquid crystal display device 41B) of the first display means (main liquid crystal display device 41A) and the second display means (sub liquid crystal display device 41B) has a predetermined value. Setting signals (serial command enable SCMD_ENB, serial command data SCMD_DATA, serial command clock SCMD_CLK) for setting values ,
The first display means (main liquid crystal display device 41A) and the second display means (sub liquid crystal display device 41B) have different drive frequency characteristics and different screen sizes.
The image generating means (VDP90d) is composed of a single unit,
At least one of the first display means (main liquid crystal display device 41A) and the second display means (sub liquid crystal display device 41B) has a signal (sub liquid crystal) decoded by the decoding means (sub receiver 1501). Vertical sync signal SVSYNC, sub liquid crystal horizontal sync signal SHSYNC, sub liquid crystal pixel clock signal SDOTCLK, sub liquid crystal display enable signal SDE, sub liquid crystal red data signal SDR, sub liquid crystal green data signal SDG, sub liquid crystal blue data signal SDB) is outputted Rutotomoni, the setting signal (serial command enable SCMD_ENB, serial command data SCMD_DATA, it is characterized in that the serial command clock SCMD_CLK) is output.

本発明によれば、駆動周波数特性の異なる複数の表示手段を用いて演出性を高めることができると共に、表示制御の信頼性を向上させることができる。 According to the present invention, it is possible to improve the rendering performance by using a plurality of display means having different drive frequency characteristics, and it is possible to improve the reliability of display control.

本発明の一実施形態に係る遊技機の外観を示す斜視図である。It is a perspective view which shows the external appearance of the game machine which concerns on one Embodiment of this invention. 同実施形態に係る遊技機の遊技盤の正面図である。It is a front view of the game board of the gaming machine according to the embodiment. 同実施形態に係る遊技機の制御装置を示すブロック図である。It is a block diagram which shows the control apparatus of the game machine which concerns on the same embodiment. 図３に示す液晶Ｉ／Ｆ基板の回路図である。FIG. 4 is a circuit diagram of the liquid crystal I / F substrate shown in FIG. 3. （ａ）は、図４に示すサブトランスミッタの入力タイミングを示し、（ｂ）は、図４に示すサブトランスミッタの出力タイミングを示したタイミングチャート図である。(A) shows the input timing of the sub-transmitter shown in FIG. 4, and (b) is a timing chart showing the output timing of the sub-transmitter shown in FIG. 図４に示すメイントランスミッタの入出力タイミングを示したタイミングチャート図である。FIG. 5 is a timing chart showing input / output timings of the main transmitter shown in FIG. 4. 図３に示すサブ液晶Ｉ／Ｆ基板の回路図である。FIG. 4 is a circuit diagram of a sub liquid crystal I / F substrate shown in FIG. 3. 図６に示すサブレシーバの出力タイミングを示したタイミングチャート図である。FIG. 7 is a timing chart showing the output timing of the sub-receiver shown in FIG. 6. 図６に示す３線シリアル信号のタイミングチャート図である。FIG. 7 is a timing chart of the 3-wire serial signal shown in FIG. 6.

以下、本発明に係る遊技機の一実施形態を、パチンコ遊技機を例にして、図１〜図９を参照して具体的に説明する。まず、図１及び図２を参照して本実施形態に係るパチンコ遊技機の外観構成を説明する。 Hereinafter, an embodiment of a gaming machine according to the present invention will be specifically described with reference to FIGS. 1 to 9, taking a pachinko gaming machine as an example. First, the external configuration of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS.

図１に示すように、パチンコ遊技機１は、木製の外枠２の前面に矩形状の前面枠３を開閉可能に取り付け、その前面枠３の裏面に取り付けられている遊技盤収納フレーム（図示せず）内に遊技盤４が装着された構成からなる。遊技盤４は、図２に示す遊技領域４０を前面に臨ませた状態で装着され、図１に示すようにこの遊技領域４０の前側に透明ガラスを支持したガラス扉枠５が設けられている。なお、上記遊技領域４０は、遊技盤４の面上に配設された球誘導レール６（図２参照）で囲まれた領域からなるものである。 As shown in FIG. 1, a pachinko gaming machine 1 has a rectangular front frame 3 attached to the front surface of a wooden outer frame 2 so that it can be opened and closed, and a game board storage frame (see FIG. 1) attached to the back surface of the front frame 3. (Not shown) in which the game board 4 is mounted. The game board 4 is mounted with the game area 40 shown in FIG. 2 facing the front, and a glass door frame 5 supporting transparent glass is provided on the front side of the game area 40 as shown in FIG. . The game area 40 is an area surrounded by a ball guide rail 6 (see FIG. 2) disposed on the surface of the game board 4.

一方、パチンコ遊技機１は、図１に示すように、ガラス扉枠５の下側に前面操作パネル７が配設され、その前面操作パネル７には上受け皿ユニット８が設けられ、この上受け皿ユニット８には、排出された遊技球を貯留する上受け皿９が一体形成されている。また、この前面操作パネル７には、球貸しボタン１１及びプリペイドカード排出ボタン１２（カード返却ボタン１２）が設けられている。そして、上受け皿９の上皿表面部分には、内蔵ランプ（図示せず）点灯時に押下することにより演出効果を変化させることができる押しボタン式の演出ボタン装置１３が設けられている。また、この上受け皿９には、当該上受け皿９に貯留された遊技球を下方に抜くための球抜きボタン１４が設けられている。 On the other hand, as shown in FIG. 1, the pachinko gaming machine 1 is provided with a front operation panel 7 below the glass door frame 5, and the front operation panel 7 is provided with an upper tray unit 8. The unit 8 is integrally formed with an upper tray 9 for storing discharged game balls. Further, the front operation panel 7 is provided with a ball lending button 11 and a prepaid card discharge button 12 (card return button 12). A push button type effect button device 13 that can change the effect by pressing when a built-in lamp (not shown) is lit is provided on the upper plate surface portion of the upper tray 9. Further, the upper tray 9 is provided with a ball removal button 14 for pulling downward the game balls stored in the upper tray 9.

また一方、図１に示すように、前面操作パネル７の右端部側には、発射ユニットを作動させるための発射ハンドル１５が設けられ、前面枠３の上部両側面側には、ＢＧＭ（Ｂａｃｋｇｒｏｕｎｄｍｕｓｉｃ）あるいは効果音を発するスピーカ１６が設けられている。そして、上記前面枠３の周枠には、ＬＥＤランプ等の装飾ランプが配設されている。 On the other hand, as shown in FIG. 1, a launch handle 15 for operating the launch unit is provided on the right end side of the front operation panel 7, and BGM (Background music) is provided on both upper side surfaces of the front frame 3. ) Or a speaker 16 that emits sound effects. A decorative lamp such as an LED lamp is disposed on the peripheral frame of the front frame 3.

他方、上記遊技盤４の遊技領域４０には、図２に示すように、略中央部にＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）等からなるメイン液晶表示装置４１Ａが配設されている。このメイン液晶表示装置４１Ａは、表示エリアを左、中、右の３つのエリアに分割し、独立して数字やキャラクタあるいは図柄（装飾図柄）の変動表示が可能なものである。そしてこのようなメイン液晶表示装置４１Ａの右側には、ＬＣＤ等からなるサブ液晶表示装置４１Ｂが配設されている。このサブ液晶表示装置４１Ｂは、主にキャラクタや出玉情報等を表示可能なものである。なお、サブ液晶表示装置４１Ｂは、遊技機１の仕様によりその搭載位置は適宜決定される。すなわち、メイン液晶表示装置４１Ａの上部や下部、あるいは、前面枠３側の所要位置、例えば、前面操作パネル７に配置するようにしても良い。 On the other hand, in the game area 40 of the game board 4, as shown in FIG. 2, a main liquid crystal display device 41A composed of an LCD (Liquid Crystal Display) or the like is disposed at a substantially central portion. The main liquid crystal display device 41A can divide the display area into three areas, left, middle, and right, and independently display a variable number, character, or design (decorative design). On the right side of the main liquid crystal display device 41A, a sub liquid crystal display device 41B made of an LCD or the like is disposed. The sub liquid crystal display device 41B can mainly display characters, appearance information, and the like. Note that the mounting position of the sub liquid crystal display device 41B is appropriately determined according to the specifications of the gaming machine 1. That is, the main liquid crystal display device 41 </ b> A may be arranged at an upper or lower portion or a required position on the front frame 3 side, for example, the front operation panel 7.

一方、メイン液晶表示装置４１Ａの真下には、特別図柄始動口４２が配設され、その内部には入賞球を検知する特別図柄始動口スイッチ（図３参照）が設けられている。そして、この特別図柄始動口４２の右側には、大入賞口４３が配設され、その内部には入賞球を検知する大入賞口スイッチ（図３参照）が設けられている。 On the other hand, a special symbol start port 42 is disposed directly below the main liquid crystal display device 41A, and a special symbol start port switch (see FIG. 3) for detecting a winning ball is provided therein. A special winning opening 43 is provided on the right side of the special symbol starting opening 42, and a large winning opening switch (see FIG. 3) for detecting a winning ball is provided therein.

他方、上記サブ液晶表示装置４１Ｂの右上部にはゲートからなる普通図柄始動口４４が配設され、その内部には、遊技球の通過を検知する普通図柄始動口スイッチ（図３参照）が設けられている。また、上記大入賞口４３の右側及び上記特別図柄始動口４２の左側には、一般入賞口４５が夫々配設され（図示では、右側に１つ、左側に３つ）、その内部にはそれぞれ、遊技球の通過を検知する一般入賞口スイッチ（図３参照）が設けられている。 On the other hand, a normal symbol start port 44 composed of a gate is disposed in the upper right part of the sub liquid crystal display device 41B, and a normal symbol start port switch (see FIG. 3) for detecting the passage of a game ball is provided therein. It has been. Further, general winning holes 45 are arranged on the right side of the special winning opening 43 and on the left side of the special symbol start opening 42 (in the drawing, one on the right side and three on the left side), respectively, A general winning opening switch (see FIG. 3) for detecting the passage of the game ball is provided.

また、上記遊技盤４の遊技領域４０の右下周縁部には、７セグメントを３桁に並べて構成される特別図柄表示装置４６と、２個のＬＥＤからなる普通図柄表示装置４７が設けられている。そしてさらに、上記遊技盤４の遊技領域４０には、図示はしないが複数の遊技釘が配設され、遊技球の落下方向変換部材としての風車４８が配設されている。 Further, a special symbol display device 46 configured by arranging seven segments in three digits and a normal symbol display device 47 composed of two LEDs are provided at the lower right peripheral edge of the game area 40 of the game board 4. Yes. Further, a plurality of game nails (not shown) are arranged in the game area 40 of the game board 4, and a windmill 48 as a game ball drop direction changing member is arranged.

次に、上記のような外観構成からなるパチンコ遊技機１内に設けられる遊技の進行状況に応じて電子制御を行う制御装置を、図３を用いて説明する。この制御装置は、図３に示すように、遊技店に設置された図示しない変圧トランスから供給される外部電源である交流電圧ＡＣ２４Ｖを受けて複数種類の直流電圧を生成する電源基板５０と、遊技動作全般の制御を司る主制御基板６０と、その主制御基板６０からの制御コマンドに基づいて遊技球を払出す払出制御基板７０と、その主制御基板６０からの制御コマンドを受けて演出処理を行う演出制御基板８０と、その演出制御基板８０からの演出コマンドＤＩ_ＣＭＤ（図４参照）に応じた画像をメイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂに表示するよう制御する液晶制御基板９０とで主に構成されている。なお、演出制御基板８０は、上記主制御基板６０からの制御コマンドを演出Ｉ／Ｆ基板１００を介して受信している。また、液晶制御基板９０は、上記演出制御基板８０からの演出コマンドＤＩ_ＣＭＤ（図４参照）を演出Ｉ／Ｆ基板１００及び液晶Ｉ／Ｆ基板１１０を介して受信している。 Next, a control device that performs electronic control according to the progress of the game provided in the pachinko gaming machine 1 having the above-described external configuration will be described with reference to FIG. As shown in FIG. 3, the control device includes a power supply board 50 that receives an AC voltage AC24V, which is an external power supply supplied from a transformer (not shown) installed in a game store, and generates a plurality of types of DC voltages, A main control board 60 that controls the overall operation, a payout control board 70 that pays out a game ball based on a control command from the main control board 60, and an effect process in response to the control command from the main control board 60 An effect control board 80 to be performed, and a liquid crystal control board 90 that controls to display an image according to the effect command DI_CMD (see FIG. 4) from the effect control board 80 on the main liquid crystal display device 41A and the sub liquid crystal display device 41B. It is mainly composed. The production control board 80 receives the control command from the main control board 60 via the production I / F board 100. Further, the liquid crystal control board 90 receives the effect command DI_CMD (see FIG. 4) from the effect control board 80 via the effect I / F substrate 100 and the liquid crystal I / F substrate 110.

電源基板５０は、遊技店に設置された図示しない変圧トランスから供給される外部電源である交流電圧ＡＣ２４Ｖを受けて複数種類の直流電圧を生成し、図３に示すように、その生成された直流電圧のうちＤＣ１２Ｖが払出制御基板７０に供給され、ＤＣ１２Ｖ，ＤＣ３２Ｖが主制御基板６０に供給される。そしてさらに、ＤＣ５Ｖ，ＤＣ１２Ｖ，ＤＣ１５Ｖ及びＤＣ３２Ｖが演出Ｉ／Ｆ基板１００に供給される。なお、払出制御基板７０には、上記外部電源である交流電圧ＡＣ２４Ｖが電源基板５０を介して供給されている。 The power supply board 50 receives an AC voltage AC24V, which is an external power supply supplied from a transformer (not shown) installed in the amusement store, and generates a plurality of types of DC voltages. As shown in FIG. Among the voltages, DC12V is supplied to the dispensing control board 70, and DC12V and DC32V are supplied to the main control board 60. Further, DC5V, DC12V, DC15V and DC32V are supplied to the effect I / F board 100. The payout control board 70 is supplied with the AC voltage AC24V, which is the external power supply, via the power supply board 50.

他方、主制御基板６０は、遊技盤中継基板１２０を介して遊技盤４の各遊技部品に接続されており、これにより、遊技盤４上の各始動口４２，４４及び各入賞口４３，４５の内部に設けられているスイッチ信号を受信する一方、大入賞口４３などのソレノイド類を駆動するソレノイド類駆動信号を遊技盤中継基板１２０に送信している。 On the other hand, the main control board 60 is connected to each game component of the game board 4 via the game board relay board 120, whereby each start port 42, 44 and each prize-winning port 43, 45 on the game board 4 are connected. While receiving a switch signal provided in the game machine, a solenoid drive signal for driving solenoids such as the big prize opening 43 is transmitted to the game board relay board 120.

また、主制御基板６０は、上記各入賞口４３，４５からのスイッチ信号を受信した場合、遊技者に幾らの遊技球を払い出すかを決定し、その決定した情報を払出制御コマンドとして送信する。そしてその一方で、払出制御基板７０からは、遊技球の払出動作を示す賞球計数信号や払出動作の異常に係るステイタス信号を受信している。なお、ステイタス信号には、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれている。 Further, when the main control board 60 receives the switch signals from the winning ports 43 and 45, the main control board 60 determines how many game balls are to be paid out to the player, and transmits the determined information as a payout control command. . On the other hand, from the payout control board 70, a prize ball counting signal indicating a payout operation of a game ball and a status signal relating to an abnormality in the payout operation are received. The status signal includes, for example, a replenishment signal, a payout shortage error signal, and a lower plate full signal.

さらに、主制御基板６０は、上記各始動口４２，４４からのスイッチ信号を受信すると、遊技者に有利な特別遊技状態を発生させるか（いわゆる「当たり」）、あるいは、遊技者に有利な特別遊技状態を発生させないか（いわゆる「ハズレ」）の抽選を行い、その抽選結果である当否情報に応じて特別図柄の変動パターンや停止図柄あるいは普通図柄の表示内容を決定し、その決定した情報を特別図柄表示装置４６又は普通図柄表示装置４７に送信する。これにより、特別図柄表示装置４６又は普通図柄表示装置４７に抽選結果が表示されることとなる。そしてさらに、主制御基板６０は、その決定した情報を含む制御コマンドを生成し、演出Ｉ／Ｆ基板１００に送信する。なお、主制御基板６０は、電源基板５０から供給された直流電圧ＤＣ３２Ｖを遊技盤中継基板１２０に供給している。 Further, when the main control board 60 receives the switch signal from each of the start ports 42 and 44, the main control board 60 generates a special gaming state advantageous to the player (so-called “winning”) or special advantageous to the player. A lottery of whether or not to generate a gaming state (so-called “losing”) is performed, and the variation pattern of the special symbol, the display pattern of the stop symbol or the normal symbol is determined according to the success / failure information which is the lottery result, and the determined information is It is transmitted to the special symbol display device 46 or the normal symbol display device 47. As a result, the lottery result is displayed on the special symbol display device 46 or the normal symbol display device 47. Further, the main control board 60 generates a control command including the determined information and transmits it to the effect I / F board 100. The main control board 60 supplies the game board relay board 120 with the DC voltage DC32V supplied from the power board 50.

一方、払出制御基板７０は、上記主制御基板６０からの払出制御コマンドを受信し、その受信した払出制御コマンドに基づいて払出モータ信号を生成し、その生成した払出モータ信号にて、払出モータ（図示しない）を制御して遊技者に遊技球を払出す。そしてさらに、払出制御基板７０は、遊技球の払出動作を示す賞球計数信号や払出動作の異常に係るステイタス信号を送信し、遊技者の操作に応答して遊技球を発射させる発射制御基板１３０の作動を開始又は停止させる発射制御信号を送信する。なお、払出制御基板７０は、電源基板５０から供給された交流電圧ＡＣ２４Ｖを発射制御基板１３０に供給している。 On the other hand, the payout control board 70 receives the payout control command from the main control board 60, generates a payout motor signal based on the received payout control command, and uses the payout motor signal thus generated as a payout motor ( A game ball is paid out to the player by controlling (not shown). Further, the payout control board 70 transmits a prize ball count signal indicating the payout operation of the game ball and a status signal relating to the abnormality of the payout operation, and fires the game ball in response to the operation of the player. A launch control signal for starting or stopping the operation is transmitted. The payout control board 70 supplies the AC voltage AC24V supplied from the power supply board 50 to the launch control board 130.

また、演出制御基板８０は、ＲＯＭ，ＲＡＭ，ＣＰＵ，音ＬＳＩ，音ＲＯＭ（図示せず）が搭載されており、演出Ｉ／Ｆ基板１００を介して上記主制御基板６０から送信された制御コマンドに基づいて、上記前面枠３の周枠に配設されているＬＥＤランプ等の装飾ランプを駆動制御して光による演出を実現させるための信号を演出Ｉ／Ｆ基板１００を介して装飾ランプ基板１４０に送信する処理を行う。そしてさらに、演出制御基板８０は、上記制御コマンドに基づいて、スピーカ１６を駆動制御して音による演出を実現するための信号を演出Ｉ／Ｆ基板１００を介してスピーカ１６に送信する処理を行う。また、演出制御基板８０は、上記主制御基板６０から送信された制御コマンドに基づいて、上記演出ボタン装置１３に内蔵されているランプ（図示せず）を点灯又は消灯させるための信号を送信する処理を行う。 The effect control board 80 is equipped with ROM, RAM, CPU, sound LSI, and sound ROM (not shown), and a control command transmitted from the main control board 60 via the effect I / F board 100. Based on the above, a signal for realizing a light effect by driving and controlling a decorative lamp such as an LED lamp arranged in the peripheral frame of the front frame 3 via the effect I / F substrate 100 The process of transmitting to 140 is performed. Further, the effect control board 80 performs a process of transmitting a signal for realizing the effect by sound by driving the speaker 16 to the speaker 16 via the effect I / F board 100 based on the control command. . The effect control board 80 transmits a signal for turning on or off a lamp (not shown) built in the effect button device 13 based on the control command transmitted from the main control board 60. Process.

また一方、演出制御基板８０は、上記制御コマンドに基づいて、液晶制御基板９０を制御してメイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂによる画像演出を実現させるための演出コマンドＤＩ_ＣＭＤ（図４参照）を演出Ｉ／Ｆ基板１００及び液晶Ｉ／Ｆ基板１１０を介して液晶制御基板９０に送信する処理を行う。なお、演出Ｉ／Ｆ基板１００は、電源基板５０から供給された直流電圧ＤＣ５Ｖ，ＤＣ１２Ｖを液晶Ｉ／Ｆ基板１１０に供給し、液晶Ｉ／Ｆ基板１１０は、上記演出Ｉ／Ｆ基板１００から供給された直流電圧ＤＣ５Ｖ及び当該液晶Ｉ／Ｆ基板１１０にて生成された直流電圧ＤＣ３．３Ｖを液晶制御基板９０に供給している。 On the other hand, the effect control board 80 controls the liquid crystal control board 90 on the basis of the control command, and the effect command DI_CMD for realizing the image effect by the main liquid crystal display device 41A and the sub liquid crystal display device 41B (see FIG. 4). ) Is transmitted to the liquid crystal control board 90 via the effect I / F board 100 and the liquid crystal I / F board 110. The effect I / F substrate 100 supplies the DC voltages DC5V and DC12V supplied from the power supply substrate 50 to the liquid crystal I / F substrate 110, and the liquid crystal I / F substrate 110 is supplied from the effect I / F substrate 100. The direct current voltage DC5V and the direct current voltage DC3.3V generated by the liquid crystal I / F substrate 110 are supplied to the liquid crystal control substrate 90.

他方、液晶制御基板９０は、上記演出制御基板８０からの演出コマンドＤＩ_ＣＭＤ（図４参照）に応じたメイン液晶表示装置４１Ａ用の画像データを生成し、その生成した画像データを液晶Ｉ／Ｆ基板１１０を介してメイン液晶表示装置４１Ａに送信している。これにより、メイン液晶表示装置４１Ａに、上記演出コマンドＤＩ_ＣＭＤ（図４参照）に基づく画像が表示されることとなる。また、液晶制御基板９０は、上記演出制御基板８０からの演出コマンドＤＩ_ＣＭＤ（図４参照）に応じたサブ液晶表示装置４１Ｂ用の画像データを生成し、その生成した画像データを液晶Ｉ／Ｆ基板１１０及びサブ液晶Ｉ／Ｆ基板１５０を介してサブ液晶表示装置４１Ｂに送信している。これにより、サブ液晶表示装置４１Ｂに、上記演出コマンドＤＩ_ＣＭＤ（図４参照）に基づく画像が表示されることとなる。なお、液晶Ｉ／Ｆ基板１１０は、上記演出Ｉ／Ｆ基板１００から供給された直流電圧ＤＣ１２Ｖ及び当該液晶Ｉ／Ｆ基板１１０にて生成された直流電圧ＤＣ３．３Ｖをメイン液晶表示装置４１Ａに供給している。また、液晶Ｉ／Ｆ基板１１０は、上記演出Ｉ／Ｆ基板１００から供給された直流電圧ＤＣ５Ｖ及び当該液晶Ｉ／Ｆ基板１１０にて生成された直流電圧ＤＣ３．３Ｖをサブ液晶Ｉ／Ｆ基板１５０に供給している。そして、サブ液晶Ｉ／Ｆ基板１５０は、上記液晶Ｉ／Ｆ基板１１０から供給された直流電圧ＤＣ５Ｖ及び当該サブ液晶Ｉ／Ｆ基板１５０にて生成された直流電圧ＤＣ２８．８Ｖをサブ液晶表示装置４１Ｂに供給している。 On the other hand, the liquid crystal control board 90 generates image data for the main liquid crystal display device 41A according to the effect command DI_CMD (see FIG. 4) from the effect control board 80, and the generated image data is used as the liquid crystal I / F board. 110 to the main liquid crystal display device 41A. As a result, an image based on the effect command DI_CMD (see FIG. 4) is displayed on the main liquid crystal display device 41A. In addition, the liquid crystal control board 90 generates image data for the sub liquid crystal display device 41B in response to the effect command DI_CMD (see FIG. 4) from the effect control board 80, and the generated image data is used as the liquid crystal I / F board. 110 and the sub liquid crystal I / F substrate 150 to transmit to the sub liquid crystal display device 41B. As a result, an image based on the effect command DI_CMD (see FIG. 4) is displayed on the sub liquid crystal display device 41B. The liquid crystal I / F substrate 110 supplies the DC voltage DC12V supplied from the effect I / F substrate 100 and the DC voltage DC3.3V generated by the liquid crystal I / F substrate 110 to the main liquid crystal display device 41A. doing. Further, the liquid crystal I / F substrate 110 receives the DC voltage DC5V supplied from the effect I / F substrate 100 and the DC voltage DC3.3V generated by the liquid crystal I / F substrate 110 as the sub liquid crystal I / F substrate 150. To supply. The sub liquid crystal I / F substrate 150 receives the DC voltage DC5V supplied from the liquid crystal I / F substrate 110 and the DC voltage DC 28.8V generated by the sub liquid crystal I / F substrate 150 from the sub liquid crystal display device 41B. To supply.

ここで、本発明の特徴部分に係る液晶制御基板９０及び液晶Ｉ／Ｆ基板１１０並びにサブ液晶Ｉ／Ｆ基板１５０について図４〜図９も用いてより詳しく説明する。 Here, the liquid crystal control substrate 90, the liquid crystal I / F substrate 110, and the sub liquid crystal I / F substrate 150 according to the characteristic part of the present invention will be described in more detail with reference to FIGS.

液晶制御基板９０は、図３に示すように、上記演出制御基板８０からの演出コマンドＤＩ_ＣＭＤを演出Ｉ／Ｆ基板１００及び液晶Ｉ／Ｆ基板１００を介して受信し、メイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂの表示制御を行うために必要な制御データを生成する液晶制御ＣＰＵ９０ａと、作業領域やバッファメモリ等として機能する液晶制御ＲＡＭ９０ｃとで構成された１チップマイクロコンピュータを搭載し、さらに、液晶制御ＣＰＵ９０ａの動作手順を記述したプログラム等が格納されている液晶制御ＲＯＭ９０ｂが搭載されている。そしてさらに、液晶制御基板９０は、液晶制御ＣＰＵ９０ａに接続されて画像展開処理を行う映像表示プロセッサＶＤＰ９０ｄと、ＶＤＰ９０ｄが画像展開する際に必要な画像データを格納したＶＲＯＭ９０ｅと、ＶＤＰ９０ｄが展開した画像データを一時的に記憶するＶＲＡＭ９０ｆが搭載されている。 As shown in FIG. 3, the liquid crystal control board 90 receives the effect command DI_CMD from the effect control board 80 via the effect I / F substrate 100 and the liquid crystal I / F substrate 100, and the main liquid crystal display device 41A and the sub A one-chip microcomputer composed of a liquid crystal control CPU 90a that generates control data necessary for performing display control of the liquid crystal display device 41B and a liquid crystal control RAM 90c that functions as a work area, a buffer memory, and the like is mounted. A liquid crystal control ROM 90b in which a program describing the operation procedure of the liquid crystal control CPU 90a is stored is mounted. Further, the liquid crystal control board 90 is connected to the liquid crystal control CPU 90a to perform a video display processor VDP 90d that performs image expansion processing, a VROM 90e that stores image data required when the VDP 90d expands an image, and image data expanded by the VDP 90d. A VRAM 90f is temporarily stored.

このように構成される液晶制御基板９０は、液晶制御ＣＰＵ９０ａにて、上記演出コマンドＤＩ_ＣＭＤに基づくメイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂの表示制御を行うために必要な制御データを生成し、その生成した制御データをＶＤＰ９０ｄに送信する。これを受けてＶＤＰ９０ｄは、当該制御データに基づく画像展開処理を行い、その展開した画像に関連する信号を液晶Ｉ／Ｆ基板１１０に送信する。なお、この画像に関連する信号については、後述することとする。 The liquid crystal control board 90 configured in this way generates control data necessary for performing display control of the main liquid crystal display device 41A and the sub liquid crystal display device 41B based on the effect command DI_CMD in the liquid crystal control CPU 90a. The generated control data is transmitted to the VDP 90d. In response to this, the VDP 90d performs image expansion processing based on the control data, and transmits a signal related to the expanded image to the liquid crystal I / F substrate 110. A signal related to this image will be described later.

液晶Ｉ／Ｆ基板１１０は、図４に示すように、主に、ＤＣ−ＤＣコンバータ１１１０と、第１バッファ１１１１と、第２バッファ１１１２と、サブトランスミッタ１１１３と、メイントランスミッタ１１１４とが搭載されている。なお、これら上記液晶Ｉ／Ｆ基板１１０に搭載されている部品は、演出Ｉ／Ｆ基板１００に搭載してもよい。 As shown in FIG. 4, the liquid crystal I / F substrate 110 mainly includes a DC-DC converter 1110, a first buffer 1111, a second buffer 1112, a sub-transmitter 1113, and a main transmitter 1114. Yes. The components mounted on the liquid crystal I / F substrate 110 may be mounted on the effect I / F substrate 100.

上記ＤＣ−ＤＣコンバータ１１１０は、上記演出Ｉ／Ｆ基板１００から供給された直流電圧ＤＣ１２Ｖを直流電圧ＤＣ３．３Ｖに変換し、その変換した直流電圧ＤＣ３．３Ｖを液晶制御基板９０に供給する（図３参照）と共に、メイン液晶表示装置４１Ａの駆動電圧として当該メイン液晶表示装置４１Ａに供給している（図３参照）。なお、上記演出Ｉ／Ｆ基板１００から液晶Ｉ／Ｆ基板１１０に供給された直流電圧ＤＣ５Ｖは、液晶制御基板９０に供給されると共に、サブ液晶Ｉ／Ｆ基板１５０に供給されている。また、上記演出Ｉ／Ｆ基板１００から供給された直流電圧ＤＣ１２Ｖは、上記ＤＣ−ＤＣコンバータ１１１０に供給されると共に、メイン液晶表示装置４１Ａのバックライト電圧として当該メイン液晶表示装置４１Ａに供給されている（図３参照）。 The DC-DC converter 1110 converts the DC voltage DC12V supplied from the effect I / F board 100 into a DC voltage DC3.3V, and supplies the converted DC voltage DC3.3V to the liquid crystal control board 90 (FIG. 3) and a driving voltage for the main liquid crystal display device 41A is supplied to the main liquid crystal display device 41A (see FIG. 3). The DC voltage DC5V supplied from the effect I / F substrate 100 to the liquid crystal I / F substrate 110 is supplied to the liquid crystal control substrate 90 and also to the sub liquid crystal I / F substrate 150. Further, the DC voltage DC12V supplied from the effect I / F board 100 is supplied to the DC-DC converter 1110 and also supplied to the main liquid crystal display device 41A as a backlight voltage of the main liquid crystal display device 41A. (See FIG. 3).

一方、第１バッファ１１１１は、上記ＤＣ−ＤＣコンバータ１１１０に変換された直流電圧ＤＣ３．３Ｖが供給され、上記演出制御基板８０にて生成された演出コマンドＤＩ_ＣＭＤ（図示では１６ビット）及びストローブ信号（割込み信号）ＤＩ_ＳＴＢを演出Ｉ／Ｆ基板１００を介して受信し、バッファリングした後、液晶制御基板９０に送信する。 On the other hand, the first buffer 1111 is supplied with the DC voltage DC3.3V converted to the DC-DC converter 1110, and the production command DI_CMD (16 bits in the figure) generated by the production control board 80 and the strobe signal ( Interrupt signal DI_STB is received via the production I / F board 100, buffered, and then transmitted to the liquid crystal control board 90.

第２バッファ１１１２は、上記ＤＣ−ＤＣコンバータ１１１０に変換された直流電圧ＤＣ３．３Ｖが供給され、液晶制御基板９０、すなわち、ＶＤＰ９０ｄにて上記演出コマンドＤＩ_ＣＭＤ（図示では１６ビット）に基づいて生成された画像に関連する信号、特に、シリアル送信されるサブ液晶表示装置４１Ｂ内のレジスタ（図示せず）を設定するための信号（シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢ，シリアルコマンドデータＳＣＭＤ_ＤＡＴＡ，シリアルコマンドクロックＳＣＭＤ_ＣＬＫ）を、ダンピング抵抗Ｒ１〜Ｒ３を介して受信し、バッファリングした後、サブ液晶Ｉ／Ｆ基板１５０に送信する。 The second buffer 1112 is supplied with the DC voltage DC3.3V converted to the DC-DC converter 1110 and is generated based on the rendering command DI_CMD (16 bits in the figure) by the liquid crystal control board 90, that is, the VDP 90d. Signals related to the image, in particular, signals (serial command enable SCMD_ENB, serial command data SCMD_DATA, serial command clock SCMD_CLK) for setting a register (not shown) in the sub-liquid crystal display device 41B to be serially transmitted, The signal is received via the damping resistors R1 to R3, buffered, and then transmitted to the sub liquid crystal I / F substrate 150.

また一方、サブトランスミッタ１１１３は、上記ＤＣ−ＤＣコンバータ１１１０に変換された直流電圧ＤＣ３．３Ｖが供給され、液晶制御基板９０、すなわち、ＶＤＰ９０ｄにて上記演出コマンドＤＩ_ＣＭＤ（図示では１６ビット）に基づいて生成された画像に関連する信号、特に、サブ液晶表示装置４１Ｂ用のサブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）を受信し、１ペアのサブ液晶用差動信号ＴＸＯＵＴ＋／−に変換する。そして、その変換された１ペアのサブ液晶用差動信号ＴＸＯＵＴ＋／−は、サブ液晶Ｉ／Ｆ１５０に送信される。なお、上記サブ液晶用差動信号ＴＸＯＵＴ＋の伝送ラインには、ダイオードＤ１のカソードが接続され、サブ液晶用差動信号ＴＸＯＵＴ−の伝送ラインには、ダイオードＤ２のカソードが接続され、そのダイオードＤ１，Ｄ２のアノードは、グラウンドに接地されている。これにより、周辺基板等から侵入する静電気を吸収することができる。それゆえ、後述するサブ液晶Ｉ／Ｆ基板１５０に搭載されているレシーバの静電破壊を防止することができると共に、安定したサブ液晶用差動信号ＴＸＯＵＴ＋／−をサブ液晶Ｉ／Ｆ基板１５０に送信することができる。なお、サブトランスミッタ１１１３にて受信したサブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）は、サブ液晶表示装置４１Ｂの駆動周波数に対応したものである。 On the other hand, the sub-transmitter 1113 is supplied with the DC voltage DC3.3V converted to the DC-DC converter 1110, and based on the effect command DI_CMD (16 bits in the figure) on the liquid crystal control board 90, that is, the VDP 90d. Signals related to the generated image, in particular, vertical sync signal SVSYNC for sub liquid crystal display 41B, horizontal sync signal SHSYNC for sub liquid crystal, pixel clock signal SDOTCLK for sub liquid crystal, display enable signal SDE for sub liquid crystal, The sub liquid crystal red data signal SDR (6 bits in the figure), the sub liquid crystal green data signal SDG (6 bits in the figure), and the sub liquid crystal blue data signal SDB (6 bits in the figure) are received, and a pair of sub liquid crystal signals are received. To differential signal TXOUT +/−. Then, the converted pair of sub liquid crystal differential signals TXOUT +/− are transmitted to the sub liquid crystal I / F 150. The cathode of the diode D1 is connected to the transmission line of the sub liquid crystal differential signal TXOUT +, and the cathode of the diode D2 is connected to the transmission line of the sub liquid crystal differential signal TXOUT-. The anode of D2 is grounded to ground. Thereby, the static electricity which invades from a peripheral board | substrate etc. can be absorbed. Therefore, electrostatic breakdown of a receiver mounted on a sub liquid crystal I / F substrate 150 described later can be prevented, and a stable sub liquid crystal differential signal TXOUT +/− is supplied to the sub liquid crystal I / F substrate 150. Can be sent. The sub liquid crystal vertical synchronization signal SVSYNC, the sub liquid crystal horizontal synchronization signal SHSYNC, the sub liquid crystal pixel clock signal SDOTCLK, the sub liquid crystal display enable signal SDE, and the sub liquid crystal red data signal SDR received by the sub transmitter 1113 (illustrated). The sub liquid crystal green data signal SDG (6 bits in the figure) and the sub liquid crystal blue data signal SDB (6 bits in the figure) correspond to the driving frequency of the sub liquid crystal display device 41B.

ここで、サブトランスミッタ１１１３への入出力タイミングを図５のタイミングチャート図を用いて詳しく説明する。 Here, the input / output timing to the sub-transmitter 1113 will be described in detail with reference to the timing chart of FIG.

図５（ａ）は、サブトランスミッタ１１１３への入力タイミングが示されており、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｈ」レベルの時（タイミングＴＳ１区間参照）、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）は、有効データが液晶制御基板９０、すなわち、ＶＤＰ９０ｄより出力され、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣは、無効データが出力されている。その際、サブトランスミッタ１１１３は、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫの立下りエッジに同期させてサブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）の有効データを内部に取り込んでいる。 FIG. 5A shows the input timing to the sub-transmitter 1113. When the sub-liquid crystal display enable signal SDE is at "H" level (see timing TS1 section), the sub-liquid crystal red data signal SDR (shown in the figure). 6 bits), the sub liquid crystal green data signal SDG (6 bits in the figure), and the sub liquid crystal blue data signal SDB (6 bits in the figure) are output from the liquid crystal control board 90, that is, the VDP 90d. Invalid data is output from the vertical sync signal SVSYNC for liquid crystal and the horizontal sync signal SHSYNC for sub liquid crystal. At that time, the sub-transmitter 1113 synchronizes with the falling edge of the sub-liquid crystal pixel clock signal SDOTCLK, the sub-liquid crystal red data signal SDR (6 bits in the figure), and the sub-liquid crystal green data signal SDG (6 bits in the figure). , Valid data of the sub-liquid crystal blue data signal SDB (6 bits in the figure) is taken in.

一方、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｌ」レベルの時（タイミングＴＳ２区間参照）、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）は、無効データが液晶制御基板９０、すなわち、ＶＤＰ９０ｄより出力され、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣは、有効データが出力されている。その際、サブトランスミッタ１１１３は、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫの立下りエッジに同期させて、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣの有効データを内部に取り込んでいる。 On the other hand, when the sub liquid crystal display enable signal SDE is at "L" level (see timing TS2 section), the sub liquid crystal red data signal SDR (6 bits in the figure) and the sub liquid crystal green data signal SDG (6 bits in the figure). , The sub liquid crystal blue data signal SDB (6 bits in the figure) is invalid data output from the liquid crystal control board 90, that is, the VDP 90d. The sub liquid crystal vertical synchronization signal SVSYNC and the sub liquid crystal horizontal synchronization signal SHSYNC are valid data. Is output. At that time, the sub-transmitter 1113 takes in the valid data of the sub-liquid crystal vertical synchronization signal SVSYNC and the sub-liquid crystal horizontal synchronization signal SHSYNC in synchronization with the falling edge of the sub-liquid crystal pixel clock signal SDOTCLK.

そして、このようにサブトランスミッタ１１１３の内部に取り込まれた信号は、図５（ｂ）に示すように、１９ビットの信号が１ペアのサブ液晶用差動信号ＴＸＯＵＴ＋／−としてサブ液晶Ｉ／Ｆ基板１５０に出力される。すなわち、サブトランスミッタ１１１３の内部に取り込まれたサブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット），サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用ディスプレイイネーブル信号ＳＤＥがシリアル信号に変換されて、タイミングＴＳ４区間毎に１９ビットの信号が１ペアのサブ液晶用差動信号ＴＸＯＵＴ＋／−としてサブ液晶Ｉ／Ｆ基板１５０に出力される。この１９ビットの信号は、どのように出力されても良いが、例えば、タイミングＴＳ４区間に、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＤＢ（図示では６ビット）の計１８ビットの信号に、サブ液晶用ディスプレイイネーブル信号ＳＤＥが付加され、計１９ビットの信号として出力され、次のタイミングで、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）の計１８ビットの信号に、サブ液晶用垂直同期信号ＳＶＳＹＮＣが付加され、計１９ビットの信号として出力されるというように出力しても良い。あるいは、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｈ」レベルの時、タイミングＴＳ４区間に、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）の計１８ビットの信号に、サブ液晶用ディスプレイイネーブル信号ＳＤＥを付加し、計１９ビットの信号として出力し、次のタイミングで、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｌ」レベルの時、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣの計２ビットの信号に、サブ液晶用ディスプレイイネーブル信号ＳＤＥを付加し、さらに、１６ビットの固定データ（例えば、「Ｌ」データ）を付加し、計１９ビットの信号として出力するというようにしても良い。なお、このタイミングＴＳ４区間は、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫの１周期（タイミングＴＳ３区間参照）と略同一である。 As shown in FIG. 5B, the signal thus taken into the sub-transmitter 1113 is a sub-liquid crystal I / F in which a 19-bit signal is converted into a pair of sub-liquid crystal differential signals TXOUT +/−. Output to the substrate 150. That is, the sub liquid crystal red data signal SDR (6 bits in the drawing), the sub liquid crystal green data signal SDG (6 bits in the drawing), and the sub liquid crystal blue data signal SDB (6 in the drawing) taken in the sub transmitter 1113. Bit), vertical synchronizing signal SVSYNC for sub liquid crystal, horizontal synchronizing signal SHSYNC for sub liquid crystal, and display enable signal SDE for sub liquid crystal are converted into serial signals, and a 19-bit signal for one pair of sub liquid crystals is used for each timing TS4 section. The differential signal TXOUT +/− is output to the sub liquid crystal I / F substrate 150. The 19-bit signal may be output in any way. For example, in the timing TS4 period, the sub liquid crystal red data signal SDR (6 bits in the drawing) and the sub liquid crystal green data signal SDG (6 bits in the drawing) are used. ), A sub liquid crystal display enable signal SDE is added to a total of 18 bits of the sub liquid crystal blue data signal DB (6 bits in the figure) and output as a total of 19 bits. The red data signal SDR (6 bits in the figure) for the sub liquid crystal, the green data signal SDG for the sub liquid crystal SDG (6 bits in the figure), and the blue data signal SDB for the sub liquid crystal SDB (6 bits in the figure) are combined into a total of 18 bits. The vertical synchronization signal SVSYNC may be added and output as a 19-bit signal in total. Alternatively, when the sub liquid crystal display enable signal SDE is at “H” level, the sub liquid crystal red data signal SDR (6 bits in the figure), the sub liquid crystal green data signal SDG (6 bits in the figure), The sub liquid crystal display enable signal SDE is added to the total 18-bit signal of the sub liquid crystal blue data signal SDB (6 bits in the figure) and output as a 19-bit signal. At the next timing, the sub liquid crystal display is displayed. When the enable signal SDE is at “L” level, the sub liquid crystal display enable signal SDE is added to the sub liquid crystal vertical synchronization signal SVSYNC and the sub liquid crystal horizontal synchronization signal SHSYNC, and the 16 bits of the sub liquid crystal display enable signal SDE is added. Fixed data (for example, “L” data) is added and output as a 19-bit signal. May be that. Note that this timing TS4 interval is substantially the same as one cycle of the sub-liquid crystal pixel clock signal SDOTCLK (see timing TS3 interval).

他方、メイントランスミッタ１１１４は、上記ＤＣ−ＤＣコンバータ１１１０に変換された直流電圧ＤＣ３．３Ｖが供給され、液晶制御基板９０、すなわち、ＶＤＰ９０ｄにて上記演出コマンドＤＩ_ＣＭＤ（図示では１６ビット）に基づいて生成された画像に関連する信号、特に、メイン液晶表示装置４１Ａ用の画像データを含む信号ＴＡ，ＴＢ，ＴＣ，ＴＤ（図示では、それぞれ７ビット）及びメイン液晶用画素クロック信号ＭＤＯＴＣＬＫを受信している。このＴＡ，ＴＢ，ＴＣ，ＴＤは、メイン液晶用赤データ信号ＭＤＲ（８ビット），メイン液晶用緑データ信号ＭＤＧ（８ビット），メイン液晶用青データ信号ＭＤＢ（８ビット），メイン液晶用水平同期信号ＭＨＳＹＮＣ，メイン液晶用垂直同期信号ＭＶＳＹＮＣ，メイン液晶用ディスプレイイネーブル信号ＭＤＥで構成されるものである。 On the other hand, the main transmitter 1114 is supplied with the DC voltage DC3.3V converted to the DC-DC converter 1110, and is generated based on the rendering command DI_CMD (16 bits in the figure) by the liquid crystal control board 90, that is, the VDP 90d. Signals related to the image, especially signals TA, TB, TC, TD (7 bits in the figure) including image data for the main liquid crystal display device 41A and the main liquid crystal pixel clock signal MDOTCLK are received. . These TA, TB, TC, and TD are the main liquid crystal red data signal MDR (8 bits), the main liquid crystal green data signal MDG (8 bits), the main liquid crystal blue data signal MDB (8 bits), and the main liquid crystal horizontal. It comprises a synchronization signal MHSYNC, a main liquid crystal vertical synchronization signal MVSYNC, and a main liquid crystal display enable signal MDE.

すなわち、ＴＡ信号（７ビット）は、最下位ビットを含む６ビットの信号が、メイン液晶用赤データ信号ＭＤＲの８ビット信号のうち下位６ビットの信号で構成されると共に、最上位ビットはメイン液晶用緑データ信号ＭＤＧの８ビット信号のうち最下位ビットの信号で構成されている。換言すれば、ＴＡ［０−６］＝｛ＭＤＲ［０−５］，ＭＤＧ［０］｝で構成されている。 That is, the TA signal (7 bits) is a 6-bit signal including the least significant bit, which is composed of the lower 6 bits of the 8-bit signal of the main liquid crystal red data signal MDR, and the most significant bit is the main bit. It consists of the least significant bit signal among the 8-bit signals of the liquid crystal green data signal MDG. In other words, TA [0-6] = {MDR [0-5], MDG [0]}.

また、ＴＢ信号（７ビット）は、最下位ビットを含む５ビットの信号が、メイン液晶用緑データ信号ＭＤＧの８ビット信号のうち最下位ビットを除く下位５ビットの信号で構成されると共に、最上位ビットを含む残り２ビットの信号は、メイン液晶用青データ信号ＭＤＢの８ビット信号のうち最下位ビットを含む２ビットの信号で構成されている。すなわち、ＴＢ［０−６］＝｛ＭＤＧ［１−５］，ＭＤＢ［０−１］｝で構成されている。 The TB signal (7 bits) is composed of a 5-bit signal including the least significant bit, which is a lower 5-bit signal excluding the least significant bit of the 8-bit signal of the main liquid crystal green data signal MDG. The remaining 2-bit signal including the most significant bit is composed of a 2-bit signal including the least significant bit among the 8-bit signals of the main liquid crystal blue data signal MDB. That is, it is composed of TB [0-6] = {MDG [1-5], MDB [0-1]}.

さらに、ＴＣ信号（７ビット）は、最下位ビットを含む４ビットの信号が、メイン液晶用青データ信号ＭＤＢの８ビット信号のうち最下位ビットを含む下位２ビットの信号を除く下位４ビットの信号で構成され、最上位ビットを含む残り３ビットの信号は、メイン液晶用水平同期信号ＭＨＳＹＮＣ，メイン液晶用垂直同期信号ＭＶＳＹＮＣ，メイン液晶用ディスプレイイネーブル信号ＭＤＥで構成されている。すなわち、ＴＣ［０−６］＝｛ＭＤＢ［２−５］，ＭＨＳＹＮＣ，ＭＶＳＹＮＣ，ＭＤＥ｝で構成されている。 Further, the TC signal (7 bits) is a 4-bit signal including the least significant bit, and the lower 4 bits excluding the lower 2-bit signal including the least significant bit of the 8-bit signal of the main liquid crystal blue data signal MDB. The remaining three bits including the most significant bit are composed of a main liquid crystal horizontal synchronization signal MHSYNC, a main liquid crystal vertical synchronization signal MVSYNC, and a main liquid crystal display enable signal MDE. That is, TC [0-6] = {MDB [2-5], MHSYNC, MVSYNC, MDE}.

そして、ＴＤ信号（７ビット）は、最下位ビットを含む６ビットの信号が、メイン液晶用赤データ信号ＭＤＲの８ビット信号のうち最上位ビットを含む上位２ビットの信号及びメイン液晶用緑データ信号ＭＤＧの８ビット信号のうち最上位ビットを含む上位２ビットの信号並びにメイン液晶用青データ信号ＭＤＢの８ビット信号のうち最上位ビットを含む上位２ビットの信号で構成され、最下位ビットの信号は、無効データで構成されている。すなわち、ＴＤ［０−６］＝｛ＭＤＲ［６−７］，ＭＤＧ［６−７］，ＭＤＢ［６−７］，ＮＡ（ＮｏｔＡｖａｉｌａｂｌｅ）｝で構成されている。 The TD signal (7 bits) is a 6-bit signal including the least significant bit, an upper 2-bit signal including the most significant bit of the 8-bit signal of the main liquid crystal red data signal MDR, and the main liquid crystal green data. Of the 8-bit signal of the signal MDG, it is composed of the upper 2 bits signal including the most significant bit and the upper 2 bits signal including the most significant bit of the 8-bit signal of the main liquid crystal blue data signal MDB. The signal consists of invalid data. That is, TD [0-6] = {MDR [6-7], MDG [6-7], MDB [6-7], NA (Not Available)}.

このように構成されるメイン液晶表示装置４１Ａ用の画像データを含む信号ＴＡ，ＴＢ，ＴＣ，ＴＤは、メイントランスミッタ１１１４にて、４ペアのメイン液晶用差動信号ＴＡ〜Ｄ＋／−に変換され、メイン液晶表示装置４１Ａに送信される。そして、メイン液晶用画素クロック信号ＭＤＯＴＣＬＫは、メイントランスミッタ１１１４にて、１ペアのメイン液晶用差動クロック信号ＲＸＣＬＫ_ＩＮ＋／−に変換され、メイン液晶表示装置４１Ａに送信される。なお、その際、４ペアのメイン液晶用差動信号ＴＡ〜Ｄ＋の伝送ラインには、それぞれ、ダイオードＤ３〜Ｄ６のカソードが接続され、４ペアのメイン液晶用差動信号ＴＡ〜Ｄ−の伝送ラインには、それぞれ、ダイオードＤ７〜Ｄ１０のカソードが接続され、そのダイオードＤ３〜Ｄ１０のアノードは、グラウンドに接地されている。また、１ペアのメイン液晶用差動クロック信号ＲＸＣＬＫ_ＩＮ＋の伝送ラインには、ダイオードＤ１１のカソードが接続され、１ペアのメイン液晶用差動クロック信号ＲＸＣＬＫ_ＩＮ−の伝送ラインには、ダイオードＤ１２のカソードが接続され、ダイオードＤ１１，Ｄ１２のアノードはグラウンドに接地されている。これにより、周辺基板等から侵入する静電気を吸収することができる。それゆえ、メイン液晶表示装置４１Ａ内に設けられているレシーバ（図示せず）の静電破壊を防止することができると共に、安定した信号をメイン液晶表示装置４１Ａに送信することができる。 The signals TA, TB, TC, and TD including image data for the main liquid crystal display device 41A configured as described above are converted into four pairs of main liquid crystal differential signals TA to D +/− by the main transmitter 1114. Are transmitted to the main liquid crystal display device 41A. The main liquid crystal pixel clock signal MDOTCLK is converted into a pair of main liquid crystal differential clock signals RXCLK_IN +/− by the main transmitter 1114 and transmitted to the main liquid crystal display device 41A. At this time, the cathodes of the diodes D3 to D6 are connected to the transmission lines of the four pairs of main liquid crystal differential signals TA to D +, respectively, and the four pairs of main liquid crystal differential signals TA to D- are transmitted. The lines are respectively connected to cathodes of diodes D7 to D10, and anodes of the diodes D3 to D10 are grounded. The cathode of the diode D11 is connected to the transmission line of the pair of main liquid crystal differential clock signal RXCLK_IN +, and the cathode of the diode D12 is connected to the transmission line of the pair of main liquid crystal differential clock signal RXCLK_IN-. The anodes of the diodes D11 and D12 are connected to the ground. Thereby, the static electricity which invades from a peripheral board | substrate etc. can be absorbed. Therefore, electrostatic breakdown of a receiver (not shown) provided in the main liquid crystal display device 41A can be prevented, and a stable signal can be transmitted to the main liquid crystal display device 41A.

しかして、上記変換された４ペアのメイン液晶用差動信号ＴＡ〜Ｄ＋／−及び１ペアのメイン液晶用差動クロック信号ＲＸＣＬＫ_ＩＮ＋／−がメイン液晶表示装置４１Ａに送信されると、メイン液晶表示装置４１Ａは、当該差動信号をメイン液晶表示装置４１Ａに設けられているレシーバ（図示せず）にてパラレル信号に変換し、そして、この変換したパラレル信号により、上記演出コマンドＤＩ_ＣＭＤに応じた内容がメイン液晶表示装置４１Ａに表示されることとなる。なお、メイントランスミッタ１１１４にて受信したメイン液晶表示装置４１Ａ用の画像データを含む信号ＴＡ，ＴＢ，ＴＣ，ＴＤ、そして、メイン液晶用画素クロック信号ＭＤＯＴＣＬＫは、メイン液晶表示装置４１Ａの駆動周波数に対応している。 When the converted four pairs of main liquid crystal differential signals TA to D +/− and one pair of main liquid crystal differential clock signals RXCLK_IN +/− are transmitted to the main liquid crystal display device 41A, the main liquid crystal display is displayed. The device 41A converts the differential signal into a parallel signal by a receiver (not shown) provided in the main liquid crystal display device 41A, and the content corresponding to the effect command DI_CMD by the converted parallel signal. Is displayed on the main liquid crystal display device 41A. The signals TA, TB, TC, TD including image data for the main liquid crystal display device 41A received by the main transmitter 1114 and the main liquid crystal pixel clock signal MDOTCLK correspond to the drive frequency of the main liquid crystal display device 41A. doing.

ここで、メイントランスミッタ１１１４への入出力タイミングを図６のタイミングチャート図を用いて詳しく説明する。 Here, the input / output timing to the main transmitter 1114 will be described in detail with reference to the timing chart of FIG.

図６に示すように、メイン液晶表示装置４１Ａ用の画像データを含む信号ＴＡ，ＴＢ，ＴＣ，ＴＤは、メイン液晶用画素クロック信号ＭＤＯＴＣＬＫの立下りエッジに同期して、メイントランスミッタ１１１４内部に取り込まれる（タイミングｔ１０，ｔ１１参照）。そして、このようにメイントランスミッタ１１１４の内部に取り込まれた信号、メイン液晶表示装置４１Ａ用の画像データを含む信号ＴＡ（図示では７ビット），ＴＢ（図示では７ビット），ＴＣ（図示では７ビット），ＴＤ（図示では７ビット）は、それぞれ、シリアルの差動信号に変換され、タイミングＴＳ１０区間毎に最上位ビットから順（ＴＡ〜Ｄ［６］，ＴＡ〜Ｄ［５］，・・・）に、４ペアのメイン液晶用差動信号ＴＡ〜Ｄ＋／−として出力される。そしてまた、メイントランスミッタ１１１４内部に取り込まれたメイン液晶用画素クロック信号ＭＤＯＴＣＬＫは、タイミングＴＳ１１区間（１周期）毎に、メイン液晶用差動クロック信号ＲＸＣＬＫ_ＩＮ＋／−として出力される。なお、タイミングＴＳ１０区間と、タイミングＴＳ１１区間は略同一である。 As shown in FIG. 6, signals TA, TB, TC, and TD including image data for the main liquid crystal display device 41A are taken into the main transmitter 1114 in synchronization with the falling edge of the main liquid crystal pixel clock signal MDOTCLK. (See timings t10 and t11). Then, the signal TA (7 bits in the figure), TB (7 bits in the figure), TC (7 bits in the figure), including the signal thus taken into the main transmitter 1114 and the image data for the main liquid crystal display device 41A. ), TD (7 bits in the figure) are converted into serial differential signals, respectively, in order from the most significant bit (TA to D [6], TA to D [5],. ) Are output as four pairs of main liquid crystal differential signals TA to D +/−. The main liquid crystal pixel clock signal MDOTCLK taken into the main transmitter 1114 is output as the main liquid crystal differential clock signal RXCLK_IN +/− every timing TS11 interval (one period). The timing TS10 section and the timing TS11 section are substantially the same.

ところで、サブ液晶Ｉ／Ｆ基板１５０は、図７に示すように、主に、ＤＣ−ＤＣコンバータ１５００と、サブレシーバ１５０１と、第３バッファ１５０２が搭載されている。なお、これらサブ液晶Ｉ／Ｆ基板１５０に搭載されている部品は、液晶Ｉ／Ｆ基板１１０及び／又は演出Ｉ／Ｆ基板１００に搭載してもよい。 By the way, as shown in FIG. 7, the sub liquid crystal I / F substrate 150 mainly includes a DC-DC converter 1500, a sub receiver 1501, and a third buffer 1502. The components mounted on the sub liquid crystal I / F substrate 150 may be mounted on the liquid crystal I / F substrate 110 and / or the effect I / F substrate 100.

上記ＤＣ−ＤＣコンバータ１５００は、上記液晶Ｉ／Ｆ基板１１０から供給された直流電圧ＤＣ５Ｖを直流電圧ＤＣ２８．８Ｖに変換し、その変換した直流電圧ＤＣ２８．８Ｖをサブ液晶表示装置４１Ｂのバックライト電圧として当該サブ液晶表示装置４１Ｂに供給している（図３参照）。そしてさらに、液晶Ｉ／Ｆ基板１１０から供給された直流電圧ＤＣ３．３Ｖは、サブ液晶表示装置４１Ｂにも、当該サブ液晶表示装置４１Ｂの駆動電圧として供給されている。 The DC-DC converter 1500 converts the DC voltage DC5V supplied from the liquid crystal I / F substrate 110 into a DC voltage DC28.8V, and the converted DC voltage DC28.8V is a backlight voltage of the sub liquid crystal display device 41B. Is supplied to the sub liquid crystal display device 41B (see FIG. 3). Further, the DC voltage DC3.3V supplied from the liquid crystal I / F substrate 110 is also supplied to the sub liquid crystal display device 41B as a drive voltage for the sub liquid crystal display device 41B.

一方、サブレシーバ１５０１は、液晶Ｉ／Ｆ基板１１０より供給された直流電圧ＤＣ３．３Ｖが供給され、液晶Ｉ／Ｆ基板１１０、すなわち、サブトランスミッタ１１１３から出力された１ペアのサブ液晶用差動信号ＴＸＯＵＴ＋／−を受信し、元の信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット））に復号する。なお、サブ液晶用差動信号ＴＸＯＵＴ＋／−の伝送ライン間には、サブ液晶用差動信号ＴＸＯＵＴ＋／−の等長配線を行うために終端抵抗Ｒ４が接続されている。 On the other hand, the sub-receiver 1501 is supplied with the direct-current voltage DC3.3V supplied from the liquid crystal I / F substrate 110, and the pair of sub-liquid crystal differentials output from the liquid crystal I / F substrate 110, that is, the sub-transmitter 1113. The signal TXOUT +/− is received and the original signals (sub liquid crystal vertical synchronization signal SVSYNC, sub liquid crystal horizontal synchronization signal SHSYNC, sub liquid crystal pixel clock signal SDOTCLK, sub liquid crystal display enable signal SDE, sub liquid crystal red data signal Decoding into SDR (6 bits in the figure), sub liquid crystal green data signal SDG (6 bits in the figure), sub liquid crystal blue data signal SDB (6 bits in the figure)). Note that a termination resistor R4 is connected between the transmission lines of the sub liquid crystal differential signal TXOUT +/− in order to perform equal length wiring of the sub liquid crystal differential signal TXOUT +/−.

図８を用いて、図７に示すサブレシーバ１５０１への出力タイミングを詳しく説明する。図８に示すように、サブレシーバ１５０１からは、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ及びサブ液晶用ディスプレイイネーブル信号ＳＤＥが出力され、そして、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｈ」レベルの時（タイミングＴＳ２０区間参照）、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）の有効データ（サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｈ」レベルの時、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫの立下りエッジに同期して、サブトランスミッタ１１１３内部に取り込まれたデータ）が出力され、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＨＳＹＮＣは、タイミングＴＳ２０区間直前の画素クロック信号ＤＯＴＣＬＫの立下りエッジ（タイミングｔ２０参照）に同期したサブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣの有効データ（サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｌ」レベルの時、サブ液晶用画素クロック信号ＳＤＯＴＣＬＫの立下りエッジに同期して、サブトランスミッタ１１１３内部に取り込まれたデータ）の値が保持されて出力される。 The output timing to the sub-receiver 1501 shown in FIG. 7 will be described in detail with reference to FIG. As shown in FIG. 8, the sub receiver 1501 outputs a sub liquid crystal pixel clock signal SDOTCLK and a sub liquid crystal display enable signal SDE, and the sub liquid crystal display enable signal SDE is at the “H” level (timing). TS20 section), sub liquid crystal red data signal SDR (6 bits in the figure), sub liquid crystal green data signal SDG (6 bits in the figure), sub liquid crystal blue data signal SDB (6 bits in the figure) valid data ( When the sub liquid crystal display enable signal SDE is at “H” level, the data captured in the sub transmitter 1113 is output in synchronization with the falling edge of the sub liquid crystal pixel clock signal SDOTCLK, and the sub liquid crystal vertical synchronization is output. Signal SVSYNC, horizontal sync signal HSYNC for sub liquid crystal The sub-liquid crystal vertical synchronization signal SVSYNC and the sub-liquid crystal horizontal synchronization signal SHSYNC synchronized with the falling edge of the pixel clock signal DOTCLK immediately before the timing TS20 interval (see timing t20) (sub-liquid crystal display enable signal SDE is “ At the “L” level, the value of the data taken into the sub-transmitter 1113 is held and output in synchronization with the falling edge of the sub-liquid crystal pixel clock signal SDOTCLK.

一方、サブ液晶用ディスプレイイネーブル信号ＳＤＥが「Ｌ」レベルの時（タイミングＴＳ２１区間参照）、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣの有効データが出力され、サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット）は、「Ｌ」データが出力される。 On the other hand, when the sub liquid crystal display enable signal SDE is at the “L” level (refer to the timing TS21 section), the sub liquid crystal vertical synchronizing signal SVSYNC and the sub liquid crystal horizontal synchronizing signal SHSYNC are output, and the sub liquid crystal red data is output. The signal SDR (6 bits in the figure), the sub liquid crystal green data signal SDG (6 bits in the figure), and the sub liquid crystal blue data signal SDB (6 bits in the figure) are output as “L” data.

しかして、サブ液晶表示装置４１Ｂに、サブレシーバ１５０１にて上述したように復号された信号（サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ（図示では６ビット），サブ液晶用緑データ信号ＳＤＧ（図示では６ビット），サブ液晶用青データ信号ＳＤＢ（図示では６ビット））が送信されることにより、サブ液晶表示装置４１Ｂが駆動され、上記演出コマンドＤＩ_ＣＭＤに応じた内容が表示されることとなる。 Accordingly, the sub-liquid crystal display device 41B receives the signals decoded by the sub-receiver 1501 as described above (sub-liquid crystal vertical synchronization signal SVSYNC, sub-liquid crystal horizontal synchronization signal SHSYNC, sub-liquid crystal pixel clock signal SDOTCLK, sub-liquid crystal. Display enable signal SDE, sub liquid crystal red data signal SDR (6 bits in the figure), sub liquid crystal green data signal SDG (6 bits in the figure), sub liquid crystal blue data signal SDB (6 bits in the figure)) As a result, the sub liquid crystal display device 41B is driven, and the content corresponding to the effect command DI_CMD is displayed.

他方、第３バッファ１５０２は、液晶Ｉ／Ｆ基板１１０にて供給された直流電圧ＤＣ３．３Ｖが供給され、液晶Ｉ／Ｆ基板１１０から送信されたサブ液晶表示装置４１Ｂ内のレジスタ（図示せず）を設定するための信号（シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢ，シリアルコマンドデータＳＣＭＤ_ＤＡＴＡ，シリアルコマンドクロックＳＣＭＤ_ＣＬＫ）を受信し、バッファリングした後、サブ液晶表示装置４１Ｂに送信する。これにより、サブ液晶表示装置４１Ｂ内のレジスタ（図示せず）に所望の値が設定されることとなる。 On the other hand, the third buffer 1502 is supplied with the DC voltage DC3.3V supplied from the liquid crystal I / F substrate 110 and is transmitted from the liquid crystal I / F substrate 110 to a register (not shown) in the sub liquid crystal display device 41B. ) (Serial command enable SCMD_ENB, serial command data SCMD_DATA, serial command clock SCMD_CLK) are set and buffered, and then transmitted to the sub liquid crystal display device 41B. As a result, a desired value is set in a register (not shown) in the sub liquid crystal display device 41B.

このサブ液晶表示装置４１Ｂ内のレジスタ（図示せず）を設定するための信号のタイミングを図９に示すタイミングチャート図を用いて詳しく説明する。 The timing of signals for setting a register (not shown) in the sub liquid crystal display device 41B will be described in detail with reference to a timing chart shown in FIG.

図９に示すように、シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢが「Ｌ」レベルの時（タイミングＴＳ３０区間参照）、シリアルコマンドデータＳＣＭＤ_ＤＡＴＡ，シリアルコマンドクロックＳＣＭＤ_ＣＬＫから有効データが出力され、シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢが「Ｈ」レベルの時、無効データが出力される。より具体的に説明すると、シリアルコマンドイネーブルＳＣＭＤ_ＥＮＢが「Ｌ」レベルの時（タイミングＴＳ３０区間参照）、シリアルコマンドクロックＳＣＭＤ_ＣＬＫから９クロックのデータが出力され、そのシリアルコマンドクロックＳＣＭＤ_ＣＬＫの立ち上がりエッジに同期してシリアルコマンドデータＳＣＭＤ_ＤＡＴＡが１ビット毎、計９ビット出力される。しかしながら、タイミングｔ３０時におけるシリアルコマンドクロックＳＣＭＤ_ＣＬＫの立ち上がりエッジに同期したシリアルコマンドデータＳＣＭＤ_ＤＡＴＡは無効データであるため、サブ液晶表示装置４１Ｂにて最初のデータは無視される。そのため、サブ液晶表示装置４１Ｂは、８ビットのシリアルコマンドデータＳＣＭＤ_ＤＡＴＡ（タイミングＴＳ３１区間参照）を有効データと認識する。それゆえ、そのデータを用いてサブ液晶表示装置４１Ｂ内のレジスタ（図示せず）に所望の値が設定されることとなる。 As shown in FIG. 9, when the serial command enable SCMD_ENB is at “L” level (refer to the timing TS30 section), valid data is output from the serial command data SCMD_DATA and the serial command clock SCMD_CLK, and the serial command enable SCMD_ENB is at “H” level. In this case, invalid data is output. More specifically, when the serial command enable SCMD_ENB is at “L” level (refer to the timing TS30 section), 9 clock data is output from the serial command clock SCMD_CLK, and is synchronized with the rising edge of the serial command clock SCMD_CLK. Serial command data SCMD_DATA is output for a total of 9 bits per bit. However, since the serial command data SCMD_DATA synchronized with the rising edge of the serial command clock SCMD_CLK at the timing t30 is invalid data, the first data is ignored in the sub liquid crystal display device 41B. Therefore, the sub liquid crystal display device 41B recognizes the 8-bit serial command data SCMD_DATA (refer to the timing TS31 section) as valid data. Therefore, a desired value is set in a register (not shown) in the sub liquid crystal display device 41B using the data.

しかして、上述の構成によれば、駆動周波数特性の異なる表示手段（メイン液晶表示装置４１Ａ，サブ液晶表示装置４１Ｂ）を用いて演出性を高めることができると共に、表示制御の信頼性を向上させることができる。すなわち、例えば、メイン液晶表示装置４１Ａの駆動周波数が４０ＭＨｚで、サブ液晶表示装置４１Ｂの駆動周波数が８．６９ＭＨｚであった場合、本実施形態のように、それぞれの駆動周波数に対応した信号をＶＤＰ９０ｄより出力させ、耐ノイズ性を考慮し、メイン液晶表示装置４１Ａには、その信号のうち、メイン液晶用垂直同期信号ＭＶＳＹＮＣ，メイン液晶用水平同期信号ＭＨＳＹＮＣ，メイン液晶用画素クロック信号ＭＤＯＴＣＬＫ，メイン液晶用ディスプレイイネーブル信号ＭＤＥ，メイン液晶用赤データ信号ＭＤＲ，メイン液晶用緑データ信号ＭＤＧ，メイン液晶用青データ信号ＭＤＢを差動信号に変換し、その変換した差動信号をメイン液晶表示装置４１Ａに出力し、サブ液晶表示装置４１Ｂには、サブ液晶用垂直同期信号ＳＶＳＹＮＣ，サブ液晶用水平同期信号ＳＨＳＹＮＣ，サブ液晶用画素クロック信号ＳＤＯＴＣＬＫ、サブ液晶用ディスプレイイネーブル信号ＳＤＥ，サブ液晶用赤データ信号ＳＤＲ，サブ液晶用緑データ信号ＳＤＧ，サブ液晶用青データ信号ＳＤＢを出力したものを、差動信号に変換し、その変換した差動信号を元のデータに復号させて出力させている。これにより、メイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂの表示制御の信頼性を向上させると共に、メイン液晶表示装置４１Ａ及びサブ液晶表示装置４１Ｂを用いているため、演出性を高めることもできる。 Thus, according to the above-described configuration, it is possible to improve the rendering performance using display means (main liquid crystal display device 41A, sub liquid crystal display device 41B) having different drive frequency characteristics, and to improve the reliability of display control. be able to. That is, for example, when the driving frequency of the main liquid crystal display device 41A is 40 MHz and the driving frequency of the sub liquid crystal display device 41B is 8.69 MHz, a signal corresponding to each driving frequency is VDP90d as in this embodiment. In view of noise resistance, the main liquid crystal display device 41A includes a main liquid crystal vertical synchronization signal MVSYNC, a main liquid crystal horizontal synchronization signal MHSYNC, a main liquid crystal pixel clock signal MDOTCLK, and a main liquid crystal. The display enable signal MDE, the main liquid crystal red data signal MDR, the main liquid crystal green data signal MDG, and the main liquid crystal blue data signal MDB are converted into differential signals, and the converted differential signals are sent to the main liquid crystal display device 41A. Output to the sub liquid crystal display device 41B. SVSYNC, horizontal synchronizing signal SHSYNC for sub liquid crystal, pixel clock signal SDOTCLK for sub liquid crystal, display enable signal SDE for sub liquid crystal, red data signal SDR for sub liquid crystal, green data signal SDG for sub liquid crystal, and blue data signal SDB for sub liquid crystal The output signal is converted into a differential signal, and the converted differential signal is decoded into the original data and output. Thereby, the reliability of the display control of the main liquid crystal display device 41A and the sub liquid crystal display device 41B is improved, and the main liquid crystal display device 41A and the sub liquid crystal display device 41B are used, so that it is possible to improve the stage performance.

なお、本実施形態においては、２つの液晶表示装置を用いる例を示したが、勿論、それ以上設けても良い。 In the present embodiment, an example in which two liquid crystal display devices are used has been described. Of course, more liquid crystal display devices may be provided.

１パチンコ遊技機
４１Ａメイン液晶表示装置（第１の表示手段）
４１Ｂサブ液晶表示装置（第２の表示手段）
９０液晶制御基板（表示制御手段）
９０ｄＶＤＰ（画像生成手段）
１１０液晶Ｉ／Ｆ基板（表示制御手段）
１５０サブ液晶Ｉ／Ｆ基板
１１１３サブトランスミッタ（第２の変換手段）
１１１４メイントランスミッタ（第１の変換手段）
１５０１サブレシーバ（第２の復号手段）
ＴＡ〜Ｄ＋／− メイン液晶用差動信号（第１の差動信号）
ＲＸＣＬＫ_ＩＮ＋／− メイン液晶用差動クロック信号（第１の差動信号）
ＭＶＳＹＮＣメイン液晶用垂直同期信号（第１のパラレル信号）
ＭＨＳＹＮＣメイン液晶用水平同期信号（第１のパラレル信号）
ＭＤＯＴＣＬＫメイン液晶用画素クロック信号（第１のパラレル信号）
ＭＤＥメイン液晶用ディスイネーブル信号（第１のパラレル信号）
ＭＤＲメイン液晶用赤データ信号（第１のパラレル信号）
ＭＤＧメイン液晶用緑データ信号（第１のパラレル信号）
ＭＤＢメイン液晶用青データ信号（第１のパラレル信号）
ＳＶＳＹＮＣサブ液晶表示装置用の垂直同期信号
（第２のパラレル信号，復号された信号）
ＳＨＳＹＮＣサブ液晶表示装置用の水平同期信号
（第２のパラレル信号，復号された信号）
ＳＤＯＴＣＬＫサブ液晶表示装置用の画素クロック信号
（第２のパラレル信号，復号された信号）
ＳＤＥサブ液晶表示装置用のディスイネーブル信号
（第２のパラレル信号，復号された信号）
ＳＤＲサブ液晶表示装置用の赤データ信号
（第２のパラレル信号，復号された信号）
ＳＤＧサブ液晶表示装置用の緑データ信号
（第２のパラレル信号，復号された信号）
ＳＤＢサブ液晶表示装置用の青データ信号
（第２のパラレル信号，復号された信号）
ＴＸＯＵＴ＋／− サブ液晶用差動信号（第２の差動信号）
1 Pachinko machine 41A Main liquid crystal display device (first display means)
41B Sub-liquid crystal display device (second display means)
90 Liquid crystal control board (display control means)
90d VDP (image generation means)
110 Liquid crystal I / F substrate (display control means)
150 Sub liquid crystal I / F board 1113 Sub transmitter (second conversion means)
1114 Main transmitter (first conversion means)
1501 Sub-receiver (second decoding means)
TA ~ D +/- Main liquid crystal differential signal (first differential signal)
RXCLK_IN +/− Differential clock signal for main liquid crystal (first differential signal)
MVSYNC Vertical sync signal for main liquid crystal (first parallel signal)
MHSYNC Horizontal sync signal for main liquid crystal (first parallel signal)
MDOTCLK Main liquid crystal pixel clock signal (first parallel signal)
MDE Main LCD disable signal (first parallel signal)
Red data signal for MDR main liquid crystal (first parallel signal)
MDG Green data signal for main LCD (first parallel signal)
Blue data signal for MDB main LCD (first parallel signal)
SVSYNC Vertical synchronization signal for sub liquid crystal display
(Second parallel signal, decoded signal)
SHSYNC Horizontal sync signal for sub liquid crystal display
(Second parallel signal, decoded signal)
SDOTCLK Pixel clock signal for sub liquid crystal display
(Second parallel signal, decoded signal)
Disable enable signal for SDE sub liquid crystal display
(Second parallel signal, decoded signal)
Red data signal for SDR sub liquid crystal display
(Second parallel signal, decoded signal)
Green data signal for SDG sub liquid crystal display
(Second parallel signal, decoded signal)
Blue data signal for SDB sub liquid crystal display
(Second parallel signal, decoded signal)
TXOUT +/− Differential signal for sub liquid crystal (second differential signal)

Claims

First display means for displaying effects according to the progress of the game;
A second display means for displaying effects according to the progress of the game;
Display control means for controlling the first display means and the second display means,
The display control means includes image generation means for generating image data to be displayed on the first display means and the second display means ,
A parallel signal including the image data output from the image generation means;
Conversion means for converting the parallel signal into a differential signal;
Decoding means for decoding the differential signal converted by the conversion means into an original signal ;
A setting signal for setting a predetermined value in a register provided in at least one of the first display means and the second display means ,
The first display means and the second display means have different drive frequency characteristics and different screen sizes.
The image generating means is composed of a singular,
Wherein at least one of the first display means and the second display means, the signal decoded by the decoding means is output Rutotomoni gaming machine, wherein the setting signal is being output.