JP5920758B2 - Nanowire solar cells - Google Patents

Nanowire solar cells Download PDF

Info

Publication number
JP5920758B2
JP5920758B2 JP2011045624A JP2011045624A JP5920758B2 JP 5920758 B2 JP5920758 B2 JP 5920758B2 JP 2011045624 A JP2011045624 A JP 2011045624A JP 2011045624 A JP2011045624 A JP 2011045624A JP 5920758 B2 JP5920758 B2 JP 5920758B2
Authority
JP
Japan
Prior art keywords
nanowire
semiconductor
solar cell
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011045624A
Other languages
Japanese (ja)
Other versions
JP2012182389A (en
Inventor
広考 遠藤
広考 遠藤
後藤 肇
肇 後藤
孝志 福井
孝志 福井
順一 本久
順一 本久
Original Assignee
本田技研工業株式会社
国立大学法人北海道大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 本田技研工業株式会社, 国立大学法人北海道大学 filed Critical 本田技研工業株式会社
Priority to JP2011045624A priority Critical patent/JP5920758B2/en
Publication of JP2012182389A publication Critical patent/JP2012182389A/en
Application granted granted Critical
Publication of JP5920758B2 publication Critical patent/JP5920758B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Description

本発明は、ナノワイヤ太陽電池に関する。 The present invention relates to a nanowire solar cells.

一般に、太陽電池として、基板面に平行な平面状のpn接合面を備える薄膜太陽電池が知られている。 In general, as a solar cell, it is known thin-film solar cell with a flat pn junction plane parallel to the substrate surface. 従来一般的であった前記薄膜太陽電池に対して、近年、ナノワイヤ、ナノロッド等と呼ばれるナノオーダーの径を備える微細な線状の半導体(以下、ナノワイヤ半導体と記載する)を備える太陽電池(以下、ナノワイヤ太陽電池と記載する)が検討されている(例えば非特許文献1,2参照)。 To the thin film solar cell was a conventional common in recent years, nanowires, fine linear semiconductor with a diameter of nanometer order, called nanorods, etc. (hereinafter referred to as nanowires semiconductor) solar cell with a (hereinafter, to as nanowire solar cell) has been studied (e.g. see non-Patent documents 1 and 2).

しかしながら、前記ナノワイヤ太陽電池では、前記ナノワイヤ半導体の成長方向や、高さ、直径、配列、密度等の条件により光吸収が変化するため、従来の薄膜太陽電池に比較して光吸収が不十分となり、優れた発電効率が得られないことがあるという不都合がある。 However, in the nanowire solar cells, the nanowire semiconductors and growth direction, height, diameter, sequences, since the light absorption varies with conditions such as density, light absorption as compared with the conventional thin-film solar cell becomes insufficient , there is a disadvantage that there may not be obtained excellent power generation efficiency.

本発明は、かかる不都合を解消して、十分に光を吸収することができ、優れた発電効率を備えるナノワイヤ太陽電池を提供することを目的とする。 The present invention is to solve such an inconvenience, sufficiently able to absorb light, and to provide a nanowire solar cell with excellent power generation efficiency.

かかる目的を達成するために、本発明のナノワイヤ太陽電池は、半導体基板と、該半導体基板から垂直方向に成長しており、該半導体基板上に平面視三角格子状に配置された複数のナノワイヤ半導体とを備えるナノワイヤ太陽電池において、該ナノワイヤ半導体の横断面に内接する内接円の直径をd、相隣り合う該ナノワイヤ半導体同士の周縁間の間隔をg、該基板表面からの該ナノワイヤ半導体の高さをhとするときに、間隔gに対する高さhの比h/gが10〜40の範囲にあり、かつ、内接円の直径dが100〜300nmの範囲にあることを特徴とする。 To achieve the above object, the nanowire solar cell of the present invention includes a semiconductor substrate, the semiconductor and the substrate was grown in a vertical direction, a plurality of nanowire semiconductors arranged in plan view a triangular lattice shape on the semiconductor substrate in nanowire solar cell comprising bets, d the diameter of the inscribed circle inscribed in the cross section of the nanowire semiconductor, the spacing between the periphery of the nanowire semiconductor adjacent phases g, of the nanowire semiconductor from the substrate surface level of the when the h, there is the ratio h / g in the range of 10 to 40 of height h against distance g, and the diameter d of the inscribed circle and lies in the range of 100 to 300 nm.

本発明のナノワイヤ太陽電池では、前記半導体基板に対して前記ナノワイヤ半導体側から入射する太陽光を受光し、吸収して、これを該ナノワイヤ半導体により光電変換することにより起電力を得ることができる。 The nanowire solar cell of the present invention, the receiving sunlight incident from nanowire semiconductor side, absorbed to, which can be obtained electromotive force by photoelectric conversion by the nanowire semiconductor to the semiconductor substrate. このとき、前記ナノワイヤ半導体は、前記半導体基板から垂直方向に成長していることにより、あらゆる方向から入射する太陽光に対応することができる。 At this time, the nanowire semiconductor, by growing vertically from the semiconductor substrate, it is possible to correspond to incident sunlight from all directions. 尚、本願において、「垂直方向」とは、前記半導体基板の表面に対して厳密に90°の角度を成す方向に限定されず、85〜95°の範囲の角度を成す方向を含むものとする。 In the present application, the term "vertical direction", the invention is not limited strictly to a direction forming an angle of 90 ° to the surface of the semiconductor substrate, it is intended to include direction forming an angle in the range of 85 to 95 °.

本発明のナノワイヤ太陽電池では、受光した前記太陽光を効率よく吸収するために、前記ナノワイヤ半導体が前記半導体基板上に密に形成されている必要がある。 The nanowire solar cell of the present invention, in order to efficiently absorb the sunlight received, they are necessary to the nanowire semiconductor are densely formed on the semiconductor substrate. そこで、本発明のナノワイヤ太陽電池では、複数のナノワイヤ半導体が前記半導体基板上に平面視三角格子状に配置されている。 Therefore, in the nanowire solar cell of the present invention is disposed a plurality of nanowires semiconductor in plan view a triangular lattice shape on the semiconductor substrate. 前記ナノワイヤ半導体は、前記三角格子上に配置されることにより、二次元的六方最密の構成となり、密に配置することができる。 The nanowire semiconductors, by being disposed on the triangular lattice, becomes the structure of the two-dimensional hexagonal close, it can be densely arranged.

尚、本願において、「三角格子」とは、任意の三角形の各辺に平行な複数の直線の交点を格子点とする格子を意味するものとする。 In the present application, the term "triangular lattice" shall mean the grid to grid point intersection of a plurality of parallel straight lines on each side of any triangle.

このとき、本発明者らの検討によれば、相隣り合うナノワイヤ半導体同士の間隔gと、半導体基板表面からのナノワイヤ半導体の高さhとの比h/gにより、該ナノワイヤ半導体の光吸収率が変化することが判明した。 In this case, according to the studies of the present inventors, the spacing g of the nanowire semiconductor adjacent phases, the ratio h / g of nanowire semiconductors height h from the surface of the semiconductor substrate, the light absorption ratio of the nanowire semiconductor but it was found to change.

そこで、本発明のナノワイヤ太陽電池では、相隣り合うナノワイヤ半導体同士の間隔gと、半導体基板表面からのナノワイヤ半導体の高さhとの比h/gを10〜40の範囲とする。 Therefore, in the nanowire solar cell of the present invention is the spacing g of the nanowire semiconductor adjacent phases, in the range of 10 to 40 ratio h / g of nanowire semiconductors height h from the surface of the semiconductor substrate. このようにすることにより、ナノワイヤ半導体同士の間隙に侵入した光子の等位相面の進行方向を回折効果により変えることができ、該ナノワイヤ半導体に吸収させることができる。 In this way, the traveling direction of the equiphase surface of the photons entering the gap between the nanowire semiconductor between can be varied by the diffraction effect, can be absorbed into the nanowire semiconductor.

この結果、本発明のナノワイヤ太陽電池では、前記ナノワイヤ半導体による光吸収率を大きくすることができ、優れた発電効率を得ることができる。 As a result, the nanowire solar cell of the present invention, the nanowire semiconductor by it is possible to increase the light absorption rate, it is possible to obtain an excellent power generation efficiency. 前記比h/gが10未満では前記ナノワイヤ半導体の光吸収率を十分な大きさとすることができず、40を超えてもそれ以上に光吸収率を大きくすることはできない。 The ratio h / g can not be of a sufficient magnitude of light absorption ratio of the nanowire semiconductor less than 10, it is impossible to increase the light absorption rate more even exceed 40.

また、本発明者らの検討によれば、ナノワイヤ半導体の太さによっても該ナノワイヤ半導体の光吸収率が変化することが判明した。 Further, according to studies by the present inventors, it was found that the light absorption rate of the nanowire semiconductor varies also depending on the thickness of the nanowire semiconductor. 前記ナノワイヤ半導体の太さは、例えば、該ナノワイヤ半導体の横断面に内接する内接円の直径で表すことができる。 Thickness of the nanowire semiconductors, for example, can be represented by the diameter of the inscribed circle inscribed in the cross section of the nanowire semiconductor.

そこで、本発明のナノワイヤ太陽電池では、前記ナノワイヤ半導体の横断面に内接する内接円の直径dを100〜300nmの範囲とすることにより、該ナノワイヤ半導体の光吸収率を高くすることができ、優れた発電効率を得ることができる。 Therefore, in the nanowire solar cell of the present invention, by a range of 100~300nm the diameter d of the inscribed circle inscribed in the cross-section of the nanowire semiconductor, it is possible to increase the light absorption of the nanowire semiconductor, it is possible to obtain excellent power generation efficiency. 前記内接円の直径dが100nm未満では、回折光を前記ナノワイヤ半導体により十分に吸収することができず、300nmを超えても光吸収率をそれ以上大きくすることはできない。 The diameter d of the inscribed circle is less than 100 nm, it is impossible to sufficiently absorb the diffracted light by the nanowire semiconductor, can not be increased more light absorption rate be greater than 300 nm.

また、本発明のナノワイヤ太陽電池において、前記ナノワイヤ半導体の高さhは、1〜4μmの範囲にある。 Further, the nanowire solar cell of the present invention, the height h of the nanowire semiconductors, area by the near of 1 to 4 [mu] m. 前記ナノワイヤ半導体の高さhが1μm未満では、十分な起電力が得られないことがある。 Wherein the nanowire semiconductor height h is less than 1 [mu] m, may not sufficiently electromotive force can not be obtained. また、前記ナノワイヤ半導体の高さhが4μmを超えると、キャリアの輸送距離が長くなるので電子や正孔が失われやすくなり、十分な発電効率を得ることができないことがある。 Also, the when the nanowire semiconductor height h exceeds 4 [mu] m, since the transport distance of the carriers becomes longer easily electrons and holes is lost, it may not be possible to obtain sufficient power generation efficiency.

また、本発明のナノワイヤ太陽電池において、前記相隣り合う該ナノワイヤ半導体同士の間隔gは、200nm以下の範囲にあることが好ましく、20〜200nmの範囲にあることがさらに好ましい。 Further, the nanowire solar cell of the present invention, the interval g of the nanowire semiconductor adjacent the phase is preferably in the following ranges 200 nm, more preferably within a range of 20 to 200 nm. 間隔gが200nmを超えると、前記ナノワイヤ半導体同士の間隙に侵入した光子の等位相面の進行方向を変える回折効果を十分に得ることはできるが、回折効果が及ばす光が間隙をそのまま透過することがある。 If the interval g exceeds 200 nm, wherein at a diffraction effect of changing the traveling direction of the equiphase surface of the photons entering the gap between the nanowires semiconductor between can be obtained sufficiently, the light to reach the diffraction effect is directly transmitted through the gap Sometimes. また、間隔gが20nm未満のときには、比h/gの値に関わらず、回折効果を十分に得ることができないことがある。 The distance g is at less than 20nm, regardless of the value of the ratio h / g, it may not be possible to obtain a sufficient diffraction effect.

本発明のナノワイヤ太陽電池の構成を示す説明的断面図。 Explanatory cross-sectional view showing a configuration of a nanowire solar cell of the present invention. 本発明のナノワイヤ太陽電池の構成を示す説明的平面図。 Explanatory plan view showing the configuration of a nanowire solar cell of the present invention. 本発明のナノワイヤ太陽電池の製造方法を示す説明的断面図。 Explanatory sectional views showing a manufacturing method of a nanowire solar cell of the present invention. 図3の非晶質SiO 層を示す部分平面図。 Partial plan view showing an amorphous SiO 2 layer of FIG. ナノワイヤ半導体がGaAsからなるナノワイヤ太陽電池の間隔gに対する高さhの比h/gと、短絡電流密度との関係を示すグラフ。 Graph showing the ratio h / g of the height h for spacing g of the nanowire solar cells nanowire semiconductor is made of GaAs, the relationship between the short-circuit current density. ナノワイヤ半導体がInPからなるナノワイヤ太陽電池の間隔gに対する高さhの比h/gと、短絡電流密度との関係を示すグラフ。 Graph showing the ratio h / g of the height h for spacing g of the nanowire solar cells nanowire semiconductor consists InP, the relationship between the short-circuit current density.

次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。 Next, it will be described in more detail embodiments of the present invention with reference to the accompanying drawings.

図1に示すように、本実施形態のナノワイヤ太陽電池1は、半導体基板2と、半導体基板2から垂直方向に成長しており、光吸収によりキャリアを生成する複数のナノワイヤ半導体3と、ナノワイヤ半導体3間に充填されて、ナノワイヤ半導体3を埋設する透明樹脂層4とを備えている。 As shown in FIG. 1, the nanowire solar cell 1 of this embodiment includes a semiconductor substrate 2, has grown perpendicularly from the semiconductor substrate 2, a plurality of nanowire semiconductor 3 for generating a carrier by absorbing light, the nanowire semiconductor It is filled between 3, and a transparent resin layer 4 embedding the nanowire semiconductor 3. 半導体基板2は、Al 0.8 Ga 0.2 As層21と非晶質SiO 層22とをこの順に備えており、非晶質SiO 層22に形成された孔部23から露出するAl 0.8 Ga 0.2 As層21上にナノワイヤ半導体3が形成されている。 The semiconductor substrate 2 is exposed from the Al 0.8 Ga 0.2 As layer 21 and an amorphous and a SiO 2 layer 22 comprises, in this order, the hole portion 23 formed on the amorphous SiO 2 layer 22 Al 0.8 Ga 0.2 nanowire semiconductor 3 on the As layer 21 is formed.

ナノワイヤ半導体3は、図2に示すように、正六角形の断面形状を備えており、半導体基板2上に平面視三角格子状に配置されている。 Nanowire semiconductor 3 is, as shown in FIG. 2, has a regular hexagonal cross section, are arranged in plan view a triangular lattice shape on the semiconductor substrate 2. ここで、「三角格子」とは、図2に仮想線示するように三角形Tの各辺に平行な複数の直線の交点を格子点Pとする格子を意味し、ナノワイヤ半導体3はその内接円Cの中心が格子点P上に位置するように配置されている。 Here, the "triangular lattice", the intersections of a plurality of straight lines parallel to the sides of the triangle T in phantom lines Shimesuru so in Figure 2 means a grid to grid points P, nanowire semiconductor 3 its inscribed the center of the circle C is arranged so as to be positioned on the grid points P.

ここで、図1に示すように、半導体基板2の表面からのナノワイヤ半導体3の高さ(長さ)をhとし、図2に示すように、内接円Cの直径をd、相隣り合うナノワイヤ半導体3,3同士の間隔をgとする。 Here, as shown in FIG. 1, the height of the nanowire semiconductor 3 from the surface of the semiconductor substrate 2 (length) and is h, as shown in FIG. 2, the diameter of the inscribed circle C d, the adjacent phase the distance between the nanowire semiconductor 3, 3 to each other and g. このとき、本実施形態のナノワイヤ太陽電池1では、間隔gに対する高さhの比h/gが10〜40の範囲にあり、かつ、内接円Cの直径dが100〜300nmの範囲にあることにより、優れた光吸収率を備えることができる。 At this time, the nanowire solar cell 1 of this embodiment, the ratio h / g of height h against gap g is in the range of 10 to 40, and the diameter d of the inscribed circle C is in the range of 100~300nm it is thus possible with excellent light absorptivity. また、ナノワイヤ太陽電池1では、ナノワイヤ半導体の高さhは、1〜4μmの範囲にあり、間隔gは、20〜200nmの範囲にある。 Further, the nanowire solar cell 1, the height h of the nanowire semiconductor is in the range of 1 to 4 [mu] m, the interval g is in the range of 20 to 200 nm.

本実施形態のナノワイヤ太陽電池1は、例えば、次のようにして製造することができる。 Nanowire solar cell 1 of this embodiment, for example, can be manufactured as follows.

まず、図3(a)に示すGaAs(111)B基板5を図示しないMOVPE装置のチャンバー内にセットし、チャンバー内を真空排気する。 First, set in a chamber of a MOVPE apparatus (not shown) the GaAs (111) B substrate 5 shown in FIG. 3 (a), evacuated chamber. GaAs(111)B基板5は予め洗浄されている。 GaAs (111) B substrate 5 is cleaned in advance. 真空排気後、チャンバー内の雰囲気をH ガスに置換し、全圧が0.1atmとなるように、H ガスの流量と排気速度とを調整する。 After evacuation, to replace the atmosphere in the chamber to H 2 gas, so that the total pressure is 0.1 atm, for adjusting the flow rate and pumping speed of the H 2 gas.

次に、チャンバー内にAsH (Arsine)とキャリアガスとしてのH ガスとの混合ガスを、全圧0.1atm、AsH 分圧2.5×10 −4 atmとなるように流通させる。 Then, a mixed gas of H 2 gas as AsH 3 (Arsine) and carrier gas into the chamber, total pressure 0.1 atm, is circulated so that AsH 3 partial pressure 2.5 × 10 -4 atm. 次に、前記混合ガス流通下に、GaAs(111)B基板5の温度が850℃になるまで昇温する。 Then, under the mixed gas flow, the temperature of the GaAs (111) B substrate 5 is heated to be 850 ° C.. GaAs(111)B基板5の温度が850℃に達したならば、流通ガスにTMG(trimethyl-gallium)と、TMA(trimethyl-aluminum)とを加え、所定時間流通させる。 If the temperature of the GaAs (111) B substrate 5 reaches 850 ° C., and TMG (trimethyl-gallium) in flowing gas, plus the TMA (trimethyl-aluminum), it is circulated for a predetermined time. そして、図3(a)に示すようにGaAs(111)B基板5上にAl 0.8 Ga 0.2 As層21を、例えば10nmの厚さに形成する。 Then, the Al 0.8 Ga 0.2 As layer 21 to GaAs (111) on B substrate 5 as shown in FIG. 3 (a), a thickness of, for example 10 nm.

Al 0.8 Ga 0.2 As層21の形成後、TMGとTMAとの供給を停止する一方、AsH とH ガスとの混合ガスの供給は前記条件のままで続けながら、Al 0.8 Ga 0.2 As層21が形成されたGaAs(111)B基板5を冷却する。 Al 0.8 Ga 0.2 As layer 21 after the formation of, while stopping the supply of TMG and TMA, the supply of a gas mixture of AsH 3 and H 2 gas while continuing while said condition, al 0. 8 Ga 0.2 As layer 21 is formed GaAs (111) for cooling the B substrate 5. 前記冷却後、Al 0.8 Ga 0.2 As層21が形成されたGaAs(111)B基板5をMOVPE装置から取り出す。 After the cooling, Al 0.8 Ga 0.2 As layer 21 is formed GaAs (111) takes out the B substrate 5 from the MOVPE apparatus.

次に、図3(b)に示すように、Al 0.8 Ga 0.2 As層21が形成されたGaAs(111)B基板5上に、非晶質SiO 層22を形成する。 Next, as shown in FIG. 3 (b), the Al 0.8 Ga 0.2 As layer 21 is formed GaAs (111) on B substrate 5, an amorphous SiO 2 layer 22. 非晶質SiO 層22は、例えばSiO ターゲットを備えたRFスパッタ装置により、例えば20nmの厚さに形成することができる。 Amorphous SiO 2 layer 22, for example, by RF sputtering apparatus having a SiO 2 target, for example, can be formed to a thickness of 20 nm.

次に、非晶質SiO 層22上にポジレジストを塗布した後、EB描画装置を用いてパターン描画する。 Then, after coating a positive resist on the amorphous SiO 2 layer 22, to pattern drawing using an EB lithography system. 前記パターンは、図4に示すように、複数の円Cが三角格子状に配列されており、それぞれの円Cはその中心が三角格子の格子点Pに位置するようにされている。 The pattern, as shown in FIG. 4, a plurality of circles C is to are arranged in a triangular lattice shape, each of the circle C is the center located at a lattice point P of a triangular lattice. 前記パターンにおいて、円Cの直径dは、形成しようとする半導体ナノワイヤ3の内接円Cの直径dと一致するようにされており、円C同士の間隙gは形成しようとする半導体ナノワイヤ3の間隙gと一致するようにされている。 In the pattern, the diameter d of the circle C is to coincide with the diameter d of the inscribed circle C of the semiconductor nanowire 3 to be formed, between the circle C gap g is a semiconductor nanowire 3 to be formed It is adapted to match the gap g.

次に、前記ポジレジストを現像し、50倍に希釈したBHF溶液を用いて非晶質SiO 層22をエッチングする。 Next, the positive resist is developed, etching the amorphous SiO 2 layer 22 by using a BHF solution diluted 50-fold. この結果、前記パターンにおける円C内の非晶質SiO のみがエッチングされ、図3(c)に示すように、非晶質SiO 層22に孔部23が形成された半導体基板2が得られる。 As a result, only the amorphous SiO 2 in a circle C is etched in the pattern, as shown in FIG. 3 (c), the semiconductor substrate 2 that holes 23 are formed on the amorphous SiO 2 layer 22 is obtained It is.

尚、半導体基板2は、非晶質SiO 層22の反対側にGaAs(111)B基板5を備えると共に、非晶質SiO 層22に形成された孔部23内にはAl 0.8 Ga 0.2 As層21が露出している。 The semiconductor substrate 2, opposite with comprises the GaAs (111) B substrate 5 side, the amorphous SiO 2 layer 22 in the formed hole portion 23 Al 0.8 amorphous SiO 2 layer 22 Ga 0.2 As layer 21 is exposed.

次に、半導体基板2を図示しないMOVPE装置のチャンバー内にセットし、チャンバー内を真空排気する。 Then, set in a chamber of a MOVPE apparatus (not shown) of the semiconductor substrate 2, to evacuate the chamber. 真空排気後、チャンバー内の雰囲気をH ガスに置換し、全圧が0.1atmとなるように、H ガスの流量と排気速度とを調整する。 After evacuation, to replace the atmosphere in the chamber to H 2 gas, so that the total pressure is 0.1 atm, for adjusting the flow rate and pumping speed of the H 2 gas.

次に、チャンバー内にAsH (Arsine)とキャリアガスとしてのH ガスとの混合ガスを、全圧0.1atm、AsH 分圧2.5×10 −4 atmとなるように流通させる。 Then, a mixed gas of H 2 gas as AsH 3 (Arsine) and carrier gas into the chamber, total pressure 0.1 atm, is circulated so that AsH 3 partial pressure 2.5 × 10 -4 atm. 次に、前記混合ガス流通下に、半導体基板2の温度が750℃になるまで昇温する。 Then, under the mixed gas flow, the temperature of the semiconductor substrate 2 is heated to be 750 ° C.. 半導体基板2の温度が750℃に達したならば、流通ガスにTMG(trimethyl-gallium)を加え、所定時間流通させ、図3(d)に示すように、孔部24内に露出するAl 0.8 Ga 0.2 As層21上に、GaAsからなるナノワイヤ半導体3を成長させる。 If the temperature of the semiconductor substrate 2 has reached 750 ° C., TMG and (trimethyl-gallium) was added to the flowing gas, it is circulated a predetermined time, as shown in FIG. 3 (d), Al 0 exposed to the hole 24 on .8 Ga 0.2 As layer 21 is grown nanowires semiconductor 3 formed of GaAs.

ナノワイヤ半導体3を成長させる際の流通ガスは、全圧0.1atm、AsH 分圧2.5×10 −4 atm、TMG分圧1.0×10 −6 atmとなるように調整する。 Flowing gas for growing the nanowire semiconductor 3, a total pressure of 0.1 atm, AsH 3 partial pressure 2.5 × 10 -4 atm, adjusted to a TMG partial pressure 1.0 × 10 -6 atm. また、TMGの流通時間は、所望のナノワイヤ半導体3の高さhにより、例えば10〜120分の範囲で調整する。 Furthermore, TMG flow time of, the height h of the desired nanowire semiconductor 3, adjusted in a range for example of 10 to 120 minutes.

ナノワイヤ半導体3の形成後、TMGの供給を停止する一方、AsH とH ガスとの混合ガスの供給は前記条件のままで続けながら、ナノワイヤ半導体3が形成された半導体基板2を冷却し、冷却後、MOVPE装置から取り出す。 After formation of the nanowire semiconductor 3, while stopping the supply of TMG, while the supply of a gas mixture of AsH 3 and H 2 gas continued while the condition, the semiconductor substrate 2 the nanowire semiconductor 3 is formed is cooled, after cooling, taken out from the MOVPE apparatus.

次に、半導体基板2のナノワイヤ半導体3側にBCB樹脂(ダウケミカル社製、商品名:CYCLOTENE 3022−35)をスピンコートにより塗布し、ナノワイヤ半導体3の間に充填する。 Then, BCB resin (Dow Chemical Co., trade name: CYCLOTENE 3022-35) in the nanowire semiconductor 3 side of the semiconductor substrate 2 is coated by spin coating, filled between the nanowire semiconductor 3. 次に、BCB樹脂が塗布された半導体基板2を、不活性ガス雰囲気下、250℃の温度に1時間保持してアニール処理することによりBCB樹脂を硬化させ、図3(e)に示すように、透明樹脂層4を形成する。 Then, the semiconductor substrate 2 BCB resin has been applied, under an inert gas atmosphere to cure the BCB resin by annealing treatment by holding for 1 hour at a temperature of 250 ° C., as shown in FIG. 3 (e) to form a transparent resin layer 4. ナノワイヤ半導体3は透明樹脂層4により埋設されている。 Nanowire semiconductor 3 is embedded by the transparent resin layer 4.

次に、アンモニア水と過酸化水素水とを用いて、GaAs(111)B基板5のみをエッチングして除去する。 Next, using ammonia and aqueous hydrogen peroxide is removed by etching only GaAs (111) B substrate 5. このとき、Al 0.8 Ga 0.2 As層21は、エッチングストップ膜として作用する。 At this time, Al 0.8 Ga 0.2 As layer 21 acts as an etching stop layer. この結果、図1に示す構成を備えるナノワイヤ太陽電池1を得ることができる。 As a result, it is possible to obtain a nanowire solar cell 1 having the configuration shown in FIG.

次に、内接円Cの直径dを、50nm、100nm、150nm、200nm、300nmとし、各直径dについて、間隔gに対するナノワイヤ半導体3の高さhの比h/gを0〜100の範囲で変量させて、複数のナノワイヤ太陽電池1を作成した。 Then, the diameter d of the inscribed circle C, 50 nm, 100 nm, 150 nm, 200 nm, and 300 nm, for each diameter d, the height range of 0 to 100 and the ratio h / g of h of the nanowire semiconductor 3 for spacing g by variables, we have created more than one nanowire solar cells 1. 各ナノワイヤ太陽電池1に対し、透明樹脂層4側から半導体基板2に垂直に光を照射し、ナノワイヤ半導体3の光反射率Rと、光透過率Tとを分光光度計を用いて測定した。 For each nanowire solar cell 1, a light is irradiated perpendicularly from the transparent resin layer 4 side in the semiconductor substrate 2, it was measured using a light reflectance R of the nanowire semiconductor 3, a and a light transmission T spectrophotometer.

次に、測定された光反射率Rと、光透過率Tとから、次式(1)を用いて光吸収率を求めた。 Then, it was determined and the light reflectivity R measured from a light transmittance T, the light absorption rate by using the following equation (1).

光吸収率(%)=100−反射率R(%)−透過率T(%) ・・・(1) Light absorptivity (%) = 100-reflectivity R (%) - transmittance T (%) · · · (1)
ここで、透明樹脂層4を形成するBCB樹脂は、屈折率が空気に近く、またバンドギャップがナノワイヤ半導体3を形成するGaAsより大きいことから、透明樹脂層4によるい光吸収の影響は少ないものと考えられる。 Here, BCB resin forming the transparent resin layer 4 is close to the refractive index of air, also those since the band gap greater than GaAs forming the nanowire semiconductor 3, the less affected have light absorption by the transparent resin layer 4 it is conceivable that. また、Al 0.8 Ga 0.2 As層21と非晶質SiO 層22とは、バンドギャップがナノワイヤ半導体3を形成するGaAsより大きく、また膜厚もそれぞれ10nm、20nmと薄い。 Further, the Al 0.8 Ga 0.2 As layer 21 and the amorphous SiO 2 layer 22, greater than GaAs bandgap to form a nanowire semiconductor 3, also each thickness even 10 nm, 20 nm and a thin. 従って、Al 0.8 Ga 0.2 As層21、非晶質SiO 層22による光吸収は殆ど無いものと考えられる。 Therefore, Al 0.8 Ga 0.2 As layer 21, light absorption by the amorphous SiO 2 layer 22 is considered to be little.

次に、式(1)により求めた光吸収率と、疑似太陽光(AM1.5G Solar Spectrum)から求めた入射photon(s −1 )とから、次式(2)を用いて励起子生成率(s −1 )を求めた。 Next, the light absorption rate calculated by Equation (1) and, from the incident photon obtained from artificial sunlight (AM1.5G Solar Spectrum) (s -1), exciton formation rate using the following equation (2) the (s -1) was determined. ここで、現在実用化されている太陽電池では、反射防止膜や表面テクスチャ構造等により入射光の反射を抑制することが多い。 Here, in the solar cell that is currently in practical use, often suppress the reflection of incident light by the reflection preventing film and the surface texture structure or the like. そこで、式(2)では、反射防止膜効果を考慮して半導体ナノワイヤ3による光吸収性能を評価するために、反射率R(%)を用いて励起子生成率(s −1 )の較正を行っている。 Therefore, in Formula (2), in order to evaluate the light absorption performance of semiconductor nanowires 3 in view of the anti-reflection film effect, the calibration of the exciton formation rate using reflectance R (%) (s -1) Is going.

励起子生成率(s −1 )=入射photon(s −1 )×(光吸収率(%)/(1−反射率R(%))) ・・・(2) Exciton formation rate (s -1) = incident photon (s -1) × (light absorption rate (%) / (1-reflectance R (%))) · · · (2)
次に、反射防止膜効果を考慮した励起子生成率(s −1 )から、次式(3)を用いて短絡電流密度(mA/cm )を算出した。 Next, exciton formation rate considering antireflection film effect from (s -1), was calculated short-circuit current density by using the following equation (3) (mA / cm 2 ).

短絡電流密度(mA/cm )=励起子生成率(s −1 )×素電子e(C)/受光面積(cm ) ・・・(3) Short-circuit current density (mA / cm 2) = exciton formation rate (s -1) × Motodenshi e (C) / receiving area (cm 2) ··· (3)
短絡電流密度(mA/cm )は、 ナノワイヤ半導体 3の光吸収によって生成されたキャリアの総量を示す指標であり、短絡電流密度(mA/cm )が大きいほど、光吸収率が大きいことを示す。 Short-circuit current density (mA / cm 2) is an indicator of the total amount of carriers generated by light absorption of the nanowire semiconductor 3, the larger short-circuit current density (mA / cm 2), the light absorption ratio is large show. 結果を図5に示す。 The results are shown in Figure 5.

図5から、半導体ナノワイヤ3の内接円Cの直径dが100〜300nmの範囲にあるとき、間隔gに対する高さhの比(h/g)を10〜40の範囲とすることにより、半導体ナノワイヤ3の光吸収率を大きくすることができることが明らかである。 From Figure 5, when the diameter d of the inscribed circle C of the semiconductor nanowire 3 is in the range of 100 to 300 nm, by the ratio of the height h for the spacing g of (h / g) in the range of 10 to 40, the semiconductor it is clear that it is possible to increase the light absorption of the nanowire 3.

本実施形態では、ナノワイヤ半導体3をGaAsとしているが、GaAsに代えてInPを用いるようにしてもよい。 In the present embodiment, although the nanowire semiconductor 3 and GaAs, may be used InP instead of GaAs. 次に、InPからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1について説明する。 Next, a description will be given nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of InP.

前記ナノワイヤ太陽電池1は、半導体基板2が、In 0.53 Ga 0.47 As層21を備え、In 0.53 Ga 0.47 As層21上にInPからなるナノワイヤ半導体3が形成されていることを除いて、GaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1と全く同一の構成を備えている。 The nanowire solar cell 1 includes a semiconductor substrate 2 is provided with a In 0.53 Ga 0.47 As layer 21, nanowires semiconductor 3 made of InP on the In 0.53 Ga 0.47 As layer 21 is formed except that, it has exactly the same configuration as the nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs.

InPからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1は、例えば、次のようにして製造することができる。 Nanowire solar cell 1 comprising a nanowire semiconductor 3 composed of InP, for example, can be manufactured as follows.

まず、図3(a)に示すInP(111)A基板5を図示しないMOVPE装置のチャンバー内にセットし、チャンバー内を真空排気する。 First, set in a chamber of a MOVPE apparatus (not shown) the InP (111) A substrate 5 shown in FIG. 3 (a), evacuated chamber. InP(111)A基板5は予め洗浄されている。 InP (111) A substrate 5 is cleaned in advance. 真空排気後、チャンバー内の雰囲気をH ガスに置換し、全圧が0.1atmとなるように、H ガスの流量と排気速度とを調整する。 After evacuation, to replace the atmosphere in the chamber to H 2 gas, so that the total pressure is 0.1 atm, for adjusting the flow rate and pumping speed of the H 2 gas.

次に、チャンバー内にTBP(tributylphosphate)とキャリアガスとしてのH ガスとの混合ガスを、全圧0.1atm、TBP分圧2.5×10 −4 atmとなるように流通させる。 Then, a mixed gas of H 2 gas as a carrier gas and TBP (tributylphosphate) into the chamber, total pressure 0.1 atm, is circulated so that the TBP partial pressure 2.5 × 10 -4 atm. 次に、前記混合ガス流通下に、InP(111)A基板5の温度が720℃になるまで昇温する。 Then, under the mixed gas flow, the temperature of the InP (111) A substrate 5 is heated to be 720 ° C.. InP(111)A基板5の温度が720℃に達したならば、TBPの供給を停止し、流通ガスにTMI(trimethyl-indium)と、TMG(trimethyl-gallium)と、AsH (Arsine)とを加え、所定時間流通させる。 If the temperature of the InP (111) A substrate 5 has reached 720 ° C., to stop the supply of TBP, and TMI (trimethyl-indium) in flowing gas, and TMG (trimethyl-gallium), AsH 3 and (Arsine) added and allowed to flow for a predetermined time. そして、図3(a)に示すようにInP(111)A基板5上にIn 0.53 Ga 0.47 As層21を、例えば100nmの厚さに形成する。 Then, the In 0.53 Ga 0.47 As layer 21 to InP (111) A substrate 5 on, as shown in FIG. 3 (a), a thickness of, for example 100 nm.

In 0.53 Ga 0.47 As層21の形成後、TMIとTMGとの供給を停止する一方、AsH とH ガスとの混合ガスの供給を続けながら、In 0.53 Ga 0.47 As層21が形成されたInP(111)A基板5を冷却する。 After formation of the In 0.53 Ga 0.47 As layer 21, while stopping the supply of TMI and TMG, while continuing the supply of a gas mixture of AsH 3 and H 2 gas, an In 0.53 Ga 0.47 As layer 21 InP (111) which is formed cools to a substrate 5. 前記冷却後、In 0.53 Ga 0.47 As層21が形成されたInP(111)A基板5をMOVPE装置から取り出す。 After the cooling, In 0.53 Ga 0.47 As layer 21 is formed InP (111) A retrieving the substrate 5 from the MOVPE apparatus.

次に、図3(b)に示すように、In 0.53 Ga 0.47 As層21が形成されたInP(111)A基板5上に、GaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1の場合と全く同一にして、非晶質SiO 層22を形成する。 Next, as shown in FIG. 3 (b), In 0.53 Ga to 0.47 As layer 21 is formed InP (111) A substrate 5 on the nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs exactly the same as that of, an amorphous SiO 2 layer 22.

次に、GaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1の場合と全く同一にして、非晶質SiO 層22をエッチングする。 Then, exactly the same manner as the case of the nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs, etching the amorphous SiO 2 layer 22. この結果、前記パターンにおける円C内の非晶質SiO のみがエッチングされ、図3(c)に示すように、非晶質SiO 層22に孔部23が形成された半導体基板2が得られる。 As a result, only the amorphous SiO 2 in a circle C is etched in the pattern, as shown in FIG. 3 (c), the semiconductor substrate 2 that holes 23 are formed on the amorphous SiO 2 layer 22 is obtained It is.

次に、半導体基板2を図示しないMOVPE装置のチャンバー内にセットし、チャンバー内を真空排気する。 Then, set in a chamber of a MOVPE apparatus (not shown) of the semiconductor substrate 2, to evacuate the chamber. 真空排気後、チャンバー内の雰囲気をH ガスに置換し、全圧が0.1atmとなるように、H ガスの流量と排気速度とを調整する。 After evacuation, to replace the atmosphere in the chamber to H 2 gas, so that the total pressure is 0.1 atm, for adjusting the flow rate and pumping speed of the H 2 gas.

次に、チャンバー内にAsH とキャリアガスとしてのH ガスとの混合ガスを、全圧0.1atm、AsH 分圧2.5×10 −4 atmとなるように流通させる。 Then, a mixed gas of H 2 gas as AsH 3 and carrier gas into the chamber, total pressure 0.1 atm, is circulated so that AsH 3 partial pressure 2.5 × 10 -4 atm. 次に、前記混合ガス流通下に、半導体基板2の温度が660℃になるまで昇温する。 Then, under the mixed gas flow, the temperature of the semiconductor substrate 2 is heated to be 660 ° C.. 半導体基板2の温度が660℃に達したならば、流通ガスにTMIとTBPとを加え、所定時間流通させ、図3(d)に示すように、孔部24内に露出するIn 0.53 Ga 0.47 As層21上に、InPからなるナノワイヤ半導体3を成長させる。 If the temperature of the semiconductor substrate 2 has reached 660 ° C., the TMI and TBP addition to flowing gas, it is circulated a predetermined time, as shown in FIG. 3 (d), In 0.53 exposed to the hole 24 on the Ga 0.47 As layer 21 is grown nanowires semiconductor 3 formed of InP.

ナノワイヤ半導体3を成長させる際の流通ガスは、全圧0.1atm、AsH 分圧2.5×10 −4 atm、TMI分圧5.0×10 −6 atm、TBP分圧5.0×10 −5 atmとなるように調整する。 Flowing gas for growing the nanowire semiconductor 3, a total pressure of 0.1 atm, AsH 3 partial pressure 2.5 × 10 -4 atm, TMI partial pressure 5.0 × 10 -6 atm, TBP partial pressure 5.0 × adjusted to be 10 -5 atm. また、TMIとTBPとの流通時間は、所望のナノワイヤ半導体3の高さhにより、例えば10〜120分の範囲で調整する。 Further, the distribution time of the TMI and the TBP is the height h of the desired nanowire semiconductor 3, adjusted in a range for example of 10 to 120 minutes.

ナノワイヤ半導体3の形成後、TMIの供給を停止する一方、TBPとH ガスとの混合ガスの供給を、TBP分圧を1.0×10 −4 atmに切り替えて続けながら、ナノワイヤ半導体3が形成された半導体基板2を冷却し、冷却後、MOVPE装置から取り出す。 After formation of the nanowire semiconductor 3, while stopping the supply of TMI, the supply of a gas mixture of TBP and H 2 gas, while continuing to switch the TBP partial pressure 1.0 × 10 -4 atm, nanowires semiconductor 3 the formed semiconductor substrate 2 is cooled, after cooling, taken out from the MOVPE apparatus.

次に、GaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1の場合と全く同一にして、ナノワイヤ半導体3の間に、図3(e)に示す透明樹脂層4を形成する。 Next, in the exactly same manner as in the case of the nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs, between the nanowire semiconductor 3, a transparent resin layer 4 shown in FIG. 3 (e). ナノワイヤ半導体3は透明樹脂層4により埋設されている。 Nanowire semiconductor 3 is embedded by the transparent resin layer 4.

次に、GaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1の場合と全く同一にして、InP(111)A基板5のみをエッチングして除去する。 Next, in the exactly same manner as in the case of the nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs, it is removed by etching only InP (111) A substrate 5. このとき、In 0.53 Ga 0.47 As層21は、エッチングストップ膜として作用する。 At this time, an In 0.53 Ga 0.47 As layer 21 acts as an etching stop layer. この結果、図1に示す構成を備えるナノワイヤ太陽電池1を得ることができる。 As a result, it is possible to obtain a nanowire solar cell 1 having the configuration shown in FIG.

次に、In 0.53 Ga 0.47 As層21はInPよりも光吸収波長範囲が広いため、リン酸と過酸化水素水とを用いて、In 0.53 Ga 0.47 As層21のみをエッチングして除去する。 Next, In 0.53 Ga 0.47 As layer 21 for a wide light absorption wavelength range than InP, using the phosphoric acid and hydrogen peroxide, In 0.53 Ga 0.47 As layer 21 only It is removed by etching.

次に、内接円Cの直径dを、50nm、100nm、200nm、300nmとし、各直径dについて、間隔gに対するナノワイヤ半導体3の高さhの比h/gを0〜100の範囲で変量させて、複数のナノワイヤ太陽電池を作成した。 Then, the diameter d of the inscribed circle C, 50 nm, 100 nm, 200 nm, and 300 nm, for each diameter d, is variable in the range of the ratio h / g of the height h of the nanowire semiconductor 3 0-100 for spacing g Te, we have created more than one nanowire solar cells. 各ナノワイヤ太陽電池に対し、半導体基板2側から垂直に光を照射し、ナノワイヤ半導体3の光反射率Rと、光透過率Tとを分光光度計を用いて測定した。 For each nanowire solar cells, light was irradiated perpendicularly from the semiconductor substrate 2 side, it was measured using a light reflectance R of the nanowire semiconductor 3, a and a light transmission T spectrophotometer. また、非晶質SiO 層22は、バンドギャップがナノワイヤ半導体3を形成するInPより大きく、また膜厚も20nmと薄い。 Further, the amorphous SiO 2 layer 22 is larger than InP band gap to form a nanowire semiconductor 3, also thickness even 20nm and thin. 従って、非晶質SiO 層22による光吸収は殆ど無いものと考えられる。 Accordingly, light absorption by the amorphous SiO 2 layer 22 is considered to be little. 測定した光反射率Rと光透過率TからGaAsからなるナノワイヤ半導体3を備えるナノワイヤ太陽電池1の場合と同じ計算式を用いて、短絡電流密度(mA/cm )を算出した。 Using the measured light reflectance R in the case of the same formula nanowire solar cell 1 comprising a nanowire semiconductor 3 formed of GaAs a light transmittance T, was calculated short-circuit current density (mA / cm 2). 結果を図6に示す。 The results are shown in Figure 6.

図6から、半導体ナノワイヤ3の内接円Cの直径dが100〜300nmの範囲にあるとき、間隔gに対する高さhの比(h/g)を10〜40の範囲とすることにより、半導体ナノワイヤ3の光吸収率を大きくすることができることが明らかである。 6, when the diameter d of the inscribed circle C of the semiconductor nanowire 3 is in the range of 100 to 300 nm, by the ratio of the height h for the spacing g of (h / g) in the range of 10 to 40, the semiconductor it is clear that it is possible to increase the light absorption of the nanowire 3.

1…ナノワイヤ太陽電池、 2…半導体基板、 3…ナノワイヤ半導体。 1 ... nanowire solar cells, 2 ... semiconductor substrate, 3 ... nanowire semiconductor.

Claims (3)

  1. 半導体基板と、該半導体基板から垂直方向に成長しており、該半導体基板上に平面視三角格子状に配置され、光吸収によりキャリアを生成する複数のナノワイヤ半導体とを備えるナノワイヤ太陽電池において、 And the semiconductor substrate, has grown in a vertical direction from the semiconductor substrate, are arranged in plan view a triangular lattice shape on the semiconductor substrate, the nanowire solar cell comprising a plurality of nanowires semiconductors generate carriers by absorbing light,
    各ナノワイヤ半導体の横断面に内接する内接円の直径をd、相隣り合う該ナノワイヤ半導体同士の周縁間の間隔をg、該基板表面からの該ナノワイヤ半導体の高さをhとするときに、間隔gに対する高さhの比(h/g)が10〜40の範囲にあり、かつ、内接円の直径dが100〜300nmの範囲、高さhが1〜4μmの範囲にあることを特徴とするナノワイヤ太陽電池。 The diameter of the inscribed circle inscribed in the cross-section of each nanowire semiconductor d, the distance between the peripheral edge of the nanowire semiconductor adjacent phases g, the nanowire semiconductors height from the substrate surface when is h, in a high range ratio (h / g) of 10 to 40 h for the interval g, and the range of the diameter d of the inscribed circle is 100 to 300 nm, the height h is to be in the range of 1~4μm nanowire solar cells, characterized.
  2. 請求項1記載のナノワイヤ太陽電池において、前記相隣り合う該ナノワイヤ半導体同士の周縁間の間隔gは、200nm以下の範囲にあることを特徴とするナノワイヤ太陽電池。 In nanowire solar cell of claim 1 Symbol placement, spacing g between the peripheral edge of the nanowire semiconductor adjacent the phase, the nanowire solar cells, characterized in that in the following ranges 200 nm.
  3. 請求項記載のナノワイヤ太陽電池において、前記相隣り合う該ナノワイヤ半導体同士の周縁間の間隔gは、20〜200nmの範囲にあることを特徴とするナノワイヤ太陽電池。 In nanowire solar cell according to claim 2, wherein the spacing g between the peripheral edge of the nanowire semiconductor adjacent the phase, the nanowire solar cells, characterized in that in the range of 20 to 200 nm.
JP2011045624A 2011-03-02 2011-03-02 Nanowire solar cells Active JP5920758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045624A JP5920758B2 (en) 2011-03-02 2011-03-02 Nanowire solar cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045624A JP5920758B2 (en) 2011-03-02 2011-03-02 Nanowire solar cells

Publications (2)

Publication Number Publication Date
JP2012182389A JP2012182389A (en) 2012-09-20
JP5920758B2 true JP5920758B2 (en) 2016-05-18

Family

ID=47013320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045624A Active JP5920758B2 (en) 2011-03-02 2011-03-02 Nanowire solar cells

Country Status (1)

Country Link
JP (1) JP5920758B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015694A1 (en) * 2013-08-01 2015-02-05 パナソニック株式会社 Photovoltaic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2639841C3 (en) * 1976-09-03 1980-10-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen
US20060207647A1 (en) * 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices
JP2009507397A (en) * 2005-08-22 2009-02-19 キュー・ワン・ナノシステムズ・インコーポレイテッドQ1 Nanosystems, Inc. Nanostructures and photovoltaic cell carrying it
US7977568B2 (en) * 2007-01-11 2011-07-12 General Electric Company Multilayered film-nanowire composite, bifacial, and tandem solar cells
JP5231142B2 (en) * 2007-10-01 2013-07-10 本田技研工業株式会社 Method of manufacturing a multijunction solar cell
JP2009129941A (en) * 2007-11-20 2009-06-11 Panasonic Corp Light-emitting device
EP2253021B1 (en) * 2008-02-29 2014-05-21 International Business Machines Corporation Photovoltaic devices with high-aspect-ratio nanostructures
JP2010028092A (en) * 2008-07-16 2010-02-04 Hokkaido Univ Nanowire solar cell and producing method of the same
GB2462108A (en) * 2008-07-24 2010-01-27 Sharp Kk Deposition of a thin film on a nanostructured surface
US8211735B2 (en) * 2009-06-08 2012-07-03 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography

Also Published As

Publication number Publication date
JP2012182389A (en) 2012-09-20

Similar Documents

Publication Publication Date Title
Oh et al. An 18.2%-efficient black-silicon solar cell achieved through control of carrier recombination in nanostructures
Petermann et al. 19%‐efficient and 43 µm‐thick crystalline Si solar cell from layer transfer using porous silicon
Mariani et al. Patterned radial GaAs nanopillar solar cells
JP5324222B2 (en) Nanostructures and photovoltaic cell carrying it
Czaban et al. GaAs core− shell nanowires for photovoltaic applications
EP1703569A2 (en) High efficiency inorganic nanorod-enhanced photovoltaic devices
Yang et al. Single-crystalline branched zinc phosphide nanostructures: synthesis, properties, and optoelectronic devices
US8530739B2 (en) Nanowire multijunction solar cell
Leung et al. Light management with nanostructures for optoelectronic devices
Wang et al. Enhanced absorption in silicon nanocone arrays for photovoltaics
Wu et al. Intersublevel infrared photodetector with strain-free GaAs quantum dot pairs grown by high-temperature droplet epitaxy
JP5248782B2 (en) Solar cell having quantum dot material grown epitaxially
Huang et al. Broadband absorption of semiconductor nanowire arrays for photovoltaic applications
CN101221993A (en) Nanowall solar cells and optoelectronics devices
KR20080097462A (en) Nanoparticle sensitized nanostructured solar cells
JP5543578B2 (en) Quantum confinement type solar cell produced by atomic layer deposition
CN100578817C (en) Three-dimensional multi-junction photovoltaic device and method thereof
WO2010039631A1 (en) Photonic crystal solar cell
Biswas et al. Enhanced nanocrystalline silicon solar cell with a photonic crystal back-reflector
Heiss et al. III–V nanowire arrays: growth and light interaction
WO2009126972A2 (en) Engineered or structured coatings for light manipulation in solar cells and other materials
Mandal et al. Progress in plasmonic solar cell efficiency improvement: A status review
Salman et al. The effect of etching time of porous silicon on solar cell performance
CN101958347B (en) And nanostructured functional coating device
JP2013521662A (en) Nanostructures and photovoltaic cell carrying it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160404

R150 Certificate of patent or registration of utility model

Ref document number: 5920758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150