JP5884804B2 - Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer - Google Patents
Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer Download PDFInfo
- Publication number
- JP5884804B2 JP5884804B2 JP2013200233A JP2013200233A JP5884804B2 JP 5884804 B2 JP5884804 B2 JP 5884804B2 JP 2013200233 A JP2013200233 A JP 2013200233A JP 2013200233 A JP2013200233 A JP 2013200233A JP 5884804 B2 JP5884804 B2 JP 5884804B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- dislocation
- threading
- sic single
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 143
- 239000013078 crystal Substances 0.000 title claims description 140
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 139
- 239000000758 substrate Substances 0.000 title claims description 75
- 239000012535 impurity Substances 0.000 claims description 37
- 230000005669 field effect Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 58
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 26
- 230000000694 effects Effects 0.000 description 14
- 229910052757 nitrogen Inorganic materials 0.000 description 13
- 230000007423 decrease Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、炭化珪素(以下、SiCという)単結晶にて構成されたSiC単結晶基板およびSiC単結晶基板上にエピタキシャル膜を成長させて構成したSiC単結晶エピタキシャルウェハに関するものである。 The present invention relates to a SiC single crystal substrate composed of silicon carbide (hereinafter referred to as SiC) single crystal and a SiC single crystal epitaxial wafer configured by growing an epitaxial film on the SiC single crystal substrate.
従来、高品質SiC単結晶ウェハとして、特許文献1、2に開示されているものがある。これら特許文献1、2に開示されているSiC単結晶ウェハにおいては、デバイス特性に悪影響を与える転位の密度を規定値以下とすることで、デバイス作製に向くようにしている。ここでいう転位とは、線状に上る結晶欠陥であり対象としている転位の種類は、(0001)c面内に存在する基底面転位やc軸と平行な方向を持つ貫通らせん転位である。
Conventionally, high quality SiC single crystal wafers are disclosed in
しかしながら、特許文献1、2では、貫通刃状転位に関しては特に開示されておらず、貫通刃状転位がデバイスに及ぼす影響については不明である。また、貫通らせん転位や貫通刃状転位(以下、総称して貫通転位という)は、ダイオードやトランジスタなどのデバイス特性を劣化させたり、歩留まりを低下させると言われており、その密度を低減することが重要であるが、特許文献1、2では、転位の種類と密度について開示されているものの、貫通転位の転位線の方向については不明である。
However,
なお、貫通らせん転位と貫通刃状転位とは、歪みの方向(バーガースベクトル)が異なっており、貫通らせん転位はc軸と平行、貫通刃状転位はc軸と垂直である。基底面転位は、らせん転位と刃状転位の両者が存在する。 Note that the threading screw dislocation and the threading edge dislocation differ in strain direction (Burgers vector), the threading screw dislocation is parallel to the c-axis, and the threading edge dislocation is perpendicular to the c-axis. The basal plane dislocation includes both screw dislocations and edge dislocations.
本発明は上記点に鑑みて、デバイス特性の劣化させたり、歩留まりを低下させることを抑制できる貫通転位の転位線の方向を規定した炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハを提供することを目的とする。 In view of the above points, the present invention provides a silicon carbide single crystal substrate and a silicon carbide single crystal epitaxial wafer that define the direction of dislocation lines of threading dislocations that can suppress deterioration of device characteristics or decrease in yield. With the goal.
上記目的を達成するために、本発明者らは、貫通転位の転位線の方向とデバイス特性の劣化や歩留まりとの関係について様々な実験を行ったところ、貫通転位の転位線の方向が揃っている程デバイス特性の劣化や歩留まりの低下を抑制できるということを見出した。特に、転位線が(0001)c面を貫通する貫通転位(以下、このような(0001)c面を貫通する貫通転位のことを単に貫通転位という)の転位線の方向と[0001]軸との為す角度が22.5°以下となるようにすることで、デバイス特性の劣化や歩留まりの低下できることを確認した。 In order to achieve the above object, the present inventors conducted various experiments on the relationship between the direction of threading dislocation lines and the deterioration of device characteristics and yield. It has been found that the deterioration in device characteristics and the decrease in yield can be suppressed as the amount increases. In particular, the direction of the dislocation line in which the dislocation line penetrates the (0001) c- plane (hereinafter, such a threading dislocation penetrating the (0001) c- plane is simply referred to as a threading dislocation) and the [0001] axis It was confirmed that the device characteristics could be degraded and the yield could be reduced by setting the angle to be 22.5 ° or less.
また、本発明者らは、SiC単結晶の成長方向と結晶欠陥の成長方向について様々な試作検討を行った。その結果、従来のように昇華法によるc面オフ基板を用いた結晶成長では、貫通転位が成長方向に対して様々な方向に傾いて成長するが、CVD法によるc面オフ基板を用いたエピタキシャル成長では、引き継がれる貫通欠陥の成長方向が(11−2n)面もしくは(1−10n)面に限定されるという現象を見出した。SiC単結晶基板上にエピタキシャル膜を成長させる際のステップフローの方向が関係しており、転位線の傾斜方向とステップフロー方向が同一方向になり、転位線の角度が特定方向に限定されるのである。 In addition, the present inventors conducted various trial production studies on the growth direction of SiC single crystal and the growth direction of crystal defects. As a result, in conventional crystal growth using a c- plane off substrate by a sublimation method, threading dislocations grow in various directions with respect to the growth direction, but epitaxial growth using a c- plane off substrate by a CVD method. Then, the phenomenon that the growth direction of the penetrating defect to be inherited was limited to the (11-2n) plane or the (1-10n) plane was found. The direction of the step flow when growing the epitaxial film on the SiC single crystal substrate is related, and the direction of inclination of the dislocation line and the direction of the step flow are the same direction, and the angle of the dislocation line is limited to a specific direction. is there.
また、その成長方向は、エピタキシャル成長させる際の不純物濃度と密接な関係を有しているということについても見出した。なお、ここでいうnとは、任意の整数であり、例えば、(11−1n)面には、(11−21)面、(11−22)面、(11−23)面等が含まれ、(1−10n)面には、(1−101)面、(1−102)面、(1−103)面等が含まれる。 The inventors have also found that the growth direction has a close relationship with the impurity concentration during epitaxial growth. Here, n is an arbitrary integer. For example, the (11-1n) plane includes (11-21) plane, (11-22) plane, (11-23) plane, and the like. , (1-10n) plane includes (1-101) plane, (1-102) plane, (1-103) plane, and the like.
図5は、4H−SiC、オフ方向を[11−20]方向として4°オフ角が付けられたSiC単結晶基板を用いて、SiC単結晶基板に形成された貫通転位の転位線の方向と、SiC単結晶基板上にエピタキシャル膜を形成したときにエピタキシャル膜中に引き継がれる貫通転位の転位線の方向との関係を不純物濃度別に示したグラフである。なお、SiC単結晶基板中やエピタキシャル膜中の貫通転位の転位線の方向は、[0001]c軸に対して基板法線方向と同じ側に傾斜する方をプラスとした角度で表してある。また、ここでは不純物として窒素を用いた場合の窒素濃度別に各特性を示してあるが、窒素濃度は一例であり、不純物が変わっても同様の特性となる。 FIG. 5 shows a dislocation line direction of threading dislocations formed on a SiC single crystal substrate using a SiC single crystal substrate with 4H-SiC and an off angle of [11-20] and an off angle of 4 °. 5 is a graph showing the relationship between the direction of threading dislocations inherited in an epitaxial film and the direction of dislocation lines when the epitaxial film is formed on a SiC single crystal substrate according to impurity concentration. The direction of dislocation lines of threading dislocations in the SiC single crystal substrate or the epitaxial film is represented by an angle obtained by adding the direction inclined to the same side as the substrate normal direction with respect to the [0001] c-axis. In addition, here, each characteristic is shown for each nitrogen concentration when nitrogen is used as the impurity. However, the nitrogen concentration is an example, and the same characteristics are obtained even if the impurity is changed.
この図に示されるように、窒素濃度が例えば1×1015cm-3以下の場合には、エピタキシャル膜中の貫通転位の転位線の方向が0°を中心として±3°、つまり[0001]方向とほぼ同方向となる。また、窒素濃度が例えば1×1015cm-3以上かつ1×1016cm-3以下の場合には、エピタキシャル膜中の貫通転位の転位線の方向が8.7°を中心として±3°、つまり[11−26]方向とほぼ同方向となる。また、窒素濃度が例えば1×1016cm-3以上かつ1×1017cm-3以下の場合には、エピタキシャル膜中の貫通転位の転位線の方向が17°を中心として±3°、つまり[11−23]方向とほぼ同方向となる。そして、窒素濃度が例えば1×1018cm-3以上の場合には、エピタキシャル膜中の貫通転位の転位線の方向が22.5°より大きくなる(特願2009−29584参照)。 As shown in this figure, when the nitrogen concentration is, for example, 1 × 10 15 cm −3 or less, the direction of dislocation lines of threading dislocations in the epitaxial film is ± 3 ° centered on 0 °, that is, [0001]. The direction is almost the same as the direction. Further, when the nitrogen concentration is, for example, 1 × 10 15 cm −3 or more and 1 × 10 16 cm −3 or less, the direction of dislocation lines of threading dislocations in the epitaxial film is ± 3 ° centered on 8.7 °. That is, the direction is substantially the same as the [11-26] direction. Further, when the nitrogen concentration is, for example, 1 × 10 16 cm −3 or more and 1 × 10 17 cm −3 or less, the direction of the dislocation line of the threading dislocation in the epitaxial film is ± 3 ° centered at 17 °, that is, The direction is substantially the same as the [11-23] direction. When the nitrogen concentration is, for example, 1 × 10 18 cm −3 or more, the direction of dislocation lines of threading dislocations in the epitaxial film becomes larger than 22.5 ° (see Japanese Patent Application No. 2009-29584).
そして、このように転位の方向が特定されたSiC単結晶基板を用いて、SiC単結晶基板に形成された貫通転位の転位線の方向と、そのSiC単結晶基板に対して電子デバイス、例えばダイオードやMOSトランジスタなどのパワー系の電子デバイスを形成したときの故障時間(故障する前に掛かった時間)との関係について調べた。図6は、この関係を示したグラフである。なお、貫通転位の転位線の方向は透過型の電子顕微鏡により観察して測定した。 Then, using the SiC single crystal substrate in which the dislocation direction is specified in this way, the direction of the dislocation line of the threading dislocation formed in the SiC single crystal substrate and the electronic device such as a diode with respect to the SiC single crystal substrate We investigated the relationship with the failure time (time taken before failure) when power-type electronic devices such as MOS transistors were formed. FIG. 6 is a graph showing this relationship. The direction of dislocation lines of threading dislocations was measured by observing with a transmission electron microscope.
この図に示されるように、貫通転位が形成されていても、貫通転位の角度が20(=17+3°)以下であれば、電子デバイスの故障時間を長くできている。そして、貫通転位として、らせん転位の場合よりも、刃状転位にて揃える方がよりその効果を高くすることができる。 As shown in this figure, even when threading dislocations are formed, the failure time of the electronic device can be lengthened if the threading dislocation angle is 20 (= 17 + 3 °) or less. Then, as threading dislocations, it is possible to increase the effect by aligning them by edge dislocations as compared with screw dislocations.
特許文献1などの文献に記載されているが、基底面転位はデバイス特性と歩留まりの低下を招く。これは、基底面転位が(0001)c面内に存在し、拡張転位となり積層欠陥の発生核として作用するし、さらに積層欠陥がデバイス特性を劣化させるためである。これに対して、[0001]c軸方向に転位線を持つ貫通転位は、基底面転位の転位線の方向と垂直であるため、c面内の拡張転位とはならず、積層欠陥を発生させることがない。このため、貫通転位の転位線の方向が[0001]c軸であるSiC単結晶基板に対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上する。また、貫通転位の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、歩留まりが向上する。
Although described in documents such as
貫通転位の転位線の方向が[0001]c軸から外れた場合はその角度をθとするとsinθに比例した分の基底面内方向の成分が現れる。この成分が拡張転位となり、デバイス特性を劣化させる積層欠陥の発生原因となるが、角度θが小さい場合はその影響が少なくなることも確認した。 When the direction of the dislocation line of threading dislocations deviates from the [0001] c-axis, a component in the basal plane direction in proportion to sin θ appears when the angle is θ. This component becomes extended dislocations and causes the generation of stacking faults that degrade device characteristics. It was also confirmed that the effect is reduced when the angle θ is small.
このように、図5で示したオフ方向を[11−20]方向としてオフ角が付けられたSiC単結晶基板を用いた場合においては、貫通転位の転位線の方向を20°以下に揃えることにより、デバイス特性の劣化や歩留まりの低下を抑制することができることを確認した。同様のことをオフ方向を[1−100]方向としてオフ角が付けられたSiC単結晶基板を用いて行ったところ、貫通転位の転位線の方向が[2−203]方向に相当する19.5°に対して±3°の範囲、つまり22.5(=19.5+3)°以下に揃えることで、オフ方向を[11−20]方向としてオフ角が付けられたSiC単結晶基板を用いた場合と同様の効果が得られることを確認した。 Thus, in the case of using the SiC single crystal substrate with the off angle shown in FIG. 5 as the [11-20] direction, the direction of the dislocation lines of threading dislocations is made 20 ° or less. Thus, it was confirmed that deterioration of device characteristics and a decrease in yield can be suppressed. The same thing was done using a SiC single crystal substrate with an off angle as the [1-100] direction and the dislocation line direction of threading dislocations corresponds to the [2-203] direction. By using a SiC single crystal substrate having an off angle of [11-20] direction with an off angle of ± 3 ° with respect to 5 °, that is, 22.5 (= 19.5 + 3) ° or less. It was confirmed that the same effect as that obtained was obtained.
したがって、上述したように、貫通転位の転位線の方向、つまり転位線の方向と[0001]軸との為す角度θを22.5°(=19.5°+3°)以下に揃えることによりデバイス特性の劣化を少なくできる。また、特に、角度θ=17°([11−23]方向)や角度θ=19.5°([2−203]方向)などについては、エピタキシャル膜を成長させる際に不純物濃度に基づいて容易に制御することが可能であるため、そのような角度θに貫通転位の方向が揃えられたSiC単結晶基板を容易に作成することができる。 Therefore, as described above, by aligning the direction of dislocation lines of threading dislocations, that is, the angle θ between the direction of dislocation lines and the [0001] axis, to 22.5 ° (= 19.5 ° + 3 °) or less, the device Degradation of characteristics can be reduced. In particular, for the angle θ = 17 ° ([11-23] direction) and the angle θ = 19.5 ° ([2-203] direction), it is easy to grow the epitaxial film based on the impurity concentration. Therefore, an SiC single crystal substrate in which the direction of threading dislocations is aligned at such an angle θ can be easily produced.
さらに、転位線は、[0001]c軸およびそれに対する垂直方向の特定方向(例えば[11−20]方向や[1−100]方向)を通る面内においてのみ[0001]c軸に対して傾いていると好ましい。 Further, the dislocation line is inclined with respect to the [0001] c-axis only in a plane passing through the [0001] c-axis and a specific direction perpendicular to the [0001] c-axis (for example, the [11-20] direction and the [1-100] direction). It is preferable.
例えば、オフ方向を[11−20]方向としてオフ角が付けられたSiC単結晶基板を用いた場合には、(1−100)面内に転位線が有るように、転位線が[0001]c軸に対して傾く。このように、転位線が同じ面内のみで傾くように揃えられることで、よりデバイス特性の化や歩留まりの低下の抑制を図ることが可能となる。例えば、SiC単結晶基板に対して(1−100)面のチャネル面を持つ電界効果型トランジスタを作成した場合、転位線がチャネル面に交差することがなくなる。これにより、トランジスタの特性、信頼性を更に向上させることが可能となる。 For example, when a SiC single crystal substrate with an off angle as the [11-20] direction is used, the dislocation lines are [0001] so that the dislocation lines are in the (1-100) plane. Tilt with respect to the c-axis. Thus, by arranging the dislocation lines so as to be inclined only in the same plane, it becomes possible to further improve the device characteristics and suppress the yield reduction. For example, when a field effect transistor having a channel surface of (1-100) plane with respect to a SiC single crystal substrate is created, dislocation lines do not cross the channel surface. As a result, the characteristics and reliability of the transistor can be further improved.
また、同様のことがオフ方向を[1−100]方向としてオフ角が付けられたSiC単結晶基板を用いた場合にも言える。この場合には、(11−20)面内に転位線が有るように、転位線が[0001]c軸に対して傾く。このため、例えば、SiC単結晶基板に対して(11−20)面のチャネル面を持つ電界効果型トランジスタを作成した場合、転位線がチャネル面に交差することがなくなる。このため、トランジスタの特性、信頼性を更に向上させることが可能となる。 The same applies to the case of using a SiC single crystal substrate with an off angle given as the [1-100] direction as the off direction. In this case, the dislocation line is inclined with respect to the [0001] c-axis so that the dislocation line is in the (11-20) plane. For this reason, for example, when a field effect transistor having a channel surface of (11-20) plane with respect to a SiC single crystal substrate is created, dislocation lines do not cross the channel surface. For this reason, the characteristics and reliability of the transistor can be further improved.
なお、電子デバイスが形成される基板としては、SiC単結晶基板やSiC単結晶基板上にエピタキシャル膜を成長させたSiC単結晶エピタキシャルウェハがある。SiC単結晶基板は、貫通転位が揃えられたエピタキシャル膜を成長させたのち、そのエピタキシャル膜上に例えばバルク成長をさせ、所望の面方位で切り出すことで、貫通転位が揃った状態のSiC単結晶基板を得ることができる。このSiC単結晶基板を用いる場合、SiC単結晶基板そのものに形成されている貫通転位の転位線の方向がデバイス特性に直接影響するため、SiC単結晶基板そのものに形成されている貫通転位の転位線の方向が上記ような関係を満たしている必要がある。ところが、SiC単結晶エピタキシャルウェハの場合にはデバイス特性に影響を与えるエピタキシャル膜内の貫通転位の転位線の方向である。このため、少なくともエピタキシャル膜内において貫通転位の転位線の方向が揃っていれば、下地となるSiC単結晶基板内の貫通転位の転位線の方向が揃っていなかったとしてもデバイス特性を良好にできる。 Examples of the substrate on which the electronic device is formed include a SiC single crystal substrate and a SiC single crystal epitaxial wafer in which an epitaxial film is grown on the SiC single crystal substrate. An SiC single crystal substrate is formed by growing an epitaxial film with threading dislocations aligned, and then performing, for example, bulk growth on the epitaxial film and cutting it out in a desired plane orientation, so that the SiC single crystal with aligned threading dislocations is obtained. A substrate can be obtained. When this SiC single crystal substrate is used, the direction of the threading dislocation lines formed on the SiC single crystal substrate itself directly affects the device characteristics, so that the threading dislocation lines formed on the SiC single crystal substrate itself. Must satisfy the above relationship. However, in the case of a SiC single crystal epitaxial wafer, it is the direction of dislocation lines of threading dislocations in the epitaxial film that affects device characteristics. For this reason, if the direction of threading dislocation lines in the epitaxial film is aligned at least, the device characteristics can be improved even if the direction of threading dislocation lines in the underlying SiC single crystal substrate is not aligned. .
以上の知見に基づき、請求項1に記載の発明では、[11−20]方向をオフ方向とするSiC単結晶基板(1)と、SiC単結晶基板(1)に成長させられたエピタキシャル膜(2)とを有し、エピタキシャル膜(2)は、転位線が(0001)c面を貫通する貫通転位(3)を含み、該貫通転位(3)の転位線の方向が[0001]c軸から[11−20]方向の基板面の法線方向への角度が−3°以上かつ20°以下とされ、かつ、該貫通転位(3)が(1−100)面内にあることを特徴としている。
Based on the above knowledge, in the invention according to
このように、貫通転位(3)の転位線の方向が揃えられ、貫通転位(3)の転位線の方向と[0001]c軸との為す角度θが−3°以上かつ20°以下となるようにしている。このようなSiC単結晶エピタキシャルウェハに対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上させることができる。また、貫通転位(3)が(1−100)面内にあるようにしており、転位線が同じ面内のみで傾くように揃えている。これにより、よりデバイス特性の劣化や歩留まりの低下の抑制を図ることが可能となる。例えば、請求項6に記載したように、SiC単結晶基板に対して(1−100)面のチャネル面を持つ電界効果型トランジスタを作製した場合、転位線がチャネル面に交差することがなくなる。このため、トランジスタの特性、信頼性を更に向上させることが可能となる。
具体的には、SiC単結晶エピタキシャルウェハにおけるエピタキシャル膜(2)の貫通転位(3)の方向は、例えば不純物濃度によって決まる。すなわち、請求項1に記載したように、エピタキシャル膜(2)の不純物濃度が1×1017cm-3以下とされることで、上記のように貫通転位(3)の方向を規定することができる。また、この場合、エピタキシャル膜(2)の不純物濃度の方がSiC単結晶基板(1)の不純物濃度よりも低くできるため、デバイス作製に適した濃度のエピタキシャル膜(2)とすることができる。
Thus, the direction of the dislocation line of the threading dislocation (3) is aligned, and the angle θ formed between the direction of the dislocation line of the threading dislocation (3) and the [0001] c-axis is -3 ° or more and 20 ° or less. I am doing so. If an electronic device is formed on such a SiC single crystal epitaxial wafer, the device characteristics are improved, there is no deterioration, and the yield can be improved. The threading dislocations (3) are in the (1-100) plane, and the dislocation lines are aligned so as to be inclined only in the same plane. Thereby, it becomes possible to further suppress the deterioration of device characteristics and the decrease in yield. For example, as described in claim 6 , when a field effect transistor having a channel surface of (1-100) plane with respect to a SiC single crystal substrate is produced , dislocation lines do not cross the channel surface. For this reason, the characteristics and reliability of the transistor can be further improved.
Specifically, the direction of threading dislocation (3) of the epitaxial film (2) in the SiC single crystal epitaxial wafer is determined by, for example, the impurity concentration. That is, as described in
例えば、請求項2に記載したように、貫通転位(3)の転位線の方向を[0001]c軸から[11−20]方向の基板面の法線方向への角度が17°±3°の範囲とすることができる。また、請求項3に記載したように、貫通転位(3)の転位線の方向を[0001]c軸から[11−20]方向の基板面の法線方向への角度が8.7°±3°の範囲とすることもできる。
For example, as described in
請求項4に記載の発明では、貫通転位(3)には貫通刃状転位が含まれていることを特徴としている。このように、貫通刃状転位が含まれたものとすることで、貫通らせん転位が含まれた場合よりもSiC単結晶エピタキシャルウェハや炭化珪素単結晶基板に対して電子デバイス、例えばダイオードやMOSトランジスタなどのパワー素子を形成したときの故障時間を長くでき、よりデバイス特性を良好にすることが可能となる。 The invention according to claim 4 is characterized in that threading dislocations (3) include threading edge dislocations. Thus, by including threading edge dislocations, electronic devices such as diodes and MOS transistors can be used for SiC single crystal epitaxial wafers and silicon carbide single crystal substrates, compared to when threading screw dislocations are included. Thus, the failure time when the power element is formed can be increased, and the device characteristics can be further improved.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態について説明する。図1(a)は、本実施形態にかかるSiC単結晶エピタキシャルウェハの断面図であり、図1(b)は、SiC単結晶エピタキシャルウェハ内の貫通転位の転位線とc軸との為す角度の関係を示したベクトル図である。
(First embodiment)
A first embodiment of the present invention will be described. FIG. 1A is a cross-sectional view of the SiC single crystal epitaxial wafer according to the present embodiment, and FIG. 1B shows the angle formed between the dislocation line of threading dislocations in the SiC single crystal epitaxial wafer and the c-axis. It is a vector diagram showing the relationship.
図1(a)に示されるように、SiC単結晶エピタキシャルウェハは、4H−SiCからなるSiC単結晶基板1の上にエピタキシャル膜2を成長させることにより形成されている。SiC単結晶基板1およびエピタキシャル膜2には、貫通転位3が存在し、少なくともエピタキシャル膜2に形成されている貫通転位3は、転位線の方向と[0001]c軸との為す角度θが22.5°(=19.5°+3°)以下とされている。なお、SiC単結晶基板1中やエピタキシャル膜2中の貫通転位3の転位線の方向は、図1(b)に示したように、[0001]c軸に対してウェハ面の法線方向と同じ側に傾斜する方をプラスとした角度で表してある。
As shown in FIG. 1A, the SiC single crystal epitaxial wafer is formed by growing an
このように、本実施形態では、貫通転位3の転位線の方向が揃えられ、貫通転位3の転位線の方向と[0001]c軸との為す角度θが22.5°以下となるようにしている。[0001]c軸方向に転位線を持つ貫通転位3は、基底面転位の転位線の方向と垂直であるため、c面内の拡張転位とはならず、積層欠陥を発生させることがない。このため、貫通転位3の転位線の方向が[0001]c軸であるSiC単結晶基板に対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上したSiC半導体装置とすることができる。
Thus, in this embodiment, the direction of the dislocation line of the threading
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態では、第1実施形態に対して、貫通転位3の転位線の方向をより限定的に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In the present embodiment, the direction of dislocation lines of threading
本実施形態では、図1(a)に示したSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが特定角度に対して±3°の範囲内となるようにしている。例えば、特定角度としては、19.5°([2−203]方向)や17°([11−23]方向)を挙げることができる。
In the present embodiment, in the SiC single crystal epitaxial wafer shown in FIG. 1A, the angle θ between the direction of the dislocation line and the [0001] c-axis is specified for all threading
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第1実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態では、第1実施形態に対して、貫通転位3の転位線の方向をc軸を中心する方向に限定的に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, the direction of the dislocation line of the threading
本実施形態では、図1(a)に示したSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向が[0001]c軸に対して±3°の範囲内となるようにしている。
In this embodiment, in the SiC single crystal epitaxial wafer shown in FIG. 1A, the direction of the dislocation line is ± 3 ° with respect to the [0001] c-axis for all threading
このように、貫通転位3の転位線の方向を[0001]c軸を中心として揃えている。このため、第1実施形態と同様の効果に加えて、c面内成分を小さくでき、デバイス特性の劣化を更に低減することができる。
Thus, the direction of the dislocation line of the threading
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態では、第1〜第3実施形態よりも更に貫通転位3の転位線の方向を特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Fourth embodiment)
A fourth embodiment of the present invention will be described. In the present embodiment, the direction of dislocation lines of threading
図2(a)は、本実施形態にかかるSiC単結晶エピタキシャルウェハの断面図であり、図2(b)は、SiC単結晶エピタキシャルウェハ内の貫通転位の転位線とc軸との為す角度の関係を示したベクトル図である。 FIG. 2A is a cross-sectional view of the SiC single crystal epitaxial wafer according to the present embodiment, and FIG. 2B shows the angle formed between the dislocation lines of threading dislocations in the SiC single crystal epitaxial wafer and the c axis. It is a vector diagram showing the relationship.
図2(a)、(b)に示すように、本実施形態では、図1に示したSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向が[0001]c軸に平行となるようにしている。
2A and 2B, in this embodiment, in the SiC single crystal epitaxial wafer shown in FIG. 1, the direction of the dislocation line for all the
このように、貫通転位3の転位線の方向を[0001]c軸に揃えている。このため、第1実施形態と同様の効果に加えて、c面内成分を無くすことができ、デバイス特性の劣化を更により低減することができる。
Thus, the direction of the dislocation line of the threading
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態では、第1実施形態に対して用いているSiC単結晶基板のオフ方向を規定したものである。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Fifth embodiment)
A fifth embodiment of the present invention will be described. In the present embodiment, the off direction of the SiC single crystal substrate used for the first embodiment is defined. The structure of the SiC single crystal epitaxial wafer according to the present embodiment is the same as that of the first embodiment, and therefore only different parts will be described.
図3(a)は、本実施形態にかかるSiC単結晶エピタキシャルウェハの断面図であり、図3(b)は、オフ角や貫通転位の傾斜角度について説明するためのベクトル図である。 FIG. 3A is a cross-sectional view of the SiC single crystal epitaxial wafer according to the present embodiment, and FIG. 3B is a vector diagram for explaining an off angle and an inclination angle of threading dislocation.
図3(a)に示されるように、本実施形態では、オフ方向を[11−20]方向としてα°オフ角が付けられたSiC単結晶エピタキシャルウェハを用いている。SiC単結晶基板1は、例えば不純物濃度が5×1018cm-3という高濃度とされ、エピタキシャル膜2は、1×1017cm-3以下という低濃度とされている。そして、このSiC単結晶エピタキシャルウェハにおけるエピタキシャル膜2中に存在する貫通転位3の転位線の方向をオフ方向と同一方向に傾斜させて揃え、貫通転位3の転位線の方向と[0001]c軸との為す角度θが−3(=0°−3°)以上かつ20°(=17°+3°)以下となるようにしている。また、転位線は、[0001]c軸およびそれに対する垂直方向の特定方向(例えば[11−20]方向)を通る(1−100)面内においてのみ[0001]c軸に対して傾いている。
As shown in FIG. 3A, in the present embodiment, a SiC single crystal epitaxial wafer having an off angle of [11-20] and an α ° off angle is used. For example, the SiC
ここで、図3(b)に示すように、オフ方向が[11−20]方向の場合、オフ角αはウェハ面の法線方向が[0001]c軸に対して為す角度がα°となるものを意味する。また、貫通転位3の転位線は、[0001]c軸に対してウェハ面の法線方向と同じ方向に延ばして、法線側をプラスとして角度θを表してある。
Here, as shown in FIG. 3B, when the off direction is the [11-20] direction, the off angle α is the angle that the normal direction of the wafer surface makes with the [0001] c-axis is α °. Means something. Further, the dislocation line of the threading
なお、本実施形態では、貫通転位3の転位線の方向として、エピタキシャル膜2中に形成されているものについては上記角度となるようにしているが、SiC単結晶基板1内に形成された貫通転位3については、特に規定しておらず、どのような角度であっても構わない。
In this embodiment, the direction of the dislocation line of the threading
このように、本実施形態では、貫通転位3の転位線の方向が揃えられ、貫通転位3の転位線の方向と[0001]c軸との為す角度θが−3°以上かつ20°以下となるようにしている。このようなSiC単結晶エピタキシャルウェハに対して電子デバイスを形成すれば、第1実施形態と同様、デバイス特性は良好となり、劣化が無く、歩留まりも向上させることができる。また、本実施形態では、貫通転位3の転位線の方向について、エピタキシャル膜2内に形成されたものについてのみ規定しているが、電子デバイスはSiC単結晶エピタキシャルウェハの場合、SiC単結晶基板1ではなくエピタキシャル膜2に電子デバイスを形成することになるため、エピタキシャル膜2中において貫通転位3の転位線の方向が規定されていれば良い。
Thus, in this embodiment, the direction of the dislocation line of the threading
このような構造のSiC単結晶エピタキシャルウェハは、例えば以下のようにして製造される。まず、バルク状のSiC単結晶を用意して、そのSiC単結晶を[11−20]方向を含む面において切り出すことで、上記オフ方向のSiC単結晶基板1を用意することができる。そして、このSiC単結晶基板1の表面にCVD法にてSiC単結晶からなるエピタキシャル膜2を成長させる。
The SiC single crystal epitaxial wafer having such a structure is manufactured as follows, for example. First, a bulk SiC single crystal is prepared, and the SiC
このようにすれば、図5中に示したように、SiC基板1内に含まれていた貫通転位3は、エピタキシャル膜2内において[0001]c軸に対する角度θが−3°以上かつ20°以下の範囲となるようにできる。これは、エピタキシャル膜2を成長させる際のステップフローの方向が関係していると考えられ、貫通転位3の転位線の傾斜方向とステップフロー方向が同一方向であることを確認している。
In this way, as shown in FIG. 5, the threading
例えば、エピタキシャル膜2内の不純物として例えば窒素を用い、不純物濃度を例えば1×1016〜1×1017cm-3とする場合には、貫通転位3の転位線の方向は、例えば[11−23]方向に平行もしくは[11−23]方向に対して±3°の範囲内の方向に向き、角度θは17°±3°の範囲となる。また、エピタキシャル膜2内の不純物として例えば窒素を用い、不純物濃度を例えば1×1015〜1×1016cm-3とする場合には、貫通転位3の転位線の方向は、例えば[11−26]方向に平行もしくは[11−26]方向に対して±3°の範囲内の方向に向き、角度θは8.7°±3°の範囲となる。さらに、エピタキシャル膜2内の不純物として例えば窒素を用い、不純物濃度を例えば1×1015cm-3以下とする場合には、貫通転位3の転位線の方向は、例えば[0001]方向に平行もしくは[0001]方向に対して±3°の範囲内の方向に向き、角度θは0°±3°の範囲となる。
For example, when nitrogen is used as the impurity in the
このように不純物濃度を例えば1×1017cm-3以下に設定することで、貫通転位3の転位線の方向を同一方向に揃えることができる。そして、このような不純物濃度は、デバイス作製に適した濃度であるので、デバイス特性は良好で劣化が無く、歩留まりも向上させられる。逆に、不純物濃度を例えば1×1018cm-3とする場合には、角度θが20°より大きくなり、基底面内方向の成分が大きくなるため、デバイス特性に悪影響を与えることになる。また、不純物濃度も濃く、デバイス作製に適した濃度ではないため、使用に適さない。なお、ここでは、不純物としてn型導電性を示す窒素を例に挙げたが、他の不純物を用いても良いし、p型導電性を示すアルミニウムやホウ素などを用いても良い。
Thus, by setting the impurity concentration to 1 × 10 17 cm −3 or less, for example, the direction of the dislocation line of the threading
さらに、本実施形態では、転位線は、[0001]c軸およびそれに対する垂直方向の特定方向(例えば[11−20]方向)を通る(1−100)面内においてのみ[0001]c軸に対して傾いている。 Furthermore, in this embodiment, the dislocation line is in the [0001] c-axis only in the (1-100) plane passing through the [0001] c-axis and a specific direction perpendicular to the [0001] c-axis (for example, the [11-20] direction). It is leaning against.
このように、転位線が同じ面内のみで傾くように揃えられることで、よりデバイス特性の化や歩留まりの低下の抑制を図ることが可能となる。例えば、SiC単結晶基板に対して(1−100)面のチャネル面を持つ電界効果型トランジスタを作成した場合、転位線がチャネル面に交差することがなくなる。このため、トランジスタの特性、信頼性を更に向上させることが可能となる。 Thus, by arranging the dislocation lines so as to be inclined only in the same plane, it becomes possible to further improve the device characteristics and suppress the yield reduction. For example, when a field effect transistor having a channel surface of (1-100) plane with respect to a SiC single crystal substrate is created, dislocation lines do not cross the channel surface. For this reason, the characteristics and reliability of the transistor can be further improved.
なお、ここでは、オフ方向を[11−20]方向としてα°オフ角が付けられたものを用いたが、α°は0°より大きければ良く、エピタキシャル膜2がステップフロー成長する角度であれば、どのような角度でも良い。例えば、α°を4°とすることができる。
In this example, the off direction is the [11-20] direction and an α ° off angle is used. However, α ° may be larger than 0 ° and may be an angle at which the
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態では、第5実施形態に対して、貫通転位3の転位線の方向をより限定的に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第5実施形態と同様であるため、異なる部分についてのみ説明する。
(Sixth embodiment)
A sixth embodiment of the present invention will be described. In the present embodiment, the direction of dislocation lines of threading
本実施形態では、図3(a)に示したオフ方向を[11−20]方向としてα°オフ角をつけたSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが17°([11−23]方向)に対して±3°の範囲内となるようにしている。
In the present embodiment, for all the
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第5実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
なお、このような構造は、SiC単結晶基板1に対して、不純物濃度を例えば1×1016〜1×1017cm-3としてエピタキシャル膜2を成長させれば実現できる。
Such a structure can be realized by growing the
(第7実施形態)
本発明の第7実施形態について説明する。本実施形態も、第5実施形態に対して、貫通転位3の転位線の方向をより限定定期に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第5実施形態と同様であるため、異なる部分についてのみ説明する。
(Seventh embodiment)
A seventh embodiment of the present invention will be described. This embodiment also specifies and aligns the direction of dislocation lines of threading
本実施形態では、図3(a)に示したオフ方向を[11−20]方向としてα°オフ角をつけたSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが8.7°([11−26]方向)に対して±3°の範囲内となるようにしている。
In the present embodiment, for all the
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第5実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
なお、このような構造は、SiC単結晶基板1に対して、不純物濃度を例えば1×1015〜1×1016cm-3としてエピタキシャル膜2を成長させれば実現できる。
Such a structure can be realized by growing the
(第8実施形態)
本発明の第8実施形態について説明する。本実施形態は、第1実施形態に対して用いているSiC単結晶基板のオフ方向を第5実施形態とは異なる方向で規定したものである。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第1実施形態と同様であるため、異なる部分についてのみ説明する。
(Eighth embodiment)
An eighth embodiment of the present invention will be described. In the present embodiment, the off direction of the SiC single crystal substrate used for the first embodiment is defined in a direction different from that of the fifth embodiment. The structure of the SiC single crystal epitaxial wafer according to the present embodiment is the same as that of the first embodiment, and therefore only different parts will be described.
図4(a)は、本実施形態にかかるSiC単結晶エピタキシャルウェハの断面図であり、図4(b)は、オフ角や貫通転位の傾斜角度について説明するためのベクトル図である。 FIG. 4A is a cross-sectional view of the SiC single crystal epitaxial wafer according to the present embodiment, and FIG. 4B is a vector diagram for explaining an off angle and an inclination angle of threading dislocation.
図4(a)に示されるように、本実施形態では、オフ方向を[1−100]方向としてα°オフ角が付けられたSiC単結晶エピタキシャルウェハを用いている。SiC単結晶基板1は、例えば不純物濃度が5×1018cm-3という高濃度とされ、エピタキシャル膜2は、1×1017cm-3以下という低濃度とされている。そして、このSiC単結晶エピタキシャルウェハにおけるエピタキシャル膜2中に存在する貫通転位3の転位線の方向をオフ方向と同一方向に傾斜させて揃え、貫通転位3の転位線の方向と[0001]c軸との為す角度θが−3(=0°−3°)以上かつ22.5°(=19.5°+3°)以下となるようにしている。また、転位線は、[0001]c軸およびそれに対する垂直方向の特定方向(例えば[1−100]方向)を通る(11−20)面内においてのみ[0001]c軸に対して傾いている。
As shown in FIG. 4A, in the present embodiment, a SiC single crystal epitaxial wafer having an α ° off angle with the off direction as the [1-100] direction is used. For example, the SiC
ここで、図4(b)に示すように、オフ方向が[1−100]方向の場合、オフ角αはウェハ面の法線方向が[0001]c軸に対して為す角度がα°となるものを意味する。また、貫通転位3の転位線は、[0001]c軸に対してウェハ面の法線方向と同じ方向に延ばして、法線側をプラスとして角度θを表してある。
Here, as shown in FIG. 4B, when the off-direction is the [1-100] direction, the off-angle α is an angle formed by the normal direction of the wafer surface with respect to the [0001] c-axis is α °. Means something. Further, the dislocation line of the threading
なお、本実施形態でも、貫通転位3の転位線の方向として、エピタキシャル膜2中に形成されているものについては上記角度となるようにしているが、SiC単結晶基板1内に形成された貫通転位3については、特に規定しておらず、どのような角度であっても構わない。
Also in this embodiment, the direction of the dislocation line of the threading
このように、本実施形態では、貫通転位3の転位線の方向が揃えられ、転位線の方向と[0001]c軸との為す角度θが−3°以上かつ22.5°以下となるようにしている。このようなSiC単結晶エピタキシャルウェハに対して電子デバイスを形成しても、第5実施形態と同様の効果が得られる。
Thus, in this embodiment, the direction of the dislocation line of the threading
このような構造のSiC単結晶エピタキシャルウェハは、例えば以下のようにして製造される。まず、バルク状のSiC単結晶を用意して、そのSiC単結晶を[1−100]方向を含む面において切り出すことで、上記オフ方向のSiC単結晶基板1を用意することができる。そして、このSiC単結晶基板1の表面にCVD法にてSiC単結晶からなるエピタキシャル膜2を成長させる。
The SiC single crystal epitaxial wafer having such a structure is manufactured as follows, for example. First, a bulk SiC single crystal is prepared, and the SiC
このようにすれば、SiC基板1内に含まれていた貫通転位3は、エピタキシャル膜2内において[0001]c軸に対する角度θが−3°以上かつ22.5°以下の範囲となるようにできる。これも、エピタキシャル膜2を成長させる際のステップフローの方向が関係していると考えられ、貫通転位3の転位線の傾斜方向とステップフロー方向が同一方向であることを確認している。
In this way, the threading
例えば、エピタキシャル膜2内の不純物濃度(例えば窒素濃度)を1×1017cm-3以下において調整することにより、貫通転位3の転位線の方向は、例えば[2−203]方向に平行もしくは[2−203]方向に対して±3°の範囲内の方向に向き、角度θは19.5°±3°の範囲となるか、[1−102]方向に平行もしくは[1−102]方向に対して±3°の範囲内の方向に向き、角度θは15°±3°の範囲となるか、もしくは、[1−104]方向に平行もしくは[1−104]方向に対して±3°の範囲内の方向に向き、角度θは7.6°±3°の範囲となる。
For example, by adjusting the impurity concentration (for example, nitrogen concentration) in the
このように不純物濃度を例えば1×1017cm-3以下に設定することで、貫通転位3の転位線の方向を同一方向に揃えることができる。そして、このような不純物濃度は、デバイス作製に適した濃度であるので、デバイス特性は良好で劣化が無く、歩留まりも向上させられる。逆に、不純物濃度を例えば1×1018cm-3とする場合には、角度θが22.5°より大きくなり、基底面内方向の成分が大きくなるため、デバイス特性に悪影響を与えることになる。また、不純物濃度も濃く、デバイス作製に適した濃度ではないため、使用に適さない。なお、ここでは、不純物としてn型導電性を示す窒素を例に挙げたが、他の不純物を用いても良いし、p型導電性を示すアルミニウムやホウ素などを用いても良い。
Thus, by setting the impurity concentration to 1 × 10 17 cm −3 or less, for example, the direction of the dislocation line of the threading
さらに、本実施形態では、転位線は、[0001]c軸およびそれに対する垂直方向の特定方向(例えば[1−100]方向)を通る(11−20)面内においてのみ[0001]c軸に対して傾いてる。 Further, in the present embodiment, the dislocation line is in the [0001] c-axis only in the (11-20) plane passing through the [0001] c-axis and a specific direction (eg, [1-100] direction) perpendicular thereto. It is leaning against it.
このように、転位線が同じ面内のみで傾くように揃えられることで、よりデバイス特性の化や歩留まりの低下の抑制を図ることが可能となる。例えば、SiC単結晶基板に対して(11−20)面のチャネル面を持つ電界効果型トランジスタを作成した場合、転位線がチャネル面に交差することがなくなる。このため、トランジスタの特性、信頼性を更に向上させることが可能となる。 Thus, by arranging the dislocation lines so as to be inclined only in the same plane, it becomes possible to further improve the device characteristics and suppress the yield reduction. For example, when a field effect transistor having a channel surface of (11-20) plane with respect to a SiC single crystal substrate is created, dislocation lines do not cross the channel surface. For this reason, the characteristics and reliability of the transistor can be further improved.
なお、ここでは、オフ方向を[1−100]方向としてα°オフ角が付けられたものを用いたが、α°は0°より大きければ良く、エピタキシャル膜2がステップフロー成長する角度であれば、どのような角度でも良い。例えば、α°を4°とすることができる。
In this case, the off direction is the [1-100] direction and an α ° off angle is used. However, α ° should be larger than 0 °, and the angle at which the
(第9実施形態)
本発明の第9実施形態について説明する。本実施形態では、第8実施形態に対して、貫通転位3の転位線の方向をより限定的に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第5実施形態と同様であるため、異なる部分についてのみ説明する。
(Ninth embodiment)
A ninth embodiment of the present invention will be described. In the present embodiment, the direction of dislocation lines of threading
本実施形態では、図4(a)に示したオフ方向を[1−100]方向としてα°オフ角をつけたSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが19.5°([2−203]方向)に対して±3°の範囲内となるようにしている。
In the present embodiment, for all the
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第8実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
(第10実施形態)
本発明の第10実施形態について説明する。本実施形態も、第8実施形態に対して、貫通転位3の転位線の方向をより限定定期に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第5実施形態と同様であるため、異なる部分についてのみ説明する。
(10th Embodiment)
A tenth embodiment of the present invention will be described. This embodiment also specifies and aligns the direction of the dislocation line of threading
本実施形態では、図4(a)に示したオフ方向を[1−100]方向としてα°オフ角をつけたSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが15°([1−102]方向)に対して±3°の範囲内となるようにしている。
In the present embodiment, for all the
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第8実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
(第11実施形態)
本発明の第11実施形態について説明する。本実施形態も、第8実施形態に対して、貫通転位3の転位線の方向をより限定定期に特定して揃える。なお、本実施形態にかかるSiC単結晶エピタキシャルウェハの構造などについては第5実施形態と同様であるため、異なる部分についてのみ説明する。
(Eleventh embodiment)
An eleventh embodiment of the present invention will be described. This embodiment also specifies and aligns the direction of the dislocation line of threading
本実施形態では、図4(a)に示したオフ方向を[1−100]方向としてα°オフ角をつけたSiC単結晶エピタキシャルウェハにおいて、エピタキシャル膜2に存在するすべての貫通転位3について、転位線の方向と[0001]c軸との為す角度θが7.6°([1−104]方向)に対して±3°の範囲内となるようにしている。
In the present embodiment, for all the
このように、貫通転位3の転位線の方向を特定方向に揃えている。このため、第8実施形態と同様の効果に加えて、貫通転位3の転位線の方向が揃っていることで、場所による特性のばらつきが少なくなり、さらに歩留まりを向上させることができる。
Thus, the direction of the dislocation line of the threading
(第12実施形態)
本発明の第12実施形態について説明する。第1〜第11実施形態では、単に貫通転位3として説明したが、この貫通転位3の中に貫通刃状転位が含まれるようにすると好ましい。このような貫通刃状転位が含まれた貫通転位3が形成されている場合についても、上記第1〜第11実施形態と同様の効果となるが、図6に示したように、貫通刃状転位の場合には、貫通らせん転位よりもSiC単結晶エピタキシャルウェハに対して電子デバイス、例えばダイオードやMOSトランジスタなどのパワー素子を形成したときの故障時間が長くなる。これにより、よりデバイス特性を良好にすることが可能となる。
(Twelfth embodiment)
A twelfth embodiment of the present invention will be described. In the first to eleventh embodiments, the threading
(他の実施形態)
上記各実施形態では、SiC単結晶基板1の上に例えばCVD法にてエピタキシャル膜2を製造する場合に、貫通転位3の転位線の方向が不純物濃度との関係に基づいて特定方向を向くことを利用している。しかしながら、これは貫通転位3の転位線の方向を容易に揃えることができる手法として載せたに過ぎず、デバイス特性や歩留まりの観点からは、SiC単結晶基板1もしくはSiC単結晶エピタキシャルウェハのエピタキシャル膜2に形成された貫通転位3の転位線の方向が上記各実施形態で示した角度範囲を満たしていれば、上記効果を得ることができるため、各実施形態で説明した製造方法に限定されるものではない。
(Other embodiments)
In each of the above embodiments, when the
上記各実施形態では、パワー系の電子デバイスに適した六方晶系の4H−SiCのSiC単結晶基板1を用いた場合について説明したが、他の結晶多形であっても本発明を適用できる。ただし、貫通転位3の転位線の方向を示す指数は他の結晶多形、例えば6H−SiCなどの場合は表記が変わる。
In each of the above-described embodiments, the case where the hexagonal 4H—SiC SiC
さらに、上記各実施形態では、電子デバイスが形成される基板として、SiC単結晶基板1上にエピタキシャル膜を成長させたSiC単結晶エピタキシャルウェハを例に挙げたが、エピタキシャル膜2の上にSiC単結晶をバルク成長させ、これを切り出すことで、貫通転位3の方向が揃ったSiC単結晶基板を形成すれば、そのSiC単結晶基板に対してデバイス形成することもできる。したがって、本発明は、SiC単結晶エピタキシャルウェハに限るものではなく、SiC単結晶基板も含まれる。
Further, in each of the embodiments described above, the SiC single crystal epitaxial wafer in which the epitaxial film is grown on the SiC
なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー(−)を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。 In addition, when indicating the orientation of a crystal, a bar (-) should be added to a desired number, but there is a limitation in expression based on a personal computer application. A bar shall be placed in front of the number.
1 SiC単結晶基板
2 エピタキシャル膜
3 貫通転位
1 SiC
Claims (6)
前記炭化珪素単結晶基板(1)に成長させられたエピタキシャル膜(2)とを有し、
前記エピタキシャル膜(2)は、転位線が(0001)c面を貫通する貫通転位(3)を含み、該貫通転位(3)の転位線の方向が[0001]c軸から[11−20]方向の基板面の法線方向への角度が−3°以上かつ20°以下とされ、かつ、該貫通転位(3)が(1−100)面内にあり、
さらに、前記エピタキシャル膜(2)の不純物濃度の方が前記炭化珪素単結晶基板(1)の不純物濃度よりも低くされ、前記エピタキシャル膜(2)の不純物濃度が1×1017cm-3以下とされていることを特徴とする炭化珪素単結晶エピタキシャルウェハ。 A silicon carbide single crystal substrate (1) having the [11-20] direction as an off direction;
An epitaxial film (2) grown on the silicon carbide single crystal substrate (1),
The epitaxial film (2) includes threading dislocations (3) in which dislocation lines penetrate the (0001) c plane, and the direction of the dislocation lines of the threading dislocations (3) is [11-20] from the [0001] c-axis. The normal direction of the substrate surface of the direction is -3 ° or more and 20 ° or less, and the threading dislocation (3) is in the (1-100) plane,
Further, the impurity concentration of the epitaxial film (2) is made lower than the impurity concentration of the silicon carbide single crystal substrate (1), and the impurity concentration of the epitaxial film (2) is 1 × 10 17 cm −3 or less. A silicon carbide single crystal epitaxial wafer characterized by being made.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013200233A JP5884804B2 (en) | 2013-09-26 | 2013-09-26 | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013200233A JP5884804B2 (en) | 2013-09-26 | 2013-09-26 | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011139484A Division JP2011236124A (en) | 2011-06-23 | 2011-06-23 | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015222940A Division JP2016052994A (en) | 2015-11-13 | 2015-11-13 | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014031313A JP2014031313A (en) | 2014-02-20 |
JP5884804B2 true JP5884804B2 (en) | 2016-03-15 |
Family
ID=50281453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013200233A Active JP5884804B2 (en) | 2013-09-26 | 2013-09-26 | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5884804B2 (en) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125905A (en) * | 1996-10-17 | 1998-05-15 | Denso Corp | Semiconductor substrate, and method for correcting warping of semiconductor substrate |
JP3750622B2 (en) * | 2002-03-22 | 2006-03-01 | 株式会社デンソー | SiC wafer with epitaxial film, manufacturing method thereof, and SiC electronic device |
JP4360085B2 (en) * | 2002-12-25 | 2009-11-11 | 株式会社デンソー | Silicon carbide semiconductor device |
JP2004262709A (en) * | 2003-02-28 | 2004-09-24 | Shikusuon:Kk | GROWTH METHOD FOR SiC SINGLE CRYSTAL |
JP4691989B2 (en) * | 2004-01-27 | 2011-06-01 | 富士電機システムズ株式会社 | Method for manufacturing silicon carbide semiconductor device |
JP5285202B2 (en) * | 2004-03-26 | 2013-09-11 | 一般財団法人電力中央研究所 | Bipolar semiconductor device and manufacturing method thereof |
JP4694144B2 (en) * | 2004-05-14 | 2011-06-08 | 住友電気工業株式会社 | Method for growing SiC single crystal and SiC single crystal grown thereby |
JP4459723B2 (en) * | 2004-06-08 | 2010-04-28 | 株式会社デンソー | Silicon carbide single crystal, silicon carbide substrate and method for manufacturing the same |
JP4408247B2 (en) * | 2004-08-10 | 2010-02-03 | 新日本製鐵株式会社 | Seed crystal for growing silicon carbide single crystal and method for producing silicon carbide single crystal using the same |
JP4603386B2 (en) * | 2005-02-21 | 2010-12-22 | 新日本製鐵株式会社 | Method for producing silicon carbide single crystal |
JP4690906B2 (en) * | 2006-02-21 | 2011-06-01 | 新日本製鐵株式会社 | Seed crystal for growing silicon carbide single crystal, method for producing the same, and method for producing silicon carbide single crystal |
JP4818754B2 (en) * | 2006-03-01 | 2011-11-16 | 新日本製鐵株式会社 | Method for producing silicon carbide single crystal ingot |
JP2007250693A (en) * | 2006-03-14 | 2007-09-27 | Mitsubishi Materials Corp | SiC SUBSTRATE, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE |
JP2008071896A (en) * | 2006-09-13 | 2008-03-27 | Nippon Steel Corp | Metal-insulating film-silicon carbide semiconductor structure |
JP2008094700A (en) * | 2006-09-13 | 2008-04-24 | Nippon Steel Corp | Silicon carbide single-crystal epitaxial wafer and method for producing the same |
EP2126163A2 (en) * | 2007-01-16 | 2009-12-02 | II-VI Incorporated | Guided diameter sic sublimation growth with multi-layer growth guide |
JP4964672B2 (en) * | 2007-05-23 | 2012-07-04 | 新日本製鐵株式会社 | Low resistivity silicon carbide single crystal substrate |
JP2008311541A (en) * | 2007-06-18 | 2008-12-25 | Fuji Electric Device Technology Co Ltd | Manufacturing method of silicon carbide semiconductor substrate |
-
2013
- 2013-09-26 JP JP2013200233A patent/JP5884804B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014031313A (en) | 2014-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010184833A (en) | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer | |
US10995420B2 (en) | Silicon carbide epitaxial substrate and silicon carbide semiconductor device | |
US7391058B2 (en) | Semiconductor devices and methods of making same | |
JP5319628B2 (en) | Nitride semiconductor element and semiconductor optical device | |
US8324631B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP6012841B2 (en) | Method for manufacturing SiC epitaxial wafer | |
KR20120132531A (en) | Epitaxial silicon carbide single-crystal substrate and method for producing the same | |
WO2011093481A1 (en) | Method for producing nitride compound semiconductor substrate, and nitride compound semiconductor free-standing substrate | |
CN102832124A (en) | Method of manufacturing nitride semiconductor device | |
CN104518062A (en) | Method of manufacturing semiconductor light emitting device | |
JP5135708B2 (en) | Group III nitride electronic device and epitaxial substrate | |
JP2019110344A (en) | Nitride semiconductor device and nitride semiconductor substrate | |
US10229977B2 (en) | Nitrogen-containing semiconductor device | |
JP2010076967A (en) | Production method of silicon carbide substrate, and silicon carbide substrate | |
US20200152528A1 (en) | Method of manufacturing sic epitaxial wafer | |
JP6147543B2 (en) | SiC single crystal and method for producing the same | |
JP6133127B2 (en) | SiC single crystal and method for producing the same | |
JP5884804B2 (en) | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer | |
JP2011236124A (en) | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer | |
JP2016052994A (en) | Silicon carbide single crystal substrate and silicon carbide single crystal epitaxial wafer | |
US10253431B2 (en) | Silicon carbide single crystal and method for producing silicon carbide single crystal | |
JP5641029B2 (en) | Group III nitride electronic devices | |
JP2011165962A (en) | Epitaxial growth substrate, semiconductor device, and epitaxial growth method | |
JP2014192246A (en) | Semiconductor substrate and semiconductor element using the same | |
JP2014108916A (en) | Production method of silicon carbide substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5884804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |