JP5875066B2 - ナノドットアレイ板製造方法 - Google Patents

ナノドットアレイ板製造方法 Download PDF

Info

Publication number
JP5875066B2
JP5875066B2 JP2012042168A JP2012042168A JP5875066B2 JP 5875066 B2 JP5875066 B2 JP 5875066B2 JP 2012042168 A JP2012042168 A JP 2012042168A JP 2012042168 A JP2012042168 A JP 2012042168A JP 5875066 B2 JP5875066 B2 JP 5875066B2
Authority
JP
Japan
Prior art keywords
substrate
nanodot
thin film
metal thin
nanodots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012042168A
Other languages
English (en)
Other versions
JP2013176821A (ja
Inventor
雅彦 吉野
雅彦 吉野
貴富喜 山本
貴富喜 山本
晃徳 山中
晃徳 山中
トリオン・デュク・フック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2012042168A priority Critical patent/JP5875066B2/ja
Publication of JP2013176821A publication Critical patent/JP2013176821A/ja
Application granted granted Critical
Publication of JP5875066B2 publication Critical patent/JP5875066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Photovoltaic Devices (AREA)
  • Micromachines (AREA)

Description

本発明はナノドットアレイ板製造方法に関し、特に、アレイ状のナノパターンが配列されるナノドットアレイ板の製造方法に関する。
一般に、平面上に規則的に配置された超微細なドット配置、即ち、ナノドットは、例えば高密度記録媒体、光学素子、人工半導体等の基本構造をなすものである。その効率的な形成方法が、ナノテクノロジ実用化のために要望されている。また、ナノドット形成の低コスト化、且つ高効率化は、例えば太陽光発電効率の向上や、量子ドットによる超格子半導体の開発、大容量の次世代デバイスの開発等に今後不可欠なものである。
従来のナノドットの形成方法としては、フォトリソグラフィ法やEBリソグラフィ法によるものが広く知られている。これらは、基板上にフォトマスクを用いて露光された部分と露光されていない部分からなるパターンを生成し、エッチング等で基板表面にナノドットパターンを形成する技術である。
他の手法としては、自己組織化を利用してナノドットを形成する方法も知られている(例えば特許文献1)。これは、基板上に設けられた、フォトリソグラフィによりパターンニングされた自己組織化材料を、焼鈍することで所望の位置に配置されるナノドットを形成する方法である。
また、規則的に配置されるナノドットを形成する方法として、例えば非特許文献1では、基板上に金属薄膜が形成された基板を、FIB(Focused Ion Beam)加工を用いて金属薄膜及び基板に格子状の溝を形成し、焼鈍することで、金属属膜が表面張力により凝集し、ナノドットを形成する技術が開示されている。
さらに、本願発明者と一部同一発明者の特許文献2では、基板上に形成された金属薄膜に、押し込み工具を用いて微細パターンを形成し焼鈍する技術が開示されている。これは、金属薄膜の溝の部分に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜が分離すると共に金属薄膜が分離後に自己組織化により球状のナノドットが形成されるものである。
特開2005−122820号公報 特開2012−30340号公報
C.H.Linら A method to fabricate 2D nanoparticle arrays Applied Physics A Materials Science & Processing (2010) 98:855−860
しかしながら、上述の従来技術によるナノドットの形成方法は、何れも例えば半導体基板上にナノドットが形成されるものであった。このため、ナノドットを例えば太陽電池セルの受光効率向上やLEDの発光効率向上に用いようとした場合、直接太陽電池セルやLEDの半導体基板上にナノドットを形成する必要があった。したがって、ナノドット形成のための焼鈍時の熱処理等により太陽電池セルやLED側に損傷を与える可能性があった。また、直接基板に形成するものであるため、汎用性も低いものであった。
本発明は、斯かる実情に鑑み、高分子材料等のフィルム上にアレイ状のナノパターンが配置可能なナノドットアレイ板製造方法を提供しようとするものである。
上述した本発明の目的を達成するために、本発明によるナノドットアレイ板製造方法は、基板を提供する過程と、基板上にアレイ状に立体状の複数のナノドットを形成する過程であって、基板と各ナノドットの接触角が90度よりも大きい複数のナノドットを形成する過程と、複数のナノドットが形成される基板上に、各ナノドットが付着し転移する転移板を設ける過程と、転移板にナノドットが付着した状態で転移板を基板から剥離しナノドットアレイ板とする過程と、を具備するものである。
ここで、転移板を設ける過程は、転移板が高分子材料からなり、各ナノドットを包み込むように設けるものである。
また、転移板を設ける過程は、硬化前の高分子材料を基板上に塗布した後、真空チャンバ内で保持することで高分子材料内の気泡を除去した後に硬化させるものである。
また、転移板を設ける過程は、転移板が粘着層を有し、各ナノドットが粘着層に付着するものであっても良い。
また、転移板を基板から剥離しナノドットアレイ板とする過程の後に、基板を洗浄し、基板を提供する過程に再利用しても良い。
また、ナノドットを形成する過程は、基板上に金属薄膜を形成する過程と、形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を、金属薄膜が貫通しない程度に金属薄膜上に押し込み、金属薄膜上に所望の微細パターンの溝を形成する過程と、金属薄膜に溝が形成される基板を、金属薄膜の融点以下の温度で焼鈍する過程であって、金属薄膜の溝の部分に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜が分離すると共に金属薄膜が分離後に自己組織化により球状のナノドットとなる、焼鈍する過程と、を含むものであっても良い。
また、ナノドットを形成する過程は、形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を基板上に押し込み、基板上に所望の微細パターンの溝を形成する過程と、基板に溝が形成される基板上に金属薄膜を形成する過程と、金属薄膜が形成される基板を、金属薄膜の融点以下の温度で焼鈍する過程であって、基板の溝によって溝の部分の金属薄膜に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜が分離すると共に金属薄膜が分離後に自己組織化により球状のナノドットとなる、焼鈍する過程と、を含むものであっても良い。
本発明のナノドットアレイ板製造方法には、高分子材料等のフィルム上にアレイ状のナノパターンが配置可能という利点がある。
図1は、本発明の第1実施例のナノドットアレイ板製造方法を説明するためのフロー図である。 図2は、本発明のナノドットアレイ板製造方法の複数のナノドットを形成する過程の一例を説明するための概略断面図である。 図3は、基板とナノドットの接触角を説明するための拡大断面図である。 図4は、本発明のナノドットアレイ板製造方法の複数のナノドットを形成する過程の他の例を説明するための概略断面図である。
以下、本発明を実施するための形態を図示例と共に説明する。図1は、本発明の第1実施例のナノドットアレイ板製造方法を説明するためのフロー図である。図示の通り、本発明のナノドットアレイ板製造方法は、主に、基板を提供する過程(ステップS1)と、複数のナノドットを形成する過程(ステップS2)と、転移板を設ける過程(ステップS3)と、転移板を基板から剥離する過程(ステップS4)とからなる。以下、このステップの流れに沿って説明する。なお、本明細書中で、ナノドットアレイとは、微細なドット状の塊を配置したものを意味し、ナノドットとは、量子ドットやナノ粒子等、微細なドット状の塊を含む概念である。
まず、基板10を提供する(ステップS1)。基板10は、例えば石英ガラス、水晶ウエハ、サファイア、一般的なガラスが利用可能である。さらに、SiやGe、GaAs等、半導体基板材料を用いることも可能である。本発明により製造されるナノドットアレイ板は、最終的には基板10から剥離されるものであるため、基板自体はどのようなものであっても良い。但し、後に説明するように、ナノドットアレイ板を剥離後、基板を洗浄して再利用することも可能であるため、耐久性や耐洗浄性の高いものが望ましい。
そして、基板10上に、アレイ状に立体状の複数のナノドット50を形成する(ステップ2)。この際、基板10と各ナノドット50の接触角は、90度より大きくなるように形成する。ここで、接触角とは、図3の基板10とナノドット50の拡大図に示されるように、ナノドット50の接線と基板10とのなす角である。接触角が90度より大きいと、ナノドット50の本体に対して基板10との接触面が内側に入り込むようになる。即ち、ナノドット50の上部からみて負角が生ずるように形成すれば良い。
以下、このようなナノドットの形成手法について具体的に説明する。なお、以下の説明では、複数のナノドットを形成する過程として、一部従来技術(上述の特許文献2)を用いているが、本発明はこれに限定されず、上述のような所定のナノドットが形成できる手法であれば、種々の技術を適用可能である。
図2は、本発明のナノドットアレイ板製造方法の複数のナノドットを形成する過程の一例を説明するための概略断面図である。まず、図2(a)に示されるように、基板10上に、金属薄膜20を形成する。金属薄膜20は、例えばスパッタコーティングを用いて形成すれば良い。なお、金属薄膜20の厚さを略一定に制御可能であれば、これに限定されず、例えば真空蒸着、めっき等の方法を用いて金属薄膜を形成しても良い。また、金属薄膜20の材料は、例えばAu、Pt、Ag、Ni、Al、Cu、Fe、Co等の金属元素及びその合金、化合物、有機物等であれば良い。
次に、図2(b)に示されるように、形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を金属薄膜20が貫通しない程度に金属薄膜20上に押し込み、金属薄膜20上に所望の微細パターンの溝を形成する。溝30は、基板10まで達さないように、金属薄膜20が貫通しない程度に基板10の表面近くまで形成される。押し込み工具40は、金属薄膜20が貫通しないように、例えば押圧力制御により押し込み力が制御されれば良い。
そして、図2(c)に示されるように、基板を焼鈍することで球状のナノドットを形成する。具体的には、金属薄膜20に溝30が形成された基板10を、金属薄膜20の融点以下の温度で焼鈍(アニール)する。焼鈍により、金属薄膜20の溝30の部分に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜20が分離すると共に金属薄膜20が分離後に自己組織化により球状のナノドット50となる。即ち、格子状に形成された溝30に沿って金属薄膜20が分裂し、基板10上に所望のパターンに規則的に配置される球状のナノドットが形成される。
ここで、本発明のナノドットアレイ板製造方法において重要な点は、焼鈍の際、基板10と各ナノドット50の接触角が90度より大きくなる条件で焼鈍することである。例えば、基板10にSi基板を用い、金属薄膜20としてAuを用いた場合について具体的に説明する。例えば、5nmの膜厚のAu薄膜に対して、押し込み工具により押し込み力を0.2N〜0.6Nでスクエア状のグリッドパターンを100nmピッチで形成する。その後、600度〜700度で10分間焼鈍する。これにより、接触角が90度よりも大きいナノドット50が基板10上に形成される。
なお、本発明のナノドットアレイ板製造方法において、上述の具体的な焼鈍条件については、単なる一例であり、接触角が90度よりも大きくなる条件で行われれば、上述の具体的な焼鈍条件に限定されるものではない。
ここで、焼鈍条件としては、用いられる基板と金属薄膜の種類に応じて、膜厚や温度等を調整することで決定されれば良い。特に、焼鈍温度が、転移板へのナノドットの転移率を制御するのに効果的である。焼鈍温度が高すぎると、ナノドットがよりフラットとなり得るため、接触角が90度以下になってしまう可能性がある。また、焼鈍温度が高すぎると、基板とナノドットの凝着力も高くなり得るため、転移率が低下する原因にもなる。逆に、焼鈍温度が低すぎると、金属薄膜が十分に球状のナノドットとならない可能性もある。したがって、膜厚や種類に応じて、ナノドットの接触角が90度よりも大きくなるよう、最適な焼鈍条件を決定すれば良い。
次に、図2(d)に示されるように、このような複数のナノドット50が形成された基板10上に、各ナノドット50が付着し転移する転移板60を設ける(ステップS3)。ここで、転移板60は、例えばプラスチックやシリコーン樹脂、PDMS(ポリジメチルシロキサン)等、高分子材料であれば良い。転移板60として高分子材料を、ナノドット50を包み込むように設ける。ここで、包み込むとは、接触角が90度よりも大きくなるように形成されたナノドット50の内側に入り込んだ部分にまで高分子材料が入り込んでいる状態を言う。これは、例えば硬化前に粘度の低い高分子材料を基板上に塗布し、ナノドットを包み込むまで安定させた後に硬化させても良い。また、例えば、硬化前の高分子材料を基板上に塗布した後、真空チャンバ内で保持することで高分子材料内の気泡を除去すると共に、密着性を高めた上で硬化させても良い。
そして、図2(e)に示されるように、転移板60にナノドット50が付着した状態で、転移板60を基板10から剥離する(ステップS4)。これにより、高分子材料かならなるフイルム状のナノドットアレイ板が完成する。
ここで、仮に転移板60がナノドット50の内側まで入り込んでいないような場合では、転移板への転移率が下がってしまう。しかしながら、本発明の第1実施例のナノドットアレイ板製造方法においては、ナノドット50が接触角が90度よりも大きく形成されると共に、転移板60がナノドット50を包み込むように設けられている。したがって、転移板60を剥離する際に、ナノドット50が転移板60側に確実に付着し、基板10から転移板60と共に剥離しやすくなるため、転移板への転移率が大幅に向上する。
また、転移板が、高分子材料のシリコーン樹脂やPDMS等のような、不完全硬化材料の場合、粘着性を有するため、上述の包み込み効果と相まって、より転移率が向上する。
このように、本発明のナノドットアレイ板製造方法によれば、ナノドットを接触角が90度よりも大きくなるように形成しているため、容易に転移板に転移可能となり、非常に簡単にフィルム上にアレイ状のナノパターンが配置可能となる。このようにして製造されたナノドットアレイ板は、発光材料としても期待される。例えば太陽電池セルやLEDの受光面に簡単に貼付することが可能となる。これにより、太陽電池セルの受光効率向上やLEDの発光効率向上を容易に図ることが可能となる。
そして、ナノドットが転移された後の基板は、再利用することも可能である。図1を再度参照すると、同図の破線で示すように、ステップS4の転移板の剥離後、基板を洗浄し、ステップS1の基板を提供する過程に再利用可能である(ステップS5)。本発明ではナノドットは転移板に綺麗に転写されるため、簡単な洗浄のみで再度基板上にナノドットを形成し、これに転移板を設けた上で剥離する過程を繰り返すことで、大量生産も可能である。
なお、上述の例では、複数のナノドットを形成する過程(ステップS2)として、基板上に形成された金属薄膜に押し込み工具を押し込み、所望の微細パターンの溝を形成した上で焼鈍してナノドットを形成する例を説明したが、他の例としては、例えば基板に微細パターンの溝を先に形成しても良い。図4は、本発明のナノドットアレイ板製造方法の複数のナノドットを形成する過程の他の例を説明するための概略断面図である。図中、図2と同一の符号を付した部分は同一物を表しているため、詳説は省略する。図4(a)に示されるように、提供された基板10に対して、形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を押し込み、基板10上に所望の微細パターンの溝30を形成する。次に、溝30が形成される基板10上に金属薄膜20を形成する。そして、金属薄膜20が形成される基板10を、金属薄膜20の融点以下の温度で焼鈍する。この際、基板10の溝30によって溝30の部分の金属薄膜20に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜20が分離すると共に金属薄膜20が分離後に自己組織化により球状のナノドット50となる。
そして、本発明のナノドットアレイ板製造方法においては、ナノドット50の基板10に対する接触角が90度よりも大きくなるような条件下で焼鈍すれば良い。このようにして構成された基板上のナノドット50に対して、図4(d)に示されるように転移板60を設け(図1のステップS3)、図4(e)に示されるように転移板60にナノドット50が付着した状態で転移板60を基板10から剥離する(図1のステップS4)のは、他の例と同様である。このように、本発明のナノドットアレイ板製造方法においては、基板とナノドットの接触角が90度より大きくなるようにナノドットが形成できれば、種々の手法を適用可能である。
上述の例では、特許文献2の例を用いてナノドットを形成する例を説明したが、他の手法であっても勿論構わない。例えば、より一般的なフォトリソグラフィ法やEBリソグラフィ法によるものであっても良いし、エピタキシャル成長を用いて結晶状のナノドットを形成するものであっても良い。即ち、ナノドットは金属薄膜から形成される必要も無く、シリコンやガリウム等の単結晶による立体状のドットであっても良い。これら種々の手法でナノドットを形成するにあたり、基板とナノドットの接触角が90度より大きくなるように形成できれば、本発明に適用可能である。
次に、本発明の第2実施例のナノドットアレイ板製造方法について説明する。第1実施例のナノドットアレイ板製造方法では、転移板を設ける過程で、高分子材料からなる転移板をナノドットを包み込むように設けた例を説明した。本発明の第2実施例のナノドットアレイ板製造方法では、転移板を設ける過程で用いられる転移板が粘着層を有する例である。即ち、転移板を設ける過程は、転移板が粘着層を有し、各ナノドットが粘着層に付着するものである。例えば、転移板としてセロハンテープ等のフィルム状の粘着テープを用いることが可能である。ここで、粘着層は、粘着強度が高いものであっても良いが、本発明のナノドットアレイ板製造方法によるナノドットは基板から剥離されやすい状態で形成されているため、粘着強度が高い必要はない。逆に、粘着強度が高すぎる場合には、基板から剥離しづらくなるため好ましくない。
第2実施例のナノドットアレイ板製造方法においても、基板上に形成される複数のナノドットが、基板との接触角が90度よりも大きくなるように形成されているため、転移板と共にナノドットが基板から剥離しやすくなるので転移率が向上する。
なお、本発明のナノドットアレイ板製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
10 基板
20 金属薄膜
30 溝
40 押し込み工具
50 ナノドット
60 転移板

Claims (7)

  1. アレイ状のナノパターンが配列されるナノドットアレイ板の製造方法であって、該ナノドットアレイ板製造方法は、
    基板を提供する過程と、
    前記基板上に凝着するようにアレイ状に立体状の複数のナノドットを形成する過程であって、基板と各ナノドットの接触角が90度よりも大きくナノドットの本体に対して基板との接触面が内側に入り込みナノドットの上部からみて負角が生ずるように複数のナノドットを形成する過程と、
    前記複数のナノドットが形成される基板上に、各ナノドットが付着し転移する転移板を設ける過程であって、ナノドットの内側に入り込む部分にまで転移板が入り込むように転移板を設ける過程と、
    前記転移板にナノドットが付着した状態で転移板を基板から剥離しナノドットアレイ板とする過程と、
    を具備することを特徴とするナノドットアレイ板製造方法。
  2. 請求項1に記載のナノドットアレイ板製造方法において、前記転移板を設ける過程は、転移板が高分子材料からなり、各ナノドットを包み込むように設けることを特徴とするナノドットアレイ板製造方法。
  3. 請求項2に記載のナノドットアレイ板製造方法において、前記転移板を設ける過程は、硬化前の高分子材料を基板上に塗布した後、真空チャンバ内で保持することで高分子材料内の気泡を除去した後に硬化させることを特徴とするナノドットアレイ板製造方法。
  4. 請求項1に記載のナノドットアレイ板製造方法において、前記転移板を設ける過程は、転移板が粘着層を有し、各ナノドットが粘着層に付着することを特徴とするナノドットアレイ板製造方法。
  5. 請求項1乃至請求項4の何れかに記載のナノドットアレイ板製造方法において、前記転移板を基板から剥離しナノドットアレイ板とする過程の後に、基板を洗浄し、基板を提供する過程に再利用することを特徴とするナノドットアレイ板製造方法。
  6. 請求項1乃至請求項5の何れかに記載のナノドットアレイ板製造方法において、前記ナノドットを形成する過程は、
    前記基板上に金属薄膜を形成する過程と、
    形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を、金属薄膜が貫通しない程度に金属薄膜上に押し込み、金属薄膜上に所望の微細パターンの溝を形成する過程と、
    金属薄膜に溝が形成される基板を、金属薄膜の融点以下の温度で焼鈍する過程であって、金属薄膜の溝の部分に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜が分離すると共に金属薄膜が分離後に自己組織化により球状のナノドットとなる、焼鈍する過程と、
    を含むことを特徴とするナノドットアレイ板製造方法。
  7. 請求項1乃至請求項4の何れかに記載のナノドットアレイ板製造方法において、前記ナノドットを形成する過程は、
    形成すべきナノドットに対応する所望の微細パターン形状を有する押し込み工具を基板上に押し込み、基板上に所望の微細パターンの溝を形成する過程と、
    基板に溝が形成される基板上に金属薄膜を形成する過程と、
    金属薄膜が形成される基板を、金属薄膜の融点以下の温度で焼鈍する過程であって、基板の溝によって溝の部分の金属薄膜に生ずる歪エネルギと表面エネルギが駆動力となり金属薄膜が分離すると共に金属薄膜が分離後に自己組織化により球状のナノドットとなる、焼鈍する過程と、
    を含むことを特徴とするナノドットアレイ板製造方法。
JP2012042168A 2012-02-28 2012-02-28 ナノドットアレイ板製造方法 Expired - Fee Related JP5875066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012042168A JP5875066B2 (ja) 2012-02-28 2012-02-28 ナノドットアレイ板製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012042168A JP5875066B2 (ja) 2012-02-28 2012-02-28 ナノドットアレイ板製造方法

Publications (2)

Publication Number Publication Date
JP2013176821A JP2013176821A (ja) 2013-09-09
JP5875066B2 true JP5875066B2 (ja) 2016-03-02

Family

ID=49269029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012042168A Expired - Fee Related JP5875066B2 (ja) 2012-02-28 2012-02-28 ナノドットアレイ板製造方法

Country Status (1)

Country Link
JP (1) JP5875066B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327185A (ja) * 1992-05-22 1993-12-10 Tanaka Kikinzoku Kogyo Kk フレキシブル回路基板の製造方法
JP2011130844A (ja) * 2009-12-22 2011-07-07 Olympus Corp 血圧センサ、その製造方法及び血圧センサシステム
CN102845134A (zh) * 2010-03-31 2012-12-26 东丽株式会社 转印用施主衬底、器件的制造方法及有机el元件
JP5652817B2 (ja) * 2010-08-03 2015-01-14 国立大学法人東京工業大学 ナノドット形成方法

Also Published As

Publication number Publication date
JP2013176821A (ja) 2013-09-09

Similar Documents

Publication Publication Date Title
US11264536B2 (en) Nanowires or nanopyramids grown on a graphene substrate
JP6238141B2 (ja) 転写可能な半導体構造、デバイス、及びデバイスコンポーネントを作成するための剥離方法
Ryu et al. Technological breakthroughs in chip fabrication, transfer, and color conversion for high‐performance micro‐LED displays
KR101681242B1 (ko) 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드
TWI477666B (zh) 具有微構造的外延結構體的製備方法
JP2006248893A (ja) ナノワイヤー及びその製造方法
JP2013504878A5 (ja) エピタキシャルリフトオフを用いたフレキシブル光起電力デバイスの製造方法、およびエピタキシャル成長に用いる成長用基板の完全性を保持する方法
KR101392941B1 (ko) 나노입자 잉크젯 프린팅을 이용한 나노와이어의 선택적 합성방법
WO2015141620A1 (ja) 薄膜太陽電池の製造方法および薄膜太陽電池
TW201239948A (en) A method for making a substrate with micro-structure
CN104952988B (zh) 发光二极管的制备方法
JP2011100779A (ja) 半導体装置及びその製造方法
CN104952987B (zh) 发光二极管
JP5875066B2 (ja) ナノドットアレイ板製造方法
US8518736B2 (en) Growth and transfer of monolithic horizontal nanowire superstructures onto flexible substrates
CN104254925B (zh) 氧化锌凹凸结构的形成方法及利用其的太阳能电池的制造方法
TWI438144B (zh) 具有奈米微構造基板的製備方法
US10147789B2 (en) Process for fabricating vertically-aligned gallium arsenide semiconductor nanowire array of large area
JP5652817B2 (ja) ナノドット形成方法
JP5540263B2 (ja) 半導体装置及びその製造方法
CN104505343A (zh) 一种制备ZnO纳米栅栏的方法
KR102618807B1 (ko) 반도체 나노막대의 형성방법, 반도체 디바이스 및 그 제조방법
JP2009016562A (ja) 半導体量子ドット素子、半導体量子ドット素子の形成方法および半導体量子ドット素子を利用した半導体レーザ
KR20120111141A (ko) 식각을 이용한 나노 구조의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160113

R150 Certificate of patent or registration of utility model

Ref document number: 5875066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees