JP5867906B2 - Heat treatment method of deliberate pollution wafer - Google Patents

Heat treatment method of deliberate pollution wafer Download PDF

Info

Publication number
JP5867906B2
JP5867906B2 JP2012237143A JP2012237143A JP5867906B2 JP 5867906 B2 JP5867906 B2 JP 5867906B2 JP 2012237143 A JP2012237143 A JP 2012237143A JP 2012237143 A JP2012237143 A JP 2012237143A JP 5867906 B2 JP5867906 B2 JP 5867906B2
Authority
JP
Japan
Prior art keywords
wafer
contamination
heat treatment
dummy
contaminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237143A
Other languages
Japanese (ja)
Other versions
JP2014086690A (en
Inventor
戸部 敏視
敏視 戸部
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to JP2012237143A priority Critical patent/JP5867906B2/en
Publication of JP2014086690A publication Critical patent/JP2014086690A/en
Application granted granted Critical
Publication of JP5867906B2 publication Critical patent/JP5867906B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、高集積デバイスから有害不純物を除去する方法であるゲッタリング技術に関し、特にゲッタリング能力を評価するためにシリコンウェーハを不純物元素で故意汚染させる方法に関する。 The present invention relates to a gettering technique is a method of removing harmful impurities from the highly integrated devices, to a method for especially intentionally contaminate the silicon wafer at an impurity element in order to assess the gettering ability.

半導体集積回路等のデバイスの高密度化、高集積化に伴い、デバイス動作の安定化が頓に望まれてきている。 Density of devices such as semiconductor integrated circuits, with high integration, stabilization of the device operation have been desired needed basis. 特にリーク電流や酸化膜耐圧等の特性値改善は重要な課題である。 Particularly characteristic value improvement, such as leakage current and oxide dielectric breakdown voltage is an important problem.

しかるに半導体集積回路の製造工程において、望まれざる重金属、例えばCu、Fe、Niといった不純物に汚染される可能性が現在においても否定できていない。 However in the manufacturing process of a semiconductor integrated circuit, desired it is forced heavy metals, for example Cu, Fe, may be contaminated with the impurity such as Ni not be denied even now. これらの重金属不純物はシリコン単結晶中に固溶、あるいは析出した状態で、前述のリーク電流や酸化膜耐圧特性を著しく劣化させることが広く知られている。 These heavy metal impurities dissolved in the silicon single crystal, or in precipitated state, is widely known to significantly degrade the leakage current and dielectric breakdown characteristics described above.

これらの重金属不純物を除去する方法であるゲッタリング技術は多岐に渡って世に知られている。 Gettering technology is a method to remove these heavy metal impurities are known world over ranging. そのいずれの方法も、それぞれ異なる特徴を有し、除去可能な元素やその適用可能範囲といったものが存在するため、作製するデバイスの種類やその作製方法によって、最適なゲッタリング技術を持ったウェーハを使用する必要がある。 Any of which methods have different characteristics, due to the presence of things like removable element or its application range, the kind and a manufacturing method of a device for making, a wafer having an optimum gettering technique it is necessary to use.

しかるに、対象とするデバイスやその製造工程を定めても、それだけでは、最適ゲッタリング層を持つウェーハがどれかは判然とせず、事前に何らかの手法でゲッタリング能力を評価して、その使用ウェーハを選定する必要がある。 However, even define a device and the manufacturing process of interest, only that, without the optimum any gettering wafer with layers is ascertained in advance to evaluate the gettering ability in some way, the use wafers it is necessary to select. その評価方法として、汚染が懸念される元素(有害不純物)を故意汚染し、ウェーハ内部に適当に拡散させた後、しかるべき評価を行う方法は、単純ではあるが直接的な知見が得られることから広く行われている。 As the evaluation method, contamination is purposely contaminated elemental (noxious impurities) are concerned, after suitably diffused into the wafer, a method of performing an appropriate evaluation, it simple but obtained a direct knowledge widely performed from.

また、ウェーハ中の不純物汚染に関連した発明として、特許文献1には、ウェーハの金属汚染量の測定方法が開示されている。 Further, as an invention related to impurity contamination during wafer, Patent Document 1, the measurement method of the metal contamination of the wafer is disclosed. その特許文献1の発明は、ホットプレート法により測定対象ウェーハの金属汚染量を測定する方法に関する発明であり、ホットプレート自体が含有している金属によって測定対象ウェーハが汚染されるのを防止するために、測定対象ウェーハとホットプレートの間に別のウェーハを介在させている。 As the invention of Patent Document 1 is an invention relates to a method for measuring the amount of metal contaminants measured wafer by hot plate method, to prevent the measuring object wafer is contaminated by metal hot plate itself contains in, it is interposed another wafer during the measurement target wafer and hot plate.

特開2003−130822号公報 JP 2003-130822 JP

ところで、不純物元素をシリコンウェーハに故意汚染するためには、その不純物元素をシリコンウェーハ中に拡散させる熱処理工程を行う必要がある。 Meanwhile, in order to intentionally contaminate the impurity element into the silicon wafer, it is necessary to perform a heat treatment step for diffusing the impurity element into the silicon wafer. その熱処理工程で不純物元素を拡散させる際には特別な注意を払う必要がある。 Is the time to diffuse the impurity element in the heat treatment process there is a need to pay special attention. 例えば、一度Feの故意汚染、拡散を行った炉は、既にFeで汚染されていることになり、別の清浄なウェーハを投入すれば、自動的にFeで汚染されるため、他の元素を拡散、導入するための炉としては不適切な炉になってしまう。 For example, once Fe intentional contamination furnace was diffusion, it will have been previously contaminated with Fe, if put another clean wafer automatically because it is contaminated with Fe, the other elements diffusion, becomes inadequate furnace as a furnace for the introduction.

これを避けるには、故意汚染ウェーハの熱処理後、何らかの手法で炉の清浄度を回復させれば良い。 To avoid this, after the heat treatment of intentional pollution wafer, it is sufficient to restore the cleanliness of the furnace in some way. 例えば、炉中に何も入れない状態で、1200℃の長時間熱処理を行えば、汚染元素はいずれ昇華して、系外に排出され、清浄度が元へ戻るであろう。 For example, in a state that does not put anything into the furnace, be carried out for a long time heat treatment at 1200 ℃, pollution elements to any sublimation, is discharged to the outside of the system, will cleanliness is returned to the original. また、汚染された炉内の部材を全て清浄な新しい部材へ交換する方法もある。 There is also a method for exchanging member of contaminated furnace to all clean new member. しかし、どちらの方法も時間がかかり、経済的にも不利である。 However, either method is also time consuming and economically disadvantageous.

他にも、方法はある。 Besides, the method is. 例えば、対象元素がFe、Ni、Cuの3種であれば、3つの別の炉をそれぞれ準備する方法である。 For example, the target elements are Fe, Ni, if the three Cu, is a method of preparing three different furnaces, respectively. 汚染濃度を変えて投入したい場合には、また濃度別にそれぞれ炉を準備すればよい。 If you want to put in place a pollution concentration, also may be prepared each furnace by concentration. この手法であれば、目的の元素の汚染は受けるものの、意図しない元素の汚染は受けずに済む。 If this technique, although receiving the contamination of elements of interest, contamination of unintended elements need not receive. しかし、この方法もたくさんの炉を必要とするため、準備する設備が大掛かりなものにならざるを得ない。 However, for this method requires also a lot of the furnace, equipment to prepare is not inevitably to those large-scale.

本発明は、上記問題点に鑑みてなされたもので、目的の不純物元素のみをシリコンウェーハに導入し、目的外の元素はシリコンウェーハに混入させず、かつ炉をできるだけ汚染しない熱処理方法を提供することを課題とする。 The present invention has been made in view of the above problems, the only impurity element of interest is introduced into a silicon wafer, an element outside the object without mixing the silicon wafer, and to provide a heat treatment method which does not only contaminate possible the furnace it is an object of the present invention.

上記課題を解決するために、本発明は、シリコンウェーハ表面に付着させた故意汚染元素を該シリコンウェーハである汚染対象ウェーハ中に拡散させる熱処理を行う方法であって、 In order to solve the above problems, the present invention intentionally contaminated elements adhered to the silicon wafer surface to a method of performing heat treatment to diffuse in the contaminated target wafer is the silicon wafer,
前記汚染対象ウェーハの表裏面を、それぞれ別のシリコンウェーハであるダミーウェーハで、間に隙間を形成して挟み込んだ後、前記熱処理を行うことを特徴とする。 Wherein the front and back surfaces of the contaminated target wafer, dummy wafers is a separate silicon wafer, after sandwiched by forming a gap between, and performing the heat treatment.

本発明によれば、汚染対象ウェーハの表裏面をそれぞれダミーウェーハで挟み込んだ状態で熱処理を行う。 According to the present invention, heat treatment is performed to the front and back surfaces of the contaminated object wafer in a state sandwiched by dummy wafers respectively. このとき、汚染対象ウェーハとダミーウェーハの間には隙間が形成されているので(汚染対象ウェーハとダミーウェーハは直接接触していないので)、炉からダミーウェーハに仮に目的外の元素が混入されたとしても、その目的外の元素が汚染対象ウェーハに混入されるのを抑制できる。 At this time, since the gap between the pollution target wafer and a dummy wafer is formed (since contamination target wafer and a dummy wafer is not in direct contact), if non-target elements in the dummy wafer is mixed from the furnace as can also suppress the the non-target element is mixed into the contaminated target wafer. つまり、汚染対象ウェーハに目的の不純物元素のみを導入できる。 In other words, it can be introduced only impurity element of purpose to pollution target wafer. また、汚染対象ウェーハとダミーウェーハの間に隙間が形成されていることで、汚染対象ウェーハの表面に付着した故意汚染元素がダミーウェーハに転写するのを防止できる。 Further, since the gap is formed between the contaminated target wafer and a dummy wafer, intentionally contaminated elements adhered to the surface of the contaminated target wafer can be prevented from transferring to the dummy wafer. つまり、ダミーウェーハを介して汚染対象ウェーハから炉への汚染も抑制できる。 In other words, it can be suppressed contamination from a contaminated object wafer into the furnace through the dummy wafer.

また、ダミーウェーハの片面又は両面に酸化膜が形成されているのが好ましい。 Further, the one or both sides an oxide film of the dummy wafer is formed is preferable. 酸化膜によりダミーウェーハでの汚染元素の拡散が抑えられるので、炉から汚染対象ウェーハへの汚染及び汚染対象ウェーハから炉への汚染をより一層抑制できる。 Since the diffusion of contaminating elements in the dummy wafer is suppressed by the oxide film can further suppress the contamination of the furnace from contamination and pollution target wafers from the furnace to the contamination target wafer.

また、汚染対象ウェーハとダミーウェーハの間に、シリコンウェーハから作られた小片を挟むことで隙間を形成するのが好ましい。 Between the contamination target wafer and a dummy wafer, it is preferable to form the gap by sandwiching a piece made from a silicon wafer. これによれば、小片は、金属等に比べてクリーンなシリコンウェーハから作られているので、小片から汚染対象ウェーハに不純物が混入してしまうのを防止できる。 According to this, pieces, because they are made from a clean silicon wafer as compared with metal or the like, it is possible to prevent the impurities will be mixed into contaminated target wafer from small pieces.

また、汚染対象ウェーハとダミーウェーハの間の隙間は500μm以上とするのが好ましい。 Further, the gap between the pollution target wafer and a dummy wafer is preferably set to more than 500 [mu] m. 汚染対象ウェーハとダミーウェーハの間隔が狭すぎると、汚染対象ウェーハからダミーウェーハへ、又はダミーウェーハから汚染対象ウェーハへ汚染元素が拡散してしまう可能性がある。 If the interval of the contamination target wafer and a dummy wafer is too narrow, the dummy wafer from contamination target wafer, or contaminating elements from the dummy wafer to contamination target wafer may possibly be diffused. 隙間を500μm以上とすることで、その拡散を効果的に防止できる。 By the gap and over 500 [mu] m, can be effectively prevented its diffusion.

汚染対象ウェーハ1とダミーウェーハ21とが直接接触した例での熱処理実施の形態を示した図である。 And pollution target wafer 1 and the dummy wafer 21 is a diagram showing a configuration of a heat treatment carried out in the example in direct contact. 汚染対象ウェーハ1を、酸化膜22付きのダミーウェーハ24で挟み込んだ例での熱処理実施の形態を示した図である。 Contamination target wafer 1 is a diagram showing a configuration of a heat treatment carried out in Example sandwiched by oxide film 22 with a dummy wafer 24. 本発明の熱処理実施の形態を示した図である。 It is a diagram showing a configuration of a heat treatment practice of the present invention. 汚染対象ウェーハ1の平面図である。 It is a plan view of a contamination target wafer 1. 本発明の熱処理方法の工程を示したフローチャートである。 Is a flowchart showing the steps of the heat treatment method of the present invention.

以下、本発明に係る故意汚染ウェーハの熱処理方法の実施形態を図面を参照しながら説明する。 It will be described below an embodiment of a heat treatment method of intentional contamination wafer according to the present invention with reference to the drawings. 先ず、本発明に想到するに至るまでの考察を説明する。 First, the discussion up to occur to the present invention. 従来、シリコンウェーハを目的の元素で故意汚染する場合、何らかの方法にて表面に元素を塗布し、それをシリコンウェーハ内部に拡散させるために電気炉に投入し、熱処理を行っていた。 Conventionally, when intentionally contaminate silicon wafers in elements of interest, was applied to the element to the surface in some way, it was put into an electric furnace to diffuse in the silicon wafer was subjected to heat treatment. しかし、この方法では、仮に電気炉が既に他の元素で汚染されていれば、その元素によってウェーハが汚染されることになり、目的元素のみをウェーハに導入することは困難である。 However, in this method, if it is assumed contaminated electric furnace already with other elements, results in the wafer is contaminated by the elements, it is difficult to introduce only the target elements on the wafer. また、電気炉が清浄であれば、その炉を故意汚染元素で汚染することになり、次回使用時に熱処理対象ウェーハを汚染することになる。 In addition, if the electric furnace is clean, it will be contaminate the furnace at a deliberately contaminating elements, will contaminate the heat treatment target wafer to be used next time.

これを防ぐために、別のシリコンウェーハ(ダミーウェーハ)で汚染対象ウェーハの両面を挟み込む方法が考えられる。 To prevent this, a method of sandwiching the both sides of the contamination target wafer are contemplated another silicon wafer (dummy wafer). この方法による熱処理実施の形態を図1に示す。 It shows the form of the heat treatment carried out according to the method in FIG. すなわち、この方法では、図1(A)に示すように、汚染対象ウェーハ1の表面にFe等の重金属不純物3(白丸で図示)を塗布した後に、汚染対象ウェーハ1の表裏面をそれぞれダミーウェーハ21で挟み込む。 That is, in this method, as shown in FIG. 1 (A), contaminated object after applying a (shown by white circles) heavy metal impurities 3 Fe or the like on the surface of the wafer 1, respectively dummy wafer front and back surfaces of the contaminated target wafer 1 sandwiched by 21. その後、図1(B)に示すように、ダミーウェーハ21で挟み込まれた状態で汚染対象ウェーハ1の熱処理を行い、重金属不純物3を汚染対象ウェーハ1中に拡散させる。 Thereafter, as shown in FIG. 1 (B), a heat treatment of the contaminated target wafer 1 in a state of being sandwiched by the dummy wafer 21, to diffuse the heavy metal impurities 3 in the contaminated target wafer 1.

図1の方法に関連した先行文献には、上記特許文献1があるが、特許文献1の方法はホットプレートを用いる際を対象にしており、通常のシリコンウェーハを熱処理できるような大型の電気炉は想定の範囲外である。 The prior art related to the method of FIG. 1, there is Patent Document 1, but the method of Patent Document 1 is directed to the case of using a hot plate, a large electric furnace that allows heat treatment of ordinary silicon wafer it is outside the scope of the assumption. また、電気炉を対象にこの文献の手法を適用した場合でも、故意汚染の対象元素、あるいは、炉から受ける目的外の汚染元素のいずれかがダミーウェーハを突き抜けるほど十分な拡散時間があれば、炉からの汚染と炉への汚染の両方を防ぐことはできない。 Further, even when applying the literature electric furnace to subject methods, the subject element deliberately contaminated, or if there is enough diffusion time one of contaminating elements untargeted received from furnace penetrate the dummy wafer, We can not prevent both contamination of pollution and the furnace from the furnace. 図1(B)では、外部(電気炉)からの汚染原子4(黒丸で図示。以下、外因性汚染原子という)がダミーウェーハ21を突き抜けて汚染対象ウェーハ1に混入してしまっている状態を示している。 In FIG. 1 (B), external contamination atom from (electric furnace) 4 (shown by black dots. Hereinafter referred extrinsic contamination atoms) the state is accidentally mixed into the contaminated target wafer 1 penetrates the dummy wafer 21 shows. また、図1(B)では、故意汚染の対象元素である重金属不純物3の一部がダミーウェーハ21側に拡散してしまっている状態を示している。 Further, In FIG. 1 (B), shows a state in which a part of heavy metal impurities 3 which is an element of interest intentional contamination has gone diffuses to the dummy wafer 21 side. つまり、重金属不純物3の汚染対象ウェーハ1への定量故意汚染が阻害されている。 In other words, quantification intentional contamination of the contaminated target wafer 1 of heavy metal impurities 3 is inhibited.

そこで、ダミーウェーハに酸化膜を形成し、図1と同様に汚染対象ウェーハの両面をそのダミーウェーハで挟み込む方法が考えられる。 Therefore, an oxide film is formed on the dummy wafer is considered a method of sandwiching with the dummy wafer on both sides of the contaminated target wafer as in FIG. この方法による熱処理実施の形態を図2に示す。 It shows the form of the heat treatment carried out according to the method in FIG. すなわち、この方法では、図2(A)に示すように、シリコンウェーハ21の両面に酸化膜22を形成し、それらシリコンウェーハ21及び酸化膜22から構成されたダミーウェーハ24(酸化膜付きダミーウェーハ)で汚染対象ウェーハ1を挟み込む。 That is, in this method, as shown in FIG. 2 (A), the oxide film 22 is formed on both surfaces of the silicon wafer 21, the dummy wafer 24 (dummy wafer with an oxide film composed of these silicon wafers 21 and oxide film 22 ) in the sandwich the pollution target wafer 1. その状態で熱処理を行うと、図2(B)に示すように、酸化膜22によって、重金属不純物3や外因性汚染原子4の動きを抑えることができる。 When heat treatment is performed in this state, as shown in FIG. 2 (B), the oxide film 22, it is possible to suppress the movement of heavy metal impurities 3 and extrinsic contamination atom 4. そのため、図1の方法に比べて、重金属不純物3による炉の汚染(汚染対象ウェーハ1から炉への汚染)や、外因性汚染原子4による汚染対象ウェーハ1の汚染(炉から汚染対象ウェーハ1への汚染)を抑えることができる。 Therefore, as compared with the method of FIG. 1, contamination of the furnace by heavy metal impurities 3 (contamination from contaminating the target wafer 1 into the furnace) and, contamination target wafer 1 with exogenous contamination atom 4 contamination (from the furnace to the contamination target wafer 1 of pollution) can be suppressed.

しかし、図2の方法も定量故意汚染を行いながら、炉の清浄度を下げない方法としては不十分である。 However, while also quantitative intentional contamination method 2, it is insufficient as a method which does not reduce the cleanliness of the furnace. なぜなら、炉からの汚染を想定する場合、酸化膜22をも十分突き抜けるほど高い拡散係数を持つ元素、例えばCuならば、そのCuの動きを抑えるには現実的に使用できないほどの厚い酸化膜22が必要となる。 This is because, if the assumed contamination from the furnace, the elements having a high diffusion coefficient as penetrate sufficiently even the oxide film 22, for example if Cu, that can not be practically used for suppressing the movement of the Cu thick oxide film 22 Is required. また、定量故意汚染を実施する観点からは、汚染対象ウェーハ1上の重金属不純物3は、接触しているダミーウェーハ24の酸化膜22側にも付着、拡散し、その量が無視できないことになるため、目的の汚染濃度より薄められてしまうことになるのは明らかである。 Further, from the viewpoint of performing quantitative intentional contamination, heavy metal impurities 3 on pollution target wafer 1 is also attached, diffuse in the oxide film 22 side dummy wafers 24 in contact, so that the amount is not negligible Therefore, it is clear so that would be diluted from contamination concentration of interest.

以上より、ダミーウェーハを汚染対象ウェーハに接触させている限りは、定量故意汚染と炉の汚染防御の2つを両方満足させる方法にはなり得ない。 Thus, as long as contacting the dummy wafer contamination target wafer, can not become a method for both satisfy two of contamination defenses quantitative intentional contamination and the furnace.

以上の考察を経て本発明を想到するに至り、具体的には、ダミーウェーハで汚染対象ウェーハを挟み込む際、そのダミーウェーハと汚染対象ウェーハの間にわずかな隙間を形成して熱処理を行う方法を想到するに至った。 Led to envision the present invention through the above considerations, specifically, when sandwiching the contaminated object wafer in a dummy wafer, a method of performing heat treatment to form a slight gap between the dummy wafer and contamination target wafer This has led to the conceived. 図3は、本発明の熱処理実施の形態であり、図3(A)は汚染対象ウェーハ1をダミーウェーハ24で挟み込みを行っている途中状態を示しており、図3(B)はダミーウェーハ24で挟み込まれた汚染対象ウェーハ1の熱処理を行っている状態を示している。 Figure 3 is a heat treatment embodiment of the present invention, FIG. 3 (A) shows a state midway doing sandwiched contamination target wafer 1 in the dummy wafer 24, FIG. 3 (B) a dummy wafer 24 shows a state in which heat treatment of the contaminated target wafer 1 put between.

図3(A)に示すように、本発明では、表面11に重金属不純物3が塗布されたシリコンウェーハ1を汚染対象ウェーハとして用い、その汚染対象ウェーハ1の表面11及び裏面12をそれぞれダミーウェーハ24で挟み込む。 Figure 3 (A), the the present invention, a silicon wafer 1, heavy metal impurities 3 is applied to the surface 11 as a contamination target wafer, the surface 11 and the dummy wafers 24 back surface 12 each of the contaminated target wafer 1 sandwiched by. このとき、汚染対象ウェーハ1とダミーウェーハ24の間にスペーサ5(小片)を設けて、汚染対象ウェーハ1とダミーウェーハ24の間に隙間6を形成する。 In this case, by providing a spacer 5 (pieces) between the contamination target wafer 1 and the dummy wafer 24, to form a gap 6 between the contaminated target wafer 1 and the dummy wafer 24. つまり、汚染対象ウェーハ1とダミーウェーハ24とを直接接触させないようにする。 In other words, so as not to contact with the contaminated target wafer 1 and the dummy wafer 24 directly. ダミーウェーハ24は、シリコンウェーハ21の両面に酸化膜22が形成されたウェーハである。 The dummy wafer 24 is a wafer of the oxide film 22 is formed on both surfaces of the silicon wafer 21. なお、シリコンウェーハの片面だけに酸化膜が形成されたダミーウェーハを採用しても良い。 It is also possible to employ a dummy wafer having an oxide film formed on only one surface of the silicon wafer. ダミーウェーハ24のサイズは、汚染対象ウェーハ1と同じサイズか汚染対象ウェーハ1よりも若干大きいサイズとする。 The size of the dummy wafer 24 is slightly larger in size than the pollution target wafer 1 the same size as or pollution target wafer 1.

スペーサ5は、そのサイズや材質など目的に合えば何を使用しても良いが、熱処理に用い、定量汚染を行うという目的からは、熱処理時の温度での耐熱性はもちろん、容易に汚染対象ウェーハ1を汚染するような部材は適切ではない。 The spacer 5 may be used to do if someone on the purpose, such as their size and material, but used for the heat treatment, the the purpose of performing quantitative contamination, of course heat resistance at a temperature of the heat treatment, easily contaminated object member so as to contaminate the wafer 1 is not appropriate. したがって、スペーサ5にはシリコンウェーハの破片が好適である。 Thus, the spacer 5 is preferably fragments of the silicon wafer. これにより、熱処理時にスペーサ5が変形するのを防止できるとともに、スペーサ5から汚染対象ウェーハ1への汚染を防止できる。 Thus, it is possible to prevent the spacer 5 is deformed during the heat treatment can prevent contamination from the spacer 5 to contaminate the target wafer 1. また、スペーサ5を介したダミーウェーハ24から汚染対象ウェーハ1への汚染や汚染対象ウェーハ1からダミーウェーハ24への汚染を抑制する観点から、スペーサ5のサイズ(平面視でのスペーサ5の面積)は小さいほうが好ましい。 Furthermore, contamination of the dummy wafer 24 from the viewpoint of suppressing contamination or pollution target wafer 1 from the dummy wafer 24 through the spacer 5 to the contamination target wafer 1, the size of the spacer 5 (the area of ​​the spacers 5 in a plan view) the preferred is better is small. スペーサ5の大きさは例えば数mm から数十mm 程度とされる。 The size of the spacer 5 is set to several tens mm 2 approximately several mm 2, for example.

また、汚染対象ウェーハ1とダミーウェーハ24とが直接接触しないのであれば、スペーサ5の厚さ(隙間6)は小さいほうが好ましい。 Also, if the contamination target wafer 1 and the dummy wafer 24 does not directly contact, the thickness (gap 6) of the spacer 5 should the preferably small. ただし、シリコンウェーハから作られた小片をスペーサ5としていることから、スペーサ5の厚さを小さくするにも限度がある。 However, a small piece made of a silicon wafer since it is the spacer 5, there is a limit to reduce the thickness of the spacer 5. このことを鑑みると、スペーサ5の厚さは500μm以上とするのが好ましい。 In view of this, the thickness of the spacer 5 is preferably not less than 500 [mu] m. この500μmの値は、下記実施例で使用したスペーサ5の厚さ(6インチのシリコンウェーハの厚さ675μm)を元に設定された値(1枚分のシリコンウェーハ相当の厚さ)である。 The value of this 500μm is the thickness of the spacer 5 was used in the following examples are set based on the value (6 inches thick 675μm silicon wafer) (silicon wafer equivalent thickness of one sheet). スペーサ5の厚さを500μm以上とすることで、シリコンウェーハから容易に所望の厚さのスペーサを作ることができる。 The thickness of the spacer 5 With more than 500 [mu] m, it is possible to make the spacers easily desired thickness from a silicon wafer. つまり、スペーサ5の厚さ調整が容易となる。 That is, it becomes easy thickness control of the spacer 5. 一方で、スペーサ5の厚さ(隙間6)が大きすぎると、ダミーウェーハ24を設けることによる効果が薄れてしまい、電気炉内の雰囲気ガスから直接(ダミーウェーハ24を介さないで)外因性汚染原子4が汚染対象ウェーハ1に混入してしまう。 On the other hand, if the thickness of the spacer 5 (clearance 6) is too large, it would fading effect due to the provision of the dummy wafer 24, directly from the atmosphere gas in an electric furnace (not through the dummy wafer 24) exogenous contamination atom 4 will be mixed in the contaminated target wafer 1. また、表面11に塗布された重金属不純物3が電気炉内に拡散してしまう。 Also, heavy metal impurities 3 which is applied to the surface 11 diffuses in an electric furnace. そこで、スペーサ5の厚さは10mm以内とするのが好ましい。 Therefore, the thickness of the spacer 5 is preferably within 10 mm. なお、10mmの値は、インゴットから切り出したライフタイム測定用のサンプルの厚さを想定して設定した値である。 It should be noted that the value of 10mm is a value set by assuming the thickness of the sample for lifetime measurement was cut out from the ingot.

スペーサ5の個数は何個でも良いが、スペーサ5を介した不純物(重金属不純物3、外因性汚染原子4)の混入、転写を抑制する観点からは、スペーサ5の個数は少ないほうが良い。 The number of the spacers 5 may be any number, but an impurity through the spacer 5 (heavy metal impurities 3, extrinsic contamination atom 4) contamination, from the viewpoint of suppressing the transfer, the number of spacers 5 smaller the better. ただし、スペーサ5の個数が少なすぎると、ダミーウェーハ24が不安定となる。 However, if the number of the spacer 5 is too small, dummy wafer 24 becomes unstable. そこで、スペーサ5の個数は片面3個(両面では6個)とするのが好ましい。 Therefore, preferably the number of spacers 5 and three sided (six in two-sided). 図4は、スペーサ5が設置された状態の汚染対象ウェーハ1の平面図を示している。 Figure 4 shows a plan view of a contamination target wafer 1 in a state where the spacer 5 is installed. なお、図4では、汚染対象ウェーハ1の表面11側を示している。 In FIG. 4 shows a surface 11 side of the contaminated target wafer 1. 図4に示すように、3個のスペーサ5を汚染対象ウェーハ1の外周付近を周方向に3等分した位置(厳密に3等分した位置でなくてもよい)に設置することで、汚染対象ウェーハ1とダミーウェーハ24の接触(スペーサ5を介した接触)を最小限に抑えることができるとともに、ダミーウェーハ24を安定させることができる。 As shown in FIG. 4, by installing the three spacers 5 in 3 equally divided positions near the periphery in the circumferential direction of the contaminated target wafer 1 (may not be strictly divided into three parts position), pollution with contact of the target wafer 1 and the dummy wafers 24 (contact via the spacer 5) can be minimized, the dummy wafer 24 can be stabilized.

本発明によれば、汚染対象ウェーハ1とダミーウェーハ24とはスペーサ5を介した接触のみとなり、また雰囲気ガスとの接触はスペーサ5の厚さで調節できるため、雰囲気ガスからの汚染、つまり炉からの汚染をほとんど受けることなく熱処理を実施できる。 According to the present invention, contamination target wafer 1 and the dummy wafer 24 will only contact via a spacer 5, and because the contact with the ambient gas can be adjusted by the thickness of spacer 5, contamination from the atmosphere gas, i.e. furnace contamination from can be carried to a heat treatment with little receive it. つまり、図3(B)に示すように、外因性汚染原子4のほとんどは、酸化膜22付きのダミーウェーハ24で遮断され、外因性汚染原子4の汚染対象ウェーハ1への混入を抑制できる。 That is, as shown in FIG. 3 (B), most of the exogenous contamination atom 4 is blocked by the dummy wafer 24 with an oxide film 22, it can suppress the contamination of the contaminated target wafer 1 exogenous contamination atom 4. また、表面11に塗布した重金属不純物3で炉の雰囲気を経由して炉のチューブを汚染することもない。 Moreover, it does not pollute the furnace tube via the furnace atmosphere in heavy metal impurities 3 was applied to the surface 11. よって、目的の定量故意汚染と炉への汚染防御を両方満足させる熱処理が実施可能となる。 Therefore, heat treatment is feasible to both satisfy the contamination protection to the dosing intentional contamination and the furnace purposes.

次に、本発明の熱処理方法の工程を説明する。 Next, a process of heat treatment method of the present invention. 図5は本発明の熱処理方法の工程を示したフローチャートである。 Figure 5 is a flow chart showing the steps of the heat treatment method of the present invention. 図4を参照して図5の工程を説明すると、先ず、汚染対象とするシリコンウェーハ1(汚染対象ウェーハ)を準備する(S11)。 Describing the process of Figure 5 with reference to FIG. 4, first prepared a silicon wafer 1 (contaminated object wafer) to be contaminated object (S11). 具体的には、ゲッタリング能力(インタナルゲッタリング又はエクスターナルゲッタリング)が備わっており、そのゲッタリング能力を評価するためのシリコンウェーハを汚染対象ウェーハ1として準備する。 Specifically, the gettering capability (inter null gettering or external gettering) is provided, preparing a silicon wafer for evaluation of the gettering ability as pollution target wafer 1.

次に、S11で準備した汚染対象ウェーハ1の表面11に、Fe、Cu、Ni等の重金属不純物3を表面塗布する(S12)。 Next, on the surface 11 of the contaminated target wafer 1 prepared in S11, Fe, Cu, the surface coating heavy metal impurities 3 of Ni or the like (S12). 次に、シリコンウェーハ21の両面又は片面に酸化膜22が形成されたダミーウェーハ24を2つ準備する(S13)。 Next, a dummy wafer 24 which oxide film 22 is formed on both surfaces or one surface of the silicon wafer 21 two prepared (S13). また、シリコンウェーハから作られた小片5(スペーサ)を必要な個数分、準備する(S13)。 The number fraction required pieces made from silicon wafers 5 (spacer), is prepared (S13). 例えば片面3個のスペーサ5を用いる場合には、計6個のスペーサを準備する。 For example, in case of using a single-sided three spacers 5 prepares a total of six spacers.

次に、汚染対象ウェーハ1、スペーサ5及びダミーウェーハ24を図3に示すようにセッティングする(S14)。 Then, contamination target wafer 1, the spacer 5 and the dummy wafer 24 when set as shown in FIG. 3 (S14). すなわち、汚染対象ウェーハ1の表裏面を2つのダミーウェーハ24で挟み込む。 That is, to sandwich the front and rear surfaces of the contaminated target wafer 1 with two dummy wafer 24. このとき、汚染対象ウェーハ1とダミーウェーハ24の間にスペーサ5を設ける。 In this case, provision of the spacers 5 between the contaminated target wafer 1 and the dummy wafer 24. なお、スペーサ5は、汚染対象ウェーハ1やダミーウェーハ24に接着剤等でくっつけるわけでなく、それら汚染対象ウェーハ1、ダミーウェーハ24とスペーサ5との接触面には何も付けないようにする。 Incidentally, the spacer 5 is not necessarily stick with an adhesive or the like to contaminate the target wafer 1 and the dummy wafers 24, they contaminate the target wafer 1, so as not put anything on the contact surface between the dummy wafer 24 and the spacer 5. これにより、接着剤等に含まれた不純物が汚染対象ウェーハ1に混入するのを防止している。 Thus, impurities contained in the adhesive or the like is prevented from being mixed into contaminated target wafer 1.

次に、S14のセッティング状態のまま汚染対象ウェーハ1、スペーサ5及びダミーウェーハ24を電気炉に投入し、その電気炉にて汚染対象ウェーハ1の熱処理を行う(S15)。 Next, while pollution target wafer 1 settings state of S14, to put the spacer 5 and the dummy wafer 24 into an electric furnace, heat treatment contaminating target wafer 1 in the electric furnace (S15). なお、S14のセッティングは電気炉内で行っても良い。 It should be noted that the setting of the S14 may be carried out in an electric furnace. これにより、図3(B)に示すように、表面11に塗布した重金属不純物3が汚染対象ウェーハ1中に拡散される。 Thus, as shown in FIG. 3 (B), heavy metal impurities 3 was applied to the surface 11 is diffused in the contaminated target wafer 1.

以上の工程を経て、重金属不純物3で故意汚染された故意汚染ウェーハ10(図3(B)参照)を得ることができる。 Through the above steps, in heavy metal impurities 3 can be obtained intentionally contaminated wafer 10 which has been intentionally contaminated (see FIG. 3 (B)). その後、その故意汚染ウェーハ10中の重金属不純物3に基づいて、故意汚染ウェーハ10(元の汚染対象ウェーハ1)のゲッタリング能力を評価する。 Then, based on the heavy metal impurities 3 in its intentional contamination wafer 10, to assess the gettering ability of intentional contamination wafer 10 (the original pollution target wafer 1).

以上説明したように、本実施形態によれば、汚染対象ウェーハの表面に塗布した重金属不純物の炉への拡散と、炉から汚染対象ウェーハへの汚染の両方を抑制できるので、異なる種類の不純物の故意汚染を同一の炉で実施できる。 As described above, according to this embodiment, the diffusion into the furnace of heavy metal impurities coated on the surface of the contaminated target wafer, since both contamination from the furnace to the contamination target wafer can be suppressed, different kinds of impurities the deliberate pollution can be carried out in the same furnace.

本発明の効果を確認するために以下の実験を行った。 In order to confirm the effect of the present invention, the following experiment was performed.
(比較例1) (Comparative Example 1)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA)、方位<100>のSiの結晶棒を、通常の引き上げ速度(1.2mm/min)で引き上げた。 By the CZ method, a diameter of 6 inches, the initial oxygen concentration 14 ppma (JEIDA), a crystal rod of Si of orientation <100> was pulled in the normal pulling speed (1.2mm / min). この結晶棒を加工して厚さ675μmの基板ウェーハ(汚染対象ウェーハ)とし、そのまま、Feで汚染されていることが確認されている電気炉で、1000℃で1時間の熱処理を施した。 By processing this crystal bar to a substrate wafer with a thickness of 675 microns (pollution target wafer), as it is, in an electric furnace that is confirmed to be contaminated with Fe, it was subjected to heat treatment for 1 hour at 1000 ° C.. その後、全反射蛍光X線法で基板ウェーハ表面のFe濃度を測定したところ、5.4×10 11 cm −2のFeを検出した。 Thereafter, the measured Fe concentration of the substrate wafer surface by the total reflection fluorescent X-ray method, was detected Fe of 5.4 × 10 11 cm -2. これは、Fe汚染されている炉中の熱処理で、炉から大量のFeの汚染を受けてしまったことを示している。 This is, in the heat treatment in the furnace, which is Fe pollution, it is shown that had received the pollution of large amounts of Fe from the furnace. なお、上記「JEIDA」は、Jaoanese Electronic Industry Development Association(日本電子工業振興協会)の略であり、JEIDAが定めた検量線に基づき酸素濃度を測定したことを示している。 The above "JEIDA" is an abbreviation of Jaoanese Electronic Industry Development Association (Japan Electronic Industry Development Association), it shows that the oxygen concentration was measured based on the calibration curve JEIDA-defined.

(比較例2) (Comparative Example 2)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA)、方位<100>のSiの結晶棒を、通常の引き上げ速度(1.2mm/min)で引き上げた。 By the CZ method, a diameter of 6 inches, the initial oxygen concentration 14 ppma (JEIDA), a crystal rod of Si of orientation <100> was pulled in the normal pulling speed (1.2mm / min). この結晶棒を加工して、1枚を基板ウェーハ(汚染対象ウェーハ)とし、別の2枚のウェーハ両面にそれぞれ200nmの酸化膜を形成したものをダミーウェーハとして、基板ウェーハの両面を挟みこんだ。 By processing this crystal bar, the one with the substrate wafer (pollution target wafer), a material obtained by forming an oxide film of each of 200nm to another two wafers sided as a dummy wafer, is sandwiched on both sides of the substrate wafer . なお、基板ウェーハ、ダミーウェーハの厚さは675μmである。 In addition, the substrate wafer, the thickness of the dummy wafer is 675μm. この3枚のウェーハを直接重ねたまま、Feで汚染されていることが確認されている電気炉で、1000℃で1時間の熱処理を施した。 While overlapping the three wafers directly, in an electric furnace that is confirmed to be contaminated with Fe, it was subjected to heat treatment for 1 hour at 1000 ° C.. その後、全反射蛍光X線法で基板ウェーハ表面のFe濃度を測定したところ、7.0×10 10 cm −2のFeを検出した。 Thereafter, the measured Fe concentration of the substrate wafer surface by the total reflection fluorescent X-ray method, was detected Fe of 7.0 × 10 10 cm -2. これは、比較例1のように、基板ウェーハが完全に炉中に露出していないため、汚染濃度が比較例1より減少したものの、依然としてFe汚染を受けていることを示す。 This is because, as in Comparative Example 1, since the substrate wafer is not completely exposed in the furnace, although contamination concentration was reduced from Comparative Example 1, indicating that still undergoing Fe contamination. これは、まず、ダミーウェーハが汚染され、Fe原子がダミーウェーハを通過、拡散して、やがて、直接接触している基板をもFe汚染したと考えられ、炉からの汚染を完全に防御できたとはいえない。 This, first, a dummy wafer is contaminated, and passed through the Fe atom dummy wafers diffuses, eventually, believed to have Fe contamination of the substrate in direct contact, it could be completely protected contamination from the furnace high-end no.

(実施例1) (Example 1)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA)、方位<100>のSiの結晶棒を、通常の引き上げ速度(1.2mm/min)で引き上げた。 By the CZ method, a diameter of 6 inches, the initial oxygen concentration 14 ppma (JEIDA), a crystal rod of Si of orientation <100> was pulled in the normal pulling speed (1.2mm / min). この結晶棒を加工して、1枚を基板ウェーハ(汚染対象ウェーハ)とし、別の2枚のウェーハ両面にそれぞれ200nmの酸化膜を形成したものをダミーウェーハとして、基板ウェーハの両面を挟みこんだ。 By processing this crystal bar, the one with the substrate wafer (pollution target wafer), a material obtained by forming an oxide film of each of 200nm to another two wafers sided as a dummy wafer, is sandwiched on both sides of the substrate wafer . なお、基板ウェーハ、ダミーウェーハの厚さは675μmである。 In addition, the substrate wafer, the thickness of the dummy wafer is 675μm. この3枚のウェーハを重ねる際、基板ウェーハとダミーウェーハの間に675μm厚で、4×4mm のシリコンウェーハの破片をウェーハ外周部に近い部位に3枚設置し、これをスペーサとした。 When overlaying the three wafers, at 675μm thickness between the substrate wafer and a dummy wafer, debris of the silicon wafer of 4 × 4 mm 2 it was placed three to a site close to the outer periphery of the wafer, which was used as a spacer. 当然、スペーサは基板ウェーハの両側に挟み込んで配置するダミーウェーハ2枚の間に必要なため、合計6枚のスペーサを用いている。 Of course, the spacer because it requires between two dummy wafers to place sandwiched on both sides of the substrate wafer is used a total of six spacers. このようにスペーサを用いて、ダミーウェーハと基板ウェーハが直接接触しないように重ね合わせた3枚のウェーハを、Feで汚染されていることが確認されている電気炉で、1000℃で1時間の熱処理を施した。 Thus by using the spacer, the three wafers dummy wafer and the substrate wafer is superposed so as not to contact directly, in an electric furnace that is confirmed to be contaminated with Fe, for one hour at 1000 ° C. It was subjected to a heat treatment. なお、本実験では、汚染炉からのFe汚染を確認するための実験であるので、基板ウェーハの表面には故意汚染元素を塗布していない。 In the present experiment, since in experiments for confirming the Fe contamination from contaminated furnace, on the surface of the substrate wafer it is not coated with intentionally contaminating elements.

その後、全反射蛍光X線法で基板ウェーハ表面のFe濃度を測定したところ、1.7×10 10 cm −2のFeを検出した。 Thereafter, the measured Fe concentration of the substrate wafer surface by the total reflection fluorescent X-ray method, was detected Fe of 1.7 × 10 10 cm -2. これは、比較例2のように、ダミーウェーハと基板ウェーハが完全に接触してはいないため、ダミーウェーハが炉から受けた汚染が、基板ウェーハへは伝わらなかったことを示し、また、スペーサで空けた隙間が炉の雰囲気と接触していても、その雰囲気からの汚染を受けなかったことを示している。 This is because, as in Comparative Example 2, since the dummy wafer and the substrate wafer is not in full contact, indicate that the dummy wafer contamination received from the furnace, were not transmitted is to the substrate wafer, and in the spacer even gap spaced a is in contact with the furnace atmosphere, shows that did not receive contamination from the atmosphere. このことから、本発明は、目的である定量故意汚染と炉への汚染妨害の両方を満たす熱処理方法であることがわかった。 Therefore, the present invention has been found to be a heat treatment method that satisfies both the contamination disturbance to quantitative intentionally contaminated and the furnace is an object.

(実施例2) (Example 2)
CZ法により、直径6インチ、初期酸素濃度14ppma(JEIDA)、方位<100>のSiの結晶棒を、通常の引き上げ速度(1.2mm/min)で引き上げた。 By the CZ method, a diameter of 6 inches, the initial oxygen concentration 14 ppma (JEIDA), a crystal rod of Si of orientation <100> was pulled in the normal pulling speed (1.2mm / min). この結晶棒を加工して、1枚を基板ウェーハ(汚染対象ウェーハ)とし、別の2枚のウェーハ両面にそれぞれ200nmの酸化膜を形成したものをダミーウェーハとした。 By processing this crystal bar, the one with the substrate wafer (pollution target wafer), and a dummy wafer those forming the oxide film of 200nm respectively to another two wafers sided. この3枚のウェーハのうち、基板ウェーハの表面にFeを1×10 13 cm −2塗布後、これを2枚のダミーウェーハで挟むよう重ねた。 Of the three wafers, after 1 × 10 13 cm -2 is applied to Fe on the surface of the substrate wafer were superposed so as to sandwich it by two dummy wafers. この際、基板ウェーハとダミーウェーハの隙間に675μm厚で、4×4mm のシリコンウェーハの破片をウェーハ外周部に近い部位に3枚設置し、これをスペーサとした。 In this case, at 675μm thickness in the gap of the substrate wafer and a dummy wafer, debris of the silicon wafer of 4 × 4 mm 2 it was placed three to a site close to the outer periphery of the wafer, which was used as a spacer. 当然、スペーサは基板ウェーハの両側に挟み込んで配置するダミーウェーハ2枚の間に必要なため、合計6枚のスペーサを用いている。 Of course, the spacer because it requires between two dummy wafers to place sandwiched on both sides of the substrate wafer is used a total of six spacers. このようにスペーサを用いて、ダミーウェーハと基板ウェーハが直接接触しないように重ね合わせた3枚のウェーハを、Feで汚染されていることが確認されている電気炉で、1000℃で1時間の熱処理(以下、熱処理1と言う)を施した。 Thus by using the spacer, the three wafers dummy wafer and the substrate wafer is superposed so as not to contact directly, in an electric furnace that is confirmed to be contaminated with Fe, for one hour at 1000 ° C. heat treatment (hereinafter referred to as heat treatment 1) was subjected to.

この熱処理1に引き続き、今度は表面がFeで汚染されていない清浄なウェーハを単体で炉中に投入し、1000℃で1時間の熱処理を施した後、全反射蛍光X線法で基板ウェーハ表面のFe濃度を測定したところ、5.4×10 11 cm −2のFeを検出した。 Following this heat treatment 1, after the surface has now is put into a furnace in a clean wafer uncontaminated alone with Fe, it was subjected to heat treatment for 1 hour at 1000 ° C., the substrate wafer surface by the total reflection fluorescent X-ray method When the Fe concentration was measured to detect the Fe of 5.4 × 10 11 cm -2. これは、比較例1に示すように、汚染ウェーハ投入前の汚染濃度と変化がなく、前述のダミーウェーハを用いた熱処理1で炉が汚染されることがなかったことを示す。 This is because, as shown in Comparative Example 1, no change and pollution density before contamination wafer turned indicates that furnace heat treatment 1 using the dummy wafer described above did not become contaminated.

これに対し、比較例1のようにダミーウェーハで挟み込む本方法を用いずに、汚染ウェーハを炉に投入後、続いて、清浄なウェーハを熱処理して、その後の表面Fe濃度を測定した場合は、1.0×10 12 cm −2程度のFeが検出され、汚染ウェーハの投入前(5.4×10 11 cm −2 )よりも汚染濃度が高まったことから、ダミーウェーハによる本方法を用いなければ、炉が確実にFeで汚染されることが示された。 In contrast, without using the method of sandwiching with a dummy wafer as in Comparative Example 1, after turning the contaminated wafers in a furnace and subsequently by heat-treating clean wafer when measured subsequent surface Fe concentration , is detected 1.0 × 10 12 cm -2 order of Fe, since the heightened concentration of contamination than the previous introduction of contaminated wafers (5.4 × 10 11 cm -2) , using the method according to the dummy wafer without showed that the furnace is reliably contaminated with Fe.

なお、本発明は上記実施形態に限定されるものではない。 The present invention is not limited to the above embodiment. 上記形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、かつ同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The above embodiments are examples, have substantially the same configuration as the technical idea described in the claims of the present invention, and which exhibits the same effects, the present invention be any one It is encompassed in the technical scope.

1 汚染対象ウェーハ 24 ダミーウェーハ 22 酸化膜 3 重金属不純物 4 外因性汚染原子 5 スペーサ 6 隙間 10 故意汚染ウェーハ 1 pollution target wafer 24 dummy wafers 22 oxide film 3 heavy metal impurities 4 extrinsic contamination atoms 5 spacer 6 clearance 10 intentionally contaminated wafers

Claims (4)

  1. シリコンウェーハ表面に付着させた故意汚染元素を該シリコンウェーハである汚染対象ウェーハ中に拡散させる熱処理を行う方法であって、 Intentionally contaminated elements adhered to the silicon wafer surface to a method of performing heat treatment to diffuse in the contaminated target wafer is the silicon wafer,
    前記汚染対象ウェーハの表裏面を、それぞれ別のシリコンウェーハであるダミーウェーハで、間に隙間を形成して挟み込んだ後、前記熱処理を行うことを特徴とする故意汚染ウェーハの熱処理方法。 The front and back surfaces of the contaminated target wafer, dummy wafers is a separate silicon wafer, after sandwiched by forming a gap between the heat treatment method of intentional contamination wafer, comprising: performing the heat treatment.
  2. 前記ダミーウェーハの片面又は両面に酸化膜が形成されていることを特徴とする請求項1に記載の故意汚染ウェーハの熱処理方法。 Heat treatment method of intentional contamination wafer according to claim 1, characterized in that one or both sides in the oxide film of the dummy wafer is formed.
  3. 前記汚染対象ウェーハと前記ダミーウェーハの間に、シリコンウェーハから作られた小片を挟むことで前記隙間を形成することを特徴とする請求項1又は2に記載の故意汚染ウェーハの熱処理方法。 Wherein between the contaminated target wafer dummy wafer, a heat treatment method of intentional contamination wafer according to claim 1 or 2, characterized in that forming the gap by sandwiching a piece made from a silicon wafer.
  4. 前記隙間が500μm以上であることを特徴とする請求項1乃至3のいずれか1項に記載の故意汚染ウェーハの熱処理方法。 Heat treatment method of intentional contamination wafer according to any one of claims 1 to 3, wherein the gap is 500μm or more.
JP2012237143A 2012-10-26 2012-10-26 Heat treatment method of deliberate pollution wafer Active JP5867906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012237143A JP5867906B2 (en) 2012-10-26 2012-10-26 Heat treatment method of deliberate pollution wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012237143A JP5867906B2 (en) 2012-10-26 2012-10-26 Heat treatment method of deliberate pollution wafer

Publications (2)

Publication Number Publication Date
JP2014086690A JP2014086690A (en) 2014-05-12
JP5867906B2 true JP5867906B2 (en) 2016-02-24

Family

ID=50789440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237143A Active JP5867906B2 (en) 2012-10-26 2012-10-26 Heat treatment method of deliberate pollution wafer

Country Status (1)

Country Link
JP (1) JP5867906B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786108A (en) * 1993-09-17 1995-03-31 Fujitsu Ltd Impurity removing method for semiconductor substrate
JP4124412B2 (en) * 2001-10-29 2008-07-23 Sumco Techxiv株式会社 Prevention wafer metal contamination device and metal contamination quantity measuring method
US8912083B2 (en) * 2011-01-31 2014-12-16 Nanogram Corporation Silicon substrates with doped surface contacts formed from doped silicon inks and corresponding processes

Also Published As

Publication number Publication date
JP2014086690A (en) 2014-05-12

Similar Documents

Publication Publication Date Title
US7154180B2 (en) Electronic device, method of manufacture of the same, and sputtering target
JP4117001B2 (en) TFT substrate, the sputtering target for the display device, and a display device
KR100698981B1 (en) Semiconductor device and manufacturing method thereof
CN101083269B (en) The thin film transistor substrate and a display device
JPH0620896A (en) Manufacture of semiconductor wafer
CN103493209B (en) The thin film transistor configuration and includes a thin film transistor and a display device of the structure
US20080227245A1 (en) Thin film transistor array panel and a method for manufacturing the same
JP2014199402A (en) Semiconductor device
KR101320229B1 (en) Wiring structure and display apparatus having wiring structure
JP2009010052A (en) Method of manufacturing display device
US20100065847A1 (en) Al alloy film for display device,display device, and sputtering target
JP2017143280A (en) Display device
JP6374562B2 (en) Semiconductor device
JP2009033140A (en) Electrode of aluminum-alloy film with low contact resistance, method of manufacturing the same, and display device
JP5430785B2 (en) Oxide semiconductor film
JP2010073894A (en) Thin-film transistor and method of manufacturing the same
KR20140009565A (en) Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element
KR20030061423A (en) Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element
JP5133469B2 (en) Thin film transistor substrate and a method of manufacturing the liquid crystal display device and a thin film transistor substrate provided therewith
JP2006073580A (en) Silicon epitaxial wafer and its manufacturing method
US7719626B2 (en) Liquid crystal display units with data and/or address lines being formed of copper alloy and method of fabricating the same
WO1998005063A1 (en) Silicon epitaxial wafer and method for manufacturing the same
Riaz et al. Room temperature ferromagnetism in sol–gel deposited un-doped ZnO films
US20080048264A1 (en) Method for forming pattern of stacked film and thin film transistor
US6649427B2 (en) Method for evaluating impurity concentrations in epitaxial susceptors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5867906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151227

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250