JP5839512B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5839512B2
JP5839512B2 JP2014026212A JP2014026212A JP5839512B2 JP 5839512 B2 JP5839512 B2 JP 5839512B2 JP 2014026212 A JP2014026212 A JP 2014026212A JP 2014026212 A JP2014026212 A JP 2014026212A JP 5839512 B2 JP5839512 B2 JP 5839512B2
Authority
JP
Japan
Prior art keywords
control
master
data
decoration
effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014026212A
Other languages
Japanese (ja)
Other versions
JP2014155812A (en
JP2014155812A5 (en
Inventor
雅也 田中
雅也 田中
光一 松橋
光一 松橋
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2014026212A priority Critical patent/JP5839512B2/en
Publication of JP2014155812A publication Critical patent/JP2014155812A/en
Publication of JP2014155812A5 publication Critical patent/JP2014155812A5/ja
Application granted granted Critical
Publication of JP5839512B2 publication Critical patent/JP5839512B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

出装置を制御するための単位制御手段と、位制御手段を統括的に制御する括制御手段とを備え遊技機に関する。 And unit control means for controlling the Starring output device, a game machine and a integrated Batch control unit collectively controls the units of the control unit.
サブ中継基板と電飾基板との間の配線を簡素化することができる遊技機として、トップ電飾領域の中央部に配置されたトップLED中央基板をサブ中継基板とシリアル接続し、トップ電飾領域の右側部に配置されたトップLED右基板及びトップ電飾領域の左側部に配置されたトップLED左基板をトップLED中央基板から分離して配線により接続した構成の遊技機が知られている。これにより、サブ中継基板からトップ電飾領域への配線数を減らして配線を簡素化することができる(例えば、特許文献1参照)。   As a gaming machine that can simplify the wiring between the sub-relay board and the illumination board, the top LED central board arranged in the center of the top illumination area is serially connected to the sub-relay board, and the top illumination A gaming machine having a configuration in which a top LED right substrate disposed on the right side of the region and a top LED left substrate disposed on the left side of the top illumination region are separated from the top LED central substrate and connected by wiring. . Thereby, the number of wirings from the sub relay board to the top illumination area can be reduced to simplify the wiring (for example, see Patent Document 1).
この遊技機では、特許文献1の段落[0066]に記載があるように、トップLED基板にはシリアルパラレル変換回路用ICが搭載され、このシリアルパラレル変換回路用ICの端子A0、A1、A2に接続される電圧によって、トップLED基板のアドレスが設定されるので、全部で8種類のアドレスうちの1つを各々のトップLED基板に設定することができるようになっている。   In this gaming machine, as described in paragraph [0066] of Patent Document 1, a serial LED circuit is mounted on the top LED board, and terminals A0, A1, and A2 of the serial parallel converter circuit IC are mounted on the top LED board. Since the address of the top LED substrate is set according to the voltage to be connected, one of eight types of addresses can be set for each top LED substrate in total.
特開2008−212271号公報JP 2008-212271 A
特許文献1に記載の遊技機は、統括制御手段と単位制御手段とを接続する接続線の数を削減することができなかったThe gaming machine described in Patent Document 1 cannot reduce the number of connection lines connecting the overall control unit and the unit control unit .
本発明は、括制御手段と位制御手段とを接続する接続線の数を削減することのできる遊技機を提供することを目的とする。 The present invention aims to provide a game machine capable of reducing the number of connection lines connecting the integrated Batch control means and units of the control unit.
本発明は、技の演出を行う演出装置を制御するための単位制御手段と、前記単位制御手段を統括的に制御する統括制御手段と、を備え、前記単位制御手段と前記統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、該ハーネスは、前記統括制御手段から前記単位制御手段へデータを伝達するデータ線と、前記単位制御手段に電源電圧を供給する電源線と、を含み、前記統括制御手段が前記単位制御手段に伝達するデータには、前記演出装置の演出態様に関する制御情報と、前記単位制御手段が前記演出装置の演出態様を反映させるタイミングを規定する反映規定情報が含まれ、前記単位制御手段は、前記ハーネスを構成する電源線からの電源供給が開始されると当該単位制御手段自身の初期化を行い、前記統括制御手段から送信される反映規定情報に規定されるタイミングで、前記演出装置の演出態様を前記制御情報に対応する演出態様に反映し、遊技の演出に係る制御を行う演出制御手段を、前記単位制御手段を統括的に制御する統括制御手段として構成するようにしたことを特徴とする。 The present invention includes a unit control means for controlling the performance apparatus for performing an effect of Yu technique, the integrated control unit that performs overall control of the prior SL-unit control unit, and the integrated control and pre-Symbol-unit control unit Are connected to each other via a connector by a harness formed by integrating a plurality of connection lines, and the harness transmits data to the unit control unit from the overall control unit and the unit control unit. A data line including a power line for supplying a power supply voltage, and the data transmitted by the overall control unit to the unit control unit includes control information relating to the rendering mode of the rendering device and the rendering mode of the rendering device by the unit control unit. contains reflect definition information that defines the timing to reflect, said unit control means, when the power supply from the power lines constituting the harness starts the unit control means itself initializing There, at the timing defined in the reflected definition information transmitted from the integrated control unit, reflecting the representation embodiment of the performance apparatus to effect manner corresponding to the control information, presentation control means for performing control relating to the effect of the game Is configured as an overall control means for overall control of the unit control means .
発明によれば、統括制御手段と単位制御手段とを接続する接続線の数を削減することのできる遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of reducing the number of connection lines connecting the overall control unit and the unit control unit.
本発明の第1の実施の形態の遊技機の説明図である。It is explanatory drawing of the game machine of the 1st Embodiment of this invention. 本発明の第1の実施の形態の遊技盤の正面図である。It is a front view of the game board of a 1st embodiment of the present invention. 本発明の第1の実施の形態のセンターケースの分解斜視図である。It is a disassembled perspective view of the center case of the 1st Embodiment of this invention. 本発明の第1の実施の形態の可動演出装置が動作する前の状態を示す図である。It is a figure which shows the state before the movable production apparatus of the 1st Embodiment of this invention operate | moves. 本発明の第1の実施の形態の可動演出装置が動作し、第1演出ユニット及び第2演出ユニットが動作した結果、当接部にて当接している状態を示す図である。It is a figure which shows the state which contact | abutted in the contact part as a result of the movable production | presentation apparatus of the 1st Embodiment of this invention operating | moving and operating the 1st presentation unit and the 2nd presentation unit. 本発明の第1の実施の形態の第1演出部材の分解斜視図である。It is a disassembled perspective view of the 1st production member of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第2演出部材の分解斜視図である。It is a disassembled perspective view of the 2nd production member of the 1st Embodiment of this invention. 本発明の第1の実施の形態の遊技機の配線を説明する図である。It is a figure explaining wiring of the game machine of a 1st embodiment of the present invention. 本発明の第1の実施の形態の遊技機の構成を示すブロック図である。It is a block diagram which shows the structure of the game machine of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御装置の構成を示すブロック図である。It is a block diagram which shows the structure of the presentation control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御装置に備えられた第1マスタICと遊技盤に備えられた演出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the 1st master IC with which the presentation control apparatus of the 1st Embodiment of this invention was equipped, and the presentation apparatus with which the game board was equipped. 本発明の第1の実施の形態の演出制御装置に備えられた第2マスタICと前面枠に備えられた演出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the 2nd master IC with which the presentation control apparatus of the 1st Embodiment of this invention was equipped, and the presentation apparatus with which the front frame was equipped. 本発明の第1の実施の形態の遊技盤の構成を示す図である。It is a figure which shows the structure of the game board of the 1st Embodiment of this invention. 本発明の第1の実施の形態の前面枠の構成を示す図である。It is a figure which shows the structure of the front frame of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御装置と遊技盤に含まれる中継基板及び装飾制御装置の接続状態を説明する図である。It is a figure explaining the connection state of the production | generation control apparatus of the 1st Embodiment of this invention, the relay board | substrate contained in a game board, and a decoration control apparatus. 本発明の第1の実施の形態の演出制御装置と前面枠に含まれる簡易中継基板及び装飾制御装置の接続状態を説明する図である。It is a figure explaining the connection state of the presentation control apparatus of the 1st Embodiment of this invention, the simple relay board | substrate contained in a front frame, and a decoration control apparatus. 本発明の第1の実施の形態の装飾制御装置のブロック図である。It is a block diagram of the decoration control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態のI2CI/Oエクスパンダの構成を示すブロック図である。It is a block diagram showing a configuration of a first embodiment of the I 2 CI / O expander of the present invention. 本発明の第1の実施の形態の装飾装置を制御する装飾制御装置のI2CI/Oエクスパンダ周辺の回路図である。It is a circuit diagram around the I 2 CI / O expander of the decoration control device that controls the decoration device of the first embodiment of the present invention. 本発明の第1の実施の形態の装飾制御装置のI2CI/Oエクスパンダ周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。It is a circuit diagram around the I 2 CI / O expander of the decoration control device of the first exemplary embodiment of the present invention, and shows a case where a motor and a solenoid are controlled. 本発明の第1の実施の形態の装飾制御装置(中継基板、簡易中継基板を含む)の入出力に関する接続線の回路図である。It is a circuit diagram of the connection line regarding the input / output of the decoration control device (including the relay board and the simple relay board) of the first embodiment of the present invention. 本発明の第1の実施の形態の演出制御装置から装飾制御装置に出力されるデータに含まれるスレーブアドレスの説明図である。It is explanatory drawing of the slave address contained in the data output to the decoration control apparatus from the presentation control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態のI2CI/Oエクスパンダアドレステーブルの説明図である。It is an explanatory view of I 2 CI / O expander address table according to the first embodiment of the present invention. 本発明の第1の実施の形態のI2CI/Oエクスパンダに備えられる出力設定レジスタに割り当てられたワークレジスタを説明するための図である。It is a diagram for explaining a first embodiment of the I 2 CI / O Aix work register assigned to the output setting register provided in expander of the present invention. 本発明の第1の実施の形態のマスタICが接続線SDA及び接続線SCLを介してデータを出力するスタート条件及びストップ条件の説明図である。It is explanatory drawing of the start condition and stop condition which the master IC of the 1st Embodiment of this invention outputs data via the connection line SDA and the connection line SCL. 本発明の第1の実施の形態のマスタICから出力されたデータが入力された装飾制御装置が返答信号を出力するタイミングチャートである。It is a timing chart which the decoration control apparatus into which the data output from the master IC of the 1st Embodiment of this invention was input outputs a response signal. 本発明の第1の実施の形態のマスタICが演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。It is a timing chart of the signal level of the connection line SDA and the connection line SCL when the master IC according to the first embodiment of the present invention outputs effect control data. 本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタICとI2CI/Oエクスパンダとの間で送受信されるデータのフォーマットを説明する図である。When the master IC according to the first embodiment of the present invention specifies the individual address of the slave and sets the effect control data in the decoration control device, transmission / reception is performed between the master IC and the I 2 CI / O expander. It is a figure explaining the format of data to be performed. 本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタICとI2CI/Oエクスパンダとの間で送受信される演出制御データに具体的な数値を適用した図である。When the master IC according to the first embodiment of the present invention specifies the individual address of the slave and sets the effect control data in the decoration control device, transmission / reception is performed between the master IC and the I 2 CI / O expander. It is the figure which applied the specific numerical value to the production control data to be performed. 本発明の第1の実施の形態のマスタICの演出制御データを送信する順序を説明する図である。It is a figure explaining the order which transmits the production | presentation control data of the master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態のマスタICがI2CI/Oエクスパンダを初期化する場合に、マスタICからI2CI/Oエクスパンダに送信される初期化指示データのフォーマットを説明する図である。When the first embodiment of the master IC of the present invention initializes the I 2 CI / O expander, describing the format of the initialization instruction data transmitted to the I 2 CI / O expander from the master IC FIG. 本発明の第1の実施の形態の第1マスタICの異常判定テーブルを説明する図である。It is a figure explaining the abnormality determination table of the 1st master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第2マスタICの異常判定テーブルを説明する図である。It is a figure explaining the abnormality determination table of the 2nd master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態の各装飾制御装置(スレーブ)を初期化(リセット)時にCPUとマスタIC(第1マスタIC又は第2マスタIC)との間で送受信される情報を説明する図である。Information transmitted / received between the CPU and the master IC (first master IC or second master IC) when each decoration control device (slave) according to the first embodiment of the present invention is initialized (reset) will be described. FIG. 本発明の第1の実施の形態の各装飾制御装置(スレーブ)に演出制御データを送信する際にCPUとマスタIC(第1マスタIC又は第2マスタIC)との間で送受信される情報を説明する図である。Information transmitted and received between the CPU and the master IC (the first master IC or the second master IC) when transmitting the effect control data to each decoration control device (slave) according to the first embodiment of the present invention. It is a figure explaining. 本発明の第1の実施の形態の演出制御装置からマスタIC(第1マスタIC又は第2マスタIC)に演出制御データを送信する段階を説明する図である。It is a figure explaining the step which transmits production | presentation control data to the master IC (1st master IC or 2nd master IC) from the production | presentation control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御装置による処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process by the presentation control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第1マスタIC側スレーブ初期化開始処理及び第2マスタIC側スレーブ初期化開始処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the 1st master IC side slave initialization start process and 2nd master IC side slave initialization start process of the 1st Embodiment of this invention. 本発明の第1の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the slave output start process of the 1st Embodiment of this invention. 本発明の第1の実施の形態のスレーブ出力データ編集処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the slave output data edit process of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第1マスタIC及び第2マスタICによる送信中断割込み発生時の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process at the time of transmission interruption interruption | occurrence | production by the 1st master IC and 2nd master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態の第1マスタIC及び第2マスタICによるタイムアウト割込み発生時の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process at the time of the time-out interruption generation | occurrence | production by the 1st master IC and the 2nd master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the transmission resumption process of the initialization instruction | indication data of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the transmission resumption process of the production control data of the 1st Embodiment of this invention. 本発明の第1の実施の形態のマスタICによるデータ送信処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the data transmission process by the master IC of the 1st Embodiment of this invention. 本発明の第1の実施の形態のアドレス認識処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the address recognition process of the 1st Embodiment of this invention. 本発明の第1の実施の形態のバイト単位データ送信処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the byte unit data transmission process of the 1st Embodiment of this invention. 本発明の第1の実施の形態の演出制御装置のVDP割込み時にCPUからの指示によって各マスタICによる処理が並列して実行される状態を示すタイミングチャートである。It is a timing chart which shows the state in which the process by each master IC is performed in parallel by the instruction | indication from CPU at the time of VDP interruption of the presentation control apparatus of the 1st Embodiment of this invention. 本発明の第1の実施の形態における装飾制御装置及び装飾装置の接続例を示す図であり、8セット分のLEDを2つの装飾制御装置によって制御する構成を示す図である。It is a figure which shows the example of a connection of the decoration control apparatus and decoration apparatus in the 1st Embodiment of this invention, and is a figure which shows the structure which controls LED for 8 sets by two decoration control apparatuses. 本発明の第1の実施の形態における装飾制御装置がデータを受信し、演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点で受信したデータを反映させる場合について説明する図である。It is a figure which shows the timing which the decoration control apparatus in the 1st Embodiment of this invention receives data, and controls a production | presentation apparatus, and is a figure explaining the case where the data received at the time of outputting a stop condition are reflected. is there. 本発明の第2の実施の形態のマスタIC(汎用マスタIC)が、CPUからの指令を待機している状態にて、接続線SCL及びSDAにて、スタートコンディションを検出した場合に実行する処理の手順を示すフローチャートである。Process executed when master IC (general-purpose master IC) according to the second embodiment of the present invention detects a start condition on connection lines SCL and SDA while waiting for a command from the CPU. It is a flowchart which shows the procedure of. 本発明の第2の実施の形態のアドレス認識処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the address recognition process of the 2nd Embodiment of this invention. 本発明の第2の実施の形態で使用される汎用マスタICが複数個接続されたネットワークにおいて、複数の汎用マスタICが同時にデータ線上へ送信先のアドレスを指定するデータを出力したためにバス上で衝突が発生した様子を示す図である。In a network in which a plurality of general-purpose master ICs used in the second embodiment of the present invention are connected, a plurality of general-purpose master ICs simultaneously output data designating a destination address on the data line on the bus. It is a figure which shows a mode that the collision generate | occur | produced. 本発明の第2の実施の形態で使用される汎用マスタICがシングルマスタ方式の環境でデータ線上へ送信先のアドレスを指定するデータを出力している最中にノイズが発生したためにマスタがスレーブとして機能してしまった状態を示す図である。Since the general-purpose master IC used in the second embodiment of the present invention is outputting data designating the address of the transmission destination on the data line in the single master system environment, the master is the slave. It is a figure which shows the state which has functioned as. 本発明の第3の実施の形態の遊技演出グループに対応する異常判定テーブルを説明する図である。It is a figure explaining the abnormality determination table corresponding to the game effect group of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の信頼度報知グループに対応する異常判定テーブルを説明する図である。It is a figure explaining the abnormality determination table corresponding to the reliability alerting | reporting group of the 3rd Embodiment of this invention. 本発明の第3の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the slave output start process of the 3rd Embodiment of this invention. 本発明の第3の実施の形態の信頼度報知を行う装飾装置を制御する装飾制御装置に対する演出制御データの送信再開処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the transmission resumption process of the presentation control data with respect to the decoration control apparatus which controls the decoration apparatus which performs the reliability notification of the 3rd Embodiment of this invention. 本発明の第4の実施の形態における装飾制御装置及び装飾装置の接続例を示す図であり、5セット分のLEDを1つの装飾制御装置によって制御する構成を示す図である。It is a figure which shows the example of a connection of the decoration control apparatus and decoration apparatus in the 4th Embodiment of this invention, and is a figure which shows the structure which controls LED for 5 sets by one decoration control apparatus. 本発明の第4の実施の形態における装飾制御装置がデータを受信し、演出装置を制御するタイミングを示す図であり、ACKを出力した時点で受信したデータを反映させる場合について説明する図である。It is a figure which shows the timing which the decoration control apparatus in the 4th Embodiment of this invention receives data, and controls an effect apparatus, and is a figure explaining the case where the data received at the time of outputting ACK are reflected. .
以下、本発明の実施の形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図1は、本発明の第1の実施の形態の遊技機1の説明図である。
(First embodiment)
FIG. 1 is an explanatory diagram of the gaming machine 1 according to the first embodiment of this invention.
遊技機1の前面枠(遊技枠)3は、本体枠(外枠)2にヒンジ4を介して、遊技機1の前面に開閉回動可能に組み付けられる。前面枠3の表側には、遊技盤10(図2参照)が収装される。また、前面枠3には、遊技盤10の前面を覆うカバーガラス(透明部材)を備えたガラス枠18が取り付けられている。   A front frame (game frame) 3 of the gaming machine 1 is assembled to the main body frame (outer frame) 2 via a hinge 4 so as to be openable and closable on the front surface of the gaming machine 1. A game board 10 (see FIG. 2) is accommodated on the front side of the front frame 3. Further, a glass frame 18 having a cover glass (transparent member) covering the front surface of the game board 10 is attached to the front frame 3.
ガラス枠18のカバーガラスの周囲には、装飾光が発光される装飾部材9a、9bが備えられている。装飾部材9a、9bの内部にはランプやLED等からなる装飾装置が備えられている。装飾装置を所定の発光態様によって発光させることによって、装飾部材9a、9bが所定の発光態様によって発光する。   Around the cover glass of the glass frame 18, decoration members 9 a and 9 b that emit decoration light are provided. The decoration members 9a and 9b are provided with a decoration device composed of a lamp, an LED, or the like. By causing the decoration device to emit light in a predetermined light emission mode, the decoration members 9a and 9b emit light in a predetermined light emission mode.
ガラス枠18の左右には、音響(例えば、効果音)を発するスピーカ30が備えられている。また、ガラス枠18の上方には照明ユニット11が備えられている。   Speakers 30 that emit sound (for example, sound effects) are provided on the left and right sides of the glass frame 18. An illumination unit 11 is provided above the glass frame 18.
照明ユニット11には、第1可動式照明13及び第2可動式照明14が左右に配置されている。第1可動式照明13及び第2可動式照明14には、LEDなどの照明部材の他に、照明駆動第1モータ(MOT)13a及び照明駆動第2モータ(MOT)14aが備えられており、演出内容に応じて動作するように制御される。   In the illumination unit 11, a first movable illumination 13 and a second movable illumination 14 are arranged on the left and right. The first movable illumination 13 and the second movable illumination 14 include an illumination drive first motor (MOT) 13a and an illumination drive second motor (MOT) 14a in addition to an illumination member such as an LED. It is controlled so as to operate according to the contents of the production.
照明ユニット11の右下方には、遊技機1において異常が発生したことを報知するための異常報知LED29が備えられている。   An abnormality notification LED 29 for notifying that an abnormality has occurred in the gaming machine 1 is provided at the lower right of the lighting unit 11.
前面枠3の下部の開閉パネル20には図示しない打球発射装置に遊技球を供給する上皿が、固定パネル22には下皿23及び打球発射装置の操作部24等が備えられる。下皿23には、下皿23に貯まった遊技球を排出するための下皿球抜き機構16が備えられる。前面枠3下部右側には、ガラス枠18を施錠するための鍵25が備えられている。   The open / close panel 20 below the front frame 3 is provided with an upper plate for supplying a game ball to a ball hitting device (not shown), and the fixed panel 22 is provided with a lower plate 23 and an operation unit 24 of the ball hitting device. The lower tray 23 is provided with a lower tray ball removing mechanism 16 for discharging the game balls stored in the lower tray 23. A key 25 for locking the glass frame 18 is provided on the lower right side of the front frame 3.
また、遊技者が操作部24を回動操作することによって、打球発射装置は、上皿21から供給される遊技球を発射する。   Further, when the player turns the operation unit 24, the hitting ball launching device launches a game ball supplied from the upper plate 21.
また、上皿21の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン17が備えられている。遊技者が演出ボタン17を操作することによって、遊技盤10に設けられた表示装置53(図2参照)における特図変動表示ゲームの演出内容を選択して、表示装置53における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。   In addition, the upper edge portion of the upper plate 21 is provided with an effect button 17 for receiving an operation input from the player. When the player operates the effect button 17, the effect content of the special figure variation display game on the display device 53 (see FIG. 2) provided on the game board 10 is selected, and the special figure variation display game on the display device 53 is selected. In addition, it is possible to perform an effect in which the player's operation is intervened.
特図変動表示ゲームは、発射された遊技球が遊技盤10に備わる始動口36(図2参照)に入賞した場合に開始される。特図変動表示ゲームでは、表示装置53において複数の識別情報が変動表示する。そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が特定の結果態様である場合に、遊技機1の状態が遊技者に有利な状態(特典が付与される状態)である特別遊技状態に遷移する。   The special figure variation display game is started when the launched game ball wins a start opening 36 (see FIG. 2) provided in the game board 10. In the special figure fluctuation display game, a plurality of pieces of identification information are variably displayed on the display device 53. Then, when the identification information that has been variably displayed is stopped and the result mode of the stopped identification information is a specific result mode, the state of the gaming machine 1 is advantageous to the player (a state where a privilege is granted) Transition to a special gaming state.
上皿21の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン26、及び、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボタン27が設けられている。さらに、これらの球貸ボタン26と排出ボタン27との間には、プリペイドカードの残高を表示する残高表示部28が設けられる。   In the upper right portion of the upper plate 21, a ball lending button 26 that is operated when a player borrows a game ball and a discharge button 27 that is operated to discharge a prepaid card from a card unit (not shown) are provided. . Further, a balance display unit 28 for displaying the balance of the prepaid card is provided between the ball lending button 26 and the discharge button 27.
図2は、本発明の第1の実施の形態の遊技盤10の正面図である。   FIG. 2 is a front view of the game board 10 according to the first embodiment of this invention.
図1に示す遊技機1は、内部の遊技領域10a内に遊技球を発射して(弾球して)遊技を行うもので、ガラス枠18のカバーガラスの奥側には、遊技領域10aを構成する遊技盤10が設置されている。   The gaming machine 1 shown in FIG. 1 fires a game ball in an internal game area 10a (bounces it) to play a game, and a game area 10a is provided on the back side of the cover glass of the glass frame 18. The game board 10 which comprises is installed.
遊技盤10は、各種部材の取付ベースとなる平板状の遊技盤本体10b(木製又は合成樹脂製)を備え、該遊技盤本体10bの前面にガイドレール32で囲まれた遊技領域10aを有している。また、遊技盤本体10bの前面であってガイドレール32の外側には、前面構成部材33が取り付けられている。そして、このガイドレール32で囲まれた遊技領域10a内に発射装置から遊技球(打球;遊技媒体)を発射して遊技を行う。   The game board 10 includes a flat game board main body 10b (made of wood or synthetic resin) serving as a mounting base for various members, and has a game area 10a surrounded by a guide rail 32 on the front surface of the game board main body 10b. ing. A front component 33 is attached to the front surface of the game board main body 10 b and outside the guide rail 32. Then, a game ball (hit ball; game medium) is launched from the launching device into the game area 10a surrounded by the guide rail 32 to play a game.
遊技領域10aの略中央には、特図変動表示ゲームの表示領域となる窓部52を形成するセンターケース51が取り付けられている。センターケース51に形成された窓部52の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出表示装置としての表示装置53が配される。表示装置53は、例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部53aがセンターケース51の窓部52を介して遊技盤10の前面側から視認可能となるように配されている。なお、表示装置53は、液晶ディスプレイを備えるものに限らず、EL、CRT等のディスプレイを備えるものであってもよい。   A center case 51 that forms a window 52 serving as a display area for a special figure variation display game is attached to the approximate center of the game area 10a. Behind the window 52 formed in the center case 51, a display device 53 is arranged as an effect display device capable of executing an effect of a special figure variable display game that displays a plurality of identification information in a variable manner. The display device 53 includes, for example, a liquid crystal display, and is arranged so that a display portion 53 a whose display contents can be changed is visible from the front side of the game board 10 through the window portion 52 of the center case 51. Note that the display device 53 is not limited to a device including a liquid crystal display, and may include a display such as an EL or a CRT.
また、センターケース51の上部には、大当たりの可能性(信頼度)を報知する信頼度報知装置15が備えられる。信頼度報知装置15には、複数色のLED(例えば、赤、青、緑の3色のLED)が備えられており、信頼度に応じた色及び態様で発光するように制御される。   In addition, a reliability notification device 15 that notifies the possibility of jackpot (reliability) is provided on the upper portion of the center case 51. The reliability notification device 15 includes LEDs of a plurality of colors (for example, LEDs of three colors of red, blue, and green) and is controlled to emit light in a color and manner according to the reliability.
さらに、センターケース51の左部には、遊技球が流下可能な球導入路(ワープ流路)50が設けられ、遊技領域10aに向けて入口50aが開放した状態で開設されている。球導入路50は、センターケース51の内部に連通しており、入口50aから流入した遊技球は、センターケース51の裏側を通過して、ユニット側ステージ部49b上に排出される。さらに、ユニット側ステージ部49b上で転動した遊技球が当該ユニット側ステージ部49bの下方に配置されたベース側ステージ部49a上に流下できるように構成されている。   Further, a ball introduction path (warp flow path) 50 through which a game ball can flow down is provided on the left portion of the center case 51, and is opened with the entrance 50a open toward the game area 10a. The ball introduction path 50 communicates with the inside of the center case 51, and the game ball that has flowed from the inlet 50a passes through the back side of the center case 51 and is discharged onto the unit-side stage portion 49b. Further, the game ball that rolls on the unit-side stage portion 49b can flow down onto the base-side stage portion 49a disposed below the unit-side stage portion 49b.
センターケース51の周縁部には、複数の装飾具47が配置される。センターケース51の左下部には、装飾ランプ48が配置される、センターケース51の上部には、複数の装飾ピース46を上下動可能な状態で配置される。装飾具47、装飾ランプ48及び装飾ピース46は、後述する演出制御装置550からの命令に従って演出動作を行う。センターケース51の構成については、図3を参照しながらさらに詳細に説明する。   A plurality of ornaments 47 are arranged on the peripheral edge of the center case 51. A decorative lamp 48 is disposed at the lower left portion of the center case 51, and a plurality of decorative pieces 46 are disposed in an upper and lower movable state at the upper portion of the center case 51. The decoration tool 47, the decoration lamp 48, and the decoration piece 46 perform an effect operation according to a command from an effect control device 550 described later. The configuration of the center case 51 will be described in more detail with reference to FIG.
また、遊技領域10aのうちセンターケース51の下方には、遊技球を受入可能(入賞可能)な特図変動表示ゲームを始動させるための始動口36が配置される。さらに、センターケース51の側方(左側方)には、普図変動表示ゲームを始動させるための普図始動ゲート34が配置される。   Further, in the game area 10a, below the center case 51, a start opening 36 for starting a special figure changing display game that can receive (win) a game ball is arranged. Further, on the side of the center case 51 (on the left side), a general map start gate 34 for starting the general map change display game is arranged.
さらに、遊技領域10aには、センターケース51の左下方及び右下方に、発光によって各種装飾表示を行うサイドランプ45が配置される。また、サイドランプ45には、一般入賞口44が備えられている。   Further, in the game area 10a, side lamps 45 that perform various decorative displays by light emission are arranged on the lower left and lower right of the center case 51. The side lamp 45 is provided with a general winning opening 44.
さらに、始動口36の下方には大入賞口42が配置され、該大入賞口42の下方であって遊技領域10aの下縁部には、入賞せずに流下した遊技球を回収するアウト口43が開設される。大入賞口42は、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉42aを備える。特図変動表示ゲームの結果によって開閉扉42aを閉じた状態(遊技者にとって不利な状態)から開放状態(遊技者にとって有利な状態)に変換する。   Further, a big winning opening 42 is arranged below the start opening 36, and an out opening for collecting the game balls that have flowed down without winning at the lower edge of the gaming area 10a below the big winning opening 42. 43 is established. The special winning opening 42 includes an attacker-type opening / closing door 42a that can be opened by rotating in a direction in which the upper end side is tilted to the near side. The state of the open / close door 42a is changed from a closed state (a disadvantageous state for the player) to an open state (a state advantageous for the player) according to the result of the special figure variation display game.
また、センターケース51、始動口36やサイドランプ45等の取付部分を除いた遊技領域10a内には、この他、遊技領域10aには、打球方向変換部材としての風車(図示略)、及び多数の障害釘(図示略)などが配設されている。そして、センターケース51と、該センターケース51を挟んで普図始動ゲート34とは反対側に位置する前面構成部材33との間に縦長な円弧状の遊技球通路57が形成されている。   In addition, in the game area 10a excluding attachment portions such as the center case 51, the start port 36, the side lamp 45, etc., there are a windmill (not shown) as a hitting direction changing member, and many No. nails (not shown) are provided. A vertically arcuate game ball passage 57 is formed between the center case 51 and the front structural member 33 located on the opposite side of the normal start gate 34 with the center case 51 interposed therebetween.
さらに、遊技盤10には、特図変動表示ゲーム及び普図変動表示ゲームを実行する普図・特図表示器35が備えられている。普図・特図表示器35には、特図変動表示ゲームの未処理回数(特図始動記憶数)及び普図変動表示ゲームの未処理回数(普図始動記憶数)が表示される。普図・特図表示器35は、遊技状態を表す遊技状態表示LED(図示略)と併せて、セグメントLEDとして設けられている。   Further, the game board 10 is provided with a special figure / special figure display 35 for executing a special figure change display game and a normal figure change display game. The general-purpose / special-figure display 35 displays the number of unprocessed times (special figure start memory number) of the special-figure display game and the unprocessed number of general-purpose variable display games (number of general figure start memory). The general-purpose / special-purpose display 35 is provided as a segment LED together with a game state display LED (not shown) representing a game state.
普図始動ゲート34内には、該普図始動ゲート34を通過した遊技球を検出するためのゲートSW34a(図9参照)が設けられている。そして、遊技領域10a内に打ち込まれた遊技球が普図始動ゲート34内を通過すると、普図変動表示ゲームが開始される。   A gate SW 34a (see FIG. 9) for detecting a game ball that has passed through the general chart start gate 34 is provided in the general chart start gate 34. Then, when the game ball that has been driven into the game area 10a passes through the normal figure start gate 34, the normal figure change display game is started.
また、普図変動表示ゲームを開始できない状態で、普図始動ゲート34を遊技球が通過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が1加算されて、当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶される。   In addition, when the game ball passes through the general chart start gate 34 in a state where the normal map variable display game cannot be started, if the general chart start memory number is less than the upper limit number, the general chart start memory number is incremented by one, One random number indicating whether or not the normal figure change display game is won is stored as a normal figure start memory.
普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームに当選して始動口36が開状態に変換されている状態のことをいう。   The state in which the general map change display game cannot be started is, for example, a state in which the general map change display game has already been performed and the normal map change display game has not been completed, Is the state that has been converted to the open state.
なお、普図変動表示ゲームは、表示装置53の表示領域の一部で普図変動表示ゲームを表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることによって行うようにする。   It should be noted that the universal map change display game may display the universal map change display game in a part of the display area of the display device 53. In this case, for example, numbers, symbols, character designs, etc. are used as identification symbols. This identification symbol is displayed by variably displaying for a predetermined time and then stopped and displayed.
普図変動表示ゲームの停止表示が特別の結果態様となった場合には、普図変動表示ゲームに当選したものとして、始動口36の開閉部材36aが所定時間(例えば、0.5秒間)開放される。これにより、始動口36に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。始動口36の開閉部材36aは、通常時は遊技球の直径程度の間隔をおいて閉じた状態(遊技者にとって不利な状態)を保持しているが、普図変動表示ゲームの結果が所定の停止表示態様となった場合(普図変動表示ゲームに当選した場合)には、ソレノイド(普電SOL36b、図9参照)によって、逆「ハ」の字状に開いて始動口36に遊技球が流入し易い状態(遊技者にとって有利な状態)に変化させられる。   When the stop display of the normal map change display game becomes a special result mode, the opening / closing member 36a of the start port 36 is opened for a predetermined time (for example, 0.5 seconds) as a win for the normal map change display game. Is done. Thereby, it becomes easy to win a game ball in the start opening 36, and the special figure variation display game can be started easily. The opening / closing member 36a of the start port 36 normally maintains a closed state (a disadvantageous state for the player) with an interval of about the diameter of the game ball. When the stop display mode is entered (when the normal-game fluctuation display game is won), the game ball is opened in the reverse “C” shape by the solenoid (Fuden SOL 36b, see FIG. 9), and the game ball is placed at the start port 36. It is changed to a state that is easy to flow in (a state that is advantageous to the player).
また、本発明の第1の実施の形態の遊技機1は、特図変動表示ゲームの結果態様に基づいて、遊技状態として、表示装置53における特図変動表示ゲームの変動表示時間を短縮する時短動作状態(第2動作状態)を発生可能となっている。時短動作状態(第2動作状態)は、通常動作状態(第1動作状態)と比較して始動口36の開閉部材36aが開放状態となりやすい状態である。   Further, the gaming machine 1 according to the first embodiment of the present invention shortens the variation display time of the special figure variation display game on the display device 53 as a gaming state based on the result aspect of the special figure variation display game. An operation state (second operation state) can be generated. The short-time operation state (second operation state) is a state in which the opening / closing member 36a of the start port 36 is likely to be open compared to the normal operation state (first operation state).
時短動作状態においては、普図変動表示ゲームの実行時間が通常動作状態における実行時間よりも短くなるように制御され(例えば、10秒が1秒)、単位時間当りの始動口36の開放回数が実質的に多くなるように制御される。また、時短動作状態においては、普図変動表示ゲームに当選したことによって始動口36が開放される場合に、開放時間が通常動作状態の開放時間よりも長くなるように制御される(例えば、0.3秒が1.8秒)。また、時短動作状態においては、普図変動表示ゲームの1回の当選結果に対して、始動口36が1回ではなく、複数回(例えば、2回)開放される。さらに、時短動作状態においては普図変動表示ゲームの当選結果となる確率が通常動作状態よりも高くなるように制御される。すなわち、通常動作状態よりも始動口36の開放回数が増加され、始動口36に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。   In the short-time operation state, the execution time of the normal variation display game is controlled to be shorter than the execution time in the normal operation state (for example, 10 seconds is 1 second), and the number of opening of the start port 36 per unit time is It is controlled to increase substantially. Further, in the short-time operation state, when the start port 36 is opened due to the winning of the normal fluctuation display game, the opening time is controlled to be longer than the opening time of the normal operation state (for example, 0 3 seconds is 1.8 seconds). Further, in the short-time operation state, the start port 36 is opened a plurality of times (for example, two times) instead of once for the one-time winning result of the normal map display game. Further, in the short-time operation state, control is performed so that the probability of winning the normal-variation display game is higher than that in the normal operation state. That is, the number of times of opening of the start port 36 is increased as compared with the normal operation state, and it becomes easy to win a game ball in the start port 36, and the special figure variation display game can be started easily.
また、始動口36の内部には、始動口36を通過した遊技球を検出するための、始動口SW36d(図9参照)が備えられる。始動口SW36dによって遊技球を検出すると、補助遊技としての特図変動表示ゲームを開始する始動権利が発生する。このとき、特図変動表示ゲームを開始する始動権利は、所定の上限数(例えば4)の範囲内で特図始動記憶として記憶される。   In addition, a start port SW 36 d (see FIG. 9) for detecting a game ball that has passed through the start port 36 is provided inside the start port 36. When a game ball is detected by the start port SW36d, a start right for starting a special figure variation display game as an auxiliary game is generated. At this time, the right to start the special figure variation display game is stored as a special figure start memory within a predetermined upper limit number (for example, 4).
特図変動表示ゲームを直ちに開始できない状態、例えば、既に特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、始動口36に遊技球が入賞すると、特図始動記憶数が上限数未満(例えば、4個未満)ならば、特図始動記憶数が1加算され、始動口36に遊技球が入賞したタイミングで抽出された乱数が特図始動記憶として一つ記憶される。そして、特図変動表示ゲームが開始可能な状態となると、特図始動記憶に基づき特図変動表示ゲームが開始される。   When the special figure fluctuation display game cannot be started immediately, for example, when the special figure fluctuation display game has already been performed and the special figure fluctuation display game has not been completed, or when the special game state has been entered, the start port 36 When the game ball wins, if the special figure start memory number is less than the upper limit number (for example, less than 4), the special figure start memory number is incremented by 1 and extracted at the timing when the game ball wins the start opening 36. One random number is stored as a special figure start memory. When the special figure fluctuation display game is ready to start, the special figure fluctuation display game is started based on the special figure start memory.
補助遊技としての特図変動表示ゲームは、遊技盤10に設けられた普図・特図表示器35で実行され、複数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。また、表示装置53にて特図変動表示ゲームに対応して複数種類の識別情報(例えば、数字、記号、キャラクタ図柄など)が変動表示される。そして、特図変動表示ゲームの結果として、普図・特図表示器35の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態(いわゆる、大当たり状態)となる。また、これに対応して表示装置53の表示態様も特別結果態様(例えば、「7,7,7」等のゾロ目数字のいずれか)となる。なお、普図・特図表示器35ではなく、表示装置53のみで特図変動表示ゲームを実行するように構成してもよい。   The special figure variation display game as an auxiliary game is executed by the general figure / special figure display device 35 provided on the game board 10, and after a plurality of identification information is variably displayed, a predetermined result mode is stopped and displayed. Done. Further, a plurality of types of identification information (for example, numbers, symbols, character designs, etc.) are displayed in a variable manner on the display device 53 in correspondence with the special figure fluctuation display game. And as a result of the special figure variation display game, when the display mode of the general figure / special map display 35 becomes a special result mode, it becomes a big win and becomes a special game state (so-called big hit state). Correspondingly, the display mode of the display device 53 is also a special result mode (for example, any one of the numbers in the flat order such as “7, 7, 7”). In addition, you may comprise so that a special figure fluctuation display game may be performed only with the display apparatus 53 instead of the general figure and special figure display 35. FIG.
また、本発明の第1の実施の形態の遊技機1は、特図変動表示ゲームの結果態様に基づき、遊技状態として確変状態(第2確率状態)を発生可能となっている。この確変状態(第2確率状態)は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態(第1確率状態)に比べて高い状態である。なお、確変状態と上述した時短動作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生させることも可能である。   Further, the gaming machine 1 according to the first embodiment of the present invention can generate a probability variation state (second probability state) as a gaming state based on the result form of the special figure variation display game. This probability variation state (second probability state) is a state in which the probability of a hit result in the special figure variation display game is higher than the normal probability state (first probability state). Note that the probability variation state and the above-described short-time operation state can be generated independently, and both can be generated at the same time, or only one of them can be generated.
図3は、本発明の第1の実施の形態のセンターケース51の分解斜視図である。   FIG. 3 is an exploded perspective view of the center case 51 according to the first embodiment of the present invention.
センターケース51は、遊技盤本体10b(遊技盤10)の表面側に前面構成部として配置される枠装飾部65と、遊技盤本体10bの裏面側に裏面構成部として配置される枠体基部60とを前後に重合して構成されている。枠装飾部65は、遊技盤本体10bの表面に止着される環状の装飾ベース66を備える。装飾ベース66の裏面側には、装飾ベース66と略同じ大きさで円形状に形成された装飾パネルユニット67を備え、枠装飾部65は、装飾ベース66と装飾パネルユニット67とを前後に重合して構成されている。   The center case 51 includes a frame decoration portion 65 disposed as a front surface configuration portion on the front surface side of the game board main body 10b (game board 10), and a frame base portion 60 disposed as a back surface configuration portion on the back surface side of the game board main body 10b. And are polymerized before and after. The frame decoration portion 65 includes an annular decoration base 66 that is fixed to the surface of the game board main body 10b. On the back side of the decoration base 66, there is provided a decoration panel unit 67 that is substantially the same size as the decoration base 66 and formed in a circular shape, and the frame decoration portion 65 superimposes the decoration base 66 and the decoration panel unit 67 back and forth. Configured.
装飾ベース66の下部には、上面に遊技球を前後方向及び左右方向に転動可能なベース側ステージ部49aが配置され、該ベース側ステージ部49aと遊技球通路57との間には装飾ランプ48が配置されている(図2参照)。そして、ベース側ステージ部49aを挟んで装飾ランプ48とは反対側には、遊技球が流下可能な球導入路(ワープ流路)50が設けられ、球導入路50の入口50aを装飾ベース66の外方へ向けて開放した状態で開設し、球導入路50の出口50bを後述する装飾パネルユニット67の裏側へ連通している。   Under the decoration base 66, a base side stage portion 49a capable of rolling a game ball in the front-rear direction and the left-right direction is disposed on the upper surface, and a decoration lamp is provided between the base side stage portion 49a and the game ball passage 57. 48 is arranged (see FIG. 2). A ball introduction path (warp flow path) 50 through which a game ball can flow down is provided on the opposite side of the decoration lamp 48 across the base side stage portion 49a, and the entrance 50a of the ball introduction path 50 is connected to the decoration base 66. The outlet 50b of the ball introduction path 50 is communicated with the back side of the decorative panel unit 67 described later.
装飾パネルユニット67は、略円形状の透明樹脂板で形成されたカバーパネル部69を備え、該カバーパネル部69の前面側の周縁に複数の装飾具47を配置している。装飾パネルユニット67と枠装飾部65とを重合すると、装飾具47が装飾ベース66の内周縁に沿って配置されるように設定されている(図2参照)。また、カバーパネル部69の上部には、信頼度報知装置15が配置されている。   The decorative panel unit 67 includes a cover panel portion 69 formed of a substantially circular transparent resin plate, and a plurality of decorative tools 47 are arranged on the peripheral edge of the front side of the cover panel portion 69. When the decorative panel unit 67 and the frame decorative portion 65 are overlapped, the decorative tool 47 is set so as to be arranged along the inner peripheral edge of the decorative base 66 (see FIG. 2). In addition, a reliability notification device 15 is disposed on the upper portion of the cover panel unit 69.
また、カバーパネル部69の裏面側の下部には、上面に遊技球を前後方向及び左右方向に転動可能なユニット側ステージ部49bが配置される。ユニット側ステージ部49bは、装飾ベース66のベース側ステージ部49aよりも上方に配置される。   In addition, a unit-side stage portion 49b capable of rolling a game ball in the front-rear direction and the left-right direction is disposed on the upper surface at the lower portion on the back side of the cover panel portion 69. The unit side stage portion 49b is disposed above the base side stage portion 49a of the decorative base 66.
さらに、カバーパネル部69のうち球導入路50の出口50bに重合する箇所には球流入口68を開設し、該球流入口68を介して球導入路50とユニット側ステージ部49bとを連通している。したがって、遊技領域10aを流下する遊技球が球導入路50に流入すると、球導入路50がこの遊技球をユニット側ステージ部49b上に導入できるように構成されている。   Further, a sphere inlet 68 is opened at a location where the cover panel 69 overlaps with the outlet 50 b of the sphere introduction path 50, and the sphere introduction path 50 and the unit side stage portion 49 b communicate with each other via the sphere inlet 68. doing. Therefore, when a game ball flowing down the game area 10a flows into the ball introduction path 50, the ball introduction path 50 is configured so that the game ball can be introduced onto the unit side stage portion 49b.
枠体基部60は、遊技盤10の裏面側に止着される額縁状の基部ケース61を前側が開放した状態で備え、該基部ケース61の内側(言い換えるとセンターケース51の内部)に、開口部62aが前面側に設けられた凹室62を形成している。   The frame base 60 includes a frame-like base case 61 that is fixed to the back side of the game board 10 in a state where the front side is open, and is opened inside the base case 61 (in other words, inside the center case 51). The part 62a forms a concave chamber 62 provided on the front side.
また、基部ケース61のうち凹室62の後方には矩形状の窓部52を前後方向へ貫通して開設し、基部ケース61の後方から表示装置53を装着して、表示装置53の表示部53aを窓部52及び凹室62を通してセンターケース51の前方へ臨ませている。   In addition, a rectangular window 52 is opened in the front-rear direction behind the concave chamber 62 in the base case 61, and a display device 53 is attached from the rear of the base case 61 to display the display portion of the display device 53. 53 a faces the front of the center case 51 through the window 52 and the recessed chamber 62.
さらに、窓部52の上縁部の前側には、役物駆動ソレノイド(図示せず)によって上下動可能な複数の装飾ピース46が配置され、窓部52の左右両側の周縁には、表示部53aの前方へ移動して演出動作を行う可動演出装置58が備えられる。   Further, a plurality of decorative pieces 46 that can be moved up and down by an accessory driving solenoid (not shown) are disposed on the front side of the upper edge of the window 52, and display portions are provided on the left and right edges of the window 52. A movable effect device 58 that moves forward 53a and performs an effect operation is provided.
そして、枠体基部60の前方に枠装飾部65を重合すると、凹室62の開口部62a及び窓部52をカバーパネル部69で前方から被覆し、表示装置53の表示部53aを枠装飾部65の内側(カバーパネル部69が露出した箇所)からセンターケース51の前方へ臨ませるように構成されている。   Then, when the frame decoration portion 65 is overlapped in front of the frame base portion 60, the opening 62a and the window portion 52 of the concave chamber 62 are covered with the cover panel portion 69 from the front, and the display portion 53a of the display device 53 is covered with the frame decoration portion. It is configured to face the front of the center case 51 from the inside of 65 (where the cover panel portion 69 is exposed).
図4及び図5は、本発明の第1の実施の形態の可動演出装置58の構成を説明する図である。   4 and 5 are diagrams illustrating the configuration of the movable effect device 58 according to the first embodiment of this invention.
可動演出装置58は、第1演出ユニット63と第2演出ユニット64とを互いに離間した位置に備えて構成され、第1演出ユニット63及び第2演出ユニット64が連動して演出動作が実行される。   The movable effect device 58 is configured by providing the first effect unit 63 and the second effect unit 64 at positions separated from each other, and the first effect unit 63 and the second effect unit 64 are operated in conjunction with each other. .
図4は、可動演出装置58が動作する前の状態を示す図であり、図5は、可動演出装置58が動作し、第1演出ユニット63及び第2演出ユニット64が動作した結果、当接部(第1当接部121及び第2当接部122)にて当接している状態を示す図である。   FIG. 4 is a diagram illustrating a state before the movable effect device 58 is operated, and FIG. 5 is a result of the movable effect device 58 being operated and the first effect unit 63 and the second effect unit 64 being operated. It is a figure which shows the state contact | abutted in a part (1st contact part 121 and 2nd contact part 122).
第1演出ユニット63は、センターケース51の左側、すなわち、基部ケース61の窓部52の周縁の左側に配置される。また、第2演出ユニット64は、センターケース51の右側に配置される。センターケース51の前方から見て第1演出ユニット63と第2演出ユニット64との間に凹室62及び窓部52を臨ませるように配置される。   The first effect unit 63 is disposed on the left side of the center case 51, that is, on the left side of the peripheral edge of the window portion 52 of the base case 61. Further, the second effect unit 64 is disposed on the right side of the center case 51. When viewed from the front of the center case 51, the concave chamber 62 and the window 52 are arranged so as to face between the first effect unit 63 and the second effect unit 64.
第1演出ユニット63は、表示部53aの前方へ移動可能な第1演出部材70と、該第1演出部材70の駆動力を発生する第1演出駆動源としての役物駆動第1モータ(MOT)71と、役物駆動第1MOT71から発生した駆動力(回動力)を第1演出部材70へ伝達する第1演出伝達機構(第1主腕部材73及び第1副腕部材74)とを備える。   The first effect unit 63 includes a first effect member 70 that can move forward of the display unit 53a, and an accessory driving first motor (MOT) that serves as a first effect drive source that generates the driving force of the first effect member 70. ) 71 and a first effect transmission mechanism (a first main arm member 73 and a first sub arm member 74) that transmits the driving force (rotational power) generated from the accessory driving first MOT 71 to the first effect member 70. .
また、役物駆動第1MOT71の出力軸(第1出力軸)71aがセンターケース51の前後方向に延在し、第1出力軸71aには第1駆動ギア76を共回り可能に軸着している。   Further, an output shaft (first output shaft) 71a of the accessory driving first MOT 71 extends in the front-rear direction of the center case 51, and a first drive gear 76 is rotatably mounted on the first output shaft 71a. Yes.
第1主腕部材73は、第1駆動ギア76と噛合される第1主腕ギア77が形成され、当該第1駆動ギア76の上方に軸着される。第1副腕部材74は、第1駆動ギア76と噛合される第1副腕ギア78が形成され、当該第1駆動ギア76の下方に軸着される。第1主腕部材73及び第1副腕部材74は、基部ケース61と軸着された端部の反対側の端部が互いに異なる位置で第1演出部材70に軸着し、第1演出部材70を支持している。   The first main arm member 73 is formed with a first main arm gear 77 that meshes with the first drive gear 76, and is pivotally mounted above the first drive gear 76. The first sub arm member 74 is formed with a first sub arm gear 78 that meshes with the first drive gear 76, and is pivotally attached to the lower side of the first drive gear 76. The first main arm member 73 and the first sub arm member 74 are axially attached to the first effect member 70 at positions where the end portions opposite to the end portions axially attached to the base case 61 are different from each other. 70 is supported.
第1演出ユニット63は、役物駆動第1MOT71を駆動して第1駆動ギア76をセンターケース51の正面から見て時計方向へ回動すると、役物駆動第1MOT71の駆動力(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝達し、この駆動力により第1主腕部材73がセンターケース51の正面から見て反時計方向へ回動する。また、役物駆動第1MOT71の駆動力を第1駆動ギア76及び第1副腕ギア78を介して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕部材73と同じ反時計方向へ回動する。この結果、第1演出部材70が第1主腕部材73及び第1副腕部材74に支持された状態で上昇する。   When the first effect unit 63 drives the accessory driving first MOT 71 and rotates the first driving gear 76 in the clockwise direction when viewed from the front of the center case 51, the driving force (rotation power) of the accessory driving first MOT 71 is generated. The first main arm member 73 is transmitted to the first main arm member 73 via the first drive gear 76 and the first main arm gear 77, and the first main arm member 73 is rotated counterclockwise when viewed from the front of the center case 51 by this driving force. To do. The driving force of the accessory driving first MOT 71 is transmitted to the first sub arm member 74 via the first driving gear 76 and the first sub arm gear 78, and the first sub arm member 74 is transmitted to the first main arm 74 by this driving force. It rotates in the same counterclockwise direction as the arm member 73. As a result, the first effect member 70 rises while being supported by the first main arm member 73 and the first sub arm member 74.
そして、役物駆動第1MOT71の駆動力により第1主腕部材73及び第1副腕部材74を上方へ延出して縦向き姿勢に設定すると、図4に示すように、第1演出部材70を表示部53aの前方から外れて位置させた第1演出停止状態となり、第1演出部材70が窓部52の側方に位置して、枠装飾部65の後方及び遊技盤本体10bの後方に隠れる(図2参照)。   Then, when the first main arm member 73 and the first sub arm member 74 are extended upward by the driving force of the accessory driving first MOT 71 and set in the vertical posture, as shown in FIG. The first effect stop state is set to be deviated from the front of the display portion 53a, and the first effect member 70 is located on the side of the window portion 52 and is hidden behind the frame decoration portion 65 and behind the game board main body 10b. (See FIG. 2).
一方、第1演出停止状態から役物駆動第1MOT71を駆動して第1駆動ギア76をセンターケース51の正面から見て反時計方向へ回動すると、役物駆動第1MOT71の駆動力(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝達し、この駆動力により第1主腕部材73がセンターケース51の正面から見て時計方向へ回動する。   On the other hand, when the first driving gear MOT 71 is driven from the first effect stop state and the first driving gear 76 is rotated counterclockwise when viewed from the front of the center case 51, the driving force (rotational power) of the first driving gear MOT 71 is rotated. ) Is transmitted to the first main arm member 73 via the first drive gear 76 and the first main arm gear 77, and the first main arm member 73 rotates clockwise as viewed from the front of the center case 51 by this drive force. Move.
また、役物駆動第1MOT71の駆動力を第1駆動ギア76及び第1副腕ギア78を介して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕部材73と同じ時計方向へ回動する。この結果、第1演出部材70が第1主腕部材73及び第1副腕部材74に支持された状態で下降する。   The driving force of the accessory driving first MOT 71 is transmitted to the first sub arm member 74 via the first driving gear 76 and the first sub arm gear 78, and the first sub arm member 74 is transmitted to the first main arm 74 by this driving force. It rotates in the same clockwise direction as the arm member 73. As a result, the first effect member 70 is lowered while being supported by the first main arm member 73 and the first sub arm member 74.
そして、役物駆動第1MOT71の駆動力により第1主腕部材73及び第1副腕部材74を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第1演出部材70を表示部53aの前方へ位置させた第1演出実行状態となり、第1演出部材70が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の前方に位置する。   Then, when the first main arm member 73 and the first sub arm member 74 are extended to the front of the display unit 53a and set in the horizontal posture by the driving force of the accessory driving first MOT 71, as shown in FIG. The first effect execution state is reached in which the member 70 is positioned in front of the display unit 53a, and the first effect member 70 is in front of the central portion of the display unit 53a in the space between the display unit 53a and the cover panel unit 69. To position.
第2演出ユニット64は、表示部53aの前方へ移動可能な第2演出部材80と、該第2演出部材80の駆動力を発生する第2演出駆動源としての役物駆動第2モータ(MOT)81と、役物駆動第2MOT81から発生した駆動力(回動力)を第2演出部材80へ伝達する第2演出伝達機構(第2主腕部材83及び第2副腕部材84)とを備える。   The second effect unit 64 includes a second effect member 80 that can move to the front of the display unit 53a, and an accessory driving second motor (MOT) as a second effect drive source that generates the drive force of the second effect member 80. ) 81 and a second effect transmission mechanism (second main arm member 83 and second sub arm member 84) that transmits the driving force (rotation power) generated from the accessory driving second MOT 81 to the second effect member 80. .
また、役物駆動第2MOT81を出力軸(第2出力軸)81aがセンターケース51の前後方向に延在し、第2出力軸81aには第2駆動ギア86を共回り可能に軸着している。   Further, the accessory driving second MOT 81 has an output shaft (second output shaft) 81a extending in the front-rear direction of the center case 51, and a second drive gear 86 is pivotally attached to the second output shaft 81a so as to be able to rotate together. Yes.
第2主腕部材83は、第2駆動ギア86と噛合される第2主腕ギア87が形成され、当該第2駆動ギア86よりも第1演出ユニット63寄りの位置に軸着される。第2副腕部材84は、第2駆動ギア86と噛合される第2副腕ギア88が形成され、当該第2駆動ギア86の下方に軸着される。第2主腕部材83及び第2副腕部材84は、基部ケース61と軸着された端部の反対側の端部が互いに異なる位置で第2演出部材80に軸着し、第2演出部材80を支持している。   The second main arm member 83 is formed with a second main arm gear 87 that meshes with the second drive gear 86, and is pivotally attached to a position closer to the first effect unit 63 than the second drive gear 86. The second sub arm member 84 is formed with a second sub arm gear 88 that meshes with the second drive gear 86, and is pivotally attached to the lower side of the second drive gear 86. The second main arm member 83 and the second sub arm member 84 are pivotally attached to the second effect member 80 at positions where the end portions opposite to the end portions that are axially attached to the base case 61 are different from each other. 80 is supported.
第2演出ユニット64は、役物駆動第2MOT81を駆動して第2駆動ギア86をセンターケース51の正面から見て時計方向へ回動すると、役物駆動第2MOT81の駆動力(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝達し、この駆動力により第2主腕部材83がセンターケース51の正面から見て反時計方向へ回動する。また、役物駆動第2MOT81の駆動力を第2駆動ギア86及び第2副腕ギア88を介して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕部材83と同じ反時計方向へ回動する。この結果、第2演出部材80が第2主腕部材83及び第2副腕部材84に支持された状態で下降する。   When the second effect unit 64 drives the accessory driving second MOT 81 and rotates the second driving gear 86 in the clockwise direction when viewed from the front of the center case 51, the driving force (rotation power) of the accessory driving second MOT 81 is generated. This is transmitted to the second main arm member 83 via the second drive gear 86 and the second main arm gear 87, and the second main arm member 83 rotates counterclockwise when viewed from the front of the center case 51 by this driving force. To do. Further, the driving force of the accessory driving second MOT 81 is transmitted to the second sub arm member 84 via the second driving gear 86 and the second sub arm gear 88, and the second sub arm member 84 is transmitted to the second main arm member 84 by this driving force. It rotates in the same counterclockwise direction as the arm member 83. As a result, the second effect member 80 is lowered while being supported by the second main arm member 83 and the second sub arm member 84.
そして、役物駆動第2MOT81の駆動力により第2主腕部材83及び第2副腕部材84を回動して第2演出部材80を下死点へ到達させ、引き続き第2主腕部材83及び第2副腕部材84を回動して斜め下方へ延出して縦向き姿勢に設定し、第2演出部材80を下死点から僅かに上昇させると、図4に示すように、第2演出部材80を表示部53aの前方から外れて位置させた第2演出停止状態となり、第2演出部材80が枠装飾部65の後方及び遊技盤本体10bの後方に隠れる(図2参照)。   Then, the second main arm member 83 and the second sub arm member 84 are rotated by the driving force of the accessory driving second MOT 81 to cause the second effect member 80 to reach the bottom dead center, and then the second main arm member 83 and When the second sub-arm member 84 is rotated to extend obliquely downward and set in a vertical posture and the second effect member 80 is slightly raised from the bottom dead center, as shown in FIG. The second effect stop state is reached in which the member 80 is positioned away from the front of the display unit 53a, and the second effect member 80 is hidden behind the frame decoration part 65 and behind the game board main body 10b (see FIG. 2).
一方、第2演出停止状態から役物駆動第2MOT81を駆動して第2駆動ギア86をセンターケース51の正面から見て反時計方向へ回動すると、役物駆動第2MOT81の駆動力(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝達し、この駆動力により第2主腕部材83がセンターケース51の正面から見て時計方向へ回動する。   On the other hand, when the accessory driving second MOT 81 is driven from the second effect stop state and the second driving gear 86 is rotated counterclockwise as viewed from the front of the center case 51, the driving force (rotational power) of the accessory driving second MOT 81 is rotated. ) Is transmitted to the second main arm member 83 via the second drive gear 86 and the second main arm gear 87, and the second main arm member 83 rotates clockwise as viewed from the front of the center case 51 by this driving force. Move.
また、役物駆動第2MOT81の駆動力を第2駆動ギア86及び第2副腕ギア88を介して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕部材83と同じ時計方向へ回動する。この結果、第2演出部材80が第2主腕部材83及び第2副腕部材84に支持された状態で上昇する。   Further, the driving force of the accessory driving second MOT 81 is transmitted to the second sub arm member 84 via the second driving gear 86 and the second sub arm gear 88, and the second sub arm member 84 is transmitted to the second main arm member 84 by this driving force. It rotates in the same clockwise direction as the arm member 83. As a result, the second effect member 80 rises while being supported by the second main arm member 83 and the second sub arm member 84.
そして、役物駆動第2MOT81の駆動力により第2主腕部材83及び第2副腕部材84を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第2演出部材80を表示部53aの前方へ位置させた第2演出実行状態となり、第2演出部材80が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の前方に位置する。   Then, when the second main arm member 83 and the second sub arm member 84 are extended to the front of the display unit 53a and set in the horizontal posture by the driving force of the accessory driving second MOT 81, as shown in FIG. The second effect execution state in which the member 80 is positioned in front of the display unit 53a is entered, and the second effect member 80 is in front of the central portion of the display unit 53a in the space between the display unit 53a and the cover panel unit 69. To position.
図6は、本発明の第1の実施の形態の第1演出部材70の分解斜視図である。   FIG. 6 is an exploded perspective view of the first effect member 70 according to the first embodiment of the present invention.
第1演出部材70は、センターケース51の正面から見て略半円形状の部材であり、第1演出ユニット63側に円弧面を配置した姿勢に設定されている。   The first effect member 70 is a substantially semicircular member when viewed from the front of the center case 51, and is set in a posture in which an arc surface is disposed on the first effect unit 63 side.
第1演出部材70には、基部となる第1演出ベース100が備えられる。第1演出ベース100は、透明な樹脂によって形成される。第1演出ベース100の上部には、第1主腕部材73を第1演出ベース100の前方から軸着する第1主腕軸着部101を形成し、第1演出ベース100の下部には、第1副腕部材74を第1演出ベース100の後方から軸着する第1副腕軸着部102を形成している。   The first effect member 70 is provided with a first effect base 100 serving as a base. The first effect base 100 is formed of a transparent resin. Formed on the upper part of the first effect base 100 is a first main arm shaft attachment portion 101 for axially attaching the first main arm member 73 from the front of the first effect base 100, and on the lower part of the first effect base 100, A first sub-arm shaft attachment portion 102 for attaching the first sub-arm member 74 from the rear of the first effect base 100 is formed.
第1演出ベース100の前面には、光を拡散しながら透過可能な第1光拡散シート103が重合される。さらに、第1光拡散シート103の前面に透明な第1保護パネル104を重合することによって、第1光拡散シート103が第1演出部材70から脱落することを阻止している。   A first light diffusion sheet 103 that can transmit light while diffusing light is superposed on the front surface of the first effect base 100. Furthermore, the transparent first protective panel 104 is polymerized on the front surface of the first light diffusing sheet 103 to prevent the first light diffusing sheet 103 from falling off the first effect member 70.
また、第1演出ベース100の後部を前方へ窪ませて第1基板収納空間部105を形成し、該第1基板収納空間部105にLEDなどの発光装置(装飾装置620、図17参照)が実装された第1発光基板106を収納する。さらに、この状態で第1基板収納空間部105を第1ベース蓋部107で閉塞し、第1発光基板106が第1演出部材70から脱落することを阻止している。   Further, the rear portion of the first production base 100 is recessed forward to form a first substrate storage space portion 105, and a light emitting device such as an LED (decoration device 620, see FIG. 17) is formed in the first substrate storage space portion 105. The mounted first light emitting substrate 106 is accommodated. Further, in this state, the first substrate housing space portion 105 is closed with the first base lid portion 107 to prevent the first light emitting substrate 106 from falling off the first effect member 70.
そして、第1発光基板106の発光装置から光を発生すると、この光が第1演出ベース100、第1光拡散シート103、第1保護パネル104を透過してセンターケース51の前方へ照射されるように構成されている。   Then, when light is generated from the light emitting device of the first light emitting substrate 106, the light passes through the first effect base 100, the first light diffusion sheet 103, and the first protective panel 104 and is irradiated to the front of the center case 51. It is configured as follows.
さらに、第1当接部121の第1基板収納空間部105側には、後部が開放された第1演出磁石ホルダ124を窪ませて形成されている。第1演出磁石ホルダ124には、ボタン形状の永久磁石からなる第1磁石125を磁極が第2演出部材80側へ向いた姿勢で、第1磁石125が第1当接部121(第1演出磁石ホルダ124)から脱落しないように収納されている。   Further, a first effect magnet holder 124 whose rear part is opened is formed on the first substrate housing space 105 side of the first contact part 121 so as to be recessed. The first effect magnet holder 124 has a first magnet 125 made of a button-shaped permanent magnet in a posture in which the magnetic pole faces the second effect member 80 side, and the first magnet 125 is connected to the first contact portion 121 (first effect). The magnet holder 124) is stored so as not to fall off.
第1発光基板106には、装飾装置620の発光を制御するためのI2CI/Oエクスパンダ615(図17参照)が搭載され、演出制御装置550から出力された制御信号(電気信号)など送信するためのデータ線及びクロック線(信号線)が接続される。さらに、装飾装置620を発光させるために必要な電力を供給するための電源線などが接続される。これらの接続線は、ケーブル108としてまとめられて接続されている。 The first light emitting substrate 106 is equipped with an I 2 CI / O expander 615 (see FIG. 17) for controlling the light emission of the decoration device 620, and a control signal (electric signal) output from the effect control device 550, etc. A data line and a clock line (signal line) for transmission are connected. Further, a power line for supplying power necessary for causing the decoration device 620 to emit light is connected. These connection lines are connected together as a cable 108.
図7は、本発明の第1の実施の形態の第2演出部材80の分解斜視図である。   FIG. 7 is an exploded perspective view of the second effect member 80 according to the first embodiment of the present invention.
第2演出部材80は、センターケース51の正面から見て上部に切欠部分がある略平行四辺形状となっている。第2演出停止状態においては第2演出部材80の上下両側面を第2演出ユニット64側から第1演出ユニット63側へ向けて下り傾斜させ(図4参照)、第2演出実行状態においては当該第2演出部材80の左右両側面を第2演出ユニット64側から第1演出ユニット63側へ向けて下り傾斜させる姿勢に設定されている(図5参照)。   The second effect member 80 has a substantially parallelogram shape with a cutout portion at the top when viewed from the front of the center case 51. In the second effect stop state, the upper and lower side surfaces of the second effect member 80 are inclined downward from the second effect unit 64 side toward the first effect unit 63 side (see FIG. 4), and in the second effect execution state, The left and right side surfaces of the second effect member 80 are set in a posture to incline downward from the second effect unit 64 side toward the first effect unit 63 side (see FIG. 5).
第2演出部材80には、基部となる第2演出ベース110が備えられる。第2演出ベース110は、透明な樹脂によって形成される。第2演出ベース110の上部には、第2主腕部材83を第2演出ベース110の前方から軸着する第2主腕軸着部111を形成し、第2演出ベース110の下部には、第2副腕部材84を第2演出ベース110の後方から軸着する第2副腕軸着部112を形成している。   The second effect member 80 includes a second effect base 110 that serves as a base. The second effect base 110 is formed of a transparent resin. In the upper part of the second effect base 110, a second main arm axis attaching part 111 for axially attaching the second main arm member 83 from the front of the second effect base 110 is formed, and in the lower part of the second effect base 110, A second sub-arm shaft attachment portion 112 for attaching the second sub-arm member 84 from the rear of the second effect base 110 is formed.
さらに、第2演出ベース110の前面には、光を拡散しながら透過可能な第2光拡散シート113を重合される。第2光拡散シート113の前面に透明な第2保護パネル114を重合することによって、第2光拡散シート113が第2演出部材80から脱落することを阻止している。   Further, a second light diffusing sheet 113 that can transmit light while diffusing light is superposed on the front surface of the second effect base 110. By superposing the transparent second protective panel 114 on the front surface of the second light diffusing sheet 113, the second light diffusing sheet 113 is prevented from falling off the second effect member 80.
また、第2演出ベース110の後部を前方へ窪ませて第2基板収納空間部115を形成し、該第2基板収納空間部115にLEDなどの発光装置(装飾装置620)が実装された第2発光基板116を収納し、この状態で第2基板収納空間部115を第2ベース蓋部117で閉塞して、第2発光基板116が第2演出部材80から脱落することを阻止している。   In addition, the rear portion of the second effect base 110 is recessed forward to form a second substrate storage space 115, and a light emitting device (decoration device 620) such as an LED is mounted in the second substrate storage space 115. The second light emitting substrate 116 is accommodated, and in this state, the second substrate accommodating space 115 is closed by the second base lid portion 117 to prevent the second light emitting substrate 116 from dropping from the second effect member 80. .
そして、第2発光基板116の発光装置から光を発生すると、この光が第2演出ベース110、第2光拡散シート113、第2保護パネル114を透過してセンターケース51の前方へ照射されるように構成されている。   Then, when light is generated from the light emitting device of the second light emitting substrate 116, the light passes through the second effect base 110, the second light diffusion sheet 113, and the second protection panel 114 and is irradiated to the front of the center case 51. It is configured as follows.
さらに、第2当接部122の第2基板収納空間部115側には、後部が開放された第2演出磁石ホルダ128を窪ませて形成されている。第2演出磁石ホルダ128には、ボタン形状の永久磁石からなる第2磁石129が、第1当接部121及び第2当接部122を挟んで第1磁石125とは対称となる位置に収納されている。   Further, a second effect magnet holder 128 having an open rear portion is formed on the second substrate housing space 115 side of the second contact portion 122 so as to be recessed. In the second effect magnet holder 128, a second magnet 129 made of a button-shaped permanent magnet is stored at a position symmetrical to the first magnet 125 across the first contact portion 121 and the second contact portion 122. Has been.
第2発光基板116には、第1発光基板106と同様に、装飾装置620の発光を制御するためのI2CI/Oエクスパンダ615(図17参照)が搭載され、演出制御装置550から出力された制御信号などを送信するためのデータ線及びクロック線(信号線)が接続される。さらに、装飾装置620を発光させるために必要な電力を供給するための電源線などが接続される。これらの接続線は、ケーブル118としてまとめられて接続されている。 Similarly to the first light emitting substrate 106, the second light emitting substrate 116 is equipped with an I 2 CI / O expander 615 (see FIG. 17) for controlling the light emission of the decoration device 620, and outputs from the effect control device 550. A data line and a clock line (signal line) for transmitting the transmitted control signal and the like are connected. Further, a power line for supplying power necessary for causing the decoration device 620 to emit light is connected. These connection lines are connected together as a cable 118.
可動演出装置58は、第1演出部材70に第1当接部121を備えるとともに、第2演出部材80に第2当接部122を備える。そして、第1演出ユニット63を第1演出実行状態へ変換するとともに、第2演出ユニット64を第2演出実行状態へ変換すると、第1当接部121と第2当接部122とが当接し、第1演出部材70と第2演出部材80とで1つの装飾体を形成する。このとき、第1磁石125と第2磁石129との間で吸引力を発生するように第1磁石125及び第2磁石129が配置されている。さらに、この形成された装飾体を表示部53aの中央部の前方に位置させるように構成している。   The movable effect device 58 includes the first contact member 121 on the first effect member 70 and the second contact member 122 on the second effect member 80. When the first effect unit 63 is converted to the first effect execution state and the second effect unit 64 is converted to the second effect execution state, the first contact portion 121 and the second contact portion 122 contact each other. The first effect member 70 and the second effect member 80 form one decorative body. At this time, the first magnet 125 and the second magnet 129 are arranged so as to generate an attractive force between the first magnet 125 and the second magnet 129. Further, the decorative body thus formed is configured to be positioned in front of the central portion of the display portion 53a.
図8は、本発明の第1の実施の形態の遊技機1の配線を説明する図である。   FIG. 8 is a diagram illustrating wiring of the gaming machine 1 according to the first embodiment of this invention.
図8では、遊技盤本体10bにセンターケース51が取り付けられ、表示装置53がセンターケース51に取り付けられる前の状態を示している。また、表示装置53の背面には、演出制御装置550が取り付けられている。演出制御装置550には、接続端子90が備えられており、接続端子90を介して制御対象の演出装置に対し、制御信号の送信や電力の供給を行う。具体的には、後述する中継基板600にケーブル91を介して接続する。   FIG. 8 shows a state before the center case 51 is attached to the game board main body 10 b and the display device 53 is attached to the center case 51. An effect control device 550 is attached to the back surface of the display device 53. The effect control device 550 is provided with a connection terminal 90, and transmits a control signal and supplies power to the effect device to be controlled via the connection terminal 90. Specifically, it is connected via a cable 91 to a relay board 600 described later.
また、遊技盤本体10bの背面下部には、遊技制御装置500や各種制御基板を含む制御ユニット700が配置される。制御ユニット700に搭載される制御基板には、演出制御装置550から送信された制御信号を、装飾制御装置610(図11参照)に中継する中継基板600が含まれる。装飾制御装置610は、詳細については後述するが、遊技を演出するための発光装置(例えば、LED)や可動物(例えば、モータ)などの演出装置の制御を行う。また、中継基板600は、装飾制御装置610と同様に、発光装置や可動物を接続可能である。   In addition, a game control device 500 and a control unit 700 including various control boards are arranged at the lower back of the game board main body 10b. The control board mounted on the control unit 700 includes a relay board 600 that relays the control signal transmitted from the effect control apparatus 550 to the decoration control apparatus 610 (see FIG. 11). Although the details will be described later, the decoration control device 610 controls an effect device such as a light emitting device (for example, LED) or a movable object (for example, a motor) for effecting a game. The relay board 600 can be connected to a light emitting device or a movable object, similarly to the decoration control device 610.
中継基板600には、演出制御装置550にケーブル91を介して接続される上流コネクタ601が備えられる。ケーブル91の一方のコネクタ91aは、前述のように、演出制御装置550の接続端子90に接続される。ケーブル91の他方のコネクタ91bは、中継基板600の上流コネクタ601に接続される。さらに、遊技機1に備えられた各演出装置の制御を行う装飾制御装置610に接続するためのコネクタ602a〜602eを備える。   The relay board 600 is provided with an upstream connector 601 connected to the effect control device 550 via the cable 91. One connector 91a of the cable 91 is connected to the connection terminal 90 of the effect control device 550 as described above. The other connector 91 b of the cable 91 is connected to the upstream connector 601 of the relay board 600. Furthermore, connectors 602a to 602e for connecting to a decoration control device 610 that controls each effect device provided in the gaming machine 1 are provided.
さらに、中継基板600には、接続されたケーブルの接続状態を示す空き端子モニタ603が備えられている。空き端子モニタ603の詳細については、図15にて説明する。   Further, the relay board 600 is provided with a vacant terminal monitor 603 indicating the connection state of the connected cables. Details of the empty terminal monitor 603 will be described with reference to FIG.
また、図示は略するが、遊技制御装置500を構成するユニットが、中継基板600のコネクタ装着面を覆うようにして設けられている。そのため、遊技制御装置500は、中継基板600の各コネクタに必要なケーブルを装着した後に取り付けられる配置構成となっている。   Although illustration is omitted, units constituting the game control device 500 are provided so as to cover the connector mounting surface of the relay board 600. Therefore, the game control apparatus 500 has an arrangement configuration that is attached after attaching necessary cables to the connectors of the relay board 600.
前面枠3には、当該前面枠3に配置されたスピーカ30及び装飾部材9a、9bなどを制御するための信号を送信するケーブル3bが接続されている。このケーブル3bのコネクタは、演出制御装置550の接続端子92に接続される。   Connected to the front frame 3 is a cable 3b for transmitting signals for controlling the speaker 30 and the decorative members 9a, 9b and the like disposed on the front frame 3. The connector of the cable 3b is connected to the connection terminal 92 of the effect control device 550.
遊技盤本体10bには、サイドランプ45を取り付けるための開口部45bが形成されている。サイドランプ45には、電力及び信号を送信するケーブル45aが接続され、開口部45bから遊技盤10の裏面側へ導入される。遊技盤10の裏面側へ導入されたケーブル45aは、中継基板600に接続され、例えば、コネクタ602dに接続される。   An opening 45b for attaching the side lamp 45 is formed in the game board main body 10b. A cable 45a for transmitting power and signals is connected to the side lamp 45, and is introduced from the opening 45b to the back side of the game board 10. The cable 45a introduced to the back side of the game board 10 is connected to the relay board 600, for example, connected to the connector 602d.
また、遊技盤10の下部には、図2に示したように、始動口36及び大入賞口42が配置される。始動口36が配置されている遊技盤10の裏側には、普図変動表示ゲームに当選した場合に開放される開閉部材36aを開閉するための普電ソレノイド(SOL)36bが配置される。また、特図変動表示ゲームに当選した場合に、大入賞口42を開閉するための大入賞口SOL42bも遊技盤10の裏側に配置されている。普電SOL36b及び大入賞口SOL42bには、制御信号の入力を受け付けるためのケーブル(図示略)が接続され、このケーブルは遊技制御装置500に接続されている。また、ケーブル42Cは、大入賞口42の内部に備えられる演出用のLEDを点灯させるための電力及び信号を伝達するケーブルとして中継基板600に接続され、例えば、コネクタ602fに接続される。   Further, as shown in FIG. 2, a starting port 36 and a special winning port 42 are arranged at the lower part of the game board 10. On the back side of the game board 10 on which the start port 36 is arranged, there is arranged a general electric solenoid (SOL) 36b for opening and closing an open / close member 36a that is opened when a win-win game is won. In addition, a special winning opening SOL 42 b for opening and closing the special winning opening 42 when the special figure variation display game is won is also arranged on the back side of the game board 10. A cable (not shown) for receiving an input of a control signal is connected to the general electric power SOL 36 b and the special winning opening SOL 42 b, and these cables are connected to the game control device 500. The cable 42C is connected to the relay board 600 as a cable for transmitting power and a signal for lighting the effect LED provided in the special winning opening 42, and is connected to the connector 602f, for example.
前述のように、遊技盤10の中央部には、センターケース51が取り付けられている。センターケース51の内部には、第1演出部材70及び第2演出部材80によって構成される可動演出装置58が備えられる。図8では、第1演出部材70及び第2演出部材80が当接面(121,122)で当接している状態となっている。   As described above, the center case 51 is attached to the center of the game board 10. Inside the center case 51, a movable effect device 58 constituted by the first effect member 70 and the second effect member 80 is provided. In FIG. 8, the first effect member 70 and the second effect member 80 are in contact with each other at the contact surfaces (121, 122).
また、可動演出装置58の第1演出ユニット63及び第2演出ユニット64には、前述のように、第1演出部材70及び第2演出部材80を稼動させるためのモータ(役物駆動第1モータ71、役物駆動第2モータ81)が備えられている。そして、これらのモータを制御するための信号及びモータを駆動させるための電力を供給するためのケーブル652が可動演出装置58に接続されている。また、可動演出装置58には、これらのモータの動作状態を検知するためのモータ位置検出センサ(図示せず)が備えられており、センシング結果を受信するためのケーブル651が接続されている。ケーブル652及びケーブル651は、センターケース51の開口部51bから遊技盤10の裏面側に延びており、中継基板600に接続される。例えば、ケーブル652はコネクタ602Cに接続され、ケーブル651はコネクタ602eに接続される。   Further, as described above, the first effect unit 63 and the second effect unit 64 of the movable effect device 58 include the motor (the accessory driving first motor) for operating the first effect member 70 and the second effect member 80. 71, an accessory driving second motor 81) is provided. A cable 652 for supplying signals for controlling these motors and power for driving the motors is connected to the movable effect device 58. In addition, the movable rendering device 58 is provided with a motor position detection sensor (not shown) for detecting the operation state of these motors, and a cable 651 for receiving a sensing result is connected. The cable 652 and the cable 651 extend from the opening 51 b of the center case 51 to the back side of the game board 10 and are connected to the relay board 600. For example, the cable 652 is connected to the connector 602C, and the cable 651 is connected to the connector 602e.
さらに、演出制御装置550から出力された制御信号を、センターケース51の内部に配置されたLEDなどの演出装置を制御するための装飾制御装置610(図11参照)へ伝達するケーブル653が接続される。ケーブル653は、センターケース51に設けられた開口部51aから遊技盤10の裏面側の中継基板600に接続され、例えば、コネクタ602aに接続される。   Furthermore, a cable 653 is connected to transmit the control signal output from the effect control device 550 to a decoration control device 610 (see FIG. 11) for controlling the effect device such as an LED disposed inside the center case 51. The The cable 653 is connected to the relay board 600 on the back side of the game board 10 through an opening 51a provided in the center case 51, and is connected to, for example, a connector 602a.
図9は、本発明の第1の実施の形態の遊技機1の構成を示すブロック図である。   FIG. 9 is a block diagram showing a configuration of the gaming machine 1 according to the first embodiment of this invention.
遊技機1は、遊技を統括的に制御する遊技制御装置500、各種演出を行うために表示装置53及びスピーカ30等を制御する演出制御装置550、遊技球を払い出すために図示しない払出モータを制御する払出制御装置580を備える。   The gaming machine 1 includes a game control device 500 that controls the game in an integrated manner, an effect control device 550 that controls the display device 53 and the speaker 30 to perform various effects, and a payout motor (not shown) for paying out game balls. A payout control device 580 for controlling is provided.
まず、遊技制御装置500の構成について説明する。なお、演出制御装置550については、図10にて説明する。   First, the configuration of the game control device 500 will be described. The production control device 550 will be described with reference to FIG.
遊技制御装置500は、遊技用マイコン501、入力I/F(Interface)505、出力I/F(Interface)506、及び外部通信端子507を備える。   The game control device 500 includes a game microcomputer 501, an input I / F (Interface) 505, an output I / F (Interface) 506, and an external communication terminal 507.
遊技用マイコン501は、CPU502、ROM(Read Only Memory)503及びRAM(Random Access Memory)504を備える。   The gaming microcomputer 501 includes a CPU 502, a ROM (Read Only Memory) 503, and a RAM (Random Access Memory) 504.
CPU502は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。ROM503は、遊技制御のための不変の情報(プログラム、データ等)を記憶している。RAM504は、遊技制御時にワークエリアとして利用される。   The CPU 502 is a main control device that controls the game in an integrated manner, and controls the game. The ROM 503 stores invariant information (programs, data, etc.) for game control. The RAM 504 is used as a work area during game control.
外部通信端子507は、遊技制御装置500の設定情報等を検査する検査装置等の外部機器に遊技制御装置500を接続する。   The external communication terminal 507 connects the game control device 500 to an external device such as an inspection device that inspects the setting information of the game control device 500.
CPU502は、入力I/F505を介して各種入力装置(始動口SW36d、一般入賞口SW44a〜44n、ゲートSW34a、カウントSW42d、ガラス枠開放SW18a、前面枠開放SW3a、球切れSW54、振動センサ55、及び磁気センサ56)からの検出信号を受けて、大当り抽選等、種々の処理を行う。   The CPU 502 receives various input devices (start opening SW36d, general winning openings SW44a to 44n, gate SW34a, count SW42d, glass frame opening SW18a, front frame opening SW3a, ball break SW54, vibration sensor 55, and the like via the input I / F 505. In response to the detection signal from the magnetic sensor 56), various processes such as a big hit lottery are performed.
始動口SW36dは、始動口36に遊技球が入賞したことを検出するスイッチである。一般入賞口SW44a〜44nは、一般入賞口44に遊技球が入賞したことを検出するスイッチである。   The start port SW36d is a switch that detects that a game ball has won the start port 36. The general winning ports SW 44 a to 44 n are switches that detect that a game ball has won the general winning port 44.
ゲートSW34aは、普図始動ゲート34を遊技球が通過したことを検出するスイッチである。カウントSW42dは、大入賞口42に遊技球が入賞したことを検出するスイッチである。   The gate SW 34a is a switch that detects that a game ball has passed through the usual start gate 34. The count SW 42d is a switch that detects that a game ball has won a prize winning opening 42.
ガラス枠開放SW18aは、ガラス枠18が開放されたことを検出するスイッチである。前面枠開放SW3aは、前面枠3が開放されたことを検出するスイッチである。   The glass frame opening SW 18a is a switch that detects that the glass frame 18 has been opened. The front frame opening SW 3a is a switch for detecting that the front frame 3 is opened.
球切れSW54は、遊技機1の内部に貯留され、払い出しに用いられる遊技球の数が所定数以下になったことを検出するスイッチである。   The ball cut SW 54 is a switch that detects that the number of game balls stored in the gaming machine 1 and used for payout has become a predetermined number or less.
振動センサ55は、遊技機1に与えられた振動を検出するセンサであり、遊技機1を振動させるなどの不正行為を検出する。磁気センサ56は、始動口36の第2始動入賞口、一般入賞口44、大入賞口42、及び普図始動ゲート34付近に設けられ、磁力を検出するセンサである。磁気センサ56は、各入賞口付近に磁石を近づけて、遊技領域10aに発射された遊技球を各入賞口に導く不正を検出する。   The vibration sensor 55 is a sensor that detects vibration applied to the gaming machine 1 and detects an illegal act such as vibrating the gaming machine 1. The magnetic sensor 56 is provided in the vicinity of the second start winning opening, the general winning opening 44, the large winning opening 42, and the normal start gate 34 of the start opening 36, and is a sensor for detecting magnetic force. The magnetic sensor 56 detects a fraud that brings a magnet close to each winning hole and guides the game ball launched to the gaming area 10a to each winning hole.
また、CPU502は、出力I/F506を介して、普図・特図表示器35、普電SOL36b、大入賞口SOL42b、払出制御装置580、及び演出制御装置550に指令信号を送信して、遊技を統括的に制御する。   In addition, the CPU 502 transmits a command signal to the ordinary / special-purpose display 35, the ordinary electric power SOL 36b, the special winning opening SOL 42b, the payout control device 580, and the effect control device 550 via the output I / F 506, thereby playing the game. Overall control.
普図・特図表示器35には、前述のように、特図変動表示ゲーム及び普図変動表示ゲームが実行される。さらに、特図変動表示ゲームの未処理回数(特図始動記憶数)及び普図変動表示ゲームの未処理回数(普図始動記憶数)が表示される。普図変動表示ゲームが当りとなるか否かを示す乱数を含む普図始動記憶、及び特図変動表示ゲームが当りとなるか否かを示す乱数を含む特図始動記憶が記憶されている。   As described above, the special figure change display game and the universal figure change display game are executed on the special figure / special figure display unit 35. Furthermore, the number of unprocessed times (special figure start memory number) of the special figure change display game and the number of unprocessed times (standard figure start memory number) of the normal figure change display game are displayed. A general chart start memory including a random number indicating whether or not the special figure fluctuation display game is won and a special figure start memory including a random number indicating whether or not the special figure fluctuation display game is a win are stored.
普電SOL36bは、普図変動表示ゲームの停止表示が特別の結果態様となった場合に、開閉部材36aを開放することによって、始動口36に遊技球が入賞しやすい状態にする。   The general electric power SOL 36b opens the opening / closing member 36a when the stop display of the general-purpose variable display game becomes a special result mode, thereby making it easy for the game ball to win the start opening 36.
大入賞口SOL42bは、特図変動表示ゲームの結果が特別の結果態様となって、特別遊技状態(大当たり状態)となった場合に、大入賞口42の開閉扉42aを開放して、遊技球が入賞しやすい状態に変換する。   The special winning opening SOL42b opens the open / close door 42a of the special winning opening 42 when the result of the special figure change display game becomes a special result mode and becomes a special gaming state (a big hit state), and a game ball Is converted to a state where it is easy to win.
遊技制御装置500は、外部情報端子508から図示しない情報収集端末装置を介して、遊技機データを図示しない遊技場管理装置に出力する。遊技場管理装置は、遊技場に設置された遊技機1の遊技データを収集管理する計算機である。   The game control device 500 outputs game machine data from the external information terminal 508 to a game hall management device (not shown) via an information collection terminal device (not shown). The gaming hall management device is a computer that collects and manages gaming data of the gaming machines 1 installed in the gaming hall.
払出制御装置580は、遊技球が一般入賞口44又は大入賞口42に入賞した場合に、入賞した入賞口に対応する数の遊技球の払出指令を遊技制御装置500から受信する。また、球貸ボタン26が操作された場合にも所定数の遊技球の払い出しを行う払出指令を遊技制御装置500から受信する。払出制御装置580は、受信した払出指令に基づいて、図示しない払出モータを制御し、払出指令に指定された数の遊技球を払い出す。   The payout control device 580 receives, from the game control device 500, a payout command for the number of game balls corresponding to the winning port when the game ball wins the general winning port 44 or the big winning port 42. Further, even when the ball lending button 26 is operated, a payout command for paying out a predetermined number of game balls is received from the game control device 500. The payout control device 580 controls a payout motor (not shown) based on the received payout command, and pays out the number of game balls specified in the payout command.
遊技制御装置500は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データとして、出力I/F506を介して、演出制御装置550へ送信する。   The game control device 500 uses a change start command, a customer waiting demo command, a fanfare command, a probability information command, an error designation command, and the like as game data indicating the game situation via the output I / F 506, and the effect control device 550. Send to.
図10は、本発明の第1の実施の形態の演出制御装置550の構成を示すブロック図である。   FIG. 10 is a block diagram illustrating a configuration of the effect control device 550 according to the first embodiment of this invention.
演出制御装置550は、遊技制御装置500から入力される遊技データに基づいて、演出内容を決定し、表示装置53を制御するとともに、遊技盤10及び前面枠3に備えられた各種演出装置を制御する。演出装置には、LEDなどの発光装置やモータ又はソレノイドなどの可動物が含まれる。   The effect control device 550 determines the contents of the effect based on the game data input from the game control device 500, controls the display device 53, and controls various effect devices provided in the game board 10 and the front frame 3. To do. The rendering device includes a light emitting device such as an LED and a movable object such as a motor or a solenoid.
演出制御装置550は、CPU551、制御ROM552、RAM553、画像ROM554、音ROM555、VDP556、音LSI557、入力I/F558b、出力I/F558a、電源投入検出回路559、第1マスタIC570a、第2マスタIC570b、NORゲート回路561及び監視タイマ回路562を備える。さらに、演出制御装置550は、遊技盤10に接続される接続端子90と、前面枠3に接続される接続端子92を備える。なお、第1マスタIC570a及び第2マスタIC570bに共通の機能については、単に「マスタIC」として説明する。   The production control device 550 includes a CPU 551, a control ROM 552, a RAM 553, an image ROM 554, a sound ROM 555, a VDP 556, a sound LSI 557, an input I / F 558b, an output I / F 558a, a power-on detection circuit 559, a first master IC 570a, a second master IC 570b, A NOR gate circuit 561 and a monitoring timer circuit 562 are provided. Further, the effect control device 550 includes a connection terminal 90 connected to the game board 10 and a connection terminal 92 connected to the front frame 3. The functions common to the first master IC 570a and the second master IC 570b will be described simply as “master IC”.
CPU551は、遊技制御装置500から送信された指令信号が通信割込としての割込信号(INT)として入力され、入力された指令信号に基づいて、各種演出を制御する。また、CPU551には、第1マスタIC570a及び第2マスタIC570bからマスタ割込としての割込信号(INT)が入力されるとともに、VDP556からも画像更新割込としての割込信号(INT)が入力される。   The CPU 551 receives the command signal transmitted from the game control device 500 as an interrupt signal (INT) as a communication interrupt, and controls various effects based on the input command signal. The CPU 551 receives an interrupt signal (INT) as a master interrupt from the first master IC 570a and the second master IC 570b, and also receives an interrupt signal (INT) as an image update interrupt from the VDP 556. Is done.
さらに、CPU551は、監視タイマ回路562からもタイムアウト割込としての割込信号(INT)が入力される。タイムアウト監視回路562は、複数種類の監視タイマが内蔵されており、CPU551によって設定された監視タイマ値がタイムアップすると、CPU551に割込信号を出力する。CPU551は、割込信号の入力を受け付けると、実行中の処理を中断し、入力された割込信号に対応する処理を実行する。   Further, the CPU 551 receives an interrupt signal (INT) as a timeout interrupt also from the monitoring timer circuit 562. The timeout monitoring circuit 562 includes a plurality of types of monitoring timers, and outputs an interrupt signal to the CPU 551 when the monitoring timer value set by the CPU 551 times out. When the CPU 551 receives an input of an interrupt signal, the CPU 551 interrupts the process being executed and executes a process corresponding to the input interrupt signal.
制御ROM552には、演出制御のための不変の情報(プログラム、データ等)が格納されている。RAM553は、演出制御時にワークエリアとして利用される。   The control ROM 552 stores invariant information (program, data, etc.) for effect control. The RAM 553 is used as a work area during production control.
画像ROM554は、VDP556に接続され、表示装置53に表示される画像データを格納する。VDP556は、表示装置53への画像出力を制御するプロセッサである。   The image ROM 554 is connected to the VDP 556 and stores image data displayed on the display device 53. The VDP 556 is a processor that controls image output to the display device 53.
また、VDP556は、表示装置53に表示される画像を更新する周期(33ms周期)と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同期信号を発生させるごとに、発生させた同期信号をCPU551に割込信号として入力する。   In addition, the VDP 556 includes a synchronization signal generating unit that generates a synchronization signal that is synchronized with a cycle (33 ms cycle) for updating an image displayed on the display device 53. Every time the synchronization signal is generated, the synchronization signal generation means inputs the generated synchronization signal to the CPU 551 as an interrupt signal.
音ROM555は、音LSI557に接続され、前面枠3に備えられたスピーカ30から出力される音データを格納する。音LSI557は、スピーカ30からの音声出力を制御する回路である。   The sound ROM 555 is connected to the sound LSI 557 and stores sound data output from the speaker 30 provided in the front frame 3. The sound LSI 557 is a circuit that controls the sound output from the speaker 30.
入力I/F558bは、フィルタ565a及び565bを介して外部から入力された情報を受け付けるインタフェースである。具体的には、前面枠3に備えられた演出ボタン17が操作されたことを示す信号の入力を受け付けたり、遊技盤10に備えられたモータ位置検出センサによって検出された各モータの位置情報などの入力を受け付けたりする。   The input I / F 558b is an interface that receives information input from the outside via the filters 565a and 565b. Specifically, input of a signal indicating that the effect button 17 provided on the front frame 3 has been operated is received, position information of each motor detected by a motor position detection sensor provided on the game board 10, etc. Or accept input.
電源投入検出回路559は、演出制御装置550に電源が投入された場合に、第1マスタIC570a及び第2マスタIC570bのレジスタをデフォルト状態(すべて0)に初期化するリセット信号を発生させ、NORゲート回路561に出力する。   The power-on detection circuit 559 generates a reset signal that initializes the registers of the first master IC 570a and the second master IC 570b to a default state (all 0) when the effect control device 550 is powered on, and generates a NOR gate. Output to the circuit 561.
また、CPU551は、所定の条件が成立した場合に、バス563を介してリセット信号を出力I/F558aに出力する。そして、出力I/F558aは、入力されたリセット信号をNORゲート回路561に出力し、さらに、NORゲート回路561から、第1マスタIC570a及び第2マスタIC570bに当該リセット信号を出力する。所定の条件とは、例えば、すべての装飾制御装置610において、エラーフラグが「ON」になった場合などである(図32及び図33参照)。   Further, the CPU 551 outputs a reset signal to the output I / F 558a via the bus 563 when a predetermined condition is satisfied. The output I / F 558a outputs the input reset signal to the NOR gate circuit 561, and further outputs the reset signal from the NOR gate circuit 561 to the first master IC 570a and the second master IC 570b. The predetermined condition is, for example, a case where an error flag is “ON” in all the decoration control devices 610 (see FIGS. 32 and 33).
また、出力I/F558aは、ドライバ564a及びドライバ564bを介して、遊技盤10や前面枠3に備えられた演出装置(モータ又はソレノイドなどの可動物で駆動する演出装置)へ制御信号を出力する。   Further, the output I / F 558a outputs a control signal to an effect device (an effect device driven by a movable object such as a motor or a solenoid) provided in the game board 10 or the front frame 3 via the driver 564a and the driver 564b. .
なお、電源投入検出回路559からNORゲート回路561に入力されるリセット信号と、CPU551から出力I/F558aを介してNORゲート回路561に入力されるリセット信号は、いずれの場合にもLOWレベルの状態のときにリセットを指令する信号として機能する。そのため、電源投入検出回路559及びCPU551の少なくとも一方からNORゲート回路561にリセット信号が出力されていれば、NORゲート回路561を介してリセット信号が第1マスタIC570a及び第2マスタIC570bに入力される。   Note that the reset signal input from the power-on detection circuit 559 to the NOR gate circuit 561 and the reset signal input from the CPU 551 to the NOR gate circuit 561 via the output I / F 558a are in a LOW level state in any case. It functions as a signal for commanding reset at the time. Therefore, if a reset signal is output to the NOR gate circuit 561 from at least one of the power-on detection circuit 559 and the CPU 551, the reset signal is input to the first master IC 570a and the second master IC 570b via the NOR gate circuit 561. .
図11は、本発明の第1の実施の形態の演出制御装置550に備えられた第1マスタIC570aと遊技盤10に備えられた演出装置の構成を示すブロック図である。   FIG. 11 is a block diagram showing the configuration of the first master IC 570a provided in the effect control device 550 and the effect device provided in the game board 10 according to the first embodiment of the present invention.
遊技盤10は、第1マスタIC570aに接続される中継基板600、当該中継基板600に接続される装飾装置基板625及び補助遊技装置ユニット12を備える。   The game board 10 includes a relay board 600 connected to the first master IC 570a, a decoration device board 625 connected to the relay board 600, and an auxiliary game device unit 12.
中継基板600は、第1マスタIC570aから送信された電気信号を、遊技盤10に備えられた装飾制御装置610に送信(中継)する。また、中継基板600には、装飾制御装置610と同様に、演出装置を制御する機能を有し、当該中継基板600に直接接続された装飾装置基板625を制御する。   The relay board 600 transmits (relays) the electrical signal transmitted from the first master IC 570 a to the decoration control device 610 provided in the game board 10. In addition, the relay board 600 has a function of controlling the effect device, similarly to the decoration control device 610, and controls the decoration device board 625 directly connected to the relay board 600.
装飾装置620は、装飾制御装置610に備えられるI2CI/Oエクスパンダ615(図17参照)によって制御され、電流を流すことによって光が点滅して演出を行う発光装置であり、例えばLEDなどである。装飾装置基板625は、サイドランプ45(図8参照)に設けられる基板であり、サイドランプ45の発光装置(LED)が搭載されている。このサイドランプ45の発光装置は、中継基板600に備えられるI2CI/Oエクスパンダ615によって、直接制御される。 The decoration device 620 is a light emitting device that is controlled by an I 2 CI / O expander 615 (see FIG. 17) provided in the decoration control device 610 and flashes light when an electric current is applied. It is. The decoration device substrate 625 is a substrate provided on the side lamp 45 (see FIG. 8), and a light emitting device (LED) of the side lamp 45 is mounted thereon. The light emitting device of the side lamp 45 is directly controlled by an I 2 CI / O expander 615 provided on the relay board 600.
補助遊技装置ユニット12には、LEDなどの発光装置である装飾装置620、可動物である役物駆動第1モータ(MOT)71及び役物駆動第2MOT81が含まれている。補助遊技装置ユニット12内の装飾装置620は、当該補助遊技装置ユニット12に含まれる装飾制御装置610によって制御される。本発明の第1の実施の形態では、役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって制御されるように構成されているが、装飾装置620と同様に当該補助遊技装置ユニット12に含まれる装飾制御装置610によって制御されるように構成してもよい。   The auxiliary gaming device unit 12 includes a decoration device 620 that is a light emitting device such as an LED, a first accessory driving first motor (MOT) 71 that is a movable object, and a second accessory driving second MOT 81. The decoration device 620 in the auxiliary gaming device unit 12 is controlled by the decoration control device 610 included in the auxiliary gaming device unit 12. In the first embodiment of the present invention, the accessory driving first MOT 71 and the accessory driving second MOT 81 are configured to be controlled by the relay board 600, but the auxiliary gaming device unit is similar to the decoration device 620. 12 may be configured to be controlled by a decoration control device 610 included in the control unit 610.
役物駆動第1MOT71及び役物駆動第2MOT81は、電流が流れると回転動作することによって演出動作を行う駆動装置である。役物駆動第1MOT71及び役物駆動第2MOT81は、演出制御装置550のドライバ564により中継基板600を経由して直接制御されるので、I2CI/Oエクスパンダ615を介在させる処理は行われない。 The first accessory driving MOT 71 and the second accessory driving MOT 81 are driving devices that perform an effect operation by rotating when current flows. Since the accessory driving first MOT 71 and the accessory driving second MOT 81 are directly controlled by the driver 564 of the effect control device 550 via the relay board 600, the process of interposing the I 2 CI / O expander 615 is not performed. .
本発明の第1の実施の形態では、役物駆動第1MOT71及び役物駆動第2MOT81は、可動演出装置58に含まれ、具体的には、役物駆動第1MOT71は第1演出ユニット63、役物駆動第2MOT81は第2演出ユニット64に含まれている。   In the first embodiment of the present invention, the accessory driving first MOT 71 and the accessory driving second MOT 81 are included in the movable effect device 58. Specifically, the accessory driving first MOT 71 is the first effect unit 63, The object driving second MOT 81 is included in the second effect unit 64.
演出制御装置550は、役物駆動第1MOT71及び役物駆動第2MOT81を制御することによって、第1演出ユニット63及び第2演出ユニット64が連動した演出動作を実行させる。   The effect control device 550 controls the first and second effect units driving MOT 71 and second MOT 81 to cause the first effect unit 63 and the second effect unit 64 to perform an effect operation.
第1マスタIC570aは、制御対象となる装飾装置620を制御する装飾制御装置610に個別に割り当てられたアドレスを指定して、指定した個別アドレスの装飾制御装置610に装飾装置620の制御内容を出力する。なお、装飾制御装置610の個別アドレスは、正確には、装飾制御装置610に含まれるI2CI/Oエクスパンダ615(図17参照)の個別アドレスである。 The first master IC 570a designates an address individually assigned to the decoration control device 610 that controls the decoration device 620 to be controlled, and outputs the control contents of the decoration device 620 to the decoration control device 610 of the designated individual address. To do. The individual address of the decoration control device 610 is precisely the individual address of the I 2 CI / O expander 615 (see FIG. 17) included in the decoration control device 610.
第1マスタIC570aは、接続線SDA、接続線SCL、接続線GND、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseの7種類の接続線を介して、中継基板(装飾制御装置)600に接続される。これらの接続線は、第1マスタIC570aと中継基板600とを接続するケーブル91(図8参照)により構成される。   The first master IC 570a is connected to a relay board (decoration control device) via seven types of connection lines: a connection line SDA, a connection line SCL, a connection line GND, a connection line Vcc, a connection line Vled, a connection line Vms, and a connection line Vse. ) 600. These connection lines are configured by a cable 91 (see FIG. 8) that connects the first master IC 570a and the relay substrate 600.
接続線SDAは、演出制御装置550と装飾制御装置610との間でデータを通信するための接続線であり、本発明の第1の実施の形態におけるデータ線として機能する。接続線SCLは、接続線SDAでのデータ通信に用いられるクロック信号を入出力するための接続線であり、本発明の第1の実施の形態におけるタイミング信号線として機能する。接続線GNDは、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseで供給される電源のグランドである。   Connection line SDA is a connection line for communicating data between effect control device 550 and decoration control device 610, and functions as a data line in the first embodiment of the present invention. The connection line SCL is a connection line for inputting / outputting a clock signal used for data communication on the connection line SDA, and functions as a timing signal line in the first embodiment of the present invention. The connection line GND is a ground of the power supplied by the connection line Vcc, the connection line Vled, the connection line Vms, and the connection line Vse.
接続線Vccは、中継基板600及び装飾制御装置610にロジック用の電源を供給するための接続線である。接続線Vledは、LED(装飾装置620)を発光させるための電源を供給するための接続線である。接続線Vmsは、補助遊技装置ユニット12に含まれるモータやソレノイド(具体的には、役物駆動第1MOT71、役物駆動第2MOT81)に電源を供給するための接続線である。接続線Vseは、各種センサ(演出装置に含まれるモータの状態を検出する状態検出センサであって、具体的には、モータ位置検出センサ560aが相当する)に電源を供給するための接続線である。   The connection line Vcc is a connection line for supplying logic power to the relay board 600 and the decoration control device 610. The connection line Vled is a connection line for supplying power for causing the LED (decoration device 620) to emit light. The connection line Vms is a connection line for supplying power to the motors and solenoids (specifically, the accessory driving first MOT 71 and the accessory driving second MOT 81) included in the auxiliary gaming device unit 12. The connection line Vse is a connection line for supplying power to various sensors (a state detection sensor that detects the state of the motor included in the rendering device, and specifically corresponds to the motor position detection sensor 560a). is there.
中継基板600と補助遊技装置ユニット12との間は、演出制御装置550と中継基板600との間を接続する7種類の接続線が接続される。本発明の第1の実施の形態では、モータ位置検出センサ560a、役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって直接制御されるため、前述した7種類の接続線のうち、接続線Vms及び接続線Vse以外の5種類の接続線が、補助遊技装置ユニット12の最上流に配置された装飾制御装置610に接続される。具体的には、中継基板600と装飾制御装置610との間は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL及び接続線GNDが接続される。   Between the relay board 600 and the auxiliary gaming device unit 12, seven types of connection lines that connect the effect control device 550 and the relay board 600 are connected. In the first embodiment of the present invention, the motor position detection sensor 560a, the accessory driving first MOT 71, and the accessory driving second MOT 81 are directly controlled by the relay board 600. Therefore, among the seven types of connection lines described above, Five types of connection lines other than the connection line Vms and the connection line Vse are connected to the decoration control device 610 disposed in the uppermost stream of the auxiliary gaming device unit 12. Specifically, a connection line Vcc, a connection line Vled, a connection line SDA, a connection line SCL, and a connection line GND are connected between the relay board 600 and the decoration control device 610.
なお、図8に示した配線(ケーブル)と各接続線を対応させると、演出制御装置550から中継基板600に引き渡される各種接続線(接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線Vms、接続線Vse、及び接続線GND)は、ケーブル91に含まれている。   When the wiring (cable) shown in FIG. 8 is associated with each connection line, various connection lines (connection line Vcc, connection line Vled, connection line SDA, connection line SCL) delivered from the effect control device 550 to the relay board 600 are provided. , Connection line Vms, connection line Vse, and connection line GND) are included in the cable 91.
また、これらの各種接続線は、中継基板600からさらに分岐して別の基板に引き渡され、中継基板600から分岐する接続線Vcc、接続線Vled、接続線SDA、及び接続線SCLはケーブル653に、接続線Vmsはケーブル652に、接続線Vseはケーブル651に含まれている。また、中継基板600から分岐する接続線GNDが、ケーブル651〜653の全てに含まれている。   These various connection lines are further branched from the relay board 600 and delivered to another board. The connection line Vcc, the connection line Vled, the connection line SDA, and the connection line SCL branched from the relay board 600 are connected to the cable 653. The connection line Vms is included in the cable 652, and the connection line Vse is included in the cable 651. Further, the connection line GND branched from the relay board 600 is included in all the cables 651 to 653.
第1マスタIC570aと装飾制御装置610とは、接続線SDA及び接続SCLによって2ライン双方向通信を行う。第1マスタIC570aは、CPU551からの指令に基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各信号レベルを制御する(第1の)信号レベル制御手段として機能する。   The first master IC 570a and the decoration control device 610 perform two-line bidirectional communication using the connection line SDA and the connection SCL. The first master IC 570a functions as a (first) signal level control means for controlling each signal level of the connection line SDA and the connection line SCL connected to the decoration control device 610 based on a command from the CPU 551. To do.
第1マスタIC570aは、中継基板600及び装飾制御装置610にデータを送信する場合には、まず、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることにより、装飾制御装置610へのデータ出力を開始するためのスタート条件を成立させる(装飾制御装置610に対してスタートコンディションを発行(出力)する)。   When transmitting data to the relay board 600 and the decoration control device 610, the first master IC 570a first changes the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH. As a result, a start condition for starting data output to the decoration control device 610 is satisfied (a start condition is issued (output) to the decoration control device 610).
この後、第1マスタIC570aは、接続線SCLの信号レベルをLOWに変更し、接続線SCLの信号レベルがLOWである間に接続線SDAの信号レベルを送信データの最初のビットのレベルに設定し、所定時間後に接続線SCLの信号レベルをLOWからHIGHに変化させる。接続線SCLの信号レベルがHIGHに変化すると、装飾制御装置610は接続線SDAの信号レベルを取得し、送信データの最初のビットとして認識する。次いで、第1マスタIC570aは、接続線SCLの信号レベルをHIGHからLOWに戻す。   Thereafter, the first master IC 570a changes the signal level of the connection line SCL to LOW, and sets the signal level of the connection line SDA to the level of the first bit of the transmission data while the signal level of the connection line SCL is LOW. Then, after a predetermined time, the signal level of the connection line SCL is changed from LOW to HIGH. When the signal level of the connection line SCL changes to HIGH, the decoration control device 610 acquires the signal level of the connection line SDA and recognizes it as the first bit of the transmission data. Next, the first master IC 570a returns the signal level of the connection line SCL from HIGH to LOW.
この手順を1回実行すると、第1マスタIC570aから装飾制御装置610へ1ビットのデータが送信され、最終的にはこの手順が8回繰り返されることで、送信データの8ビットすべてが第1マスタIC570aから装飾制御装置610へ送信される(1バイト分のデータが送信される)。   When this procedure is executed once, 1-bit data is transmitted from the first master IC 570a to the decoration control device 610. Finally, this procedure is repeated 8 times, so that all 8 bits of the transmission data are transferred to the first master. The data is transmitted from the IC 570a to the decoration control device 610 (1 byte of data is transmitted).
そして、第1マスタIC570aは、最後の8ビット目のデータ送信が終了すると、接続線SCLの信号レベルをHIGHからLOWに戻した際に、接続線SDAを解放して装飾制御装置610からの返答信号を受信することを待機する受信待機状態にする。   Then, when the data transmission of the last 8 bits is completed, the first master IC 570a releases the connection line SDA and returns a response from the decoration control device 610 when the signal level of the connection line SCL is returned from HIGH to LOW. A reception standby state in which a signal is received is set.
受信待機状態になると、装飾制御装置610は、接続線SDAを介して1ビットの返答信号(後述するACK又はNACK)を第1マスタIC570aに返す。次いで、第1マスタIC570aは、接続線SCLの信号レベルをLOWからHIGHに変化させて返答信号のレベルを取り込み、所定時間後に接続線SCLの信号レベルをHIGHからLOWに変化させると、装飾制御装置610は接続線SDAを解放する。   In the reception standby state, the decoration control device 610 returns a 1-bit response signal (ACK or NACK described later) to the first master IC 570a via the connection line SDA. Next, when the first master IC 570a changes the signal level of the connection line SCL from LOW to HIGH to capture the level of the response signal, and changes the signal level of the connection line SCL from HIGH to LOW after a predetermined time, the decoration control device 610 releases the connection line SDA.
第1マスタIC570aは、このような1バイト分のデータ送信と1ビット分の返答信号の受信とを交互に繰り返し、装飾制御装置610へ出力すべきデータがすべて出力されるまで継続する。第1マスタIC570aは、出力すべきデータの出力が終了した場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変更させることにより、装飾制御装置610へのデータ出力を終了するためのストップ条件を成立させる(装飾制御装置610に対してストップコンディションを発行する)。   The first master IC 570a alternately repeats the data transmission for 1 byte and the reception of the response signal for 1 bit, and continues until all the data to be output to the decoration control device 610 is output. When the output of data to be output is completed, the first master IC 570a changes the signal level of the connection line SDA from LOW to HIGH while maintaining the signal level of the connection line SCL at HIGH, thereby controlling the decoration. A stop condition for ending data output to the device 610 is established (a stop condition is issued to the decoration control device 610).
入力用バッファ571は、装飾制御装置610から接続線SDAを介して入力されたデータが一時的に記憶される記憶装置である。   The input buffer 571 is a storage device that temporarily stores data input from the decoration control device 610 via the connection line SDA.
具体的には、第1マスタIC570aが入力モードに設定された場合において、装飾制御装置610から第1マスタIC570aに送信されたデータが、フィルタ575aによりノイズが除去されて入力用バッファ571に一時的に記憶される。   Specifically, when the first master IC 570a is set to the input mode, the data transmitted from the decoration control device 610 to the first master IC 570a is temporarily removed to the input buffer 571 after the noise is removed by the filter 575a. Is remembered.
出力用バッファ572は、装飾制御装置610に接続線SDAを介して出力するデータが一時的に記憶される。   The output buffer 572 temporarily stores data output to the decoration control device 610 via the connection line SDA.
リセットレジスタ(REG)573は、バス563に接続され、演出制御装置550のCPU551からの指令を受け付けてリセット信号をコントローラ574に出力する。コントローラ574は、第1マスタIC570aを統括的に制御し、各種処理を実行する。   The reset register (REG) 573 is connected to the bus 563, receives a command from the CPU 551 of the effect control device 550, and outputs a reset signal to the controller 574. The controller 574 comprehensively controls the first master IC 570a and executes various processes.
フィルタ575aは、接続線SDAから入力されたデータのノイズを除去する。ドライバ576aは、接続線SDAからデータを出力する場合に、トランジスタ578aが動作可能な電圧をトランジスタ578aに印加する。   The filter 575a removes noise from data input from the connection line SDA. When the driver 576a outputs data from the connection line SDA, the driver 576a applies a voltage at which the transistor 578a can operate to the transistor 578a.
接続線SDAは、プルアップ抵抗Rによって所定の電圧が印加され(図21参照)、フィルタ575a及びトランジスタ578aに接続されている。   A predetermined voltage is applied to the connection line SDA by a pull-up resistor R (see FIG. 21), and the connection line SDA is connected to the filter 575a and the transistor 578a.
トランジスタ578aは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられている。トランジスタ578aのゲートはドライバ576aに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。   As the transistor 578a, a field effect transistor (FET) is used in order to suppress power consumption. The gate of the transistor 578a is connected to the driver 576a, the drain is connected to the connection line SDA to which a predetermined voltage is applied by the pull-up resistor R, and the source is grounded.
トランジスタ578aのゲートに印加される電圧がトランジスタ578aを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SDAに印加された電圧は降下せず、その結果、接続線SDAはHIGHレベルとなる。一方、トランジスタ578aのゲートに印加される電圧がトランジスタ578aを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下し、その結果、接続線SDAはLOWレベルとなる。   If the voltage applied to the gate of the transistor 578a is smaller than a predetermined value for operating the transistor 578a, no current flows between the drain and the source, so that the voltage applied to the connection line SDA does not drop, and as a result The connection line SDA becomes HIGH level. On the other hand, if the voltage applied to the gate of the transistor 578a is equal to or higher than a predetermined value for operating the transistor 578a, a current flows from the drain to which the voltage of the predetermined value is applied to the grounded source. As a result, the connection line SDA becomes LOW level.
なお、トランジスタ578aは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。このため、接続線SDAには、通常のI2Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Note that the transistor 578a has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source. For this reason, it is possible to flow a current of about 10 milliamperes, which is much larger than the current value used when using a normal I 2 C bus, to the connection line SDA, and the effect control device 550 and the decoration control device 610 The data transmission between them is configured to withstand failures due to noise.
ドライバ576aは、データを接続線SDAから出力する場合に、トランジスタ578aにドレインとソースとの間に電流を流すためにトランジスタ578aのゲートにトランジスタ578aが動作可能な値の電圧を印加する。そして、ドライバ576aは、接続線SDAの電圧を、HIGHレベル又はLOWレベルに設定することによって、データを接続線SDAから出力する。   When the driver 576a outputs data from the connection line SDA, the driver 576a applies a voltage having a value at which the transistor 578a can operate to the gate of the transistor 578a so that a current flows between the drain and the source of the transistor 578a. Then, the driver 576a outputs data from the connection line SDA by setting the voltage of the connection line SDA to the HIGH level or the LOW level.
また、フィルタ575bは、接続線SCLから入力されたデータのノイズを除去する。ドライバ576bは、接続線SCLからデータを出力する場合に、トランジスタ578bが動作可能な電圧をトランジスタ578bに印加する。   Further, the filter 575b removes noise from data input from the connection line SCL. When the driver 576b outputs data from the connection line SCL, the driver 576b applies a voltage at which the transistor 578b can operate to the transistor 578b.
接続線SCLは、プルアップ抵抗Rによって所定の電圧が印加され(図21参照)、フィルタ575b及びトランジスタ578bに接続されている。   A predetermined voltage is applied to the connection line SCL by the pull-up resistor R (see FIG. 21), and the connection line SCL is connected to the filter 575b and the transistor 578b.
トランジスタ578bは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられている。トランジスタ578bのゲートはドライバ576bに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SCLに接続され、ソースは接地されている。   A field effect transistor (FET) is used as the transistor 578b in order to reduce power consumption. The gate of the transistor 578b is connected to the driver 576b, the drain is connected to the connection line SCL to which a predetermined voltage is applied by the pull-up resistor R, and the source is grounded.
トランジスタ578bのゲートに印加される電圧がトランジスタ578bを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SCLに印加された電圧は降下せず、その結果、接続線SCLはHIGHレベルとなる。一方、トランジスタ578bのゲートに印加される電圧がトランジスタ578bを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SCLの電圧が低下し、その結果、接続線SCLはLOWレベルとなる。   If the voltage applied to the gate of the transistor 578b is smaller than a predetermined value for operating the transistor 578b, no current flows between the drain and the source, so that the voltage applied to the connection line SCL does not drop, and as a result The connection line SCL becomes HIGH level. On the other hand, if the voltage applied to the gate of the transistor 578b is equal to or higher than a predetermined value for operating the transistor 578b, a current flows from the drain to which the predetermined voltage is applied to the grounded source, whereby the connection line SCL As a result, the connection line SCL becomes the LOW level.
なお、トランジスタ578bは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。そのため、接続線SCLには、通常のI2Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Note that the transistor 578b has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source. Therefore, a current of about 10 milliamperes, which is much larger than the current value used when using the normal I 2 C bus, can be passed through the connection line SCL, and between the effect control device 550 and the decoration control device 610. The data transmission is configured to withstand failures due to noise.
ドライバ576bは、クロック信号を接続線SCLから出力する場合に、トランジスタ578bにドレインとソースとの間に電流を流すためにトランジスタ578bのゲートにトランジスタ578bが動作可能な値の電圧を印加する。そして、ドライバ576bは、接続線SCLの電圧を、HIGHレベルとLOWレベルとに繰り返し変化させることによって、クロック信号を接続線SCLから出力する。   When the driver 576b outputs a clock signal from the connection line SCL, the driver 576b applies a voltage having a value at which the transistor 578b can operate to the gate of the transistor 578b so that a current flows between the drain and the source of the transistor 578b. Then, the driver 576b outputs a clock signal from the connection line SCL by repeatedly changing the voltage of the connection line SCL between a HIGH level and a LOW level.
電源投入リセット回路577は、第1マスタIC570aに電源が投入されて、電源投入リセット回路577内の電圧が所定値に達した場合に、入力用バッファ571及び出力用バッファ572などの記憶領域をデフォルト状態にするためのリセット信号をコントローラ574に出力する。なお、電源投入リセット回路577については、第1マスタIC570aの外部に設け、後述する第2マスタIC570bの共通としてもよい。   The power-on reset circuit 577 defaults storage areas such as the input buffer 571 and the output buffer 572 when the first master IC 570a is powered on and the voltage in the power-on reset circuit 577 reaches a predetermined value. A reset signal for setting the state is output to the controller 574. The power-on reset circuit 577 may be provided outside the first master IC 570a and shared with the second master IC 570b described later.
コマンドレジスタ(REG)581は、演出制御装置550のCPU551からコマンドを受け付けるためのレジスタである。本発明の第1の実施の形態では、コマンドレジスタ581には、STA、STO、SI、及びMODEの各ビットが予め割り当てられており、CPU551によって、各ビット毎個別に“0”又は“1”が設定可能となっている。   The command register (REG) 581 is a register for receiving a command from the CPU 551 of the effect control device 550. In the first embodiment of the present invention, each bit of STA, STO, SI, and MODE is pre-assigned to the command register 581, and “0” or “1” is individually assigned to each bit by the CPU 551. Can be set.
STAは、第1マスタIC570aが制御対象の装飾制御装置610に対し、スタート条件(スタートコンディション)の出力を指示するためのビットである。STAに“1”が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、スタートコンディションを発行(出力)し、スタート条件を成立させる。   The STA is a bit for the first master IC 570a to instruct the decoration control device 610 to be controlled to output a start condition (start condition). When “1” is set in the STA, the first master IC 570a issues (outputs) a start condition to the decoration control device 610 to be controlled to establish the start condition.
STOは、第1マスタIC570aが制御対象の装飾制御装置610に対し、ストップ条件(ストップコンディション)の出力を指示するためのビットである。STOに“1”が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、ストップコンディションを発行(出力)し、ストップ条件を成立させる。   The STO is a bit for the first master IC 570a to instruct the decoration control device 610 to be controlled to output a stop condition (stop condition). When “1” is set in the STO, the first master IC 570a issues (outputs) a stop condition to the decoration control device 610 to be controlled to establish the stop condition.
SIは、第1マスタIC570aから、演出制御装置550において割込みを発生させるときに設定されるビットである。第1マスタIC570aからCPU551に割込みを発生させるときには、コントローラ574によってSIに“1”が設定され、割込信号(INT)がCPU551に入力される。その後、SIに“1”が設定されている間は、第1マスタIC570aは処理を中断しているが、CPU551によってSIに“0”が設定されると、第1マスタIC570aは、割込を中断して処理を再開する。   SI is a bit that is set when an interrupt is generated in the effect control device 550 from the first master IC 570a. When an interrupt is generated from the first master IC 570 a to the CPU 551, “1” is set to SI by the controller 574 and an interrupt signal (INT) is input to the CPU 551. Thereafter, while the SI is set to “1”, the first master IC 570a suspends processing. However, when the CPU 551 sets SI to “0”, the first master IC 570a interrupts. Suspend and resume processing.
MODEは、データを送信するモードを指定するビットであり、“1”が設定されている場合には「バッファモード」、“0”が設定されている場合には「バイトモード」が指定される。バッファモードは、連続する複数バイトのデータを1度にまとめて送信するモードであり、最大68バイトのデータの送信が可能である。また、バイトモードは、1回の送信で1バイトのデータだけが送信可能なモードであり、バイト単位でのデータの送受信に利用される。   MODE is a bit for designating a mode for transmitting data, and “buffer mode” is designated when “1” is set, and “byte mode” is designated when “0” is set. . The buffer mode is a mode for transmitting a plurality of continuous bytes of data at a time and transmitting a maximum of 68 bytes of data. The byte mode is a mode in which only one byte of data can be transmitted in one transmission, and is used for data transmission / reception in units of bytes.
ステータスレジスタ(REG)582は、第1マスタIC570aのステータスを示す情報が格納される。下位2ビットには常に“0”が設定され、上位5ビットにステータスコードが設定される。   The status register (REG) 582 stores information indicating the status of the first master IC 570a. “0” is always set in the lower 2 bits, and the status code is set in the upper 5 bits.
自身アドレス設定レジスタ(REG)583は、第1マスタIC570aがスレーブ(装飾制御装置)として機能する場合に設定されるレジスタである。市販されているマスタICは、通常、マスタとしての機能とスレーブとしての機能を備えており、用途に応じて使用される。自身アドレス設定REG583には、第1マスタIC570aがスレーブとして機能する場合に、自身を特定するためのアドレスが設定される。   The own address setting register (REG) 583 is a register that is set when the first master IC 570a functions as a slave (decoration control device). A commercially available master IC usually has a function as a master and a function as a slave, and is used according to the application. In the own address setting REG 583, an address for specifying itself when the first master IC 570a functions as a slave is set.
図12は、本発明の第1の実施の形態の演出制御装置550に備えられた第2マスタIC570bと前面枠3に備えられた演出装置の構成を示すブロック図である。   FIG. 12 is a block diagram showing the configuration of the second master IC 570b provided in the effect control device 550 and the effect device provided in the front frame 3 according to the first embodiment of the present invention.
前面枠3には、第2マスタIC570bに接続される簡易中継基板1600、当該簡易中継基板1600に接続される装飾制御装置610、スピーカ30、モータ位置検出センサ560b、照明駆動第1MOT13a及び照明駆動第2MOT14aなどが含まれる。   The front frame 3 includes a simple relay board 1600 connected to the second master IC 570b, a decoration control device 610 connected to the simple relay board 1600, a speaker 30, a motor position detection sensor 560b, an illumination drive first MOT 13a, and an illumination drive first. 2MOT 14a and the like are included.
簡易中継基板1600は、第2マスタIC570bから送信された電気信号を、前面枠3に備えられた装飾制御装置610に送信(中継)する。なお、簡易中継基板1600は、中継基板600とは異なり、I2CI/Oエクスパンダ615を備えていないので、簡易中継基板1600に備えた電子部品には、演出装置を制御するための演算処理を実行する機能を有していない。したがって、簡易中継基板1600に直接接続された照明駆動第1MOT13a及び照明駆動第2MOT14aを、自己の判断によって制御することができないため、簡易中継基板1600は、第2マスタIC570bから受信した電気信号を入力して、照明駆動第1MOT13a及び照明駆動第2MOT14aへ中継する役目を果たしている。 The simple relay board 1600 transmits (relays) the electrical signal transmitted from the second master IC 570 b to the decoration control device 610 provided in the front frame 3. Unlike the relay board 600, the simple relay board 1600 does not include the I 2 CI / O expander 615. Therefore, the electronic component provided in the simple relay board 1600 includes arithmetic processing for controlling the effect device. Does not have a function to execute. Therefore, since the illumination driving first MOT 13a and the illumination driving second MOT 14a that are directly connected to the simple relay board 1600 cannot be controlled by their own judgment, the simple relay board 1600 receives the electric signal received from the second master IC 570b. Thus, it plays a role of relaying to the illumination driving first MOT 13a and the illumination driving second MOT 14a.
照明駆動第1MOT13a及び照明駆動第2MOT14aは、演出制御装置550から送信された信号に基づいて内部に備えられた発光部材を駆動させ、各種演出を実行する。   The illumination drive first MOT 13a and the illumination drive second MOT 14a drive the light emitting member provided inside based on the signal transmitted from the effect control device 550, and execute various effects.
また、演出制御装置550は、演出ボタン17から当該演出ボタン17が操作されたことを示す信号が簡易中継基板1600を介して入力される。さらに、モータ位置検出センサ560bによって検出された照明駆動第1MOT13a及び照明駆動第2MOT14aの位置情報が、簡易中継基板1600を介して入力される。   In addition, the effect control device 550 receives a signal indicating that the effect button 17 has been operated from the effect button 17 via the simple relay board 1600. Further, the position information of the illumination drive first MOT 13 a and the illumination drive second MOT 14 a detected by the motor position detection sensor 560 b is input via the simple relay board 1600.
さらに、簡易中継基板1600は、演出制御装置550の音LSI557からの信号を受信し、スピーカ30から出力する。   Further, the simple relay board 1600 receives a signal from the sound LSI 557 of the effect control device 550 and outputs it from the speaker 30.
なお、第2マスタIC570bの構成は、第1マスタIC570aと同じ構成であるため、第2マスタIC570bの各構成には同じ符号を割り当てて説明を省略する。また、第2マスタIC570bは、第1マスタIC570aと同様に、CPU551からの指令に基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各信号レベルを制御する(第2の)信号レベル制御手段として機能する。   Since the configuration of the second master IC 570b is the same as that of the first master IC 570a, the same reference numeral is assigned to each configuration of the second master IC 570b, and description thereof is omitted. Similarly to the first master IC 570a, the second master IC 570b controls the signal levels of the connection line SDA and the connection line SCL connected to the decoration control device 610 based on a command from the CPU 551 ( It functions as a second) signal level control means.
なお、演出制御装置550と中継基板600との接続方法、及び中継基板600と中継基板600以外の装飾制御装置610との接続方法については、図13〜図16にて詳細を後述する。また、中継基板600及び装飾制御装置610の構成などについては、図17〜図21にて詳細を後述する。   The connection method between the effect control device 550 and the relay board 600 and the connection method between the relay board 600 and the decoration control device 610 other than the relay board 600 will be described in detail later with reference to FIGS. The configuration of the relay board 600 and the decoration control device 610 will be described in detail later with reference to FIGS.
装飾制御装置610は、主として、遊技盤10及び前面枠3に取り付けられている。前面枠3に取り付けられた装飾制御装置610が制御する装飾装置(LED)620は、装飾部材9a、9b、照明ユニット11、及び異常報知LED29を照射するものである。一方、遊技盤10に取り付けられる装飾制御装置610は、センターケース51、表示装置53、及び演出制御装置550を一体化して構成される補助遊技装置ユニット12に含まれている。   The decoration control device 610 is mainly attached to the game board 10 and the front frame 3. The decoration device (LED) 620 controlled by the decoration control device 610 attached to the front frame 3 irradiates the decoration members 9a and 9b, the illumination unit 11, and the abnormality notification LED 29. On the other hand, the decoration control device 610 attached to the game board 10 is included in the auxiliary game device unit 12 configured by integrating the center case 51, the display device 53, and the effect control device 550.
図13では、遊技盤10に備えられる中継基板600及び補助遊技装置ユニット12に含まれる装飾制御装置610の構成及び接続形態について説明する。図14では、前面枠3に備えられる簡易中継基板1600及び装飾制御装置610の構成及び接続形態について説明する。   In FIG. 13, a configuration and connection form of the decoration control device 610 included in the relay board 600 and the auxiliary game device unit 12 provided in the game board 10 will be described. In FIG. 14, configurations and connection forms of the simple relay board 1600 and the decoration control device 610 provided in the front frame 3 will be described.
図13は、本発明の第1の実施の形態の遊技盤10の構成を示す図である。   FIG. 13 is a diagram illustrating a configuration of the game board 10 according to the first embodiment of this invention.
補助遊技装置ユニット12を構成するセンターケース51は、前述したように、枠装飾部65と枠体基部60とを組み合わせて構成される。   As described above, the center case 51 constituting the auxiliary gaming device unit 12 is configured by combining the frame decoration portion 65 and the frame base portion 60.
枠装飾部65には、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置610などが複数個備えられる。これらの装飾制御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置610に制御される演出装置もケーブルで接続することにより、当該枠装飾部65が一体構成される。   The frame decoration unit 65 is provided with a plurality of effect devices for performing auxiliary games such as a variable display game, and a decoration control device 610 for controlling the effect devices. These decoration control devices 610 are connected to each other by a predetermined signal cable, and the effect device controlled by the decoration control device 610 is also connected by a cable, whereby the frame decoration portion 65 is integrally configured.
また、枠体基部60にも、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置610が複数個備えられる。これらの装飾制御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置610に制御される演出装置もケーブルで接続することにより、当該枠体基部60が一体構成される。   The frame base 60 is also provided with a plurality of effect devices for performing an auxiliary game such as a variable display game, and a plurality of decoration control devices 610 for controlling the effect devices. By connecting these decoration control devices 610 to each other by a predetermined signal cable, and also connecting the effect device controlled by the decoration control device 610 with a cable, the frame base 60 is integrally configured.
ゆえに、枠装飾部65や枠体基部60は、本実施形態における一体型演出ユニットを構成している。これに対し、サイドランプ45などは、一体型演出ユニットに含まれない単体の演出装置であるので、分離型演出装置を構成することになる。   Therefore, the frame decoration part 65 and the frame base 60 constitute an integrated production unit in the present embodiment. On the other hand, since the side lamps 45 and the like are single production devices that are not included in the integrated production unit, they constitute a separate production device.
なお、補助遊技装置ユニット12に含まれる演出装置のすべてが補助遊技装置ユニット12内部の装飾制御装置610によって制御される必要はない。例えば、本発明の第1の実施の形態では、センターケース51内に配置される可動物は、中継基板600を介して、演出制御装置550により直接制御される。   Note that not all of the effect devices included in the auxiliary gaming device unit 12 need be controlled by the decoration control device 610 inside the auxiliary gaming device unit 12. For example, in the first embodiment of the present invention, the movable object arranged in the center case 51 is directly controlled by the effect control device 550 via the relay board 600.
装飾制御装置610には、前述のように、装飾装置620を制御するためのI2CI/Oエクスパンダ615が搭載され、I2CI/Oエクスパンダ615には、個々のI2CI/Oエクスパンダ615を識別するための個別アドレスが割り当てられている。本発明の第1の実施の形態では、前述のように、I2CI/Oエクスパンダ615の個別アドレスが、装飾制御装置610の個別アドレスとして利用される。 The decoration controller 610, as described above, is mounted I 2 CI / O expander 615 for controlling the decoration device 620, the I 2 CI / O expander 615, individual I 2 CI / O An individual address for identifying the expander 615 is assigned. In the first embodiment of the present invention, as described above, the individual address of the I 2 CI / O expander 615 is used as the individual address of the decoration control device 610.
演出制御装置550は、I2CI/Oエクスパンダ615の個別アドレスを指定して制御信号を送信することによって、装飾装置620を個別に制御して演出動作を実行することが可能となる。各装飾制御装置610には、原則的に、それぞれ異なる個別アドレス(図中に「ad=」で示す)が割り当てられる。 The effect control device 550 can execute the effect operation by individually controlling the decoration device 620 by designating the individual address of the I 2 CI / O expander 615 and transmitting the control signal. In principle, different individual addresses (indicated by “ad =” in the figure) are assigned to the respective decoration control devices 610.
また、装飾制御装置610は、接続形態によって、分岐型(分岐基板)、連結型(連結基板)及び終端型(終端基板)の三種類に分類される。分岐型、連結型及び終端型いずれの装飾制御装置610にも装飾装置620を接続可能であり、接続された装飾装置620を制御することが可能である。   Further, the decoration control device 610 is classified into three types according to a connection form: a branch type (branch substrate), a connection type (connection substrate), and a termination type (termination substrate). The decoration device 620 can be connected to any one of the branch type, the connection type, and the terminal type decoration control device 610, and the connected decoration device 620 can be controlled.
分岐型の装飾制御装置610は、下流側に複数の装飾制御装置610が直接接続され、これらの複数の装飾制御装置610に受信した制御信号を送信する。連結型の装飾制御装置610は、下流側に一つの装飾制御装置610が接続され、接続された装飾制御装置610に受信した制御信号を送信する。終端型の装飾制御装置610は、下流側に装飾制御装置610が接続されず、装飾装置620の制御のみを行う。分岐型、連結型、終端型の装飾制御装置610の詳細に関しては、図17を用いて後述する。   In the branch type decoration control device 610, a plurality of decoration control devices 610 are directly connected to the downstream side, and the received control signals are transmitted to the plurality of decoration control devices 610. The connected decoration control device 610 is connected to one decoration control device 610 on the downstream side, and transmits the received control signal to the connected decoration control device 610. The terminal-type decoration control device 610 does not connect the decoration control device 610 on the downstream side, and only controls the decoration device 620. Details of the branch type, connected type, and terminal type decoration control device 610 will be described later with reference to FIG.
なお、上流側とは、演出制御装置550から途中の装飾制御装置610を経て末端の装飾制御装置610までへ電気信号を送信する構成において、この電気信号を送信する側のことである。反対に、下流側とは、この電気信号を受信する側のことである。   The upstream side refers to the side that transmits the electrical signal in the configuration in which the electrical signal is transmitted from the effect control device 550 to the terminal decoration control device 610 through the decoration control device 610 on the way. On the other hand, the downstream side is the side that receives this electrical signal.
要するに、演出制御装置550から末端の装飾制御装置610への信号ケーブルを順に辿っていったときに、より演出制御装置550に近い側へ接続されている装飾制御装置610が上流側となり、より末端の装飾制御装置610に近い側へ接続されている装飾制御装置610が下流側となる。例えば、装飾制御装置610A、610Cは、装飾制御装置610Hの上流側に配置されており、装飾制御装置610I、610Jは、装飾制御装置610Hの下流側に配置されていることになる。   In short, when the signal cable from the production control device 550 to the decoration control device 610 at the end is traced in order, the decoration control device 610 connected to the side closer to the production control device 550 becomes the upstream side, and more terminal. The decoration control device 610 connected to the side closer to the decoration control device 610 is the downstream side. For example, the decoration control devices 610A and 610C are arranged on the upstream side of the decoration control device 610H, and the decoration control devices 610I and 610J are arranged on the downstream side of the decoration control device 610H.
ここで、本発明の第1の実施の形態では、前述のように、可動演出装置58を構成する第1演出部材70及び第2演出部材80の可動部分に装飾制御装置610が配置されている。言い換えれば、図6において、第1演出部材70の可動部(第1演出ベース100)に装飾制御装置610(第1発光基板106)が配置され、図7において、第2演出部材80の可動部(第2演出ベース110)に装飾制御装置610(第2発光基板116)が配置されている。   Here, in the first embodiment of the present invention, as described above, the decoration control device 610 is arranged on the movable parts of the first effect member 70 and the second effect member 80 that constitute the movable effect device 58. . In other words, in FIG. 6, the decoration control device 610 (first light emitting substrate 106) is disposed on the movable part (first effect base 100) of the first effect member 70, and in FIG. 7, the movable part of the second effect member 80. The decoration control device 610 (second light emitting substrate 116) is disposed on the (second effect base 110).
このとき、従来のシフトレジスタのように、各装飾制御装置610をデイジーチェーンで配線すると、デイジーチェーンの末端となるいずれか一方の装飾制御装置610だけは、入力用のケーブルのみを接続するだけで済む。しかし、デイジーチェーンの途中に接続される構成となる他方の装飾制御装置610には、入力用のケーブルと出力用のケーブルを接続する必要がある。可動部に複数のケーブルが接続されると、可動部とともに装飾制御装置610(第1発光基板106、第2発光基板116)自体が可動する構造となってケーブルも移動するため、配線の引き回しが困難になってしまうおそれがある。さらに、ケーブルの移動により、ケーブルを構成する接続線が断線する可能性が生じ、演出に影響を与えるおそれがある。   At this time, if each decoration control device 610 is wired in a daisy chain as in a conventional shift register, only one of the decoration control devices 610 at the end of the daisy chain can be connected only by an input cable. That's it. However, it is necessary to connect an input cable and an output cable to the other decoration control device 610 configured to be connected in the middle of the daisy chain. When a plurality of cables are connected to the movable part, the decoration control device 610 (the first light emitting board 106 and the second light emitting board 116) itself moves together with the movable part, and the cable also moves. It can be difficult. Furthermore, the movement of the cable may cause a disconnection of the connection line constituting the cable, which may affect the production.
本発明の第1の実施の形態では、第1演出部材70及び第2演出部材80に配置された装飾制御装置610を終端型とし、これらの装飾制御装置610の上流に分岐型の装飾制御装置610を配置している。そのため、終端型の装飾制御装置610(第1発光基板106、第2発光基板116)には、第1演出部材70及び第2演出部材80の外部に備えた他の装飾制御装置610へ信号を伝達するケーブルが、接続されない構造となる。このように装飾制御装置610を配置すれば、可動部に配置された装飾制御装置610には入力ケーブルのみを接続すればよいことになる。したがって、デイジーチェーンで配線する場合と比較して、配線の引き回しが容易になり、断線する可能性を少なくすることができる。   In the first embodiment of the present invention, the decoration control device 610 disposed in the first effect member 70 and the second effect member 80 is a terminal type, and a branch type decoration control device is provided upstream of these decoration control devices 610. 610 is arranged. Therefore, the terminal-type decoration control device 610 (the first light-emitting board 106 and the second light-emitting board 116) sends a signal to the other decoration control devices 610 provided outside the first effect member 70 and the second effect member 80. The transmitting cable is not connected. If the decoration control device 610 is arranged in this way, only the input cable needs to be connected to the decoration control device 610 arranged in the movable part. Therefore, the wiring can be easily routed and the possibility of disconnection can be reduced as compared with the case of wiring by daisy chain.
装飾制御装置610は、受信した制御信号の宛先アドレスが自宛でない場合、下流側にさらに装飾制御装置610が接続されていれば受信した制御信号を送信する。また、送信先がなければ受信した制御信号を破棄する。   When the destination address of the received control signal is not addressed to itself, the decoration control device 610 transmits the received control signal if the decoration control device 610 is further connected to the downstream side. If there is no transmission destination, the received control signal is discarded.
装飾制御装置610は、16個のポートに対応するLEDを制御することが可能であり、装飾制御装置610に搭載されたLEDと、当該装飾制御装置610に接続された外部の装飾装置基板625に搭載されたLEDとの合計数が16以下であれば、両方のLEDを制御することが可能である。すなわち、一体型の装飾制御装置610(I2CI/Oエクスパンダ615と装飾装置620がともに配置される主動型基板に相当)では、装飾装置基板625(I2CI/Oエクスパンダ615が配置されず、装飾装置620が配置される従動型基板に相当)をさらに接続することによって、内部に備えられた装飾装置620と外部に接続した装飾装置620の両方を制御することが可能である。 The decoration control device 610 can control the LEDs corresponding to the 16 ports. The decoration control device 610 includes an LED mounted on the decoration control device 610 and an external decoration device substrate 625 connected to the decoration control device 610. If the total number of mounted LEDs is 16 or less, both LEDs can be controlled. In other words, in the integrated decoration control device 610 (corresponding to the main active substrate on which both the I 2 CI / O expander 615 and the decoration device 620 are arranged), the decoration device substrate 625 (the I 2 CI / O expander 615 is arranged). In addition, it is possible to control both the decoration device 620 provided inside and the decoration device 620 connected to the outside by further connecting a driven substrate on which the decoration device 620 is disposed.
こうすることによって、離れて配置された装飾装置620を1つの装飾制御装置610で制御することが可能となり、装飾制御装置610の数を最小限にすることができる。   By doing so, it is possible to control the decoration devices 620 arranged at a distance by one decoration control device 610, and the number of decoration control devices 610 can be minimized.
中継基板600は、上流側では演出制御装置550に搭載された第1マスタIC570aに接続し、第1マスタIC570aから送信された制御信号を受信する。また、下流側では補助遊技装置ユニット12に含まれる装飾制御装置610A(正確には一体型演出ユニットである枠体基部60に含まれる装飾制御装置610A)に接続する。さらに、中継基板600は、遊技盤10に備えられた分離型演出装置である装飾装置基板625(サイドランプ45(図8参照)に設けられた基板)に接続し、当該中継基板600に備えられたI2CI/Oエクスパンダ615によって、当該装飾装置基板625に搭載された装飾装置620を制御する。 The relay board 600 is connected to the first master IC 570a mounted on the effect control device 550 on the upstream side, and receives a control signal transmitted from the first master IC 570a. Further, on the downstream side, it is connected to a decoration control device 610A included in the auxiliary gaming device unit 12 (more precisely, a decoration control device 610A included in the frame base 60 which is an integrated production unit). Further, the relay board 600 is connected to a decoration device board 625 (a board provided on the side lamp 45 (see FIG. 8)) which is a separation type effect device provided in the game board 10, and is provided in the relay board 600. The decoration device 620 mounted on the decoration device substrate 625 is controlled by the I 2 CI / O expander 615.
補助遊技装置ユニット12には、装飾制御装置610A〜610Jが含まれる。装飾制御装置610Aは、分岐型の装飾制御装置であり、装飾制御装置610B及び装飾制御装置610Cに第1マスタIC570aから受信した制御信号を送信する。また、装飾制御装置610Bには、装飾装置基板625Bが接続されており、装飾装置基板625Bに配置されたLEDなどの演出装置(装飾装置620)が装飾制御装置610Bによって制御される。   The auxiliary gaming device unit 12 includes decoration control devices 610A to 610J. The decoration control device 610A is a branch type decoration control device, and transmits the control signal received from the first master IC 570a to the decoration control device 610B and the decoration control device 610C. In addition, a decoration device substrate 625B is connected to the decoration control device 610B, and an effect device (decoration device 620) such as an LED disposed on the decoration device substrate 625B is controlled by the decoration control device 610B.
装飾制御装置610Cは、分岐型の装飾制御装置610であり、下流側の装飾制御装置610D及び装飾制御装置610Hに受信した制御信号を送信する。装飾制御装置610Dは、分岐型の装飾制御装置610Eが接続され、さらに、装飾装置基板625Dに含まれる装飾装置620Dを制御する。   The decoration control device 610C is a branch type decoration control device 610, and transmits the received control signal to the decoration control device 610D and the decoration control device 610H on the downstream side. The decoration control device 610D is connected to a branch type decoration control device 610E, and further controls the decoration device 620D included in the decoration device substrate 625D.
装飾制御装置610Eには、第1演出部材70を制御する装飾制御装置610Fと、第2演出部材80を制御する装飾制御装置610Gとが接続される。第1演出部材70及び第2演出部材80は、連動して演出動作が実行される。装飾制御装置610Fは、第1演出部材70に含まれる第1発光基板106に配置され(図6)、また、装飾制御装置610Gは、第2演出部材80に含まれる第2発光基板116に配置されている(図7)。   The decoration control device 610E is connected to a decoration control device 610F that controls the first effect member 70 and a decoration control device 610G that controls the second effect member 80. The first effect member 70 and the second effect member 80 perform an effect operation in conjunction with each other. The decoration control device 610F is disposed on the first light emitting substrate 106 included in the first effect member 70 (FIG. 6), and the decoration control device 610G is disposed on the second light emitting substrate 116 included in the second effect member 80. (FIG. 7).
なお、第1発光基板106自体が装飾制御装置610Fとして機能し、第2発光基板116自体が装飾制御装置610Gとして機能していてもよい。   The first light emitting substrate 106 itself may function as the decoration control device 610F, and the second light emitting substrate 116 itself may function as the decoration control device 610G.
本発明の第1の実施の形態では、装飾制御装置610Fは第1演出部材70に含まれるLEDなどを制御し、装飾制御装置610Gは第2演出部材80に含まれるLEDなどを制御する。なお、第1演出部材70及び第2演出部材80をそれぞれ表示部53aの前方に移動させるための駆動力を出力するための役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって制御される。   In the first embodiment of the present invention, the decoration control device 610F controls the LEDs included in the first effect member 70, and the decoration control device 610G controls the LEDs included in the second effect member 80. Note that the accessory driving first MOT 71 and the accessory driving second MOT 81 for outputting the driving force for moving the first effect member 70 and the second effect member 80 to the front of the display unit 53a are controlled by the relay board 600. Is done.
演出制御装置550は、変動表示ゲーム実行時など、所定の条件を満たすと、第1演出ユニット63(第1演出部材70)及び第2演出ユニット64(第2演出部材80)を制御して演出動作を実行する。具体的には、第1演出ユニット63に含まれる役物駆動第1MOT71及び第2演出ユニット64に含まれる役物駆動第2MOT81を制御するために、中継基板600の個別アドレス(「0000」)を指定して、これらのモータを動作させるための制御信号を送信する。さらに、第1演出部材70に含まれるLEDなどの発光装置を制御する制御信号を、第1演出部材70を制御する装飾制御装置610Fの個別アドレス(「0110」)を指定して送信する。同様に、第2演出部材80に含まれるLEDなどの発光装置を制御する制御信号を、第2演出部材80を制御する装飾制御装置610Gの個別アドレス(「0111」)を指定して送信する。その後、ストップコンディションを発行する。   The effect control device 550 controls the first effect unit 63 (the first effect member 70) and the second effect unit 64 (the second effect member 80) when the predetermined condition is satisfied, such as when the variable display game is executed. Perform the action. Specifically, in order to control the accessory driving first MOT 71 included in the first effect unit 63 and the accessory driving second MOT 81 included in the second effect unit 64, the individual address (“0000”) of the relay board 600 is set. Designate and send control signals to operate these motors. Furthermore, a control signal for controlling a light emitting device such as an LED included in the first effect member 70 is transmitted by designating the individual address (“0110”) of the decoration control device 610F for controlling the first effect member 70. Similarly, a control signal for controlling a light emitting device such as an LED included in the second effect member 80 is transmitted by designating the individual address (“0111”) of the decoration control device 610G for controlling the second effect member 80. After that, issue a stop condition.
装飾制御装置610Hは、連結型の装飾制御装置610であり、さらに、連結型の装飾制御装置610I及び終端型の装飾制御装置610Jが接続される。終端型の装飾制御装置610Jは、装飾装置基板625Jに含まれる装飾装置620Jを制御する。   The decoration control device 610H is a connection type decoration control device 610, and is further connected to a connection type decoration control device 610I and a terminal type decoration control device 610J. The terminal-type decoration control device 610J controls the decoration device 620J included in the decoration device substrate 625J.
本発明の第1の実施の形態では、装飾制御装置610H及び装飾制御装置610Iは、信頼度報知装置15に含まれる演出装置(LED)を制御する。所定の条件を満たした場合には、演出制御装置550の第1マスタIC570aから所定の態様を示すようにするための制御信号が送信され、指定された態様で演出を行う。   In the first embodiment of the present invention, the decoration control device 610H and the decoration control device 610I control an effect device (LED) included in the reliability notification device 15. When the predetermined condition is satisfied, a control signal for indicating a predetermined mode is transmitted from the first master IC 570a of the production control device 550, and the production is performed in the designated mode.
図14は、本発明の第1の実施の形態の前面枠3の構成を示す図である。   FIG. 14 is a diagram illustrating a configuration of the front frame 3 according to the first embodiment of this invention.
本発明の第1の実施の形態の遊技機1には複数の仕様があり、通常版遊技機1と廉価版遊技機1とがある。通常版遊技機1は、標準仕様の装飾部材を備えている前面枠3(以下、通常版前面枠3とする)を備えている。廉価版遊技機1は、標準仕様の装飾部材よりも廉価なコストで構成された装飾部材を備えている前面枠3(以下、廉価版前面枠3’とする)を備えている。図14の上側には、通常版前面枠3の構成を示し、下側には、廉価版前面枠3’の構成を示しており、遊技機1では、いずれか一方の仕様の前面枠3のみが取り付けられて演出制御装置550と接続されるので、第2マスタIC570bには、通常版前面枠3か廉価版前面枠3’のいずれか一方のみが接続される。   The gaming machine 1 according to the first embodiment of the present invention has a plurality of specifications, and there are a normal version gaming machine 1 and an inexpensive version gaming machine 1. The normal version gaming machine 1 includes a front frame 3 (hereinafter, referred to as a normal version front frame 3) having a standard decorative member. The low-priced gaming machine 1 includes a front frame 3 (hereinafter referred to as a low-priced front frame 3 ') that includes a decorative member configured at a lower cost than a standard decorative member. The upper side of FIG. 14 shows the configuration of the normal version front frame 3, and the lower side shows the configuration of the inexpensive version front frame 3 ′. In the gaming machine 1, only the front frame 3 of one of the specifications is shown. Is attached and connected to the production control device 550, so that either the normal version front frame 3 or the inexpensive version front frame 3 ′ is connected to the second master IC 570b.
通常版前面枠3と廉価版前面枠3’とは、装飾部材9a、9bに含まれる装飾装置620の数が相違し、さらに、装飾装置620を制御する装飾制御装置610の数も相違する。具体的には、通常版前面枠3の装飾部材9a、9bは7つの装飾制御装置610によって制御され、廉価版前面枠3’の装飾部材9a’、9b’は5つの装飾制御装置610によって制御される。装飾部材9a、9bは、装飾部材9a’、9b’よりも多くのLEDによって照射するので、通常版前面枠3のほうが廉価版前面枠3’よりも明るくなり、実行可能な演出のバリエーションを増やすことも可能である。このため、通常版前面枠3が取り付けられた場合の装飾装置620の制御と、廉価版前面枠3’が取り付けられた場合の装飾装置620の制御が相違する。   The normal plate front frame 3 and the inexpensive plate front frame 3 ′ are different in the number of decoration devices 620 included in the decoration members 9 a and 9 b, and also in the number of decoration control devices 610 that control the decoration device 620. Specifically, the decoration members 9a and 9b of the normal plate front frame 3 are controlled by seven decoration control devices 610, and the decoration members 9a 'and 9b' of the inexpensive plate front frame 3 'are controlled by five decoration control devices 610. Is done. Since the decorative members 9a and 9b irradiate with more LEDs than the decorative members 9a ′ and 9b ′, the normal plate front frame 3 becomes brighter than the inexpensive plate front frame 3 ′, which increases the variation of executable effects. It is also possible. Therefore, the control of the decoration device 620 when the normal plate front frame 3 is attached is different from the control of the decoration device 620 when the inexpensive plate front frame 3 ′ is attached.
このため、通常版前面枠3に取り付けられる装飾制御装置610の個別アドレスと廉価版前面枠3’に取り付けられる装飾制御装置610の個別アドレスに同じアドレスを割り当てた場合には、演出制御装置550から装飾制御装置610へ送信する演出制御データを、通常版前面枠3の場合と廉価版前面枠3’の場合とで異ならせる必要があるので、遊技機1に取り付けられる前面枠3に応じて通常版用の演出制御装置550と廉価版用の演出制御装置550をそれぞれ用意しなければならない。したがって、製造メーカーが遊技機1を出荷する場合には、通常版用の演出制御装置550と廉価版用の演出制御装置550とを用意しなければならず、製造コストが上昇してしまう。   For this reason, when the same address is assigned to the individual address of the decoration control device 610 attached to the normal plate front frame 3 and the individual address of the decoration control device 610 attached to the inexpensive plate front frame 3 ′, the effect control device 550 Since the production control data to be transmitted to the decoration control device 610 needs to be different between the case of the normal version front frame 3 and the case of the inexpensive version front frame 3 ′, it is usually determined according to the front frame 3 attached to the gaming machine 1. The production control device 550 for the plate and the production control device 550 for the low cost version must be prepared. Therefore, when the manufacturer ships the gaming machine 1, the production control device 550 for the normal version and the production control device 550 for the low-priced version must be prepared, resulting in an increase in manufacturing cost.
そこで、本発明の第1の実施の形態では、通常版前面枠3と廉価版前面枠3’とで制御が異なる装飾制御装置610の個別アドレスには、異なるアドレスを割り当て、演出制御装置550から装飾制御装置610へ送信する演出制御データが、通常版前面枠3の場合と廉価版前面枠3’の場合とで共通となるように構成することで、一つの演出制御装置550で通常版用の制御と廉価版用の制御とを実行できるように構成した。こうすることによって、通常版用の演出制御装置550と廉価版用の演出制御装置550とをそれぞれ用意する必要がなくなり、製造コストを抑えることができる。なお、本発明の第1の実施の形態では、遊技盤10の構成については、通常版であっても廉価版であっても同じ構成となっている。   Therefore, in the first embodiment of the present invention, different addresses are assigned to the individual addresses of the decoration control device 610 whose control is different between the normal version front frame 3 and the low price version front frame 3 ′. The effect control data to be transmitted to the decoration control device 610 is configured so as to be common to the case of the normal version front frame 3 and the case of the low cost version front frame 3 ′, so that one effect control device 550 is used for the normal version. And control for the low cost version can be executed. By doing so, it is not necessary to prepare the production control device 550 for the normal version and the production control device 550 for the low-priced version, and the manufacturing cost can be suppressed. In the first embodiment of the present invention, the game board 10 has the same configuration regardless of whether it is a normal version or a low-priced version.
以下、通常版前面枠3及び廉価版前面枠3’の構成について具体的に説明する。   Hereinafter, the configurations of the normal plate front frame 3 and the inexpensive plate front frame 3 'will be described in detail.
通常版前面枠3には、第2マスタIC570bに接続される簡易中継基板1600を備える。簡易中継基板1600には、分岐型の装飾制御装置610K及び照明駆動モータ(13a、14a)が接続される。   The normal plate front frame 3 includes a simple relay board 1600 connected to the second master IC 570b. A branch type decoration control device 610K and illumination drive motors (13a, 14a) are connected to the simple relay board 1600.
装飾制御装置610Kは、照明ユニット11内に配置され、装飾装置基板625Kに備えられた装飾装置620を制御する。具体的には、照明ユニット11に含まれるLEDや異常報知LED29などが制御される。   The decoration control device 610K is arranged in the lighting unit 11 and controls the decoration device 620 provided on the decoration device substrate 625K. Specifically, the LED included in the illumination unit 11 and the abnormality notification LED 29 are controlled.
また、装飾制御装置610Kは、分岐型の装飾制御装置であり、装飾制御装置610L及び装飾制御装置610Pに受信した制御信号を送信する。装飾制御装置610L〜610Nは、通常版前面枠3の左側部分の装飾部材9aを制御する。また、装飾制御装置610P〜610Rは、通常版前面枠3の右側部分の装飾部材9bを制御する。   The decoration control device 610K is a branch type decoration control device, and transmits the received control signal to the decoration control device 610L and the decoration control device 610P. The decoration control devices 610 </ b> L to 610 </ b> N control the decoration member 9 a on the left side portion of the normal plate front frame 3. Further, the decoration control devices 610P to 610R control the decoration member 9b on the right side portion of the normal plate front frame 3.
通常版前面枠3の左側部分の装飾部材9aは、連結型の装飾制御装置610L、610M及び終端型の装飾制御装置610Nを含む。装飾制御装置610Lは、演出制御装置550の第2マスタIC570bから送信された制御信号を、装飾制御装置610Kから受信し、装飾制御装置610M及び610Nに送信する。   The decoration member 9a on the left side portion of the normal plate front frame 3 includes connection type decoration control devices 610L and 610M and a terminal type decoration control device 610N. The decoration control device 610L receives the control signal transmitted from the second master IC 570b of the effect control device 550 from the decoration control device 610K and transmits it to the decoration control devices 610M and 610N.
通常版前面枠3の右側部分の装飾部材9bは、前述のように、連結型の装飾制御装置610P、610Q及び終端型の装飾制御装置610Rを含む。装飾制御装置610Pは、演出制御装置550の第2マスタIC570bから送信された制御信号を、装飾制御装置610Kから受信し、装飾制御装置610Q及び610Rに送信する。   As described above, the decoration member 9b on the right side portion of the normal plate front frame 3 includes the connection type decoration control devices 610P and 610Q and the terminal type decoration control device 610R. The decoration control device 610P receives the control signal transmitted from the second master IC 570b of the effect control device 550 from the decoration control device 610K and transmits the control signal to the decoration control devices 610Q and 610R.
また、装飾部材9a及び装飾部材9bに含まれる装飾制御装置610L〜610Rにも、それぞれ異なる個別アドレスが割り当てられており、第2マスタIC570bから送信された制御信号に基づいて、それぞれ別々の演出動作を実行させることができる。具体的には、照明ユニット11に含まれる装飾制御装置610Kの個別アドレスには「0000」、装飾部材9aに含まれる装飾制御装置610L、610M及び610Nの個別アドレスには「0001」「0010」及び「0011」、装飾部材9bに含まれる装飾制御装置610P、610Q及び610Rの個別アドレスには「0100」「0101」及び「0110」が割り当てられている。   Also, different individual addresses are assigned to the decoration control devices 610L to 610R included in the decoration member 9a and the decoration member 9b, and different rendering operations are performed based on the control signals transmitted from the second master IC 570b. Can be executed. Specifically, “0000” is used for the individual address of the decoration control device 610K included in the lighting unit 11, and “0001” “0010” is used for the individual addresses of the decoration control devices 610L, 610M, and 610N included in the decoration member 9a. “001”, “0100”, “0101”, and “0110” are assigned to the individual addresses of the decoration control devices 610P, 610Q, and 610R included in the decoration member 9b.
一方、廉価版前面枠3’は、通常版前面枠3と同様に、第2マスタIC570bに接続される簡易中継基板1600と、ほぼ同様の機能を有する基板(以下、廉価版の簡易中継基板1600’とする)を備える。但し、廉価版前面枠3’では、簡易中継基板1600’に分岐型の装飾制御装置610Sのみが接続されており、照明駆動モータ(13a、14a)を備えずにコストダウンが図られている。   On the other hand, the low-priced front frame 3 ′ is similar to the normal plate front frame 3 in that the simple relay board 1600 connected to the second master IC 570 b and a board having substantially the same function (hereinafter referred to as the low-priced simple relay board 1600). 'And). However, in the low-priced front frame 3 ', only the branch type decoration control device 610S is connected to the simple relay board 1600', and the cost is reduced without the illumination drive motors (13a, 14a).
装飾制御装置610Sは、照明ユニット11内に配置されており、装飾装置基板625Sに備えられた装飾装置620を制御する。具体的には、照明ユニット11に含まれるLEDや異常報知LED29などが制御され、通常版前面枠3と同様である。また、装飾制御装置610Sは、通常版前面枠3の照明ユニット11を制御する装飾制御装置610Kと同一の基板であり、同じ個別アドレス(「0000」)が割り当てられている。そのため、通常版前面枠3の装飾制御装置610Kと、廉価版前面枠3’の装飾制御装置610Sでは、同じ制御が実行される。   The decoration control device 610S is disposed in the lighting unit 11, and controls the decoration device 620 provided on the decoration device substrate 625S. Specifically, the LED included in the illumination unit 11, the abnormality notification LED 29, and the like are controlled and are the same as those of the normal plate front frame 3. The decoration control device 610S is the same substrate as the decoration control device 610K that controls the illumination unit 11 of the normal plate front frame 3, and is assigned the same individual address (“0000”). Therefore, the same control is executed in the decoration control device 610K of the normal plate front frame 3 and the decoration control device 610S of the inexpensive plate front frame 3 '.
また、装飾制御装置610Sは、分岐型の装飾制御装置であり、装飾制御装置610T及び装飾制御装置610Vに受信した制御信号を送信する。装飾制御装置610T及び610Uは、通常版前面枠3の左側部分の装飾部材9a’を制御する。また、装飾制御装置610V及び610Wは、通常版前面枠3の右側部分の装飾部材9b’を制御する。   The decoration control device 610S is a branch type decoration control device, and transmits the received control signal to the decoration control device 610T and the decoration control device 610V. The decoration control devices 610T and 610U control the decoration member 9a 'on the left side portion of the normal plate front frame 3. Further, the decoration control devices 610V and 610W control the decoration member 9b 'on the right side portion of the normal plate front frame 3.
また、廉価版前面枠3’では、左側の装飾部材9a’を制御する装飾制御装置610T及び610U、及び右側の装飾部材9b’を制御する装飾制御装置610V及び610Wが取り付けられている。装飾制御装置610Tは、通常版前面枠3の装飾制御装置610Lと同一の基板であり、同じ個別アドレス(「0001」)が割り当てられている。同様に、装飾制御装置610Vは、通常版前面枠3の装飾制御装置610Pと同一の基板であり、同じ個別アドレス(「0001」)が割り当てられている。そのため、通常版前面枠3の装飾制御装置610Lと、廉価版前面枠3’の装飾制御装置610Tでは、同じ制御が実行され、通常版前面枠3の装飾制御装置610Pと、廉価版前面枠3’の装飾制御装置610Vでは、同じ制御が実行される。   Further, in the inexpensive plate front frame 3 ', decoration control devices 610T and 610U for controlling the left decoration member 9a' and decoration control devices 610V and 610W for controlling the right decoration member 9b 'are attached. The decoration control device 610T is the same substrate as the decoration control device 610L of the normal plate front frame 3, and is assigned the same individual address (“0001”). Similarly, the decoration control device 610V is the same substrate as the decoration control device 610P of the normal plate front frame 3, and is assigned the same individual address (“0001”). Therefore, the same control is executed in the decoration control device 610L of the normal plate front frame 3 and the decoration control device 610T of the inexpensive plate front frame 3 ′, and the decoration control device 610P of the normal plate front frame 3 and the inexpensive plate front frame 3 are controlled. In the 'decoration control device 610V, the same control is executed.
装飾制御装置610U及び610Wには、同じ個別アドレス(「0111」)が割り当てられている。したがって、廉価版前面枠3’では、左右の装飾部材で装飾制御装置610U及び610Wで同じ制御が実行され、すなわち、制御対象のLEDによる照射が同じタイミングで実行される。また、装飾制御装置610U及び610Wには、通常版前面枠3の装飾制御装置610に割り当てられていない個別アドレスが割り当てられている。   The same individual address (“0111”) is assigned to the decoration control devices 610U and 610W. Therefore, in the low-price front frame 3 ′, the same control is executed by the decoration control devices 610 </ b> U and 610 </ b> W with the left and right decoration members, that is, the irradiation by the controlled LED is executed at the same timing. In addition, the decoration control devices 610U and 610W are assigned individual addresses that are not assigned to the decoration control device 610 of the normal front frame 3.
そして、通常版前面枠3と廉価版前面枠3’のいずれに使用される場合であっても、演出制御装置550からは、装飾部材9a、9b、9a’、9b’に含まれる装飾制御装置610のI2CI/Oエクスパンダ615に割り当てられたすべての個別アドレスに対して演出制御データが送信される。 And even if it is a case where it is used for any of the normal version front frame 3 and the inexpensive plate front frame 3 ′, the decoration control device included in the decoration members 9a, 9b, 9a ′, 9b ′ is provided from the effect control device 550. Production control data is transmitted to all individual addresses assigned to the I 2 CI / O expander 615 of 610.
以上のように、廉価版前面枠3’には、備えられている装飾制御装置のうち、装飾制御装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御手段)に相当するものが存在せず、代わりに、装飾制御装置610U及び610W(第2の仕様依存型グループ単位制御手段)が取り付けられている。通常版前面枠3には、装飾制御装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御手段)が取り付けられているのに対し、廉価版前面枠3’には、より少ない数の装飾制御装置610U及び610W(第2の仕様依存型グループ単位制御手段)が取り付けられている。   As described above, the low price front frame 3 'corresponds to the decoration control devices 610M, 610N, 610Q and 610R (first specification-dependent group unit control means) among the decoration control devices provided. Instead, decoration control devices 610U and 610W (second specification-dependent group unit control means) are attached. The normal plate front frame 3 is equipped with decoration control devices 610M, 610N, 610Q and 610R (first specification-dependent group unit control means), whereas the inexpensive plate front frame 3 ′ has fewer. A number of decoration control devices 610U and 610W (second specification-dependent group unit control means) are attached.
また、装飾制御装置610Kと装飾制御装置610S、装飾制御装置610Lと装飾制御装置610T、装飾制御装置610Vと装飾制御装置610Pは、互いに、通常版前面枠3と廉価版前面枠3’とに共通利用可能な基板として構成されている。   The decoration control device 610K and the decoration control device 610S, the decoration control device 610L and the decoration control device 610T, and the decoration control device 610V and the decoration control device 610P are common to the normal plate front frame 3 and the inexpensive plate front frame 3 ′. It is configured as a usable substrate.
したがって、本発明の第1の実施の形態の演出制御装置550は、通常版用の制御と廉価版用の制御とを共通化することが可能となり、前面枠ごとに制御を変更する必要が無く、演出制御装置550の製造コストを削減することができる。   Therefore, the production control device 550 according to the first embodiment of the present invention can share the control for the normal version and the control for the inexpensive version, and there is no need to change the control for each front frame. The manufacturing cost of the production control device 550 can be reduced.
なお、以降の説明では、特に断らない限り、本発明の第1の実施の形態の遊技機1では通常版前面枠が取り付けられているものとする。   In the following description, unless otherwise specified, it is assumed that the normal version front frame is attached to the gaming machine 1 according to the first embodiment of the present invention.
なお、廉価版前面枠3’では、個別アドレスが「0010」、「0011」、「0101」及び「0110」となるI2CI/Oエクスパンダ615は使用されず、通常版前面枠3では、個別アドレスが「0111」となるI2CI/Oエクスパンダ615は使用されない。そのため、いずれの前面枠3であっても、異常判定テーブル3300(図33参照)において、接続されないI2CI/Oエクスパンダ615が存在することになる。しかしながら、後述するように、異常判定テーブル3300に登録されている少なくとも1つのI2CI/Oエクスパンダ615と、第2マスタIC570bとの間で正常にデータ送信が行われていれば、正常に動作していると判定されるため、これが原因で処理が中断することはない。 In the low price front frame 3 ′, the I 2 CI / O expander 615 with individual addresses “0010”, “0011”, “0101” and “0110” is not used. The I 2 CI / O expander 615 whose individual address is “0111” is not used. Therefore, in any front frame 3, there is an unconnected I 2 CI / O expander 615 in the abnormality determination table 3300 (see FIG. 33). However, as will be described later, if data is normally transmitted between at least one I 2 CI / O expander 615 registered in the abnormality determination table 3300 and the second master IC 570b, Since it is determined to be operating, the process is not interrupted due to this.
図15は、本発明の第1の実施の形態の演出制御装置550と遊技盤10に含まれる中継基板600及び装飾制御装置610の接続状態を説明する図である。   FIG. 15 is a diagram illustrating a connection state between the effect control device 550 and the relay board 600 and the decoration control device 610 included in the game board 10 according to the first embodiment of this invention.
図15では、演出制御装置550、中継基板600、装飾制御装置610A、610B及び610Cの接続について説明する。また、説明の都合上、装飾制御装置610として、1個の中継基板600と、装飾制御装置610Cよりも下流に接続されている各装飾制御装置(610D〜610J)については記載を省略する。なお、各装飾制御装置610間の接続はそれぞれ同じである。   In FIG. 15, connection of the effect control device 550, the relay board 600, and the decoration control devices 610A, 610B, and 610C will be described. For convenience of explanation, description of the decoration control device 610 is omitted for one relay board 600 and each decoration control device (610D to 610J) connected downstream from the decoration control device 610C. The connection between the decoration control devices 610 is the same.
演出制御装置550は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseによって中継基板600と接続される。   The production control device 550 includes a connection line Vcc, a connection line Vled, a connection line SDA, a connection line SCL, a connection line GND, connection lines M11 to M14, connection lines M21 to M24, connection lines M31 to M34, a connection line SL1, and a connection line. The relay board 600 is connected by SL2, the connection lines SE1 to 3, the connection line Vms, and the connection line Vse.
接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線Vms、及び接続線Vseについては、図11にて説明した通りである。   The connection line Vcc, the connection line Vled, the connection line SDA, the connection line SCL, the connection line GND, the connection line Vms, and the connection line Vse are as described in FIG.
接続線M11〜M14は、第1演出ユニット63に含まれる役物駆動第1MOT71の第1〜4相を制御するための信号が送信される。接続線M21〜M24は、第2演出ユニット64に含まれる役物駆動第2MOT81の第1〜4相を制御するための信号が送信される。役物駆動第1MOT71、役物駆動第2MOT81は4相駆動のステッピングモータを用いている。   Signals for controlling the first to fourth phases of the accessory driving first MOT 71 included in the first effect unit 63 are transmitted to the connection lines M11 to M14. Signals for controlling the first to fourth phases of the accessory driving second MOT 81 included in the second effect unit 64 are transmitted to the connection lines M21 to M24. The accessory driving first MOT 71 and the accessory driving second MOT 81 use a four-phase driving stepping motor.
接続線M31〜M34は、モータを制御するための接続線であるが、本発明の第1の実施の形態では、中継基板600に対応するモータが接続されないため、接続状態を表示する空き端子モニタ603が接続される。空き端子モニタ603は、接続線M31〜M34に対応した、4個のLEDによって構成されており、各接続線が断線しているか否かを確認することができる。したがって、一部又は全部の接続線が断線している場合には、空き端子モニタ603の一部が点灯しないことになるので、ケーブルの品質を悪いと判断することができる。   The connection lines M31 to M34 are connection lines for controlling the motor. However, in the first embodiment of the present invention, since the motor corresponding to the relay board 600 is not connected, an empty terminal monitor that displays the connection state. 603 is connected. The vacant terminal monitor 603 includes four LEDs corresponding to the connection lines M31 to M34, and can check whether or not each connection line is disconnected. Therefore, when some or all of the connection lines are disconnected, a part of the vacant terminal monitor 603 is not lit, so that it can be determined that the quality of the cable is bad.
特に、本発明の第1の実施の形態の遊技機1のように、第1マスタIC570aと中継基板600とを接続するケーブル91には、電源を供給するための接続線GND、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseが含まれている(図11若しくは図15参照)。これらの電力を供給する線は、安定した動作を実現するために、充分な電流量が確保できる断面積の大きい(太い)ケーブルが本来であれば用いられる。   In particular, as in the gaming machine 1 according to the first embodiment of the present invention, the cable 91 that connects the first master IC 570a and the relay board 600 has a connection line GND, a connection line Vcc, The connection line Vled, the connection line Vms, and the connection line Vse are included (see FIG. 11 or FIG. 15). These wires for supplying electric power are originally used as cables having a large (thick) cross-sectional area that can secure a sufficient amount of current in order to realize a stable operation.
しかしながら、ケーブル91の様なフラット形状のケーブルを用いる場合には、コネクタを接続する関係から、各ケーブルの断面積の大きさを同一(共通化)する必要がある。そこで、断面積の大きいケーブルを代わりに、複数の接続線を用いて電源供給を行うことが考えられ、例えば、接続線GNDとして6本のケーブルを使用し、接続線Vmsとして3本のケーブルを使用するといった構成を実現することができる。   However, when a flat cable such as the cable 91 is used, the cross-sectional area of each cable needs to be the same (common) because of the connection of the connectors. Therefore, it is conceivable to supply power using a plurality of connection lines instead of a cable having a large cross-sectional area. For example, six cables are used as the connection lines GND and three cables are used as the connection lines Vms. A configuration such as use can be realized.
このとき、電力を供給する接続線の一部が断線していても、すべての接続線が断線していなければ、見た目上は問題なく動作していることになるので、LEDを点灯させたり、モータを駆動させたりすることが可能であるが、充分な電流量が確保できていない状態であるため、ケーブル上で異常な発熱が発生したりする恐れがある。このような場合に、空き端子モニタ603に電力を供給する線を接続することによって、一見正常に動作していても、一部の接続線が断線しているような品質の劣るケーブルを発見することができ、障害が発生する前に交換したり必要なメンテナンスを行ったりすることが可能となる。   At this time, even if a part of the connection line for supplying power is disconnected, if all the connection lines are not disconnected, it will operate without any problem, so that the LED is turned on, Although it is possible to drive the motor, since a sufficient amount of current cannot be secured, abnormal heat generation may occur on the cable. In such a case, by connecting a power supply line to the vacant terminal monitor 603, a cable with inferior quality such that some of the connection lines are disconnected even though it seems to be operating normally at first glance is discovered. It is possible to perform replacement or perform necessary maintenance before a failure occurs.
また、中継基板600は、役物駆動モータ(役物駆動第1MOT71、役物駆動第2MOT81)を駆動するために、接続線Vmsから供給された電力を各モータに供給する。なお、装飾ピース46を上下動させるための役物駆動ソレノイドに供給される電力についても接続線Vmsから供給される。   In addition, the relay board 600 supplies the electric power supplied from the connection line Vms to each motor in order to drive the accessory driving motor (the accessory driving first MOT 71, the accessory driving second MOT 81). The electric power supplied to the accessory driving solenoid for moving the decoration piece 46 up and down is also supplied from the connection line Vms.
また、中継基板600には、役物駆動モータの回転位置を検出するためのモータ位置検出センサ560aが接続される。接続線SE1〜3は、モータ位置検出センサ560による検出結果を受信するための接続線であり、中継基板600は、モータ位置検出センサ560aによって検出された役物駆動モータの回転位置を、接続線SE1〜3を介して演出制御装置550に送信する。   The relay board 600 is connected to a motor position detection sensor 560a for detecting the rotational position of the accessory driving motor. Connection lines SE1 to SE3 are connection lines for receiving the detection result by the motor position detection sensor 560, and the relay board 600 indicates the rotation position of the accessory driving motor detected by the motor position detection sensor 560a. It transmits to production control device 550 via SE1-3.
接続線SL1及び接続線SL2は、役物駆動ソレノイドを制御するための接続線である。接続線SL1及び接続線SL2も、役物駆動ソレノイドを使用しないときは、前述の接続線M31〜M34と同様に、接続状態を表示する空き端子モニタ603が接続される。   The connection line SL1 and the connection line SL2 are connection lines for controlling the accessory driving solenoid. When the accessory driving solenoid is not used, the connection line SL1 and the connection line SL2 are also connected to the vacant terminal monitor 603 for displaying the connection state, similarly to the connection lines M31 to M34 described above.
中継基板600を含む装飾制御装置610は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、及び接続線GND(以下、この5種類の接続線を束ねたものを一つのハーネスという)を介して互いに接続される。   The decoration control device 610 including the relay board 600 includes a connection line Vcc, a connection line Vled, a connection line SDA, a connection line SCL, and a connection line GND (hereinafter, a bundle of these five types of connection lines is referred to as one harness). Are connected to each other.
また、装飾制御装置610Aにはハーネスを介して装飾制御装置610B及び装飾制御装置610Cが接続され、装飾制御装置610Cにはハーネスを介して図示しない装飾制御装置610Dが接続される。   In addition, a decoration control device 610B and a decoration control device 610C are connected to the decoration control device 610A via a harness, and a decoration control device 610D (not shown) is connected to the decoration control device 610C via a harness.
各装飾制御装置610は、ハーネスを自身に接続するための取付口となるコネクタを備える。このコネクタは各装飾制御装置610で共通であるため、各接続線の接続順が共通となっており、誤配線を防止することができる。   Each decoration control device 610 includes a connector serving as an attachment port for connecting the harness to itself. Since this connector is common to each decoration control device 610, the connection order of each connection line is common, and erroneous wiring can be prevented.
図16は、本発明の第1の実施の形態の演出制御装置550と、通常版前面枠3に含まれる簡易中継基板1600及び装飾制御装置610の接続状態を説明する図である。   FIG. 16 is a diagram illustrating a connection state between the effect control device 550 according to the first embodiment of this invention, the simple relay board 1600 and the decoration control device 610 included in the normal plate front frame 3.
図16では、演出制御装置550、簡易中継基板1600、装飾制御装置610K、610L及び610Pの接続について説明する。また、説明の都合上、装飾制御装置610として、装飾制御装置610L及び装飾制御装置610Pよりも下流に接続されている各装飾制御装置については記載を省略する。   In FIG. 16, connection of the effect control device 550, the simple relay board 1600, and the decoration control devices 610K, 610L, and 610P will be described. For convenience of explanation, the description of the decoration control devices 610L and the decoration control devices connected downstream of the decoration control device 610P will be omitted.
演出制御装置550は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseに加え、演出ボタン17からのボタン信号を受信する接続線及び音信号をスピーカ30に送信する接続線によって簡易中継基板1600と接続される。   The production control device 550 includes a connection line Vcc, a connection line Vled, a connection line SDA, a connection line SCL, a connection line GND, connection lines M11 to M14, connection lines M21 to M24, connection lines M31 to M34, a connection line SL1, and a connection line. In addition to the SL2, the connection lines SE1 to 3, the connection line Vms, and the connection line Vse, the connection line that receives the button signal from the effect button 17 and the connection line that transmits the sound signal to the speaker 30 are connected to the simple relay board 1600. The
接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線Vms、及び接続線Vseについては、図15にて説明したように、演出制御装置550と遊技盤10とを接続する場合と同様に、下流側に配置されている各装飾制御装置610に各種信号を送受信する。   For the connection line Vcc, the connection line Vled, the connection line SDA, the connection line SCL, the connection line GND, the connection line Vms, and the connection line Vse, as described with reference to FIG. 15, the effect control device 550 and the game board 10 are connected. Similar to the case of connection, various signals are transmitted to and received from each decoration control device 610 arranged on the downstream side.
接続線M11〜M14は、照明ユニット11に含まれる第1可動式照明13の照明駆動第1MOT13aを制御するための信号が送信される。接続線M21〜M24は、照明ユニット11に含まれる第2可動式照明14の照明駆動第2MOT14aを制御するための信号が送信される。   Signals for controlling the illumination driving first MOT 13a of the first movable illumination 13 included in the illumination unit 11 are transmitted to the connection lines M11 to M14. Signals for controlling the illumination drive second MOT 14a of the second movable illumination 14 included in the illumination unit 11 are transmitted to the connection lines M21 to M24.
接続線M31〜M34は、モータを制御するための接続線であるが、本発明の実施の形態では、対応するモータが簡易中継基板1600に接続されないため、中継基板600と同様に、接続状態を表示する空き端子モニタ603が接続される。   The connection lines M31 to M34 are connection lines for controlling the motor. However, in the embodiment of the present invention, the corresponding motor is not connected to the simple relay board 1600. An empty terminal monitor 603 to be displayed is connected.
さらに、照明駆動モータ(照明駆動第1MOT13a、照明駆動第2MOT14a)を駆動するために、接続線Vmsから供給された電力を各モータに供給する。   Further, in order to drive the illumination drive motor (the illumination drive first MOT 13a and the illumination drive second MOT 14a), the electric power supplied from the connection line Vms is supplied to each motor.
また、簡易中継基板1600には、照明駆動モータの回転位置を検出するためのモータ位置検出センサ560bが接続される。簡易中継基板1600は、モータ位置検出センサ560bによって検出された照明駆動モータの回転位置を、接続線SE1〜3を介して演出制御装置550に送信する。   The simple relay board 1600 is connected to a motor position detection sensor 560b for detecting the rotation position of the illumination drive motor. The simple relay board 1600 transmits the rotation position of the illumination drive motor detected by the motor position detection sensor 560b to the effect control device 550 via the connection lines SE1 to SE3.
ここで、装飾制御装置610に設けられたI2CI/Oエクスパンダ615(図18で後述)が装飾装置620を制御する方法について説明する。 Here, a method in which the I 2 CI / O expander 615 (described later in FIG. 18) provided in the decoration control device 610 controls the decoration device 620 will be described.
演出制御装置550は、遊技制御装置500から入力された遊技データに基づいて、演出装置(装飾装置620)の出力態様を決定する。そして、演出制御装置550は、決定された出力態様となるように、制御対象となる装飾制御装置610の個別アドレス(I2CI/Oエクスパンダ615の個別アドレス)を含む演出制御データ(演出制御情報)を中継基板600に出力する。このとき、演出制御データは、中継基板600から接続線SDAを介してすべての制御対象の装飾制御装置610に出力される。 The effect control device 550 determines the output mode of the effect device (decoration device 620) based on the game data input from the game control device 500. Then, the production control device 550 produces production control data (production control) including the individual address of the decoration control device 610 to be controlled (the individual address of the I 2 CI / O expander 615) so that the determined output mode is obtained. Information) is output to the relay board 600. At this time, the effect control data is output from the relay board 600 to all the decoration control devices 610 to be controlled through the connection line SDA.
なお、本発明の第1の実施の形態では装飾制御装置610によって制御される演出装置は主としてLED等の発光装置であるため、LEDの発光態様が演出装置の出力態様に相当する。この場合、演出制御データによって、LEDの点灯/点滅/消灯が指示され、さらに、LEDの点滅周期や点灯輝度も指示される。   In the first embodiment of the present invention, the rendering device controlled by the decoration control device 610 is mainly a light emitting device such as an LED, and therefore the light emission mode of the LED corresponds to the output mode of the rendering device. In this case, lighting / flashing / extinguishing of the LED is instructed by the effect control data, and further, the flashing cycle and the lighting brightness of the LED are instructed.
各装飾制御装置610には、前述のようにあらかじめ一意な個別アドレスが設定されており、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致するか否かを判定する。そして、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致すると判定された場合には、装飾制御装置610のI2CI/Oエクスパンダ615は、演出制御データを取り込んで、対応する装飾装置620の出力態様を制御するとともに、8ビット目のデータが入力された直後に返答信号をマスタIC(第1マスタIC570a、第2マスタIC570b)に出力する。 Each decoration control device 610 is previously set with a unique individual address as described above. When the presentation control data is input, the address included in the input presentation control data and the set individual address It is determined whether or not. If it is determined that the address included in the input effect control data matches the set individual address, the I 2 CI / O expander 615 of the decoration control device 610 captures the effect control data. Thus, the output mode of the corresponding decoration device 620 is controlled, and a response signal is output to the master IC (first master IC 570a, second master IC 570b) immediately after the 8th bit data is input.
以上のように、マスタICは、当該マスタICに接続されるすべての装飾制御装置610に演出制御データを送信し、当該演出制御データに含まれる個別アドレスに対応する装飾制御装置610において、要求した出力態様となるように演出装置を制御することができる。   As described above, the master IC transmits the effect control data to all the decoration control devices 610 connected to the master IC, and requested in the decoration control device 610 corresponding to the individual address included in the effect control data. The rendering device can be controlled so as to be in the output mode.
なお、各装飾制御装置610には、個別アドレス以外にも、装飾制御装置610のI2CI/Oエクスパンダ615を初期化するためのリセット用アドレスが設定されている。このリセットアドレスは、すべてのI2CI/Oエクスパンダ615に対して共通に設けられたアドレスであり、個別アドレスとして使用することはできない。また、このリセットアドレスの値を変更することもできないように構成されている(詳細は後述する)。 Each decoration control device 610 is set with a reset address for initializing the I 2 CI / O expander 615 of the decoration control device 610 in addition to the individual address. This reset address is an address provided in common to all the I 2 CI / O expanders 615 and cannot be used as an individual address. The reset address value cannot be changed (details will be described later).
演出制御装置550は、装飾制御装置610(正確には、装飾制御装置610のI2CI/Oエクスパンダ615)を初期化する場合に、このリセット用の共通アドレスを含んだ初期化指示データを、中継基板600又は簡易中継基板1600に出力する。このとき、初期化指示データ演出制御データは、中継基板600又は簡易中継基板1600を介して、演出制御装置550に接続されるすべての装飾制御装置610に対して接続線SDAから出力される。 When the effect control device 550 initializes the decoration control device 610 (more precisely, the I 2 CI / O expander 615 of the decoration control device 610), the effect control device 550 receives the initialization instruction data including the common address for resetting. And output to the relay board 600 or the simple relay board 1600. At this time, the initialization instruction data effect control data is output from the connection line SDA to all the decoration control devices 610 connected to the effect control device 550 via the relay substrate 600 or the simple relay substrate 1600.
各装飾制御装置610には、リセット用の共通アドレスがあらかじめ設定されているので、入力されたデータに含まれるアドレスと、リセット用の共通アドレスとが一致するか否かを判定する。一致すると判定された場合には、装飾制御装置610のI2CI/Oエクスパンダ615は、返答信号をマスタICに出力するとともに、入力データを初期化指示データとして取り込み、I2CI/Oエクスパンダ615自身を初期化する。 Since a common address for reset is set in advance in each decoration control device 610, it is determined whether or not the address included in the input data matches the common address for reset. If it is determined that they match, the I 2 CI / O expander 615 of the decoration control device 610 outputs a response signal to the master IC, takes in the input data as initialization instruction data, and outputs the I 2 CI / O expander. The panda 615 itself is initialized.
なお、I2CI/Oエクスパンダ615が初期化されると、当該初期化されたI2CI/Oエクスパンダ615によって制御される演出装置はオフ状態となる。 When the I 2 CI / O expander 615 is initialized, the rendering device controlled by the initialized I 2 CI / O expander 615 is turned off.
このように、装飾制御装置610は、演出制御装置550からの指令に基づく制御を行うので、演出制御装置550と装飾制御装置610との関係は、演出制御装置550の第1マスタIC570a及び第2マスタIC570bがマスタであり、各装飾制御装置610のI2CI/Oエクスパンダ615がスレーブとなる。 As described above, the decoration control device 610 performs control based on a command from the effect control device 550, and therefore, the relationship between the effect control device 550 and the decoration control device 610 is the first master IC 570a of the effect control device 550 and the second master IC 570a. The master IC 570b is a master, and the I 2 CI / O expander 615 of each decoration control device 610 is a slave.
図15及び図16では、中継基板600以外の装飾制御装置610の制御対象は、LEDなどの発光装置である装飾装置620となっているが、モータやソレノイドなどの可動物を制御することも可能である。この場合には、演出装置がモータやソレノイドなどの駆動源となることから、これらの駆動源の動作態様が演出装置の出力態様に相当する。演出制御データには、駆動源の作動/停止指示が含まれ、さらに動作速度を指定することも可能である。   15 and 16, the control target of the decoration control device 610 other than the relay board 600 is a decoration device 620 that is a light emitting device such as an LED, but it is also possible to control a movable object such as a motor or a solenoid. It is. In this case, since the effect device serves as a drive source such as a motor or a solenoid, the operation mode of these drive sources corresponds to the output mode of the effect device. The effect control data includes an operation / stop instruction for the drive source, and it is also possible to specify the operation speed.
なお、遊技機1の構成として、通常版前面枠3の代わりに廉価版前面枠3’を設けた場合でも、廉価版前面枠3’に含まれる各種基板の接続状態は、図16とほぼ同等の構成となる。   Note that, even if the gaming machine 1 is provided with a low-priced front frame 3 ′ instead of the normal-price front frame 3, the connection state of various substrates included in the low-priced front frame 3 ′ is almost the same as FIG. It becomes the composition of.
但し、廉価版前面枠3’には、照明駆動モータ(照明駆動第1MOT13a、照明駆動第2MOT14a)が設けられていないため、廉価版の簡易中継基板1600’には、照明駆動モータが接続されるコネクタが存在せず、接続線M11〜M14、及び接続線M21〜M24も使用されない。そのため、廉価版の簡易中継基板1600’では、接続線M11〜M14、及び接続線M21〜M24にも、空き端子モニタ603が接続される。   However, since the illumination drive motors (illumination drive first MOT 13a, illumination drive second MOT 14a) are not provided on the inexpensive plate front frame 3 ′, the illumination drive motor is connected to the inexpensive relay board 1600 ′. There is no connector, and the connection lines M11 to M14 and the connection lines M21 to M24 are not used. Therefore, in the low-price simple relay board 1600 ', the empty terminal monitor 603 is also connected to the connection lines M11 to M14 and the connection lines M21 to M24.
また、廉価版前面枠3’には、モータ位置検出センサ560bが設けられていないため、廉価版の簡易中継基板1600’では、接続線SE1〜3をグランドに接続して、一定のレベルの信号が、常時、演出制御装置550に入力されるように構成している。   Further, since the low-price front frame 3 'is not provided with the motor position detection sensor 560b, in the low-price simple relay board 1600', the connection lines SE1 to 3 are connected to the ground so that a signal of a certain level is obtained. However, it is configured such that it is always input to the production control device 550.
図17は、本発明の第1の実施の形態の装飾制御装置610のブロック図である。   FIG. 17 is a block diagram of the decoration control device 610 according to the first embodiment of this invention.
本発明の第1の実施の形態の装飾制御装置610は、前述のように、接続形態に基づいて、分岐型、連結型、及び終端型の3種類に分類される。図17には、分岐型の装飾制御装置610Xに終端型の装飾制御装置610Yが接続されている例を示している。さらに、装飾制御装置610Yには、装飾装置基板625が接続されている。   As described above, the decoration control device 610 according to the first embodiment of the present invention is classified into three types: a branch type, a connection type, and a termination type, based on the connection form. FIG. 17 shows an example in which a terminal type decoration control device 610Y is connected to a branch type decoration control device 610X. Further, a decoration device substrate 625 is connected to the decoration control device 610Y.
分岐型の装飾制御装置とは、I2CI/Oエクスパンダ615と、I2CI/Oエクスパンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)と、上流コネクタから受け入れた信号を、複数の装飾制御装置610に伝達するコネクタ(下流コネクタ)を備えたものである。例えば、図中の装飾制御装置610Xのように、内部にI2CI/Oエクスパンダ615及びLED(装飾装置620)を備え、さらに、一つの上流コネクタ611と二つの下流コネクタ612A、612Bを備える。 The branch type decoration control apparatus includes an I 2 CI / O expander 615, a connector (upstream connector) for receiving a signal received by the I 2 CI / O expander 615, and a signal received from the upstream connector. A connector (downstream connector) for transmitting to a plurality of decoration control devices 610 is provided. For example, like the decoration control device 610X in the figure, an I 2 CI / O expander 615 and an LED (decoration device 620) are provided inside, and further, one upstream connector 611 and two downstream connectors 612A and 612B are provided. .
接続線SDA及び接続線SCLは、装飾制御装置610内で二つに分岐し、一方は、そのまま次の装飾制御装置610Yに出力するための下流コネクタ612Bに接続される。他方は、さらに分岐し、一方はI2CI/Oエクスパンダ615に接続され、他方は別の下流コネクタ612Aに接続される。 The connection line SDA and the connection line SCL are branched into two in the decoration control device 610, and one is connected to the downstream connector 612B for output to the next decoration control device 610Y as it is. The other further branches, one connected to the I 2 CI / O expander 615 and the other connected to another downstream connector 612A.
また、装飾制御装置610XのI2CI/Oエクスパンダ615の出力側には、制御対象となる装飾装置620が接続される。I2CI/Oエクスパンダ615の出力側は、図20で説明するポート0〜15によって構成される。さらに、装飾制御装置610のすべてのポートが、図19で後述する電流制限抵抗R0〜R15を介して、内部のLEDに接続されている。なお、この電流制限抵抗R0〜R15も、装飾制御装置610に備えられている。 Further, a decoration device 620 to be controlled is connected to the output side of the I 2 CI / O expander 615 of the decoration control device 610X. The output side of the I 2 CI / O expander 615 includes ports 0 to 15 described with reference to FIG. Further, all the ports of the decoration control device 610 are connected to internal LEDs via current limiting resistors R0 to R15 described later in FIG. Note that the current control resistors R0 to R15 are also provided in the decoration control device 610.
前述したように、I2CI/Oエクスパンダ615は、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I2CI/Oエクスパンダ615に設定されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I2CI/Oエクスパンダ615に接続されている装飾装置620を制御する。 As described above, the I 2 CI / O expander 615 has an address included in the effect control data input from the effect control device 550 and an individual address set in the I 2 CI / O expander 615. Only when they match, the decoration device 620 connected to the I 2 CI / O expander 615 is controlled based on the decoration data included in the effect control data.
なお、下流コネクタが1個しか備えないために、上流コネクタから受け入れた信号が、1つの装飾制御装置610にのみ伝達可能となっている装飾制御装置は、連結型の装飾制御装置となる。例えば、前述した装飾制御装置610Xにて、下流コネクタ612Bのみが備えられ、下流コネクタ612Aが存在しないようなものが該当する。   Since only one downstream connector is provided, a decoration control device that can transmit a signal received from the upstream connector to only one decoration control device 610 is a connected decoration control device. For example, the decoration control device 610X described above includes only the downstream connector 612B and does not include the downstream connector 612A.
また、終端型の装飾制御装置とは、I2CI/Oエクスパンダ615と、I2CI/Oエクスパンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)を有するが、上流コネクタから受け入れた信号を、他の装飾制御装置610に伝達しないものである。例えば、図中の装飾制御装置610Yは、I2CI/Oエクスパンダ615及びLED(装飾装置620)を備え、装飾制御装置610Yの外部に接続される装飾装置基板625に備わるLEDに電流を流すための接続線、装飾装置基板625のLEDに電源電圧を供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置610と装飾装置基板625とが接続される。 The terminal-type decoration control device has an I 2 CI / O expander 615 and a connector (upstream connector) for receiving a signal received by the I 2 CI / O expander 615. This signal is not transmitted to the other decoration control device 610. For example, the decoration control device 610Y in the figure includes an I 2 CI / O expander 615 and an LED (decoration device 620), and allows a current to flow through the LED provided on the decoration device substrate 625 connected to the outside of the decoration control device 610Y. The decoration control device 610 and the decoration device substrate 625 are connected to each other through a connection line for supplying power to the LEDs of the decoration device substrate 625 and a connection wire grounded to the ground.
装飾装置基板625は、I2CI/Oエクスパンダ615を備えておらず、LEDなどの発光装置のみを備えた基板である。この場合、装飾装置基板625に備えたLEDに接続される電流制限抵抗を、装飾装置基板625に設けることになるが、I2CI/Oエクスパンダ615が備えられた装飾制御装置610に設けてもよい。 The decoration device substrate 625 is a substrate that does not include the I 2 CI / O expander 615 but includes only a light emitting device such as an LED. In this case, the current limiting resistor connected to the LED provided on the decoration device board 625 is provided on the decoration device board 625, but is provided on the decoration control device 610 provided with the I 2 CI / O expander 615. Also good.
なお、装飾装置基板625に設けたLEDの数に対応して、装飾制御装置610から装飾装置基板625へ渡されることになる、これらのLEDに電流を流すための接続線の数が決定される。例えば、装飾装置基板625に二つのLEDを備えた場合には、I2CI/Oエクスパンダ615のポートと対応するLEDとを接続するための2本の制御線と、Vledから供給された電力を供給する電源線1本とが、少なくとも必要となる。 It should be noted that the number of connection lines for passing current to these LEDs to be passed from the decoration control device 610 to the decoration device substrate 625 is determined in accordance with the number of LEDs provided on the decoration device substrate 625. . For example, when the decoration device substrate 625 includes two LEDs, two control lines for connecting the port of the I 2 CI / O expander 615 and the corresponding LED, and power supplied from the Vled At least one power supply line is required.
そして、装飾制御装置610Yに設けられたI2CI/Oエクスパンダ615も、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I2CI/Oエクスパンダ615に設定されているアドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I2CI/Oエクスパンダ615に接続されている装飾装置620を制御する。この場合、中央の装飾制御装置610に設けられた装飾装置620と、装飾装置基板625に設けられた装飾装置620の両方が、I2CI/Oエクスパンダ615によって制御される。 The I 2 CI / O expander 615 provided in the decoration control device 610Y is also set in the address included in the effect control data input from the effect control device 550 and the I 2 CI / O expander 615. The decoration device 620 connected to the I 2 CI / O expander 615 is controlled based on the decoration data included in the effect control data only when the address matches the existing address. In this case, both the decoration device 620 provided in the central decoration control device 610 and the decoration device 620 provided on the decoration device substrate 625 are controlled by the I 2 CI / O expander 615.
このように、装飾装置基板625を設けて、装飾制御装置610から一部の装飾装置(LED)を分離させることで、離れた箇所に配置されたLEDであっても、共通のI2CI/Oエクスパンダ615により制御することができる。 In this way, by providing the decoration device substrate 625 and separating a part of the decoration devices (LEDs) from the decoration control device 610, even if the LEDs are arranged at remote locations, a common I 2 CI / It can be controlled by the O expander 615.
なお、装飾制御装置610は、前述したように、LEDなどの発光装置の代わりに、ソレノイドやモータなどの可動物を制御することが可能であり、具体的には、図20にて後述する。   As described above, the decoration control device 610 can control a movable object such as a solenoid or a motor instead of a light emitting device such as an LED, and will be described in detail later with reference to FIG.
図18は、本発明の第1の実施の形態のI2CI/Oエクスパンダ615の構成を示すブロック図である。 FIG. 18 is a block diagram illustrating a configuration of the I 2 CI / O expander 615 according to the first embodiment of this invention.
2CI/Oエクスパンダ615は、接続線SDAに接続されるトランジスタ630、接続線SDAに接続されるフィルタ631、接続線SDAに接続されるドライバ632、接続線SCLに接続されるフィルタ633、バスコントローラ634、出力設定レジスタ635、出力コントローラ636、I2CI/Oエクスパンダ615の出力側の各ポート0〜15に接続されるドライバ637、各ポート0〜15に接続されるトランジスタ638A〜638P、及びリセット信号発生回路639を備える。 The I 2 CI / O expander 615 includes a transistor 630 connected to the connection line SDA, a filter 631 connected to the connection line SDA, a driver 632 connected to the connection line SDA, a filter 633 connected to the connection line SCL, Bus controller 634, output setting register 635, output controller 636, driver 637 connected to ports 0-15 on the output side of I 2 CI / O expander 615, transistors 638A-638P connected to ports 0-15 , And a reset signal generation circuit 639.
フィルタ631は、接続線SDAに接続され、接続線SDAから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。ドライバ632は、返答信号を接続線SDAから出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。   The filter 631 is connected to the connection line SDA, removes noise of data input from the connection line SDA, and outputs the data from which noise has been removed to the bus controller 634. When the driver 632 outputs a response signal from the connection line SDA, the driver 632 applies a voltage at which the transistor 630 can operate to the transistor 630.
ドライバ632は、接続線SDAからデータ(返答信号)を出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。   When the driver 632 outputs data (response signal) from the connection line SDA, the driver 632 applies a voltage at which the transistor 630 can operate to the transistor 630.
トランジスタ630は、電力消費を抑えるために電界効果トランジスタ(FET)が用いられており、トランジスタ630のゲートはドライバ632に接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。   The transistor 630 uses a field effect transistor (FET) to suppress power consumption. The gate of the transistor 630 is connected to the driver 632, and the drain is connected to a connection line SDA to which a predetermined voltage is applied by the pull-up resistor R. And the source is grounded.
トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下する。なお、トランジスタ630は、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。   If the voltage applied to the gate of the transistor 630 is smaller than a predetermined value for operating the transistor 630, no current flows between the drain and the source. On the other hand, if the voltage applied to the gate of the transistor 630 is greater than or equal to a predetermined value that causes the transistor 630 to operate, a current flows from the drain to which the voltage of the predetermined value is applied to the grounded source. The voltage drops. Note that the transistor 630 has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source.
ドライバ632は、データ(返答信号)を接続線SDAから出力する場合に、トランジスタ630にドレインとソースとの間に電流を流すためにトランジスタ630のゲートにトランジスタ630が動作可能な値の電圧を印加する。そして、ドライバ632は、接続線SDAの電圧をHIGHからLOWへ繰り返し変化させることによって、データを接続線SDAから出力する。   When the driver 632 outputs data (response signal) from the connection line SDA, the driver 632 applies a voltage of a value that allows the transistor 630 to operate to the gate of the transistor 630 so that a current flows between the drain and the source. To do. The driver 632 outputs data from the connection line SDA by repeatedly changing the voltage of the connection line SDA from HIGH to LOW.
フィルタ633は、接続線SCLに接続され、接続線SCLから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。   The filter 633 is connected to the connection line SCL, removes noise of data input from the connection line SCL, and outputs the data from which noise has been removed to the bus controller 634.
また、I2CI/Oエクスパンダ615には、当該I2CI/Oエクスパンダ615に備わるアドレス設定用端子A0〜A3によって固有のアドレスが設定されており、バスコントローラ634に入力されている。さらに、I2CI/Oエクスパンダ615をリセットするためのアドレスも、あらかじめ設定されている。 In addition, the I 2 CI / O expander 615, is set a unique address by the address setting terminals A0~A3 provided in the I 2 CI / O expander 615 is input to the bus controller 634. Further, an address for resetting the I 2 CI / O expander 615 is also set in advance.
バスコントローラ634は、接続線SDAから入力されたデータのアドレスがI2CI/Oエクスパンダ615に設定された固有のアドレスと一致するか否かを判定し、一致している場合に当該データを演出制御データとして取り込む。 The bus controller 634 determines whether or not the address of the data input from the connection line SDA matches the unique address set in the I 2 CI / O expander 615. Capture as production control data.
また、バスコントローラ634は、接続線SDAから入力されたデータのアドレスがI2CI/Oエクスパンダ615に設定されたリセット用のアドレスと一致するか否かを判定し、一致している場合に当該データを初期化指示データとして取り込み、当該I2CI/Oエクスパンダ615を初期化する。 The bus controller 634 determines whether the address of the data input from the connection line SDA matches the reset address set in the I 2 CI / O expander 615. The data is fetched as initialization instruction data, and the I 2 CI / O expander 615 is initialized.
また、バスコントローラ634は、接続線SCLの信号レベルのLOWからHIGHへの変化回数が8回に達し、8ビット目のデータを取り込んだ後、接続線SCLの信号レベルがHIGHからLOWへ変化すると、返答信号を接続線SDAから第1マスタIC570aに出力する。さらに、接続線SCLの信号レベルがLOWからHIGHへ変化することが確認され、再度接続線SCLの信号レベルがHIGHからLOWへ変化すると、接続線SDAを開放する。つまり、接続線SCLの信号レベルのLOWからHIGHへの変化回数が9回になるタイミングで返答信号を出力する。   In addition, the bus controller 634 changes the signal level of the connection line SCL from LOW to HIGH, and when the signal level of the connection line SCL changes from HIGH to LOW after fetching the eighth bit data. The response signal is output from the connection line SDA to the first master IC 570a. Furthermore, when it is confirmed that the signal level of the connection line SCL changes from LOW to HIGH, and the signal level of the connection line SCL changes from HIGH to LOW again, the connection line SDA is released. In other words, the response signal is output at the timing when the signal level of the connection line SCL changes from LOW to HIGH.
出力設定レジスタ635には、当該I2CI/Oエクスパンダ615の動作モードやポート0〜15の出力状態が設定される。バスコントローラ634が接続線SDAから初期化指示データを取り込んで、当該I2CI/Oエクスパンダ615が初期化された場合には、出力設定レジスタ635は、すべてのポート0〜15に電流が流れないように初期状態に設定される。 In the output setting register 635, the operation mode of the I 2 CI / O expander 615 and the output state of the ports 0 to 15 are set. When the bus controller 634 fetches the initialization instruction data from the connection line SDA and the I 2 CI / O expander 615 is initialized, the output setting register 635 causes a current to flow to all the ports 0 to 15. It is set to the initial state so that there is no.
出力コントローラ636は、出力設定レジスタ635に設定されたデータに基づいて、ポートドライバ637を介して、各ポート0〜15に接続された演出装置に電流を流すことによって、演出装置の出力状態を実際に制御する。この出力状態は、バスコントローラ634が接続線SDAから演出制御データを取り込むと、演出制御データに指定されている内容に更新される。   Based on the data set in the output setting register 635, the output controller 636 causes the directing device connected to each of the ports 0 to 15 to actually output the output state of the directing device through the port driver 637. To control. This output state is updated to the contents specified in the effect control data when the bus controller 634 fetches the effect control data from the connection line SDA.
すなわち、第1マスタIC570aから受信した演出制御データに基づいて、出力設定レジスタ635に設定し、ストップコンディションを受信した時点で、各ポート0〜15の出力状態を更新して演出装置に反映させる。したがって、シフトレジスタのように、LAT信号を受信する必要もなく、すなわち、LAT信号を受信するための配線を必要とすることなく、演出制御を行うことができる。特に、ポート出力状態を、複数のI2CI/Oエクスパンダ615で同時に更新する必要がある場合に有効であり、異なるI2CI/Oエクスパンダ615に制御される演出装置であっても、同時に演出動作を実行するように制御できるため、より演出効果を高めることが可能となる。 That is, based on the effect control data received from the first master IC 570a, it is set in the output setting register 635, and when the stop condition is received, the output state of each port 0-15 is updated and reflected in the effect device. Therefore, it is not necessary to receive the LAT signal as in the shift register, that is, the production control can be performed without the need for wiring for receiving the LAT signal. In particular, it is effective when the port output state needs to be updated by a plurality of I 2 CI / O expanders 615 at the same time, and even if the rendering device is controlled by different I 2 CI / O expanders 615, Since it can be controlled to execute the production operation at the same time, the production effect can be further enhanced.
ドライバ637は、ポートに電流を流す場合に、電流を流すポートに接続されるトランジスタ638A〜638Pが動作可能な電圧を当該トランジスタに印加する。   When a current flows through a port, the driver 637 applies a voltage at which the transistors 638A to 638P connected to the port through which the current flows can operate.
トランジスタ638A〜638Pのゲートはドライバ637に接続され、ドレインは図19及び図20に示すように演出装置を動作させるための電圧が印加された接続線に接続するポート端子に接続され、ソースは接地されている。   The gates of the transistors 638A to 638P are connected to the driver 637, the drain is connected to a port terminal connected to a connection line to which a voltage for operating the effect device is applied as shown in FIGS. 19 and 20, and the source is grounded Has been.
トランジスタ638A〜638Pのゲートに印加される電圧がトランジスタ638A〜638Pを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、638A〜638Pのゲートに印加される電圧がトランジスタ638を動作させる所定値以上であれば、図19に示す電源Vled、又は図20に示す電源Vmotや電源Vsolからゲートに印加されている所定の電圧が、トランジスタ638のドレインを介して接地されているソースへ電流が流れることによって、ポート端子に接続された演出装置の出力状態を制御できる。   If the voltage applied to the gates of the transistors 638A to 638P is smaller than a predetermined value for operating the transistors 638A to 638P, no current flows between the drain and the source. On the other hand, if the voltage applied to the gates of 638A to 638P is equal to or higher than a predetermined value for operating the transistor 638, the predetermined voltage applied to the gate from the power supply Vled shown in FIG. 19 or the power supply Vmot or the power supply Vsol shown in FIG. Current flows to the source grounded through the drain of the transistor 638, so that the output state of the effect device connected to the port terminal can be controlled.
また、装飾制御装置610のI2CI/Oエクスパンダ615は、I2CI/Oエクスパンダ615のポート端子に接続されたすべての演出装置(LEDなどの装飾装置620)を同時に制御することが可能であるので、I2CI/Oエクスパンダ615のポート端子に接続された一つの演出装置を一つのグループとして制御することができる。 In addition, the I 2 CI / O expander 615 of the decoration control device 610 can simultaneously control all effect devices (decoration devices 620 such as LEDs) connected to the port terminals of the I 2 CI / O expander 615. Since it is possible, one rendering device connected to the port terminal of the I 2 CI / O expander 615 can be controlled as one group.
そして、各装飾制御装置610に備わるI2CI/Oエクスパンダ615同士は、互いに異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割された形態となっている。すなわち、各装飾制御装置610に備わるI2CI/Oエクスパンダ615は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されているものである。 Since the I 2 CI / O expanders 615 included in each decoration control device 610 are assigned different individual addresses, the rendering device is divided into a plurality of groups. That is, the I 2 CI / O expander 615 included in each decoration control device 610 is configured as a group unit control unit that can control the effect device in units of groups.
したがって、各装飾制御装置610を統括する演出制御装置550は、グループ単位制御手段を統括して制御するグループ統括制御手段として機能している。   Therefore, the effect control device 550 that controls each decoration control device 610 functions as a group control unit that controls the group unit control unit.
リセット信号発生回路639には、I2CI/Oエクスパンダ615に電源を供給する接続線Vccに接続されるVcc端子、及び外部からのリセット信号を受け付けるRESET端子が接続されている。 The reset signal generation circuit 639 is connected to a Vcc terminal connected to a connection line Vcc that supplies power to the I 2 CI / O expander 615 and a RESET terminal that receives an external reset signal.
リセット信号発生回路639は、I2CI/Oエクスパンダ615に電源が投入され、電圧が所定値まで立ち上がると、リセット信号を発生させ、発生させたリセット信号をバスコントローラ634、出力設定レジスタ635、及び出力コントローラ636に入力することによって初期化する。 The reset signal generation circuit 639 generates a reset signal when the I 2 CI / O expander 615 is turned on and the voltage rises to a predetermined value. The generated reset signal is sent to the bus controller 634, the output setting register 635, And initialization by inputting to the output controller 636.
なお、外部からLOWレベルのリセット信号が入力された場合には、リセット信号発生回路639はリセット信号を出力するので、演出制御装置550のCPU551から、NORゲート回路561を経由して、RESET端子からリセット信号を入力するようにしてもよい。RESET端子を使用しない場合には、図19及び図20に示すようにRESET端子はHIGHにプルアップされていてもよい。   Note that when a LOW level reset signal is input from the outside, the reset signal generation circuit 639 outputs a reset signal, and therefore, from the CPU 551 of the effect control device 550 via the NOR gate circuit 561, from the RESET terminal. A reset signal may be input. When the RESET terminal is not used, the RESET terminal may be pulled up to HIGH as shown in FIGS.
図19は、本発明の第1の実施の形態の装飾装置620を制御する装飾制御装置610のI2CI/Oエクスパンダ615周辺の回路図である。 FIG. 19 is a circuit diagram around the I 2 CI / O expander 615 of the decoration control device 610 that controls the decoration device 620 according to the first embodiment of this invention.
2CI/Oエクスパンダ615は、入力端子としてNC端子、RESET端子、SCL端子、SDA端子、Vcc端子、A0〜A3端子、及びGND端子を備え、出力端子として、PORT0〜PORT15を備える。 The I 2 CI / O expander 615 includes an NC terminal, a RESET terminal, an SCL terminal, an SDA terminal, a Vcc terminal, an A0 to A3 terminal, and a GND terminal as input terminals, and includes PORT0 to PORT15 as output terminals.
RESET端子には、プルアップ抵抗Rを介してI2CI/Oエクスパンダ615に供給される電源が接続されている。このため、リセット端子に印加される電圧は常にHIGHに維持されている。 A power source supplied to the I 2 CI / O expander 615 is connected to the RESET terminal via a pull-up resistor R. For this reason, the voltage applied to the reset terminal is always maintained HIGH.
SCL端子は接続線SCLに接続され、SDA端子は接続線SDAに接続される。   The SCL terminal is connected to the connection line SCL, and the SDA terminal is connected to the connection line SDA.
Vcc端子には、I2CI/Oエクスパンダ615に供給される電源が接続される。さらに、Vcc端子には、電源ノイズを除去するコンデンサCPが接続される。 A power supply supplied to the I 2 CI / O expander 615 is connected to the Vcc terminal. Further, a capacitor CP for removing power supply noise is connected to the Vcc terminal.
A0端子〜A3端子は、I2CI/Oエクスパンダ615に個別アドレスを設定するための端子である。なお、I2CI/Oエクスパンダ615の個別アドレスは、通常、4ビットで表現され、この端子にI2CI/Oエクスパンダ615の電源が印加されている場合にはバスコントローラ634に「1」が設定され、この端子がグランドに接続されている場合にはバスコントローラ634に「0」が設定される。 The A0 to A3 terminals are terminals for setting individual addresses in the I 2 CI / O expander 615. The individual address of the I 2 CI / O expander 615 is normally expressed by 4 bits. When the power of the I 2 CI / O expander 615 is applied to this terminal, “1” is given to the bus controller 634. ”Is set, and when this terminal is connected to the ground,“ 0 ”is set in the bus controller 634.
したがって、図19に示すI2CI/Oエクスパンダ615の個別アドレスは「0100」となる。GND端子は、電圧をグランドするための端子である。 Accordingly, the individual address of the I 2 CI / O expander 615 shown in FIG. 19 is “0100”. The GND terminal is a terminal for grounding a voltage.
PORT0端子〜PORT15端子は、電流制限抵抗R0〜R15を介してLED0〜LED15からなる装飾装置620に接続される。なお、PORT0にように、ポート1個に対して1個のLEDを接続してもよいが、PORT1〜15のように、ポート1個に対して複数個のLEDを接続してもよい。   The PORT0 terminal to the PORT15 terminal are connected to a decoration device 620 including the LEDs 0 to 15 via current limiting resistors R0 to R15. Note that one LED may be connected to one port as in PORT0, but a plurality of LEDs may be connected to one port as in PORT1-15.
すべてのポートにLEDを1個ずつ設ける場合は、1個のI2CI/Oエクスパンダ615によって、最大で16個のLEDを制御できることになる。また、各ポートに接続されるLEDの個数が異なる場合は、1個のポートに直列に接続されたすべてのLEDを1種類のLEDということにすれば、1個のI2CI/Oエクスパンダ615によって、最大で16種類のLEDを制御できることになる。 When one LED is provided for every port, a maximum of 16 LEDs can be controlled by one I 2 CI / O expander 615. Further, when the number of LEDs connected to each port is different, if all LEDs connected in series to one port are referred to as one type of LED, one I 2 CI / O expander is used. By 615, up to 16 kinds of LEDs can be controlled.
PORT0端子〜PORT15端子に接続されるトランジスタ638A〜638P(図18参照)のゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Pのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT15端子に接続されるLED0〜LED15に電流が流れ、各LED0〜LED15は点灯する。   When a voltage is applied from the driver 637 to the gates of the transistors 638A to 638P (see FIG. 18) connected to the PORT0 terminal to the PORT15 terminal, a current flows from the drain to the source of the transistors 638A to 638P to which the voltage is applied. Thus, a current flows through the LED0 to LED15 connected to the PORT0 terminal to the PORT15 terminal, and each of the LED0 to LED15 lights up.
一方、ドライバ637がトランジスタ638A〜638Pのゲートに電圧を印加しなければ、各LED0〜LED15に電流が流れない状態になり、各LED0〜LED15は点灯しない。   On the other hand, if the driver 637 does not apply a voltage to the gates of the transistors 638A to 638P, no current flows through each LED0 to LED15, and each LED0 to LED15 is not lit.
なお、I2CI/Oエクスパンダ615のPORT0端子〜PORT15端子には、LEDの代わりに、モータやソレノイドを接続して、このモータやソレノイドを遊技に用いる演出装置として構成することも可能である。以下、図20を参照しながらI2CI/Oエクスパンダ615を用いてモータやソレノイドを制御する場合について説明する。 It should be noted that a motor or solenoid can be connected to the PORT0 terminal to the PORT15 terminal of the I 2 CI / O expander 615 instead of the LED, and the motor or solenoid can be configured as an effect device that is used for gaming. . Hereinafter, a case where a motor and a solenoid are controlled using the I 2 CI / O expander 615 will be described with reference to FIG.
図20は、本発明の第1の実施の形態の装飾制御装置610のI2CI/Oエクスパンダ615周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。 FIG. 20 is a circuit diagram around the I 2 CI / O expander 615 of the decoration control device 610 according to the first embodiment of this invention, and shows a case where a motor and a solenoid are controlled.
ここで使用されるモータはステッピングモータにより構成され、ステッピングモータを駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。本発明の第1の実施の形態では、モータの各相の信号端子がPORT0端子〜PORT3端子に接続される。   The motor used here is constituted by a stepping motor, and rotates by sequentially applying a predetermined voltage to signal terminals of each phase that drive the stepping motor. In the first embodiment of the present invention, the signal terminals of the respective phases of the motor are connected to the PORT0 terminal to the PORT3 terminal.
モータに接続されているPORT0端子〜PORT3端子に接続されるトランジスタ638A〜638Dのいずれかのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Dのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT3端子に接続されるモータに電流が流れ、役物駆動用のモータが駆動する。   When a voltage is applied from the driver 637 to any one of the gates of the transistors 638A to 638D connected to the PORT0 terminal to the PORT3 terminal connected to the motor, the drain to the source of the transistors 638A to 638D to which the voltage is applied Current flows to the motor, current flows to the motor connected to the PORT0 terminal to the PORT3 terminal, and the accessory driving motor is driven.
なお、各PORT0端子〜PORT3端子とモータとを接続する接続線は分岐し、分岐した一方の接続線は、モータに供給される電源にダイオードD及びツェナダイオードZDを介して接続される。   The connection lines connecting the PORT0 to PORT3 terminals and the motor are branched, and one of the branched connection lines is connected to a power source supplied to the motor via a diode D and a Zener diode ZD.
また、PORT端子15は、使用されるソレノイドに接続される。ソレノイドに接続されているPORT15端子に接続されるトランジスタ638Pのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638Pのドレインからソースへ電流が流れることが可能になり、PORT15端子に接続されるソレノイドに電流が流れ、ソレノイドによって駆動される図示しない演出装置が駆動する。   The PORT terminal 15 is connected to a solenoid to be used. When a voltage is applied from the driver 637 to the gate of the transistor 638P connected to the PORT15 terminal connected to the solenoid, a current can flow from the drain to the source of the transistor 638P to which the voltage is applied, A current flows through a solenoid connected to the PORT 15 terminal, and an effect device (not shown) driven by the solenoid is driven.
なお、図20では、I2CI/Oエクスパンダ615にモータ及びソレノイドの双方が接続されているが、一つのI2CI/Oエクスパンダ615に対して、モータ及びソレノイドの少なくとも一方だけを接続した構成でもよい。 In FIG 20, although both the motors and solenoids to I 2 CI / O expander 615 is connected, connected to one I 2 CI / O expander 615, the motor and the solenoid at least one only The configuration may be also possible.
例えば、ステッピングモータだけを制御するグループとしてのI2CI/Oエクスパンダ615を専用に設けたり、ソレノイドだけを制御するグループとしてのI2CI/Oエクスパンダ615を専用に設けたりするようにしてもよい。このような構成により、同一グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必要な演出装置だけをグループ化して効率よく制御することも可能となる。 For example, as or provided or provided I 2 CI / O expander 615 as a group controls only the stepping motor only, the I 2 CI / O expander 615 as a group to control only the solenoid dedicated Also good. With such a configuration, it is possible to control the rendering devices belonging to the same group at the same timing, and therefore it becomes possible to group and control only the rendering devices that require high-speed processing.
図21は、本発明の第1の実施の形態の装飾制御装置610、中継基板600及び簡易中継基板1600の回路構成を説明するための図であり、特に、信号線や電源線の入出力に関する接続状態を説明するための図である。   FIG. 21 is a diagram for explaining circuit configurations of the decoration control device 610, the relay board 600, and the simple relay board 1600 according to the first embodiment of the present invention, and particularly relates to input / output of signal lines and power supply lines. It is a figure for demonstrating a connection state.
本図においては、装飾制御装置610、中継基板600及び簡易中継基板1600のうち、分岐型の装飾制御装置610(例えば、装飾制御装置610Aなど)について説明を行うこととし、最後に、連結型の装飾制御装置610、終端型の装飾制御装置610、中継基板600、簡易中継基板1600との相違点の説明を行うことにする。   In this figure, among the decoration control device 610, the relay board 600, and the simple relay board 1600, the branch type decoration control device 610 (for example, the decoration control device 610A) will be described. Differences between the decoration control device 610, the terminal-type decoration control device 610, the relay board 600, and the simple relay board 1600 will be described.
なお、本図においては、前述した分岐型の装飾制御装置610Xに備えられる部品と、同一の付番を付けて説明を行う。   In the figure, description will be made with the same reference numerals as the parts provided in the above-described branch type decoration control device 610X.
分岐型の装飾制御装置610は、上流コネクタ611、下流コネクタ612(612A、612B)、及びI2CI/Oエクスパンダ615を備える。 The branch type decoration control device 610 includes an upstream connector 611, a downstream connector 612 (612A, 612B), and an I 2 CI / O expander 615.
上流コネクタ611は、当該装飾制御装置610よりも上流の装飾制御装置610に接続されるコネクタである。下流コネクタ612A及び612Bは、当該装飾制御装置610よりも下流側の装飾制御装置610に接続される。   The upstream connector 611 is a connector connected to the decoration control device 610 upstream from the decoration control device 610. The downstream connectors 612A and 612B are connected to the decoration control device 610 on the downstream side of the decoration control device 610.
二つの下流コネクタ612A、612Bに接続線SDAを接続するために、上流コネクタ611から延びる内部接続線SDA2111は分岐2101で第1接続線SDA2121と第2接続線SDA2131とに分岐する。第1接続線SDA2121は下流コネクタ612Aに接続され、第2接続線SDA2131は下流コネクタ612Bに接続される。   In order to connect the connection line SDA to the two downstream connectors 612A and 612B, the internal connection line SDA2111 extending from the upstream connector 611 branches at a branch 2101 into a first connection line SDA2121 and a second connection line SDA2131. The first connection line SDA2121 is connected to the downstream connector 612A, and the second connection line SDA2131 is connected to the downstream connector 612B.
同じく、上流コネクタ611から延びる内部接続線SCL2112は分岐2102で第1接続線SCL2122と第2接続線SCL2132とに分岐する。第1接続線SCL2122は下流コネクタ612Aに接続され、第2接続線SCL2132は下流コネクタ612Bに接続される。   Similarly, the internal connection line SCL2112 extending from the upstream connector 611 branches at a branch 2102 into a first connection line SCL2122 and a second connection line SCL2132. The first connection line SCL2122 is connected to the downstream connector 612A, and the second connection line SCL2132 is connected to the downstream connector 612B.
さらに、接続線SDAをI2CI/Oエクスパンダ615に接続するために、第2接続線SDA2131は分岐2103で分岐し、分岐した第2接続線SDA2131はI2CI/Oエクスパンダ615の図19及び図20に示すSDA端子に接続される。また、接続線SCLをI2CI/Oエクスパンダ615に接続するために、第2接続線SCL2132は分岐2104で分岐し、分岐した第2接続線SCL2132はI2CI/Oエクスパンダ615の図19及び図20に示すSCL端子に接続される。以下、I2CI/Oエクスパンダ615、分岐2103からI2CI/Oエクスパンダ615に接続される接続線SDA、及び分岐2104からI2CI/Oエクスパンダ615に接続される接続線SCLを含む構成をI2CI/Oエクスパンダ部2181とする。 Further, in order to connect the connection line SDA to the I 2 CI / O expander 615, the second connection line SDA 2131 branches at the branch 2103, and the branched second connection line SDA 2131 is a diagram of the I 2 CI / O expander 615. 19 and the SDA terminal shown in FIG. Further, in order to connect the connection line SCL to the I 2 CI / O expander 615, the second connection line SCL2132 branches at the branch 2104, and the branched second connection line SCL2132 is a diagram of the I 2 CI / O expander 615. 19 and the SCL terminal shown in FIG. Hereinafter, I 2 CI / O expander 615, connection line SDA connected from branch 2103 to I 2 CI / O expander 615, and connection line SCL connected from branch 2104 to I 2 CI / O expander 615 will be described. A configuration including the I 2 CI / O expander unit 2181 is included.
なお、I2CI/Oエクスパンダ615には、I2CI/Oエクスパンダ615の電源電圧となる電圧Vccが供給されている。また、図21では図示されていないが、I2CI/Oエクスパンダ615からは、装飾制御装置610に設けられたLED(装飾装置620)を駆動する各ポート0〜15の信号線(図19参照)が出力されている。 Note that the I 2 CI / O expander 615 is supplied with a voltage Vcc that is a power supply voltage of the I 2 CI / O expander 615. Although not shown in FIG. 21, from the I 2 CI / O expander 615, signal lines (FIG. 19) of ports 0 to 15 for driving LEDs (decoration device 620) provided in the decoration control device 610 are provided. Reference) is output.
さらに、当該装飾制御装置610のI2CI/Oエクスパンダ615が上流の装飾制御装置610に接続線SDAを介して出力する信号、及び上流の装飾制御装置610から、当該装飾制御装置610のI2CI/Oエクスパンダ615に接続線SDAを介して入力される信号のノイズを除去するために、内部接続線SDA2111にはツェナダイオードZD2141が接続されている。 Further, a signal output from the I 2 CI / O expander 615 of the decoration control device 610 to the upstream decoration control device 610 via the connection line SDA and an I of the decoration control device 610 from the upstream decoration control device 610. 2 A Zener diode ZD2141 is connected to the internal connection line SDA2111 in order to remove noise of a signal input to the CI / O expander 615 via the connection line SDA.
具体的には、内部接続線SDA2111は分岐2105で分岐し、分岐した内部接続線SDA2111はツェナダイオードZD2141のカソード側に接続され、ツェナダイオードZD2141のアノード側は接地されている。   Specifically, the internal connection line SDA2111 branches at the branch 2105, the branched internal connection line SDA2111 is connected to the cathode side of the Zener diode ZD2141, and the anode side of the Zener diode ZD2141 is grounded.
このため、内部接続線SDA2111に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2141によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA2111 is released by the Zener diode ZD2141.
また、上流の装飾制御装置610から、当該装飾制御装置610のI2CI/Oエクスパンダ615へ接続線SCLを介して入力される信号のノイズを除去するために、内部接続線SCL2112にはツェナダイオードZD2142が接続されている。 In addition, in order to remove noise of a signal input via the connection line SCL from the upstream decoration control device 610 to the I 2 CI / O expander 615 of the decoration control device 610, the internal connection line SCL2112 has a Zener. A diode ZD2142 is connected.
具体的には、内部接続線SCL2112は分岐2106で分岐し、分岐した内部接続線SCL2112はツェナダイオードZD2142のカソード側に接続され、ツェナダイオードZD2142のアノード側は接地されている。   Specifically, the internal connection line SCL2112 branches at a branch 2106, the branched internal connection line SCL2112 is connected to the cathode side of the Zener diode ZD2142, and the anode side of the Zener diode ZD2142 is grounded.
このため、内部接続線SCL2112に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2142によって逃がされる。   For this reason, a voltage (for example, a pulse noise signal) higher than a predetermined voltage applied to the internal connection line SCL2112 is released by the Zener diode ZD2142.
また、当該装飾制御装置610のI2CI/Oエクスパンダ615が、下流コネクタ612Aに接続された装飾制御装置610に接続線SDAを介して出力する信号、及び下流コネクタ612Aに接続された装飾制御装置610から装飾制御装置610のI2CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、第1接続線SDA2121にはツェナダイオードZD2143が接続されている。 Further, the I 2 CI / O expander 615 of the decoration control device 610 outputs a signal output to the decoration control device 610 connected to the downstream connector 612A via the connection line SDA, and the decoration control connected to the downstream connector 612A. A zener diode ZD2143 is connected to the first connection line SDA2121 in order to remove noise of a signal input from the device 610 to the I 2 CI / O expander 615 of the decoration control device 610 via the connection line SDA. .
具体的には、第1接続線SDA2121は分岐2107で分岐し、分岐した第1接続線SDA2121はツェナダイオードZD2143のカソード側に接続され、ツェナダイオードZD2143のアノード側は接地されている。   Specifically, the first connection line SDA2121 branches at a branch 2107, the branched first connection line SDA2121 is connected to the cathode side of the Zener diode ZD2143, and the anode side of the Zener diode ZD2143 is grounded.
このため、第1接続線SDA2121に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2143によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the first connection line SDA2121 is released by the Zener diode ZD2143.
また、第1接続線SDA2121に接続されるツェナダイオードZD2143と同じく、第2接続線SDA2131にもツェナダイオードZD2145が接続される。   Similarly to the Zener diode ZD2143 connected to the first connection line SDA2121, the Zener diode ZD2145 is also connected to the second connection line SDA2131.
また、装飾制御装置610のI2CI/Oエクスパンダ615から下流コネクタ612Aに接続された装飾制御装置610へ接続線SCLを介して入力される信号のノイズを除去するために、第1接続線SCL2122にはツェナダイオードZD2144が接続されている。 Further, in order to remove noise of a signal input from the I 2 CI / O expander 615 of the decoration control device 610 to the decoration control device 610 connected to the downstream connector 612A via the connection line SCL, the first connection line A Zener diode ZD2144 is connected to the SCL2122.
具体的には、第1接続線SCL2122は分岐2108で分岐し、分岐した第1接続線SCL2122はツェナダイオードZD2144のカソード側に接続され、ツェナダイオードZD2144のアノード側は接地されている。   Specifically, the first connection line SCL2122 branches at a branch 2108, the branched first connection line SCL2122 is connected to the cathode side of the Zener diode ZD2144, and the anode side of the Zener diode ZD2144 is grounded.
このため、第1接続線SCL2122に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2144によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the first connection line SCL2122 is released by the Zener diode ZD2144.
また、第1接続線SCL2122に接続されるツェナダイオードZD2144と同じく、第2接続線SCL2132にもツェナダイオードZD2146が接続される。   Similarly to the Zener diode ZD2144 connected to the first connection line SCL2122, the Zener diode ZD2146 is also connected to the second connection line SCL2132.
さらに、当該装飾制御装置610のI2CI/Oエクスパンダ615に電源電圧を供給する接続線Vccに接続される上流コネクタ601のVcc端子から延びる内部接続線Vcc2171と、上流コネクタ601のGND端子から延び、接地されている内部接続線GND2172とは、平滑コンデンサC2161及びバイパスコンデンサCP2162を介して接続されている。 Further, from the internal connection line Vcc 2171 extending from the Vcc terminal of the upstream connector 601 connected to the connection line Vcc for supplying the power supply voltage to the I 2 CI / O expander 615 of the decoration control device 610 and the GND terminal of the upstream connector 601 The extended and grounded internal connection line GND 2172 is connected via a smoothing capacitor C 2161 and a bypass capacitor CP 2162.
平滑コンデンサC2161は、電源の電圧波形を滑らかにするためのコンデンサであり、バイパスコンデンサCP2162は、電源の電圧のノイズを除去するためのコンデンサである。   The smoothing capacitor C2161 is a capacitor for smoothing the voltage waveform of the power supply, and the bypass capacitor CP2162 is a capacitor for removing noise of the power supply voltage.
このため、装飾制御装置610のI2CI/Oエクスパンダ615に供給される電源電圧は、平滑コンデンサC2161により電圧が平滑化され、バイパスコンデンサCP2162によりノイズが除去されて、I2CI/Oエクスパンダ615に供給される。 For this reason, the power supply voltage supplied to the I 2 CI / O expander 615 of the decoration control device 610 is smoothed by the smoothing capacitor C2161, noise is removed by the bypass capacitor CP2162, and the I 2 CI / O expander is removed. The panda 615 is supplied.
同じく、下流コネクタ612A、612BのVcc端子から延びる内部接続線Vcc2173と、GND端子から延びる内部接続線GND2174とは、平滑コンデンサC2161及びバイパスコンデンサCP2162を介して接続されている。これによって、平滑化され、ノイズが除去された電圧が下流の装飾制御装置610に接続される接続線Vccに印加される。   Similarly, the internal connection line Vcc2173 extending from the Vcc terminal of the downstream connectors 612A and 612B and the internal connection line GND2174 extending from the GND terminal are connected via a smoothing capacitor C2161 and a bypass capacitor CP2162. As a result, the smoothed and noise-free voltage is applied to the connection line Vcc connected to the downstream decoration control device 610.
以上、分岐型の装飾制御装置610について説明を行ったが、次に、連結型の装飾制御装置610について説明する。   The branch type decoration control device 610 has been described above. Next, the connection type decoration control device 610 will be described.
なお、下流コネクタ612Aに加え、接続線SDAに接続されるツェナダイオードZD2143、及び接続線SCLに接続されるツェナダイオードZD2144、内部接続線Vcc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコンデンサCP2162を備える構成を第1の下流コネクタ部2182とする。   In addition to the downstream connector 612A, a Zener diode ZD2143 connected to the connection line SDA, a Zener diode ZD2144 connected to the connection line SCL, an internal connection line Vcc2173, an internal connection line GND2174, a smoothing capacitor C2161, and a bypass capacitor CP2162 are provided. The configuration is a first downstream connector portion 2182.
また、下流コネクタ612Bに加え、接続線SDAに接続されるツェナダイオードZD2145、及び接続線SCLに接続されるツェナダイオードZD2146、内部接続線Vcc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコンデンサCP2162を備える構成を第2の下流コネクタ部2183とする。   In addition to the downstream connector 612B, a Zener diode ZD2145 connected to the connection line SDA, a Zener diode ZD2146 connected to the connection line SCL, an internal connection line Vcc2173, an internal connection line GND2174, a smoothing capacitor C2161, and a bypass capacitor CP2162 are provided. The configuration is a second downstream connector portion 2183.
装飾制御装置610が連結型の場合には、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ612Aは存在するが下流コネクタ612Bが存在しない。   In the case where the decoration control device 610 is a connection type, since only one downstream connector is provided in the board, the downstream connector 612A exists but the downstream connector 612B does not exist.
そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2103、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SCL2132は存在しない点が、分岐型の装飾制御装置610とは異なる構成となる。   Therefore, the internal connection line SDA2111 and the internal connection line SCL2112 are configured not to branch at the branch points 2103 and 2104, and the second connection line SDA2131 and the second connection line SCL2132 do not exist. Different configuration.
また、連結型の装飾制御装置610は、第2の下流コネクタ部2183を構成する電子部品が存在しない点も、分岐型の装飾制御装置610と異なる構成となる。他の構成は分岐型の装飾制御装置610と同様の構成となる。   The connection type decoration control device 610 is different from the branch type decoration control device 610 in that there is no electronic component constituting the second downstream connector portion 2183. Other configurations are the same as those of the branch type decoration control device 610.
次に、終端型の装飾制御装置610について説明する。   Next, the terminal type decoration control device 610 will be described.
装飾制御装置610が終端型の場合には、基板内に下流コネクタを備えない構成となるので、下流コネクタ612A、612Bがともに存在しない。   In the case where the decoration control device 610 is a terminal type, the downstream connector is not provided in the board, and therefore neither of the downstream connectors 612A and 612B exists.
そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2101、2102、2103、2104で分岐することなく、I2CI/Oエクスパンダ615へ接続される点が、分岐型の装飾制御装置610とは異なる構成となる。 For this reason, the internal connection line SDA2111 and the internal connection line SCL2112 are connected to the I 2 CI / O expander 615 without branching at the branch points 2101, 2102, 2103, 2104. This is a different configuration.
また、終端型の装飾制御装置610は、第1の下流コネクタ部2182及び第2の下流コネクタ部2183を構成する電子部品が存在しない点も、分岐型の装飾制御装置610と異なる構成となる。他の構成は分岐型の装飾制御装置610と同様の構成となる。   The terminal-type decoration control device 610 is also different from the branch-type decoration control device 610 in that there are no electronic components constituting the first downstream connector portion 2182 and the second downstream connector portion 2183. Other configurations are the same as those of the branch type decoration control device 610.
次に、中継基板600について説明する。   Next, the relay board 600 will be described.
中継基板600は、連結型の装飾制御装置610と同様に、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ612Aは存在するが下流コネクタ612Bが存在しない。   Since the relay board 600 is configured to include only one downstream connector in the board, similarly to the connection type decoration control device 610, the downstream connector 612A exists but the downstream connector 612B does not exist.
そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2103、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SCL2132が存在しないので、連結型の装飾制御装置610と同様の構成となる。   Therefore, the internal connection line SDA2111 and the internal connection line SCL2112 are configured not to branch at the branch points 2103 and 2104, and the second connection line SDA2131 and the second connection line SCL2132 do not exist. It becomes composition.
但し、中継基板600は、接続線SDA及び接続線SCLの電圧をプルアップするためのプルアップ抵抗を備えている点で、連結型の装飾制御装置610と異なる。   However, the relay board 600 is different from the connection type decoration control device 610 in that it includes a pull-up resistor for pulling up the voltages of the connection line SDA and the connection line SCL.
具体的には、図21に示すように、中継基板600では、第1マスタIC570aに接続される上流側の接続線SDA、及び装飾制御装置610に接続される下流側の接続線SDAの電圧をプルアップするためのプルアップ抵抗R2151が、第1接続線SDA2121に接続される。同じく、第1マスタIC570aに接続される上流側の接続線SCL、及び装飾制御装置610に接続される下流側の接続線SCLの電圧をプルアップするためのプルアップ抵抗R2152が、第1接続線SCL2122に接続される。   Specifically, as shown in FIG. 21, in the relay board 600, the voltages of the upstream connection line SDA connected to the first master IC 570a and the downstream connection line SDA connected to the decoration control device 610 are set. A pull-up resistor R2151 for pulling up is connected to the first connection line SDA2121. Similarly, a pull-up resistor R2152 for pulling up the voltage of the upstream connection line SCL connected to the first master IC 570a and the downstream connection line SCL connected to the decoration control device 610 includes the first connection line. Connected to SCL2122.
より詳しく説明すると、第1接続線SDA2121は分岐2109で分岐し、分岐した第1接続線SDA2121はプルアップ抵抗R2151に接続される。同じく第1接続線SCL2122は分岐2110で分岐し、分岐した第1接続線SCL2122はプルアップ抵抗R2152に接続される。以下、接続線SDAの電圧をプルアップするためのプルアップ抵抗R2151、及び接続線SCLの電圧をプルアップするためのプルアップ抵抗R2152をあわせてプルアップ抵抗部2180とする。   More specifically, the first connection line SDA2121 branches at the branch 2109, and the branched first connection line SDA2121 is connected to the pull-up resistor R2151. Similarly, the first connection line SCL2122 branches at the branch 2110, and the branched first connection line SCL2122 is connected to the pull-up resistor R2152. Hereinafter, the pull-up resistor R2151 for pulling up the voltage of the connection line SDA and the pull-up resistor R2152 for pulling up the voltage of the connection line SCL are collectively referred to as a pull-up resistor unit 2180.
次に、簡易中継基板1600について説明する。   Next, the simple relay board 1600 will be described.
簡易中継基板1600は、分岐型の装飾制御装置610と同様に、基板内に複数の下流コネクタ(下流コネクタ612A、612B)を備える。但し、簡易中継基板1600は、I2CI/Oエクスパンダ部2181に相当する回路を備えておらず、代わりに、中継基板600に備えている前述のプルアップ抵抗部2180に相当する回路が設けられている点が、分岐型の装飾制御装置610と異なる構成である。他の構成は分岐型の装飾制御装置610と同様の構成となる。 The simple relay board 1600 includes a plurality of downstream connectors (downstream connectors 612A and 612B) in the board, similarly to the branch type decoration control device 610. However, the simple relay board 1600 does not include a circuit corresponding to the I 2 CI / O expander unit 2181. Instead, a circuit corresponding to the pull-up resistor unit 2180 provided in the relay board 600 is provided. This is a configuration different from the branch type decoration control device 610. Other configurations are the same as those of the branch type decoration control device 610.
なお、前述のプルアップ抵抗部2180の構成は、本実施形態では、中継基板600と簡易中継基板1600だけに設けられており、装飾制御装置610や演出制御装置550には設けていない構成となっているが、接続線SDA及び接続線SCLのレベルが正しく生成できるのであれば、装飾制御装置610や演出制御装置550に設けられていてもよい。要するに、プルアップ抵抗R2151及び2152は、接続線SDA及び接続線SCLを駆動するトランジスタのドレインの端子に電圧Vccを供給可能な箇所に備えられていればよい。   In the present embodiment, the configuration of the pull-up resistor 2180 described above is provided only on the relay board 600 and the simple relay board 1600, and is not provided in the decoration control device 610 or the effect control device 550. However, as long as the levels of the connection line SDA and the connection line SCL can be correctly generated, the decoration control device 610 and the effect control device 550 may be provided. In short, the pull-up resistors R2151 and 2152 only need to be provided at locations where the voltage Vcc can be supplied to the drain terminals of the transistors that drive the connection line SDA and the connection line SCL.
例えば、プルアップ抵抗R2151及び2152が第1マスタIC570aに備えられていれば、中継基板600、簡易中継基板1600若しくは装飾制御装置610内にプルアップ抵抗部2180が備えられている必要はない。   For example, if the pull-up resistors R2151 and 2152 are provided in the first master IC 570a, it is not necessary to provide the pull-up resistor unit 2180 in the relay board 600, the simple relay board 1600, or the decoration control device 610.
図22は、本発明の第1の実施の形態の演出制御装置550から装飾制御装置610に出力されるデータに含まれるスレーブアドレス2200の説明図である。   FIG. 22 is an explanatory diagram of the slave address 2200 included in the data output from the presentation control device 550 to the decoration control device 610 according to the first embodiment of this invention.
スレーブアドレス2200は、上位3ビットからなる固定アドレス部2201及び下位5ビットからなる可変アドレス部2202によって構成される。   The slave address 2200 includes a fixed address part 2201 composed of upper 3 bits and a variable address part 2202 composed of lower 5 bits.
固定アドレス部2201は、「110」の値があらかじめ設定され、I2CI/Oエクスパンダ615によって変更することができない。 The fixed address unit 2201 is preset with a value of “110” and cannot be changed by the I 2 CI / O expander 615.
可変アドレス部2202は、I2CI/Oエクスパンダ615によって設定可能である。可変アドレス部2202は、制御対象となるI2CI/Oエクスパンダ615のA0〜A3の端子に設定されているパターンに対応した4ビットのI2CI/Oエクスパンダアドレス2203と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データ2204とによって構成される。 The variable address unit 2202 can be set by the I 2 CI / O expander 615. The variable address unit 2202 includes a 4-bit I 2 CI / O expander address 2203 corresponding to the pattern set at the terminals A0 to A3 of the I 2 CI / O expander 615 to be controlled, and the data It consists of 1-bit R / W identification data 2204 indicating whether it is a read request or a write request.
演出制御装置550から装飾制御装置610に出力される演出制御データは、書き込み要求であるので、R/W識別データ2204には、通常「0」が登録される。   Since the effect control data output from the effect control device 550 to the decoration control device 610 is a write request, “0” is normally registered in the R / W identification data 2204.
図23は、本発明の第1の実施の形態のI2CI/Oエクスパンダアドレステーブル2300の説明図である。 FIG. 23 is an explanatory diagram of the I 2 CI / O expander address table 2300 according to the first embodiment of this invention.
2CI/Oエクスパンダアドレステーブル2300は、第1マスタIC570aによって管理されるテーブルである。I2CI/Oエクスパンダアドレステーブル2300は、スレーブアドレス2301とI2CI/Oエクスパンダアドレス2302との対応関係を示している。 The I 2 CI / O expander address table 2300 is a table managed by the first master IC 570a. The I 2 CI / O expander address table 2300 shows the correspondence between the slave address 2301 and the I 2 CI / O expander address 2302.
スレーブアドレス2301には、演出制御装置550により送受信の対象として指定される装飾制御装置610のスレーブアドレスが格納されている。スレーブアドレスは、図20で前述したように、上位3ビットからなる固定アドレス部と、4ビットのI2CI/Oエクスパンダアドレスと、1ビットのR/W識別データとを組み合わせて構成される。 The slave address 2301 stores the slave address of the decoration control device 610 specified by the effect control device 550 as a transmission / reception target. As described above with reference to FIG. 20, the slave address is configured by combining a fixed address portion consisting of upper 3 bits, a 4-bit I 2 CI / O expander address, and 1-bit R / W identification data. .
2CI/Oエクスパンダアドレス2302には、図19や図20で前述したように、各スレーブアドレスに対応する4ビットのI2CI/Oエクスパンダアドレスが登録される。 In the I 2 CI / O expander address 2302, a 4-bit I 2 CI / O expander address corresponding to each slave address is registered as described above with reference to FIGS.
ただし、I2CI/Oエクスパンダアドレスのうち、アドレス「1000」及びアドレス「1011」(図23の網掛けされたエントリ)は、各I2CI/Oエクスパンダ615を相互に識別するための固有のアドレスとしては使用できない。 However, among the I 2 CI / O expander addresses, the address “1000” and the address “1011” (shaded entries in FIG. 23) are used to identify each I 2 CI / O expander 615 from each other. It cannot be used as a unique address.
アドレス「1000」は、すべての装飾制御装置610に対して共通の指令を出力する場合に指定されるアドレス(オールコールアドレス)の電源投入時のデフォルト値として用いられる。アドレス「1011」は、ソフトウェアによって、第1マスタIC570aに接続されているすべての装飾制御装置610を無条件にリセットする場合に用いられる共通アドレスである。   The address “1000” is used as a default value at power-on of an address (all call address) specified when a common command is output to all the decoration control devices 610. The address “1011” is a common address used when all the decoration control devices 610 connected to the first master IC 570a are unconditionally reset by software.
以上のように、装飾制御装置610のI2CI/Oエクスパンダ615に設定可能なアドレスは14個であるため、演出制御装置550は、14個のI2CI/Oエクスパンダ615を制御することができる。また、各装飾制御装置610には、PORT0〜PORT15が備えられているので、16個(言い換えれば16種類)のLEDを制御することが可能である。よって、演出制御装置550は、224個(言い換えれば224種類)のLEDを制御することが可能である。 As described above, since there are 14 addresses that can be set in the I 2 CI / O expander 615 of the decoration control device 610, the effect control device 550 controls the 14 I 2 CI / O expanders 615. be able to. Since each decoration control device 610 includes PORT0 to PORT15, it is possible to control 16 (in other words, 16 types) LEDs. Therefore, the effect control device 550 can control 224 (in other words, 224 types) LEDs.
図24は、本発明の第1の実施の形態のI2CI/Oエクスパンダ615に備えられる出力設定レジスタ635に割り当てられたワークレジスタを説明するための図である。 FIG. 24 is a diagram for describing work registers assigned to the output setting register 635 included in the I 2 CI / O expander 615 according to the first embodiment of this invention.
2CI/Oエクスパンダ615の出力設定レジスタ635には、ワークレジスタ(デバイスレジスタ)と、コントロールレジスタ(制御レジスタ)とが割り当てられている。 A work register (device register) and a control register (control register) are assigned to the output setting register 635 of the I 2 CI / O expander 615.
ワークレジスタは、I2CI/Oエクスパンダ615に対してあらかじめ定義されている設定を行うための情報や、I2CI/Oエクスパンダ615に接続されている演出装置(装飾装置620、例えば、LED)の出力態様を特定するための情報を記憶するものである。 Work register, I 2 CI / O Aix information and for performing settings that are predefined for Panda 615, I 2 CI / O Aix effect device connected to the expander 615 (decoration device 620, for example, The information for specifying the output mode of LED) is stored.
また、コントロールレジスタは、ワークレジスタへのデータ書き込み手順を規定する情報を記憶する。なお、ワークレジスタは、複数の情報を異なる記憶領域に分散して記憶する構成となっており、記憶領域毎に異なるレジスタ番号が付与されている。   In addition, the control register stores information defining a procedure for writing data to the work register. The work register is configured to store a plurality of pieces of information in different storage areas, and a different register number is assigned to each storage area.
レジスタ番号「00h」及びレジスタ番号「01h」は、I2CI/Oエクスパンダ615の初期設定を行うためのモードレジスタに対応する。レジスタ番号「00h」の記憶領域にはレジスタ名「MODE1」が付与されている。また、レジスタ番号「01h」の記憶領域にはレジスタ名「MODE2」が付与されている。レジスタ番号「00h」及び「01h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、I2CI/Oエクスパンダ615の初期設定が行われる。 The register number “00h” and the register number “01h” correspond to a mode register for performing the initial setting of the I 2 CI / O expander 615. The register name “MODE1” is assigned to the storage area of the register number “00h”. The register name “MODE2” is assigned to the storage area of the register number “01h”. When values are written in the storage areas of the register numbers “00h” and “01h”, the I 2 CI / O expander 615 is initialized based on the written values.
なお、「MODE2」のレジスタのビット3(OCH)は、I2CI/Oエクスパンダ615の出力設定レジスタ635に格納された演出制御データを演出装置に実際に反映させるタイミングを規定するパラメータである。本発明の第1の実施の形態では、図18にて説明したように、「0」が設定されており、ストップコンディションを受信した時点で出力設定レジスタ635に格納された演出制御データを出力し、演出装置の出力状態を実際に制御するように設定されている。 Note that bit 3 (OCH) of the “MODE2” register is a parameter that defines the timing at which the effect control data stored in the output setting register 635 of the I 2 CI / O expander 615 is actually reflected in the effect device. . In the first embodiment of the present invention, as described with reference to FIG. 18, “0” is set, and the presentation control data stored in the output setting register 635 is output when the stop condition is received. The output state of the rendering device is set to be actually controlled.
レジスタ番号「02h」〜「11h」(レジスタ名「PWM0」〜「PWM15」)には、装飾装置620に含まれるLEDなどの制御対象のパラメータが設定される。レジスタ番号「02h」〜「11h」の記憶領域のいずれかに値が書き込まれると、I2CI/Oエクスパンダ615に接続される発光装置(装飾装置620)を構成する16個のLEDのうち、値が書き込まれたレジスタ番号に対応するLEDの輝度が、書き込まれた値に基づいて調整される。例えば、レジスタ番号「02h」の記憶領域に値が書き込まれた場合には、図19に示すポート0に接続されたLED0の輝度が調整される。 Parameters to be controlled such as LEDs included in the decoration device 620 are set in the register numbers “02h” to “11h” (register names “PWM0” to “PWM15”). When a value is written in any of the storage areas of register numbers “02h” to “11h”, among the 16 LEDs constituting the light emitting device (decoration device 620) connected to the I 2 CI / O expander 615 The brightness of the LED corresponding to the register number in which the value is written is adjusted based on the written value. For example, when a value is written in the storage area of the register number “02h”, the luminance of the LED 0 connected to the port 0 shown in FIG. 19 is adjusted.
なお、I2CI/Oエクスパンダ615は、前述のように、モータやソレノイドといった可動物を制御することも可能である。I2CI/Oエクスパンダ615にソレノイドが接続される場合には、ソレノイドが接続されるポートに対応するレジスタ番号には、ソレノイドを通電させて作動させるか、通電せずに未作動の状態にするかを示す値が書き込まれる。また、I2CI/Oエクスパンダ615にモータが接続される場合には、モータが接続されるポートに対応するレジスタ番号には、モータの目標回転位置を示す値が書き込まれる。 Note that the I 2 CI / O expander 615 can also control a movable object such as a motor or a solenoid as described above. When a solenoid is connected to the I 2 CI / O expander 615, the register number corresponding to the port to which the solenoid is connected is operated by energizing the solenoid or not energized. A value indicating whether to do is written. When a motor is connected to the I 2 CI / O expander 615, a value indicating the target rotational position of the motor is written in the register number corresponding to the port to which the motor is connected.
レジスタ番号「12h」(レジスタ名「GRPPWM」)及びレジスタ番号「13h」(レジスタ名「GRPFREQ」)には、制御対象全体の動作パターンなどを指定するパラメータが設定される。レジスタ番号「12h」及び「13h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、LED(16個のLED)全体の点滅パターンが設定される。具体的には、レジスタ番号「12h」には、LED全体のオン・オフ比率であるデューティサイクルが設定され、レジスタ番号「13h」には、LED全体の点滅周期が設定される。   In the register number “12h” (register name “GRPPWM”) and the register number “13h” (register name “GRPFREQ”), parameters for specifying the operation pattern of the entire control target are set. When a value is written in the storage areas of the register numbers “12h” and “13h”, the blinking pattern of the entire LED (16 LEDs) is set based on the written value. Specifically, a duty cycle that is an on / off ratio of the entire LED is set in the register number “12h”, and a blinking cycle of the entire LED is set in the register number “13h”.
レジスタ番号「14h」(レジスタ名「LEDOUT0」)〜「17h」(レジスタ名「LEDOUT3」)には、各ポートで制御されるLEDの出力状態が設定される。各レジスタには、それぞれ4つずつLEDの出力状態を設定することが可能となっている。   In register numbers “14h” (register name “LEDOUT0”) to “17h” (register name “LEDOUT3”), the output state of the LED controlled by each port is set. Each register can set four LED output states.
レジスタ番号「14h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、LED0〜LED3の出力状態が設定される。同様に、レジスタ番号「15h」の記憶領域にはLED4〜LED7の出力状態、レジスタ番号「16h」の記憶領域にはLED8〜LED11の出力状態、レジスタ番号「17h」の記憶領域にはLED12〜LED15の出力状態が設定される。   When a value is written in the storage area of the register number “14h”, the output states of the LEDs 0 to LED3 are set based on the written value. Similarly, the output state of LED4 to LED7 is stored in the storage area of register number “15h”, the output state of LED8 to LED11 is stored in the storage area of register number “16h”, and the LED12 to LED15 are stored in the storage area of register number “17h”. Output status is set.
レジスタ番号「18h」〜「1Ah」(レジスタ名「SUBADR1」〜「SUBADR3」)にはサブアドレスが設定される。レジスタ番号「18h」〜「1Ah」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、第1サブアドレス〜第3サブアドレスが設定される。   Sub-addresses are set in the register numbers “18h” to “1Ah” (register names “SUBADR1” to “SUBADR3”). When values are written in the storage areas of the register numbers “18h” to “1Ah”, the first subaddress to the third subaddress are set based on the written values.
レジスタ番号「1Bh」(レジスタ名「ALLCALLADR」)にはすべての装飾制御装置610に対する指令を出力するためのオールコールアドレスが設定される。オールコールアドレスは、例えば、電源投入時などにすべての装飾制御装置610で初期化処理を実行する場合などに使用される。   In the register number “1Bh” (register name “ALLCALLADR”), an all call address for outputting a command to all the decoration control devices 610 is set. The all call address is used, for example, when the initialization processing is executed in all the decoration control devices 610 when the power is turned on.
図25は、本発明の第1の実施の形態のマスタICが接続線SDA及び接続線SCLを介してデータを出力するスタート条件及びストップ条件の説明図である。   FIG. 25 is an explanatory diagram of a start condition and a stop condition in which the master IC according to the first embodiment of this invention outputs data via the connection line SDA and the connection line SCL.
接続線SCLは、データの非送信時には信号レベルがHIGHになっている。マスタICは、装飾制御装置610にデータを出力する際に、接続線SCLの信号レベルをLOWからHIGHに変化させ、装飾制御装置610が接続線SDAのデータを取り込むためのストローブ信号として作用させる。   The connection line SCL has a signal level of HIGH when data is not transmitted. When outputting data to the decoration control device 610, the master IC changes the signal level of the connection line SCL from LOW to HIGH so that the decoration control device 610 acts as a strobe signal for taking in the data of the connection line SDA.
接続線SDAは、データの非送信時には信号レベルがHIGHになっており、接続線SCLのクロック信号に合わせて接続線SDAからデータが出力される。   The connection line SDA has a high signal level when data is not transmitted, and data is output from the connection line SDA in accordance with the clock signal of the connection line SCL.
マスタICは、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることで、データの出力が開始することを示すスタート条件となる信号を出力する。   The master IC changes the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH, and outputs a signal serving as a start condition indicating that data output starts. .
装飾制御装置610のI2CI/Oエクスパンダ615は、接続線SDA及び接続線SCLからスタート条件となる信号が入力されると、データの出力が開始されることを認識する。 The I 2 CI / O expander 615 of the decoration control device 610 recognizes that output of data is started when a signal serving as a start condition is input from the connection line SDA and the connection line SCL.
マスタICは、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変化させることで、データの出力が終了することを示すストップ条件となる信号を出力する。   The master IC changes the signal level of the connection line SDA from LOW to HIGH while maintaining the signal level of the connection line SCL at HIGH, and outputs a signal that becomes a stop condition indicating that the output of data ends. .
装飾制御装置610のI2CI/Oエクスパンダ615は、ストップ条件となる信号が入力されると、データの出力が終了することを認識する。本発明の第1の実施の形態では、前述のように、装飾制御装置610がストップ条件となる信号を受信すると、当該装飾制御装置610が制御する演出装置(装飾装置620)の制御を開始する。 The I 2 CI / O expander 615 of the decoration control device 610 recognizes that the output of data is finished when a signal serving as a stop condition is input. In the first embodiment of the present invention, as described above, when the decoration control device 610 receives a signal that is a stop condition, control of the effect device (decoration device 620) controlled by the decoration control device 610 is started. .
図26は、本発明の第1の実施の形態のマスタICから出力されたデータが入力された装飾制御装置610が返答信号を出力するタイミングチャートである。   FIG. 26 is a timing chart at which the decoration control device 610 to which data output from the master IC according to the first embodiment of this invention is input outputs a response signal.
装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数を計数し、接続線SCLのクロック信号に合わせて接続線SDAから入力されるデータを取り込む。   The decoration control device 610 counts the number of changes in the signal level of the connection line SCL after the start condition is satisfied, and takes in data input from the connection line SDA in accordance with the clock signal of the connection line SCL.
そして、装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数が9回に達する直前に、返答信号をマスタICに接続線SDAを介して出力する。換言すると、装飾制御装置610は、接続線SDAから8ビット目のデータを取り込んだ後に、接続線SCLの信号レベルがHIGHからLOWに変化する契機に、当該接続線SDAを介して返答信号を出力する。   Then, the decoration control device 610 outputs a response signal to the master IC via the connection line SDA immediately before the start condition is satisfied and immediately before the number of changes in the signal level of the connection line SCL reaches nine. In other words, the decoration control device 610 outputs a response signal via the connection line SDA when the signal level of the connection line SCL changes from HIGH to LOW after taking the 8th bit data from the connection line SDA. To do.
なお、図26に示すように、データの受信に成功したことを示す返答信号(ACKの返答信号)はLOWレベルによって示され、データの受信に失敗したことを示す返答信号(NACKの返答信号、図ではACK出力なしに相当)はHIGHレベルによって示される。   As shown in FIG. 26, a response signal (ACK response signal) indicating that data reception has been successful is indicated by a LOW level, and a response signal (NACK response signal, indicating that data reception has failed), In the figure, this corresponds to no ACK output) is indicated by a HIGH level.
また、マスタICは、スタート条件が成立してから接続線SCLの信号レベルが8回変化すると、接続線SDAを解放することによって、装飾制御装置610から返答信号の入力を待機する。そして、マスタICは、接続線SDAを解放したまま、接続線SCLの信号レベルを変化させて、装飾制御装置610からの返答信号を取り込む。   Further, when the signal level of the connection line SCL changes eight times after the start condition is satisfied, the master IC waits for a response signal from the decoration control device 610 by releasing the connection line SDA. Then, the master IC changes the signal level of the connection line SCL while releasing the connection line SDA, and takes in the response signal from the decoration control device 610.
図27は、本発明の第1の実施の形態のマスタICが演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。   FIG. 27 is a timing chart of signal levels of the connection line SDA and the connection line SCL when the master IC according to the first embodiment of the present invention outputs effect control data.
まず、マスタICは、データの出力を開始する場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることによって、スタート条件を示す信号を出力し、データの出力を開始することを装飾制御装置610に通知する。   First, when starting output of data, the master IC changes the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH, thereby indicating a start condition signal. And the decoration control device 610 is notified that data output is to be started.
次に、マスタICは、合計7ビットからなる制御対象となる装飾制御装置610のスレーブアドレスを出力する。さらに、マスタICは、読み出し要求である書き込み要求であるかを示す情報を8ビット目に出力する。   Next, the master IC outputs the slave address of the decoration control device 610 to be controlled, which consists of a total of 7 bits. Further, the master IC outputs information indicating whether the request is a write request, which is a read request, at the eighth bit.
そして、マスタICは、接続線SCLの信号レベルが9回目にHIGHになるときに、装飾制御装置610から返答信号が入力されるので、ACKの返答信号であれば接続線SDAの信号レベルがLOWに変化し、NACKの返答信号であれば接続線SDAの信号レベルがHIGHに変化する。   The master IC receives a response signal from the decoration control device 610 when the signal level of the connection line SCL becomes HIGH for the ninth time. Therefore, if the response signal is an ACK response signal, the signal level of the connection line SDA is LOW. If the response signal is NACK, the signal level of the connection line SDA changes to HIGH.
次に、マスタICは、アドレスデータの出力後、8の倍数となるビット数でデータを出力する。さらに、データの8ビット目を出力した後、ACKの返答信号が入力されるのを待ってデータの9ビット目を出力する。以降、8の倍数番目に相当するビットのデータを出力すると、ACKの返答信号が入力されるのを確認してから、(8の倍数+1)番目のビットを出力し、全データが出力されるまで繰り返す。   Next, after outputting the address data, the master IC outputs the data with a bit number that is a multiple of eight. Further, after the eighth bit of data is output, the ninth bit of data is output after an ACK response signal is input. Thereafter, when data of a bit corresponding to a multiple of 8 is output, after confirming that an ACK response signal is input, a (multiple of 8 + 1) th bit is output and all data is output. Repeat until.
なお、マスタICは、データの8の倍数番目となるビットを出力した後、所定時間経過してもACKの返答信号が入力されない場合には、データの送信に失敗したものとみなして、再度スタート条件を送信する。次いで、接続線SDAを介して、再度アドレスデータを出力し、ACKの返答信号を確認しながら、もう一度、データを1ビット目から出力する。   If the master IC outputs a bit that is a multiple of 8 after the data has been output and the ACK response signal is not input even after a predetermined time has elapsed, the master IC assumes that the data transmission has failed and starts again. Send the condition. Next, the address data is output again via the connection line SDA, and the data is output again from the first bit while confirming the ACK response signal.
また、マスタICは、データの最後のビットのデータを出力した後、ACKの返答信号が入力されるのを待って、ストップ条件を示す信号を出力する。   The master IC outputs the signal indicating the stop condition after outputting the data of the last bit of the data and waiting for the ACK response signal to be input.
なお、図27では、スタート条件を示す信号を出力してからストップ条件を示す信号を出力するまでの間に、合計24ビット(スレーブアドレス8ビット、データ16ビット)のデータを出力しているが、送信するデータのサイズに応じて、24ビット以上であってもよいし、24ビット以下であってもよい。   In FIG. 27, a total of 24 bits (slave address 8 bits, data 16 bits) of data is output after the signal indicating the start condition is output until the signal indicating the stop condition is output. Depending on the size of data to be transmitted, it may be 24 bits or more, or 24 bits or less.
図28は、本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置610に演出制御データを設定する場合において、マスタICとI2CI/Oエクスパンダ615との間で送受信されるデータのフォーマットを説明する図である。 FIG. 28 shows the master IC and the I 2 CI / O expander when the master IC according to the first embodiment of this invention designates the slave individual address and sets the effect control data in the decoration control device 610. 6 is a diagram illustrating a format of data transmitted / received to / from 615. FIG.
最初に出力される8ビットのデータ2801には、データ送信の対象となる装飾制御装置610のアドレス「A0〜A6」と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データとが含まれる。アドレス「A0〜A6」のうち、「A4〜A6」は値「110」となる固定アドレス部であり、「A0〜A3」はI2CI/Oエクスパンダ615のA0〜A3の端子に設定されている個別アドレスに相当する(図19参照)。なお、データ2801は、図27における「ADDRESS」及び「R/W」に対応するデータである。 The 8-bit data 2801 that is output first includes an address “A0 to A6” of the decoration control device 610 that is a target of data transmission, and a 1-bit that indicates whether the data is a read request or a write request. R / W identification data is included. Among the addresses “A0 to A6”, “A4 to A6” are fixed address portions having a value “110”, and “A0 to A3” are set to terminals A0 to A3 of the I 2 CI / O expander 615. (Refer to FIG. 19). The data 2801 is data corresponding to “ADDRESS” and “R / W” in FIG.
次に出力される8ビットのデータ2802には、I2CI/Oエクスパンダ615の出力設定レジスタ635(図18参照)に割り当てられているコントロールレジスタへの設定データが含まれる。データ2802は、図27において1番目に送信される「DATA」に対応するデータである。 The 8-bit data 2802 to be output next includes setting data for the control register assigned to the output setting register 635 (see FIG. 18) of the I 2 CI / O expander 615. Data 2802 is data corresponding to “DATA” transmitted first in FIG.
ここで、コントロールレジスタについて説明する。コントロールレジスタは8ビットからなり、上位3ビット「AI0〜AI2」が出力設定レジスタ635のワークレジスタへの書き込み又は読み出し方法を指定する自動書込パラメータであり、下位5ビット「D0〜D4」がワークレジスタにおけるアクセス開始位置(書き込みを開始する先頭位置、又は読み出しを開始する先頭位置)を指定するレジスタアドレスである。   Here, the control register will be described. The control register consists of 8 bits, and the upper 3 bits “AI0 to AI2” are automatic write parameters for designating the writing or reading method to the work register of the output setting register 635, and the lower 5 bits “D0 to D4” are the work. This is a register address that specifies an access start position (a start position at which writing starts or a start position at which reading starts) in the register.
自動書込パラメータは、マスタICによって、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセス(オートインクリメントを禁止)するのか、指定するアクセス開始位置の領域に隣接する領域も含んでアクセス(オートインクリメントを許可)するのかを指定するパラメータであり、具体的には「000」、「100」、「101」、「110」、「111」のいずれかの値を設定することができる。   The auto-write parameter is accessed by the master IC including only the access start position area specified by the register address (auto-increment is prohibited) or including the area adjacent to the access start position area specified (auto-increment). (Specifically, “000”, “100”, “101”, “110”, “111”) can be set.
自動書込パラメータに「000」の値を設定すると、オートインクリメントが禁止され、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセスし、開始位置以外の領域はアクセスしない。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域のみがアクセスされ、他の記憶領域にはアクセスされない。すなわち、特定のレジスタアドレスの記憶領域の値のみを変更する場合に使用される。複数のレジスタアドレスの記憶領域の値を連続して変更する場合には、以下に示すように、オートインクリメントを許可することによって、アドレスの指定を省略することができる。   When a value of “000” is set in the automatic writing parameter, auto-increment is prohibited, and only the area at the access start position specified by the register address is accessed, and the area other than the start position is not accessed. For example, if the register address is “10100”, only the storage area with the register number “14h” is accessed, and the other storage areas are not accessed. That is, it is used when only the value of the storage area of a specific register address is changed. When the values of the storage areas of a plurality of register addresses are changed continuously, the address designation can be omitted by permitting auto-increment as described below.
自動書込パラメータに「100」の値を設定すると、オートインクリメントが許可され、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。そして、レジスタ番号が最終の「1Bh」となる記憶領域をアクセスした後は、レジスタ番号が「00h」となる記憶領域をアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域にアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域(すなわち、すべての領域)を、繰り返しアクセスする。   When the value of “100” is set in the auto-write parameter, auto-increment is permitted, and after accessing the area at the access start position specified by the register address, access is made sequentially while moving the area in the direction of increasing the register number. repeat. Then, after accessing the storage area where the register number is “1Bh” at the end, the storage area where the register number is “00h” is accessed and accessed again sequentially while moving the area in the direction in which the register number increases. repeat. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →→→ “1Bh” → “00h” → “01h” →... (Ie, all areas) are repeatedly accessed.
自動書込パラメータに「101」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「11h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」〜「11h」となる区間の記録領域(LEDの輝度調整に関する領域)を繰り返しアクセスする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「11h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」→「03h」→・・→「11h」→「02h」→「03h」→・・となる領域を、繰り返しアクセスする。   When the value of “101” is set in the automatic write parameter, the register number is set after accessing the area at the access start position specified by the register address, as in the case of setting the value of “100” in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area whose register number is “11h” is accessed, the storage area whose register number is “02h” is accessed, and thereafter, the section where the register numbers are “02h” to “11h”. The recording area (area relating to LED brightness adjustment) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →. →→ “1Bh” → “00h” → The area which becomes “01h” →... Is accessed in order. After accessing the storage area where the register number is “11h”, the area where the register number is “02h” → “03h” → ··· “11h” → “02h” → “03h” → ··· , Repeatedly access.
自動書込パラメータに「110」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「12h」となる記憶領域をアクセスし、以降、レジスタ番号が「12h」〜「13h」となる区間の記録領域(LEDの点滅周期に関する領域)を繰り返しアクセスする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「12h」→「13h」→「12h」→「13h」→・・となる領域を、繰り返しアクセスする。   When the value “110” is set in the automatic write parameter, the register number is set after accessing the area at the access start position specified by the register address, as in the case where the value “100” is set in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area whose register number is “13h” is accessed, the storage area whose register number is “12h” is accessed, and thereafter, the section where the register numbers are “12h” to “13h”. The recording area (area related to the LED blinking cycle) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →. →→ “1Bh” → “00h” → The area which becomes “01h” →... Is accessed in order. Then, after accessing the storage area where the register number is “13h”, the area where the register number is “12h” → “13h” → “12h” → “13h” →... Is repeatedly accessed.
自動書込パラメータに「111」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」〜「13h」となる区間の記録領域(LEDの輝度及び点滅周期に関する領域)を繰り返しアクセスする。例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。そして、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」→「03h」→・・→「13h」→「02h」→「03h」→・・となる領域を、繰り返しアクセスする。   When the value “111” is set in the automatic write parameter, the register number is set after accessing the access start position area specified by the register address, as in the case where the value “100” is set in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area whose register number is “13h” is accessed, the storage area whose register number is “02h” is accessed, and thereafter, the section where the register numbers are “02h” to “13h”. The recording area (area related to LED brightness and blinking cycle) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →. →→ “1Bh” → “00h” → The area which becomes “01h” →... Is accessed in order. After accessing the storage area where the register number is “13h”, the area where the register number is “02h” → “03h” → ··· “13h” → “02h” → “03h” → ··· , Repeatedly access.
ここで、図28の説明に戻ると、コントロールレジスタの設定データ2802に続いて、ワークレジスタの設定データ2803が出力される。設定データ2803は、図27において2番目以降に送信される「DATA」に対応するデータである。   Here, returning to the description of FIG. 28, the work register setting data 2803 is output following the control register setting data 2802. The setting data 2803 is data corresponding to “DATA” transmitted after the second in FIG.
自動書込パラメータを「000」とした場合には、設定データ2803は、レジスタアドレスが指定する1箇所の記憶領域を更新するための8ビットのデータとなる。自動書込パラメータを「000」以外の値とした場合には、この設定データ2803は、レジスタアドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために必要な8の倍数となるビットのデータとなる。   When the automatic writing parameter is “000”, the setting data 2803 is 8-bit data for updating one storage area designated by the register address. When the automatic writing parameter is set to a value other than “000”, the setting data 2803 is a multiple of 8 necessary for repeatedly updating a plurality of areas starting from the storage area specified by the register address. Bit data.
図29は、本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置610に演出制御データを設定する場合において、マスタICとI2CI/Oエクスパンダ615との間で送受信される演出制御データに具体的な数値を適用した図である。図29では、オートインクリメントを禁止して、ワークレジスタの特定の記憶領域を1箇所だけを更新する演出制御データを示しており、具体的には、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を更新する場合について説明する。 FIG. 29 shows the master IC and the I 2 CI / O expander when the master IC according to the first embodiment of the present invention sets the effect control data in the decoration control device 610 by specifying the slave individual address. 615 is a diagram in which specific numerical values are applied to effect control data transmitted to and received from 615. FIG. FIG. 29 shows effect control data for prohibiting auto-increment and updating only one specific storage area of the work register. Specifically, the PORT0 terminal of the I 2 CI / O expander 615 A case where the light emission state of the LED connected to the PORT3 terminal is updated will be described.
まず、最初に出力される8ビットのデータ2901には、送信先の装飾制御装置610のI2CI/Oエクスパンダ615のスレーブアドレスを示す「1101100」が割り当てられている。 First, “1101100” indicating the slave address of the I 2 CI / O expander 615 of the destination decoration control device 610 is assigned to the 8-bit data 2901 output first.
次に出力される8ビットのデータ2902には、自動書込パラメータ、及びLEDの出力データを設定するために割り当てられているI2CI/Oエクスパンダ615の出力設定レジスタ635のコントロールレジスタに設定される値が含まれる。 The 8-bit data 2902 to be output next is set in the control register of the output setting register 635 of the I 2 CI / O expander 615 assigned to set the automatic writing parameter and LED output data. Value to be included.
ここでは、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を設定するので、レジスタアドレスにはLEDOUT0(アドレス=10100)を指定することにする。 Here, since the light emission state of the LED connected to the PORT0 terminal to the PORT3 terminal of the I 2 CI / O expander 615 is set, LEDOUT0 (address = 10100) is designated as the register address.
なお、自動書込パラメータには、オートインクリメントを禁止するために「000」が指定されている。   Note that “000” is designated in the auto-write parameter to prohibit auto-increment.
次に、出力される8ビットのデータ2903には、送信先の装飾制御装置610によって制御される装飾装置620の発光態様を設定するデータが含まれる。具体的には、LEDOUT0レジスタに設定されるデータが割り当てられている。これにより、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態(点灯、消灯、点滅など)が指定され、指定された状態でLEDが発光する。 Next, the output 8-bit data 2903 includes data for setting the light emission mode of the decoration device 620 controlled by the destination decoration control device 610. Specifically, data set in the LEDOUT0 register is assigned. As a result, the light emission state (lighting, extinguishing, blinking, etc.) of the LED connected to the PORT0 terminal to the PORT3 terminal of the I 2 CI / O expander 615 is designated, and the LED emits light in the designated state.
このようにして、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子のLEDの発光状態が制御されるが、I2CI/Oエクスパンダ615の他のPORT端子(PORT4〜PORT15)も、コントロールレジスタデータ2902の値を指定して、出力データ2903を設定することで個別に制御可能である。PORT端子に、モータやソレノイドが接続されていても、同様に制御される。 In this way, the light emission state of the LED PORT0 terminal ~PORT3 terminal I 2 CI / O expander 615 is controlled, the other PORT terminal I 2 CI / O expander 615 (PORT4~PORT15) also Individual control is possible by designating the value of the control register data 2902 and setting the output data 2903. Even if a motor or a solenoid is connected to the PORT terminal, the same control is performed.
図30は、本発明の第1の実施の形態のマスタICの演出制御データを送信する順序を説明する図である。図30では、オートインクリメントを許可して、ワークレジスタのすべての記憶領域を更新する場合に、演出制御データに含まれる各データを送信する順序を規定している。   FIG. 30 is a diagram illustrating the order in which the production control data of the master IC according to the first embodiment of this invention is transmitted. In FIG. 30, the order in which each data included in the effect control data is transmitted when auto-increment is permitted and all the storage areas of the work register are updated is defined.
まず、マスタICは、制御対象となる装飾制御装置610の個別アドレスを特定可能な8ビットのデータ(図28のデータ2801と同一フォーマットのデータ)を送信する。   First, the master IC transmits 8-bit data (data having the same format as the data 2801 in FIG. 28) that can specify the individual address of the decoration control device 610 to be controlled.
次に、マスタICは、制御対象のI2CI/Oエクスパンダ615の出力設定レジスタ635のコントロールレジスタに設定されるデータ(図28のデータ2802と同一フォーマットのデータ)を送信する。図30においては、オートインクリメントを許可してワークレジスタのすべての記憶領域を更新するため、自動書込パラメータには「100」が指定され、書き込み又は読み出しの開始位置を指定するレジスタアドレスには、ワークレジスタの先頭領域となる「00h」が指定される。 Next, the master IC transmits data set in the control register of the output setting register 635 of the I 2 CI / O expander 615 to be controlled (data having the same format as the data 2802 in FIG. 28). In FIG. 30, in order to update all the storage areas of the work register by permitting auto-increment, “100” is designated as the automatic write parameter, and the register address designating the start position of writing or reading is “00h” which is the head area of the work register is designated.
このため、コントロールレジスタ設定値を受信した後の制御対象となる装飾制御装置610のI2CI/Oエクスパンダ615においては、レジスタ番号「00h」の記憶領域(MODE1レジスタ)が最初に更新されることになる。 For this reason, in the I 2 CI / O expander 615 of the decoration control device 610 to be controlled after receiving the control register set value, the storage area (MODE1 register) of the register number “00h” is updated first. It will be.
次に、マスタICは、コントロールレジスタ設定値の送信後、MODE1レジスタに書き込む値(合計8ビット)を送信する。I2CI/Oエクスパンダ615は、当該書き込み値を受信するとMODE1レジスタの値を更新し、レジスタ番号をインクリメントして次の「01h」の記憶領域(MODE2レジスタ)を更新するための準備をする。 Next, after transmitting the control register set value, the master IC transmits a value (total of 8 bits) to be written to the MODE1 register. When the I 2 CI / O expander 615 receives the write value, it updates the value of the MODE 1 register, increments the register number, and prepares to update the next “01h” storage area (MODE 2 register). .
さらに、マスタICは、MODE2レジスタに書き込む値(合計8ビット)を送信し、以降、レジスタ番号が「02h」〜「1Bh」となる残りの記憶領域のレジスタに対して、順に設定値を送信する。I2CI/Oエクスパンダ615は、当該書き込み値を受信する毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記憶領域を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「00h」〜「1Bh」のすべてのレジスタの値が更新される。 Further, the master IC transmits values (total 8 bits) to be written to the MODE2 register, and thereafter transmits the set values in order to the remaining storage area registers whose register numbers are “02h” to “1Bh”. . Each time the I 2 CI / O expander 615 receives the write value, the I 2 CI / O expander 615 updates the value of the corresponding register, increments the register number, and repeats the preparation for updating the next storage area. The values of all the registers “00h” to “1Bh” assigned to are updated.
なお、I2CI/Oエクスパンダ615は、ワークレジスタの最終となる「1Bh」の記憶領域を更新すると、レジスタ番号を「00h」に変更して、MODE1レジスタの更新を待つ状態となる。 When the I 2 CI / O expander 615 updates the storage area of “1Bh” which is the last of the work registers, the I 2 CI / O expander 615 changes the register number to “00h” and waits for the update of the MODE1 register.
図31は、本発明の第1の実施の形態のマスタICがI2CI/Oエクスパンダ615を初期化する場合に、マスタICからI2CI/Oエクスパンダ615に送信される初期化指示データのフォーマットを説明する図である。 31, when the master IC of the first embodiment of the present invention initializes the I 2 CI / O expander 615, the initialization instruction transmitted from the master IC to the I 2 CI / O expander 615 It is a figure explaining the format of data.
演出制御装置550のCPU551がマスタICに対して装飾制御装置610の初期化を行うように指示すると、マスタICは、配下に接続されているすべての装飾制御装置610に初期化指示データを送信する。   When the CPU 551 of the effect control device 550 instructs the master IC to initialize the decoration control device 610, the master IC transmits initialization instruction data to all the decoration control devices 610 connected to the master IC. .
最初に出力される8ビットのデータ3101には、図29に示す固定アドレス「110」と、共通アドレスであるリセットアドレス「1011」(図23参照)とが含まれる。なお、このデータ3101は、図27における「ADDRESS」に対応するものであり、「R/W」のビットには、書き込みを示す「0」が設定される。   The 8-bit data 3101 output first includes a fixed address “110” shown in FIG. 29 and a reset address “1011” (see FIG. 23), which is a common address. The data 3101 corresponds to “ADDRESS” in FIG. 27, and “0” indicating writing is set in the bit of “R / W”.
次に出力される8ビットのデータ3102には、第1所定値「10100101」が設定され、次に出力される8ビットのデータ3103には、第2所定値「01011010」が設定される。なお、データ3102は、図27において1番目に送信される「DATA」に対応し、データ3103は、図27において2番目に送信される「DATA」に対応する。   The first predetermined value “10100101” is set in the 8-bit data 3102 to be output next, and the second predetermined value “01011010” is set in the 8-bit data 3103 to be output next. The data 3102 corresponds to “DATA” transmitted first in FIG. 27, and the data 3103 corresponds to “DATA” transmitted second in FIG.
マスタICに接続されるすべてのI2CI/Oエクスパンダ615は、リセットアドレス、第1所定値、及び第2所定値から構成される初期化指示データを受信すると、自身の初期化を行う。 When all the I 2 CI / O expanders 615 connected to the master IC receive initialization instruction data including a reset address, a first predetermined value, and a second predetermined value, the I 2 CI / O expander 615 initializes itself.
リセットアドレスの出力後に、さらに第1所定値及び第2所定値の両方を出力するようにした理由は、マスタICがリセットアドレス「1011」を送信していないにもかかわらず、ノイズなどの影響によってI2CI/Oエクスパンダ615が誤ってリセットアドレス「1011」を取り込むことによって、誤ったタイミングで初期化が実行されることを防止するためである。 The reason why both the first predetermined value and the second predetermined value are output after the reset address is output is that the master IC does not transmit the reset address “1011”, but the influence of noise or the like. This is because the I 2 CI / O expander 615 erroneously fetches the reset address “1011” to prevent initialization from being executed at an incorrect timing.
また、リセットアドレスは、個別アドレスとは異なって、すべて(換言すれば複数)のI2CI/Oエクスパンダ615に共通なアドレスである。そのため、リセットアドレスを含んだ初期化指示データを1回送信するだけで、すべて(複数)のI2CI/Oエクスパンダ615を選択して初期化することになるので、I2CI/Oエクスパンダ615を個別に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能となる。 Further, the reset address is an address common to all (in other words, a plurality) I 2 CI / O expanders 615, unlike the individual address. Therefore, only transmit once initialization instruction data including the reset address, since all will be initialized by selecting I 2 CI / O expander 615 (s), I 2 CI / O Aix Compared with the method of individually selecting the panda 615 and instructing initialization, it is possible to instruct initialization at high speed.
なお、図31では、第1所定値と第2所定値とを異なる値としたが、同じ値であってもよい。また、第1所定値及び第2所定値のいずれかが1回送信されるようにしてもよい。   In FIG. 31, the first predetermined value and the second predetermined value are different from each other, but may be the same value. Further, either the first predetermined value or the second predetermined value may be transmitted once.
図32は、本発明の第1の実施の形態の第1マスタIC570aの異常判定テーブル3200を説明する図である。   FIG. 32 is a diagram illustrating the abnormality determination table 3200 of the first master IC 570a according to the first embodiment of this invention.
異常判定テーブル3200は、演出制御装置550のRAM553に格納される。異常判定テーブル3200は、演出制御装置550の第1マスタIC570aと、当該第1マスタIC570aに接続されるI2CI/Oエクスパンダ615との接続状態を監視するために設けられている。異常判定テーブル3200は、接続状態に応じて、各I2CI/Oエクスパンダ615に対応した情報が格納される。 The abnormality determination table 3200 is stored in the RAM 553 of the effect control device 550. The abnormality determination table 3200 is provided for monitoring the connection state between the first master IC 570a of the effect control device 550 and the I 2 CI / O expander 615 connected to the first master IC 570a. The abnormality determination table 3200 stores information corresponding to each I 2 CI / O expander 615 according to the connection state.
異常判定テーブル3200は、I/Oエクスパンダアドレス3201、スレーブアドレス3202、エラーカウンタ3203、比較値3204、及びエラーフラグ3205を含む。   The abnormality determination table 3200 includes an I / O expander address 3201, a slave address 3202, an error counter 3203, a comparison value 3204, and an error flag 3205.
I/Oエクスパンダアドレス3201には、第1マスタIC570aに接続されるI2CI/Oエクスパンダ615のA0〜A3の端子に設定されているアドレス(図19参照)に対応している。 The I / O expander address 3201 corresponds to the address (see FIG. 19) set at the terminals A0 to A3 of the I 2 CI / O expander 615 connected to the first master IC 570a.
スレーブアドレス3202には、図23に示したI2CI/Oエクスパンダアドレステーブル2300に登録されているスレーブアドレスが登録される。 In the slave address 3202, the slave address registered in the I 2 CI / O expander address table 2300 shown in FIG. 23 is registered.
エラーカウンタ3203は、第1マスタIC570aからI2CI/Oエクスパンダ615に演出制御データを送信し、当該I2CI/Oエクスパンダ615からACKを2回連続して受信できなかった場合にインクリメントされる。 Error counter 3203 increments when sending the performance control data from the first master IC570a the I 2 CI / O expander 615, can not receive an ACK from the I 2 CI / O Expander 615 two consecutive Is done.
比較値3204には、I2CI/Oエクスパンダ615に障害が発生しているか否かを判定するために、エラーカウンタ3203の値と比較するための値が登録される。なお、比較値3204の値は、制御対象の演出装置の種類に応じて設定してもよい。 In the comparison value 3204, a value to be compared with the value of the error counter 3203 is registered in order to determine whether or not a failure has occurred in the I 2 CI / O expander 615. Note that the value of the comparison value 3204 may be set according to the type of the rendering device to be controlled.
エラーフラグ3205には、当該エントリのI2CI/Oエクスパンダ615との接続状態に異常が発生したか否かを示すエラーフラグが登録される。 In the error flag 3205, an error flag indicating whether or not an abnormality has occurred in the connection state of the entry with the I 2 CI / O expander 615 is registered.
2CI/Oエクスパンダ615に障害が発生しているか否かを判定する方法について具体的に説明すると、エラーカウンタ3203の値が、比較値3204に設定された所定値に達した場合、エラーフラグ3205に「ON」が設定され、当該エントリに対応するI2CI/Oエクスパンダ615に障害が発生したことが登録される。 The method for determining whether or not a failure has occurred in the I 2 CI / O expander 615 will be described in detail. If the value of the error counter 3203 reaches a predetermined value set in the comparison value 3204, an error will occur. “ON” is set in the flag 3205, and it is registered that a failure has occurred in the I 2 CI / O expander 615 corresponding to the entry.
本発明の第1の実施の形態では、後述するように、演出制御データの出力処理(図37参照)は、VDP割込(約33.3ms周期)に同期して実行されるようにしている。   In the first embodiment of the present invention, as will be described later, the production control data output process (see FIG. 37) is executed in synchronization with a VDP interrupt (a period of about 33.3 ms). .
前述したように、第1マスタIC570aからI2CI/Oエクスパンダ615への2回目の演出制御データの送信に対して、I2CI/Oエクスパンダ615からのACKが受信できなければ、エラーカウンタ3003がインクリメントされる。 As described above, if the ACK from the I 2 CI / O expander 615 cannot be received for the second transmission of the presentation control data from the first master IC 570a to the I 2 CI / O expander 615, an error occurs. Counter 3003 is incremented.
したがって、異常が発生している場合には、データ出力処理の実行周期が33.3msで、比較値3004が「300」であるので、33.3ms×300≒10sでI2CI/Oエクスパンダ615に関する異常が発生したことを検出する。 Therefore, when an abnormality has occurred, the execution period of the data output process is 33.3 ms and the comparison value 3004 is “300”. Therefore, the I 2 CI / O expander is 33.3 ms × 300≈10 s. It is detected that an abnormality relating to 615 has occurred.
図33は、本発明の第1の実施の形態の第2マスタIC570bの異常判定テーブル3300を説明する図である。   FIG. 33 is a diagram illustrating the abnormality determination table 3300 of the second master IC 570b according to the first embodiment of this invention.
第2マスタIC570bの異常判定テーブル3300は、第1マスタIC570aの異常判定テーブル3200と同様に、演出制御装置550のRAM553に格納される。異常判定テーブル3300は、演出制御装置550の第2マスタIC570bと、当該第2マスタIC570bに接続されるI2CI/Oエクスパンダ615との接続状態を監視するために設けられている。異常判定テーブル3300は、接続状態に応じて、各I2CI/Oエクスパンダ615に対応した情報が格納される。また、異常判定テーブル3300の構成は、第1マスタIC570aの異常判定テーブル3200と同じ構成である。 Similar to the abnormality determination table 3200 of the first master IC 570a, the abnormality determination table 3300 of the second master IC 570b is stored in the RAM 553 of the effect control device 550. The abnormality determination table 3300 is provided to monitor the connection state between the second master IC 570b of the effect control device 550 and the I 2 CI / O expander 615 connected to the second master IC 570b. The abnormality determination table 3300 stores information corresponding to each I 2 CI / O expander 615 according to the connection state. The configuration of the abnormality determination table 3300 is the same as that of the abnormality determination table 3200 of the first master IC 570a.
本発明の第1の実施の形態では、第1マスタIC570aと第2マスタIC570bの両方に接続される装飾制御装置610が存在しないため、制御対象の各装飾制御装置610のI/OエクスパンダアドレスがマスタICごとに設定される。したがって、図32及び図33には、同じ値のI/Oエクスパンダアドレスが設定されている。なお、I/Oエクスパンダアドレスには一つのアドレスのみ設定可能であるため、一つの装飾制御装置610を複数のマスタICが制御する場合には共通のアドレスを設定する必要がある。   In the first embodiment of the present invention, since there is no decoration control device 610 connected to both the first master IC 570a and the second master IC 570b, the I / O expander address of each decoration control device 610 to be controlled. Is set for each master IC. Therefore, in FIG. 32 and FIG. 33, the same value I / O expander address is set. Since only one address can be set as the I / O expander address, it is necessary to set a common address when a plurality of master ICs control one decoration control device 610.
本発明の第1の実施の形態のマスタICには、デバイスの動作を構成し、シリアルデータを送受信するために使用される複数のレジスタが備えられている。図11及び図12に示したコマンドレジスタ(REG)581は、このようなレジスタの一つであり、接続された装飾制御装置610にスタートコンディションやストップコンディションを出力することなどを指示する。   The master IC according to the first embodiment of the present invention includes a plurality of registers that are used to configure device operation and transmit / receive serial data. The command register (REG) 581 shown in FIGS. 11 and 12 is one of such registers, and instructs the connected decoration control device 610 to output a start condition or a stop condition.
演出制御装置550は、マスタICを介して装飾制御装置(スレーブ)610に演出指示を送信し、各種演出処理を実行する。図34には各スレーブを初期化する手順、図35には各スレーブに演出制御データを送信する手順の概要を示す。   The effect control device 550 transmits an effect instruction to the decoration control device (slave) 610 via the master IC, and executes various effect processes. FIG. 34 shows a procedure for initializing each slave, and FIG. 35 shows an outline of a procedure for transmitting the effect control data to each slave.
図34は、本発明の第1の実施の形態の各装飾制御装置(スレーブ)を初期化(リセット)時にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC570b)との間で送受信される情報を説明する図である。   FIG. 34 is transmitted / received between the CPU 551 and the master IC (the first master IC 570a or the second master IC 570b) when each decoration control device (slave) according to the first embodiment of the present invention is initialized (reset). It is a figure explaining information.
演出制御装置550のCPU551は、スレーブ初期化開始処理が開始されると、コマンドREG581のスタートコンディション(STA)及びストップコンディション(STO)の実行を指示するビットに“1”を設定する(3401)。   When the slave initialization start process is started, the CPU 551 of the effect control device 550 sets “1” to a bit instructing execution of the start condition (STA) and the stop condition (STO) of the command REG 581 (3401).
マスタICは、コマンドREG581に設定された情報(STO、STA)に従って、制御対象の各装飾制御装置(スレーブ)610に対し、まず先にストップコンディションを出力し、次いでスタートコンディションを出力する(3411)。ストップコンディションを出力することによってデータの送信が完了した旨を各スレーブに通知し、その後、スタートコンディションを出力することによって、各スレーブにおいてコマンドの入力を受け付ける準備を完了させる。   In accordance with the information (STO, STA) set in the command REG581, the master IC first outputs a stop condition to each decoration control device (slave) 610 to be controlled, and then outputs a start condition (3411). . By outputting a stop condition, each slave is notified that data transmission has been completed, and thereafter, by outputting a start condition, preparation for receiving an input of a command is completed in each slave.
マスタICは、スタートコンディションを出力すると、CPU551に割込信号(INT)を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの送信再開処理(1)を開始する(3402)。送信指示データの送信再開処理(1)では、出力用バッファ572にリセット用アドレスを設定する。リセット用アドレスは、各スレーブをリセットするためにあらかじめ定められている固定アドレスである。このとき、コマンドREG581のSTA及びSTOには“0”が設定される。   When outputting the start condition, the master IC inputs an interrupt signal (INT) to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt starts the transmission resumption process (1) of the transmission instruction data (3402). In the transmission resumption process (1) of the transmission instruction data, a reset address is set in the output buffer 572. The reset address is a fixed address determined in advance for resetting each slave. At this time, “0” is set in the STA and STO of the command REG581.
マスタICは、出力用バッファ572に設定されたリセット用アドレスに対し、所定のデータ(リセット指令)を出力する(3412)。リセット指令は、図31にて説明した第1所定値(データ3102)及び第2所定値(データ3103)に対応する。   The master IC outputs predetermined data (reset command) to the reset address set in the output buffer 572 (3412). The reset command corresponds to the first predetermined value (data 3102) and the second predetermined value (data 3103) described in FIG.
マスタICは、リセット用アドレスを出力すると、CPU551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの送信再開処理(2)を開始する(3403)。送信指示データの送信再開処理(2)では、出力用バッファ572にリセット指令の前半の値を設定する。リセット指令の前半の値は、図31にて説明した第1所定値(データ3102)に対応する。このとき、コマンドREG581のSTA及びSTOには“0”が設定される。マスタICは、出力用バッファ572に設定されたリセット指令の前半の値を出力する(3413)。   When the master IC outputs the reset address, the master IC inputs an interrupt signal to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt starts the transmission resumption process (2) of the transmission instruction data (3403). In the transmission restart process (2) of the transmission instruction data, the first half value of the reset command is set in the output buffer 572. The first half value of the reset command corresponds to the first predetermined value (data 3102) described in FIG. At this time, “0” is set in the STA and STO of the command REG581. The master IC outputs the first half value of the reset command set in the output buffer 572 (3413).
その後、マスタICは、リセット指令の前半の値を出力すると、CPU551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの送信再開処理(3)を開始し(3404)、出力用バッファ572にリセット指令の後半の値を設定する。このとき、コマンドREG581のSTA及びSTOには“0”が設定される。マスタICは、出力用バッファ572に設定されたリセット指令の後半の値を出力する(3414)。リセット指令の後半の値は、図31にて説明した第2所定値(データ3103)に対応する。   Thereafter, when the master IC outputs the first half value of the reset command, it inputs an interrupt signal to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt starts transmission restart processing (3) of the transmission instruction data (3404), and sets the latter half value of the reset command in the output buffer 572. At this time, “0” is set in the STA and STO of the command REG581. The master IC outputs the latter half value of the reset command set in the output buffer 572 (3414). The latter half value of the reset command corresponds to the second predetermined value (data 3103) described with reference to FIG.
さらに、マスタICは、リセット指令の後半の値を出力すると、CPU551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、送信指示データの送信再開処理(4)を開始し(3405)、コマンドREG581のSTAに“0”、STOに“1”が設定し、マスタICにストップコンディションの出力を指示する。   Further, when the master IC outputs the second half value of the reset command, it inputs an interrupt signal to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt starts transmission restart processing (4) of the transmission instruction data (3405), sets “0” to the STA of the command REG581, sets “1” to the STO, and outputs the stop condition to the master IC. Instruct.
マスタICは、コマンドREG581に設定された情報に従って、各スレーブにストップコンディションを出力する(3415)。   The master IC outputs a stop condition to each slave according to the information set in the command REG 581 (3415).
以上の処理によって、各スレーブが初期化される。なお、初期化に失敗した場合には(3406)、ステップ3402から処理を再開する。   Through the above processing, each slave is initialized. If the initialization fails (3406), the process is restarted from step 3402.
図35は、本発明の第1の実施の形態の各装飾制御装置(スレーブ)に演出制御データを送信する際にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC570b)との間で送受信される情報を説明する図である。   FIG. 35 shows transmission / reception between the CPU 551 and the master IC (the first master IC 570a or the second master IC 570b) when transmitting the effect control data to each decoration control device (slave) according to the first embodiment of the present invention. It is a figure explaining the information to be performed.
演出制御装置550のCPU551は、演出制御を行う場合に、まず、コマンドREG581のスタートコンディション(STA)及びストップコンディション(STO)の実行を指示するビットに“1”を設定する(3501)。   When performing the effect control, the CPU 551 of the effect control device 550 first sets “1” to a bit instructing execution of the start condition (STA) and the stop condition (STO) of the command REG581 (3501).
マスタICは、コマンドREG581のSTA及びSTOに設定された値(“1”)に基づいて、各スレーブにストップコンディションを出力し、その後、スタートコンディションを出力する(3511)。   The master IC outputs a stop condition to each slave based on the values (“1”) set in the STA and STO of the command REG 581, and then outputs a start condition (3511).
そして、マスタICは、スタートコンディションを各スレーブに出力すると、各スレーブで演出制御データを受信する準備が整うため、CPU551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、出力用バッファ572に制御対象のスレーブのアドレス及び制御内容を示す演出制御データを設定する(3502)。このとき、コマンドREG581のSTA及びSTOには“0”を設定する。   When the master IC outputs a start condition to each slave, the master IC is ready to receive the presentation control data at each slave. Therefore, the master IC inputs an interrupt signal to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt sets presentation control data indicating the address of the slave to be controlled and the control content in the output buffer 572 (3502). At this time, “0” is set in the STA and STO of the command REG581.
マスタICは、出力用バッファ572に設定されたアドレス及び演出制御データを各スレーブに出力する(3512)。このとき、出力されたアドレスに対応するスレーブは、受信した演出制御データに基づいて演出処理を実行する。   The master IC outputs the address and effect control data set in the output buffer 572 to each slave (3512). At this time, the slave corresponding to the output address executes effect processing based on the received effect control data.
そして、マスタICは、アドレス及び演出制御データを各スレーブに出力すると、CPU551に割込信号を入力して割込みを発生させる。割込みが発生したCPU551は、コマンドREG581のSTAに“1”、STOに“0”を設定する(3503)。その後、マスタICは、再度スタートコンディションを出力する、いわゆるリスタートコンディションを出力する(3513)。   When the master IC outputs the address and the effect control data to each slave, the master IC inputs an interrupt signal to the CPU 551 to generate an interrupt. The CPU 551 that has generated the interrupt sets “1” to the STA of the command REG 581 and “0” to the STO (3503). Thereafter, the master IC outputs a so-called restart condition that outputs a start condition again (3513).
続いて、CPU551及びマスタICは、別のアドレスを指定して同様の処理を行う(3504、3514、3505、3515)。CPU551によって最後のn個めのスレーブに対する演出制御データの出力が完了し(3506)、さらに、マスタICが演出制御データを対応するスレーブに出力すると(3516)、全データの出力が完了したため、ストップコンディションを出力する。具体的には、マスタICが最終のスレーブに演出制御データを出力完了したときに、割込信号を入力してCPU551に割込みを発生させ、割込みが発生したCPU551は、コマンドREG581のSTAに“0”、STOに“1”を設定し(3507)、その後、マスタICがストップコンディションを出力する(3517)。   Subsequently, the CPU 551 and the master IC perform similar processing by designating another address (3504, 3514, 3505, 3515). When the CPU 551 completes the output of the presentation control data for the last nth slave (3506), and the master IC outputs the presentation control data to the corresponding slave (3516), the output of all the data is completed, so Output the condition. Specifically, when the master IC has finished outputting the production control data to the final slave, an interrupt signal is input to cause the CPU 551 to generate an interrupt, and the CPU 551 that generated the interrupt generates “0” in the STA of the command REG581. ", STO is set to" 1 "(3507), and then the master IC outputs a stop condition (3517).
図36は、本発明の第1の実施の形態の演出制御装置550からマスタIC(第1マスタIC570a又は第2マスタIC570b)に演出制御データを送信する段階を説明する図である。   FIG. 36 is a diagram illustrating the stage of transmitting effect control data from the effect control device 550 according to the first embodiment of this invention to the master IC (first master IC 570a or second master IC 570b).
演出制御装置550のCPU551は、後述するスレーブ出力データ編集処理が実行されると、RAM553に出力データ準備領域を確保し、出力データ準備領域に各スレーブに対する演出制御データを格納する。   When the slave output data editing process described later is executed, the CPU 551 of the effect control device 550 secures an output data preparation area in the RAM 553 and stores the effect control data for each slave in the output data preparation area.
また、出力データ準備領域は、スレーブ毎にさらに領域が分割され、各スレーブに対応するアドレス及び演出内容に対応する演出制御データが格納される。具体的には、アドレスは図30に示した送信順序1のデータに対応し、演出制御データは図30に示した送信順序2から30までのデータに対応する。   In addition, the output data preparation area is further divided for each slave, and stores the production control data corresponding to the address and production content corresponding to each slave. Specifically, the address corresponds to the data of the transmission order 1 shown in FIG. 30, and the effect control data corresponds to the data of the transmission orders 2 to 30 shown in FIG.
さらに、CPU551は、未送信の演出制御データが上書きされないように、出力データ退避領域をさらにRAM553に確保し、スレーブ出力データ退避処理によって出力データ準備領域に記憶されたデータを出力データ退避領域に退避させる。その後、退避されたデータは所定のタイミングでマスタICの出力用バッファ572に設定される。   Further, the CPU 551 further secures an output data save area in the RAM 553 so that untransmitted effect control data is not overwritten, and saves the data stored in the output data preparation area by the slave output data save process to the output data save area. Let Thereafter, the saved data is set in the output buffer 572 of the master IC at a predetermined timing.
なお、出力データ準備領域及び出力データ退避領域はマスタICごとにRAM553に確保され、本発明の第1の実施の形態では、第1マスタIC570a及び第2マスタIC570bに対応した領域がそれぞれ確保される。   The output data preparation area and the output data saving area are secured in the RAM 553 for each master IC, and areas corresponding to the first master IC 570a and the second master IC 570b are secured in the first embodiment of the present invention. .
図37は、本発明の第1の実施の形態の演出制御装置550による処理の手順を示すフローチャートである。   FIG. 37 is a flowchart showing a procedure of processing performed by the effect control device 550 according to the first embodiment of this invention.
図37に示す処理は、演出制御装置550のCPU551によって実行される。   The processing shown in FIG. 37 is executed by the CPU 551 of the effect control device 550.
演出制御装置550は、演出制御装置550に電源が投入されると、まずステップ3701〜3706の処理を実行し、ステップ3707の処理でVDP556から画像更新周期と同期する同期信号(例えば、33.3ms秒周期の同期信号)が割込信号としてCPU551に入力されるまで待機する。そして、以降、VDP556から画像更新周期と同期する同期信号が割込信号としてCPU551に入力される毎に、ステップ3705〜3721の処理を繰り返し実行する。   When the effect control device 550 is turned on, the effect control device 550 first executes the processing of steps 3701 to 3706, and in the processing of step 3707, a synchronization signal (for example, 33.3 ms) synchronized with the image update cycle from the VDP 556. It waits until the synchronization signal (second cycle) is input to the CPU 551 as an interrupt signal. Thereafter, each time the synchronization signal synchronized with the image update cycle is input from the VDP 556 to the CPU 551 as an interrupt signal, the processing of steps 3705 to 3721 is repeatedly executed.
まず、演出制御装置550は、演出制御装置550のRAM553の初期化などを含む初期化処理を実行する(3701)。このとき、後述する第1マスタIC570に関する初期化段階番号と、第2マスタIC570bに関する初期化段階番号とを、ともに“0”に設定しておく。   First, the effect control device 550 executes initialization processing including initialization of the RAM 553 of the effect control device 550 (3701). At this time, an initialization stage number relating to the first master IC 570 described later and an initialization stage number relating to the second master IC 570b are both set to “0”.
そして、演出制御装置550は、出力I/F558aとNORゲート回路561を介してリセットパルスを第1マスタIC570a及び第2マスタIC570bに入力し、第1マスタIC570a及び第2マスタIC570bをハード的に初期化する(3702)。   Then, the effect control device 550 inputs a reset pulse to the first master IC 570a and the second master IC 570b via the output I / F 558a and the NOR gate circuit 561, and initially sets the first master IC 570a and the second master IC 570b in hardware. (3702).
続いて、演出制御装置550は、第1マスタIC570aに接続されたすべての装飾制御装置610のI2CI/Oエクスパンダ615を初期化するために、第1マスタIC570aから初期化指示データを出力する第1マスタIC570a側スレーブ初期化開始処理を実行する(3703)。同様に、第2マスタIC570bに接続されたすべての装飾制御装置610のI2CI/Oエクスパンダ615を初期化するために、第2マスタIC570bから初期化指示データを出力する第2マスタIC570b側スレーブ初期化開始処理を実行する(3704)。スレーブ初期化開始処理の詳細については、図38にて説明する。 Subsequently, the effect control device 550 outputs initialization instruction data from the first master IC 570a in order to initialize the I 2 CI / O expander 615 of all the decoration control devices 610 connected to the first master IC 570a. The first master IC 570a side slave initialization start process is executed (3703). Similarly, in order to initialize the I 2 CI / O expander 615 of all the decoration control devices 610 connected to the second master IC 570b, the second master IC 570b side that outputs initialization instruction data from the second master IC 570b Slave initialization start processing is executed (3704). Details of the slave initialization start process will be described with reference to FIG.
さらに、演出制御装置550は、第1マスタIC570に関する初期化段階番号と、第2マスタIC570bに関する初期化段階番号とが、ともに“0”になるまで待機する(3705)。初期化段階番号とは、第1マスタIC570a及び第2マスタIC570bの各々に関して初期化処理の進捗を示す番号であり、電源投入直後に演出制御装置550が起動した直後では“0”となっているが、初期化処理が開始されると、段階を追って“1”から“4”迄1つずつインクリメントされ、初期化処理が完了すると、再度、“0”に戻されるものである。なお、図42にて説明する初期化指示データの送信再開処理において、設定されている初期化段階番号の値に対応する処理が順次実行される
すべてのマスタ及びスレーブの初期化が完了すると、演出制御装置550は、VDP556から画像更新周期と同期する同期信号(VDP割込)の受け入れ、及びタイマ割り込みの受け入れを許可する(3706)。
Further, the effect control device 550 waits until both the initialization stage number related to the first master IC 570 and the initialization stage number related to the second master IC 570b become “0” (3705). The initialization stage number is a number indicating the progress of the initialization process for each of the first master IC 570a and the second master IC 570b, and is “0” immediately after the presentation control device 550 is activated immediately after the power is turned on. However, when the initialization process is started, “1” to “4” are incremented one by one step by step, and when the initialization process is completed, it is returned to “0” again. Note that in the initialization instruction data transmission restart process described with reference to FIG. 42, the processes corresponding to the set initialization stage number values are sequentially executed. When the initialization of all masters and slaves is completed, The control device 550 permits the reception of the synchronization signal (VDP interrupt) synchronized with the image update cycle from the VDP 556 and the reception of the timer interrupt (3706).
演出制御装置550は、図36にて説明したように、RAM553上に格納された演出制御データを上書きされないように退避するスレーブ出力データ退避処理を実行する(3707)。退避領域に退避された出力データは、前述したように、所定のタイミングでマスタICに設定される。   As described with reference to FIG. 36, the effect control device 550 executes slave output data saving processing for saving the effect control data stored in the RAM 553 so as not to be overwritten (3707). As described above, the output data saved in the save area is set in the master IC at a predetermined timing.
そして、演出制御装置550は、表示装置53に画像を表示するために、VDP556に画像を表示させる指令となるデータを出力する(3708)。さらに、スピーカ30から音を遊技状態に応じて出力させるために、音制御データを音LSI557に出力する。音LSI557は、入力された音制御データに基づいてスピーカ30から音を出力させる(3709)。   Then, in order to display the image on display device 53, effect control device 550 outputs data serving as a command to display an image on VDP 556 (3708). Furthermore, sound control data is output to the sound LSI 557 in order to output sound from the speaker 30 according to the gaming state. The sound LSI 557 causes the speaker 30 to output sound based on the input sound control data (3709).
次に、演出制御装置550は、装飾制御装置610に演出制御データを第1マスタIC570a及び第2マスタIC570bから出力するスレーブ出力開始処理を実行する(3710)。ここで制御される装飾制御装置610は、主としてLEDなどの発光体を制御するものであり、発光制御装置又は発光制御スレーブとされる。スレーブ出力開始処理の詳細については、図39にて後述する。   Next, the effect control device 550 executes slave output start processing for outputting the effect control data from the first master IC 570a and the second master IC 570b to the decoration control device 610 (3710). The decoration control device 610 controlled here mainly controls a light emitter such as an LED, and is a light emission control device or a light emission control slave. Details of the slave output start processing will be described later with reference to FIG.
演出制御装置550は、スレーブ出力開始処理が終了すると、VDP556に次に出力されるデータを編集し(3711)、さらに、音LSI557に出力される音制御データを編集する(3712)。   When the slave output start process is completed, the effect control device 550 edits the next data output to the VDP 556 (3711), and further edits the sound control data output to the sound LSI 557 (3712).
さらに、演出制御装置550は、発光体を制御する装飾制御装置610に送信するための演出制御データを編集するスレーブ出力データ編集処理を実行する(3713)。スレーブ出力データ編集処理では、図36で説明したように、各スレーブの演出制御データを生成し、RAM553上に確保された出力データ準備領域に格納するための処理である。スレーブ出力データ編集処理の詳細については、図40にて説明する。   Further, the effect control device 550 executes a slave output data editing process for editing the effect control data to be transmitted to the decoration control device 610 that controls the light emitter (3713). In the slave output data editing process, as described with reference to FIG. 36, the production control data of each slave is generated and stored in the output data preparation area secured on the RAM 553. Details of the slave output data editing process will be described with reference to FIG.
次に、演出制御装置550は、図32に示した異常判定テーブル3200を参照し、第1マスタIC570aに接続された発光制御スレーブに関するエラー判定処理を実行する(3714)。   Next, the effect control device 550 refers to the abnormality determination table 3200 shown in FIG. 32, and executes an error determination process related to the light emission control slave connected to the first master IC 570a (3714).
エラー判定処理では、演出制御装置550が、異常判定テーブル3200の発光制御スレーブに対応するエントリのエラーフラグ3205がすべて「ON」となっているか否か、つまりすべての発光制御スレーブでエラーが発生しているか否かを判定する。言い換えれば、エラーフラグ3205が「OFF」となっている発光制御スレーブが少なくとも1つ以上あるか否かを判定する。このエラー判定処理によって、すべての発光制御スレーブでエラーが発生していると判定された場合には、第1マスタIC570a及び第1マスタIC570aに接続されたすべての発光制御スレーブのリセットする条件が成立したものとされる。   In the error determination process, the effect control device 550 determines whether or not the error flags 3205 of the entries corresponding to the light emission control slaves in the abnormality determination table 3200 are all “ON”, that is, an error occurs in all the light emission control slaves. It is determined whether or not. In other words, it is determined whether or not there is at least one light emission control slave in which the error flag 3205 is “OFF”. If it is determined by this error determination process that an error has occurred in all the light emission control slaves, the conditions for resetting all the light emission control slaves connected to the first master IC 570a and the first master IC 570a are satisfied. It is assumed that.
演出制御装置550は、ステップ3714のエラー判定処理の結果に基づいてリセット条件が成立しているか否かを判定する(3715)。前述のように、ステップ3714のエラー判定処理の時点ですべての発光制御スレーブのエラーフラグ3205が「ON」になっている場合には、リセット条件が成立したと判定される。   The effect control device 550 determines whether or not the reset condition is satisfied based on the result of the error determination process in step 3714 (3715). As described above, when the error flags 3205 of all the light emission control slaves are “ON” at the time of the error determination process in step 3714, it is determined that the reset condition is satisfied.
演出制御装置550は、リセット条件が成立したと判定された場合には(3715の結果が「Y」)、第1マスタIC570aを初期化し(3716)、第1マスタIC570aに接続されるすべてのI2CI/Oエクスパンダ615に対して同時に初期化指示データを出力する第1マスタIC570a側スレーブ初期化開始処理を実行する(3717)。 When it is determined that the reset condition is satisfied (the result of 3715 is “Y”), the effect control device 550 initializes the first master IC 570a (3716), and all the I connected to the first master IC 570a. 2 The first master IC 570a side slave initialization start process for simultaneously outputting initialization instruction data to the CI / O expander 615 is executed (3717).
このように、リセット条件が成立したと判定された場合には、ステップ3717の処理で、第1マスタIC570aに接続されるすべてのI2CI/Oエクスパンダ615に対して、同時に初期化を指示する。すなわち、すべてのI2CI/Oエクスパンダ615を同時に選択して初期化することになるので、I2CI/Oエクスパンダ615を個別に選択して初期化を指示する方法と比較すると、高速に初期化を行うことが可能となり、I2CI/Oエクスパンダ615を正常な状態へ迅速に復帰させることができる。このとき、CPU551がバス563を介してリセットREG573に初期化指示情報を書き込むことにより、第1マスタIC570aをソフト的にリセットする。 As described above, when it is determined that the reset condition is satisfied, in step 3717, all the I 2 CI / O expanders 615 connected to the first master IC 570a are instructed to initialize at the same time. To do. That is, since all the I 2 CI / O expanders 615 are selected and initialized at the same time, it is faster than the method of individually selecting the I 2 CI / O expanders 615 and instructing the initialization. The I 2 CI / O expander 615 can be quickly returned to the normal state. At this time, the CPU 551 writes the initialization instruction information to the reset REG 573 via the bus 563, thereby resetting the first master IC 570a in software.
なお、ステップ3715の処理でリセット条件成立と見なされた場合は、第1マスタIC570aにおいて異常が発生している可能性があるので、ステップ3716の処理で第1マスタIC570aも初期化するようにしている。   If it is determined that the reset condition is satisfied in the process of step 3715, an abnormality may have occurred in the first master IC 570a. Therefore, the first master IC 570a is also initialized in the process of step 3716. Yes.
第1マスタIC570aは、CPU551からの指令によって、接続線SDAとSCLの信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制御装置にてデータ送信に関する異常が発生している場合には、第1マスタIC570a自身に異常が発生していることも考えられる。   Since the first master IC 570a functions as signal level control means for controlling the signal levels of the connection lines SDA and SCL in response to a command from the CPU 551, an abnormality relating to data transmission has occurred in all the light emission control devices. In this case, an abnormality may have occurred in the first master IC 570a itself.
そのため、すべての装飾制御装置610にてデータ送信に関する異常が発生している場合には、念のために、CPU551(演算処理手段)により第1マスタIC570aが初期化される。これにより、第1マスタIC570aで異常が発生している場合であっても確実に第1マスタIC570aを制御可能にすることができる。   Therefore, if an abnormality related to data transmission occurs in all the decoration control devices 610, the first master IC 570a is initialized by the CPU 551 (arithmetic processing means) just in case. Thus, even if an abnormality has occurred in the first master IC 570a, the first master IC 570a can be reliably controlled.
さらに、演出制御装置550は、第2マスタIC570bについても同様に、エラー判定処理を実行し(3718)、リセット条件が成立しているか否かを判定する(3719)。そして、リセット条件が成立している場合には、第2マスタIC570bをリセットし(3720)、第2マスタIC570bに接続されたスレーブを初期化する第2マスタIC570b側スレーブ初期化開始処理を実行する(3721)。その後、VDP556から同期信号がCPU551に入力されるまで待機する。   Further, the effect control device 550 similarly executes error determination processing for the second master IC 570b (3718), and determines whether or not the reset condition is satisfied (3719). If the reset condition is satisfied, the second master IC 570b is reset (3720), and the slave initialization start processing on the second master IC 570b side for initializing the slave connected to the second master IC 570b is executed. (3721). Thereafter, it waits until a synchronization signal is input from the VDP 556 to the CPU 551.
このように、図37に示した処理では、表示装置53の画像を更新する周期と同期して、演出制御装置550の第1マスタIC570a及び第2マスタIC570bから装飾制御装置610のI2CI/Oエクスパンダ615に演出制御データを送信する。そして、I2CI/Oエクスパンダ615は、受信した演出制御データに基づいて装飾装置620を制御するため、表示装置53における演出と装飾装置620における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。 As described above, in the process shown in FIG. 37, the first master IC 570a and the second master IC 570b of the effect control device 550 synchronize with the cycle of updating the image of the display device 53, and the I 2 CI / The effect control data is transmitted to the O expander 615. Since the I 2 CI / O expander 615 controls the decoration device 620 based on the received effect control data, the effect on the display device 53 and the effect on the decoration device 620 are harmonized, giving the player an uncomfortable feeling. Because there is no, it can raise interest.
また、表示装置53の画像を更新する周期と同期して第1マスタIC570a及び第2マスタIC570bから送信された演出制御データが装飾制御装置610で受信されると、その都度、I2CI/Oエクスパンダ615によってワークレジスタ(図24参照)の値が更新される。そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。 In addition, whenever the decoration control device 610 receives the effect control data transmitted from the first master IC 570a and the second master IC 570b in synchronization with the cycle of updating the image on the display device 53, the I 2 CI / O is received. The expander 615 updates the value of the work register (see FIG. 24). Therefore, since the value of the work register is updated to the latest state every time, even if the value of the work register is destroyed due to noise or the like, it can be restored to a normal value.
また、表示装置53の画像を更新する周期と同期して、ステップ3714及び3718でエラー判定処理を実行するので、エラーを判定する頻度を適切に設定することができる。すなわち、エラー判定処理の実行頻度が多すぎると、演出制御装置550のCPU551の処理負荷が増大し、逆に、エラー判定処理の実行頻度が少なすぎると、異常の発生を適切なタイミングで検出できなくなる。表示装置53の画像を更新する周期と同期させてエラー判定を行うことによって、適切なタイミングでエラーを検出することが可能となり、各処理における不具合の発生に対して適切に対応することができる。   In addition, since the error determination process is executed in steps 3714 and 3718 in synchronization with the cycle of updating the image of the display device 53, the frequency for determining the error can be set appropriately. That is, if the error determination process is executed too frequently, the processing load on the CPU 551 of the effect control device 550 increases. Conversely, if the error determination process is executed too little, the occurrence of an abnormality can be detected at an appropriate timing. Disappear. By performing the error determination in synchronization with the cycle of updating the image of the display device 53, it becomes possible to detect the error at an appropriate timing, and to appropriately cope with the occurrence of a defect in each process.
図38は、本発明の第1の実施の形態の第1マスタIC570a側のスレーブ初期化開始処理及び第2マスタIC570b側のスレーブ初期化開始処理の手順を示すフローチャートである。   FIG. 38 is a flowchart illustrating a procedure of slave initialization start processing on the first master IC 570a side and slave initialization start processing on the second master IC 570b side according to the first embodiment of this invention.
第1マスタIC570a側のスレーブ初期化開始処理は、図37のステップ3703及び3717で実行され、第2マスタIC570b側のスレーブ初期化開始処理は、同じくステップ3104又はステップ3121で実行される処理である。   The slave initialization start process on the first master IC 570a side is executed in steps 3703 and 3717 in FIG. 37, and the slave initialization start process on the second master IC 570b side is the same process executed in step 3104 or step 3121. .
第1マスタIC570a側の初期化開始処理では、まず、演出制御装置550のCPU551は、マスタ割込み及びタイム割込みを禁止する(3801)。そして、初期化対象のマスタに第1マスタIC570aを選択する(3802)。   In the initialization start process on the first master IC 570a side, first, the CPU 551 of the effect control device 550 prohibits master interruption and time interruption (3801). Then, the first master IC 570a is selected as the master to be initialized (3802).
また、第2マスタIC570b側のスレーブ初期化開始処理では、第1マスタIC570a側スレーブ初期化開始処理と同様に、演出制御装置550のCPU551は、マスタ割込み及びタイム割込みを禁止する(3811)。そして、初期化対象のマスタに第2マスタIC570bを選択する(3812)。   Further, in the slave initialization start process on the second master IC 570b side, the CPU 551 of the effect control device 550 prohibits the master interrupt and the time interrupt as in the first master IC 570a side slave initialization start process (3811). Then, the second master IC 570b is selected as the master to be initialized (3812).
以降の処理では、第1マスタIC570a側スレーブ初期化開始処理及び第2マスタIC570b側スレーブ初期化開始処理について、選択されたマスタに対して共通の処理が実行される。   In the subsequent processes, a common process is executed for the selected master for the first master IC 570a side slave initialization start process and the second master IC 570b side slave initialization start process.
演出制御装置550のCPU551は、選択されたマスタの初期化段階番号に“1”を設定する(3803)。さらに、選択したマスタに関する監視タイマを設定し(3804)、タイムアウトの監視を開始する(3805)。   The CPU 551 of the effect control device 550 sets “1” to the initialization stage number of the selected master (3803). Further, a monitoring timer for the selected master is set (3804), and timeout monitoring is started (3805).
演出制御装置550のCPU551は、選択されたマスタのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“0”を設定する(3806)。   In response to the selected master command REG581, the CPU 551 of the effect control device 550 sets “1” for the STA, “1” for the STO, “0” for the SI, and “0” for the MODE (3806).
STAは、前述したように、スタートコンディションの出力を指示するためのビットであり、STOは、ストップコンディションの出力を指示するためのビットである。“1”が設定されているフラグに対応する信号が出力される。ステップ3806の処理では、スタートコンディション及びストップコンディションの両方の信号が出力される。   As described above, the STA is a bit for instructing the output of the start condition, and the STO is a bit for instructing the output of the stop condition. A signal corresponding to the flag for which “1” is set is output. In the process of step 3806, signals of both a start condition and a stop condition are output.
SIは、前述のマスタ割込みの発生を報知するためのビットであり、“1”が設定されている場合にはマスタICからCPU551に割込みの発生が要求された状態となり、このビットが“0”に変更されるまで、割込みを発生させたマスタICは、処理を待機する状態となる。そして、CPU551によって、このビットに“0”を設定すると、CPU551に発生している割込みが解除され、処理を待機していたマスタICは、次に行われるべき処理を再開する。ステップ3806の処理では、“0”が設定されているため、割込みの発生が解除されて、処理を待機していたマスタICが動作を再開する。   SI is a bit for notifying the occurrence of the aforementioned master interrupt. When “1” is set, the master IC requests the CPU 551 to generate an interrupt, and this bit is set to “0”. The master IC that generated the interrupt is in a state of waiting for processing until changed to. When the CPU 551 sets “0” to this bit, the interrupt generated in the CPU 551 is canceled, and the master IC waiting for processing resumes the next processing to be performed. In the process of step 3806, since “0” is set, the generation of the interrupt is canceled, and the master IC that has been waiting for the process resumes the operation.
MODEは、データを送信するモードを指定するためのビットであり、“1”が設定されている場合には「バッファモード」、“0”が設定されている場合には「バイトモード」が指定される。ステップ3806の処理では、“0”が設定されているため、バイトモードでデータがやり取りされる。   MODE is a bit for designating a mode for transmitting data. When “1” is set, “buffer mode” is designated, and when “0” is set, “byte mode” is designated. Is done. In step 3806, since “0” is set, data is exchanged in the byte mode.
その後、CPU551は、マスタ割込み及びタイムアウト割込みを許可し(3807)、呼び出し元に復帰する。   Thereafter, the CPU 551 permits a master interrupt and a timeout interrupt (3807), and returns to the caller.
図39は、本発明の第1の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。   FIG. 39 is a flowchart illustrating a procedure of slave output start processing according to the first embodiment of this invention.
スレーブ出力開始処理は、図37に示すステップ3710で実行される処理であり、各マスタから発光制御スレーブに演出制御データを送信するために必要な処理である。   The slave output start process is a process executed in step 3710 shown in FIG. 37, and is a process necessary for transmitting presentation control data from each master to the light emission control slave.
CPU551は、まず、マスタ割込み及びタイム割込みを禁止する(3901)。次に、第1マスタIC570aに対応するスタートフラグを“オン”に設定する(3902)。さらに、第1マスタIC570aの監視タイマを設定し(3903)、タイムアウトの監視処理を開始する(3904)。スタートフラグとは、スタートコンディションが出力され、演出制御データの送信が開始されたか否かを示すフラグであり、マスタIC毎に設定される。スタートフラグは、演出制御装置550のRAM553に記憶される。   The CPU 551 first prohibits the master interrupt and the time interrupt (3901). Next, the start flag corresponding to the first master IC 570a is set to “ON” (3902). Furthermore, the monitoring timer of the first master IC 570a is set (3903), and timeout monitoring processing is started (3904). The start flag is a flag indicating whether or not the start condition is output and the transmission of the production control data is started, and is set for each master IC. The start flag is stored in the RAM 553 of the effect control device 550.
さらに、CPU551は、第1マスタIC570aのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“1”を設定する(3905)。ステップ3905の処理では、MODEに“1”が設定されるため、バッファモードでデータが送受信される。   Further, in response to the command REG 581 of the first master IC 570a, the CPU 551 sets “1” to the STA, “1” to the STO, “0” to the SI, and “1” to the MODE (3905). In the processing of step 3905, since “1” is set in MODE, data is transmitted and received in the buffer mode.
また、第2マスタIC570bについても同様に、CPU551は、第2マスタIC570bのスタートフラグをオンに設定する(3906)。さらに、監視タイマを設定し(3907)、タイムアウトの監視処理を開始する(3908)。さらに、第2マスタIC570bのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“1”を設定する(3909)。   Similarly, for the second master IC 570b, the CPU 551 sets the start flag of the second master IC 570b to ON (3906). Further, a monitoring timer is set (3907), and timeout monitoring processing is started (3908). Further, for the command REG 581 of the second master IC 570b, “1” is set in the STA, “1” in the STO, “0” in the SI, and “1” in the MODE (3909).
CPU551は、各マスタの先頭のスレーブ(装飾制御装置610)を選択し(3910)、リトライカウンタを0に設定する(3911)。リトライカウンタとは、各マスタに演出制御データを送信する場合において、送信失敗時にインクリメントされるカウンタである。リトライカウンタが所定の数値よりも大きくなった場合には何らかの障害が発生したものと判断することができる。   The CPU 551 selects the first slave (decoration control device 610) of each master (3910), and sets the retry counter to 0 (3911). The retry counter is a counter that is incremented when transmission fails when the production control data is transmitted to each master. When the retry counter becomes larger than a predetermined value, it can be determined that some trouble has occurred.
その後、CPU551は、マスタ割込み及びタイムアウト割込みを許可し(3912)、呼び出し元に復帰する。   Thereafter, the CPU 551 permits a master interrupt and a timeout interrupt (3912), and returns to the caller.
図40は、本発明の第1の実施の形態のスレーブ出力データ編集処理の手順を示すフローチャートである。   FIG. 40 is a flowchart illustrating a procedure of slave output data editing processing according to the first embodiment of this invention.
スレーブ出力データ編集処理では、演出制御装置550のRAM553上に確保された出力データ準備領域を更新する処理である。前述のように、スレーブ出力データ準備領域には、マスタIC毎に発光制御スレーブに送信するための演出制御データが一時的に記憶される。   In the slave output data editing process, the output data preparation area secured on the RAM 553 of the effect control device 550 is updated. As described above, effect control data for transmission to the light emission control slave for each master IC is temporarily stored in the slave output data preparation area.
CPU551は、まず、現在実行中の処理が確認モードであるか否かを判定する(4001)。確認モードとは、遊技機の製造時などに、前面枠3やセンターケース51に備えられた装飾装置620の動作を単独で確認するためのモードである。確認モードは、例えば、演出制御装置550に専用のスイッチを操作することによって実行されるようにしてもよいし、遊技制御装置500と演出制御装置550とが接続されていない場合に実行されるようにしてもよい。なお、遊技店に設置された遊技機の場合は、通常に稼働している状態では確認モードが実行されていない。   The CPU 551 first determines whether or not the process currently being executed is the confirmation mode (4001). The confirmation mode is a mode for independently confirming the operation of the decoration device 620 provided in the front frame 3 or the center case 51 when a gaming machine is manufactured. The confirmation mode may be executed, for example, by operating a dedicated switch on the effect control device 550, or may be executed when the game control device 500 and the effect control device 550 are not connected. It may be. In the case of a gaming machine installed in a gaming store, the confirmation mode is not executed in a state where the gaming machine is normally operating.
CPU551は、確認モードが実行中でない場合には(4001の結果が「N」)、遊技演出に対応する演出制御データを、各種演出を行う装飾制御装置610のスレーブ出力データ準備領域に書き込む(4002)。ここでは、信頼度報知装置15以外の装飾装置620を制御する装飾制御装置610を対象として、スレーブ出力データ準備領域に演出制御データを書き込む。次に、信頼度報知装置15を制御するための装飾制御装置610に対応するスレーブ出力データ準備領域に、演出制御データを書き込む(4003)。   When the confirmation mode is not being executed (the result of 4001 is “N”), the CPU 551 writes the effect control data corresponding to the game effect in the slave output data preparation area of the decoration control device 610 that performs various effects (4002). ). Here, the effect control data is written in the slave output data preparation area for the decoration control device 610 that controls the decoration device 620 other than the reliability notification device 15. Next, effect control data is written in the slave output data preparation area corresponding to the decoration control device 610 for controlling the reliability notification device 15 (4003).
一方、CPU551は、確認モードが実行中の場合には(4001の結果が「Y」)、確認出力の切り替えタイミングであるか否かを判定する(4004)。確認モード中は、確認対象の装飾装置620が、1秒ごとに順次点灯するような動作を行う。そのため、ここでは、切替時間(1秒)が経過するごとに、切り替えタイミングが発生することになり、その都度、確認対象の装飾制御装置610を順次選択し、選択された装飾制御装置610によって制御される装飾装置620を動作させる。これにより、LEDであれば、順番に点灯させることによって、各LEDが正常に動作するか否かを確認することができる。   On the other hand, when the confirmation mode is being executed (the result of 4001 is “Y”), the CPU 551 determines whether it is the confirmation output switching timing (4004). During the confirmation mode, the decoration device 620 to be confirmed performs an operation that sequentially lights up every second. Therefore, here, every time the switching time (1 second) elapses, a switching timing occurs. Each time, the decoration control device 610 to be confirmed is sequentially selected and controlled by the selected decoration control device 610. The decoration device 620 to be operated is operated. Thereby, if it is LED, it can be confirmed whether each LED operate | moves normally by lighting in order.
このとき、制御される装飾制御装置610が信号ケーブルによって隣接して設置されていれば、装飾装置620の検査を行う者が確認しやすくなり、確認(検査)効率が向上する。このような確認モードでは、通常、各装飾制御装置610(スレーブ)に割り当てられた個別アドレスの順序に従って装飾装置620の動作確認を行うと考えられる。   At this time, if the decoration control device 610 to be controlled is installed adjacent to the signal cable, it is easy for the person who inspects the decoration device 620 to check, and the confirmation (inspection) efficiency is improved. In such a confirmation mode, it is generally considered that the operation of the decoration device 620 is confirmed according to the order of the individual addresses assigned to each decoration control device 610 (slave).
したがって、装飾制御装置610と装飾装置620との距離が短くなるように配線するならば、隣接する装飾制御装置610の個別のアドレスの値も連続するように割り当てると、さらに確認(検査)効率が向上するものと考えられる。また、各装飾制御装置610に対応する基板に個別アドレスに対応する記号や番号などが記載されていると、動作中の装飾装置620や装飾制御装置610を確認しやすくなるため、より確認(検査)効率が向上する。   Therefore, if wiring is performed so that the distance between the decoration control device 610 and the decoration device 620 is shortened, if the individual address values of the adjacent decoration control devices 610 are assigned consecutively, the confirmation (inspection) efficiency is further increased. It is thought to improve. In addition, if a symbol or number corresponding to an individual address is written on a board corresponding to each decoration control device 610, it becomes easier to check the decoration device 620 or the decoration control device 610 in operation. ) Increase efficiency.
すなわち、確認出力の切り替えタイミングとは、前述のように、装飾制御装置610の確認(検査)を行うための所定の間隔である。言い換えれば、検査中の装飾制御装置610による装飾装置620の制御を終了し、次に検査する装飾制御装置610の制御を開始するための処理を実行するタイミングである。   In other words, the confirmation output switching timing is a predetermined interval for confirming (inspecting) the decoration control device 610 as described above. In other words, it is the timing for ending the control of the decoration device 620 by the decoration control device 610 being inspected and executing the process for starting the control of the decoration control device 610 to be inspected next.
CPU551は、確認出力の切り替えタイミングでない場合には(4004の結果が「N」)、本処理を終了し、呼び出し元に復帰する。一方、確認出力の切り替えタイミングである場合には(4004の結果が「Y」)、確認中の装飾制御装置(スレーブ)610に対応する出力データ準備領域について、対応する装飾装置620の動作を終了させるようにデータを更新する(4005)。さらに、次に確認する装飾制御装置(スレーブ)610の出力データ準備領域について、対応する装飾装置620の動作を開始させるようにデータを更新する(4006)。このようにして、所定の間隔で装飾制御装置(スレーブ)610ごとに、装飾装置620の動作を確認することができる。   If it is not the confirmation output switching timing (the result of 4004 is “N”), the CPU 551 ends this processing and returns to the caller. On the other hand, when it is the confirmation output switching timing (the result of 4004 is “Y”), the operation of the corresponding decoration device 620 is finished for the output data preparation area corresponding to the decoration control device (slave) 610 being confirmed. The data is updated so as to make it happen (4005). Further, in the output data preparation area of the decoration control device (slave) 610 to be checked next, the data is updated so as to start the operation of the corresponding decoration device 620 (4006). In this way, the operation of the decoration device 620 can be confirmed for each decoration control device (slave) 610 at a predetermined interval.
図41は、本発明の第1の実施の形態の第1マスタIC570a側及び第2マスタIC570b側の送信中断割込み発生時の処理の手順を示すフローチャートである。   FIG. 41 is a flowchart illustrating a processing procedure when a transmission interruption interrupt occurs on the first master IC 570a side and the second master IC 570b side according to the first embodiment of this invention.
送信中断割込みは、いわゆるマスタ割込みであり、中断時の状態に応じて処理が実行される。   The transmission interruption interrupt is a so-called master interruption, and processing is executed according to the state at the time of interruption.
CPU551は、まず、第1マスタIC570aからのマスタ割込みが発生した場合には、第1マスタIC570aに関するタイムアウトの監視を終了する(4101)。さらに、第1マスタIC570aの初期化段階番号及びスタートフラグを取得する(4102)。   First, when a master interrupt from the first master IC 570a occurs, the CPU 551 ends the time-out monitoring for the first master IC 570a (4101). Further, the initialization stage number and start flag of the first master IC 570a are acquired (4102).
同じく、CPU551は、第2マスタIC570bからのマスタ割込みが発生した場合には、第2マスタIC570bに関するタイムアウトの監視を終了し(4111)、第2マスタIC570bの初期化段階番号及びスタートフラグを取得する(4112)。   Similarly, when a master interrupt from the second master IC 570b occurs, the CPU 551 ends the time-out monitoring for the second master IC 570b (4111), and acquires the initialization stage number and start flag of the second master IC 570b. (4112).
CPU551は、初期化対象のマスタICの初期化段階番号が“0”であるか否かを判定する(4103)。初期化段階番号が“0”の場合とは、初期化処理を既に終えて演出制御データを送信している状態を示している。   The CPU 551 determines whether or not the initialization stage number of the master IC to be initialized is “0” (4103). The case where the initialization stage number is “0” indicates a state where the initialization process has already been completed and the production control data is being transmitted.
CPU551は、初期化対象のマスタICの初期化段階番号が“0”でない場合には(4103の結果が「N」)、前述のように、初期化処理中であるため、初期化指示データの送信再開処理を実行する(4104)。初期化指示データの送信再開処理の詳細については、図43にて後述する。   If the initialization stage number of the master IC to be initialized is not “0” (result of 4103 is “N”), the CPU 551 is in the initialization process as described above, and therefore the initialization instruction data A transmission resumption process is executed (4104). Details of the transmission restart process of the initialization instruction data will be described later with reference to FIG.
一方、CPU551は、初期化対象のマスタICの初期化段階番号が“0”である場合には(4103の結果が「Y」)、演出制御データを送信している途中であるため、演出制御データの送信再開処理を実行する(4105)。演出制御データの送信再開処理の詳細については、図44にて後述する。   On the other hand, when the initialization stage number of the master IC to be initialized is “0” (result of 4103 is “Y”), the CPU 551 is in the middle of transmitting the effect control data, and thus the effect control. Data transmission resumption processing is executed (4105). Details of the transmission restart process of the effect control data will be described later with reference to FIG.
図42は、本発明の第1の実施の形態の第1マスタIC570a及び第2マスタIC570bによるタイムアウト割込み発生時の処理の手順を示すフローチャートである。   FIG. 42 is a flowchart illustrating a processing procedure when a timeout interrupt is generated by the first master IC 570a and the second master IC 570b according to the first embodiment of this invention.
本処理は、第1マスタIC570a又は第2マスタIC570bにおいて所定の時間が経過しても復帰しない場合に発生するタイマ割込みが発生した場合に各マスタICを初期化するために実行される処理である。   This process is a process executed to initialize each master IC when a timer interrupt occurs when the first master IC 570a or the second master IC 570b does not return after a predetermined time has elapsed. .
CPU551は、第1マスタIC570aにおいてタイムアウト割込みが発生した場合には、第1マスタIC570aをソフトリセットする(4201)。さらに、第1マスタIC570aに接続されたスレーブを初期化する第1マスタIC570a側スレーブ初期化開始処理(図38)を実行する(4202)。   When a timeout interrupt occurs in the first master IC 570a, the CPU 551 performs a soft reset on the first master IC 570a (4201). Further, a slave initialization start process (FIG. 38) on the first master IC 570a side for initializing the slave connected to the first master IC 570a is executed (4202).
CPU551は、第2マスタIC570bにおいてタイムアウト割込みが発生した場合には、第2マスタIC570bをソフトリセットする(4211)。さらに、第2マスタIC570bに接続されたスレーブを初期化する第2マスタIC570b側スレーブ初期化開始処理(図38)を実行する(4212)。   When a timeout interrupt occurs in the second master IC 570b, the CPU 551 performs a soft reset on the second master IC 570b (4211). Further, slave initialization start processing (FIG. 38) on the second master IC 570b side for initializing the slave connected to the second master IC 570b is executed (4212).
図43は、本発明の第1の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。   FIG. 43 is a flowchart illustrating a procedure of initialization restarting data transmission restart processing according to the first embodiment of this invention.
CPU551は、まず、初期化段階番号とステータスコードの整合判断を行い(4301)、初期化段階番号とステータスコードとが整合するか否かを判定する(4302)。初期化段階番号とは、前述のように、初期化処理の進捗を示す番号である。ステータスコードは、マスタICの状態を示す値であり、ステータスレジスタ(REG)582に設定されている。ステップ4301の処理における整合判断では、初期化段階番号に対応する状態が、ステータスREG582に設定されたステータスコードと一致するか否かを判定する。以下、初期化段階番号及びステータスコードの詳細について説明する。   First, the CPU 551 determines whether the initialization stage number matches the status code (4301), and determines whether the initialization stage number matches the status code (4302). The initialization stage number is a number indicating the progress of the initialization process as described above. The status code is a value indicating the state of the master IC, and is set in the status register (REG) 582. In the consistency determination in the process of step 4301, it is determined whether or not the state corresponding to the initialization stage number matches the status code set in the status REG582. Details of the initialization stage number and status code will be described below.
初期化段階番号は、マスタICの初期化を行っているときに、その処理段階に応じて“1”〜“4”のいずれかの値が設定されるものであり、マスタICの初期化が完了すると“0”に設定されるものである。但し、マスタICの初期化が完了して、初期化段階番号が“0”になると、当該初期化指示データの送信再開処理が呼び出されない(図40の呼び出し元の処理にてステップS4003の分岐がある)ので、ここでは、初期化段階番号が“1”〜“4”となっていることを前提に説明を行う。   The initialization stage number is set to any value from “1” to “4” according to the processing stage when the master IC is being initialized. When completed, it is set to “0”. However, when the initialization of the master IC is completed and the initialization stage number becomes “0”, the transmission restart process of the initialization instruction data is not called (the branch of step S4003 in the caller process of FIG. 40). Therefore, the description will be made on the assumption that the initialization stage numbers are “1” to “4”.
初期化段階番号に“1”が設定されている場合は、マスタICからスタートコンディションが出力されたことを意味する。この場合には、ステータスコードは、スタートコンディション又はリスタートコンディションが送信されたことを示す“08h”又は“10h”が設定されることになる。したがって、初期化段階番号に“1”が設定されており、かつ、ステータスコードに“08h”又は“10h”が設定されている場合には、整合していると判断される。   When “1” is set in the initialization stage number, it means that a start condition is output from the master IC. In this case, the status code is set to “08h” or “10h” indicating that a start condition or a restart condition has been transmitted. Therefore, if the initialization stage number is set to “1” and the status code is set to “08h” or “10h”, it is determined that they are consistent.
初期化段階番号に“2”が設定されている場合は、マスタICの出力用バッファ572にリセット用アドレスが設定された状態であることを意味する。この場合には、ステータスコードは、スレーブのアドレス(ここでは、リセット用アドレス)が送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“18h”が設定されることになる。但し、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すNACKが応答された場合には“20h”が設定される。したがって、初期化段階番号に“2”が設定されており、かつ、ステータスコードに“18h”が設定されている場合には、整合している(データ送信に成功している)と判断される。   When “2” is set in the initialization stage number, it means that the reset address is set in the output buffer 572 of the master IC. In this case, the status code indicates that the slave address (in this case, the reset address) has been transmitted and an ACK indicating that the signal has been normally received from each slave has been returned as “18h”. "Is set. However, the status code is set to “20h” when a NACK indicating that the signal cannot be normally received from each slave is returned. Therefore, if “2” is set in the initialization stage number and “18h” is set in the status code, it is determined that the data is consistent (success in data transmission). .
初期化段階番号に“3”が設定されている場合は、マスタICの出力用バッファ572にリセット指令の前半の値が設定された状態であることを意味する。この場合には、ステータスコードは、出力用バッファ572に設定されたデータが送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“28h”が設定されることになる。但し、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すNACKが応答された場合には“30h”が設定される。したがって、初期化段階番号に“3”が設定されており、かつ、ステータスコードに“28h”が設定されている場合には、整合している(データ送信に成功している)と判断される。   When “3” is set as the initialization stage number, it means that the first half value of the reset command is set in the output buffer 572 of the master IC. In this case, the status code is “28h” indicating that the data set in the output buffer 572 has been transmitted and an ACK indicating that the signal has been normally received from each slave has been returned. Will be set. However, the status code is set to “30h” when a NACK indicating that the signal cannot be normally received from each slave is returned. Therefore, if “3” is set in the initialization stage number and “28h” is set in the status code, it is determined that the data is consistent (success in data transmission). .
初期化段階番号に“4”が設定されている場合は、マスタICの出力用バッファ572にリセット指令の後半の値が設定された状態であることを意味する。この場合には、初期化段階番号が“3”の場合と同様に、ステータスコードに“28h”又は“30h”が設定される。   When “4” is set in the initialization stage number, it means that the latter half value of the reset command is set in the output buffer 572 of the master IC. In this case, as in the case where the initialization stage number is “3”, “28h” or “30h” is set in the status code.
CPU551は、初期化段階番号とステータスコードが整合しないとき(4202の結果が「N」のとき)には、正常な状態ではない(データ送信に失敗した状態)なので、初期化の開始を示す値“1”を初期化段階番号に設定する(4203)。さらに、監視タイマを設定し、タイムアウトの監視を開始する(4304)。   When the initialization stage number and the status code do not match (when the result of 4202 is “N”), the CPU 551 is not in a normal state (a state in which data transmission has failed), and thus indicates a value indicating the start of initialization. “1” is set as the initialization stage number (4203). Further, a monitoring timer is set, and timeout monitoring is started (4304).
最後に、CPU551は、ストップコンディション及びスタートコンディションを出力するように、処理対象のマスタICのコマンドREG581のSTAに“1”、STOに“1”、SIに“0”、MODEに“0”を設定し(4305)、呼び出し元の処理に復帰する。   Finally, the CPU 551 outputs “1” to the STA of the command REG581 of the master IC to be processed, “1” to the STO, “0” to the SI, and “0” to the MODE so as to output the stop condition and the start condition. The setting is made (4305), and the process returns to the calling process.
一方、CPU551は、初期化段階番号とステータスコードが整合する場合には(4302の結果が「Y」)、初期化処理が実行中であるため、初期化段階番号に基づいて処理を分岐する(4306)。初期化段階番号が“1”の場合には、処理対象のマスタICの出力用バッファ572にリセット用アドレスを設定する(4307)。   On the other hand, when the initialization stage number and the status code match (result of 4302 is “Y”), the CPU 551 branches the process based on the initialization stage number because the initialization process is being executed ( 4306). If the initialization stage number is “1”, a reset address is set in the output buffer 572 of the processing target master IC (4307).
そして、CPU551は、初期化段階番号をインクリメントし(4308)、監視タイマを設定し、タイムアウトの監視を開始する(4309)。最後に、処理を継続するために、処理対象のマスタICのコマンドREG581のSTA、STO、SI及びMODEにそれぞれ“0”を設定し(4305)、呼び出し元の処理に復帰する。   Then, the CPU 551 increments the initialization stage number (4308), sets a monitoring timer, and starts time-out monitoring (4309). Finally, in order to continue the processing, “0” is set in each of the STA, STO, SI, and MODE of the command REG 581 of the master IC to be processed (4305), and the processing returns to the calling source processing.
また、初期化段階番号が“2”の場合には、CPU551は、処理対象のマスタICの出力用バッファ572にリセット指令を示す値の前半の値を設定する(4311)。初期化段階番号が“3”の場合には、処理対象のマスタICの出力用バッファ572にリセット指令を示す値の後半の値を設定する(4312)。出力用バッファ572に値が設定されると、初期化段階番号が“1”の場合と同様に、ステップ4308から4310までの処理を実行する。   If the initialization stage number is “2”, the CPU 551 sets the first half of the value indicating the reset command in the output buffer 572 of the master IC to be processed (4311). If the initialization stage number is “3”, the latter half of the value indicating the reset command is set in the output buffer 572 of the processing target master IC (4312). When a value is set in the output buffer 572, the processing from steps 4308 to 4310 is executed as in the case where the initialization stage number is “1”.
また、初期化段階番号が“4”の場合には、CPU551は、初期化処理に必要な処理が終了したため、処理対象のマスタICに接続されたすべての装飾制御装置610のエラーフラグをオフに設定し(4313)、さらに、エラーカウンタを0に設定して初期化する(4314)。そして、初期化段階番号を“0”に設定する。最後に、初期化処理を完了させ、処理対象のマスタICから、当該マスタICに接続されたすべての装飾制御装置610にストップコンディションを出力するために、処理対象のマスタICのコマンドREG581のSTOに“1”、STA、SI及びMODEにそれぞれ“0”を設定し(4316)、呼び出し元の処理に復帰する。   When the initialization stage number is “4”, the CPU 551 has finished processing necessary for the initialization process, and therefore turns off the error flags of all the decoration control devices 610 connected to the master IC to be processed. Then, the error counter is set to 0 and initialized (4314). Then, the initialization stage number is set to “0”. Finally, in order to complete the initialization process and to output a stop condition from the master IC to be processed to all the decoration control devices 610 connected to the master IC, the STO of the command REG 581 of the master IC to be processed is output. “1”, STA, SI, and MODE are set to “0” (4316), and the process returns to the caller process.
図44は、本発明の第1の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。   FIG. 44 is a flowchart illustrating a procedure of the transmission restart process of the effect control data according to the first embodiment of this invention.
CPU551は、まず、スタートフラグとステータスコードの整合判断を行い(4401)、整合するか否かを判定する(4402)。スタートフラグは、第1マスタIC570a及び第2マスタIC570bの各々に関して、演出制御データを送信するタイミングを制御するためのフラグである。具体的には、図37のスレーブ出力開始処理(図39)が実行されると、スタートフラグが“オン”に設定される。また、後述するように、出力用バッファ572に演出制御データを設定すると、スタートフラグは“オフ”に設定される。ステータスコードについては、図43にて説明したとおりである。   First, the CPU 551 determines whether the start flag matches the status code (4401), and determines whether or not they match (4402). The start flag is a flag for controlling the timing of transmitting the presentation control data for each of the first master IC 570a and the second master IC 570b. Specifically, when the slave output start process (FIG. 39) of FIG. 37 is executed, the start flag is set to “ON”. Further, as described later, when the production control data is set in the output buffer 572, the start flag is set to “off”. The status code is as described in FIG.
以下、スタートフラグとステータスコードとの対応について説明する。スタートフラグが“オン”の場合には、前述のように、スタートコンディションが出力された後であるため、対応するステータスコードは、“08h”又は“10h”となる。一方、スタートフラグが“オフ”の場合、正常に処理が行われていれば、ステータスコードには正常にデータの送信が完了したことを示す“28h”が設定されている。   The correspondence between the start flag and the status code will be described below. When the start flag is “ON”, as described above, since the start condition is output, the corresponding status code is “08h” or “10h”. On the other hand, when the start flag is “off”, if the process is normally performed, “28h” indicating that data transmission has been completed normally is set in the status code.
CPU551は、スタートフラグとステータスコードとが整合する場合には(4402の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(4403)。   If the start flag matches the status code (the result of 4402 is “Y”), the CPU 551 further determines whether the start flag is “ON” (4403).
CPU551は、スタートフラグが“オン”である場合には(4403の結果が「Y」)、RAM553上に準備されていたデータを出力用バッファ572に設定する(4404)。そして、スタートフラグを“オフ”に設定し(4405)、監視タイマを設定し、タイムアウトの監視を開始する(4406)。最後に、処理対象のマスタICのコマンドREG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ572に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(4407)、呼び出し元の処理に復帰する。   When the start flag is “ON” (the result of 4403 is “Y”), the CPU 551 sets the data prepared on the RAM 553 in the output buffer 572 (4404). Then, the start flag is set to “off” (4405), a monitoring timer is set, and timeout monitoring is started (4406). Finally, STA, STO and SI of the command REG 581 of the master IC to be processed are set to “0”, and MODE is set to “1” in order to transmit the data set in the output buffer 572 in the buffer mode. The setting is made (4407), and the process returns to the calling process.
一方、CPU551は、スタートフラグが“オフ”である場合には(4403の結果が「N」)、選択されたスレーブ(装飾制御装置610)に対応するエラーフラグを“オフ”に設定し(4408)、さらに、エラーカウンタを初期化する(4409)。   On the other hand, when the start flag is “OFF” (the result of 4403 is “N”), the CPU 551 sets the error flag corresponding to the selected slave (decoration control device 610) to “OFF” (4408). Further, an error counter is initialized (4409).
その後、CPU551は、すべてのスレーブに対して送信再開処理が完了したか否かを判定する(4410)。そして、すべてのスレーブに対して処理が完了した場合には(4410の結果が「Y」)、ストップコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTO及びMODEに“1”、STA及びSIに“0”を設定し(4411)、呼び出し元の処理に復帰する。   Thereafter, the CPU 551 determines whether or not the transmission resumption process has been completed for all the slaves (4410). When the processing is completed for all the slaves (the result of 4410 is “Y”), a stop condition is output, and the STO of the command REG 581 is set so that the mode for transmitting data is designated as “buffer mode”. Then, “1” is set in MODE and “0” is set in STA and SI (4411), and the process returns to the calling process.
CPU551は、すべてのスレーブに対して処理が完了していない場合には(4410の結果が「N」)、リトライカウンタを0に設定し(4412)、次の処理対象のスレーブを選択する(4413)。そして、選択されたスレーブへの出力データを準備し(4414)、スタートフラグを“オン”に設定し(4415)、監視タイマを設定し、タイムアウトの監視を開始する(4416)。   If the processing has not been completed for all slaves (the result of 4410 is “N”), the CPU 551 sets the retry counter to 0 (4412) and selects the next slave to be processed (4413). ). Then, output data to the selected slave is prepared (4414), a start flag is set to “ON” (4415), a monitoring timer is set, and timeout monitoring is started (4416).
最後に、CPU551は、スタートコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“1”、STO及びSIに“0”を設定し(4417)、呼び出し元の処理に復帰する。   Finally, the CPU 551 outputs a start condition, and sets “1” in STA and MODE of the command REG 581 and “0” in STO and SI so as to designate the mode for transmitting data as “buffer mode” (4417). ), Return to the calling process.
CPU551は、スタートフラグとステータスコードとが整合しない場合には(4402の結果が「N」)、リトライカウンタの値をインクリメントする(4418)。そして、リトライカウンタの値が、指定された値に到達したか否かを判定する(4419)。このときの指定された値は、図32又は図33に示した異常判定テーブル3200又は異常判定テーブル3300に設定されており、現在選択されているスレーブに対応する比較値3204に対応する。   If the start flag and the status code do not match (the result of 4402 is “N”), the CPU 551 increments the value of the retry counter (4418). Then, it is determined whether or not the value of the retry counter has reached the designated value (4419). The designated value at this time is set in the abnormality determination table 3200 or the abnormality determination table 3300 shown in FIG. 32 or 33, and corresponds to the comparison value 3204 corresponding to the currently selected slave.
CPU551は、リトライカウンタの値が指定値に到達していない場合には(4422の結果が「N」)、現在選択中にスレーブを再度選択し(4420)、選択スレーブに出力するデータを準備し(4414)、ステップ4415以降の処理を実行する。   When the value of the retry counter has not reached the specified value (the result of 4422 is “N”), the CPU 551 selects the slave again during the current selection (4420), and prepares data to be output to the selected slave. (4414), the processing after step 4415 is executed.
一方、CPU551は、リトライカウンタの値が指定値に到達した場合には(4422の結果が「Y」)、選択されているスレーブのエラーフラグ3205に“ON”を設定し、ステップ4410以降の処理を実行する。   On the other hand, when the value of the retry counter reaches the specified value (result of 4422 is “Y”), the CPU 551 sets “ON” in the error flag 3205 of the selected slave, and the processing after step 4410 Execute.
図45は、本発明の第1の実施の形態のマスタICによるデータ送信処理の手順を示すフローチャートである。本処理は、第1マスタIC570a及び第2マスタIC570bにおいて共通の処理であり、CPU551によって、コマンドレジスタ581(図11及び図12参照)のSIのビットに“0”が設定されると、割込み処理の発生によって待機していたマスタICが、当該処理を開始する。   FIG. 45 is a flowchart illustrating a procedure of data transmission processing by the master IC according to the first embodiment of this invention. This process is common to the first master IC 570a and the second master IC 570b. When the CPU 551 sets “0” to the SI bit of the command register 581 (see FIGS. 11 and 12), the interrupt process is performed. The master IC that has been waiting due to the occurrence of this starts the processing.
まず、マスタICのコントローラ574は、ストップコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTOに“1”が設定されているか否かを判定する(4501)。   First, the controller 574 of the master IC determines whether or not output of a stop condition is requested, that is, whether or not “1” is set in the STO of the command REG 581 (4501).
コントローラ574は、ストップコンディションの出力が要求されている場合には(4501の結果が「Y」)、送信可能状態を確認する(4502)。   When the output of the stop condition is requested (the result of 4501 is “Y”), the controller 574 confirms the transmittable state (4502).
送信可能状態の確認とは、マスタICから装飾制御装置610のI2CI/Oエクスパンダ615にデータを送信可能であるか否かを確認することであり、具体的には、接続線SDAの信号レベルがHIGHに設定されている(接続線SDAが開放されている)かを確認することである。接続線SDAの信号レベルがHIGHに設定されていなかった場合には、接続線SDAの信号レベルがHIGHに設定されるか、若しくは、タイムアウトするまで待機する。 The confirmation of the transmittable state is to confirm whether or not data can be transmitted from the master IC to the I 2 CI / O expander 615 of the decoration control device 610. Specifically, the confirmation of the connection line SDA is performed. This is to check whether the signal level is set to HIGH (connection line SDA is open). When the signal level of the connection line SDA is not set to HIGH, the process waits until the signal level of the connection line SDA is set to HIGH or time out.
接続線SDAの信号レベルがHIGHでないと判定された場合、接続線SDAからデータが出力できないので、ドライバ576Aによってトランジスタ578Aに動作可能な電圧を印加しないことによってトランジスタ578Aをオンにさせずに(接続線SDAを解放した状態で)、接続SCLの信号レベルを少なくとも9回変化させる。   When it is determined that the signal level of the connection line SDA is not HIGH, data cannot be output from the connection line SDA. Therefore, the driver 576A does not apply an operable voltage to the transistor 578A without turning on the transistor 578A (connection). With the line SDA released, the signal level of the connection SCL is changed at least nine times.
このような処理を行うことによって、読み出しモードとなったI2CI/Oエクスパンダ615は、接続SCLの信号レベルの変化に合わせて接続線SDAにデータを出力するが、接続SCLの信号レベルの変化が少なくとも9回行われる途中において、マスタICからのアクノリッジ信号を確認するタイミングが発生する。このとき、接続線SDAは解放されているのでHIGHレベルとなり、読み出しモードとなったI2CI/Oエクスパンダ615は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて接続線SDAを解放することになる。 By performing such processing, the I 2 CI / O expander 615 that has entered the read mode outputs data to the connection line SDA in accordance with the change in the signal level of the connection SCL. In the middle of the change being performed at least nine times, a timing for confirming the acknowledge signal from the master IC occurs. At this time, since the connection line SDA is released, it becomes HIGH level, and the I 2 CI / O expander 615 that has entered the read mode determines that it has not received an acknowledge signal, so it stops data transmission and disconnects the connection line SDA. Will be released.
このようにして、読み出しモードとなった装飾制御装置610のI2CI/Oエクスパンダ615から強制的に接続線SDAを解放させるので、接続線SDAの信号レベルはHIGHに維持されるようになる。 In this way, the connection line SDA is forcibly released from the I 2 CI / O expander 615 of the decoration control device 610 in the read mode, so that the signal level of the connection line SDA is maintained at HIGH. .
続いて、コントローラ574は、ストップコンディションを、接続されているスレーブに出力する(4503)。さらに、当該マスタICの送信中フラグを“オフ”に設定する(4504)。   Subsequently, the controller 574 outputs a stop condition to the connected slave (4503). Further, the transmission flag of the master IC is set to “off” (4504).
コントローラ574は、さらに、スタートコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定する(4505)。スタートコンディションの出力が要求されている場合には(4505の結果が「Y」)、後述するステップ4508以降の処理を実行する。   The controller 574 further determines whether or not the output of the start condition is requested, that is, whether or not “1” is set in the STA of the command REG581 (4505). When the output of the start condition is requested (the result of 4505 is “Y”), the processing after step 4508 described later is executed.
コントローラ574は、さらに、スタートコンディションの出力が要求されていない場合には(4505の結果が「N」)、ステータスコードに“F8H”を設定し(4506)、本処理を終了する。   Further, when the output of the start condition is not requested (the result of 4505 is “N”), the controller 574 sets “F8H” in the status code (4506), and ends this processing.
コントローラ574は、ストップコンディションの出力が要求されていない場合には(4501の結果が「N」)、さらに、スタートコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定する(4507)。スタートコンディションの出力が要求されている場合には(4507の結果が「Y」)、ステップ4502の処理と同様に、送信可能状態を確認する(4508)。   When the output of the stop condition is not requested (the result of 4501 is “N”), the controller 574 further determines whether or not the output of the start condition is requested, that is, the STA of the command REG581 is “1”. Whether or not is set is determined (4507). If the output of the start condition is requested (the result of 4507 is “Y”), the transmission possible state is confirmed (4508) as in the process of step 4502.
コントローラ574は、送信可能であれば、スタートコンディションを接続されているスレーブに出力する(4509)。さらに、当該マスタICの先頭バイト識別フラグを“オン”に設定する(4510)。   If transmission is possible, the controller 574 outputs a start condition to the connected slave (4509). Further, the head byte identification flag of the master IC is set to “ON” (4510).
続いて、コントローラ574は、送信フラグがオフであるか否かを判定する(4511)。送信フラグがオフでない場合、すなわち、オンの場合には(4511の結果が「N」)、ステータスコードに“10h”を設定する(4514)。この場合は、ストップコンディションが出力されずに、再度スタートコンディションが出力されており、いわゆるリスタートコンディションが出力されたことを示している。さらに、送信中断割込みを発生させるように、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。   Subsequently, the controller 574 determines whether or not the transmission flag is OFF (4511). If the transmission flag is not off, that is, if it is on (the result of 4511 is “N”), “10h” is set in the status code (4514). In this case, a stop condition is not output, but a start condition is output again, indicating that a so-called restart condition is output. Further, “1” is set to SI of the command REG 581 so as to generate a transmission interruption interrupt (4519), and this processing is interrupted.
一方、コントローラ574は、当該マスタICの送信フラグがオフの場合には(4511の結果が「Y」)、ステータスコードに“08H”を設定する(4512)。この場合は、ストップコンディションが出力された後にスタートコンディションが出力されたことを示している。さらに、送信中フラグを“オン”に設定し(4513)、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。   On the other hand, when the transmission flag of the master IC is off (the result of 4511 is “Y”), the controller 574 sets “08H” in the status code (4512). In this case, it is indicated that the start condition is output after the stop condition is output. Further, the transmission flag is set to “on” (4513), and in order to generate a transmission interruption interrupt, “1” is set to SI of the command REG581 (4519), and this processing is interrupted.
コントローラ574は、スタートコンディションの出力が要求されていない場合には(4507の結果が「N」)、当該マスタICの先頭バイト識別フラグがオンであるか否かを判定する(4515)。当該マスタICの先頭バイト識別フラグが“オン”の場合、すなわち、スタートコンディションが出力された直後の場合には(4515の結果が「Y」)、最初に送信されるデータがアドレスであるため、アドレスを認識するためのアドレス認識処理を実行する(4516)。なお、アドレス認識処理の「詳細については、図46にて後述する。アドレス認識処理が終了すると、先頭バイト識別フラグを“オフ”に設定し(4517)、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。   When the output of the start condition is not requested (the result of 4507 is “N”), the controller 574 determines whether or not the leading byte identification flag of the master IC is on (4515). When the leading byte identification flag of the master IC is “ON”, that is, immediately after the start condition is output (the result of 4515 is “Y”), the first transmitted data is an address. Address recognition processing for recognizing the address is executed (4516). The details of the address recognition process will be described later with reference to FIG. 46. When the address recognition process ends, the head byte identification flag is set to “off” (4517), and a command is issued to generate a transmission interruption interrupt. “1” is set to the SI of the REG 581 (4519), and this processing is interrupted.
コントローラ574は、当該マスタICの先頭バイト識別フラグが“オン”でない場合、すなわち、アドレスの認識が終了し、データ本体を送信する場合には(4515の結果が「N」)、バイト単位データ送信処理を実行する(4518)。バイト単位データ送信処理の詳細については、図47にて後述する。最後に、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。   When the first byte identification flag of the master IC is not “ON”, that is, when the address recognition is completed and the data body is transmitted (the result of 4515 is “N”), the controller 574 transmits the byte unit data. Processing is executed (4518). Details of the byte unit data transmission processing will be described later with reference to FIG. Finally, in order to generate a transmission interruption interrupt, “1” is set to SI of the command REG 581 (4519), and this processing is interrupted.
図46は、本発明の第1の実施の形態のアドレス認識処理の手順を示すフローチャートである。   FIG. 46 is a flowchart illustrating a procedure of address recognition processing according to the first embodiment of this invention.
コントローラ574は、まず、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4601)。接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。   First, the controller 574 confirms the transmittable state by confirming whether the signal level of the connection line SDA is set to HIGH (4601). If the signal level of the connection line SDA is not set to HIGH, it waits until it is set to HIGH.
次に、コントローラ574は、接続線SCLを作動させながら1ビット目のデータを出力する(4602)。そして、8ビットのデータの送信が完了したか否かを判定し(4603)、8ビットのデータの送信が完了するまで、接続線SCLを作動させながらビット毎に順次データを出力する(4604)。   Next, the controller 574 outputs the first bit data while operating the connection line SCL (4602). Then, it is determined whether transmission of 8-bit data is completed (4603), and data is sequentially output bit by bit while operating the connection line SCL until transmission of 8-bit data is completed (4604). .
コントローラ574は、8ビット分のデータの出力が完了すると(4603の結果が「Y」)、スレーブから送信された返答信号を取り込む(4605)。さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4606)。返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4606の結果が「N」)、アドレスを認識できなかったことを示す“20h”をステータスコードとしてステータスREG582に設定する(4607)。   When the output of data of 8 bits is completed (the result of 4603 is “Y”), the controller 574 takes in the response signal transmitted from the slave (4605). Further, it is determined whether or not the content of the fetched response signal is “ACK” (4606). If the content of the response signal is not “ACK”, that is, if it is “NACK” indicating that data could not be received (the result of 4606 is “N”), this indicates that the address could not be recognized. “20h” is set in the status REG 582 as a status code (4607).
一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4606の結果が「Y」)、アドレスを認識できたことを示す“18h”をステータスコードとしてステータスREG582に設定する(4608)。さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4609)。バイトモードの場合には(4609の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。   On the other hand, if the content of the fetched response signal is “ACK” (the result of 4606 is “Y”), the controller 574 uses “18h” indicating that the address has been recognized as the status code and the status REG582. (4608). Further, it is determined whether or not the data transmission mode is the byte mode by determining whether or not the MODE value of the command REG 581 is “0” (4609). In the byte mode (the result of 4609 is “Y”), since the transmission of data for 1 byte (8 bits) has been completed, this process is terminated and the process returns to the caller process.
コントローラ574は、データ送信モードがバイトモードでない場合には(4609の結果が「N」)、残りのデータをすべて送信するまで(4610)、バイト単位データ送信処理を実行する(4611)。バイト単位データ送信処理の詳細については、図47にて後述する。   When the data transmission mode is not the byte mode (the result of 4609 is “N”), the controller 574 executes the byte unit data transmission process (4611) until all the remaining data is transmitted (4610). Details of the byte unit data transmission processing will be described later with reference to FIG.
図47は、本発明の第1の実施の形態のバイト単位データ送信処理の手順を示すフローチャートである。   FIG. 47 is a flowchart illustrating a procedure of byte-unit data transmission processing according to the first embodiment of this invention.
コントローラ574は、まず、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4701)。接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。続いて、1バイト分のデータを出力する(4702)。   First, the controller 574 confirms the transmittable state by confirming whether the signal level of the connection line SDA is set to HIGH (4701). If the signal level of the connection line SDA is not set to HIGH, it waits until it is set to HIGH. Subsequently, 1 byte of data is output (4702).
データ出力後、コントローラ574は、スレーブから出力された返答信号を取り込む(4703)。さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4604)。返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4604の結果が「N」)、データを送信できなかったことを示す“30h”をステータスコードに設定する(4705)。   After the data output, the controller 574 takes in the response signal output from the slave (4703). Further, it is determined whether or not the content of the fetched response signal is “ACK” (4604). If the content of the response signal is not “ACK”, that is, if it is “NACK” indicating that the data could not be received (result of 4604 is “N”), this indicates that the data could not be transmitted. “30h” is set as the status code (4705).
一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4704の結果が「Y」)、データを送信できたことを示す“28h”をステータスコードに設定する(4706)。さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4707)。バイトモードの場合には(4707の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。   On the other hand, when the content of the response signal fetched is “ACK” (result of 4704 is “Y”), the controller 574 sets “28h” indicating that the data has been transmitted as the status code. (4706). Further, it is determined whether or not the data transmission mode is the byte mode by determining whether or not the MODE value of the command REG 581 is “0” (4707). In the byte mode (the result of 4707 is “Y”), since the transmission of data of 1 byte (8 bits) has been completed, this process is terminated and the process returns to the caller process.
また、コントローラ574は、データ送信モードがバイトモードでない場合には(4707の結果が「N」)、残りのデータをすべて送信するまでデータの送信を行う(4708)。具体的には、次に送信するデータを準備し(4709)、ステップ4701以降の処理を再度実行する(4710)。   If the data transmission mode is not the byte mode (the result of 4707 is “N”), the controller 574 transmits data until all the remaining data is transmitted (4708). Specifically, data to be transmitted next is prepared (4709), and the processing after step 4701 is executed again (4710).
図48は、本発明の第1の実施の形態のVDP割込み時に演出制御装置550のCPU551からの指示によって、第1マスタIC570a及び第2マスタIC570bによる処理が並列して実行される状態を示すタイミングチャートである。   FIG. 48 is a timing diagram showing a state in which processing by the first master IC 570a and the second master IC 570b is executed in parallel according to an instruction from the CPU 551 of the effect control device 550 at the time of VDP interruption according to the first embodiment of this invention. It is a chart.
本発明の第1の実施の形態では、表示装置53に表示された画像を更新するタイミングにおいてVDP割込みが発生すると、演出制御装置550のCPU551は、各マスタICに対して演出制御データの出力を開始する。各マスタICは、CPU551から演出制御データを受信すると、他のマスタICとは独立して、受信した演出制御データを各スレーブに送信するなどの処理を実行する。そして、すべてのスレーブに対して演出制御データの出力が完了すると、各マスタICはストップコンディションを出力し、各スレーブによって制御される演出装置(装飾装置620)の演出態様を更新する。   In the first embodiment of the present invention, when a VDP interrupt occurs at the timing of updating the image displayed on the display device 53, the CPU 551 of the effect control device 550 outputs the effect control data to each master IC. Start. When each master IC receives the effect control data from the CPU 551, the master IC performs processing such as transmitting the received effect control data to each slave independently of the other master ICs. When the output of the effect control data is completed for all the slaves, each master IC outputs a stop condition and updates the effect mode of the effect device (decoration device 620) controlled by each slave.
このように、第1マスタIC570a及び第2マスタIC570bによる処理が並行して実行され、さらに、VDP割込みと各演出装置の演出態様の更新タイミングを同期させることによって、画像表示と調和のとれた演出を行うことが可能となる。   In this way, the processing by the first master IC 570a and the second master IC 570b is executed in parallel, and further, the effect that is harmonized with the image display is achieved by synchronizing the update timing of the effect mode of each effect device with the VDP interrupt. Can be performed.
さらに、詳細に説明すると、演出制御装置550のCPU551は、VDP割込みが発生すると、スレーブ出力開始処理(図37のステップ3710、図39)を実行し、各マスタICに対してスタートコンディションを出力する。   More specifically, when a VDP interrupt occurs, the CPU 551 of the effect control device 550 executes a slave output start process (steps 3710 and 39 in FIG. 37) and outputs a start condition to each master IC. .
そして、CPU551は、演出制御装置550により制御される各装置への出力データを編集する。具体的には、表示装置53で演出を行うためのVDP出力データ編集(図37のステップ3711)、スピーカ30から音声を出力するためのスピーカ関連データ編集(図37のステップ3712)、演出装置としてのLEDを制御する装飾制御装置610へ出力する演出制御データの編集(図37のステップ3713)、及びモータなどの駆動体を制御するためのデータ編集を行う。これらの編集処理の実行中に、各マスタICによってCPU551に対するマスタ割込みが発生すると、演出制御データの送信再開処理(図44)によって、編集された演出制御データが各マスタICの出力用バッファ572に書き込まれる。そして、図45に示したマスタによるデータ送信処理によって、各スレーブに演出制御データが出力される。   Then, CPU 551 edits output data to each device controlled by effect control device 550. Specifically, VDP output data editing for performing an effect on the display device 53 (step 3711 in FIG. 37), speaker-related data editing for outputting sound from the speaker 30 (step 3712 in FIG. 37), and an effect device Editing of the effect control data to be output to the decoration control device 610 that controls the LED (step 3713 in FIG. 37) and data editing for controlling a driving body such as a motor are performed. If a master interrupt to the CPU 551 is generated by each master IC during the execution of these editing processes, the edited effect control data is stored in the output buffer 572 of each master IC by the effect resumption data transmission restart process (FIG. 44). Written. Then, the effect control data is output to each slave by the data transmission process by the master shown in FIG.
最後に、送信対象のスレーブの全てに演出制御データが送信されると、演出制御データの送信再開処理によって、マスタICからスレーブにストップコンディションが出力され(図44のステップS4411)、このストップコンディションによって、各スレーブが受信した演出制御データが各演出装置の演出態様に反映される。   Finally, when the production control data is transmitted to all of the slaves to be transmitted, a stop condition is output from the master IC to the slave by the transmission restart process of the production control data (step S4411 in FIG. 44). The effect control data received by each slave is reflected in the effect mode of each effect device.
その後、CPU551は、次のVDP割込みが発生するまで待機する。そして、次のVDP割込みが発生すると、前述のスレーブ出力開始処理(図37のステップ3710、図39)を実行して、各マスタICに対してスタートコンディションを出力し、以降、同じ処理を繰り返す。   Thereafter, the CPU 551 waits until the next VDP interrupt occurs. When the next VDP interrupt occurs, the slave output start process (steps 3710 and 39 in FIG. 37) is executed to output a start condition to each master IC, and thereafter the same process is repeated.
次に、グループ化された演出装置(装飾装置620)の構成例について説明する。   Next, a configuration example of the grouped effect device (decoration device 620) will be described.
図49は、本発明の第1の実施の形態における信頼度報知装置15を構成する装飾装置620と、信頼度報知装置15を制御する装飾制御装置610のI2CI/Oエクスパンダ615との接続例を示す図であり、8セット分のLEDを2つのI2CI/Oエクスパンダ615によって制御する構成を示す図である。 FIG. 49 shows a decoration device 620 constituting the reliability notification device 15 according to the first embodiment of the present invention and an I 2 CI / O expander 615 of the decoration control device 610 that controls the reliability notification device 15. It is a figure which shows an example of a connection, and is a figure which shows the structure which controls LED for 8 sets by the two I2CI / O expanders 615. FIG.
装飾装置620は一例としてLEDによって構成されているとし、赤(R)、緑(G)、青(B)の3色のLEDを1セットとして制御することによって、さまざまな色で発光することを可能とする。例えば、赤、緑、青のすべてのLEDを発色させると、白色に発光させることができる。   It is assumed that the decoration device 620 is configured by an LED as an example. By controlling the three colors of red (R), green (G), and blue (B) as one set, it is possible to emit light in various colors. Make it possible. For example, when all red, green, and blue LEDs are colored, white light can be emitted.
そして、本発明の第1の実施の形態では、1つのI2CI/Oエクスパンダ615は、16個のポート(PORT0〜15)に対応するLEDを制御することが可能であるため、3色のLEDのセットを5セットまで接続することが可能である。 In the first embodiment of the present invention, one I 2 CI / O expander 615 can control the LEDs corresponding to the 16 ports (PORT 0 to 15), so that there are three colors. Up to 5 sets of LEDs can be connected.
しかし、より興趣を高める演出を行うために、16個を超えるポートにLED(演出装置)を接続する場合が考えられる。図49では、5セット以上(8セット)のLEDを、2つのI2CI/Oエクスパンダ615にまたがって接続して制御する構成について説明する。 However, in order to produce an effect that further enhances interest, there may be a case where an LED (production device) is connected to more than 16 ports. FIG. 49 illustrates a configuration in which five or more sets (eight sets) of LEDs are connected and controlled across two I 2 CI / O expanders 615.
前述のように、I2CI/Oエクスパンダ615には16のポート(PORT0〜15)が備えられているため、3色のLEDのセットを5セットまで接続することが可能である。しかしながら、8セットのLEDを1つのグループとして演出が行われる場合には、少なくとも2つのI2CI/Oエクスパンダ615を必要とする。 As described above, since the I 2 CI / O expander 615 includes 16 ports (PORT 0 to 15), it is possible to connect up to 5 sets of three color LEDs. However, when the presentation is performed with eight sets of LEDs as one group, at least two I 2 CI / O expanders 615 are required.
そこで、図49に示す構成では、一方のI2CI/Oエクスパンダ615は、各セットの赤及び緑のLEDを制御し、他方のI2CI/Oエクスパンダ615(615b)は、各セットの青のLEDを制御するように構成している。そして、これらの2つのI2CI/Oエクスパンダ615を同じグループとして制御し、図50にて後述するように、演出制御装置550から出力されたストップコンディションを受け付けてから演出制御を同時に実行することによって、複数のI2CI/Oエクスパンダ615によって制御されるLEDによる演出を違和感なく行うことが可能となるのである。 Therefore, in the configuration shown in FIG. 49, one I 2 CI / O expander 615 controls the red and green LEDs in each set, and the other I 2 CI / O expander 615 (615b) The blue LED is controlled. Then, these two I 2 CI / O expanders 615 are controlled as the same group, and, as will be described later with reference to FIG. 50, the effect control is executed simultaneously after receiving the stop condition output from the effect control device 550. As a result, it is possible to produce an effect by the LEDs controlled by the plurality of I 2 CI / O expanders 615 without a sense of incongruity.
図50は、本発明の第1の実施の形態における装飾制御装置610がデータを受信し、演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点で受信したデータを反映させる場合について説明する図である。   FIG. 50 is a diagram illustrating the timing at which the decoration control device 610 receives data and controls the effect device according to the first embodiment of the present invention, and reflects the data received at the time when the stop condition is output. It is a figure explaining about.
本図において、まず最初に、演出制御装置550からスタートコンディションを出力し、次に、演出制御装置550から複数のI2CI/Oエクスパンダ615に演出制御データを順次出力し、最後に、演出制御装置550からストップコンディションを出力する状態を示している。説明の都合上、装飾制御装置610のI2CI/Oエクスパンダ615は5個設けられているものとし、それぞれを第1I2CI/Oエクスパンダ〜第5I2CI/Oエクスパンダとする。 In this figure, first, the start condition is output from the effect control device 550, then the effect control data is sequentially output from the effect control device 550 to the plurality of I 2 CI / O expanders 615, and finally, the effect is displayed. A state in which a stop condition is output from the control device 550 is shown. For convenience of explanation, it is assumed that five I 2 CI / O expanders 615 of the decoration control device 610 are provided, and each of them is a first I 2 CI / O expander to a fifth I 2 CI / O expander.
ここで、図中で「data1」となっているものは、演出制御装置550から第1I2CI/Oエクスパンダに送信される演出制御データを示し、以下、「data2」〜「data5」は、演出制御装置550から、第2I2CI/Oエクスパンダ〜第5I2CI/Oエクスパンダの各々へ送信される演出制御データを示す。 Here, “data1” in the figure indicates the effect control data transmitted from the effect control device 550 to the first I 2 CI / O expander. Hereinafter, “data2” to “data5” The effect control data transmitted from the effect control device 550 to each of the second I 2 CI / O expander to the fifth I 2 CI / O expander is shown.
また、図中で「演出装置(1)」となっているものは、第1I2CI/OエクスパンダのI/Oポートに接続されているLED等を示し、以下、「演出装置(2)」〜「演出装置(5)」は、第2I2CI/Oエクスパンダ〜第5I2CI/OエクスパンダのI/Oポートに接続されているLED等に、それぞれが対応する。 In the figure, “Production device (1)” indicates an LED connected to the I / O port of the first I 2 CI / O expander. "-" effect device (5) "is the first 2I 2 CI / O expander, second 5I 2 CI / O Aix LED is connected to the expander of the I / O ports, etc., respectively correspond.
なお、演出制御装置550から、第1I2CI/Oエクスパンダ〜第5I2CI/Oエクスパンダの各々へ演出制御データを送信する際には、I2CI/Oエクスパンダの選択を切り替えるタイミングで、演出制御装置550からI2CI/Oエクスパンダにスタートコンディション(リスタートコンディションとして機能する)を出力している。但し、最初に演出制御装置550がスタートコンディションを出力してから、第1I2CI/Oエクスパンダ〜第5I2CI/Oエクスパンダの全てに演出制御データを送信するまでの間(図中にTで示した期間)はストップコンディションを出力せず、この期間Tの経過後にストップコンディションを出力している。 Incidentally, the effect control device 550, when transmitting the performance control data to the 1I 2 CI / O expander, second 5I 2 CI / O expander Each of timing for switching the selection of the I 2 CI / O expander Thus, a start condition (functioning as a restart condition) is output from the effect control device 550 to the I 2 CI / O expander. However, the period from when the effect control device 550 first outputs the start condition to when the effect control data is transmitted to all of the first I 2 CI / O expander to the fifth I 2 CI / O expander (in the figure). During the period indicated by T), the stop condition is not output, and the stop condition is output after the elapse of the period T.
本発明の第1の実施の形態では、接続線SDAからシリアルに演出制御データが送信されるため、各I2CI/Oエクスパンダ毎に、演出制御データが到達するタイミングに時間差が生じる。各I2CI/Oエクスパンダは、演出制御装置550から演出制御データを受け入れた時点では、バスコントローラ634(図18)に内蔵された図示しないバッファに受信した演出制御データを一次的に確保しているに過ぎない。 In the first embodiment of the present invention, the effect control data is serially transmitted from the connection line SDA, so that there is a time difference in the timing at which the effect control data arrives for each I 2 CI / O expander. Each I 2 CI / O expander temporarily secures the received effect control data in a buffer (not shown) built in the bus controller 634 (FIG. 18) when receiving the effect control data from the effect control device 550. It ’s just that.
ここで、各I2CI/Oエクスパンダが、単独で演出制御データの受信と同時にLEDの発光態様を変更してしまうような処理を行った場合を想定する。LEDの発光態様の変化に時間差を生じるため、違和感のある演出が行われる恐れがある。 Here, it is assumed that each I 2 CI / O expander independently performs a process that changes the LED light emission mode simultaneously with the reception of the effect control data. Since a time difference is caused in the change in the light emission mode of the LED, there is a possibility that an uncomfortable effect may be performed.
例えば、前述の図49のように、赤(R)、緑(G)、青(B)のLEDが、複数のI2CI/Oエクスパンダにまたがって接続されているような場合には、遊技者に誤解をあたえるような色彩でLEDが発光する可能性がある。(特定の発光体が赤く光れば大当たりが確定する仕様の遊技機にて、大当たりが発生しないときに、発光体内の赤色LEDと青色LEDとを同時に点灯して発光体を紫色で発光させるような制御を行うような場合を想定する。この場合、赤色LEDが青色LEDよりも先に光ってしまうことで、遊技者が大当たりするものと誤解し、遊技店と遊技者の間でトラブルになる。)
そこで、本発明の第1の実施の形態では、演出制御装置550からストップコンディションを受信した時点で、バッファ内の演出制御データを出力設定レジスタ635に上書きし、この出力設定レジスタ636の記憶内容を出力コントローラ636によってドライバ637に反映させ、当該I2CI/Oエクスパンダに接続されているLEDの発光態様を変化させる処理を行っている。
For example, as shown in FIG. 49, when red (R), green (G), and blue (B) LEDs are connected across a plurality of I 2 CI / O expanders, There is a possibility that the LED emits light in a color that misleads the player. (In a game machine in which the jackpot is determined if a specific light emitter shines red, when the big jackpot does not occur, the red LED and the blue LED in the light emitter are turned on simultaneously so that the light emitter emits purple light. In this case, since the red LED shines before the blue LED, it is misunderstood that the player is a big hit, causing trouble between the game store and the player. .)
Therefore, in the first embodiment of the present invention, when the stop condition is received from the effect control device 550, the effect control data in the buffer is overwritten in the output setting register 635, and the storage contents of the output setting register 636 are stored. The output controller 636 reflects it in the driver 637 and changes the light emission mode of the LED connected to the I 2 CI / O expander.
そのため、図50に示すように、ストップコンディション出力時に、各I2CI/Oエクスパンダが受信した演出制御データを各演出装置の出力態様に同時に反映させることが可能となり、違和感のない演出を行うことが可能となる。 Therefore, as shown in FIG. 50, when the stop condition is output, the effect control data received by each I 2 CI / O expander can be simultaneously reflected in the output mode of each effect device, and an effect without a sense of incongruity is performed. It becomes possible.
なお、本実施の形態では、I2CI/Oエクスパンダが受信した演出制御データを各演出装置の出力態様に反映させるタイミングを、更新指令信号として例示したストップコンディションの受信時としているが、他の更新指令信号を用いても構わない。ストップコンディションのように演出制御データの最後に送信されるものに限られず、演出制御データの送信の途中で送信されるものであっても、接続線SDA及びSCLの信号変化によって表現できる更新指令信号であれば、適用可能である。 In the present embodiment, the timing at which the effect control data received by the I 2 CI / O expander is reflected in the output mode of each effect device is the time when the stop condition exemplified as the update command signal is received. The update command signal may be used. An update command signal that can be expressed by a signal change of the connection lines SDA and SCL even if it is transmitted in the middle of the transmission of the production control data, not limited to the one transmitted at the end of the production control data as in the stop condition If so, it is applicable.
なお、本発明の第1の実施の形態では、各I2CI/Oエクスパンダ615は、マスタICから演出制御データを正しく受信したとき(ACKをマスタICに返答したとき)に限り、その後のストップコンディションの受信時に、受信していた演出制御データを各演出装置の出力態様に反映させるようになっている。そのため、マスタICから演出制御データを正しく受信できなかった状態(NACKをマスタICに返答した状態)のままで、その後にストップコンディションを受信しても、各演出装置の出力態様に反映されないために、演出装置の発光状態は変化しない。 Note that in the first embodiment of the present invention, each I 2 CI / O expander 615 only receives the production control data from the master IC (when ACK is returned to the master IC), and thereafter When the stop condition is received, the received effect control data is reflected in the output mode of each effect device. Therefore, even if the stop condition is received afterward in the state where the effect control data cannot be correctly received from the master IC (the state where NACK is returned to the master IC), it is not reflected in the output mode of each effect device. The light emission state of the effect device does not change.
本発明の第1の実施の形態によれば、演出制御装置550によって、複数の装飾制御装置610を個別に選択して各装飾制御装置610毎に異なるデータを送信したい場合でも、複数の装飾制御装置610を同時に選択して各装飾制御装置610に同一内容のデータを送信したい場合でも、必要に応じて対処することが可能となるので、一本のデータ線を用いたデータ送信形態を多様化することができる。   According to the first embodiment of the present invention, even when the effect control device 550 individually selects a plurality of decoration control devices 610 and transmits different data for each decoration control device 610, the plurality of decoration controls. Even if the device 610 is selected at the same time and it is desired to transmit the same content data to each decoration control device 610, it is possible to cope with it as necessary, so that the data transmission form using one data line is diversified. can do.
特に、初期化指示データ送信時には各装飾制御装置610に同時にデータを送信することによって高速な処理が行うことが可能となる。また、演出制御データの送信時には、各装飾制御装置610に個別にデータを伝送することができるため、きめ細やかな制御を行うことが可能となる。   In particular, at the time of initialization instruction data transmission, it is possible to perform high-speed processing by transmitting data to each decoration control device 610 simultaneously. In addition, since the data can be individually transmitted to each decoration control device 610 at the time of transmitting the effect control data, fine control can be performed.
さらに、装飾制御装置610のI2CI/Oエクスパンダ615に設定されたYビットの個別アドレス(図19のA0〜A3により設定された4ビットのアドレス)よりも長い、Xビットのアドレス(図22に示す8ビットのスレーブアドレス)を用いて、I2CI/Oエクスパンダ615を特定する構成とすることで、アドレス値の拡張性を高めることが可能となる。 Furthermore, an X-bit address (see FIG. 19) that is longer than the Y-bit individual address (the 4-bit address set by A0 to A3 in FIG. 19) set in the I 2 CI / O expander 615 of the decoration control device 610. The I 2 CI / O expander 615 is specified using the 8-bit slave address shown in FIG.
また、演出制御装置550から装飾制御装置610にデータを送信すると、装飾制御装置610から演出制御装置550へ返答信号が送信されるため、データ送信が行われたか否かを確認することが可能となり、誤作動を防止できる。   Further, when data is transmitted from the effect control device 550 to the decoration control device 610, a response signal is transmitted from the decoration control device 610 to the effect control device 550, so that it is possible to confirm whether or not data transmission has been performed. Can prevent malfunction.
特に、本発明の第1の実施の形態によれば、演出制御装置550は装飾制御装置610へ一本のデータ線(接続線SDA)を介してデータを送信し、装飾制御装置610から演出制御装置550へも同じデータ線を介して返答信号が送信されるので、基板間の配線を少なくすることができる。   In particular, according to the first embodiment of the present invention, the effect control device 550 transmits data to the decoration control device 610 via one data line (connection line SDA), and the effect control device 610 controls the effect control. Since the response signal is also transmitted to the device 550 through the same data line, the wiring between the substrates can be reduced.
さらに、本発明の第1の実施の形態によれば、演出制御装置550から装飾制御装置610へデータを送信した直後に、装飾制御装置610から演出制御装置550へ返答信号を送信するので、高速なデータ通信が可能となる。   Furthermore, according to the first embodiment of the present invention, the response signal is transmitted from the decoration control device 610 to the effect control device 550 immediately after the data is transmitted from the effect control device 550 to the decoration control device 610. Data communication is possible.
また、演出制御装置550のマスタICに汎用マスタICを利用する場合であっても、マスタICが誤って他のマスタICからの命令を待機する状態へ移行してしまうことを防止することができる。   Further, even when a general-purpose master IC is used as the master IC of the effect control device 550, it is possible to prevent the master IC from erroneously shifting to a state of waiting for a command from another master IC. .
特に、演出制御装置550から装飾制御装置610にアドレスを指定してデータを送信する場合に、ノイズ等の発生によりデータ線上のレベルが異常を示した場合であっても、演出制御装置550の汎用マスタICが誤って他のマスタICからの命令を待機する状態へ移行してしまうことを防止することができる。   In particular, when data is transmitted by designating an address from the effect control device 550 to the decoration control device 610, even if the level on the data line indicates an abnormality due to the occurrence of noise or the like, the general purpose of the effect control device 550 It is possible to prevent the master IC from erroneously shifting to a state of waiting for a command from another master IC.
また、演出制御装置550は、所定の時間毎に各装飾制御装置610を順次指定して、指定された装飾制御装置610が演出装置を動作させるように制御することによって、検査を容易に行うことが可能となる。   In addition, the production control device 550 specifies each decoration control device 610 sequentially every predetermined time, and performs the inspection easily by controlling the designated decoration control device 610 to operate the production device. Is possible.
一方で、本発明の第1の実施の形態によれば、装飾制御装置610によって取り込まれたデータを、演出装置の出力態様として反映させるタイミングが、SCL線とSDA線の信号レベル変化によって制御される更新指令信号(例えば、ストップコンディション)により決定されるので、従来のLAT信号のような信号が不要となる。そのため、LAT信号を送信するための配線が不要になり、配線をより簡素化することが可能となる。   On the other hand, according to the first embodiment of the present invention, the timing at which the data captured by the decoration control device 610 is reflected as the output mode of the effect device is controlled by the signal level change of the SCL line and the SDA line. Thus, a signal such as a conventional LAT signal is not necessary because it is determined by an update command signal (for example, a stop condition). This eliminates the need for wiring for transmitting the LAT signal, and makes it possible to simplify the wiring.
また、複数の装飾制御装置610に対して、個別の演出制御データを同一の信号線を用いて送信できる上に、演出装置の出力態様を同時に更新することができる。   In addition, individual effect control data can be transmitted to the plurality of decoration control devices 610 using the same signal line, and the output mode of the effect device can be updated simultaneously.
特に、更新指令信号をストップコンディションとすることで、データ送信の終了と同時に、演出装置の出力態様として反映させるタイミングを指定することができるので、データが簡素化される。   In particular, when the update command signal is set to the stop condition, the timing to be reflected as the output mode of the effect device can be specified at the same time as the end of the data transmission, thereby simplifying the data.
また、演出装置に、互いに異なる色彩を有する発光素子が備えられた発光体が沢山あった場合でも、装飾制御装置610のI2CI/Oエクスパンダ615を複数個使用して制御するので、I2CI/Oエクスパンダの1個当たりの出力数の制限(最大16ポート等)に制約されることなく、信号線の接続を行うことができる。 Further, even when the effect device includes a large number of illuminants provided with light emitting elements having different colors, control is performed using a plurality of I 2 CI / O expanders 615 of the decoration control device 610. 2 Signal lines can be connected without being restricted by the limit on the number of outputs per CI / O expander (up to 16 ports or the like).
このとき、異なるI2CI/Oエクスパンダであっても、同時に発光素子の更新を行うことが可能となるため、違和感の無い色彩を表現することができる。 At this time, even if different I 2 CI / O expanders are used, it is possible to update the light emitting elements at the same time, so that it is possible to express a color without a sense of incongruity.
また、報知装置(信頼度報知装置15)を制御する複数の装飾制御装置610に演出制御データを送信する場合には、一部の装飾制御装置610へのデータ送信に成功しただけでは更新指令信号を出力せずに、報知装置を制御する全ての装飾制御装置610から正常に演出制御情報が受信された旨の通知を受信してから更新指令信号を出力することによって、報知装置にて異常な色彩が表示されないように制御することが可能となり、遊技者を混乱させるような表示を行うことを防ぐことができる。   Further, in the case where the effect control data is transmitted to a plurality of decoration control devices 610 that control the notification device (reliability notification device 15), an update command signal is obtained only by successful data transmission to some decoration control devices 610. Without receiving a notification that the effect control information has been normally received from all the decoration control devices 610 that control the notification device, and outputting an update command signal, the notification device is abnormal. It is possible to control so that the color is not displayed, and it is possible to prevent display that causes confusion for the player.
また、演出制御装置550が演出制御データの送信に失敗した場合であっても、報知装置を制御する装飾制御装置610はエラー発生時に出力態様を更新しないように制御することによって、正確な表示を行うことが可能となる。この場合、報知装置を制御する装飾制御装置610は単一のI2CI/Oエクスパンダ615によって制御されるので、確実に報知装置に発光状態が更新される。 Even if the effect control device 550 fails to transmit the effect control data, the decoration control device 610 that controls the notification device performs an accurate display by controlling the output mode not to be updated when an error occurs. Can be done. In this case, since the decoration control device 610 that controls the notification device is controlled by the single I 2 CI / O expander 615, the light emission state is reliably updated in the notification device.
一方で、本発明の第1の実施の形態によれば、分岐型の装飾制御装置610によって、複数の配線基板(装飾制御装置610)にデータ線を分岐して接続可能な構成となっているため、従来技術のシフトレジスタのように、配線基板間をデータ線でデイジーチェーン接続する必要が無く、配線を簡素化することができる。そのため、下流の装飾制御装置610でさらにデータ線を分岐して接続することが可能となり、演出制御装置550(グループ統括手段)から装飾制御装置610のI2CI/Oエクスパンダ615までの信号線の長さが全体的に短くすることが可能となり、データ送信エラーが起こりにくい通信環境を実現できる。 On the other hand, according to the first embodiment of the present invention, the branch type decoration control device 610 is configured to branch and connect data lines to a plurality of wiring boards (decoration control device 610). Therefore, unlike the conventional shift register, there is no need to daisy chain the wiring boards with the data lines, and the wiring can be simplified. Therefore, it is possible to further branch and connect data lines at the decoration control device 610 on the downstream side, and the signal lines from the production control device 550 (group control unit) to the I 2 CI / O expander 615 of the decoration control device 610. Therefore, it is possible to reduce the overall length of the network and realize a communication environment in which data transmission errors are unlikely to occur.
また、本発明の第1の実施の形態では、第1マスタIC570a(第1の信号レベル制御手段)が遊技盤10に備えられた演出装置を制御し、第2マスタIC570b(第2の信号レベル制御手段)が前面枠3に備えられた演出装置を制御するように構成されている。このように、遊技盤10に備えられた演出装置と前面枠3に備えられた演出装置とを別のグループとすることによって、前面枠3や遊技盤10を開発する際には、装飾制御装置610の上限数を開発対象の各グループに限定して考慮すればよいので、構成毎に並行して機器の開発を行うなど開発の効率化を図ることができる。   In the first embodiment of the present invention, the first master IC 570a (first signal level control means) controls the effect device provided in the game board 10, and the second master IC 570b (second signal level). Control means) is configured to control the effect device provided in the front frame 3. Thus, when developing the front frame 3 and the game board 10 by making the effect device provided in the game board 10 and the effect device provided in the front frame 3 into different groups, the decoration control device. Since it is only necessary to consider the upper limit number of 610 limited to each group to be developed, it is possible to improve development efficiency, for example, by developing devices in parallel for each configuration.
さらに、本発明の第1の実施の形態によれば、CPU551によってマスタICが選択され、選択されたマスタICに接続される複数の装飾制御装置610(I2CI/Oエクスパンダ615)が、まとめて初期化されるので、装飾制御装置610を1つ1つ選択して初期化するような方法と比較すると、高速な初期化処理を行うことができる。 Furthermore, according to the first embodiment of the present invention, the master IC is selected by the CPU 551, and the plurality of decoration control devices 610 (I 2 CI / O expander 615) connected to the selected master IC are Since the initialization is performed collectively, a high-speed initialization process can be performed as compared with a method of selecting and initializing the decoration control devices 610 one by one.
このとき、選択されたマスタICに接続される装飾制御装置610だけを初期化して、選択されない他のマスタICに接続される装飾制御装置610を初期化しないような制御が可能となる。   At this time, it is possible to perform control such that only the decoration control device 610 connected to the selected master IC is initialized and the decoration control device 610 connected to another master IC that is not selected is not initialized.
そのため、遊技機に備えた全ての装飾制御装置610のうち、必要最小限の範囲に属する装飾制御装置610だけを初期化することができるので、装飾制御装置610の初期化が行われて演出装置200の動作が中断する頻度を、低下させることができる。   Therefore, since only the decoration control device 610 belonging to the minimum necessary range can be initialized among all the decoration control devices 610 provided in the gaming machine, the decoration control device 610 is initialized and the effect device. The frequency at which the operation of 200 is interrupted can be reduced.
また、本発明の第1の実施の形態によれば、すべてのマスタICをリセットしようとする場合にはハードリセットを行う構成となっているため、各マスタICを1個ずつソフトリセットする場合と比較して、高速に初期化を行うことが可能となる。   Further, according to the first embodiment of the present invention, when all the master ICs are to be reset, a hard reset is performed. Therefore, each master IC is soft reset one by one. In comparison, initialization can be performed at high speed.
一方、一部のマスタICをリセットしようとする場合には、データバスを経由するソフトリセットによって初期化を実行するため、すべてのマスタICの初期化信号入力端子に個別に信号入力するような複雑な回路を必要とせずに、1つのポートを備えていればよい。すなわち、起動時に毎回必ず実行されるすべてのマスタICのリセットは高速で行うことが可能となり、非常時にのみ実行される一部のみのマスタICのリセットは、簡素化された回路で実行可能となるため、特に、マスタICの数が多い構成の場合に有効となる。   On the other hand, when a part of the master ICs is to be reset, the initialization is executed by a soft reset via the data bus. Therefore, it is complicated to input signals individually to the initialization signal input terminals of all the master ICs. It is sufficient to provide one port without requiring a simple circuit. In other words, all master ICs that are always executed at the time of startup can be reset at high speed, and only a part of master ICs that are executed only in an emergency can be reset with a simplified circuit. Therefore, this is particularly effective in a configuration with a large number of master ICs.
また、本発明の第1の実施の形態によれば、マスタICによる処理がそれぞれ並列して動作するため、高速な処理が可能となる。さらに、画面更新のタイミングと同期させて演出装置の演出態様が更新するように制御されるため、画面表示と調和のとれた発光の演出が可能となる。   Further, according to the first embodiment of the present invention, since the processes by the master IC operate in parallel, high-speed processing is possible. Further, since the effect mode of the effect device is controlled to be synchronized with the screen update timing, the effect of light emission in harmony with the screen display becomes possible.
(第2の実施の形態)
本発明の第1の実施の形態では、装飾制御装置610は自身が制御される1個のマスタICにのみに接続(シングルマスタ方式で構成)されていたが、将来的には、一つの装飾制御装置610に複数のマスタICを接続したネットワーク構成(マルチマスタ方式の構成)も考えられる。
(Second Embodiment)
In the first embodiment of the present invention, the decoration control device 610 is connected to only one master IC that is controlled by itself (configured by a single master system). A network configuration (multi-master configuration) in which a plurality of master ICs are connected to the control device 610 is also conceivable.
このようなネットワーク構成においては、複数のマスタICのうちの1つだけにバスの送信権を獲得させ、送信権を獲得したマスタICによって他のICにデータを送信するような方式となり、状態に応じて送信権を他のマスタICに移行する処理なども必要となってくる。また、送信権を獲得したマスタICから、送信権を獲得しないマスタICへデータ送信を行うことなども想定されるので、マスタIC自身にも前述のスレーブアドレス(図23)と同等のアドレスを設定しておくことが必要となる。   In such a network configuration, only one of the plurality of master ICs acquires the bus transmission right, and the master IC that has acquired the transmission right transmits data to other ICs. Accordingly, processing for transferring the transmission right to another master IC is required. In addition, since it is assumed that data is transmitted from the master IC that has acquired the transmission right to the master IC that does not acquire the transmission right, an address equivalent to the slave address (FIG. 23) is also set in the master IC itself. It is necessary to keep it.
故に、マルチマスタ方式のネットワークでも使用できるような汎用性の高いマスタIC(以下、汎用マスタICという)を開発する場合には、汎用マスタIC自身にもスレーブアドレスを設定できる機能を有することになる。そして、汎用マスタICは、自身に設定されたスレーブアドレスへのデータ送信を目的とするデータを受信した場合には、以降、当該マスタIC自身がスレーブとして機能するように構成されることになる。   Therefore, when developing a highly versatile master IC that can be used in a multi-master network (hereinafter referred to as a general-purpose master IC), the general-purpose master IC itself has a function capable of setting a slave address. . When the general-purpose master IC receives data intended for data transmission to the slave address set in itself, the master IC itself is configured to function as a slave thereafter.
以下、第2の実施の形態として、このような汎用マスタICを遊技機に使用した場合に発生する不具合を回避するための実施形態を開示する。   Hereinafter, as a second embodiment, an embodiment for avoiding a problem that occurs when such a general-purpose master IC is used in a gaming machine will be disclosed.
ただし、汎用マスタIC自身にはマルチマスタ方式に対応するための機能を有しているが、開示するネットワーク構成は第1の実施の形態同様にシングルマスタの構成である。そのため、以降の実施の形態の説明では、第1の実施の形態と共通する構成及び処理については、同一の符号を付与して説明を省略する。   However, although the general-purpose master IC itself has a function for supporting the multi-master system, the disclosed network configuration is a single-master configuration as in the first embodiment. Therefore, in the following description of the embodiment, the same reference numerals are given to the configuration and processing common to the first embodiment, and the description is omitted.
図51は、本発明の第2の実施の形態のマスタIC(汎用マスタIC)が、CPU551からの指令を待機している状態にて、接続線SCL及びSDAにて、スタートコンディションを検出した場合に実行する処理の手順を示すフローチャートである。   FIG. 51 shows a case where the start condition is detected by the connection lines SCL and SDA while the master IC (general-purpose master IC) according to the second embodiment of the present invention waits for a command from the CPU 551. It is a flowchart which shows the procedure of the process performed in FIG.
コントローラ574は、まず、比較バッファをクリアする(4801)。比較バッファとは、他のマスタICから送信されたアドレスを受信し、当該マスタIC自身のスレーブアドレスと比較するために受信したアドレスを一時的に格納するためのバッファである。   The controller 574 first clears the comparison buffer (4801). The comparison buffer is a buffer for receiving an address transmitted from another master IC and temporarily storing the received address for comparison with the slave address of the master IC itself.
次に、コントローラ574は、接続線SCLを作動させながら1ビット目のデータを取り込む(4802)。さらに、取り込まれたデータを比較バッファに取り込む(4803)。そして、8ビットのデータの取り込みが完了したか否かを判定し(4804)、8ビットのデータの送信が完了するまで、他のマスタICから出力される接続線SCLの信号変化に対応させながら、ビット毎に順次データを取り込む(4805)。   Next, the controller 574 takes in the data of the first bit while operating the connection line SCL (4802). Further, the fetched data is fetched into the comparison buffer (4803). Then, it is determined whether or not the 8-bit data has been captured (4804), and the transmission of the 8-bit data is completed in response to the signal change of the connection line SCL output from another master IC. The data is sequentially fetched for each bit (4805).
コントローラ574は、8ビット分のデータの取り込みが完了すると、比較バッファに取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレスとを照合する(4806)。そして、比較バッファに取り込まれた値と自身のアドレスとが一致するか否かを判定し(4807)、一致しない場合には(4807の結果が「N」)、送信元にNACKを出力するために接続線SDAをHレベルに設定する(4808)。   When the capture of the 8-bit data is completed, the controller 574 collates the value captured in the comparison buffer with its own slave address stored in the self address setting REG 583 (4806). Then, it is determined whether or not the value captured in the comparison buffer matches its own address (4807). If the address does not match (4807 result is “N”), NACK is output to the transmission source. The connection line SDA is set to H level (4808).
一方、コントローラ574は、比較バッファに取り込まれた値と自身のアドレスとが一致する場合には(4807の結果が「Y」)、送信元にACKを出力するために接続線SDAをLレベルに設定する(4809)。さらに、受信したデータの8ビット目の値に基づいて、読み出し要求か否かを判定する(4810)。受信した8ビットのデータの8ビット目の値が“1”の場合は読み出し要求となり、“0”の場合は書き込み要求となる。   On the other hand, when the value fetched in the comparison buffer matches its own address (the result of 4807 is “Y”), the controller 574 sets the connection line SDA to L level in order to output ACK to the transmission source. Set (4809). Further, based on the value of the eighth bit of the received data, it is determined whether or not it is a read request (4810). When the value of the 8th bit of the received 8-bit data is “1”, it becomes a read request, and when it is “0”, it becomes a write request.
コントローラ574は、読み出し要求の場合には(4810の結果が「Y」)、ステータスREG582にステータスコード“B0H”を設定する。一方、書き込み要求の場合には(4810の結果が「N」)、ステータスREG582にステータスコード“68H”を設定する。その後、本処理を中断し、演出制御装置550のCPU551に割込みを発生させる。   In the case of a read request (the result of 4810 is “Y”), the controller 574 sets the status code “B0H” in the status REG582. On the other hand, in the case of a write request (the result of 4810 is “N”), the status code “68H” is set in the status REG582. Thereafter, this process is interrupted, and an interrupt is generated in the CPU 551 of the effect control device 550.
図52は、本発明の第2の実施の形態のアドレス認識処理の手順を示すフローチャートである。第1の実施形態では、図45のステップS4516のアドレス認識処理を実行する際には、図46のアドレス認識処理が呼び出されるが、第2の実施形態の汎用マスタICは、図45のステップS4516のアドレス認識処理を実行する際に、図46の代わりに当該図52のアドレス認識処理が呼び出されるようになっている。   FIG. 52 is a flowchart illustrating a procedure of address recognition processing according to the second embodiment of this invention. In the first embodiment, when the address recognition process in step S4516 in FIG. 45 is executed, the address recognition process in FIG. 46 is called, but the general-purpose master IC in the second embodiment performs step S4516 in FIG. When executing the address recognition process of FIG. 52, the address recognition process of FIG. 52 is called instead of FIG.
コントローラ574は、まず、受信したアドレスを一時的に格納する比較バッファをクリアする(4901)。   First, the controller 574 clears the comparison buffer that temporarily stores the received address (4901).
続いて、コントローラ574は、装飾制御装置610(スレーブ)に対してアドレスを出力するために、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4902)。接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。そして、接続線SCLを作動させながら1ビット目のデータを出力する(4903)。   Subsequently, in order to output an address to the decoration control device 610 (slave), the controller 574 confirms the transmission possible state by confirming whether the signal level of the connection line SDA is set to HIGH (4902). ). If the signal level of the connection line SDA is not set to HIGH, it waits until it is set to HIGH. Then, the first bit data is output while operating the connection line SCL (4903).
さらに、コントローラ574は、接続線SDAから信号レベルを取得し(4904)、比較バッファに取り込む(4905)。そして、取り込まれたデータと出力したデータとを比較し(4906)、一致するか否かを判定する(4907)。   Further, the controller 574 acquires the signal level from the connection line SDA (4904) and loads it into the comparison buffer (4905). Then, the fetched data and the output data are compared (4906), and it is determined whether or not they match (4907).
コントローラ574は、取り込まれたデータと出力したデータとが一致する場合には(4907の結果が「Y」)、8ビット分のデータを出力したか否かを判定する(4908)。   If the fetched data matches the output data (the result of 4907 is “Y”), the controller 574 determines whether or not 8-bit data has been output (4908).
コントローラ574は、8ビット分のデータの出力が完了していない場合には(4908の結果が「N」)、接続線SCLを作動させながら1ビット目のデータを出力する(4909)。さらに、ステップ4905以降の処理を実行する。   If the output of 8-bit data has not been completed (the result of 4908 is “N”), the controller 574 outputs the first bit data while operating the connection line SCL (4909). Further, the processing after step 4905 is executed.
コントローラ574は、8ビット分のデータの出力が完了した場合には(4908の結果が「Y」)、スレーブから送信された返答信号を取り込む(4910)。さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4911)。返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4911の結果が「N」)、アドレスを認識できなかったことを示す“20h”をステータスコードとしてステータスREG582に設定する(4912)。   When the output of data of 8 bits is completed (the result of 4908 is “Y”), the controller 574 takes in a response signal transmitted from the slave (4910). Further, it is determined whether or not the content of the fetched response signal is “ACK” (4911). If the content of the response signal is not “ACK”, that is, if it is “NACK” indicating that data could not be received (result of 4911 is “N”), this indicates that the address could not be recognized. “20h” is set in the status REG 582 as a status code (4912).
一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4911の結果が「Y」)、アドレスを認識できたことを示す“18h”をステータスコードとしてステータスREG582に設定する(4913)。さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4914)。バイトモードの場合には(4914の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。   On the other hand, when the content of the fetched response signal is “ACK” (the result of 4911 is “Y”), the controller 574 sets “18h” indicating that the address has been recognized as the status code and the status REG 582. (4913). Further, it is determined whether or not the data transmission mode is the byte mode by determining whether or not the MODE value of the command REG 581 is “0” (4914). In the byte mode (the result of 4914 is “Y”), since the transmission of data of 1 byte (8 bits) is completed, this process ends and the process returns to the caller process.
コントローラ574は、データ送信モードがバイトモードでない場合には(4914の結果が「N」)、残りのデータをすべて送信するまで(4915)、バイト単位データ送信処理を実行する(4916)。バイト単位データ送信処理の詳細については、第1の実施の形態において図47にて説明したとおりである。   When the data transmission mode is not the byte mode (the result of 4914 is “N”), the controller 574 executes the byte unit data transmission process (4916) until all the remaining data is transmitted (4915). The details of the byte-unit data transmission processing are as described in FIG. 47 in the first embodiment.
一方、取り込まれたデータと出力したデータとが一致しなかった場合には(4907の結果が「N」)、8ビット分のデータを取り込んだか否かを判定する(4917)。8ビット分のデータが取り込まれていない場合には(4917の結果が「N」)、8ビットのデータの送信が完了するまで、他のマスタICから出力される接続線SCLの信号変化に対応させながら、ビット毎に順次データを取得し(4918)、取り込まれたデータを比較バッファに取り込む(4919)。   On the other hand, if the fetched data and the output data do not match (result of 4907 is “N”), it is determined whether or not 8-bit data has been fetched (4917). If 8-bit data has not been captured (the result of 4917 is “N”), it corresponds to the signal change of the connection line SCL output from another master IC until the transmission of the 8-bit data is completed. Then, data is sequentially acquired for each bit (4918), and the captured data is captured in the comparison buffer (4919).
コントローラ574は、8ビット分のデータの取り込みが完了すると、比較バッファに取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレスとを照合する(4920)。そして、比較バッファに取り込まれた値と自身のスレーブアドレスとが一致するか否かを判定し、一致する場合には送信元にACKを出力するために接続線SDAをLレベルに設定し、一致しない場合には送信元にNACKを出力するために接続線SDAをHレベルに設定する(4921)。   When the capture of the 8-bit data is completed, the controller 574 collates the value captured in the comparison buffer with the slave address stored in the address setting REG 583 (4920). Then, it is determined whether or not the value captured in the comparison buffer matches its own slave address. If there is a match, the connection line SDA is set to L level in order to output ACK to the transmission source. If not, the connection line SDA is set to the H level in order to output NACK to the transmission source (4921).
さらに、コントローラ574は、受信したデータが読み出し要求か否かを判定して、読み出し要求の場合にはステータスREG582にステータスコードとして“B0H”を設定し、書き込み要求の場合にはステータスコードとして“68H”を設定する。前述のように、受信した8ビットのデータの8ビット目の値が“1”の場合は読み出し要求となり、“0”の場合は書き込み要求となる。なお、処理に失敗した場合にはステータスコードとして“38H”を設定する。その後、本処理を終了し、呼び出し元に復帰する。   Further, the controller 574 determines whether or not the received data is a read request. If the request is a read request, the controller 574 sets “B0H” as the status code in the status REG 582, and if the request is a write request, sets “68H” as the status code. "Is set. As described above, when the value of the eighth bit of the received 8-bit data is “1”, a read request is made, and when it is “0”, a write request is made. If the process fails, “38H” is set as the status code. Then, this process is terminated and the process returns to the caller.
このように、本発明の第2の実施の形態では、汎用マスタICがスレーブとして機能することが可能である。このようなマスタICでは、自身アドレス設定REG583に設定されたアドレスと一致するアドレスが指定された演出制御データを受信した場合には、以降、スレーブとして機能するように構成されている。   Thus, in the second embodiment of the present invention, the general-purpose master IC can function as a slave. Such a master IC is configured to function as a slave thereafter when the presentation control data in which an address that matches the address set in the address setting REG 583 is specified is received.
しかしながら、汎用マスタICをシングルマスタ構成のネットワークに用いた場合には、汎用マスタIC自身がスレーブとして機能することが不都合となる場合もある。すなわち、ノイズの影響などによって、汎用マスタIC自身のスレーブアドレスへのデータ送信を要求するような信号が誤って発生すると、汎用マスタICが自身のアドレスとして認識してしまう恐れがある。   However, when the general-purpose master IC is used in a single master network, it may be inconvenient for the general-purpose master IC itself to function as a slave. That is, if a signal requesting data transmission to the slave address of the general-purpose master IC itself is generated by the influence of noise or the like, the general-purpose master IC may be recognized as its own address.
このとき、汎用マスタICは、演出制御データを制御対象のスレーブ(装飾制御装置610)に出力することなく、存在しないはずの他のマスタICから演出制御データが送信されるまで待機する状態に遷移してしまうことになる。あるいは、マスタとして機能する回路が組み込まれているI2CI/Oエクスパンダ615を使用した場合(拡張機能を持ったI2CI/Oエクスパンダを用いることも考えられる)には、例えそのマスタ機能を使用しないモードに設定したとしても、ノイズなどの影響により、予期せぬタイミングでI2CI/Oエクスパンダ615のマスタ機能が作動することもあり得る。このようなことを想定すると、汎用マスタICは、一旦、アドレスを誤認識してしまった場合には、当該汎用マスタICによる演出装置の制御は行われなくなってしまう。 At this time, the general-purpose master IC does not output the effect control data to the controlled slave (decoration control device 610), and transitions to a state of waiting until the effect control data is transmitted from another master IC that should not exist. Will end up. Alternatively, when an I 2 CI / O expander 615 incorporating a circuit that functions as a master is used (an I 2 CI / O expander having an extended function may be used), for example, the master Even if the mode is set not to use the function, the master function of the I 2 CI / O expander 615 may operate at an unexpected timing due to the influence of noise or the like. Assuming such a situation, once the general-purpose master IC misrecognizes the address, the rendering device is no longer controlled by the general-purpose master IC.
図53は、本発明の第2の実施の形態で使用される汎用マスタICが複数個接続されたネットワーク(マルチマスタ環境での使用)において、複数の汎用マスタICが、同時にデータ線(SDA線)上へ送信先のアドレスを指定するデータを出力したために、バス上で衝突が発生した様子を示す図である。   FIG. 53 shows a network in which a plurality of general-purpose master ICs used in the second embodiment of the present invention are connected (use in a multi-master environment). FIG. 10 is a diagram illustrating a state in which a collision occurs on the bus because data specifying a destination address is output upward.
このようなネットワーク上に接続された2個の汎用マスタIC(マスタA、マスタBとする)が、同時にデータ線(SDA線)上へデータを出力すると、データ線(SDA線)自体がプルアップされているために、いずれか一方の汎用マスタICの信号レベルがLOWレベルであれば、バスの信号レベルがLOWレベルに設定される。従って、LOWレベルの出力が、HIGHレベルの出力よりも優先されて、バス上に出力されることになる。   When two general-purpose master ICs (master A and master B) connected on such a network simultaneously output data on the data line (SDA line), the data line (SDA line) itself is pulled up. Therefore, if the signal level of any one of the general-purpose master ICs is LOW level, the signal level of the bus is set to LOW level. Therefore, the LOW level output has priority over the HIGH level output and is output on the bus.
そして、汎用マスタICは、データ線(SDA線)へデータを出力しながら(図52のステップS4909)、データ線(SDA線)の信号レベルを取り込んで(同図のステップS4904)、自身が出力した信号レベルがバス上に反映されているかを確認(同図のステップS4906)することで、他の汎用マスタICからのデータ出力との衝突を監視している。   Then, the general-purpose master IC captures the signal level of the data line (SDA line) while outputting data to the data line (SDA line) (step S4909 in FIG. 52) (step S4904 in FIG. 52), and outputs itself. By checking whether the signal level is reflected on the bus (step S4906 in the figure), the collision with the data output from the other general-purpose master IC is monitored.
このとき、自身が出力した信号レベルがバス上に反映されている場合(同図のステップS4907でYESの判定)には、続けてデータ出力を行う(同図のステップS4909)が、自身が出力した信号レベルがバス上に反映されていない場合(同図のステップS4907でNOの判定)には、他の汎用マスタICに送信権を渡すために、自身からのデータ出力を中止して、バス上のデータを取り込む処理に移行する(同図のステップS4917〜4919)。   At this time, if the signal level output by itself is reflected on the bus (YES in step S4907 in the figure), data is output continuously (step S4909 in the figure). If the signal level is not reflected on the bus (NO in step S4907 in the figure), the data output from itself is stopped to pass the transmission right to another general-purpose master IC, and the bus The processing shifts to processing for fetching the above data (steps S4917 to 4919 in the figure).
図53は、マスタAとマスタBが、同時にデータ線(SDA線)上へ送信先のアドレスを指定するデータを出力している際に、図中に矢印で示すタイミングにて、マスタBが出力したデータとバス上のデータとが相違したために、マスタBがマスタAに送信権を渡している状態を示している。このとき、マスタAはマスタとして機能し、マスタAが出力したアドレスがマスタBに設定されたスレーブアドレスと一致すると、マスタBはスレーブとして機能することになる。   In FIG. 53, when master A and master B are simultaneously outputting data specifying a destination address on the data line (SDA line), master B outputs at the timing indicated by the arrow in the figure. This shows a state where the master B has given the transmission right to the master A because the data on the bus is different from the data on the bus. At this time, the master A functions as a master, and if the address output from the master A matches the slave address set in the master B, the master B functions as a slave.
このように、汎用マスタICは、マスチマスタの環境でも使用できるように機能が拡張されているので、利便性が高いという利点を有する。しかし、その反面、汎用マスタICをシングルマスタの環境で用いると、当該拡張機能が弊害をもたらすことがある。以下に、その例を示す。   As described above, the general-purpose master IC has an advantage of high convenience because the function is expanded so that it can be used even in the environment of a mast master. On the other hand, when the general-purpose master IC is used in a single master environment, the extended function may be harmful. An example is shown below.
図54は、本発明の第2の実施の形態で使用される汎用マスタIC(マスタAとする)が、シングルマスタ方式の環境であるにも拘わらず、データ線(SDA線)上へ送信先のアドレスを指定するデータを出力している最中にノイズが発生したために、前述の拡張機能が誤動作して、当該マスタがスレーブとして機能してしまった状態を示している。   FIG. 54 shows a transmission destination on a data line (SDA line) even though the general-purpose master IC (master A) used in the second embodiment of the present invention is in a single master system environment. This indicates a state in which the above-mentioned extended function malfunctions and the master functions as a slave because noise is generated while data specifying the address is output.
図54に示す状態では、ビット列「1011‥‥」をアドレスとして送信することを意図していたが、ノイズによって、バスのデータ線において、4ビット目が「1」ではなく、「0」と認識されてしまったため、「10101111」となってしまっている。   In the state shown in FIG. 54, the bit string “1011...” Is intended to be transmitted as an address. However, due to noise, the fourth bit is recognized as “0” instead of “1” in the bus data line. As a result, it has become “10101111”.
前述したように、汎用マスタICは、スレーブへのアドレス送信時に、データ線上のアドレス値をビットごとに監視する機能を有している。そして、送信アドレスと異なっている場合には、他のマスタから信号が出力されたものとして以降の出力を中止し、データ線のレベルをHIGHに保持する。なお、保持するといっても、オープンドレイン出力なので、データ線をLOWに変更するI2CI/Oエクスパンダ615があれば、データ線はLOWレベルに設定される。 As described above, the general-purpose master IC has a function of monitoring the address value on the data line for each bit at the time of address transmission to the slave. If it is different from the transmission address, it is assumed that a signal is output from another master, and the subsequent output is stopped, and the level of the data line is held high. Even if it is held, since it is an open drain output, if there is an I 2 CI / O expander 615 that changes the data line to LOW, the data line is set to the LOW level.
このとき、汎用マスタICは、バス上に発生した「10101111」のデータと、自身に設定されたスレーブアドレスとの一致を判定し、一致した場合には、当該汎用マスタICがスレーブとして機能してしまう。   At this time, the general-purpose master IC determines whether the data “10101111” generated on the bus matches the slave address set in itself, and if they match, the general-purpose master IC functions as a slave. End up.
言い換えれば、当該汎用マスタICのスレーブアドレスが「10101111」となっていた場合には、以降、スレーブとして機能してしまうために、装飾制御装置610に演出制御データを送信しないことになるのである。   In other words, if the slave address of the general-purpose master IC is “10101111”, the effect control data is not transmitted to the decoration control device 610 since it functions as a slave thereafter.
そこで、本発明の第2の実施の形態では、各マスタICに設定するアドレスを、I2CI/Oエクスパンダ615のスレーブアドレス(図23のスレーブアドレス2301)として用いられていないものから選択して設定している。このような構成により、バス上に発生した装飾制御装置610のアドレスを読み取っても、誤って、マスタIC自身に設定されたスレーブアドレスであると判定して、当該汎用マスタICがスレーブとして機能してしまうことがなくなる。 Therefore, in the second embodiment of the present invention, the address set for each master IC is selected from those not used as the slave address of the I 2 CI / O expander 615 (slave address 2301 in FIG. 23). Is set. With such a configuration, even if the address of the decoration control device 610 generated on the bus is read, it is erroneously determined that the slave address is set in the master IC itself, and the general-purpose master IC functions as a slave. Will not be lost.
なお、念のために、I2CI/Oエクスパンダ615のスレーブアドレス(図23のスレーブアドレス2301)の下位(n+1)ビットを、特定のパターンで置換したときに生成されるアドレスも、各マスタICに設定するスレーブアドレスとして用いないことが好ましい。 As a precaution, the address generated when the lower (n + 1) bits of the slave address (slave address 2301 in FIG. 23) of the I 2 CI / O expander 615 is replaced with a specific pattern is also used for each master. It is preferably not used as a slave address set in the IC.
具体的には、X(X=8とする)ビットで表現されるスレーブアドレス(図23のスレーブアドレス2301)の下位(n+1)ビットが、先頭の1ビットが「0」で、以降のnビットが「1」となるようなビットパターンとなっているものは、各マスタICに設定するスレーブアドレスとして用いないことが好ましい。   Specifically, the low-order (n + 1) bits of the slave address (slave address 2301 in FIG. 23) expressed by X (X = 8) bits are “0” at the beginning, and the subsequent n bits Those having a bit pattern such that “1” is “1” are preferably not used as slave addresses set in each master IC.
例えば、図54で例示したように、I2CI/Oエクスパンダ615のスレーブアドレスとして、「1011‥‥」という8ビットパターンのものが含まれる場合には、このビットパターンの下位5ビットを「01111」で置換した「10101111」という値をマスタICのスレーブアドレスとして用いることは、好ましくないのである。 For example, as illustrated in FIG. 54, when the slave address of the I 2 CI / O expander 615 includes an 8-bit pattern “1011...”, The lower 5 bits of this bit pattern are set to “ It is not preferable to use the value “10101111” replaced by “01111” as the slave address of the master IC.
このように設定することによって、マスタIC自身が出力したアドレスが、ノイズなどの影響によりバス上で異常なレベルに変化(HIGHレベル出力時にバスがLOWレベルになること)することがあっても、アドレス送信中に2回以上のノイズ発生が起きることは希であるために、マスタIC自身に設定したスレーブアドレスと偶然に一致する頻度がきわめて低くなる。   By setting in this way, even if the address output by the master IC itself changes to an abnormal level on the bus due to the influence of noise or the like (the bus becomes LOW level when HIGH level is output) Since it is rare that noise is generated more than once during address transmission, the frequency of coincidence with the slave address set in the master IC itself is extremely low.
なお、本発明の第2の実施の形態では、マスタICのアドレスには、「54h」が設定されている。「54h」は、「01010100b」であり、図23のスレーブアドレス2301に列記されたいずれのアドレスの下位(n+1)ビットを、先頭の1ビットが「0」で、以降のnビットが「1」となるようなビットパターンとなっているもので置換しても、「01010100b」とならないように構成している。   In the second embodiment of the present invention, “54h” is set as the address of the master IC. “54h” is “01010100b”, and the lower (n + 1) bits of any address listed in the slave address 2301 in FIG. 23, the first bit is “0”, and the subsequent n bits are “1”. Even if it is replaced with a bit pattern that becomes such that “01010100b” is not formed.
本発明の第2の実施の形態によれば、拡張機能によりスレーブとして機能することが可能な汎用的なマスタICを利用する場合であっても、演出制御装置550が誤ってスレーブとして機能(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してしまうことを防止することができる。   According to the second embodiment of the present invention, even when a general-purpose master IC capable of functioning as a slave by an extended function is used, the effect control device 550 erroneously functions as a slave (in other words, Thus, it is possible to prevent a transition from waiting to a command from another master IC.
さらに、本発明の第2の実施の形態によれば、演出制御装置550から装飾制御装置610にアドレスを指定してデータを送信する場合に、ノイズ等の発生によりデータ線上のレベルが異常を示した場合であっても、演出制御装置550が誤ってスレーブとして機能(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してしまうことを防止することができる。   Furthermore, according to the second embodiment of the present invention, when data is transmitted by designating an address from the effect control device 550 to the decoration control device 610, the level on the data line indicates an abnormality due to the occurrence of noise or the like. Even in this case, it is possible to prevent the effect control device 550 from functioning as a slave by mistake (in other words, shifting to a state of waiting for a command from another master IC).
(第3の実施の形態)
本発明の第1の実施の形態では、すべての装飾制御装置610を均等に制御していたが、第3の実施の形態では、重要な演出装置(装飾装置620)をより確実に制御するために、重要な演出装置を制御する装飾制御装置610に対しては、演出制御データの送信が完了するまで何度も送信処理を繰り返す処理を行う。具体的には、遊技者に期待感を抱かせ、興趣を向上させることが可能な信頼度報知装置15を、他の演出装置よりも確実に制御するようにする。
(Third embodiment)
In the first embodiment of the present invention, all the decoration control devices 610 are controlled equally. However, in the third embodiment, in order to control an important performance device (decoration device 620) more reliably. In addition, for the decoration control device 610 that controls an important performance device, the transmission processing is repeated many times until the transmission of the performance control data is completed. Specifically, the reliability notification device 15 that can make a player have a sense of expectation and improve the interest is controlled more reliably than other effect devices.
まず、本発明の第3の実施の形態では、装飾制御装置610をグループ化し、グループ毎に制御タイミングを変更する。信頼度報知装置15は、第1マスタIC570aによって制御される。さらに、第1マスタIC570aは、遊技盤10に備えられる信頼度報知装置15以外の装飾装置620も制御するため、遊技盤10に備えられる信頼度報知装置15以外の装飾装置620を制御するスレーブを遊技演出グループとし、信頼度報知装置15に含まれる装飾装置620を制御する装飾制御装置610を信頼度報知グループとしてグループ分けを行う。   First, in the third embodiment of the present invention, the decoration control devices 610 are grouped, and the control timing is changed for each group. The reliability notification device 15 is controlled by the first master IC 570a. Furthermore, since the first master IC 570a also controls the decoration device 620 other than the reliability notification device 15 provided in the game board 10, a slave that controls the decoration device 620 other than the reliability notification device 15 provided in the game board 10 is used. Grouping is performed by setting the decoration control device 610 that controls the decoration device 620 included in the reliability notification device 15 as the game effect group and the reliability notification group.
さらに、信頼度報知装置15に障害が発生すると、誤った信頼度が報知されてしまうことによって興趣を削がれてしまうおそれがあるため、信頼度報知グループに属する装飾制御装置610には演出制御データが確実に送信されるまで何度も送信処理を繰り返すようになっている。しかしながら、信頼度報知グループに属する一部の装飾制御装置610への演出制御データが不可能であると判定された場合には、信頼度報知グループに属する他の装飾制御装置610も含めて即座にリセットすることによって可能な限り正確な演出が実行されるように制御する。   Further, if a failure occurs in the reliability notification device 15, there is a risk that the wrong reliability will be notified and the interest may be lost. Therefore, the decoration control device 610 belonging to the reliability notification group has an effect control. The transmission process is repeated many times until the data is reliably transmitted. However, when it is determined that the production control data for some of the decoration control devices 610 belonging to the reliability notification group is impossible, immediately including other decoration control devices 610 belonging to the reliability notification group. Control is performed so that the production is performed as accurately as possible by resetting.
以下、このように遊技機1を制御するために必要な構成及び手順について説明する。まず、図55及び図56に本発明の第3の実施の形態の第1マスタIC570aの異常判定テーブルの一例を示し、さらに、図57及び図58を参照しながら第1の実施の形態と相違する手順を中心に説明する。   Hereinafter, the configuration and procedure necessary for controlling the gaming machine 1 in this way will be described. First, FIG. 55 and FIG. 56 show an example of the abnormality determination table of the first master IC 570a of the third embodiment of the present invention. Further, referring to FIG. 57 and FIG. 58, the difference from the first embodiment is shown. The procedure will be described mainly.
本発明の第3の実施の形態の第1マスタIC570aの異常判定テーブルは、遊技演出グループに対応する異常判定テーブル5200と信頼度報知グループに対応する異常判定テーブル5300の2つの異常判定テーブルによって構成されている。   The abnormality determination table of the first master IC 570a according to the third embodiment of the present invention is composed of two abnormality determination tables, an abnormality determination table 5200 corresponding to the game effect group and an abnormality determination table 5300 corresponding to the reliability notification group. Has been.
図55は、本発明の第3の実施の形態の遊技演出グループに対応する異常判定テーブル5200を説明する図である。   FIG. 55 is a diagram illustrating the abnormality determination table 5200 corresponding to the game effect group according to the third embodiment of this invention.
遊技演出グループに対応する異常判定テーブル5200は、第1の実施の形態の異常判定テーブル3200と同様の形式である。ただし、この異常判定テーブル5200からは、信頼度報知グループに属する装飾制御装置610(アドレスが「1001」「1010」)については、除外されている。なお、第2マスタIC570bについては、第1の実施の形態(図33)と同じである。   The abnormality determination table 5200 corresponding to the game effect group has the same format as the abnormality determination table 3200 of the first embodiment. However, this abnormality determination table 5200 excludes the decoration control device 610 (addresses “1001” and “1010”) belonging to the reliability notification group. The second master IC 570b is the same as that in the first embodiment (FIG. 33).
図56は、本発明の第3の実施の形態の信頼度報知グループに対応する異常判定テーブル5300を説明する図である。   FIG. 56 is a diagram illustrating the abnormality determination table 5300 corresponding to the reliability notification group according to the third embodiment of this invention.
前述のように、信頼度報知グループに属する装飾制御装置610(アドレスが「1001」「1010」)では、演出制御データが確実に送信されるまで何度も送信を繰り返すが、送信が不能と判断されると、直ちにリセットされるように制御される。そのため、エラーカウンタ3203、比較値3204及びエラーフラグ3205を必要とせず、I/Oエクスパンダアドレス3201及びスレーブアドレス3202のみを含む構成となっている。   As described above, in the decoration control device 610 (addresses “1001” and “1010”) belonging to the reliability notification group, transmission is repeated many times until the presentation control data is reliably transmitted, but it is determined that transmission is impossible. When it is done, it is controlled to be reset immediately. Therefore, the error counter 3203, the comparison value 3204, and the error flag 3205 are not required, and only the I / O expander address 3201 and the slave address 3202 are included.
図57は、本発明の第3の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。   FIG. 57 is a flowchart illustrating a procedure of slave output start processing according to the third embodiment of this invention.
スレーブ出力開始処理は、第1の実施の形態における図37に示すステップ3710で実行される処理であり、図39に示した第1の実施の形態のスレーブ出力開始処理の代わりに実行される。   The slave output start process is a process executed in step 3710 shown in FIG. 37 in the first embodiment, and is executed instead of the slave output start process in the first embodiment shown in FIG.
本発明の第3の実施の形態では、“0”又は“1”が値として設定される「時分割カウンタ」を導入し、時分割カウンタの値に基づいて、選択するスレーブを切り替える。以下、具体的に説明する。   In the third embodiment of the present invention, a “time division counter” in which “0” or “1” is set as a value is introduced, and the slave to be selected is switched based on the value of the time division counter. This will be specifically described below.
演出制御装置550のCPU551は、まず、時分割カウンタを更新する(5401)。ここでは、時分割カウンタの値が“0”の場合には“1”に、“1”の場合には“0”に更新する。ステップ5401以降のステップ5402から5410までの処理については、図39のステップ3901から3909までの処理と同じである。   First, the CPU 551 of the effect control device 550 updates the time division counter (5401). Here, when the value of the time division counter is “0”, it is updated to “1”, and when it is “1”, it is updated to “0”. The processing from step 5401 to step 5402 after step 5401 is the same as the processing from step 3901 to 3909 in FIG.
CPU551は、第1マスタIC570a及び第2マスタIC570bにストップコンディション及びスタートコンディションを出力するように指示すると、時分割カウンタの値に基づいて第1マスタIC570aによって制御する対象の装飾制御装置(スレーブ)を選択する(5411〜5413)。   When the CPU 551 instructs the first master IC 570a and the second master IC 570b to output the stop condition and the start condition, the CPU 551 selects the decoration control device (slave) to be controlled by the first master IC 570a based on the value of the time division counter. Select (5411-5413).
具体的には、CPU551は、時分割カウンタの値が“0”であるか否かを判定し(5411)、時分割カウンタの値が“0”の場合には(5411の結果が「Y」)、第1マスタIC570aによって制御されるすべての装飾装置620の中から、信頼度報知装置15以外の装飾装置620のみを制御対象とするために、遊技演出グループの先頭のスレーブを選択する(5412)。一方、時分割カウンタの値が“1”の場合には(5411の結果が「N」)、信頼度報知装置15に含まれる装飾装置620のみを制御対象とするために、信頼度報知グループの先頭のスレーブを選択する(5413)。   Specifically, the CPU 551 determines whether or not the value of the time division counter is “0” (5411). If the value of the time division counter is “0” (the result of 5411 is “Y”). ) In order to control only the decoration device 620 other than the reliability notification device 15 from all the decoration devices 620 controlled by the first master IC 570a, the first slave of the game effect group is selected (5412). ). On the other hand, when the value of the time division counter is “1” (the result of 5411 is “N”), only the decoration device 620 included in the reliability notification device 15 is controlled. The first slave is selected (5413).
続いて、CPU551は、第2マスタIC570bの先頭のスレーブを選択する(5414)。さらに、リトライカウンタを0に設定し(5415)、マスタ割込み及びタイムアウト割込みを許可し(5416)、呼び出し元に復帰する。   Subsequently, the CPU 551 selects the first slave of the second master IC 570b (5414). Further, the retry counter is set to 0 (5415), the master interrupt and the timeout interrupt are permitted (5416), and the process returns to the caller.
なお、第2マスタIC570bによって制御される前面枠3に備えられた装飾装置620の制御を遊技盤10に備えられた装飾装置620と同じタイミングで制御するようにして、信頼度報知装置15に含まれる装飾装置620のみを詳細な制御を行うように構成してもよい。   It is to be noted that the control of the decoration device 620 provided in the front frame 3 controlled by the second master IC 570b is controlled at the same timing as the decoration device 620 provided in the game board 10, and is included in the reliability notification device 15. Only the decoration device 620 to be controlled may be configured to perform detailed control.
図58は、本発明の第3の実施の形態における、演出制御データの送信再開処理の手順を示すフローチャートである。   FIG. 58 is a flowchart illustrating a procedure of the transmission restart process of effect control data according to the third embodiment of the present invention.
演出制御データの送信再開処理は、図41に示すステップ4133で実行される処理であるが、第3の実施の形態では、前述の時分割カウンタが“0”の場合(遊技演出グループの制御を行う場合)には、第1の実施の形態と同様に図44に示した演出制御データの送信再開処理が実行され、前述の時分割カウンタが“1”の場合(信頼度報知グループの制御を行う場合)には、図44に示した処理の代わりに、図58に示した演出制御データの送信再開処理が実行される。   The transmission restart process of the effect control data is a process executed in step 4133 shown in FIG. 41, but in the third embodiment, when the above-described time division counter is “0” (control of the game effect group is performed). 44), the resumption process of production control data shown in FIG. 44 is executed as in the first embodiment. When the above-described time division counter is “1” (control of the reliability notification group is performed). In the case of performing), instead of the process shown in FIG. 44, the transmission control process for effect control data shown in FIG. 58 is executed.
第3の実施の形態では、信頼度報知を行う装飾制御装置610は、演出制御データを確実に受信するまで何度も受信処理を繰り返すが、タイムアウトが発生して受信が不能と判断されると、演出制御装置550によって直ちにリセットされる。図58に示すフローチャートを参照しながら、このように制御するための手順を説明する。   In the third embodiment, the decoration control device 610 that performs reliability notification repeats the reception process many times until the presentation control data is reliably received. However, when the timeout occurs and it is determined that the reception is impossible. The production control device 550 immediately resets. A procedure for controlling in this way will be described with reference to the flowchart shown in FIG.
演出制御装置550のCPU551は、まず、スタートフラグとステータスコードの整合判断を行い(5501)、整合するか否かを判定する(5502)。スレーブ出力開始処理(図55)が実行されると、スタートフラグが“オン”に設定される。また、出力用バッファ572に演出制御データを設定すると、スタートフラグには“オフ”が設定される。   First, the CPU 551 of the effect control device 550 determines whether the start flag matches the status code (5501), and determines whether or not they match (5502). When the slave output start process (FIG. 55) is executed, the start flag is set to “on”. When the production control data is set in the output buffer 572, “OFF” is set in the start flag.
CPU551は、スタートフラグとステータスコードとが整合する場合には(5502の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(5503)。   If the start flag matches the status code (the result of 5502 is “Y”), the CPU 551 further determines whether the start flag is “ON” (5503).
CPU551は、スタートフラグが“オン”である場合には(5503の結果が「Y」)、RAM553上に準備されていたデータを出力用バッファ572に設定する(5504)。そして、スタートフラグを“オフ”に設定し(5505)、監視タイマを設定し、タイムアウトの監視を開始する(5506)。最後に、処理対象のマスタICのコマンドREG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ572に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(5507)、呼び出し元の処理に復帰する。   If the start flag is “ON” (the result of 5503 is “Y”), the CPU 551 sets the data prepared on the RAM 553 in the output buffer 572 (5504). Then, the start flag is set to “off” (5505), a monitoring timer is set, and timeout monitoring is started (5506). Finally, STA, STO and SI of the command REG 581 of the master IC to be processed are set to “0”, and MODE is set to “1” in order to transmit the data set in the output buffer 572 in the buffer mode. The setting is made (5507), and the process returns to the calling process.
一方、CPU551は、スタートフラグが“オフ”である場合には(5503の結果が「N」)、信頼度報知グループに属するすべてのスレーブに対して送信再開処理が完了したか否かを判定する(5508)。そして、すべてのスレーブに対して処理が完了した場合には(5508の結果が「Y」)、ストップコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTO及びMODEに“1”、STA及びSIに“0”を設定し(5509)、呼び出し元の処理に復帰する。   On the other hand, when the start flag is “OFF” (the result of 5503 is “N”), the CPU 551 determines whether or not the transmission resumption processing is completed for all the slaves belonging to the reliability notification group. (5508). When the processing is completed for all the slaves (result of 5508 is “Y”), a stop condition is output, and the STO of the command REG 581 is set so that the mode for transmitting data is designated as “buffer mode”. Then, “1” is set in MODE and “0” is set in STA and SI (5509), and the process returns to the calling process.
CPU551は、信頼度報知グループに属するすべてのスレーブに対して処理が完了していない場合には(5503の結果が「N」)、次の処理対象のスレーブを選択する(5511)。そして、選択されたスレーブへの出力データを準備し(5512)、スタートフラグを“オン”に設定し(5513)、監視タイマを設定し、タイムアウトの監視を開始する(5514)。   If the processing has not been completed for all the slaves belonging to the reliability notification group (the result of 5503 is “N”), the CPU 551 selects the next slave to be processed (5511). Then, output data to the selected slave is prepared (5512), a start flag is set to “ON” (5513), a monitoring timer is set, and timeout monitoring is started (5514).
最後に、CPU551は、スタートコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“1”、STO及びSIに“0”を設定し(5515)、呼び出し元の処理に復帰する。   Finally, the CPU 551 outputs a start condition, and sets “1” to STA and MODE of the command REG 581 and “0” to STO and SI so as to designate the mode for transmitting data as “buffer mode” (5515). ), Return to the calling process.
CPU551は、スタートフラグとステータスコードとが整合しない場合には(5502の結果が「N」)、スレーブに演出制御データが正確に送信されていないと判断して、現在選択中のスレーブを再度選択し(5510)、選択スレーブに出力するデータを準備し(5512)、ステップ5513以降の処理を実行する。   If the start flag and the status code do not match (the result of 5502 is “N”), the CPU 551 determines that the presentation control data is not correctly transmitted to the slave, and selects the currently selected slave again. (5510), data to be output to the selected slave is prepared (5512), and the processing after step 5513 is executed.
このようにして、第1マスタIC570aは、スレーブに演出制御データが正確に送信されていない場合には、演出制御データが確実に送信されるまで、何度もデータの送信を繰り返す。ただし、繰り返し送信中に、設定した監視タイマがタイムアップしたときは、CPU551にタイムアウトの割り込みが発生し、第1マスタIC570aが初期化される。このとき、第1マスタIC570aに接続されている全ての装飾制御装置610も初期化される。   In this way, when the production control data is not correctly transmitted to the slave, the first master IC 570a repeats data transmission many times until the production control data is reliably transmitted. However, if the set monitoring timer expires during repeated transmission, a timeout interrupt is generated in the CPU 551 and the first master IC 570a is initialized. At this time, all the decoration control devices 610 connected to the first master IC 570a are also initialized.
(第4の実施の形態)
本発明の第1の実施の形態では、信頼度報知グループに属する装飾制御装置610が複数個備えられているので、各々の装飾制御装置610同士の動作タイミングを同期させないと、信頼度報知装置15に用いられているLEDが想定外の発色を行って遊技者に混乱を与える恐れがあった。
(Fourth embodiment)
In the first embodiment of the present invention, since a plurality of decoration control devices 610 belonging to the reliability notification group are provided, the reliability notification device 15 is required unless the operation timings of the decoration control devices 610 are synchronized. There is a risk that the LED used in the game may cause unexpected color development and confuse the player.
そこで、信頼度報知装置15に用いられているLEDを、単一の装飾制御装置610により制御する構成とすれば、複数の装飾制御装置610の動作タイミングを同期させる必要がなくなり、処理を簡素化することができる。以下に、本発明の第4の実施の形態として開示する。   Therefore, if the LED used in the reliability notification device 15 is controlled by the single decoration control device 610, it is not necessary to synchronize the operation timings of the plurality of decoration control devices 610, and the processing is simplified. can do. Hereinafter, the fourth embodiment of the present invention will be disclosed.
図59は、本発明の第4の実施の形態における装飾制御装置610及び装飾装置620の接続例を示す図であり、5セット分のLEDを1つの装飾制御装置610によって制御する構成を示す図である。このような構成によって、当該装飾制御装置610に接続された5セット分のLEDは、発光状態が同時に更新されるので、想定外の発色を行う問題は解決される。   FIG. 59 is a diagram illustrating a connection example of the decoration control device 610 and the decoration device 620 according to the fourth embodiment of the present invention, and illustrates a configuration in which five sets of LEDs are controlled by one decoration control device 610. It is. With such a configuration, since the light emission state of the five sets of LEDs connected to the decoration control device 610 is updated at the same time, the problem of unexpected color development is solved.
なお、第1の実施形態同様に、図59に示す装飾制御装置610(I2CI/Oエキスパンダ615)も、第1マスタIC570aからの演出制御データを正確に受信した場合に限って、第1マスタIC570aにACKを返答する。その後、装飾制御装置610は、第1マスタIC570aからのストップコンディションを受信したタイミングで、接続されたLEDの発光状態を更新する。 Note that, similarly to the first embodiment, the decoration control device 610 (I 2 CI / O expander 615) shown in FIG. 59 also has only the effect control data received from the first master IC 570a. 1 ACK is returned to the master IC 570a. Thereafter, the decoration control device 610 updates the light emitting state of the connected LED at the timing when the stop condition is received from the first master IC 570a.
ただし、第1の実施形態同様に、図59に示す装飾制御装置610(I2CI/Oエキスパンダ615)も、第1マスタIC570aからの演出制御データを正確に受信できなかった場合には、第1マスタIC570aにNACKを返答する。この場合、装飾制御装置610は、第1マスタIC570aからのストップコンディションを受信しても、接続されたLEDの発光状態は更新しない。 However, as in the first embodiment, the decoration control device 610 (I 2 CI / O expander 615) shown in FIG. 59 is also unable to correctly receive the effect control data from the first master IC 570a. NACK is returned to the first master IC 570a. In this case, even if the decoration control device 610 receives a stop condition from the first master IC 570a, the lighting state of the connected LED is not updated.
なお、装飾制御装置610(I2CI/Oエキスパンダ615)は、第1マスタIC570aからのストップコンディションを受信したタイミングで、接続されたLEDの発光状態を更新しているが、信頼度報知装置15に用いられているLEDが、単一の装飾制御装置610により制御する構成とすれば、第1マスタIC570aからのストップコンディションの受信タイミング以外で、接続されているLEDの発光状態を切り替えても問題ない。以下に、このような構成の変形例を示す。 The decoration control device 610 (I 2 CI / O expander 615) updates the light emission state of the connected LED at the timing when the stop condition is received from the first master IC 570a. 15 is configured to be controlled by a single decoration control device 610, even if the light emission state of the connected LED is switched at a timing other than the reception timing of the stop condition from the first master IC 570a. no problem. Below, the modification of such a structure is shown.
図60は、本発明の第4の実施の形態の変形例を示すものであり、装飾制御装置610がデータを受信したときに、マスタICへACKを出力した時点で、受信したデータをLEDの発光状態に反映させる場合について説明する図である。   FIG. 60 shows a modification of the fourth embodiment of the present invention. When the decoration control device 610 receives data, when the ACK is output to the master IC, the received data is stored in the LED. It is a figure explaining the case where it reflects in a light emission state.
図60に示すように、ACK出力時に、各スレーブが演出制御データを演出装置の出力態様に反映させることによって、演出制御データを送信するタイミングを制御することによって、特定の演出装置を指定したタイミングで制御することが可能となる。   As shown in FIG. 60, at the time of ACK output, each slave specifies the specific effect device by controlling the timing of transmitting the effect control data by reflecting the effect control data in the output mode of the effect device. It becomes possible to control with.
本発明の第4の実施の形態によれば、マスタICが演出制御情報の送信に失敗した場合には、信頼度報知装置15を制御する装飾制御装置610が報知装置の出力態様を更新しないように制御するため、報知装置にて異常な色彩が表示されないように制御することが可能となり、遊技者を混乱させるような表示を行うことを防ぐことができる。   According to the fourth embodiment of the present invention, when the master IC fails to transmit the production control information, the decoration control device 610 that controls the reliability notification device 15 does not update the output mode of the notification device. Therefore, it is possible to perform control so that an abnormal color is not displayed on the notification device, and it is possible to prevent display that causes confusion for the player.
なお、本明細書に開示されている実施の形態は、パチンコ機のみならずパチスロ機等の他の遊技機でも適用可能であることは当然意図されるものである。   It should be noted that the embodiments disclosed in the present specification are naturally intended to be applicable not only to pachinko machines but also to other gaming machines such as pachislot machines.
また、実施の形態として、変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して特別遊技状態を発生する遊技機であってもよいことは当然意図されるものである。   Also, as an embodiment, a pachinko machine that generates a special game state corresponding to the result of the variable display game is disclosed, but not limited to the variable display game, the special game corresponding to the result of other auxiliary games Of course, it may be a gaming machine that generates a state.
例えば、所定条件の成立によって特定の入賞装置の入口が開口し(特定入賞装置の可動部材が作動して入口が開口し)、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に設けられたいずれの入賞領域(特定入賞領域と一般入賞領域とがある)に入賞するかを抽選する遊技を補助遊技としてもよい。この場合、入賞装置内部へ取り込まれた遊技球が特定入賞領域に入賞することで、特別遊技状態が発生することになる。   For example, when a predetermined condition is satisfied, an entrance of a specific winning device is opened (the movable member of the specified winning device is actuated to open the entrance), and a game ball taken into the winning device is provided inside the winning device. A game in which lottery is selected for which winning area (there is a specific winning area or a general winning area) may be used as an auxiliary game. In this case, a special game state occurs when the game ball taken into the winning device wins a specific winning area.
また、実施の形態として、特図変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して(あるいは、普図変動表示ゲームの結果に起因して)、特別遊技状態を発生する様なパチンコ機であっても、本発明が適用可能であることは当然意図されるものである。例えば、普図変動表示ゲームの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が特定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は適用可能である。   Also, as an embodiment, a pachinko machine that generates a special game state corresponding to the result of the special figure variation display game is disclosed, but in response to the result of the general figure fluctuation display game (or It is naturally intended that the present invention can be applied even to a pachinko machine that generates a special gaming state (due to the result of the display game). For example, even a pachinko machine that generates a special game state when the entrance of a specific winning device is opened according to the result of the normal game display game and a game ball taken into the winning device wins a specific winning area. The present invention is applicable.
また、実施の形態として、遊技制御装置と演出制御装置とが分離されている構成が開示されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成していても差し支えないものであり、あるいは、遊技制御装置自身がグループ統括制御手段として構成されていても差し支えないことは当然意図されることである。   Further, as an embodiment, a configuration in which the game control device and the effect control device are separated is disclosed, but the game control device and the effect control device constitute a single control device. Of course, it is intended that the game control device itself may be configured as a group overall control means.
なお、今回開示した実施の形態は、すべての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲でのすべての変更が含まれることが意図される。   The embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is shown not by the above description of the invention but by the scope of the claims, and is intended to include all modifications within the scope and meaning equivalent to the scope of the claims.
以上のように、本発明は、演出制御装置によって複数の装飾制御装置を制御する遊技機に適用可能である。   As described above, the present invention can be applied to a gaming machine in which a plurality of decoration control devices are controlled by an effect control device.
1 遊技機
2 本体枠(外枠)
3 前面枠(遊技枠)
9a、9b 装飾部材
10 遊技盤
12 補助遊技装置ユニット
13 第1可動式照明
13a 照明駆動第1モータ(MOT)
14 第2可動式照明
14a 照明駆動第2モータ(MOT)
15 信頼度報知装置
29 異常報知LED
30 スピーカ
45 サイドランプ
51 センターケース
53 表示装置
58 可動演出装置
63 第1演出ユニット
64 第2演出ユニット
70 第1演出部材
71 役物駆動第1モータ(MOT)
80 第2演出部材
81 役物駆動第2モータ(MOT)
500 遊技制御装置
550 演出制御装置
570a 第1マスタIC
570b 第2マスタIC
581 コマンドレジスタ(REG)
582 ステータスレジスタ(REG)
583 自身アドレス設定レジスタ(REG)
600 中継基板
603 空き端子モニタ
610 装飾制御装置
615 I2CI/Oエクスパンダ
620 装飾装置
625 装飾装置基板
1600 簡易中継基板
3200、3300、5200、5300 異常判定テーブル
1 gaming machine 2 body frame (outer frame)
3 Front frame (game frame)
9a, 9b Decoration member 10 Game board 12 Auxiliary game device unit 13 1st movable illumination 13a Illumination drive 1st motor (MOT)
14 Second movable illumination 14a Illumination drive second motor (MOT)
15 Reliability notification device 29 Abnormality notification LED
30 Speakers 45 Side lamps 51 Center case 53 Display device 58 Movable effect device 63 First effect unit 64 Second effect unit 70 First effect member 71 The accessory drive first motor (MOT)
80 2nd production member 81 Second article drive second motor (MOT)
500 Game control device 550 Production control device 570a First master IC
570b Second master IC
581 Command register (REG)
582 Status register (REG)
583 Self-address setting register (REG)
600 Relay board 603 Empty terminal monitor 610 Decoration control device 615 I 2 CI / O expander 620 Decoration device 625 Decoration device board 1600 Simple relay board 3200, 3300, 5200, 5300 Abnormality determination table

Claims (1)

  1. 技の演出を行う演出装置を制御するための単位制御手段と
    記単位制御手段を統括的に制御する統括制御手段と、を備え、
    記単位制御手段と前記統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、
    該ハーネスは、
    前記統括制御手段から前記単位制御手段へデータを伝達するデータ線と、
    前記単位制御手段に電源電圧を供給する電源線と、を含み、
    前記統括制御手段が前記単位制御手段に伝達するデータには、前記演出装置の演出態様に関する制御情報と、前記単位制御手段が前記演出装置の演出態様を反映させるタイミングを規定する反映規定情報が含まれ、
    前記単位制御手段は、
    前記ハーネスを構成する電源線からの電源供給が開始されると当該単位制御手段自身の初期化を行い、
    前記統括制御手段から送信される反映規定情報に規定されるタイミングで、前記演出装置の演出態様を前記制御情報に対応する演出態様に反映し、
    遊技の演出に係る制御を行う演出制御手段を、前記単位制御手段を統括的に制御する統括制御手段として構成するようにしたことを特徴とする遊技機。
    And unit control means for controlling the performance apparatus for performing an effect of Yu technique,
    Comprising a centralized control unit for centrally controlling the pre-Symbol-unit control unit, and
    The before and SL unit control means and said integrated control means, a plurality of harness constructed by integrating the connecting line is connected via the connector,
    The harness is
    A data line for transmitting data from the overall control means to the unit control means;
    A power supply line for supplying a power supply voltage to the unit control means,
    The data transmitted by the overall control unit to the unit control unit includes control information relating to the rendering mode of the rendering device and reflection regulation information that defines the timing at which the unit control unit reflects the rendering mode of the rendering device. And
    The unit control means includes
    When power supply from the power supply line constituting the harness is started, the unit control means itself is initialized,
    At the timing specified in the reflection definition information transmitted from the overall control means, the effect mode of the effect device is reflected in the effect mode corresponding to the control information,
    A gaming machine characterized in that an effect control means for performing control related to a game effect is configured as an overall control means for overall control of the unit control means .
JP2014026212A 2014-02-14 2014-02-14 Game machine Active JP5839512B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014026212A JP5839512B2 (en) 2014-02-14 2014-02-14 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014026212A JP5839512B2 (en) 2014-02-14 2014-02-14 Game machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009292143A Division JP5480614B2 (en) 2009-12-24 2009-12-24 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015217979A Division JP6240851B2 (en) 2015-11-05 2015-11-05 Game machine

Publications (3)

Publication Number Publication Date
JP2014155812A JP2014155812A (en) 2014-08-28
JP2014155812A5 JP2014155812A5 (en) 2014-10-09
JP5839512B2 true JP5839512B2 (en) 2016-01-06

Family

ID=51577093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014026212A Active JP5839512B2 (en) 2014-02-14 2014-02-14 Game machine

Country Status (1)

Country Link
JP (1) JP5839512B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6140671B2 (en) * 2014-11-20 2017-05-31 株式会社ニューギン Game machine
JP6266697B2 (en) * 2016-06-10 2018-01-24 株式会社ニューギン Game machine

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000116915A (en) * 1998-10-15 2000-04-25 Sophia Co Ltd Game machine
JP2003190559A (en) * 2001-12-26 2003-07-08 Aruze Corp Game machine
JP2007111083A (en) * 2005-10-18 2007-05-10 Aruze Corp Game machine
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine
JP4762257B2 (en) * 2008-02-19 2011-08-31 株式会社ソフイア Game machine

Also Published As

Publication number Publication date
JP2014155812A (en) 2014-08-28

Similar Documents

Publication Publication Date Title
JP5593565B2 (en) Game machine
JP5480614B2 (en) Game machine
JP5839512B2 (en) Game machine
JP2011147833A (en) Game machine
JP5945744B2 (en) Game machine
JP5427254B2 (en) Game machine
JP5544564B2 (en) Game machine
JP2011206530A (en) Game machine
JP2011160957A (en) Game machine
JP4790855B2 (en) Game machine
JP5476117B2 (en) Game machine
JP2014230841A (en) Game machine
JP5572896B2 (en) Game machine
JP5909266B2 (en) Game machine
JP5443240B2 (en) Game machine
JP6240851B2 (en) Game machine
JP5584947B2 (en) Game machine
JP5974032B2 (en) Game machine
JP5799322B2 (en) Game machine
JP5476493B2 (en) Game machine
JP5604653B2 (en) Game machine
JP5572900B2 (en) Game machine
JP5572886B2 (en) Game machine
JP5544476B2 (en) Game machine
JP5572885B2 (en) Game machine

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151105

R150 Certificate of patent or registration of utility model

Ref document number: 5839512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250