JP5816499B2

JP5816499B2 - Ｅｕｖマスクの製造方法

Info

Publication number: JP5816499B2
Application number: JP2011198197A
Authority: JP
Inventors: 田中　稔彦; 稔彦田中
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-09-12
Filing date: 2011-09-12
Publication date: 2015-11-18
Anticipated expiration: 2031-09-12
Also published as: US20130065163A1; US8778571B2; JP2013062294A

Description

本発明は、露光光源として極端紫外線(Extreme Ultra-Violet：以下、ＥＵＶという)を用いるマスクの製造に適用して有効な技術に関するものである。

半導体集積回路装置などの半導体デバイスは、回路パターンが描かれた原版であるマスクに露光光を照射し、前記回路パターンを、縮小光学系を介して半導体基板（以下、「ウエハ」と称する）上に転写する光リソグラフィ工程を繰り返し用いることによって、大量生産されている。

近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。すなわち、これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザ光を光源に用いるＡｒＦリソグラフィが開発されてきたが、最近では、それよりも遙かに波長の短いＥＵＶ光（波長＝１３．５ｎｍ）を用いるリソグラフィの開発が進められている。

上記ＥＵＶ光の波長域では、物質の光吸収の関係で、従来の光リソグラフィ用透過マスクが使用できない。そのため、ＥＵＶリソグラフィ用のマスクブランクとしては、例えばＭｏ（モリブデン）膜とＳｉ（シリコン）膜とを交互に積層した多層膜による反射を利用した多層膜反射基板が使用される。この多層膜による反射は、一種の干渉を利用した反射である。

ＥＵＶリソグラフィ用マスク（以下では、ＥＵＶマスク、または単にマスクという）は、石英基板や低熱膨張ガラス基板(ＬＴＥＭ：Low Thermal Expansion Material)上にＭｏ膜とＳｉ膜との積層膜などが被着された多層膜ブランクと、この多層膜ブランク上に形成された吸収体パターンとによって構成されている。

ＥＵＶリソグラフィでは、マスクが反射型であることと、露光波長が１３．５ｎｍと極めて短いことにより、露光波長の数分の一程度の極めて僅かな高さの異常が発生した場合でも、この高さ異常に起因して反射率の局所的な差が生じ、ウエハに転写されたパターンに位相欠陥を生じさせる。

上記位相欠陥の大半は、基板研磨時に発生するピットや、クリーニングしても除去しきれない基板上のパーティクルが源となっている。この位相欠陥は、黒欠陥に属するものであるが、反射部材の欠陥であるために修復が難しい。

そのことを踏まえ、研磨した石英基板や低熱膨張ガラス基板上に平坦化のためのポリシリコン膜や多層膜を被着し、その膜の上部に本来の反射膜としての多層膜を形成してマスクブランクやマスクを作製する方法が知られている。

平坦化のための多層膜上に本来の多層膜を形成する方法の場合、下層の多層膜の影響がＥＵＶ光の反射率レベルや、局所的な反射率の変化として現れるのを防ぐために、下層の多層膜に熱処理を加えて２層の多層膜の界面にミキシングを起こす方法（例えば特許文献１参照）や、２層の多層膜の間にＥＵＶ光の反射を抑える吸収体からなる中間膜を設ける方法（例えば特許文献２参照）などが提案されている。

なお、多層膜上に吸収体パターンを形成する工程の前段階で行なわれるマスクブランク欠陥検査の代表的なものとして、マスクブランクに斜め方向からレーザ光を照射し、その乱反射光から異物を検出するレーザ検査法と、露光光の波長と同じ波長のＥＵＶ光を用いて欠陥を検出する露光波長(at wavelengthまたはActinic)欠陥検査法とが知られている。

さらに、上記の露光波長欠陥検査法には、暗視野像を用いる方法（例えば特許文献３参照）、明視野を用いるＸ線顕微鏡法（例えば特許文献４参照）、暗視野を用いて欠陥を検出し、フレネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法（例えば特許文献５参照）などがある。

特開２００７−１０９９７１号公報特開２００７−１０９９６８号公報特開２００３−１１４２００号公報特開平６−３４９７１５号公報米国特許出願公開第２００４／００５７１０７号明細書

ＥＵＶマスクの基板（石英基板、低熱膨張ガラス基板）上に単純にＥＵＶ光反射膜としての多層膜を形成する場合のみならず、多層膜の下層に平坦化のための膜を被着形成する場合においても、欠陥が凹状（ピット）であるか凸状（バンプ）であるかによって、その上部に被着された多層膜の表面形状が異なってくる。

すなわち、欠陥が凸状であれば、例えばスムージング法による成膜方法を利用することによって、欠陥の上部に被着される多層膜の表面を平坦化できるが、逆に欠陥が凹状である場合は、この方法を利用すると、むしろ欠陥が拡大してしまう。

他方、欠陥が凹状であれば、例えばコンフォーマル法による成膜方法を利用することによって、欠陥の上部に被着される多層膜の表面を平坦化できるが、逆に欠陥が凸状である場合は、この方法を利用すると、むしろ欠陥が拡大してしまう。

この様子を図２に示す。図２（ａ）は、スムージング法による成膜方法を利用して多層膜を被着したときの概略断面図であり、図２（ｂ）は、コンフォーマル法による成膜方法を利用して多層膜を被着したときの概略断面図である。図中の符号１１は基板、１２は多層膜、１３は凸状欠陥、１４は凹状欠陥をそれぞれ示している。

凸状欠陥１３が存在する場合、図には基板１１の表面が部分的に盛り上がっているように示されているが、これは模式的なものであり、実際には基板１１の上にパーティクルが乗っている場合が大半である。その場合においても、凸状欠陥１３の上部に被着される多層膜１２の表面形状は、基板１１の表面自体が部分的に盛り上がっている場合と同じような傾向になる。

このように、ＥＵＶマスクに生じた位相欠陥を修正する従来方法は、同一基板に凸状欠陥と凹状欠陥とが混在する場合も含めて、不十分なものであった。そのため、基板に位相欠陥が生じた場合は、現状では、一旦被着した多層膜を剥離して基板表面の研磨や洗浄を行った後、再度多層膜を被着して検査を行う必要があることから、マスク製造工程が煩雑となっている。

また、このようにして欠陥を修正した場合でも、基板表面の研磨を行う際などに新たな欠陥が発生することが多々あることから、マスクの製造歩留まりが低いという問題も生じている。特に、ＥＵＶマスクの基板材料である低熱膨張ガラスは、材料コストが高いだけでなく、非常に高い平坦度が要求されるため、ＥＵＶマスクは、非常に高価なものとなっている。

本発明の目的は、欠陥の無いＥＵＶマスクを歩留り良く、簡便に作製する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの一態様を簡単に説明すれば、次のとおりである。

本発明の一態様であるＥＵＶマスクの製造方法は、
（ａ）前記基板を準備する工程と、
（ｂ）前記基板上に、第１の多層膜を被着する工程と、
（ｃ）前記工程（ｂ）の後、前記基板に対して欠陥検査を行う工程と、
（ｄ）前記欠陥検査の結果、欠陥が見出された場合は、前記欠陥が凹状欠陥であるか、凸状欠陥であるか、またはそれらの双方が混在する欠陥であるかを判定する工程と、
（ｅ）前記欠陥が、前記凹状欠陥と前記凸状欠陥との混在欠陥である場合は、それらの欠陥の大小関係を判定する工程と、
（ｆ）前記工程（ｄ）および前記工程（ｅ）の判定結果に応じて成膜方法を変えながら、前記第１の多層膜の上部に第２の多層膜を被着する工程と、
（ｇ）前記第２の多層膜の上部に前記吸収体パターンを形成し、前記基板の裏面に前記導電膜を形成する工程と、
を含んでいる。

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。

欠陥の無いＥＵＶマスクを歩留り良く、簡便に作製することができる。

ＥＵＶマスクを使って集積回路パターンを転写する半導体集積回路装置の製造歩留りを向上させることができる。

本発明の実施の形態であるＥＵＶマスクの製造方法を示すフロー図である。（ａ）、（ｂ）は、従来のＥＵＶマスクの欠陥修正方法を示す概略断面図である。図１の工程Ｓ８におけるマスクブランクの要部断面図である。図１の工程Ｓ１０におけるマスクブランクの要部断面図である。（ａ）は、図１の工程Ｓ１４におけるマスクブランクの要部断面図、（ｂ）は、図１の工程Ｓ１５におけるマスクブランクの要部断面図である。（ａ）は、本発明の方法によって製造されたＥＵＶマスクの平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、断面図であってもハッチングを省略する場合がある。

本発明の実施の形態であるＥＵＶマスクの製造方法について、図１（プロセスフロー図）、および図３〜図５（主要工程におけるマスクブランクの要部断面図）を参照しながら説明する。

まず、通常の方法で研磨および洗浄を行った基板を準備し（工程Ｓ１）、この基板の上部に多層膜を被着する（工程Ｓ２）。ここでは、基板として、低熱膨張ガラス基板を使用したが、石英ガラスなど、他の材料からなる基板を使用してもよい。また、多層膜として、Ｍｏ膜とＳｉ膜とを交互に４０層ずつ積層したものを使用したが、これに限定されるものではなく、例えばＭｏ膜とＳｉ膜とを交互に５０層〜６０層ずつ積層したものを使用してもよい。さらに、多層膜の材料は、露光波長に応じてＭｏやＳｉ以外のものを使用することもできる。

次に、上記多層膜の上部にＳｉ膜、Ｒｕ膜あるいはＣｒ膜などからなるキャッピング層を形成した後、位相欠陥検査（工程Ｓ３）を行って位相欠陥の有無を調べ、欠陥があった場合には、その位置情報を記憶しておく。ここでは、位相欠陥検査の方法として、露光光と同一波長の光（波長１３．５ｎｍのＥＵＶ光）を用いる暗視野検査法を採用した。

暗視野検査法は、位相欠陥検査感度が高いだけでなく、その信号強度が欠陥のボリュームと相関が取れるという特長を有している。なお、位相欠陥検査の他の方法として、例えば遠紫外(Deep UV)光を用いた光検査法を採用することもできる。

上記位相欠陥検査の結果、欠陥が見出されなかった場合は、キャッピング層の上部に通常の方法で吸収体層を被着し（工程Ｓ４）、続いて、基板の裏面に導電膜を被着する（工程Ｓ５）ことにより、マスクブランクの作製が完了する（工程Ｓ２０）。なお、導電膜の被着後、マスクブランクの表面にレジストを塗布することでマスクブランクの作製が完了する場合もある。

ここでは、吸収体層としてＴａＢＮ膜を使用するが、露光光を十分に減光、遮光できるものであれば、他の材料、例えばＴａＮ膜やＷＮ膜などを使用することもできる。また、吸収体層を被着した後、その表面に酸化改質処理などを施し、パターン検査用の遠紫外光に対する反射率特性を調整しておくことが望ましい。さらに、必要に応じてキャッピング層と吸収体層との間に、パターン欠陥修正時における多層膜の保護を目的としたバッファ層を形成してもよい。

基板の裏面の導電膜は、マスクを静電吸着方式で露光装置のマスクステージに吸着させるためのものである。ここでは、導電膜としてＣｒ膜またはＣｒＮ膜を使用するが、これらに限定されるものではない。また、導電膜を被着する際は、マスクブランクに要求される平坦度が得られるように、膜の応力を調整しておく。

一方、上記位相欠陥検査（工程Ｓ３）の結果、欠陥が見出された場合は、その欠陥が凹状（ピット）欠陥であるか、凸状（バンプ）欠陥であるかの判定を行う（工程Ｓ６）。具体的には、欠陥検査装置のフォーカスを変化させることによって、欠陥箇所における検査信号強度の変化を測定し、この検査信号強度が極大となるフォーカス位置に基づいて欠陥の種類を判定する。この検査方法は、非接触検査であるために好ましいが、これ以外の方法、例えば原子間力顕微鏡(ＡＦＭ：Atomic Force Microscope）を使って欠陥の凹凸を判定することもできる。

次に、見出された欠陥が凹状欠陥のみである場合は、加熱処理（工程Ｓ７）を施すことによって、露光光に対する多層膜の反射率を低下させた後、この多層膜の上部にコンフォーマルな成膜方法で多層膜を被着する（工程Ｓ８）。

ここでは、加熱処理の温度を２５０℃とするが、Ｍｏ膜とＳｉ膜との界面にミキシングが起こり、露光光に対する多層膜の反射率が所望のレベル（欠陥転写に問題が生じないレベル）まで下がる温度範囲であれば、これに限定されるものではない。このミキシングが起こり始める温度は１５０℃であり、この温度よりも高温になると、ミキシングが進行すると共に、多層膜表面の平坦化が促進されるので好ましい。

なお、上記加熱処理は必須の工程ではなく、多層膜の上部にコンフォーマルな成膜方法で被着する多層膜のペア数（Ｍｏ膜とＳｉ膜とのペア数）によっては省略することができる。すなわち、Ｍｏ膜とＳｉ膜とのペア数が６０以上になると、それよりも下層からの影響が無くなるからである。

また、ここでは、多層膜をコンフォーマルに被着する方法として、ターゲット材料を基板に対して斜め方向から入射させる斜め堆積スパッタリング法を採用する。この方法を採用することにより、図３（工程Ｓ８の多層膜被着途中の断面図）に示すように、凹状欠陥３３が存在する下層の多層膜３１の上部に、表面が平坦な多層膜３２が形成される。

なお、欠陥箇所での露光光（ＥＵＶ光）の反射率を一定にして十分な欠陥修正を行うためには、多層膜の表面が十分に平坦になった後、さらに４０ペア以上の多層膜を被着することが望ましい。

工程Ｓ６で見出された欠陥が凸状欠陥のみである場合は、加熱処理（工程Ｓ９）を施すことによって、露光光に対する多層膜の反射率を低下させた後、スムージング法による成膜方法を利用して、この多層膜の上部に多層膜を被着する（工程Ｓ１０）。工程Ｓ９の加熱処理の目的は、前述した工程Ｓ７の加熱処理と同じであり、加熱条件も同じである。また、条件によっては加熱処理を省略できる点も同じである。

ここでは、スムージング法による成膜方法として、ターゲット材料を基板に対して垂直に入射させるスパッタリング法を採用する。この方法を採用することにより、図４（工程Ｓ１０の多層膜成膜途中の断面図）に示すように、凸状欠陥４３が存在する下層の多層膜４１の上部に、表面が平坦な多層膜４２が形成される。

この場合も、欠陥箇所での露光光（ＥＵＶ光）の反射率を一定にして十分な欠陥修正を行うためには、多層膜の表面が十分に平坦になった後、さらに４０ペア以上の多層膜を被着することが望ましい。

工程Ｓ６において、凸状欠陥と凹状欠陥とが混在していることが見出された場合は、それぞれの欠陥の検査信号の強度を登録し（工程Ｓ１１）、続いて加熱処理（工程Ｓ１２）を施すことによって、露光光に対する多層膜の反射率を低下させる。工程Ｓ１２の加熱処理の目的は、前述した工程Ｓ７、Ｓ９の加熱処理と同じであり、加熱条件も同じである。また、条件によっては加熱処理を省略できる点も同じである。

次に、それぞれの欠陥の大小（ボリューム）を判定する（工程Ｓ１３）。ここでは、欠陥の大小の判定方法として、工程Ｓ１１で登録した検査信号の強度を利用し、検査信号の強度が大きいほど、欠陥が大きいと判定する。他の判定方法として、原子間力顕微鏡(ＡＦＭ）を使った欠陥箇所のボリューム評価も利用できるが、工程数の削減や工程時間の短縮の観点から、先行する工程（Ｓ１１）で取得した検査信号の強度を利用するのが好ましい。

工程Ｓ１３において、最大の欠陥が凹状欠陥と判定された場合は、まず、スムージング法による成膜方法を利用して多層膜を被着し（工程Ｓ１４）、その後、コンフォーマルな成膜方法でさらに多層膜を被着する（工程Ｓ１５）。スムージング法による成膜方法としては、ターゲット材料を基板に対して垂直に入射させるスパッタリング法を採用し、コンフォーマルな成膜方法としては、ターゲット材料を基板に対して斜め方向から入射させる斜め堆積スパッタリング法を採用する。

スムージング法による成膜方法で多層膜を被着すると、図５（ａ）に示すように、凹状欠陥５３に比べて相対的に小さい凸状欠陥５２の上部の多層膜５４は、比較的薄い膜厚でその表面が平坦になるが、最大の凹状欠陥５３の上部では、多層膜５４の表面の窪みが拡大する。なお、図中の符号５０は基板、５１は下層の多層膜を示している。

続いて、コンフォーマルな成膜方法でさらに多層膜５５を被着すると、図５（ｂ）に示すように、凹状欠陥５３の上部でも多層膜５５の表面が平坦になる。このとき、凸状欠陥５２の上部では、スムージング法による成膜によって、多層膜５４の表面がすでに平坦になっているので、多層膜５５の表面も平坦になる。これにより、マスクブランクの表面全体が平坦になる。

この工程（Ｓ１５）においても、欠陥箇所での露光光の反射率を一定にして十分な欠陥修正を行うためには、多層膜５５の表面が十分に平坦になった後、さらに４０ペア以上の多層膜５５を被着することが望ましい。

これに対し、上述した成膜プロセスの順序を逆にして、最初にコンフォーマルな成膜方法で多層膜を被着した場合は、凹状欠陥の上部で多層膜の表面が平坦になるが、凸状欠陥の上部では多層膜の表面の盛り上がりが拡大してしまう。

凹状欠陥の上部の多層膜を平坦化するには、厚い膜厚の多層膜を被着する必要があるため、その分、凸状欠陥の上部では多層膜の表面の盛り上がりが大きくなる。従って、この大きく盛り上がった多層膜の表面を平坦化するために、その後のスムージング法による成膜方法で厚い膜厚の多層膜を被着しなければならない。

このように、上述した成膜プロセスの順序を逆にした場合は、全体として、より厚い膜厚の多層膜を被着しなければならないので、マスクブランク一枚当たりの成膜装置占有時間の増大や、多層膜の膜厚増加に伴う欠陥発生率の増加を引き起こす。

他方、工程Ｓ１３において、最大の欠陥が凸状欠陥と判定された場合は、最初にコンフォーマルな成膜方法で多層膜を被着し（工程Ｓ１６）、その次に、スムージング法による成膜方法で多層膜を被着する（工程Ｓ１７）。これにより、比較的薄い膜厚で多層膜の表面を平坦化することが可能となる。

上述した方法で多層膜の表面を平坦化した後、再度、位相欠陥検査を行って欠陥の有無を調べ（工程Ｓ１８）、欠陥が見出された場合は、前述した工程Ｓ６以降の処理を繰り返すことによって、多層膜の表面を平坦化する。

他方、工程Ｓ１８の検査で欠陥が見出されなかった場合は、工程Ｓ８、Ｓ１０、Ｓ１４、Ｓ１５、Ｓ１６、Ｓ１７のいずれかで追加した多層膜のペア数を記録しておく（工程Ｓ１９）。これは、多層膜を追加すると、その分、マスクブランクやマスクの厚さが増えるため、その影響を露光装置に反映させて良好な転写を行うためである。すなわち、追加した多層膜の膜厚に応じてマスクステージの高さを調整し、転写への影響が及ばないようにする必要があるためである。

なお、上述した工程Ｓ１８の位相欠陥検査や、工程Ｓ１９の記録作業は必須なものではなく、省略することもできる。

次に、多層膜の上部に通常の方法で吸収体層を被着し（工程Ｓ４）、続いて、基板の裏面に導電膜を被着する（工程Ｓ５）ことにより、マスクブランクの作製が完了する（工程Ｓ２０）。なお、導電膜の成膜後、マスクブランクの表面にレジストを塗布することでマスクブランクの作製が完了する場合もある。

基板の裏面の導電膜は、マスクを静電吸着方式で露光装置のマスクステージに吸着させるためのものであり、例えばＣｒ膜やＣｒＮ膜などで構成されるが、これらに限定されるものではない。また、導電膜を被着する際は、マスクブランクに必要とされる平坦度が得られるように、膜の応力を調整しておく。

次に、吸収体層の上部にレジストパターンを形成し（工程Ｓ２１）、このレジストパターンをマスクにして吸収体層を加工（パターニング）することにより、ウエハに転写すべき回路パターンを形成する（工程Ｓ２２）。

その後、吸収体パターンのパターン欠陥検査を行い（工程Ｓ２３）、パターン欠陥が見出されなかった場合は、マスクの作製が完了する（工程Ｓ２５）。一方、パターン欠陥が見出された場合は、通常の方法によるパターン欠陥修正（工程Ｓ２４）を経てマスクの作製が完了する（工程Ｓ２５）。

図６（ａ）は、以上の工程に従って製造されたＥＵＶマスクの平面図、図６（ｂ）は、図６（ａ）のＡ−Ａ線断面図である。

ＥＵＶマスク２０の上面（パターン面）の中央部には、デバイスパターンエリア２１が配置されている。図示は省略するが、このデバイスパターンエリア２１には、ウエハに転写すべき半導体集積回路パターンが形成されている。また、このデバイスパターンエリア２１の外側には、ＥＵＶマスク２０の位置合わせのためのマークやウエハアライメントマークなどが形成されたアライメントマークエリア２２ａ、２２ｂ、２２ｃ、２２ｄが配置されている。

ＥＵＶマスク２０のマスクブランクは、石英ガラスまたは低熱膨張ガラスからなる基板２３と、基板２３の主面に形成され、Ｍｏ膜とＳｉ膜とを交互に積層した多層膜２４と、多層膜２４の上部に形成されたキャッピング層２５と、基板２３の裏面に形成され、ＥＵＶマスク２０を静電吸着方式でマスクステージに吸着させるための導電膜２６とによって構成されている。

また、マスクブランクの最上層（キャッピング層２５）の上部には、バッファ層２７を介して吸収体パターン２８が形成されている。前述したデバイスパターンエリア２１内の集積回路パターンと、アライメントマークエリア２２ａ〜２２ｄ内の各種マークは、吸収体パターン２８によって構成されている。

上記バッファ層２７は、ＦＩＢ(Focus Ion Beam)を用いた吸収体パターン２８の修正などを行う際に、下層の多層膜２４などにダメージを与えたり、コンタミネーションを付着させたりするのを防ぐバリア層であり、吸収体パターン２８が形成されていない反射面上のバッファ層２７は、マスク製造工程の最終段階で除去される。但し、ＥＢ(Electron Beam)修正などが用いられる場合は、このバッファ層２７（バリア層）を省略することもできる。

図示は省略するが、吸収体パターン２８の表面には、酸化処理などによって半導体欠陥検査が高感度にできるよう、波長が２５０ｎｍ付近あるいは１９３ｎｍ付近の欠陥検査光に対する反射率を抑えた膜が形成されている。

このように、本実施の形態によれば、欠陥の無いＥＵＶマスクを歩留り良く、簡便に作製することができるので、ＥＵＶマスクの製造コストを低減することができる。

これにより、ＥＵＶマスクを使って集積回路パターンを転写する半導体集積回路装置の製造歩留りを向上させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、露光光源としてＥＵＶを用いるリソグラフィ用マスクの位相欠陥修正に利用することができる。

１１基板
１２多層膜
１３凸状欠陥
１４凹状欠陥
２０ＥＵＶマスク
２１デバイスパターンエリア
２２ａ、２２ｂ、２２ｃ、２２ｄアライメントマークエリア
２３基板
２４多層膜
２５キャッピング層
２６導電膜
２７バッファ層
２８吸収体パターン
３１、３２多層膜
３３凹状欠陥
４１、４２多層膜
４３凸状欠陥
５０基板
５１多層膜
５２凸状欠陥
５３凹状欠陥
５４、５５多層膜

Claims

少なくとも、基板と、前記基板上に形成された多層膜と、前記多層膜の上部に形成された吸収体パターンと、前記基板の裏面に形成された導電膜とを有するＥＵＶマスクの製造方法であって、
（ａ）前記基板を準備する工程、
（ｂ）前記基板上に、第１の多層膜を被着する工程、
（ｃ）前記工程（ｂ）の後、前記基板に対して欠陥検査を行う工程、
（ｄ）前記欠陥検査の結果、欠陥が見出された場合は、前記欠陥が凹状欠陥であるか、凸状欠陥であるか、またはそれらの双方が混在する欠陥であるかを判定する工程、
（ｅ）前記欠陥が、前記凹状欠陥と前記凸状欠陥との混在欠陥である場合は、（ｅ１）または（ｅ２）を実施する工程、
（ｅ１）混在欠陥の最大の欠陥が前記凹状欠陥である場合、
スムージング法による成膜方法を用いて、前記第１の多層膜上に第２の多層膜を堆積し、その後に、コンフォーマル法による成膜方法を用いて、前記第２の多層膜上に第３の多層膜を堆積し、
（ｅ２）混在欠陥の最大の欠陥が前記凸状欠陥である場合、
コンフォーマル法による成膜方法を用いて、前記第１の多層膜上に第４の多層膜を堆積し、その後に、スムージング法による成膜方法を用いて、前記第４の多層膜上に第５の多層膜を堆積し、
（ｆ）前記第３の多層膜または前記第５の多層膜の上部に前記吸収体パターンを形成し、前記基板の裏面に前記導電膜を形成する工程、
を含むことを特徴とするＥＵＶマスクの製造方法。
前記コンフォーマル法による成膜方法は、ターゲット材料を前記基板に対して斜め方向から入射させる斜め堆積スパッタリング法であり、前記スムージング法による成膜方法は、前記ターゲット材料を前記基板に対して垂直に入射させるスパッタリング法であることを特徴とする請求項１記載のＥＵＶマスクの製造方法。
前記工程（ｄ）では、欠陥検査装置のフォーカスを変化させることにより、前記欠陥が存在する箇所における信号強度の変化を測定し、前記信号強度が極大となる前記フォーカスの位置に基づいて前記欠陥の種類を判定することを特徴とする請求項１記載のＥＵＶマスクの製造方法。
前記工程（ｅ）では、前記工程（ｄ）で測定した前記信号強度に基づいて、前記欠陥の大小関係を判定することを特徴とする請求項３記載のＥＵＶマスクの製造方法。
前記工程（ｃ）で行った前記欠陥検査の結果、前記欠陥が見出された場合は、前記工程（ｅ）に先立って、加熱処理を行い、露光光に対する前記第１の多層膜の反射率を低下させることを特徴とする請求項１記載のＥＵＶマスクの製造方法。
前記第１、前記第２、前記第３、前記第４および前記第５の多層膜は、Ｍｏ膜とＳｉ膜とを交互に複数層積層した多層膜であることを特徴とする請求項１記載のＥＵＶマスクの製造方法。
前記吸収体パターンは、ＴａＢＮ膜、ＴａＮ膜またはＷＮ膜からなる、請求項１記載のＥＵＶマスクの製造方法。
前記導電膜は、Ｃｒ膜またはＣｒＮ膜からなる、請求項１記載のＥＵＶマスクの製造方法。