JP5815607B2 - Multilayer ceramic capacitor and its mounting board - Google Patents
Multilayer ceramic capacitor and its mounting board Download PDFInfo
- Publication number
- JP5815607B2 JP5815607B2 JP2013150227A JP2013150227A JP5815607B2 JP 5815607 B2 JP5815607 B2 JP 5815607B2 JP 2013150227 A JP2013150227 A JP 2013150227A JP 2013150227 A JP2013150227 A JP 2013150227A JP 5815607 B2 JP5815607 B2 JP 5815607B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal
- internal electrode
- external
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
Description
本発明は、積層セラミックキャパシタ及びその実装基板に関する。 The present invention relates to a multilayer ceramic capacitor and a mounting substrate thereof.
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピューター、スマートフォン及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーである。 Multilayer ceramic capacitors, which are one of the multilayer chip electronic components, include a variety of video devices such as liquid crystal display (LCD) and plasma display panel (PDP), computers, smartphones, and mobile phones. It is a chip-type capacitor that is mounted on a printed circuit board of an electronic product and serves to charge or discharge electricity.
このような積層セラミックキャパシタ(MLCC:Multi−Layered Ceramic Capacitor)は、小型であり且つ高容量が保障され、実装が容易であるという長所によって、多様な電子装置の部品として用いられることができる。 Such a multi-layered ceramic capacitor (MLCC) can be used as a component of various electronic devices because of its small size, high capacity, and easy mounting.
上記積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に互いに異なる極性の内部電極が交互に積層された構造を有することができる。 The multilayer ceramic capacitor may have a structure in which a plurality of dielectric layers and internal electrodes having different polarities are alternately stacked between the dielectric layers.
特に、コンピューターなどの中央処理装置(CPU)のための電源供給装置は、低い電圧を提供する過程で負荷電流の急激な変化によって電圧ノイズが発生するという問題がある。 In particular, a power supply device for a central processing unit (CPU) such as a computer has a problem that voltage noise is generated due to a rapid change in load current in the process of providing a low voltage.
よって、このような電圧ノイズを抑制するためのデカップリングキャパシタの用途として積層型キャパシタが電源供給装置に広く用いられている。 Therefore, multilayer capacitors are widely used in power supply devices as applications of decoupling capacitors for suppressing such voltage noise.
デカップリング用積層セラミックキャパシタには動作周波数の増加につれてより低いESL値を有することが求められており、このようなESLを減少させるための多くの研究が活発に進められている。 The decoupling monolithic ceramic capacitor is required to have a lower ESL value as the operating frequency is increased, and many studies for reducing such ESL are actively underway.
また、より安定した電源供給のために、デカップリング用積層セラミックキャパシタには調節可能なESR特性が求められている。 In order to supply more stable power, the decoupling multilayer ceramic capacitor is required to have adjustable ESR characteristics.
積層セラミックキャパシタのESR値が、求められる水準より低い場合は、キャパシタのESLとマイクロプロセッサーパッケージのプレーンキャパシタンス(plane capacitance)によって発生する並列共振周波数におけるインピーダンスのピークは高くなり、キャパシタの直列共振周波数におけるインピーダンスは非常に低くなるという問題がある。 If the ESR value of the multilayer ceramic capacitor is lower than the required level, the impedance peak at the parallel resonant frequency generated by the ESL of the capacitor and the plane capacitance of the microprocessor package becomes high, and at the series resonant frequency of the capacitor. There is a problem that the impedance becomes very low.
したがって、ユーザーが電力配電網の平坦な(flat)インピーダンス特性を具現できるよう、デカップリング用積層セラミックキャパシタのESR特性を容易に調節して提供されることが好ましい。 Accordingly, it is preferable that the ESR characteristic of the decoupling multilayer ceramic capacitor is easily adjusted so that the user can realize the flat impedance characteristic of the power distribution network.
ESR調節に関連し、外部電極及び内部電極に高い電気的抵抗を有する材料を用いる方案を考慮することができる。このような材料変更方案は、従来の低ESL構造を維持し且つ高ESR特性を提供することができるという長所がある。 In connection with ESR adjustment, a method using a material having high electrical resistance for the external electrode and the internal electrode can be considered. Such a material change method has an advantage that it can maintain a conventional low ESL structure and provide high ESR characteristics.
しかしながら、高抵抗物質を外部電極に用いる場合、ピンホール(pin hole)による電流集中現象により局所的な温点(localized heat spot)が発生するという問題がある。また、内部電極に高抵抗材料を用いる場合、高容量化によるセラミック材料とのマッチングのために内部電極の材料も変更し続けなければならないという短所がある。 However, when a high-resistance material is used for the external electrode, there is a problem in that a localized heat spot is generated due to a current concentration phenomenon caused by a pinhole. In addition, when a high resistance material is used for the internal electrode, there is a disadvantage in that the material of the internal electrode must also be changed for matching with a ceramic material due to the increase in capacity.
したがって、従来のESR調節方案には上記のような短所があるため、ESRを調節することができる積層セラミックキャパシタの研究が必要とされている。 Therefore, since the conventional ESR adjustment method has the disadvantages described above, research on a multilayer ceramic capacitor capable of adjusting ESR is required.
また、最近、タブレット(Tablet)PCやウルトラブック(Ultra Book)などのモバイル(Mobile)端末の急速な発展につれ、マイクロプロセッサー(Micro Processor)も小型高集積製品に転換されている。 Recently, with the rapid development of mobile terminals such as tablet PCs and ultra books, microprocessors have also been converted into small and highly integrated products.
よって、印刷回路基板の面積は減り、デカップリングキャパシタの実装空間も制限されるため、これを満たすことができる積層セラミックキャパシタが求められ続けている。 Therefore, the area of the printed circuit board is reduced, and the mounting space for the decoupling capacitor is also limited. Therefore, a multilayer ceramic capacitor capable of satisfying this has been continuously demanded.
本発明の目的は、積層セラミックキャパシタ及びその実装基板を提供することである。 An object of the present invention is to provide a multilayer ceramic capacitor and a mounting substrate thereof.
本発明の一実施形態は、複数の誘電体層を含み、対向する第1、第2の主面、対向する第1、第2の側面及び対向する第1、第2の端面を有するセラミック本体と、上記セラミック本体内に形成され、第1の側面に露出したリードを有する第1の内部電極と第2の側面に露出したリードを有する第2の内部電極を含む第1のキャパシタ部、及び第1の側面に露出し上記第1の内部電極のリードと離隔したリードを有する第3の内部電極と第2の側面に露出し上記第2の内部電極のリードと離隔したリードを有する第4の内部電極を含む第2のキャパシタ部と、上記セラミック本体内に形成され、第1及び第2の側面に露出した第1及び第2の内部連結導体と、上記セラミック本体の第1及び第2の側面に形成され、上記第1から第4の内部電極、第1及び第2の内部連結導体と電気的に連結された第1から第4の外部電極と、を含み、上記第1のキャパシタ部と第2のキャパシタ部は上記第1及び第2の内部連結導体とそれぞれ直列に連結される積層セラミックキャパシタを提供する。 One embodiment of the present invention includes a ceramic body including a plurality of dielectric layers and having opposing first and second main surfaces, opposing first and second side surfaces, and opposing first and second end surfaces. And a first capacitor portion including a first internal electrode formed in the ceramic body and having a lead exposed on the first side surface and a second internal electrode having a lead exposed on the second side surface, and A third internal electrode having a lead exposed on the first side and spaced apart from the lead of the first internal electrode, and a fourth having a lead exposed on the second side and spaced from the lead of the second internal electrode. A second capacitor portion including a plurality of internal electrodes, first and second internal connection conductors formed in the ceramic body and exposed on the first and second side surfaces, and the first and second of the ceramic body. Formed on the side surface of the first to fourth internal power supplies. , First to fourth external electrodes electrically connected to the first and second internal connection conductors, wherein the first capacitor portion and the second capacitor portion are the first and second capacitor portions, respectively. A multilayer ceramic capacitor connected in series with an internal connection conductor is provided.
本発明の一実施例において、上記第1及び第2の外部電極は上記セラミック本体の第1の側面に互いに離隔して配置され、上記第3及び第4の外部電極は上記セラミック本体の第2の側面に互いに離隔して配置されることができる。 In one embodiment of the present invention, the first and second external electrodes are spaced apart from each other on the first side surface of the ceramic body, and the third and fourth external electrodes are the second side of the ceramic body. Can be spaced apart from each other.
本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第1又は第2の側面であることができる。 In one embodiment of the present invention, the mounting surface of the multilayer ceramic capacitor may be the first or second side surface of the ceramic body.
本発明の一実施例において、上記第1の内部電極のリードは第1の外部電極と連結され、上記第2の内部電極のリードは第4の外部電極と連結され、上記第3の内部電極のリードは上記第2の外部電極と連結され、上記第4の内部電極のリードは第3の外部電極と連結されることができる。 In one embodiment of the present invention, the lead of the first internal electrode is connected to a first external electrode, the lead of the second internal electrode is connected to a fourth external electrode, and the third internal electrode The lead of the fourth internal electrode may be connected to the second external electrode, and the lead of the fourth internal electrode may be connected to the third external electrode.
本発明の一実施例において、上記第1の内部連結導体は、第1の外部電極を介して上記第1の内部電極と連結され、第3の外部電極を介して上記第4の内部電極と連結されることができる。 In one embodiment of the present invention, the first internal connection conductor is connected to the first internal electrode through a first external electrode, and the fourth internal electrode is connected to the fourth internal electrode through a third external electrode. Can be linked.
本発明の一実施例において、上記第2の内部連結導体は、第4の外部電極を介して上記第2の内部電極と連結され、第2の外部電極を介して上記第3の内部電極と連結されることができる。 In one embodiment of the present invention, the second internal connection conductor is connected to the second internal electrode via a fourth external electrode, and the third internal electrode is connected to the third internal electrode via a second external electrode. Can be linked.
本発明の他の実施例において、上記第1の内部電極と第3の内部電極は上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第2の内部電極と第4の内部電極は上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。 In another embodiment of the present invention, the first internal electrode and the third internal electrode are formed to be separated from each other in one layer in a cross section in the length-width direction of the ceramic body. The electrode and the fourth internal electrode may be formed to be separated from each other in another layer in the cross section in the length-width direction of the ceramic body.
本発明の他の実施例において、上記第1の内部電極のリードは第1の外部電極と連結され、上記第2の内部電極のリードは第3の外部電極と連結され、上記第3の内部電極のリードは上記第2の外部電極と連結され、上記第4の内部電極のリードは第4の外部電極と連結されることができる。 In another embodiment of the present invention, the lead of the first internal electrode is connected to a first external electrode, the lead of the second internal electrode is connected to a third external electrode, and the third internal electrode is connected to the third internal electrode. The lead of the electrode may be connected to the second external electrode, and the lead of the fourth internal electrode may be connected to the fourth external electrode.
本発明の他の実施例において、上記第1の内部連結導体は、第1の外部電極を介して上記第1の内部電極と連結され、第4の外部電極を介して上記第4の内部電極と連結されることができる。 In another embodiment of the present invention, the first internal connection conductor is connected to the first internal electrode via a first external electrode, and the fourth internal electrode is connected via a fourth external electrode. Can be concatenated with.
本発明の他の実施例において、上記第2の内部連結導体は、第3の外部電極を介して上記第2の内部電極と連結され、第2の外部電極を介して上記第3の内部電極と連結されることができる。 In another embodiment of the present invention, the second internal connection conductor is connected to the second internal electrode through a third external electrode, and the third internal electrode is connected through the second external electrode. Can be concatenated with.
本発明の他の実施例において、上記積層セラミックキャパシタは、上記セラミック本体内に形成され、第1の側面に露出した第5の内部電極と第2の側面に露出した第6の内部電極を含む第3のキャパシタ部、及び第7の内部電極と第8の内部電極を含む第4のキャパシタ部をさらに含み、上記第5の内部電極と第7の内部電極は上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第6の内部電極と第8の内部電極は上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。 In another embodiment of the present invention, the multilayer ceramic capacitor includes a fifth internal electrode exposed in the first side surface and a sixth internal electrode exposed in the second side surface, formed in the ceramic body. And further including a third capacitor portion and a fourth capacitor portion including a seventh internal electrode and an eighth internal electrode, wherein the fifth internal electrode and the seventh internal electrode are length-width of the ceramic body. The sixth internal electrode and the eighth internal electrode are formed apart from each other in another cross-section in the length-width direction of the ceramic body. Can be done.
本発明の他の実施例において、上記第5の内部電極は第1の外部電極と連結され、上記第6の内部電極は第3の外部電極と連結され、上記第7の内部電極は上記第2の外部電極と連結され、上記第8の内部電極は第4の外部電極と連結されることができる。 In another embodiment of the present invention, the fifth internal electrode is connected to the first external electrode, the sixth internal electrode is connected to the third external electrode, and the seventh internal electrode is connected to the first external electrode. And the eighth internal electrode may be connected to the fourth external electrode.
本発明の他の実施形態は、複数の誘電体層を含み、対向する第1、第2の主面、対向する第1、第2の側面及び対向する第1、第2の端面を有するセラミック本体と、上記セラミック本体内で第1の側面に露出し、上記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成された第1、第3、第5及び第7の内部電極、及び上記第2の側面に露出し、上記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第2、第4、第6及び第8の内部電極と、上記セラミック本体内に形成され、第1及び第2の側面に露出した第1から第4の内部連結導体と、上記セラミック本体の第1及び第2の側面に形成され、上記第1から第8の内部電極及び第1から第4の内部連結導体と電気的に連結された第1から第8の外部電極と、を含み、上記第1、第2の内部電極と上記第3、第4の内部電極と上記第5、第6の内部電極と第7、第8の内部電極はそれぞれ第1、第2、第3及び第4のキャパシタ部を形成し、上記第1のキャパシタ部と上記第2のキャパシタ部は上記第1及び第2の内部連結導体とそれぞれ直列に連結され、上記第3のキャパシタ部と上記第4のキャパシタ部は上記第3及び第4の内部連結導体とそれぞれ直列に連結される積層セラミックキャパシタを提供する。 Another embodiment of the present invention includes a plurality of dielectric layers, ceramics having opposing first and second major surfaces, opposing first and second side surfaces, and opposing first and second end surfaces. The first, third, fifth and seventh portions exposed on the first side surface in the main body and the ceramic main body and separated from each other in one layer in the length-width cross section of the ceramic main body. And the second, fourth, sixth and eighth electrodes formed on the second side surface and spaced apart from each other in the length-width cross section of the ceramic body. An inner electrode, first to fourth inner connecting conductors formed in the ceramic body and exposed on the first and second side surfaces; formed on the first and second side surfaces of the ceramic body; The first to eighth inner electrodes and the first to fourth inner connecting conductors are electrically connected. First to eighth external electrodes, the first and second internal electrodes, the third and fourth internal electrodes, the fifth and sixth internal electrodes, and the seventh and eighth internal electrodes. Internal electrodes form first, second, third, and fourth capacitor portions, respectively, and the first capacitor portion and the second capacitor portion are in series with the first and second internal connection conductors, respectively. The third capacitor unit and the fourth capacitor unit are connected to each other in series with the third and fourth inner connection conductors, respectively.
本発明の一実施例において、上記第1から第4の外部電極は上記セラミック本体の第1の側面に互いに離隔して配置され、上記第5から第8の外部電極は上記セラミック本体の第2の側面に互いに離隔して配置されることができる。 In one embodiment of the present invention, the first to fourth external electrodes are spaced apart from each other on the first side surface of the ceramic body, and the fifth to eighth external electrodes are the second side of the ceramic body. Can be spaced apart from each other.
本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第1又は第2の側面であることができる。 In one embodiment of the present invention, the mounting surface of the multilayer ceramic capacitor may be the first or second side surface of the ceramic body.
本発明の一実施例において、上記第1、第3、第5、第7、第2、第4、第6及び第8の内部電極は上記第1から第8の外部電極とそれぞれ連結されることができる。 In one embodiment of the present invention, the first, third, fifth, seventh, second, fourth, sixth and eighth internal electrodes are connected to the first to eighth external electrodes, respectively. be able to.
本発明の一実施例において、上記第1の内部連結導体は、第1の外部電極を介して上記第1の内部電極と連結され、第6の外部電極を介して上記第4の内部電極と連結されることができる。 In one embodiment of the present invention, the first inner connecting conductor is connected to the first inner electrode via a first outer electrode, and the fourth inner electrode via a sixth outer electrode. Can be linked.
本発明の一実施例において、上記第2の内部連結導体は、第5の外部電極を介して上記第2の内部電極と連結され、第2の外部電極を介して上記第3の内部電極と連結されることができる。 In one embodiment of the present invention, the second internal connection conductor is connected to the second internal electrode via a fifth external electrode, and the third internal electrode via the second external electrode. Can be linked.
本発明の一実施例において、上記第3の内部連結導体は、第3の外部電極を介して上記第5の内部電極と連結され、第8の外部電極を介して上記第8の内部電極と連結されることができる。 In one embodiment of the present invention, the third inner connecting conductor is connected to the fifth inner electrode via a third outer electrode, and the eighth inner electrode via the eighth outer electrode. Can be linked.
本発明の一実施例において、上記第4の内部連結導体は、第7の外部電極を介して上記第6の内部電極と連結され、第4の外部電極を介して上記第7の内部電極と連結されることができる。 In one embodiment of the present invention, the fourth internal connection conductor is connected to the sixth internal electrode via a seventh external electrode, and the seventh internal electrode is connected to the seventh internal electrode via a fourth external electrode. Can be linked.
本発明の他の実施形態は、複数の誘電体層を含み、対向する第1、第2の主面、対向する第1、第2の側面及び対向する第1、第2の端面を有するセラミック本体と、上記セラミック本体内に形成され、第2の側面に露出したリードを有する第1の内部電極と第1の側面に露出したリードを有する第2の内部電極を含む第1のキャパシタ部、及び第2の側面に露出し上記第1の内部電極のリードと離隔したリードを有する第3の内部電極と第1の側面に露出し上記第2の内部電極のリードと離隔したリードを有する第4の内部電極を含む第2のキャパシタ部と、上記セラミック本体内に形成され、第1及び第2の側面に露出した第1から第3の内部連結導体と、上記セラミック本体の第1及び第2の側面に形成され、上記第1から第4の内部電極及び第1から第3の内部連結導体と電気的に連結された第1から第6の外部電極と、を含み、上記第1のキャパシタ部は上記第1及び第2の内部連結導体と直列に連結され、上記第2のキャパシタ部は上記第2及び第3の内部連結導体と直列に連結される積層セラミックキャパシタを提供する。 Another embodiment of the present invention includes a plurality of dielectric layers, ceramics having opposing first and second major surfaces, opposing first and second side surfaces, and opposing first and second end surfaces. A first capacitor unit including a main body, a first internal electrode formed in the ceramic main body and having a lead exposed on a second side surface, and a second internal electrode having a lead exposed on the first side surface; A third internal electrode having a lead exposed on the second side and spaced apart from the lead of the first internal electrode; and a third internal electrode having a lead exposed on the first side and spaced from the lead of the second internal electrode. 4, the second capacitor portion including the four internal electrodes, first to third internal connection conductors formed in the ceramic body and exposed on the first and second side surfaces, and the first and second of the ceramic body. Formed on the side surface of the first and second interiors First to sixth external electrodes electrically connected to the poles and the first to third internal connection conductors, wherein the first capacitor portion is in series with the first and second internal connection conductors. And the second capacitor part provides a multilayer ceramic capacitor connected in series with the second and third internal connection conductors.
本発明の一実施例において、上記第1から第3の外部電極は上記セラミック本体の第1の側面に互いに離隔して配置され、上記第4から第6の外部電極は上記セラミック本体の第2の側面に互いに離隔して配置されることができる。 In one embodiment of the present invention, the first to third external electrodes are spaced apart from each other on the first side surface of the ceramic body, and the fourth to sixth external electrodes are the second side of the ceramic body. Can be spaced apart from each other.
本発明の一実施例において、上記積層セラミックキャパシタの実装面は上記セラミック本体の第1又は第2の側面であることができる。 In one embodiment of the present invention, the mounting surface of the multilayer ceramic capacitor may be the first or second side surface of the ceramic body.
本発明の一実施例において、上記第1の内部電極のリードは第4の外部電極と連結され、上記第2の内部電極のリードは第2の外部電極と連結され、上記第3の内部電極のリードは上記第5の外部電極と連結され、上記第4の内部電極のリードは第3の外部電極と連結されることができる。 In one embodiment of the present invention, the lead of the first internal electrode is connected to the fourth external electrode, the lead of the second internal electrode is connected to the second external electrode, and the third internal electrode The lead of the fourth internal electrode may be connected to the fifth external electrode, and the lead of the fourth internal electrode may be connected to the third external electrode.
本発明の一実施例において、上記第1の内部連結導体は、上記第1の外部電極と連結され、第4の外部電極を介して上記第1の内部電極と連結されることができる。 In one embodiment of the present invention, the first internal connection conductor may be connected to the first external electrode and connected to the first internal electrode through a fourth external electrode.
本発明の一実施例において、上記第2の内部連結導体は、第2の外部電極を介して上記第2の内部電極と連結され、第5の外部電極を介して上記第3の内部電極と連結されることができる。 In one embodiment of the present invention, the second internal connection conductor is connected to the second internal electrode through a second external electrode, and the third internal electrode is connected to the third internal electrode through a fifth external electrode. Can be linked.
本発明の一実施例において、上記第3の内部連結導体は、上記第6の外部電極と連結され、第3の外部電極を介して上記第4の内部電極と連結されることができる。 In one embodiment of the present invention, the third internal connection conductor may be connected to the sixth external electrode, and may be connected to the fourth internal electrode through the third external electrode.
本発明のさらに他の実施形態は、上部に第1及び第2の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された上記積層セラミックキャパシタと、を含む積層セラミックキャパシタの実装基板を提供する。 According to still another embodiment of the present invention, there is provided a multilayer ceramic capacitor mounting board comprising: a printed circuit board having first and second electrode pads on the upper part; and the multilayer ceramic capacitor installed on the printed circuit board. I will provide a.
本発明によれば、2種の抵抗とキャパシタを有しそれぞれの値を制御することができる。 According to the present invention, there are two types of resistors and capacitors, and each value can be controlled.
これにより、従来の構造に比べ、より広い周波数領域でのインピーダンス(Impedance)の低減及び調節が容易であり、部品の減少による実装空間と費用を減らすことができる。 As a result, it is easy to reduce and adjust the impedance in a wider frequency range as compared with the conventional structure, and it is possible to reduce the mounting space and cost due to the reduction of components.
また、垂直実装により、非接触端子(Non Contact Terminal)によるダウンサイジング(Downsizing)の妨害がないため、製品の小型化に有利であるという効果がある。 Further, since the vertical mounting does not interfere with downsizing due to non-contact terminals, there is an effect that it is advantageous for downsizing of the product.
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for a clearer description.
本発明の実施例を明確に説明するために、六面体の方向を定義すると、図面上に表示されたL、W及びTはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同じ概念で用いられることができる。 In order to clearly describe the embodiment of the present invention, when the direction of the hexahedron is defined, L, W, and T displayed on the drawing indicate a length direction, a width direction, and a thickness direction, respectively. Here, the thickness direction can be used in the same concept as the stacking direction in which the dielectric layers are stacked.
積層セラミックキャパシタ
以下、添付の図面を参照して本発明の実施形態を詳細に説明する。
MLCC hereinafter be described with reference to the accompanying drawings of embodiments of the present invention in detail.
図1は本発明の第1の実施形態による積層セラミックキャパシタの斜視図であり、図2は図1に示された積層セラミックキャパシタに採用可能な第1及び第2の内部連結導体を示す平面図であり、図3は図2に示された第1及び第2の内部連結導体と共に使用可能な第1から第4の内部電極を示す平面図である。 FIG. 1 is a perspective view of a multilayer ceramic capacitor according to a first embodiment of the present invention, and FIG. 2 is a plan view showing first and second internal connection conductors that can be employed in the multilayer ceramic capacitor shown in FIG. FIG. 3 is a plan view showing first to fourth internal electrodes that can be used with the first and second internal connection conductors shown in FIG.
図1〜図3を参照すると、本発明の第1の実施形態による積層セラミックキャパシタ100は、複数の誘電体層111を含み、対向する第1、第2の主面、対向する第1、第2の側面及び対向する第1、第2の端面を有するセラミック本体110を含むことができる。
1 to 3, a multilayer
本実施形態において、上記セラミック本体110は、対向する第1の主面5及び第2の主面6、上記第1の主面及び第2の主面を連結する第1の側面3及び第2の側面4、及び第1の端面1及び第2の端面2を有することができる。
In the present embodiment, the
上記セラミック本体110の形状は、特に制限されず、図示のように六面体形状であることができる。
The shape of the
上記セラミック本体110は複数の誘電体層が積層されることにより形成され、上記セラミック本体110の内には複数の内部電極121、122、123、124(順に第1から第4の内部電極)が誘電体層を介して互いに分離されて配置されることができる。
The
上記セラミック本体110を構成する複数の誘電体層111は焼結された状態で、隣接する誘電体層間の境界は確認できない程度に一体化されている。
The plurality of
上記誘電体層111は、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成されることができる。上記セラミック粉末としては、高誘電率を有する物質としてチタン酸バリウム(BaTiO3)系材料、チタン酸ストロンチウム(SrTiO3)系材料などを用いることができるが、特に制限されるものではない。
The
上記積層セラミックキャパシタ100は、上記セラミック本体110内に形成され、第1の側面3に露出したリード121aを有する第1の内部電極121と第2の側面4に露出したリード122aを有する第2の内部電極122を含む第1のキャパシタ部と、第1の側面3に露出し上記第1の内部電極のリード121aと離隔したリード123aを有する第3の内部電極123と第2の側面4に露出し上記第2の内部電極のリード122aと離隔したリード124aを有する第4の内部電極124を含む第2のキャパシタ部と、を含むことができる。
The multilayer
本発明の第1の実施形態によれば、上記第1から第4の内部電極121、122、123、124は、導電性金属を含む導電性ペーストによって形成されることができる。
According to the first embodiment of the present invention, the first to fourth
上記導電性金属は、特に制限されず、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金とすることができる。 The conductive metal is not particularly limited, and can be nickel (Ni), copper (Cu), palladium (Pd), or an alloy thereof.
誘電体層を形成するセラミックグリーンシート上に、スクリーン印刷法又はグラビア印刷法などの印刷法により導電性ペーストで内部電極層を印刷することができる。 An internal electrode layer can be printed with a conductive paste on a ceramic green sheet forming a dielectric layer by a printing method such as a screen printing method or a gravure printing method.
内部電極が印刷されたセラミックグリーンシートを交互に積層し焼成してセラミック本体を形成することができる。 The ceramic body can be formed by alternately laminating and firing ceramic green sheets on which internal electrodes are printed.
また、上記積層セラミックキャパシタ100は、上記セラミック本体110内に形成され、第1及び第2の側面3、4に露出した第1及び第2の内部連結導体125、126を含むことができる。
The multilayer
上記第1及び第2の内部連結導体125、126は、特に制限されず、例えば、上記第1から第4の内部電極121、122、123、124と同様に導電性金属を含む導電性ペーストによって形成されることができる。
The first and second inner connecting
上記導電性金属は、特に制限されず、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であることができる。 The conductive metal is not particularly limited, and may be nickel (Ni), copper (Cu), palladium (Pd), or an alloy thereof.
また、積層セラミックキャパシタ100は、上記セラミック本体110の第1及び第2の側面3、4に形成され、上記第1から第4の内部電極121、122、123、124、第1及び第2の内部連結導体125、126と電気的に連結された第1から第4の外部電極131、132、133、134を含むことができる。
The multilayer
上記第1及び第2の外部電極131、132は上記セラミック本体110の第1の側面3に互いに離隔して配置され、上記第3及び第4の外部電極133、134は上記セラミック本体の第2の側面4に互いに離隔して配置されることができる。
The first and second
本発明の第1の実施形態によれば、上記積層セラミックキャパシタ100の実装面は上記セラミック本体110の第1又は第2の側面3、4であることを特徴とする。
According to the first embodiment of the present invention, the mounting surface of the multilayer
即ち、本発明の第1の実施形態による積層セラミックキャパシタは、垂直実装の形態を有することができるが、特に制限されず、多様な形態で実装されることができる。 That is, the multilayer ceramic capacitor according to the first embodiment of the present invention may have a vertically mounted form, but is not particularly limited and can be mounted in various forms.
したがって、後述する積層セラミック基板の実装基板上で第1及び第2の電極パッドと接触する外部電極は第3及び第4の外部電極133、134であることができる。
Therefore, the third and fourth
本発明の第1の実施形態によれば、電源ラインとの連結のための外部端子として用いられる第3及び第4の外部電極133、134を除いた二つの外部電極131、132はESR調整用外部電極として用いられることができる。
According to the first embodiment of the present invention, the two
但し、外部端子として用いられる第3及び第4の外部電極は、特に制限されず、所望のESR特性に合わせて任意に選択されることができる。 However, the third and fourth external electrodes used as external terminals are not particularly limited, and can be arbitrarily selected according to desired ESR characteristics.
上記ESR調整用外部電極として用いられることができる第1及び第2の外部電極131、132は、上述したように電源ラインと連結されない非接触端子(Non Contact Terminal)であり、実装状態では積層セラミックキャパシタの上部面に位置することができる。
The first and second
即ち、本発明の第1の実施形態によれば、上記非接触端子(Non Contact Terminal)である第1及び第2の外部電極131、132が積層セラミックキャパシタの側面ではなく上面に形成され、非接触端子のダウンサイジング(Downsizing)の妨害がないため、製品の小型化に有利であるという効果がある。
That is, according to the first embodiment of the present invention, the first and second
上記第1から第4の外部電極131、132、133、134は、導電性金属を含む導電性ペーストによって形成されることができる。
The first to fourth
上記導電性金属は、特に制限されず、ニッケル(Ni)、銅(Cu)、スズ(Sn)、又はこれらの合金であることができる。 The conductive metal is not particularly limited, and may be nickel (Ni), copper (Cu), tin (Sn), or an alloy thereof.
上記導電性ペーストは絶縁性物質をさらに含むことができ、例えば、上記絶縁性物質はガラスであることができるが、特に制限されるものではない。 The conductive paste may further include an insulating material. For example, the insulating material may be glass, but is not particularly limited.
上記第1から第4の外部電極131、132、133、134を形成する方法は特に制限されず、上記セラミック本体上に印刷法により形成することもでき、ディッピング(dipping)法により形成することもでき、メッキ法などの他の方法により形成することもできる。
The method of forming the first to fourth
上記積層セラミックキャパシタ100は、全部で4個の外部電極を有する4端子キャパシタであるが、これに限定されるものではない。
The multilayer
以下、本発明の第1の実施形態による積層セラミックキャパシタ100の構成のうち内部電極121、122、123、124、内部連結導体125、126及び外部電極131、132、133、134について、図2〜図3を参照して詳細に説明する。
Hereinafter, the
上記第1のキャパシタ部は、上記セラミック本体110内に形成され、第1の側面3に露出したリード121aを有する第1の内部電極121と、第2の側面4に露出したリード122aを有する第2の内部電極122と、を含み、静電容量を形成することができる。
The first capacitor portion is formed in the
また、第2のキャパシタ部は、第1の側面3に露出し、上記第1の内部電極のリード121aと離隔したリード123aを有する第3の内部電極123と、第2の側面4に露出し、上記第2の内部電極のリード122aと離隔したリード124aを有する第4の内部電極124と、を含み、静電容量を形成することができる。
The second capacitor portion is exposed on the
上記第1の内部電極のリード121aは第1の外部電極131と連結され、上記第2の内部電極のリード122aは第4の外部電極134と連結され、上記第3の内部電極のリード123aは上記第2の外部電極132と連結され、上記第4の内部電極のリード124aは第3の外部電極133と連結されることができるが、これに制限されるものではない。
The lead 121a of the first internal electrode is connected to the first
上記第1のキャパシタ部と第2のキャパシタ部は、上記セラミック本体110内に特別な制限なしに配置されることができ、目標容量値を具現するために複数個が積層されることができる。
The first capacitor unit and the second capacitor unit may be disposed in the
本発明の一実施例において、上記第1のキャパシタ部と第2のキャパシタ部は、上記積層セラミックキャパシタ100内で並列に連結されることができる。
In one embodiment of the present invention, the first capacitor unit and the second capacitor unit may be connected in parallel in the multilayer
上記第1から第4の内部電極121、122、123、124は上記第1及び第2の内部連結導体125、126と共に誘電体層111を介して交互に配置されることができる。
The first to fourth
図2には第1及び第2の内部連結導体125、126がそれぞれ一つずつであることが示されているが、少なくとも一つの極性の内部連結導体が複数個であることもできる。
Although FIG. 2 shows that each of the first and second inner connecting
これと同様に、図3には第1から第4の内部電極121、122、123、124がそれぞれ一つずつであることが示されているが、実際には内部電極が複数個であることもできる。
Similarly, FIG. 3 shows that each of the first to fourth
一方、図2及び図3に示された順に積層されることもでき、必要に応じて多様な順に積層されることもできる。 On the other hand, the layers may be stacked in the order shown in FIGS. 2 and 3, or may be stacked in various orders as required.
例えば、第1及び第2の内部連結導体125、126が第1のキャパシタ部と第2のキャパシタ部の間に位置するように配置されることができ、第1及び第2の内部連結導体125、126が離隔して配置されることもできる。
For example, the first and second inner connecting
特に、第1及び第2の内部連結導体125、126の幅、長さ及び層数を変更することにより、所望のESR特性をより精密に調節することができる。
In particular, desired ESR characteristics can be adjusted more precisely by changing the width, length, and number of layers of the first and second inner connecting
本発明の第1の実施形態によれば、上記第1の内部連結導体125は、第1の外部電極131を介して上記第1の内部電極121と連結され、第3の外部電極133を介して上記第4の内部電極124と連結されることができる。
According to the first embodiment of the present invention, the first
また、上記第2の内部連結導体126は、第4の外部電極134を介して上記第2の内部電極122と連結され、第2の外部電極132を介して上記第3の内部電極123と連結されることができる。
The second
上記第1及び第2の内部連結導体125、126のパターン形状は、図2の本発明の一実施形態による形状に限定されず、ESRを調節するために多様に変わることができる。
The pattern shape of the first and second inner connecting
例えば、図3に示された第1から第4の内部電極121、122、123、124のパターン形状と同じであっても良い。
For example, it may be the same as the pattern shape of the first to fourth
本発明の第1の実施形態によれば、上記第1及び第2の内部連結導体125、126によって上記積層セラミックキャパシタの等価直列抵抗(ESR)が調節されることができる。
According to the first embodiment of the present invention, the equivalent series resistance (ESR) of the multilayer ceramic capacitor may be adjusted by the first and second inner connecting
即ち、後述するように、上記第1の内部電極121と第2の内部電極122を含む第1のキャパシタ部と、上記第3の内部電極123と第4の内部電極124を含む第2のキャパシタ部とが互いに並列に連結されることができる。
That is, as will be described later, a first capacitor portion including the first
また、上記第1のキャパシタ部と第2のキャパシタ部は、第1及び第2の内部連結導体125、126と直列に連結されることができる。
The first capacitor unit and the second capacitor unit may be connected in series with the first and second inner connecting
上記のように連結すると、第1及び第2の内部連結導体125、126によって上記積層セラミックキャパシタの等価直列抵抗(ESR)が調節されることができる。
When connected as described above, the equivalent series resistance (ESR) of the multilayer ceramic capacitor may be adjusted by the first and second
また、本実施形態では、電源ラインとの連結のための外部端子として第3及び第4の外部電極133、134が用いられ、例えば、第3の外部電極133は電源端に連結され、第4の外部電極134はグランドに連結されることができる。
In the present embodiment, the third and fourth
一方、上記第3及び第4の外部電極133、134を除いた二つの外部電極である第1及び第2の外部電極131、132は、ESR調整用外部電極として用いられ、非接触端子(Non Contact Terminal)であることができる。
On the other hand, the first and second
図4は、図1に示された積層セラミックキャパシタの等価回路図である。 FIG. 4 is an equivalent circuit diagram of the multilayer ceramic capacitor shown in FIG.
図4を参照すると、上記第1の内部電極121と第2の内部電極122を含む第1のキャパシタ部と、上記第3の内部電極123と第4の内部電極124を含む第2のキャパシタ部とが互いに並列に連結されることができる。
Referring to FIG. 4, a first capacitor unit including the first
また、上記第1のキャパシタ部と第2のキャパシタ部は、第1及び第2の内部連結導体125、126と直列に連結されることができる。
The first capacitor unit and the second capacitor unit may be connected in series with the first and second inner connecting
上記のように、本発明の第1の実施形態による積層セラミックキャパシタは、2種の抵抗と2種のキャパシタを有し、それぞれの値を制御することができる。 As described above, the multilayer ceramic capacitor according to the first embodiment of the present invention has two types of resistors and two types of capacitors, and each value can be controlled.
本発明の第1の実施形態による積層セラミックキャパシタは、上述した内部電極121、122、123、124、内部連結導体125、126及び外部電極の構造を有することにより、従来の構造に比べ、より広い周波数領域でのインピーダンス(Impedance)の低減及び調節が容易であり、部品の減少による実装空間と費用を減らすことができる。
The multilayer ceramic capacitor according to the first embodiment of the present invention is wider than the conventional structure by having the structure of the
また、垂直実装により、非接触端子(Non Contact Terminal)によるダウンサイジング(Downsizing)の妨害がないため、製品の小型化に有利であるという効果がある。 Further, since the vertical mounting does not interfere with downsizing due to non-contact terminals, there is an effect that it is advantageous for downsizing of the product.
図5は本発明の第2の実施形態による積層セラミックキャパシタに採用可能な第1及び第2の内部連結導体を示す平面図であり、図6は図5に示された第1及び第2の内部連結導体と共に使用可能な第1から第4の内部電極を示す平面図であり、図7は本発明の第2の実施形態による積層セラミックキャパシタの等価回路図である。 FIG. 5 is a plan view showing first and second internal connection conductors that can be employed in the multilayer ceramic capacitor according to the second embodiment of the present invention. FIG. 6 is a plan view showing the first and second internal connection conductors shown in FIG. FIG. 7 is a plan view showing first to fourth internal electrodes that can be used with the internal connection conductor, and FIG. 7 is an equivalent circuit diagram of the multilayer ceramic capacitor according to the second embodiment of the present invention.
図5〜図7を参照すると、本発明の第2の実施形態による積層セラミックキャパシタは、上記第1の実施形態による積層セラミックキャパシタと同様に、上記第1の内部電極121’と第3の内部電極123’が上記セラミック本体110の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第2の内部電極122’と第4の内部電極124’が上記セラミック本体110の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。
Referring to FIGS. 5 to 7, the multilayer ceramic capacitor according to the second embodiment of the present invention is similar to the multilayer ceramic capacitor according to the first embodiment. The
本発明の第2の実施形態において、上記第1の内部電極のリード121’aは第1の外部電極131と連結され、上記第2の内部電極のリード122’aは第3の外部電極133と連結され、上記第3の内部電極のリード123’aは上記第2の外部電極132と連結され、上記第4の内部電極のリード124’aは第4の外部電極134と連結されることができる。
In the second embodiment of the present invention, the
本発明の第2の実施形態において、上記第1の内部連結導体125’は第1の外部電極131を介して上記第1の内部電極121’と連結され、第4の外部電極134を介して上記第4の内部電極124’と連結されることができる。
In the second embodiment of the present invention, the first inner connecting
本発明の第2の実施形態において、上記第2の内部連結導体126’は第3の外部電極133を介して上記第2の内部電極122’と連結され、第2の外部電極132を介して上記第3の内部電極123’と連結されることができる。
In the second embodiment of the present invention, the second inner connecting
図7を参照すると、上記第1及び第2の内部連結導体125’、126’は互いに並列に連結されることができる。 Referring to FIG. 7, the first and second inner connecting conductors 125 'and 126' may be connected in parallel to each other.
また、上記第1の内部電極121’と第2の内部電極122’を含む第1のキャパシタ部と、上記第3の内部電極123’と第4の内部電極124’を含む第2のキャパシタ部は、第1及び第2の内部連結導体125’、126’と直列に連結されることができる。
In addition, a first capacitor part including the first
その他、本発明の第2の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第1の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。 In addition, the characteristics of the multilayer ceramic capacitor according to the second embodiment of the present invention are the same as the characteristics of the multilayer ceramic capacitor according to the first embodiment of the present invention described above. Therefore, the description thereof is omitted here.
図8は本発明の第3の実施形態による積層セラミックキャパシタに採用可能な第1及び第2の内部連結導体を示す平面図であり、図9は図8に示された第1及び第2の内部連結導体と共に使用可能な第1から第8の内部電極を示す平面図であり、図10は本発明の第3の実施形態による積層セラミックキャパシタの等価回路図である。 FIG. 8 is a plan view showing first and second internal connection conductors that can be employed in the multilayer ceramic capacitor according to the third embodiment of the present invention. FIG. 9 is a plan view showing the first and second internal connection conductors shown in FIG. FIG. 10 is a plan view showing first to eighth internal electrodes that can be used with the internal connection conductor, and FIG. 10 is an equivalent circuit diagram of the multilayer ceramic capacitor according to the third embodiment of the present invention.
図8〜図10を参照すると、本発明の第3の実施形態による積層セラミックキャパシタは、上記第1の実施形態による積層セラミックキャパシタと同様に、上記セラミック本体110内に形成され、第1の側面3に露出した第5の内部電極11と第2の側面4に露出した第6の内部電極12を含む第3のキャパシタ部、及び第7の内部電極13と第8の内部電極14を含む第4のキャパシタ部をさらに含み、上記第5の内部電極11と第7の内部電極13は上記セラミック本体110の長さ−幅方向の断面において一つの層に互いに離隔して形成され、上記第6の内部電極12と第8の内部電極14は上記セラミック本体110の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成されることができる。
8 to 10, the multilayer ceramic capacitor according to the third embodiment of the present invention is formed in the
本発明の他の実施例において、上記第5の内部電極11は第1の外部電極131と連結され、上記第6の内部電極12は第3の外部電極133と連結され、上記第7の内部電極13は上記第2の外部電極132と連結され、上記第8の内部電極14は第4の外部電極134と連結されることができる。
In another embodiment of the present invention, the fifth
本発明の第3の実施形態において、上記第1の内部電極のリード121’’aは第1の外部電極131と連結され、上記第2の内部電極のリード122’’aは第3の外部電極133と連結され、上記第3の内部電極のリード123’’aは上記第2の外部電極132と連結され、上記第4の内部電極のリード124’’aは第4の外部電極134と連結されることができる。
In the third embodiment of the present invention, the
本発明の第3の実施形態において、上記第1の内部連結導体125’’は第1の外部電極131を介して上記第1の内部電極121’’と連結され、第4の外部電極134を介して上記第4の内部電極124’’と連結されることができる。
In the third embodiment of the present invention, the first inner connecting conductor 125 '' is connected to the first inner electrode 121 '' via the first
本発明の第3の実施形態において、上記第2の内部連結導体126’’は第3の外部電極133を介して上記第2の内部電極122’’と連結され、第2の外部電極132を介して上記第3の内部電極123’’と連結されることができる。
In the third embodiment of the present invention, the second inner connecting
図10を参照すると、上記第1及び第2の内部連結導体125’’、126’’は互いに並列に連結されることができる。
Referring to FIG. 10, the first and second
また、上記第1から第4のキャパシタ部は互いに並列に連結されることができる。 In addition, the first to fourth capacitor units may be connected in parallel to each other.
また、上記第1の内部電極121’’と第2の内部電極122’’を含む第1のキャパシタ部、上記第3の内部電極123’’と第4の内部電極124’’を含む第2のキャパシタ部、第5の内部電極11と第6の内部電極12を含む第3のキャパシタ部、及び第7の内部電極13と第8の内部電極14を含む第4のキャパシタ部は、第1及び第2の内部連結導体125’’、126’’と直列に連結されることができる。
In addition, a first capacitor unit including the first
その他、本発明の第3の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第1の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。 In addition, the characteristics of the multilayer ceramic capacitor according to the third embodiment of the present invention are the same as the characteristics of the multilayer ceramic capacitor according to the first embodiment of the present invention described above.
図11は本発明の第4の実施形態による積層セラミックキャパシタの斜視図であり、図12は図11に示された積層セラミックキャパシタに採用可能な第1から第4の内部連結導体を示す平面図であり、図13は図12に示された第1から第4の内部連結導体と共に使用可能な第1から第8の内部電極を示す平面図であり、図14は図11に示された積層セラミックキャパシタの等価回路図である。 FIG. 11 is a perspective view of a multilayer ceramic capacitor according to a fourth embodiment of the present invention, and FIG. 12 is a plan view showing first to fourth internal connecting conductors that can be employed in the multilayer ceramic capacitor shown in FIG. FIG. 13 is a plan view showing first to eighth internal electrodes that can be used with the first to fourth internal connection conductors shown in FIG. 12, and FIG. 14 is a stacked view shown in FIG. It is an equivalent circuit diagram of a ceramic capacitor.
図11〜図14を参照すると、本発明の第4の実施形態による積層セラミックキャパシタ200は、複数の誘電体層211を含み、対向する第1、第2の主面5、6、対向する第1、第2の側面3、4及び対向する第1、第2の端面1、2を有するセラミック本体210と、上記セラミック本体210内で第1の側面3に露出し上記セラミック本体210の長さ−幅方向の断面において一つの層に互いに離隔して形成された第1、第3、第5及び第7の内部電極221、223、225、227、及び上記第2の側面4に露出し上記セラミック本体210の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第2、第4、第6及び第8の内部電極222、224、226、228と、上記セラミック本体210内に形成され、第1及び第2の側面3、4に露出した第1から第4の内部連結導体241、242、243、244と、上記セラミック本体210の第1及び第2の側面3、4に形成され、上記第1から第8の内部電極221、222、223、224、225、226、227、228及び第1から第4の内部連結導体241、242、243、244と電気的に連結された第1から第8の外部電極231、232、233、234、235、236、237、238と、を含み、上記第1、第2の内部電極221、222と上記第3、第4の内部電極223、224と上記第5、第6の内部電極225、226と第7、第8の内部電極227、228はそれぞれ第1、第2、第3及び第4のキャパシタ部を形成し、上記第1のキャパシタ部と上記第2のキャパシタ部は上記第1及び第2の内部連結導体241、242とそれぞれ直列に連結され、上記第3のキャパシタ部と上記第4のキャパシタ部は上記第3及び第4の内部連結導体243、244とそれぞれ直列に連結される積層セラミックキャパシタを提供する。
Referring to FIGS. 11 to 14, a multilayer
本発明の第4の実施形態において、上記第1から第4の外部電極231、232、233、234は上記セラミック本体の第1の側面3に互いに離隔して配置され、上記第5から第8の外部電極235、236、237、238は上記セラミック本体の第2の側面4に互いに離隔して配置されることができる。
In the fourth embodiment of the present invention, the first to fourth
本発明の第4の実施形態において、上記積層セラミックキャパシタ200の実装面は上記セラミック本体210の第1又は第2の側面3、4であることを特徴とする。
In the fourth embodiment of the present invention, the mounting surface of the multilayer
本発明の第4の実施形態において、上記第1、第3、第5、第7、第2、第4、第6及び第8の内部電極221、223、225、227、222、224、226、228は、順に上記第1から第8の外部電極231、232、233、234、235、236、237、238とそれぞれ連結されることができる。
In the fourth embodiment of the present invention, the first, third, fifth, seventh, second, fourth, sixth and eighth
本発明の第4の実施形態において、上記第1の内部連結導体241は、第1の外部電極231を介して上記第1の内部電極221と連結され、第6の外部電極236を介して上記第4の内部電極224と連結されることができる。
In the fourth embodiment of the present invention, the first inner connecting
本発明の第4の実施形態において、上記第2の内部連結導体242は、第5の外部電極235を介して上記第2の内部電極222と連結され、第2の外部電極232を介して上記第3の内部電極223と連結されることができる。
In the fourth embodiment of the present invention, the second inner connecting
本発明の第4の実施形態において、上記第3の内部連結導体243は、第3の外部電極233を介して上記第5の内部電極225と連結され、第8の外部電極238を介して上記第8の内部電極228と連結されることができる。
In the fourth embodiment of the present invention, the third inner connecting
本発明の第4の実施形態において、上記第4の内部連結導体244は、第7の外部電極237を介して上記第6の内部電極226と連結され、第4の外部電極234を介して上記第7の内部電極227と連結されることができる。
In the fourth embodiment of the present invention, the fourth inner connecting
図14を参照すると、上記第1及び第2の内部連結導体241、242と第3及び第4の内部連結導体243、244はそれぞれ互いに並列に連結されることができる。
Referring to FIG. 14, the first and second inner connecting
また、上記第1から第4のキャパシタ部は互いに並列に連結されることができる。 In addition, the first to fourth capacitor units may be connected in parallel to each other.
また、上記第1の内部電極221と第2の内部電極222を含む第1のキャパシタ部と、上記第3の内部電極223と第4の内部電極224を含む第2のキャパシタ部は、上記第1及び第2の内部連結導体241、242と直列に連結されることができる。
In addition, the first capacitor part including the first
また、上記第5の内部電極225と第6の内部電極226を含む第3のキャパシタ部と、第7の内部電極227と第8の内部電極228を含む第4のキャパシタ部は、第3及び第4の内部連結導体243、244と直列に連結されることができる。
The third capacitor portion including the fifth
その他、本発明の第4の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第1の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。 In addition, the characteristics of the multilayer ceramic capacitor according to the fourth embodiment of the present invention are the same as the characteristics of the multilayer ceramic capacitor according to the first embodiment of the present invention described above.
図15は本発明の第5の実施形態による積層セラミックキャパシタの斜視図であり、図16は図15に示された積層セラミックキャパシタに採用可能な第1から第3の内部連結導体を示す平面図であり、図17は図16に示された第1から第3の内部連結導体と共に使用可能な第1から第4の内部電極を示す平面図であり、図18は図15に示された積層セラミックキャパシタの等価回路図である。 FIG. 15 is a perspective view of a multilayer ceramic capacitor according to a fifth embodiment of the present invention, and FIG. 16 is a plan view showing first to third internal connecting conductors that can be employed in the multilayer ceramic capacitor shown in FIG. 17 is a plan view showing first to fourth internal electrodes that can be used with the first to third internal connection conductors shown in FIG. 16, and FIG. 18 is a laminate view shown in FIG. It is an equivalent circuit diagram of a ceramic capacitor.
図15〜図18を参照すると、本発明の第5の実施形態による積層セラミックキャパシタ300は、複数の誘電体層311を含み、対向する第1、第2の主面5、6、対向する第1、第2の側面3、4及び対向する第1、第2の端面1、2を有するセラミック本体310と、上記セラミック本体310内に形成され、第2の側面4に露出したリード321aを有する第1の内部電極321と第1の側面3に露出したリード322aを有する第2の内部電極322を含む第1のキャパシタ部、及び第2の側面4に露出し上記第1の内部電極のリード321aと離隔したリード323aを有する第3の内部電極323と第1の側面3に露出し上記第2の内部電極のリード322aと離隔したリード324aを有する第4の内部電極324を含む第2のキャパシタ部と、上記セラミック本体310内に形成され、第1及び第2の側面3、4に露出した第1から第3の内部連結導体325、326、327と、上記セラミック本体310の第1及び第2の側面3、4に形成され、上記第1から第4の内部電極321、322、323、324及び第1から第3の内部連結導体325、326、327と電気的に連結された第1から第6の外部電極331、332、333、334、335、336と、を含み、上記第1のキャパシタ部は上記第1及び第2の内部連結導体325、326と直列に連結され、上記第2のキャパシタ部は上記第2及び第3の内部連結導体326、327と直列に連結された積層セラミックキャパシタを提供する。
Referring to FIGS. 15 to 18, a multilayer
本発明の第5の実施形態において、上記第1から第3の外部電極331、332、333は上記セラミック本体の第1の側面3に互いに離隔して配置され、上記第4から第6の外部電極334、335、336は上記セラミック本体の第2の側面4に互いに離隔して配置されることができる。
In the fifth embodiment of the present invention, the first to third
本発明の第5の実施形態において、上記積層セラミックキャパシタ300の実装面は上記セラミック本体の第1又は第2の側面3、4であることを特徴とする。
In the fifth embodiment of the present invention, the mounting surface of the multilayer
本発明の第5の実施形態において、上記第1の内部電極のリード321aは第4の外部電極334と連結され、上記第2の内部電極のリード322aは第2の外部電極332と連結され、上記第3の内部電極のリード323aは上記第5の外部電極335と連結され、上記第4の内部電極のリード324aは第3の外部電極333と連結されることができる。
In the fifth embodiment of the present invention, the
本発明の第5の実施形態において、上記第1の内部連結導体325は、上記第1の外部電極331と連結され、第4の外部電極334を介して上記第1の内部電極321と連結されることができる。
In the fifth embodiment of the present invention, the first inner connecting
本発明の第5の実施形態において、上記第2の内部連結導体326は、第2の外部電極332を介して上記第2の内部電極322と連結され、第5の外部電極335を介して上記第3の内部電極323と連結されることができる。
In the fifth embodiment of the present invention, the second
本発明の第5の実施形態において、上記第3の内部連結導体327は、上記第6の外部電極336と連結され、第3の外部電極333を介して上記第4の内部電極324と連結されることができる。
In the fifth embodiment of the present invention, the third
図18を参照すると、上記第1から第3の内部連結導体325、326、327は互いに並列に連結されることができる。
Referring to FIG. 18, the first to third inner connecting
また、上記第1の内部電極221と第2の内部電極222を含む第1のキャパシタ部は、上記第1及び第2の内部連結導体325、326と直列に連結されることができる。
In addition, the first capacitor unit including the first
また、上記第3の内部電極223と第4の内部電極224を含む第2のキャパシタ部は、上記第2及び第3の内部連結導体326、327と直列に連結されることができる。
In addition, the second capacitor unit including the third
その他、本発明の第5の実施形態による積層セラミックキャパシタの特徴は、上述した本発明の第1の実施形態による積層セラミックキャパシタの特徴と同じであるため、ここではその説明を省略する。 The other features of the multilayer ceramic capacitor according to the fifth embodiment of the present invention are the same as the features of the multilayer ceramic capacitor according to the first embodiment of the present invention described above.
積層セラミックキャパシタの実装基板
図19は、図1の積層セラミックキャパシタが印刷回路基板に実装された態様を示した斜視図である。
Mounting Board of Multilayer Ceramic Capacitor FIG. 19 is a perspective view showing a state in which the multilayer ceramic capacitor of FIG. 1 is mounted on a printed circuit board.
図19を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板400は、積層セラミックキャパシタ100が垂直に実装される印刷回路基板410と、印刷回路基板410の上面に互いに離隔して形成された第1及び第2の電極パッド421、422と、を含む。
Referring to FIG. 19, the mounting
この際、積層セラミックキャパシタ100は、第3及び第4の外部電極131、132がそれぞれ第1及び第2の電極パッド421、422上に接触するように位置した状態でハンダ付け430によって印刷回路基板410と電気的に連結されることができる。
At this time, the multilayer
その他、上述した本発明の第1の実施形態による積層セラミックキャパシタの特徴と重複する説明は省略する。 In addition, the description which overlaps with the characteristic of the multilayer ceramic capacitor by the 1st Embodiment of this invention mentioned above is abbreviate | omitted.
図20は、本発明の実施例と比較例のインピーダンスを比較したグラフである。 FIG. 20 is a graph comparing impedances of an example of the present invention and a comparative example.
図20を参照すると、本発明の一実施形態による積層セラミックキャパシタは、従来の積層セラミックキャパシタである比較例に比べ、より広い周波数領域でインピーダンス(Impedance)が平坦な形状を有し、インピーダンス(Impedance)の低減効果があることが分かる。 Referring to FIG. 20, the multilayer ceramic capacitor according to the embodiment of the present invention has a flat impedance in a wider frequency range than the comparative example, which is a conventional multilayer ceramic capacitor, and the impedance (Impedance). ).
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。 The embodiment of the present invention has been described in detail above, but the scope of the present invention is not limited to this, and various modifications and variations can be made without departing from the technical idea of the present invention described in the claims. It will be apparent to those having ordinary knowledge in the art.
100、200、300 積層セラミックキャパシタ
110、210、310 セラミック本体
111、211、311 誘電体層
121(121’、121’’)、122(122’、122’’)、123(123’、123’’)、124(124’、124’’)、221、222、223、224、321、322、323、324 第1から第4の内部電極
11、12、13、14、225、226、227、228 第5から第8の内部電極
125(125’、125’’)、126(126’、126’’) 第1及び第2の内部連結導体
241、242、243、244 第1から第4の内部連結導体
121a(121’a、121’’a)、122a(122’a、122’’a)、123a(123’a、123’’a)、124a(124’a、124’’a)、221a、222a、223a、224a、225a、226a、227a、228a、321a、322a、323a、324a リード
131、132、133、134 第1から第4の外部電極
231、232、233、234、235、236、237、238 第1から第8の外部電極
331、332、333、334、335、336 第1から第6の外部電極
400 実装基板
410 印刷回路基板
421、422 第1及び第2の電極パッド
430 ハンダ付け
100, 200, 300 Multilayer ceramic capacitors 110, 210, 310 Ceramic bodies 111, 211, 311 Dielectric layers 121 (121 ′, 121 ″), 122 (122 ′, 122 ″), 123 (123 ′, 123 ′ '), 124 (124', 124 ''), 221, 222, 223, 224, 321, 322, 322, 323, 324 1st to 4th internal electrodes 11, 12, 13, 14, 225, 226, 227, 228 Fifth to eighth inner electrodes 125 (125 ′, 125 ″), 126 (126 ′, 126 ″) First and second inner connecting conductors 241, 242, 243, 244 First to fourth Internal connection conductors 121a (121′a, 121 ″ a), 122a (122′a, 122 ″ a), 123a (123′a, 123 ″ a), 124a (124′a, 124 ″ a) 221 a, 222a, 223a, 224a, 225a, 226a, 227a, 228a, 321a, 322a, 323a, 324a Leads 131, 132, 133, 134 First to fourth external electrodes 231, 232, 233, 234, 235, 236 237, 238 First to eighth external electrodes 331, 332, 333, 334, 335, 336 First to sixth external electrodes 400 Mounting board 410 Printed circuit board 421, 422 First and second electrode pads 430 Soldering
Claims (13)
前記セラミック本体内に形成され、第1の側面に露出したリードを有する第1の内部電極と第2の側面に露出したリードを有する第2の内部電極を含む第1のキャパシタ部、及び第1の側面に露出し前記第1の内部電極のリードと離隔したリードを有する第3の内部電極と第2の側面に露出し前記第2の内部電極のリードと離隔したリードを有する第4の内部電極を含む第2のキャパシタ部と、
前記セラミック本体内に形成され、第1及び第2の側面に露出した第1及び第2の内部連結導体と、
前記セラミック本体の第1及び第2の側面に形成され、前記第1から第4の内部電極及び第1及び第2の内部連結導体と電気的に連結された第1から第4の外部電極と、
を含み、
前記第1のキャパシタ部と前記第1の内部連結導体が直列に連結され、前記第2のキャパシタ部と前記第2の内部連結導体が直列に連結され、
前記第1の内部電極のリードは第1の外部電極と連結され、前記第2の内部電極のリードは第4の外部電極と連結され、前記第3の内部電極のリードは前記第2の外部電極と連結され、前記第4の内部電極のリードは第3の外部電極と連結され、
前記第1の内部連結導体は、第1の外部電極を介して前記第1の内部電極と連結され、第3の外部電極を介して前記第4の内部電極と連結され、
前記第2の内部連結導体は、第4の外部電極を介して前記第2の内部電極と連結され、第2の外部電極を介して前記第3の内部電極と連結される、積層セラミックキャパシタ。 A ceramic body including a plurality of dielectric layers and having opposing first and second main faces, opposing first and second side faces and opposing first and second end faces;
A first capacitor unit including a first internal electrode formed in the ceramic body and having a lead exposed on the first side surface; and a second internal electrode having a lead exposed on the second side surface; A third internal electrode having a lead exposed on the side surface of the first internal electrode and spaced apart from the lead of the first internal electrode; and a fourth internal electrode having a lead exposed on the second side surface and spaced from the lead of the second internal electrode. A second capacitor portion including an electrode;
First and second inner connecting conductors formed in the ceramic body and exposed on first and second side surfaces;
First to fourth external electrodes formed on the first and second side surfaces of the ceramic body and electrically connected to the first to fourth internal electrodes and the first and second internal connection conductors; ,
Including
The first capacitor unit and the first inner connecting conductor are connected in series, the second capacitor unit and the second inner connecting conductor are connected in series ,
The lead of the first internal electrode is connected to the first external electrode, the lead of the second internal electrode is connected to the fourth external electrode, and the lead of the third internal electrode is connected to the second external electrode Connected to an electrode, and the lead of the fourth internal electrode is connected to a third external electrode,
The first internal connection conductor is connected to the first internal electrode via a first external electrode, and is connected to the fourth internal electrode via a third external electrode;
Said second internal connecting conductors, the fourth is connected to the second internal electrodes through the external electrodes, via the second external electrodes Ru is connected to the third internal electrode, a multilayer ceramic capacitor.
前記第5の内部電極と第7の内部電極は前記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成され、前記第6の内部電極と第8の内部電極は前記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成される、請求項4に記載の積層セラミックキャパシタ。 A third capacitor portion formed in the ceramic body and including a fifth internal electrode exposed on the first side surface and a sixth internal electrode exposed on the second side surface, and a seventh internal electrode and an eighth internal electrode A fourth capacitor portion including internal electrodes of
The fifth internal electrode and the seventh internal electrode are formed to be separated from each other in one layer in a cross section in the length-width direction of the ceramic body, and the sixth internal electrode and the eighth internal electrode are The multilayer ceramic capacitor according to claim 4 , wherein the multilayer ceramic capacitor is formed to be separated from each other in another layer in a cross section in the length-width direction of the ceramic body.
前記セラミック本体内で第1の側面に露出し、前記セラミック本体の長さ−幅方向の断面において一つの層に互いに離隔して形成された第1、第3、第5及び第7の内部電極、及び前記第2の側面に露出し、前記セラミック本体の長さ−幅方向の断面においてもう一つの層に互いに離隔して形成された第2、第4、第6及び第8の内部電極と、
前記セラミック本体内に形成され、第1及び第2の側面に露出した第1から第4の内部連結導体と、
前記セラミック本体の第1及び第2の側面に形成され、前記第1から第8の内部電極及び第1から第4の内部連結導体と電気的に連結された第1から第8の外部電極と、
を含み、
前記第1、第2の内部電極と前記第3、第4の内部電極と前記第5、第6の内部電極と第7、第8の内部電極はそれぞれ第1、第2、第3及び第4のキャパシタ部を形成し、前記第1のキャパシタ部と前記第1の内部連結導体が直列に連結され、前記第2のキャパシタ部と前記第2の内部連結導体が直列に連結され、前記第3のキャパシタ部と前記第3の内部連結導体が直列に連結され、前記第4のキャパシタ部と前記第4の内部連結導体が直列に連結され、
前記第1、第3、第5、第7、第2、第4、第6及び第8の内部電極は前記第1から第8の外部電極とそれぞれ連結され、
前記第1の内部連結導体は、第1の外部電極を介して前記第1の内部電極と連結され、第6の外部電極を介して前記第4の内部電極と連結され、
前記第2の内部連結導体は、第5の外部電極を介して前記第2の内部電極と連結され、第2の外部電極を介して前記第3の内部電極と連結され、
前記第3の内部連結導体は、第3の外部電極を介して前記第5の内部電極と連結され、第8の外部電極を介して前記第8の内部電極と連結され、
前記第4の内部連結導体は、第7の外部電極を介して前記第6の内部電極と連結され、第4の外部電極を介して前記第7の内部電極と連結される、積層セラミックキャパシタ。 A ceramic body including a plurality of dielectric layers and having opposing first and second main faces, opposing first and second side faces and opposing first and second end faces;
First, third, fifth, and seventh internal electrodes that are exposed on the first side surface in the ceramic body and are separated from each other in one layer in a cross section in the length-width direction of the ceramic body. And second, fourth, sixth, and eighth internal electrodes that are exposed on the second side surface and are spaced apart from each other in another cross-section in the length-width direction of the ceramic body. ,
First to fourth inner connecting conductors formed in the ceramic body and exposed on the first and second side surfaces;
First to eighth external electrodes formed on the first and second side surfaces of the ceramic body and electrically connected to the first to eighth internal electrodes and the first to fourth internal connection conductors; ,
Including
The first and second internal electrodes, the third and fourth internal electrodes, the fifth and sixth internal electrodes, and the seventh and eighth internal electrodes are respectively the first, second, third, and third. 4 capacitor portions, the first capacitor portion and the first internal connection conductor are connected in series, the second capacitor portion and the second internal connection conductor are connected in series, 3 capacitor portions and the third inner connecting conductor are connected in series, the fourth capacitor portion and the fourth inner connecting conductor are connected in series ,
The first, third, fifth, seventh, second, fourth, sixth and eighth internal electrodes are connected to the first to eighth external electrodes, respectively;
The first internal connection conductor is connected to the first internal electrode via a first external electrode, and connected to the fourth internal electrode via a sixth external electrode;
The second internal connection conductor is connected to the second internal electrode via a fifth external electrode, and is connected to the third internal electrode via a second external electrode;
The third internal connection conductor is connected to the fifth internal electrode through a third external electrode, and is connected to the eighth internal electrode through an eighth external electrode,
It said fourth internal connection conductor is connected to the through seventh external electrode of the sixth internal electrodes, Ru is connected to the through fourth external electrode seventh internal electrode of multilayer ceramic capacitors.
前記セラミック本体内に形成され、第2の側面に露出したリードを有する第1の内部電極と第1の側面に露出したリードを有する第2の内部電極を含む第1のキャパシタ部、及び第2の側面に露出し前記第1の内部電極のリードと離隔したリードを有する第3の内部電極と第1の側面に露出し前記第2の内部電極のリードと離隔したリードを有する第4の内部電極を含む第2のキャパシタ部と、
前記セラミック本体内に形成され、第1及び第2の側面に露出した第1から第3の内部連結導体と、
前記セラミック本体の第1及び第2の側面に形成され、前記第1から第4の内部電極及び第1から第3の内部連結導体と電気的に連結された第1から第6の外部電極と、
を含み、
前記第1のキャパシタ部は前記第1及び第2の内部連結導体と直列に連結され、前記第2のキャパシタ部は前記第2及び第3の内部連結導体と直列に連結され、
前記第1の内部電極のリードは第4の外部電極と連結され、前記第2の内部電極のリードは第2の外部電極と連結され、前記第3の内部電極のリードは前記第5の外部電極と連結され、前記第4の内部電極のリードは第3の外部電極と連結され、
前記第1の内部連結導体は、前記第1の外部電極と連結され、第4の外部電極を介して前記第1の内部電極と連結され、
前記第2の内部連結導体は、第2の外部電極を介して前記第2の内部電極と連結され、第5の外部電極を介して前記第3の内部電極と連結され、
前記第3の内部連結導体は、前記第6の外部電極と連結され、第3の外部電極を介して前記第4の内部電極と連結される、積層セラミックキャパシタ。 A ceramic body including a plurality of dielectric layers and having opposing first and second main faces, opposing first and second side faces and opposing first and second end faces;
A first capacitor portion including a first internal electrode formed in the ceramic body and having a lead exposed on a second side surface; and a second internal electrode having a lead exposed on the first side surface; A third internal electrode having a lead exposed on the side surface of the first internal electrode and spaced apart from the lead of the first internal electrode; and a fourth internal electrode having a lead exposed on the first side surface and spaced apart from the lead of the second internal electrode. A second capacitor portion including an electrode;
First to third inner connecting conductors formed in the ceramic body and exposed on the first and second side surfaces;
First to sixth external electrodes formed on the first and second side surfaces of the ceramic body and electrically connected to the first to fourth internal electrodes and the first to third internal connection conductors; ,
Including
The first capacitor unit is connected in series with the first and second inner connecting conductors, and the second capacitor unit is connected in series with the second and third inner connecting conductors ,
The lead of the first internal electrode is connected to a fourth external electrode, the lead of the second internal electrode is connected to a second external electrode, and the lead of the third internal electrode is connected to the fifth external electrode Connected to an electrode, and the lead of the fourth internal electrode is connected to a third external electrode,
The first internal connection conductor is connected to the first external electrode, and is connected to the first internal electrode via a fourth external electrode,
The second internal connection conductor is connected to the second internal electrode via a second external electrode, and is connected to the third internal electrode via a fifth external electrode,
The third internal connection conductor, the sixth is connected to the external electrode of Ru is connected to the through third external electrode fourth internal electrodes, the multilayer ceramic capacitor.
前記印刷回路基板上に設置された請求項1から12のいずれか一項に記載の積層セラミックキャパシタと、
を含む、積層セラミックキャパシタの実装基板。 A printed circuit board having first and second electrode pads thereon;
The multilayer ceramic capacitor according to any one of claims 1 to 12 , which is installed on the printed circuit board;
A mounting substrate for a multilayer ceramic capacitor.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0044156 | 2013-04-22 | ||
KR1020130044156A KR101514514B1 (en) | 2013-04-22 | 2013-04-22 | Multi-layered ceramic capacitor and board for mounting the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014216638A JP2014216638A (en) | 2014-11-17 |
JP5815607B2 true JP5815607B2 (en) | 2015-11-17 |
Family
ID=51709341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013150227A Active JP5815607B2 (en) | 2013-04-22 | 2013-07-19 | Multilayer ceramic capacitor and its mounting board |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5815607B2 (en) |
KR (1) | KR101514514B1 (en) |
CN (1) | CN104112594B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102052768B1 (en) * | 2014-12-15 | 2019-12-09 | 삼성전기주식회사 | Chip electronic component and board having the same mounted thereon |
DE102015215942A1 (en) * | 2015-08-20 | 2017-02-23 | Robert Bosch Gmbh | Electronic assembly, in particular for a transmission control module |
KR102450593B1 (en) | 2016-04-27 | 2022-10-07 | 삼성전기주식회사 | Capacitor Component |
KR102437806B1 (en) * | 2017-07-25 | 2022-08-30 | 삼성전기주식회사 | Composite electronic component and board for mounting the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3502988B2 (en) * | 2001-07-16 | 2004-03-02 | Tdk株式会社 | Multi-terminal multilayer ceramic electronic components |
JP3907599B2 (en) * | 2003-03-07 | 2007-04-18 | Tdk株式会社 | Multilayer capacitor |
JP4293560B2 (en) * | 2006-07-12 | 2009-07-08 | Tdk株式会社 | Multilayer capacitor array |
KR100809239B1 (en) * | 2006-12-29 | 2008-03-07 | 삼성전기주식회사 | Multilayer capacitor array |
US7388738B1 (en) * | 2007-03-28 | 2008-06-17 | Tdk Corporation | Multilayer capacitor |
DE102007020783A1 (en) * | 2007-05-03 | 2008-11-06 | Epcos Ag | Electrical multilayer component |
JP4525773B2 (en) * | 2007-05-22 | 2010-08-18 | 株式会社村田製作所 | Multilayer ceramic capacitor |
KR100925623B1 (en) * | 2007-08-31 | 2009-11-06 | 삼성전기주식회사 | Multilayer Chip Capacitor, Circuit Board Apparatus Having the Capacitor, and Circuit Board |
KR100925603B1 (en) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | Multilayer capacitor |
KR100916476B1 (en) * | 2007-11-30 | 2009-09-08 | 삼성전기주식회사 | Multilayer Chip Capacitor and Circuit Board Apparatus Having the Capacitor |
JP5282634B2 (en) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | Multilayer ceramic electronic component and manufacturing method thereof |
JP5152278B2 (en) * | 2010-08-31 | 2013-02-27 | Tdk株式会社 | Manufacturing method of laminated electronic component and laminated electronic component |
-
2013
- 2013-04-22 KR KR1020130044156A patent/KR101514514B1/en active IP Right Grant
- 2013-07-19 JP JP2013150227A patent/JP5815607B2/en active Active
- 2013-08-07 CN CN201310342102.7A patent/CN104112594B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104112594A (en) | 2014-10-22 |
KR20140126083A (en) | 2014-10-30 |
KR101514514B1 (en) | 2015-04-22 |
JP2014216638A (en) | 2014-11-17 |
CN104112594B (en) | 2017-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102083993B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR101548814B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
US9281126B2 (en) | Multilayer ceramic capacitor and board for mounting the same | |
JP6366909B2 (en) | Multilayer ceramic capacitor and its mounting board | |
KR102004781B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR102004780B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
KR101499724B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
JP5900858B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP5815607B2 (en) | Multilayer ceramic capacitor and its mounting board | |
US9595385B2 (en) | Multilayer ceramic capacitor and board with the same mounted thereon | |
JP6223736B2 (en) | Multilayer ceramic capacitor and its mounting board | |
US9472346B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150624 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5815607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |