JP5791392B2

JP5791392B2 - LIGHTING DEVICE AND LIGHTING METHOD

Info

Publication number: JP5791392B2
Application number: JP2011145352A
Authority: JP
Inventors: 輝雄岡田
Original assignee: 輝雄岡田
Priority date: 2011-06-30
Filing date: 2011-06-30
Publication date: 2015-10-07
Anticipated expiration: 2031-06-30
Also published as: JP2013011787A

Description

本発明は、ＬＥＤ等の発光素子を用いた電飾装置及び電飾方法に関するものである。 The present invention relates to an electric decoration device and an electric decoration method using light emitting elements such as LEDs.

従来、発光素子を用いた電飾装置として、イベント会場やテーマパーク等で使用される大規模なイルミネーション装置、市販の小規模なイルミネーション商品、看板の装飾、或いは、パチンコ機やアーケードゲーム機等のアミューズメント機器の電飾システムなどが知られている。 Conventionally, as an illumination device using light emitting elements, such as large-scale illumination devices used in event venues and theme parks, commercially available small-scale illumination products, signboard decorations, pachinko machines, arcade game machines, etc. An amusement machine lighting system is known.

例えば屋内外で使用するフラットな大型パネルディスプレイとしては、図９に示すような、マトリクス状に配列された多数の画素を用いた装置が知られている。この大型パネルディスプレイ３１は、同図に示すように、行列方向に夫々延在する多数のＹ信号線３４及びＸ信号線３５と、これら信号線３４，３５の各交差部に配設された多数の画素部３６と、Ｙ信号線３４に信号を送るＹドライバ３２と、Ｘ信号線３５に信号を送るＸドライバ３３とを備えている。このような大型パネルディスプレイ３１は、各画素部（発光部）への配線が格子状になっており、使用時の形状が四角形と決まっていて、飾り付けるという電飾装置としての基本的な機能を持たず、使用時や設計時の形状に自由度がなく、通常の電飾装置のように自由に引き回すことはできない。 For example, as a flat large panel display used indoors and outdoors, an apparatus using a large number of pixels arranged in a matrix as shown in FIG. 9 is known. As shown in the figure, the large panel display 31 includes a large number of Y signal lines 34 and X signal lines 35 extending in the matrix direction, and a large number of signals disposed at the intersections of the signal lines 34 and 35. A pixel driver 36, a Y driver 32 that sends a signal to the Y signal line 34, and an X driver 33 that sends a signal to the X signal line 35. Such a large panel display 31 has a basic function as an electric decoration device in which wiring to each pixel portion (light emitting portion) is in a lattice shape, the shape at the time of use is determined to be a quadrangle, and it is decorated. It has no flexibility in shape during use or design, and cannot be freely routed like a normal lighting device.

現在、広く普及している電飾装置（以下、「従来の電飾装置」と記す）は、複数の独立した電飾回路を束ねた構造となっており、個々の回路系統が夫々違う発光パターンの演目（プログラム）に従って点滅を繰り返す方式であるが、その発光パターンは単調で、高度な演出が困難であった。 Currently, the widely used lighting device (hereinafter referred to as “conventional lighting device”) has a structure in which a plurality of independent lighting circuits are bundled, and each circuit system has a different light emission pattern. The flashing is repeated according to the program (program), but the light emission pattern is monotonous and it is difficult to achieve high performance.

このような従来の電飾装置に対して、より演出効果を上げようとしたものが、下記の手法を用いた装置やシステムである。その代表的な事例では、サブコントローラに、発光体を複数連ねた発光ユニットを接続し、これを電飾の構成単位とし、この構成単位をさらに複数個並べたイルミネーション装置として構成されている（特許文献１参照）。 A device or system using the following technique is intended to provide a more dramatic effect than the conventional electric decoration device. In a typical example, a light-emitting unit having a plurality of light emitters connected to a sub-controller, which is used as an illumination unit, is configured as an illumination device in which a plurality of these units are arranged (patent) Reference 1).

この特許文献１記載のイルミネーション装置は、複数の発光体が一列に配設された複数本の発光ユニットと、それら発光ユニットに夫々接続され、該発光ユニットを発光させるプログラムが組み込まれた複数のサブコントローラと、それらサブコントローラに接続され、該サブコントローラを動作させる同期信号を送る一個のメインコントローラとを備えて構成されている。このイルミネーション装置では、複数本の発光ユニットがメインコントローラに接続されて集合化され、該メインコントローラからの同期信号によってサブコントローラが夫々動作することで、発光ユニット夫々の発光体がプログラムに従って順次発光する。 The illumination device described in Patent Document 1 includes a plurality of light emitting units in which a plurality of light emitters are arranged in a row, and a plurality of sub-units that are connected to the light emitting units and incorporate a program for causing the light emitting units to emit light. The controller includes a main controller that is connected to the sub-controllers and sends a synchronization signal for operating the sub-controllers. In this illumination apparatus, a plurality of light-emitting units are connected to a main controller and assembled, and the sub-controllers are operated by a synchronization signal from the main controller, whereby each light-emitting body sequentially emits light according to a program. .

しかし、このような特許文献１記載のイルミネーション装置では、サブコントローラに発光パターンのプログラムが組み込まれており、多数のサブコントローラを１個のメインコントローラで同期を取って動作させることで、全体として複雑な発光パターンを実現しているが、この装置の構成単位一個は、前記通常の電飾装置と何ら変わるところはない。つまり、このイルミネーション装置は、通常の電飾装置を複数個並べて、それらをメインコントローラで同期を取って動作させるだけの構成といえるものであった。 However, in such an illumination apparatus described in Patent Document 1, a program of a light emission pattern is incorporated in the sub-controller, and a large number of sub-controllers are operated in synchronism with one main controller. The light emitting pattern is realized, but one unit of this device is not different from the normal lighting device. In other words, this illumination device can be said to have a configuration in which a plurality of normal illumination devices are arranged and operated in synchronization with the main controller.

また、樹枝状に接続延長できるシステムとして、サブシステムという構成単位を繋ぎ合わせていく電飾映像作成表示システムが知られている（特許文献２参照）。 Further, as a system that can extend and connect in a dendritic shape, there is known an electrical image creation and display system that connects structural units called subsystems (see Patent Document 2).

この特許文献２記載の電飾映像作成表示システムでは、多くの発光素子から構成される電飾システムを、相互に協調しつつ与えられた電飾映像を表示する機能を備えた複数個のサブシステムで構成すると共に、専用ＣＧシステムにより、発光素子の空間配置設計とその電飾映像の生成を発光素子相互間の隣接関係の設定等の手法を用いて効率化しているが、サブシステムという構成単位を繋ぎ合わせていくものであり、そのサブシステムに発光パターンを記憶させるという点では、特許文献１記載のイルミネーション装置と類似の装置であると言える。 In this electrical image creation and display system described in Patent Document 2, a plurality of subsystems having a function of displaying an electrical image provided while cooperating with an electrical illumination system composed of many light emitting elements. In addition, the dedicated CG system has made efficient the spatial layout design of light emitting elements and the generation of the illumination video using a technique such as setting the adjacent relationship between the light emitting elements. It can be said that the device is similar to the illumination device described in Patent Document 1 in that the light emission pattern is stored in the subsystem.

特開２００１−３０６０１３号公報JP 2001-306003 A 特開２００３−２０３０９９号公報JP 2003-203099 A

上述した特許文献１、２に記載の装置やシステムを含む電飾装置では、発光素子の点滅を基本動作とした単純な発光パターンでしか表現できず、演出能力に乏しかった。つまり、特許文献１の場合は、従来の電飾装置に比べて少しだけ複雑な動作はできるものの、結局はサブコントローラに組み込まれたプログラム以外の発光パターンを再生することはできなかった。また、特許文献２もまた、発光パターンのデータをサブシステムにあらかじめ記憶させておく方式であるため、基本構成としては特許文献１のイルミネーション装置と大きな違いはない。また、この電飾映像作成表示システムは、専用のＣＧシステムを必要とするため、コストアップが避けられないという問題もある。 The electrical decoration device including the devices and systems described in Patent Documents 1 and 2 described above can only be expressed by a simple light emission pattern based on the blinking of the light emitting element as a basic operation, and has a poor performance capability. In other words, in the case of Patent Document 1, although a slightly more complicated operation can be performed as compared with the conventional electric decoration device, the light emission pattern other than the program incorporated in the sub-controller could not be reproduced after all. Also, Patent Document 2 is a method in which light emission pattern data is stored in the subsystem in advance, so that the basic configuration is not significantly different from the illumination device of Patent Document 1. In addition, since this electrical image creation and display system requires a dedicated CG system, there is also a problem that cost increases cannot be avoided.

ところで、これら特許文献１及び２記載の装置やシステムに共通の問題点は、発光パターンのプログラムを記憶させたサブシステムの数を増やして、より複雑な発光パターンを実現しようとしていることである。このような場合、デバイスに内蔵できる記憶素子の容量は小さいため、複雑な発光パターンを得るにも限界がある。 By the way, a problem common to the devices and systems described in Patent Documents 1 and 2 is that the number of subsystems that store a light emission pattern program is increased to achieve a more complicated light emission pattern. In such a case, since the capacity of the memory element that can be incorporated in the device is small, there is a limit in obtaining a complicated light emission pattern.

そもそも電飾装置とは、多数の発光素子をコントロールして、変化に富む発光パターンを演目（プログラム、番組）として再生する装置のことである。一方で、発光素子を自在にコントロールできる最も優れた信号は映像信号である。なぜなら、映像信号は、高速かつ高階調の動画を表現する輝度信号を基本として作られているからである。したがって、映像信号をリアルタイムに再生できる電飾装置があれば理想的な電飾装置と言えるのであるが、そのような電飾装置はまだ実現されていない。 In the first place, an illumination device is a device that controls a large number of light emitting elements and reproduces a light emission pattern rich in change as a program (program, program). On the other hand, the most excellent signal that can freely control the light emitting element is a video signal. This is because the video signal is created based on a luminance signal that represents a high-speed and high-gradation moving image. Therefore, if there is an illumination device that can reproduce a video signal in real time, it can be said to be an ideal illumination device, but such an illumination device has not yet been realized.

上記のような電飾装置が実現できない最大の理由は、映像信号のデータ量が大きすぎる（データの転送レートが速すぎる）ということである。映像信号を使用する場合、最終出力端である発光素子をドライブする直前の伝送ラインでは、信号の形態が映像ベースバンド信号になっている必要がある（一般にベースバンド信号とは、変調されていないアナログ信号のことを指すが、ここでは、非変調かつ非圧縮のデジタル信号もベースバンド信号と呼ぶ）。なぜなら、もしもベースバンド信号ではなく何らかの変調や圧縮を施した信号を伝送してしまうと、全ての発光デバイス側に復調回路やデコーダ回路が必要になるため、システム全体の回路規模が膨大になってしまうからである。 The biggest reason why such an electrical decoration device cannot be realized is that the data amount of the video signal is too large (the data transfer rate is too fast). When a video signal is used, the signal form needs to be a video baseband signal in the transmission line immediately before driving the light emitting element which is the final output terminal (in general, the baseband signal is not modulated) This refers to an analog signal, but here, an unmodulated and uncompressed digital signal is also called a baseband signal). This is because if a modulated or compressed signal is transmitted instead of a baseband signal, a demodulation circuit and a decoder circuit are required on all light-emitting devices, resulting in an enormous circuit scale for the entire system. Because it ends up.

映像ベースバンド信号は、転送レートが非常に高速であるため扱いが難しいという問題がある。例えば、解像度（６４０×４８０）、階調２４ｂｉｔカラー（３色８ｂｉｔ）、走査周波数（垂直６０Ｈｚ、水平３１．５ＫＨｚ）のベースバンド信号を例にとり、３本（３色独立）の伝送ラインを持っているとして、１ライン当たりのデータ転送レートを単純計算すると、
６４０×４８０×６０Ｈｚ×８ｂｉｔ＝１４７４５６０００ｂｐｓ
すなわち、１４８Ｍｂｐｓという高速な転送レートが必要になる。実際には、パケット信号のための付加情報などによってさらにデータ量が増えるため、その何倍もの転送レートでデータ伝送を行う。 The video baseband signal has a problem that it is difficult to handle because the transfer rate is very high. For example, taking a baseband signal of resolution (640 × 480), gradation 24bit color (3 colors 8bit), scanning frequency (vertical 60Hz, horizontal 31.5KHz) as an example, it has 3 transmission lines (3 colors independent) Assuming that the data transfer rate per line is simply calculated,
640 x 480 x 60 Hz x 8 bits = 147456000 bps
That is, a high transfer rate of 148 Mbps is required. Actually, the amount of data is further increased by additional information for packet signals, and therefore data transmission is performed at a multiple of the transfer rate.

このように高速な転送レートで映像信号を伝送するために実用化されている装置として、パーソナルコンピュータ本体からモニターへ映像信号を伝送するＤＶＩ（Digital Visual Interface）等の装置がある。しかし、ＤＶＩを使って電飾装置を構成することは困難である。なぜなら、ＤＶＩ等の伝送ラインは直径が太く、高価であり、またこのように転送レートの速い電線路は数メートル程度のデータ伝送しかできないからである。したがって、多数本のＤＶＩの束を長く引き回して（例えば数１０〜数１００メートル）電飾装置を作ることは、事実上不可能といえる。 Devices that have been put into practical use for transmitting video signals at such a high transfer rate include devices such as DVI (Digital Visual Interface) that transmit video signals from a personal computer body to a monitor. However, it is difficult to configure an illumination device using DVI. This is because a transmission line such as DVI has a large diameter and is expensive, and such a high-speed transmission line can only transmit data of several meters. Therefore, it can be said that it is virtually impossible to make a lighting device by drawing a large number of DVI bundles long (for example, several tens to several hundreds of meters).

このように、従来は、電飾装置によって単調な点滅パターンしか作れず、表現力、演出力、面白みに乏しく、複雑な点滅パターンを作ろうとしても配線が増えるため、限界があった。また、プログラムの作成、変更作業が煩雑で、手間がかかっていた。 As described above, conventionally, only a monotonous blinking pattern can be created by the illumination device, and there is a limit because the number of wirings is increased even when trying to create a complicated blinking pattern. In addition, the creation and modification of the program is complicated and time-consuming.

そこで本発明は、映像信号を用いた自由自在で複雑な発光パターンを実現することができ、配線を増大させずに発光パターン数の増加が可能で、プログラムの作成、変更作業が簡単な電飾装置及び電飾方法を提供することを目的とする。 Therefore, the present invention can realize freely and complex light emission patterns using video signals, can increase the number of light emission patterns without increasing wiring, and can easily create and change programs. An object is to provide an apparatus and a lighting method.

請求項１に係る本発明は（例えば図１乃至図８参照）、パーソナルコンピュータ（１）から出力されて変換されたデジタル映像信号に基づき、複数の発光素子（６）を表示画面として映像表示する構成を備えた電飾装置（７）において、
前記デジタル映像信号を伝送する第１データライン（４）と、
前記第１データライン（４）に複数がマルチドロップ接続され、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第１回路（Ｙ１〜Ｙｎｅ）と、
前記複数の第１回路（Ｙ１〜Ｙｎｅ）に夫々接続され、転送速度が低減された前記パケットデータを伝送する複数の第２データライン（５）と、
各前記第２データライン（５）に複数ずつがマルチドロップ接続され、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）と、
各前記第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）に夫々接続され、対応する前記第２回路からの前記ドライブ信号により発光駆動させられる前記複数の発光素子（６）と、を備え、
前記第１回路（Ｙ１〜Ｙｎｅ）がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾装置（７）にある。 The present invention according to claim 1 (see, for example, FIG. 1 to FIG. 8) displays an image using a plurality of light emitting elements (6) as a display screen based on a digital video signal output from the personal computer (1) and converted. In the illumination device (7) having a configuration,
A first data line (4) for transmitting the digital video signal;
Said first plurality of data lines (4) are multi-drop connection, Captures horizontal video signal to each of the one horizontal period corresponding to the own address from said digital video signal being transmitted to said first data line , the transfer speed is output as reduced serial packet data, the previous stage, a first circuit for automatically setting the self-address (Y1~Yne) while being communicatively daisy-chained to the circuit of the subsequent stage,
A plurality of second data lines (5) connected to the plurality of first circuits (Y1 to Yne), respectively , for transmitting the packet data with a reduced transfer rate ;
A plurality of multi-drop connections are made to each of the second data lines (5), and each pixel data corresponding to its own address is taken from the packet data based on the horizontal video signal, converted into a drive signal, and output. And a second circuit (X1 to Xme1, X1 to Xmen, X1 to Xmen) that automatically sets a self address in a state in which it is daisy chain connected so as to be able to communicate with the preceding and succeeding circuits ,
A plurality of light emitting elements (6) connected to each of the second circuits (X1 to Xme1, X1 to Xmen, X1 to Xmen) and driven to emit light by the drive signal from the corresponding second circuit; Bei example,
A first clock frequency fcy [Hz] used by the first circuit (Y1 to Yne) for data processing and a second clock frequency fcx used by the second circuit (X1 to Xme1, X1 to Xmen, X1 to Xmen) for data processing. [Hz] satisfies the relationship of fcy ≧ fcx, and the second clock that can be used by the second circuit in the subsequent stage is the clock signal CK (y) of the first clock frequency that the first circuit uses by itself. Converted into a clock signal CK (x) having a frequency and transmitted to the second data line;
It exists in the electrical decoration apparatus (7) characterized by this.

請求項２に係る本発明は（例えば図１乃至図８参照）、パーソナルコンピュータ（１）から出力されて変換されたデジタル映像信号に基づき、複数の発光素子（６）を表示画面として映像表示する電飾方法において、
第１データライン（４）に前記デジタル映像信号を伝送する工程と、
前記第１データライン（４）に夫々がマルチドロップ接続された複数の第１回路（Ｙ１〜Ｙｎｅ）により、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
各前記第１回路（Ｙ１〜Ｙｎｅ）に夫々接続された第２データライン（５）に、転送速度が低減された前記パケットデータを伝送する工程と、
前記第２データライン（５）に夫々がマルチドロップ接続された複数の第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）により、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
前記複数の第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）に夫々接続された前記複数の発光素子（６）を前記ドライブ信号により発光駆動させる工程と、を含み、
前記第１回路がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾方法にある。 The present invention according to claim 2 (see, for example, FIGS. 1 to 8) displays a plurality of light emitting elements (6) as a display screen based on a digital video signal output from the personal computer (1) and converted. In the lighting method,
Transmitting the digital video signal to a first data line (4);
One horizontal line corresponding to a self-address from the digital video signal transmitted to the first data line by a plurality of first circuits (Y1 to Yne) each of which is multidrop connected to the first data line (4). It captures the period horizontal video signal respectively, automatic with the transfer rate, and outputs the serial packet data is reduced, preceding, the own address in a state of being communicatively daisy-chained with a subsequent circuit A setting process;
Transmitting the packet data with reduced transfer speed to the second data line (5) connected to each of the first circuits (Y1 to Yne);
A plurality of second circuits (X1 to Xme1, X1 to Xmen, X1 to Xmen), each of which is multidrop- connected to the second data line (5) , supports the self-address from the packet data based on the horizontal video signal. with the one pixel data respectively to capture and convert the drive signal output by the the steps of automatically setting the self address preceding, while being communicatively daisy-chained to the circuit of the subsequent stage,
See containing and a step of emitting driven by the plurality of second circuit (X1~Xme1, X1~Xmen, X1~Xmene) respectively connected to said drive signal said plurality of light emitting elements (6),
The first clock frequency fcy [Hz] used by the first circuit for data processing and the second clock frequency fcx [Hz] used by the second circuit for data processing satisfy the relationship of fcy ≧ fcx. The clock signal CK (y) of the first clock frequency used by itself is converted into the clock signal CK (x) of the second clock frequency that can be used by the second circuit in the subsequent stage, and is converted to the second data line. Send,
It is in the electrical decoration method characterized by this.

なお、上記カッコ内の符号は、図面と対照するためのものであるが、これは、発明の理解を容易にするための便宜的なものであり、特許請求の範囲の記載に何等影響を及ぼすものではない。 Note that the reference numerals in the parentheses are for comparison with the drawings, but this is for convenience to facilitate understanding of the invention and has no influence on the description of the claims. It is not a thing.

請求項１に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で（映像ファイルを差し換えるだけでよい）、映像信号と同等の高速、高階調の表示性能を備えた電飾装置を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができる。従って、大型パネルディスプレイとして応用することもでき、例えば解像度（６４０×４８０）のフルカラーでの動画表示も可能になる。そして、曲面ディスプレイが簡単に作製でき、１ライン毎にフレキシブルに曲げることができ、丸めて持ち運びも可能になる。さらに、例えば上からぶら下げるだけでディスプレイになるので、壁や設置設備が不要になるという利点もある。このような構成により、第２データラインに伝送するデータ量を、映像信号全体の走査線数分の１に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第２データラインを電飾装置の電線路として有効に使用することができる。また、複数の第１回路が、第１データラインにマルチドロップ接続されるので、第１回路は、第１データラインに伝送されているデジタル映像信号の中から必要なデータだけ（例えば走査線の１ライン分（１Ｈ分）だけ）をマルチドロップ接続を介して取り込むことができる。更に、複数の第１回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第１回路は、前後のデバイスと簡単かつ確実に通信することができ、同一の第１データラインに接続されている他の第１回路と区別するための自己アドレス（自己ＩＤ）を決定することができる。また、複数の第２回路が、第２データラインにマルチドロップ接続されるので、第２回路は、第２データラインに伝送されているシリアルデータ（パケットデータ、シリアル映像信号）の中から必要なデータだけ（例えば１画素（１ピクセル）分だけ）を取り込むことができる。更に、複数の第２回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第２回路は、前後の第２回路と通信することができ、第２データラインに接続されている他の第２回路と区別するための自己アドレス（自己ＩＤ）を簡単かつ確実に決定することができる。また、第１回路がデータ処理に用いるクロック周波数をｆｃy［Ｈｚ］とし、第２回路がデータ処理に用いるクロック周波数をｆｃx［Ｈｚ］とすると、ｆｃy≧ｆｃxの関係を満たすように構成される。このため、例えば一本の第２データラインを一本の水平走査線に対応させる場合、第２データラインに伝送させる映像データの量が、映像ベースバンド信号全体の水平走査線数分の１となることで、第１データラインに比べて第２データラインの転送速度を落とす（即ち、第２回路のクロック周波数を落とす）ことができ、従って、第２データラインを長く引き伸ばすことができるようになる。 According to the first aspect of the present invention, it is possible to realize serial control lighting using a video signal. By using a video signal, the control of color and brightness becomes almost infinite, so Can be reproduced, and can be freely routed. This makes it possible to achieve free and complex light emission patterns, and even if the number of light emission patterns is increased, the wiring can be increased (the light emission patterns are almost infinite), and the program can be created and changed easily (replace video files). In other words, it is possible to provide an electrical decoration device having high-speed and high-gradation display performance equivalent to that of a video signal. Further, the light emitting elements can be driven not by a matrix but by an independent BUS line in the horizontal scanning direction. Therefore, it can also be applied as a large panel display, and for example, it is possible to display a moving image in full color with a resolution (640 × 480). Further, a curved display can be easily manufactured, can be flexibly bent for each line, and can be rolled and carried. Furthermore, for example, a display can be obtained simply by hanging from above, so that there is an advantage that a wall and installation equipment are unnecessary. With such a configuration, the amount of data transmitted to the second data line can be reduced to a fraction of the number of scanning lines of the entire video signal. As a result, the line can be extended longer, and the second data line is It can be effectively used as an electric wire for an illumination device. In addition, since the plurality of first circuits are multidrop-connected to the first data line, the first circuit only requires necessary data from the digital video signal transmitted to the first data line (for example, the scan line). One line (only 1H) can be captured via a multidrop connection. Furthermore, since the plurality of first circuits have a function of automatically setting their own addresses in a state where they are daisy chained so that they can communicate with the preceding and succeeding circuits, the first circuit can be easily and easily connected to the preceding and following devices. Communication can be ensured, and a self-address (self-ID) for distinguishing from other first circuits connected to the same first data line can be determined. In addition, since the plurality of second circuits are multidrop connected to the second data line, the second circuit is necessary from the serial data (packet data, serial video signal) transmitted to the second data line. Only data (for example, only one pixel (one pixel)) can be captured. In addition, since the plurality of second circuits have a function of automatically setting their own addresses in a state where they are daisy chain connected so as to be able to communicate with the preceding and succeeding circuits, the second circuit is connected to the preceding and following second circuits. The self-address (self-ID) for distinguishing from other second circuits connected to the second data line can be easily and reliably determined. Further, assuming that the clock frequency used for data processing by the first circuit is fcy [Hz] and the clock frequency used for data processing by the second circuit is fcx [Hz], it is configured to satisfy the relationship of fcy ≧ fcx. For this reason, for example, when one second data line is made to correspond to one horizontal scanning line, the amount of video data transmitted to the second data line is 1 / the number of horizontal scanning lines of the entire video baseband signal. As a result, the transfer speed of the second data line can be reduced (that is, the clock frequency of the second circuit can be reduced) compared to the first data line, and therefore the second data line can be extended longer. Become.

請求項２に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を有する電飾方法を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができる。従って、大型パネルディスプレイとして応用でき、例えば解像度（６４０×４８０）のフルカラーでの動画表示も可能になる。また、第２データラインに伝送するデータ量を、映像信号全体の走査線数分の１に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第２データラインを電線路として有効に使用することができる。 According to the second aspect of the present invention, it is possible to realize serial control lighting using a video signal, and by using the video signal, control of color and brightness becomes almost infinite. Can be reproduced, and can be freely routed. As a result, you can freely and complex light-emitting patterns, and even if the number of light-emitting patterns is increased, the wiring is not increased (light-emitting patterns are almost infinite), and the creation and modification of the program is simple and equivalent to the video signal. It is possible to provide an electrical decoration method having high-speed and high-gradation display performance. Further, the light emitting elements can be driven not by a matrix but by an independent BUS line in the horizontal scanning direction. Therefore, it can be applied as a large panel display, and for example, a full-color moving image display with a resolution (640 × 480) is also possible. In addition, the amount of data transmitted to the second data line can be reduced to a fraction of the number of scanning lines of the entire video signal. As a result, the line can be extended for a long time, and the second data line can be used as an electrical line. Can be used for

本発明に係る電飾装置の基本構成について示す図である。It is a figure shown about the basic composition of the electrical decoration device concerning the present invention. Ｙデバイス（第１回路）のシステムを詳細に示すブロック図である。It is a block diagram which shows the system of Y device (1st circuit) in detail. Ｘデバイス（第２回路）のシステムを詳細に示すブロック図である。It is a block diagram which shows the system of X device (2nd circuit) in detail. 映像データの伝送方法を示すフローチャート図である。It is a flowchart figure which shows the transmission method of video data. 本発明に係る電飾装置において、Ｙデバイスがマルチドロップ接続のみで接続され、Ｘデバイスがマルチドロップ接続とデイジーチェーン接続の両方で接続されているシステムを示す図である。In the electrical decoration device according to the present invention, a Y device is connected only by multidrop connection, and an X device is connected by both multidrop connection and daisy chain connection. 本発明に係る電飾装置において、Ｙデバイス、Ｘデバイスともにマルチドロップ接続とデイジーチェーン接続の両方で接続されているシステムを示す図である。In the electrical decoration device concerning the present invention, it is a figure showing the system where both Y device and X device are connected by both multidrop connection and daisy chain connection. Ｘデバイスにおける初期化動作を示すフローチャート図である。It is a flowchart figure which shows the initialization operation | movement in X device. （ａ），（ｂ）は本発明に係る電飾装置の、実製品に近いイメージを示す図である。(A), (b) is a figure which shows the image close | similar to a real product of the electrical decoration apparatus which concerns on this invention. 従来のフラットパネルディスプレイの構造を示す図である。It is a figure which shows the structure of the conventional flat panel display.

以下、本発明に係る電飾装置及び電飾方法に関する実施の形態について、図面を参照して説明する。まず図１を参照して、本発明の電飾装置に係る基本構成を第１の実施形態として説明するが、本発明に係る電飾方法は、電飾装置の説明を通して説明されるものとする。なお、図１は、本発明に係る電飾装置の基本構成を概念的に示す図である。 Hereinafter, an embodiment relating to an electrical decoration device and an electrical decoration method according to the present invention will be described with reference to the drawings. First, with reference to FIG. 1, a basic configuration according to an electrical decoration device of the present invention will be described as a first embodiment, but an electrical decoration method according to the present invention will be described through the description of the electrical decoration device. . In addition, FIG. 1 is a figure which shows notionally the basic composition of the electrical decoration apparatus which concerns on this invention.

＜第１の実施形態＞
すなわち、図１に示すように、本発明に係る電飾装置７は、一般的なパーソナルコンピュータ１（以下、ＰＣ１と記す）に、該ＰＣ１から出力されるアナログ映像信号をアナログ／デジタル変換してデジタル映像信号にするアナログ／デジタル変換ボード３（以下、「アナデジ変換ボード３」とも記す）を介して接続されたＹデータライン４（第１データライン）を備えている。さらに、電飾装置７は、Ｙデータライン４にマルチドロップ接続（１つのラインに対して複数接続）された複数のＹデバイスＹ１〜Ｙｎｅ（第１回路）と、これらＹデバイスＹ１〜Ｙｎｅに夫々接続された複数のＸデータライン５（第２データライン）と、各Ｘデータライン５にマルチドロップ接続されたＸデバイスＸ１〜Ｘｍｅ（第２回路）と、これらＸデバイスＸ１〜Ｘｍｅ（第２回路）に夫々接続された発光素子６とを備えている。 <First Embodiment>
That is, as shown in FIG. 1, the electrical decoration device 7 according to the present invention performs analog / digital conversion on an analog video signal output from the PC 1 in a general personal computer 1 (hereinafter referred to as PC 1). A Y data line 4 (first data line) connected via an analog / digital conversion board 3 (hereinafter also referred to as “analog conversion board 3”) for converting to a digital video signal is provided. Furthermore, the illumination device 7 includes a plurality of Y devices Y1 to Yne (first circuit) multi-drop connected to the Y data line 4 (a plurality of connections to one line) and the Y devices Y1 to Yne, respectively. A plurality of connected X data lines 5 (second data lines), X devices X1 to Xme (second circuit) multi-drop connected to each X data line 5, and these X devices X1 to Xme (second circuit) And the light emitting element 6 connected to each other.

つまり、主ラインであるＹデータライン４（第１データライン）には、複数個（１〜ｎｅ個（ｎは自然数））のＹデバイスＹ１〜Ｙｎｅ（第１回路）がマルチドロップ接続されており、これらＹデバイスＹ１〜Ｙｎｅから、分岐ラインであるＸデータライン５（第２データライン）が夫々に引き伸ばされている。 That is, a plurality of (1 to ne pieces (n is a natural number)) Y devices Y1 to Yne (first circuit) are multi-drop connected to the Y data line 4 (first data line) which is the main line. The X data line 5 (second data line), which is a branch line, is extended from these Y devices Y1 to Yne.

そして、各Ｘデータライン５には、複数個（１〜ｍｅ個（ｍは自然数））のＸデバイスＸ１〜Ｘｍｅがマルチドロップ接続されている。つまり、図１のように、ＹデバイスＹ１から引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅ１（第２回路）がマルチドロップ接続され、ＹデバイスＹｎから引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅｎ（第２回路）がマルチドロップ接続され、ＹデバイスＹｎｅから引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅｎｅ（第２回路）がマルチドロップ接続されている。 A plurality (1 to me (m is a natural number)) of X devices X1 to Xme are multidrop connected to each X data line 5. That is, as shown in FIG. 1, X devices X1 to Xme1 (second circuit) are multidrop connected to the X data line 5 extended from the Y device Y1, and the X data line 5 extended from the Y device Yn is connected to the X data line 5 extended from the Y device Yn. X devices X1 to Xmen (second circuit) are multidrop connected, and X devices X1 to Xmen (second circuit) are multidrop connected to the X data line 5 extended from the Y device Yne.

さらに、ＸデバイスＸ１〜Ｘｍｅ１の夫々には１つずつの発光素子６が接続されており、ＸデバイスＸ１〜Ｘｍｅｎの夫々には１つずつの発光素子６が接続されており、ＸデバイスＸ１〜Ｘｍｅｎｅの夫々には１つずつの発光素子６が接続されている。これらＹデータライン４、ＹデバイスＹ１〜Ｙｎｅ、複数のＸデータライン５、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎｅ、ＸデバイスＸ１〜Ｘｍｅｎｅ、及び複数の発光素子６により、本発明に係る電飾装置７が構成されている。 Furthermore, one light emitting element 6 is connected to each of the X devices X1 to Xme1, and one light emitting element 6 is connected to each of the X devices X1 to Xmen. One light emitting element 6 is connected to each Xmen. The Y data line 4, the Y devices Y1 to Yne, the plurality of X data lines 5, the X devices X1 to Xme1, the X devices X1 to Xmen, the X devices X1 to Xmen, and the plurality of light emitting elements 6 are used. A decoration device 7 is configured.

なお、本実施形態では、発光素子６として、ＲＧＢ（Red,Green,Blue）のドライブ信号に応じて発光駆動するＬＥＤ(Light Emitting Diode)を使用する。このＬＥＤとしては、赤、緑、青の３種のＬＥＤを１つのパッケージに封印したフルカラータイプのものや、赤、緑、青の３種のＬＥＤを１つの基板に一体的に実装したタイプのものを用いることができる。また、発光素子６としては、これ以外にも電球等を使用することも可能である。 In the present embodiment, an LED (Light Emitting Diode) that emits light according to RGB (Red, Green, Blue) drive signals is used as the light emitting element 6. As this LED, there is a full color type in which three kinds of LEDs of red, green and blue are sealed in one package, and a type in which three kinds of LEDs of red, green and blue are integrally mounted on one board. Things can be used. In addition to this, a light bulb or the like can be used as the light emitting element 6.

本電飾装置７において、ＰＣ１のＶＧＡ端子から出力される映像信号（矢印で示すＶＧＡ出力２）を、アナデジ変換ボード３でデジタル信号に変換し、Ｙデータライン４に送信する。すると、ＹデバイスＹ１〜Ｙｎｅは夫々、この映像信号から１水平期間分の信号を取り込んでシリアルデータ（パケットデータ、シリアル映像信号）に変換して、自身に接続されているＸデータライン５に出力する。 In the electrical decoration device 7, the video signal (VGA output 2 indicated by an arrow) output from the VGA terminal of the PC 1 is converted into a digital signal by the analog conversion board 3 and transmitted to the Y data line 4. Then, each of the Y devices Y1 to Yne takes a signal for one horizontal period from this video signal, converts it into serial data (packet data, serial video signal), and outputs it to the X data line 5 connected to itself. To do.

すると、ＸデバイスＸ１〜Ｘｍｅ１の夫々、ＸデバイスＸ１〜Ｘｍｅｎの夫々、ＸデバイスＸ１〜Ｘｍｅｎｅの夫々は、伝送されてきたシリアルデータから１画素分（１ピクセル分）のデータを取り込んで、対応する発光素子６を駆動するドライブ信号に変換し、そのドライブ信号を、各デバイス毎に接続された発光素子６に出力する。 Then, each of the X devices X1 to Xme1, each of the X devices X1 to Xmen, and each of the X devices X1 to Xmen takes in data corresponding to one pixel (one pixel) from the transmitted serial data, and corresponds. It converts into the drive signal which drives the light emitting element 6, and outputs the drive signal to the light emitting element 6 connected for every device.

ここで使用されるデジタル映像信号の具体例として、解像度（６４０×４８０）、階調２４ｂｉｔカラー（８ｂｉｔ×３色）、走査周波数（垂直６０Ｈｚ、水平３１．５ｋＨｚ）とする。また、映像信号（ＶＧＡ出力２）としては、ＰＣ１から出力されるＶＧＡアナログ映像信号を用いることができる。 As a specific example of the digital video signal used here, a resolution (640 × 480), gradation 24 bits color (8 bits × 3 colors), and scanning frequency (vertical 60 Hz, horizontal 31.5 kHz) are assumed. As the video signal (VGA output 2), a VGA analog video signal output from the PC 1 can be used.

この場合、ＰＣ１から出力される映像信号（ＶＧＡ出力２）は、アナデジ変換ボード３によってデジタルの映像信号に変換されて、１本のＹデータライン４に出力される。つまり、ＶＧＡ出力２（ＶＧＡアナログ出力）がアナデジ変換ボード３（ＡＤコンバータ）でデジタル変換され、このデジタル変換された映像信号が伝送される。このような、映像信号をアナログ／デジタル変換するアナデジ変換ボード３は、すでに市販されているものを用いることができ、特に技術的な問題はない。 In this case, the video signal (VGA output 2) output from the PC 1 is converted into a digital video signal by the analog conversion board 3 and output to one Y data line 4. That is, the VGA output 2 (VGA analog output) is digitally converted by the analog-to-digital conversion board 3 (AD converter), and this digitally converted video signal is transmitted. As such an analog / digital conversion board 3 for analog / digital conversion of a video signal, a commercially available one can be used, and there is no particular technical problem.

アナデジ変換ボード３でデジタル化された映像信号を伝送するＹデータライン４では、その転送レートが極めて速いので、伝送可能な距離は数メートル以下である。従って、数メートルのラインの範囲内で複数のＹデバイスＹ１〜Ｙｎｅをマルチドロップ接続し、それらＹデバイスＹ１〜Ｙｎｅの夫々でデータ量を削減（理論上では４８０分の１になる）したシリアルデータとし、各Ｙデバイスからその対応するＸデータライン５にシリアルデータを出力する。 The Y data line 4 that transmits the video signal digitized by the analog conversion board 3 has a very high transfer rate, and therefore the transmission distance is several meters or less. Therefore, serial data is a multi-drop connection of a plurality of Y devices Y1 to Yne within a range of several meters, and the amount of data in each of these Y devices Y1 to Yne is reduced to 1/480 in theory. The serial data is output from each Y device to the corresponding X data line 5.

複数のＸデータライン５は夫々、長い距離（例えば数１０〜数１００ｍ）を引き延ばされ、そのライン上に、デコーダから成るＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅが夫々接続されており、これらＸデバイスの夫々に、ＬＥＤ等の発光素子６が１つずつ接続される。 Each of the plurality of X data lines 5 is extended a long distance (for example, several tens to several hundreds of meters), and X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen each including a decoder are formed on the lines. Are connected to each of these X devices, and one light emitting element 6 such as an LED is connected to each of these X devices.

このような電飾装置７では、ＰＣ１からアナデジ変換ボード３を経由して入力（即ち外部から入力）されるデジタルの映像信号を、多数の発光素子６で構成される表示画面にてリアルタイムに再生することができるため、映像信号を再生する演出効果の高い電飾装置７を実現することができる。 In such an illumination device 7, a digital video signal input from the PC 1 via the analog-digital conversion board 3 (that is, input from the outside) is reproduced in real time on a display screen composed of a large number of light emitting elements 6. Therefore, it is possible to realize the electrical decoration device 7 having a high effect of reproducing the video signal.

次に、本電飾装置７のシステムによる映像信号処理について、図２、図３及び図４を用いて説明する。図２はＹデバイスのシステムを詳細に示すブロック図であり、図３はＸデバイスのシステムを詳細に示すブロック図であり、図４は映像データの伝送方法を示すフローチャート図である。 Next, video signal processing by the system of the electrical decoration device 7 will be described with reference to FIGS. 2, 3, and 4. FIG. 2 is a block diagram showing the details of the Y device system, FIG. 3 is a block diagram showing the details of the X device system, and FIG. 4 is a flowchart showing the video data transmission method.

図２に示すように、アナデジ変換ボード３（図１参照）から延びる１本のＹデータライン４は、映像信号ライン４ａ（Ｒ／Ｇ／Ｂ映像信号）、同期信号ライン４ｂ（Ｖ／Ｈ同期信号）、クロックライン４ｃ（ＣＫ(ｙ)）、及び初期化信号ライン４ｄを含んで構成されている。 As shown in FIG. 2, one Y data line 4 extending from the analog-to-digital conversion board 3 (see FIG. 1) includes a video signal line 4a (R / G / B video signal) and a synchronization signal line 4b (V / H synchronization). Signal), a clock line 4c (CK (y)), and an initialization signal line 4d.

このようなＹデータライン４には、映像ベースバンド信号が転送速度Ｆｙ［ｂｐｓ］で伝送される。映像信号の、１垂直走査期間（Ｖ期間）には、４８０本の水平走査信号（Ｈ信号）が含まれている。本実施形態において、ＹデバイスＹ１〜Ｙｎｅの夫々は、固有のアドレスを持っている。ここで、自己アドレスがｎのＹデバイスをＹｎとし、Ｙデバイスを、アナデジ変換ボード３に近い方から順に、Ｙ１、…、Ｙｎ、…、Ｙｎｅ、とする（但し、１＜ｎ＜ｎｅ）。 A video baseband signal is transmitted to such a Y data line 4 at a transfer rate Fy [bps]. One vertical scanning period (V period) of the video signal includes 480 horizontal scanning signals (H signals). In the present embodiment, each of the Y devices Y1 to Yne has a unique address. Here, the Y device whose self address is n is Yn, and the Y device is Y1,..., Yn,..., Yne in order from the one closest to the analog conversion board 3 (where 1 <n <ne).

Ｙｎデバイスは、Ｙデータライン４に伝送されている映像信号の中から、自己アドレスと同じｎ本目の水平映像信号Ｈｎだけを取り込んで、それをシリアルデータに変換し転送速度を落として（転送速度Ｆｘで）、対応するＸデータライン５に出力する。Ｘデータライン５に伝送される映像データ中の１個のパケットデータは、１ピクセル（画素）分の映像データに対応し、１Ｈ分で６４０個ある。通常、パケットデータの構造は、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にはタイミング信号（同期等）やＩＤ（アドレス）が含まれ、データ部分には映像データが含まれている。 The Yn device takes in only the nth horizontal video signal Hn, which is the same as its own address, from the video signal transmitted to the Y data line 4, converts it into serial data, reduces the transfer rate (transfer rate) Fx) to the corresponding X data line 5. One packet data in the video data transmitted to the X data line 5 corresponds to one pixel (pixel) of video data, and there are 640 data for 1H. Usually, the structure of packet data is divided into a header portion and a data portion. The header portion includes a timing signal (synchronization, etc.) and an ID (address), and the data portion includes video data.

ＹデバイスＹ１〜Ｙｎｅは夫々、Ｖの先頭からＨカウント開始するＨカウント回路１１と、自己アドレスを格納している自己アドレスメモリ１２と、ラインを選別して１Ｈ期間のデータを取り込むデータ取込回路１３と、パケットデータ化（ヘッダ(ADR)付加、シリアライズ(直列化)）するパケットデータ化回路１４と、クロック変換するクロック変換回路１５とを有している。 Each of the Y devices Y1 to Yne has an H count circuit 11 that starts H counting from the beginning of V, a self address memory 12 that stores a self address, and a data fetch circuit that selects a line and captures data for a 1H period. 13, a packet data conversion circuit 14 that converts the packet data (adds a header (ADR) and serializes), and a clock conversion circuit 15 that converts the clock.

本実施形態では、ＹデバイスＹ１〜Ｙｎｅがデータ処理に用いるクロック周波数をｆｃy［Ｈｚ］とし、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅがデータ処理に用いるクロック周波数をｆｃx［Ｈｚ］とすると、
ｆｃy≧ｆｃx
の関係を満たすように構成されている。Ｙデバイスのクロック変換回路１５は、クロックライン４ｃを介して取り込んで自身が使用するクロック周波数ｆｃy［Ｈｚ］のクロック信号ＣＫ(ｙ)を、後段のＸデバイスが使用可能なクロック周波数ｆｃx［Ｈｚ］のクロック信号ＣＫ（ｘ）に変換して、Ｘデータライン５のライン５ｂに送信する。 In the present embodiment, the clock frequency used for data processing by the Y devices Y1 to Yne is fcy [Hz], and the clock frequency used by the X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen for data processing is fcx. [Hz]
fcy ≧ fcx
It is configured to satisfy the relationship. The clock conversion circuit 15 of the Y device takes in the clock signal CK (y) of the clock frequency fcy [Hz] taken in via the clock line 4c and uses the clock signal fcx [Hz] that can be used by the subsequent X device. The clock signal CK (x) is converted to the X data line 5 and transmitted to the line 5b.

ここで、ＹデバイスＹ１〜Ｙｎｅに夫々接続されたＸデータライン５は、シリアル映像信号が伝送されるライン５ａ、クロック信号ＣＫ（ｘ）が伝送されるライン５ｂ、及び、初期化信号ライン４ｄからの初期化信号が伝送される初期化信号ライン５ｃを含んで構成されている。ＹデバイスＹ１〜Ｙｎｅのパケットデータ化回路１４からは、Ｘデータライン５のライン５ａにシリアル映像信号が伝送され、クロック変換回路１５からは、変換したクロック信号ＣＫ（ｘ）がＸデータライン５のライン５ｂに伝送され、また、Ｙデータライン４の初期化信号ライン４ｄから取り込まれた初期化信号がＸデータライン５のライン５ｃに伝送される。 Here, the X data line 5 connected to each of the Y devices Y1 to Yne includes a line 5a for transmitting a serial video signal, a line 5b for transmitting a clock signal CK (x), and an initialization signal line 4d. The initialization signal line 5c through which the initialization signal is transmitted is configured. A serial video signal is transmitted to the line 5 a of the X data line 5 from the packet data conversion circuit 14 of the Y devices Y 1 to Yne, and the converted clock signal CK (x) is transmitted to the X data line 5 from the clock conversion circuit 15. The initialization signal transmitted to the line 5 b and taken from the initialization signal line 4 d of the Y data line 4 is transmitted to the line 5 c of the X data line 5.

次に、図３を参照して、Ｘデバイスについて説明する。ここで、Ｘデータライン５に接続されている自己アドレスｍのＸデバイスをＸｍとし（ｍは自然数）、ＹデバイスＹ１〜Ｙｎｅに近い方から順に、Ｘ１、…、Ｘｍ、…、Ｘｍｅ、とする（但し、１＜ｍ＜ｍｅ）。 Next, the X device will be described with reference to FIG. Here, the X device of the self address m connected to the X data line 5 is Xm (m is a natural number), and X1,..., Xm,. (However, 1 <m <me).

ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅは夫々、ピクセル選別回路１７と、デシリアライザ１８と、ＰＷＭ制御回路１９と、ドライバ２０と、自己アドレスメモリ２１と、自己アドレス決定回路２２と、最後尾返信データ作成回路２３と、後段検出回路２４と、初期化信号変更回路２５とを有している。 The X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen are each a pixel selection circuit 17, a deserializer 18, a PWM control circuit 19, a driver 20, a self address memory 21, and a self address determination circuit. 22, a tail reply data creation circuit 23, a post-stage detection circuit 24, and an initialization signal change circuit 25.

図３では、自己アドレスｍのＸデバイスＸｍを中心に説明するが、その構成は他のＸデバイスにおいても同様である。ＸデバイスＸｍは、水平映像信号Ｈｎの中からｍ番目の画素信号（ピクセルデータ）Ｐｍだけを取り込んで、それを、自身に接続されている発光素子６のＲＧＢのドライブ信号に変換して該発光素子６に出力する。 In FIG. 3, the X device Xm having the self address m will be mainly described, but the configuration is the same for other X devices. The X device Xm takes only the mth pixel signal (pixel data) Pm from the horizontal video signal Hn, converts it into the RGB drive signal of the light emitting element 6 connected to itself, and emits the light. Output to the element 6.

ピクセル選別回路１７は、自己アドレスと一致するパケットデータのみをラッチする。デシリアライザ１８は、ピクセル選別回路１７でラッチされたパケットデータをデシリアライズ（復元）した映像信号としてＰＷＭ制御回路１９に送信する。ＰＷＭ制御回路１９は、デシリアライザ１８からの映像信号をＰＷＭ制御してドライバ２０に送信する。ドライバ２０は、ＰＷＭ制御回路１９からのＲＧＢのドライブ信号を発光素子６に出力して該発光素子６を発光駆動制御する。自己アドレスメモリ２１は、ＸデバイスＸｍとしての自己アドレスを格納して保持している。 The pixel selection circuit 17 latches only packet data that matches the self address. The deserializer 18 transmits the packet data latched by the pixel selection circuit 17 to the PWM control circuit 19 as a video signal that has been deserialized (restored). The PWM control circuit 19 performs PWM control on the video signal from the deserializer 18 and transmits it to the driver 20. The driver 20 outputs the RGB drive signal from the PWM control circuit 19 to the light emitting element 6 and controls the light emitting element 6 to emit light. The self address memory 21 stores and holds a self address as the X device Xm.

また、自己アドレス決定回路２２は、前段のＸデバイス又はＹデバイスから送信された初期化信号に基づいて、自己アドレスを、例えば（ｍ−１）＋１＝ｍのように演算することで決定する。ここで、初期化信号はヘッダ部とデータ部から構成されており、ヘッダ部にＩＤ(アドレス)、データ部に初期化命令を格納しているものとする。最後尾返信データ作成回路２３は、自己アドレス決定回路２２から送信された自己アドレス信号と、後段検出回路２４から送信された後段有／無信号とに基づき、自身（自分）が最後尾であると認定したときのみ最後尾返信データを作成して、ＯＲゲート２６に送信する。後段検出回路２４は、ＸデバイスＸｍの後段に他のＸデバイスがあるか否かを検出して、後段有／無信号として、最後尾返信データ作成回路２３に送信する。 The self address determination circuit 22 determines the self address by, for example, (m−1) + 1 = m based on the initialization signal transmitted from the previous stage X device or Y device. Here, it is assumed that the initialization signal includes a header part and a data part, and an ID (address) is stored in the header part and an initialization command is stored in the data part. The tail reply data creation circuit 23 is based on the self-address signal transmitted from the self-address determination circuit 22 and the post-stage presence / absence signal transmitted from the post-stage detection circuit 24. Only when it is recognized, tail reply data is created and transmitted to the OR gate 26. The subsequent stage detection circuit 24 detects whether or not there is another X device in the subsequent stage of the X device Xm, and transmits it to the tail reply data creation circuit 23 as a subsequent stage presence / absence signal.

初期化信号変更回路２５は、前段のＸデバイス又はＹデバイスから初期化信号を受信すると、初期化信号のヘッダから前段デバイスのアドレス（ｍ−１）を読み取り、それに（＋１）する演算を実行し、演算結果の（ｍ）を自己アドレスとして記憶し、初期化信号のＩＤ（アドレス）部をｍに書き換えて次段のＸデバイスに送信する。従って、図３の場合、初期化信号変更回路２５は、前段のＸデバイスｍ−１から初期化信号ライン５ｃを介して受信し、書き換えた（変更した）初期化信号を、初期化信号ライン５ｃを介して次段のＸデバイスｍ＋１に送信する。 When the initialization signal changing circuit 25 receives the initialization signal from the preceding stage X device or Y device, the initialization signal changing circuit 25 reads the address (m−1) of the preceding stage device from the header of the initialization signal and executes an operation of (+1) it. The calculation result (m) is stored as a self address, and the ID (address) part of the initialization signal is rewritten to m and transmitted to the X device at the next stage. Therefore, in the case of FIG. 3, the initialization signal changing circuit 25 receives the rewritten (changed) initialization signal received from the previous stage X device m-1 via the initialization signal line 5c, and the initialization signal line 5c. To the X device m + 1 at the next stage.

また、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅには、最後尾返信データを伝送するデイジーチェーンのライン８が接続されている（図５、図６を併せて参照）。例えばＸデバイスｍでは、ライン８を介して、後段のＸデバイスｍ＋１から取り込まれた最後尾返信データを後段検出回路２４に取り込む。この最後尾返信データに基づいて、自身が最後尾の場合にのみ最後尾返信データ作成回路２３から最後尾返信データを送出する。その場合、最後尾返信データ作成回路２３から送信される最後尾返信データ、デイジーチェーンのライン８を介して転送された最後尾返信データが、ＯＲゲート２６を介して出力される。なお、デイジーチェーンのライン８については、後述する第２の実施形態において詳細に説明する。 A daisy chain line 8 for transmitting tail reply data is connected to the X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen (see also FIG. 5 and FIG. 6). . For example, in the X device m, the last reply data fetched from the succeeding X device m + 1 is fetched into the succeeding detection circuit 24 via the line 8. Based on the tail reply data, the tail reply data is sent from the tail reply data creating circuit 23 only when the tail reply data is itself. In this case, the tail reply data transmitted from the tail reply data creation circuit 23 and the tail reply data transferred via the daisy chain line 8 are output via the OR gate 26. The daisy chain line 8 will be described in detail in a second embodiment to be described later.

以上の映像信号処理の流れを、図４のフローチャートに沿って説明する。ここでは、ＹデバイスＹｎ（アドレス＝ｎ）での処理を中心に説明する。 The flow of the above video signal processing will be described with reference to the flowchart of FIG. Here, the description will focus on the processing in the Y device Yn (address = n).

すなわち、処理がスタートすると、ステップＳ１において、ＰＣ１からのＶＧＡ出力２をアナデジ変換ボード３でアナログ／デジタル変換した映像信号がＹデータライン４に伝送される。すると、ステップＳ２にて、Ｙデータライン４にマルチドロップ接続されたＹデバイスＹｎが、Ｈカウント回路１１により水平同期（＝Ｈ）をカウントする。 That is, when the process starts, a video signal obtained by analog / digital conversion of the VGA output 2 from the PC 1 by the analog conversion board 3 is transmitted to the Y data line 4 in step S1. Then, in step S 2, the Y device Yn multi-drop connected to the Y data line 4 counts horizontal synchronization (= H) by the H count circuit 11.

そして、ステップＳ３にて、ＹデバイスＹｎのＨカウント回路１１が、自己アドレスメモリ１２に格納している自己アドレス（ｎ）と水平同期（＝Ｈ）とを比較し、Ｈ＝ｎとＨ≠ｎの判定を行う。この判定の結果、Ｈ≠ｎであればステップＳ２を繰り返し、Ｈ＝ｎと判定した時点でステップＳ４に進む。 In step S3, the H count circuit 11 of the Y device Yn compares the self address (n) stored in the self address memory 12 with the horizontal synchronization (= H), and H = n and H ≠ n. Judgment is made. If H ≠ n as a result of this determination, step S2 is repeated, and when it is determined that H = n, the process proceeds to step S4.

すると、ステップＳ４で、ＹデバイスＹｎのデータ取込回路１３が、１Ｈ期間におけるｎ番目の水平信号を取り込み、パケットデータ化回路１４に伝送する。これにより、パケットデータ化回路１４が、ピクセル毎にＩＤを付けたパケットデータに変換してシリアルデータ（シリアル映像信号）として、自身に接続された対応するＸデータライン５に送信する。前述したように、上記パケットデータは、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にタイミング信号（同期等）やＩＤが含まれ、データ部分に映像データが含まれている。 Then, in step S4, the data capture circuit 13 of the Y device Yn captures the nth horizontal signal in the 1H period and transmits it to the packet data conversion circuit 14. As a result, the packet data conversion circuit 14 converts the data into packet data with an ID for each pixel, and transmits the packet data to the corresponding X data line 5 connected to itself as serial data (serial video signal). As described above, the packet data is divided into a header portion and a data portion. The header portion includes a timing signal (synchronization, etc.) and ID, and the data portion includes video data.

ここからは、ＸデバイスＸｍ（アドレス＝ｍ）での処理を中心に説明する。すなわち、ＹデバイスＹｎからシリアルデータを送信されたＸデバイスＸｍは、ピクセル選別回路１７により、パケットデータ（シリアルデータ）に付されたＩＤ（Ｐ）を読み、ステップＳ７で、自己アドレスメモリ２１に格納している自己アドレス（ｍ）とＩＤ（Ｐ）を比較し、Ｐ＝ｍとＰ≠ｍの判定を行う。その判定の結果、Ｐ≠ｍであればステップＳ６を繰り返し、Ｐ＝ｍと判定した時点でステップＳ８に進む。そしてステップＳ８で、ピクセル選別回路１７は、自己アドレスと一致するＩＤを持ったパケットデータのみをラッチする（ＩＤ＝Ｐのパケットを取り込む）。 From here on, the description will focus on the processing in the X device Xm (address = m). That is, the X device Xm that has received serial data from the Y device Yn reads the ID (P) attached to the packet data (serial data) by the pixel selection circuit 17 and stores it in the self-address memory 21 in step S7. The self address (m) and ID (P) are compared, and P = m and P ≠ m are determined. If P ≠ m as a result of the determination, step S6 is repeated, and when it is determined that P = m, the process proceeds to step S8. In step S8, the pixel selection circuit 17 latches only packet data having an ID that matches the self address (captures a packet with ID = P).

ここで、パケットデータのＩＤを、Ｙデバイスに近い方から順に１〜６４０とすれば、各Ｘデバイスは、自己アドレスと一致したＩＤを持つパケットデータだけを取り込めばよい。つまり、ＹデバイスＹｎは、対応するＸデータライン５に対して１Ｖ期間に１Ｈ分のデータだけを伝送すればいいので、転送速度の大幅ダウンが実現できる。 Here, if the ID of the packet data is set to 1 to 640 in order from the closest to the Y device, each X device only needs to capture the packet data having an ID that matches the self address. That is, since the Y device Yn only needs to transmit 1H worth of data in the 1V period to the corresponding X data line 5, a significant reduction in transfer speed can be realized.

そしてステップＳ９で、デシリアライザ１８が、ピクセル選別回路１７でラッチされた、シリアライズされているパケットデータ（シリアル映像信号）を、ＰＷＭ制御回路１９以降で扱うことが可能なデータ形式にデシリアライズ（復元）し、その映像信号を該ＰＷＭ制御回路１９に送信する。これにより、ＰＷＭ制御回路１９は、デシリアライズされた映像信号を、元のＶＧＡ出力２による階調等を発光素子６で再現し得るようにデューティをＰＷＭ制御した信号に変換して、ドライバ２０に送信する。これにより、ＸデバイスＸｍに接続された発光素子６は、ドライバ２０からのドライブ信号に応答して発光駆動する。 In step S9, the deserializer 18 deserializes (restores) the serialized packet data (serial video signal) latched by the pixel selection circuit 17 into a data format that can be handled by the PWM control circuit 19 or later. Then, the video signal is transmitted to the PWM control circuit 19. As a result, the PWM control circuit 19 converts the deserialized video signal into a signal whose duty is PWM controlled so that the light emitting element 6 can reproduce the gradation and the like based on the original VGA output 2, and sends it to the driver 20. Send. Thus, the light emitting element 6 connected to the X device Xm is driven to emit light in response to the drive signal from the driver 20.

以上の構成により、Ｘデータライン５を電飾装置７の配線として十分使える長さに延長することができる。また、ヘッダにＩＤデータがない場合には、水平同期信号を基準としてパケットの数をカウントし、そのカウント数（１〜６４０）をパケットのＩＤとすることができる。これは、Ｙデータライン４上にマルチドロップ接続されたＹデバイスＹ１〜Ｙｎｅ（第１回路）においても同様である。ただし、ＹデバイスＹ１〜Ｙｎｅの場合は、垂直同期信号を基準として水平同期信号の数（１〜４８０）をカウントすることになる。 With the above configuration, the X data line 5 can be extended to a length that can be sufficiently used as the wiring of the illumination device 7. Further, when there is no ID data in the header, the number of packets can be counted based on the horizontal synchronization signal, and the counted number (1 to 640) can be used as the packet ID. The same applies to the Y devices Y1 to Yne (first circuit) multi-drop connected on the Y data line 4. However, in the case of the Y devices Y1 to Yne, the number of horizontal synchronization signals (1 to 480) is counted based on the vertical synchronization signal.

以上の本実施形態では、映像信号を利用したシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、多数のＸデータライン５を自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を備えた電飾装置７を実現できる。また、発光素子６をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができ、大型パネルディスプレイとして応用することもでき、例えば解像度（６４０×４８０）のフルカラーで動画表示することも可能になる。 In the present embodiment, serial control lighting using a video signal can be realized. By using a video signal, the control of color and brightness becomes almost infinite, and a moving image is reproduced with lighting. And a large number of X data lines 5 can be freely routed. As a result, you can freely and complex light-emitting patterns, and even if the number of light-emitting patterns is increased, the wiring is not increased (light-emitting patterns are almost infinite), and the creation and modification of the program is simple and equivalent to the video signal. It is possible to realize an electrical decoration device 7 having high-speed and high-gradation display performance. Further, the light emitting element 6 can be driven not by a matrix but by an independent BUS line in the horizontal scanning direction, and can be applied as a large panel display, for example, a full color moving image with a resolution (640 × 480). It can also be displayed.

また、曲面ディスプレイを簡単に作製することができ、１ライン毎にフレキシブルに曲げることができ、丸めて持ち運びすることも可能になる。さらに、多数のＸデータライン５を上からぶら下げるように構成することができ、その場合、ディスプレイとして利用できるので、壁や設置設備が不要になる等の利点がある。そして、Ｘデータライン５に伝送するデータ量を映像信号全体の走査線数分の１に減らすことができ、その結果、Ｘデータライン５を長く引き伸ばせるようになり、Ｘデータライン５を電飾装置７の電線路として極めて有効に使用することができる。 In addition, a curved display can be easily manufactured, can be flexibly bent for each line, and can be rolled up and carried. Further, a large number of X data lines 5 can be hung from above, and in this case, since it can be used as a display, there is an advantage that a wall and installation equipment are not required. Then, the amount of data transmitted to the X data line 5 can be reduced to a fraction of the number of scanning lines of the entire video signal. As a result, the X data line 5 can be extended for a long time. It can be used very effectively as an electric line of the device 7.

さらに、本実施形態では、ＹデバイスＹ１〜ＹｎｅをＹデータライン４にマルチドロップ接続したので、ＹデバイスＹ１〜Ｙｎｅは、Ｙデータライン４に伝送されている映像信号の中から必要なデータだけ（例えば１Ｈ分だけ（走査線の１ライン分だけ））をマルチドロップ接続を介して取り込むことができる。 Further, in the present embodiment, since the Y devices Y1 to Yne are multidrop connected to the Y data line 4, the Y devices Y1 to Yne can obtain only necessary data from the video signals transmitted to the Y data line 4 ( For example, only 1H (only one scanning line) can be captured via the multi-drop connection.

また、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅを、各Ｘデータライン５にマルチドロップ接続したので、Ｘデバイスは、各Ｘデータライン５に伝送されているシリアルデータ（シリアル映像信号）の中から必要なデータだけ（例えば１ピクセル分だけ）を取り込むことができる。 In addition, since the X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen are multidrop connected to each X data line 5, the X device transmits serial data ( Only necessary data (for example, only one pixel) can be captured from the (serial video signal).

また、本実施形態において、ＹデバイスＹ１〜Ｙｎｅがデータ処理に使用するクロック周波数をｆｃy［Ｈｚ］とし、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅがデータ処理に使用するクロック周波数をｆｃx［Ｈｚ］とすると、
ｆｃy≧ｆｃx
の関係を満たすように構成されている。このため、例えば一本のＸデータライン５を一本の水平走査線に対応させる場合、Ｘデータライン５に伝送させる映像データの量は、映像ベースバンド信号全体の水平走査線数分の１となる。これにより、Ｙデータライン４に比べてＸデータライン５の転送速度を落とす（Ｘデバイスのクロック周波数ｆｃx［Ｈｚ］を落とす(クロックダウン)）ことができるため、Ｘデータライン５を長く引き伸ばすことができるようになる。 In the present embodiment, the clock frequency used by the Y devices Y1 to Yne for data processing is fcy [Hz], and the X devices X1 to Xme1, X devices X1 to Xmen, and X devices X1 to Xmen are used for data processing. If the clock frequency is fcx [Hz],
fcy ≧ fcx
It is configured to satisfy the relationship. For this reason, for example, when one X data line 5 is made to correspond to one horizontal scanning line, the amount of video data transmitted to the X data line 5 is 1 / the horizontal scanning line number of the entire video baseband signal. Become. As a result, the transfer speed of the X data line 5 can be reduced as compared to the Y data line 4 (the clock frequency fcx [Hz] of the X device can be reduced (clock down)), so that the X data line 5 can be extended longer. become able to.

＜第２の実施形態＞
次に、前述した図３と、図５及び図７とを参照して、第２の実施形態について説明する。図５は、前述した図１のシステムにおける、Ｘデバイス間のデイジーチェーン接続を明記した図であり、図７は、Ｘデバイスにおける初期化動作のフローチャート図である。なお、本実施形態においても、図２及び図３で説明したＹデバイス及びＸデバイス内の回路構成等は同様である。 <Second Embodiment>
Next, a second embodiment will be described with reference to FIG. 3 described above and FIGS. 5 and 7. FIG. 5 is a diagram clearly showing a daisy chain connection between X devices in the system of FIG. 1, and FIG. 7 is a flowchart of an initialization operation in the X devices. In the present embodiment, the circuit configurations and the like in the Y device and the X device described with reference to FIGS. 2 and 3 are the same.

本実施形態では、主に、初期化動作によるＸデバイス（第２回路）へのアドレスの自動割り当て方法を用いる構成例について示す。なお、この構成例では、Ｘデバイスのみにアドレスの自動割り当て機能を備え、Ｙデバイス（第１回路）にはその機能を備えないものとする。従って、Ｙデバイスには、固有のアドレスをあらかじめ与えている。 In the present embodiment, a configuration example using a method of automatically assigning an address to an X device (second circuit) by an initialization operation will be mainly described. In this configuration example, it is assumed that only the X device has an automatic address assignment function and the Y device (first circuit) does not have the function. Therefore, a unique address is given in advance to the Y device.

まず、図５を参照して、本実施形態の特徴となる構成について説明する。図５では、自己アドレスｎのＹデバイスＹｎを中心に説明するが、その構成は他のＹデバイスにおいても同様である。 First, with reference to FIG. 5, a configuration that is a feature of the present embodiment will be described. In FIG. 5, the Y device Yn with the self address n will be mainly described, but the configuration is the same for other Y devices.

すなわち、図５に示すように、ＹデバイスＹｎからＸデバイスＸ１〜Ｘｍｅ群に対して、マルチドロップのラインであるＸデータライン５と、デイジーチェーンのライン８（図３も併せて参照）とが出力される。Ｘデータライン５は、同一ライン上の全てのＸデバイスＸ１〜Ｘｍｅに接続されており、デイジーチェーンのライン８は、先頭のＸデバイスＸ１に接続され、さらに、その後段のＸデバイスＸ２以降にも順次接続される。これにより、ＸデバイスＸ１〜Ｘｍｅは、前段、後段のＸデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるＸデバイスＸ１〜Ｘｍｅを一列に接続し、これら全ての装置が接続されているチャネル（バス）であるＸデータライン５を使用する順番を管理して、使用する要求が競合しないようにすることができる。 That is, as shown in FIG. 5, there are an X data line 5 that is a multi-drop line and a daisy chain line 8 (see also FIG. 3) from the Y device Yn to the X devices X1 to Xme. Is output. The X data line 5 is connected to all the X devices X1 to Xme on the same line, and the daisy chain line 8 is connected to the first X device X1, and further to the X device X2 and the subsequent stages. Connected sequentially. As a result, the X devices X1 to Xme have a function of automatically setting their own addresses in a state in which they are daisy chain connected so that they can communicate with the preceding and succeeding X devices. In this daisy chain connection, X devices X1 to Xme as a group of devices are connected in a row, and the order of using the X data line 5 as a channel (bus) to which all these devices are connected is managed and used. Requests to avoid contention.

次に、初期化動作について説明する。まず、先頭のＸデバイスＸ１が初期化命令（初期化信号）待ちのＷＡＩＴ状態において（図７のステップＳ１１）、ＹデバイスＹｎがデイジーチェーンのライン８を使ってＸデバイスＸ１に対して初期化信号を発信する。この初期化信号は、初期化開始合図の領域とＩＤの領域とを含んでおり、ＹデバイスＹｎから発信される時のＩＤは“０”である。 Next, the initialization operation will be described. First, in the WAIT state where the first X device X1 waits for an initialization command (initialization signal) (step S11 in FIG. 7), the Y device Yn uses the daisy chain line 8 to send an initialization signal to the X device X1. To send. This initialization signal includes an initialization start signal area and an ID area, and the ID when transmitted from the Y device Yn is “0”.

ＸデバイスＸ１〜Ｘｍｅの夫々には、受信したＩＤに＋１をする演算機能がある。したがって、先頭のＸデバイスＸ１は、前段であるＹデバイスＹｎから初期化信号（ＩＤ＝０）を受信すると、「０＋１＝１」と計算し、それを「自己ＩＤ（アドレス）＝１」として記憶する（ステップＳ１２）。そして、次段のＸデバイスＸ２に「ＩＤ＝１」と書き換えた初期化信号を送信する（ステップＳ１３、Ｓ１４）。この処理は、図３においては、Ｘデバイスｍの前段がＸデバイスｍ−１であるため、初期化命令（初期化信号）の中から前段アドレス（ｍ−１）を読み込み、前段アドレス（ｍ−１）から、（ｍ−１）＋１＝ｍの演算によって自己アドレスｍを求めて、記録（記憶）することになる。 Each of the X devices X1 to Xme has a calculation function of adding +1 to the received ID. Therefore, when the head X device X1 receives the initialization signal (ID = 0) from the previous Y device Yn, it calculates “0 + 1 = 1” and stores it as “self ID (address) = 1”. (Step S12). Then, the initialization signal rewritten as “ID = 1” is transmitted to the X device X2 at the next stage (steps S13 and S14). In FIG. 3, since the preceding stage of the X device m is the X device m−1 in FIG. 3, the preceding address (m−1) is read from the initialization instruction (initialization signal), and the preceding address (m− From 1), the self-address m is obtained by the calculation of (m−1) + 1 = m and recorded (stored).

上記処理を順番に繰り返して、ｍ番目のＩＤはｍ、最終段のＸデバイスのＩＤはｍｅ（但し、１≦ｍｅ＜６４０）とする。ｍｅは、このＸデータライン５に接続されたＸデバイスの総数でもある。そして、Ｘデバイスの数が分かったところで、次に最終段のＸデバイス（Ｘｍｅ）はｍｅを記憶し、かつ、デイジーチェーンのライン８を使用して前段に向かってＩＤ＝ｍｅを返信データとして返信する。これも順番に繰り返して、ＸデバイスＸ１まで返信データが戻ると、ＸデバイスＸ１〜Ｘｍｅの全てのＸデバイスはｍｅを記憶することになる。 The above process is repeated in order, and the m-th ID is m, and the ID of the last stage X device is me (where 1 ≦ me <640). me is also the total number of X devices connected to the X data line 5. When the number of X devices is known, the last X device (Xme) stores me and returns ID = me as reply data toward the previous stage using line 8 of the daisy chain. To do. When this is repeated in order and the return data returns to the X device X1, all the X devices X1 to Xme store me.

ステップＳ１３において、後段検出回路２４により先頭のＸデバイスＸ１で後段のＸデバイスの有無を判定（後段検出(ＡＣＫＤＥＴ)）し、後段のＸデバイスが有ると判断した場合には、初期化信号変更回路２５により初期化信号のＩＤを書き換えて、後段のＸデバイスに送信する（ステップＳ１４）。一方、後段のＸデバイスでは、後段からの返信データ待ちのＷＡＩＴ状態において（ステップＳ１６）、返信データ（ｍｅ）を受信すると、それを記録（記憶）して前段のＸデバイスへ転送する（ステップＳ１８）。 In step S13, the subsequent detection circuit 24 determines whether or not the first X device X1 has a subsequent X device (rear detection (ACK DET)). If it is determined that there is a subsequent X device, the initialization signal is changed. The ID of the initialization signal is rewritten by the circuit 25 and transmitted to the subsequent X device (step S14). On the other hand, in the WAIT state waiting for the reply data from the subsequent stage (step S16), when the reply data (me) is received, the latter X device records (stores) it and transfers it to the preceding X device (step S18). ).

一方、ステップＳ１３において後段のＸデバイスが無いと判断した場合、自身が最終段であると認識したＸデバイスは、自己アドレスｍを最後尾アドレスｍｅとして（ｍｅ＝ｍ）記録する（ステップＳ１５）。そして、最後尾返信データ作成回路２３により、最後尾アドレスｍｅを書き込んだ返信データを作成し、前段のＸデバイスへ送信する（ステップＳ１９）。 On the other hand, if it is determined in step S13 that there is no subsequent X device, the X device that has recognized itself as the last device records the self address m as the last address me (me = m) (step S15). Then, the reply data creation circuit 23 creates reply data in which the tail address me is written, and transmits the reply data to the preceding X device (step S19).

ここまでで各Ｘデバイスは、自分の順番である自己アドレスｍと、同一Ｘデータライン５上のＸデバイスの総数ｍｅという二つの値を記憶している。これら二つの値を使うことにより、様々なアドレスを工夫することができる。例えば、ｍｅ個のＸデバイスを６４０個の画素データに均等に割り当てるアドレスをＭとするなら、
Ｍ＝ｍ×６４０／（ｍｅ＋１）
となる。以上がＸデバイスのアドレス自動割り当て方法の一例である。 Up to this point, each X device has stored two values, that is, its own address m, which is its own order, and the total number me of X devices on the same X data line 5. By using these two values, various addresses can be devised. For example, if M is an address that evenly allocates me X devices to 640 pixel data,
M = m × 640 / (me + 1)
It becomes. The above is an example of the X device address automatic allocation method.

以上の第２の実施形態によっても、前述した第１の実施形態と同様の効果を奏することができると共に、ＸデバイスＸ１〜Ｘｍｅが夫々デイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Ｘデバイスは、前後のデバイスと通信することで、Ｘデータライン５に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。 According to the second embodiment described above, the same effects as those of the first embodiment described above can be obtained, and the X devices X1 to Xme can communicate with the preceding and succeeding devices through a daisy chain connection, respectively. The X device can determine the self-address for distinguishing it from other devices connected to the X data line 5 by communicating with the preceding and following devices. it can.

＜第３の実施形態＞
次に、前述した図２及び図３を参照して、第３の実施形態について説明する。図６は、前述した図１のシステムにおける、Ｘデバイス間のデイジーチェーン接続を明記すると共に、Ｙデバイス間のデイジーチェーン接続を記載した図である。なお、本実施形態においても、図２及び図３で説明したＹデバイス及びＸデバイス内の回路構成等は同様である。 <Third Embodiment>
Next, a third embodiment will be described with reference to FIGS. 2 and 3 described above. FIG. 6 is a diagram clearly showing the daisy chain connection between X devices and describing the daisy chain connection between Y devices in the system of FIG. 1 described above. In the present embodiment, the circuit configurations and the like in the Y device and the X device described with reference to FIGS. 2 and 3 are the same.

本実施形態では、初期化動作によるＸデバイス（第２回路）へのアドレスの自動割り当てと共に、初期化動作によるＹデバイス（第１回路）へのアドレスの自動割り当てを行う。このＹデバイスのアドレス自動割り当てについても、図７で説明したＸデバイスのアドレス自動割り当てと同様の手法で行うことができる。 In the present embodiment, addresses are automatically assigned to the X device (second circuit) by the initialization operation, and addresses are automatically assigned to the Y device (first circuit) by the initialization operation. This Y device automatic address assignment can also be performed in the same manner as the X device automatic address assignment described with reference to FIG.

本実施形態では、図６に示すように、ＹデバイスＹ１〜Ｙｎｅと、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅとがともにデイジーチェーン接続とマルチドロップ接続の双方を施されている。つまり、アナデジ変換ボード３からＹデバイスＹ１〜Ｙｎｅ群に対して、マルチドロップのラインであるＹデータライン４と、デイジーチェーンのライン９とが出力される。Ｙデータライン４には、全てのＹデバイスＹ１〜Ｙｎｅにマルチドロップ接続されており、デイジーチェーンのライン９は、先頭のＹデバイスＹ１から最後尾のＹデバイスＹｎｅまで順番に通すように接続されている。これにより、ＹデバイスＹ１〜Ｙｎｅは、前段、後段のＹデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるＹデバイスＹ１〜Ｙｎｅを一列に接続し、これら全ての装置が接続されているチャネル（バス）であるＹデータライン４を使用する順番を管理して、使用する要求が競合しないようにすることができる。 In this embodiment, as shown in FIG. 6, the Y devices Y1 to Yne, the X devices X1 to Xme1, the X devices X1 to Xmen, and the X devices X1 to Xmen both perform both daisy chain connection and multidrop connection. Has been. That is, the Y data line 4 that is a multidrop line and the daisy chain line 9 are output from the analog conversion board 3 to the Y devices Y1 to Yne. The Y data line 4 is multidrop-connected to all Y devices Y1 to Yne, and the daisy chain line 9 is connected so as to pass in order from the first Y device Y1 to the last Y device Yne. Yes. As a result, the Y devices Y1 to Yne have a function of automatically setting their own addresses in a state where they are daisy chained so as to be communicable with the preceding and succeeding Y devices. In this daisy chain connection, Y devices Y1 to Yne as a group of devices are connected in a row, and the order of using the Y data line 4 as a channel (bus) to which all these devices are connected is managed and used. Requests to avoid contention.

以上の第３の実施形態によっても、前述した第１の実施形態と同様の効果を奏することができると共に、ＹデバイスＹ１〜Ｙｎｅがライン９によるデイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Ｙデバイスは、前後のデバイスと通信することができ、同一のＹデータライン４に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。 According to the third embodiment described above, the same effects as those of the first embodiment described above can be obtained, and the Y devices Y1 to Yne communicate with the preceding and succeeding devices by daisy chain connection via the line 9, Since the self-addressing function is provided, the Y device can communicate with the preceding and succeeding devices, and the self-address for distinguishing from other devices connected to the same Y data line 4 is extremely simple. Can be determined.

＜第４の実施形態＞
次に、図８（ａ），（ｂ）を参照して、第４の実施形態について説明する。図８（ａ），（ｂ）は、実際の製品に近い電飾装置７のイメージを表した図である。同図において、白丸の発光素子６は消灯状態を示し、黒丸の発光素子６は点灯又は点滅状態を示している。なお、図８（ａ），（ｂ）では、Ｘデバイスを図示省略して発光素子６のみ示している。 <Fourth Embodiment>
Next, a fourth embodiment will be described with reference to FIGS. 8 (a) and 8 (b). FIGS. 8A and 8B are views showing an image of the electrical decoration device 7 close to an actual product. In the figure, a white circle light-emitting element 6 indicates a light-off state, and a black circle light-emitting element 6 indicates a light-on or blinking state. 8A and 8B, only the light emitting element 6 is shown with the X device omitted.

本実施形態では、図１、図５及び図６に示したＹデバイスＹ１〜Ｙｎｅを、１つのボードに一体的に搭載したＹデバイスボード２７として構成している。このＹデバイスボード２７には、多数のＸデータライン５に対応するだけの個数の出力ポート（不図示）が設けられている。これら出力ポートに、各Ｘデータライン５の先端のコネクタ（不図示）を差し込むことでＹデバイスＹ１〜Ｙｎｅの対応するものに接続し、Ｘデータライン５をＹデバイスボード２７に極めて簡単にセットして図８（ａ），（ｂ）の状態にすることができる。 In the present embodiment, the Y devices Y1 to Yne shown in FIGS. 1, 5, and 6 are configured as a Y device board 27 that is integrally mounted on one board. The Y device board 27 is provided with as many output ports (not shown) as correspond to a large number of X data lines 5. By inserting a connector (not shown) at the tip of each X data line 5 into these output ports, it is connected to the corresponding one of the Y devices Y1 to Yne, and the X data line 5 is set to the Y device board 27 very easily. 8 (a) and 8 (b).

そして、各Ｘデータライン５には、図５及び図６と同様、Ｘデバイスが複数個（Ｘｍe個）接続されており、発光素子６を発光駆動することにより、元のＶＧＡ出力２に対応した映像を再生することができる。ここで、図８（ａ）は、夫々に多数個の発光素子６が接続されている多数本のＸデータライン５を整列させた状態で示す図であり、図８（ｂ）は、図８（ａ）における多数本のＸデータライン５を整列させずに自由状態で適宜配置した状態を示す図である。 Each X data line 5 is connected to a plurality of X devices (Xme) as in FIG. 5 and FIG. 6, and corresponds to the original VGA output 2 by driving the light emitting element 6 to emit light. Video can be played back. Here, FIG. 8A is a diagram showing a state in which a large number of X data lines 5 to which a large number of light emitting elements 6 are connected are aligned, and FIG. It is a figure which shows the state arrange | positioned suitably in the free state, without aligning the many X data line 5 in (a).

なお、図８（ａ），（ｂ）において黒丸の発光素子６で表示される映像は、人間が走ったり或る動作を行ったりする映像でも、また、静止している映像でも良いことは勿論である。つまり、多数の発光素子６からなる表示画面に表示される映像は、ＰＣ１に入力されてＶＧＡ出力２としてアナデジ変換ボード３からＹデバイスボード２７（つまり、ＹデバイスＹ１〜Ｙｎｅ）に送信されるデジタル映像信号に基づくものであるから、ＰＣ１に入力する映像を適宜選択すれば表示の可能性は無限に広がることになる。 8A and 8B, the image displayed by the black light emitting element 6 may be an image of a person running or performing a certain motion, or a still image. It is. That is, the video displayed on the display screen composed of a large number of light emitting elements 6 is digitally transmitted to the Y device board 27 (that is, Y devices Y1 to Yne) from the analog-to-digital conversion board 3 as VGA output 2 by being input to the PC 1. Since it is based on the video signal, if the video to be input to the PC 1 is appropriately selected, the possibility of display is expanded infinitely.

この構成例では、多数の発光素子６によって長方形の表示画面を形成しているが、Ｙデバイスボード２７から引き延ばされたＸデータライン５は各々が独立しているため、一本一本を自在に折り曲げることが可能である。したがって、表示画面を好きな形状に変形させたり、樹木や建物等の立体物の表面に沿って飾り付けたりできて、表示画面の設置時の自由度を大幅に向上させるものでありながら、従来タイプの電飾装置とほぼ同じように取り扱うことができる。 In this configuration example, a rectangular display screen is formed by a large number of light-emitting elements 6. However, since the X data lines 5 extended from the Y device board 27 are independent of each other, each of the X data lines 5 is independent. It can be bent freely. Therefore, the display screen can be transformed into a desired shape or decorated along the surface of a three-dimensional object such as a tree or a building, greatly improving the degree of freedom when installing the display screen. It can be handled in almost the same way as any other lighting device.

以上、本発明をその好適な実施形態に基づいて説明したが、本発明の電飾装置及び電飾方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した電飾装置及び電飾方法も、本発明の範囲に含まれる。 As mentioned above, although this invention was demonstrated based on the suitable embodiment, the electrical decoration apparatus and electrical decoration method of this invention are not limited only to the structure of the said embodiment, Various from the structure of the said embodiment. The illumination device and the illumination method that have been modified and changed are included in the scope of the present invention.

１：パーソナルコンピュータ（ＰＣ）
２：ＶＧＡ出力
３：アナログ／デジタル変換ボード
４：第１データライン（Ｙデータライン）
５：第２データライン（Ｘデータライン）
６：発光素子
７：電飾装置
８，９：デイジーチェーンのライン
Ｘ１〜Ｘｍｅ１，Ｘ１〜Ｘｍｅｎ，Ｘ１〜Ｘｍｅｎｅ：第２回路（Ｘデバイス）
Ｙ１〜Ｙｎｅ：第１回路（Ｙデバイス）
ｆｃy，ｆｃx：クロック周波数 1: Personal computer (PC)
2: VGA output 3: Analog / digital conversion board 4: First data line (Y data line)
5: Second data line (X data line)
6: Light-emitting element 7: Lighting device 8, 9: Daisy chain lines X1 to Xme1, X1 to Xmen, X1 to Xmen: Second circuit (X device)
Y1 to Yne: first circuit (Y device)
fcy, fcx: clock frequency

Claims

Based on the digital video signal output from the personal computer and converted, an electrical decoration device having a configuration for displaying a plurality of light emitting elements as a display screen,
A first data line for transmitting the digital video signal;
The plurality of first data line is a multi-drop connection, Captures horizontal video signal for one horizontal period corresponding to the own address from said digital video signal being transmitted to said first data line to the respective transfer rate There outputs as a reduced serial packet data, the previous stage, a first circuit for automatically setting the self-address in a state of being communicatively daisy-chained to the circuit of the subsequent stage,
A plurality of second data lines that are respectively connected to the plurality of first circuits and transmit the packet data with a reduced transfer rate ;
A plurality of multi-drop connections are made to each of the second data lines, each pixel data corresponding to a self-address is captured from the packet data based on the horizontal video signal, converted into a drive signal, and output . A second circuit for automatically setting a self-address in a state in which the front and rear circuits are communicably connected in a daisy chain ;
Are respectively connected to each of said second circuit, and the drive signal by the plurality of light emitting elements that are to emit light driven from the corresponding said second circuit, Bei give a,
The first clock frequency fcy [Hz] used by the first circuit for data processing and the second clock frequency fcx [Hz] used by the second circuit for data processing satisfy the relationship of fcy ≧ fcx. The clock signal CK (y) of the first clock frequency used by itself is converted into the clock signal CK (x) of the second clock frequency that can be used by the second circuit in the subsequent stage, and is converted to the second data line. Send,
An electrical decoration device characterized by that.

In an electrical decoration method for displaying a plurality of light emitting elements as a display screen based on a converted digital video signal output from a personal computer ,
Transmitting the digital video signal to a first data line;
A plurality of first circuits, each of which is multidrop connected to the first data line, each receives a horizontal video signal for one horizontal period corresponding to a self-address from the digital video signal transmitted to the first data line. a step of automatically setting the self address in write-, the transfer speed is output as serial packet data reduced, front, communicatively daisy-chained with a subsequent circuit state taken in,
Transmitting the packet data with reduced transfer speed to a second data line connected to each of the first circuits;
A plurality of second circuits, each of which is multidrop- connected to the second data line, each captures one pixel of data corresponding to the self address from the packet data based on the horizontal video signal and converts it into a drive signal. And automatically setting the self-address in a state where it is connected in a daisy chain so as to be able to communicate with the preceding and succeeding circuits ,
See containing and a step of emitting driven by respective connected the drive signal of the plurality of light emitting element to the plurality of second circuits,
The first clock frequency fcy [Hz] used by the first circuit for data processing and the second clock frequency fcx [Hz] used by the second circuit for data processing satisfy the relationship of fcy ≧ fcx. The clock signal CK (y) of the first clock frequency used by itself is converted into the clock signal CK (x) of the second clock frequency that can be used by the second circuit in the subsequent stage, and is converted to the second data line. Send,
An electrical decoration method characterized by that.