JP5728785B2 - Mis構造の抵抗変化型メモリ素子 - Google Patents
Mis構造の抵抗変化型メモリ素子 Download PDFInfo
- Publication number
- JP5728785B2 JP5728785B2 JP2011192222A JP2011192222A JP5728785B2 JP 5728785 B2 JP5728785 B2 JP 5728785B2 JP 2011192222 A JP2011192222 A JP 2011192222A JP 2011192222 A JP2011192222 A JP 2011192222A JP 5728785 B2 JP5728785 B2 JP 5728785B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- reram
- type
- state
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
詳しくは、ReRAMは絶縁体の両側を電極で挟んだ3層構造をしており、電圧印可によって絶縁体が抵抗変化する現象を利用した不揮発性メモリである。絶縁体には各種金属酸化物が用いられ、電極にはPt、Ni、Ti、Al等の各種金属が用いられる。
本発明は、電極の一方を金属の代わりに導電性p型Si半導体を用いた金属/絶縁体/半導体のMIS構造を特徴とする。
因みに、p型Siの代わりにn型Siを用いた試作実験では、理論的に予想される通り、オフ電流低下効果はなかった。
抵抗変化層になる絶縁膜にAl陽極酸化以外の酸素空孔(Vo)を含む金属酸化膜を用いた場合であっても、MIS構造によるオフ電流低下効果は同じである。その理由は、この効果はMIS構造のpn接合による整流効果に起因する原理的なものと考えられる。そのことを従来のMIM型と本発明のMIS型を対比した図4を用いて説明する。
本発明の第1は、抵抗変化型メモリ(ReRAM)素子であって、その構造が金属/絶縁体/導電性p型半導体の3層よりなると共に、前記絶縁体の層が、低真空中で抵抗加熱処理により生成させた酸素欠損Al酸化膜であると共に、バイポール動作時のオフ電流が10μA以下であり、オン電流が50μA以下であることを特徴とする。
(Al陽極酸化膜を用いたMIS型ReRAM素子)
0.1〜1Ωの低抵抗p-Si基板表面に真空蒸着によって成膜した50nm厚のAl膜を用い、20℃の定温に保持した0.3Mのシュウ酸液中で、電圧40Vを印可して12sec間、陽極酸化してp-Si基板表面にAl陽極酸化膜を作製した。純水洗浄し、減圧乾燥したAl陽極酸化膜表面に真空蒸着によってAlを80nm厚成膜して0.2mmΦの上部電極とし、p-Si基板を下部電極としたMIS型ReRAM素子を作製した。
(酸素欠損型Al酸化膜を用いたMIS型ReRAM素子)
0.1〜1Ωの低抵抗p-Si基板表面に10−3paの低真空状態で抵抗加熱によって酸素欠損を多く含む50nm厚のAl酸化膜を成膜し、その表面に高真空蒸着によってAlを80nm厚成膜して0.2mmΦの上部電極とし、p-Si基板を下部電極としたMIS型ReRAM素子を作製した。作製した素子の4サイクルのI-V特性を図5に示す。実施例1と同様、バイポーラ動作させると、オフ電流がオン電流に比べて2桁以上小さくなり、グラフを見易くするため、図5の縦軸のオフ電流を絶対値に変換し、対数で表示した。
オフ電流は、実施例1より更に低下して0.2μA以下になり、従来のMIM型ReRAMのオフ電流に比べると5桁以上低下した。実施例2によって、本発明技術は、オフ電流を大幅低下させ、画期的な省電力型不揮発性メモリの基本技術であることが明らかになった。
(Al陽極酸化膜を用いたMIM型ReRAM素子)
0.3mm厚のAl圧延材を用いて、実施例1と同様に20℃の定温に保持した0.3Mのシュウ酸液中で電圧40Vを印可し、64sec間、陽極酸化したAl陽極酸化膜を純水洗浄後、減圧乾燥し、表面に高真空蒸着によってAlを80nm厚成膜して0.2mmΦの上部電極とし、Al地金を下部電極としたMIM型ReRAM素子を作製した。
2 オフ電流(18mA)
3 制限オン電流(28μA)
4 オフ電流(10μA)
5 p-Si半導体(下部電極)
6 Al陽極酸化膜
7 Al(上部電極)
8 酸素欠損型Al酸化膜
9 Al地金(下部電極)
10 オフ電流(0.2μA)
Claims (3)
- 抵抗変化型メモリ(ReRAM)素子であって、その構造が金属/絶縁体/導電性p型半導体の3層よりなり、
前記絶縁体の層が、低真空中で抵抗加熱処理により生成させた酸素欠損Al酸化膜であると共に、
バイポール動作時のオフ電流が10μA以下であり、オン電流が50μA以下であることを特徴とするReRAM素子。 - 請求項1に記載のReRAM素子において、電気抵抗が10Ω以下のp型Siを導電性p型半導体に用いることを特徴とするReRAM素子。
- 請求項1に記載のReRAM素子において、電気抵抗が0.1〜1Ωのp型Siを導電性p型半導体に用いることを特徴とするReRAM素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192222A JP5728785B2 (ja) | 2011-09-05 | 2011-09-05 | Mis構造の抵抗変化型メモリ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011192222A JP5728785B2 (ja) | 2011-09-05 | 2011-09-05 | Mis構造の抵抗変化型メモリ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055209A JP2013055209A (ja) | 2013-03-21 |
JP5728785B2 true JP5728785B2 (ja) | 2015-06-03 |
Family
ID=48131931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011192222A Active JP5728785B2 (ja) | 2011-09-05 | 2011-09-05 | Mis構造の抵抗変化型メモリ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5728785B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189115A (ja) * | 2006-01-16 | 2007-07-26 | Oki Electric Ind Co Ltd | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法および半導体装置の製造方法 |
JP4252624B2 (ja) * | 2007-06-01 | 2009-04-08 | パナソニック株式会社 | 抵抗変化型記憶装置 |
JP2010199104A (ja) * | 2009-02-23 | 2010-09-09 | National Institute For Materials Science | ノンポーラ型不揮発性メモリー素子 |
JP2011023645A (ja) * | 2009-07-17 | 2011-02-03 | Sharp Corp | 不揮発性可変抵抗素子を用いた半導体記憶装置 |
JP2011040613A (ja) * | 2009-08-12 | 2011-02-24 | Toshiba Corp | 不揮発性記憶装置 |
JP2011071167A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体記憶装置 |
-
2011
- 2011-09-05 JP JP2011192222A patent/JP5728785B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013055209A (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588734B2 (ja) | 不揮発性メモリ素子及びそれを備えるメモリアレイ | |
JP5213370B2 (ja) | 可変抵抗物質を含む不揮発性メモリ素子 | |
JP5154138B2 (ja) | n+界面層を備えた可変抵抗ランダムアクセスメモリ素子 | |
KR101145332B1 (ko) | 스위칭 장치 및 이를 구비한 메모리 장치 | |
KR101275800B1 (ko) | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 | |
KR101338360B1 (ko) | 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법 | |
Li et al. | Utilizing sub-5 nm sidewall electrode technology for atomic-scale resistive memory fabrication | |
US8362457B2 (en) | Semiconductor device and method for fabricating the same | |
US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
US8637413B2 (en) | Nonvolatile resistive memory element with a passivated switching layer | |
US20150028279A1 (en) | Resistive random access memory devices with extremely reactive contacts | |
KR101570742B1 (ko) | 저항성 랜덤 액세스 메모리 및 그 제조 방법 | |
US10084015B2 (en) | Resistive memory element employing electron density modulation and structural relaxation | |
JP6196623B2 (ja) | 抵抗変化メモリ素子 | |
JP2008141193A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP5422675B2 (ja) | 不揮発性半導体記憶装置 | |
KR20090076077A (ko) | 저항성 메모리 소자 | |
JP5728785B2 (ja) | Mis構造の抵抗変化型メモリ素子 | |
JP2009117430A (ja) | 熱電素子 | |
Cheng et al. | Low power resistive random access memory using interface-engineered dielectric stack of SiOx/a-Si/TiOy with 1D1R-like structure | |
Varun et al. | Multi-temperature deposition scheme for improved resistive switching behavior of Ti/AlOx/Ti MIM structure | |
CN105336852A (zh) | 带有自整流效应的rram存储单元结构及其制备方法 | |
Lin et al. | Enhanced transient behavior in MIS (p) tunnel diodes by trench forming at the gate edge | |
JP2007221143A (ja) | 合金から形成されたゲート電極層を含む半導体メモリ素子 | |
CN109888092B (zh) | 一种基于氧化钽/二维黒砷磷/氧化钽的三层异质阻变存储器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5728785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |