JP5614563B2 - Manufacturing method of ESD protection device - Google Patents

Manufacturing method of ESD protection device Download PDF

Info

Publication number
JP5614563B2
JP5614563B2 JP2013223314A JP2013223314A JP5614563B2 JP 5614563 B2 JP5614563 B2 JP 5614563B2 JP 2013223314 A JP2013223314 A JP 2013223314A JP 2013223314 A JP2013223314 A JP 2013223314A JP 5614563 B2 JP5614563 B2 JP 5614563B2
Authority
JP
Japan
Prior art keywords
ceramic
counter electrode
esd protection
green sheet
seal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013223314A
Other languages
Japanese (ja)
Other versions
JP2014060163A (en
Inventor
鷲見 高弘
高弘 鷲見
恵理子 澤田
恵理子 澤田
足立 淳
淳 足立
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2013223314A priority Critical patent/JP5614563B2/en
Publication of JP2014060163A publication Critical patent/JP2014060163A/en
Application granted granted Critical
Publication of JP5614563B2 publication Critical patent/JP5614563B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は半導体装置などを静電気破壊から保護するESD保護デバイスの製造方法に関する。 The present invention relates to a method of manufacturing an ESD protection device that protects a semiconductor device or the like from electrostatic breakdown.
近年、民生機器を使用するにあたって、入出力インターフェースであるケーブルの抜差し回数が増える傾向にあり、入出力コネクタ部に静電気が印加されやすい状況にある。また、信号周波数の高周波化に伴って、設計ルールの微細化でパスが作り込みにくくなり、LSI自体が静電気に対して脆弱になっている。   In recent years, when using consumer equipment, the number of insertion / removal of cables as input / output interfaces tends to increase, and static electricity is likely to be applied to the input / output connector section. Further, along with the increase in signal frequency, it becomes difficult to create a path due to miniaturization of design rules, and the LSI itself is vulnerable to static electricity.
そのため、静電気放電(ESD)(Electron−Statics Discharge)から、LSIなどの半導体装置を保護するESD保護デバイスが広く用いられるに至っている。   Therefore, ESD protection devices for protecting semiconductor devices such as LSIs have been widely used from electrostatic discharge (ESD) (Electron-Statistics Discharge).
このようなESD保護デバイスとして、中心に不活性ガスが封入された密閉空間を有する絶縁チップ体と、同一面上にマイクロギャップを有した対向電極と外部電極とを備えたESD保護デバイス(チップ型サージアブソーバ)およびその製造方法が提案されている(特許文献1参照)。   As such an ESD protection device, an ESD protection device (chip type) including an insulating chip body having a sealed space in which an inert gas is sealed in the center, a counter electrode having a micro gap on the same surface, and an external electrode. A surge absorber) and a method for manufacturing the same have been proposed (see Patent Document 1).
しかしながら、この特許文献1のESD保護デバイス(チップ型サージアブソーバ)においては、対向電極のマイクロギャップ間を何の補助もなく電子が直接飛び越える必要があることから、その放電能力はマイクロギャップ幅に依存する。そして、このマイクロギャップが狭くなるほどサージアブソーバとしての能力は高くなるが、特許文献1に記載されているような印刷工法を用いて対向電極を形成するには、ギャップ形成可能幅に限界があり、狭くし過ぎると対向電極どうしが結合してショート不良を発生させるなどの問題点がある。   However, in the ESD protection device (chip-type surge absorber) of Patent Document 1, since it is necessary for electrons to jump directly between the micro gaps of the counter electrode without any assistance, the discharge capability depends on the micro gap width. To do. And, as the microgap becomes narrower, the ability as a surge absorber becomes higher, but in order to form the counter electrode using a printing method as described in Patent Document 1, there is a limit to the gap formable width, If it is too narrow, there is a problem that the counter electrodes are connected to each other to cause a short circuit defect.
また、特許文献1に記載されているように、孔を開けたシートを積層することにより空洞部を形成するようにしていることから、該空洞部にマイクロギャップを配設する必要があることなどを考慮すると、積層精度の面から、製品の小型化にも限界がある。さらに、密閉空間に封入ガスが充填された構成とするためには、積層時に封入ガス下で積層圧着を行うことが必要で、製造工程が複雑化し,生産性の低下を招くとともに、コストが増大するという問題点がある。   In addition, as described in Patent Document 1, since a cavity is formed by stacking sheets with holes, it is necessary to dispose a micro gap in the cavity. Therefore, there is a limit to the miniaturization of products from the viewpoint of stacking accuracy. Furthermore, in order to obtain a configuration in which the sealed space is filled with the enclosed gas, it is necessary to perform lamination pressure bonding under the enclosed gas during lamination, which complicates the manufacturing process, lowers productivity, and increases costs. There is a problem of doing.
また、他のESD保護デバイスとして、一対の外部電極を有する絶縁性セラミックス層の内部に、外部電極と導通する内部電極および放電空間を設けるとともに、放電空間に放電ガスを閉じ込めるようにしたESD保護デバイス(サージ吸収素子)およびその製造方法が提案されている(特許文献2参照)。
しかしながら、この特許文献2のESD保護デバイスの場合にも、上記特許文献1のESD保護デバイスの場合と全く同様の問題点を有している。
In addition, as another ESD protection device, an ESD protection device in which an internal electrode and a discharge space that are electrically connected to the external electrode are provided in an insulating ceramic layer having a pair of external electrodes, and a discharge gas is confined in the discharge space. (Surge absorbing element) and its manufacturing method are proposed (refer patent document 2).
However, the ESD protection device of Patent Document 2 also has the same problem as that of the ESD protection device of Patent Document 1.
また、さらに他のESD保護デバイスとして、セラミック多層基板と、セラミック多層基板に形成され、所定の間隔を設けて互いに対向する、少なくとも一対の放電電極と、セラミック多層基板の表面に形成され、放電電極と接続される外部電極とを有するESD保護デバイスにおいて、一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料を分散させてなる補助電極を備えたESD保護デバイスが提案されている(特許文献3参照)。
しかしながら、このESD保護デバイスの場合、製造時の焼成工程において、セラミック多層基板中のガラス成分が放電補助電極に浸透し、放電補助電極の導電材料が過焼結状態となり、ショート不良が発生するという問題点がある。
Further, as another ESD protection device, a ceramic multilayer substrate, at least a pair of discharge electrodes formed on the ceramic multilayer substrate and facing each other at a predetermined interval, and formed on the surface of the ceramic multilayer substrate, the discharge electrode An ESD protection device having an external electrode connected to an ESD protection device having an auxiliary electrode in which a conductive material coated with an inorganic material having no conductivity is dispersed in a region connecting a pair of discharge electrodes A protection device has been proposed (see Patent Document 3).
However, in the case of this ESD protection device, the glass component in the ceramic multilayer substrate penetrates into the discharge auxiliary electrode in the firing step at the time of manufacture, and the conductive material of the discharge auxiliary electrode becomes oversintered, resulting in a short circuit defect. There is a problem.
特開平9−266053号公報Japanese Patent Laid-Open No. 9-266053 特開2001−43954号公報JP 2001-43954 A 特許第4434314号公報Japanese Patent No. 4434314
本発明は、上記実情に鑑みてなされたものであり、放電能力に優れる一方でショート不良が少なく、かつ製造時に特別な工程を必要とせず、生産性に優れたESD保護デバイスの製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a method for manufacturing an ESD protection device that is excellent in discharge capability but has few short-circuit defects and does not require a special process during manufacturing, and has excellent productivity. The purpose is to do.
上記課題を解決するために、本発明のESD保護デバイスの製造方法は、
第1のセラミックグリーンシートの一方主面上にシール層ペーストを印刷して未焼成のシール層を形成する工程と、
前記シール層の少なくとも一部を被覆するように放電補助電極ペ−ストを印刷して未焼成の放電補助電極を形成する工程と、
前記第1のセラミックグリーンシートの一方主面上に、対向電極ペーストを印刷して、それぞれが、前記放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、
前記第1のセラミックグリーンシートの他方主面上に、第2のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、
前記積層体を焼成する工程と
を備え、
前記シール層と前記第1のセラミックグリーンシートとの界面に、前記シール層の構成材料と前記第1のセラミックグリーンシートの構成材料とが反応することにより生成した反応生成物を含む反応層が形成され、
前記シール層の主要構成材料の塩基度B1と、前記第1のセラミックグリーンシートを構成する非晶質部の塩基度B2との差ΔB(=B1−B2)が1.33以下であること
を特徴としている。
In order to solve the above problems, a method for manufacturing an ESD protection device of the present invention includes:
Printing a seal layer paste on one main surface of the first ceramic green sheet to form an unfired seal layer;
Printing a discharge auxiliary electrode paste so as to cover at least a part of the sealing layer to form an unfired discharge auxiliary electrode;
A counter electrode paste is printed on one main surface of the first ceramic green sheet, each covering a part of the discharge auxiliary electrode, and one side counter electrode disposed at a distance from each other; Forming an unfired counter electrode comprising the other counter electrode;
A step of laminating a second ceramic green sheet on the other main surface of the first ceramic green sheet to form an unfired laminate;
And firing the laminate.
At the interface between the sealing layer and the first ceramic green sheet, a reaction layer containing a reaction product generated by a reaction between the constituent material of the sealing layer and the constituent material of the first ceramic green sheet is formed. And
The difference ΔB (= B1−B2) between the basicity B1 of the main constituent material of the sealing layer and the basicity B2 of the amorphous part constituting the first ceramic green sheet is 1.33 or less. It is a feature.
本発明のESD保護デバイスの製造方法は、上述のように、第1のセラミックグリーンシートにシール層ペーストを印刷して未焼成のシール層を形成する工程と、シール層の一部を被覆するように放電補助電極ペ−ストを印刷して未焼成の放電補助電極を形成する工程と、対向電極ペーストを印刷して、それぞれが、放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、第1のセラミックグリーンシートの一方主面上に、第2のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、積層体を焼成する工程とを備えており、各工程は通常のセラミック電子部品の製造工程で広く用いられている汎用工程であるため、量産性に優れている。また、セラミック基材と放電補助電極の間にシール層を形成するとともに、シール層と第1のセラミックグリーンシートとの界面に、シール層の構成材料と第1のセラミックグリーンシートの構成材料とが反応することにより生成した反応生成物を含む反応層が形成され、シール層の主要構成材料の塩基度B1と、第1のセラミックグリーンシートを構成する非晶質部の塩基度B2との差ΔB(=B1−B2)が1.33以下となるようにしているので、放電補助電極が、シール層によりセラミック基材を構成するセラミックから隔離されるため、ガラス成分の流入による放電補助電極の過焼結によるショート不良の発生などを確実に防止して、安定した放電性能を確保することができる。 As described above, the method for manufacturing an ESD protection device of the present invention includes a step of printing a seal layer paste on the first ceramic green sheet to form an unfired seal layer, and covering a part of the seal layer. A discharge auxiliary electrode paste is printed on the substrate to form an unfired discharge auxiliary electrode, and a counter electrode paste is printed, each covering a part of the discharge auxiliary electrode and spaced apart from each other. A step of forming an unfired counter electrode including the provided one side counter electrode and the other side counter electrode, and laminating a second ceramic green sheet on one main surface of the first ceramic green sheet It has a process of forming a fired laminate and a process of firing the laminate, and each process is a general-purpose process widely used in the manufacturing process of ordinary ceramic electronic components, and is excellent in mass productivity. To have. In addition, a seal layer is formed between the ceramic substrate and the discharge auxiliary electrode, and a constituent material of the seal layer and a constituent material of the first ceramic green sheet are formed at the interface between the seal layer and the first ceramic green sheet. A reaction layer containing the reaction product generated by the reaction is formed, and the difference ΔB between the basicity B1 of the main constituent material of the seal layer and the basicity B2 of the amorphous part constituting the first ceramic green sheet Since (= B1-B2) is 1.33 or less, the discharge auxiliary electrode is isolated from the ceramic constituting the ceramic substrate by the seal layer. It is possible to reliably prevent the occurrence of short-circuit defects due to sintering and to ensure stable discharge performance.
なお、本発明のESD保護デバイスを製造する場合の製造方法においては、上記積層体を焼成する工程の前に、未焼成の積層体の表面に、対向電極と接続するように外部電極ペーストを印刷し、その後に焼成することにより一度の焼成で外部電極を備えたESD保護デバイスが得られるようにすることも可能であり、また、上記積層体の焼成後に、積層体の表面に外部電極ペーストを印刷し、焼き付けることにより外部電極を形成することも可能である。   In addition, in the manufacturing method in the case of manufacturing the ESD protection device of the present invention, an external electrode paste is printed on the surface of the unfired laminate so as to be connected to the counter electrode before the step of firing the laminate. Then, it is possible to obtain an ESD protection device having an external electrode by firing once, and after the firing of the laminate, an external electrode paste is applied to the surface of the laminate. It is also possible to form external electrodes by printing and baking.
なお、本発明の方法で製造されるESD保護デバイスにおいては、対向電極と放電補助電極との接続部とセラミック基材との間にもシール層を介在させることにより、ガラス成分が対向電極を通して放電補助電極に浸入することを抑制、防止することが可能になり、本発明をより実効あらしめることができる。In the ESD protection device manufactured by the method of the present invention, the glass component is discharged through the counter electrode by interposing a seal layer between the connecting portion between the counter electrode and the discharge auxiliary electrode and the ceramic substrate. It becomes possible to suppress and prevent the penetration into the auxiliary electrode, and the present invention can be made more effective.
また、シール層とセラミック基材の界面に、シール層の構成材料とセラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層を備えているので、形成されるシール層の主成分の融点よりも低い温度で焼成が行われるような製品の場合にも、シール層がセラミック基材を構成するセラミック材料に密着した、信頼性の高い製品を提供することができる。  In addition, since the reaction layer containing the reaction product generated by the reaction between the constituent material of the sealing layer and the constituent material of the ceramic base material is provided at the interface between the sealing layer and the ceramic base material, the formed sealing layer Even in the case of a product that is fired at a temperature lower than the melting point of the main component, it is possible to provide a highly reliable product in which the seal layer is in close contact with the ceramic material constituting the ceramic substrate.
また、シール層の主要構成材料の塩基度B1と、セラミック基材の非晶質部の塩基度B2との差ΔB(=B1−B2)が1.33以下になるようにしているので、すなわち、塩基度差を上述のように規定することにより、シール層とセラミック基材との間での過剰反応や過小反応を抑制して、ESD保護デバイスとしての機能を阻害しない反応層を備えた、信頼性の高いESD保護デバイスを提供することができる。  Further, since the difference ΔB (= B1−B2) between the basicity B1 of the main constituent material of the seal layer and the basicity B2 of the amorphous part of the ceramic base material is 1.33 or less, that is, In addition, by defining the basicity difference as described above, an excessive reaction and an under reaction between the seal layer and the ceramic substrate are suppressed, and a reaction layer that does not hinder the function as an ESD protection device is provided. A highly reliable ESD protection device can be provided.
また、シール層が、セラミック基材に含まれている元素をその一部とするようにした場合、シール部とセラミック基材間の過剰反応を抑制することが可能になり、特性の良好なESD保護デバイスを提供することができる。  In addition, when the seal layer has an element contained in the ceramic substrate as a part thereof, it becomes possible to suppress an excessive reaction between the seal portion and the ceramic substrate, and ESD with good characteristics. A protection device can be provided.
また、シール層の主成分を酸化アルミニウムとした場合、シール部とセラミック基材間の接合に関し、両者間の過剰/過小反応のない接合を得ることが可能になるとともに、セラミック基材からのガラスの流入をシール層において確実に阻止することが可能になり、放電補助電極にガラス成分が流入して焼結してしまうことによるショート不良の発生を抑制、防止することができる。  In addition, when aluminum oxide is used as the main component of the seal layer, it is possible to obtain a bond without excess / underreaction between the seal part and the ceramic substrate, and glass from the ceramic substrate. Can be reliably prevented in the seal layer, and the occurrence of short-circuit defects due to the glass component flowing into the discharge auxiliary electrode and sintering can be suppressed and prevented.
また、放電補助電極を、金属粒子と、セラミック成分とを含むものとすることにより、金属粒子間にセラミック成分が介在して、金属粒子がセラミック成分が存在する分だけ間隔をおいて位置することになるため、放電補助電極ペーストを焼成することにより放電補助電極を形成する工程で、放電補助電極の焼結が緩和され、放電補助電極が焼結しすぎることによるショート不良の発生を抑制、防止することができる。また、セラミック成分を含ませることにより、シール層との過剰反応を抑制することができる。  In addition, since the discharge auxiliary electrode includes metal particles and a ceramic component, the ceramic component is interposed between the metal particles, and the metal particles are positioned at an interval corresponding to the presence of the ceramic component. Therefore, in the step of forming the discharge auxiliary electrode by firing the discharge auxiliary electrode paste, the sintering of the discharge auxiliary electrode is relaxed, and the occurrence of short-circuit defects due to the discharge auxiliary electrode being excessively sintered is suppressed and prevented. Can do. Moreover, the excessive reaction with a sealing layer can be suppressed by including a ceramic component.
本発明のESD保護デバイスの製造方法により製造されるESD保護デバイスの構成を模式的に示す正面断面図である。 It is front sectional drawing which shows typically the structure of the ESD protection device manufactured by the manufacturing method of the ESD protection device of this invention. 本発明のESD保護デバイスの製造方法により製造されるESD保護デバイスの構成を示す平面図である。It is a top view which shows the structure of the ESD protection device manufactured by the manufacturing method of the ESD protection device of this invention. 本発明のESD保護デバイスの製造方法を説明する図であり、第1のセラミックグリーンシートにシール層ペーストを塗布して未焼成のシール層を形成する工程を示す図である。It is a figure explaining the manufacturing method of the ESD protection device of this invention, and is a figure which shows the process of apply | coating a sealing layer paste to a 1st ceramic green sheet, and forming an unbaking sealing layer. 本発明のESD保護デバイスの製造方法を説明する図であり、未焼成のシール層上に放電補助電極ペーストを塗布して未焼成の放電補助電極を形成する工程を示す図である。It is a figure explaining the manufacturing method of the ESD protection device of this invention, and is a figure which shows the process of apply | coating a discharge auxiliary electrode paste on a non-baking sealing layer, and forming a non-baking discharge auxiliary electrode. 本発明のESD保護デバイスの製造方法を説明する図であり、対向電極ペーストを塗布して、未焼成の一方側対向電極および他方側対向電極を形成する工程を示す図である。It is a figure explaining the manufacturing method of the ESD protection device of this invention, and is a figure which shows the process of apply | coating a counter electrode paste and forming the unfired one side counter electrode and the other side counter electrode.
以下、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。   Hereinafter, the features of the present invention will be described in more detail with reference to examples of the present invention.
ESD保護デバイスの構成
図1は、本発明のESD保護デバイスの製造方法により製造されるESD保護デバイスの構造を模式的に示す断面図であり、図2は平面図である。
[ Configuration of ESD protection device ]
FIG. 1 is a cross-sectional view schematically showing the structure of an ESD protection device manufactured by the method for manufacturing an ESD protection device of the present invention , and FIG. 2 is a plan view .
このESD保護デバイスは、図1および2に示すように、ガラス成分を含有するセラミック基材1と、セラミック基材1の表面に形成された、先端部が互いに対向する一方側対向電極2aと他方側対向電極2bからなる対向電極2と、一方側対向電極2aと他方側対向電極2bの一部と接し、一方側対向電極2aから他方側対向電極2bにわたるように形成された放電補助電極3と、セラミック基材1の両端部に、対向電極2を構成する一方側対向電極2aおよび他方側対向電極2bと導通するように配設された、外部との電気的な接続のための外部電極5a,5bを備えている。   As shown in FIGS. 1 and 2, the ESD protection device includes a ceramic base material 1 containing a glass component, a one-side counter electrode 2 a formed on the surface of the ceramic base material 1, and the other ends facing each other. A counter electrode 2 composed of a side counter electrode 2b, a discharge auxiliary electrode 3 formed in contact with a part of the one side counter electrode 2a and the other side counter electrode 2b and extending from the one side counter electrode 2a to the other side counter electrode 2b; The external electrode 5a for electrical connection with the outside, which is disposed at both ends of the ceramic substrate 1 so as to be electrically connected to the one-side counter electrode 2a and the other-side counter electrode 2b constituting the counter electrode 2. , 5b.
放電補助電極3は、金属粒子とセラミック成分とを含んでおり、放電補助電極3の焼結されすぎることを緩和して、過焼結によるショート不良の発生を抑制できるように構成されている。
金属粒子としては、銅粉や、好ましくは表面を無機酸化物やセラミック成分にてコーティングした銅粉末などを用いることが可能である。また、セラミック成分には、特別の制約はないが、より好ましいセラミック成分として、セラミック基材の構成材料を含むもの(この場合、Ba−Si−Al系)、あるいは、SiCなどの半導体成分を含むものなどが例示される。
The discharge auxiliary electrode 3 includes metal particles and a ceramic component, and is configured to relieve oversintering of the discharge auxiliary electrode 3 and suppress the occurrence of short-circuit failure due to oversintering.
As the metal particles, it is possible to use copper powder, or preferably copper powder whose surface is coated with an inorganic oxide or a ceramic component. In addition, the ceramic component is not particularly limited, but as a more preferable ceramic component, the ceramic component includes a constituent material of the ceramic base (in this case, Ba-Si-Al system), or includes a semiconductor component such as SiC. The thing etc. are illustrated.
そして、このESD保護デバイスにおいては、放電補助電極3とセラミック基材1との間に、シール層11が配設されている。
このシール層11は、例えば、アルミナなどのセラミック粒子からなる、ポーラスな層で、セラミック基材1に含まれているガラス成分や、焼成工程でセラミック基材1において生成するガラス成分を吸収保持(トラップ)して、ガラス成分が放電補助電極3に流入することを抑制、防止して、放電補助電極部が過焼結となることによるショート不良の発生を抑制する機能を果たす。
In this ESD protection device, a seal layer 11 is disposed between the discharge auxiliary electrode 3 and the ceramic substrate 1.
The seal layer 11 is a porous layer made of ceramic particles such as alumina, for example, and absorbs and holds the glass component contained in the ceramic base material 1 and the glass component generated in the ceramic base material 1 in the firing process ( Trap) to suppress and prevent the glass component from flowing into the discharge auxiliary electrode 3 and to suppress the occurrence of short-circuit failure due to overdischarge of the discharge auxiliary electrode portion.
なお、このESD保護デバイスにおいては、シール層11は、放電補助電極3とセラミック基材1との間だけではなく、対向電極2と放電補助電極3との接続部とセラミック基材1との間にも介在するように広い範囲に配設されており、接続部へのガラス成分の浸入も合わせて抑制、防止されるように構成されている。 In this ESD protection device , the seal layer 11 is not only between the discharge auxiliary electrode 3 and the ceramic substrate 1 but also between the connection portion between the counter electrode 2 and the discharge auxiliary electrode 3 and the ceramic substrate 1. Also, the glass component is arranged in a wide range so as to intervene, and the penetration of the glass component into the connecting portion is also suppressed and prevented.
以下に、上述のような構造を有するESD保護デバイスの製造方法について説明する。   Below, the manufacturing method of the ESD protection device which has the above structures is demonstrated.
[ESD保護デバイスの製造]
(1)セラミックグリーンシートの作製
セラミック基材1の材料となるセラミック材料として、Ba、Al、Siを主たる成分とする材料を用意する。
そして、各材料を所定の組成になるよう調合し、800〜1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。
このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合した後、さらにバインダー、可塑剤を加え、混合することによりスラリーを作製する。
このスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを作製した。
[Manufacture of ESD protection devices]
(1) Production of Ceramic Green Sheet As a ceramic material that becomes the material of the ceramic substrate 1, a material containing Ba, Al, and Si as main components is prepared.
And each material is prepared so that it may become a predetermined composition, and it calcines at 800-1000 degreeC. The obtained calcined powder is pulverized with a zirconia ball mill for 12 hours to obtain a ceramic powder.
To this ceramic powder, an organic solvent such as toluene and echinene is added and mixed, and then a binder and a plasticizer are further added and mixed to prepare a slurry.
This slurry was molded by a doctor blade method to produce a ceramic green sheet having a thickness of 50 μm.
(2)対向電極ペーストの作製
また、一対の対向電極2a,2bを形成するための対向電極ペーストとして、平均粒径約2μmのCu粉80重量%と、エチルセルロースなどからなるバインダー樹脂を調合し、溶剤を添加して3本ロールにより撹拌、混合することにより対向電極ペーストを作製した。なお、上記のCu粉の平均粒径とは、マイクロトラックによる粒度分布測定から求めた中心粒径(D50)をいう。
(2) Preparation of counter electrode paste Further, as a counter electrode paste for forming the pair of counter electrodes 2a and 2b, a binder resin composed of 80% by weight of Cu powder having an average particle diameter of about 2 μm and ethyl cellulose is prepared. A counter electrode paste was prepared by adding a solvent and stirring and mixing with three rolls. The average particle size of the Cu powder refers to the center particle size (D50) determined from the particle size distribution measurement using Microtrac.
(3)放電補助電極ペーストの作製
さらに、放電補助電極3を形成するための放電補助電極ペーストとして、表面が5重量%の酸化アルミニウムでコートされた平均粒径約3μmのCu粉と、平均粒径約0.5μmの炭化ケイ素粉末と、エチルセルロースとターピネオールとからなる有機ビヒクルとを配合し、3本ロールにより撹拌、混合することにより放電補助電極ペーストを作製した。なお、Cu粉と炭化ケイ素粉末との混合比率は、体積比率で80/20となるように調整した。
(3) Preparation of discharge auxiliary electrode paste Further, as discharge auxiliary electrode paste for forming discharge auxiliary electrode 3, Cu powder having an average particle diameter of about 3 μm whose surface is coated with 5% by weight of aluminum oxide, and average particle A discharge auxiliary electrode paste was prepared by blending silicon carbide powder having a diameter of about 0.5 μm and an organic vehicle composed of ethyl cellulose and terpineol, and stirring and mixing with three rolls. In addition, the mixing ratio of Cu powder and silicon carbide powder was adjusted to be 80/20 by volume ratio.
(4)シール層を形成するために用いられるシール層ペーストの作製
この実施例では、シール層ペーストとして、無機酸化物と有機ビヒクルとを含む複数種類のペーストを用意した。
(4) Production of Seal Layer Paste Used to Form Seal Layer In this example, a plurality of types of pastes containing inorganic oxides and organic vehicles were prepared as the seal layer paste.
なお、本発明では、シール層ペーストを主要構成材料として、その塩基度B1と、セラミック基材の非晶質部の塩基度B2との差ΔB(=B1−B2)が1.4以下のものを用いることが望ましいが、この実施例では表1に示すような,シール層ペーストの主成分(シール層主成分)として、無機酸化物M1〜M10を用いた。   In the present invention, the seal layer paste is a main constituent material, and the difference ΔB (= B1−B2) between the basicity B1 and the basicity B2 of the amorphous part of the ceramic base material is 1.4 or less. In this example, inorganic oxides M1 to M10 were used as the main component (seal layer main component) of the seal layer paste as shown in Table 1.
また、有機ビヒクルとしては、表2に示す樹脂P1およびP2と、溶媒(ターピネオール)とを、表3に示すような割合で調合した有機ビヒクルOV1を用いた。   As the organic vehicle, an organic vehicle OV1 prepared by mixing the resins P1 and P2 shown in Table 2 and a solvent (terpineol) at a ratio shown in Table 3 was used.
ただし、シール層主成分の種類、その製造方法などに特別の制約はない。例えば、表1のM3(Al23)の粒径をD50=0.2〜2.5μmの範囲で変化させて特性を評価したが、特性には影響が現れないことが確認されていること、また、製法の異なるM3を用いた評価でも特性に影響が現れないことが確認されている。なお、この実施例では、シール層主成分として、D50=0.4〜0.6μm程度のものを用いた。 However, there are no particular restrictions on the type of the main component of the seal layer, its manufacturing method, and the like. For example, the characteristics were evaluated by changing the particle diameter of M3 (Al 2 O 3 ) in Table 1 in the range of D50 = 0.2 to 2.5 μm, but it was confirmed that there was no effect on the characteristics. In addition, it has been confirmed that there is no influence on the characteristics even in the evaluation using M3 having a different manufacturing method. In this embodiment, the main component of the seal layer is D50 = 0.4 to 0.6 μm.
<塩基度B(B1,B2)について>
酸化物融体の塩基度は、対象とする系の組成から計算で求まる平均的な酸素イオン活量(概念的塩基度)と、化学反応など外部から与えられた刺激の応答(酸化・還元電位測定、光学スペクトル測定等)を測定して得られる酸素イオン活量(作用点塩基度)に大別できる。
<About basicity B (B1, B2)>
The basicity of the oxide melt is determined by calculating the average oxygen ion activity (conceptual basicity) calculated from the composition of the target system and the response of external stimuli such as chemical reactions (oxidation / reduction potential). Measurement, optical spectrum measurement, etc.) can be roughly divided into oxygen ion activities (working point basicity) obtained.
酸化物融体の本質や構造に関する研究、組成パラメーターとして用いる場合には概念的塩基度を用いることが望ましい。一方、酸化物融体が関与する種々の現象は作用点塩基度で整理する方が適している。本願における塩基度は、前者の概念的塩基度である。
すなわち、酸化物(無機酸化物)MiOのMi−O間の結合力は、陽イオンと酸素イオン間の引力で表すことができ、下記の式(1)で表される。
It is desirable to use conceptual basicity when used as a study or composition parameter for the nature and structure of oxide melts. On the other hand, it is more appropriate to sort out various phenomena related to oxide melt by the basic point of action. The basicity in the present application is the former conceptual basicity.
That is, the bonding force between M i -O oxide (inorganic oxide) M i O can be represented by the attraction between cations and the oxygen ions, represented by the following formula (1).
i=Zi・Zo2-/(ri+ro2-)2=2Zi/(ri+1.4)2 ……(1)
i:陽イオン−酸素イオン間引力、
i:i成分陽イオン価数、
i:i成分陽イオン半径(Å)、
A i = Z i · Zo 2− / (r i + ro 2− ) 2 = 2Z i / (r i +1.4) 2 (1)
A i : attractive force between cation and oxygen ion,
Z i : i-component cation valence,
r i : i-component cation radius (Å),
単成分酸化物MiOの酸素供与能力は、Aiの逆数で与えられるため、下記の式(2)が成り立つ。 Bi 0≡1/Ai ……(2)
ここで、酸素供与能力を観念的に、かつ、定量的に取り扱うために、得られたBi 0値を指標化する。
Since the oxygen donating ability of the single component oxide M i O is given by the reciprocal of A i , the following equation (2) is established. B i 0 ≡1 / A i (2)
Here, the B i 0 value obtained is indexed in order to handle the oxygen donating ability intentionally and quantitatively.
上記(2)式で得られたBi 0値を下記(3)式に代入し、計算しなおすことにより、全ての酸化物の塩基度を定量的に取り扱うことができるようになる。
i=(Bi 0−BSiO2 0)/(BCaO 0−BSiO2 0) ……(3)
なお、指標化時には、CaOのBi値を1.000(Bi 0=1.43)、SiO2のBi値を0.000(Bi 0=0.41)と定義する。
By substituting the B i 0 value obtained by the above equation (2) into the following equation (3) and recalculating, the basicity of all oxides can be handled quantitatively.
B i = (B i 0 −B SiO2 0 ) / (B CaO 0 −B SiO2 0 ) (3)
Note that during indexing, B i value 1.000 (B i 0 = 1.43) of CaO, defines a Bi value of SiO 2 0.000 and (B i 0 = 0.41).
表1に示す各無機酸化物M1〜M10と、表3に示すような組成の有機ビヒクルOV1を表3に示すような割合で調合し、3本ロールミルなどによって混練・分散させることによって、表4に示すようなシール層ペーストP1〜P10を作製した。   Each inorganic oxide M1 to M10 shown in Table 1 and organic vehicle OV1 having the composition shown in Table 3 were prepared in the proportions shown in Table 3, and kneaded and dispersed by a three-roll mill or the like. Seal layer pastes P1 to P10 as shown in FIG.
(5)各ペーストの印刷
まず、図3に示すように、第1のセラミックグリーンシート101にシール層ペーストを塗布して未焼成のシール層111を形成する。
(5) Printing each paste First, as shown in FIG. 3, a seal layer paste is applied to the first ceramic green sheet 101 to form an unfired seal layer 111.
それから、図4に示すように、未焼成のシール層111上に放電補助電極ペーストを所定のパターンとなるように、スクリーン印刷法により印刷することにより未焼成の放電補助電極103を形成する。   Then, as shown in FIG. 4, the unfired auxiliary discharge electrode 103 is formed by printing the auxiliary discharge electrode paste on the unfired seal layer 111 by a screen printing method so as to have a predetermined pattern.
さらに、図5に示すように、対向電極ペーストを塗布して、焼成後に対向電極2(図1および2参照)となる未焼成の一方側対向電極102a、未焼成の他方側対向電極102bを形成する。これにより、未焼成の一方側対向電極102aと他方側対向102bの互いに対向する先端部どうし間には、放電ギャップ部10(図1および2)に対応するギャップ部110が形成される。
なお、この実施例では、焼成後の段階において、一方側対向電極2aおよび他方側対向電極2bの幅Wが100μm、放電ギャップ10の寸法Gが30μmとなるようにした。
なお、シール層ペーストをはじめとして、各ペーストは直接塗布対象上に塗布してもよく、また、転写工法など他の方法で塗布してもよい。
Further, as shown in FIG. 5, the counter electrode paste is applied to form the unfired one-side counter electrode 102a and the unfired other-side counter electrode 102b that become the counter electrode 2 (see FIGS. 1 and 2) after firing. To do. As a result, a gap portion 110 corresponding to the discharge gap portion 10 (FIGS. 1 and 2) is formed between the mutually facing tip portions of the unfired one-side counter electrode 102a and the other-side counter electrode 102b.
In this example, the width W of the one-side counter electrode 2a and the other-side counter electrode 2b was set to 100 μm and the dimension G of the discharge gap 10 was set to 30 μm at the stage after firing.
In addition, each paste including a seal layer paste may be directly applied on an application target, or may be applied by other methods such as a transfer method.
また、各ペーストの塗布の順序や具体的なパターンなどは上記の例に限定されるものではない。ただし、対向電極と放電補助電極は常に隣接するように設置される必要がある。また、シール層はセラミック基材を構成するセラミックと電極間に配置される構造とすることが必要である。   Further, the order of applying each paste, the specific pattern, and the like are not limited to the above example. However, it is necessary to install the counter electrode and the discharge auxiliary electrode so as to be always adjacent to each other. Further, the seal layer needs to have a structure arranged between the ceramic constituting the ceramic substrate and the electrode.
(6)積層、圧着
上述のようにして、シール層ペースト、放電補助電極ペースト、対向電極ペーストの順で各ペーストを塗布した第1のセラミックグリーンシートの非印刷面側に、ペーストが塗布されていない第2のセラミックグリーンシートを複数枚数積層し、圧着することにより積層体を形成した。なお、ここでは、焼成後の厚みが0.3mmになるように積層体を形成した。
(6) Lamination and pressure bonding As described above, the paste is applied to the non-printing surface side of the first ceramic green sheet to which the paste is applied in the order of the sealing layer paste, the discharge auxiliary electrode paste, and the counter electrode paste. A plurality of second ceramic green sheets that were not laminated were laminated and pressed to form a laminate. Here, the laminate was formed so that the thickness after firing was 0.3 mm.
(7)焼成、外部電極の形成
得られた積層体を所定の寸法にカットした後、N2/H2/H2Oを用いて雰囲気制御した焼成炉にて、最高温度980〜1000℃の条件で焼成した。その後、焼成済みのチップ(試料)の両端に外部電極ペーストを塗布し、さらに雰囲気制御した焼成炉にて焼き付けることにより、図1および2に示すような構造を有するESD保護デバイスを得た。
(7) Firing and formation of external electrode After the obtained laminate was cut to a predetermined size, the maximum temperature was 980 to 1000 ° C. in a firing furnace controlled with N 2 / H 2 / H 2 O. Baked under conditions. Thereafter, an external electrode paste was applied to both ends of the baked chip (sample), and further baked in a firing furnace under controlled atmosphere, thereby obtaining an ESD protection device having a structure as shown in FIGS.
なお、この実施例では、特性を評価するため、シール層ペーストとして、表4に示すシール層ペーストP1〜P10を用い、シール層を備えたESD保護デバイス(表5の試料番号1〜10の試料)を作製した。
また、比較のため、シール層を備えていないESD保護デバイス(表5の試料番号11の試料)を作製した。
なお、本実施例では述べていないが、耐候性を向上させる目的で、焼成後のESD保護デバイスの放電ギャップ上に保護膜を形成してもよい。保護膜の材質は、特に限定されるものではないが、例えば、アルミナやシリカなどの酸化物粉末と、熱硬化性エポキシ樹脂や熱硬化性シリコン樹脂などの熱硬化性樹脂からなるものを挙げることができる。
In this example, in order to evaluate the characteristics, the sealing layer pastes P1 to P10 shown in Table 4 were used as the sealing layer paste, and the ESD protection device provided with the sealing layer (samples Nos. 1 to 10 in Table 5). ) Was produced.
For comparison, an ESD protection device (sample No. 11 in Table 5) without a seal layer was produced.
Although not described in this embodiment, a protective film may be formed on the discharge gap of the fired ESD protection device for the purpose of improving the weather resistance. The material of the protective film is not particularly limited. For example, mention may be made of oxide powders such as alumina and silica and thermosetting resins such as thermosetting epoxy resins and thermosetting silicone resins. Can do.
[特性の評価]
次に、上述のようにして作製した各ESD保護デバイス(試料)について、以下の方法で各特性を調べた。
[Characteristic evaluation]
Next, each characteristic was investigated by the following method about each ESD protection device (sample) produced as mentioned above.
(1)反応層の厚み
試料を厚み方向に沿って切断し、切断面を研磨した後、シール層と、セラミック基材との界面をSEM、およびWDXにて観察し、前記界面に形成されている反応層の厚みを調べた。
(1) Thickness of reaction layer After cutting the sample along the thickness direction and polishing the cut surface, the interface between the seal layer and the ceramic substrate was observed with SEM and WDX, and formed on the interface. The thickness of the reaction layer was examined.
(2)ショート特性
8kV×50ショット、20kV×10ショットの2条件で各試料に電圧を印加し、logIR>6Ωの試料については、ショート特性が良好(○)と評価し、電圧の連続印加中に一度でもlogIR≦6Ωとなった試料についてはショート特性が不良(×)と評価した。
(2) Short-circuit characteristics A voltage was applied to each sample under two conditions of 8 kV x 50 shots and 20 kV x 10 shots. For samples with logIR> 6Ω, the short-circuit characteristics were evaluated as good (◯), and voltage was continuously applied. The sample with logIR ≦ 6Ω even once was evaluated as having poor short characteristics (×).
(3)VpeakおよびVclamp
IECの規格、IEC61000−4−2に基づき、8kVの接触放電にて、ピーク電圧値:Vpeak、および波頭値から30ns後の電圧値:Vclampを測定した。印加回数は、各試料20回とした。
Vpeak_max≦900Vの試料をVpeakが良好(○)と評価し、Vclamp_max≦100Vとなる試料をVclampが良好(○)と評価した。
(3) Vpeak and Vclamp
Based on IEC standard, IEC61000-4-2, the peak voltage value: Vpeak and the voltage value after 30 ns from the wavefront value: Vclamp were measured by 8 kV contact discharge. The number of times of application was 20 times for each sample.
A sample with Vpeak_max ≦ 900V was evaluated as good (◯), and a sample with Vclamp_max ≦ 100V was evaluated as good (◯).
(4)繰り返し特性
ショート:8kV×100ショット
Vclamp:8kV×1000ショット
の負荷をかけ、全測定結果がlog IR>6、Vclamp_max≦100Vとなる試料を繰り返し特性が良好(○)と評価した。
(4) Repetitive characteristics Short: 8 kV × 100 shots Vclamp: A load of 8 kV × 1000 shots was applied, and samples with all measurement results of log IR> 6 and Vclamp_max ≦ 100 V were evaluated as having good repetitive characteristics (◯).
(5)基板割れ,基板反り
焼き上がった製品の外観を目視観察、また断面研磨後の製品を顕微鏡観察し、割れが発生していない試料を良好(○)と評価した。また、基板反りについては、水平板上に製品を置き、中央部や端部に浮きが存在していないものを良好(○)と評価した。
上述のようにして特性を評価した結果を表6に示す。
(5) Substrate cracking and substrate warpage The appearance of the baked product was visually observed, and the product after cross-section polishing was observed with a microscope, and a sample with no cracking was evaluated as good (O). Moreover, about the board | substrate curvature, the product was set | placed on the horizontal board and the thing in which the float did not exist in a center part or an edge part was evaluated as favorable ((circle)).
Table 6 shows the results of evaluating the characteristics as described above.
まず、反応層の厚みに関しては、表6に示すように、試料番号1〜10の各試料において、ΔB値(表1参照)と反応層の厚みの間に相関関係が存在し、ΔB値が大きくなるほど反応層厚みが厚くなる傾向があることが確認された。   First, regarding the thickness of the reaction layer, as shown in Table 6, in each sample Nos. 1 to 10, there is a correlation between the ΔB value (see Table 1) and the thickness of the reaction layer, and the ΔB value is It was confirmed that the reaction layer thickness tends to increase as the value increases.
なお、試料番号1〜10の試料(すなわち、ΔBが1.4以下の試料)においては、シール層とセラミック基材を構成するセラミックの界面の密着力は十分に確保されており、焼成温度がシール層を構成する材料の融点より低い場合にも、使用可能であることが確認された。
なお、シール層を設けていない試料番号11の試料においては、反応層は確認されなかった。
In the samples of sample numbers 1 to 10 (that is, samples having ΔB of 1.4 or less), the adhesive force at the interface between the seal layer and the ceramic constituting the ceramic substrate is sufficiently secured, and the firing temperature is It was confirmed that the material can be used even when it is lower than the melting point of the material constituting the seal layer.
In addition, in the sample of the sample number 11 which does not provide the sealing layer, the reaction layer was not confirmed.
ショート特性に関しては、試料番号1〜10の各試料は、初期ショートおよび連続ESD印加後のいずれにおいてもショート不良は発生せずショート特性については何ら問題がないことが確認された。   Regarding the short-circuit characteristics, it was confirmed that the samples Nos. 1 to 10 did not cause any short-circuit defect after the initial short-circuit and the continuous ESD application, and there was no problem with the short-circuit characteristics.
一方、シール層を設けていない試料番号11の試料の場合、8kVでの評価ではショート不良は発生しなかったものの、挿入される電圧値が高くなるとショート発生率が上昇することが確認された。これは、試料番号11の試料はシール層を備えていないため、セラミックからのガラス成分の、放電補助電極への流入量が多くなり、放電補助電極が過焼結になったことが原因であると考えられる。
なお、放電補助電極が過焼結になると、Cu粉どうしが近接し、ESD印加時にCu粉どうしが融着してショート不良を起こしやすくなる。
On the other hand, in the case of the sample of Sample No. 11 without the seal layer, it was confirmed that the short-circuit occurrence rate increased as the inserted voltage value increased although the short-circuit failure did not occur in the evaluation at 8 kV. This is because the sample of Sample No. 11 does not have a sealing layer, so that the amount of glass components from ceramic flowing into the discharge auxiliary electrode increases and the discharge auxiliary electrode is oversintered. it is conceivable that.
When the discharge auxiliary electrode is oversintered, the Cu powders are close to each other, and the Cu powders are fused with each other when ESD is applied, so that a short circuit is likely to occur.
また、試料番号1〜11のいずれの試料においても、Vpeak、Vclampについて必要な特性が得られており、ESDの印加時に素早く保護素子内で放電現象が起きていることが確認された。   Further, in any of the samples Nos. 1 to 11, necessary characteristics for Vpeak and Vclamp were obtained, and it was confirmed that a discharge phenomenon occurred quickly in the protective element when ESD was applied.
また、繰り返し特性に関しては、以下の知見が得られた。すなわち、試料番号1〜10の各試料においては、電圧の印加回数が増えても放電能力は良好に保たれることが確認された。
ただし、シール層を備えていない試料番号11の試料の場合、Vpeak、Vclampについては必要な特性が得られたが、ショート特性に関しては連続印加中にショートが発生するものが見られた。
Moreover, the following knowledge was acquired regarding the repetition characteristic. In other words, it was confirmed that in each of the samples Nos. 1 to 10, the discharge capability was kept good even when the number of times of voltage application was increased.
However, in the case of the sample of Sample No. 11 not provided with the seal layer, necessary characteristics were obtained for Vpeak and Vclamp, but regarding the short circuit characteristics, a short circuit occurred during continuous application.
また、基板割れ、基板反りに関しては、表6に示すように、シール層にセラミック基板を構成する元素の一部を含有する材料を用いた場合、もしくは表1に示されている他の材料を用いた場合のいずれにおいても、ΔB(シール層を構成する主成分の塩基度B1と、セラミック基材を構成するセラミックの非晶質部の塩基度B2との差ΔB)が1.33以下である場合には、基板割れ、基板反りは発生しないことが確認された。なお、表6に示していない他の試料についての基板割れ、基板反りに関する挙動などから、ΔBが1.4以下であれば構造破壊などの問題のない、良好なシール層を形成できることが確認されている。   As for substrate cracking and substrate warpage, as shown in Table 6, when a material containing a part of elements constituting the ceramic substrate is used for the sealing layer, or other materials shown in Table 1 are used. In any case, ΔB (difference ΔB between the basicity B1 of the main component constituting the seal layer and the basicity B2 of the amorphous part of the ceramic constituting the ceramic substrate) is 1.33 or less. In some cases, it was confirmed that no substrate cracking or substrate warping occurred. In addition, it was confirmed from the behaviors related to substrate cracking and substrate warping for other samples not shown in Table 6 that if ΔB is 1.4 or less, it is possible to form a good seal layer with no problems such as structural destruction. ing.
上記実施例の結果を整理すると、本発明によれば、
(a)放電補助電極とセラミック基材間に配設されたシール層によりセラミック基材から放電補助電極に浸入しようとするガラス成分をトラップして、放電補助電極が過焼結になることによるショート不良の発生を抑制することができる、
(b)シール層とセラミック基材の界面に、シール層の構成材料とセラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層が形成されることにより、シール層とセラミック基材間の密着性が確保され、信頼性が向上する、
(c)シール層の主要構成材料の塩基度B1と、セラミック基材を構成する非晶質部の塩基度B2との差ΔB(=B1−B2)が1.4以下になるように設計することにより、シール層とセラミック基材の過剰反応が抑制され、結果として、放電補助電極の過焼結を抑制できる
などの特有の作用効果を奏するESD保護デバイスが得られることが確認された。
To summarize the results of the above examples, according to the present invention,
(a) A short circuit caused by oversintering of the discharge auxiliary electrode by trapping the glass component to enter the discharge auxiliary electrode from the ceramic substrate by the sealing layer disposed between the discharge auxiliary electrode and the ceramic substrate. The occurrence of defects can be suppressed,
(b) By forming a reaction layer containing a reaction product formed by a reaction between the constituent material of the seal layer and the constituent material of the ceramic base material at the interface between the seal layer and the ceramic base material, Adhesion between ceramic substrates is ensured and reliability is improved.
(c) Design so that the difference ΔB (= B1−B2) between the basicity B1 of the main constituent material of the seal layer and the basicity B2 of the amorphous part constituting the ceramic substrate is 1.4 or less. As a result, it was confirmed that an excess of the reaction between the seal layer and the ceramic substrate was suppressed, and as a result, an ESD protection device having a specific effect such as suppression of oversintering of the discharge auxiliary electrode was obtained.
また、本発明により得られるESD保護デバイスは、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じにくいことから、半導体装置などをはじめとする種々の機器、装置の保護のために用いられるESD保護デバイスの分野に広く適用することが可能である。   In addition, since the ESD protection device obtained by the present invention has stable characteristics and does not easily deteriorate even when static electricity is repeatedly applied, it can protect various devices and devices including semiconductor devices. Therefore, it can be widely applied to the field of ESD protection devices used for this purpose.
なお、本発明は上記実施例に限定されるものではなく、シール層、対向電極、放電補助電極の構成材料、具体的な形状、形成方法、セラミック基材を構成するガラスを含むセラミックの組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。   In addition, this invention is not limited to the said Example, A sealing layer, a counter electrode, the constituent material of a discharge auxiliary electrode, a specific shape, a formation method, the composition of the ceramic containing the glass which comprises a ceramic base material, etc. However, various applications and modifications can be made within the scope of the invention.
1 セラミック基材
2 対向電極
2a 対向電極を構成する一方側対向電極
2b 対向電極を構成する他方側対向電極
3 放電補助電極
5a,5b 外部電極
10 放電ギャップ部
11 シール層
101 第1のセラミックグリーンシート
102a 未焼成の一方側対向電極
102b 未焼成の他方側対向電極
103 未焼成の放電補助電極
110 ギャップ部
111 未焼成のシール層
W 対向電極の幅
G 放電ギャップ部の寸法
DESCRIPTION OF SYMBOLS 1 Ceramic base material 2 Counter electrode 2a The one side counter electrode which comprises a counter electrode 2b The other side counter electrode which comprises a counter electrode 3 Discharge auxiliary electrode 5a, 5b External electrode 10 Discharge gap part 11 Seal layer 101 1st ceramic green sheet 102a Unsintered one side counter electrode 102b Unsintered other side counter electrode 103 Unsintered discharge auxiliary electrode 110 Gap part 111 Unsintered seal layer W Width of counter electrode G Dimension of discharge gap part

Claims (1)

  1. 第1のセラミックグリーンシートの一方主面上にシール層ペーストを印刷して未焼成のシール層を形成する工程と、
    前記シール層の少なくとも一部を被覆するように放電補助電極ペ−ストを印刷して未焼成の放電補助電極を形成する工程と、
    前記第1のセラミックグリーンシートの一方主面上に、対向電極ペーストを印刷して、それぞれが、前記放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、
    前記第1のセラミックグリーンシートの他方主面上に、第2のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、
    前記積層体を焼成する工程と
    を備え、
    前記シール層と前記第1のセラミックグリーンシートとの界面に、前記シール層の構成材料と前記第1のセラミックグリーンシートの構成材料とが反応することにより生成した反応生成物を含む反応層が形成され、
    前記シール層の主要構成材料の塩基度B1と、前記第1のセラミックグリーンシートを構成する非晶質部の塩基度B2との差ΔB(=B1−B2)が1.33以下であること
    を特徴とするESD保護デバイスの製造方法。
    Printing a seal layer paste on one main surface of the first ceramic green sheet to form an unfired seal layer;
    Printing a discharge auxiliary electrode paste so as to cover at least a part of the sealing layer to form an unfired discharge auxiliary electrode;
    A counter electrode paste is printed on one main surface of the first ceramic green sheet, each covering a part of the discharge auxiliary electrode, and one side counter electrode disposed at a distance from each other; Forming an unfired counter electrode comprising the other counter electrode;
    A step of laminating a second ceramic green sheet on the other main surface of the first ceramic green sheet to form an unfired laminate;
    And firing the laminate.
    At the interface between the sealing layer and the first ceramic green sheet, a reaction layer containing a reaction product generated by a reaction between the constituent material of the sealing layer and the constituent material of the first ceramic green sheet is formed. And
    The difference ΔB (= B1−B2) between the basicity B1 of the main constituent material of the sealing layer and the basicity B2 of the amorphous part constituting the first ceramic green sheet is 1.33 or less. A method for manufacturing an ESD protection device.
JP2013223314A 2013-10-28 2013-10-28 Manufacturing method of ESD protection device Active JP5614563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013223314A JP5614563B2 (en) 2013-10-28 2013-10-28 Manufacturing method of ESD protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223314A JP5614563B2 (en) 2013-10-28 2013-10-28 Manufacturing method of ESD protection device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010218444A Division JP5649391B2 (en) 2010-09-29 2010-09-29 ESD protection device

Publications (2)

Publication Number Publication Date
JP2014060163A JP2014060163A (en) 2014-04-03
JP5614563B2 true JP5614563B2 (en) 2014-10-29

Family

ID=50616415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223314A Active JP5614563B2 (en) 2013-10-28 2013-10-28 Manufacturing method of ESD protection device

Country Status (1)

Country Link
JP (1) JP5614563B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270457A (en) * 2001-03-07 2002-09-20 Murata Mfg Co Ltd Conductive paste and ceramic electronic component
KR101072673B1 (en) * 2008-02-05 2011-10-11 가부시키가이샤 무라타 세이사쿠쇼 Esd protection device
JP5093361B2 (en) * 2008-11-26 2012-12-12 株式会社村田製作所 ESD protection device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2014060163A (en) 2014-04-03

Similar Documents

Publication Publication Date Title
JP4984011B2 (en) ESD protection device and manufacturing method thereof
JP5649391B2 (en) ESD protection device
KR101392455B1 (en) Esd protection device and method for manufacturing same
US8711537B2 (en) ESD protection device and method for producing the same
WO2014199752A1 (en) Ceramic electronic component and method for manufacturing same
JP5561370B2 (en) ESD protection device and manufacturing method thereof
TWI532283B (en) Electrostatic countermeasure components
WO2014024730A1 (en) Electrostatic protection element and method for manufacturing same
JP5614563B2 (en) Manufacturing method of ESD protection device
US10320154B2 (en) ESD protection device and manufacturing method for ESD protection device
JP2010108746A (en) Antistatic component, and method of manufacturing the same
JP2010027636A (en) Electrostatic countermeasure component
WO2014203638A1 (en) Electrostatic discharge protection device
WO2014188791A1 (en) Esd protection device
KR101925277B1 (en) Static electricity countermeasure element
JP6428938B2 (en) ESD protection device
WO2017006689A1 (en) Esd protection device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140826

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5614563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150