JP5602685B2 - Multi-package module and method for forming the same - Google Patents
Multi-package module and method for forming the same Download PDFInfo
- Publication number
- JP5602685B2 JP5602685B2 JP2011137096A JP2011137096A JP5602685B2 JP 5602685 B2 JP5602685 B2 JP 5602685B2 JP 2011137096 A JP2011137096 A JP 2011137096A JP 2011137096 A JP2011137096 A JP 2011137096A JP 5602685 B2 JP5602685 B2 JP 5602685B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- die
- substrate
- stacked
- mpm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 claims description 296
- 229910052751 metal Inorganic materials 0.000 description 195
- 239000002184 metal Substances 0.000 description 195
- 239000000853 adhesive Substances 0.000 description 126
- 230000001070 adhesive effect Effects 0.000 description 126
- 229910000679 solder Inorganic materials 0.000 description 97
- 230000008569 process Effects 0.000 description 83
- 239000002775 capsule Substances 0.000 description 55
- 239000012778 molding material Substances 0.000 description 40
- 238000000465 moulding Methods 0.000 description 31
- 150000001875 compounds Chemical class 0.000 description 29
- 238000012545 processing Methods 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 26
- 125000006850 spacer group Chemical group 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 25
- 229910052802 copper Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 25
- 239000004020 conductor Substances 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 20
- 238000012360 testing method Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000005336 cracking Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 16
- 239000004593 Epoxy Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000007373 indentation Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 9
- 239000012467 final product Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 6
- 238000004080 punching Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052728 basic metal Inorganic materials 0.000 description 4
- 150000003818 basic metals Chemical class 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- AOSZTAHDEDLTLQ-AZKQZHLXSA-N (1S,2S,4R,8S,9S,11S,12R,13S,19S)-6-[(3-chlorophenyl)methyl]-12,19-difluoro-11-hydroxy-8-(2-hydroxyacetyl)-9,13-dimethyl-6-azapentacyclo[10.8.0.02,9.04,8.013,18]icosa-14,17-dien-16-one Chemical compound C([C@@H]1C[C@H]2[C@H]3[C@]([C@]4(C=CC(=O)C=C4[C@@H](F)C3)C)(F)[C@@H](O)C[C@@]2([C@@]1(C1)C(=O)CO)C)N1CC1=CC=CC(Cl)=C1 AOSZTAHDEDLTLQ-AZKQZHLXSA-N 0.000 description 2
- 229940126657 Compound 17 Drugs 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- TVTJUIAKQFIXCE-HUKYDQBMSA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynyl-1H-purine-6,8-dione Chemical compound NC=1NC(C=2N(C(N(C=2N=1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C)=O TVTJUIAKQFIXCE-HUKYDQBMSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229940125851 compound 27 Drugs 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体パッケージングに関する。 The present invention relates to semiconductor packaging.
携帯電話、携帯コンピュータ機器、および様々な商品のような携帯電子製品は、限られた上面スペースおよび最小の厚さならびに重さにおけるより高い半導体機能および能力を最も低コストで必要とする。このことは、産業界において個々の半導体チップにおける集積の増大をもたらす。 Portable electronic products, such as cell phones, portable computer equipment, and various products, require higher semiconductor capabilities and capabilities at the lowest cost, with limited top space and minimum thickness and weight. This leads to increased integration in individual semiconductor chips in the industry.
最近、産業界においては、「z軸」上の集積化、つまり、チップの積み重ねの実現化が始まっており、1つのパッケージに5つのチップを積み重ねたものまで用いられている。これにより、5×5mmから40×40mmの範囲内の1チップのパッケージ上面スペースを有する密なチップ構造がもたらされ、厚みも2.3mmから0.5mmとだんだん薄くなってきている。積み重ねられたダイスのパッケージのコストは、単一のダイスのパッケージのコストより増分だけ増大するだけであり、アセンブリ品は、個々のパッケージにおけるダイスのパッケージのパッケージングに比較して競争力のある最終的なコストを確約する程度に十分高い。 Recently, in the industry, integration on the “z-axis”, that is, realization of stacking of chips has started, and even one in which five chips are stacked in one package is used. As a result, a dense chip structure having a one-chip package upper surface space in the range of 5 × 5 mm to 40 × 40 mm is provided, and the thickness is gradually reduced from 2.3 mm to 0.5 mm. The cost of stacked die packages only increases incrementally over the cost of a single die package, and the assembly is a competitive final compared to die package packaging in an individual package. High enough to ensure a reasonable cost.
積み重ねられたダイスのパッケージに積み重ねられるチップの数の基本的な有用の制限は、積み重ねられたダイスのパッケージの低い最終歩留まりである。パッケージのダイスによっては、大きさの欠点が避けられない場合があり、それゆえ、最終パッケージテスト歩留まりは、不可避のダイステスト歩留まりの製品となり、それぞれのテスト歩留まりがつねに100%より低い。このことは、例え、2つのダイスのみがパッケージ内に積み重ねられる場合であっても特に問題となるものである。設計の複雑化または技術によりそれらのいくつかは低いものを有している。 A fundamental useful limitation on the number of chips stacked in a stacked die package is the low final yield of the stacked die package. Depending on the package die, the size drawback may be unavoidable, so the final package test yield is an inevitable die test yield product, each test yield always being less than 100%. This is particularly problematic even if only two dies are stacked in the package. Some of them are low due to design complexity or technology.
他の制限は、パッケージにおける低い電力消費である。熱が1つのダイスから他のダイスへと伝えられ、マザーボードにはんだボールを通じたものほど重要ではない。 Another limitation is low power consumption in the package. Heat is transferred from one die to the other and is less important than solder balls through the motherboard.
さらなる制限は、積み重ねられたダイス間、特に、RFとデジタルダイスとの間の電磁干渉であり、互いのダイスにおいて電気遮蔽されていないからである。 A further limitation is electromagnetic interference between stacked dies, in particular between RF and digital dies, since they are not electrically shielded at each other.
「z軸」上の集積化についての他のアプローチは、ダイスのパッケージを積み重ねてマルチパッケージモジュールを形成することである。積み重ねられたパッケージは、積み重ねられたダイスのパッケージに比較して多数の利点がある。 Another approach to integration on the “z-axis” is to stack dice packages to form a multi-package module. Stacked packages have a number of advantages over stacked die packages.
例えば、ダイスを備えたそれぞれのパッケージは、電気的にテスト可能であり、満足のいく性能が表れない限り、パッケージがつ身重ねられる前に不合格とすることができる。この結果、最終の積み重ねられたマルチパッケージモジュール品は、最大化する。 For example, each package with a die can be electrically tested and rejected before the package is stacked unless satisfactory performance is achieved. As a result, the final stacked multi-package module product is maximized.
積み重ねられたパッケージ間にモジュールの頂部におけるものと同様のヒートスプレッダが挿入されることによって、より効果的な冷却法が積み重ねられたパッケージに提供される。 Inserting a heat spreader similar to that at the top of the module between the stacked packages provides a more effective cooling method for the stacked packages.
パッケージの積み重ねは、RFダイスの電磁遮蔽を許容し、モジュール内の他のダイスへの干渉を避ける。 Package stacking allows electromagnetic shielding of the RF dice and avoids interference with other dice in the module.
ダイスすなわち1より多いダイスのそれぞれは、ワイヤボンディングやフリップチップのようなチップ形式および配列のための最も効果的な第一級の相互接続技術を用いて、積み重ね内のそれぞれのパッケージ内でパッケージ可能である。これにより、性能を最大化し、コストを最小化する。 Each die or more than one die can be packaged within each package in the stack using the most effective first-class interconnect technology for chip type and alignment, such as wire bonding and flip chip It is. This maximizes performance and minimizes cost.
積み重ねられたマルチパッケージモジュール内のパッケージ間のz軸相互接続は、製造能力、設計自由度およびコストの見地から決定的な技術である。提案されているz相互接続は、周辺のはんだボール接続およびボトムパッケージの頂部を折り曲げられたフレキシブル基板を有している。積み重ねられたマルチパッケージモジュールにおけるz相互接続における周辺はんだボールの使用は、設計自由度の高さを決めそして制限する接続の数が制限され、より厚くより高いコストのパッケージとなってしまう。フレキシブル折り曲げ基板の使用は、設計自由度の原理において提供されるけれども、折り曲げ工程の製造設備は確立していない。さらに、フレキシブル折り曲げ基板は、2つの金属レイヤフレックス基板を必要とし、これらは非常に高価である。さらに、折り曲げられたフレキシブル基板の接近は、2つの金属レイヤ基板の回路構成の径路設計が制限されるため、低いピンカウントアプリケーションの制約を受ける。 Z-axis interconnection between packages in stacked multi-package modules is a decisive technique in terms of manufacturing capability, design flexibility and cost. The proposed z-interconnect has a flexible substrate with the peripheral solder ball connections and the top of the bottom package folded. The use of peripheral solder balls in z-interconnects in stacked multi-package modules limits the number of connections that determine and limit the degree of design freedom, resulting in a thicker and higher cost package. Although the use of a flexible folding substrate is provided on the principle of freedom of design, no manufacturing equipment for the folding process has been established. Furthermore, the flexible folded substrate requires two metal layer flex substrates, which are very expensive. Furthermore, the proximity of the folded flexible board is constrained by low pin count applications because the path design of the circuit configuration of the two metal layer boards is limited.
様々なz軸相互接続構造は、図1−4を参照してより詳細に説明される。
図1は積み重ねられたマルチパッケージモジュール(「MPM」)のボトムパッケージとして用いることができ、産業界でよく確立された標準的なボールグリッドアレイ(「BGA」)パッケージの構造を例示する断面図である。BGAは、一般的に10のように示され、少なくとも1つの金属レイヤを有する基板12の上に取り付けられたダイス14を有している。様々な基板形式のいずれかが用いられ、例えば、1−2の金属レイヤをラミネートしたもの、4−8の金属レイヤを有する基板構造、1−2の金属レイヤを有するフレキシブルポリイミドテープまたはセラミックマルチレイヤ基板が含まれる。図1の例によって示された基板12は、2つの金属レイヤ121,123を有し、適当な回路構成を提供すべくパターンがそれぞれ形成され、バイアス122を経由して互いに接続されている。ダイスは、所定の箇所で基板表面に図1の13で示されるダイス接着エポキシとして一般的に参照される接着剤を用いて取り付けられる。そして、図1の構成において、例え、ダイス接着表面が使用時において特定の方位が必要でなくても、ダイスが取り付けられた基板上の表面は、「上側」表面として参照され、当該表面上のの金属レイヤは、「上側」金属レイヤとして参照される。
Various z-axis interconnect structures are described in more detail with reference to FIGS. 1-4.
FIG. 1 is a cross-sectional view illustrating the structure of a standard ball grid array (“BGA”) package that can be used as a bottom package of stacked multi-package modules (“MPM”) and is well established in industry. is there. A BGA is shown generally as 10 and has a die 14 mounted on a substrate 12 having at least one metal layer. Any of a variety of substrate types may be used, for example, laminating 1-2 metal layers, substrate structure having 4-8 metal layers, flexible polyimide tape or ceramic multi-layer having 1-2 metal layers A substrate is included. The substrate 12 illustrated by the example of FIG. 1 has two metal layers 121, 123 that are each patterned to provide an appropriate circuit configuration and are connected to each other via a bias 122. The die is attached to the surface of the substrate at a predetermined location using an adhesive generally referred to as a die bonding epoxy indicated by 13 in FIG. In the configuration of FIG. 1, even if the die bonding surface does not require a specific orientation when in use, the surface on the substrate to which the die is attached is referred to as the “upper” surface, This metal layer is referred to as the “upper” metal layer.
図1のBGAにおいて、ダイスは、基板の上側金属レイヤ上のワイヤボンド面にワイヤボンドされ、電気的接続を確立する。ダイス14およびワイヤボンド16は、モールドコンパウンド17によりカプセル化される。これは、周囲および機械的ストレスから保護することにより、取り扱いの容易さを促すこととなる。また、識別のためのマーキングのための表面を提供することとなる。はんだボール18は、基板の下側金属レイヤのボンディングパッド上をリフローして、コンピュータのような最終製品のマザーボード(図示せず)に相互接続される。はんだマスク125,127は、金属レイヤ121,123上にパターン化され、電気的接続のためにボンディング面に下の金属が露出される。例えば、ワイヤボンド面およびボンディングワイヤボンド16のためのボンディングパッドおよびはんだボール18の電気的接続のためである。 In the BGA of FIG. 1, the dice are wire bonded to the wire bond surface on the upper metal layer of the substrate to establish an electrical connection. The die 14 and the wire bond 16 are encapsulated by a mold compound 17. This will facilitate ease of handling by protecting against ambient and mechanical stress. Moreover, the surface for the marking for identification will be provided. Solder balls 18 reflow over the bonding pads on the lower metal layer of the substrate and are interconnected to a final product motherboard (not shown) such as a computer. The solder masks 125 and 127 are patterned on the metal layers 121 and 123 so that the underlying metal is exposed on the bonding surface for electrical connection. For example, for electrical connection of bonding pads and solder balls 18 for the wire bond surface and bonding wire bond 16.
図2は、2つ積み重ねられたMPMの例による構造を例示する断面図である。一般的に20として、積み重ねられたパッケージ間のz軸相互接続は、はんだボールにより形成される。このMPMにおいて、第1パッケージ(「ボトム」パッケージとして参照される)は、図1に示される標準的なBGAと同様である(そして、同様の参照符号は、図1および2においてボトムパッケージについて同様の特徴を示す箇所に採用される)。第2パッケージ(「トップ」パッケージとして参照される)は、ボトムパッケージ上に積み重ねられ、ボトムBGAのカプセル化に干渉しないz軸相互接続に有効であるように、トップパッケージにおけるはんだボールがトップパッケージ基板の周辺部に配置されることを除いて、ボトムパッケージの構造と同様である。特に、図2のトップパッケージは、少なくとも1つの金属レイヤを有する基板22上に取り付けられたダイス24を備えている。図2の例によって示されるトップパッケージ基板22は、2つの金属レイヤ221,223を有し、適当な回路構成を提供するようにそれぞれパターン化され、バイアス222を介して接続される。ダイスは、図2の23で示されるダイス接着エポキシとして一般的に参照される接着剤を用いて基板の表面(「上側」表面)の所定箇所に取り付けられる。 FIG. 2 is a cross-sectional view illustrating a structure according to an example of two stacked MPMs. Generally as 20, the z-axis interconnection between the stacked packages is formed by solder balls. In this MPM, the first package (referred to as the “bottom” package) is similar to the standard BGA shown in FIG. 1 (and similar reference numbers are similar for the bottom package in FIGS. 1 and 2). Adopted in places showing the characteristics of). The second package (referred to as the “top” package) is stacked on the bottom package and the solder balls in the top package are top package substrates so that they are effective for z-axis interconnections that do not interfere with the encapsulation of the bottom BGA. The structure is the same as that of the bottom package except that it is arranged at the periphery of the bottom package. In particular, the top package of FIG. 2 includes a die 24 mounted on a substrate 22 having at least one metal layer. The top package substrate 22 illustrated by the example of FIG. 2 has two metal layers 221, 223, each patterned to provide an appropriate circuit configuration and connected via a bias 222. The die is attached to a predetermined location on the surface of the substrate (the “upper” surface) using an adhesive commonly referred to as a die bonding epoxy, indicated at 23 in FIG.
図2のMPMにおけるトップパッケージにおいて、ボトムパッケージにおけるのと同様に、ダイスは、基板の上側金属レイヤのワイヤボンド面上にワイヤボンドされ、電気的接続を確立する。トップパッケージダイス24およびワイヤボンド26は、トップパッケージモールドコンパウンド27によりカプセル化される。はんだボール28は、トップパッケージ基板の下側金属レイヤにおける周辺の縁部に配置されたボンディングパッド上にリフローされ、ボトムパッケージとz軸相互接続を形成する。はんだマスク225,227は、金属レイヤ221,223上にパターン化され、電気的接続のためにボンディング面に下の金属が露出される。例えば、ワイヤボンド面およびボンディングワイヤボンド26のためのボンディングパッドおよびはんだボール28の電気的接続のためである。 In the top package in the MPM of FIG. 2, as in the bottom package, the dies are wire bonded onto the wire bond surface of the upper metal layer of the substrate to establish an electrical connection. The top package die 24 and wire bond 26 are encapsulated by a top package mold compound 27. Solder balls 28 are reflowed onto bonding pads located at the peripheral edges of the lower metal layer of the top package substrate to form a z-axis interconnect with the bottom package. The solder masks 225 and 227 are patterned on the metal layers 221 and 223 so that the underlying metal is exposed on the bonding surface for electrical connection. For example, for the electrical connection of bonding pads and solder balls 28 for wire bond surfaces and bonding wire bonds 26.
図2のMPMにおけるz軸相互接続は、ボトムBGAの上側金属レイヤ上の周辺のボンディングパッドに取り付けられたはんだボール28のリフローによって達成される。この構成において、トップパッケージとボトムパッケージとの間の距離hは、少なくともボトムパッケージのカプセル化された高さと同じだけなければならず、だいたい0.3mmかそれ以上必要で、一般的には、0.5mmから1.5mmの間の範囲である。したがって、はんだボール28は、それらがリフローしたときに、ボトムBGAのボンディングパッドに良好に接触するように、十分に大きい直径でなければならない。つまり、はんだボール28の直径は、カプセル化された高さより大きくなければならない。より大きいボール直径は、より大きいボールピッチを要求する。これにより、今度は、取り付け可能なスペースに取り付けるボールの数が制限される。さらに、はんだボールの周辺の配置は、ボトムBGAを標準的なBGAのダイスキャップより十分に大きくさせる。小さいBGAにおいて、チップスケールパッケージ(「CSP」)として通常参照されるパッケージのボディサイズは、ダイスより1.7mm大きい。標準的なBGAにおいて、そのボディサイズは、ダイスキャップより大体2mm大きい。この構成において、トップパッケージ基板は、電気的な接続を促進するために、少なくとも2つの金属レイヤを有しなければならない。 The z-axis interconnection in the MPM of FIG. 2 is achieved by reflow of solder balls 28 attached to the peripheral bonding pads on the upper metal layer of the bottom BGA. In this configuration, the distance h between the top package and the bottom package must be at least as large as the encapsulated height of the bottom package, and should be approximately 0.3 mm or more, generally 0 The range is between 5 mm and 1.5 mm. Therefore, the solder balls 28 must be sufficiently large in diameter so that they will make good contact with the bottom BGA bonding pads when they reflow. That is, the diameter of the solder ball 28 must be greater than the encapsulated height. A larger ball diameter requires a larger ball pitch. This in turn limits the number of balls that can be mounted in the space where it can be mounted. Furthermore, the placement around the solder balls makes the bottom BGA sufficiently larger than a standard BGA die cap. In a small BGA, the body size of a package commonly referred to as a chip scale package (“CSP”) is 1.7 mm larger than a die. In a standard BGA, the body size is approximately 2 mm larger than the die cap. In this configuration, the top package substrate must have at least two metal layers to facilitate electrical connection.
図3は、一般的に30で示される既知の2つ積み重ねられたフリップチップMPMの例による構造を例示する断面図である。この構成において、ボトムBGAフリップチップパッケージは、パターン化された金属レイヤ31を有する基板32を備える。金属レイヤ31上には、ダイス34が、はんだ隆起部、金スタッド隆起部または異方性のある伝導フィルムもしくはペーストのようなフリップチップ隆起部36により接続される。フリップチップ隆起部36は、ダイスの活動表面上の隆起部パッドのパターン化された配列に貼り付けられる。そのような配置の基板のパターン化された金属レイヤの情報面に対してダイス面下方の活動表面は、「下向きダイス」フリップチップパッケージとして参照される。ダイスおよび基板間のポリマアンダーフィル33は、周囲から保護し、構造の機械的な整合性を付加する。基板が上側表面のみ金属レイヤを有する、このようなフリップチップパッケージは、はんだバイアス35を通じて金属レイヤに接続されたはんだボール38により下方の回路構成(図示しないが例えば、マザーボードのような)に接続される。 FIG. 3 is a cross-sectional view illustrating a structure according to an example of a known two-stack flip-chip MPM, generally indicated at 30. In this configuration, the bottom BGA flip chip package includes a substrate 32 having a patterned metal layer 31. On the metal layer 31, a die 34 is connected by a solder ridge, a gold stud ridge or a flip chip ridge 36 such as an anisotropic conductive film or paste. The flip chip ridge 36 is applied to a patterned array of ridge pads on the active surface of the die. The active surface below the die surface relative to the information surface of the patterned metal layer of the substrate in such an arrangement is referred to as a “down-facing die” flip chip package. The polymer underfill 33 between the die and the substrate protects from the surroundings and adds mechanical integrity of the structure. Such a flip chip package, whose substrate has a metal layer only on the upper surface, is connected to a lower circuit configuration (such as a motherboard, not shown) by solder balls 38 connected to the metal layer through solder bias 35. The
この構成におけるトップBGAは、トップBGAがトップ基板の周辺にのみ金属レイヤ331に(トップ基板のはんだバイアス335を通じて)接続されるz軸相互接続のはんだボール338を有することを除いて、ボトムBGAと同様である。はんだボール338は、ボトム基板の金属レイヤ31上にリフローされ、z軸相互接続を形成する。特に、この構成のトップBGAは、トップBGAがフリップチップ隆起部336に接続されるようにパターン化された金属レイヤ331を有する基板332を備える。トップBGAのダイスと基板との間は、ポリマアンダーフィル33である。図3のような構造は、高い電気的性能にとってはより好適であるが図2に示される形式の構成と同様の制限を有している。ここで、図2の構成を改良したものを示す。すなわち、ボトムBGAはモールド箇所がなく、パッケージ間の接続のためにトップのBGAの周辺により小さい直径(h)のはんだボールを使用可能とするものである。 The top BGA in this configuration is the same as the bottom BGA except that the top BGA has a z-axis interconnected solder ball 338 connected to the metal layer 331 (through the top substrate solder bias 335) only at the periphery of the top substrate. It is the same. Solder balls 338 are reflowed onto the bottom substrate metal layer 31 to form a z-axis interconnect. In particular, a top BGA of this configuration comprises a substrate 332 having a metal layer 331 patterned such that the top BGA is connected to the flip chip ridge 336. Between the top BGA die and the substrate is a polymer underfill 33. The structure as shown in FIG. 3 is more suitable for high electrical performance, but has the same limitations as the configuration of the type shown in FIG. Here, what improved the structure of FIG. 2 is shown. That is, the bottom BGA has no mold part, and a solder ball having a smaller diameter (h) can be used around the top BGA for connection between packages.
図4は、一般的に40のように示される既知の2つ積み重ねられた折り畳みフレキシブル基板MPMの例による構造を示す断面図である。図4の構成におけるボトムパッケージは、ダイスが小さいビームを介して基板の第1金属レイヤに接続された。2つの金属レイヤフレキシブル基板を有する。ボトムパッケージ基板の第2金属レイヤは、マザーボード(図示せず)のような下の回路構成に接続するためのはんだボールを有している。基板は、パッケージの頂部を超えて折り曲げるのに十分大きく、トップパッケージのはんだボールの配列によってトップパッケージに接続可能なように電気的相互接続線が上向きになる(以下に例示する)。ダイス周辺のスペースおよびダイスと折り曲げた基板との間は、カプセル化され、保護および整合される。 FIG. 4 is a cross-sectional view illustrating an example structure of a known two-fold folded flexible substrate MPM, generally indicated as 40. The bottom package in the configuration of FIG. 4 was connected to the first metal layer of the substrate via a small die beam. It has two metal layer flexible substrates. The second metal layer of the bottom package substrate has solder balls for connection to a lower circuit configuration such as a motherboard (not shown). The substrate is large enough to bend over the top of the package, with the electrical interconnect lines facing upwards (illustrated below) so that it can be connected to the top package by an array of solder balls in the top package. The space around the die and between the die and the folded substrate are encapsulated, protected and aligned.
図4に示すように、2金属レイヤボトムパッケージ基板42は、第1金属レイヤ141および第2金属レイヤ143を有し、適当な回路構成を有するべくパターン化され、バイアス143により接続されている。ボトム基板の一部を越える部分である第1金属レイヤの一部は、ボトムパッケージのダイス44の活動表面に相互接続パッドの配列に一致するように配置されたカンチレバービームまたはタブ46の配列が表れるように処理される(例えば、パンチの配列が用いられる)。「ダイス取付部」として参照される基板42の当該部分上において、第1金属レイヤ141の面は上を向く。ダイスは、基板のダイス取付部上の活動表面下向きに整列され、カンチレバーおよび一致する相互接続パッドは、接続される。一般的には、例えば、圧力、熱、および超音波エネルギーを組み合わせて使用した「熱音波」処理により電気的接続を完全にしている。ダイス44は、フレキシブル基板42のダイス取付部上に、一般的にダイス接着エポキシである接着剤43を用いて貼り付けられる。ボトムパッケージ基板42の第2金属レイヤ143の面は、当該基板のダイス取付部に対して下を向く。はんだボール48は、第2金属レイヤ143の下向き部上の配列上に配置されたボンディングパッド上にリフローされ、下の回路構成(図示せず)にMPMを相互接続させる。はんだマスク147は、第2金属レイヤ143上にパターン化され、電気的接続のためのボンディング面として下の金属が露出される。この電気的接続には、後述するように、はんだボール48による下の回路構成との接続のためのボンドパッドおよび、はんだボール18によるトップパッケージとの接続のためのボンドパッドも含まれる。 As shown in FIG. 4, the two-metal layer bottom package substrate 42 includes a first metal layer 141 and a second metal layer 143, is patterned to have an appropriate circuit configuration, and is connected by a bias 143. The portion of the first metal layer that is beyond the portion of the bottom substrate reveals an array of cantilever beams or tabs 46 arranged on the active surface of the bottom package die 44 to match the array of interconnect pads. (For example, an array of punches is used). On the portion of the substrate 42 referred to as the “die mounting portion”, the surface of the first metal layer 141 faces upward. The dice are aligned down the active surface on the die mounting portion of the substrate, and the cantilevers and matching interconnect pads are connected. In general, the electrical connection is completed, for example, by “thermosonic” processing using a combination of pressure, heat, and ultrasonic energy. The dice 44 is affixed onto the dice mounting portion of the flexible substrate 42 using an adhesive 43 that is generally a dice bonding epoxy. The surface of the second metal layer 143 of the bottom package substrate 42 faces downward with respect to the die attachment portion of the substrate. Solder balls 48 are reflowed onto bonding pads located on the array on the downward facing portion of the second metal layer 143 to interconnect the MPM to the underlying circuit configuration (not shown). The solder mask 147 is patterned on the second metal layer 143 to expose the underlying metal as a bonding surface for electrical connection. As will be described later, the electrical connection includes a bond pad for connection to the lower circuit configuration by the solder ball 48 and a bond pad for connection to the top package by the solder ball 18.
ボトムパッケージ基板42の他の部分、すなわち、ダイス取付部に隣接して延長される部分は、ボトムパッケージダイス44上に折り曲げられる。フレキシブル基板42のこの折り曲げられた部分において、第1金属レイヤ143の面は上を向く。図4の構成において、トップパッケージは、通常、図2のBGAと同様であり、そのダイスは、基板の上側金属レイヤのワイヤボンド面上にワイヤボンドされ、電気的接続が確立されるものである。特に、トップパッケージダイス14は、(この例において)適当な回路構成を提供すべくそれぞれパターン化され、バイアス122より互いが接続された2つの金属レイヤ121,123を有する基板12上に取り付けられる。ダイスは、一般的にダイス接着エポキシである接着剤13を用いてトップパッケージ基板の上側表面に一般的に取り付けられる。ダイス14およびワイヤボンド16は、モールドコンパウンド17によりカプセル化され、周囲からおよび機械的ストレスから保護し、取り扱いの容易さを促すとともに、識別のためのマーキングのための表面を提供する。はんだボール18は、上に折り曲げられたボトムパッケージ基板の上向き面の金属レイヤ上のボンディングパッド143上にリフローされ、トップパッケージおよびボトムパッケージ間のz軸相互接続を形成する。 The other part of the bottom package substrate 42, that is, the part extending adjacent to the die attachment portion is bent on the bottom package die 44. In this bent portion of the flexible substrate 42, the surface of the first metal layer 143 faces upward. In the configuration of FIG. 4, the top package is typically similar to the BGA of FIG. 2, with its dice being wire bonded onto the wire bond surface of the upper metal layer of the substrate to establish an electrical connection. . In particular, the top package dice 14 are mounted on a substrate 12 having two metal layers 121 and 123 that are each patterned (in this example) to provide a suitable circuit configuration and connected to each other by a bias 122. The dies are typically attached to the upper surface of the top package substrate using an adhesive 13, which is typically a die attach epoxy. The die 14 and the wire bond 16 are encapsulated by the mold compound 17 to protect from the surroundings and mechanical stress, facilitate handling and provide a surface for marking for identification. Solder balls 18 are reflowed onto bonding pads 143 on the metal layer on the upward facing side of the bottom package substrate that is folded up to form a z-axis interconnect between the top package and the bottom package.
図4に示すような構造の利点は、上に折り曲げられたき晩が上に折り曲げられたボトムパッケージ基板の上向き表面における十分な領域を提供し、トップパッケージにおけるはんだボールの十分な配列に適応すること、および、2つのパッケージ間のより複雑な相互接続に適応することである。小さいパッケージの上面スペースの確保も利点である。本構成の根本的な欠点は、基板についての高いコストおよび折り曲げ技術および装置が利用できないことである。 The advantage of the structure as shown in FIG. 4 is that the folds over folded provide enough area on the upward surface of the bottom package substrate folded up to accommodate the sufficient array of solder balls in the top package. And to accommodate more complex interconnections between the two packages. Securing the top space of a small package is also an advantage. The fundamental disadvantage of this configuration is the high cost for the substrate and the inability to use folding techniques and equipment.
これらすべての積み重ねられたパッケージ構成に共通する課題は、それぞれのパッケージにおいて予めテスト可能であり、製品MPMの最終テスト歩留まりをより高くすることである。 The challenge common to all these stacked package configurations is that each package can be pre-tested and the final test yield of the product MPM is higher.
本発明は、積み重ねられたパッケージを有するマルチパッケージモジュールを提供することを目的とする。本発明によれば、MPMの積み重ねられたパッケージ間のz軸相互接続は、ワイヤボンドがベースとなる。一般的に、本発明は、様々な積み重ねられたパッケージにおける様々な構成、およびワイヤボンディングベースのz軸相互接続による様々なパッケージにおける積み重ね方法ならびに相互接続方法により特徴付けられる。本発明に係るマルチパッケージモジュールにおいて、パッケージの積み重ねは、様々なBGAパッケージのいずれかおよび/または様々なランドグリッドアレイ(LGA)パッケージのいずれかを含むことができる。すなわち、パッケージの積み重ねは、ワイヤボンドおよび/またはフリップチップパッケージを含むとしてもよいし、積み重ね内または上における1またはそれ以上のヒートスプレッダにより可能となる熱促進の特徴を含むとしてもよいし、トップまたはボトムのBGAまたはLGAのいずれかにボンドされたフリップチップダイスを有する1またはそれ以上のパッケージを含むとしてもよいし、積み重ねられまたは並んだパッケージにおいて1より多いダイスを有する1またはそれ以上のBGAおよび/またはLGAを含むとしてもよいし、1またはそれ以上のパッケージの電磁遮蔽を含むとしてもよいし、ラミネート、ビルドアップ、フレキシブルまたはセラミックのような、z軸相互接続パッドがパッケージの周辺にボンディング可能であるいずれの基板を含むとしてもよい。 It is an object of the present invention to provide a multi-package module having stacked packages. According to the present invention, the z-axis interconnection between MPM stacked packages is based on wire bonds. In general, the present invention is characterized by various configurations in various stacked packages and stacking and interconnection methods in various packages by wire bonding based z-axis interconnection. In the multi-package module according to the present invention, the stack of packages can include any of various BGA packages and / or any of various land grid array (LGA) packages. That is, package stacks may include wire bond and / or flip chip packages, may include heat-promoting features enabled by one or more heat spreaders in or on the stack, top or One or more packages having flip chip dies bonded to either the bottom BGA or LGA may be included, and one or more BGAs having more than one die in a stacked or side-by-side package and May include LGA, may include electromagnetic shielding of one or more packages, and z-axis interconnect pads such as laminate, build-up, flexible or ceramic can be bonded to the periphery of the package It may include the certain one of the substrates.
全体的な一態様において、本発明は、積み重ねられた下側および上側パッケージを有するマルチパッケージモジュールであることを特徴とし、それぞれのパッケージは、基板に取り付けられるダイスを有し、上側および下側基板は、ワイヤボンディングにより相互接続される。 In one overall aspect, the invention features a multi-package module having stacked lower and upper packages, each package having dies attached to the substrate, the upper and lower substrates. Are interconnected by wire bonding.
本発明は、優れた加工性、高い設計自由度、および低コストにより、低い高さおよび小さい上面スペースを有する積み重ねられたパッケージモジュールを製造することを提供する。ワイヤボンドz軸相互接続は、産業界でよく確立されており、最小のコストの相互接続技術であり、大きく変更することなく本発明の積み重ねられたマルチパッケージモジュールに直接的に応用可能である。これはまた、ワイヤ長さによりブリッジされるLGAに対するBGAの相対サイズのための設計自由度を提供する。利用可能な技術および装置を用いることにより、ワイヤボンドにおけるワイヤは、短いもので0.5mm、長いもので5mmである。z軸相互接続パッドは、BGAおよびLGAのいずれかまたは両方の基板設計を通じて実現可能である。さらに、本発明に係るワイヤボンドを用いることにより、z軸相互接続は、産業界で現在用いられている、いわゆる「不連続ボンディング」を採用することにより、お互いに正確に配列されないパッド間で形成される。ワイヤボンディングピッチは、産業界における最も微細に利用可能技術で現在50ミクロンであり、25ミクロンにすべく計画されている。これにより、より多くのz軸相互接続が可能となる。加工性および設計自由度は、いずれもMPMの低コスト化に貢献する。 The present invention provides for manufacturing stacked package modules having low height and small top space with superior processability, high design freedom, and low cost. Wirebond z-axis interconnects are well established in the industry and are the least cost interconnect technology and can be applied directly to the stacked multi-package modules of the present invention without major changes. This also provides design flexibility for the relative size of the BGA to the LGA bridged by wire length. By using available technology and equipment, the wire in wire bond is 0.5 mm short and 5 mm long. The z-axis interconnect pad can be realized through either or both BGA and LGA substrate designs. Furthermore, by using wire bonds according to the present invention, z-axis interconnects are formed between pads that are not accurately aligned with each other by employing so-called “discontinuous bonding”, which is currently used in industry. Is done. Wire bonding pitch is currently the finest available technology in the industry, currently 50 microns and is planned to be 25 microns. This allows for more z-axis interconnections. Both workability and design freedom contribute to the cost reduction of MPM.
一般的なBGAまたはLGAの最小限の上面スペースは、ダイスのサイズに対し1.7mm大きい。本発明に係るz軸相互接続ボンドパッドの付加は、BGAサイズを最小で0.8mm増大させる。典型的なBGAの厚さは、1.0mmであり、LGAの厚さは、0.8mmである典型的な接着剤の厚さは、0.025mmから0.100mmの範囲である。本発明に係る積み重ねられたパッケージMPMの上面スペースおよび厚さは、いずれも大部分の応用に受け入れられる範囲内に落ち着いている。 The minimum top space for a typical BGA or LGA is 1.7 mm larger than the die size. The addition of the z-axis interconnect bond pad according to the present invention increases the BGA size by a minimum of 0.8 mm. Typical BGA thickness is 1.0 mm and LGA thickness is 0.8 mm. Typical adhesive thickness ranges from 0.025 mm to 0.100 mm. The top space and thickness of the stacked packages MPM according to the present invention are both settled within the acceptable range for most applications.
実施形態によって、マルチパッケージモジュールは、3またはそれ以上のパッケージを有し、連続的に固定されて、積み重ねを形成する。 Depending on the embodiment, the multi-package module has three or more packages and is secured continuously to form a stack.
他の態様において、本発明は、積み重ねられた第1(「ボトム」)および第2(「トップ」)パッケージを有し、それぞれのパッケージは、基板に取り付けられ、基板にワイヤボンディングにより接続されたダイスを有し、トップパッケージ基板およびボトムパッケージ基板は、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、それぞれのパッケージは、モールド物質により十分にカプセル化される。他の実施形態においては、少なくとも1つのパッケージは、後の処理およびテストの間、ダイスおよび基板の間のワイヤボンドを保護するために十分な範囲のみカプセル化される。実施形態によっては、第2パッケージは、LGAパッケージであり、そのような実施形態においてはさらに、当該LGAパッケージ基板は、単一金属レイヤ基板であってもよい。 In another aspect, the present invention has stacked first ("bottom") and second ("top") packages, each package attached to the substrate and connected to the substrate by wire bonding. It has a die and is characterized in that the top package substrate and the bottom package substrate are interconnected by wire bonding. In some embodiments, each package is fully encapsulated by the mold material. In other embodiments, at least one package is encapsulated only to a sufficient extent to protect wire bonds between the die and the substrate during subsequent processing and testing. In some embodiments, the second package is an LGA package, and in such embodiments, the LGA package substrate may be a single metal layer substrate.
他の態様において、本発明は、積み重ねられた第1(「ボトム」)および第2(「トップ」)パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、BGAパッケージであり、それぞれのパッケージは、基板に取り付けられたダイスを有し、トップパッケージ基板および前記BGAパッケージ基板は、ワイヤボンディングにより相互接続されることを特徴とする。 In another aspect, the present invention is a multi-package module having stacked first (“bottom”) and second (“top”) packages, wherein the bottom package is a BGA package, each package being And a die attached to the substrate, wherein the top package substrate and the BGA package substrate are interconnected by wire bonding.
また、他の態様において、本発明は、積み重ねられたパッケージを有するマルチパッケージモジュールであって、少なくとも1つのパッケージは、電気遮蔽材を備えていることを特徴とする。このような構成においては、電気遮蔽材は、ヒートスプレッダにより付加的に構成することとしてもよい。実施形態によっては、電気遮蔽材を備えるパッケージは、RFダイスを有し、当該電気遮蔽材は、マルチパッケージモジュールにおけるRFダイスと他のダイスとの間の電磁干渉を制限するのに用いられる。実施形態によって、ボトムパッケージは、電気遮蔽材を備えている。 In another aspect, the present invention is a multi-package module having stacked packages, wherein at least one package includes an electrical shielding material. In such a configuration, the electrical shielding material may be additionally configured by a heat spreader. In some embodiments, a package comprising an electrical shield has an RF die that is used to limit electromagnetic interference between the RF die and other dies in a multi-package module. In some embodiments, the bottom package includes an electrical shielding material.
他の態様において、本発明は、積み重ねられた第1(「ボトム」)および第2(「トップ」)パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、上向きダイス構成のフリップチップBGAパッケージであり、トップ基板およびボトムパッケージは、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、トップパッケージは、積み重ねられたダイスのパッケージであり、実施形態によっては、積み重ねられるダイスのパッケージにおいて隣接して積み重ねられるダイスは、スペーサにより分離可能とされる。また、実施形態によっては、ボトムパッケージ上のフリップチップダイスは、電気遮蔽材を備えている。実施形態によっては、ボトムパッケージ基板は、接地面に設けられ、当該接地面は、熱の散逸のためおよび電気遮蔽材としても構成される。 In another aspect, the present invention is a multi-package module having stacked first (“bottom”) and second (“top”) packages, wherein the bottom package is a flip chip BGA package in an upward die configuration. The top substrate and the bottom package are interconnected by wire bonding. In some embodiments, the top package is a stacked die package, and in some embodiments, the adjacent stacked dies in the stacked die package are separable by a spacer. In some embodiments, the flip chip die on the bottom package includes an electrical shielding material. In some embodiments, the bottom package substrate is provided on a ground plane, which is also configured for heat dissipation and as an electrical shield.
他の態様において、本発明は、積み重ねられた第1(「ボトム」)および第2(「トップ」)パッケージを有するマルチパッケージモジュールであって、ボトムパッケージは、下向きダイス構成のフリップチップを有するフリップチップBGAであり、トップ基板およびボトムパッケージは、ワイヤボンディングにより相互接続されることを特徴とする。実施形態によっては、ボトムパッケージ上のフリップチップダイスは、電気遮蔽材を備えている。 In another aspect, the present invention is a multi-package module having stacked first (“bottom”) and second (“top”) packages, the bottom package having flip chips in a downward die configuration A chip BGA is characterized in that the top substrate and the bottom package are interconnected by wire bonding. In some embodiments, the flip chip die on the bottom package includes an electrical shielding material.
他の態様において、本発明は、積み重ねされる第1(「ボトム」)および第2(「トップ」)パッケージを有するマルチパッケージモジュールであって、それぞれのパッケージは、基板に取り付けられ、ワイヤボンディングにより基板に接続されたダイスを有し、トップパッケージ基板およびボトムパッケージ基板は、ワイヤボンディングにより相互接続され、ボトムパッケージおよびトップパッケージの少なくとも1つは、積み重ねられたダイスのパッケージであることを特徴とする。実施形態によっては、トップパッケージおよびボトムパッケージの両方ともが積み重ねられたダイスのパッケージである。 In another aspect, the present invention is a multi-package module having first (“bottom”) and second (“top”) packages stacked, each package being attached to a substrate and by wire bonding And a die package connected to the substrate, wherein the top package substrate and the bottom package substrate are interconnected by wire bonding, and at least one of the bottom package and the top package is a package of stacked dies. . In some embodiments, both the top package and the bottom package are stacked dice packages.
他の全体的な態様において、本発明は、マルチパッケージモジュールを形成する方法であって、第1(ボトム)パッケージ基板上に少なくとも1つのダイスを有する第1(ボトム)パッケージを形成し、第1パッケージの上に第2(トップ)パッケージ基板の上に少なくとも1つのダイスを有する第2(トップ)パッケージを配置し、そして、第1および第2(トップおよびボトム)基板間においてワイヤボンドz軸相互接続を形成することを特徴とする。有益なことに、これらパッケージは、アッセンブル前にテスト可能であり、「合格」としてテストされた第1パッケージおよび第2パッケージのみがアッセンブルされたモジュールに好適に用いられるように、要求される性能または信頼性に適合しないパッケージは、排除することができる。 In another overall aspect, the present invention is a method of forming a multi-package module, comprising forming a first (bottom) package having at least one die on a first (bottom) package substrate, A second (top) package having at least one die is disposed on a second (top) package substrate over the package, and a wire bond z-axis mutual between the first and second (top and bottom) substrates A connection is formed. Beneficially, these packages can be tested prior to assembly and only the required performance or so that only the first package and the second package tested as “pass” are suitable for use in the assembled module. Packages that do not meet reliability can be eliminated.
一態様において、本発明は、BGAパッケージ上に積み重ねられたLGAパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続される。本態様によれば、BGAパッケージは、通常、モールドされたBGAパッケージにおける個片化されていないストリップに備えられる。好ましくは、ストリップ内のBGAパッケージは、性能および信頼性についてテストされ、「合格」と判明したパッケージは、後の処理に供される。接着剤は、「合格」したBGAパッケージ上のダイスの上側表面に塗布される。個片化してモールドされたランドグリッドアレイパッケージを具備し、好ましくは、LGAパッケージは、テストして、「合格」と判明したものであり、「合格」したLGAパッケージは、「合格」したBGAパッケージのダイス上の接着剤上に配置して、接着剤を硬化させる。選択的および好ましくは、MPMダイスの形成の後に、プラズマクリーン処理が実施されてもよい。さらなるステップは、モジュールの下側に第2次相互接続はんだボールの取り付けを有し、テストおよびストリップから完成したモジュールの個片化、例えば、のこぎり個片化またはパンチ個片化を行い、さらなる使用のためにパッケージングする。 In one aspect, the present invention is a method of forming a multi-package module having LGA packages stacked on a BGA package, wherein the top and bottom packages are electrically interconnected by wire bonding. According to this aspect, the BGA package is typically provided on an unsingulated strip in a molded BGA package. Preferably, the BGA packages in the strip are tested for performance and reliability, and packages that are found to be “passed” are subjected to subsequent processing. The adhesive is applied to the upper surface of the die on the “passed” BGA package. A land grid array package that is singulated and molded, preferably the LGA package has been tested and found to be "pass", and the "pass" LGA package is the "pass" BGA package Place on the adhesive on the die to cure the adhesive. Optionally and preferably, a plasma clean process may be performed after formation of the MPM die. A further step has the mounting of secondary interconnect solder balls on the underside of the module, which allows the finished module to be singulated, eg sawed or punch singulated, for further use Packaging for.
実施形態によっては、LGA(トップ)パッケージは、十分にモールドされ、略平面であるLGAパッケージの上側表面を具備し、他の実施形態によっては、LGAパッケージのダイス表面全体ではないワイヤボンドは、モールドされ、LGAのダイスは、モールドコンパウンドをダイスおよびLGAパッケージ基板の周辺部周りに塗布されることによって実現される。 In some embodiments, the LGA (top) package has a well-molded, substantially planar upper surface of the LGA package, and in some other embodiments, the wire bonds that are not the entire die surface of the LGA package are molded. The LGA die is realized by applying a mold compound around the die and the periphery of the LGA package substrate.
他の態様において、本発明は、BGAパッケージ上にLGAパッケージを積み重ねられたマルチパッケージモジュールを形成する方法であって、トップおよびボトムパッケージをワイヤボンディングにより電気的に接続し、ボトムパッケージは、電磁遮蔽されることを特徴とする。この態様によれば、ボールグリッドアレイパッケージ、一般的に個片化していないBGAパッケージが適用される。BGAパッケージは、ダイス上に固定された遮蔽材が適用される。好ましくは、ストリップのBGAパッケージは、性能および信頼性のテストを受け、「合格」と認められ、以降の工程に提出されたパッケージが採用される。接着剤は、「合格」したBGAパッケージの遮蔽材の上側表面上に塗布される。そして、個片化してモールドされたランドグリッドアレイパッケージが適用される。好ましくは、LGAパッケージは、テストされ、「合格」と認められたものである。「合格」したLGAパッケージは、遮蔽材上の接着剤上に取り付けられ、接着剤を硬化させる。付加的におよびより好ましく、プラズマクリーン処理は、積み重ねられたトップLGAおよびボトムBGA間のワイヤボンドによるz軸相互接続の形成後に行われる。付加的におよびより好ましく、追加のプラズマクリーンがMPMモールドの形成後に施されてもよい。さらなるステップとして、モジュールの下側に第2次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。 In another aspect, the present invention is a method of forming a multi-package module in which LGA packages are stacked on a BGA package, wherein the top and bottom packages are electrically connected by wire bonding, and the bottom package is electromagnetically shielded. It is characterized by being. According to this aspect, a ball grid array package, generally a non-separated BGA package, is applied. A shielding material fixed on a die is applied to the BGA package. Preferably, the strip BGA package is subjected to performance and reliability tests and is deemed “pass” and the package submitted for subsequent processing is employed. The adhesive is applied on the upper surface of the “pass” BGA package shield. Then, a land grid array package molded in pieces is applied. Preferably, the LGA package has been tested and found to be “pass”. The “passed” LGA package is mounted on the adhesive on the shield and allowed to cure. Additionally and more preferably, the plasma clean process is performed after formation of the z-axis interconnect by wire bonding between the stacked top LGA and bottom BGA. Additionally and more preferably, additional plasma clean may be applied after the formation of the MPM mold. As a further step, a secondary interconnect solder ball is attached to the underside of the module. The module, which is tested and completed from the strip, is singulated, for example by saw singulation or punch singulation. And package for further use.
実施形態によっては、本方法は、ヒートスプレッダをマルチパッケージモジュールに供給するステップを有する。本発明のこの態様において、「ドロップイン」モールド処理により支持されたヒートスプレッダを中間挿入する、または、付加的なステップにより同様の工程が施される。
単に平面のヒートスプレッダをドロップインモールド処理したり、トップパッケージダイスの上側表面またはトップパッケージ上のスペーサの上側表面に接着剤を適用し、当該接着剤の上に平面のヒートスプレッダを取り付けたりすることにより挿入する。
In some embodiments, the method includes providing a heat spreader to the multi-package module. In this aspect of the invention, a heat spreader supported by a “drop-in” mold process is inserted intermediately or a similar process is performed with additional steps.
Insert simply by drop-in-molding a flat heat spreader or applying an adhesive to the top package die upper surface or spacer upper surface on the top package and mounting a flat heat spreader over the adhesive To do.
他の態様において、本発明は、下向きダイスフリップチップBGAボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に接続されルことを特徴とする。本態様によれば、下向きダイスフリップチップBGAボトムパッケージ、付加的にモールドされたものであり、一般的に、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが適用される。好ましくはストリップのBGAパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」のBGAパッケージのダイスの上側表面(裏面)に塗布される。個片化されたトップパッケージ(例えば、ランドグリッドアレイパッケージ)は、付加的にモールドされたものであり、好ましくは、LGAパッケージは、テストされ、「合格」と認められたものである。「合格」のLGAパッケージは、遮蔽材を超えて接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップLGAおよびボトムBGAパッケージの間のワイヤボンドによるz軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがMPMモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第2次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。 In another aspect, the present invention is a method of forming a multi-package module having a top package stacked on a downward die flip chip BGA bottom package, wherein the top and bottom packages are electrically connected by wire bonding. It is characterized by that. According to this aspect, a downward die flip chip BGA bottom package, additionally molded, generally a non-singulated strip of a downward die flip chip ball grid array bottom package is applied. Preferably, the strip BGA package is subjected to performance and reliability tests, and a package that is found to be “passed” is subjected to further processing. The adhesive is applied to the upper surface (back surface) of the “pass” BGA package die. The singulated top package (eg, a land grid array package) is additionally molded, and preferably the LGA package has been tested and found to be “pass”. A “pass” LGA package is placed over the adhesive beyond the shield and the adhesive cures. Additionally or preferably, a plasma clean process is applied after the formation of the z-axis interconnect by wire bonding between the stacked top LGA and bottom BGA packages. Additionally or preferably, additional plasma clean may be applied after the formation of the MPM mold. As a further step, a secondary interconnect solder ball is attached to the underside of the module. The module, which is tested and completed from the strip, is singulated, for example by saw singulation or punch singulation. And package for further use.
他の態様において、本発明は、下向きダイスフリップチップBGAボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に接続され、ボトムパッケージは、電気遮蔽が施されることを特徴とする。この態様によれば、遮蔽されていないボトムフリップチップボトムパッケージにおいて、ボトムパッケージフリップチップダイス上に遮蔽材を中間挿入する付加的なステップにより、上述したのと同様の性能が得られる。下向きダイスフリップチップBGAボトムパッケージは、付加的にモールドされたものであり、一般的に下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが適用される。好ましくは、ストリップのBGAパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。電気遮蔽材は、「合格」のボトムBGAパッケージ上のダイス上に取り付けられる。接着剤は、「合格」のBGAパッケージのダイスの上側表面(裏面)に塗布される。個片化されたトップパッケージ(例えば、ランドグリッドアレイパッケージ)は、付加的にモールドされたものであり、好ましくは、LGAパッケージは、テストされ、「合格」と認められたものである。「合格」のLGAパッケージは、遮蔽材を超えて接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップLGAおよびボトムBGAパッケージの間のワイヤボンドによるz軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがMPMモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第2次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。 In another aspect, the present invention is a method of forming a multi-package module having a top package stacked on a downward die flip chip BGA bottom package, wherein the top and bottom packages are electrically connected by wire bonding, The bottom package is characterized in that it is electrically shielded. According to this aspect, in an unshielded bottom flip chip bottom package, the same performance as described above is obtained by an additional step of interposing a shielding material on the bottom package flip chip die. The downward die flip chip BGA bottom package is additionally molded, and generally an undivided strip of the downward die flip chip ball grid array bottom package is applied. Preferably, the strip BGA package is subjected to performance and reliability tests, and a package that is found to be “passed” is subjected to further processing. The electrical shield is mounted on a die on a “pass” bottom BGA package. The adhesive is applied to the upper surface (back surface) of the “pass” BGA package die. The singulated top package (eg, a land grid array package) is additionally molded, and preferably the LGA package has been tested and found to be “pass”. A “pass” LGA package is placed over the adhesive beyond the shield and the adhesive cures. Additionally or preferably, a plasma clean process is applied after the formation of the z-axis interconnect by wire bonding between the stacked top LGA and bottom BGA packages. Additionally or preferably, additional plasma clean may be applied after the formation of the MPM mold. As a further step, a secondary interconnect solder ball is attached to the underside of the module. The module, which is tested and completed from the strip, is singulated, for example by saw singulation or punch singulation. And package for further use.
他の態様において、本発明は、上向きダイスフリップチップBGAボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続されることを特徴とする。本態様によれば、上向きダイスフリップチップボールグリッドアレイパッケージは、通常モールドされたものではなく、通常、上向きダイスフリップチップボールグリッドアレイパッケージの個片化されていないストリップとして適用される。好ましくは、ストリップのBGAパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」のBGAパッケージのダイスの上側表面(裏面)に塗布される。そして、第2パッケージが適用される。これは、実施形態によっては、積み重ねられたダイスのパッケージであり、付加的および一般にモールドされたものである。好ましくは、LGAパッケージであり、テストされ、「合格」と認められたものである。「合格」のLGAパッケージは、接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップLGAおよびボトムBGAパッケージの間のワイヤボンドによるz軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがMPMモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第2次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。 In another aspect, the present invention is a method of forming a multi-package module having a top package stacked on an upward die flip chip BGA bottom package, wherein the top and bottom packages are electrically interconnected by wire bonding. It is characterized by that. According to this aspect, the upward die flip chip ball grid array package is not normally molded, but is usually applied as an undivided strip of the upward die flip chip ball grid array package. Preferably, the strip BGA package is subjected to performance and reliability tests, and a package that is found to be “passed” is subjected to further processing. The adhesive is applied to the upper surface (back surface) of the “pass” BGA package die. Then, the second package is applied. This is, in some embodiments, a stacked die package that is additionally and generally molded. Preferably, the LGA package has been tested and found to be “pass”. A “pass” LGA package is placed over the adhesive and the adhesive is cured. Additionally or preferably, a plasma clean process is applied after the formation of the z-axis interconnect by wire bonding between the stacked top LGA and bottom BGA packages. Additionally or preferably, additional plasma clean may be applied after the formation of the MPM mold. As a further step, a secondary interconnect solder ball is attached to the underside of the module. The module, which is tested and completed from the strip, is singulated, for example by saw singulation or punch singulation. And package for further use.
他の態様において、本発明は、積み重ねられたダイスボトムパッケージ上に積み重ねられたトップパッケージを有するマルチパッケージモジュールの形成方法であって、トップおよびボトムパッケージは、ワイヤボンディングにより電気的に相互接続されることを特徴とする。この態様によれば、積み重ねられたダイスBGAパッケージは、一般的にモールドされたものが適用され、積み重ねられたダイスボールグリッドアレイパッケージの個片化されていないストリップが一般的に適用される。好ましくは、ストリップのBGAパッケージは、性能および信頼性のテストを受け、「合格」と認められたパッケージが以降の処理に供される。接着剤は、「合格」の積み重ねられたダイスBGAパッケージの上側表面、一般的にはパッケージダイスの平面である上側表面に、塗布される。そして、個片化された第2パッケージは、一般的にモールドされたものが適用される。付加的には、積み重ねられたダイスのパッケージである。好ましくは、第2パッケージは、テストされ、「合格」と認められたものである。「合格」のLGAパッケージは、接着剤の上に配置され、接着剤が硬化する。付加的にまたは好ましくは、プラズマクリーン処理は、積み重ねられたトップLGAおよびボトムBGAパッケージの間のワイヤボンドによるz軸相互接続の形成の後に施される。付加的にまたは好ましくは、追加のプラズマクリーンがMPMモールドの形成の後に施されてもよい。さらなるステップとして、モジュールの下側に第2次相互接続はんだボールを取り付ける。テストし、ストリップから完成されたモジュールを例えば、のこぎり個片化またはパンチ個片化により、個片化する。そして、さらなる使用のためにパッケージングする。 In another aspect, the present invention is a method of forming a multi-package module having a top package stacked on a stacked die bottom package, wherein the top and bottom packages are electrically interconnected by wire bonding. It is characterized by that. According to this aspect, the stacked dice BGA packages are generally applied in a molded form, and the undivided strips of the stacked dice ball grid array packages are generally applied. Preferably, the strip BGA package is subjected to performance and reliability tests, and a package that is found to be “passed” is subjected to further processing. Adhesive is applied to the upper surface of a “pass” stacked die BGA package, typically the upper surface which is the plane of the package die. Then, the molded second package is generally a molded one. In addition, it is a package of stacked dies. Preferably, the second package has been tested and found to be “pass”. A “pass” LGA package is placed over the adhesive and the adhesive is cured. Additionally or preferably, a plasma clean process is applied after the formation of the z-axis interconnect by wire bonding between the stacked top LGA and bottom BGA packages. Additionally or preferably, additional plasma clean may be applied after the formation of the MPM mold. As a further step, a secondary interconnect solder ball is attached to the underside of the module. The module, which is tested and completed from the strip, is singulated, for example by saw singulation or punch singulation. And package for further use.
本方法の実施形態によっては、2またはそれ以上の第1モールドされたパッケージが個片化されていないストリップに備えられ、2またはそれ以上のモジュールのアッセンブリは、ストリップにおいて進められ、2またはそれ以上のモジュールの個片化がアッセンブリの完了後行われる。 In some embodiments of the method, two or more first molded packages are provided in an unsingulated strip, and the assembly of two or more modules is advanced in the strip, and two or more The modules are separated after the assembly is completed.
本発明に係るマルチパッケージモジュールの形成方法において、積み重ねられたパッケージ間の電気的接続は、既知のワイヤボンディングを採用し、積み重ねの上側および下側パッケージ基板間のz軸相互接続を形成する。特別な利点は、確立された製造設備の使用、低生産コスト、設計自由度、およびパッケージ製品の薄型化にある。z軸相互接続ワイヤボンディングは、様々なパッケージおよびモジュール構成において、第2パッケージ基板上の伝導パッドに形成された隆起部から第1パッケージ基板上の伝導パッドへのワイヤの線引きまたは第1パッケージ基板上の伝導パッドに形成された隆起部から第2パッケージ基板上の伝導パッドへのワイヤの線引きにより実現される。 In the method of forming a multi-package module according to the present invention, the electrical connection between the stacked packages employs known wire bonding to form a z-axis interconnection between the upper and lower package substrates of the stack. Special advantages lie in the use of established manufacturing equipment, low production costs, design freedom, and thin packaging products. Z-axis interconnect wire bonding is used in various package and module configurations to draw a wire from a ridge formed on a conductive pad on a second package substrate to a conductive pad on the first package substrate or on the first package substrate. This is realized by drawing a wire from the ridge formed on the conductive pad of the conductive pad to the conductive pad on the second package substrate.
本発明は、薄く、最小限の上面スペースパッケージ内で、最小コストで最大の最終テスト歩留まりを達成する1以上の半導体アッセンブリを提供する。さらに、本発明の積み重ね構成によっては、デジタル機器のRF構成における高い熱性能、高い電気性能または電気絶縁を可能にする。他の積み重ね構成は、手のひらサイズまたは消費者用機器のために用いられる非常に薄い構造を提供する。アッセンブリのための方法が提供するすべてのことは、積み重ねられたパッケージについて個々のテストが可能であり、モジュールの最終品を最大限多くすることができる。 The present invention provides one or more semiconductor assemblies that achieve a maximum final test yield at a minimum cost in a thin, minimum top space package. In addition, the stacked configuration of the present invention allows for high thermal performance, high electrical performance or electrical isolation in the RF configuration of digital equipment. Other stack configurations provide very thin structures used for palm size or consumer equipment. All that the method for the assembly provides can be individually tested on the stacked packages, maximizing the end product of the module.
追加工程のステップを採用して本発明に係るマルチパッケージモジュールを完成させるだろう。例えば、積み重ねの最下層の接続のために、MPMの個片化前の最後のステップまでマザーボードにはんだボールを取り付けないことが好ましい。また例えば、接着剤の硬化の後およびカプセル化の前、およびz軸相互接続ワイヤボンディングの前および/または後のように、プラズマクリーンは、工程の様々な箇所で施されてもよい。 Additional process steps will be employed to complete the multi-package module according to the present invention. For example, it is preferable not to attach solder balls to the motherboard until the last step before MPM singulation, for the connection of the bottom layer of the stack. Also, for example, plasma clean may be applied at various points in the process, such as after curing of the adhesive and before encapsulation, and before and / or after z-axis interconnect wire bonding.
有利なことに、個々のパッケージは、製造の際における取り扱いの容易さのために列をなした、いくつかのパッケージを有するストリップとして提供され、マルチパッケージモジュールは、処理ステップの終了の後、個片化される。本発明に係る方法において、パッケージの積み重ねは、選択された形式の個片化されていない第1パッケージのストリップ上に個片化された第2パッケージを取り付け、モジュールの形成工程が終了するまでにワイヤボンドされたz軸相互接続が形成され、そして、モジュールを個片化することにより形成される。 Advantageously, the individual packages are provided as strips having several packages arranged in a row for ease of handling during manufacture, and the multi-package module can be It is separated. In the method according to the present invention, the stacking of the packages is performed by attaching the second package separated on the strip of the first package that has not been separated in the selected type until the module forming process is completed. A wire bonded z-axis interconnect is formed and formed by singulating the module.
本発明に係るMPMは、コンピュータ、通信機器、および消費者向けまたは産業用電子デバイスの構築に用いることができる。 The MPM according to the present invention can be used to construct computers, communication equipment, and consumer or industrial electronic devices.
本発明は、本発明の実施形態を例示した参照図によって、より詳細に説明される。なお、各図面は、本発明の特徴を明示し他の特徴や構成との関係を明示するため、誇張した図となっている。また、各図において同一の要素については、再度符号を付すことはしない。 The invention is explained in more detail by means of reference figures illustrating embodiments of the invention. Each drawing is exaggerated in order to clearly show the features of the present invention and to show the relationship with other features and configurations. Moreover, in each figure, about the same element, a code | symbol is not attached again.
図5Aにおいて、積み重ねられた第1(「ボトム」)および第2(「トップ」)パッケージを備えている本発明の形態に応じたマルチパッケージモジュールの実施形態が、断面図において50で概して示されている。その中で、積み重ねられたパッケージはワイヤボンドにより相互接続されている。図5Aにおいて示された形態において、ボトムパッケージ400は図1で示すような従来のBGAパッケージである。それに応じて、この形態において、ボトムパッケージ400は少なくとも1つの金属レイヤを有しているボトムパッケージ基板412の上に取り付けられたダイス414を備える。様々な基板タイプのいずれも使われ得る。例えば、2から6つの金属レイヤを有するラミネート、または4から8つの金属レイヤを有する基板、あるいは1または2つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックの積レイヤ基板も含まれる。図5Aに例示されているボトムパッケージ基板412は、2つの金属レイヤ421,423を有し、それぞれの金属レイヤ421,423は特殊な電気回路を供給するように形成され、バイアス422によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図5Aにおいて413で示される接着剤を使って基板の表面に接着される。そして、図5Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、その表面上の金属レイヤは「上側」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 In FIG. 5A, an embodiment of a multi-package module according to an aspect of the present invention comprising first (“bottom”) and second (“top”) packages stacked is shown generally at 50 in a cross-sectional view. ing. Among them, the stacked packages are interconnected by wire bonds. In the configuration shown in FIG. 5A, the bottom package 400 is a conventional BGA package as shown in FIG. Accordingly, in this form, the bottom package 400 comprises a die 414 mounted on a bottom package substrate 412 having at least one metal layer. Any of a variety of substrate types can be used. For example, a laminate having 2 to 6 metal layers, or a substrate having 4 to 8 metal layers, or a flexible polyimide tape having 1 or 2 metal layers, or a ceramic product layer substrate is also included. The bottom package substrate 412 illustrated in FIG. 5A has two metal layers 421 and 423, each of which is formed to supply a special electrical circuit and connected to each other by a bias 422. ing. The dies are commonly referred to as die bonded epoxies and are bonded to the surface of the substrate using the adhesive shown at 413 in FIG. 5A. In the configuration of FIG. 5A, the surface of the substrate to which the die is bonded can be referred to as the “upper” surface, and the metal layer on the surface can be referred to as the “upper” metal layer. However, the die mounting surface need not have any particular orientation in use.
図5AのボトムBGAパッケージにおいて、ダイスは、電気的な接続を形成するために基板の上側金属レイヤのワイヤボンドサイトの上にワイヤボンドされる。ダイス414とワイヤボンド416とは、処理操作を促進するために、周囲および機械的なストレスからの保護を提供するモールディングコンパウンド417でカプセル化される。そして、第2(「トップ」)のパッケージが積み重ねられ得るボトムパッケージ上側表面419を提供する。はんだボール418は、例えば、コンピュータのような最終製品のマザーボード(図示しない)の基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上の成形パッドの上にリフローされる。はんだマスク415,427は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ421,423上で形成される。例えば、ワイヤボンドサイトと接続パッドとはワイヤボンド416とはんだボール418とを接続するためのものである。 In the bottom BGA package of FIG. 5A, the dice are wire bonded onto the wire bond site of the upper metal layer of the substrate to form an electrical connection. The die 414 and wire bond 416 are encapsulated with a molding compound 417 that provides protection from ambient and mechanical stresses to facilitate processing operations. A bottom package upper surface 419 is then provided on which a second (“top”) package can be stacked. The solder balls 418 are reflowed onto a molding pad on the metal layer on the underside of the board to provide interconnection with the underlying electrical circuitry of the final product motherboard (not shown), eg, a computer. The Solder masks 415 and 427 are formed on the metal layers 421 and 423 so as to expose the basic metal at connection positions for electrical connection. For example, the wire bond site and the connection pad are for connecting the wire bond 416 and the solder ball 418.
図5Aに示す形態において、トップパッケージ500は、ランドグリッドアレイ(「LGA」)パッケージであり、図1に例示するBGAパッケージに似ている。しかし、基板の下側表面の接続パッドに設置されるはんだボールを有しない。この例では、特にトップパッケージ500は、少なくとも1レイヤの金属レイヤを有するトップパッケージ基板512の上に取り付けられるダイス514を備える。様々な基板タイプのいずれもが使われ得る。図5Aに例示されているトップパッケージ基板512は、2レイヤの金属レイヤ521,523を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス522によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図5Aにおいて513で示される接着剤を使って基板の表面に接着される。そして、図5Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 In the form shown in FIG. 5A, the top package 500 is a land grid array (“LGA”) package, similar to the BGA package illustrated in FIG. However, it does not have solder balls placed on the connection pads on the lower surface of the substrate. In this example, the top package 500 in particular includes a die 514 that is mounted on a top package substrate 512 having at least one metal layer. Any of a variety of substrate types can be used. The top package substrate 512 illustrated in FIG. 5A has two metal layers 521 and 523, each formed to supply a special electric circuit and connected to each other by a bias 522. The die is commonly referred to as a die attach epoxy and is adhered to the surface of the substrate using an adhesive shown at 513 in FIG. 5A. In the configuration of FIG. 5A, the surface of the substrate to which the dice is bonded is referred to as the “upper” surface, and the metal layer on the surface is referred to as the “upper” metal layer. However, the die mounting surface need not have any particular orientation in use.
図5Aに示すトップLGAパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス514とワイヤボンド516とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド517によってカプセル化される。そして、モールディングコンパウンドは、トップパッケージ上側表面519を備える。トップパッケージ500は、ボトムパッケージ400の上に積み重ねられ、接着剤503を用いて接着される。はんだマスク515,527は、電気的接続のための接続位置で基礎的な金属を露出するように、金属レイヤ521,523の上に形成される。例えば、ワイヤボンドサイトはワイヤボンド516を接続するためのものである。 In the top LGA package shown in FIG. 5A, the dice are wire bonded onto the wire bond site on the upper metal layer of the substrate to form an electrical connection. The die 514 and the wire bond 516 are encapsulated by a molding compound 517 that provides protection against ambient and mechanical stresses to facilitate processing operations. The molding compound includes a top package upper surface 519. The top package 500 is stacked on the bottom package 400 and bonded using an adhesive 503. The solder masks 515 and 527 are formed on the metal layers 521 and 523 so that the basic metal is exposed at the connection positions for electrical connection. For example, the wire bond site is for connecting wire bonds 516.
ボトムパッケージ400の上に積み重ねられたトップパッケージ500とボトムパッケージ400との間のz軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド518によって形成される。それぞれのワイヤボンド518の一端は、トップパッケージ基板512の上側金属レイヤ521のパッド上側表面に電気的に接続されている。そして、それぞれのワイヤボンドの他端は、ボトムパッケージ基板412の上側金属レイヤ421のパッド上側表面に接続されている。ワイヤボンドは、いかなるワイヤボンド技術によって形成してもよいが、例えば、ここで参照するU.S.5,226,582に記載されているような公知技術によって形成してもよい。パッケージ相互間のz軸相互接続ワイヤボンドは、トップ基板の上側金属レイヤ上のパッド上側表面に溶着または圧着し、そしてそこから下方に向けてワイヤを引き、ボトム基板の上側金属レイヤ上のパッド上に溶融することにより形成しているものとして図5Aに例として示されている。好ましくは、ワイヤボンドは逆の方向に形成することができる。即ち、ボトム基板の上側金属レイヤ上のパッド上側表面に溶着または圧着し、そしてそこから上方に向けてワイヤを引き、トップ基板の上側金属レイヤ上のパッド上に溶融させることにより形成することができる。好ましくは、パッケージ相互間のz軸相互接続のワイヤボンドの構成の選択は、積み重ねられた基板の縁部とそれらの接続面との幾何学的な配置に従って決定される。 The z-axis interconnection between the top package 500 and the bottom package 400 stacked on the bottom package 400 is formed by wire bonds 518 connected to the upper metal layer of the respective package substrate. One end of each wire bond 518 is electrically connected to the pad upper surface of the upper metal layer 521 of the top package substrate 512. The other end of each wire bond is connected to the pad upper surface of the upper metal layer 421 of the bottom package substrate 412. The wire bond may be formed by any wire bond technique, but may be formed by a known technique, for example, as described in U.S. 5,226,582 referenced herein. The z-axis interconnect wire bond between the packages is welded or crimped to the upper surface of the pad on the top metal layer of the top substrate and then pulled downwardly from the pad on the upper metal layer of the bottom substrate. It is shown as an example in FIG. 5A as being formed by melting. Preferably, the wire bonds can be formed in the opposite direction. That is, it can be formed by welding or crimping to the upper surface of the pad on the upper metal layer of the bottom substrate, and then drawing the wire upward from there and melting it on the pad on the upper metal layer of the top substrate. . Preferably, the selection of the z-axis interconnect wire bond configuration between the packages is determined according to the geometrical arrangement of the edges of the stacked substrates and their connection surfaces.
図5Aの積み重ねられたパッケージの形態において、それぞれのパッケージ基板のz軸相互接続パッドは、パッケージ基板の縁部近くの上側金属レイヤに配置されている。z軸相互接続パッドの位置と配列とは、パッケージが積み重ねられた際に、トップパッケージ基板のz軸相互接続パッドが、ボトムパッケージの対応するz軸相互接続パッドの上に横たえるように概ね配置されている。好ましくは、トップパッケージ500は、基板の金属レイヤの縁部に電気的にショートしないようにワイヤボンドにクリアランスを取るため、ボトムパッケージ400の基板上側表面スペースよりも小さい基板上側表面スペースを備える。一度、z軸相互接続ワイヤボンドが形成されると、モジュールのカプセル体が形成され、z軸相互接続ワイヤボンドが囲まれて保護され、完成したモジュールに機械的な完全性が提供される。 In the stacked package configuration of FIG. 5A, the z-axis interconnect pads of each package substrate are located on the upper metal layer near the edge of the package substrate. The location and arrangement of the z-axis interconnect pads are generally arranged such that when the packages are stacked, the z-axis interconnect pads of the top package substrate lie on the corresponding z-axis interconnect pads of the bottom package. ing. Preferably, the top package 500 has a substrate upper surface space that is smaller than the substrate upper surface space of the bottom package 400 to provide clearance for wire bonds so as not to be electrically shorted to the edge of the metal layer of the substrate. Once the z-axis interconnect wire bond is formed, the module's capsule is formed and the z-axis interconnect wire bond is enclosed and protected to provide mechanical integrity to the finished module.
トップとボトムパッケージ基板のz軸相互接続パッドの配置は、それぞれ図5Bおよび5Cに例示されている500および400に概ね示されている。図5Bに示すように、トップパッケージのz軸相互接続パッド524は、トップパッケージ基板512の上側表面525の縁部501に配置される上側金属レイヤの部分にパターン付すことにより形成される。縁部501は、上側表面519を備えるトップパッケージカプセル体の縁部526を越えて延びている。図5Cに示すように、ボトムパッケージのz軸相互接続パッド424は、トップパッケージ基板412の上側表面425の縁部401に配置される上側金属レイヤの部分にパターン付すことにより形成される。縁部401は、積み重ねられ横たわっているトップパッケージ基板512の上側表面スペース511を越えて延びており、そして、上側表面419を備えるボトムパッケージカプセル材料の縁部426をさらに越えて延びている。 The arrangement of the z-axis interconnect pads on the top and bottom package substrates is shown generally at 500 and 400 illustrated in FIGS. 5B and 5C, respectively. As shown in FIG. 5B, the top package z-axis interconnect pads 524 are formed by patterning the portion of the upper metal layer located at the edge 501 of the upper surface 525 of the top package substrate 512. The edge 501 extends beyond the edge 526 of the top package capsule body with the upper surface 519. As shown in FIG. 5C, the bottom package z-axis interconnect pads 424 are formed by patterning the portion of the upper metal layer located at the edge 401 of the upper surface 425 of the top package substrate 412. The edge 401 extends beyond the upper surface space 511 of the stacked and lying top package substrate 512 and extends further beyond the edge 426 of the bottom package encapsulant material comprising the upper surface 419.
図5A,5B,5Cから明白なように、本発明に係るトップパッケージとボトムパッケージとの間のz軸相互接続は、トップパッケージ基板の縁部501のトップパッケージ相互接続パッド524とボトムパッケージ基板の縁部401のボトムパッケージ相互接続パッド424との間(上側接続、または、下側接続のいずれか一方)のワイヤボンドによって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体507の構造により保護され、そして、はんだボール418は、マザーボード(図示しない)のような基礎的な電気回路との接続のため、ボトムパッケージ基板の下側の金属レイヤに露出されているはんだボールパッドの上にリフローされる。 As is apparent from FIGS. 5A, 5B, and 5C, the z-axis interconnection between the top package and the bottom package according to the present invention is such that the top package interconnect pad 524 and the bottom package substrate at the edge 501 of the top package substrate. It is formed by a wire bond between the bottom package interconnection pad 424 of the edge 401 (either an upper connection or a lower connection). The configuration of the multi-package module is protected by the structure of the module capsule body 507, and the solder balls 418 are provided on the underside of the bottom package substrate for connection to a basic electrical circuit such as a motherboard (not shown). Reflowed over the solder ball pads exposed in the metal layer.
上述のことから認められるように、本発明に係る構成は、マルチパッケージモジュールの組み立て前に、BGAおよびLGAの両方のプレテストをすることができ、また、組み立てより先に適合しないパッケージの廃棄を可能にする。そして、それによって、高い最終モジュールテストの歩留まりを確実にすることができる。 As can be appreciated from the above, the configuration according to the present invention allows both BGA and LGA pretests prior to assembly of the multi-package module, and also discards non-conforming packages prior to assembly. to enable. Thereby, a high final module test yield can be ensured.
マルチパッケージモジュールからの熱放散を改良するために、ヒートスプレッダがトップパッケージ上に設けられる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)であり、それはモールディング材料硬化処理プロセスの間にMPMカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置される周辺の支持部または支持部材を有している。 A heat spreader is provided on the top package to improve heat dissipation from the multi-package module. The top heat spreader is formed from a thermally conductive material and at least a more central region of its upper surface is exposed towards the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. . The top heat spreader is, for example, a metal plate (such as copper) that is attached to the MPM capsule body during the molding material curing process. Alternatively, the heat spreader has a substantially flat portion on the top package and a peripheral support portion or support member disposed on or near the upper surface of the bottom package substrate.
一例として、図5Eは、本発明の別の形態によるBGA+LGAのMPM54を示す断面図である。その中で、「トップ」ヒートスプレッダはMPMの上側表面に設けられている。MPM54における積み重ねられたパッケージの構成は、一般に図5AにおけるMPM50の構成と同様であり、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性物質から形成され、トップパッケージの上に位置する略平面な中央部分544と、ボトムパッケージ基板412の上側表面に向けて延びている周辺の支持部546を有している。平面部分544の上側表面は、MPMから離れて効率的な熱交換をするために、MPM上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)から、例えば打ち抜きすることによって形成される。支持部546は、任意で、接着剤(図示しない)を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体507の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理の間にMPMカプセル体507に封入される。図5Eに示すように、凹入部545のようなステップは、ヒートスプレッダの上側の平面部分544の周辺に供給されるため、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。本実施形態では、ヒートスプレッダ544の下側表面とLGAモールド917の上側表面との間の隙間は、MPMモールドの薄いレイヤによって満たされている。 As an example, FIG. 5E is a cross-sectional view illustrating a BGA + LGA MPM 54 according to another aspect of the present invention. Among them, a “top” heat spreader is provided on the upper surface of the MPM. The configuration of the stacked packages in the MPM 54 is generally the same as the configuration of the MPM 50 in FIG. The top heat spreader in this example is made of a thermally conductive material and has a substantially flat central portion 544 located above the top package and a peripheral support 546 extending toward the upper surface of the bottom package substrate 412. doing. The upper surface of the planar portion 544 is exposed towards the periphery at the MPM upper surface for efficient heat exchange away from the MPM. The top heat spreader is formed, for example, by punching from a metal plate (such as copper). The support 546 can optionally be attached to the upper surface of the bottom package substrate using an adhesive (not shown). The configuration of the multi-package module is protected by the configuration of the module capsule body 507, and the heat spreader support is enclosed in the MPM capsule body 507 during the molding material curing process. As shown in FIG. 5E, steps such as recesses 545 are fed around the upper planar portion 544 of the heat spreader, thus reducing layer cracking from the molding compound and providing a more mechanical completeness for the structure. Sex can be obtained. In this embodiment, the gap between the lower surface of the heat spreader 544 and the upper surface of the LGA mold 917 is filled with a thin layer of MPM mold.
あるいは、図5Dの断面図に示すように、トップヒートスプレッダはLGAモールドの上側表面に取り付けられ得る。MPM52で積み重ねられたパッケージの構成は、一般に図5AにおけるMPM50の構成と同様であり、同じ構成は各図中の参照符号によって識別される。図5Dにおけるトップヒートスプレッダ504は、図5Eにおけるように、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板(銅のような)である。しかし、ここでは、トップヒートスプレッダ504は、接着剤506を使用して上側のパッケージカプセル体517の上側表面519に取り付けられる。接着剤506は、改良された熱放散を提供するため、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がMPMカプセル体507に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、MPMモールディング材料によってカプセル化される。図5Dの形態において、凹入部505のようなステップは、ヒートスプレッダ504の外形に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Alternatively, as shown in the cross-sectional view of FIG. 5D, the top heat spreader can be attached to the upper surface of the LGA mold. The configuration of the packages stacked in the MPM 52 is generally the same as the configuration of the MPM 50 in FIG. 5A, and the same configuration is identified by reference numerals in the drawings. The top heat spreader 504 in FIG. 5D is substantially the same as in FIG. 5E, with a thermally conductive material with at least a more central region of its upper surface exposed to the surroundings for efficient heat exchange away from the MPM. It is flat. The top heat spreader is, for example, a metal plate (such as copper). Here, however, the top heat spreader 504 is attached to the upper surface 519 of the upper package capsule body 517 using an adhesive 506. Adhesive 506 is a thermally conductive adhesive because it provides improved heat dissipation. Typically, the top heat spreader is attached to the top package mold after the top package mold has been at least partially cured and before the molding material is injected into the MPM capsule body 507. The periphery of the top heat spreader is encapsulated by MPM molding material. In the form of FIG. 5D, steps such as recesses 505 can be applied to the outer shape of the heat spreader 504 to reduce layer cracking from the molding compound and obtain more mechanical integrity for the structure.
さらなる代案として、図5A中のようなMPMは、支持部を有さず単に平面のヒートスプレッダを供給し得る。それはトップパッケージモールドの上側表面に取り付けられない。このような形態においては、図5Dの形態のように、トップヒートスプレッダは、例えば、金属板(例えば銅)のような熱伝導性の材料からなる略平面なものである。そして、少なくとも平面のヒートスプレッダの上側表面のより中央の領域は、MPMから離れて効率的な熱交換をするため周囲に向けて露出している。ここでは、単に平面のヒートスプレッダの下側表面とLGAモールド517の上側表面519との間の隙間は、MPMモールドの薄いレイヤによって満たされている。そして、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理の間にMPMカプセル体507に取り付けられる。そのように取り付けられない単に平面のトップヒートスプレッダの周囲は、外周上に凹入部505のようなステップを与えられるため、図5Dの取り付けられた平面のヒートスプレッダのように、MPMモールディング材料によってカプセル化されることができ、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造におけるより機械的な完全性を得ることができる。 As a further alternative, an MPM as in FIG. 5A can simply supply a planar heat spreader without a support. It is not attached to the upper surface of the top package mold. In such a form, as in the form of FIG. 5D, the top heat spreader is substantially flat made of a thermally conductive material such as a metal plate (for example, copper). Then, at least the central region of the upper surface of the flat heat spreader is exposed toward the periphery in order to perform efficient heat exchange away from the MPM. Here, the gap between the lower surface of the simply planar heat spreader and the upper surface 519 of the LGA mold 517 is filled with a thin layer of MPM mold. Such simply planar heat spreaders are then attached to the MPM capsule body 507 during the molding material curing process. The perimeter of a simply planar top heat spreader that is not so attached is encapsulated by MPM molding material, like the attached planar heat spreader of FIG. And can reduce layer cracking from the molding compound to obtain more mechanical integrity in the structure.
図5Dおよび5Eに示すように、ヒートスプレッダを有しているMPM構造は、改良された熱性能を供給する。 As shown in FIGS. 5D and 5E, an MPM structure having a heat spreader provides improved thermal performance.
図6Aには、本発明の形態に係るマルチパッケージモジュールの積み重ねられたパッケージが断面図に示されており、BGAボトムパッケージの上にLGAトップパッケージが積み重ねられている。その中で、トップパッケージLGAは、部分的にカプセル化されている。トップLGAパッケージのモールディング材料は、制限された範囲と制限された量で適用され、後の処理において、特に後の動作テストにおいてワイヤボンドを保護するには十分である。他の事項について図6Aの構成は、図5Aに示されている。従って、この形態において、ボトムパッケージ400は、図5Aに詳述されているように構成され、トップパッケージ600は、トップパッケージカプセル体の違いを除いて、図5Aに詳述されているように概ね構成される。特に、ボトムパッケージ600は、少なくとも1つの金属レイヤを有するトップパッケージ基板612の上に取り付けられるダイス614を備える。なお、様々な基板タイプのいずれもが使われ得る。図6Aに例示されているトップパッケージ基板612は、2レイヤの金属レイヤ621,623を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス622によって互いに接続されている。ダイスは、通常、図6Aにおいて613で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図6Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、それに応じて、この基板の上の金属レイヤは「上側」または「トップ」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 FIG. 6A shows a cross-sectional view of stacked packages of multi-package modules according to an embodiment of the present invention, in which an LGA top package is stacked on a BGA bottom package. Among them, the top package LGA is partially encapsulated. The molding material of the top LGA package is applied in a limited range and in a limited amount and is sufficient to protect the wire bonds in later processing, especially in later operational tests. For other matters, the configuration of FIG. 6A is shown in FIG. 5A. Accordingly, in this configuration, the bottom package 400 is configured as detailed in FIG. 5A, and the top package 600 is generally as detailed in FIG. 5A, except for the difference in the top package capsule. Composed. In particular, the bottom package 600 comprises a die 614 that is mounted on a top package substrate 612 having at least one metal layer. Note that any of a variety of substrate types can be used. The top package substrate 612 illustrated in FIG. 6A has two metal layers 621 and 623, each formed to supply a special electric circuit and connected to each other by a bias 622. The dies are typically bonded to the surface of the substrate using an adhesive commonly referred to as a die attach epoxy, shown at 613 in FIG. 6A. Then, in the configuration of FIG. 6A, the surface of the substrate to which the dice is bonded can be referred to as the “upper” surface, and accordingly the metal layer on the substrate is the “upper” or “top” metal layer. Can be called. However, the die mounting surface need not have any particular orientation in use.
図6Aに示すトップLGAパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス614とワイヤボンド616とは、処理操作を促進するために周囲や機械的なストレスに対しての保護を供給するモールディングコンパウンド617によってカプセル化される。本実施形態でのカプセル体617は、ダイス614の上側表面の多くがカプセル体にカバーされないように、例えば、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続箇所だけを包むように形成される。トップパッケージ600は、ボトムパッケージ400の上に載せられ、接着剤を用いて接着される。はんだマスク615,627は、電気接続のための接続位置で基礎となる金属を接触させるように、金属レイヤ621,623上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド616を接続するためのものである。 In the top LGA package shown in FIG. 6A, the dice are wire bonded onto the wire bond site on the upper metal layer of the substrate to form an electrical connection. The die 614 and wire bond 616 are encapsulated by a molding compound 617 that provides protection against ambient and mechanical stresses to facilitate processing operations. In this embodiment, the capsule body 617 is formed so as to wrap only the connection points of the wire bond, the top package substrate, and the top package die so that most of the upper surface of the die 614 is not covered by the capsule body. . The top package 600 is placed on the bottom package 400 and bonded using an adhesive. The solder masks 615 and 627 are formed on the metal layers 621 and 623 so that the base metal is brought into contact at a connection position for electrical connection. For example, the wire bond site is for connecting wire bonds 616.
積み重ねられたトップパッケージ600とボトムパッケージ400との間のz軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド618によって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体607の構造により保護され、そして、はんだボール418は、マザーボード(図示しない)のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。 The z-axis interconnect between the stacked top package 600 and bottom package 400 is formed by wire bonds 618 connecting to the upper metal layer of each package substrate. The configuration of the multi-package module is protected by the structure of the module capsule 607, and the solder balls 418 are connected to a basic electrical circuit such as a mother board (not shown), so that the metal on the lower side of the bottom package substrate Reflowed over the solder ball pads exposed in the layer.
この構成の利点は、コストが削減されることである。部分的カプセル化は、ラインにおいてワイヤボンド工程と共に実行され(例えば、細いノズルを通しての分配、中空の針を通して注射器から分配)、その結果、より高いスループットが供給され、カプセル材料の使用量は減少する。部分的カプセル化の後、トップLGAパッケージは、トップパッケージワイヤボンドを傷つけないようにするための特別な処理を使うことなくテストすることができる。 The advantage of this configuration is that costs are reduced. Partial encapsulation is performed in line with a wire bond process (eg, dispensing through a thin nozzle, dispensing from a syringe through a hollow needle), resulting in higher throughput and reduced encapsulant usage. . After partial encapsulation, the top LGA package can be tested without using special processing to avoid damaging the top package wire bonds.
図6Aに例示すようなマルチパッケージモジュールから熱放散を改良させるために、ヒートスプレッダは、トップパッケージの上に供給される。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)であり、それはモールディング材料硬化処理の間にMPMカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。 In order to improve heat dissipation from a multi-package module as illustrated in FIG. 6A, a heat spreader is supplied over the top package. The top heat spreader is formed from a thermally conductive material and at least a more central region of its upper surface is exposed towards the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. . The top heat spreader is, for example, a metal plate (such as copper) that is attached to the MPM capsule during the molding material curing process. Alternatively, the heat spreader has a substantially flat portion on the top package and a peripheral support or support member disposed on or near the upper surface of the bottom package substrate.
一例として、図6Bは、本発明の他の実施形態によるBGA+LGAのMPM62を示す断面図である。その中で、「トップ」ヒートスプレッダはMPMの上側表面に設けられている。MPM62で積み重ねられたパッケージの構成は、一般に図6AにおけるMPM60の構成に類似していて、同様な構成は各図中の参照符号によって識別される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な中央部分644と、ボトムパッケージ基板412の上側表面に向けて延びている周辺の支持部646を有している。平面部分644の上側表面は、MPMから離れて効率的な熱交換をするために、MPM上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)から形成され、例えば打ち抜きを行うことによって形成される。支持部646は、任意で、接着剤(図示しない)を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体607の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理プロセスの間にMPMカプセル体607に封入される。図6Bの形態において、凹入部645のようなステップは、ヒートスプレッダの上側の平面部分644の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態では、ヒートスプレッダ644の下側表面とダイス614の上側表面との間のスペースは、MPMモールドのレイヤにより満たされる。そして、そのレイヤは十分に薄いので、ヒートスプレッダ644は、LGAモールド617の周辺に干渉しない。 As an example, FIG. 6B is a cross-sectional view illustrating a BGA + LGA MPM 62 according to another embodiment of the present invention. Among them, a “top” heat spreader is provided on the upper surface of the MPM. The configuration of the packages stacked in MPM 62 is generally similar to the configuration of MPM 60 in FIG. 6A, and similar configurations are identified by reference numerals in each figure. The top heat spreader in this example is formed of a thermally conductive material and includes a substantially flat central portion 644 located on the top package and a peripheral support portion 646 extending toward the upper surface of the bottom package substrate 412. Have. The upper surface of the planar portion 644 is exposed towards the periphery at the MPM upper surface for efficient heat exchange away from the MPM. The top heat spreader is formed from, for example, a metal plate (such as copper), and is formed by punching, for example. Support 646 can optionally be attached to the upper surface of the bottom package substrate using an adhesive (not shown). The configuration of the multi-package module is protected by the configuration of the module capsule body 607, and the heat spreader support is encapsulated in the MPM capsule body 607 during the molding material curing process. In the configuration of FIG. 6B, steps such as recesses 645 are fed to the outer periphery of the upper planar portion 644 of the heat spreader to reduce layer cracking from the molding compound to obtain more mechanical integrity for the structure. be able to. In this configuration, the space between the lower surface of the heat spreader 644 and the upper surface of the die 614 is filled with a layer of MPM mold. And since the layer is thin enough, the heat spreader 644 does not interfere with the periphery of the LGA mold 617.
また、図6Aの形態におけるようなMPMは、支持部を有さず単に平面のヒートスプレッダを提供され得る。それはトップパッケージモールドの上側表面に取り付けられない。このような形態においては、図5Dの形態のように、トップヒートスプレッダは、例えば、金属板(例えば銅)のような熱伝導性の材料からなる略平面なものである。そして、少なくとも平面のヒートスプレッダの上側表面のより中央の領域は、MPMから離れて効率的な熱交換をするため周囲に向けて露出している。ここでは、図6Bの形態において、平面のヒートスプレッダの下側表面とダイス614の上側表面との間の隙間は、MPMモールドのレイヤによって満たされている。そして、それは十分に薄いので、ヒートスプレッダ644は、LGAモールド617の周辺に干渉しない。そしてここでは、図6Bの形態のように、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にMPMカプセル体607に取り付けられる。そのような取り付けられない単に平面のトップヒートスプレッダの周囲は、図5Dの取り付けられた平面のヒートスプレッダのように、外周上に凹入部のようなステップを与えられてもよく、これにより、MPMモールディング材料によってカプセル化することができ、また、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的完全性を得ることができる。 Also, the MPM as in the configuration of FIG. 6A can be provided with a planar heat spreader without a support. It is not attached to the upper surface of the top package mold. In such a form, as in the form of FIG. 5D, the top heat spreader is substantially flat made of a thermally conductive material such as a metal plate (for example, copper). Then, at least the central region of the upper surface of the flat heat spreader is exposed toward the periphery in order to perform efficient heat exchange away from the MPM. Here, in the configuration of FIG. 6B, the gap between the lower surface of the planar heat spreader and the upper surface of the die 614 is filled with a layer of MPM mold. And since it is thin enough, the heat spreader 644 does not interfere with the periphery of the LGA mold 617. And here, as in the form of FIG. 6B, such a simply planar heat spreader is attached to the MPM capsule body 607 during the molding material curing process. The periphery of such a non-attached simply planar top heat spreader may be provided with steps such as indentations on the outer periphery, such as the attached planar heat spreader of FIG. 5D, thereby allowing the MPM molding material Can also be encapsulated and can reduce layer cracking from the molding compound to provide more mechanical integrity for the structure.
更に代案として、図6Aに示すような形態において、単に平面のヒートスプレッダのトップパッケージ600への接続を許容するために、単に平面のトップヒートスプレッダの下側表面とダイス614の上側表面との間にスペーサが設けられる。スペーサは、ダイスとヒートスプレッダとに接着剤を用いて添付される。または、スペーサは、ヒートスプレッダの全体やスペーサ部として形成される。そのような形態においては、ヒートスプレッダのスペーサ部の下側表面は、ダイスの上側表面に接着剤を用いて取り付けられる。スペーサは、熱伝導性材料であるのが好ましく、そして、接着剤は、改良された熱放散を供給するため、熱伝導性接着剤であるのがよい。そのような形態では、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がMPMカプセル体607に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの外形は、MPMモールディング材料でカプセル化される。図5Dの形態のように、凹入部のようなステップは、単に平面のヒートスプレッダの外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Further alternatively, in the configuration shown in FIG. 6A, a spacer is simply provided between the lower surface of the planar top heat spreader and the upper surface of the die 614 to allow connection of the planar heat spreader to the top package 600. Is provided. The spacer is attached to the die and the heat spreader using an adhesive. Alternatively, the spacer is formed as an entire heat spreader or a spacer portion. In such a configuration, the lower surface of the spacer portion of the heat spreader is attached to the upper surface of the die using an adhesive. The spacer is preferably a thermally conductive material, and the adhesive may be a thermally conductive adhesive to provide improved heat dissipation. In such a form, the top heat spreader is attached to the top package mold after the top package mold is at least partially cured and before the molding material is injected into the MPM capsule body 607. The outer shape of the top heat spreader is encapsulated with an MPM molding material. As in the form of FIG. 5D, steps such as indentations are simply fed to the outer periphery of the planar heat spreader to reduce layer cracking from the molding compound and obtain more mechanical integrity for the structure. it can.
図6Bに例示するように、ヒートスプレッダを有しているMPM構造は改良された熱性能を供給することができる。 As illustrated in FIG. 6B, an MPM structure having a heat spreader can provide improved thermal performance.
図7は、本発明の別の形態による積み重ねられたマルチパッケージモジュールを示す断面図である。図7では、トップLGAパッケージはBGAボトムパッケージの上に積み重ねられており、単一の金属レイヤである基板がトップLGAパッケージとして用いられている。その他の点について、図7に示されている構成は、実質的に図5Aに示されている。したがって、この形態では、ボトムパッケージ400は、図5Aに詳述されているように構成され、トップパッケージ700は、トップパッケージ基板の構成の違いを除いて、図5Aに詳述されているように概ね構成される。特に、トップパッケージ700は、単一金属レイヤ721を有するトップパッケージ基板712の上に取り付けられるダイス714を備えており、特殊な電気回路を供給するように形成されている。ダイスは、通常、一般にダイス接着エポキシと称され、図7において713で示される接着剤を使って基板の表面に接着される。そして、図7の構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」金属レイヤまたは「トップ」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 FIG. 7 is a cross-sectional view illustrating stacked multi-package modules according to another embodiment of the present invention. In FIG. 7, the top LGA package is stacked on the BGA bottom package, and a substrate that is a single metal layer is used as the top LGA package. In other respects, the configuration shown in FIG. 7 is substantially shown in FIG. 5A. Thus, in this configuration, the bottom package 400 is configured as detailed in FIG. 5A, and the top package 700 is as detailed in FIG. 5A, except for the difference in the configuration of the top package substrate. Generally composed. In particular, the top package 700 includes a die 714 that is mounted on a top package substrate 712 having a single metal layer 721 and is configured to supply a special electrical circuit. The die is commonly referred to as a die-bonded epoxy and is bonded to the surface of the substrate using an adhesive shown at 713 in FIG. In the configuration of FIG. 7, the surface of the substrate to which the dice is bonded is referred to as the “upper” surface, and the metal layer on the surface is referred to as the “upper” metal layer or the “top” metal layer. However, the die mounting surface need not have any particular orientation in use.
図7の形態に示すトップLGAパッケージにおいては、ダイスは電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス714とワイヤボンド716とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド717によってカプセル化される。図7に示す形態におけるカプセル体717は、ダイスだけでなくワイヤボンドおよびそれらの接続部もカバーし、カプセル体はダイス全体と相互接続との上に表面719を有するように図5Aの形態のように形成される。好適には、このカプセル体は代わりに図6Aの形態に示すように形成されてもよい。即ち、それは、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続箇所のみを包むように形成されることとしてもよい。これにより、ダイスの上側表面の多くは、カプセル体によってカバーされない。トップパッケージ700は、ボトムパッケージ400の上に積み重ねられ、符号703で示される接着剤を用いて接着される。はんだマスク715は、電気接続するための接続位置で基礎となる金属を露出するように、金属レイヤ721上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド716を接続するためのものである。 In the top LGA package shown in the form of FIG. 7, the dice are wire bonded onto the wire bond site on the upper metal layer of the substrate to form an electrical connection. The die 714 and wire bond 716 are encapsulated by a molding compound 717 that provides protection against ambient and mechanical stresses to facilitate processing operations. The capsule body 717 in the configuration shown in FIG. 7 covers not only the dice but also wire bonds and their connections, and the capsule body has a surface 719 on the entire die and interconnects as in the configuration of FIG. 5A. Formed. Preferably, the capsule may instead be formed as shown in the configuration of FIG. 6A. That is, it may be formed so as to wrap only the connection points of the wire bond, the top package substrate, and the top package die. Thus, much of the upper surface of the die is not covered by the capsule body. The top package 700 is stacked on the bottom package 400 and bonded using an adhesive indicated by reference numeral 703. The solder mask 715 is formed on the metal layer 721 so that the base metal is exposed at a connection position for electrical connection. For example, the wire bond site is for connecting wire bonds 716.
積み重ねられたトップパッケージ700とボトムパッケージ400との間のz軸相互接続は、それぞれのパッケージ基板の上側の金属レイヤに接続しているワイヤボンド718によって形成される。マルチパッケージモジュールの構成は、モジュールカプセル体707の構造により保護され、そして、はんだボール418は、マザーボード(図示しない)のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。 The z-axis interconnect between the stacked top package 700 and bottom package 400 is formed by wire bonds 718 that connect to the upper metal layer of each package substrate. The configuration of the multi-package module is protected by the structure of the module capsule body 707, and the solder balls 418 are connected to a basic electric circuit such as a mother board (not shown), so that the metal under the bottom package substrate is provided. Reflowed over the solder ball pads exposed in the layer.
この構成の利点は、トップLGAパッケージに2つの金属レイヤからなる基板を有している構成の場合に比して、1つの金属レイヤからなる基板による低コストのため、コストが削減されることである。さらに、この構成は、単一金属レイヤからなる基板が2つまたはそれ以上の金属レイヤを有している基板より薄いので、低いパッケージ外形を供給する。 The advantage of this configuration is that the cost is reduced due to the low cost of the substrate consisting of one metal layer compared to the case where the top LGA package has a substrate consisting of two metal layers. is there. Furthermore, this configuration provides a low package profile because a substrate made of a single metal layer is thinner than a substrate having two or more metal layers.
図8は、本発明の他の実施形態によるBGA+LGAのMPM80を示す断面図である。その中で、ヒートスプレッダと電気遮蔽材とはボトムパッケージに設けられている。図8に例示される形態では、ボトムボールグリッドアレイ「BGA」パッケージ402の上に積み重ねられたトップランドグリッドアレイ(「LGA」)パッケージ800を備える。その中で、トップLGAパッケージは、一般に、図5Aに示すトップLGAパッケージのように構成される。好ましくは、図6Aに詳述されているようなただ単一金属レイヤを有するLGAが、図8Aの形態におけるトップLGAに代わりに用いられ得る。図8Aにおいて、トップパッケージ800は、図1に例示するBGAパッケージに似ている。しかし、基板の下側表面の接続パッドに設置されるはんだボールを有しない。特に、この例では、トップパッケージ800は、少なくとも1つの金属レイヤを有するトップパッケージ基板812に取り付けられるダイス814を備える。なお、様々な基板タイプのいずれもが使われ得る。図8Aに例示されているトップパッケージ基板812は、2つの金属レイヤ821,823を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス822によって互いに接続されている。ダイスは、通常、一般にダイス接着エポキシと称され、図8Aにおいて813で示される接着剤を使って基板の表面に接着される。そして、図8Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面上の金属レイヤは「上側」または「トップ」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 FIG. 8 is a cross-sectional view showing a BGA + LGA MPM 80 according to another embodiment of the present invention. Among them, the heat spreader and the electric shielding material are provided in the bottom package. The form illustrated in FIG. 8 includes a topland grid array (“LGA”) package 800 stacked on a bottom ball grid array “BGA” package 402. Among them, the top LGA package is generally configured like the top LGA package shown in FIG. 5A. Preferably, an LGA with only a single metal layer as detailed in FIG. 6A can be used instead of the top LGA in the configuration of FIG. 8A. In FIG. 8A, the top package 800 is similar to the BGA package illustrated in FIG. However, it does not have solder balls placed on the connection pads on the lower surface of the substrate. In particular, in this example, the top package 800 comprises a die 814 that is attached to a top package substrate 812 having at least one metal layer. Note that any of a variety of substrate types can be used. The top package substrate 812 illustrated in FIG. 8A has two metal layers 821, 823, each formed to supply a special electrical circuit and connected to each other by a bias 822. The dies are commonly referred to as die bonded epoxies and are bonded to the surface of the substrate using an adhesive shown at 813 in FIG. 8A. 8A, the surface of the substrate to which the die is bonded is referred to as the “upper” surface, and the metal layer on that surface is referred to as the “upper” or “top” metal layer. However, the die mounting surface need not have any particular orientation in use.
図8Aの形態に示すトップLGAパッケージにおいては、ダイスは電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトの上にワイヤボンドされている。ダイス814とワイヤボンド816とは、処理操作を促進するために周囲や機械的なストレスに対して保護を供給するモールディングコンパウンド817によってカプセル化される。はんだマスク815,827は、電気接続するための接続位置で基礎となる金属を露出するように、金属レイヤ821,823上に形成されている。例えば、ワイヤボンドサイトはワイヤボンド816を接続するためのものである。 In the top LGA package shown in the form of FIG. 8A, the dice are wire bonded onto the wire bond sites on the upper metal layer of the substrate to form an electrical connection. The die 814 and the wire bond 816 are encapsulated by a molding compound 817 that provides protection against ambient and mechanical stresses to facilitate processing operations. The solder masks 815 and 827 are formed on the metal layers 821 and 823 so that the base metal is exposed at a connection position for electrical connection. For example, the wire bond site is for connecting wire bonds 816.
図8Aの形態において、ボトムBGAパッケージ402は、後述するように、図8AのボトムBGAパッケージがモールディングコンパウンドによってカプセル化されず、その代わりに電気遮蔽材としてさらに機能し得るヒートスプレッダによって供給されることを除いて、図1で示すような従来のBGAパッケージである。従って、この形態では、ボトムパッケージ402は、少なくとも1つの金属レイヤを有するボトムパッケージ基板412の上に取り付けられるダイス414を備える。なお、様々な基板タイプのいずれもが使われ得る。例えば、2から6つの金属レイヤを有するラミネート、または4から8つの金属レイヤを有する基板、あるいは1または2つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックのマルチレイヤ基板も含まれる。図8Aに例示されているボトムパッケージ基板412は、2つの金属レイヤ421,423を有し、それぞれは特殊な電気回路を供給するように形成され、バイアス422によって互いに接続されている。ダイスは、通常、図8Aにおいて413で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図8Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称され、その表面の金属レイヤは「上側」金属レイヤと称される。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 In the form of FIG. 8A, the bottom BGA package 402 is supplied by a heat spreader that is not encapsulated by a molding compound, but instead can further function as an electrical shield, as described below. Except for this, it is a conventional BGA package as shown in FIG. Thus, in this form, the bottom package 402 comprises a die 414 that is mounted on a bottom package substrate 412 having at least one metal layer. Note that any of a variety of substrate types can be used. For example, a laminate having 2 to 6 metal layers, or a substrate having 4 to 8 metal layers, or a flexible polyimide tape having 1 or 2 metal layers, or a ceramic multilayer substrate is also included. The bottom package substrate 412 illustrated in FIG. 8A has two metal layers 421 and 423, each formed to supply a special electrical circuit and connected to each other by a bias 422. The dies are typically adhered to the surface of the substrate using an adhesive commonly referred to as a die attach epoxy, shown at 413 in FIG. 8A. In the configuration of FIG. 8A, the surface of the substrate to which the dice is bonded is referred to as the “upper” surface, and the metal layer on the surface is referred to as the “upper” metal layer. However, the die mounting surface need not have any particular orientation in use.
図8Aに示すボトムBGAパッケージにおいては、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトにワイヤボンドされている。はんだボール418は、例えば、コンピュータのような最終製品のマザーボード(図示しない)の基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上のモールディングパッドの上にリフローされる。はんだマスク415,427は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ421,423上で形成される。例えば、ワイヤボンドサイトと接続パッドとはワイヤボンド416とはんだボール418とを接続するためのものである。 In the bottom BGA package shown in FIG. 8A, the dice are wirebonded to wirebond sites on the upper metal layer of the substrate to form an electrical connection. Solder balls 418 are reflowed over the molding pads on the metal layer on the underside of the board to provide interconnection with the underlying electrical circuitry of the final product motherboard (not shown), eg, a computer. The Solder masks 415 and 427 are formed on the metal layers 421 and 423 so as to expose the basic metal at connection positions for electrical connection. For example, the wire bond site and the connection pad are for connecting the wire bond 416 and the solder ball 418.
マルチパッケージモジュール80のボトムBGAパッケージ402は、金属製の(例えば、銅)ヒートスプレッダを備えている。それは、下側のBGAのダイスからの電磁放射線を電気で抑制するための電気遮蔽材としてさらに機能する。その結果、上側パッケージのダイスとの干渉を予防する。ヒートスプレッダ406の「トップ」平面部は、基板412上のダイス414上に、脚または側壁407によって支えられる。接着剤のスポットまたはライン408は、ボトム基板の上側表面にヒートスプレッダサポート407を取り付ける役目をする。接着剤は、導電性の接着剤とすることができ、そして、基板412の上側の金属レイヤ421に、特に、回路の接地層に電気的に接続されることができる。その結果、電気遮蔽材としてのヒートスプレッダを形成する。または、接着剤は、導電性を有しない接着剤とすることができ、そのような構成では、ヒートスプレッダは熱拡散装置としてのみ機能する。ヒートスプレッダ406の支持部と上面部とは、ダイス414とワイヤボンド416とを囲み、そして、処理操作を促進するために周囲や機械的なストレスから、特に、MPM組み立て前のテストの間で、これらの構造を保護する役目をする。 The bottom BGA package 402 of the multi-package module 80 includes a metal (for example, copper) heat spreader. It further functions as an electrical shield for electrically suppressing electromagnetic radiation from the lower BGA die. As a result, interference with the upper package die is prevented. The “top” planar portion of the heat spreader 406 is supported by legs or sidewalls 407 on a die 414 on the substrate 412. The adhesive spot or line 408 serves to attach the heat spreader support 407 to the upper surface of the bottom substrate. The adhesive can be a conductive adhesive and can be electrically connected to the metal layer 421 on the top side of the substrate 412 and in particular to the ground layer of the circuit. As a result, a heat spreader as an electrical shielding material is formed. Alternatively, the adhesive can be an adhesive that does not have electrical conductivity, and in such a configuration, the heat spreader functions only as a heat spreader. The support and top surface of the heat spreader 406 surrounds the die 414 and the wire bond 416, and from ambient and mechanical stress to facilitate processing operations, especially during testing prior to MPM assembly. It serves to protect the structure.
マルチパッケージモジュール80のトップパッケージ800は、ヒートスプレッダ/遮蔽材406の平面上のボトムパッケージ402上に積み重ねられて、接着剤803を使って取り付けられる。熱放散を改善するために、接着剤803は熱伝導性である。そして、LGAパッケージ基板の下側の金属レイヤにヒートスプレッダ406の電気接続を形成するために、接着剤803は導電性とすることができる。または、電気的に絶縁しているため、電気接続を防止し得る。 The top package 800 of the multi-package module 80 is stacked on the bottom package 402 on the plane of the heat spreader / shield 406 and attached using an adhesive 803. In order to improve heat dissipation, the adhesive 803 is thermally conductive. The adhesive 803 can then be conductive in order to form an electrical connection of the heat spreader 406 to the lower metal layer of the LGA package substrate. Or since it is electrically insulated, an electrical connection can be prevented.
本発明によるトップパッケージ800とボトムパッケージ402との間のz軸相互接続は、トップパッケージ基板812の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板402の縁部のボトムパッケージ相互接続パッドとの間でワイヤボンド818によって形成される。ワイヤボンドはアップ接続またはダウン接続のどちらかで形成される。マルチパッケージモジュールの構成は、モジュールカプセル体807の構造により保護される。隙間は、カプセル封入の間に囲まれたスペースを埋めるためのMPMモールディング材料を与えるために、ヒートスプレッダの支持部407によって形成される。 The z-axis interconnection between the top package 800 and the bottom package 402 according to the present invention is between the top package interconnect pad at the edge of the top package substrate 812 and the bottom package interconnect pad at the edge of the bottom package substrate 402. Formed by wire bond 818. Wire bonds are formed with either up or down connections. The configuration of the multi-package module is protected by the structure of the module capsule body 807. The gap is formed by the heat spreader support 407 to provide MPM molding material to fill the enclosed space during encapsulation.
はんだボール418は、マザーボード(図示しない)のような基礎的な電気回路と接続するため、ボトムパッケージ基板の下側の金属レイヤに露出しているはんだボールパッドの上にリフローされる。 The solder balls 418 are reflowed onto the solder ball pads exposed on the lower metal layer of the bottom package substrate for connection to a basic electrical circuit such as a motherboard (not shown).
上述のように、本発明の構成は、マルチパッケージモジュールの組み立て前に、BGAとLGAの両方のプレテストをすることができ、また、組み立てより先に適合しないパッケージの廃棄を可能にする。そして、それによって、高い最終モジュールテストの歩留まりを確実にすることができる。 As described above, the configuration of the present invention allows both BGA and LGA pre-tests prior to assembly of the multi-package module, and allows the disposal of non-conforming packages prior to assembly. Thereby, a high final module test yield can be ensured.
マルチパッケージモジュールからの熱放散を改良するために、ヒートスプレッダはトップパッケージ上に設けることができる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)であり、それはモールディング材料硬化処理プロセスの間にMPMカプセル体に添付される。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。 In order to improve the heat dissipation from the multi-package module, a heat spreader can be provided on the top package. The top heat spreader is formed from a thermally conductive material and at least a more central region of its upper surface is exposed towards the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. . The top heat spreader is, for example, a metal plate (such as copper) that is attached to the MPM capsule body during the molding material curing process. Alternatively, the heat spreader has a substantially flat portion on the top package and a peripheral support or support member disposed on or near the upper surface of the bottom package substrate.
一例として、図8Bは、本発明の別の形態によるBGA+LGAのMPM82を示す断面図である。その中で、「トップ」ヒートスプレッダはMPMの上側表面に設けられている。MPM82で積み重ねられたパッケージの構成は、一般に図8AにおけるMPM80の構成に類似していて、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な中央部分804と、ボトムパッケージ基板412の上側表面に向けて延びている周辺の支持部806を有している。平面部分804の上側表面は、MPMから離れて効率的な熱交換をするために、MPM上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)から形成され、例えば打ち抜きすることによって形成される。支持部806は、任意で、接着剤(図示しない)を使ってボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体807の構成によって保護されて、ヒートスプレッダ支持部は、モールディング材料硬化処理の間にMPMカプセル体807に封入される。図8Bの形態において、凹入部805のようなステップは、ヒートスプレッダの上側の平面部分804の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態において、ヒートスプレッダ804の下側表面とLGAモールド817の上側表面819との間のスペースは、MPMモールドの薄いレイヤにより満たされる。 As an example, FIG. 8B is a cross-sectional view illustrating a BGA + LGA MPM 82 according to another aspect of the present invention. Among them, a “top” heat spreader is provided on the upper surface of the MPM. The configuration of the packages stacked in the MPM 82 is generally similar to the configuration of the MPM 80 in FIG. 8A, and similar configurations are identified by the reference numerals in each figure. The top heat spreader in this example is formed of a thermally conductive material, and includes a substantially flat central portion 804 located on the top package and a peripheral support portion 806 extending toward the upper surface of the bottom package substrate 412. Have. The upper surface of the planar portion 804 is exposed towards the periphery at the MPM upper surface for efficient heat exchange away from the MPM. The top heat spreader is formed from, for example, a metal plate (such as copper), and is formed by punching, for example. The support 806 can optionally be attached to the upper surface of the bottom package substrate using an adhesive (not shown). The configuration of the multi-package module is protected by the configuration of the module capsule body 807, and the heat spreader support is enclosed in the MPM capsule body 807 during the molding material curing process. In the configuration of FIG. 8B, a step such as a recess 805 is fed to the outer periphery of the upper planar portion 804 of the heat spreader to reduce layer cracking from the molding compound to obtain more mechanical integrity for the structure. be able to. In this configuration, the space between the lower surface of heat spreader 804 and the upper surface 819 of LGA mold 817 is filled with a thin layer of MPM mold.
代わりに、トップヒートスプレッダは、支持部を有さず、例えば、金属板(銅などの)などの熱伝導性の材料の概ね平面のものとしてもよい。平面のヒートスプレッダの上側表面の少なくともより中心領域は、MPMから離れて効率的な熱交換をするために周囲に露出している。そのような単に平面のヒートスプレッダは、ヒートスプレッダがトップパッケージモールドの上側表面に取り付けられる場合に、図8Cにおいて844で示される。しかし、図8Bでは、ヒートスプレッダは、トップパッケージモールドの上側表面に接続されない。その代わりに、単に平面のヒートスプレッダの下側表面とLGAモールド817の上側表面819との間のスペースは、MPMモールドの薄いレイヤによって満たされており、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理の間にMPMカプセル体807に取り付けられる。単に平面のトップヒートスプレッダの外形は、図8Bのような形態において、MPMモールディング材料でカプセル化され得る。そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得るため、外周に凹入部のようなステップ(図8Cに示す単に平面のトップヒートスプレッダ844における凹入部845参照)を備える。 Alternatively, the top heat spreader does not have a support and may be a generally planar material of a thermally conductive material such as, for example, a metal plate (such as copper). At least the more central region of the upper surface of the planar heat spreader is exposed to the environment for efficient heat exchange away from the MPM. Such a simple planar heat spreader is shown at 844 in FIG. 8C when the heat spreader is attached to the upper surface of the top package mold. However, in FIG. 8B, the heat spreader is not connected to the upper surface of the top package mold. Instead, the space between the lower surface of the simply planar heat spreader and the upper surface 819 of the LGA mold 817 is filled by a thin layer of the MPM mold, and such simply planar heat spreader is hardened with the molding material. Attached to the MPM capsule body 807 during processing. The outline of a simply planar top heat spreader can be encapsulated with an MPM molding material in a configuration such as FIG. 8B. Steps such as indentations on the outer periphery (see indentation 845 in a simply planar top heat spreader 844 shown in FIG. 8C) to reduce layer cracking from the molding compound and to obtain more mechanical integrity about the structure ).
あるいは、図8Cの断面図に示すように、トップヒートスプレッダはLGAモールドの上側表面に取り付けられ得る。MPM84で積み重ねられたパッケージの構成は、一般に図8AにおけるMPM80の構成に類似していて、同様な構成は各図中の参照符号によって識別される。図8Cにおけるトップヒートスプレッダ844は、図8Bにおけるように、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板(銅のような)である。しかし、ここでは、トップヒートスプレッダ804は、接着剤846を使用して上側のパッケージカプセル体817の上側表面819に取り付けられる。接着剤846は、改良された熱放散を提供するため、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がMPMカプセル体847に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、MPMモールディング材料によってカプセル化される。図8Cの形態において、凹入部845のようなステップが、ヒートスプレッダ844の外形に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Alternatively, as shown in the cross-sectional view of FIG. 8C, the top heat spreader can be attached to the upper surface of the LGA mold. The configuration of packages stacked in MPM 84 is generally similar to the configuration of MPM 80 in FIG. 8A, and similar configurations are identified by reference numerals in each figure. The top heat spreader 844 in FIG. 8C is substantially the same as in FIG. 8B, and is a heat conductive material in which at least a more central region of its upper surface is exposed to the surroundings for efficient heat exchange away from the MPM. It is flat. The top heat spreader is, for example, a metal plate (such as copper). Here, however, the top heat spreader 804 is attached to the upper surface 819 of the upper package capsule body 817 using an adhesive 846. Adhesive 846 is a thermally conductive adhesive because it provides improved heat dissipation. Typically, the top heat spreader is attached to the top package mold after the top package mold has been at least partially cured and before the molding material is injected into the MPM capsule body 847. The periphery of the top heat spreader is encapsulated by MPM molding material. In the configuration of FIG. 8C, steps such as indentations 845 can be applied to the outer shape of the heat spreader 844 to reduce layer cracking from the molding compound to obtain more mechanical integrity for the structure.
図8A,8B,8Cに示すような構成の利点は、有効な熱性能であり、そして、任意のボトムパッケージでの電気遮蔽である。そして、それは特に重大な危機となり得る。例えば、MPMにおいて、それはRFとデジタルチップとを接続する。全てのアプリケーションについてボトムパッケージヒートスプレッダとトップヒートスプレッダとの両方を備える必要はない。いずれか一方または他方が、最終製品のニーズに応じて用いられる。 The advantages of the configuration as shown in FIGS. 8A, 8B, 8C are effective thermal performance and electrical shielding in any bottom package. And it can be a particularly serious crisis. For example, in MPM, it connects RF and digital chips. It is not necessary to have both a bottom package heat spreader and a top heat spreader for every application. Either one or the other is used depending on the needs of the final product.
図9Aは、本発明の他の実施形態に係るマルチパッケージモジュールを示している断面図である。本図において、下向きダイスであるフリップチップBGAはLGAを積み重ねられている。下側のBGAにおいて、ダイスは基板と接続されたフリップチップであり、ダイスと基板の間のスペースはアンダーフィルされる。このBGAはMPMに組み込まれる前にテストされ得る。ダイスの裏面は、接着剤によってトップLGAを取り付け可能である。ワイヤボンドによってモジュール基板へのトップLGAのz軸相互接続がされ、MPMは形成される。この構成の主要な利点は、BGAの上のフリップチップ接続が高い電気的性能を備えることである。 FIG. 9A is a cross-sectional view showing a multi-package module according to another embodiment of the present invention. In this figure, flip-chip BGAs that are downward dies are stacked with LGAs. In the lower BGA, the die is a flip chip connected to the substrate, and the space between the die and the substrate is underfilled. This BGA can be tested before being incorporated into the MPM. The top LGA can be attached to the back surface of the die by an adhesive. The top LGA z-axis interconnect to the module substrate is made by wire bonding to form the MPM. The main advantage of this configuration is that the flip chip connection on the BGA has high electrical performance.
図9Aに関して、ボトムBGAフリップチップパッケージは、パターン付けられた金属レイヤ321を有している基板312を備える。そして、その上に、はんだ隆起部、金のスタッド隆起部、または異方的に案内するフィルムまたはペーストなどのフリップチップ隆起部316によってダイス314が接続される。なお、様々な基板タイプのいずれもが使われ得る。図9Aに例示されたボトムパッケージ基板312は、2つの金属レイヤ321,323を有しており、それぞれは適切な電気回路を提供するために形成されて、バイアス322によって接続されている。フリップチップ隆起部は、ダイスの機能面が、基板の上向きに面してパターン付けられた金属レイヤに関連して下向きに面するように、ダイスの機能面上の隆起パッドのパターン付けられた配列に取り付けられる。そのような配置は、下向きダイスフリップチップパッケージと称することができる。ダイスと基板との間のポリマーアンダーフィル313は、周囲からの保護を提供し、そして構造についての機械的な完全性を付加する。 With reference to FIG. 9A, the bottom BGA flip chip package comprises a substrate 312 having a patterned metal layer 321. On top of that, the die 314 is connected by a solder bump, a gold stud bump, or a flip chip bump 316 such as an anisotropically guiding film or paste. Note that any of a variety of substrate types can be used. The bottom package substrate 312 illustrated in FIG. 9A has two metal layers 321, 323, each formed to provide a suitable electrical circuit and connected by a bias 322. The flip chip ridge is a patterned array of raised pads on the functional surface of the die so that the functional surface of the die faces downward in relation to the metal layer patterned upward facing the substrate. Attached to. Such an arrangement can be referred to as a downward die flip chip package. The polymer underfill 313 between the die and the substrate provides protection from the surroundings and adds mechanical integrity to the structure.
マルチパッケージモジュール90のトップLGAパッケージ900は、一般に、図7に示すマルチパッケージモジュール70のトップLGAパッケージ700に類似して構成される。特に、トップパッケージ900は、適切な電気回路を提供するためにパターン付けられている単一金属レイヤ921を有しているトップパッケージ基板912の上に取り付けられているダイス914を備える。ダイスは、通常、図9Aにおいて913で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の表面に接着される。そして、図9Aの構成において、ダイスが接着される基板の表面は、「上側」表面と称することができ、それに応じて、この基板の上の金属レイヤは「上側」金属レイヤまたは「トップ」金属レイヤと称することができる。しかし、ダイス取り付け面は、使用においていかなる特定の方向性も有する必要がない。 The top LGA package 900 of the multi-package module 90 is generally configured similar to the top LGA package 700 of the multi-package module 70 shown in FIG. In particular, the top package 900 comprises a die 914 that is mounted on a top package substrate 912 having a single metal layer 921 that is patterned to provide a suitable electrical circuit. The dies are typically adhered to the surface of the substrate using an adhesive commonly referred to as a die attach epoxy, shown at 913 in FIG. 9A. Then, in the configuration of FIG. 9A, the surface of the substrate to which the dice is bonded can be referred to as the “upper” surface, and the metal layer on this substrate is accordingly the “upper” metal layer or “top” metal. It can be called a layer. However, the die mounting surface need not have any particular orientation in use.
図9Aの形態におけるトップLGAパッケージにおいて、ダイスは、電気的接続を形成するために基板の上側金属レイヤ上のワイヤボンドサイトにワイヤボンドされている。ダイス914とワイヤボンド916は、処理操作を促進するために、周囲および機械的なストレスからの保護を提供するモールディングコンパウンド917でカプセル化される。図9Aに示す形態におけるカプセル体917は、ダイスだけでなくワイヤボンドとそれらの接続部もカバーし、カプセル体はダイス全体と相互接続との上に表面919を有している。好ましくは、このカプセル体の代わりに図6Aの形態に示すように形成されてもよい。即ち、それは、ワイヤボンド、トップパッケージ基板およびトップパッケージダイスのそれぞれの接続部のみを包むように形成されてもよい。したがって、ダイスの上側表面の多くは、カプセル体によってカバーされていなくてもよい。トップパッケージ900は、ボトムパッケージ300上に積み重ねられて、903で示される接着剤を使って取り付けられる。はんだマスク915は、電気的接続のための接続位置、例えば、ワイヤボンド916を接続するためのワイヤボンドサイトで、基礎となる金属を露出するように金属レイヤ921上に形成される。 In the top LGA package in the form of FIG. 9A, the dice are wire bonded to wire bond sites on the upper metal layer of the substrate to form electrical connections. The die 914 and wire bond 916 are encapsulated with a molding compound 917 that provides protection from ambient and mechanical stresses to facilitate processing operations. The capsule body 917 in the configuration shown in FIG. 9A covers not only the dice, but also wire bonds and their connections, and the capsule body has a surface 919 on the entire die and interconnects. Preferably, instead of this capsule body, it may be formed as shown in the form of FIG. 6A. That is, it may be formed so as to enclose only the respective connections of the wire bond, the top package substrate and the top package die. Therefore, many of the upper surfaces of the dies may not be covered by the capsule body. The top package 900 is stacked on the bottom package 300 and attached using an adhesive indicated by 903. The solder mask 915 is formed on the metal layer 921 so as to expose the underlying metal at a connection position for electrical connection, for example, at a wire bond site for connecting the wire bond 916.
積み重ねられたトップパッケージ900およびボトムパッケージ300間のz軸相互接続は、それぞれのパッケージ基板のトップ金属レイヤを接続しているワイヤボンド918を介して形成される。マルチパッケージモジュールの構成は、モジュールカプセル体907の構成によって保護される。はんだボール318は、コンピュータなどの最終製品のマザーボード(図示しない)などの基礎的な電気回路との接続のため、ボトムパッケージ基板の下側の金属レイヤの露出されたはんだボールパッドの上にリフローされる。はんだマスク315,327は、電気的な接続のための接続位置で基礎的な金属を露出するように金属レイヤ321,323上で形成される。例えば、ワイヤボンドサイトと接続パッドはワイヤボンド918とはんだボール318とを接続するためのものである。 The z-axis interconnect between the stacked top package 900 and bottom package 300 is formed via wire bonds 918 connecting the top metal layers of the respective package substrates. The configuration of the multi-package module is protected by the configuration of the module capsule body 907. The solder balls 318 are reflowed onto the exposed solder ball pads of the metal layer under the bottom package substrate for connection to basic electrical circuitry such as a final product motherboard (not shown) such as a computer. The Solder masks 315 and 327 are formed on the metal layers 321 and 323 so as to expose the basic metal at connection positions for electrical connection. For example, the wire bond site and the connection pad are for connecting the wire bond 918 and the solder ball 318.
図9Aに例として詳述されている下向きダイスの状態のフリップチップBGAの上に積み重ねられたLGAを有している構成は、図8Bまたは8Cに示すようにヒートスプレッダ/電気遮蔽材によって概ね組み立てられ得る。したがって、図9Bは、本発明の他の実施形態に係るマルチパッケージモジュールを示している断面図である。それにおいて、下向きダイスの状態のフリップチップBGAは、図9Aの形態のように、LGAを積み重ねられて、そして、下側のBGAにヒートスプレッダ/遮蔽材が供給される。 A configuration having an LGA stacked on top of a flip-chip BGA in a downward facing die detailed as an example in FIG. 9A is generally assembled by a heat spreader / electrical shield as shown in FIG. 8B or 8C. obtain. Accordingly, FIG. 9B is a cross-sectional view illustrating a multi-package module according to another embodiment of the present invention. Therefore, the flip chip BGA in the downward die state is stacked with the LGA as shown in FIG. 9A, and the heat spreader / shielding material is supplied to the lower BGA.
特に、図9Bに示すように、マルチパッケージモジュール92のボトムBGAパッケージ300には、金属(例えば銅)ヒートスプレッダが提供される。それは、下側のBGAにおいてダイスからのいかなる電磁放射線であっても電気的に抑制するための電気遮蔽材としてさらに機能する。その結果、上側のパッケージにおいてダイスとの干渉を防止する。ヒートスプレッダ906の「トップ」の平面部は、基板312の上であって、ダイス314の上にある脚または側壁909によって支持される。接着剤のスポットまたはライン908は、ヒートスプレッダ支持部909を底の基板の上側表面に取り付ける役目を有する。接着剤は導電性の接着剤とすることができ、基板312のトップの金属レイヤ321、特に、回路の接地面に電気的に接続され得る。従って、電気遮蔽材としてヒートスプレッダを確立することができる。または、接着剤は非導電性とすることができ、そのような構成の場合、ヒートスプレッダは、熱拡散装置としてのみ作用する。ヒートスプレッダ906の支持部および上部は、ダイス314を取り囲んでおり、処理操作を促進するため、特に、MPMを組み立てる前のテストの間で、周囲や機械的なストレスから保護するために役立つ。 In particular, as shown in FIG. 9B, the bottom BGA package 300 of the multi-package module 92 is provided with a metal (eg, copper) heat spreader. It further functions as an electrical shield to electrically suppress any electromagnetic radiation from the die in the lower BGA. As a result, interference with the die is prevented in the upper package. The “top” planar portion of the heat spreader 906 is supported by legs or sidewalls 909 above the substrate 312 and above the die 314. The adhesive spot or line 908 serves to attach the heat spreader support 909 to the upper surface of the bottom substrate. The adhesive can be a conductive adhesive and can be electrically connected to the top metal layer 321 of the substrate 312, in particular to the ground plane of the circuit. Therefore, a heat spreader can be established as an electrical shielding material. Alternatively, the adhesive can be non-conductive, and in such a configuration, the heat spreader acts only as a heat spreader. The support and top of the heat spreader 906 surround the die 314 and help to facilitate processing operations, and in particular to protect against ambient and mechanical stress during testing prior to assembling the MPM.
マルチパッケージモジュール92のトップパッケージ900は、ボトムパッケージ300上でヒートスプレッダ/シールド906の平面上に積み重ねられて、接着剤903を使って取り付けられる。接着剤903は、熱放散を改善するために熱伝導性とすることができる。また、接着剤903は、LGAパッケージ基板の下側の金属レイヤとヒートスプレッダ906との電気的な接続を形成するために、導電性とすることができる。または、電気的に絶縁している状態とすることができ、その結果、電気的な接続を防止することができる。 The top package 900 of the multi-package module 92 is stacked on the bottom package 300 on the plane of the heat spreader / shield 906 and attached using an adhesive 903. Adhesive 903 can be thermally conductive to improve heat dissipation. Also, the adhesive 903 can be conductive to form an electrical connection between the lower metal layer of the LGA package substrate and the heat spreader 906. Or it can be set as the electrically insulated state, As a result, an electrical connection can be prevented.
本発明によるトップパッケージ900とボトムパッケージ300との間のz軸相互接続は、トップパッケージ基板912の縁部のトップパッケージ相互接続パッドとボトムパッケージ基板300の縁部のボトムパッケージ相互接続パッドとの間でワイヤボンド918によって形成される。ワイヤボンドは、上側接続または下側接続のどちらかの方法で成形されてもよい。マルチパッケージモジュールの構成は、モジュールカプセル体907の構成によって保護される。隙間は、カプセル化の間にMPMモールディング材料に囲まれたスペースを埋めさせるために、ヒートスプレッダの支持部907によって提供される。 The z-axis interconnection between the top package 900 and the bottom package 300 according to the present invention is between the top package interconnect pad at the edge of the top package substrate 912 and the bottom package interconnect pad at the edge of the bottom package substrate 300. Formed by wire bond 918. The wire bond may be formed by either an upper connection or a lower connection method. The configuration of the multi-package module is protected by the configuration of the module capsule body 907. The gap is provided by the heat spreader support 907 to fill the space surrounded by the MPM molding material during encapsulation.
はんだボール318は、マザーボード(図示しない)などの基礎的な電気回路との接続のため、ボトムパッケージ基板300の下側の金属レイヤ上の露出されたはんだボールパッドの上にリフローされる。 The solder balls 318 are reflowed onto the exposed solder ball pads on the lower metal layer of the bottom package substrate 300 for connection to a basic electrical circuit such as a motherboard (not shown).
好ましいことに、本発明による構成は、マルチパッケージモジュールへ組み込む前にBGAとLGA両方のプレテストを可能とし、組み立てに先がけて適合しないパッケージの廃棄をすることが可能となる。その結果、高い最終的なモジュールテスト歩留まりを確実にすることができる。 Preferably, the arrangement according to the present invention allows both BGA and LGA pre-tests prior to incorporation into a multi-package module, and allows the disposal of non-conforming packages prior to assembly. As a result, a high final module test yield can be ensured.
本実施形態によるフリップチップボトムパッケージのプロセッサチップは、例えば、ASIC、GPU、CPUであり、ASICがよく用いられる。そして、トップパッケージは、メモリパッケージまたはASICパッケージである。トップパッケージがメモリパッケージである場合には、それは積み重ねられたダイスメモリパッケージであってもよい。シールドされたフリップチップ下向きダイスボトムパッケージは、より高速のアプリケーション、特に、モバイル通信アプリケーションと同様のRF周波数処理に特に適している。 The processor chip of the flip chip bottom package according to the present embodiment is, for example, an ASIC, GPU, or CPU, and an ASIC is often used. The top package is a memory package or an ASIC package. If the top package is a memory package, it may be a stacked dice memory package. The shielded flip chip downward die bottom package is particularly suitable for higher speed applications, particularly RF frequency processing similar to mobile communications applications.
付加的に、(図9Aまたは9Bに示されているように)下向きダイス構成のフリップチップボトムパッケージを有しているMPMは、ヒートスプレッダを与えられる。 Additionally, an MPM having a flip chip bottom package with a downward die configuration (as shown in FIG. 9A or 9B) is provided with a heat spreader.
図9Aまたは9Bに例示するように、マルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダはトップパッケージの上に与えられる。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に向けて露出している。トップヒートスプレッダは、例えば、金属板(銅などの)であり、それはモールディング材料硬化処理の間にMPMカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面上、またはその近くに配置されている周辺の支持部または支持部材を有している。 As illustrated in FIG. 9A or 9B, a heat spreader is provided over the top package for improved heat dissipation from the multi-package module. The top heat spreader is formed from a thermally conductive material and at least a more central region of its upper surface is exposed towards the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. . The top heat spreader is, for example, a metal plate (such as copper) that is attached to the MPM capsule during the molding material curing process. Alternatively, the heat spreader has a substantially flat portion on the top package and a peripheral support or support member disposed on or near the upper surface of the bottom package substrate.
例として示す図9Cは、本発明の他の実施形態に係るBGAとLGAとが積み重ねられたMPM94を示している断面図である。それにおいて、トップヒートスプレッダはMPMの上側表面に与えられている。MPM94における積み重ねられたパッケージの構成は、一般に図9BにおけるMPM92の構成に類似していて、同様な構成は各図中の参照符号によって同一視される。この例におけるトップヒートスプレッダは、熱伝導性の物質から形成され、トップパッケージの上に位置する略平面な部分944と、ボトムパッケージ基板312の上側表面に向けて延びている周辺の支持部946を有している。平面部944の上側表面は、MPMから離れて効率的な熱交換をするためにMPMの上側表面で周囲に向けて露出する。トップヒートスプレッダは、例えば、金属板(銅などの)から、例えば打ち抜きすることによって形成される。支持部946は、任意で、接着剤(図示しない)を使って、ボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体907の構成によって保護されて、ヒートスプレッダの支持部はモールディング材料硬化処理プロセスの間にMPMカプセル体907に嵌め込まれる。図9Cにおいて、凹入部945のようなステップがヒートスプレッダの上部平面944の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。本実施形態において、ヒートスプレッダ944の下側表面とダイス914の上側表面との間のスペースは、MPMモールドのレイヤにより満たされている。そして、ヒートスプレッダ944は周辺のLGAモールド917と干渉しない程度に十分な厚さである。 FIG. 9C shown as an example is a cross-sectional view showing an MPM 94 in which BGA and LGA according to another embodiment of the present invention are stacked. There, a top heat spreader is provided on the upper surface of the MPM. The configuration of the stacked packages in MPM 94 is generally similar to the configuration of MPM 92 in FIG. 9B, and similar configurations are identified by reference numerals in the figures. The top heat spreader in this example is made of a thermally conductive material, and has a substantially flat portion 944 located on the top package and a peripheral support portion 946 extending toward the upper surface of the bottom package substrate 312. doing. The upper surface of the flat surface portion 944 is exposed toward the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. The top heat spreader is formed, for example, by punching from a metal plate (such as copper). The support 946 can optionally be attached to the upper surface of the bottom package substrate using an adhesive (not shown). The configuration of the multi-package module is protected by the configuration of the module capsule body 907, and the heat spreader support is fitted into the MPM capsule body 907 during the molding material curing process. In FIG. 9C, steps such as indentations 945 can be applied to the outer periphery of the heat spreader top plane 944 to reduce layer cracking from the molding compound to obtain more mechanical integrity for the structure. In this embodiment, the space between the lower surface of the heat spreader 944 and the upper surface of the die 914 is filled with a layer of MPM mold. The heat spreader 944 is sufficiently thick so as not to interfere with the surrounding LGA mold 917.
代わりに、図9Aまたは9Bに示すようなMPMは、支持部を有さず、単に平面のヒートスプレッダを提供され得る。そのような単に平面のヒートスプレッダは、トップパッケージモールド517の上側表面519に、接着剤を使って取り付けられる。または、その代わりに、図9Aまたは9Bに示すMPMは、トップパッケージモールドの上側表面に取り付けられない単に平面のヒートスプレッダを提供され得る。そのような形態において、図5Dに示すように、トップヒートスプレッダは、例えば、金属板(銅などの)などのような熱伝導性の物質で略平面なものとすることができる。そして、平面状のヒートスプレッダの上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に向けて露出されている。ここで、図9Cに示すように、平面状のヒートスプレッダの下側表面とトップパッケージ900の間のスペースは、MPMのレイヤによって満たされる。そして、ここで、図9Cに示すように、そのような単に平面状のヒートスプレッダは、モールディング材料硬化処理プロセスの間にMPMカプセル体907に取り付けられる。そのような接続されていない単に平面状のトップヒートスプレッダの周囲は、図5Dに示す接続された平面状のヒートスプレッダの場合のように、MPMモールディング材料によってカプセル化され得る。そして、その周囲には、凹入部のようなステップが設けられ、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Alternatively, an MPM as shown in FIG. 9A or 9B does not have a support and can simply be provided with a planar heat spreader. Such a simply planar heat spreader is attached to the upper surface 519 of the top package mold 517 using an adhesive. Alternatively, the MPM shown in FIG. 9A or 9B can be provided with a simple planar heat spreader that is not attached to the upper surface of the top package mold. In such a configuration, as shown in FIG. 5D, the top heat spreader can be substantially planar with a thermally conductive material such as, for example, a metal plate (such as copper). Then, at least the more central region of the upper surface of the planar heat spreader is exposed toward the periphery on the upper surface of the MPM in order to perform efficient heat exchange away from the MPM. Here, as shown in FIG. 9C, the space between the lower surface of the planar heat spreader and the top package 900 is filled with a layer of MPM. And now, as shown in FIG. 9C, such a simply planar heat spreader is attached to the MPM capsule body 907 during the molding material curing process. The perimeter of such a simply planar top heat spreader that is not connected may be encapsulated by the MPM molding material, as in the case of the connected planar heat spreader shown in FIG. 5D. Around that, a step such as a recess is provided to reduce layer cracking from the molding compound and to obtain more mechanical integrity for the structure.
図9Cに例示するようなヒートスプレッダを有するMPMの構成は、改善された熱性能を提供することができる。 An MPM configuration with a heat spreader as illustrated in FIG. 9C can provide improved thermal performance.
本発明によるMPMのボトムパッケージは、上向きダイス構成でフリップチップパッケージとすることができる。この場合、ボトムパッケージダイスはボトムパッケージ基板の下側表面に配置される。普通、そのような構成のボトムパッケージダイス取り付け領域は、基板のほぼ中央の領域に位置され、そして、第2次相互接続ボールは、基板の縁部のうち2つまたは4つ(一般にはそれ以上)の近くに周辺的に配置される。上向きダイスフリップチップとそのフリップチップ相互接続構成は、第2次相互接続構成のスタンドオフ高さ範囲内に位置していて、それに応じて、そのような構成におけるボトムパッケージダイスは、MPMの全厚さに何も寄与しない。さらに、上向きダイス構成は、一般に下向きダイス構成の結果として生じるネットリストが逆になる効果を避けることができる。 The MPM bottom package according to the present invention may be a flip chip package with an upward die configuration. In this case, the bottom package die is disposed on the lower surface of the bottom package substrate. Typically, such a bottom package die attach area is located in a substantially central area of the substrate, and the secondary interconnect balls are two or four (generally more) of the edges of the substrate. ) Is placed in the vicinity. The upward die flip chip and its flip chip interconnect configuration are located within the standoff height range of the secondary interconnect configuration, and accordingly the bottom package die in such configuration is the full thickness of the MPM. It does n’t contribute anything. Further, the upward die configuration can avoid the effect of reversing the netlist that generally results from the downward die configuration.
特に、例として、図10Aは、本発明の別の形態に従ったマルチパッケージモジュール101を示している断面図ある。この場合、ダイスが積み重ねられたランドグリッドアレイパッケージ1000は、上向きダイス構成302のフリップチップBGAの上に積み重ねられて、積み重ねられたパッケージはワイヤボンドによって相互接続される。ボトムBGAパッケージ302では、ダイス344はBGA基板342の下側に取り付けられる。 In particular, by way of example, FIG. 10A is a cross-sectional view illustrating a multi-package module 101 according to another aspect of the present invention. In this case, the land grid array package 1000 on which the dies are stacked is stacked on the flip chip BGA of the upward die structure 302, and the stacked packages are interconnected by wire bonds. In the bottom BGA package 302, the dice 344 is attached to the lower side of the BGA substrate 342.
図に示すように、ボトムパッケージダイスは、ボトムパッケージの下側の、周辺に配置されたはんだボールの間の領域にあるので、この構成はより薄いMPMを提供する。そのような構成は、それがフリップチップ接続を備えるからだけでなく、より短い金属トレースを備え、そしてダイスとはんだボールとの間の接続のためのバイアス(図9Aまたは9Bにおいて、構成に必要とされているように)を必要とせずに、ダイスのはんだボールへのより直接的な電気的接続を提供するので、より高い電気的性能を有することができる。さらに、いくつかのアプリケーションで要求される場合には、上向きダイス構成は、このパッケージにおけるワイヤボンディングにネットリスト互換性を可能にする。ネットリストとは、ダイスおよびはんだボール間のすべての接続対の合計である。ダイスが「下向きダイス」で上向きに面している場合には、それは、ダイスが「上向きダイス」で下向きに面している場合のように、同じダイスでの鏡像パターンである接続パターンを有している。 As shown in the figure, this configuration provides a thinner MPM because the bottom package die is in the area between the solder balls located on the underside of the bottom package. Such a configuration not only because it comprises a flip-chip connection, but also a shorter metal trace, and a bias for the connection between the die and the solder ball (required for the configuration in FIG. 9A or 9B). Provides a more direct electrical connection to the solder balls of the die without the need for (as is), and can have higher electrical performance. Furthermore, the upward die configuration allows netlist compatibility for wire bonding in this package, as required by some applications. The netlist is the sum of all connection pairs between dies and solder balls. If the die faces upwards with a “downward die”, it has a connection pattern that is a mirror image pattern on the same die, as if the die faces downwards with an “upward die”. ing.
図10Aに示すような構成において、トップLGAパッケージは、BGAの上側に接着剤で取り付けられ、それから、ワイヤボンドされモールドされる。図10Aから10Eに例示する形態において、1つ以上のダイス(2つまたは、それ以上)が、トップパッケージに積み重ねられる。積み重ねられたダイスパッケージは、パッケージの中に5つまで積み重ねられたダイスを有するバージョンとして産業においてよく設置される。ダイスは様々なサイズを有し、そして、積み重ねられたダイスパッケージのダイスは、同じまたは相対的に違うサイズを有する。ダイスは、一般に正方形または長方形であり、様々な寸法の長方形または正方形のダイスは、積み重ねられたダイスパッケージにおいて積み重ねられる。ダイスが長方形であるか、または様々な寸法を有している場合には、ダイスは、積み重ねた下側のダイスの縁部が、その上に積み重ねられた上側のダイスの縁部を越えるようにして積み重ねられる。図10Aで示すように、積み重ねた2つのダイスは、同じ大きさである。そのような形態、または積み重ねた上側のダイスが下側のダイスより大きい場合においては、スペーサは、すべてのダイスのLGA基板へのワイヤボンドを可能にするようにダイスの間で組み立てられる。図10Bは、積み重ねた上側のダイスが下側のダイスより小さいか、または、その代わりに、ダイスが積み重ねた上側の縁部が積み重ねた下側の縁部を越えるように積み重ねられる例を示している。図10Bのような形態において、スペーサは必要ではない。なぜなら、下側のダイスの投影している縁部のワイヤボンドサイトは、その上に積み重ねられるダイスからの干渉がない状態で、ワイヤボンドすることができるからである。 In the configuration as shown in FIG. 10A, the top LGA package is adhesively attached to the top side of the BGA and then wire bonded and molded. In the form illustrated in FIGS. 10A-10E, one or more dies (two or more) are stacked in a top package. Stacked die packages are often installed in the industry as versions with up to five dies stacked in a package. The dies have various sizes, and the dies in the stacked die package have the same or relatively different sizes. The dies are generally square or rectangular, and rectangular or square dies of various dimensions are stacked in a stacked die package. If the die is rectangular or has various dimensions, the die should be such that the edge of the lower die stacked over the edge of the upper die stacked on it. Are stacked. As shown in FIG. 10A, the two stacked dies are the same size. In such a configuration, or when the stacked upper dies are larger than the lower dies, the spacers are assembled between the dies to allow wire bonding of all dies to the LGA substrate. FIG. 10B shows an example in which the stacked upper dies are smaller than the lower dies, or alternatively, the upper edges of the dies stacked so as to cross the stacked lower edges. Yes. In the configuration as in FIG. 10B, a spacer is not necessary. This is because the wire bond site at the projected edge of the lower die can be wire bonded without interference from the die stacked on it.
図10Aに示すように、ボトムフリップチップBGAパッケージ302は、ダイス344が、はんだ隆起部、金のスタッド隆起部、または異方的に案内するフィルムまたはペーストなどのフリップチップ隆起部346によって接続される部分にパターン付けられた金属レイヤ353を有している基板342を備える。様々な基板タイプのいずれも用いられ得る。図10Aに例として示されたボトムパッケージ基板342は、2つの金属レイヤ351、353を有しており、それぞれは適切な電気回路を提供するために形成されている。ボトムパッケージ基板342は、さらに、誘電性のレイヤ354、356の間にはさまれた金属レイヤ355を有する。金属レイヤ355は、金属レイヤ351,353のバイアスでの接続を可能とするために、所定の位置に空所を有している。その結果、それに応じて、パターン付けられた金属レイヤ351,353の所定の部分は、基板のレイヤ354,356を通して、そしてはさまれた金属レイヤ355の空所を通してバイアスによって接続される。パターン付けられた金属レイヤ353の所定の部分は、挟まれた金属レイヤ355に基板のレイヤ356を通してバイアスによって接続される。 As shown in FIG. 10A, the bottom flip chip BGA package 302 is connected to a die 344 by a solder bump, a gold stud bump, or a flip chip bump 346 such as an anisotropically guiding film or paste. A substrate 342 having a metal layer 353 patterned on the portion is provided. Any of a variety of substrate types can be used. The bottom package substrate 342 shown as an example in FIG. 10A has two metal layers 351, 353, each formed to provide a suitable electrical circuit. The bottom package substrate 342 further includes a metal layer 355 sandwiched between dielectric layers 354 and 356. The metal layer 355 has a void at a predetermined position so that the metal layers 351 and 353 can be connected with a bias. As a result, predetermined portions of the patterned metal layers 351, 353 are accordingly connected by bias through the substrate layers 354, 356 and through the voids of the sandwiched metal layer 355. A predetermined portion of the patterned metal layer 353 is connected to the sandwiched metal layer 355 through a substrate layer 356 by bias.
フリップチップ隆起部346は、ダイスの機能面上の隆起パッドの形成された配列に取り付けられ、そして、ダイスの機能面が、基板の下向きに面してパターン付けられた金属レイヤに関連して上向きに面する場合に、そのような配置は、「上向きダイス」フリップチップパッケージと称される。ダイスと基板のダイス取り付け領域との間のポリマーアンダーフィル343は、周囲からの保護を提供し、機械的な完全性を構成に追加する。 Flip-chip ridges 346 are attached to the formed array of raised pads on the functional surface of the die, and the functional surface of the die faces upward with respect to the metal layer patterned facing down the substrate. Such an arrangement is referred to as an “upward die” flip chip package. A polymer underfill 343 between the die and the die attach area of the substrate provides protection from the surroundings and adds mechanical integrity to the configuration.
上記のように、金属レイヤ351,353は、適切な電気回路を提供するためにパターン付けられて、挟まれた金属レイヤ355は、上側と下側の金属レイヤ351,353の所定のトレースの間で相互接続(挟まれた金属レイヤ355との接触のない)を可能とするために、所定の位置に空所を有する。特に、例えば、下側の金属レイヤは、チップ相互接続隆起部353に取り付け位置を提供するために、ダイス取り付け領域にパターン付けられる。そして、例えば、下側の金属レイヤは、第2次相互接続はんだボール348に取り付け位置を提供するために、ボトムパッケージ基板342の縁部のより近くにパターン付けられる。それによって、完成したMPMは、基礎的な電気回路(図示しない)に、ソルダーリフローによって取り付けられる。そして特に、例えば、上側金属レイヤは、トップパッケージをボトムパッケージと接続しているワイヤボンドに取り付け位置を提供するように、ボトムパッケージ基板342の縁部の近くにパターン付けられる。金属レイヤ353の電気回路の接地ラインは、挟まれた金属レイヤ355にバイアスを通して接続される。そして、はんだボール348のうち所定のものは、グランドボールである。それは、MPMが取り付けられる時に、基礎的な電気回路の接地ラインに取り付けられる。したがって、挟まれた金属レイヤ355は、MPMのために接地面として役立つ。はんだボール348のうち所定の他のものは、インプット/アウトプットボールまたはパワーボールである。それに応じて、これらは金属レイヤ353の電気回路の中で、それぞれインプット/アウトプットまたはパワーライン上のはんだボール位置に取り付けられる。 As described above, the metal layers 351, 353 are patterned to provide a suitable electrical circuit, and the sandwiched metal layer 355 is between predetermined traces of the upper and lower metal layers 351, 353. In order to allow interconnection (no contact with the sandwiched metal layer 355), there is a void in place. In particular, for example, the lower metal layer is patterned in the die attachment area to provide an attachment location for the chip interconnect ridge 353. And, for example, the lower metal layer is patterned closer to the edge of the bottom package substrate 342 to provide a mounting location for the secondary interconnect solder balls 348. Thereby, the completed MPM is attached to a basic electrical circuit (not shown) by solder reflow. And in particular, for example, the upper metal layer is patterned near the edge of the bottom package substrate 342 to provide a mounting location for the wire bond connecting the top package with the bottom package. The ground line of the electric circuit of the metal layer 353 is connected to the sandwiched metal layer 355 through a bias. A predetermined one of the solder balls 348 is a ground ball. It is attached to the ground line of the basic electrical circuit when the MPM is attached. Thus, the sandwiched metal layer 355 serves as a ground plane for the MPM. Certain other of the solder balls 348 are input / output balls or power balls. Accordingly, they are attached in the electrical circuit of the metal layer 353 to solder ball locations on the input / output or power line, respectively.
図10Aに示すように、トップパッケージ1000は、積み重ねられたダイスランドグリッドアレイパッケージである。そして、それは、スペーサ1015によって分離され、トップパッケージ基板の上に積み重ねられているダイス1014,1024を有している。トップパッケージ基板は、上側の基板の表面に金属レイヤを有する誘電性のレイヤ1012を備え、そして、例えば1031のように、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに、取り付け位置を与えられたトレースを提供するようにパターン付けられている。下側のダイス1014は、ダイス接着エポキシなどの接着剤1013を使ってトップパッケージ基板のダイス取り付け領域に取り付けられる。ダイス1014は、ダイスの機能面上のワイヤボンドサイトを所定のトレース1011上のワイヤボンドサイトと接続しているワイヤボンド1016によってトップ基板と電気的に接続される。スペーサ1015は、接着剤(図示しない)を使って、下側のダイス1014の上側表面に添付される。そして、上側のダイス1024は、接着剤(図示しない)を使って、スペーサ1015の上側表面に添付される。スペーサは、上側のダイス1024の張り出している縁部がワイヤボンド1016に衝突しないように、クリアランスを提供するために十分に厚くなるように選ばれる。ダイス1024は、ダイスの機能面上のワイヤボンドサイトを所定のトレース1011上のワイヤボンドサイトと接続しているワイヤボンド1026によってトップ基板と電気的に接続される。トップパッケージ基板の上に積み重ねられたダイスとワイヤボンドのアセンブリは、トップパッケージの上側表面1019を提供していて、相互接続トレース1011の周縁部を露出したままにしておくモールディング材料1017でカプセル化される。トップパッケージ1000は、この時点でテストされる。それから、ボトムパッケージ基板の上側表面のダイス取り付け領域の上に積み重ねられて、接着剤1003を使って、添付される。トップとボトムパッケージの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース351の上のワイヤボンドサイトと、トップパッケージ基板のトレース1011の上の露出されたワイヤボンドサイトとを接続しているワイヤボンド1018によってもたらされる。それから、MPMアセンブリは、パッケージとパッケージとを結合するワイヤボンドを保護するため、そして完成したMPM101において機械的な完全性を提供するためにモールド1007でカプセル化される。 As shown in FIG. 10A, the top package 1000 is a stacked die land grid array package. It then has dice 1014, 1024 separated by spacers 1015 and stacked on top package substrate. The top package substrate comprises a dielectric layer 1012 having a metal layer on the surface of the upper substrate, and a wire bond interconnect of the top package substrate with stacked dies, eg 1031, and a bottom package substrate And a top package wire bond interconnect having a pattern to provide a mounting location. The lower die 1014 is attached to the die attachment area of the top package substrate using an adhesive 1013 such as die attach epoxy. The die 1014 is electrically connected to the top substrate by a wire bond 1016 that connects the wire bond site on the functional surface of the die to the wire bond site on the predetermined trace 1011. The spacer 1015 is attached to the upper surface of the lower die 1014 using an adhesive (not shown). The upper die 1024 is then attached to the upper surface of the spacer 1015 using an adhesive (not shown). The spacer is chosen to be thick enough to provide clearance so that the overhanging edge of the upper die 1024 does not hit the wire bond 1016. The die 1024 is electrically connected to the top substrate by a wire bond 1026 connecting the wire bond site on the functional surface of the die with the wire bond site on the predetermined trace 1011. The die and wire bond assembly stacked on the top package substrate is encapsulated with a molding material 1017 that provides the top package upper surface 1019 and leaves the periphery of the interconnect trace 1011 exposed. The The top package 1000 is tested at this point. It is then stacked on top of the die mounting area on the upper surface of the bottom package substrate and attached using adhesive 1003. The top and bottom package electrical interconnections connect the wire bond sites on the top metal substrate traces 351 of the bottom package substrate with the exposed wire bond sites on the top package substrate traces 1011. Caused by the wire bond 1018. The MPM assembly is then encapsulated with a mold 1007 to protect the wire bonds joining the packages and to provide mechanical integrity in the finished MPM 101.
上述されるように、本実施形態における上向きダイスフリップチップBGAパッケージの上に積み重ねられたダイストップパッケージは、例えば、積み重ねたダイスの数に、そしてダイスの寸法に依存して、様々な構成を有する。例えば、図10Bは、その断面図において、代わりのMPMの構成103を示している。その中では、少なくとも、LGAは、2つの積み重ねられたダイスを有しており、上側のダイス1044は、下側のダイス1034より小さな寸法を有する。そのような構成の中には、下側のダイスの縁部のワイヤボンド接続サイトの上に上側のダイスの周縁部の突出がなく、したがって、スペーサを有することは不要である。図10BのMPM103におけるボトムパッケージ302は、図10AのMPM101におけるボトムパッケージに実質的に類似していて、対応する部分は同様に各図において識別される。MPM103におけるトップパッケージ1030は、積み重ねられたダイスのランドグリッドアレイパッケージであり、トップパッケージ基板の上に積み重ねられているダイス1034,1044を備える。トップパッケージ基板は、上側の基板の表面に金属レイヤを有している誘電性のレイヤ1012を備える。そして、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに、接続位置を与えられるトレース、例えば1031を提供するようにパターン付けられている。下側のダイス1034は、ダイス接続エポキシなどの接着剤1033を使ってトップパッケージ基板のダイス接続領域に取り付けられる。ダイス1034は、所定のトレース1031上にワイヤボンドサイトとダイスの機能面の上のワイヤボンドサイトとを接続しているワイヤボンド1036によって、トップ基板と電気的に接続される。上側のダイス1044は、接着剤1035を使って、下側のダイス1034の上側表面に添付される。ダイス1044は、所定のトレース1031上にワイヤボンドサイトとダイスの機能面の上のワイヤボンドサイトとを接続しているワイヤボンド1046によって、トップ基板と電気的に接続される。トップパッケージ基板の上の、積み重ねられたダイスとワイヤボンドのアセンブリは、トップパッケージ上側表面1039を提供しているモールディング材料1037でカプセル化され、相互接続トレース1031の周辺の部分を露出したままにしている。トップパッケージ1030は、この時点でテストされ、それから、ボトムパッケージ基板の上側表面のダイス接続領域の上に積み重ねられて、接着剤1003を使って取り付けられる。トップパッケージとボトムパッケージの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース351上にワイヤボンドサイトとトップパッケージ基板のトレース1031上で露出されたワイヤボンドサイトとを接続しているワイヤボンド1018によってもたらされる。MPMアセンブリは、その時、パッケージ間を接続するワイヤボンドを保護するため、および完成したMPM103において機械的な完全性を提供するためにモールド1007によってカプセル化される。 As described above, the die stop package stacked on the upward die flip chip BGA package in this embodiment has various configurations depending on, for example, the number of stacked dies and the dimensions of the dies. . For example, FIG. 10B shows an alternative MPM configuration 103 in its cross-sectional view. Among them, at least the LGA has two stacked dies and the upper die 1044 has a smaller dimension than the lower die 1034. In such a configuration, there is no protrusion of the upper die peripheral edge over the wire bond connection site at the edge of the lower die, and therefore it is not necessary to have a spacer. The bottom package 302 in the MPM 103 of FIG. 10B is substantially similar to the bottom package in the MPM 101 of FIG. 10A, and corresponding portions are similarly identified in each figure. The top package 1030 in the MPM 103 is a land grid array package of stacked dies, and includes dies 1034 and 1044 stacked on a top package substrate. The top package substrate includes a dielectric layer 1012 having a metal layer on the surface of the upper substrate. And patterned to provide a trace, eg, 1031, that is provided with a connection location for the wire bond interconnect of the top package substrate with stacked dies and the wire bond interconnect of the top package with the bottom package substrate. ing. The lower die 1034 is attached to the die connection area of the top package substrate using an adhesive 1033 such as a die connection epoxy. The die 1034 is electrically connected to the top substrate by a wire bond 1036 connecting a wire bond site and a wire bond site on the functional surface of the die on a predetermined trace 1031. Upper die 1044 is attached to the upper surface of lower die 1034 using adhesive 1035. The die 1044 is electrically connected to the top substrate by a wire bond 1046 connecting the wire bond site and the wire bond site on the functional surface of the die on a predetermined trace 1031. The stacked die and wire bond assembly on the top package substrate is encapsulated with molding material 1037 providing the top package upper surface 1039, leaving the peripheral portion of the interconnect trace 1031 exposed. Yes. The top package 1030 is tested at this point and then stacked on top of the die connection area on the upper surface of the bottom package substrate and attached using adhesive 1003. The electrical interconnection between the top package and the bottom package connects the wire bond site on the upper metal layer trace 351 of the bottom package substrate and the wire bond site exposed on the top package substrate trace 1031. Provided by wire bond 1018. The MPM assembly is then encapsulated by a mold 1007 to protect the wire bonds connecting between the packages and to provide mechanical integrity in the finished MPM 103.
本発明のこの形態に応じたフリップチップボトムパッケージの中のプロセッサチップは、例えば、ASIC、GPU、またはCPUとすることができる。そして、トップパッケージは、メモリパッケージとすることができ、例えば特に、図10A、10Bにおいて説明されているように、積み重ねられたダイスメモリパッケージである。ボトムパッケージのためのフリップチップ上向きダイス構成は、非常に薄いモジュールを提供することができ、そして特に、モバイル通信などのより高速なアプリケーションに適当である。 The processor chip in the flip chip bottom package according to this aspect of the invention can be, for example, an ASIC, GPU, or CPU. The top package can then be a memory package, for example, a stacked die memory package, particularly as described in FIGS. 10A and 10B. The flip chip upward die configuration for the bottom package can provide a very thin module and is particularly suitable for higher speed applications such as mobile communications.
好ましいのは、MPM101または103などの形態におけるボトムパッケージ基板の接地面355は、さらに、BGAダイスと横たえるLGAダイスとの間の干渉をかなり減らすように電磁遮蔽材として役立ち、そして、そのようなMPMは、ボトムパッケージダイスが高周波(例えば、無線周波数)ダイスである場合のアプリケーションにおいて特に有益である。 Preferably, the ground surface 355 of the bottom package substrate in the form of MPM 101 or 103 further serves as an electromagnetic shield to significantly reduce interference between the BGA die and the lying LGA die, and such MPM Is particularly useful in applications where the bottom package die is a high frequency (eg, radio frequency) die.
いくつかのアプリケーションにおいて、MPMが接続される基礎的な電気回路からボトムパッケージのBGAダイスをシールドすることもまた好ましい。図10Cは、マルチパッケージモジュール105の例を示し、その中において、積み重ねらたダイスランドグリッドアレイパッケージ1000は、上向きダイス構成302のフリップチップBGA上で積み重ねられている。そして、その中で、積み重ねられたパッケージは、ワイヤボンドによって相互接続されており、また、電磁シールドは、基礎的な電気回路(図示しない)に向けての下方への放射線を制限するためにフリップチップBGAダイスで提供される。 In some applications, it is also preferable to shield the bottom package BGA dice from the underlying electrical circuit to which the MPM is connected. FIG. 10C shows an example of a multi-package module 105 in which stacked die land grid array packages 1000 are stacked on flip chip BGAs in an upward facing die configuration 302. And among them, the stacked packages are interconnected by wire bonds, and the electromagnetic shield flips to limit downward radiation towards the basic electrical circuit (not shown) Provided with chip BGA dice.
図10CのMPM105において、トップパッケージ1000とボトムパッケージ302は、大体、図10AのMPM101のように構成されて、対応する機能は各図において対応して識別される。MPM105のボトムパッケージ302は、下側のBGAのダイスからの電磁放射線を電気的に抑えるように、金属(例えば銅)エレクトリカルシールドを与えられる。従って、取り付けられたMPMの下にある電気回路との干渉を防止する。シールド304の下側の平面部は、脚または側壁305によって支持される。接着剤のスポットまたはライン306は、ヒートスプレッダ支持部305をボトム基板の下側表面に取り付けることに役立つ。接着剤は導電性の接着剤とすることができ、基板の下側の金属レイヤのトレースに、特に回路の接地トレースに電気的に接続され得る。シールドの支持部および下側の平面部は、ダイス344を取り囲み、完成された機器の下側のダイスを遮蔽することに加えて、処理操作を促進するため、および、特に、MPMのアセンブル前または設置前のテストの間で、周囲や機械的なストレスから下側のダイスを保護することに役立ち得る。 In the MPM 105 in FIG. 10C, the top package 1000 and the bottom package 302 are roughly configured as the MPM 101 in FIG. 10A, and the corresponding functions are identified correspondingly in each figure. The bottom package 302 of the MPM 105 is provided with a metal (eg, copper) electrical shield to electrically suppress electromagnetic radiation from the lower BGA die. Therefore, interference with the electrical circuit under the attached MPM is prevented. The lower flat portion of the shield 304 is supported by legs or side walls 305. The adhesive spot or line 306 serves to attach the heat spreader support 305 to the lower surface of the bottom substrate. The adhesive can be a conductive adhesive and can be electrically connected to the traces of the metal layer on the underside of the substrate, in particular to the ground traces of the circuit. The shield support and the lower planar portion surround the die 344 and, in addition to shielding the lower die of the finished equipment, to facilitate processing operations and, in particular, before assembly of the MPM or It can help to protect the lower die from ambient and mechanical stress during pre-installation testing.
その代わりに、好ましいものとして、図10Cに説明されるようなシールドは、他の積み重ねられたダイストップパッケージ構成を有しているMPMにおいて上向きダイスフリップチップボトムパッケージ302をシールドするために使用され得る。図10Bに1030で概ね示されるように、積み重ねられたダイストップパッケージは、例えば、隣接したダイスの間にスペーサを全く有しない。 Instead, as preferred, a shield as illustrated in FIG. 10C can be used to shield the upward die flip chip bottom package 302 in MPMs having other stacked die-stop package configurations. . As shown generally at 1030 in FIG. 10B, the stacked die-stop packages do not have any spacers between adjacent dies, for example.
そして、代わりに、図10Cに説明されるようなシールドは、積み重ねられたダイストップパッケージ以外のトップパッケージを有しているMPMの上向きダイスフリップチップボトムパッケージ302をシールドするために使用されてもよい。トップパッケージは、例えば、図5Aに500として概ね示されたLGAトップパッケージなどのような、例えば、ランドグリッドアレイパッケージである。 And alternatively, a shield as illustrated in FIG. 10C may be used to shield the upward die flip chip bottom package 302 of the MPM having a top package other than the stacked die stop package. . The top package is, for example, a land grid array package, such as the LGA top package shown generally as 500 in FIG. 5A.
さらに、図10Aに概略的に記されたマルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダは、トップパッケージの上に提供される。トップヒートスプレッダは、熱伝導性の物質から形成され、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために、MPMの上側表面で周囲に露出している。トップヒートスプレッダは、例えば、金属板(銅などの)であり、そして、モールディング材料硬化処理の間にMPMカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置される周辺の支持部または支持部材を有している。 In addition, for improved heat dissipation from the multi-package module schematically illustrated in FIG. 10A, a heat spreader is provided on the top package. The top heat spreader is formed from a thermally conductive material, and at least a more central region of its upper surface is exposed to the periphery on the upper surface of the MPM for efficient heat exchange away from the MPM. The top heat spreader is, for example, a metal plate (such as copper) and is attached to the MPM capsule during the molding material curing process. Alternatively, the heat spreader has a substantially flat portion on the top package and a peripheral support portion or support member disposed on or near the upper surface of the bottom package substrate.
例として、図10Eは、上向きダイスフリップチップボトムBGAの上で積み重ねられたダイストップパッケージを備えるMPM109を示している断面図である。これにおいて、「トップ」ヒートスプレッダは、MPMの上側表面で提供される。MPM109におけるトップパッケージとボトムパッケージの構成は、一般に図10CにおけるMPM105の場合に類似していて、同様な構成は各図中の参照符号によって識別される。この例におけるトップヒートスプレッダは、トップパッケージ1000上に配置された略平面の中心的な部分1044と、ボトムパッケージ基板342の上側表面に延びている周辺の支持部1046を有する熱伝導性の材料から形成される。平面の部分1044の上側表面は、MPMから離れて効率的な熱交換をするためにMPM上側表面で周囲に露出される。トップヒートスプレッダは、例えば、金属板(銅などの)から、例えば打ち抜きすることによって形成される。支持部1046は、任意で、接着剤(図示しない)を使って、ボトムパッケージ基板の上側表面に添付され得る。マルチパッケージモジュールの構成は、モジュールカプセル体1007の構成によって保護される。そして、ヒートスプレッダ支持部はモールディング材料硬化処理プロセスの間にMPMカプセル体1007に封入される。図10Eにおいて、凹入部1045のようなステップは、ヒートスプレッダの上側の平面部分1044の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態では、ヒートスプレッダ1044の下側表面とLGAモールド1017の上側表面1019との間のスペースは、MPMモールドの薄いレイヤにより満たされる。 As an example, FIG. 10E is a cross-sectional view showing an MPM 109 with a die stop package stacked on an upward die flip chip bottom BGA. In this, a “top” heat spreader is provided on the upper surface of the MPM. The configurations of the top package and the bottom package in the MPM 109 are generally similar to those of the MPM 105 in FIG. 10C, and similar configurations are identified by reference numerals in the drawings. The top heat spreader in this example is formed from a thermally conductive material having a generally planar central portion 1044 disposed on the top package 1000 and a peripheral support 1046 extending to the upper surface of the bottom package substrate 342. Is done. The upper surface of the planar portion 1044 is exposed to the surroundings at the MPM upper surface for efficient heat exchange away from the MPM. The top heat spreader is formed, for example, by punching from a metal plate (such as copper). The support 1046 can optionally be attached to the upper surface of the bottom package substrate using an adhesive (not shown). The configuration of the multi-package module is protected by the configuration of the module capsule body 1007. The heat spreader support is then enclosed in the MPM capsule body 1007 during the molding material curing process. In FIG. 10E, steps such as recesses 1045 can be applied to the outer periphery of the upper planar portion 1044 of the heat spreader to reduce layer cracking from the molding compound and to obtain more mechanical integrity for the structure. it can. In this configuration, the space between the lower surface of the heat spreader 1044 and the upper surface 1019 of the LGA mold 1017 is filled with a thin layer of MPM mold.
代わりに、トップヒートスプレッダは、支持部を有さず、例えば、金属板(銅などの)などの熱伝導性の原料の略平面のものとし得る。平面のヒートスプレッダの上側表面の少なくともより中心領域は、MPMから離れて効率的な熱交換をするために周囲に露出している。そのような単に平面のヒートスプレッダは、ヒートスプレッダがトップパッケージモールドの上側表面に取り付けられる場合に、図10Dにおいて1004で示される。MPM107における積み重ねられたパッケージの構成は、概略図6EにおけるMPM109のと同様であり、同様な構成は各図中の参照符号によって識別される。図10Dにおけるトップヒートスプレッダ1004は、図10Eにおけるように、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために周囲に露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば金属板(銅などの)である。しかし、ここで、トップヒートスプレッダ1004は、接着剤1006を使って上側パッケージカプセル体1017の上側表面1019に取り付けられる。接着剤1006は、改善された熱放散を提供するために、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後で、モールディング材料がMPMカプセル体1007に注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、MPMモールディング材料によってカプセル化される。図10Dにおいて、凹入部1005のようなステップは、ヒートスプレッダ1004の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Instead, the top heat spreader does not have a support portion, and may be a substantially planar one of a heat conductive raw material such as a metal plate (such as copper). At least the more central region of the upper surface of the planar heat spreader is exposed to the environment for efficient heat exchange away from the MPM. Such a simple planar heat spreader is shown at 1004 in FIG. 10D when the heat spreader is attached to the upper surface of the top package mold. The configuration of the stacked packages in the MPM 107 is the same as that of the MPM 109 in the schematic FIG. The top heat spreader 1004 in FIG. 10D is substantially the same as in FIG. 10E, with a thermally conductive material having at least a more central region of its upper surface exposed to the surroundings for efficient heat exchange away from the MPM. It is flat. The top heat spreader is, for example, a metal plate (such as copper). Here, however, the top heat spreader 1004 is attached to the upper surface 1019 of the upper package capsule body 1017 using an adhesive 1006. Adhesive 1006 is a thermally conductive adhesive to provide improved heat dissipation. Typically, the top heat spreader is attached to the top package mold after the top package mold has been at least partially cured and before the molding material is injected into the MPM capsule body 1007. The periphery of the top heat spreader is encapsulated by MPM molding material. In FIG. 10D, steps such as indentations 1005 can be applied to the outer periphery of the heat spreader 1004 to reduce layer cracking from the molding compound and obtain more mechanical integrity for the structure.
図10Dにおける1004などの単に平面のヒートスプレッダは、トップパッケージモールドの上側表面に取り付けられることは必要でない。代わりに、単に平面のヒートスプレッダの下側表面と、LGAモールド1017の上側表面1019との間のスペースは、MPMモールドの薄いレイヤによって満たされており、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にMPMカプセル体1007に取り付けられる。そのような形態において、単に平面のトップヒートスプレッダの外周は、MPMモールディング材料によってカプセル化されてもよく、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造のより機械的な完全性を得るため、外周(図10Dに示す、単に平面のヒートスプレッダ1004の凹入する機能1005を参照)上に凹入部1005のようなステップが与えられる。 A simply planar heat spreader such as 1004 in FIG. 10D need not be attached to the upper surface of the top package mold. Instead, the space between the lower surface of the simply planar heat spreader and the upper surface 1019 of the LGA mold 1017 is filled by a thin layer of MPM mold, such a simply planar heat spreader is used to cure the molding material. It is attached to the MPM capsule body 1007 during the treatment process. In such a configuration, simply the perimeter of the planar top heat spreader may be encapsulated by the MPM molding material, and to reduce layer cracking from the molding compound to obtain a more mechanical integrity of the structure. A step such as a recessed portion 1005 is provided on the outer periphery (see merely the recessed function 1005 of the planar heat spreader 1004 shown in FIG. 10D).
図10D,10Eにおけるような構成の利点は、改善された熱性能である。すべてのアプリケーションにボトムパッケージシールドとトップヒートスプレッダの両方を備えることは必要でない。交互に一方または他方が、最終製品のニーズに依存していると適正である。 An advantage of the configuration as in FIGS. 10D and 10E is improved thermal performance. It is not necessary to have both a bottom package shield and a top heat spreader in every application. Alternately one or the other is appropriate depending on the needs of the final product.
断面図のうち図11は、110として概ね本発明に係るMPMの別の形態を示す。その中で、積み重ねられたダイスLGAトップパッケージ1000は、積み重ねられたダイスBGAボトムパッケージ408上に積み重ねられて、そして、トップパッケージとボトムパッケージは、ワイヤボンドによって相互接続される。図11で説明された形態において、ボトムBGAパッケージ408は積み重ねて2つのダイスを備え、そしてトップLGAパッケージは積み重ねて2つのダイスを備える。 FIG. 11 of the cross-sectional view generally shows another form of MPM according to the present invention as 110. Therein, the stacked dice LGA top package 1000 is stacked on the stacked dice BGA bottom package 408, and the top package and the bottom package are interconnected by wire bonds. In the configuration described in FIG. 11, the bottom BGA package 408 is stacked to include two dies, and the top LGA package is stacked to include two dies.
この構成を有する構造は、例えば、固定された上側表面スペースに高いメモリ密度を必要とするアプリケーションに特に好ましい。積み重ねられたダイスは、同じタイプか、または、フラッシュ、SRAM、PSRAMなどを備えているメモリといった異なるタイプとすることができる。 A structure having this configuration is particularly preferred, for example, for applications that require high memory density in a fixed upper surface space. The stacked dies can be of the same type or different types, such as memory with flash, SRAM, PSRAM, etc.
図11に示すように、トップパッケージ1000は、図10Aのトップパッケージ1000に実質的には同様に構成され、そして、同様な機能は同様な参照符号によって識別される。特に、トップパッケージ1000は、積み重ねられたダイスランドグリッドアレイパッケージであり、ダイス1014,1024はスペーサ1015によって分離されていて、トップパッケージ基板の上で積み重ねられている。トップパッケージ基板は、上側の基板の表面に金属レイヤを有している誘電性のレイヤ1012を備える。そして、積み重ねられたダイスを有するトップパッケージ基板のワイヤボンド相互接続と、ボトムパッケージ基板を有するトップパッケージのワイヤボンド相互接続とに接続位置を提供するトレース、例えば1011、を提供するためにパターン付けられている。下側のダイス1014は、ダイス接着エポキシなどの接着剤1013を使って、トップパッケージ基板のダイス取り付け領域に取り付けられる。ダイス1014は、ダイスの機能面上のワイヤボンドサイトと、所定のトレース1011上のワイヤボンドサイトとを接続しているワイヤボンド1016によってトップ基板と電気的に接続される。スペーサ1015は、接着剤(図示しない)を使って、下側のダイス1014の上側表面に取り付けられ、そして、上側のダイス1024は、接着剤(図示しない)を使って、スペーサ1015の上側表面に取り付けられる。上側のダイス1024の張り出している縁部が、ワイヤボンド1016に衝突しないように、スペーサは、クリアランスを提供するように十分に厚くなるように選ばれる。ダイス1024は、ダイスの機能面上のワイヤボンドサイトと所定のトレース1011上のワイヤボンドサイトとを接続しているワイヤボンド1026によってトップ基板と電気的に接続される。トップパッケージ基板の上の積み重ねられたダイスとワイヤボンドとのアセンブリは、トップパッケージ上側表面1019を提供しているモールディング材料1017でカプセル化され、相互接続トレース1011の周辺の部分を露出したままにしている。後述するように、トップパッケージ1000は、この時点でテストされて、それからボトムパッケージ408上に積み重ねられる。 As shown in FIG. 11, the top package 1000 is configured substantially the same as the top package 1000 of FIG. 10A, and similar functions are identified by similar reference numerals. In particular, the top package 1000 is a stacked die land grid array package, and the dies 1014 and 1024 are separated by spacers 1015 and stacked on a top package substrate. The top package substrate includes a dielectric layer 1012 having a metal layer on the surface of the upper substrate. And patterned to provide traces, eg, 1011, that provide connection locations for the top bond substrate wirebond interconnect with stacked dies and the top package wirebond interconnect with the bottom package substrate. ing. The lower die 1014 is attached to the die mounting area of the top package substrate using an adhesive 1013 such as a die bonding epoxy. The die 1014 is electrically connected to the top substrate by a wire bond 1016 connecting a wire bond site on the functional surface of the die and a wire bond site on a predetermined trace 1011. The spacer 1015 is attached to the upper surface of the lower die 1014 using an adhesive (not shown), and the upper die 1024 is attached to the upper surface of the spacer 1015 using an adhesive (not shown). It is attached. The spacer is chosen to be thick enough to provide clearance so that the overhanging edge of the upper die 1024 does not hit the wire bond 1016. The die 1024 is electrically connected to the top substrate by a wire bond 1026 connecting the wire bond site on the functional surface of the die and the wire bond site on the predetermined trace 1011. The stacked die and wire bond assembly on the top package substrate is encapsulated with molding material 1017 providing the top package upper surface 1019, leaving the peripheral portion of the interconnect trace 1011 exposed. Yes. As described below, the top package 1000 is tested at this point and then stacked on the bottom package 408.
MPM110のボトムパッケージ408は、トップパッケージ1000と同様に構成される。特に、ボトムパッケージ408は、積み重ねられたダイスランドグリッドアレイパッケージである。そして、スペーサによって分離され、ボトムパッケージ基板の上に積み重ねられているダイス444,454を備えている。ボトムパッケージ基板は、完成したMPMにおいて相互接続基板として役立ち、それは、例えば、図5AのMPM50のボトムパッケージ400の底の基板412と同様の方法で構成され得る。特に、この形態において、ボトムパッケージ408は、少なくとも1つの金属レイヤを備えるボトムパッケージ基板442を有する。様々な基板タイプのいずれも使われ得る。例えば、2から6つの金属レイヤを有するラミネート、または4から8つの金属レイヤを有する基板、または1または2つの金属レイヤを有する柔軟なポリイミドテープ、またはセラミックの積層基板も含まれる。図11に例示されたボトムパッケージ基板442は、2つの金属レイヤ451,453を有し、それぞれは、適切な電気回路を提供するためにパターン付けられて、バイアス452によって接続される。下側のダイス444は、通常、図11において443で示されている一般にダイス接着エポキシと称される接着剤を使って、基板の「上側」表面に接着される。下側のダイスは、所定のトレース451上のワイヤボンドサイトとダイス444の機能面上のワイヤボンドサイトとを接続しているワイヤボンド446によって、底の基板と電気的に接続される。スペーサは、接着剤(図示しない)を使って、下側のダイス444の上側表面に取り付けられ、上側のダイス454は、積み重ねられて、接着剤(図示しない)を使ってスペーサの上側表面に取り付けられる。スペーサは、上側のダイス454の張り出している縁部がワイヤボンド446に衝突しないようなクリアランスを提供するために十分な厚さとなるように選ばれる。上側のダイス454は、所定のトレース451上のワイヤボンドサイトと、ダイス454の機能面上のワイヤボンドサイトとを接続しているワイヤボンド456によって底の基板と電気的に接続される。ボトムパッケージの下側のダイス444と上側のダイス454とワイヤボンド446,456とは、処理操作を促進するために周囲および機械的なストレスから保護を提供し一番上の積み重ねられたダイスパッケージ1000が積み重ねられ得るボトムパッケージの上側表面を提供するモールディングコンパウンド917でカプセル化される。はんだボール318は、例えば、最終製品のマザーボード(図示しない)などの基礎的な電気回路との相互接続を提供するため、基板の下側の金属レイヤ上の接続パッドの上にリフローされる。はんだマスク455、457は、電気的な接続のために接続位置で基礎的な金属を露出するために金属レイヤ451,453上でパターン付けられる。例えば、ワイヤボンドサイトとボンディングパッドは、ワイヤボンドとはんだボール418とを接続する。 The bottom package 408 of the MPM 110 is configured in the same manner as the top package 1000. In particular, the bottom package 408 is a stacked die land grid array package. Then, dies 444 and 454 separated by a spacer and stacked on the bottom package substrate are provided. The bottom package substrate serves as an interconnect substrate in the completed MPM, which can be configured in a manner similar to the bottom substrate 412 of the bottom package 400 of the MPM 50 of FIG. 5A, for example. In particular, in this form, the bottom package 408 has a bottom package substrate 442 comprising at least one metal layer. Any of a variety of substrate types can be used. For example, a laminate having 2 to 6 metal layers, or a substrate having 4 to 8 metal layers, or a flexible polyimide tape having 1 or 2 metal layers, or a ceramic laminated substrate is also included. The bottom package substrate 442 illustrated in FIG. 11 has two metal layers 451, 453, each patterned to provide an appropriate electrical circuit and connected by a bias 452. The lower die 444 is typically adhered to the “upper” surface of the substrate using an adhesive, commonly referred to as a die attach epoxy, shown at 443 in FIG. The lower die is electrically connected to the bottom substrate by wire bonds 446 connecting the wire bond sites on a given trace 451 and the wire bond sites on the functional surface of the die 444. The spacer is attached to the upper surface of the lower die 444 using an adhesive (not shown), and the upper die 454 is stacked and attached to the upper surface of the spacer using an adhesive (not shown). It is done. The spacer is chosen to be thick enough to provide clearance so that the overhanging edge of the upper die 454 does not impact the wire bond 446. The upper die 454 is electrically connected to the bottom substrate by a wire bond 456 connecting the wire bond site on a given trace 451 and the wire bond site on the functional surface of the die 454. The lower die 444, the upper die 454, and the wire bonds 446, 456 of the bottom package provide protection from ambient and mechanical stresses to facilitate processing operations and provide the top stacked die package 1000. Are encapsulated with a molding compound 917 that provides the upper surface of the bottom package that can be stacked. Solder balls 318 are reflowed over the connection pads on the metal layer on the underside of the substrate to provide interconnection with basic electrical circuitry such as, for example, the final product motherboard (not shown). Solder masks 455, 457 are patterned on metal layers 451, 453 to expose the underlying metal at the connection location for electrical connection. For example, the wire bond site and the bonding pad connect the wire bond and the solder ball 418.
トップパッケージ1000は、テストされ、ボトムパッケージ基板の上側表面のダイス取り付け領域に積み重ねられて、接着剤1103を使って取り付けられる。トップパッケージとボトムパッケージとの電気的な相互接続は、ボトムパッケージ基板の上側の金属レイヤのトレース451上のワイヤボンドサイトとトップパッケージ基板のトレース1011上の露出されたワイヤボンドサイトとを接続しているワイヤボンド1118によってもたらされる。それからMPMアセンブリ体は、パッケージ間のワイヤボンドを保護し、完成したMPM110において機械的な完全性を提供するために、モールド1107でカプセル化される。 The top package 1000 is tested, stacked in a die attach area on the upper surface of the bottom package substrate, and attached using adhesive 1103. The electrical interconnection between the top package and the bottom package is made by connecting the wire bond site on the upper metal layer trace 451 of the bottom package substrate with the exposed wire bond site on the top package substrate trace 1011. Provided by wire bond 1118. The MPM assembly is then encapsulated with a mold 1107 to protect the wire bonds between packages and provide mechanical integrity in the finished MPM 110.
トップパッケージまたはボトムパッケージまたはトップパッケージとボトムパッケージとの両方において積み重ねられたダイスを有するMPMは、特に、大容量メモリの小さな上側表面スペースアプリケーションとすることができる。図11のマルチパッケージモジュールは、例えば、積み重ねられたASICボトムパッケージの上に積み重ねられたダイスメモリトップパッケージを備え得る。または、トップパッケージとボトムパッケージとの両方は、高密度メモリモジュールを形成する積み重ねられたダイスメモリパッケージとすることができる。 An MPM having dies stacked in a top package or bottom package or both top and bottom packages can be particularly small upper surface space applications for large memory. The multi-package module of FIG. 11 may comprise, for example, a die memory top package stacked on top of a stacked ASIC bottom package. Alternatively, both the top package and the bottom package can be stacked dice memory packages that form a high density memory module.
他の積み重ねられたダイスパッケージの構成は、本発明のこの形態に従って、例えば、積み重ねたダイスの数および積み重ねたダイスの寸法に依存して、MPMにおけるボトムまたはトップの積み重ねられたダイスパッケージに使用され得る。例えば、ボトムパッケージの積み重ねた上側のダイスは、下側のダイスより小さな寸法を有する。そのような構成においては、下側のダイスの縁部のワイヤボンド接続サイト上に上側のダイスの周縁部の突出が全くなく、したがって、積み重ねている隣接したダイス間にスペーサを備えることは不要である。 Other stacked die package configurations are used in accordance with this aspect of the invention for bottom or top stacked die packages in MPM, for example, depending on the number of stacked dies and the size of the stacked dies. obtain. For example, the stacked upper die of the bottom package has a smaller dimension than the lower die. In such a configuration, there is no protrusion of the upper die perimeter on the wire bond connection site at the edge of the lower die, and therefore it is not necessary to provide a spacer between adjacent adjacent dies. is there.
他のトップパッケージの構成は、本発明のこの形態に従って、積み重ねられたダイスボトムパッケージの上に積み重ねられ得る。BGAトップパッケージは、図5Aの形態において例示されるように、積み重ねられたダイスボトムパッケージの上に積み重ねられる。 Other top package configurations can be stacked on top of the stacked die bottom packages in accordance with this aspect of the invention. The BGA top package is stacked on top of the stacked die bottom package as illustrated in the configuration of FIG. 5A.
図11において説明されるように、積み重ねられたダイスボトムパッケージを有するマルチパッケージモジュールから改善された熱放散のために、ヒートスプレッダはトップパッケージの上に提供される。トップヒートスプレッダは、その上側表面の少なくともより中心領域を、MPMの上側表面で、MPMから離れて効率的な熱交換をするために周囲に露出させている熱伝導性の物質から形成される。トップヒートスプレッダは、例えば、金属板(銅などの)であり、それはモールディング材料硬化処理の間にMPMカプセル体に取り付けられる。または、ヒートスプレッダは、トップパッケージの上に略平面な部分と、ボトムパッケージ基板の上側表面、またはその近くに配置されている周辺の支持部または支持部材を有している。 As illustrated in FIG. 11, a heat spreader is provided on top of the top package for improved heat dissipation from a multi-package module having stacked die bottom packages. The top heat spreader is formed from a thermally conductive material that exposes at least a more central region of its upper surface to the surroundings for efficient heat exchange away from the MPM on the upper surface of the MPM. The top heat spreader is, for example, a metal plate (such as copper) that is attached to the MPM capsule during the molding material curing process. Alternatively, the heat spreader has a substantially planar portion on the top package and a peripheral support portion or support member disposed on or near the upper surface of the bottom package substrate.
積み重ねられたダイスボトムパッケージを有している(または積み重ねられたダイスボトムとトップパッケージを有する)MPMのトップMPMヒートスプレッダのみならず、図5Dおよび5Eに例として説明されるようなトップヒートスプレッダも同様に適切である。 Not only MPM top MPM heat spreaders with stacked die bottom packages (or with stacked die bottom and top packages), but also top heat spreaders as illustrated by way of example in FIGS. 5D and 5E. Is appropriate.
図11のMPMの構成と図5Eのヒートスプレッダに関して、例えば、トップヒートスプレッダは、トップパッケージの上に配置される概ね平面の中心部分544とボトムパッケージ基板442の上側表面に延びている周辺の支持部546とを有している熱伝導性の材料から形成され得る。平面部分544の上側表面は、MPMから離れて効率的な熱交換をするために、MPM上側表面で周囲に露出する。トップヒートスプレッダは、例えば、金属板(銅などの)から形成され、例えば打ち抜きすることによって形成される。支持部546は、任意で、接着剤を使ってボトムパッケージ基板の上側表面に取り付けられ得る。マルチパッケージモジュールの構成は、モジュールカプセル体1107の構成によって保護され、ヒートスプレッダ支持部は、モールディング材料硬化処理プロセスの間にMPMカプセル体1107に封入される。凹入部1045のようなステップは、ヒートスプレッダの上側の平面部分1044の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。この形態において、ヒートスプレッダ544の下側表面と、トップパッケージモールド1017の上側表面1019との間のスペースは、MPMモールドの薄いレイヤにより満たされる。 With respect to the MPM configuration of FIG. 11 and the heat spreader of FIG. 5E, for example, the top heat spreader includes a generally planar central portion 544 disposed over the top package and a peripheral support 546 extending to the upper surface of the bottom package substrate 442. Can be formed from a thermally conductive material. The upper surface of the planar portion 544 is exposed to the surroundings at the MPM upper surface for efficient heat exchange away from the MPM. The top heat spreader is formed from, for example, a metal plate (such as copper), and is formed by punching, for example. The support 546 can optionally be attached to the upper surface of the bottom package substrate using an adhesive. The configuration of the multi-package module is protected by the configuration of the module capsule body 1107, and the heat spreader support is enclosed in the MPM capsule body 1107 during the molding material curing process. Steps such as indentations 1045 can be applied to the outer periphery of the upper planar portion 1044 of the heat spreader to reduce layer cracking from the molding compound and provide more mechanical integrity for the structure. In this configuration, the space between the lower surface of the heat spreader 544 and the upper surface 1019 of the top package mold 1017 is filled with a thin layer of MPM mold.
代わりに、トップヒートスプレッダは、トップパッケージモールドの上側表面に取り付けられ得る。図11のMPMの構成と図5Dのヒートスプレッダに関して、例えば、トップヒートスプレッダ504は、その上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために周囲に向けて露出している熱伝導性の物質で略平面なものである。トップヒートスプレッダは、例えば、金属板(銅など)である。しかし、ここで、トップヒートスプレッダ504は、接着剤を使って上側のパッケージカプセル体1017の上側表面1019上に取り付けられる。接着剤は、改善された熱放散を提供するために、熱伝導性の接着剤である。通常、トップヒートスプレッダは、トップパッケージモールドが少なくとも部分的に硬化処理された後であるが、モールディング材料がMPMカプセル体1107として注入される前に、トップパッケージモールドに取り付けられる。トップヒートスプレッダの周囲は、MPMモールディング材料によってカプセル化される。凹入部505のようなステップは、ヒートスプレッダ504の外周に供給され、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得ることができる。 Alternatively, the top heat spreader can be attached to the upper surface of the top package mold. With respect to the configuration of the MPM of FIG. 11 and the heat spreader of FIG. 5D, for example, the top heat spreader 504 has at least a more central region of its upper surface exposed towards the surroundings for efficient heat exchange away from the MPM. It is a heat conductive substance that is almost flat. The top heat spreader is, for example, a metal plate (copper or the like). Here, however, the top heat spreader 504 is mounted on the upper surface 1019 of the upper package capsule body 1017 using an adhesive. The adhesive is a thermally conductive adhesive in order to provide improved heat dissipation. Typically, the top heat spreader is attached to the top package mold after the top package mold has been at least partially cured, but before the molding material is injected as the MPM capsule 1107. The periphery of the top heat spreader is encapsulated by MPM molding material. Steps such as recesses 505 can be applied to the outer periphery of the heat spreader 504 to reduce layer cracking from the molding compound and to obtain more mechanical integrity for the structure.
さらなる代案として、図11中のようなMPMは、支持部を有さず、つまり、トップパッケージモールドの上側表面に取り付けず、単に平面のヒートスプレッダを提供され得る。そのような形態において、トップヒートスプレッダは、例えば、金属板(銅などの)などのような熱伝導性の物質で略平面なものとすることができる。そして、平面のヒートスプレッダの上側表面の少なくともより中心領域が、MPMから離れて効率的な熱交換をするために周囲に露出している。ここで、単に平面のヒートスプレッダの下側表面と、LGAモールド1017の上側表面1019との間のスペースは、MPMモールドの薄いレイヤにより満たされる。そして、そのような単に平面のヒートスプレッダは、モールディング材料硬化処理プロセスの間にMPMカプセル体1107に取り付けられる。そのような取り付られていない単に平面のトップヒートスプレッダの周囲は、図5Dの取り付けられた平面のヒートスプレッダのように、MPMモールディング材料によってカプセル化されてもよく、そして、モールディングコンパウンドからレイヤ割れするのを減少させて構造についてのより機械的な完全性を得るため、外周上に凹入部505のようなステップを与えられてもよい。 As a further alternative, the MPM as in FIG. 11 does not have a support, i.e. does not attach to the upper surface of the top package mold, and can simply be provided with a planar heat spreader. In such a form, the top heat spreader can be substantially planar with a thermally conductive material such as a metal plate (such as copper). In addition, at least the more central region of the upper surface of the planar heat spreader is exposed to the periphery in order to perform efficient heat exchange away from the MPM. Here, the space between the lower surface of the simply planar heat spreader and the upper surface 1019 of the LGA mold 1017 is filled with a thin layer of MPM mold. Such simply planar heat spreaders are then attached to the MPM capsule body 1107 during the molding material curing process. The perimeter of such an unattached simply planar top heat spreader may be encapsulated by the MPM molding material, such as the attached planar heat spreader of FIG. 5D, and may be layered from the molding compound. Steps such as indentations 505 may be provided on the outer circumference to reduce the and obtain more mechanical integrity for the structure.
以上の記述により好適なものとして、すべての様々な形態において、本発明は、積み重ねられたパッケージの間でz軸相互接続方法としてのワイヤボンド接続を特徴とする。一般に、下側のBGAの上に積み重ねられたすべてのLGAは、周囲にワイヤボンドのスペースを得るためにBGAより小さく(x−y平面の少なくとも1次元において)なければならない。ワイヤの直径は、主として0.025mm(0.050から0.010mmの範囲)のオーダである。LGA基板エッジまでのワイヤの長さは、様々な形態において異なり得るが、ワイヤの直径より短くはない。BGAとLGAの相対的なサイズは、主としてそれぞれの最大のダイスのサイズによって決定される。ダイスの厚さとモールドキャップの厚さは、主として、いくつのダイスが1つのパッケージに積み重ねられ得るかで決定する。 As preferred by the above description, in all its various forms, the present invention features wire bond connection as a z-axis interconnection method between stacked packages. In general, all LGAs stacked on the lower BGA must be smaller (in at least one dimension of the xy plane) than the BGA to obtain wire bond space around it. The diameter of the wire is mainly on the order of 0.025 mm (range 0.050 to 0.010 mm). The length of the wire to the LGA substrate edge can vary in various forms, but is not shorter than the diameter of the wire. The relative size of BGA and LGA is determined primarily by the size of each largest die. The thickness of the die and the thickness of the mold cap are mainly determined by how many dies can be stacked in one package.
本発明における使用のためにBGAパッケージとLGAパッケージを製造するプロセスは、ワイヤボンド接続とパッケージのフリップチップタイプとの両方の産業においてよく確立される。 The process of manufacturing BGA and LGA packages for use in the present invention is well established in both wire bond connection and package flip chip type industries.
BGAのテストは、産業においてよく設けられており、主として、はんだボールパッドにアクセスコンタクトすることによってなされる。LGAは、2つの方法のどちらかにおいてテストされ得る。すなわち、基板のLGAの下側表面にあるBGAのはんだボールパッドと同様にLGAパッドに接近することによって、または、基板の上側表面のz軸相互接続パッドに接近することによってテストされ得る。完成されたMPMアッセンブリ体は、BGAをテストする場合と同じようにテストされ得る。 BGA testing is well established in the industry and is mainly done by making access contacts to solder ball pads. LGA can be tested in either of two ways. That is, it can be tested by approaching the LGA pads similar to the BGA solder ball pads on the lower surface of the LGA of the substrate, or by approaching the z-axis interconnect pads on the upper surface of the substrate. The completed MPM assembly can be tested in the same way as testing a BGA.
MPM組立工程は、本発明の様々な形態に従った構成と同様である。一般に、プロセスは、第1パッケージ基板および第1パッケージ基板に取り付けられた少なくとも1つのダイスを備えている第1モールドパッケージを提供するステップと、第1モールドパッケージの上側表面に接着剤を塗布するステップと、第2基板の下側表面が接着の間に第1パッケージの上側表面の接着剤に接触するように、第2パッケージ基板および少なくとも1つのダイスを備えている第2モールドパッケージを配置するステップと、そして第1および第2基板の間でz軸相互接続を形成するステップとを備える。有益なことに、パッケージは組み立てに先がけてテストされることができ、第1パッケージおよび第2パッケージがテストされ「合格」と判定されたものが組み立てモジュールにおいて使用されるように、性能のための要件または信頼性を満たさないパッケージは処分され得る。 The MPM assembly process is similar in construction according to various aspects of the present invention. In general, the process provides a first mold package comprising a first package substrate and at least one die attached to the first package substrate, and applying an adhesive to the upper surface of the first mold package. Placing a second mold package comprising a second package substrate and at least one die such that the lower surface of the second substrate contacts the adhesive on the upper surface of the first package during bonding. And forming a z-axis interconnect between the first and second substrates. Beneficially, the package can be tested prior to assembly, so that the first package and the second package are tested and determined to be “passed” for use in the assembly module. Packages that do not meet requirements or reliability can be disposed of.
図12は、図5Aまたは7に例示されるようなマルチパッケージモジュールの組み立ての工程を示しているフローチャートである。ステップ1202において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ボールグリッドアレイパッケージのダイスおよびワイヤボンドの構成は、モールドによって保護される。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1204において、接着剤が、「合格」のBGAパッケージの上のモールドの上側表面に塗布される。ステップ1206において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護され、好ましくは、テストされて(*)、「合格」と認定される。ステップ1208において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのモールドの上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1210において、接着剤が硬化処理される。ステップ1212において、プラズマクリーン処理はステップ1214の準備として実行される。そして、ステップ1214において、積み重ねられたトップLGAとボトムBGAパッケージとの間でワイヤボンドz軸相互接続が形成される。ステップ1216において、追加のプラズマクリーンは、ステップ1218でのMPMモールドの形成に付随して実行される。ステップ1220において、第2次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1222において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 12 is a flowchart showing a process of assembling a multi-package module as exemplified in FIG. 5A or 7. In step 1202, an undivided strip of ball grid array package is provided. The die and wire bond configuration of the ball grid array package is protected by the mold. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1204, adhesive is applied to the upper surface of the mold over the “pass” BGA package. In step 1206, a singulated land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1208, a pick and place process is performed to place the “pass” LGA package on the adhesive on the mold of the “pass” BGA package. In step 1210, the adhesive is cured. In step 1212, a plasma clean process is performed as a preparation for step 1214. Then, at step 1214, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. In step 1216, additional plasma clean is performed concomitant with the formation of the MPM mold in step 1218. In step 1220, secondary interconnect solder balls are attached to the underside of the module. In step 1222, the completed module is tested (*) and singulated from the strip, eg, by saw singulation or punch singulation, and packaged for further use.
図13は、例えば図6Aに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ1302において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とは、モールドによって保護される。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示されるように)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1304において、接着剤は「合格」のBGAパッケージのモールドの上側表面の上に塗布される。ステップ1306において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、ワイヤボンドを保護している周辺のモールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1308において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのモールド上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1310において、接着剤が硬化処理される。ステップ1312において、プラズマクリーン処理は、ステップ1314の準備として実行される。そして、ステップ1314においてワイヤボンドz軸相互接続は、積み重ねられたトップLGAとボトムBGAパッケージとの間で形成される。ステップ1316において、追加のプラズマクリーンは、ステップ1318でのMPMモールドの形成に付随して実行される。ステップ1320において、第2レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1322において、完成したモジュールはテストされて(*)、例えば、のこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 13 is a flowchart showing a process of assembling a multi-package module as shown in FIG. 6A, for example. In step 1302, an unsingulated strip of ball grid array package is provided. The die and wire bond configuration of the ball grid array package is protected by a mold. The striped BGA packages are preferably tested for performance and reliability (as indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1304, an adhesive is applied over the upper surface of the mold of the “pass” BGA package. In step 1306, an individualized land grid array package is provided. The singulated LGA package is protected by a peripheral mold protecting the wire bond and is preferably tested (*) and certified as “pass”. In step 1308, a pick and place process is performed to place the “pass” LGA package on the adhesive on the mold of the “pass” BGA package. In step 1310, the adhesive is cured. In step 1312, a plasma clean process is performed as a preparation for step 1314. Then, at step 1314, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. In step 1316, additional plasma clean is performed concomitant with the formation of the MPM mold in step 1318. In step 1320, a second level interconnect solder ball is attached to the underside of the module. In step 1322, the completed module is tested (*), eg, singulated from the strip by saw singulation or punch singulation and packaged for further use.
図14Aは、例えば図8Aに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ1402において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。BGAパッケージは、ダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージ上のダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1404において、接着剤は「合格」のBGAパッケージのシールド上側表面の上に塗布される。ステップ1406において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1408において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのシールド上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1410において、接着剤は硬化処理される。ステップ1412において、プラズマクリーン処理は、ステップ1414の準備として実行される。そして、ステップ1414において、ワイヤボンドz軸相互接続は、積み重ねられたトップLGAおよびBGAパッケージ間で形成される。ステップ1416において、追加のプラズマクリーンは、ステップ1418でのMPMモールドの形成に付随して実行される。ステップ1420において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ1422において、第2次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1424において、完成したモジュールはテストされて(*)、例えば、のこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 14A is a flowchart showing a process of assembling a multi-package module as shown in FIG. 8A, for example. In step 1402, an unsingulated strip of ball grid array package is provided. The BGA package includes a shield mounted on the die. The shield protects the die and wire bond configuration on the ball grid array package, and accordingly no package mold is required. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1404, adhesive is applied over the shield upper surface of the “pass” BGA package. In step 1406, an individualized land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1408, the pick and place process is performed to place the “pass” LGA package on the adhesive on the shield of the “pass” BGA package. In step 1410, the adhesive is cured. In step 1412, the plasma clean process is performed as preparation for step 1414. Then, in step 1414, a wire bond z-axis interconnect is formed between the stacked top LGA and BGA packages. In step 1416, additional plasma clean is performed concomitant with the formation of the MPM mold in step 1418. In step 1420, a deflash process is performed to decompose and remove inappropriate basic elements. Deflash is performed by laser or by chemical or plasma clean. In step 1422, secondary interconnect solder balls are attached to the underside of the module. In step 1424, the completed module is tested (*), eg, singulated from the strip by saw singulation or punch singulation and packaged for further use.
図14Bは、例えば図8Bに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図14Aに示されるものと同様に、「ドロップイン」成形モールド処理によってヒートスプレッダの取り付けの間に挿入される追加の工程を有している。処理における同様な工程は、各図における同様な参照符号によって識別される。ステップ1402において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。BGAパッケージはダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示されるように)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1404において、接着剤は「合格」のBGAパッケージのシールド上側表面の上に塗布される。ステップ1406において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護され、好ましくは、テストされて(*)、「合格」と認定される。ステップ1408において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのシールド上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1410において、接着剤は硬化処理される。ステップ1412において、プラズマクリーン処理は、ステップ1414の準備として実行される。そして、ステップ1414において、ワイヤボンドz軸相互接続は、積み重ねられたトップLGAとボトムBGAパッケージとの間で形成される。ステップ1416において、追加のプラズマクリーンは実行される。ステップ1415において、ヒートスプレッダは雌型モールド装置による各モールド雌型の中に落とされる。ステップ1417において、ステップ1416によるクリーンパッケージスタックは、ヒートスプレッダの上のモールド雌型の中に落とされる。ステップ1419において、カプセル化材料は、モールド雌型に注入されて、MPMモールドを形成するために硬化処理される。ステップ1421において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ1422において、第2次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1424において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 14B is a flowchart showing a process of assembling a multi-package module as shown in FIG. 8B, for example. This process, like that shown in FIG. 14A, has the additional step of being inserted during heat spreader attachment by a “drop-in” mold process. Similar steps in the process are identified by similar reference numbers in the figures. In step 1402, an unsingulated strip of ball grid array package is provided. The BGA package includes a shield mounted on the die. The shield protects the die and wire bond configuration of the ball grid array package and correspondingly no package mold is required. The striped BGA packages are preferably tested for performance and reliability (as indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1404, adhesive is applied over the shield upper surface of the “pass” BGA package. In step 1406, an individualized land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1408, the pick and place process is performed to place the “pass” LGA package on the adhesive on the shield of the “pass” BGA package. In step 1410, the adhesive is cured. In step 1412, the plasma clean process is performed as preparation for step 1414. Then, in step 1414, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. In step 1416, an additional plasma clean is performed. In step 1415, the heat spreader is dropped into each mold female mold by the female mold apparatus. In step 1417, the clean package stack from step 1416 is dropped into a mold mold on the heat spreader. In step 1419, the encapsulating material is poured into a mold female and cured to form an MPM mold. In step 1421, a deflash process is performed to decompose and remove inappropriate basic elements. Deflash is performed by laser or by chemical or plasma clean. In step 1422, secondary interconnect solder balls are attached to the underside of the module. In step 1424, the completed module is tested (*) and singulated from the strip, for example by saw singulation or punch singulation, and packaged for further use.
図14Cは、例えば図8Cに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図14Aに示されるものと同様であり、トップパッケージの上のアタッチメントによって平面のヒートスプレッダを取り付ける間に挿入される追加のステップを有する。プロセスにおける同様なステップは、各図における同様な参照符号によって識別される。ステップ1402において、ボールグリッドアレイパッケージの個片化されていないストリップが供給される。BGAパッケージは、ダイスの上に取り付けられたシールドを備える。シールドは、ボールグリッドアレイパッケージのダイスとワイヤボンドの構成とを保護し、それに応じて、いかなるパッケージモールドも必要とされていない。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1404において、接着剤は「合格」のBGAパッケージのシールドの上側表面に塗布される。ステップ1406において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1408において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのシールド上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1410において、接着剤は硬化処理される。ステップ1412において、プラズマクリーン処理は、ステップ1414の準備として実行される。そして、ステップ1414において、ワイヤボンドz軸相互接続は、積み重ねられたトップLGAとボトムBGAパッケージとの間で形成される。その後、追加のプラズマクリーンが実行される。ステップ1431において、接着剤はトップLGAパッケージモールドの上側表面に塗布されて、ステップ1433において、ピック・アンド・プレイスの処理は、トップパッケージモールドの接着剤の上に平面のヒートスプレッダを配置するために実行される。ステップ1435において、接着剤は硬化処理される。ステップ1416において、追加のプラズマクリーンは実行されて、そしてステップ1418において、MPMモールドは形成される。ステップ1420において、デフラッシュ処理は、不適当な基本的要素を分解し、取り除くために実行される。デフラッシュは、レーザによってまたは化学薬品またはプラズマクリーンによって実行される。ステップ1422において、第2レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1424において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 14C is a flowchart showing a process of assembling a multi-package module as shown in FIG. 8C, for example. This process is similar to that shown in FIG. 14A, with the additional step of being inserted during attachment of the planar heat spreader by attachment on the top package. Similar steps in the process are identified by similar reference signs in the figures. In step 1402, an unsingulated strip of ball grid array package is provided. The BGA package includes a shield mounted on the die. The shield protects the die and wire bond configuration of the ball grid array package and correspondingly no package mold is required. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1404, adhesive is applied to the upper surface of the shield of the “pass” BGA package. In step 1406, an individualized land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1408, the pick and place process is performed to place the “pass” LGA package on the adhesive on the shield of the “pass” BGA package. In step 1410, the adhesive is cured. In step 1412, the plasma clean process is performed as preparation for step 1414. Then, in step 1414, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. Thereafter, an additional plasma clean is performed. In step 1431, an adhesive is applied to the upper surface of the top LGA package mold, and in step 1433, a pick and place process is performed to place a planar heat spreader over the top package mold adhesive. Is done. In step 1435, the adhesive is cured. In step 1416, additional plasma clean is performed, and in step 1418, the MPM mold is formed. In step 1420, a deflash process is performed to decompose and remove inappropriate basic elements. Deflash is performed by laser or by chemical or plasma clean. In step 1422, second level interconnect solder balls are attached to the underside of the module. In step 1424, the completed module is tested (*) and singulated from the strip, for example by saw singulation or punch singulation, and packaged for further use.
図15は、例えば図9Aに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ1502において、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが供給される。BGAパッケージは、モールドを与えられまたは与えられず、そして第2次相互接続はんだボールを備えないで供給される。ストリップのBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1504において、接着剤は「合格」のBGAパッケージ上のダイスの上側表面(裏側)に塗布される。ステップ1506において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1508において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのダイス上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1510において、接着剤は硬化処理される。ステップ1512において、プラズマクリーン処理は、ステップ1514の準備として実行される。そして、ステップ1514において、ワイヤボンドz軸相互接続は、積み重ねられたトップLGAとボトムBGAパッケージとの間で形成される。ステップ1516において、追加のプラズマクリーンは、ステップ1518においてMPMモールドの形成に付随して実行される。ステップ1520において、第2次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1522において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 15 is a flowchart showing a process of assembling a multi-package module as shown in FIG. 9A, for example. In step 1502, an undivided strip of downward facing die flip chip ball grid array bottom package is provided. BGA packages are supplied with or without a mold and are supplied with no secondary interconnect solder balls. Strip BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1504, adhesive is applied to the upper surface (back side) of the die on the “pass” BGA package. In step 1506, a singulated land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1508, pick and place processing is performed to place the “pass” LGA package on the adhesive on the die of the “pass” BGA package. In step 1510, the adhesive is cured. In step 1512, plasma clean processing is performed as preparation for step 1514. Then, at step 1514, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. In step 1516, additional plasma clean is performed in step 1518 concomitant with the formation of the MPM mold. In step 1520, secondary interconnect solder balls are attached to the underside of the module. In step 1522, the completed module is tested (*) and singulated from the strip, for example by saw singulation or punch singulation, and packaged for further use.
図16は、例えば図9Bに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。このプロセスは、図15で示されたものと同様であり、ボトムパッケージフリップチップダイスの上のシールドの取り付けの間に挿入される追加のステップを有する。プロセスにおける同様なステップは、各図における同様な参照符号によって識別される。ステップ1602において、下向きダイスフリップチップボールグリッドアレイボトムパッケージの個片化されていないストリップが供給される。BGAパッケージは、モールドを与えられまたは与えられず、そして第2次相互接続はんだボールを備えないで供給される。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1603において、電気遮蔽材は、「合格」のボトムBGAパッケージのダイス上に取り付けられる。ステップ1604において、接着剤は「合格」のBGAパッケージのシールドの上側表面に塗布される。ステップ1606において、個片化されたランドグリッドアレイパッケージが供給される。個片化されたLGAパッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1608において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージのシールド上の接着剤に「合格」のLGAパッケージを配置するために実行される。ステップ1610において、接着剤は硬化処理される。ステップ1612において、プラズマクリーン処理は、ステップ1614の準備として実行される。そして、ステップ1614において、ワイヤボンドz軸相互接続が、積み重ねられたトップLGAとボトムBGAパッケージとの間で形成される。ステップ1616において、追加のプラズマクリーンは、ステップ1618でのMPMモールドの形成に付随して実行される。ステップ1620において、第2レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1622において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 16 is a flowchart showing a process of assembling a multi-package module as shown in FIG. 9B, for example. This process is similar to that shown in FIG. 15, with the additional step of being inserted during the attachment of the shield over the bottom package flip chip die. Similar steps in the process are identified by similar reference signs in the figures. In step 1602, an undivided strip of downward die flip chip ball grid array bottom package is provided. BGA packages are supplied with or without a mold and are supplied with no secondary interconnect solder balls. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1603, the electrical shielding material is mounted on a “pass” bottom BGA package die. In step 1604, adhesive is applied to the upper surface of the shield of the “pass” BGA package. In step 1606, a singulated land grid array package is provided. The singulated LGA package is protected by a mold and is preferably tested (*) and certified as “pass”. At step 1608, a pick and place process is performed to place the “pass” LGA package on the adhesive on the shield of the “pass” BGA package. In step 1610, the adhesive is cured. In step 1612, plasma clean processing is performed as preparation for step 1614. Then, in step 1614, a wire bond z-axis interconnect is formed between the stacked top LGA and bottom BGA packages. In step 1616, additional plasma clean is performed concomitant with the formation of the MPM mold in step 1618. In step 1620, a second level interconnect solder ball is attached to the underside of the module. In step 1622, the completed module is tested (*) and singulated from the strip, for example by saw singulation or punch singulation, and packaged for further use.
図17は、例えば図10Aまたは図10Bに示すようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ1702において、上向きダイスフリップチップボールグリッドアレイパッケージの個片化されていないストリップが供給される。フリップチップ相互接続は、ダイスとボトム基板のダイス取り付け面との間のアンダーフィルまたはモールドによって保護される。したがって、いかなる余分なモールドも必要とされていない。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1704において、接着剤は「合格」のBGAパッケージの基板の上側表面の上に塗布される。ステップ1706において、個片化された第2のパッケージが供給される。それは、図10Aと10Bに例示するように、積み重ねられたダイスパッケージである。個片化された第2のパッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1708において、ピック・アンド・プレイスの処理は、「合格」BGAパッケージの基板上の接着剤に「合格」の第2パッケージを配置するために実行される。ステップ1710において、接着剤は硬化処理される。ステップ1712において、プラズマクリーン処理は、ステップ1714の準備として実行される。そして、ステップ1714において、ワイヤボンドz軸相互接続は、積み重ねられたトップ(積み重ねられたダイス)とボトム上向きダイスフリップチップBGAパッケージとの間で形成される。ステップ1716において、追加のプラズマクリーンは、ステップ1718でのMPMモールドの形成に付随して実行される。ステップ1720において、第2次相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1722において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 17 is a flowchart showing a process of assembling a multi-package module as shown in FIG. 10A or FIG. 10B, for example. In step 1702, an undivided strip of an upward die flip chip ball grid array package is provided. The flip chip interconnect is protected by an underfill or mold between the die and the die mounting surface of the bottom substrate. Thus, no extra mold is required. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1704, adhesive is applied on the upper surface of the substrate of the “pass” BGA package. In step 1706, the separated second package is provided. It is a stacked die package as illustrated in FIGS. 10A and 10B. The diced second package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1708, pick and place processing is performed to place a “pass” second package on the adhesive on the substrate of the “pass” BGA package. In step 1710, the adhesive is cured. In step 1712, plasma clean processing is performed as preparation for step 1714. Then, in step 1714, a wire bond z-axis interconnect is formed between the stacked top (stacked dies) and the bottom upward die flip chip BGA package. In step 1716, additional plasma clean is performed concomitant with the formation of the MPM mold in step 1718. In step 1720, secondary interconnect solder balls are attached to the underside of the module. In step 1722, the completed module is tested (*) and singulated from the strip, for example by saw singulation or punch singulation, and packaged for further use.
図18は、図11中で例示されるようなマルチパッケージモジュールの組み立てのプロセスを示しているフローチャートである。ステップ1802において、積み重ねられたダイスボールグリッドアレイパッケージの個片化されていないストリップが供給される。積み重ねられたダイスBGAパッケージが形成され、上側のパッケージ表面を供給している。ストリップ状のBGAパッケージは、好ましくは、それらが次の処理に入る前に、性能および信頼性についてテストされる(図中で*印によって示される)。「合格」と認定されたパッケージだけが後処置を受ける。ステップ1804において、接着剤は「合格」の積み重ねられたダイスBGAパッケージの基板の上側表面に塗布される。ステップ1806において、個片化された第2パッケージが供給される。それが、図11に例示するように、積み重ねられたダイスパッケージである。個片化された第2パッケージは、モールドによって保護されて、好ましくは、テストされて(*)、「合格」と認定される。ステップ1808において、ピック・アンド・プレイスの処理は、「合格」のBGAパッケージの基板上の接着剤に「合格」の第2パッケージを配置するために実行される。ステップ1810において、接着剤は硬化処理される。ステップ1812において、プラズマクリーン処理は、ステップ1814の準備として実行される。そして、ステップ1814において、ワイヤボンドz軸相互接続は、積み重ねられたトップ(積み重ねられたダイス)とボトム上向きダイスフリップチップBGAパッケージとの間で形成される。ステップ1816において、追加のプラズマは、ステップ1818でのMPMモールドの形成に付随して実行される。ステップ1820において、第2レベルの相互接続はんだボールは、モジュールの下側に取り付けられる。ステップ1822において、完成したモジュールはテストされて(*)、例えばのこぎり個片化またはパンチ個片化によってストリップから個片化されて、さらなる使用のためにパッケージされる。 FIG. 18 is a flowchart showing the process of assembling a multi-package module as illustrated in FIG. In step 1802, undivided strips of stacked die ball grid array packages are provided. Stacked dice BGA packages are formed to supply the upper package surface. The striped BGA packages are preferably tested for performance and reliability (indicated by * in the figure) before they enter the next process. Only packages that are certified as “passed” will undergo post-treatment. In step 1804, adhesive is applied to the upper surface of the substrate of the “pass” stacked dice BGA package. In step 1806, the separated second package is supplied. That is a stacked die package as illustrated in FIG. The diced second package is protected by a mold and is preferably tested (*) and certified as “pass”. In step 1808, pick and place processing is performed to place a “pass” second package on the adhesive on the substrate of the “pass” BGA package. In step 1810, the adhesive is cured. In step 1812, a plasma clean process is performed as a preparation for step 1814. Then, in step 1814, a wire bond z-axis interconnect is formed between the stacked top (stacked dice) and the bottom upward die flip chip BGA package. In step 1816, additional plasma is performed concomitant with the formation of the MPM mold in step 1818. In step 1820, a second level interconnect solder ball is attached to the underside of the module. In step 1822, the completed module is tested (*) and singulated from the strip, eg, by saw singulation or punch singulation, and packaged for further use.
好適なことに、本発明に係るプロセスの様々なステップの個々のものは、これまでに説明されている方法のような従来の組立て設備の直接的な修正を伴う実質的に従来の技術を使用して、これまでに詳述されている方法に従って実行され得る。従来の技術と従来の組立て設備の必要とされるような修正とのそのようなバリエーションは、過度の実験をせずこれまでの説明を用いて成し得る。 Preferably, each of the various steps of the process according to the present invention uses substantially conventional techniques with direct modification of conventional assembly equipment such as the methods described so far. And can be performed according to the methods detailed above. Such variations between the prior art and the modifications required of conventional assembly equipment can be made using the previous description without undue experimentation.
他の実施形態は、特許請求の範囲内で実施可能である。 Other embodiments are possible within the scope of the claims.
50 マルチパッケージモジュール、400 ボトムパッケージ、401 縁部、412 トップパッケージ基板、413 接着剤、414 ダイス、415,427 はんだマスク、416 ワイヤボンド、417 モールディングコンパウンド、418 はんだボール、419 ボトムパッケージ上側表面、421,423 金属レイヤ、422 バイアス、424 ボトムパッケージz軸相互接続パッド、426 カプセル体の縁部、500 トップパッケージ、501 縁部、503,513 接着剤、507 モジュールカプセル体、512 トップパッケージ基板、514 ダイス、515,527 はんだマスク、516,518 ワイヤボンド、517 モールディングコンパウンド、519 トップパッケージ上側表面、521,523 金属レイヤ、522 バイアス、524 トップパッケージz軸相互接続パッド、525 上側表面、526 カプセル体の縁部。 50 Multi-package module, 400 Bottom package, 401 Edge, 412 Top package substrate, 413 Adhesive, 414 Dies, 415, 427 Solder mask, 416 Wire bond, 417 Molding compound, 418 Solder ball, 419 Bottom package upper surface, 421 , 423 metal layer, 422 bias, 424 bottom package z-axis interconnect pad, 426 capsule edge, 500 top package, 501 edge, 503,513 adhesive, 507 module capsule, 512 top package substrate, 514 dice 515,527 Solder mask, 516,518 Wire bond, 517 Molding compound, 519 Top package upper surface, 521,523 Gold Genus layer, 522 bias, 524 top package z-axis interconnect pad, 525 upper surface, 526 edge of capsule body.
Claims (2)
ダイスおよび第2パッケージ基板を有する第2パッケージを供給し、前記第1パッケージ上に前記第2パッケージを積み重ね、
前記第1パッケージ基板と第2パッケージ基板とをワイヤボンド接続することにより、前記第1および第2パッケージを電気的に相互接続することを特徴とするマルチパッケージモジュールの形成方法。 Providing an upward facing die flip chip first package having a first package substrate;
Providing a second package having a die and a second package substrate, and stacking the second package on the first package;
A method of forming a multi-package module, wherein the first and second packages are electrically connected to each other by wire-bonding the first package substrate and the second package substrate.
Applications Claiming Priority (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41159002P | 2002-09-17 | 2002-09-17 | |
US60/411,590 | 2002-09-17 | ||
US10/632,550 US6972481B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages |
US10/632,552 | 2003-08-02 | ||
US10/632,568 US7205647B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages |
US10/632,549 US7064426B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages |
US10/632,568 | 2003-08-02 | ||
US10/632,553 US7053476B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
US10/632,551 | 2003-08-02 | ||
US10/632,553 | 2003-08-02 | ||
US10/632,550 | 2003-08-02 | ||
US10/632,551 US6838761B2 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield |
US10/632,549 | 2003-08-02 | ||
US10/632,552 US20040061213A1 (en) | 2002-09-17 | 2003-08-02 | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568930A Division JP4800625B2 (en) | 2002-09-17 | 2003-09-15 | Semiconductor multi-package module having wire bond interconnection between stacked packages and method of forming the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123601A Division JP5856103B2 (en) | 2002-09-17 | 2013-06-12 | Semiconductor multi-package module having wire bond interconnections between stacked packages |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181971A JP2011181971A (en) | 2011-09-15 |
JP5602685B2 true JP5602685B2 (en) | 2014-10-08 |
Family
ID=32034538
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568930A Expired - Fee Related JP4800625B2 (en) | 2002-09-17 | 2003-09-15 | Semiconductor multi-package module having wire bond interconnection between stacked packages and method of forming the same |
JP2011137096A Expired - Fee Related JP5602685B2 (en) | 2002-09-17 | 2011-06-21 | Multi-package module and method for forming the same |
JP2013123601A Expired - Lifetime JP5856103B2 (en) | 2002-09-17 | 2013-06-12 | Semiconductor multi-package module having wire bond interconnections between stacked packages |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004568930A Expired - Fee Related JP4800625B2 (en) | 2002-09-17 | 2003-09-15 | Semiconductor multi-package module having wire bond interconnection between stacked packages and method of forming the same |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123601A Expired - Lifetime JP5856103B2 (en) | 2002-09-17 | 2013-06-12 | Semiconductor multi-package module having wire bond interconnections between stacked packages |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1547141A4 (en) |
JP (3) | JP4800625B2 (en) |
KR (1) | KR101166575B1 (en) |
AU (1) | AU2003272405A1 (en) |
TW (3) | TWI469301B (en) |
WO (1) | WO2004027823A2 (en) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3858854B2 (en) * | 2003-06-24 | 2006-12-20 | 富士通株式会社 | Multilayer semiconductor device |
WO2006118720A2 (en) * | 2005-03-31 | 2006-11-09 | Stats Chippac Ltd. | Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides |
US7364945B2 (en) | 2005-03-31 | 2008-04-29 | Stats Chippac Ltd. | Method of mounting an integrated circuit package in an encapsulant cavity |
US7394148B2 (en) | 2005-06-20 | 2008-07-01 | Stats Chippac Ltd. | Module having stacked chip scale semiconductor packages |
SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130066A1 (en) | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
JP5522561B2 (en) * | 2005-08-31 | 2014-06-18 | マイクロン テクノロジー, インク. | Microelectronic device package, stacked microelectronic device package, and method of manufacturing microelectronic device |
US8198735B2 (en) | 2006-12-31 | 2012-06-12 | Stats Chippac Ltd. | Integrated circuit package with molded cavity |
US8124451B2 (en) | 2007-09-21 | 2012-02-28 | Stats Chippac Ltd. | Integrated circuit packaging system with interposer |
KR20110124065A (en) | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | Stack type semiconductor package |
KR101688005B1 (en) * | 2010-05-10 | 2016-12-20 | 삼성전자주식회사 | Semiconductor package having dual land and related device |
KR20110124063A (en) | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | Stack type semiconductor package |
TWI406377B (en) * | 2010-12-27 | 2013-08-21 | Powertech Technology Inc | Ball grid array package with three-dimensional pin 1 mark and its manufacturing method |
US9165906B2 (en) | 2012-12-10 | 2015-10-20 | Invensas Corporation | High performance package on package |
JP6128993B2 (en) | 2013-06-28 | 2017-05-17 | キヤノン株式会社 | Multilayer semiconductor device, printed circuit board, electronic device, and method of manufacturing multilayer semiconductor device |
KR101563910B1 (en) * | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | EMI shielding device for semiconductor package and method for manufacturing the same |
US9995641B2 (en) * | 2013-10-30 | 2018-06-12 | Honeywell International Inc. | Force sensor with gap-controlled over-force protection |
JP6357371B2 (en) * | 2014-07-09 | 2018-07-11 | 新光電気工業株式会社 | Lead frame, semiconductor device, and lead frame manufacturing method |
US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
KR101961377B1 (en) * | 2015-07-31 | 2019-03-22 | 송영희 | Land Grid Array semiconductor package |
KR101799668B1 (en) * | 2016-04-07 | 2017-11-20 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package and manufacturing method thereof |
KR102652721B1 (en) * | 2016-12-30 | 2024-03-28 | 인텔 코포레이션 | Microelectronic devices designed as 3D stacked ultra-thin package modules for high-frequency communications |
KR102283390B1 (en) | 2019-10-07 | 2021-07-29 | 제엠제코(주) | Semiconductor package for multi chip and method of fabricating the same |
KR102325217B1 (en) | 2020-05-18 | 2021-11-11 | 제엠제코(주) | Multi die stack semiconductor package |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
JPH05283608A (en) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | Resin-sealed semiconductor device and manufacture thereof |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
FR2694840B1 (en) * | 1992-08-13 | 1994-09-09 | Commissariat Energie Atomique | Three-dimensional multi-chip module. |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
US5652185A (en) * | 1995-04-07 | 1997-07-29 | National Semiconductor Corporation | Maximized substrate design for grid array based assemblies |
US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
JP3644662B2 (en) | 1997-10-29 | 2005-05-11 | 株式会社ルネサステクノロジ | Semiconductor module |
JPH11243175A (en) * | 1998-02-25 | 1999-09-07 | Rohm Co Ltd | Composite semiconductor device |
JPH11265975A (en) * | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | Multi-layer integrated circuit device |
JP2000058691A (en) * | 1998-08-07 | 2000-02-25 | Sharp Corp | Millimeter wave semiconductor device |
US6201302B1 (en) * | 1998-12-31 | 2001-03-13 | Sampo Semiconductor Corporation | Semiconductor package having multi-dies |
JP2000269411A (en) * | 1999-03-17 | 2000-09-29 | Shinko Electric Ind Co Ltd | Semiconductor device and manufacture thereof |
JP4075204B2 (en) * | 1999-04-09 | 2008-04-16 | 松下電器産業株式会社 | Multilayer semiconductor device |
JP4284744B2 (en) * | 1999-04-13 | 2009-06-24 | ソニー株式会社 | High frequency integrated circuit device |
JP2000340736A (en) * | 1999-05-26 | 2000-12-08 | Sony Corp | Semiconductor device, packaging structure thereof and manufacturing method of them |
JP2001127246A (en) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | Semiconductor device |
JP2001223326A (en) * | 2000-02-09 | 2001-08-17 | Hitachi Ltd | Semiconductor device |
JP2001358280A (en) * | 2000-04-12 | 2001-12-26 | Sony Corp | Lead frame, its manufacturing method, semiconductor integrated circuit device, and its manufacturing method |
JP3916854B2 (en) * | 2000-06-28 | 2007-05-23 | シャープ株式会社 | Wiring board, semiconductor device, and package stack semiconductor device |
JP2002040095A (en) * | 2000-07-26 | 2002-02-06 | Nec Corp | Semiconductor device and mounting method thereof |
JP4570809B2 (en) | 2000-09-04 | 2010-10-27 | 富士通セミコンダクター株式会社 | Multilayer semiconductor device and manufacturing method thereof |
JP2002158326A (en) * | 2000-11-08 | 2002-05-31 | Apack Technologies Inc | Semiconductor device and manufacturing method thereof |
JP3798620B2 (en) * | 2000-12-04 | 2006-07-19 | 富士通株式会社 | Manufacturing method of semiconductor device |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
JP2002184936A (en) * | 2000-12-11 | 2002-06-28 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
JP2002217354A (en) | 2001-01-15 | 2002-08-02 | Shinko Electric Ind Co Ltd | Semiconductor device |
-
2003
- 2003-09-15 KR KR1020057004551A patent/KR101166575B1/en active IP Right Grant
- 2003-09-15 JP JP2004568930A patent/JP4800625B2/en not_active Expired - Fee Related
- 2003-09-15 EP EP03754585A patent/EP1547141A4/en not_active Ceased
- 2003-09-15 WO PCT/US2003/028919 patent/WO2004027823A2/en active Application Filing
- 2003-09-15 AU AU2003272405A patent/AU2003272405A1/en not_active Abandoned
- 2003-09-17 TW TW100113640A patent/TWI469301B/en not_active IP Right Cessation
- 2003-09-17 TW TW092125625A patent/TWI329918B/en not_active IP Right Cessation
- 2003-09-17 TW TW098139252A patent/TWI378548B/en not_active IP Right Cessation
-
2011
- 2011-06-21 JP JP2011137096A patent/JP5602685B2/en not_active Expired - Fee Related
-
2013
- 2013-06-12 JP JP2013123601A patent/JP5856103B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20050044925A (en) | 2005-05-13 |
TW201131731A (en) | 2011-09-16 |
JP2005539403A (en) | 2005-12-22 |
TWI469301B (en) | 2015-01-11 |
JP4800625B2 (en) | 2011-10-26 |
JP2011181971A (en) | 2011-09-15 |
WO2004027823A3 (en) | 2004-05-21 |
TWI329918B (en) | 2010-09-01 |
KR101166575B1 (en) | 2012-07-18 |
TWI378548B (en) | 2012-12-01 |
EP1547141A2 (en) | 2005-06-29 |
TW200419765A (en) | 2004-10-01 |
AU2003272405A1 (en) | 2004-04-08 |
TW201017853A (en) | 2010-05-01 |
JP2013211589A (en) | 2013-10-10 |
JP5856103B2 (en) | 2016-02-09 |
WO2004027823A2 (en) | 2004-04-01 |
EP1547141A4 (en) | 2010-02-24 |
AU2003272405A8 (en) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5856103B2 (en) | Semiconductor multi-package module having wire bond interconnections between stacked packages | |
US7205647B2 (en) | Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages | |
US8143100B2 (en) | Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages | |
US7732254B2 (en) | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages | |
US6972481B2 (en) | Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages | |
US6838761B2 (en) | Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield | |
US7169642B2 (en) | Method of fabricating a semiconductor multi-package module having inverted land grid array (LGA) package stacked over ball grid array (BGA) package | |
US20040063246A1 (en) | Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5602685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |