JP5599089B2 - 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 - Google Patents

半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 Download PDF

Info

Publication number
JP5599089B2
JP5599089B2 JP2009269920A JP2009269920A JP5599089B2 JP 5599089 B2 JP5599089 B2 JP 5599089B2 JP 2009269920 A JP2009269920 A JP 2009269920A JP 2009269920 A JP2009269920 A JP 2009269920A JP 5599089 B2 JP5599089 B2 JP 5599089B2
Authority
JP
Japan
Prior art keywords
plane
compound semiconductor
semiconductor
group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009269920A
Other languages
English (en)
Other versions
JP2010161349A (ja
Inventor
雅彦 秦
昇 福原
永 山田
信一 高木
正和 杉山
充 竹中
哲二 安田
典幸 宮田
太郎 板谷
裕之 石井
晃浩 大竹
純 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
National Institute for Materials Science
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
National Institute for Materials Science
Sumitomo Chemical Co Ltd
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008312761 external-priority
Application filed by National Institute of Advanced Industrial Science and Technology AIST, National Institute for Materials Science, Sumitomo Chemical Co Ltd, University of Tokyo NUC filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2009269920A priority Critical patent/JP5599089B2/ja
Publication of JP2010161349A publication Critical patent/JP2010161349A/ja
Application granted granted Critical
Publication of JP5599089B2 publication Critical patent/JP5599089B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds

Description

本発明は、半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法に関する。
近年、活性領域にＧａＡｓ等の化合物半導体を用いた各種の高機能電子デバイスが開発されている。例えば、化合物半導体をチャネル層に用いたＭＩＳ型電界効果型トランジスタ（ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ。以下、ＭＩＳＦＥＴと称する場合がある。）は、高周波動作および大電力動作に適したスイッチングデバイスとして期待されている。化合物半導体をチャネル層に用いたＭＩＳＦＥＴにおいては、化合物半導体と絶縁性材料との界面に形成される界面準位を低減させることが重要になる。例えば、非特許文献１は、化合物半導体の表面を硫化物で処理することで、上記界面に形成される界面準位を低減できることを開示する。
Ｓ．Ａｒａｂａｓｚ，ｅｔ ａｌ．著，Ｖａｃ．８０巻（２００６年）、８８８ページ
上述のとおり、化合物半導体ＭＩＳＦＥＴの実用化においては、上記界面準位を低減することが課題として認識されている。しかし、上記界面準位に影響を及ぼす因子は明らかでなかった。
上記課題を解決するために、本発明の第１の態様においては、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、３−５族化合物半導体の（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料と、絶縁性材料に接し、金属伝導性材料を含むＭＩＳ型電極とを備える半導体装置を提供する。絶縁性材料は、３−５族化合物半導体の（１１１）Ａ面、（１１１）Ａ面と等価な面、または、（１１１）Ａ面もしくは（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接してもよい。半導体装置は、例えば、Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板からなる群から選択されるベース基板をさらに備え、３−５族化合物半導体はベース基板の一部に配置される。
半導体装置は、例えば、３−５族化合物半導体、絶縁性材料、ＭＩＳ型電極、および、３−５族化合物半導体と電気的に結合される一対の入出力電極を有するＭＩＳ型電界効果型トランジスタをさらに備える。ＭＩＳ型電界効果型トランジスタのチャネル層は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含んでもよい。
絶縁性材料は、例えば、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、ＧａＮ、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、ＨｆｘＳｉ１−ｘＯｙ（式中、０≦ｘ≦１、１≦ｙ≦２）、ＨｆｘＡｌ２−ｘＯｙ（式中、０≦ｘ≦２、１≦ｙ≦３）、Ｈｆｘ’Ｓｉ１−ｘ’Ｏｙ’Ｎ２−ｙ’（式中、０≦ｘ’≦１、１≦ｙ’≦２）およびＧａ２―ｘ”Ｇｄｘ”Ｏ３（式中、０≦ｘ”≦２）なる群から選択される少なくとも１つ、または、それらの積層体を含む。また、絶縁性材料は、例えば、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体、または、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の酸化物を含む。金属伝導性材料は、例えば、ＴａＣ、ＴａＮ、ＴｉＮ、Ｔｉ、Ａｕ、Ｗ、ＰｔおよびＰｄからなる群から選択される少なくとも１つを含む。
本発明の第２の態様においては、閃亜鉛鉱型の結晶構造を有し、（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面を有する３−５族化合物半導体を準備する段階と、（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料を形成する段階と、絶縁性材料に接し、金属伝導性材料から形成されるＭＩＳ型電極を形成する段階とを備える半導体装置の製造方法を提供する。絶縁性材料は、３−５族化合物半導体の（１１１）Ａ面、（１１１）Ａ面と等価な面、または、（１１１）Ａ面もしくは（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接してもよい。
当該製造方法は、３−５族化合物半導体と電気的に結合される入出力電極を形成する段階を更に備えてもよい。ＭＩＳ型電極を形成する段階は、例えば、入出力電極を形成する段階より前に実行される。また、入出力電極を形成する段階は、絶縁性材料を形成する段階より前に実行されてもよい。
絶縁性材料は、例えば、還元性材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されて得られる。当該製造方法は、絶縁性材料を形成した後、真空または水素を含む雰囲気下においてアニールする段階を更に備えてもよい。３−５族化合物半導体を準備する段階は、Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか１つの基板を準備する段階と、基板の一部に３−５族化合物半導体を形成する段階とを有してもよい。
本発明の第３の態様においては、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体が配置された半導体基板であって、３−５族化合物半導体の（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面が、半導体基板の主面に平行に配置される半導体基板を提供する。３−５族化合物半導体の（１１１）Ａ面、（１１１）Ａ面と等価な面、または、（１１１）Ａ面もしくは（１１１）Ａ面と等価な面から傾いたオフ角を有する面が、半導体基板の主面に平行に配置されてもよい。当該半導体基板は、Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか１つの基板を更に備え、３−５族化合物半導体は基板の一部に配置されてもよい。
当該半導体基板において、３−５族化合物半導体は、例えば、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含む。当該半導体基板は、基板の表面のＳｉまたはＧｅ結晶層の表面に３−５族化合物半導体が結晶成長することを阻害する阻害層を更に備え、阻害層にＳｉまたはＧｅ結晶層にまで貫通する開口が形成されており、３−５族化合物半導体が開口の内部に形成されてもよい。
また、半導体基板は、３−５族化合物半導体が、阻害層の表面よりも凸に結晶成長したシード化合物半導体と、シード化合物半導体を核として阻害層に沿ってラテラル成長したラテラル化合物半導体とを有してもよい。ラテラル化合物半導体が、シード化合物半導体を核として阻害層に沿ってラテラル成長した第１ラテラル化合物半導体と、第１ラテラル化合物半導体を核として阻害層に沿って第１ラテラル化合物半導体と異なる方向に結晶成長した第２ラテラル化合物半導体とを有してもよい。当該半導体基板においては、３−５族化合物半導体が、ラテラル化合物半導体上に結晶成長した上層化合物半導体をさらに有してもよい。
本発明の第４の態様においては、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、３−５族化合物半導体の（１１１）面、（１１１）面と等価な面、または、（１１１）面もしくは（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料とを有する半導体基板が提供される。例えば、絶縁性材料は、３−５族化合物半導体の（１１１）Ａ面、（１１１）Ａ面と等価な面、（１１１）Ａ面から傾いたオフ角を有する面、または、（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接する。半導体基板は、Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか１つの基板を更に備え、３−５族化合物半導体は、基板の一部に配置されてもよい。
３−５族化合物半導体は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含んでもよい。絶縁性材料は、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、ＧａＮ、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、ＨｆｘＳｉ１−ｘＯｙ（式中、０≦ｘ≦１、１≦ｙ≦２）、ＨｆｘＡｌ２−ｘＯｙ（式中、０≦ｘ≦２、１≦ｙ≦３）、Ｈｆｘ’Ｓｉ１−ｘ’Ｏｙ’Ｎ２−ｙ’（式中、０≦ｘ’≦１、１≦ｙ’≦２）およびＧａ２―ｘ”Ｇｄｘ”Ｏ３（式中、０≦ｘ”≦２）なる群から選択された少なくとも１つ、または、それらの積層体を含んでもよい。
絶縁性材料は、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体、または、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の酸化物を含んでもよい。
本発明の第５の態様においては、３−５族化合物半導体を備える半導体基板の製造方法であって、ベース基板を準備する段階と、ベース基板上に、３−５族化合物半導体が結晶成長することを阻害する阻害層を形成する段階と、ベース基板にまで貫通する開口を阻害層に形成する段階と、開口において阻害層の表面よりも凸にシード化合物半導体を結晶成長させる段階と、シード化合物半導体を核として阻害層に沿ってラテラル化合物半導体を結晶成長させる段階と、ラテラル化合物半導体上に上層化合物半導体を結晶成長させる段階とを備える半導体基板の製造方法が提供される。
半導体装置１１０の断面の一例を概略的に示す。 半導体装置２１０の断面の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置２１０の製造過程の一例を概略的に示す。 半導体装置１１００の断面の一例を概略的に示す。 半導体装置１１００の上面の一例を概略的に示す。 図１２に示した半導体装置１１００の断面を概略的に示す。 実施例１に記載のＭＩＳダイオードのＣＶ特性を示す。 実施例２に記載のＭＩＳダイオードのＣＶ特性を示す。 比較例に記載のＭＩＳダイオードのＣＶ特性を示す。 （ａ）（１１１）Ａ面のＩｎＧａＡｓとＡＬＤ法によるＡｌ２Ｏ３との界面部分を観察したＴＥＭ写真を示す。（ｂ）（１００）Ａ面のＩｎＧａＡｓとＡＬＤ法によるＡｌ２Ｏ３との界面部分を観察したＴＥＭ写真を示す。 作成した電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す。 キャリア密度に対する有効移動度の値を示したグラフを示す。 阻害層上にラテラル成長させた多数の上層化合物半導体１２００を示すＳＥＭ写真である。 図２０における一つの上層化合物半導体１２００の断面を示すＴＥＭ写真である。 図２１の断面における表面近傍を拡大したＴＥＭ写真である。
以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。
図１は、半導体装置１１０の断面の一例を概略的に示す。半導体装置１１０は、化合物半導体１２０、絶縁性材料１３０、ＭＩＳ型電極１４０、および一対の入出力電極１５０を備える。化合物半導体１２０は、第１主面１２６および第２主面１２８を有する。一対の入出力電極１５０は、第１主面１２６上に設けられる。入出力電極１５０は、化合物半導体１２０と電気的に結合される。絶縁性材料１３０は、ＭＩＳ型電極１４０と化合物半導体１２０とを電気的に分離する。
半導体装置１１０は、例えば、化合物半導体１２０をチャネル層に用いたＭＩＳ型電界効果型トランジスタである。より具体的な例では、半導体装置１１０は、ＮチャネルＭＩＳ型電界効果型トランジスタである。半導体装置１１０は、チャネル層にＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）またはＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を用いたＮチャネルＭＩＳ型電界効果型トランジスタであってもよい。
化合物半導体１２０は、例えば、閃亜鉛鉱型の結晶構造を有する。これにより、化合物半導体１２０の（１１１）面、または（１１１）面と等価な面に、化合物半導体１２０を構成する元素が配置される。
化合物半導体１２０は、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体であることが好ましい。化合物半導体１２０は、複数の３−５族化合物半導体層を有してもよい。化合物半導体１２０は、例えば、３族元素としてＡｌ、Ｇａ、Ｉｎのうち少なくとも１つを含み、５族元素としてＮ、Ｐ、Ａｓ、Ｓｂのうち少なくとも１つを含む３−５族化合物半導体である。化合物半導体１２０は、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓを含んでもよい。化合物半導体１２０は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）またはＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含んでもよい。
化合物半導体１２０は、例えばドナー不純物がドーピングされたＮ型半導体である。ドナー不純物は、例えばＳｉ、Ｓｅ、Ｇｅ、Ｓｎ、またはＴｅである。化合物半導体１２０は、アクセプタ不純物がドーピングされたＰ型半導体であってもよい。アクセプタ不純物は、例えばＣ、Ｂｅ、Ｚｎ、Ｍｎ、またはＭｇである。
化合物半導体１２０は、例えば、有機金属気相成長法（ＭＯＣＶＤ法と称する場合がある。）および分子線エピタキシ法（ＭＢＥ法と称する場合がある。）などのエピタキシャル成長法により形成される。化合物半導体１２０は、Ｓｉ基板またはＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板に含まれるＳｉ結晶の（１１１）面にエピタキシャル成長してもよい。化合物半導体１２０は、Ｇｅ基板またはＧＯＩ（ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板に含まれるＳｉｘＧｅ１−ｘ結晶（式中、０≦ｘ＜１）の（１１１）面にエピタキシャル成長してもよい。化合物半導体１２０は、ＧａＡｓ基板に含まれるＧａＡｓ結晶の（１１１）面にエピタキシャル成長してもよい。
以上の構成により、例えば、第１主面１２６に（１１１）面または（１１１）面と等価な面を有する、化合物半導体１２０が得られる。この場合、化合物半導体１２０の（１１１）面または（１１１）面と等価な面は、化合物半導体１２０の第１主面１２６と平行であるとともに、化合物半導体１２０がエピタキシャル成長する基板に含まれるＳｉ結晶、ＳｉｘＧｅ１−ｘ結晶、またはＧａＡｓ結晶の（１１１）面とも実質的に平行になる。ここで、本明細書において、「実質的に平行」とは、基板または各部材の製造誤差を考慮して、平行からわずかに傾いた方向をも含む意味で用いられる。
なお、化合物半導体１２０の（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面が、第１主面１２６、Ｓｉ結晶、ＳｉｘＧｅ１−ｘ結晶、またはＧａＡｓ結晶の（１１１）面とも実質的に平行であってもよい。ここで、「（１１１）面から傾いたオフ角」とは、化合物半導体１２０の表面が結晶学的面方位である（１１１）面から傾いた角度をいう。オフ角は、例えば０．５°以上１０°以下であり、より好ましくは２°以上６°以下である。
化合物半導体１２０は、一例として、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体が配置された半導体基板の一部を構成する。例えば、化合物半導体１２０の第１主面１２６は、上記半導体基板の主面を兼ねる。化合物半導体１２０の第１主面１２６は、電子素子が形成される側の面を指す。当該電子素子は、例えば、化合物半導体をチャネル層に用いたショットキーゲート型ＭＥＳＦＥＴ、ＨＥＭＴ、ｐ‐ＨＥＭＴ、ＨＢＴ、またはＭＩＳＦＥＴである。
半導体基板は、Ｓｉ基板、ＳＯＩ基板、Ｇｅ基板、ＧＯＩ基板、およびサファイア基板などのベース基板と、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体などを含む化合物半導体１２０とを備えてもよい。化合物半導体１２０は、例えば、上記ベース基板上に設けられる。化合物半導体１２０は、上記ベース基板の一部に局所的に形成されてもよい。
絶縁性材料１３０は、化合物半導体１２０とＭＩＳ型電極１４０とを電気的に分離する。絶縁性材料１３０は、化合物半導体１２０の（１１１）面または（１１１）面と等価な面に接する。絶縁性材料１３０は、化合物半導体１２０の（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面に接してもよい。
絶縁性材料１３０は、例えば、Ａｌ２Ｏ３、Ｇａ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、ＧａＮ、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、ＨｆｘＳｉ１−ｘＯｙ（式中、０≦ｘ≦１、１≦ｙ≦２）、ＨｆｘＡｌ２−ｘＯｙ（式中、０≦ｘ≦２、１≦ｙ≦３）、Ｈｆｘ’Ｓｉ１−ｘ’Ｏｙ’Ｎ２−ｙ’（式中、０≦ｘ’≦１、１≦ｙ’≦２）、およびＧａ２―ｘ”Ｇｄｘ”Ｏ３（式中、０≦ｘ”≦２）から選択される少なくとも１つ、または、それらの積層体を含む。絶縁性材料１３０は、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体、または、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の酸化物を含んでもよい。他の例として絶縁性材料１３０は、酸化タンタル、窒化ケイ素、および酸窒化ケイ素である。
絶縁性材料１３０は、例えば、真空蒸着法、ＣＶＤ法、ＭＢＥ法、または原子層成長法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ。以下、ＡＬＤ法と称する場合がある。）により形成される。特に、ＡＬＤ法またはＭＯＣＶＤ法を用いて絶縁性材料１３０を形成することにより、良質な絶縁性材料１３０を形成できる。絶縁性材料１３０は、ＡＬＤ法またはＭＯＣＶＤ法により形成された後、真空または水素を含む雰囲気下においてアニールされることが好ましい。これにより、絶縁性材料に含まれる過剰な酸素を除去できる。また、水素を用いることで不要な欠陥を不活性化できる。
絶縁性材料１３０は、Ａｌ、Ｇａ、Ｌａ、Ｇｄ、Ｓｉ、ＺｒおよびＨｆのいずれかを含む還元性前駆体と、酸素もしくは酸素を含む酸化性前駆体（水、オゾンなど）または窒素を含む前駆体（アンモニア、ヒドラジン類、アミン類など）とを原料とし、ＡＬＤ法またはＭＯＣＶＤ法により形成することができる。上記還元性前駆体と酸化性前駆体との組合わせにより酸化物（Ａｌ２Ｏ３、ＨｆＯ２、ＨｆＳｉＯ２など）、上記還元性前駆体と窒素を含む前駆体との組合わせにより窒化物（ＧａＮ、ＡｌＮ、Ｓｉ３Ｎ４など）、上記還元性前駆体と酸化性前駆体と窒素を含む前駆体との組合わせにより酸窒化物（ＳｉＯＮなど）などの絶縁性材料１３０が形成される。ＡＬＤ法では低温吸着モードでこれらが交互に供給され、ＭＯＣＶＤ法では同時に供給される。
また、絶縁性材料１３０は、絶縁性材料１３０がＡｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体である場合、３族元素を含む還元性前駆体と５族元素を含む還元性前駆体とを原料として用いて、例えば、ＡＬＤ法またはＭＯＣＶＤ法により形成することができる。また絶縁性材料１３０が、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の酸化物の場合、例えば、以下の手順で形成される。まず、３族元素を含む還元性前駆体と５族元素を含む還元性前駆体とを原料としてＡＬＤ法またはＭＯＣＶＤ法により、絶縁性材料１３０の前駆体となる３−５族化合物半導体を形成する。前駆体は、酸化されると抵抗率が増加する材料を含んでもよい。前駆体は、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体であってもよい。上記３−５族化合物半導体の３族元素成分中におけるＧａ成分に対するＡｌ成分の分率は、４０％以上であってよく、より好ましくは６０％以上である。前駆体は、ＡｌＧａＡｓまたはＡｌＩｎＧａＰであってもよい。
次に、上記前駆体を酸化する。例えば、酸素雰囲気下で熱処理を施すことで、上記前駆体を酸化する。例えば、上記前駆体が形成された基板を反応容器中に保持して、反応容器内の温度および圧力を、５００℃、１００ｋＰａ程度とする。当該反応容器に水を含ませたキャリアガスを供給することで、上記前駆体を酸化する。キャリアガスは、例えば、アルゴンガス等の不活性ガス、または水素である。前駆体がＡｌＧａＡｓまたはＡｌＩｎＧａＰ等である場合には、当該前駆体が酸化されると抵抗率が増加する。従って、前駆体を酸化することによって形成された絶縁性材料１３０は、前駆体よりも絶縁性が高くなる。
ＭＩＳ型電極１４０には電圧が印加される。半導体装置１１０は、化合物半導体１２０に形成される空乏層を、ＭＩＳ型電極１４０に印加される電圧により制御してもよい。ＭＩＳ型電極１４０は、例えばトランジスタのゲート電極である。半導体装置１１０は、ＭＩＳ型電極１４０に印加される電圧により、一対の入出力電極１５０の間の電流を制御してもよい。
ＭＩＳ型電極１４０は絶縁性材料１３０に接する。ＭＩＳ型電極１４０は金属伝導性材料を含んでもよい。ＭＩＳ型電極１４０は、上記金属伝導性材料として、例えばＴａＣ、ＴａＮ、ＴｉＮ、Ｐｔ、Ｔｉ、Ａｕ、Ｗ、およびＰｄのうち少なくとも１つを含む。金属伝導性材料は、高濃度にドープされた単結晶、多結晶もしくはアモルファス半導体であってそれらのドーピングが高いことにより縮退型となっている半導体、または、シリサイド（金属−シリコン化合物）である。また、これらの複合体（積層体）であってもよい。ＭＩＳ型電極１４０は、例えば、スパッタ法、蒸着法、またはＡＬＤ法により形成される。
一対の入出力電極１５０の各々は、化合物半導体１２０とオーミック接触してよい。オーミック接触とは、電流の方向と電圧の大きさによらず抵抗値が実質的に一定とみなせる抵抗性の接触である。入出力電極１５０は、例えば、ＰｔＴｉまたはＡｕＧｅＮｉである。入出力電極１５０は、例えば、真空蒸着法により形成される。
入出力電極１５０は金属電極であってよい。入出力電極１５０は、化合物半導体１２０とショットキー接触してもよい。入出力電極１５０が化合物半導体１２０とショットキー接触する場合には、半導体装置１１０に整流性が生じる。電流が流れる方向に対しショットキー接合が順方向となるように入出力電極１５０の各々を電流源に接続することで、所定の動作条件下でショットキー接触の接触抵抗が低くなる。このような場合には、入出力電極１５０と化合物半導体１２０とがショットキー接触する場合であっても、入出力電極１５０は化合物半導体１２０と電気的に結合する。
以上のとおり、化合物半導体１２０は、閃亜鉛鉱型の結晶構造を有する。絶縁性材料１３０は、化合物半導体１２０の（１１１）面または（１１１）面と等価な面に接する。また、絶縁性材料１３０は、化合物半導体１２０の（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面に接してもよい。これにより、化合物半導体１２０と絶縁性材料１３０との界面に形成される界面準位を低減できる。また、欠陥密度の小さい絶縁性材料１３０が得られる。
絶縁性材料１３０は、化合物半導体１２０の（１１１）Ａ面、（１１１）Ａ面と等価な面、または（１１１）Ａ面もしくは（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接することが好ましい。例えば、化合物半導体１２０がＧａＡｓである場合には、化合物半導体１２０の（１１１）Ａ面にはＧａ元素が配列しており、（１１１）Ｂ面にはＡｓ元素が配列する。Ｇａ元素の酸化物の電子準位は、Ａｓ元素の酸化物の電子準位に比べてＧａＡｓとの界面において界面準位を生じにくい。従って、絶縁性材料１３０が化合物半導体１２０の（１１１）Ａ面と接する場合には、界面準位をさらに低減することができる。
なお、半導体装置１１０が２個の入出力電極１５０を備える場合について説明したが、半導体装置１１０は１個の入出力電極を備えてもよい。例えば、半導体装置１１０がダイオードである場合には、半導体装置１１０は１個の入出力電極を備える。この場合、入出力電極とは、入力または出力に用いられる電極を意味する。また、半導体装置１１０が双方向サイリスタである場合には、半導体装置１１０は２個以上の入出力電極を備える。半導体装置１１０が複数の電子素子を備える場合には、半導体装置１１０は２個以上の入出力電極を備えてもよい。
図２は、半導体装置２１０の断面の一例を概略的に示す。半導体装置２１０は、化合物半導体２２０、絶縁性材料２３０、ＭＩＳ型電極２４０、および一対の入出力電極２５０を備える。半導体装置２１０は、絶縁性材料２３６および絶縁性材料２３８を備えてもよい。化合物半導体２２０は、第１主面２２６および第２主面２２８を有する。
半導体装置２１０は、例えば、化合物半導体２２０をチャネル層に用いたＮチャネルまたはＰチャネルＭＩＳ型電界効果型トランジスタ（ＭＩＳＦＥＴと称する場合がある。）である。半導体装置２１０は、チャネル層にＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）またはＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を用いたＮチャネルＭＩＳＦＥＴまたはＰチャネルＭＩＳＦＥＴであってもよい。
化合物半導体２２０と化合物半導体１２０とは同等である。そこで、化合物半導体１２０との相違点以外については説明を省略する。化合物半導体２２０は、ソース領域２２２およびドレイン領域２２４を有する。ソース領域２２２およびドレイン領域２２４は、例えば、化合物半導体２２０に不純物をドーピングすることで形成される。上記不純物は、例えば、ドナー不純物またはアクセプタ不純物である。例えば、イオン注入等により化合物半導体２２０に不純物を導入した後、化合物半導体２２０をアニールすることで不純物をドーピングできる。
絶縁性材料２３０と絶縁性材料１３０とは同等である。そこで、絶縁性材料２３０については説明を省略する。絶縁性材料２３６および絶縁性材料２３８は、化合物半導体２２０の第１主面２２６を保護する。絶縁性材料２３６および絶縁性材料２３８は、例えば、絶縁性材料２３０と同一の工程で形成される。
ＭＩＳ型電極２４０とＭＩＳ型電極１４０とは同等である。そこで、ＭＩＳ型電極１４０との相違点以外については説明を省略する。ＭＩＳ型電極２４０は、中間層２４２および導電層２４４を有する。ＭＩＳ型電極２４０は、絶縁性材料２３０に接して中間層２４２を有する点でＭＩＳ型電極１４０と相違する。
中間層２４２は絶縁性材料１３０に接する。中間層２４２は、ＭＩＳＦＥＴのしきい値電圧に影響を与える。中間層２４２は、例えば金属伝導性材料から形成される。中間層２４２は、上記金属伝導性材料として、ＴａＣ、ＴａＮ、ＴｉＮ、Ｐｔ、Ｔｉ、Ａｕ、Ｗ、およびＰｄのうち少なくとも１つを有してもよい。中間層２４２は、例えば、スパッタ法、蒸着法、またはＡＬＤ法により形成される。
導電層２４４は、例えば、中間層２４２よりも抵抗率が小さな材料により形成される。導電層２４４は金属伝導性材料から形成されてもよい。導電層２４４の材質は入出力電極２５０と同一であってもよい。導電層２４４は、例えば、Ｔｉ、Ａｕ、Ａｌ，Ｃｕ，Ｗである。導電層２４４は、入出力電極２５０と同一の工程で形成されてもよい。導電層２４４は、例えば、真空蒸着法により形成される。
入出力電極２５０と入出力電極１５０とは同等である。そこで、入出力電極１５０との相違点以外については説明を省略する。一対の入出力電極２５０の一方は、例えばソース領域２２２に接する。他方の入出力電極２５０はドレイン領域２２４に接する。
化合物半導体２２０は、例えば、閃亜鉛鉱型の結晶構造を有する。絶縁性材料２３０は、化合物半導体２２０の（１１１）面または（１１１）面と等価な面に接する。また、絶縁性材料２３０は、化合物半導体１２０の（１１１）面、または、（１１１）面と等価な面に接してもよい。さらに、絶縁性材料２３０は、化合物半導体１２０の（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面に接してもよい。これにより、化合物半導体２２０と絶縁性材料２３０との界面に形成される界面準位を低減できる。また、欠陥密度の小さい絶縁性材料２３０が得られる。
図３から図１０を用いて、半導体装置２１０の製造方法の一例を説明する。図３から図１０は、半導体装置２１０の製造過程の一例を概略的に示す。
図３は、化合物半導体２２０を準備する段階を示す。図３に示すとおり、まず化合物半導体２２０を準備する。化合物半導体２２０は、例えば、以下の手順で形成される。まず、化合物半導体２２０を形成するベース基板が準備される。上記ベース基板は、例えば、Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板から選択される。Ｓｉ基板およびＳＯＩ基板は、Ｓｉ結晶を含む。上記ベース基板は、Ｇｅ基板、サファイア基板、ＧａＡｓ基板、またはＩｎＰ基板であってもよい。
次に、ＭＯＣＶＤ法、ＭＢＥ法などのエピタキシャル成長法により、上記ベース基板の少なくとも一部に化合物半導体２２０が形成される。化合物半導体２２０は、上記ベース基板の主面に局所的に形成されてもよい。化合物半導体２２０は、例えば、その（１１１）面または（１１１）面と等価な面が、ベース基板の主面に平行に配置されるように形成される。化合物半導体２２０は、（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面が、ベース基板の主面に平行に配置されるように形成されてもよい。化合物半導体２２０は、Ｓｉ基板もしくはＳＯＩ基板のＳｉ結晶の（１１１）面に形成されてもよい。
図４は、不純物導入工程に備えて、所定の形状にパターニングされたフォトマスク３９０を化合物半導体２２０に形成する段階の一例を概略的に示す。図４に示すとおり、化合物半導体２２０の第１主面２２６に、犠牲膜３６０が形成される。犠牲膜３６０は、不純物導入工程において化合物半導体２２０を保護する。犠牲膜３６０は、例えばＳｉＯ２薄膜である。
犠牲膜３６０は、例えば、スパッタ法、蒸着法、またはＡＬＤ法により形成される。スパッタ法は、イオンビームスパッタリング法（ＩＢＳ法と称する場合がある。）であってもよい。犠牲膜３６０にレジストを塗布した後、フォトリソグラフィ法により上記レジストをパターニングすることで、フォトマスク３９０が得られる。フォトマスク３９０には、開口３９２が形成される。開口３９２は、犠牲膜３６０の少なくとも一部を露出する。
図５は、化合物半導体２２０に不純物が導入される段階の一例を概略的に示す。図５に示すとおり、開口３９２を通して、化合物半導体２２０に不純物が導入される。これにより、ソース領域となる領域４２２およびドレイン領域となる領域４２４が化合物半導体２２０に形成される。例えば、不純物としてのＳｉが、イオン注入法により化合物半導体２２０に導入される。Ｎ型ＭＩＳダイオードあるいはＮチャネルＭＩＳＦＥＴを形成する場合、不純物は、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、Ｔｅなどのドナー不純物であってもよい。Ｐ型ＭＩＳダイオードあるいはＰチャネルＭＩＳＦＥＴを形成する場合、不純物は、Ｂｅ、Ｚｎ、Ｍｎ、Ｍｇなどのアクセプタ不純物であってもよい。なお、不純物の導入方法は、イオン注入法に限定されない。
図６は、化合物半導体２２０に導入された不純物を活性化させる段階の一例を概略的に示す。図６に示すとおり、不純物が導入された化合物半導体２２０がアニールされて、ソース領域２２２およびドレイン領域２２４が化合物半導体２２０に形成される。ソース領域２２２およびドレイン領域２２４は、例えば、以下の手順で形成される。
まず、レジスト剥離液によりフォトマスク３９０が剥離される。次に、犠牲膜３６０が化合物半導体２２０上に設けられた状態でアニールが実施される。これにより、ソース領域２２２およびドレイン領域２２４が形成される。アニールは、例えば急速熱アニール（ＲＴＡと称する場合がある。）である。アニールは、例えば８００℃で５分間行われる。その後、エッチング等により犠牲膜３６０が除去される。その結果、ソース領域２２２およびドレイン領域２２４を有する化合物半導体２２０が得られる。
図７は、絶縁性材料７３０が形成される段階の一例を概略的に示す。図７に示すとおり、化合物半導体２２０の第１主面２２６に絶縁性材料７３０が形成される。絶縁性材料７３０は、例えば、ＡＬＤ法により形成される。これにより、化合物半導体２２０の（１１１）面、（１１１）面と等価な面、（１１１）面から傾いたオフ角を有する面、または、（１１１）面と等価な面から傾いたオフ角を有する面に接する絶縁性材料７３０を形成する。絶縁性材料７３０は、ＡＬＤ法により形成された後、真空または水素を含む雰囲気下においてアニールされてもよい。アニールは、例えば４５０℃で２分間行われる。
絶縁性材料７３０は、例えば、ＡＬＤ法またはＭＯＣＶＤ法により形成される。絶縁性材料７３０は、還元性材料を含む雰囲気におけるＡＬＤ法またはＭＯＣＶＤ法により形成されてもよい。例えば、絶縁性材料７３０の形成に用いる原料ガスは、基底状態、励起状態、イオン化した状態、またはラジカル化した状態において酸素または酸化物に対して還元作用を有する還元性材料を含む。これにより、還元性材料を含む雰囲気下において、絶縁性材料７３０を形成できる。
その結果、化合物半導体２２０の表面が酸化膜で覆われている場合であっても当該酸化膜を効果的に除去できるので、半導体装置２１０のＭＩＳ特性が向上する。上記原料ガスとしては、絶縁性材料７３０の構成元素を含む有機金属化合物または水素化物であってもよい。例えば、絶縁性材料７３０としてＡｌ２Ｏ３を形成する場合には、上記還元性材料としてトリメチルアルミニウムを用いることができる。
図８は、ＭＩＳ型電極２４０の形成過程の一例を概略的に示す。図８に示すとおり、絶縁性材料７３０に接する中間層８４２が形成される。中間層８４２は、例えば、ＴａＣ、ＴａＮ、ＴｉＮ、Ｔｉ、Ａｕ、Ｗ、Ｐｔ、およびＰｄなどの金属伝導性材料の薄膜である。中間層８４２は、例えば、スパッタ法、蒸着法、またはＡＬＤ法により形成される。スパッタ法は、例えばＩＢＳ法である。
図９は、ＭＩＳ型電極２４０の形成過程の一例を概略的に示す。図９に示すとおり、絶縁性材料７３０がフォトリソグラフィ法等によりパターニングされて、絶縁性材料９３０、絶縁性材料９３６、および絶縁性材料９３８が形成される。また、中間層８４２がフォトリソグラフィ法等によりパターニングされて、中間層９４２、中間層９４６、および中間層９４８が形成される。これにより、化合物半導体２２０のソース領域２２２およびドレイン領域２２４の少なくとも一部が露出する。絶縁性材料７３０および中間層８４２は、例えば、以下の手順でパターニングされる。
まず、図８に示した中間層８４２にレジストが塗布された後、エッチング等のフォトリソグラフィ法により上記レジストがパターニングされる。次に、パターニングされたレジストをマスクにして、絶縁性材料７３０および中間層８４２がパターニングされる。これにより、絶縁性材料９３０および中間層９４２を実質的に同一の形状にすることができる。同様に、絶縁性材料９３６および中間層９４６を実質的に同一の形状にすることができる。また、絶縁性材料９３８および中間層９４８を実質的に同一の形状にすることができる。その後、レジスト剥離液によりレジストが剥離される。
図１０は、ＭＩＳ型電極２４０の形成過程の一例を概略的に示す。図１０に示すとおり、中間層９４２上に導電層２４４が形成される。また、ソース領域２２２およびドレイン領域２２４上に一対の入出力電極２５０が形成される。これにより、一対の入出力電極２５０は、化合物半導体２２０と電気的に結合する。導電層２４４と一対の入出力電極２５０とは、同一の工程で形成されてよい。導電層２４４および一対の入出力電極２５０は、例えば、以下の手順で形成される。
まず、レジストが塗布された後、エッチング等のフォトリソグラフィ法により上記レジストがパターニングされて、マスクが形成される。上記工程は、例えば、多層フォトレジストプロセスである。即ち、レジストの種類またはベーキング温度の異なる複数のフォトレジスト層が積層されて、マスクが形成される。これにより、リフトオフされやすいマスクを形成できる。
次に、例えば、真空蒸着法により導電性の薄膜が形成される。導電性の薄膜は、複数の薄膜を有してもよい。例えば、真空蒸着法によりＴｉ薄膜が形成された後、真空蒸着法によりＡｕ薄膜が形成される。これにより、Ｔｉ薄膜およびＡｕ薄膜からなる積層膜が形成される。その後、例えば、上記積層膜のうちマスクに堆積した積層膜をリフトオフ法により除去して、導電層２４４および一対の入出力電極２５０が得られる。これにより、一対の入出力電極２５０は、化合物半導体２２０と電気的に結合される。
その後、絶縁性材料９３０および中間層９４２が、フォトリソグラフィ法等によりパターニングされて、導電層２４４と一対の入出力電極２５０とが分離される。絶縁性材料９３０および中間層９４２は、導電層２４４をマスクとしてパターニングされてよい。以上の手順により、半導体装置２１０が作製される。
なお、本実施形態において、一対の入出力電極２５０より前にＭＩＳ型電極２４０を形成する製造方法について説明したが、半導体装置２１０の製造方法はこれに限定されない。例えば、絶縁性材料２３０、ＭＩＳ型電極２４０、入出力電極２５０を形成する順番を入れ替えても、半導体装置２１０を製造できる。
半導体装置２１０の製造方法の別の例として、ＭＩＳ型電極２４０または絶縁性材料２３０を形成する前に、一対の入出力電極２５０を形成してもよい。例えば、まず、化合物半導体２２０を準備する。次に、化合物半導体２２０と電気的に結合する入出力電極２５０を形成する。その後、絶縁性材料２３０を形成した後にＭＩＳ型電極２４０を形成することによっても、半導体装置２１０を製造できる。
図１１は、半導体装置１１００の断面の一例を概略的に示す。半導体装置１１００は、ベース基板１１０２、阻害層１１６０、シード結晶１１７０、シード化合物半導体１１８０、およびラテラル化合物半導体１１２０を備える。ベース基板１１０２は、第１主面１１０６、および第２主面１１０８を有する。阻害層１１６０には開口１１６２が形成される。ラテラル化合物半導体１１２０には、ラテラル化合物半導体１１２０をチャネル層に用いたＭＩＳＦＥＴ１１１０が形成される。
半導体装置１１００の少なくとも一部において、ベース基板１１０２、阻害層１１６０、およびラテラル化合物半導体１１２０が、第１主面１１０６に略垂直な方向に、この順に配置される。一例として、阻害層１１６０は第１主面１１０６に接して形成される。開口１１６２の内部には、シード結晶１１７０およびシード化合物半導体１１８０の少なくとも一部が配置されてもよい。開口１１６２の内部において、ベース基板１１０２、シード結晶１１７０、およびシード化合物半導体１１８０が、第１主面１１０６に略垂直な方向に、この順に配置されてもよい。ここで、本明細書において、「略垂直な方向」とは、厳密に垂直な方向だけでなく、基板および各部材の製造誤差を考慮して、垂直からわずかに傾いた方向をも含む。
ベース基板１１０２は、例えばＳｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか一つである。Ｓｉ基板またはＳＯＩ基板は、Ｓｉ結晶を含む。ベース基板１１０２は、Ｇｅ基板、サファイア基板、ＧａＡｓ基板、またはＩｎＰ基板であってもよい。
阻害層１１６０は化合物半導体が結晶成長することを阻害する。また、ＭＯＣＶＤ法を用いて化合物半導体の結晶をエピタキシャル成長させる場合において、阻害層１１６０は、上記化合物半導体が阻害層１１６０の表面でエピタキシャル成長することを阻害する。阻害層１１６０は、例えば、酸化シリコン層、酸化アルミニウム層、窒化シリコン層、酸窒化シリコン層、窒化タンタル層もしくは窒化チタン層、または、これらを積層した層である。阻害層１１６０の厚みは、例えば０．０５〜５μｍである。阻害層１１６０は、例えばＣＶＤ法により形成される。
開口１１６２は、第１主面１１０６に略垂直な方向に第１主面１１０６まで阻害層１１６０を貫通する。開口１１６２は第１主面１１０６を露出させる。これにより、開口１１６２の内部に選択的に結晶を成長させることができる。開口１１６２は、例えば、エッチング等のフォトリソグラフィ法により形成される。
開口１１６２は、例えば（√３）／３以上のアスペクト比を有する。アスペクト比が（√３）／３以上の開口１１６２の内部に、ある程度の厚さを有する結晶が形成されると、当該結晶に含まれる格子欠陥等の欠陥が、開口１１６２の壁面でターミネートされる。その結果、開口１１６２に露出した上記結晶の表面は、当該結晶が形成された時点で優れた結晶性を有する。
ここで、本明細書において、「開口のアスペクト比」とは、「開口の深さ」を「開口の幅」で除した値をいう。例えば、電子情報通信学会編、「電子情報通信ハンドブック 第１分冊」７５１ページ、１９８８年、オーム社発行、によると、アスペクト比として（エッチング深さ／パターン幅）と記載されている。本明細書においても、同様の意義でアスペクト比の用語を用いる。
なお、「開口の深さ」とは、基板上に薄膜を積層した場合の積層方向の深さをいい、「開口の幅」は、積層方向に垂直な方向の幅をいう。開口の幅が複数ある場合には、開口のアスペクト比の算出にあたり、最小の幅を用いる。たとえば、開口の積層方向から見た形状が長方形である場合、長方形の短辺の長さをアスペクト比の計算に用いる。
シード結晶１１７０は、シード化合物半導体１１８０に良好なシード面を提供する。シード結晶１１７０は、ベース基板１１０２または第１主面１１０６に存在する不純物がシード化合物半導体１１８０の結晶性に悪影響を及ぼすことを抑制する。シード結晶１１７０は、開口１１６２の内部に形成される。シード結晶１１７０は、例えば、第１主面１１０６に接して形成される。シード結晶１１７０は半導体の結晶を含んでもよい。シード結晶１１７０は、ＳｉｘＧｅ１−ｘ結晶（０≦ｘ＜１）を含んでもよく、また、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（０≦ｘ≦１、０≦ｙ≦１）を含んでもよい。
シード結晶１１７０は、例えば、ＣＶＤ法などのエピタキシャル成長法により形成される。このとき、阻害層１１６０の表面ではシード結晶の前駆体が結晶に成長することが阻害されるので、シード結晶１１７０は、開口１１６２の内部で選択成長する。
シード結晶１１７０は、アニールされることが好ましい。これにより、シード結晶１１７０の内部の欠陥密度を低減でき、シード化合物半導体１１８０に対して良好なシード面を提供できる。開口１１６２が（√３）／３以上のアスペクト比を有している場合は、アニールをしないでもよい。
複数段階のアニールが行われてもよい。例えば、シード結晶１１７０の融点に達しない温度での高温アニールを実施した後、高温アニールの温度より低い温度での低温アニールを実施する。このような２段階のアニールが、複数回繰り返される。高温アニールの温度および時間は、シード結晶１１７０がＳｉｘＧｅ１−ｘ（０≦ｘ＜１）を含む場合には、例えば、８５０〜９００℃で２〜１０分間である。低温アニールの温度および時間は、例えば、６８０〜７８０℃で２〜１０分間である。このような２段階アニールが、例えば１０回繰り返される。
シード化合物半導体１１８０は、シード結晶１１７０に接して形成される。具体的には、シード化合物半導体１１８０は、シード結晶１１７０に格子整合または擬格子整合する。シード化合物半導体１１８０は、例えばＧａＡｓ等の３−５族化合物半導体である。シード結晶１１７０とシード化合物半導体１１８０との界面は、開口１１６２の内部にあってもよい。シード化合物半導体１１８０は、例えば、ＭＯＣＶＤ法等のエピタキシャル成長法により形成される。
なお、ベース基板１１０２は、Ｇｅ基板またはＧＯＩ基板のように、第１主面１１０６にＧｅ結晶を有する基板であってもよい。また、シード化合物半導体１１８０は、ＧａＡｓまたはＧｅに格子整合または擬格子整合するＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（０≦ｘ≦１、０≦ｙ≦１）であってもよい。このような場合には、シード化合物半導体１１８０が第１主面１１０６に面するＧｅ結晶に接して形成されてもよい。
ここで、本明細書において、「擬格子整合」とは、完全な格子整合ではないが、互いに接する２つの半導体の格子定数の差が小さく、格子不整合による欠陥の発生が顕著でない範囲で、互いに接する２つの半導体を積層できる状態をいう。このとき、各半導体の結晶格子が、弾性変形できる範囲内で変形することで、上記格子定数の差が吸収される。例えば、ＧｅとＧａＡｓとの積層状態は、擬格子整合と呼ばれる。
ラテラル化合物半導体１１２０は、シード化合物半導体１１８０を核として、阻害層１１６０に沿ってラテラル成長する。ラテラル化合物半導体１１２０は、例えば、ＭＯＣＶＤ法等のエピタキシャル成長法により形成される。シード化合物半導体１１８０およびラテラル化合物半導体１１２０は、同一の材料で一体的に形成されてもよい。
ラテラル化合物半導体１１２０は、ベース基板１１０２と電気的に分離されてもよい。例えば、シード化合物半導体１１８０が、シード結晶１１７０よりも抵抗率の大きな材料を含むことにより、ラテラル化合物半導体１１２０とシード結晶１１７０とが電気的に分離される。その結果、ラテラル化合物半導体１１２０が、ベース基板１１０２と電気的に分離される。
ここで、「電気的に分離される」とは、ベース基板１１０２とラテラル化合物半導体１１２０とが完全に絶縁されることに限られない。ベース基板１１０２とラテラル化合物半導体１１２０との間の抵抗値が、ラテラル化合物半導体１１２０に形成された電子素子が安定に動作する程度に大きければよい。また、ラテラル化合物半導体１１２０とベース基板１１０２とは、ラテラル化合物半導体１１２０とベース基板１１０２との間のいずれかに形成されたＰＮ接合障壁によって電気的に分離されてもよい。
シード結晶１１７０よりも抵抗率の大きな材料は、例えば酸化物誘電体である。酸化物誘電体は、一例として、Ａｌを含み閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の酸化物である。上記Ａｌを含む３−５族化合物半導体は、ＡｌＧａＡｓまたはＡｌＩｎＧａＰであってもよい。上記酸化物は、ラテラル化合物半導体１１２０が形成された後で、上記Ａｌを含む３−５族化合物半導体が酸化されることにより形成されてもよい。シード結晶１１７０よりも抵抗率の大きな材料の他の例として、酸素がドープされＡｌを含む３−５族化合物半導体、または、Ｂを含む３−５族化合物半導体を例示できる。
ＭＩＳＦＥＴ１１１０は、半導体装置の一例である。ＭＩＳＦＥＴ１１１０は、半導体装置１１０または半導体装置２１０と同様の構成を有する。具体的には、ＭＩＳＦＥＴ１１１０は、絶縁性材料１１３０、ＭＩＳ型電極１１４０、および一対の入出力電極１１５０を備える。絶縁性材料１１３０、絶縁性材料１３０、および絶縁性材料２３０は同等である。ＭＩＳ型電極１１４０、ＭＩＳ型電極１４０、およびＭＩＳ型電極２４０は同等である。入出力電極１１５０、入出力電極１５０、および入出力電極２５０は同等である。入出力電極１１５０はオーミック性入出力電極であってもよく、通電方向に抵抗の低いショットキー性入出力電極であってもよい。
図１２は、半導体装置１１００の上面の一例を概略的に示す。図１１に示したラテラル化合物半導体１１２０は、第１ラテラル化合物半導体１１２２および第２ラテラル化合物半導体１１２４を有してもよい。第１ラテラル化合物半導体１１２２は、シード化合物半導体１１８０を核として阻害層１１６０に沿ってラテラル成長させることにより形成される。第２ラテラル化合物半導体１１２４は、第１ラテラル化合物半導体１１２２を核として、阻害層１１６０に沿って第１ラテラル化合物半導体１１２２と異なる方向にラテラル成長させることにより形成される。
例えば、第１ラテラル化合物半導体１１２２は、シード化合物半導体１１８０のシード面の長さに等しい幅でラテラル成長する。第２ラテラル化合物半導体１１２４は、第１ラテラル化合物半導体１１２２がシード化合物半導体１１８０に接していない面と、シード化合物半導体１１８０の面のうち第１ラテラル化合物半導体１１２２に接していない面とをシード面として成長する。第１ラテラル化合物半導体１１２２および第２ラテラル化合物半導体１１２４は、例えば３−５族化合物半導体である。
図１３は、図１２に示した半導体装置１１００の断面を概略的に示す。同図において、半導体装置１１００は、第１ラテラル化合物半導体１１２２および第２ラテラル化合物半導体１１２４を含むラテラル化合物半導体１１２０上に結晶成長した上層化合物半導体１１２６をさらに備える。上層化合物半導体１１２６は、図１１および図１２に示したシード化合物半導体１１８０、第１ラテラル化合物半導体１１２２、および第２ラテラル化合物半導体１１２４の上面に接して、ベース基板１１０２の第１主面１１０６に垂直な方向に結晶成長することにより形成される。上層化合物半導体１１２６は、第１ラテラル化合物半導体１１２２および第２ラテラル化合物半導体１１２４よりも高い結晶性を有する。ＭＩＳＦＥＴ１１１０は、上層化合物半導体１１２６上に形成されてもよい。
なお、ＭＯＣＶＤ法により３−５族化合物半導体を形成する場合には、例えば、３族元素を含む原料ガスと５族元素を含む原料ガスとの流量比または分圧比を調整することにより、３−５族化合物半導体の成長方向を制御することができる。具体的には、３−５族化合物半導体を阻害層１１６０の表面に沿ってラテラル成長させるか、または、ベース基板１１０２の第１主面１１０６に垂直な方向にさらに成長させるかを制御してよい。例えば、３−５族化合物半導体としてＩｎＧａＡｓを形成する場合には、５族元素を含む原料ガスに対する３族原料を含む原料ガスの分圧比が大きくなるほど、ＩｎＧａＡｓがラテラル成長しやすくなる。
本実施形態において、半導体装置１１００が、ベース基板１１０２とシード化合物半導体１１８０との間にシード結晶１１７０を備える構成について説明したが、半導体装置１１００はシード結晶１１７０を備えなくてもよい。例えば、（√３）／３以上のアスペクト比を有する開口の内部にシード化合物半導体１１８０が形成される場合には、半導体基板または半導体装置がシード結晶１１７０を備えない場合であっても、結晶性に優れたシード化合物半導体１１８０を形成できる。
（実施例１）
化合物半導体と、その表面に形成される絶縁性材料との界面に形成される界面準位を調べる目的で、半導体装置の一例として、ＭＩＳダイオードを作製した。閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の一例として、ＳｉドープＮ型ＧａＡｓを用いた。ＭＩＳダイオードは、以下の手順で形成した。
まず、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体の一例として、ＳｉドープＮ型ＧａＡｓを形成した。上記ＳｉドープＮ型ＧａＡｓは、ＳｉドープＮ型単結晶ＧａＡｓ基板の表面に形成した。上記ＳｉドープＮ型ＧａＡｓは、ＳｉドープＮ型単結晶ＧａＡｓ基板の（１１１）Ａ面にエピタキシャル成長させることで得られた。これにより、基板の主面と平行な面に（１１１）Ａ面を有する３−５族化合物半導体を形成できた。なお、上記ＳｉドープＮ型ＧａＡｓの電子濃度は２×１０１６/ｃｍ３であった。また、厚さは１μｍであった。
次に、入出力電極の一例として、Ｃｒ／Ａｕオーミック電極を形成した。Ｃｒ／Ａｕオーミック電極は、上記ＳｉドープＮ型単結晶ＧａＡｓ基板の裏面に形成した。Ｃｒ／Ａｕオーミック電極は、真空蒸着法により形成した。
次に、絶縁性材料の一例として、Ａｌ２Ｏ３薄膜を形成した。Ａｌ２Ｏ３薄膜は、以下の手順で形成した。ＳｉドープＮ型単結晶ＧａＡｓ基板の表面に形成されたＳｉドープＮ型ＧａＡｓの表面をアンモニア水溶液で洗浄した後、上記ＳｉドープＮ型単結晶ＧａＡｓ基板をＡＬＤ製膜設備の反応容器に導入した。反応容器を十分に真空排気した後、上記ＳｉドープＮ型単結晶ＧａＡｓ基板を２５０℃に加熱した。その後、反応容器の内部にトリメチルアルミニウムガス及び水蒸気を交互に供給するＡＬＤ法により、ＳｉドープＮ型ＧａＡｓの表面に、膜厚６ｎｍのＡｌ２Ｏ３薄膜を形成した。Ａｌ２Ｏ３薄膜を形成した後、真空雰囲気下でアニールを実施した。アニールは、４５０℃で２分間実施した。冷却後、上記ＳｉドープＮ型単結晶ＧａＡｓ基板をＡＬＤ製膜設備から取り出した。
次に、ＭＩＳ電極の一例として、Ａｕ薄膜を形成した。Ａｕ薄膜は、以下の手順で形成した。まず、取り出されたＳｉドープＮ型単結晶ＧａＡｓ基板のＡｌ２Ｏ３薄膜の表面にレジスト層からなるマスクを形成した後、上記レジスト層をパターニングすることで、上記レジスト層に開口を形成した。次に、開口から露出したＡｌ２Ｏ３薄膜の表面及びレジスト層の表面に、真空蒸着法により、膜厚２５０ｎｍのＡｕ薄膜を形成した。その後、リフトオフ法により、レジスト層の表面に堆積された上記Ａｕ積層膜を除去した。
以上により、ＳｉドープＮ型単結晶ＧａＡｓ基板と、上記ＧａＡｓ基板の表面に形成されたＳｉドープＮ型ＧａＡｓと、ＳｉドープＮ型ＧａＡｓの（１１１）Ａ面に接するＡｌ２Ｏ３薄膜と、Ａｌ２Ｏ３薄膜に接するＡｕ薄膜と、上記ＧａＡｓ基板の裏面に形成されたＣｒ／Ａｕオーミック電極とを備えるＭＩＳダイオードが得られた。得られたＭＩＳダイオードを用いて界面準位を計測した。界面準位の計測は、ＭＩＳダイオードの容量電圧特性を測定することにより実施した。
図１４は、実施例１のＭＩＳダイオードの容量電圧特性（ＣＶ特性と称する場合がある。）を示す。図１４において、縦軸は容量［μＦ／ｃｍ２］を示し、横軸はバイアス電圧［Ｖ］を示す。図１４は、周波数が１ｋ［Ｈｚ］、１０ｋ［Ｈｚ］、１００ｋ［Ｈｚ］、１Ｍ［Ｈｚ］の場合のＣＶ特性を示す。図中の実線は、バイアス電圧を増加させていった場合のＣＶ特性を示す。図中の点線は、バイアス電圧を減少させていった場合のＣＶ特性を示す。図１４に示すように、実施例１のＭＩＳダイオードによれば、周波数分散特性の少ない良好な特性が得られることがわかる。
（実施例２）
ＳｉドープＮ型単結晶ＧａＡｓ基板と、上記ＧａＡｓ基板の表面に形成されたＳｉドープＮ型ＧａＡｓと、ＳｉドープＮ型ＧａＡｓの（１１１）Ｂ面に接するＡｌ２Ｏ３薄膜と、Ａｌ２Ｏ３薄膜に接するＡｕ薄膜と、上記ＧａＡｓ基板の裏面に形成されたＣｒ／Ａｕオーミック電極とを備えるＭＩＳダイオードを作製した。実施例２のＭＩＳダイオードは、ＳｉドープＮ型ＧａＡｓを、ＳｉドープＮ型単結晶ＧａＡｓ基板の（１１１）Ｂ面にエピタキシャル成長させた以外は、実施例１と同様にして作製した。
上記ＳｉドープＮ型ＧａＡｓの電子濃度は２×１０１６/ｃｍ３であった。また、厚さは１μｍであった。得られたＭＩＳダイオードを用いて、実施例１と同様に、界面準位を計測した。界面準位の計測は、ＭＩＳダイオードの容量電圧特性を測定することにより実施した。
図１５は、実施例２のＭＩＳダイオードのＣＶ特性を示す。図１５において、縦軸は容量［μＦ／ｃｍ２］を示し、横軸はバイアス電圧［Ｖ］を示す。図１５は、周波数が１ｋ［Ｈｚ］、１０ｋ［Ｈｚ］、１００ｋ［Ｈｚ］、１Ｍ［Ｈｚ］の場合のＣＶ特性を示す。図中の実線は、バイアス電圧を増加させていった場合のＣＶ特性を示す。図中の点線は、バイアス電圧を減少させていった場合のＣＶ特性を示す。図１５に示すように、実施例のＭＩＳダイオードによれば、周波数分散特性の少ない良好な特性が得られることがわかる。
（比較例）
比較例として、ＳｉドープＮ型単結晶ＧａＡｓ基板と、上記ＧａＡｓ基板の表面に形成されたＳｉドープＮ型ＧａＡｓと、ＳｉドープＮ型ＧａＡｓの（００１）面に接するＡｌ２Ｏ３薄膜と、Ａｌ２Ｏ３薄膜に接するＡｕ薄膜と、上記ＧａＡｓ基板の裏面に形成されたＣｒ／Ａｕオーミック電極とを備えるＭＩＳダイオードを作製した。比較例のＭＩＳダイオードは、ＳｉドープＮ型ＧａＡｓを、ＳｉドープＮ型単結晶ＧａＡｓ基板の（００１）面にエピタキシャル成長させた以外は、実施例１と同様にして作製した。
比較例のＭＩＳダイオードのＳｉドープＮ型ＧａＡｓの電子濃度は２×１０１６/ｃｍ３であった。また、厚さは１μｍであった。得られたＭＩＳダイオードを用いて、実施例１と同様に、界面準位を計測した。界面準位の計測は、ＭＩＳダイオードの容量電圧特性を測定することにより実施した。
図１６は、比較例のＭＩＳダイオードのＣＶ特性を示す。図１６において、縦軸は容量［μＦ／ｃｍ２］を示し、横軸はバイアス電圧［Ｖ］を示す。図１６は、周波数が１ｋ［Ｈｚ］、１０ｋ［Ｈｚ］、１００ｋ［Ｈｚ］、１Ｍ［Ｈｚ］の場合のＣＶ特性を示す。図中の実線は、バイアス電圧を増加させていった場合のＣＶ特性を示す。図中の点線は、バイアス電圧を減少させていった場合のＣＶ特性を示す。図１６に示すように、比較例のＭＩＳダイオードは、実施例１および実施例２のＭＩＳダイオードと比較して、周波数分散が著しいことがわかる。
以上の結果から、実施例１および実施例２のＭＩＳダイオードは、ＳｉドープＮ型ＧａＡｓの（１１１）Ａ面または（１１１）Ｂ面に接するＡｌ２Ｏ３薄膜を備えることで、ＳｉドープＮ型ＧａＡｓの（００１）面に接するＡｌ２Ｏ３薄膜を備える場合と比較して、界面準位が低減していることがわかる。また、以上の結果から、このようなＭＩＳ型電極をトランジスタのゲート電極に採用することで、高周波動作および大電力動作に適したスイッチングデバイスおよびアナログデバイスを作製できることがわかる。
即ち、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、３−５族化合物半導体の（１１１）Ａ面もしくは（１１１）Ｂ面、または、（１１１）Ａ面もしくは（１１１）Ｂ面と等価な面に接する絶縁性材料と、絶縁性材料に接して金属伝導性材料から形成されるＭＩＳ型電極と、３−５族化合物半導体と電気的に結合される一対の入出力電極とを有するＭＩＳ型電界効果型トランジスタは、高周波動作および大電力動作に適したスイッチングデバイスおよびアナログデバイスとして利用できることがわかる。
（実施例３）
図３から図１０で説明した方法を用いて電界効果トランジスタを作成した。ｐ型ＩｎＰの基板上に、ｐ型ＩｎＧａＡｓの化合物半導体１２０をエピタキシャル成長させた。ＩｎとＧａとの比が０．５３：０．４７となるように、また、ｐ型キャリア密度が３×１０１６ｃｍ−３になるようにｐ型ＩｎＧａＡｓを形成し、（１１１）Ａ面を表面とする条件でエピタキシャル成長させた。犠牲膜３６０として、厚さが６ｎｍのＡｌ２Ｏ３をＡＬＤ法により形成した後、フォトマスク３９０を形成し、Ｓｉをイオン注入した。イオン注入の条件は、注入量を２×１０１４ｃｍ−２、加速電圧を３０ｋｅＶとした。
フォトマスク３９０を除去した後、１００℃、１０秒の条件でＲＴＡ（ラピッドサーマルアニール）処理して注入したＳｉを活性化し、ソース領域２２２およびドレイン領域２２４を形成した。緩衝フッ酸（ＢＨＦ）、希フッ酸（ＤＨＦ）、およびアンモニア（ＮＨ４ＯＨ）による処理により表面のクリーニング、Ａｌ２Ｏ３剥離、および表面処理を行った。続いて、原子層堆積（ＡＬＤ）法によりＡｌ２Ｏ３を１３ｎｍの厚さで形成し、イオンビームスパッタ（ＩＢＳ）法によりＴａＮを３０ｎｍの厚さで形成した。これにより絶縁性材料７３０および中間層８４２を形成した。
次に、ＳＦ６をエッチングガスとする反応性イオンエッチングにより、ＴａＮをエッチングし、ＢＨＦによるウェットエッチングにより、Ａｌ２Ｏ３をエッチングして、ソース電極およびドレイン電極を形成する領域に開口を形成した。その後、チタン（Ｔｉ）および金（Ａｕ）の積層膜を蒸着法により形成し、リフトオフ法を用いてソース電極およびドレイン電極（入出力電極２５０）を形成した。さらに、チタン（Ｔｉ）および金（Ａｕ）の積層膜を蒸着し、リフトオフ法により導電層２４４を形成した。続いて、ＳＦ６をエッチングガスとする反応性イオンエッチングにより導電層２４４の下部領域以外のＴｉＮを除去して、ゲート電極とした。
図１７（ａ）は、（１１１）Ａ面のＩｎＧａＡｓとＡＬＤ法によるＡｌ２Ｏ３との界面部分を観察したＴＥＭ写真である。図１７（ｂ）は、（１００）面のＩｎＧａＡｓとＡＬＤ法によるＡｌ２Ｏ３との界面部分を観察したＴＥＭ写真である。何れにおいても、原子層レベルで明瞭な界面が形成されている。図１８は、作成した電界効果トランジスタのドレイン電流−ドレイン電圧特性を示す。同図は、ゲート電圧を０Ｖから２Ｖの範囲で０．５Ｖステップで変化させたデータを示す。実線は、ＩｎＧａＡｓが（１１１）Ａ面の場合の特性を示す。破線は、ＩｎＧａＡｓが（１００）面の場合の特性を比較として示す。
ＩｎＧａＡｓが（１１１）Ａ面の場合には、ＩｎＧａＡｓが（１００）面の場合に比較して、同じゲート電圧であっても多くの電流が流れ、ＩＶ特性が良好であることを確認できた。なお、ＩｎＧａＡｓが（１１１）Ａ面の場合のしきい値電圧は−０．２２Ｖであり、Ｓファクタは２３１ｍＶ／ｄｅｃであった。ＩｎＧａＡｓが（１００）面の場合のしきい値電圧は＋０．１０Ｖであり、Ｓファクタは１３６ｍＶ／ｄｅｃであった。Ｓファクタは、素子電流が１桁変化するのに必要なゲート電圧を示し、トランジスタをオン・オフするのに必要なゲート電圧の目安となる量である。
図１９は、キャリア密度を横軸とし、有効移動度を縦軸とするグラフである。丸印はＩｎＧａＡｓが（１１１）Ａ面の場合を示し、三角印はＩｎＧａＡｓが（１００）面の場合を示す。ＩｎＧａＡｓが（１１１）Ａ面の場合には、（１００）面の場合に比べて移動度が大きいことがわかった。
（実施例４）
図２０は、阻害層上に結晶成長させた多数の上層化合物半導体１２００を示すＳＥＭ写真である。上層化合物半導体１２００は、図１１に示した半導体装置１１００におけるラテラル化合物半導体１１２０上にさらにエピタキシャル成長させた化合物半導体層である。図２１は、図２０における一つの上層化合物半導体１２００の断面を示すＴＥＭ写真である。図２２は、図２１の断面における表面近傍を拡大したＴＥＭ写真である。
Ｓｉのベース基板１１０２上に阻害層１１６０としてＳｉＯ２を形成し、ＳｉＯ２に開口１１６２を形成した。前処理の後に、開口１１６２の内部にシード化合物半導体１１８０を選択エピタキシャル成長（第１成長）させ、次に、ラテラル化合物半導体１１２０を阻害層１１６０であるＳｉＯ２の上にラテラル成長（第２成長）させた。さらに、ラテラル化合物半導体１１２０の上に上層化合物半導体１２００を選択エピタキシャル成長（第３成長）させた。
前処理、第１成長、第２成長、および第３成長の条件は以下の通りである。各段階での原料ガスはトリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、およびターシャリブチルアルシン（ＴＢＡｓ）である。各段階におけるＴＭＩｎおよびＴＢＡｓの分圧は、各々０．１３Ｐａおよび５．４Ｐａである。また、処理温度は６２０℃である。前処理における処理時間は５分である。第１成長、第２成長、および第３成長における処理時間はいずれも２０分である。
さらに、各段階におけるＴＭＧａの分圧を変化させた。前処理、第１成長、第２成長、および第３成長におけるＴＭＧａの分圧を、各々０Ｐａ、０．１６Ｐａ、０．０８Ｐａ、０．２４Ｐａとした。このようにＴＭＧａ分圧を変化させることで、開口内の選択エピタキシャル成長（第１成長）、ラテラル成長（第２成長）、および追加の選択エピタキシャル成長（第３成長）に対応した結晶成長をさせることができた。
図２２から観察されるように、追加の選択エピタキシャル成長をさせた上層化合物半導体１２００は、ラテラル成長させたラテラル化合物半導体１１２０より断面の平坦性が優れており、結晶性もよいと考えられる。
請求の範囲、明細書、および図面中において示した装置、システムおよび方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１１０ 半導体装置、１２０ 化合物半導体、１２６ 第１主面、１２８ 第２主面、１３０ 絶縁性材料、１４０ ＭＩＳ型電極、１５０ 入出力電極、２１０ 半導体装置、２２０ 化合物半導体、２２２ ソース領域、２２４ ドレイン領域、２２６ 第１主面、２２８ 第２主面、２３０ 絶縁性材料、２３６ 絶縁性材料、２３８ 絶縁性材料、２４０ ＭＩＳ型電極、２４２ 中間層、２４４ 導電層、２５０ 入出力電極、３６０ 犠牲膜、３９０ フォトマスク、３９２ 開口、４２２ 領域、４２４ 領域、７３０ 絶縁性材料、８４２ 中間層、９３０ 絶縁性材料、９３６ 絶縁性材料、９３８ 絶縁性材料、９４２ 中間層、９４６ 中間層、９４８ 中間層、１１００ 半導体装置、１１０２ ベース基板、１１０６ 第１主面、１１０８ 第２主面、１１１０ ＭＩＳＦＥＴ、１１２０ ラテラル化合物半導体、１１２２ 第１ラテラル化合物半導体、１１２４ 第２ラテラル化合物半導体、１１２６ 上層化合物半導体、１１３０ 絶縁性材料、１１４０ ＭＩＳ型電極、１１５０ 入出力電極、１１６０ 阻害層、１１６２ 開口、１１７０ シード結晶、１１８０ シード化合物半導体、１２００ 上層化合物半導体

Claims (22)

  1. 閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、
    前記３−５族化合物半導体の（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面に接し、Ａｌ ２ Ｏ ３ からなる絶縁性材料と、
    前記絶縁性材料に接し、金属伝導性材料を含むＭＩＳ型電極と
    を備える半導体装置。
  2. 前記絶縁性材料は、前記３−５族化合物半導体の（１１１）Ａ面、前記（１１１）Ａ面と等価な面、または、前記（１１１）Ａ面もしくは前記（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接する請求項１に記載の半導体装置。
  3. 前記３−５族化合物半導体、前記絶縁性材料、前記ＭＩＳ型電極、および、前記３−５族化合物半導体と電気的に結合される一対の入出力電極を有するＭＩＳ型電界効果型トランジスタを備える請求項１または請求項２に記載の半導体装置。
  4. 前記ＭＩＳ型電界効果型トランジスタのチャネル層は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含む請求項３に記載の半導体装置。
  5. 前記３−５族化合物半導体はＮ型半導体を含む請求項１から請求項４の何れか一項に記載の半導体装置。
  6. 前記３−５族化合物半導体はＰ型半導体を含む請求項１から請求項４の何れか一項に記載の半導体装置。
  7. 前記金属伝導性材料は、ＴａＣ、ＴａＮ、ＴｉＮ、Ｔｉ、Ａｕ、Ｗ、ＰｔおよびＰｄからなる群から選択される少なくとも１つを含む請求項１から請求項６の何れか一項に記載の半導体装置。
  8. Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板からなる群から選択されるベース基板をさらに備え、
    前記３−５族化合物半導体は前記ベース基板の一部に配置される請求項１から請求項７の何れか一項に記載の半導体装置。
  9. 閃亜鉛鉱型の結晶構造を有し、（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面を有する３−５族化合物半導体を準備する段階と、
    前記（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面に接し、Ａｌ ２ Ｏ ３ からなる絶縁性材料をＡＬＤ法により形成する段階と、
    前記絶縁性材料に接し、金属伝導性材料から形成されるＭＩＳ型電極を形成する段階と
    を備え半導体装置の製造方法。
  10. 前記絶縁性材料は、前記３−５族化合物半導体の（１１１）Ａ面、前記（１１１）Ａ面と等価な面、または、前記（１１１）Ａ面もしくは前記（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接する請求項９に記載の半導体装置の製造方法。
  11. 閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体とＡｌ ２ Ｏ ３ からなる絶縁性材料とが配置された半導体基板であって、
    前記３−５族化合物半導体の（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面が、前記半導体基板の主面に平行に配置され、
    前記（１１１）面、前記（１１１）面と等価な面、または、前記オフ角を有する面に接して前記絶縁性材料が配置された半導体基板。
  12. 前記３−５族化合物半導体の（１１１）Ａ面、前記（１１１）Ａ面と等価な面、または、前記（１１１）Ａ面もしくは前記（１１１）Ａ面と等価な面から傾いたオフ角を有する面が、前記半導体基板の主面に平行に配置される請求項１１に記載の半導体基板。
  13. 前記３−５族化合物半導体は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含む請求項１１または請求項１２に記載の半導体基板。
  14. Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか１つの基板を更に備え、
    前記３−５族化合物半導体は前記基板の一部に配置される、
    請求項１１から請求項１３の何れか一項に記載の半導体基板。
  15. 前記基板の表面のＳｉまたはＧｅ結晶層の表面に前記３−５族化合物半導体が結晶成長することを阻害する阻害層を更に備え、
    前記阻害層に前記ＳｉまたはＧｅ結晶層にまで貫通する開口が形成されており、前記３−５族化合物半導体が前記開口の内部に形成されている請求項１４に記載の半導体基板。
  16. 前記３−５族化合物半導体が、
    前記阻害層の表面よりも凸に結晶成長したシード化合物半導体と、
    前記シード化合物半導体を核として前記阻害層に沿ってラテラル成長したラテラル化合物半導体と
    を有する請求項１５に記載の半導体基板。
  17. 前記ラテラル化合物半導体が、
    前記シード化合物半導体を核として前記阻害層に沿ってラテラル成長した第１ラテラル化合物半導体と、
    前記第１ラテラル化合物半導体を核として前記阻害層に沿って前記第１ラテラル化合物半導体と異なる方向に結晶成長した第２ラテラル化合物半導体と
    を有する請求項１６に記載の半導体基板。
  18. 閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体と、
    前記３−５族化合物半導体の（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面に接し、Ａｌ ２ Ｏ ３ からなる絶縁性材料と
    を有する半導体基板。
  19. 前記絶縁性材料は、前記３−５族化合物半導体の（１１１）Ａ面、前記（１１１）Ａ面と等価な面、前記（１１１）Ａ面から傾いたオフ角を有する面、または、前記（１１１）Ａ面と等価な面から傾いたオフ角を有する面に接する請求項１８に記載の半導体基板。
  20. 前記３−５族化合物半導体は、ＩｎｚＧａ１−ｚＡｓｚ’Ｓｂ１−ｚ’（式中、０≦ｚ≦１、０≦ｚ’≦１）、または、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙ（式中、０≦ｘ≦１、０≦ｙ≦１）を含む請求項１８または請求項１９に記載の半導体基板。
  21. Ｓｉ基板、ＳＯＩ基板、およびＧＯＩ基板のいずれか１つの基板を更に備え、
    前記３−５族化合物半導体は、前記基板の一部に配置される請求項１８から請求項２０の何れか一項に記載の半導体基板。
  22. ３−５族化合物半導体を備える半導体基板の製造方法であって、
    ベース基板を準備する段階と、
    前記ベース基板上に、前記３−５族化合物半導体が結晶成長することを阻害する阻害層を形成する段階と、
    前記ベース基板にまで貫通する開口を前記阻害層に形成する段階と、
    前記開口において前記阻害層の表面よりも凸にシード化合物半導体を結晶成長させる段階と、
    前記シード化合物半導体を核として前記阻害層に沿ってラテラル化合物半導体を結晶成長させる段階と、
    前記ラテラル化合物半導体上に上層化合物半導体を結晶成長させる段階と
    を備え、
    前記上層化合物半導体が、閃亜鉛鉱型の結晶構造を有する３−５族化合物半導体であって、（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面を有し、
    前記（１１１）面、前記（１１１）面と等価な面、または、前記（１１１）面もしくは前記（１１１）面と等価な面から傾いたオフ角を有する面に接し、Ａｌ ２ Ｏ ３ からなる絶縁性材料をＡＬＤ法により形成する段階を、さらに備えた
    半導体基板の製造方法。
JP2009269920A 2008-12-08 2009-11-27 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 Expired - Fee Related JP5599089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269920A JP5599089B2 (ja) 2008-12-08 2009-11-27 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008312761 2008-12-08
JP2008312761 2008-12-08
JP2009269920A JP5599089B2 (ja) 2008-12-08 2009-11-27 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010161349A JP2010161349A (ja) 2010-07-22
JP5599089B2 true JP5599089B2 (ja) 2014-10-01

Family

ID=42242523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269920A Expired - Fee Related JP5599089B2 (ja) 2008-12-08 2009-11-27 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法

Country Status (6)

Country Link
US (1) US20110233689A1 (ja)
JP (1) JP5599089B2 (ja)
KR (1) KR101618910B1 (ja)
CN (2) CN103474354B (ja)
TW (1) TW201030968A (ja)
WO (1) WO2010067525A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195579A (ja) * 2011-03-02 2012-10-11 Sumitomo Chemical Co Ltd 半導体基板、電界効果トランジスタ、半導体基板の製造方法および電界効果トランジスタの製造方法
EP2765612B1 (en) * 2011-09-08 2021-10-27 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
US8896066B2 (en) * 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP2013207020A (ja) * 2012-03-28 2013-10-07 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
US9275854B2 (en) * 2013-08-07 2016-03-01 Globalfoundries Inc. Compound semiconductor integrated circuit and method to fabricate same
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
SG11201706079YA (en) * 2015-03-09 2017-09-28 Agency Science Tech & Res Self-aligning source, drain and gate process for iii-v nitride mishemts
CN109160487A (zh) * 2018-08-14 2019-01-08 上海华虹宏力半导体制造有限公司 Mems三轴amr磁力传感器的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6161547B2 (ja) * 1980-05-06 1986-12-26 Nippon Telegraph & Telephone
JPS58164269A (en) * 1982-03-23 1983-09-29 Fujitsu Ltd Field effect semiconductor device
JPH055181B2 (ja) * 1983-06-14 1993-01-21 Seiko Epson Corp
US4777517A (en) * 1984-11-29 1988-10-11 Fujitsu Limited Compound semiconductor integrated circuit device
JPS6423576A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Mis type field-effect transistor
JPS6459859A (en) * 1987-08-31 1989-03-07 Hitachi Ltd Insulated-gate field-effect transistor and the preparation thereof
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
JPH02119145A (en) * 1988-10-28 1990-05-07 Toshiba Corp Formation of metal-oxide-semiconductor junction
JPH07105497B2 (ja) * 1990-01-31 1995-11-13 新技術事業団 半導体デバイス及びその製造方法
JPH04162614A (en) * 1990-10-26 1992-06-08 Olympus Optical Co Ltd Bonded substrate of different kinds of materials and its manufacture
JPH06140332A (ja) * 1992-10-22 1994-05-20 Nec Corp ＡｌＧａＡｓ膜形成方法
JP3194327B2 (ja) * 1993-11-24 2001-07-30 ソニー株式会社 有機金属気相成長法
JPH07183569A (ja) * 1993-12-22 1995-07-21 Sony Corp Ｓａｍ型アバランシフォトダイオード及びその作製方法
JP3109567B2 (ja) * 1995-12-05 2000-11-20 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体ウェハの製造方法
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
JP2002261043A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置およびその製造方法
JP4082275B2 (ja) * 2003-05-22 2008-04-30 松下電器産業株式会社 タイマー装置
JP2006108602A (ja) * 2004-09-10 2006-04-20 Toshiba Corp 半導体装置及びその製造方法
JP2006344804A (ja) * 2005-06-09 2006-12-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2007073800A (ja) * 2005-09-08 2007-03-22 Seiko Epson Corp 半導体装置
JP2007142270A (ja) * 2005-11-21 2007-06-07 Toshiba Corp 半導体装置及びその製造方法
US7456450B2 (en) * 2006-02-09 2008-11-25 International Business Machines Corporation CMOS devices with hybrid channel orientations and method for fabricating the same
US20080048216A1 (en) * 2006-05-30 2008-02-28 Ye Peide D Apparatus and method of forming metal oxide semiconductor field-effect transistor with atomic layer deposited gate dielectric
US7582516B2 (en) * 2006-06-06 2009-09-01 International Business Machines Corporation CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
US8686472B2 (en) * 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate

Also Published As

Publication number Publication date
CN102239549A (zh) 2011-11-09
CN102239549B (zh) 2014-01-01
KR101618910B1 (ko) 2016-05-09
WO2010067525A1 (ja) 2010-06-17
KR20110091507A (ko) 2011-08-11
CN103474354A (zh) 2013-12-25
TW201030968A (en) 2010-08-16
JP2010161349A (ja) 2010-07-22
US20110233689A1 (en) 2011-09-29
CN103474354B (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
JP5599089B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
De Jaeger et al. Au-free CMOS-compatible AlGaN/GaN HEMT processing on 200 mm Si substrates
JP5545713B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
TWI509796B (zh) 高電子移動率電晶體及其形成方法
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
WO2012172753A1 (ja) 半導体装置及びその製造方法
US9224847B2 (en) High electron mobility transistor and method of forming the same
US20170236709A1 (en) Method of forming semiconductor structure having sets of iii-v compound layers
US9059267B1 (en) III-V device with overlapped extension regions using replacement gate
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
US9064946B1 (en) III-V FET device with overlapped extension regions using gate last
US11049961B2 (en) High electron mobility transistor and methods for manufacturing the same
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
JP4908856B2 (ja) 半導体装置とその製造法
JP2019012827A (ja) 窒化ガリウム系の半導体装置及びその製造方法
JP2009152353A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
US10566183B2 (en) Method of manufacturing semiconductor device and the semiconductor device
WO2018004607A1 (en) Co-integration of gan and self-aligned thin body group iv transistors
TWI652820B (zh) 半導體結構的製造方法及半導體裝置
TWI685970B (zh) 半導體結構
TWI709242B (zh) 半導體裝置及其製造方法
WO2022000362A1 (en) Semiconductor device and fabrication method thereof
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET
JP2010073718A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140811

R150 Certificate of patent or registration of utility model

Ref document number: 5599089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees