JP5598916B2 - ゲート電極及びその製造方法 - Google Patents

Description

本発明はｎＭＯＳＦＥＴのゲート電極及びその製造方法に関し、特にフラットバンド電圧の制御に適するとともに構造が安定なゲート電極材料に関する。

メタルゲート電極/高誘電率ゲート絶縁膜からなるＣＭＯＳにおいて、ｎＭＯＳＦＥＴのフラットバンド電圧の制御が要求されており、これまでにＴｉＮ、ＴａＮの窒化物材料やＴａＣの炭化物材料がｎゲート電極材料として盛んに検討されている。しかし、窒化物材料は、窒素が高誘電率ゲート絶縁膜へ拡散して電気特性の劣化を引き起こす問題がある。また、ＴａＣは酸素や窒素を導入する事でフラットバンド電圧を制御することが特許文献１に開示されているが、構造の不安定性が大きな問題となっている。

本発明の課題は、上述した従来の材料を使用したｎＭＯＳＦＥＴのゲート電極が有していた問題点を解消し、フラットバンド電圧を制御できるとともに、半導体デバイス製造プロセスで使用される高温に曝されても特性の劣化が少ないゲート電極及びその製造方法を提供することに有る。

本発明の一側面によれば、炭化タンタルイットリウムＴａ_１−ｘＹ_ｘＣ_ｙ、炭化チタンイットリウムＴｉ_１−ｘＹ_ｘＣ_ｙ、炭化ジルコニウムイットリウムＺｒ_１−ｘＹ_ｘＣ_ｙ、炭化ハフニウムイットリウムＨｆ_１−ｘＹ_ｘＣ_ｙ、炭化バナジウムイットリウムＶ_１−ｘＹ_ｘＣ_ｙ、炭化ニオブイットリウムＮｂ_１−ｘＹ_ｘＣ_ｙ、炭化モリブデンイットリウムＭｏ_１−ｘＹ_ｘＣ_ｙ及び炭化タングステンイットリウムＷ_１−ｘＹ_ｘＣ_ｙからなる群から選ばれた炭化物からなるｎＭＯＳＦＥＴのゲート電極が与えられる。
前記ｙは０より大きく５以下であってよい。
前記炭化物は炭化タンタルイットリウムであってよい。
前記ｘは０より大きく０．５以下であってよい。
前記ｘは０．４以下であってよい。
本発明の他の側面によれば、ゲート絶縁膜上に前記炭化物の膜を形成する、前記ゲート電極の製造方法が与えられる。
前記炭化物の膜は、イットリウムを含まない前記炭化物のターゲット及びイットリウムのターゲットを用いた共スパッタリング法により形成してよい。
前記炭化物の膜は、ＭＯＣＶＤ法またはＡＬＤ法により形成してよい。

本発明によれば、５００℃〜６００℃程度の熱処理を経ても構造が安定で、抵抗が低く、かつＹ元素の添加量を調節することでフラットバンド電圧を調節することができるゲート電極及びその製造方法が与えられる。

Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合のＸ線回折パターン変化を示す図。 Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合の抵抗変化を示す図。 Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合のＣ−Ｖ特性変化を示す図。 Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合のフラットバンド電圧のシフトを示す図。 Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合のＨｆＯ_２膜及びＨｆＳｉＯ_ｘ膜の各熱処理条件に対するフラットバンド電圧のシフトを示す図。

本発明は、ｎＭＯＳＦＥＴのゲート電極材料としてＴａＣ_ｘへ仕事関数の小さなＹ元素を添加する事で、その仕事関数を小さくできるとともに、６００℃の熱処理を経ても構造が安定で、低抵抗及びＹ元素の添加量に従ってフラットバンド電圧が調整できるようにする。ここにおいて、ゲート電極としては低抵抗な導体であることが要求されることから、Ｔａ_１−ｘＹ_ｘＣ_ｙのｘ値が０．５０以下であれば熱処理の影響が少ないので好ましい（ここでｙ値は（Ｔａの量である（１−ｘ）＋（Ｙの量であるｘ）＝１）に対して、０より大きく５以下の範囲の値をとることが望ましい）。また、素子構造の熱処理温度に対する安定性の観点からは、５００℃までの熱処理温度が必要な場合にはＴａ_１−ｘＹ_ｘＣ_ｙのｘ値が０．５０以下が好ましく、６００℃までならばｘ値が０．４０以下が望ましい。結晶化したＦＣＣ構造の安定性の観点からは、Ｔａ_１−ｘＹ_ｘＣ_ｙのｘ値が０．４０以下であることが好ましい。

同じ希土類のＬａやＩＩ族のＳｒ及びＢａの炭化物は小さな仕事関数を持つが、空気中の酸素、水分と容易に反応するなど構造が不安定である。一方、Ｙ_２Ｃ_３，Ｙ_４Ｃ_５及びＹ_４Ｃ₇のＹの炭化物は空気中でも安定である。この点で、Ｙを使用する本発明は上記他の元素に比較して優位性を有する。

なお、ＴａＣ_ｙの代りに、他のＴｉＣ_ｙ、ＺｒＣ_ｙ、ＨｆＣ_ｙ、ＶＣ_ｙ、ＮｂＣ_ｙ、ＭｏＣ_ｙあるいはＷＣ_ｙ炭化物へＹ元素を添加しても良い。この場合においても、Ｍ（Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、ＭｏまたはＷ）とＹの量の合計を１としたとき（つまりＭ_１−ｘＹ_ｘＣ_ｙ）、ｙ値は０よりも大きく５以下が望ましい。

以下で本発明の実施例に基づくＦＥＴ製造プロセスを説明するが、当然のこととして、本発明はここで説明する電極あるいはその製造方法に限定されるものではない。
ゲートラストプロセスでは、まず、ＳｉＯ_２ダミーゲート絶縁膜とポリシリコンダミーゲート電極のスタック構造を形成して、ダミーゲート電極をマスクとしてソース・ドレインを形成する。つづいて、ダミーゲート電極を絶縁膜で埋め込み、絶縁膜表面をＣＭＰ（Chemical Mechanical Polishing）等により平坦化した後にダミーゲート電極とダミーゲート絶縁膜を選択的に除去する。

続いて、シリコン層側よりゲート絶縁膜を形成する。具体的には、シリコン層上に例えば希釈フッ酸溶液で自然酸化膜を除去した後に、９５０℃以上の高温度熱処理酸化方法によって０．１〜２ｎｍ程度の酸化シリコン膜を堆積し、その酸化シリコン膜上に例えば、Ｈ_２ＯのＯ（酸素）原料とＴＥＭＡＨｆ（Tetrakis-Ethylmethylamido-Hafnium：Ｈｆ（ＮＥｔＭｅ）_４）のＨｆ（ハフニウム）原料を用いたＡＬＤ（Atomic Layer Deposition）法によって１〜８ｎｍ程度の酸化ハフニウム（ＨｆＯ_２）膜を堆積した後、アニール処理を施してゲート絶縁膜を形成する。このアニール処理は、例えば、Ｎ_２雰囲気中、７００℃以上で行う。

本実施の形態では、ゲート絶縁膜を構成する高誘電率膜（ｈｉｇｈ−ｋ膜）として、酸化ハフニウムを用いている。この酸化ハフニウムは、酸化シリコン膜や酸窒化シリコン膜よりも誘電率が高いので、物理膜厚を（酸化ハフニウム膜の誘電率／酸化シリコン膜の誘電率）倍だけ厚くできるので、結果としてリーク電流を低減することができる。このため、リーク電流を低減するためであれば、シリコン層上に直接、酸化ハフニウム膜を形成しても良い。なお、本実施の形態では、高誘電率膜として酸化ハフニウムを用いるが、窒化ハフニウムシリケート、Ｈｆ-Ｓｉ-Ｏ、Ｈｆ-Ａｌ-Ｏ、Ｈｆ-Ａｌ-Ｏ-Ｎなどの高誘電率誘電体も用いることができる。

続いて、ゲート絶縁膜上に炭化タンタルイットリウム（Ｔａ_１−ｘＹ_ｘＣ_ｙ）メタルゲート電極を形成する。具体的には、炭化タンタル（ＴａＣ_ｙ）ターゲットとイットリウム（Ｙ）ターゲットを用いた共スパッタリング法によって、５〜５０ｎｍ程度のＴａ_１−ｘＹ_ｘＣ_ｙ膜を堆積して、メタルゲート電極を形成する。

表１に示すように、Ｔａ／Ｙ比率のｘ値はＴａＣ_ｙターゲットとＹターゲットのスパッタリングパワー比を変えることで、変化させることができる。

ｘ値を変えたＴａ_１−ｘＹ_ｘＣ_ｙ膜のＸ線回折測定の結果を図１に示す。ｘ値が０．４０以下ではＴａＣのＦＣＣ構造を示し、０．５０以上になると非晶質へ変わる事が分る。ＦＣＣ構造は６００℃の熱処理後でも安定なことが分かる。

図２に、Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値と抵抗の関係を示す。ｘ値が０．５０以下では、熱処理温度６００℃においてもアズデポ（as-depo、堆積したままの、特に後処理していない状態）膜と同等の抵抗値であることが分る。一方、ｘ値が０．６８では、熱処理温度５００℃以上で抵抗が増加する傾向を示す。

図３はＴａ_１−ｘＹ_ｘＣ_ｙゲート電極／ＨｆＯ_２／ＳｉＯ_２／Ｓｉ構造のＭＯＳキャパシタの容量（Ｃ）−ゲート電圧（Ｖ）特性を示す。アズデポのＴａ_１−ｘＹ_ｘＣ_ｙゲート電極のｘ値を変えた場合のＣ−Ｖカーブは、ｘ値が大きくなるに従って負の方向へシフトすることがわかる。

図４はＴａ_１−ｘＹ_ｘＣ_ｙゲート電極／ＨｆＯ_２／ＳｉＯ_２／Ｓｉ構造におけるフラットバンド電圧Ｖ_ｆｂのｘ値に対する変化を示す。フラットバンド電圧はＭＯＳキャパシタのＣ−Ｖ特性から算出した。なお、Ｃ−Ｖ特性では、Ｔａ_１−ｘＹ_ｘＣ_ｙ膜中のｘ値によらず、測定値は理想カーブで再現された。アズデポ、４００℃の還元処理（ＦＧＡ：Forming Gas anneal）、窒素雰囲気の５００℃及び６００℃熱処理を施したが、いずれもｘ値が大きくなるに従ってフラットバンド電圧は負方向へシフトする傾向を示す。これは、仕事関数の小さなＹ原子がＴａＣy材料へ添加されることで、Ｔａ_１−ｘＹ_ｘＣ_ｙゲート電極の仕事関数が小さな値へ変化したことによる。また、５００℃ではｘ値が０．５０以下、６００℃ではｘ値が０．４０以下であれば、良好なＣ−Ｖ特性が得られることが分った。各々の熱処理条件で、ｘ値がそれ以上になるとゲート絶縁膜の耐圧性が低下してリーク電流が増加することがわかった。

図５はｈｉｇｈ−ｋゲート絶縁膜にＨｆＯ_２膜とＨｆＳiＯ_ｘ膜を用いた場合の熱処理条件に対するフラットバンド電圧Ｖ_ｆｂの変化（シフト）Ｖ_ｆｂshiftを示す。Ｔａ_１−ｘＹ_ｘＣ_ｙ膜のｘ値を変えた場合のＨｆＯ_２膜及びＨｆＳｉＯ_ｘ膜の各熱処理条件に対するフラットバンド電圧のシフトはほぼ同じ傾向を示し、ｈｉｇｈ−ｋゲート絶縁膜の材料による有意差は認められないことがわかる。

Ｔａ_１−ｘＹ_ｘＣ_ｙゲート電極は、スパッタリング法で説明したが、ＭＯＣＶＤ法あるいはＡＬＤ法で作製しても良い。

続いて埋め込み電極として、Ｔｉ、ＴｉＮ、ＡＬ及びＷ等の電極をＴａ_１−ｘＹ_ｘＣ_ｙゲート電極上へ形成した後に、ＣＭＰプロセスで平坦化する。その後に、絶縁膜の形成、ソース・ドレイン部へのコンタクトホール作製、コンタクトメタル形成について、リソグラフィープロセスを用いて行うことで、ｎＭＯＳＦＥＴを作製できる。

以上説明したように、本発明によれば、熱処理を経ても構造が安定した、フラットバンド電圧を調節できるゲート電極を実現することができるので、ｎＭＯＳＦＥＴデバイスの性能向上に大いに貢献することが可能である。

特開２００９−２７２３６８

Claims (6)

1. ＦＣＣ構造を有する炭化タンタルイットリウムＴａ_１−ｘＹ_ｘ Ｃ _ｙ からなるｎＭＯＳＦＥＴのゲート電極。
2. 前記ｙは０より大きく５以下である、請求項１に記載のゲート電極。
3. 前記ｘは０．４以下である、請求項１または２に記載のゲート電極。
4. ゲート絶縁膜上に前記炭化タンタルイットリウムの膜を形成する、請求項１から３の何れかに記載のゲート電極の製造方法。
5. 前記炭化タンタルイットリウムの膜は、炭化タンタルのターゲット及びイットリウムのターゲットを用いた共スパッタリング法により形成する、請求項４に記載のゲート電極の製造方法。
6. 前記炭化タンタルイットリウムの膜は、ＭＯＣＶＤ法またはＡＬＤ法により形成する、請求項４に記載のゲート電極の製造方法。