JP5550489B2 - Non-reflective termination resistor circuit - Google Patents
Non-reflective termination resistor circuit Download PDFInfo
- Publication number
- JP5550489B2 JP5550489B2 JP2010186838A JP2010186838A JP5550489B2 JP 5550489 B2 JP5550489 B2 JP 5550489B2 JP 2010186838 A JP2010186838 A JP 2010186838A JP 2010186838 A JP2010186838 A JP 2010186838A JP 5550489 B2 JP5550489 B2 JP 5550489B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric substrate
- film resistor
- waveguide
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 63
- 239000010409 thin film Substances 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 36
- 230000001939 inductive effect Effects 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 239000006096 absorbing agent Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011796 hollow space material Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
Description
この発明は無反射終端抵抗回路に関し、特に、高周波帯にて用いられる誘電体導波路における無反射終端抵抗回路に関するものである。 The present invention relates to a non-reflection termination resistor circuit, and more particularly to a non-reflection termination resistor circuit in a dielectric waveguide used in a high frequency band.
中空あるいは誘電体が充填された導波管を用いて各種の回路を構成するにあたり、不要な反射波を抑圧するための無反射終端(ダミー終端)が必要とされ、それを実現するために導波管の内部に角錐や円錐などのテーパ形状を有する立体的な電波吸収体が挿入されていた。 In constructing various circuits using a waveguide filled with a hollow or dielectric material, a non-reflective termination (dummy termination) is required to suppress unnecessary reflected waves. A three-dimensional wave absorber having a tapered shape such as a pyramid or a cone was inserted into the wave tube.
図6は、非特許文献1に記載された無反射終端の図を示す。同図において、100は中空導波管、101はその内部に挿入されたテーパ形状を有する電波吸収体である。中空導波管100の一端は電気的に短絡された電気的短絡端102となっており、残る一端は高周波信号の入力端子103となっている。同回路において、中空導波管100に入力された高周波信号は電波吸収体101に吸収される。また、このとき、入力端子103から回路をみた反射係数を十分小さく抑えるために、電波吸収体101の挿入量は入力端子103から電気的短絡端102に進むにつれて大きくなる構造となっており、電波吸収体101の形状としては、一般にテーパ形状が採用される。
FIG. 6 shows a diagram of the non-reflective termination described in Non-Patent
一方、上述した中空導波管100と本質的に同一な誘電体導波路として、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される、通称「ポスト壁導波路」あるいはSIW(Substrate Integrated Waveguide)がある。図7は、特許文献1に示されるポスト壁導波路の構造図を示す。図中、110は誘電体基板、111a,111bは誘電体基板110の上下面をメタライズしている導体、112はメタライズされたビアホールである。ビアホール112は、誘電体基板110に設けられた二列に並んだ複数の導通穴(スルーホール)で、各列が、誘電体基板110の側面に対してそれぞれ平行になるように配置されている。図7のポスト壁導波路は、誘電体が充填された矩形導波管と電気的にはほぼ等価となるが、従来の導波管と異なり、基板加工プロセスを用いて比較的高精度かつ量産性に優れた加工が可能であるため、アンテナや各種の高周波回路への応用が図られている。
On the other hand, as a dielectric waveguide essentially the same as the
図7に示すようなこの種のポスト壁導波路からなる従来の無反射終端として、例えば、特許文献2に記載のものがある。図8に、その構成図を示す。同図において、120は誘電体基板、121a,121bは誘電体基板120の上下面をメタライズしている導体、122はメタライズされたビアホールであり、これらによりポスト壁導波路が構成される。なお、図中、同導波路の一端はビアホール列により電気的に短絡されており、また、同短絡端から入力端子に向けてテーパ形状に準じた形でその内部に抵抗体が装荷されたビアホール123が配置されている。同構成は、図6に示した中空導波管における無反射終端の構成をほぼ踏襲したもので、図6におけるテーパ形状の電波吸収体を、図8においては抵抗性ビアホール123をテーパ形状に配置することで無反射終端を構成している。
As a conventional non-reflective termination made of this type of post-wall waveguide as shown in FIG. FIG. 8 shows a configuration diagram thereof. In the figure, 120 is a dielectric substrate, 121a and 121b are conductors metallizing the upper and lower surfaces of the
図8に示すポスト壁導波路無反射終端を実現しようとした場合、前述した基板加工プロセスにおいて、ビアホール123の内面に薄膜抵抗を形成する必要がある。しかしながら、薄膜抵抗は基板の表面に対しては比較的容易に形成できる一方、基板の内部に形成するのはその膜厚、つまり、抵抗値の制御と併せて、加工上大きな困難を伴う。さらに、同抵抗値に誤差が生じた場合、無反射終端の反射係数が増加してしまうという課題がある。
When the post wall waveguide non-reflective terminal shown in FIG. 8 is to be realized, it is necessary to form a thin film resistor on the inner surface of the
そこで、上述した図8のビアホール123に代えて、前述した図6に示すテーパ状の電波吸収体101を、図8に示すポスト壁導波路内部に埋め込むことも考えられるが、テーパ状の電波吸収体101を誘電体基板120内部に充填するのは、加工プロセス上極めて難しいという課題がある。
Therefore, instead of the
また、そのような電波吸収体を埋め込むような加工プロセスは、従来のマイクロストリップ線路やコプレーナ線路などの平面回路基板の加工プロセスに比べて、その工程が複雑となるため、製造コストの面でも不利益を被るという課題もある。 In addition, the process of embedding such a radio wave absorber is more complicated than the process of processing a planar circuit board such as a conventional microstrip line or coplanar line, and is not advantageous in terms of manufacturing cost. There is also the problem of incurring profits.
この発明はかかる課題を解決するためになされたものであり、ポスト壁導波路を構成する誘電体基板の上面に薄膜抵抗を装荷しただけの簡素な構造により無反射終端を実現することにより、加工プロセスを容易にして、無反射終端の反射係数の安定を図り、製造コストも抑えることが可能な、無反射終端抵抗回路を得ることを目的としている。 The present invention has been made to solve such a problem, and realizes a non-reflective termination by a simple structure in which a thin film resistor is simply loaded on the upper surface of a dielectric substrate constituting a post wall waveguide. An object of the present invention is to obtain a non-reflective termination resistor circuit that facilitates the process, stabilizes the reflection coefficient of the non-reflective termination, and can reduce the manufacturing cost.
この発明は、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される誘電体導波路と、前記誘電体基板に設けられ、信号が入力される入力端と、前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端とを備え、前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路である。 The present invention relates to a dielectric waveguide configured by metallizing the upper and lower surfaces of a dielectric substrate with a conductor and metallizing the side surfaces in the same manner or providing a via hole array that is electrically equivalent thereto, and the dielectric Provided on the substrate and provided at the other end of the dielectric substrate opposite to the input end where the signal is input and electrically short-circuited to reflect the signal input from the input end A short-circuit end, a part of the upper surface of the dielectric substrate is a thin film resistor instead of the conductor, and an inductive post having an electrically inductive characteristic is provided between the input end and the thin film resistor. This is a non-reflective terminal resistor circuit.
この発明は、誘電体基板の上下面を導体でメタライズし、その側面を同様にメタライズするかあるいはそれと電気的に等価となるビアホール列を設けることで構成される誘電体導波路と、前記誘電体基板に設けられ、信号が入力される入力端と、前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端とを備え、前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路であるので、ポスト壁導波路を構成する誘電体基板の上面に薄膜抵抗を装荷しただけの簡素な構造により無反射終端を実現することにより、加工プロセスを容易にして、無反射終端の反射係数の安定を図り、製造コストも抑えることが可能である。 The present invention relates to a dielectric waveguide configured by metallizing the upper and lower surfaces of a dielectric substrate with a conductor and metallizing the side surfaces in the same manner or providing a via hole array that is electrically equivalent thereto, and the dielectric Provided on the substrate and provided at the other end of the dielectric substrate opposite to the input end where the signal is input and electrically short-circuited to reflect the signal input from the input end A short-circuit end, a part of the upper surface of the dielectric substrate is a thin film resistor instead of the conductor, and an inductive post having an electrically inductive characteristic is provided between the input end and the thin film resistor. The non-reflective termination resistor circuit is characterized by the fact that the non-reflective termination is realized by a simple structure in which a thin film resistor is loaded on the upper surface of the dielectric substrate constituting the post-wall waveguide. Easily to, it ensures stable reflection coefficient of reflection-free termination, it is possible to suppress the manufacturing cost.
実施の形態1.
図1はこの発明の実施の形態1による無反射終端抵抗回路を示す図である。図1において、1は、略々矩形(長方形)の誘電体基板、2a,2bは誘電体基板1の上下面をメタライズしている導体、3は、誘電体基板1に設けられた、メタライズされたビアホールである。ビアホール3は、誘電体基板1の3つの辺(外縁)に沿って、それらの3つの辺に平行になるように、略々コの字形状に配列されている。各ビアホール3は、誘電体基板1に穴加工を施した後、当該穴の表面に高抵抗体ペーストを塗布して形成する。また、導体2a,2bは、高抵抗体ペーストを誘電体基板1の上下面に塗布して形成する。しかしながら、これらの形成方法は一例であって、これに限定されるものではない。本実施の形態においては、誘電体基板1の一端が、ビアホール3によるビアホール列により電気的に短絡されて、短絡端8になっている。これにより、本実施の形態においては、誘電体基板1、導体2a,2b、および、ビアホール3によって、ポスト壁導波路(誘電体導波路)が構成されている。
FIG. 1 is a diagram showing a non-reflection termination resistor circuit according to
また、図1において、4は誘電体基板1の上面に形成された薄膜抵抗、5は、ポスト壁導波路内部に形成され、電気的に誘導性の特性を呈し、誘導性ポスト(誘導性素子)として動作するビアホールで、6は高周波信号が入力される入力端子である。ビアホール5は、例えば、誘電体基板1に穴加工を施した後、当該穴の表面に誘導性を有する低抵抗体ペーストを塗布して形成すればよいが、これに限定されるものではなく、当然ながら、他の形成方法を用いて形成してもよい。また、薄膜抵抗4は、例えば、誘電体基板1上にスパッタリング法等により形成すればよい。本実施の形態においては、薄膜抵抗4は、このように、誘電体基板1の表面に形成されるので、容易に形成できるとともに、その膜厚、すなわち、抵抗値の制御も、容易かつ精度よく、行うことができ、抵抗値に誤差が生じるのを防ぐことができる。本実施の形態に係る無反射終端抵抗回路は、このように、誘電体基板1、導体2a,2b、ビアホール3、薄膜抵抗4、ビアホール5、入力端子6、および、短絡端8から構成されている。なお、ビアホール5は、入力端子6によって構成される誘電体導波路部と薄膜抵抗4との間の領域(または境界)に設けられる。図1においては、ビアホール5は、入力端子6の近傍に、のべ4個設けられている。ビアホール5は、2列に分かれて設けられており、その列は、いずれも、誘電体基板1の辺(外縁)に平行ではなく、薄膜導体4から入力端子6に向かうにつれて互いの距離(テーパ幅)が広がるテーパ状になるように、略々ハの字形状に配列されている。また、薄膜抵抗4が設けられている部分においては、導体12は設けられておらず、薄膜抵抗4は誘電体基板1の上面に直接設けられている。
In FIG. 1, 4 is a thin film resistor formed on the upper surface of the
次に、この発明の本実施の形態による無反射終端抵抗回路の動作について説明する。本実施の形態は、無損失のポスト壁導波路の一端がビアホール3によるビアホール列により電気的に短絡された上、薄膜抵抗4によりポスト壁導波路の主に直列方向に対して損失が付加され、さらに、入力端子6に隣接してビアホール5からなる誘導性ポストが装荷された構造となっている。ここで、入力端子6に高周波信号が入射すると、同信号は薄膜抵抗4により徐々に減衰されて短絡端8に至り、短絡端8で反射された信号は、薄膜抵抗4に再び戻り、薄膜抵抗4でさらに同様に減衰され、入力端子6に至る反射波は殆ど無くなる。一般に、損失性の伝送線路はその長さを十分確保すればほぼ無反射終端として動作することが知られており、従って、本実施の形態によれば、図8のように、基板の内部に抵抗体を設けずとも、基板表面にその形成が容易な薄膜抵抗を設けることで容易に無反射終端回路を実現することが可能となる。
Next, the operation of the non-reflection termination resistor circuit according to this embodiment of the present invention will be described. In the present embodiment, one end of a lossless post wall waveguide is electrically short-circuited by a via hole array of via holes 3 and a loss is added mainly in the series direction of the post wall waveguide by a thin film resistor 4. In addition, an inductive post comprising a via
しかしながら、上述したように、単に、薄膜抵抗4をポスト壁導波路上面に設けただけでは入力端子6からみた反射波を必ずしも十分抑圧できない場合があり、そのために、本実施の形態では、同反射波を抑圧するために入力端子6の近傍に誘導性ポストとして機能するビアホール5をさらに設けている。但し、ビアホール5は必ずしも設ける必要はなく、必要に応じて設けるようにすればよい。以下、図2に示す本実施の形態による無反射終端の等価回路に基づき説明する。
However, as described above, the reflected wave viewed from the
本実施の形態は、単位長さ当たりに一定量の直列抵抗が付加された損失性の分布定数伝送線路において、その一端が電気的に短絡され、かつ、もう一方の入力端にインダクタがシャントに装荷された回路とみなすことができる。同図において、損失性伝送線路を見込んだ回路の入力インピーダンスZwgは、下記の(1)式により与えられる。 In this embodiment, in a lossy distributed constant transmission line to which a certain amount of series resistance is added per unit length, one end thereof is electrically short-circuited, and an inductor is shunted at the other input end. It can be regarded as a loaded circuit. In the figure, an input impedance Zwg of a circuit that allows for a lossy transmission line is given by the following equation (1).
Zwg=Ztanh(γd) (1) Zwg = Ztanh (γd) (1)
ここで、Z、γは、損失性伝送線路の特性インピーダンスおよび伝搬定数で、それぞれ、下記の(2)式および(3)式により与えられる複素量である。また、dは、抵抗が装荷された伝送線路の長さである。また、tanhは、双曲線関数のハイパボリック・タンジェント(tanh(x)=(exp(x)−exp(−x))/(exp(x)+exp(−x)))である。 Here, Z and γ are the characteristic impedance and propagation constant of the lossy transmission line, and are complex quantities given by the following equations (2) and (3), respectively. D is the length of the transmission line loaded with the resistor. Further, tanh is a hyperbolic tangent of a hyperbolic function (tanh (x) = (exp (x) −exp (−x)) / (exp (x) + exp (−x))).
Z=[(R+jωL)/(jωC)]1/2 ≡Zr+jZi (2) Z = [(R + jωL) / (jωC)] 1/2 ≡Zr + jZi (2)
γ=[jωC(R+jωL)]1/2 ≡α+jβ (3) γ = [jωC (R + jωL)] 1/2 ≡α + jβ (3)
ここで、αは伝送線路の減衰定数で、薄膜抵抗4に対応する直列抵抗Rが増加するにつれて、このαも増加する。ここで、薄膜抵抗4の抵抗値が比較的大きく、式(1)のγdが十分大きいと見なすと、式(1)は式(2)より、下記の(4)式となり、損失性伝送線路を見込んだ回路の入力インピーダンスは同線路の特性インピーダンスZとほぼ等しくなる。 Here, α is the attenuation constant of the transmission line, and as the series resistance R corresponding to the thin film resistor 4 increases, α also increases. Here, assuming that the resistance value of the thin film resistor 4 is relatively large and that γd in the expression (1) is sufficiently large, the expression (1) becomes the following expression (4) from the expression (2). The input impedance of the circuit that anticipates is substantially equal to the characteristic impedance Z of the line.
Zwg=Ztanh(γd)≒Z=Zr+jZi (4) Zwg = Ztanh (γd) ≈Z = Zr + jZi (4)
一方、式(2)の両辺を2乗してその虚部に着目することで、下記の(5)式で示される関係式が得られる。 On the other hand, by squaring both sides of the formula (2) and paying attention to the imaginary part, a relational expression represented by the following formula (5) is obtained.
−Zi=R/(2ωCZr) (5) -Zi = R / (2ωCZr) (5)
また、(5)式の右辺は、受動回路の性質より明らかに正となることから、下記の(6)式となることが導出される。 Further, since the right side of the equation (5) is clearly positive due to the nature of the passive circuit, it is derived that the following equation (6) is obtained.
Zi<0 (6) Zi <0 (6)
従って、式(4),(6)より、図2にて、損失性伝送線路を見込んだインピーダンスZwgはその虚部Ziが負となる容量性インピーダンスとなるため、リアクティブなエネルギーが回路に蓄積され、無反射終端としての特性が得られず、残留反射が存在することになる。そこで、本実施の形態にあるビアホール5は、ポスト壁導波路において誘導性ポストとして機能し、上述した容量性インピーダンスを打ち消すことで残留反射を極力軽減し無反射終端としての特性を改善する機能を果たしている。図3(a)には、本実施の形態による無反射終端抵抗回路の構造例を示し、図3(b)には、同構造の有限要素法による電磁界解析結果を示している。図3(a)の構成は、当然ながら、図1と同じであるが、図3(a)においては、ビアホール5の個数が多く、また、ビアホール5がテーパ状に設けられている部分は薄膜抵抗4近傍部分だけで、他は、誘電体基板1の辺(外縁)に沿って設けられている点が異なる。しかしながら、ビアホール5の個数や配置についてのこのような変更は適宜行ってもよいもので、図1または図3(a)に限定されるものではない。本実施の形態の回路構成として、重要な特徴は、誘電体導波路の一端をビアホール3によるビアホール列で短絡し、誘電体導波路を構成する誘電体基板上の導体2aの一部を導体とせずに薄膜抵抗4とした構成についてである。図3(b)より、本実施の形態に基づく当該回路構成により、反射係数が−20dB以下と十分小さな無反射終端を実用上十分な比帯域幅にわたり得られることが分かる。
Therefore, from the equations (4) and (6), the impedance Zwg in anticipation of the lossy transmission line in FIG. 2 becomes a capacitive impedance in which the imaginary part Zi is negative, so that reactive energy is accumulated in the circuit. Therefore, the characteristic as a non-reflective terminal cannot be obtained, and residual reflection exists. Therefore, the via
このように、本実施の形態によれば、短絡端8として先端が短絡されたポスト壁導波路において、同導波路を構成する誘電体基板1の上面に薄膜抵抗4を設け、かつ、その入力端子6に誘導性ポストとして機能するビアホール5を設けることにより、反射係数の小さな無反射終端回路を得ることができる。同構成によれば、電波吸収体あるいは抵抗体を装荷したビアホールを基板内部に実装して構成される従来型の無反射終端に比べて、製造が容易で、製造コストを抑えることができるとともに、無反射終端の反射係数の安定が図れる、ポスト壁導波路用の無反射終端を実現することが可能となる。
As described above, according to the present embodiment, in the post wall waveguide whose tip is short-circuited as the short-
なお、上記の実施の形態1の説明においては、誘電体基板1における、入力端子6および短絡端8が設けられている側面以外の、対向する1組の側面9に沿って、複数のビアホール3からなるビアホール列を設ける例について説明したが、その場合に限らず、当該1組の側面9を、誘電体基板1の上下面をメタライズしている導体2a,2bと同様の導体により、メタライズするようにしてもよい。なお、この場合、側面9をメタライズする導体が、ビアホール列と電気的に等価となるように、当該導体を施すようにする。
In the description of the first embodiment, a plurality of via holes 3 are formed along a pair of opposing
また、上記の実施の形態1の説明においては、誘電体基板1上に設ける薄膜抵抗4の形状を略々矩形(長方形)とする例について説明したが、その場合に限らず、薄膜抵抗4の形状をテーパ状にし、そのテーパ幅が入力端子6から短絡端8に向かうにつれて大きくなるようにしてもよい。この場合においては、反射係数をより小さく抑えることができる。
Further, in the description of the first embodiment, the example in which the shape of the thin film resistor 4 provided on the
また、上記の実施の形態1の説明においては、誘電体導波路部である入力端子6と薄膜抵抗4との間の領域(境界)に、電気的に誘導性の特性を呈する誘導性ポストとしてのビアホール5を設ける例について説明したが、その場合に限らず、入力端子6の部分に比べて、その管幅が小さい高インピーダンスな伝送線路を一定長にわたり設けるようにしてもよい。
In the description of the first embodiment, an inductive post exhibiting an electrically inductive characteristic is provided in a region (boundary) between the
実施の形態2.
図4は、この発明の実施の形態2に係る無反射終端抵抗回路を示す上面図である。図4において、11は略々矩形の誘電体基板で、その上面は導体12により一部がメタライズされ、また、その下面は全面にわたり導体(図示せず)でメタライズされている。実施の形態1との違いは、誘電体基板11の上面全体に導体が設けられていない点である。また、13はビアホールであり、誘電体基板1の3つの辺(外縁)に沿って、それらの3つの辺に平行になるように、略々コの字形状に配列され、ポスト壁導波路の側壁に相当するビアホール列を構成している。図4において、誘電体基板11の一端は、ビアホール13により構成されるビアホール列により電気的に短絡されて、短絡端18になっている。本実施の形態においては、誘電体基板11、誘電体基板1の上面の導体12、誘電体基板11の下面の導体、および、ビアホール13により、ポスト壁導波路が構成される。
FIG. 4 is a top view showing a non-reflection termination resistor circuit according to
また、図4において、14は誘電体基板11の上面に形成された薄膜抵抗、15はポスト壁導波路内部に形成され誘導性ポストとして動作するビアホールで、16は高周波信号が入力されるマイクロストリップ線路からなる入力端子である。また、図4においては、導体12は略々矩形形状になるように誘電体基板11上に設けられており、導体12の位置は短絡端18寄りに設けられている。すなわち、導体12は、入力端子16および後述するマイクロストリップ線路−ポスト壁導波路変換器17が設けられている部分には設けられていない。また、薄膜抵抗14は、導体12に囲まれた位置に設けられており、その位置は短絡端18寄りになっており、後述するマイクロストリップ線路−ポスト壁導波路変換器17近傍には設けられていない。なお、薄膜抵抗4が設けられている部分においては、導体12は設けられておらず、薄膜抵抗4は、直接、誘電体基板11上に設けられている。また、図4において、17は、入力端子16から入力された信号をポスト壁導波路へ伝達させるとともに、当該信号が短絡端8で反射したことにより得られるポスト壁導波路からの反射信号を入力端子16に伝達させるためのマイクロストリップ線路−ポスト壁導波路変換器である。マイクロストリップ線路−ポスト壁導波路変換器17は、入力端子16におけるマイクロストリップ線路幅w1とポスト壁導波路の線路幅w2との間の所定の値をその線路幅w3として有するマイクロストリップ線路により構成される(w1<w3<w2)。マイクロストリップ線路−ポスト壁導波路変換器17は、入力端子16とポスト壁導波路との間に接続され、入力端子16とポスト壁導波路とが異種伝送線路から構成されている場合に、当該異種伝送線路への信号の変換を行って、それらの間の信号の伝達を行う変換手段である。
In FIG. 4, 14 is a thin film resistor formed on the upper surface of the
ビアホール15は、図4に示すように、導体12が設けられている部分で、かつ、薄膜抵抗14とマイクロストリップ線路−ポスト壁導波路変換器17との間の部分に設けられている。ビアホール15は2列のビアホール列を構成するように設けられており、薄膜抵抗14近傍においては、それらの2列はテーパ状に設けられていて、入力端子16に向かうにつれて、そのテーパ幅が広がるように設けられているが、他のビアホール5は、導体12の外縁(または、誘電体基板11の辺(外縁))に沿って、設けられている。ビアホール13,15の製造方法としては、例えば、上記の実施の形態1で述べたビアホール3,5の形成方法と同様にして行う。また、薄膜抵抗14は、上記の実施の形態1と同様に、例えばスパッタリング法等により形成する。また、入力端子16およびマイクロストリップ線路−ポスト壁導波路変換器17を構成する、マイクロストリップ線路は、例えば、金属ペースト(導電性ペースト)を所定のパターン形状に塗布する技術、いわゆるスクリーン印刷技術を用いることにより形成するか、あるいは、レジスト等を用いた蒸着法等により形成するようにすればよい。なお、これらの製造方法は、これに限定されるものではなく、当然ながら、他の形成方法を用いて形成してもよい。
As shown in FIG. 4, the via
次に、この発明の実施の形態2による無反射終端抵抗回路の動作について説明する。同回路は、前述した実施の形態1のポスト壁導波路からなる無反射終端抵抗回路に対して、マイクロストリップ線路−ポスト壁導波路変換器17を接続することにより、入力端子16をマイクロストリップ線路から構成した点のみが異なっており、電気的特性としてはほぼ実施の形態1と同一の特性を呈する。
Next, the operation of the non-reflection termination resistor circuit according to
一方、従来の通常のマイクロストリップ線路からなる無反射終端としては、図5に示すような比較的小型な薄膜抵抗と接地用のビアホールからなる回路が用いられる(例えば、特開2006−352563号公報参照)。 On the other hand, as a conventional non-reflective termination made of a normal microstrip line, a circuit having a relatively small thin film resistor and a grounding via hole as shown in FIG. 5 is used (for example, Japanese Patent Laid-Open No. 2006-352563). reference).
図5において、130は誘電体基板で、その裏面は導体により全面メタライズされている。また、131は薄膜抵抗、132は接地用のビアホール、133はマイクロストリップ線路を構成する線路導体である。また、図中に示すマイクロストリップ線路の線路幅wは、図4に図示したマイクロストリップ線路の線路幅とほぼ同一であり、ポスト壁導波路の線路幅に比べてかなり小さくなっている。なお、同回路においては、各々の薄膜抵抗がおよそ2Zo(Zoは信号源インピーダンス)の値となっており、それを並列に2合成することでインピーダンスZoの無反射終端抵抗回路を構成している。
In FIG. 5,
ここで上述した2つの無反射終端の耐電力について考える。まず、図5の従来のマイクロストリップ線路無反射終端についてみると、マイクロストリップ線路は比較的狭い線路断面内に電磁エネルギーが集中するため単位断面積あたりの電力密度は大きくなり、かつ、薄膜抵抗131の寸法も小さいため、結果として、無反射終端の耐電力は比較的小さくなる。図5の薄膜抵抗寸法の縦横比を一定に保ちつつ大きくすることでその抵抗値を保ちつつ薄膜抵抗自体の耐電力を向上することは可能ではあるが、高周波においてはその大型化に伴う地板間容量の増加や、同抵抗に接続されるマイクロストリップ線路との構造的な不連続が増加することで生じる寄生リアクタンスなどにより、その反射係数を小さく保つことが極めて困難となる。従って、マイクロストリップ線路と薄膜抵抗を組み合わせて耐電力の高い無反射終端を実現することは極めて困難となる。
Here, consider the power resistance of the two non-reflective terminations described above. First, regarding the conventional non-reflective termination of the microstrip line in FIG. 5, the electromagnetic energy is concentrated in a relatively narrow cross section of the microstrip line, so that the power density per unit cross sectional area becomes large and the
一方、図4に示す本実施の形態によれば、マイクロストリップ線路からなる入力端子16に入力された信号は、まず、マイクロストリップ線路−ポスト壁導波路変換器17により、ポスト壁導波路に変換される。ここで、ポスト壁導波路の断面寸法は、入力端子16を構成しているマイクロストリップ線路に比べて非常に大きく、その単位断面積あたりの電力密度はマイクロストリップ線路に比べて小さくなる。さらに、図4の構成においては、ポスト壁導波路により構成される無反射終端の薄膜抵抗は、図5のそれに比べて、自ずとかなり大きくなるため、結果として耐電力の大きな無反射終端を得ることができる。
On the other hand, according to the present embodiment shown in FIG. 4, a signal input to the input terminal 16 composed of a microstrip line is first converted into a post wall waveguide by the microstrip line-post
このように、本実施の形態においては、上述の実施の形態1と同様の効果が得られるとともに、さらに、ポスト壁導波路と薄膜抵抗からなる無反射終端抵抗回路に対して、マイクロストリップ線路−ポスト壁導波路変換器17を接続して、それをマイクロストリップ線路無反射終端として用いることにより、従来の比較的小さな薄膜抵抗と接地用ビアホールからなるマイクロストリップ線路無反射終端に比べて、より耐電力の高い無反射終端を得ることが可能となる。
As described above, in the present embodiment, the same effects as those of the first embodiment described above can be obtained, and further, the microstrip line--with respect to the non-reflection termination resistor circuit composed of the post wall waveguide and the thin film resistor. By connecting the
なお、上記の実施の形態2の説明においては、マイクロストリップ線路−ポスト壁導波路変換器17として、マイクロストリップ線路を設ける例について説明したが、その場合に限らず、マイクロストリップ線路−ポスト壁導波路変換器17を、コプレーナ線路、同軸線路、あるいは、中空導波管などから構成するようにしてもよい。
In the above description of the second embodiment, an example in which a microstrip line is provided as the microstrip line-post
1,11,110,120,130 誘電体基板、2a,2b,12,111a,111b,121a,121b,133 導体、3,5,13,15,112,122,132 ビアホール、4,14,131 薄膜抵抗、6,16,103 入力端子、8,18 短絡端、9 側面、123 抵抗性ビアホール、17 マイクロストリップ線路−ポスト壁導波路変換器、100 中空導波管、101 電波吸収体、102 電気的短絡端。 1, 11, 110, 120, 130 Dielectric substrate, 2a, 2b, 12, 111a, 111b, 121a, 121b, 133 Conductor, 3, 5, 13, 15, 112, 122, 132 Via hole, 4, 14, 131 Thin film resistor, 6, 16, 103 Input terminal, 8, 18 Short-circuited end, 9 Side, 123 Resistive via hole, 17 Microstrip line-post wall waveguide converter, 100 Hollow waveguide, 101 Wave absorber, 102 Electricity Short circuit end.
Claims (4)
前記誘電体基板に設けられ、信号が入力される入力端と、
前記入力端と対向する前記誘電体基板の他端に設けられ、電気的に短絡されて、前記入力端から入力された前記信号を反射させる短絡端と
を備え、
前記誘電体基板の上面の一部分を前記導体ではなく薄膜抵抗とし、
前記入力端と前記薄膜抵抗との間に、電気的に誘導性の特性を有する誘導性ポストを設けたことを特徴とする無反射終端抵抗回路。 A dielectric waveguide configured by metallizing the upper and lower surfaces of the dielectric substrate with a conductor and metallizing the side surfaces in the same manner or providing a via hole array that is electrically equivalent thereto;
An input terminal provided on the dielectric substrate and receiving a signal;
A short-circuit end provided on the other end of the dielectric substrate facing the input end, electrically short-circuited, and reflecting the signal input from the input end;
A portion of the top surface of the dielectric substrate is a thin film resistor instead of the conductor ,
An anti-reflection termination resistor circuit , wherein an inductive post having electrically inductive characteristics is provided between the input terminal and the thin film resistor .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186838A JP5550489B2 (en) | 2010-08-24 | 2010-08-24 | Non-reflective termination resistor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186838A JP5550489B2 (en) | 2010-08-24 | 2010-08-24 | Non-reflective termination resistor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049592A JP2012049592A (en) | 2012-03-08 |
JP5550489B2 true JP5550489B2 (en) | 2014-07-16 |
Family
ID=45904023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010186838A Expired - Fee Related JP5550489B2 (en) | 2010-08-24 | 2010-08-24 | Non-reflective termination resistor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5550489B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU224931U1 (en) * | 2023-12-25 | 2024-04-09 | Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" | WAVE GUIDE LOAD |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5974956B2 (en) * | 2013-03-29 | 2016-08-23 | 三菱電機株式会社 | High frequency package |
CN103560310B (en) * | 2013-10-25 | 2016-04-20 | 南京美华极地信息技术有限公司 | Miniaturization substrate integration waveguide match load |
EP4266503A4 (en) * | 2020-12-17 | 2024-05-29 | Sony Group Corporation | Antenna device, terminator and terminal device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787130B2 (en) * | 1990-09-17 | 1995-09-20 | ヒロセ電機株式会社 | High frequency termination resistor |
JPH077307A (en) * | 1993-06-15 | 1995-01-10 | Fujitsu Ltd | Microwave terminator |
JPH09139608A (en) * | 1995-11-15 | 1997-05-27 | Fujitsu Ltd | Terminator for large microwave/millimeter wave power |
-
2010
- 2010-08-24 JP JP2010186838A patent/JP5550489B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU224931U1 (en) * | 2023-12-25 | 2024-04-09 | Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" | WAVE GUIDE LOAD |
RU228065U1 (en) * | 2024-01-31 | 2024-08-14 | Акционерное общество "Научно-исследовательский институт Приборостроения имени В.В. Тихомирова" | WAVEGUIDE LOAD |
Also Published As
Publication number | Publication date |
---|---|
JP2012049592A (en) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288723B2 (en) | Circuit board including isolated signal transmission channels | |
CN102696145B (en) | Microwave transition device between a microstrip line and a rectangular waveguide | |
JP3937433B2 (en) | Planar circuit-waveguide connection structure | |
KR100651627B1 (en) | Dielectric waveguide filter with cross coupling | |
US7626476B2 (en) | Multi-metal coplanar waveguide | |
JP5393786B2 (en) | Common mode filter | |
US7804695B2 (en) | System for interconnecting two substrates each comprising at least one transmission line | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
JP5688977B2 (en) | Input / output connection structure of dielectric waveguide | |
JP5566169B2 (en) | Antenna device | |
CN108172958B (en) | Periodic slow wave transmission line unit based on coplanar waveguide | |
US20020084514A1 (en) | Wiring substrate for high frequency applications | |
US7855614B2 (en) | Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss | |
JP5153771B2 (en) | Terminator | |
CN108123196B (en) | Broadband filtering integrated stereo balun based on vertical double-sided parallel strip lines | |
JP5550489B2 (en) | Non-reflective termination resistor circuit | |
JP5297432B2 (en) | Transmission line and transmission device | |
JP6711860B2 (en) | High frequency line connection structure | |
Tsai et al. | Novel broadband transition for rectangular dielectric waveguide to planar circuit board at D band | |
Suntives et al. | Design and characterization of periodically-loaded substrate integrated waveguide phase shifters | |
JP5454222B2 (en) | Low pass filter | |
CN107919516B (en) | A kind of voltage-controlled resonator of miniaturization substrate integrated coaxial line | |
Gruszczynski et al. | Design of high‐performance three‐strip 3‐DB directional coupler in multilayer technology with compensated parasitic reactances | |
KR20210105427A (en) | high frequency spiral termination | |
CN219937344U (en) | E-band wide-bandwidth low-insertion-loss SIW transition waveguide transition structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5550489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |