JP5513735B2 - Boost switching power supply - Google Patents

Boost switching power supply Download PDF

Info

Publication number
JP5513735B2
JP5513735B2 JP2008306329A JP2008306329A JP5513735B2 JP 5513735 B2 JP5513735 B2 JP 5513735B2 JP 2008306329 A JP2008306329 A JP 2008306329A JP 2008306329 A JP2008306329 A JP 2008306329A JP 5513735 B2 JP5513735 B2 JP 5513735B2
Authority
JP
Japan
Prior art keywords
transistor
output
voltage
synchronous rectification
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008306329A
Other languages
Japanese (ja)
Other versions
JP2010130882A (en
Inventor
悠貴 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008306329A priority Critical patent/JP5513735B2/en
Publication of JP2010130882A publication Critical patent/JP2010130882A/en
Application granted granted Critical
Publication of JP5513735B2 publication Critical patent/JP5513735B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、入力電圧を昇圧して出力電圧を生成する昇圧型スイッチング電源装置(チョッパ型電源装置)に関するものである。   The present invention relates to a step-up switching power supply device (chopper type power supply device) that boosts an input voltage to generate an output voltage.

図4は、昇圧型スイッチング電源装置の一従来例を示す回路図である。なお、スイッチング電源装置に関連する従来技術の一例としては、特許文献1を挙げることができる。   FIG. 4 is a circuit diagram showing a conventional example of a step-up switching power supply device. As an example of the related art related to the switching power supply device, Patent Literature 1 can be cited.

特開2004−32875号公報JP 2004-32875 A

確かに、上記従来の昇圧型スイッチング電源装置であれば、出力トランジスタM2と同期整流トランジスタM1とを相補的にオン/オフさせることにより、入力電圧(図4では電源電圧Vcc)を昇圧して所望の出力電圧Voutを得ることが可能である。   Certainly, in the conventional step-up switching power supply, the input transistor (power supply voltage Vcc in FIG. 4) is boosted by turning on and off the output transistor M2 and the synchronous rectification transistor M1 in a complementary manner. Output voltage Vout can be obtained.

しかしながら、同期整流方式の昇圧型スイッチング電源装置では、軽負荷時に同期整流トランジスタM1を介して出力側から入力側に逆流電流が流れてしまうため、変換効率が低下するという課題があった。   However, the synchronous rectification step-up switching power supply device has a problem that the conversion efficiency decreases because a backflow current flows from the output side to the input side via the synchronous rectification transistor M1 at light load.

なお、特許文献1の従来技術は、負荷電流の大小に応じて整流方式を切り替えることにより、軽負荷時の変換効率改善を実現する技術であるが、特許文献1で開示されている実施の形態は、いずれも、降圧型スイッチング電源装置への適用を前提としたものであり、昇圧型スイッチング電源装置に直接適用し得るものではなかった。   The prior art disclosed in Patent Document 1 is a technique that achieves conversion efficiency improvement at light load by switching the rectification method according to the magnitude of the load current. Embodiment disclosed in Patent Document 1 These are all premised on application to a step-down switching power supply, and are not directly applicable to a step-up switching power supply.

本発明は、上記の問題点に鑑み、変換効率を向上することが可能な昇圧型スイッチング電源装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a step-up switching power supply device that can improve conversion efficiency.

上記目的を達成すべく、本発明に係る昇圧型スイッチング電源装置は、出力トランジスタと、同期整流トランジスタと、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせる制御部と、を有して成り、入力電圧を昇圧して出力電圧を生成する昇圧型スイッチング電源装置であって、前記同期整流トランジスタは、ドレインがインダクタを介して前記入力電圧の入力端に接続され、ソース及びバックゲートが前記出力電圧の出力端に接続されたPチャネル型電界効果トランジスタであり、前記制御部は、外部入力される制御信号、及び、前記出力トランジスタに流れる電流方向の少なくとも一方に基づいて、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせる第1動作モードと、前記同期整流トランジスタを常にオフとして、前記出力トランジスタのみをオン/オフさせる第2動作モードと、を切り替える構成(第1の構成)とされている。   In order to achieve the above object, a step-up switching power supply apparatus according to the present invention includes an output transistor, a synchronous rectification transistor, and a control unit that complementarily turns on / off the output transistor and the synchronous rectification transistor. The synchronous switching rectifier transistor has a drain connected to an input terminal of the input voltage via an inductor, and a source and a back gate. A P-channel field effect transistor connected to an output terminal of the output voltage, wherein the control unit is configured to output the output transistor based on at least one of an externally input control signal and a direction of a current flowing in the output transistor. And a first operation mode in which the synchronous rectification transistor is complementarily turned on and off, and As always off period rectification transistor is a second operation mode in which only the on / off the output transistor, and the switching configuration (first configuration).

なお、上記第1の構成から成る昇圧型スイッチング電源装置において、前記制御部は、第2動作モードにおいて、常にオフとされた前記同期整流トランジスタのドレインとバックゲートとの間に付随する寄生ダイオードを整流素子として利用する構成(第2の構成)にするとよい。   In the step-up switching power supply device having the first configuration, the control unit includes a parasitic diode attached between the drain and the back gate of the synchronous rectification transistor that is always turned off in the second operation mode. A configuration used as a rectifying element (second configuration) may be used.

また、上記第2の構成から成る昇圧型スイッチング電源装置は、前記同期整流トランジスタのバックゲートと前記出力電圧の出力端との間に接続された第1バックゲート制御トランジスタと;前記同期整流トランジスタのバックゲートとドレインとの間、または、前記同期整流トランジスタのバックゲートと前記入力電圧の入力端との間に接続された第2バックゲート制御トランジスタと;を有して成る構成(第3の構成)にするとよい。   The step-up switching power supply device having the second configuration includes a first back gate control transistor connected between a back gate of the synchronous rectification transistor and an output terminal of the output voltage; A second back gate control transistor connected between the back gate and the drain or between the back gate of the synchronous rectification transistor and the input terminal of the input voltage (third configuration) ).

また、上記第1〜第3いずれかの構成から成る昇圧型スイッチング電源装置は、前記出力電圧に応じて変動する帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、所定の三角波電圧を生成する発振器と、前記誤差電圧と前記三角波電圧を比較してPWM信号を生成するPWMコンパレータと、を有して成り、前記制御部は、前記PWM信号に基づいて、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせる構成(第4の構成)にするとよい。   Further, the step-up switching power supply device having any one of the first to third configurations includes an error amplifier that amplifies a difference between a feedback voltage that varies according to the output voltage and a predetermined reference voltage to generate an error voltage. And an oscillator that generates a predetermined triangular wave voltage, and a PWM comparator that generates a PWM signal by comparing the error voltage and the triangular wave voltage, and the control unit is based on the PWM signal, The output transistor and the synchronous rectification transistor may be complementarily turned on / off (fourth configuration).

本発明に係る昇圧型スイッチング電源装置であれば、軽負荷時における逆流電流を防止して、変換効率を向上することが可能となる。   With the step-up switching power supply device according to the present invention, it is possible to prevent reverse current at light load and improve conversion efficiency.

図1は、本発明に係る昇圧型スイッチング電源装置の一実施形態を示す回路図である。図1に示す通り、本実施形態の昇圧型スイッチング電源装置は、制御部1と、誤差増幅器2と、発振器3と、PWM[Pulse Width Modulation]コンパレータ4と、同期整流トランジスタM1と、出力トランジスタM2と、第1バックゲート制御トランジスタM3と、第2バックゲート制御トランジスタM4と、インダクタL1と、出力キャパシタC1と、抵抗R1及び抵抗R2と、を有して成る。   FIG. 1 is a circuit diagram showing an embodiment of a step-up switching power supply device according to the present invention. As shown in FIG. 1, the step-up switching power supply of this embodiment includes a control unit 1, an error amplifier 2, an oscillator 3, a PWM [Pulse Width Modulation] comparator 4, a synchronous rectification transistor M1, and an output transistor M2. And a first back gate control transistor M3, a second back gate control transistor M4, an inductor L1, an output capacitor C1, a resistor R1 and a resistor R2.

なお、上記構成要素のうち、インダクタL1、出力キャパシタC1、抵抗R1及びR2以外は半導体装置100に集積化すればよい。その際、半導体装置100には、上記構成要素のほか、他の回路ブロック(低電圧ロックアウト回路や温度保護回路など)を適宜組み込んでも構わない。   Of the above components, components other than the inductor L1, the output capacitor C1, and the resistors R1 and R2 may be integrated in the semiconductor device 100. At that time, other circuit blocks (such as a low voltage lockout circuit and a temperature protection circuit) may be appropriately incorporated in the semiconductor device 100 in addition to the above-described components.

トランジスタM1は、Pチャネル型MOS[Metal-Oxide-Semiconductor]電界効果トランジスタであり、そのドレインは、外部端子T1(スイッチ端子)に接続されている。トランジスタM1のソースは、外部端子T2(出力端子)に接続されている。トランジスタM1のゲートは、制御部1の第1ゲート信号出力端に接続されている。なお、トランジスタM1のドレインとバックゲートとの間には、アノードがドレインに接続され、カソードがバックゲートに接続された形で、寄生ダイオードD1が付随している。   The transistor M1 is a P-channel MOS [Metal-Oxide-Semiconductor] field effect transistor, and its drain is connected to an external terminal T1 (switch terminal). The source of the transistor M1 is connected to the external terminal T2 (output terminal). The gate of the transistor M1 is connected to the first gate signal output terminal of the control unit 1. A parasitic diode D1 is attached between the drain of the transistor M1 and the back gate, with the anode connected to the drain and the cathode connected to the back gate.

トランジスタM2は、Nチャネル型MOS電界効果トランジスタであり、そのドレインは、外部端子T1に接続されている。トランジスタM2のソース及びバックゲートは、外部端子T3(グランド端子)に接続されている。トランジスタM2のゲートは、制御部1の第2ゲート信号出力端に接続されている。   The transistor M2 is an N-channel MOS field effect transistor, and its drain is connected to the external terminal T1. The source and back gate of the transistor M2 are connected to the external terminal T3 (ground terminal). The gate of the transistor M2 is connected to the second gate signal output terminal of the control unit 1.

トランジスタM3は、Pチャネル型MOS電界効果トランジスタであり、そのドレインは、外部端子T2に接続されている。トランジスタM3のソース及びバックゲートは、トランジスタM1のバックゲートに接続されている。トランジスタM3のゲートは、制御部1の第3ゲート信号出力端に接続されている。   The transistor M3 is a P-channel MOS field effect transistor, and its drain is connected to the external terminal T2. The source and back gate of the transistor M3 are connected to the back gate of the transistor M1. The gate of the transistor M3 is connected to the third gate signal output terminal of the control unit 1.

トランジスタM4は、Pチャネル型MOS電界効果トランジスタであり、そのドレインは外部端子T1に接続されている。トランジスタM4のソース及びバックゲートは、トランジスタM1のバックゲートに接続されている。トランジスタM4のゲートは、制御部1の第4ゲート信号出力端に接続されている。なお、トランジスタM4のドレインは、外部端子T0(電源端子)に接続しても構わない。   The transistor M4 is a P-channel MOS field effect transistor, and its drain is connected to the external terminal T1. The source and back gate of the transistor M4 are connected to the back gate of the transistor M1. The gate of the transistor M4 is connected to the fourth gate signal output terminal of the control unit 1. Note that the drain of the transistor M4 may be connected to the external terminal T0 (power supply terminal).

制御部1は、ロジック回路11と、ドライバ12と、を有して成る。ロジック回路11は、外部端子T5(切替信号入力端)を介して入力される切替信号SELに基づいて、トランジスタM1、M2を相補的にオン/オフさせる第1の動作モード(同期整流モード)と、トランジスタM1を常にオフとし、トランジスタM2のみをオン/オフさせる第2の動作モード(非同期整流モード)とを切り替える主体として機能する。ドライバ12は、ロジック部11からの指示、及び、PWMコンパレータ4から入力されるPWM信号S1に基づいて、トランジスタM1〜M4のゲート信号を生成する手段である。   The control unit 1 includes a logic circuit 11 and a driver 12. The logic circuit 11 includes a first operation mode (synchronous rectification mode) in which the transistors M1 and M2 are complementarily turned on / off based on a switching signal SEL input via the external terminal T5 (switching signal input terminal). The transistor M1 always functions as a main body for switching between the second operation mode (asynchronous rectification mode) in which only the transistor M2 is turned on / off. The driver 12 is means for generating gate signals of the transistors M1 to M4 based on the instruction from the logic unit 11 and the PWM signal S1 input from the PWM comparator 4.

誤差増幅器2の反転入力端(−)は、外部端子T4(帰還端子)に接続されている。誤差増幅器2の非反転入力端(+)は、参照電圧Vrefの印加端に接続されている。PWMコンパレータ4の非反転入力端(+)は、誤差増幅器2の出力端に接続されている。PWMコンパレータ4の反転入力端(−)は、発振器3の出力端に接続されている。PWMコンパレータ4の出力端は、制御部1のPWM信号入力端に接続されている。   The inverting input terminal (−) of the error amplifier 2 is connected to the external terminal T4 (feedback terminal). The non-inverting input terminal (+) of the error amplifier 2 is connected to the application terminal for the reference voltage Vref. The non-inverting input terminal (+) of the PWM comparator 4 is connected to the output terminal of the error amplifier 2. The inverting input terminal (−) of the PWM comparator 4 is connected to the output terminal of the oscillator 3. The output terminal of the PWM comparator 4 is connected to the PWM signal input terminal of the control unit 1.

半導体装置100の外部において、外部端子T0及びインダクタL1の一端は、それぞれ、入力電圧(図1では、電源電圧Vcc)の入力端に接続されている。なお、外部端子T0に与えられた電源電圧Vccは、半導体装置100の内部に集積化されている回路ブロック(図1では、制御部1、誤差増幅器2、発振器3、及び、PWMコンパレータ4)の駆動に用いられる。外部端子T1は、インダクタL1の他端に接続されている。外部端子T2は、図示しない負荷に接続されるとともに、出力キャパシタC1を介する経路、及び、抵抗R1と抵抗R2から成る分圧回路を介する経路で、それぞれ接地端に接続されている。外部端子T3は、接地端に接続されている。外部端子T4は、抵抗R1と抵抗R2との接続ノードに接続されている。外部端子T5は、図示しないホスト(セット側CPU[Central Processing Unit]など)の切替信号出力端に接続されている。なお、外部端子T5に与えられた切替信号SELは、制御部1に入力され、トランジスタM1、M2の動作モード切替制御に用いられる。   Outside the semiconductor device 100, one end of the external terminal T0 and the inductor L1 is connected to the input end of the input voltage (power supply voltage Vcc in FIG. 1). Note that the power supply voltage Vcc applied to the external terminal T0 is supplied to the circuit blocks integrated in the semiconductor device 100 (in FIG. 1, the control unit 1, the error amplifier 2, the oscillator 3, and the PWM comparator 4). Used for driving. The external terminal T1 is connected to the other end of the inductor L1. The external terminal T2 is connected to a load (not shown), and is connected to the ground terminal via a path via the output capacitor C1 and a path via a voltage dividing circuit including the resistors R1 and R2. The external terminal T3 is connected to the ground terminal. The external terminal T4 is connected to a connection node between the resistor R1 and the resistor R2. The external terminal T5 is connected to a switching signal output terminal of a host (not shown) (such as a set side CPU [Central Processing Unit]). The switching signal SEL given to the external terminal T5 is input to the control unit 1 and used for operation mode switching control of the transistors M1 and M2.

まず、上記構成から成る昇圧型スイッチング電源装置の基本動作(昇圧動作)について説明する。   First, the basic operation (step-up operation) of the step-up switching power supply device configured as described above will be described.

トランジスタM2は、制御部1からの第2ゲート電圧に応じてスイッチング制御(開閉制御)される出力トランジスタであり、トランジスタM1は、制御部1からの第1ゲート電圧に応じてスイッチング制御(開閉制御)される同期整流トランジスタである。   The transistor M2 is an output transistor that is switching controlled (opening / closing control) according to the second gate voltage from the control unit 1, and the transistor M1 is switching controlled (opening / closing control) according to the first gate voltage from the control unit 1. ) Synchronous rectification transistor.

制御部1は、電源電圧Vccを昇圧して出力電圧Voutを得るに際し、トランジスタM3をオンとし、トランジスタM4をオフとした上で、トランジスタM1とトランジスタM2を相補的にスイッチング制御する。   When boosting the power supply voltage Vcc to obtain the output voltage Vout, the control unit 1 turns on the transistor M3, turns off the transistor M4, and performs complementary switching control on the transistor M1 and the transistor M2.

なお、本明細書中で用いている「相補的」という文言は、トランジスタM1、M2のオン/オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタM1、M2のオン/オフ遷移タイミングに所定の遅延を与えている場合をも含むものとする。   Note that the term “complementary” used in this specification refers to the case where the transistors M1 and M2 are turned on / off in addition to the case where the on / off of the transistors M1 and M2 are completely reversed. The case where a predetermined delay is given to the off transition timing is also included.

トランジスタM2がオン状態にされると、インダクタL1には、トランジスタM2を介して接地端に向けたインダクタ電流ILが流れ、その電気エネルギが蓄えられる。なお、トランジスタM2のオン期間において、すでに出力キャパシタC1に電荷が蓄積されていた場合、外部端子T2に接続される負荷(不図示)には、出力キャパシタC1からの電流が流れることになる。また、このとき、同期整流素子であるトランジスタM1は、トランジスタM2のオン状態に対して相補的にオフ状態とされるため、出力キャパシタC1からトランジスタM2に向けて電流が流れ込むことはない。   When the transistor M2 is turned on, the inductor current IL flows through the inductor L1 toward the ground terminal via the transistor M2, and the electrical energy is stored. Note that if the charge has already been accumulated in the output capacitor C1 during the ON period of the transistor M2, the current from the output capacitor C1 flows through the load (not shown) connected to the external terminal T2. At this time, the transistor M1, which is a synchronous rectifier, is turned off in a complementary manner to the on state of the transistor M2, so that no current flows from the output capacitor C1 toward the transistor M2.

一方、トランジスタM2がオフ状態にされると、インダクタL1に生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、トランジスタM1はトランジスタM2のオフ状態に対して相補的にオン状態とされるため、外部端子T1からトランジスタM1を介して流れる電流は、外部端子T2から負荷に流れ込むとともに、出力キャパシタC1を介して接地端にも流れ込み、この出力キャパシタC1を充電することになる。上記の動作が繰り返されることによって、負荷には、出力キャパシタC1によって平滑化された出力電圧Voutが供給される。   On the other hand, when the transistor M2 is turned off, the electric energy stored therein is released by the back electromotive voltage generated in the inductor L1. At this time, since the transistor M1 is turned on complementarily to the off state of the transistor M2, the current flowing from the external terminal T1 through the transistor M1 flows into the load from the external terminal T2 and the output capacitor C1. Then, it also flows into the ground terminal and charges the output capacitor C1. By repeating the above operation, the output voltage Vout smoothed by the output capacitor C1 is supplied to the load.

このように、本実施形態の昇圧型スイッチング電源装置は、トランジスタM1、M2のスイッチング制御により、入力電圧Vinを昇圧して出力電圧Voutを生成する。   As described above, the step-up switching power supply according to this embodiment boosts the input voltage Vin and generates the output voltage Vout by switching control of the transistors M1 and M2.

次に、上記構成から成る昇圧型スイッチング電源装置の帰還制御について説明する。   Next, feedback control of the step-up switching power supply device having the above configuration will be described.

誤差増幅器2は、抵抗R1と抵抗R2との接続ノードから引き出される出力帰還電圧Vfb(出力電圧Voutの実際値に相当)と、所定の参照電圧Vref(出力電圧Voutの目標値に相当)との差分を増幅して誤差電圧Verrを生成する。すなわち、誤差電圧Verrの電圧レベルは、出力電圧Voutがその目標値よりも低いほど、高レベルとなる。一方、発振器3は、所定周波数の三角波電圧(鋸波電圧)Vsawを生成する。   The error amplifier 2 includes an output feedback voltage Vfb (corresponding to an actual value of the output voltage Vout) drawn from a connection node between the resistors R1 and R2, and a predetermined reference voltage Vref (corresponding to a target value of the output voltage Vout). The difference is amplified to generate an error voltage Verr. That is, the voltage level of the error voltage Verr becomes higher as the output voltage Vout is lower than the target value. On the other hand, the oscillator 3 generates a triangular wave voltage (sawtooth voltage) Vsaw having a predetermined frequency.

PWMコンパレータ4は、誤差電圧Verrと三角波電圧Vsawとを比較してPWM信号S1を生成する。すなわち、PWM信号S1のオンデューティ(単位期間に占めるトランジスタM2のオン期間の比)は、誤差電圧Verrと三角波電圧Vsawとの相対的な高低に応じて逐次変動する。具体的に述べると、出力電圧Voutがその目標値よりも低いほど、PWM信号S1のオンデューティは大きくなり、出力電圧Voutがその目標値に近付くにつれて、PWM信号S1のオンデューティは小さくなる。   The PWM comparator 4 compares the error voltage Verr and the triangular wave voltage Vsaw to generate a PWM signal S1. That is, the on-duty (ratio of the on-period of the transistor M2 in the unit period) of the PWM signal S1 sequentially varies according to the relative level of the error voltage Verr and the triangular wave voltage Vsaw. More specifically, as the output voltage Vout is lower than its target value, the on-duty of the PWM signal S1 increases. As the output voltage Vout approaches the target value, the on-duty of the PWM signal S1 decreases.

制御部1は、電源電圧Vccを昇圧して出力電圧Voutを得るに際し、PWM信号S1に応じてトランジスタM1及びトランジスタM2を相補的にスイッチング制御する。具体的に述べると、制御部1は、PWM信号S1のハイレベル期間には、トランジスタM2をオン状態、トランジスタM1をオフ状態とする一方、PWM信号S1のローレベル期間には、トランジスタM2をオフ状態、トランジスタM1をオン状態とする。   When boosting the power supply voltage Vcc to obtain the output voltage Vout, the control unit 1 performs complementary switching control on the transistors M1 and M2 in accordance with the PWM signal S1. More specifically, the control unit 1 turns on the transistor M2 and turns off the transistor M1 during the high level period of the PWM signal S1, while turning off the transistor M2 during the low level period of the PWM signal S1. The transistor M1 is turned on.

このように、本実施形態の昇圧型スイッチング電源装置は、誤差電圧Verrに基づく出力帰還制御により、出力電圧Voutをその目標値に合わせ込むことができる。   As described above, the step-up switching power supply according to the present embodiment can adjust the output voltage Vout to the target value by the output feedback control based on the error voltage Verr.

次に、上記構成から成る昇圧型スイッチング電源装置のバックゲート制御動作について説明する。   Next, the back gate control operation of the step-up switching power supply device configured as described above will be described.

電源電圧Vccの投入後、昇圧動作が開始されるまでの間、制御部1は、トランジスタM4のみをオンとし、その余のトランジスタM1、トランジスタM2、及び、トランジスタM3をいずれもオフとする。このようなバックゲート制御により、トランジスタM1に付随する寄生ダイオードを介した電流リーク経路を含め、外部端子T1から外部端子T2に至る全ての電流リーク経路を確実に遮断することが可能となる。   Until the step-up operation is started after the power supply voltage Vcc is turned on, the control unit 1 turns on only the transistor M4 and turns off the remaining transistors M1, M2, and M3. By such back gate control, it is possible to reliably block all current leak paths from the external terminal T1 to the external terminal T2, including the current leak path via the parasitic diode associated with the transistor M1.

また、トランジスタM4をオンさせることにより、トランジスタM1、M3、M4のバックゲートをその時点での最高電位点(スイッチ電圧Vsw(=電源電圧Vcc))に接続することができるので、トランジスタM1、M3のオフ状態をより確実なものとすることが可能となる。   Further, by turning on the transistor M4, the back gates of the transistors M1, M3, and M4 can be connected to the highest potential point (switch voltage Vsw (= power supply voltage Vcc)) at that time, so that the transistors M1, M3 It becomes possible to make the OFF state of the more reliable.

その後、昇圧動作が開始されると、制御部1は、先述した通り、トランジスタM3をオンとし、トランジスタM4をオフとした上で、トランジスタM1とトランジスタM2を相補的にスイッチング制御する。これにより、昇圧型スイッチング電源装置は、入力電圧Vinを昇圧して出力電圧Voutを生成することが可能となる。   Thereafter, when the boosting operation is started, the control unit 1 turns on the transistor M3 and turns off the transistor M4 as described above, and performs switching control on the transistors M1 and M2 in a complementary manner. As a result, the step-up switching power supply device can boost the input voltage Vin to generate the output voltage Vout.

次に、上記構成から成る昇圧型スイッチング電源装置の動作モード切替制御について、図2A、図2Bを参照しながら詳細に説明する。図2A、図2Bは、それぞれ、第1、第2動作モード時におけるトランジスタM1、M2のゲート電圧とインダクタ電流ILを示す波形図である。なお、インダクタ電流ILは、電源電圧Vccの入力端から外部端子T1に向けて流れる方向を正として描写されている。   Next, the operation mode switching control of the step-up switching power supply device configured as described above will be described in detail with reference to FIGS. 2A and 2B. 2A and 2B are waveform diagrams showing the gate voltages and the inductor current IL of the transistors M1 and M2 in the first and second operation modes, respectively. The inductor current IL is depicted with the direction flowing from the input terminal of the power supply voltage Vcc toward the external terminal T1 being positive.

切替信号SELによって第1動作モード(同期整流モード)が選択されている場合、制御部1は、トランジスタM1、M2を相補的にオン/オフさせるように、各々のゲート電圧を生成する(図2Aを参照)。すなわち、第1動作モードでは、オン抵抗値の小さいトランジスタM1を同期整流素子として利用することにより、同期整流方式によって電源電圧Vccから出力電圧Voutが生成される。   When the first operation mode (synchronous rectification mode) is selected by the switching signal SEL, the control unit 1 generates each gate voltage so that the transistors M1 and M2 are complementarily turned on / off (FIG. 2A). See). That is, in the first operation mode, the output voltage Vout is generated from the power supply voltage Vcc by the synchronous rectification method by using the transistor M1 having a small on-resistance value as the synchronous rectification element.

一方、切替信号SELによって第2動作モード(非同期整流モード)が選択されている場合、制御部1は、トランジスタM1を常にオフとし、トランジスタM2のみをオン/オフさせるように、各々のゲート電圧を生成する(図2Bを参照)。すなわち、第2動作モードでは、常にオフとされたトランジスタM1のドレインとバックゲートとの間に付随する寄生ダイオードD1を整流素子として利用することにより、ダイオード整流方式によって電源電圧Vccから出力電圧Voutが生成される。   On the other hand, when the second operation mode (asynchronous rectification mode) is selected by the switching signal SEL, the control unit 1 sets each gate voltage so that the transistor M1 is always turned off and only the transistor M2 is turned on / off. Generate (see FIG. 2B). That is, in the second operation mode, the output voltage Vout is generated from the power supply voltage Vcc by the diode rectification method by using the parasitic diode D1 attached between the drain and the back gate of the transistor M1 that is always turned off as a rectifier. Generated.

このように、本実施形態の昇圧型スイッチング電源装置であれば、外部入力される切替信号SELに基づいて、トランジスタM1、M2を相補的にオン/オフさせる第1動作モードと、トランジスタM1を常にオフとし、トランジスタM2のみをオン/オフさせる第2動作モードと、を切り替える構成とされている。このような構成であれば、重負荷時には、整流素子で生じる抵抗損失の低減を優先するために、同期整流方式の第1動作モードを選択し、軽負荷時には、インダクタ電流ILの逆流防止を優先するために、ダイオード整流方式の第2動作モードを選択することができるので、昇圧型スイッチング電源装置の変換効率を向上することが可能となる。   As described above, in the step-up switching power supply device of the present embodiment, the first operation mode in which the transistors M1 and M2 are complementarily turned on / off based on the externally input switching signal SEL, and the transistor M1 are always set. The second operation mode in which the transistor M2 is turned off and only the transistor M2 is turned on / off is switched. With such a configuration, the first operation mode of the synchronous rectification method is selected in order to give priority to the reduction of resistance loss generated in the rectifier element at the time of heavy load, and priority is given to prevention of backflow of the inductor current IL at the time of light load. Therefore, since the second operation mode of the diode rectification method can be selected, it is possible to improve the conversion efficiency of the step-up switching power supply device.

なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。   The configuration of the present invention can be variously modified in addition to the above-described embodiment without departing from the gist of the invention.

例えば、上記実施形態では、外部端子T5を介して入力される切替信号SELに基づいて、動作モード切替制御を行う構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、図3に示すように、トランジスタM2に流れる電流方向を検出する電流検出部5を設け、その検出信号S2に基づいて、自発的に動作モード切替制御を行う構成としても構わない。すなわち、トランジスタM2に流れる電流方向が正方向であれば第1動作モードを選択し、逆方向であれば第2動作モードを選択するように、制御部1は、動作モードの切替制御を行えばよい。このような変形例であれば、外部からの切替信号SELを要することなく、自発的に動作モード切替制御を行うことが可能となる。   For example, in the above-described embodiment, the configuration in which the operation mode switching control is performed based on the switching signal SEL input via the external terminal T5 has been described as an example. However, the configuration of the present invention is not limited thereto. Instead of this, as shown in FIG. 3, a current detection unit 5 that detects the direction of the current flowing through the transistor M2 may be provided, and the operation mode switching control may be performed spontaneously based on the detection signal S2. . That is, the control unit 1 performs switching control of the operation mode so that the first operation mode is selected if the direction of the current flowing through the transistor M2 is the positive direction, and the second operation mode is selected if the direction of the current flowing in the transistor M2 is the reverse direction. Good. With such a modification, it is possible to perform the operation mode switching control spontaneously without requiring an external switching signal SEL.

なお、電流検出部5については、トランジスタM2のソースと外部端子T3との間を接続するアルミニウム配線をセンス抵抗として用い、その両端電圧をモニタする構成としてもよいし、或いは、トランジスタM2と並列に電流検出用のミラートランジスタを設け、これに流れる電流をモニタするようにしてもよい。   The current detection unit 5 may be configured such that an aluminum wiring connecting the source of the transistor M2 and the external terminal T3 is used as a sense resistor and the voltage at both ends thereof is monitored, or in parallel with the transistor M2. A mirror transistor for current detection may be provided to monitor the current flowing through the mirror transistor.

本発明は、昇圧型スイッチング電源装置の変換効率を高める上で有用な技術であり、入力電圧よりも高い出力電圧が必要な電子機器全て(例えば、ブルーレイディスクドライブなどの光ディスクドライブや、デジタルスチルカメラ/デジタルビデオカメラ/携帯電話などのポータブル機器)に利用可能な技術である。   The present invention is a technique useful for increasing the conversion efficiency of a step-up switching power supply device, and is used for all electronic devices that require an output voltage higher than the input voltage (for example, an optical disc drive such as a Blu-ray disc drive, a digital still camera, / Digital video camera / portable equipment such as a mobile phone).

は、本発明に係るスイッチング電源装置の一実施形態を示す回路図である。These are the circuit diagrams which show one Embodiment of the switching power supply device which concerns on this invention. は、第1動作モード時におけるトランジスタM1、M2のゲート電圧とインダクタ電流ILを示す波形図である。These are waveform diagrams showing the gate voltages of the transistors M1 and M2 and the inductor current IL in the first operation mode. は、第2動作モード時におけるトランジスタM1、M2のゲート電圧とインダクタ電流ILを示す波形図である。These are waveform diagrams showing the gate voltages of the transistors M1 and M2 and the inductor current IL in the second operation mode. は、本発明に係るスイッチング電源装置の一変形例を示す回路図である。These are circuit diagrams which show the modification of the switching power supply device which concerns on this invention. は、スイッチング電源装置の一従来例を示す回路図である。These are the circuit diagrams which show one prior art example of a switching power supply device.

符号の説明Explanation of symbols

1 制御部
2 誤差増幅器
3 発振器
4 PWMコンパレータ
5 電流検出部
11 ロジック回路
12 ドライバ
100 半導体装置
M1 同期整流トランジスタ(Pチャネル型MOSトランジスタ)
M2 出力トランジスタ(Nチャネル型MOSトランジスタ)
M3 第1バックゲート制御トランジスタ(Pチャネル型MOSトランジスタ)
M4 第2バックゲート制御トランジスタ(Pチャネル型MOSトランジスタ)
L1 インダクタ
C1 出力キャパシタ
R1〜R2 抵抗
D1 寄生ダイオード
T1〜T5 外部端子
DESCRIPTION OF SYMBOLS 1 Control part 2 Error amplifier 3 Oscillator 4 PWM comparator 5 Current detection part 11 Logic circuit 12 Driver 100 Semiconductor device M1 Synchronous rectification transistor (P channel type MOS transistor)
M2 output transistor (N-channel MOS transistor)
M3 First back gate control transistor (P-channel MOS transistor)
M4 Second back gate control transistor (P-channel MOS transistor)
L1 Inductor C1 Output capacitor R1 to R2 Resistance D1 Parasitic diode T1 to T5 External terminal

Claims (3)

出力トランジスタと、同期整流トランジスタと、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせる制御部と、前記出力トランジスタに流れる電流方向を検出する電流検出部と、を有して成り、入力電圧を昇圧して出力電圧を生成する昇圧型スイッチング電源装置であって、
前記同期整流トランジスタは、ドレインがインダクタを介して前記入力電圧の入力端に接続され、ソース及びバックゲートが前記出力電圧の出力端に接続されたPチャネル型電界効果トランジスタであり、
前記昇圧型スイッチング電源装置は、さらに、前記同期整流トランジスタのバックゲートと前記出力電圧の出力端との間に接続された第1バックゲート制御トランジスタと;前記同期整流トランジスタのバックゲートとドレインとの間、または、前記同期整流トランジスタのバックゲートと前記入力電圧の入力端との間に接続された第2バックゲート制御トランジスタと;を有して成り、
前記制御部は、前記電流検出部の検出結果に基づいて、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせる第1動作モードと、前記同期整流トランジスタを常にオフとして、前記出力トランジスタのみをオン/オフさせる第2動作モードと、を切り替えるものであり、かつ、前記入力電圧の入力端から前記出力トランジスタに向けて流れる方向を正方向と定義したときに、前記出力トランジスタに流れる電流方向が正方向であれば第1動作モードを選択し、逆方向であれば第2動作モードを選択するものであり、かつ、第2動作モードにおいて、常にオフとされた前記同期整流トランジスタのドレインとバックゲートとの間に付随する寄生ダイオードを整流素子として利用するものであり、かつ、前記入力電圧の投入後、昇圧動作が開始されるまでの間、前記第2バックゲート制御トランジスタをオンとし、前記出力トランジスタ、前記同期整流トランジスタ、及び、前記第1バックゲート制御トランジスタをいずれもオフとするものである、
ことを特徴とする昇圧型スイッチング電源装置。
An output transistor, a synchronous rectification transistor, a control unit that complementarily turns on and off the output transistor and the synchronous rectification transistor, and a current detection unit that detects a current direction flowing through the output transistor, A step-up switching power supply that boosts an input voltage to generate an output voltage,
The synchronous rectification transistor is a P-channel field effect transistor having a drain connected to an input terminal of the input voltage via an inductor, and a source and a back gate connected to an output terminal of the output voltage.
The step-up switching power supply device further includes a first back gate control transistor connected between a back gate of the synchronous rectification transistor and an output terminal of the output voltage; a back gate and a drain of the synchronous rectification transistor; Or a second back gate control transistor connected between a back gate of the synchronous rectification transistor and an input terminal of the input voltage,
The control unit includes a first operation mode in which the output transistor and the synchronous rectification transistor are complementarily turned on / off based on a detection result of the current detection unit, and the synchronous rectification transistor is always turned off, and the output transistor And a second operation mode for switching only on / off, and a current flowing through the output transistor when a direction flowing from the input terminal of the input voltage toward the output transistor is defined as a positive direction. The first operation mode is selected if the direction is the positive direction, the second operation mode is selected if the direction is the reverse direction , and the drain of the synchronous rectification transistor that is always turned off in the second operation mode. And a parasitic diode associated with the back gate as a rectifying element, and the input voltage The second back gate control transistor is turned on and the output transistor, the synchronous rectification transistor, and the first back gate control transistor are all turned off until the boosting operation is started after being turned on. is there,
A step-up switching power supply device characterized by the above.
前記出力電圧に応じて変動する帰還電圧と所定の参照電圧との差分を増幅して誤差電圧を生成する誤差増幅器と、所定の三角波電圧を生成する発振器と、前記誤差電圧と前記三角波電圧を比較してPWM信号を生成するPWMコンパレータと、を有して成り、
前記制御部は、前記PWM信号に基づいて、前記出力トランジスタ及び前記同期整流トランジスタを相補的にオン/オフさせることを特徴とする請求項1に記載の昇圧型スイッチング電源装置。
An error amplifier that generates an error voltage by amplifying a difference between a feedback voltage that varies according to the output voltage and a predetermined reference voltage, an oscillator that generates a predetermined triangular wave voltage, and the error voltage and the triangular wave voltage are compared. And a PWM comparator for generating a PWM signal,
2. The step-up switching power supply device according to claim 1 , wherein the control unit complementarily turns on / off the output transistor and the synchronous rectification transistor based on the PWM signal.
請求項1または請求項2に記載の昇圧型スイッチング電源装置を有することを特徴とする電子機器。 An electronic apparatus comprising the step-up switching power supply device according to claim 1 .
JP2008306329A 2008-12-01 2008-12-01 Boost switching power supply Expired - Fee Related JP5513735B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306329A JP5513735B2 (en) 2008-12-01 2008-12-01 Boost switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306329A JP5513735B2 (en) 2008-12-01 2008-12-01 Boost switching power supply

Publications (2)

Publication Number Publication Date
JP2010130882A JP2010130882A (en) 2010-06-10
JP5513735B2 true JP5513735B2 (en) 2014-06-04

Family

ID=42330837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306329A Expired - Fee Related JP5513735B2 (en) 2008-12-01 2008-12-01 Boost switching power supply

Country Status (1)

Country Link
JP (1) JP5513735B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411938A (en) * 2021-05-28 2022-11-29 Oppo广东移动通信有限公司 Voltage conversion circuit and method, power management device and display equipment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343909A (en) * 2003-05-16 2004-12-02 Fuji Photo Film Co Ltd Power supply circuit and electronic equipment
WO2006043370A1 (en) * 2004-10-19 2006-04-27 Rohm Co., Ltd Switching power supply control circuit, switching power supply device and electronic apparatus employing the same
JP4573697B2 (en) * 2005-05-09 2010-11-04 ローム株式会社 Switching regulator and electronic device equipped with the same
JP4652918B2 (en) * 2005-07-15 2011-03-16 ローム株式会社 STEP-UP SWITCHING REGULATOR, ITS CONTROL CIRCUIT, AND ELECTRONIC DEVICE USING THE SAME
JP3945658B1 (en) * 2006-02-20 2007-07-18 株式会社パワーシステム Charging device for capacitor storage power supply
JP5133579B2 (en) * 2007-02-28 2013-01-30 ローム株式会社 Step-up switching power supply device and electronic apparatus equipped with the same

Also Published As

Publication number Publication date
JP2010130882A (en) 2010-06-10

Similar Documents

Publication Publication Date Title
US8193793B2 (en) DC-DC converter
US10090663B2 (en) Over-current protection circuit and method for voltage regulators
JP4573697B2 (en) Switching regulator and electronic device equipped with the same
US8120338B2 (en) Dropper-type regulator
US7940031B2 (en) Switching power supply circuitry
JP4726531B2 (en) Switching regulator and electronic device equipped with the same
JP4810283B2 (en) Switching control circuit
JP5380057B2 (en) Boost switching power supply
US20160094125A1 (en) Three phases controller for buck-boost regulators
US20150028830A1 (en) Current-mode buck converter and electronic system using the same
JP2009148094A (en) Dc-dc converter and semiconductor integrated circuit for power supply control
JP2010130785A (en) Control circuit for dc-dc converter, control method for dc-dc converter, and electronic device
JP2010273447A (en) Switching power supply device
JP6093144B2 (en) Switching power supply
US8159089B2 (en) Power supply circuit and semiconductor device for use therein
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP5951358B2 (en) Charging control circuit and charging circuit
JP2006149107A (en) Multi-output power supply circuit
US11258441B2 (en) Drive circuit
JP2014011841A (en) Switching regulator
JP5513735B2 (en) Boost switching power supply
JP6072881B2 (en) DC / DC converter, power supply device using the same, and electronic device
JP4688559B2 (en) DC / DC converter and electronic apparatus equipped with the same
JP2009219193A (en) Switching power supply device and electronic apparatus using the same
JP2023082753A (en) Power supply control device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140328

R150 Certificate of patent or registration of utility model

Ref document number: 5513735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees