JP5486057B2 - 薄膜太陽電池の製造方法 - Google Patents

薄膜太陽電池の製造方法 Download PDF

Info

Publication number
JP5486057B2
JP5486057B2 JP2012198904A JP2012198904A JP5486057B2 JP 5486057 B2 JP5486057 B2 JP 5486057B2 JP 2012198904 A JP2012198904 A JP 2012198904A JP 2012198904 A JP2012198904 A JP 2012198904A JP 5486057 B2 JP5486057 B2 JP 5486057B2
Authority
JP
Japan
Prior art keywords
electrode
forming
opening
dividing groove
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012198904A
Other languages
English (en)
Other versions
JP2014053573A (ja
Inventor
真司 近藤
学 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Shell Sekiyu KK
Original Assignee
Showa Shell Sekiyu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Shell Sekiyu KK filed Critical Showa Shell Sekiyu KK
Priority to JP2012198904A priority Critical patent/JP5486057B2/ja
Priority to PCT/JP2013/073119 priority patent/WO2014038462A1/ja
Priority to US14/423,169 priority patent/US9735307B2/en
Priority to EP13835807.2A priority patent/EP2894674A4/en
Publication of JP2014053573A publication Critical patent/JP2014053573A/ja
Application granted granted Critical
Publication of JP5486057B2 publication Critical patent/JP5486057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0463—PV modules composed of a plurality of thin film solar cells deposited on the same substrate characterised by special patterning methods to connect the PV cells in a module, e.g. laser cutting of the conductive or active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465—PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Description

本発明は、複数のセルが直列接続された薄膜太陽電池の製造方法に関する。
近年、燃料が不要であり温室効果ガスを排出しない太陽光発電が注目されている。太陽光発電に用いられる太陽電池としては、例えば、アモルファスシリコンや微結晶シリコン等の薄膜シリコン、ＣＩＳ系薄膜等の化合物系薄膜等を用いた薄膜太陽電池が知られている。
一般的な薄膜太陽電池は、基板上に第１の電極、半導体層、及び第２の電極が順次積層され、これらの層が複数の分割溝によって複数のセルに分割され、互いに直列接続された集積構造を有する。例えば、第１の電極上の半導体層及び第２の電極を除去して分割溝を作製する方法としては、メカニカルスクライブと呼ばれる以下の方法が用いられる。
すなわち、まず、分割溝を形成する位置にケガキ針を押し当て、第２の電極及び半導体層を突き抜けてケガキ針の先端が第１の電極の表面に接触するように、ケガキ針に所定の圧力を与える。そして、ケガキ針を水平方向に走査して第１の電極上の半導体層及び第２の電極の一部を線状に除去して分割溝を形成する（例えば、特許文献１参照）。
特開２００５−１９１１６７号公報
しかしながら、上記方法では、ケガキ針に与える圧力の制御が困難であり、例えば、ケガキ針に与える圧力が強すぎると、第１の電極を突き抜けて基板を損傷させる問題があった。又、ケガキ針に与える圧力が弱すぎると、ケガキ針の先端が第１の電極に到達せず、この状態でケガキ針を走査すると半導体層の膜残りが生じ、発電効率が低下する問題があった。
本発明は、上記の点に鑑みてなされたものであり、メカニカルスクライブにより分割溝を形成する際に、分割溝を形成する層の膜残りや分割溝を形成する層の下層の損傷を抑制可能な薄膜太陽電池の製造方法を提供することを課題とする。
本薄膜太陽電池の製造方法は、基板上に第１の電極を成膜する第１の電極成膜工程と、前記第１の電極を分割する第１の分割溝を形成し、前記第１の分割溝内に前記基板の表面を露出させる第１の分割溝形成工程と、前記第１の電極上及び前記第１の分割溝内に半導体層を成膜する半導体層成膜工程と、前記半導体層を分割する第２の分割溝を形成し、前記第２の分割溝内に前記第１の電極の表面を露出させる第２の分割溝形成工程と、前記半導体層上及び前記第２の分割溝内に第２の電極を成膜する第２の電極成膜工程と、前記第２の電極及び前記半導体層を分割する第３の分割溝を形成し、前記第３の分割溝内に前記第１の電極の表面を露出させる第３の分割溝形成工程と、を有し、前記第１の分割溝を形成する工程、前記第２の分割溝を形成する工程、前記第３の分割溝を形成する工程のうち少なくとも一つの工程は、前記分割溝を形成する層の前記分割溝の形成開始点を予め除去して開口部を形成し、前記開口部内に前記分割溝を形成する層の下層の表面を露出させる開口部形成工程と、前記開口部上に配した針を前記開口部内で下降させ、前記開口部内に露出する前記下層の表面に前記針を接触させ、前記針を所定方向に走査して前記分割溝を形成する分割溝形成工程と、を含むことを要件とする。
開示の技術によれば、メカニカルスクライブにより分割溝を形成する際に、分割溝を形成する層の膜残りや分割溝を形成する層の下層の損傷を抑制可能な薄膜太陽電池の製造方法を提供できる。
第１の実施の形態に係るＣＩＳ系薄膜太陽電池を例示する平面図である。 図１のＡ−Ａ線に沿う部分断面図である。 図１のＢ−Ｂ線に沿う部分断面図である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その１）である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その２）である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その３）である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その４）である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その５）である。 第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図（その６）である。 前処理パターンのバリエーションについて例示する図（その１）である。 前処理パターンのバリエーションについて例示する図（その２）である。 前処理パターンのバリエーションについて例示する図（その３）である。 前処理パターンのバリエーションについて例示する図（その４）である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
なお、以下の実施の形態等は、ＣＩＳ系薄膜太陽電池を例にとって説明するが、本発明は、ＣＩＳ系薄膜太陽電池以外にも適用可能である。本発明を適用可能な薄膜太陽電池の一例を挙げれば、アモルファスシリコン系薄膜太陽電池、微結晶シリコン系薄膜太陽電池、ＣＩＳ系以外の化合物系薄膜太陽電池等である。
ＣＩＳ系以外の化合物系薄膜太陽電池とは、例えば、半導体層が銅（Ｃｕ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、及びカルコゲン元素（セレン（Ｓｅ）又は硫黄（Ｓ））を含有する化合物からなるＣＺＴＳ系薄膜太陽電池や、半導体層がカドミウム（Ｃｄ）及びテルル（Ｔｅ）を含有する化合物からなるＣｄＴｅ系薄膜太陽電池等である。
〈第１の実施の形態〉
［第１の実施の形態に係るＣＩＳ系薄膜太陽電池の構造］
まず、第１の実施の形態に係るＣＩＳ系薄膜太陽電池の構造について説明する。図１は、第１の実施の形態に係るＣＩＳ系薄膜太陽電池を例示する平面図である。図２は、図１のＡ−Ａ線に沿う部分断面図である。図３は、図１のＢ−Ｂ線に沿う部分断面図である。
各図は、ＣＩＳ系薄膜太陽電池の平面形状が矩形状である場合の例を示し、ＣＩＳ系薄膜太陽電池を平面視した場合（受光面側から視た場合）の短手方向をＸ方向、長手方向をＹ方向、厚さ方向をＺ方向としている。なお、説明の便宜上、平面図においても、断面図と対応するハッチングを施している。
図１〜図３を参照するに、ＣＩＳ系薄膜太陽電池１０は、基板１１と、第１の電極１２と、半導体層１３と、第２の電極１４とを有し、基板１１上に、第１の電極１２、半導体層１３、及び第２の電極１４が順次積層されている。以下、ＣＩＳ系薄膜太陽電池１０を構成する各要素について説明する。
基板１１は、第１の電極１２、半導体層１３、及び第２の電極１４を形成する基体となる部分である。基板１１としては、例えば、青板ガラスや低アルカリガラス等のガラス基板、アルミニウムやステンレス等の金属の表面に絶縁処理を施した金属基板、エポキシ樹脂等の樹脂基板等を用いることができる。基板１１の厚さは、例えば、数ｍｍ程度とすることができる。
第１の電極１２は、基板１１上に形成されている。第１の電極１２は、Ｙ方向に沿って設けられた第１の分割溝１２ｘにより分割されている。第１の分割溝１２ｘの幅は、例えば、数１０〜数１００μｍ程度とすることができる。第１の電極１２としては、例えば、モリブデン（Ｍｏ）を用いることができる。第１の電極１２として、セレン（Ｓｅ）や硫黄（Ｓ）に対する耐食性を有するチタン（Ｔｉ）やクローム（Ｃｒ）等を用いてもよい。第１の電極１２の厚さは、例えば、数１０ｎｍ〜数μｍ程度とすることができる。
半導体層１３は、ｐ型半導体からなる層であり、第１の電極１２上及び第１の分割溝１２ｘ内に形成されている。半導体層１３は、Ｙ方向に沿って設けられた第２の分割溝１３ｘにより分割されている。第２の分割溝１３ｘの幅は、例えば、数１０〜数１００μｍ程度とすることができる。半導体層１３は、照射された太陽光等を光電変換する部分である。半導体層１３が光電変換することにより生じた起電力は、第１の電極１２及び第２の電極１４に各々はんだ等で取り付けられた図示しない電極リボン（銅箔リボン）から外部に電流として取り出すことができる。
半導体層１３としては、例えば、銅（Ｃｕ），インジウム（Ｉｎ），セレン（Ｓｅ）からなる化合物や、銅（Ｃｕ），インジウム（Ｉｎ），ガリウム（Ｇａ），セレン（Ｓｅ），硫黄（Ｓ）からなる化合物等を用いることができる。前記化合物の一例を挙げれば、ＣｕＩｎＳｅ２、Ｃｕ（ＩｎＧａ）Ｓｅ２、Ｃｕ（ＩｎＧａ）（ＳＳｅ）２等である。半導体層１３の厚さは、例えば、数μｍ〜数１０μｍ程度とすることができる。
なお、半導体層１３の表面にバッファ層（図示せず）を形成してもよい。バッファ層は、半導体層１３からの電流の漏出を防止する機能を有する高抵抗の層である。バッファ層の材料としては、例えば、亜鉛化合物、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化インジウム（ＩｎＳ）等を用いることができる。バッファ層の厚さは、例えば、数ｎｍ〜数１０ｎｍ程度とすることができる。
第２の電極１４は、ｎ型半導体からなる透明な層であり、半導体層１３上及び第２の分割溝１３ｘ内に形成されている。第２の電極１４としては、例えば、酸化亜鉛系薄膜（ＺｎＯ）やＩＴＯ薄膜等の透明導電膜を用いることができる。酸化亜鉛系薄膜（ＺｎＯ）を用いる場合には、硼素（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等をドーパントとして添加することにより、低抵抗化でき好適である。第２の電極１４の厚さは、例えば、数μｍ〜数１０μｍ程度とすることができる。半導体層１３と第２の電極１４とは、ｐｎ接合を形成している。
半導体層１３及び第２の電極１４は、Ｙ方向に沿って設けられた第３の分割溝１４ｘにより分割されている。第３の分割溝１４ｘの幅は、例えば、数１０〜数１００μｍ程度とすることができる。第３の分割溝１４ｘにより分割された各部分は複数のセル１９を構成している。所定のセル１９の第２の分割溝１３ｘ内に形成されている第２の電極１４は、第２の分割溝１３ｘを介して隣接するセル１９の第１の電極１２と電気的に接続されている。つまり、第３の分割溝１４ｘにより分割された複数のセル１９は、直列に接続されている。
［第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造方法］
次に、第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造方法について説明する。図４〜図９は、第１の実施の形態に係るＣＩＳ系薄膜太陽電池の製造工程を例示する図である。なお、図４及び図５は、図２に対応する部分断面図である。
まず、図４（ａ）に示す工程では、基板１１上に第１の電極１２を成膜する。具体的には、始めに、基板１１を準備する。基板１１としては、例えば、青板ガラスや低アルカリガラス等のガラス基板、アルミニウムやステンレス等の金属の表面に絶縁処理を施した金属基板、エポキシ樹脂等の樹脂基板等を用いることができる。基板１１の厚さは、例えば、数ｍｍ程度とすることができる。
続いて、基板１１上に、例えばスパッタ法等により、第１の電極１２を成膜する。第１の電極１２としては、例えば、モリブデン（Ｍｏ）を用いることができる。第１の電極１２として、セレン（Ｓｅ）や硫黄（Ｓ）に対する耐食性を有するチタン（Ｔｉ）やクローム（Ｃｒ）等を用いてもよい。第１の電極１２の厚さは、例えば、数１０ｎｍ〜数μｍ程度とすることができる。
次に、図４（ｂ）に示す工程では、第１の電極１２をＹ方向に沿って分割する第１の分割溝１２ｘを形成する。第１の分割溝１２ｘ内には、基板１１の表面が露出する。第１の分割溝１２ｘは、例えば、ＹＡＧレーザ等を用いてパルス状のレーザ光を第１の電極１２の一部に照射することにより、レーザ光が照射された部分の第１の電極１２が除去されて形成される。なお、レーザを用いずに、針等を用いて機械的に第１の分割溝１２ｘを形成してもよい（メカニカルスクライブ）。第１の分割溝１２ｘの幅は、例えば、数１０〜数１００μｍ程度とすることができる。
次に、図４（ｃ）に示す工程では、第１の電極１２上及び第１の分割溝１２ｘ内に半導体層１３を成膜する。半導体層１３は、例えば、スパッタ法や蒸着法等により銅（Ｃｕ），ガリウム（Ｇａ），インジウム（Ｉｎ）等を含むプリカーサ膜を形成し、セレン（Ｓｅ）雰囲気中、硫黄（Ｓ）雰囲気中、又は、セレン（Ｓｅ）及び硫黄（Ｓ）雰囲気中で熱処理することにより成膜できる（セレン化／硫化過程）。
半導体層１３は、銅（Ｃｕ），ガリウム（Ｇａ），インジウム（Ｉｎ），及びセレン（Ｓｅ）を蒸着することにより成膜してもよい。又、半導体層１３は、銅（Ｃｕ），ガリウム（Ｇａ），インジウム（Ｉｎ），及び硫黄（Ｓ）を蒸着することにより成膜してもよい。又、半導体層１３は、銅（Ｃｕ），ガリウム（Ｇａ），インジウム（Ｉｎ），及びセレン（Ｓｅ）と硫黄（Ｓ）を蒸着することにより成膜してもよい。
なお、必要に応じ、半導体層１３の表面にバッファ層を成膜してもよい。バッファ層は、例えば、ＣｄＳ，ＩｎＳ，Ｉｎ（Ｏ，Ｓ，ＯＨ）等の結晶や、Ｚｎ（Ｏ，Ｓ，ＯＨ），ＺｎＯ，ＺｎＳやそれらの結晶等の材料を用いて、溶液成長法（ＣＢＤ法）や有機金属気相成長法（ＭＯＣＶＤ法）、アトミックレイヤーデポジション法（ＡＬＤ法）等により、半導体層１３の表面に成膜できる。バッファ層の厚さは、例えば、数ｎｍ〜数１０ｎｍ程度とすることができる。
次に、図５（ａ）に示す工程では、半導体層１３をＹ方向に沿って分割する第２の分割溝１３ｘを形成する。第２の分割溝１３ｘ内には、第１の電極１２の表面が露出する。第２の分割溝１３ｘは、例えば、針等を用いて機械的に形成することができる（メカニカルスクライブ）。第２の分割溝１３ｘは、例えば、ＹＡＧレーザ等を用いてパルス状のレーザ光を半導体層１３の一部に照射することにより形成してもよい。
次に、図５（ｂ）に示す工程では、半導体層１３上及び第２の分割溝１３ｘ内に第２の電極１４を成膜する。第２の電極１４は、例えば、硼素（Ｂ）やガリウム（Ｇａ）、アルミニウム（Ａｌ）等をドーパントとして添加した酸化亜鉛系薄膜（ＺｎＯ）や、ＩＴＯ（Indium Tin Oxide）薄膜等の透明かつ低抵抗な膜を、ＭＯＣＶＤ法やスパッタ法等により成膜できる。第２の電極１４の厚さは、例えば、数μｍ〜数１０μｍ程度とすることができる。
次に、図６（ａ）及び図６（ｂ）に示す工程では、半導体層１３及び第２の電極１４を部分的に除去して前処理パターン１４ｚ（開口部）を形成し、前処理パターン１４ｚ（開口部）内に第１の電極１２の表面を露出させる。本実施の形態では、半導体層１３及び第２の電極１４のＸ方向の一端から他端にかけてＸ方向に平行な直線状の溝である前処理パターン１４ｚを形成する。
前処理パターン１４ｚは、例えば、ＹＡＧレーザ等を用いてパルス状のレーザ光を半導体層１３及び第２の電極１４の一部に照射することにより形成することができる。レーザを用いずに、針等を用いて機械的に前処理パターン１４ｚを形成してもよい（メカニカルスクライブ）。前処理パターン１４ｚの幅は、例えば、数μｍ〜数ｍｍ程度とすることができる。前処理パターン１４ｚを形成する技術的な意義については後述する。なお、図６（ｂ）は、図６（ａ）のＣ−Ｃ線に沿う部分断面図である。
次に、図７及び図８に示す工程では、半導体層１３及び第２の電極１４をＹ方向に沿って分割する第３の分割溝１４ｘを形成する。第３の分割溝１４ｘ内には、第１の電極１２の表面が露出する。
具体的には、まず、図７（ａ）に示す工程では、針１００（ニードル）を準備し、針１００の先端を前処理パターン１４ｚよりも外縁側に位置する第２の電極１４の表面（前処理パターン１４ｚの近傍）に接触させる。この際、針１００に与える圧力は、針１００が第２の電極１４を突き抜けない程度の小さな値とすることができる。
次に、図７（ｂ）に示す工程では、針１００をＹ方向に移動させて前処理パターン１４ｚ内に挿入し、針１００の先端を前処理パターン１４ｚ内に露出する第１の電極１２の表面に接触させる。この際、針１００に与える圧力は、第１の電極１２の表面を傷つけない程度の小さな値とすることができる。例えば、針１００の自重程度の圧力でもよい。なお、図７（ａ）に示す工程を省略し、針１００を準備した後、直接図７（ｂ）に示す工程を実行してもよい。
次に、図７（ｃ）に示す工程では、図７（ｂ）に示す状態から針１００をＹ方向に走査し、半導体層１３及び第２の電極１４を除去して、前処理パターン１４ｚに連通する１本の第３の分割溝１４ｘを形成する。第３の分割溝１４ｘの幅は、例えば、数１０〜数１００μｍ程度とすることができる。なお、図７（ａ）〜図７（ｃ）は、図６（ｂ）に対応する部分断面図である。
次に、図８（ａ）及び図８（ｂ）に示す工程では、図７（ａ）〜図７（ｃ）に示す工程を繰り返すことにより、前処理パターン１４ｚに連通する所望数（本実施の形態の例では全部で６本）の第３の分割溝１４ｘを形成する。第３の分割溝１４ｘにより複数のセル１９が形成され、各セル１９は、直列に接続される。なお、図８（ｂ）は、図８（ａ）のＤ−Ｄ線に沿う部分断面図である。
次に、図９に示す工程では、図８に示す構造体の前処理パターン１４ｚを含むＹ方向の外縁部を切断する。これにより、図１〜図３に示すＣＩＳ系薄膜太陽電池１０が完成する。なお、図９に示す工程は必須ではなく、ＣＩＳ系薄膜太陽電池１０内に前処理パターン１４ｚが残存していても問題はない。但し、この場合、ＣＩＳ系薄膜太陽電池１０内に残存する前処理パターン１４ｚの部分は発電には寄与しない。
ここで、図６（ａ）及び図６（ｂ）に示す工程において前処理パターン１４ｚを形成する技術的な意義について説明する。
従来、第３の分割溝１４ｘを形成するには、図５（ｂ）に示す工程の後、第３の分割溝１４ｘを形成する位置に針１００を押し当て、第２の電極１４及び半導体層１３を突き抜けて針１００の先端が第１の電極１２の表面に接触するように、針１００にＺ方向の所定の圧力を与えていた。
第２の電極１４及び半導体層１３の合計の厚さは数μｍ〜数１０μｍ程度と非常に薄いため、針１００に与える圧力の制御は困難である。そのため、前述のように、針１００に与える圧力が強すぎると、第１の電極１２を突き抜けて基板１１を損傷させる（クラックの発生等）問題があった。又、針１００に与える圧力が弱すぎると、針１００の先端が第１の電極１２に到達せず、この状態で針１００を走査すると半導体層１３の膜残りが生じ、発電効率が低下する問題があった。
又、針１００の先端が第１の電極１２に到達するためには、半導体層１３や第２の電極１４を突き抜ける圧力を針１００に与える必要があるが、この圧力を与えた状態で針１００を走査すると、針１００の摩耗が激しくなるという問題があった。
一方、本実施の形態では、予め前処理パターン１４ｚを形成し（図６（ａ）及び図６（ｂ））、前処理パターン１４ｚ内に露出する第１の電極１２に針１００があてがわれるため（図７（ａ）及び図７（ｂ））、半導体層１３や第２の電極１４を突き抜ける圧力を針１００に与える必要がない。
そのため、従来に比べて針１００に与える圧力を小さくでき、結果、基板１１へのダメージ（損傷）を抑制できる。又、針１００が第１の電極１２の表面に接した状態からＹ方向に走査されるため（図７（ｃ））、半導体層１３の膜残りを抑制できる。更に、針１００が圧力の小さい状態でＹ方向に走査されるため（図７（ｃ））、第１の電極１２と針１００との摩擦が低減し、結果、針１００先端の摩耗を小さくできる。
なお、本実施の形態では、前処理パターン１４ｚを半導体層１３及び第２の電極１４の外縁部に形成したが、前処理パターン１４ｚは半導体層１３及び第２の電極１４の任意の位置に形成できる。例えば、前処理パターン１４ｚは半導体層１３及び第２の電極１４の中央部近傍を通るように形成してもよい。この場合には、前処理パターン１４ｚからＹ方向の両側に向かって針１００を順次走査することになる。又、この場合には、前処理パターン１４ｚを含む部分は切断しない。
〈第１の実施の形態の変形例１〉
第１の実施の形態では、第３の分割溝１４ｘを形成する前に前処理パターン１４ｚを形成する例を示したが、第１の分割溝１２ｘを形成する前に、前処理パターンを形成してもよい。
具体的には、図４（ａ）に示す工程において第１の電極１２を成膜後、第１の電極１２を部分的に除去し、下層である基板１１の表面を露出する前処理パターンを形成する。例えば、第１の電極１２のＸ方向の一端から他端にかけてＸ方向に平行な直線状の溝である前処理パターンを形成する。そして、針１００を前処理パターン内に挿入し、針１００の先端を前処理パターン内に露出する基板１１の表面に接触させる。そして、その状態から針１００をＹ方向に走査し、第１の電極１２を除去して第１の分割溝１２ｘを形成する。
又、第２の分割溝１３ｘを形成する前に、前処理パターンを形成してもよい。具体的には、図４（ｃ）に示す工程において半導体層１３を成膜後、半導体層１３を部分的に除去し、下層である第１の電極１２の表面を露出する前処理パターンを形成する。例えば、半導体層１３のＸ方向の一端から他端にかけてＸ方向に平行な直線状の溝である前処理パターンを形成する。そして、針１００を前処理パターン内に挿入し、針１００の先端を前処理パターン内に露出する第１の電極１２の表面に接触させる。そして、その状態から針１００をＹ方向に走査し、半導体層１３を除去して第２の分割溝１３ｘを形成する。
又、第１の分割溝１２ｘを形成する前、及び第２の分割溝１３ｘを形成する前に、各々前処理パターンを形成してもよい。又、第１の分割溝１２ｘを形成する前、及び第３の分割溝１４ｘを形成する前に、各々前処理パターンを形成してもよい。又、第２の分割溝１３ｘを形成する前、及び第３の分割溝１４ｘを形成する前に、各々前処理パターンを形成してもよい。
更に、第１の分割溝１２ｘを形成する前、第２の分割溝１３ｘを形成する前、及び第３の分割溝１４ｘを形成する前に、各々前処理パターンを形成してもよい。なお、複数の分割溝に対して各々前処理パターンを形成する場合には、前処理パターン同士が重ならないように形成してもよいし、重なるように形成してもよい。又、各前処理パターンの幅は同一であってもよいし、異なっていてもよい。
このように、第１の分割溝１２ｘを形成する前や第２の分割溝１３ｘを形成する前等に前処理パターンを形成した場合にも、第１の実施の形態と同様の効果を奏する。
〈第１の実施の形態の変形例２〉
第１の実施の形態では、半導体層１３及び第２の電極１４のＸ方向の一端から他端にかけてＸ方向に平行な直線状の溝である前処理パターン１４ｚを形成する例を示した。ここでは、前処理パターンの他の例について示す。なお、図１０〜図１３は、各々図８（ａ）に対応する部分平面図である。
例えば、図１０に示す前処理パターン２４ｚのようにしてもよい。前処理パターン２４ｚは、幅や形成方向は前処理パターン１４ｚ（図８参照）と同様であるが、半導体層１３及び第２の電極１４のＸ方向の両端部を開口しないようにした点が、前処理パターン１４ｚ（図８参照）と相違する。
又、図１１に示す前処理パターン３４ｚのようにしてもよい。前処理パターン３４ｚは、幅や形成方向は前処理パターン１４ｚ（図８参照）と同様であるが、半導体層１３及び第２の電極１４の針１００があてがわれる開始点のみに離散的（不連続）に開口部を形成した点が、前処理パターン１４ｚ（図８参照）と相違する。この場合、前処理パターン３４ｚのように各開口部の平面形状を矩形状としてもよいし、図１２に示す前処理パターン４４ｚのように楕円形状にしてもよいし、円形状等の他の任意の形状（図示せず）としてもよい。
又、図１３に示す前処理パターン５４ｚのようにしてもよい。前処理パターン５４ｚは、予め第１の電極１２のＹ方向の一端部に半導体層１３及び第２の電極１４を形成しない領域を設け、第３の分割溝１４ｘを形成する時点で第１の電極１２のＹ方向の一端部が露出する状態にしたものである。例えば、図４（ｂ）に示す工程の後、第１の電極１２のＹ方向の一端部をマスキングしてから次工程に移行することにより、前処理パターン５４ｚを形成できる。なお、前処理パターン５４ｚを前処理パターン２４ｚのように、半導体層１３及び第２の電極１４のＸ方向の両端部を開口しないように形成してもよい。又、前処理パターン５４ｚを前処理パターン３４ｚや４４ｚのように、離散的に形成してもよい。
このように、前処理パターンは、少なくとも針１００があてがわれる開始点が除去されていれば、どのような形態であっても構わない。第１の分割溝１２ｘや第２の分割溝１３ｘを形成する際の前処理パターンについても同様である。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、上記実施の形態及びその変形例では、針１００を走査して分割溝を形成する方法について説明したが、針１００を走査する代わりに、基板１１等を移動させて分割溝を形成する方法を用いてもよい。この場合、基板１１等を戴置している装置のテーブルを移動させればよい。
１０ ＣＩＳ系薄膜太陽電池
１１ 基板
１２ 第１の電極
１２ｘ、１３ｘ、１４ｘ 分割溝
１３ 半導体層
１４ 第２の電極
１４ｚ、２４ｚ、３４ｚ、４４ｚ、５４ｚ 前処理パターン
１９ セル
１００ 針

Claims (9)

  1. 基板上に第１の電極を成膜する第１の電極成膜工程と、
    前記第１の電極を分割する第１の分割溝を形成し、前記第１の分割溝内に前記基板の表面を露出させる第１の分割溝形成工程と、
    前記第１の電極上及び前記第１の分割溝内に半導体層を成膜する半導体層成膜工程と、
    前記半導体層を分割する第２の分割溝を形成し、前記第２の分割溝内に前記第１の電極の表面を露出させる第２の分割溝形成工程と、
    前記半導体層上及び前記第２の分割溝内に第２の電極を成膜する第２の電極成膜工程と、
    前記第２の電極及び前記半導体層を分割する第３の分割溝を形成し、前記第３の分割溝内に前記第１の電極の表面を露出させる第３の分割溝形成工程と、を有し、
    前記第１の分割溝を形成する工程、前記第２の分割溝を形成する工程、前記第３の分割溝を形成する工程のうち少なくとも一つの工程は、
    前記分割溝を形成する層の前記分割溝の形成開始点を予め除去して開口部を形成し、前記開口部内に前記分割溝を形成する層の下層の表面を露出させる開口部形成工程と、
    前記開口部上に配した針を前記開口部内で下降させ、前記開口部内に露出する前記下層の表面に前記針を接触させ、前記針を所定方向に走査して前記分割溝を形成する分割溝形成工程と、を含む薄膜太陽電池の製造方法。
  2. 前記開口部形成工程では、前記所定方向に垂直な方向に１本の連続した直線状の前記開口部を形成する請求項１記載の薄膜太陽電池の製造方法。
  3. 前記開口部形成工程では、前記所定方向に垂直な方向に離散的に配される複数の開口部を形成する請求項１記載の薄膜太陽電池の製造方法。
  4. 前記少なくとも一つの工程は、
    前記分割溝形成工程の後、前記開口部を含む部分を切断する切断工程を含む請求項１乃至３の何れか一項記載の薄膜太陽電池の製造方法。
  5. 前記開口部形成工程では、メカニカルスクライブにより前記開口部を形成する請求項１乃至４の何れか一項記載の薄膜太陽電池の製造方法。
  6. 前記開口部形成工程は、前記第２の電極成膜工程と前記第３の分割溝形成工程との間に行われ、前記開口部内に前記第１の電極の表面を露出させる請求項１乃至５の何れか一項記載の薄膜太陽電池の製造方法。
  7. 前記開口部形成工程は、前記半導体層成膜工程と前記第２の分割溝形成工程との間に行われ、前記開口部内に前記第１の電極の表面を露出させる請求項１乃至６の何れか一項記載の薄膜太陽電池の製造方法。
  8. 前記開口部形成工程は、前記第１の電極成膜工程と前記第１の分割溝形成工程との間に行われ、前記開口部内に前記基板の表面を露出させる請求項１乃至７の何れか一項記載の薄膜太陽電池の製造方法。
  9. 前記基板はガラス基板であり、前記第１の電極が裏面電極として機能し、前記半導体層が化合物半導体から形成され、前記第２の電極が透明導電膜である請求項１乃至８の何れか一項記載の薄膜太陽電池の製造方法。
JP2012198904A 2012-09-10 2012-09-10 薄膜太陽電池の製造方法 Active JP5486057B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012198904A JP5486057B2 (ja) 2012-09-10 2012-09-10 薄膜太陽電池の製造方法
PCT/JP2013/073119 WO2014038462A1 (ja) 2012-09-10 2013-08-29 薄膜太陽電池の製造方法
US14/423,169 US9735307B2 (en) 2012-09-10 2013-08-29 Method of manufacturing thin-film solar cell
EP13835807.2A EP2894674A4 (en) 2012-09-10 2013-08-29 METHOD FOR MANUFACTURING THIN FILM SOLAR CELL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198904A JP5486057B2 (ja) 2012-09-10 2012-09-10 薄膜太陽電池の製造方法

Publications (2)

Publication Number Publication Date
JP2014053573A JP2014053573A (ja) 2014-03-20
JP5486057B2 true JP5486057B2 (ja) 2014-05-07

Family

ID=50237074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198904A Active JP5486057B2 (ja) 2012-09-10 2012-09-10 薄膜太陽電池の製造方法

Country Status (4)

Country Link
US (1) US9735307B2 (ja)
EP (1) EP2894674A4 (ja)
JP (1) JP5486057B2 (ja)
WO (1) WO2014038462A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6589362B2 (ja) * 2015-05-08 2019-10-16 三星ダイヤモンド工業株式会社 薄膜太陽電池の加工装置、および、薄膜太陽電池の加工方法
JP6488940B2 (ja) 2015-08-07 2019-03-27 富士電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261020A (ja) 1999-03-12 2000-09-22 Sharp Corp 集積型薄膜太陽電池
JP3867230B2 (ja) 2002-09-26 2007-01-10 本田技研工業株式会社 メカニカルスクライブ装置
JP4358549B2 (ja) 2003-04-28 2009-11-04 株式会社カネカ 透光性薄膜太陽電池モジュール
JP4064340B2 (ja) 2003-12-25 2008-03-19 昭和シェル石油株式会社 集積型薄膜太陽電池の製造方法
WO2010071201A1 (ja) 2008-12-19 2010-06-24 シャープ株式会社 膜除去方法、光電変換装置の製造方法、光電変換装置、および膜除去装置
JP2010165879A (ja) 2009-01-16 2010-07-29 Fujifilm Corp スクライブ加工装置、及びスクライブ加工方法
KR101574616B1 (ko) * 2009-04-10 2015-12-04 반도키코 가부시키가이샤 유리판 선긋기 방법 및 선긋기 장치
DE102010013253B4 (de) 2010-03-29 2018-04-19 Oc3 Ag Verfahren zum Strukturieren von CIGS-Dünnschichtsolarzellen
KR20130109786A (ko) * 2012-03-28 2013-10-08 삼성에스디아이 주식회사 태양전지 및 이의 제조방법
KR20140066285A (ko) * 2012-11-22 2014-06-02 삼성에스디아이 주식회사 태양 전지 및 이의 제조 방법
KR20140135904A (ko) * 2013-05-16 2014-11-27 삼성에스디아이 주식회사 박막 태양전지를 형성하는 제조방법, 박막 태양전지를 형성하는 제조장치, 및 상기 제조방법에 의해 형성된 버퍼층을 포함하는 박막 태양전지

Also Published As

Publication number Publication date
US20150243830A1 (en) 2015-08-27
WO2014038462A1 (ja) 2014-03-13
JP2014053573A (ja) 2014-03-20
US9735307B2 (en) 2017-08-15
EP2894674A1 (en) 2015-07-15
EP2894674A4 (en) 2015-09-23

Similar Documents

Publication Publication Date Title
EP2475013B1 (en) Solar power generation apparatus and manufacturing method thereof
JP5174230B1 (ja) 薄膜太陽電池モジュール及びその製造方法
EP2426731A2 (en) Solar power generation apparatus and manufacturing method thereof
EP2487724A2 (en) Photovoltaic power-generating apparatus and method for manufacturing same
JP2002319686A (ja) 集積型薄膜太陽電池の製造方法
JP2008021713A (ja) 集積型薄膜太陽電池およびその製造方法
JP5486057B2 (ja) 薄膜太陽電池の製造方法
JP4975528B2 (ja) 集積形太陽電池
EP2618384A1 (en) Solar photovoltaic device and a production method therefor
EP2523222A2 (en) Solar photovoltaic device and a production method for the same
EP2426732A2 (en) Photovoltaic device and manufacturing method thereof
EP2755240A1 (en) Method for manufacturing solar cell
JP5749392B2 (ja) 薄膜太陽電池およびその製造方法
US11495708B2 (en) Method of fabricating see-through thin film solar cell
JP2013206889A (ja) 集積型薄膜太陽電池モジュールにおける分離溝の形成方法
JP2012532446A (ja) 太陽電池及びその製造方法
JP5843564B2 (ja) 太陽電池の製造方法
KR20150094944A (ko) 그래핀을 후면전극으로 적용한 ｃｉｇｓ계 태양전지의 연결전극 형성방법
JP6104579B2 (ja) 薄膜太陽電池の製造方法
JP2006165338A (ja) 集積型薄膜太陽電池及びその製造方法
EP2876692A1 (en) Solar cell and method for manufacturing the same
JP2018006558A (ja) 光電変換モジュール
JP2012169569A (ja) 光電変換装置の製造方法
JP2015170720A (ja) 集積型薄膜太陽電池及びその製造方法
KR101543034B1 (ko) 팁 및 이를 이용한 태양전지의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140220

R150 Certificate of patent or registration of utility model

Ref document number: 5486057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250