JP5476117B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5476117B2
JP5476117B2 JP2009292112A JP2009292112A JP5476117B2 JP 5476117 B2 JP5476117 B2 JP 5476117B2 JP 2009292112 A JP2009292112 A JP 2009292112A JP 2009292112 A JP2009292112 A JP 2009292112A JP 5476117 B2 JP5476117 B2 JP 5476117B2
Authority
JP
Japan
Prior art keywords
controller
data
master
decorative
effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009292112A
Other languages
Japanese (ja)
Other versions
JP2011130888A (en
Inventor
雅也 田中
光一 松橋
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2009292112A priority Critical patent/JP5476117B2/en
Publication of JP2011130888A publication Critical patent/JP2011130888A/en
Application granted granted Critical
Publication of JP5476117B2 publication Critical patent/JP5476117B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

グループに分割された演出装置を制御する複数のグループ単位制御手段と、複数のグループ単位制御手段を制御するグループ統括制御手段とを備える遊技機に関し、特に、グループ統括制御手段からグループ単位制御手段へのデータ送信方法に関する。 A plurality of group units control means for controlling the effect device which is divided into groups, relates game machine and a group supervisory controlling means for controlling a plurality of group units control means, in particular, the group-unit control unit from a group supervisory controlling means the method of data transmission on.

サブ中継基板と電飾基板との間の配線を簡素化することができる遊技機として、トップ電飾領域の中央部に配置されたトップLED中央基板をサブ中継基板とシリアル接続し、トップ電飾領域の右側部に配置されたトップLED右基板及びトップ電飾領域の左側部に配置されたトップLED左基板をトップLED中央基板から分離して配線により接続した構成の遊技機が知られている。 As a game machine which can simplify the wiring between the sub-relay substrate and the illuminations substrate, the top LED center substrate disposed in a central portion of the top illuminations area sub relay board and serial connection, top illuminations configuration of the gaming machine to which connection is known by the wiring separated from the top LED right substrate and the top LED center substrate top LED left substrate disposed on the left side of the top illuminations region disposed on the right side of the region . これにより、サブ中継基板からトップ電飾領域への配線数を減らして配線を簡素化することができる(例えば、特許文献1参照)。 Thus, it is possible to simplify the wiring from the sub relay board by reducing the number of wires to the top decorative illumination region (e.g., see Patent Document 1).

この遊技機では、特許文献1の段落[0066]に記載があるように、トップLED基板にはシリアルパラレル変換回路用ICが搭載され、このシリアルパラレル変換回路用ICの端子A0、A1、A2に接続される電圧によって、トップLED基板のアドレスが設定されるので、全部で8種類のアドレスうちの1つを各々のトップLED基板に設定することができるようになっている。 In this game machine, as is described in paragraph [0066] of Patent Document 1, the top LED substrate is mounted IC for serial-parallel conversion circuit, the terminals A0, A1, A2 of the serial-parallel conversion circuit for IC the voltage connected, so that since the address of the top LED substrate is set, it is possible to set one of a total of eight addresses to each of the top LED substrate.

特開2008−212271号公報 JP 2008-212271 JP

特許文献1に記載の遊技機は、 グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減しつつ、効率よく制御することができなかった Gaming machine described in Patent Document 1, while reducing the number of connection lines for connecting the group supervisory controlling means and the group-unit control unit, can not be controlled efficiently.

本発明は、グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減しつつ、効よく制御することのできる遊技機を提供することを目的とする。 The present invention, while reducing the number of connection lines for connecting the group supervisory controlling means and the group-unit control unit, and an object thereof is to provide a game machine capable of controlling good efficiency.

発明は、遊技を統括的に制御する遊技制御手段と、該遊技制御手段からの指令に対応して、遊技の演出を行う複数の演出装置を制御する演出制御手段と、を備える遊技機において、前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、前記演出制御手段を、 各グループ毎に設けられたグループ単位制御手段を統括的に制御するグループ統括制御手段として構成し、 該グループ単位制御手段とグループ統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、該ハーネスは、前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、前記グループ統括制 The present invention includes a game control unit for generally controlling the game, in response to a command from the recreation control unit, a presentation control means for controlling the plurality of rendering device for performing an effect of the game, the gaming machine comprising divides the plurality of rendering devices to a plurality of groups, a group-unit control unit for controlling the effect device belonging to the divided groups provided for each group, the performance control unit, provided for each group group-unit control unit is configured as a group supervisory controlling means for centrally controlling, and the group-unit control unit and the group supervisory controlling means, via a connector connected by a plurality of harness constructed by integrating the connecting line , the harness includes a timing signal line for transmitting a timing signal from said group integrated control unit to the group-unit control unit, the group supervising system 手段から前記グループ単位制御手段データを伝達するデータ線と、前記グループ単位制御手段に電源電圧を供給する第1の電源線と、前記演出装置に電源電圧を供給する第2の電源線と、を含み、前記グループ統括制御手段は、各グループ単位制御手段の中から送信先のグループ単位制御手段を選択してアドレスを設定するアドレス設定手段と、前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら前記タイミング信号線の信号レベルを繰り返し変化させることで、前記送信先のグループ単位制御手段に前記アドレスを含むデータ送信を行う送信手段と、を備え、前記グループ単位制御手段は、 前記ハーネスを構成する第1の電源線からの電源供給が開始されると当該グループ単位制御手段自身の初期化を行う初 A data line for transmitting data to the group-unit control unit from the means, a first power supply line for supplying a power supply voltage to the group-unit control unit, and a second power supply line for supplying a power supply voltage to the presentation device, wherein the said group supervisory controlling means corresponds to the transmission data and address setting means for setting an address by selecting the group-unit control unit of the transmission destination, the signal level of the data line from each group unit control means be to while setting the signal level repeatedly signal level of the timing signal line change, and a transmission unit transmitting data including the address to the group-unit control unit of the transmission destination, the group unit control means , when the power supply from the first power supply line constituting the harness is started first for initializing of the group-unit control unit itself 化手段と、前記ハーネスを構成する第2の電源線からの電流を前記演出装置に供給する制御を行うドライバと、を備えた And means, including a, a driver for controlling supplied to the presentation device current from the second power supply line constituting the harness.

本発明によれば、グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減しつつ、効率よく制御することのできる遊技機を提供することができる According to the present invention, it is possible to provide while reducing the number of connection lines for connecting the group supervisory controlling means and the group-unit control unit, a gaming machine capable of controlling efficiently.

本発明の第1の実施の形態の遊技機の説明図である。 It is an illustration of a gaming machine according to the first embodiment of the present invention. 本発明の第1の実施の形態の遊技盤の正面図である。 It is a front view of the game board according to the first embodiment of the present invention. 本発明の第1の実施の形態のセンターケースの分解斜視図である。 It is an exploded perspective view of a center case of the first embodiment of the present invention. 本発明の第1の実施の形態の可動演出装置が動作する前の状態を示す図である。 Movable effect device of the first embodiment of the present invention is a diagram showing a state before the operation. 本発明の第1の実施の形態の可動演出装置が動作し、第1演出ユニット及び第2演出ユニットが動作した結果、当接部にて当接している状態を示す図である。 First Embodiment movable effect device operates according to the present invention, as a result of the first direction unit and the second direction unit is operated, a view showing a state abutting at the abutting portion. 本発明の第1の実施の形態の第1演出部材の分解斜視図である。 It is an exploded perspective view of a first directing member in the first embodiment of the present invention. 本発明の第1の実施の形態の第2演出部材の分解斜視図である。 It is an exploded perspective view of a second directing member in the first embodiment of the present invention. 本発明の第1の実施の形態の遊技機の配線を説明する図である。 It is a diagram illustrating a first embodiment of the wiring of the gaming machine of the present invention. 本発明の第1の実施の形態の遊技機の構成を示すブロック図である。 The configuration of the first embodiment of the gaming machine of the present invention is a block diagram showing. 本発明の第1の実施の形態の演出制御装置の構成を示すブロック図である。 The configuration of the first embodiment of the effect control device of the present invention is a block diagram showing. 本発明の第1の実施の形態の演出制御装置に備えられた第1マスタICと遊技盤に備えられた演出装置の構成を示すブロック図である。 It is a block diagram showing a configuration of a first embodiment of the effect control device first effect device provided in the master IC and the game board provided in the present invention. 本発明の第1の実施の形態の演出制御装置に備えられた第2マスタICと前面枠に備えられた演出装置の構成を示すブロック図である。 It is a block diagram showing a configuration of a first embodiment of the effect control device effect device provided in the second master IC and the front frame provided in the present invention. 本発明の第1の実施の形態の遊技盤の構成を示す図である。 It is a diagram showing a first embodiment of the game board of the configuration of the present invention. 本発明の第1の実施の形態の前面枠の構成を示す図である。 It is a diagram showing a configuration of a front frame according to the first embodiment of the present invention. 本発明の第1の実施の形態の演出制御装置と遊技盤に含まれる中継基板及び装飾制御装置の接続状態を説明する図である。 It is a diagram showing a connection state of the first embodiment of the performance control unit and the relay board and decorative controller included on the game board of the present invention. 本発明の第1の実施の形態の演出制御装置と前面枠に含まれる簡易中継基板及び装飾制御装置の接続状態を説明する図である。 It is a diagram showing a connection state of the simple relay board and decorative control device included in the effect control device and the front frame of the first embodiment of the present invention. 本発明の第1の実施の形態の装飾制御装置のブロック図である。 It is a block diagram of a first embodiment of the decoration control apparatus of the present invention. 本発明の第1の実施の形態のI 2 CI/Oエクスパンダの構成を示すブロック図である。 It is a block diagram showing a configuration of a first embodiment of the I 2 CI / O expander of the present invention. 本発明の第1の実施の形態の装飾装置を制御する装飾制御装置のI 2 CI/Oエクスパンダ周辺の回路図である。 It is a circuit diagram of a I 2 CI / O expander neighborhood decorative control device for controlling the decoration apparatus according to a first embodiment of the present invention. 本発明の第1の実施の形態の装飾制御装置のI 2 CI/Oエクスパンダ周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。 A circuit diagram of a peripheral I 2 CI / O expander of the first embodiment of the decoration control device of the present invention, showing a case of controlling the motor or a solenoid. 本発明の第1の実施の形態の装飾制御装置(中継基板、簡易中継基板を含む)の入出力に関する接続線の回路図である。 The first embodiment of the decoration control apparatus of the present invention is a circuit diagram of a connecting line relating to input and output (relay board includes a simple relay board). 本発明の第1の実施の形態の演出制御装置から装飾制御装置に出力されるデータに含まれるスレーブアドレスの説明図である。 Is an illustration of a slave address included in the data output to the decoration controller from attraction control apparatus according to a first embodiment of the present invention. 本発明の第1の実施の形態のI 2 CI/Oエクスパンダアドレステーブルの説明図である。 It is an explanatory view of I 2 CI / O expander address table according to the first embodiment of the present invention. 本発明の第1の実施の形態のI 2 CI/Oエクスパンダに備えられる出力設定レジスタに割り当てられたワークレジスタを説明するための図である。 It is a diagram for explaining a first embodiment of the I 2 CI / O Aix work register assigned to the output setting register provided in expander of the present invention. 本発明の第1の実施の形態のマスタICが接続線SDA及び接続線SCLを介してデータを出力するスタート条件及びストップ条件の説明図である。 It is an explanatory view of a start condition and a stop condition master IC of the first embodiment outputs the data via the connection line SDA and the connection line SCL of the present invention. 本発明の第1の実施の形態のマスタICから出力されたデータが入力された装飾制御装置が返答信号を出力するタイミングチャートである。 Decoration controller data output from the master IC of the first embodiment is input to the present invention is a timing chart for outputting a reply signal. 本発明の第1の実施の形態のマスタICが演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。 It is a timing chart of the signal level of the connection line SDA and the connection line SCL when the master IC of the first embodiment of the present invention outputs the effect control data. 本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタICとI 2 CI/Oエクスパンダとの間で送受信されるデータのフォーマットを説明する図である。 In the case where the first embodiment of the master IC of the present invention sets the effect control data decorative controller by specifying the unique address of the slave, transmitted and received between the master IC and the I 2 CI / O expander it is a diagram illustrating a format of data. 本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置に演出制御データを設定する場合において、マスタICとI 2 CI/Oエクスパンダとの間で送受信される演出制御データに具体的な数値を適用した図である。 In the case where the first embodiment of the master IC of the present invention sets the effect control data decorative controller by specifying the unique address of the slave, transmitted and received between the master IC and the I 2 CI / O expander it is a diagram obtained by applying specific numerical values ​​to the effect control data. 本発明の第1の実施の形態のマスタICの演出制御データを送信する順序を説明する図である。 It is a diagram illustrating the order of transmitting the performance control data of the master IC of the first embodiment of the present invention. 本発明の第1の実施の形態のマスタICがI 2 CI/Oエクスパンダを初期化する場合に、マスタICからI 2 CI/Oエクスパンダに送信される初期化指示データのフォーマットを説明する図である。 When the first embodiment of the master IC of the present invention initializes the I 2 CI / O expander, describing the format of the initialization instruction data transmitted to the I 2 CI / O expander from the master IC it is a diagram. 本発明の第1の実施の形態の第1マスタICの異常判定テーブルを説明する図である。 It is a diagram illustrating a first first master IC of the embodiment of the abnormality determination table of the present invention. 本発明の第1の実施の形態の第2マスタICの異常判定テーブルを説明する図である。 It is a diagram illustrating a first second master IC abnormality determination table according to the embodiment of this invention. 本発明の第1の実施の形態の各装飾制御装置(スレーブ)を初期化(リセット)時にCPUとマスタIC(第1マスタIC又は第2マスタIC)との間で送受信される情報を説明する図である。 Describing the information transmitted and received between each decorative control apparatus according to a first embodiment of the present invention (slave) initialization (reset) during CPU and the master IC (first master IC or second master IC) it is a diagram. 本発明の第1の実施の形態の各装飾制御装置(スレーブ)に演出制御データを送信する際にCPUとマスタIC(第1マスタIC又は第2マスタIC)との間で送受信される情報を説明する図である。 The information transmitted and received between each decorative control apparatus according to a first embodiment of the present invention the CPU and the master IC (first master IC or second master IC) when transmitting effect control data (slave) it is a diagram for explaining. 本発明の第1の実施の形態の演出制御装置からマスタIC(第1マスタIC又は第2マスタIC)に演出制御データを送信する段階を説明する図である。 It is a diagram illustrating the step of transmitting the performance control data from the attraction control apparatus of the first embodiment in the master IC (first master IC or second master IC) of the present invention. 本発明の第1の実施の形態の演出制御装置による処理の手順を示すフローチャートである。 Is a flowchart showing a procedure of processing by the effect control device according to the first embodiment of the present invention. 本発明の第1の実施の形態の第1マスタIC側スレーブ初期化開始処理及び第2マスタIC側スレーブ初期化開始処理の手順を示すフローチャートである。 It is a flowchart showing a first first embodiment of the master IC side slave initialization start processing and procedure of the second master IC side slave initialization start process of the present invention. 本発明の第1の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。 The procedure of the first embodiment of the slave output start processing of the present invention is a flow chart showing. 本発明の第1の実施の形態のスレーブ出力データ編集処理の手順を示すフローチャートである。 The procedure of the first embodiment of the slave output data editing process of the present invention is a flow chart showing. 本発明の第1の実施の形態の第1マスタIC及び第2マスタICによる送信中断割込み発生時の処理の手順を示すフローチャートである。 It is a flowchart showing a procedure of a transmission break interrupt occurs during the processing by the first master IC and the second master IC of the first embodiment of the present invention. 本発明の第1の実施の形態の第1マスタIC及び第2マスタICによるタイムアウト割込み発生時の処理の手順を示すフローチャートである。 It is a flowchart showing a first first embodiment of the master IC and the second procedure of processing at the time-out interruption occurs by the master IC of the present invention. 本発明の第1の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。 It is a flowchart illustrating a procedure of transmission restart initialization processing instruction data to the first embodiment of the present invention. 本発明の第1の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。 It is a flowchart illustrating a procedure of resuming transmission processing performance control data to the first embodiment of the present invention. 本発明の第1の実施の形態のマスタICによるデータ送信処理の手順を示すフローチャートである。 It is a flowchart illustrating a procedure of data transmission processing by the master IC of the first embodiment of the present invention. 本発明の第1の実施の形態のアドレス認識処理の手順を示すフローチャートである。 The procedure of the first embodiment of the address recognition processing of the present invention is a flow chart showing. 本発明の第1の実施の形態のバイト単位データ送信処理の手順を示すフローチャートである。 The procedure of the first embodiment byte data transmission process of the present invention is a flow chart showing. 本発明の第1の実施の形態の演出制御装置のVDP割込み時にCPUからの指示によって各マスタICによる処理が並列して実行される状態を示すタイミングチャートである。 It is a timing chart showing a state in which the processing by the master IC is executed in parallel by the instruction from the first embodiment the CPU when VDP interrupt effect control device of the present invention. 本発明の第1の実施の形態における装飾制御装置及び装飾装置の接続例を示す図であり、8セット分のLEDを2つの装飾制御装置によって制御する構成を示す図である。 It is a diagram showing a connection example of the decorative controller and decoration apparatus of the first embodiment of the present invention, showing the configuration for controlling the eight sets amount of the LED by the two decorative controller. 本発明の第1の実施の形態における装飾制御装置がデータを受信し、演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点で受信したデータを反映させる場合について説明する図である。 Decoration controller receives the data in the first embodiment of the present invention, a diagram showing a timing for controlling the effect device, a view for explaining a case of reflecting the data received at the time of outputting the stop condition is there. 本発明の第2の実施の形態のマスタIC(汎用マスタIC)が、CPUからの指令を待機している状態にて、接続線SCL及びSDAにて、スタートコンディションを検出した場合に実行する処理の手順を示すフローチャートである。 Processing the second embodiment of the master IC of the present invention (universal master IC) is, in the state waiting for a command from the CPU, at a connection line SCL and SDA, to be executed when detecting a start condition is a flow chart showing the procedure. 本発明の第2の実施の形態のアドレス認識処理の手順を示すフローチャートである。 The procedure of the second embodiment of the address recognition processing of the present invention is a flow chart showing. 本発明の第2の実施の形態で使用される汎用マスタICが複数個接続されたネットワークにおいて、複数の汎用マスタICが同時にデータ線上へ送信先のアドレスを指定するデータを出力したためにバス上で衝突が発生した様子を示す図である。 In a network universal master IC used in the second embodiment are a plurality connected in the present invention, since a plurality of universal master IC has output data specifying the destination address to the data lines simultaneously on the bus is a diagram showing how a collision occurs. 本発明の第2の実施の形態で使用される汎用マスタICがシングルマスタ方式の環境でデータ線上へ送信先のアドレスを指定するデータを出力している最中にノイズが発生したためにマスタがスレーブとして機能してしまった状態を示す図である。 Master slave for universal master IC used in the second embodiment of the present invention is noise occurs during the output of the data that specifies the address of the transmission destination to the data lines in the environment of a single master system it is a diagram showing a state in which had to function as. 本発明の第3の実施の形態の遊技演出グループに対応する異常判定テーブルを説明する図である。 It is an explanatory drawing of the failure determination table corresponding to the game effects group of the third embodiment of the present invention. 本発明の第3の実施の形態の信頼度報知グループに対応する異常判定テーブルを説明する図である。 It is an explanatory drawing of the failure determination table corresponding to the reliability notification group of the third embodiment of the present invention. 本発明の第3の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。 The procedure of the third embodiment of the slave output start processing of the present invention is a flow chart showing. 本発明の第3の実施の形態の信頼度報知を行う装飾装置を制御する装飾制御装置に対する演出制御データの送信再開処理の手順を示すフローチャートである。 It is a flowchart illustrating a procedure of resuming transmission processing performance control data to the third embodiment of the reliability notification decorative control device for controlling a decorative device for performing the present invention. 本発明の第4の実施の形態における装飾制御装置及び装飾装置の接続例を示す図であり、5セット分のLEDを1つの装飾制御装置によって制御する構成を示す図である。 It is a diagram showing a connection example of the decorative controller and decoration apparatus according to the fourth embodiment of the present invention, showing the configuration for controlling the five sets amount of the LED by a single decorative controller. 本発明の第4の実施の形態における装飾制御装置がデータを受信し、演出装置を制御するタイミングを示す図であり、ACKを出力した時点で受信したデータを反映させる場合について説明する図である。 Decoration controller in the fourth embodiment receives the data of the present invention, a diagram showing a timing for controlling the effect device, is a diagram for explaining a case of reflecting the data received at the time of outputting the ACK .

以下、本発明の実施の形態について、図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施の形態) (First Embodiment)
図1は、本発明の第1の実施の形態の遊技機1の説明図である。 Figure 1 is an illustration of a gaming machine 1 of the first embodiment of the present invention.

遊技機1の前面枠(遊技枠)3は、本体枠(外枠)2にヒンジ4を介して、遊技機1の前面に開閉回動可能に組み付けられる。 Front frame (game frame) 3 of the gaming machine 1, the second body frame (outer frame) via a hinge 4, assembled openably pivoted to the front of the gaming machine 1. 前面枠3の表側には、遊技盤10(図2参照)が収装される。 The front side of the front frame 3, the game board 10 (see FIG. 2) is housed. また、前面枠3には、遊技盤10の前面を覆うカバーガラス(透明部材)を備えたガラス枠18が取り付けられている。 Further, the front frame 3, a glass frame 18 is mounted with a cover glass covering the front surface of the game board 10 (transparent member).

ガラス枠18のカバーガラスの周囲には、装飾光が発光される装飾部材9a、9bが備えられている。 Around the cover glass of the glass frame 18, the decorative member 9a decorative light is emitted, 9b is provided. 装飾部材9a、9bの内部にはランプやLED等からなる装飾装置が備えられている。 Decorative member 9a, the interior of 9b are decorated device is provided consisting of a lamp or an LED or the like. 装飾装置を所定の発光態様によって発光させることによって、装飾部材9a、9bが所定の発光態様によって発光する。 By a decorative device emitted by a given lighting mode, decorative members 9a, 9b to emit light by a predetermined lighting mode.

ガラス枠18の左右には、音響(例えば、効果音)を発するスピーカ30が備えられている。 The right and left glass frame 18, a speaker 30 for emitting sound (e.g., sound effects) is provided. また、ガラス枠18の上方には照明ユニット11が備えられている。 Further, above the glass frame 18 is the lighting unit 11 is provided.

照明ユニット11には、第1可動式照明13及び第2可動式照明14が左右に配置されている。 The lighting unit 11, first movable illumination 13 and the second movable illumination 14 is disposed on the left and right. 第1可動式照明13及び第2可動式照明14には、LEDなどの照明部材の他に、照明駆動第1モータ(MOT)13a及び照明駆動第2モータ(MOT)14aが備えられており、演出内容に応じて動作するように制御される。 The first movable illumination 13 and the second movable lighting 14, in addition to the illumination member, such as a LED, illumination driving the first motor (MOT) 13a and the illumination drive the second motor (MOT) 14a are provided, It is controlled to operate in accordance with the effect contents.

照明ユニット11の右下方には、遊技機1において異常が発生したことを報知するための異常報知LED29が備えられている。 The lower right of the illumination unit 11, the abnormality notification LED29 for notifying that an abnormality in the gaming machine 1 has occurred is provided.

前面枠3の下部の開閉パネル20には図示しない打球発射装置に遊技球を供給する上皿が、固定パネル22には下皿23及び打球発射装置の操作部24等が備えられる。 Dishes on supplying game balls to hit ball launching device (not shown) at the bottom of the opening and closing panel 20 of the front frame 3, the operation unit 24 or the like of the lower tray 23 and shot firing device is provided in the fixed panel 22. 下皿23には、下皿23に貯まった遊技球を排出するための下皿球抜き機構16が備えられる。 The lower tray 23, the lower tray ball vent mechanism 16 for discharging the game balls accumulated in the lower tray 23 is provided. 前面枠3下部右側には、ガラス枠18を施錠するための鍵25が備えられている。 The front frame 3 bottom right, the key 25 to lock the glass frame 18 is provided.

また、遊技者が操作部24を回動操作することによって、打球発射装置は、上皿21から供給される遊技球を発射する。 Furthermore, by a player operating unit 24 operates to rotate, the ball striking the firing device fires a game ball that is supplied from the upper tray 21.

また、上皿21の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン17が備えられている。 Further, the upper edge of the upper tray 21, the performance button 17 for accepting an operation input from the player is provided. 遊技者が演出ボタン17を操作することによって、遊技盤10に設けられた表示装置53(図2参照)における特図変動表示ゲームの演出内容を選択して、表示装置53における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。 By the player operates the performance button 17, a display device 53 provided on the game board 10 to select the effect contents of Japanese Figure variable display games in (see FIG. 2), JP-view varying display game on the display device 53 a, it is possible to perform an effect obtained by intervening the operation of the player.

特図変動表示ゲームは、発射された遊技球が遊技盤10に備わる始動口36(図2参照)に入賞した場合に開始される。 JP diagram variable display games, the emitted gaming ball is started when winning a start hole 36 provided in the gaming board 10 (see FIG. 2). 特図変動表示ゲームでは、表示装置53において複数の識別情報が変動表示する。 In Japanese view variable display games, the plurality of identification information is variably displayed in the display device 53. そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が特定の結果態様である場合に、遊技機1の状態が遊技者に有利な状態(特典が付与される状態)である特別遊技状態に遷移する。 Then, the identification information displayed varies stops (state where privilege is granted) the results aspect of stopped identification information when a particular result embodiment, the state of the gaming machine 1 is advantageous state for the player transition to the special game state is.

上皿21の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン26、及び、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボタン27が設けられている。 The upper right portion of the upper tray 21, the balls rental button 26 which the player is operated to rent a game ball, and eject button 27 is provided which is operated to discharge the pre-paid card from the card unit, not shown . さらに、これらの球貸ボタン26と排出ボタン27との間には、プリペイドカードの残高を表示する残高表示部28が設けられる。 Furthermore, between the these spheres credit button 26 and eject button 27, the balance display unit 28 for displaying the balance of the prepaid card is provided.

図2は、本発明の第1の実施の形態の遊技盤10の正面図である。 Figure 2 is a front view of the game board 10 of the first embodiment of the present invention.

図1に示す遊技機1は、内部の遊技領域10a内に遊技球を発射して(弾球して)遊技を行うもので、ガラス枠18のカバーガラスの奥側には、遊技領域10aを構成する遊技盤10が設置されている。 Gaming machine 1 shown in Figure 1, and firing the game ball into the interior of the gaming region 10a (by ball-shooting) performs a game, the back side of the cover glass of the glass frame 18, a game area 10a the game board 10 constituting is installed.

遊技盤10は、各種部材の取付ベースとなる平板状の遊技盤本体10b(木製又は合成樹脂製)を備え、該遊技盤本体10bの前面にガイドレール32で囲まれた遊技領域10aを有している。 The game board 10 is provided with a flat game board body 10b serving as the mounting base of the various members (manufactured by wood or synthetic resin), it has a game area 10a surrounded by the guide rail 32 in front of the recreation board main body 10b ing. また、遊技盤本体10bの前面であってガイドレール32の外側には、前面構成部材33が取り付けられている。 Further, on the outer side of the game board a front surface of the main body 10b guide rail 32 is attached the front component 33. そして、このガイドレール32で囲まれた遊技領域10a内に発射装置から遊技球(打球;遊技媒体)を発射して遊技を行う。 The game ball from the launching device surrounded by a game region 10a in the guide rail 32; play a game by firing (hitting game media).

遊技領域10aの略中央には、特図変動表示ゲームの表示領域となる窓部52を形成するセンターケース51が取り付けられている。 The approximate center of the game area 10a, center case 51 to form the window portion 52 to be a display region of JP diagram variable display game is attached. センターケース51に形成された窓部52の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出表示装置としての表示装置53が配される。 Behind the window portion 52 formed in the center case 51, a display device 53 as a viable effect display device an effect of JP diagram variable display game variably displaying a plurality of identification information are arranged. 表示装置53は、例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部53aがセンターケース51の窓部52を介して遊技盤10の前面側から視認可能となるように配されている。 Display device 53 may, for example, a liquid crystal display, are arranged so as changeable display portion 53a is displayed contents is visible from the front side of the game board 10 through the window portion 52 of the center case 51. なお、表示装置53は、液晶ディスプレイを備えるものに限らず、EL、CRT等のディスプレイを備えるものであってもよい。 The display device 53 is not limited to having a liquid crystal display, EL, may be provided with a display such as a CRT.

また、センターケース51の上部には、大当たりの可能性(信頼度)を報知する信頼度報知装置15が備えられる。 Further, the upper portion of the center case 51, the reliability reporting device 15 for informing the possibility of jackpot (reliability) is provided. 信頼度報知装置15には、複数色のLED(例えば、赤、青、緑の3色のLED)が備えられており、信頼度に応じた色及び態様で発光するように制御される。 The reliability notification device 15, LED of a plurality of colors (e.g., red, blue, green 3 color LED) is provided, which is controlled to emit light at a color corresponding to the reliability and embodiments.

さらに、センターケース51の左部には、遊技球が流下可能な球導入路(ワープ流路)50が設けられ、遊技領域10aに向けて入口50aが開放した状態で開設されている。 Further, the left portion of the center case 51, a game ball can flow down sphere introduction channel (warp passage) 50 is provided and is opened in a state where the inlet 50a is open toward the playfield 10a. 球導入路50は、センターケース51の内部に連通しており、入口50aから流入した遊技球は、センターケース51の裏側を通過して、ユニット側ステージ部49b上に排出される。 Ball introduction path 50 communicates with the inside of the center case 51, a game ball that has flowed from the inlet 50a passes through the rear side of the center case 51, and is discharged onto the unit side stage portion 49b. さらに、ユニット側ステージ部49b上で転動した遊技球が当該ユニット側ステージ部49bの下方に配置されたベース側ステージ部49a上に流下できるように構成されている。 Further configured to allow a stream of the unit-side stage portion 49b on the rolling the game ball the unit-side stage portion 49b of the deployed base-side stage portion on 49a downward.

センターケース51の周縁部には、複数の装飾具47が配置される。 The peripheral portion of the center case 51, a plurality of ornament 47 is arranged. センターケース51の左下部には、装飾ランプ48が配置される、センターケース51の上部には、複数の装飾ピース46を上下動可能な状態で配置される。 In the lower left portion of the center case 51, decorative lamps 48 are disposed in the upper portion of the center case 51 are disposed a plurality of decorative pieces 46 in vertically movable condition. 装飾具47、装飾ランプ48及び装飾ピース46は、後述する演出制御装置550からの命令に従って演出動作を行う。 Ornament 47, decorative lamps 48 and decorative pieces 46 conducts effect operation in accordance with instructions from the performance control unit 550 to be described later. センターケース51の構成については、図3を参照しながらさらに詳細に説明する。 The configuration of the center case 51, described in further detail with reference to FIG.

また、遊技領域10aのうちセンターケース51の下方には、遊技球を受入可能(入賞可能)な特図変動表示ゲームを始動させるための始動口36が配置される。 Below the center case 51 of the game area 10a, starting opening 36 for starting an acceptable (possible winning) a special symbol variable display game game balls are arranged. さらに、センターケース51の側方(左側方)には、普図変動表示ゲームを始動させるための普図始動ゲート34が配置される。 Furthermore, on the side of the center case 51 (the left side), Hiroshi view start gate 34 for starting the Hiroshizu variable display game is located.

さらに、遊技領域10aには、センターケース51の左下方及び右下方に、発光によって各種装飾表示を行うサイドランプ45が配置される。 Further, in the game region 10a, the lower left and lower right of the center case 51, the side lamp 45 to perform various decorative display is arranged by light emission. また、サイドランプ45には、一般入賞口44が備えられている。 Further, the side lamp 45, in general winning opening 44 is provided.

さらに、始動口36の下方には大入賞口42が配置され、該大入賞口42の下方であって遊技領域10aの下縁部には、入賞せずに流下した遊技球を回収するアウト口43が開設される。 Further, below the starting opening 36 is disposed special winning opening 42, the lower edge of a by playfield 10a below the large-winning opening 42, out port for recovering the game balls flowing down without winning 43 is established. 大入賞口42は、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉42aを備える。 Winning opening 42 is provided with a door 42a of the attacker formats upper side is openable by rotating in a direction to fall forward side. 特図変動表示ゲームの結果によって開閉扉42aを閉じた状態(遊技者にとって不利な状態)から開放状態(遊技者にとって有利な状態)に変換する。 Conversion from closed to open and close door 42a by the results of Japanese Figure variable display games (unfavorable condition for the player) to the open state (advantageous state for the player).

また、センターケース51、始動口36やサイドランプ45等の取付部分を除いた遊技領域10a内には、この他、遊技領域10aには、打球方向変換部材としての風車(図示略)、及び多数の障害釘(図示略)などが配設されている。 Further, the center case 51, in the game region 10a excluding the mounting portion, such as start-up hole 36 and the side lamp 45, the addition, in the game area 10a, windmill as the ball striking direction changing member (not shown), and a number such as nails (not shown) is disposed. そして、センターケース51と、該センターケース51を挟んで普図始動ゲート34とは反対側に位置する前面構成部材33との間に縦長な円弧状の遊技球通路57が形成されている。 Then, the center case 51, elongated arcuate game ball passage 57 is formed between the front face forming member 33 positioned on the opposite side of the Prussian view starting gate 34 across the center case 51.

さらに、遊技盤10には、特図変動表示ゲーム及び普図変動表示ゲームを実行する普図・特図表示器35が備えられている。 Moreover, the game board 10, Hiroshi view-special symbol display 35 to perform the JP diagram variable display games and Hiroshi diagram variable display games are provided. 普図・特図表示器35には、特図変動表示ゲームの未処理回数(特図始動記憶数)及び普図変動表示ゲームの未処理回数(普図始動記憶数)が表示される。 The Hiroshizu-special symbol display 35, raw number of Japanese Figure variable display game (Japanese view start memory number) and Hiroshi diagram untreated number of variable display game (Hiroshizu start memory number) is displayed. 普図・特図表示器35は、遊技状態を表す遊技状態表示LED(図示略)と併せて、セグメントLEDとして設けられている。 Hiroshizu · special symbol display unit 35, in conjunction with the gaming state display LED (not shown) representing the gaming state is provided as a segment LED.

普図始動ゲート34内には、該普図始動ゲート34を通過した遊技球を検出するためのゲートSW34a(図9参照)が設けられている。 The Hiroshizu starting gate 34, gate SW34a for detecting game balls passing through the 該普 view start gate 34 (see FIG. 9) is provided. そして、遊技領域10a内に打ち込まれた遊技球が普図始動ゲート34内を通過すると、普図変動表示ゲームが開始される。 The game ball that is driven into the playfield 10a is passes through the widely diagram starting gate 34, Hiroshizu variable display game is started.

また、普図変動表示ゲームを開始できない状態で、普図始動ゲート34を遊技球が通過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が1加算されて、当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶される。 Further, in a state that can not initiate Hiroshizu variable display games and the Hiroshizu starting gate 34 gaming ball passes, if Hiroshizu start memory number is less than the upper limit number, Hiroshizu start memory number is incremented by one, random number which the Prussian view variable display game indicates whether the contact is one stored as Prussian view start memory.

普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームに当選して始動口36が開状態に変換されている状態のことをいう。 The state in which Hiroshizu variable display game can not be started, for example, Hiroshizu variable display game is already done, the state and its Hiroshi view variable display game is not finished, start-up hole to win the Hiroshizu variable display game 36 There refers to a state of being converted into an open state.

なお、普図変動表示ゲームは、表示装置53の表示領域の一部で普図変動表示ゲームを表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることによって行うようにする。 Incidentally, Hiroshizu variable display games may be displayed widely diagram variable display games in a part of the display area of ​​the display device 53, as in this case identification symbols, for example, numbers, symbols, such as a character pattern used, after the identification symbols by a predetermined time variation display, to perform by displaying stopped.

普図変動表示ゲームの停止表示が特別の結果態様となった場合には、普図変動表示ゲームに当選したものとして、始動口36の開閉部材36aが所定時間(例えば、0.5秒間)開放される。 When the stop display of Hiroshizu variable display game became special results embodiments, as those elected to Hiroshizu variable display games, the opening and closing member 36a is a predetermined time starting opening 36 (e.g., 0.5 seconds) open It is. これにより、始動口36に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。 Thus, the game ball is likely to win the starting opening 36, thereby facilitating the starting of JP diagram variable display games. 始動口36の開閉部材36aは、通常時は遊技球の直径程度の間隔をおいて閉じた状態(遊技者にとって不利な状態)を保持しているが、普図変動表示ゲームの結果が所定の停止表示態様となった場合(普図変動表示ゲームに当選した場合)には、ソレノイド(普電SOL36b、図9参照)によって、逆「ハ」の字状に開いて始動口36に遊技球が流入し易い状態(遊技者にとって有利な状態)に変化させられる。 Closing member 36a of the starting opening 36 is normally at the time of holding the closed apart about the diameter of the game ball (unfavorable condition for the player), the Hiroshizu variable display game result is given when a stopped display mode (when elected to Hiroshizu variable display games) is a solenoid (Hiroshiden SOL36b, see FIG. 9) by the game ball in shape to open starting opening 36 of inverted "c" It is changed to the inflow easily state (advantageous state for the player).

また、本発明の第1の実施の形態の遊技機1は、特図変動表示ゲームの結果態様に基づいて、遊技状態として、表示装置53における特図変動表示ゲームの変動表示時間を短縮する時短動作状態(第2動作状態)を発生可能となっている。 Further, the gaming machine 1 of the first embodiment of the present invention is based on the results aspect of JP diagram variable display games, the game state, to reduce the variation display time of JP diagram variable display game on the display device 53 time reduction an operating state (second operating state) has become possible occurrence. 時短動作状態(第2動作状態)は、通常動作状態(第1動作状態)と比較して始動口36の開閉部材36aが開放状態となりやすい状態である。 Time reduction operation state (second operating state) is a normal operation state state closing member 36a is likely to be an open state (first operational state) compared to the start hole 36.

時短動作状態においては、普図変動表示ゲームの実行時間が通常動作状態における実行時間よりも短くなるように制御され(例えば、10秒が1秒)、単位時間当りの始動口36の開放回数が実質的に多くなるように制御される。 In time reduction operating conditions, the execution time of Hiroshizu varying display game is controlled to be shorter than the execution time in the normal operation state (e.g., 1 second, 10 seconds), the opening times of the start-up hole 36 per unit time It is substantially more so as to control. また、時短動作状態においては、普図変動表示ゲームに当選したことによって始動口36が開放される場合に、開放時間が通常動作状態の開放時間よりも長くなるように制御される(例えば、0.3秒が1.8秒)。 In the time reduction operation state, when a start-up hole 36 is opened by that won Hiroshizu variable display games, the opening time is controlled to be longer than the opening time of the normal operation state (e.g., 0 .3 seconds, 1.8 seconds). また、時短動作状態においては、普図変動表示ゲームの1回の当選結果に対して、始動口36が1回ではなく、複数回(例えば、2回)開放される。 In the time reduction operating state, in response to one winning result of Hiroshizu variable display games, rather than starting opening 36 once, multiple times (e.g., twice) it is opened. さらに、時短動作状態においては普図変動表示ゲームの当選結果となる確率が通常動作状態よりも高くなるように制御される。 Furthermore, probability of winning result of Prussian Figure variable display game in time reduction operation state is controlled to be higher than normal operating conditions. すなわち、通常動作状態よりも始動口36の開放回数が増加され、始動口36に遊技球が入賞しやすくなり、特図変動表示ゲームの始動が容易となる。 That is increased open times of start-up hole 36 than the normal operating state, the game ball is likely to win the starting opening 36, thereby facilitating the starting of JP diagram variable display games.

また、始動口36の内部には、始動口36を通過した遊技球を検出するための、始動口SW36d(図9参照)が備えられる。 Inside the start hole 36, for detecting a gaming ball having passed through the start hole 36, starting opening SW36d (see FIG. 9) is provided. 始動口SW36dによって遊技球を検出すると、補助遊技としての特図変動表示ゲームを開始する始動権利が発生する。 Upon detection of a game ball by starting opening SW36d, starting right to initiate JP diagram variable display game as an auxiliary game is generated. このとき、特図変動表示ゲームを開始する始動権利は、所定の上限数(例えば4)の範囲内で特図始動記憶として記憶される。 At this time, starting right to initiate JP diagram variable display game is stored as Japanese view start memory within a predetermined upper limit number (e.g., 4).

特図変動表示ゲームを直ちに開始できない状態、例えば、既に特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、始動口36に遊技球が入賞すると、特図始動記憶数が上限数未満(例えば、4個未満)ならば、特図始動記憶数が1加算され、始動口36に遊技球が入賞したタイミングで抽出された乱数が特図始動記憶として一つ記憶される。 State can not start a special view variable display game immediately, for example, already special symbol variable display game is performed, the state and that that particular view variable display game is not finished, if you have a special game state, the start-up hole 36 When the gaming ball is finished in, especially view start memory number is less than the upper limit number (e.g., less than 4), then the Japanese view start memory number is incremented by one, game ball is extracted at the timing of winning the start hole 36 random number is one stored as JP view start memory. そして、特図変動表示ゲームが開始可能な状態となると、特図始動記憶に基づき特図変動表示ゲームが開始される。 When the Japanese view variable display game is available starting state, especially diagram variation display game based on the Japanese view start memory is started.

補助遊技としての特図変動表示ゲームは、遊技盤10に設けられた普図・特図表示器35で実行され、複数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。 JP diagram variable display game as an auxiliary game is executed in Hiroshizu-special symbol display 35 provided on the game board 10, after variably displaying a plurality of identification information, by stopping displaying the predetermined result aspects It takes place. また、表示装置53にて特図変動表示ゲームに対応して複数種類の識別情報(例えば、数字、記号、キャラクタ図柄など)が変動表示される。 Further, a plurality of types of identification information corresponding to JP-view varying display game on the display device 53 (e.g., numbers, symbols, such as a character pattern) is variably displayed. そして、特図変動表示ゲームの結果として、普図・特図表示器35の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態(いわゆる、大当たり状態)となる。 Then, as a result of JP diagram variable display games, when the display mode of Hiroshizu-special symbol indicator 35 becomes a special result embodiment, a special game state becomes big hit (so-called jackpot state). また、これに対応して表示装置53の表示態様も特別結果態様(例えば、「7,7,7」等のゾロ目数字のいずれか)となる。 Further, the display mode also special result mode of the display device 53 in response thereto (e.g., either repdigit numbers such as "7, 7, 7 '). なお、普図・特図表示器35ではなく、表示装置53のみで特図変動表示ゲームを実行するように構成してもよい。 Incidentally, instead Hiroshizu-special symbol display 35 may be configured to perform the JP diagram variable display games only display 53.

また、本発明の第1の実施の形態の遊技機1は、特図変動表示ゲームの結果態様に基づき、遊技状態として確変状態(第2確率状態)を発生可能となっている。 Further, the gaming machine 1 of the first embodiment of the present invention is based on the results aspect of JP diagram variable display games, and can generate a probability variation state (second probability state) as gaming state. この確変状態(第2確率状態)は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態(第1確率状態)に比べて高い状態である。 The probability variation state (second random state), the probability of results per in JP diagram variable display games, a higher state than normal probability state (first probability state). なお、確変状態と上述した時短動作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生させることも可能である。 Incidentally, the time-shortening operating state described above with probability variation state is capable of generating independently, it is also possible to generate both simultaneously, it is also possible to generate only one of.

図3は、本発明の第1の実施の形態のセンターケース51の分解斜視図である。 Figure 3 is an exploded perspective view of a first embodiment of the center case 51 of the present invention.

センターケース51は、遊技盤本体10b(遊技盤10)の表面側に前面構成部として配置される枠装飾部65と、遊技盤本体10bの裏面側に裏面構成部として配置される枠体基部60とを前後に重合して構成されている。 Center case 51, the frame base 60 and the frame decorative portion 65 which is arranged as a front end component on the surface side of the game board main body 10b (the game board 10) is arranged as the back surface structure portion on the back side of the game board main body 10b It is constructed by polymerizing back and forth and. 枠装飾部65は、遊技盤本体10bの表面に止着される環状の装飾ベース66を備える。 Frame decorative portion 65 is provided with an annular decorative base 66 which is secured to the surface of the game board main body 10b. 装飾ベース66の裏面側には、装飾ベース66と略同じ大きさで円形状に形成された装飾パネルユニット67を備え、枠装飾部65は、装飾ベース66と装飾パネルユニット67とを前後に重合して構成されている。 On the back side of the decorative base 66 it is provided with a decorative panel unit 67 that is formed in a circular shape with substantially the same size as the decorative base 66, the frame escutcheon 65, polymerization of the decoration base 66 and decorative panel unit 67 back and forth It is constructed by.

装飾ベース66の下部には、上面に遊技球を前後方向及び左右方向に転動可能なベース側ステージ部49aが配置され、該ベース側ステージ部49aと遊技球通路57との間には装飾ランプ48が配置されている(図2参照)。 At the bottom of the decoration base 66, the upper surface of the game ball in the longitudinal and lateral directions rollable base side stage portion 49a disposed, between the said base side stage portion 49a and the game ball passage 57 Decorative lamps 48 is arranged (see FIG. 2). そして、ベース側ステージ部49aを挟んで装飾ランプ48とは反対側には、遊技球が流下可能な球導入路(ワープ流路)50が設けられ、球導入路50の入口50aを装飾ベース66の外方へ向けて開放した状態で開設し、球導入路50の出口50bを後述する装飾パネルユニット67の裏側へ連通している。 Then, on the opposite side of the decorative lamps 48 across the base-side stage portion 49a, a game ball can flow down sphere introduction channel (warp passage) 50 is provided, decorative inlet 50a of the sphere introduction path 50 base 66 of opened while opening toward the outside, it communicates with the outlet 50b of the sphere introduction path 50 to the back side of the decorative panel unit 67 to be described later.

装飾パネルユニット67は、略円形状の透明樹脂板で形成されたカバーパネル部69を備え、該カバーパネル部69の前面側の周縁に複数の装飾具47を配置している。 Decorative panel unit 67 is provided with a cover panel 69 formed substantially in a circular shape of the transparent resin plate, are arranged a plurality of decorative article 47 to the front side of the peripheral edge of the cover panel 69. 装飾パネルユニット67と枠装飾部65とを重合すると、装飾具47が装飾ベース66の内周縁に沿って配置されるように設定されている(図2参照)。 When polymerizing a decorative panel unit 67 and the frame decorative portion 65, the accessory 47 is configured so as to be arranged along the inner peripheral edge of the decorative base 66 (see FIG. 2). また、カバーパネル部69の上部には、信頼度報知装置15が配置されている。 Further, the upper portion of the cover panel 69, the reliability informing device 15 is disposed.

また、カバーパネル部69の裏面側の下部には、上面に遊技球を前後方向及び左右方向に転動可能なユニット側ステージ部49bが配置される。 Further, the lower portion of the back side of the cover panel 69, the game ball and can roll in the longitudinal direction and lateral direction unit side stage portion 49b is disposed on the top surface. ユニット側ステージ部49bは、装飾ベース66のベース側ステージ部49aよりも上方に配置される。 Unit-side stage portion 49b is disposed above the base-side stage portion 49a of the decorative base 66.

さらに、カバーパネル部69のうち球導入路50の出口50bに重合する箇所には球流入口68を開設し、該球流入口68を介して球導入路50とユニット側ステージ部49bとを連通している。 Moreover, parts having the polymerization at the outlet 50b of the inner ball introduction path 50 of the cover panel portion 69 opened Tamaryu inlet 68, communicates the ball introduction path 50 and the unit-side stage portion 49b through the spherical inlet 68 doing. したがって、遊技領域10aを流下する遊技球が球導入路50に流入すると、球導入路50がこの遊技球をユニット側ステージ部49b上に導入できるように構成されている。 Thus, the game balls flowing down the playfield 10a is the flow into the sphere introduction path 50, the balls introduction path 50 is configured to introduce the game ball on the unit side stage portion 49b.

枠体基部60は、遊技盤10の裏面側に止着される額縁状の基部ケース61を前側が開放した状態で備え、該基部ケース61の内側(言い換えるとセンターケース51の内部)に、開口部62aが前面側に設けられた凹室62を形成している。 Frame base 60 is provided with a frame-like base casing 61 which is fixed to the rear surface side of the game board 10 in a state in which the front is open, the inside of the base portion case 61 (in other words inside the center case 51), the opening part 62a is formed a recessed chamber 62 provided on the front side.

また、基部ケース61のうち凹室62の後方には矩形状の窓部52を前後方向へ貫通して開設し、基部ケース61の後方から表示装置53を装着して、表示装置53の表示部53aを窓部52及び凹室62を通してセンターケース51の前方へ臨ませている。 Also, the rear of the recessed chamber 62 of the base casing 61 opened through the rectangular window 52 in the front-rear direction, by mounting the display device 53 from the rear of the base case 61, the display unit of the display device 53 53a and are made to face through the window portion 52 and the recessed chamber 62 forwardly of the center case 51.

さらに、窓部52の上縁部の前側には、役物駆動ソレノイド(図示せず)によって上下動可能な複数の装飾ピース46が配置され、窓部52の左右両側の周縁には、表示部53aの前方へ移動して演出動作を行う可動演出装置58が備えられる。 Further, on the front side of the upper edge portion of the window 52, ​​the character object driving solenoid (not shown) a plurality of decorative pieces 46 vertically movable is placed by the right and left sides of the periphery of the window portion 52, a display unit movable effect device 58 which performs the effect operation moves to the front of the 53a is provided.

そして、枠体基部60の前方に枠装飾部65を重合すると、凹室62の開口部62a及び窓部52をカバーパネル部69で前方から被覆し、表示装置53の表示部53aを枠装飾部65の内側(カバーパネル部69が露出した箇所)からセンターケース51の前方へ臨ませるように構成されている。 When polymerizing frame escutcheon 65 in front of the frame body base 60, and cover from the front opening 62a and the window portion 52 of the recessed chamber 62 in the cover panel 69, the display unit 53a of the frame ornamental portion of the display device 53 It is configured to face toward the front of the center case 51 from 65 inner (locations cover panel portion 69 is exposed).

図4及び図5は、本発明の第1の実施の形態の可動演出装置58の構成を説明する図である。 4 and 5 are diagrams illustrating the configuration of a first embodiment of the movable directing device 58 of the present invention.

可動演出装置58は、第1演出ユニット63と第2演出ユニット64とを互いに離間した位置に備えて構成され、第1演出ユニット63及び第2演出ユニット64が連動して演出動作が実行される。 Movable effect device 58 is configured to include a position between the first directing unit 63 and a second direction unit 64 spaced apart from one another, the effect operation is performed by first directing unit 63 and the second direction unit 64 is interlocked .

図4は、可動演出装置58が動作する前の状態を示す図であり、図5は、可動演出装置58が動作し、第1演出ユニット63及び第2演出ユニット64が動作した結果、当接部(第1当接部121及び第2当接部122)にて当接している状態を示す図である。 Figure 4 is a diagram showing a state before the movable effect device 58 is operated, FIG. 5 as a result of movable performance apparatus 58 is operated, the first direction unit 63 and the second direction unit 64 is operated, abutment at section (first contact portion 121 and the second contact portion 122) is a diagram showing a state abutting.

第1演出ユニット63は、センターケース51の左側、すなわち、基部ケース61の窓部52の周縁の左側に配置される。 The first effect unit 63, the left side of the center case 51, i.e., are disposed on the left side of the periphery of the window portion 52 of the base casing 61. また、第2演出ユニット64は、センターケース51の右側に配置される。 The second effect unit 64 is disposed on the right side of the center case 51. センターケース51の前方から見て第1演出ユニット63と第2演出ユニット64との間に凹室62及び窓部52を臨ませるように配置される。 It is arranged so as to face the recessed chamber 62 and the window portion 52 between the first presentation unit 63 as viewed from the front of the center case 51 and the second direction unit 64.

第1演出ユニット63は、表示部53aの前方へ移動可能な第1演出部材70と、該第1演出部材70の駆動力を発生する第1演出駆動源としての役物駆動第1モータ(MOT)71と、役物駆動第1MOT71から発生した駆動力(回動力)を第1演出部材70へ伝達する第1演出伝達機構(第1主腕部材73及び第1副腕部材74)とを備える。 The first effect unit 63 includes a first director member 70 that is movable in the front of the display unit 53a, the character object drive first motor (MOT as a first effect driving source for generating the driving force of the first directing member 70 ) comprising 71, driving force generated from the character object driving the 1MOT71 a (first effect transmission mechanism for transmitting the rotational force) to the first effect member 70 (first main arm member 73 and the first sub-arm member 74) .

また、役物駆動第1MOT71の出力軸(第1出力軸)71aがセンターケース51の前後方向に延在し、第1出力軸71aには第1駆動ギア76を共回り可能に軸着している。 Also, the character object driving the 1MOT71 output shaft (the first output shaft) 71a extends in the longitudinal direction of the center case 51, the first output shaft 71a and pivotally attached to the first driving gear 76 rotated together capable there.

第1主腕部材73は、第1駆動ギア76と噛合される第1主腕ギア77が形成され、当該第1駆動ギア76の上方に軸着される。 The first main arm member 73, the first main arm gear 77 is meshed with the first driving gear 76 is formed, it is pivotally attached to the upper of the first driving gear 76. 第1副腕部材74は、第1駆動ギア76と噛合される第1副腕ギア78が形成され、当該第1駆動ギア76の下方に軸着される。 The first sub-arm member 74, the first sub-arm gear 78 is meshed with the first driving gear 76 is formed, it is pivotally connected to the lower of the first driving gear 76. 第1主腕部材73及び第1副腕部材74は、基部ケース61と軸着された端部の反対側の端部が互いに異なる位置で第1演出部材70に軸着し、第1演出部材70を支持している。 The first main arm member 73 and the first sub-arm member 74, pivotally attached to the first effect member 70 at the opposite end are different from each other position of the base casing 61 and pivotally to end, the first directed member supporting the 70.

第1演出ユニット63は、役物駆動第1MOT71を駆動して第1駆動ギア76をセンターケース51の正面から見て時計方向へ回動すると、役物駆動第1MOT71の駆動力(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝達し、この駆動力により第1主腕部材73がセンターケース51の正面から見て反時計方向へ回動する。 The first effect unit 63, when looking at the first driving gear 76 from the front of the center case 51 by driving the character object driving the 1MOT71 rotates clockwise, the driving force of the character object driving the 1MOT71 the (turning force) through the first drive gear 76 and the first main arm gear 77 and transmitted to the first main arm member 73, rotated by the driving force first main arm member 73 is viewed from the front of the center case 51 in the counterclockwise direction to. また、役物駆動第1MOT71の駆動力を第1駆動ギア76及び第1副腕ギア78を介して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕部材73と同じ反時計方向へ回動する。 Also, to transmit the driving force of the character object driving the 1MOT71 to the first sub-arm member 74 via the first driving gear 76 and the first sub-arm gear 78, the driving force is first sub-arm member 74 first main rotated in the same counterclockwise direction as the arm member 73. この結果、第1演出部材70が第1主腕部材73及び第1副腕部材74に支持された状態で上昇する。 As a result, increases in a state where the first directing member 70 is supported on the first main arm member 73 and the first sub-arm member 74.

そして、役物駆動第1MOT71の駆動力により第1主腕部材73及び第1副腕部材74を上方へ延出して縦向き姿勢に設定すると、図4に示すように、第1演出部材70を表示部53aの前方から外れて位置させた第1演出停止状態となり、第1演出部材70が窓部52の側方に位置して、枠装飾部65の後方及び遊技盤本体10bの後方に隠れる(図2参照)。 When the driving force of the character object driving the 1MOT71 a first main arm member 73 and the first sub-arm member 74 extends upward to set the vertical position, as shown in FIG. 4, the first effect member 70 It becomes first effect stopped while being positioned off the front of the display unit 53a, the first effect member 70 is positioned on the side of the window portion 52, hidden behind the rear of the frame decorative portion 65 and the game board main body 10b (see Figure 2).

一方、第1演出停止状態から役物駆動第1MOT71を駆動して第1駆動ギア76をセンターケース51の正面から見て反時計方向へ回動すると、役物駆動第1MOT71の駆動力(回動力)を第1駆動ギア76及び第1主腕ギア77を介して第1主腕部材73へ伝達し、この駆動力により第1主腕部材73がセンターケース51の正面から見て時計方向へ回動する。 On the other hand, when rotated in the first effect stopped watching first driving gear 76 drives the character object driving the 1MOT71 from the front of the center case 51 from the counterclockwise direction, the driving force of the character object driving the 1MOT71 (turning force ) was transmitted through the first drive gear 76 and the first main arm gear 77 to the first main arm member 73, rotating in the clockwise direction as seen first main arm member 73 from the front of the center case 51 by the driving force to do.

また、役物駆動第1MOT71の駆動力を第1駆動ギア76及び第1副腕ギア78を介して第1副腕部材74へ伝達し、この駆動力により第1副腕部材74が第1主腕部材73と同じ時計方向へ回動する。 Also, to transmit the driving force of the character object driving the 1MOT71 to the first sub-arm member 74 via the first driving gear 76 and the first sub-arm gear 78, the driving force is first sub-arm member 74 first main rotated in the same clockwise direction as the arm member 73. この結果、第1演出部材70が第1主腕部材73及び第1副腕部材74に支持された状態で下降する。 As a result, it lowered in a state where the first directing member 70 is supported on the first main arm member 73 and the first sub-arm member 74.

そして、役物駆動第1MOT71の駆動力により第1主腕部材73及び第1副腕部材74を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第1演出部材70を表示部53aの前方へ位置させた第1演出実行状態となり、第1演出部材70が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の前方に位置する。 When set to a horizontal position extending forwardly of the display portion 53a of the first main arm member 73 and the first sub-arm member 74 by the driving force of the character object driving the 1MOT71, as shown in FIG. 5, the first effect becomes the first demonstration execution state of being positioned a member 70 to the front of the display unit 53a, forward of the central portion of the display portion 53a of the space portion between the first effect member 70 display unit 53a and the cover panel portion 69 To position.

第2演出ユニット64は、表示部53aの前方へ移動可能な第2演出部材80と、該第2演出部材80の駆動力を発生する第2演出駆動源としての役物駆動第2モータ(MOT)81と、役物駆動第2MOT81から発生した駆動力(回動力)を第2演出部材80へ伝達する第2演出伝達機構(第2主腕部材83及び第2副腕部材84)とを備える。 The second direction unit 64 includes a second director member 80 which is movable toward the front of the display unit 53a, the character object driving the second motor (MOT as a second effect driving source for generating a driving force of the second directing member 80 ) comprising 81, driving force generated from the character object driving the 2MOT81 (second effect transmission mechanism for transmitting the rotational force) to the second effect member 80 (second main arm member 83 and the second sub-arm member 84) .

また、役物駆動第2MOT81を出力軸(第2出力軸)81aがセンターケース51の前後方向に延在し、第2出力軸81aには第2駆動ギア86を共回り可能に軸着している。 Further, the output shaft of the character object driving the 2MOT81 (second output shaft) 81a extends in the longitudinal direction of the center case 51, the second output shaft 81a and pivotally attached to the second driving gear 86 rotated together capable there.

第2主腕部材83は、第2駆動ギア86と噛合される第2主腕ギア87が形成され、当該第2駆動ギア86よりも第1演出ユニット63寄りの位置に軸着される。 The second main arm member 83, the second main arm gear 87 is meshed with the second driving gear 86 is formed, it is pivotally attached to the position of the first direction unit 63 nearer the second drive gear 86. 第2副腕部材84は、第2駆動ギア86と噛合される第2副腕ギア88が形成され、当該第2駆動ギア86の下方に軸着される。 The second sub-arm member 84, the second sub-arm gear 88 is meshed with the second driving gear 86 is formed, it is pivotally connected to the lower of the second driving gear 86. 第2主腕部材83及び第2副腕部材84は、基部ケース61と軸着された端部の反対側の端部が互いに異なる位置で第2演出部材80に軸着し、第2演出部材80を支持している。 The second main arm member 83 and the second sub-arm member 84, pivotally attached to the second directing member 80 at different positions opposite end of the base casing 61 and pivotally to end, the second effect member supporting the 80.

第2演出ユニット64は、役物駆動第2MOT81を駆動して第2駆動ギア86をセンターケース51の正面から見て時計方向へ回動すると、役物駆動第2MOT81の駆動力(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝達し、この駆動力により第2主腕部材83がセンターケース51の正面から見て反時計方向へ回動する。 The second direction unit 64, when looking at the second drive gear 86 drives the character object driving the 2MOT81 from the front of the center case 51 rotates in the clockwise direction, the driving force of the character object driving the 2MOT81 the (turning force) via the second driving gear 86 and the second main arm gear 87 and transmitted to the second main arm member 83, rotated by the driving force second main arm member 83 is viewed from the front of the center case 51 in the counterclockwise direction to. また、役物駆動第2MOT81の駆動力を第2駆動ギア86及び第2副腕ギア88を介して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕部材83と同じ反時計方向へ回動する。 Also, to transmit the driving force of the character object driving the 2MOT81 via the second drive gear 86 and the second sub-arm gear 88 to the second sub-arm member 84, the second sub-arm member 84 and the second main This driving force rotated in the same counterclockwise direction as the arm member 83. この結果、第2演出部材80が第2主腕部材83及び第2副腕部材84に支持された状態で下降する。 As a result, it lowered in a state where the second effect member 80 is supported on the second main arm member 83 and the second sub-arm member 84.

そして、役物駆動第2MOT81の駆動力により第2主腕部材83及び第2副腕部材84を回動して第2演出部材80を下死点へ到達させ、引き続き第2主腕部材83及び第2副腕部材84を回動して斜め下方へ延出して縦向き姿勢に設定し、第2演出部材80を下死点から僅かに上昇させると、図4に示すように、第2演出部材80を表示部53aの前方から外れて位置させた第2演出停止状態となり、第2演出部材80が枠装飾部65の後方及び遊技盤本体10bの後方に隠れる(図2参照)。 Then, the second effect member 80 to reach the bottom dead center by rotating the second main arm member 83 and the second sub-arm member 84 by the driving force of the character object driving the 2MOT81, subsequently the second main arm member 83 and set vertically orientation extending obliquely downward by rotating the second sub-arm member 84, when slightly raising the second effect member 80 from the bottom dead center, as shown in FIG. 4, the second effect becomes second effect stopped while being located off the member 80 from the front of the display unit 53a, the second effect member 80 is hidden behind the back and the game board main body 10b of the frame ornamental portion 65 (see FIG. 2).

一方、第2演出停止状態から役物駆動第2MOT81を駆動して第2駆動ギア86をセンターケース51の正面から見て反時計方向へ回動すると、役物駆動第2MOT81の駆動力(回動力)を第2駆動ギア86及び第2主腕ギア87を介して第2主腕部材83へ伝達し、この駆動力により第2主腕部材83がセンターケース51の正面から見て時計方向へ回動する。 On the other hand, when rotated in the second effect from the stopped state by driving the character object driving the 2MOT81 second look at the drive gear 86 from the front of the center case 51 counterclockwise, the driving force of the character object driving the 2MOT81 (turning force ) was transferred through the second drive gear 86 and the second main arm gear 87 to the second main arm member 83, rotating in the clockwise direction as seen second main arm member 83 from the front of the center case 51 by the driving force to do.

また、役物駆動第2MOT81の駆動力を第2駆動ギア86及び第2副腕ギア88を介して第2副腕部材84へ伝達し、この駆動力により第2副腕部材84が第2主腕部材83と同じ時計方向へ回動する。 Also, to transmit the driving force of the character object driving the 2MOT81 via the second drive gear 86 and the second sub-arm gear 88 to the second sub-arm member 84, the second sub-arm member 84 and the second main This driving force rotated in the same clockwise direction as the arm member 83. この結果、第2演出部材80が第2主腕部材83及び第2副腕部材84に支持された状態で上昇する。 As a result, increases in a state where the second effect member 80 is supported on the second main arm member 83 and the second sub-arm member 84.

そして、役物駆動第2MOT81の駆動力により第2主腕部材83及び第2副腕部材84を表示部53aの前方へ延出して横向き姿勢に設定すると、図5に示すように、第2演出部材80を表示部53aの前方へ位置させた第2演出実行状態となり、第2演出部材80が表示部53aとカバーパネル部69との間の空間部のうち表示部53aの中央部分の前方に位置する。 When set to a horizontal position extending forwardly of the display portion 53a of the second main arm member 83 and the second sub-arm member 84 by the driving force of the character object driving the 2MOT81, as shown in FIG. 5, the second effect becomes second demonstration execution state of being positioned a member 80 to the front of the display unit 53a, forward of the central portion of the display portion 53a of the space between the second effect member 80 the display unit 53a and the cover panel portion 69 To position.

図6は、本発明の第1の実施の形態の第1演出部材70の分解斜視図である。 Figure 6 is an exploded perspective view of a first directing member 70 of the first embodiment of the present invention.

第1演出部材70は、センターケース51の正面から見て略半円形状の部材であり、第1演出ユニット63側に円弧面を配置した姿勢に設定されている。 The first effect member 70, a member of substantially semicircular shape when viewed from the front of the center case 51, is set to a position of arranging the circular arc surface to the first direction unit 63 side.

第1演出部材70には、基部となる第1演出ベース100が備えられる。 The first effect member 70, the first effect base 100 serving as a base is provided. 第1演出ベース100は、透明な樹脂によって形成される。 The first effect base 100 is formed by a transparent resin. 第1演出ベース100の上部には、第1主腕部材73を第1演出ベース100の前方から軸着する第1主腕軸着部101を形成し、第1演出ベース100の下部には、第1副腕部材74を第1演出ベース100の後方から軸着する第1副腕軸着部102を形成している。 On top of the first effect base 100, a first main arm member 73 to form a first main arm shaft adhering part 101 to the shaft wear from the front of the first effect base 100, the lower portion of the first effect base 100, forming a first sub-arm shaft adhering part 102 to the shaft wearing first sub-arm member 74 from the rear of the first effect base 100.

第1演出ベース100の前面には、光を拡散しながら透過可能な第1光拡散シート103が重合される。 The front surface of the first effect base 100, first light diffusing sheet 103 that can transmit while diffusing the light is polymerized. さらに、第1光拡散シート103の前面に透明な第1保護パネル104を重合することによって、第1光拡散シート103が第1演出部材70から脱落することを阻止している。 Further, by polymerizing the first protection panel 104 transparent to the front surface of the first light diffusing sheet 103, which prevents the first light diffusing sheet 103 from falling off from the first effect member 70.

また、第1演出ベース100の後部を前方へ窪ませて第1基板収納空間部105を形成し、該第1基板収納空間部105にLEDなどの発光装置(装飾装置620、図17参照)が実装された第1発光基板106を収納する。 Also, the rear portion of the first effect base 100 to form a first substrate housing space portion 105 by depressing forward, light-emitting device (decoration device 620, see FIG. 17) such as an LED on the first substrate housing space 105 accommodating the first light emitting substrate 106 is mounted. さらに、この状態で第1基板収納空間部105を第1ベース蓋部107で閉塞し、第1発光基板106が第1演出部材70から脱落することを阻止している。 Further, the first substrate housing space portion 105 in the state closed by the first base lid 107, the first light emitting substrate 106 is prevented from falling off from the first effect member 70.

そして、第1発光基板106の発光装置から光を発生すると、この光が第1演出ベース100、第1光拡散シート103、第1保護パネル104を透過してセンターケース51の前方へ照射されるように構成されている。 When generating light from the light emitting device of the first light emitting substrate 106, the light is irradiated to the front of the center case 51 is transmitted through the first effect base 100, first light diffusing sheet 103, a first protective panel 104 It is configured to.

さらに、第1当接部121の第1基板収納空間部105側には、後部が開放された第1演出磁石ホルダ124を窪ませて形成されている。 Further, the first substrate housing space portion 105 side of the first contact portion 121 is formed by depressing the first effect magnet holder 124 the rear is open. 第1演出磁石ホルダ124には、ボタン形状の永久磁石からなる第1磁石125を磁極が第2演出部材80側へ向いた姿勢で、第1磁石125が第1当接部121(第1演出磁石ホルダ124)から脱落しないように収納されている。 The first effect magnet holder 124, in a posture of the first magnet 125 comprising a permanent magnet of the button-shaped magnetic poles facing the second effect member 80 side, the first magnet 125 is first abutment 121 (first effect It is accommodated so as not to fall off from the magnet holder 124).

第1発光基板106には、装飾装置620の発光を制御するためのI 2 CI/Oエクスパンダ615(図17参照)が搭載され、演出制御装置550から出力された制御信号(電気信号)など送信するためのデータ線及びクロック線(信号線)が接続される。 The first light emitting substrate 106, I 2 CI / O expander 615 for controlling the light emission of the decoration device 620 (see FIG. 17) is mounted, a control signal output from the performance control unit 550 (electric signal) data lines and clock lines for transmitting (signal line) is connected. さらに、装飾装置620を発光させるために必要な電力を供給するための電源線などが接続される。 Moreover, such a power supply line for supplying the power required to emit decorative device 620 is connected. これらの接続線は、ケーブル108としてまとめられて接続されている。 These connecting lines are connected are grouped as a cable 108.

図7は、本発明の第1の実施の形態の第2演出部材80の分解斜視図である。 Figure 7 is an exploded perspective view of a second directing member 80 of the first embodiment of the present invention.

第2演出部材80は、センターケース51の正面から見て上部に切欠部分がある略平行四辺形状となっている。 The second effect member 80 has a substantially parallelogram shape with notched portion on the top when viewed from the front of the center case 51. 第2演出停止状態においては第2演出部材80の上下両側面を第2演出ユニット64側から第1演出ユニット63側へ向けて下り傾斜させ(図4参照)、第2演出実行状態においては当該第2演出部材80の左右両側面を第2演出ユニット64側から第1演出ユニット63側へ向けて下り傾斜させる姿勢に設定されている(図5参照)。 In the second effect stop state is inclined downward toward the upper and lower sides of the second effect member 80 from the second direction unit 64 side to the first direction unit 63 side (see FIG. 4), in the second effect execution state the It is set to the posture to the right and left inclined downward toward both sides from the second direction unit 64 side to the first direction unit 63 side of the second effect member 80 (see FIG. 5).

第2演出部材80には、基部となる第2演出ベース110が備えられる。 The second effect member 80, the second effect base 110 serving as a base is provided. 第2演出ベース110は、透明な樹脂によって形成される。 The second effect base 110 is formed by a transparent resin. 第2演出ベース110の上部には、第2主腕部材83を第2演出ベース110の前方から軸着する第2主腕軸着部111を形成し、第2演出ベース110の下部には、第2副腕部材84を第2演出ベース110の後方から軸着する第2副腕軸着部112を形成している。 At the top of the second effect base 110, a second main arm member 83 to form a second main arm shaft adhering part 111 to the shaft wear from the front of the second effect base 110, the lower portion of the second effect base 110, forming a second sub-arm shaft adhering part 112 to the shaft wearing second sub-arm member 84 from the rear of the second effect base 110.

さらに、第2演出ベース110の前面には、光を拡散しながら透過可能な第2光拡散シート113を重合される。 Further, on the front surface of the second effect base 110, it is polymerized permeable second light diffusing sheet 113 while diffusing the light. 第2光拡散シート113の前面に透明な第2保護パネル114を重合することによって、第2光拡散シート113が第2演出部材80から脱落することを阻止している。 By polymerizing a second protective panel 114 transparent to the front surface of the second light diffusing sheet 113, which prevents the second light diffusing sheet 113 from falling off from the second director member 80.

また、第2演出ベース110の後部を前方へ窪ませて第2基板収納空間部115を形成し、該第2基板収納空間部115にLEDなどの発光装置(装飾装置620)が実装された第2発光基板116を収納し、この状態で第2基板収納空間部115を第2ベース蓋部117で閉塞して、第2発光基板116が第2演出部材80から脱落することを阻止している。 Also, the rear of the second directing base 110 and the second substrate housing space portion 115 formed by depressing the front, the light emitting device such as an LED to the second substrate housing space portion 115 (decoration device 620) is mounted the second light-emitting board 116 accommodated, the second substrate housing space portion 115 in this state is closed by the second base lid 117, the second light emitting substrate 116 is prevented from falling off from the second effect member 80 .

そして、第2発光基板116の発光装置から光を発生すると、この光が第2演出ベース110、第2光拡散シート113、第2保護パネル114を透過してセンターケース51の前方へ照射されるように構成されている。 When generating light from the light emitting device of the second light emitting substrate 116, the light is irradiated to the front of the center case 51 passes through the second effect base 110, the second light diffusing sheet 113, a second protective panel 114 It is configured to.

さらに、第2当接部122の第2基板収納空間部115側には、後部が開放された第2演出磁石ホルダ128を窪ませて形成されている。 Further, the second substrate housing space portion 115 side of the second contact portion 122 is formed by recessing the second effect magnet holder 128 the rear is open. 第2演出磁石ホルダ128には、ボタン形状の永久磁石からなる第2磁石129が、第1当接部121及び第2当接部122を挟んで第1磁石125とは対称となる位置に収納されている。 The second effect magnet holder 128, a second magnet 129 comprising a permanent magnet of the button-shaped, housed in positions symmetrical to the first magnet 125 across the first contact portion 121 and the second contact portion 122 It is.

第2発光基板116には、第1発光基板106と同様に、装飾装置620の発光を制御するためのI 2 CI/Oエクスパンダ615(図17参照)が搭載され、演出制御装置550から出力された制御信号などを送信するためのデータ線及びクロック線(信号線)が接続される。 The second light emitting substrate 116, similarly to the first light emitting substrate 106, I 2 CI / O expander 615 for controlling the light emission of the decoration device 620 (see FIG. 17) is mounted, the output from the performance control unit 550 control signals such as data lines and clock lines for transmitting (signal line) is connected. さらに、装飾装置620を発光させるために必要な電力を供給するための電源線などが接続される。 Moreover, such a power supply line for supplying the power required to emit decorative device 620 is connected. これらの接続線は、ケーブル118としてまとめられて接続されている。 These connecting lines are connected are grouped as a cable 118.

可動演出装置58は、第1演出部材70に第1当接部121を備えるとともに、第2演出部材80に第2当接部122を備える。 Movable effect device 58 includes the first effect member 70 provided with a first contact portion 121, a second contact portion 122 to the second effect member 80. そして、第1演出ユニット63を第1演出実行状態へ変換するとともに、第2演出ユニット64を第2演出実行状態へ変換すると、第1当接部121と第2当接部122とが当接し、第1演出部材70と第2演出部材80とで1つの装飾体を形成する。 Then, converts the first direction unit 63 to the first demonstration execution state, converting the second direction unit 64 to the second effect execution state, in contact with the first contact portion 121 and the second contact portion 122 is brought to form a single decorative body in the first directing member 70 and the second effect member 80. このとき、第1磁石125と第2磁石129との間で吸引力を発生するように第1磁石125及び第2磁石129が配置されている。 At this time, the first magnet 125 and second magnet 129 to generate a suction force between the first magnet 125 and second magnet 129 is arranged. さらに、この形成された装飾体を表示部53aの中央部の前方に位置させるように構成している。 Moreover, it is configured to position the formed decorative body in front of the center of the display unit 53a.

図8は、本発明の第1の実施の形態の遊技機1の配線を説明する図である。 Figure 8 is a diagram illustrating a first embodiment of the wiring of the gaming machine 1 of the present invention.

図8では、遊技盤本体10bにセンターケース51が取り付けられ、表示装置53がセンターケース51に取り付けられる前の状態を示している。 In Figure 8, the game board main body 10b is the center case 51 attached to, and shows a state before the display device 53 is attached to the center case 51. また、表示装置53の背面には、演出制御装置550が取り付けられている。 Further, on the rear surface of the display device 53, the effect control device 550 is mounted. 演出制御装置550には、接続端子90が備えられており、接続端子90を介して制御対象の演出装置に対し、制御信号の送信や電力の供給を行う。 The effect control device 550, the connection terminals 90 are provided, to effect device of the controlled object through the connection terminal 90, to supply the transmission and power control signals. 具体的には、後述する中継基板600にケーブル91を介して接続する。 Specifically, connected via a cable 91 to the relay board 600 to be described later.

また、遊技盤本体10bの背面下部には、遊技制御装置500や各種制御基板を含む制御ユニット700が配置される。 Also, the lower back of the game board main body 10b, the control unit 700 including a game controller 500 and various control board is disposed. 制御ユニット700に搭載される制御基板には、演出制御装置550から送信された制御信号を、装飾制御装置610(図11参照)に中継する中継基板600が含まれる。 The control board mounted in the control unit 700, a control signal transmitted from the performance control unit 550 includes a relay substrate 600 to be relayed to the decorative controller 610 (see FIG. 11). 装飾制御装置610は、詳細については後述するが、遊技を演出するための発光装置(例えば、LED)や可動物(例えば、モータ)などの演出装置の制御を行う。 Decoration controller 610 will be described in detail later, the light emitting device to produce a game (e.g., LED) and a movable (e.g., a motor) for controlling the presentation apparatus, such as. また、中継基板600は、装飾制御装置610と同様に、発光装置や可動物を接続可能である。 The relay substrate 600, like the decorative controller 610 is connectable to the light emitting device and movable thereof.

中継基板600には、演出制御装置550にケーブル91を介して接続される上流コネクタ601が備えられる。 The relay substrate 600, an upstream connector 601 which is connected via a cable 91 is provided to effect control device 550. ケーブル91の一方のコネクタ91aは、前述のように、演出制御装置550の接続端子90に接続される。 One connector 91a of the cable 91, as described above, is connected to the connection terminal 90 of the effect control device 550. ケーブル91の他方のコネクタ91bは、中継基板600の上流コネクタ601に接続される。 Other connector 91b of the cable 91 is connected to the upstream connector 601 of the relay board 600. さらに、遊技機1に備えられた各演出装置の制御を行う装飾制御装置610に接続するためのコネクタ602a〜602eを備える。 Further comprising a connector 602a~602e for connecting decorative controller 610 for controlling the respective presentation device provided in the gaming machine 1.

さらに、中継基板600には、接続されたケーブルの接続状態を示す空き端子モニタ603が備えられている。 Further, the relay board 600, the free terminal monitor 603 indicating the connection state of the connected cable is provided. 空き端子モニタ603の詳細については、図15にて説明する。 For more information about the free terminal monitor 603 will be described with reference to FIG. 15.

また、図示は略するが、遊技制御装置500を構成するユニットが、中継基板600のコネクタ装着面を覆うようにして設けられている。 Further, although not shown in abbreviated, unit constituting the game control unit 500 is provided so as to cover the connector mounting surface of the relay board 600. そのため、遊技制御装置500は、中継基板600の各コネクタに必要なケーブルを装着した後に取り付けられる配置構成となっている。 Therefore, the game controller 500 has a arrangement mounted after mounting the cables required for each connector of the relay board 600.

前面枠3には、当該前面枠3に配置されたスピーカ30及び装飾部材9a、9bなどを制御するための信号を送信するケーブル3bが接続されている。 The front frame 3, the front frame 3 arranged speaker 30 and the decorative member 9a, cable 3b to transmit a signal for controlling the like 9b are connected. このケーブル3bのコネクタは、演出制御装置550の接続端子92に接続される。 Connector of the cable 3b is connected to the connection terminal 92 of the effect control device 550.

遊技盤本体10bには、サイドランプ45を取り付けるための開口部45bが形成されている。 The game board main body 10b, the opening 45b for mounting the side lamp 45 is formed. サイドランプ45には、電力及び信号を送信するケーブル45aが接続され、開口部45bから遊技盤10の裏面側へ導入される。 The side lamp 45, the cable 45a is connected to transmit power and signals, is introduced from the opening 45b to the rear surface side of the game board 10. 遊技盤10の裏面側へ導入されたケーブル45aは、中継基板600に接続され、例えば、コネクタ602dに接続される。 Cable 45a introduced to the back side of the game board 10 is connected to the relay substrate 600, for example, is connected to the connector 602d.

また、遊技盤10の下部には、図2に示したように、始動口36及び大入賞口42が配置される。 Further, the lower portion of the game board 10, as shown in FIG. 2, start hole 36 and winning opening 42 is arranged. 始動口36が配置されている遊技盤10の裏側には、普図変動表示ゲームに当選した場合に開放される開閉部材36aを開閉するための普電ソレノイド(SOL)36bが配置される。 On the back side of the game board 10 starting opening 36 is arranged, Hiroshi electric solenoid (SOL) 36b for opening and closing the closing member 36a, which is opened when the player wins the Hiroshizu variable display game is located. また、特図変動表示ゲームに当選した場合に、大入賞口42を開閉するための大入賞口SOL42bも遊技盤10の裏側に配置されている。 Further, when the winning in JP diagram variable display games, winning opening SOL42b for opening and closing a winning opening 42 is also disposed on the back side of the game board 10. 普電SOL36b及び大入賞口SOL42bには、制御信号の入力を受け付けるためのケーブル(図示略)が接続され、このケーブルは遊技制御装置500に接続されている。 The Hiroshiden SOL36b and winning opening SOL42b, cable for receiving an input of a control signal (not shown) is connected, this cable is connected to the game control unit 500. また、ケーブル42Cは、大入賞口42の内部に備えられる演出用のLEDを点灯させるための電力及び信号を伝達するケーブルとして中継基板600に接続され、例えば、コネクタ602fに接続される。 Further, the cable 42C is connected to the relay board 600 as a cable for transmitting power and signal for lighting the LED for effect provided inside the special winning opening 42, for example, is connected to the connector 602f.

前述のように、遊技盤10の中央部には、センターケース51が取り付けられている。 As described above, in the central portion of the game board 10, the center case 51 is attached. センターケース51の内部には、第1演出部材70及び第2演出部材80によって構成される可動演出装置58が備えられる。 Inside the center case 51, the movable effect device 58 is provided constituted by a first effect member 70 and the second effect member 80. 図8では、第1演出部材70及び第2演出部材80が当接面(121,122)で当接している状態となっている。 In Figure 8, in a state where the first directing member 70 and the second effect member 80 is in contact with abutment surface (121, 122).

また、可動演出装置58の第1演出ユニット63及び第2演出ユニット64には、前述のように、第1演出部材70及び第2演出部材80を稼動させるためのモータ(役物駆動第1モータ71、役物駆動第2モータ81)が備えられている。 Further, in the first direction unit 63 and the second direction unit 64 of the movable effect device 58, as described above, a motor for operating the first effect member 70 and the second effect member 80 (character object drive first motor 71, the character object driving the second motor 81) is provided. そして、これらのモータを制御するための信号及びモータを駆動させるための電力を供給するためのケーブル652が可動演出装置58に接続されている。 The cable 652 for supplying power for driving the signal and motor for controlling these motors are connected to the movable effect device 58. また、可動演出装置58には、これらのモータの動作状態を検知するためのモータ位置検出センサ(図示せず)が備えられており、センシング結果を受信するためのケーブル651が接続されている。 Further, the movable effect device 58, a motor position sensor for detecting the operating state of the motors (not shown) is provided, the cable 651 for receiving the sensing result is connected. ケーブル652及びケーブル651は、センターケース51の開口部51bから遊技盤10の裏面側に延びており、中継基板600に接続される。 Cable 652 and cable 651 extends on the back side of the game board 10 from the opening 51b of the center case 51, is connected to the relay board 600. 例えば、ケーブル652はコネクタ602Cに接続され、ケーブル651はコネクタ602eに接続される。 For example, the cable 652 is connected to the connector 602C, cable 651 is connected to the connector 602e.

さらに、演出制御装置550から出力された制御信号を、センターケース51の内部に配置されたLEDなどの演出装置を制御するための装飾制御装置610(図11参照)へ伝達するケーブル653が接続される。 Further, the control signal output from the performance control unit 550, a cable 653 for transmission to the decorative controller 610 for controlling the rendering device such as an LED arranged inside the center case 51 (see FIG. 11) is connected that. ケーブル653は、センターケース51に設けられた開口部51aから遊技盤10の裏面側の中継基板600に接続され、例えば、コネクタ602aに接続される。 Cable 653 is connected through an opening 51a provided in the center case 51 on the back side of the relay board 600 of the game board 10, for example, is connected to the connector 602a.

図9は、本発明の第1の実施の形態の遊技機1の構成を示すブロック図である。 Figure 9 is a block diagram showing a first embodiment of construction of the gaming machine 1 of the present invention.

遊技機1は、遊技を統括的に制御する遊技制御装置500、各種演出を行うために表示装置53及びスピーカ30等を制御する演出制御装置550、遊技球を払い出すために図示しない払出モータを制御する払出制御装置580を備える。 The gaming machine 1, a game controller 500 for generally controlling the game, effect control device 550 for controlling the display device 53 and the speaker 30 or the like in order to perform various effects, the payout motor (not shown) to pay out game balls comprising a dispensing control unit 580 for controlling.

まず、遊技制御装置500の構成について説明する。 First, the configuration of the game controller 500. なお、演出制御装置550については、図10にて説明する。 Note that the effect control device 550 will be described with reference to FIG. 10.

遊技制御装置500は、遊技用マイコン501、入力I/F(Interface)505、出力I/F(Interface)506、及び外部通信端子507を備える。 Game control device 500 includes a game microcomputer 501, an input I / F (Interface) 505, an output I / F (Interface) 506, and the external communication terminal 507.

遊技用マイコン501は、CPU502、ROM(Read Only Memory)503及びRAM(Random Access Memory)504を備える。 Gaming microcomputer 501 comprises a CPU502, ROM (Read Only Memory) 503 and RAM (Random Access Memory) 504.

CPU502は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。 CPU502 is a main controller for centrally controlling a game, you control the game control. ROM503は、遊技制御のための不変の情報(プログラム、データ等)を記憶している。 ROM503 stores invariant information for game control (program, data, etc.). RAM504は、遊技制御時にワークエリアとして利用される。 RAM504 is used at the time of the game controller as a work area.

外部通信端子507は、遊技制御装置500の設定情報等を検査する検査装置等の外部機器に遊技制御装置500を接続する。 External communication terminal 507 connects the game control unit 500 to the external device of the inspection apparatus that inspects the setting information of the game control unit 500 and the like.

CPU502は、入力I/F505を介して各種入力装置(始動口SW36d、一般入賞口SW44a〜44n、ゲートSW34a、カウントSW42d、ガラス枠開放SW18a、前面枠開放SW3a、球切れSW54、振動センサ55、及び磁気センサ56)からの検出信号を受けて、大当り抽選等、種々の処理を行う。 CPU502 is input I / F505 various input devices via the (starting opening SW36d, generally winning opening SW44a~44n, gate SW34a, count SW42d, glass frame opening SW18a, front frame opening SW3a, burn out SW54, vibration sensor 55 and, receiving a detection signal from the magnetic sensor 56), the big hit lottery etc., various processes performed.

始動口SW36dは、始動口36に遊技球が入賞したことを検出するスイッチである。 Starting opening SW36d is a switch for detecting that the game ball is finished in starting opening 36. 一般入賞口SW44a〜44nは、一般入賞口44に遊技球が入賞したことを検出するスイッチである。 Generally winning opening SW44a~44n is a switch generally winning opening 44 gaming ball is detected that won.

ゲートSW34aは、普図始動ゲート34を遊技球が通過したことを検出するスイッチである。 Gate SW34a is a switch for detecting that the game ball passes through the Hiroshizu starting gate 34. カウントSW42dは、大入賞口42に遊技球が入賞したことを検出するスイッチである。 Count SW42d is a switch for detecting that the game ball is the special winning opening 42.

ガラス枠開放SW18aは、ガラス枠18が開放されたことを検出するスイッチである。 Glass frame opening SW18a is a switch for detecting that the glass frame 18 is opened. 前面枠開放SW3aは、前面枠3が開放されたことを検出するスイッチである。 Front frame opening SW3a is a switch for detecting that the front frame 3 is opened.

球切れSW54は、遊技機1の内部に貯留され、払い出しに用いられる遊技球の数が所定数以下になったことを検出するスイッチである。 Burns out SW54 is reserved in the gaming machine 1, the number of gaming balls used for dispensing is a switch for detecting that equal to or less than a predetermined number.

振動センサ55は、遊技機1に与えられた振動を検出するセンサであり、遊技機1を振動させるなどの不正行為を検出する。 Vibration sensor 55 is a sensor for detecting vibration given to the gaming machine 1, detects the dishonest behavior of vibrating the game machine 1. 磁気センサ56は、始動口36の第2始動入賞口、一般入賞口44、大入賞口42、及び普図始動ゲート34付近に設けられ、磁力を検出するセンサである。 The magnetic sensor 56, the second start winning port of start hole 36, the general winning opening 44, a special winning opening 42, and Hiroshi diagram provided near the starting gate 34, a sensor which detects a magnetic force. 磁気センサ56は、各入賞口付近に磁石を近づけて、遊技領域10aに発射された遊技球を各入賞口に導く不正を検出する。 The magnetic sensor 56 is closer to the magnet in the vicinity of each winning port, detecting fraudulent guiding game ball that is launched into the game region 10a to each winning openings.

また、CPU502は、出力I/F506を介して、普図・特図表示器35、普電SOL36b、大入賞口SOL42b、払出制御装置580、及び演出制御装置550に指令信号を送信して、遊技を統括的に制御する。 Further, CPU 502 via the output I / F 506, Hiroshizu-special symbol display 35, Hiroshiden SOL36b, sends a command signal to the winning opening SOL42b, dispensing control unit 580 and the attraction control apparatus 550, the gaming overall control of the.

普図・特図表示器35には、前述のように、特図変動表示ゲーム及び普図変動表示ゲームが実行される。 The Hiroshizu-special symbol display 35, as described above, JP-view varying display game and Hiroshi diagram variable display game is executed. さらに、特図変動表示ゲームの未処理回数(特図始動記憶数)及び普図変動表示ゲームの未処理回数(普図始動記憶数)が表示される。 Furthermore, raw number of Japanese Figure variable display game (Japanese view start memory number) and Hiroshi diagram untreated number of variable display game (Hiroshizu start memory number) is displayed. 普図変動表示ゲームが当りとなるか否かを示す乱数を含む普図始動記憶、及び特図変動表示ゲームが当りとなるか否かを示す乱数を含む特図始動記憶が記憶されている。 Prussian view start memory that Hiroshizu variable display game includes a random number indicating whether a hit, and JP view start memory comprising a random number indicating special symbol variable display game whether the hit is stored.

普電SOL36bは、普図変動表示ゲームの停止表示が特別の結果態様となった場合に、開閉部材36aを開放することによって、始動口36に遊技球が入賞しやすい状態にする。 Hiroshiden SOL36b, when stop display of Hiroshizu variable display game became special result aspect, by opening the closing member 36a, the game ball is in a state of easily winning the start hole 36.

大入賞口SOL42bは、特図変動表示ゲームの結果が特別の結果態様となって、特別遊技状態(大当たり状態)となった場合に、大入賞口42の開閉扉42aを開放して、遊技球が入賞しやすい状態に変換する。 Winning opening SOL42b is especially diagram variable display game results become special results embodiments, when a special game state (jackpot state), to open the door 42a of the special winning opening 42, game balls There is converted to the winning easy to state.

遊技制御装置500は、外部情報端子508から図示しない情報収集端末装置を介して、遊技機データを図示しない遊技場管理装置に出力する。 Game control unit 500 via the information collecting terminal device (not shown) from an external terminal 508, and outputs the game arcade management device (not shown) the gaming machine data. 遊技場管理装置は、遊技場に設置された遊技機1の遊技データを収集管理する計算機である。 Game arcade management device is a computer for collecting managing game data of the game machine 1 installed in a game arcade.

払出制御装置580は、遊技球が一般入賞口44又は大入賞口42に入賞した場合に、入賞した入賞口に対応する数の遊技球の払出指令を遊技制御装置500から受信する。 Dispensing control unit 580, when the gaming ball is finished in general winning hole 44 or special winning opening 42, for receiving a payout instruction number of gaming balls corresponding to prize winning opening from the gaming controller 500. また、球貸ボタン26が操作された場合にも所定数の遊技球の払い出しを行う払出指令を遊技制御装置500から受信する。 Also receives a payout instruction for performing a payout of a predetermined number of game balls even when the ball lending button 26 has been operated from the game control unit 500. 払出制御装置580は、受信した払出指令に基づいて、図示しない払出モータを制御し、払出指令に指定された数の遊技球を払い出す。 Dispensing control unit 580, based on the payout command received, controls the dispensing motor (not shown) pays out the number of gaming balls designated the payout instruction.

遊技制御装置500は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データとして、出力I/F506を介して、演出制御装置550へ送信する。 Game control unit 500, the variation start command, plying demonstration command, fanfare command, probability information command, and the error specifying command such as a game data that indicates the status of the game, via the output I / F 506, the effect control device 550 to send to.

図10は、本発明の第1の実施の形態の演出制御装置550の構成を示すブロック図である。 Figure 10 is a block diagram showing a configuration of a first embodiment of the attraction control apparatus 550 of the present invention.

演出制御装置550は、遊技制御装置500から入力される遊技データに基づいて、演出内容を決定し、表示装置53を制御するとともに、遊技盤10及び前面枠3に備えられた各種演出装置を制御する。 Effect control unit 550, based on the game data input from the game controller 500, determines the effect contents, controls the display device 53, controls various effect device provided on the game board 10 and the front frame 3 to. 演出装置には、LEDなどの発光装置やモータ又はソレノイドなどの可動物が含まれる。 The performance apparatus includes a movable object such as a light emitting device and a motor or solenoid, such as LED.

演出制御装置550は、CPU551、制御ROM552、RAM553、画像ROM554、音ROM555、VDP556、音LSI557、入力I/F558b、出力I/F558a、電源投入検出回路559、第1マスタIC570a、第2マスタIC570b、NORゲート回路561及び監視タイマ回路562を備える。 Effect control device 550, CPU 551, control ROM 552, RAM553, image ROM554, sound ROM555, VDP556, sound LSI557, an input I / F558b, the output I / F558a, power-on detection circuit 559, the first master IC570a, second master IC570b, It comprises a NOR gate circuit 561 and the watchdog timer circuit 562. さらに、演出制御装置550は、遊技盤10に接続される接続端子90と、前面枠3に接続される接続端子92を備える。 Furthermore, the effect control device 550 is provided with a connection terminal 90 connected to the game board 10, the connection terminals 92 to be connected to the front frame 3. なお、第1マスタIC570a及び第2マスタIC570bに共通の機能については、単に「マスタIC」として説明する。 Note that the features that are common to the first master IC570a and second master IC570b, simply referred to as "master IC".

CPU551は、遊技制御装置500から送信された指令信号が通信割込としての割込信号(INT)として入力され、入力された指令信号に基づいて、各種演出を制御する。 CPU551 is command signal transmitted from the gaming controller 500 is input as an interrupt signal (INT) as a communication interruption, based on the input command signal to control the various effects. また、CPU551には、第1マスタIC570a及び第2マスタIC570bからマスタ割込としての割込信号(INT)が入力されるとともに、VDP556からも画像更新割込としての割込信号(INT)が入力される。 Further, the CPU 551, along with an interrupt signal as a master interrupt from the first master IC570a and second master IC570b (INT) is inputted, interrupt signal (INT) is inputted as an image update interrupt from VDP556 It is.

さらに、CPU551は、監視タイマ回路562からもタイムアウト割込としての割込信号(INT)が入力される。 Furthermore, CPU 551 is an interrupt signal as a time-out interrupt (INT) is also input from the monitoring timer circuit 562. タイムアウト監視回路562は、複数種類の監視タイマが内蔵されており、CPU551によって設定された監視タイマ値がタイムアップすると、CPU551に割込信号を出力する。 Timeout monitoring circuit 562, a plurality of types of watchdog timer are built, monitoring timer value set by the CPU 551 is the time is up, and outputs an interrupt signal to the CPU 551. CPU551は、割込信号の入力を受け付けると、実行中の処理を中断し、入力された割込信号に対応する処理を実行する。 CPU551 receives input of the interrupt signal to interrupt the current processing, and executes the processing corresponding to the inputted interrupt signals.

制御ROM552には、演出制御のための不変の情報(プログラム、データ等)が格納されている。 The control ROM552, the invariant information (programs, data, etc.) for the performance control are stored. RAM553は、演出制御時にワークエリアとして利用される。 RAM553 is used at the time of the effect control as a work area.

画像ROM554は、VDP556に接続され、表示装置53に表示される画像データを格納する。 Image ROM554 is connected to VDP556, stores image data to be displayed on the display device 53. VDP556は、表示装置53への画像出力を制御するプロセッサである。 VDP556 is a processor for controlling the image output to the display device 53.

また、VDP556は、表示装置53に表示される画像を更新する周期(33ms周期)と同期する同期信号を発生させる同期信号発生手段を備える。 Further, VDP556 includes a synchronizing signal generating means for generating a synchronizing signal synchronized with the cycle (33 ms cycle) of updating the image displayed on the display device 53. 同期信号発生手段は、同期信号を発生させるごとに、発生させた同期信号をCPU551に割込信号として入力する。 Synchronizing signal generating means, each for generating a synchronization signal, and inputs the synchronizing signal generated as an interrupt signal to the CPU 551.

音ROM555は、音LSI557に接続され、前面枠3に備えられたスピーカ30から出力される音データを格納する。 Sound ROM555 is connected to the sound LSI557, stores sound data output from the speaker 30 provided in the front frame 3. 音LSI557は、スピーカ30からの音声出力を制御する回路である。 Sound LSI557 is a circuit for controlling the audio output from the speaker 30.

入力I/F558bは、フィルタ565a及び565bを介して外部から入力された情報を受け付けるインタフェースである。 Input I / F558b is an interface that accepts information input from the outside via the filter 565a and 565b. 具体的には、前面枠3に備えられた演出ボタン17が操作されたことを示す信号の入力を受け付けたり、遊技盤10に備えられたモータ位置検出センサによって検出された各モータの位置情報などの入力を受け付けたりする。 Specifically, and receives an input of a signal indicating that the performance button 17 provided in the front frame 3 is operated, and the position information of the respective motors detected by the motor position detecting sensor provided on the game board 10 and it accepts the input.

電源投入検出回路559は、演出制御装置550に電源が投入された場合に、第1マスタIC570a及び第2マスタIC570bのレジスタをデフォルト状態(すべて0)に初期化するリセット信号を発生させ、NORゲート回路561に出力する。 Power-on detection circuit 559, when the power to effect control device 550 is turned on, to generate a reset signal for initializing the registers of the first master IC570a and second master IC570b default state (all 0), NOR gate and outputs to the circuit 561.

また、CPU551は、所定の条件が成立した場合に、バス563を介してリセット信号を出力I/F558aに出力する。 Further, CPU 551, when a predetermined condition is satisfied, outputs a reset signal to the output I / F558a through the bus 563. そして、出力I/F558aは、入力されたリセット信号をNORゲート回路561に出力し、さらに、NORゲート回路561から、第1マスタIC570a及び第2マスタIC570bに当該リセット信号を出力する。 The output I / F558a outputs the input reset signal to the NOR gate circuit 561, furthermore, the NOR gate circuit 561, and outputs the reset signal to the first master IC570a and second master IC570b. 所定の条件とは、例えば、すべての装飾制御装置610において、エラーフラグが「ON」になった場合などである(図32及び図33参照)。 The predetermined condition is, for example, in all of the decoration control device 610, and the like if the error flag is turned "ON" (see FIGS. 32 and 33).

また、出力I/F558aは、ドライバ564a及びドライバ564bを介して、遊技盤10や前面枠3に備えられた演出装置(モータ又はソレノイドなどの可動物で駆動する演出装置)へ制御信号を出力する。 Further, the output I / F558a through a driver 564a and driver 564b, and outputs a control signal to the effect device provided on the game board 10 and the front frame 3 (effect device driven by a movable object such as a motor or solenoid) .

なお、電源投入検出回路559からNORゲート回路561に入力されるリセット信号と、CPU551から出力I/F558aを介してNORゲート回路561に入力されるリセット信号は、いずれの場合にもLOWレベルの状態のときにリセットを指令する信号として機能する。 Incidentally, a reset signal input to the NOR gate circuit 561 from the power-on detection circuit 559, a reset signal input to the NOR gate circuit 561 through the output I / F558a from CPU551 is of even LOW level cases state functions as a signal for instructing a reset when. そのため、電源投入検出回路559及びCPU551の少なくとも一方からNORゲート回路561にリセット信号が出力されていれば、NORゲート回路561を介してリセット信号が第1マスタIC570a及び第2マスタIC570bに入力される。 Therefore, long as at least one of the power-on detection circuit 559 and CPU551 and a reset signal is output to the NOR gate circuit 561, a reset signal via a NOR gate circuit 561 is input to the first master IC570a and second master IC570b .

図11は、本発明の第1の実施の形態の演出制御装置550に備えられた第1マスタIC570aと遊技盤10に備えられた演出装置の構成を示すブロック図である。 Figure 11 is a block diagram showing a configuration of a first embodiment first master IC570a and game board 10 effect device provided in provided in the attraction control apparatus 550 of the present invention.

遊技盤10は、第1マスタIC570aに接続される中継基板600、当該中継基板600に接続される装飾装置基板625及び補助遊技装置ユニット12を備える。 The game board 10 comprises a relay substrate 600 which is connected to the first master IC570a, a decorative device substrate 625 and the auxiliary gaming machine unit 12 is connected to the relay board 600.

中継基板600は、第1マスタIC570aから送信された電気信号を、遊技盤10に備えられた装飾制御装置610に送信(中継)する。 Relay substrate 600, an electrical signal transmitted from the first master IC570a, and transmits to the decoration controller 610 provided on the game board 10 (relay). また、中継基板600には、装飾制御装置610と同様に、演出装置を制御する機能を有し、当該中継基板600に直接接続された装飾装置基板625を制御する。 Also, the relay board 600, similarly to the decorative controller 610 has a function of controlling the effect device, controls the decoration device substrate 625 that is directly connected to the relay board 600.

装飾装置620は、装飾制御装置610に備えられるI 2 CI/Oエクスパンダ615(図17参照)によって制御され、電流を流すことによって光が点滅して演出を行う発光装置であり、例えばLEDなどである。 Decorative device 620 is controlled by I 2 CI / O expander 615 provided in the decorative controller 610 (see FIG. 17), a light emitting device that performs rendering by light flashes by passing current, for example, LED, etc. it is. 装飾装置基板625は、サイドランプ45(図8参照)に設けられる基板であり、サイドランプ45の発光装置(LED)が搭載されている。 Decorative device substrate 625 is a substrate provided on the side lamp 45 (see FIG. 8), the light emitting device of side lamps 45 (LED) are mounted. このサイドランプ45の発光装置は、中継基板600に備えられるI 2 CI/Oエクスパンダ615によって、直接制御される。 The light emitting device of side lamps 45, the I 2 CI / O expander 615 provided in the relay substrate 600 is directly controlled.

補助遊技装置ユニット12には、LEDなどの発光装置である装飾装置620、可動物である役物駆動第1モータ(MOT)71及び役物駆動第2MOT81が含まれている。 The auxiliary gaming machine unit 12, the decorative device 620 LED is a light emitting device such as includes a character object drive first motor (MOT) 71, and the character object driving the 2MOT81 a movable object. 補助遊技装置ユニット12内の装飾装置620は、当該補助遊技装置ユニット12に含まれる装飾制御装置610によって制御される。 Decoration apparatus 620 of the auxiliary game device unit 12 is controlled by the decoration controller 610 included in the auxiliary game device unit 12. 本発明の第1の実施の形態では、役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって制御されるように構成されているが、装飾装置620と同様に当該補助遊技装置ユニット12に含まれる装飾制御装置610によって制御されるように構成してもよい。 In the first embodiment of the present invention, the character object driving the 1MOT71 and character object driving the 2MOT81 is configured to be controlled by the relay board 600, the auxiliary similarly to the decorative device 620 gaming machine unit it may be configured to be controlled by the decorative controller 610 included in the 12.

役物駆動第1MOT71及び役物駆動第2MOT81は、電流が流れると回転動作することによって演出動作を行う駆動装置である。 Character object driving the 1MOT71 and character object driving the 2MOT81 is a drive device that performs the effect operation by rotation and current flows. 役物駆動第1MOT71及び役物駆動第2MOT81は、演出制御装置550のドライバ564により中継基板600を経由して直接制御されるので、I 2 CI/Oエクスパンダ615を介在させる処理は行われない。 Character object driving the 1MOT71 and character object driving the 2MOT81 Since is controlled directly via the relay board 600 by the driver 564 of the performance control unit 550, the process of interposing the I 2 CI / O expander 615 is not performed .

本発明の第1の実施の形態では、役物駆動第1MOT71及び役物駆動第2MOT81は、可動演出装置58に含まれ、具体的には、役物駆動第1MOT71は第1演出ユニット63、役物駆動第2MOT81は第2演出ユニット64に含まれている。 In the first embodiment of the present invention, the character object driving the 1MOT71 and character object driving the 2MOT81 is included in the movable effect device 58, specifically, the first direction unit 63 character object driving the 1MOT71, winning things driving the 2MOT81 is included in the second direction unit 64.

演出制御装置550は、役物駆動第1MOT71及び役物駆動第2MOT81を制御することによって、第1演出ユニット63及び第2演出ユニット64が連動した演出動作を実行させる。 Effect control unit 550 by controlling the character object driving the 1MOT71 and character object driving the 2MOT81, to execute a demonstration operation first direction unit 63 and the second direction unit 64 is interlocked.

第1マスタIC570aは、制御対象となる装飾装置620を制御する装飾制御装置610に個別に割り当てられたアドレスを指定して、指定した個別アドレスの装飾制御装置610に装飾装置620の制御内容を出力する。 The first master IC570a specifies an address assigned individually decorated controller 610 for controlling the decoration device 620 to be controlled, outputs the control content of the decoration device 620 decoration controller 610 of the specified individual address to. なお、装飾制御装置610の個別アドレスは、正確には、装飾制御装置610に含まれるI 2 CI/Oエクスパンダ615(図17参照)の個別アドレスである。 Incidentally, the individual address of the decoration control device 610, to be exact, a individual address of the I 2 CI / O expander 615 included in the decoration controller 610 (see FIG. 17).

第1マスタIC570aは、接続線SDA、接続線SCL、接続線GND、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseの7種類の接続線を介して、中継基板(装飾制御装置)600に接続される。 The first master IC570a is connecting line SDA, the connection line SCL, connecting line GND, connecting line Vcc, connection line Vled connection lines Vms, and through seven of the connecting line of the connecting line Vse, relay board (decorative controller ) is connected to the 600. これらの接続線は、第1マスタIC570aと中継基板600とを接続するケーブル91(図8参照)により構成される。 These connection lines is constituted by a cable 91 (see FIG. 8) for connecting the relay board 600 and the first master IC570a.

接続線SDAは、演出制御装置550と装飾制御装置610との間でデータを通信するための接続線であり、本発明の第1の実施の形態におけるデータ線として機能する。 Connecting line SDA is a connection line for communicating data between the effect control device 550 and the decorative controller 610, which functions as a data line in the first embodiment of the present invention. 接続線SCLは、接続線SDAでのデータ通信に用いられるクロック信号を入出力するための接続線であり、本発明の第1の実施の形態におけるタイミング信号線として機能する。 Connection lines SCL are connecting lines for inputting and outputting a clock signal used for data communication in connecting line SDA, which functions as a timing signal line in the first embodiment of the present invention. 接続線GNDは、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseで供給される電源のグランドである。 Connecting line GND is connected line Vcc, connection lines Vled, a ground of power supplied by the connection line Vms, and the connection line Vse.

接続線Vccは、中継基板600及び装飾制御装置610にロジック用の電源を供給するための接続線である。 Connecting line Vcc is the connection lines for supplying power to the logic in the relay board 600 and the decorative controller 610. 接続線Vledは、LED(装飾装置620)を発光させるための電源を供給するための接続線である。 Connection lines Vled is a connection line for supplying power for lighting the LED (decoration device 620). 接続線Vmsは、補助遊技装置ユニット12に含まれるモータやソレノイド(具体的には、役物駆動第1MOT71、役物駆動第2MOT81)に電源を供給するための接続線である。 Connection lines Vms (specifically, character object driving the 1MOT71, character object driving the 2MOT81) motor or a solenoid included in the auxiliary game device unit 12 is a connection line for supplying power to. 接続線Vseは、各種センサ(演出装置に含まれるモータの状態を検出する状態検出センサであって、具体的には、モータ位置検出センサ560aが相当する)に電源を供給するための接続線である。 Connection lines Vse is (a state detection sensor for detecting the state of the motor included in the rendering apparatus, specifically, the motor position detection sensor 560a corresponds) various sensors at connection line for supplying power to is there.

中継基板600と補助遊技装置ユニット12との間は、演出制御装置550と中継基板600との間を接続する7種類の接続線が接続される。 Between the relay board 600 and the auxiliary gaming machine unit 12, seven connection line that connects the attraction control apparatus 550 and the relay board 600 is connected. 本発明の第1の実施の形態では、モータ位置検出センサ560a、役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって直接制御されるため、前述した7種類の接続線のうち、接続線Vms及び接続線Vse以外の5種類の接続線が、補助遊技装置ユニット12の最上流に配置された装飾制御装置610に接続される。 In the first embodiment of the present invention, the motor position detection sensor 560a, the character object driving the 1MOT71 and character object driving the 2MOT81 is because it is controlled directly by the relay substrate 600, among the seven connecting lines described above, 5 type of connection line other than the connection line Vms and the connection line Vse is connected to the decorative controller 610 disposed on the most upstream auxiliary gaming device unit 12. 具体的には、中継基板600と装飾制御装置610との間は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL及び接続線GNDが接続される。 Specifically, between the relay board 600 and the decorative controller 610, connecting line Vcc, connection line Vled, connection line SDA, connecting lines SCL and the connection line GND is connected.

なお、図8に示した配線(ケーブル)と各接続線を対応させると、演出制御装置550から中継基板600に引き渡される各種接続線(接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線Vms、接続線Vse、及び接続線GND)は、ケーブル91に含まれている。 Incidentally, when the correspondence of each connection line wiring (cables) shown in FIG. 8, various connection lines (connection line Vcc to be passed from the performance control unit 550 to the relay substrate 600, connecting line Vled, connection line SDA, the connection line SCL connection lines Vms, connecting lines Vse, and connecting lines GND) are included in the cable 91.

また、これらの各種接続線は、中継基板600からさらに分岐して別の基板に引き渡され、中継基板600から分岐する接続線Vcc、接続線Vled、接続線SDA、及び接続線SCLはケーブル653に、接続線Vmsはケーブル652に、接続線Vseはケーブル651に含まれている。 Further, these various connecting lines are transferred to another substrate and further branched from the relay board 600, connecting line Vcc branching from the relay board 600, connecting line Vled connection lines SDA, and the connection line SCL to cable 653 connection lines Vms the cable 652, connecting line Vse is included in cable 651. また、中継基板600から分岐する接続線GNDが、ケーブル651〜653の全てに含まれている。 The connection line GND branching from the relay board 600 is included in all cables 651-653.

第1マスタIC570aと装飾制御装置610とは、接続線SDA及び接続SCLによって2ライン双方向通信を行う。 The first master IC570a and decorative controller 610 performs two lines bidirectional communication by connecting lines SDA and connection SCL. 第1マスタIC570aは、CPU551からの指令に基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各信号レベルを制御する(第1の)信号レベル制御手段として機能する。 The first master IC570a, based on a command from the CPU 551, functions as a connection connection lines SDA and controls each signal level of the connection line SCL (first) signal level control means between the decorative controller 610 to.

第1マスタIC570aは、中継基板600及び装飾制御装置610にデータを送信する場合には、まず、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることにより、装飾制御装置610へのデータ出力を開始するためのスタート条件を成立させる(装飾制御装置610に対してスタートコンディションを発行(出力)する)。 The first master IC570a, when sending the data to the relay board 600 and the decoration control device 610, first, while maintaining the signal level of the connection line SCL to HIGH, change to LOW of the signal level of the connection line SDA from HIGH by (issues a start condition against decorative controller 610 (output)) start condition to establish for starting the data output to the decoration control device 610.

この後、第1マスタIC570aは、接続線SCLの信号レベルをLOWに変更し、接続線SCLの信号レベルがLOWである間に接続線SDAの信号レベルを送信データの最初のビットのレベルに設定し、所定時間後に接続線SCLの信号レベルをLOWからHIGHに変化させる。 Thereafter, the first master IC570a is set by changing the signal level of the connection line SCL to LOW, the signal level of the connection line SDA between the signal level of the connection line SCL is LOW in the first level of the bits of the transmission data and to change to HIGH of the signal level of the connection line SCL from LOW after a predetermined time. 接続線SCLの信号レベルがHIGHに変化すると、装飾制御装置610は接続線SDAの信号レベルを取得し、送信データの最初のビットとして認識する。 When the signal level of the connection line SCL is changed HIGH, the decoration controller 610 acquires the signal level of the connection line SDA, recognized as the first bits of the transmission data. 次いで、第1マスタIC570aは、接続線SCLの信号レベルをHIGHからLOWに戻す。 Then, the first master IC570a returns to LOW the signal level of the connection line SCL from HIGH.

この手順を1回実行すると、第1マスタIC570aから装飾制御装置610へ1ビットのデータが送信され、最終的にはこの手順が8回繰り返されることで、送信データの8ビットすべてが第1マスタIC570aから装飾制御装置610へ送信される(1バイト分のデータが送信される)。 When this procedure is executed once, the data of 1 bit to the decorative controller 610 from the first master IC570a is sent, eventually that this procedure is repeated 8 times, all 8 bits of the transmission data is first master transmitted from IC570a to decorative controller 610 (1-byte data is transmitted).

そして、第1マスタIC570aは、最後の8ビット目のデータ送信が終了すると、接続線SCLの信号レベルをHIGHからLOWに戻した際に、接続線SDAを解放して装飾制御装置610からの返答信号を受信することを待機する受信待機状態にする。 The first master IC570a, when the last 8 bit data transmission is completed, the signal level of the connection line SCL when returning from HIGH to LOW, the reply from the decorative controller 610 releases the connection line SDA to reception waiting state of waiting to receive a signal.

受信待機状態になると、装飾制御装置610は、接続線SDAを介して1ビットの返答信号(後述するACK又はNACK)を第1マスタIC570aに返す。 Becomes a reception standby state, ornamental controller 610 returns reply signal of one bit via the connection line SDA (see below for ACK or NACK) to the first master IC570a. 次いで、第1マスタIC570aは、接続線SCLの信号レベルをLOWからHIGHに変化させて返答信号のレベルを取り込み、所定時間後に接続線SCLの信号レベルをHIGHからLOWに変化させると、装飾制御装置610は接続線SDAを解放する。 Then, the first master IC570a the signal level of the connection line SCL is changed from LOW to HIGH capture the level of response signals, changing to LOW the signal level of the connection line SCL from HIGH after a predetermined time, decoration controller 610 releases the connection line SDA.

第1マスタIC570aは、このような1バイト分のデータ送信と1ビット分の返答信号の受信とを交互に繰り返し、装飾制御装置610へ出力すべきデータがすべて出力されるまで継続する。 The first master IC570a repeats the reception of such 1-byte data transmission and one bit of the reply signal alternately, the data to be output to the decoration controller 610 continues until all output. 第1マスタIC570aは、出力すべきデータの出力が終了した場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変更させることにより、装飾制御装置610へのデータ出力を終了するためのストップ条件を成立させる(装飾制御装置610に対してストップコンディションを発行する)。 The first master IC570a, when the output of the data to be outputted is completed, while maintaining the signal level of the connection line SCL HIGH, the by changing the signal level of the connection line SDA from LOW HIGH, the decoration control to establish a stop condition for terminating the data output to the device 610 (issues a stop condition with respect to the decorative controller 610).

入力用バッファ571は、装飾制御装置610から接続線SDAを介して入力されたデータが一時的に記憶される記憶装置である。 Input buffer 571, data input through the connection line SDA from decorative controller 610 is a storage device that is temporarily stored.

具体的には、第1マスタIC570aが入力モードに設定された場合において、装飾制御装置610から第1マスタIC570aに送信されたデータが、フィルタ575aによりノイズが除去されて入力用バッファ571に一時的に記憶される。 Specifically, when the first master IC570a is set in the input mode, data transmitted to the first master IC570a from decorative controller 610, temporarily in the input buffer 571 noise by filter 575a is removed It is stored in.

出力用バッファ572は、装飾制御装置610に接続線SDAを介して出力するデータが一時的に記憶される。 Output buffer 572, data output via the connection line SDA decorative controller 610 is temporarily stored.

リセットレジスタ(REG)573は、バス563に接続され、演出制御装置550のCPU551からの指令を受け付けてリセット信号をコントローラ574に出力する。 Reset register (REG) 573 is connected to the bus 563, and outputs a reset signal by receiving an instruction from the CPU551 of the effect control device 550 to the controller 574. コントローラ574は、第1マスタIC570aを統括的に制御し、各種処理を実行する。 Controller 574, a first master IC570a overall control to execute various types of processing.

フィルタ575aは、接続線SDAから入力されたデータのノイズを除去する。 Filter 575a removes noise of the data input from the connecting line SDA. ドライバ576aは、接続線SDAからデータを出力する場合に、トランジスタ578aが動作可能な電圧をトランジスタ578aに印加する。 The driver 576a, when outputting the data from the connection line SDA, applies the transistor 578a is operable voltage to the transistor 578a.

接続線SDAは、プルアップ抵抗Rによって所定の電圧が印加され(図21参照)、フィルタ575a及びトランジスタ578aに接続されている。 Connecting line SDA is (see Fig. 21) a predetermined voltage is applied by the pull-up resistor R, is connected to the filter 575a and the transistor 578a.

トランジスタ578aは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられている。 Transistor 578a is a field effect transistor (FET) is used to reduce power consumption. トランジスタ578aのゲートはドライバ576aに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。 The gate of the transistor 578a is connected to a driver 576a, a drain connected to the pull-up resistor connection line predetermined voltage is applied by the R SDA, the source is grounded.

トランジスタ578aのゲートに印加される電圧がトランジスタ578aを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SDAに印加された電圧は降下せず、その結果、接続線SDAはHIGHレベルとなる。 It is smaller than a predetermined value the voltage applied to the gate of the transistor 578a operates the transistors 578a, since no current flows between the drain and the source, the voltage applied to the connection line SDA does not drop, the result connection lines SDA becomes HIGH level. 一方、トランジスタ578aのゲートに印加される電圧がトランジスタ578aを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下し、その結果、接続線SDAはLOWレベルとなる。 On the other hand, the voltage applied to the gate of the transistor 578a is equal to or greater than a predetermined value to operate the transistor 578a, the current flows to the source voltage of a predetermined value is grounded from applied drain connection line SDA voltage decreases, as a result, the connection line SDA becomes LOW level.

なお、トランジスタ578aは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。 In addition, the transistor 578a is used as a of about 10 mA current from the drain of the specification that does not damage be flowed to the source. このため、接続線SDAには、通常のI 2 Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Therefore, the connection line SDA, it is possible to flow a much larger 10 mA current of about than the current value used in the conventional I 2 C bus, with the effect control device 550 and the decorative controller 610 data transmission between has a structure capable of withstanding the failure due to noise.

ドライバ576aは、データを接続線SDAから出力する場合に、トランジスタ578aにドレインとソースとの間に電流を流すためにトランジスタ578aのゲートにトランジスタ578aが動作可能な値の電圧を印加する。 The driver 576a, when outputting the data from the connection line SDA, a voltage of the gate in the transistor 578a is operable values ​​of transistors 578a for conducting the current between the drain and the source in the transistor 578a. そして、ドライバ576aは、接続線SDAの電圧を、HIGHレベル又はLOWレベルに設定することによって、データを接続線SDAから出力する。 The driver 576a is a voltage of the connection line SDA, by setting the HIGH level or LOW level, and outputs the data from the connection line SDA.

また、フィルタ575bは、接続線SCLから入力されたデータのノイズを除去する。 The filter 575b removes noise of the data input from the connecting line SCL. ドライバ576bは、接続線SCLからデータを出力する場合に、トランジスタ578bが動作可能な電圧をトランジスタ578bに印加する。 Driver 576b, when outputting the data from the connection line SCL, and applies the transistor 578b is operable voltage to the transistor 578b.

接続線SCLは、プルアップ抵抗Rによって所定の電圧が印加され(図21参照)、フィルタ575b及びトランジスタ578bに接続されている。 Connection lines SCL are (see FIG. 21) a predetermined voltage is applied by the pull-up resistor R, is connected to the filter 575b and transistor 578b.

トランジスタ578bは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられている。 Transistor 578b is a field effect transistor (FET) is used to reduce power consumption. トランジスタ578bのゲートはドライバ576bに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SCLに接続され、ソースは接地されている。 The gate of the transistor 578b is connected to the driver 576 b, the drain is connected to the connection line SCL to which a predetermined voltage is applied by the pull-up resistor R, the source is grounded.

トランジスタ578bのゲートに印加される電圧がトランジスタ578bを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SCLに印加された電圧は降下せず、その結果、接続線SCLはHIGHレベルとなる。 It is smaller than a predetermined value the voltage applied to the gate of the transistor 578b operates the transistor 578b, since no current flows between the drain and the source, the voltage applied to the connection line SCL is not lowered, resulting connection lines SCL becomes HIGH level. 一方、トランジスタ578bのゲートに印加される電圧がトランジスタ578bを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SCLの電圧が低下し、その結果、接続線SCLはLOWレベルとなる。 On the other hand, if the voltage applied to the gate of the transistor 578b is larger than a predetermined value to operate the transistor 578b, the current flows to the source voltage of a predetermined value is grounded from the applied drain connection line SCL voltage decreases, as a result, the connection line SCL becomes LOW level.

なお、トランジスタ578bは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。 In addition, transistor 578b is used as a of about 10 mA current from the drain of the specification that does not damage be flowed to the source. そのため、接続線SCLには、通常のI 2 Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Therefore, the connection line SCL, it is possible to flow the normal I 2 C about much larger 10 mA than the current value used in bus current, between the effect control device 550 and the decorative controller 610 transmission of data has a structure capable of withstanding the failure due to noise.

ドライバ576bは、クロック信号を接続線SCLから出力する場合に、トランジスタ578bにドレインとソースとの間に電流を流すためにトランジスタ578bのゲートにトランジスタ578bが動作可能な値の電圧を印加する。 Driver 576b is, when outputting a clock signal from the connecting line SCL, and a voltage of the gate in the transistor 578b is operable values ​​of the transistors 578b in order to flow a current between the drain and the source to the transistor 578b. そして、ドライバ576bは、接続線SCLの電圧を、HIGHレベルとLOWレベルとに繰り返し変化させることによって、クロック信号を接続線SCLから出力する。 The driver 576b the voltage of the connection line SCL, by repeatedly changed to the HIGH level and LOW level and outputs a clock signal from the connecting line SCL.

電源投入リセット回路577は、第1マスタIC570aに電源が投入されて、電源投入リセット回路577内の電圧が所定値に達した場合に、入力用バッファ571及び出力用バッファ572などの記憶領域をデフォルト状態にするためのリセット信号をコントローラ574に出力する。 Power-on reset circuit 577, the first master IC570a is powered on, the default when the voltage of the power-on reset circuit 577 reaches a predetermined value, the storage area such as the input buffer 571 and output buffer 572 It outputs a reset signal for the state controller 574. なお、電源投入リセット回路577については、第1マスタIC570aの外部に設け、後述する第2マスタIC570bの共通としてもよい。 Note that the power-on reset circuit 577 is provided outside the first master IC570a, or a common second master IC570b described later.

コマンドレジスタ(REG)581は、演出制御装置550のCPU551からコマンドを受け付けるためのレジスタである。 Command register (REG) 581 is a register for receiving a command from CPU551 of the effect control device 550. 本発明の第1の実施の形態では、コマンドレジスタ581には、STA、STO、SI、及びMODEの各ビットが予め割り当てられており、CPU551によって、各ビット毎個別に“0”又は“1”が設定可能となっている。 In the first embodiment of the present invention, the command register 581, STA, STO, SI, and have each bit is assigned in advance of MODE, the CPU 551, for each bit individually "0" or "1" There can be set.

STAは、第1マスタIC570aが制御対象の装飾制御装置610に対し、スタート条件(スタートコンディション)の出力を指示するためのビットである。 The STA to the first master IC570a control object decoration controller 610 is a bit for indicating the output of the start condition (start condition). STAに“1”が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、スタートコンディションを発行(出力)し、スタート条件を成立させる。 When "1" is set in the STA, the first master IC570a, compared decoration controller 610 of the controlled object, issue the start condition to (output), to establish a start condition.

STOは、第1マスタIC570aが制御対象の装飾制御装置610に対し、ストップ条件(ストップコンディション)の出力を指示するためのビットである。 STO, compared decoration controller 610 of the first master IC570a is controlled object is a bit for indicating the output of the stop condition (stop condition). STOに“1”が設定されると、第1マスタIC570aは、制御対象の装飾制御装置610に対し、ストップコンディションを発行(出力)し、ストップ条件を成立させる。 When "1" is set in the STO, a first master IC570a, compared decoration controller 610 of the controlled object, issue the stop condition to (output), to establish a stop condition.

SIは、第1マスタIC570aから、演出制御装置550において割込みを発生させるときに設定されるビットである。 SI from the first master IC570a, a bit that is set when an interrupt in effect control system 550. 第1マスタIC570aからCPU551に割込みを発生させるときには、コントローラ574によってSIに“1”が設定され、割込信号(INT)がCPU551に入力される。 When generating an interrupt to the CPU 551 from the first master IC570a is "1" is set in the SI by the controller 574, an interrupt signal (INT) is inputted to the CPU 551. その後、SIに“1”が設定されている間は、第1マスタIC570aは処理を中断しているが、CPU551によってSIに“0”が設定されると、第1マスタIC570aは、割込を中断して処理を再開する。 Thereafter, while the "1" in the SI is set, when the first master IC570a is being interrupted processing, "0" is set in the SI by CPU 551, the first master IC570a is an interrupt interruption to resume the process.

MODEは、データを送信するモードを指定するビットであり、“1”が設定されている場合には「バッファモード」、“0”が設定されている場合には「バイトモード」が指定される。 MODE is a bit designating a mode for transmitting the data, a "buffer mode" when "1" is set, if the "0" is set "byte mode" is designated . バッファモードは、連続する複数バイトのデータを1度にまとめて送信するモードであり、最大68バイトのデータの送信が可能である。 Buffer mode is a mode for transmitting collectively data of a plurality of consecutive bytes at a time, it is possible to transmit data up to 68 bytes. また、バイトモードは、1回の送信で1バイトのデータだけが送信可能なモードであり、バイト単位でのデータの送受信に利用される。 Also, the byte mode, only 1-byte data in a single transmission is capable of transmitting mode, is used to send and receive data in bytes.

ステータスレジスタ(REG)582は、第1マスタIC570aのステータスを示す情報が格納される。 Status register (REG) 582 is information indicating the status of the first master IC570a is stored. 下位2ビットには常に“0”が設定され、上位5ビットにステータスコードが設定される。 Always "0" is set in the low-order 2 bits, the status code is set to the upper 5 bits.

自身アドレス設定レジスタ(REG)583は、第1マスタIC570aがスレーブ(装飾制御装置)として機能する場合に設定されるレジスタである。 Own address setting register (REG) 583 is a register in which the first master IC570a is set when functioning as a slave (decoration controller). 市販されているマスタICは、通常、マスタとしての機能とスレーブとしての機能を備えており、用途に応じて使用される。 Master IC on the market are usually provided with a function as a function and a slave as a master, it is used depending on the application. 自身アドレス設定REG583には、第1マスタIC570aがスレーブとして機能する場合に、自身を特定するためのアドレスが設定される。 The own address setting REG583, first master IC570a to function as the slave, an address for identifying itself is set.

図12は、本発明の第1の実施の形態の演出制御装置550に備えられた第2マスタIC570bと前面枠3に備えられた演出装置の構成を示すブロック図である。 Figure 12 is a block diagram showing a configuration of a first embodiment second master IC570b and effect device provided in the front frame 3 provided in the attraction control apparatus 550 of the present invention.

前面枠3には、第2マスタIC570bに接続される簡易中継基板1600、当該簡易中継基板1600に接続される装飾制御装置610、スピーカ30、モータ位置検出センサ560b、照明駆動第1MOT13a及び照明駆動第2MOT14aなどが含まれる。 The front frame 3, the simple relay board 1600 is connected to the second master IC570b, decoration controller 610 which is connected to the simple relay board 1600, a speaker 30, a motor position detection sensor 560b, the lighting drive the 1MOT13a and illumination driving the 2MOT14a, and the like.

簡易中継基板1600は、第2マスタIC570bから送信された電気信号を、前面枠3に備えられた装飾制御装置610に送信(中継)する。 Simple relay board 1600, an electrical signal transmitted from the second master IC570b, transmits decorative controller 610 provided in the front frame 3 (relay). なお、簡易中継基板1600は、中継基板600とは異なり、I 2 CI/Oエクスパンダ615を備えていないので、簡易中継基板1600に備えた電子部品には、演出装置を制御するための演算処理を実行する機能を有していない。 Incidentally, the simple relay board 1600 is different from the relay board 600, so does not have the I 2 CI / O expander 615, the electronic component including a simple relay board 1600, arithmetic processing for controlling the effect device not have the ability to run. したがって、簡易中継基板1600に直接接続された照明駆動第1MOT13a及び照明駆動第2MOT14aを、自己の判断によって制御することができないため、簡易中継基板1600は、第2マスタIC570bから受信した電気信号を入力して、照明駆動第1MOT13a及び照明駆動第2MOT14aへ中継する役目を果たしている。 Therefore, the illumination drive first 1MOT13a and illumination driving the 2MOT14a connected directly to the simple relay board 1600, can not be controlled by its own decision, the simple relay board 1600, an input electrical signal received from the second master IC570b to play a role to relay the illumination driving the 1MOT13a and illumination driving the 2MOT14a.

照明駆動第1MOT13a及び照明駆動第2MOT14aは、演出制御装置550から送信された信号に基づいて内部に備えられた発光部材を駆動させ、各種演出を実行する。 Illumination driving the 1MOT13a and illumination driving the 2MOT14a drives the light emitting member provided inside, based on a signal transmitted from the performance control unit 550, executes various effects.

また、演出制御装置550は、演出ボタン17から当該演出ボタン17が操作されたことを示す信号が簡易中継基板1600を介して入力される。 Further, the effect control device 550, a signal indicating that the performance button 17 from the performance button 17 has been operated is inputted through the simplified relay board 1600. さらに、モータ位置検出センサ560bによって検出された照明駆動第1MOT13a及び照明駆動第2MOT14aの位置情報が、簡易中継基板1600を介して入力される。 Furthermore, the position information of the detected illumination driving the 1MOT13a and illumination driving the 2MOT14a by a motor position detecting sensor 560b is input via the simple relay board 1600.

さらに、簡易中継基板1600は、演出制御装置550の音LSI557からの信号を受信し、スピーカ30から出力する。 Furthermore, the simple relay board 1600 receives signals from the sound LSI557 the effect control device 550, output from the speaker 30.

なお、第2マスタIC570bの構成は、第1マスタIC570aと同じ構成であるため、第2マスタIC570bの各構成には同じ符号を割り当てて説明を省略する。 The configuration of the second master IC570b has the same configuration as the first master IC570a, and each configuration of the second master IC570b omitted by assigning the same reference numerals. また、第2マスタIC570bは、第1マスタIC570aと同様に、CPU551からの指令に基づいて、装飾制御装置610との間に接続された接続線SDA及び接続線SCLの各信号レベルを制御する(第2の)信号レベル制御手段として機能する。 The second master IC570b, like the first master IC570a, based on a command from CPU 551, controls the signal levels of the connected connecting line SDA and the connection line SCL between the decorative controller 610 ( functions as a second) signal level control means.

なお、演出制御装置550と中継基板600との接続方法、及び中継基板600と中継基板600以外の装飾制御装置610との接続方法については、図13〜図16にて詳細を後述する。 Note that a connection method of the effect control device 550 and the relay substrate 600, and for the method of connecting the relay board 600 and the decorative controller 610 other than the relay board 600 will be described later in detail in FIGS. 13 to 16. また、中継基板600及び装飾制御装置610の構成などについては、図17〜図21にて詳細を後述する。 As for such the configuration of the relay board 600 and the decorative controller 610 will be described later in detail in FIGS. 17 to 21.

装飾制御装置610は、主として、遊技盤10及び前面枠3に取り付けられている。 Decoration controller 610 is primarily attached to the gaming board 10 and the front frame 3. 前面枠3に取り付けられた装飾制御装置610が制御する装飾装置(LED)620は、装飾部材9a、9b、照明ユニット11、及び異常報知LED29を照射するものである。 Decorative device (LED) 620 for decoration controller 610 attached to the front frame 3 is control is to be irradiated decorative member 9a, 9b, the lighting unit 11, and the abnormality notification LED 29. 一方、遊技盤10に取り付けられる装飾制御装置610は、センターケース51、表示装置53、及び演出制御装置550を一体化して構成される補助遊技装置ユニット12に含まれている。 Meanwhile, decoration controller 610 mounted on the game board 10 is contained in an assistant gaming device unit 12 by integrating center case 51, a display device 53 and a performance control unit 550.

図13では、遊技盤10に備えられる中継基板600及び補助遊技装置ユニット12に含まれる装飾制御装置610の構成及び接続形態について説明する。 In Figure 13, the configuration and topology of the decorative controller 610 included in the relay board 600 and the auxiliary gaming machine unit 12 is provided on the game board 10. 図14では、前面枠3に備えられる簡易中継基板1600及び装飾制御装置610の構成及び接続形態について説明する。 In Figure 14, the configuration and topology of the simple relay board 1600 and decorative controller 610 provided in the front frame 3.

図13は、本発明の第1の実施の形態の遊技盤10の構成を示す図である。 Figure 13 is a diagram showing a configuration of a first embodiment the game board 10 of the present invention.

補助遊技装置ユニット12を構成するセンターケース51は、前述したように、枠装飾部65と枠体基部60とを組み合わせて構成される。 Center case 51 constituting an auxiliary gaming device unit 12, as described above, formed by combining a frame decorative portion 65 and the frame base 60.

枠装飾部65には、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置610などが複数個備えられる。 The frame decorative portion 65, provided decoration controller 610 a plurality, such as to control the effect device and said directing device for performing an effect of the auxiliary game, such as variable display games. これらの装飾制御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置610に制御される演出装置もケーブルで接続することにより、当該枠装飾部65が一体構成される。 These decorative controller 610 to each other and connected to each other by a predetermined signal cable, further, by connecting in performance apparatus also cables is controlled to the decoration control device 610, constituted the frame decorative portion 65 is integrally.

また、枠体基部60にも、変動表示ゲームなどの補助遊技の演出を行うための演出装置や当該演出装置を制御するための装飾制御装置610が複数個備えられる。 Also, the frame base 60, is provided a plurality decoration controller 610 for controlling the performance apparatus and the performance apparatus for performing an effect of the auxiliary game, such as variable display games. これらの装飾制御装置610同士を所定の信号ケーブルにより相互に接続し、さらに、この装飾制御装置610に制御される演出装置もケーブルで接続することにより、当該枠体基部60が一体構成される。 These decorative controller 610 to each other and connected to each other by a predetermined signal cable, further, by connecting in performance apparatus also cables is controlled to the decoration control device 610, constituted the frame base portion 60 is integrally.

ゆえに、枠装飾部65や枠体基部60は、本実施形態における一体型演出ユニットを構成している。 Thus, the frame escutcheon 65 and the frame base portion 60 constitutes an integral presentation unit in the present embodiment. これに対し、サイドランプ45などは、一体型演出ユニットに含まれない単体の演出装置であるので、分離型演出装置を構成することになる。 In contrast, such side lamp 45, since it is directed device alone that is not included in the integrated presentation unit, constitute a distributed rendering device.

なお、補助遊技装置ユニット12に含まれる演出装置のすべてが補助遊技装置ユニット12内部の装飾制御装置610によって制御される必要はない。 Incidentally, all of the performance apparatus included in the auxiliary game device unit 12 need not be controlled by the auxiliary gaming machine unit 12 inside the decorative controller 610. 例えば、本発明の第1の実施の形態では、センターケース51内に配置される可動物は、中継基板600を介して、演出制御装置550により直接制御される。 For example, in the first embodiment of the present invention, the movable material located within the center case 51 via the relay substrate 600 is directly controlled by the attraction control apparatus 550.

装飾制御装置610には、前述のように、装飾装置620を制御するためのI 2 CI/Oエクスパンダ615が搭載され、I 2 CI/Oエクスパンダ615には、個々のI 2 CI/Oエクスパンダ615を識別するための個別アドレスが割り当てられている。 The decoration controller 610, as described above, is mounted I 2 CI / O expander 615 for controlling the decoration device 620, the I 2 CI / O expander 615, individual I 2 CI / O Aix individual address to identify the panda 615 has been assigned. 本発明の第1の実施の形態では、前述のように、I 2 CI/Oエクスパンダ615の個別アドレスが、装飾制御装置610の個別アドレスとして利用される。 In the first embodiment of the present invention, as described above, the individual address of the I 2 CI / O expander 615 is utilized as a separate address for decoration controller 610.

演出制御装置550は、I 2 CI/Oエクスパンダ615の個別アドレスを指定して制御信号を送信することによって、装飾装置620を個別に制御して演出動作を実行することが可能となる。 Effect control device 550, by sending a control signal specifying the individual addresses of the I 2 CI / O expander 615, it is possible to execute the effect operation decorative device 620 individually controlled to. 各装飾制御装置610には、原則的に、それぞれ異なる個別アドレス(図中に「ad=」で示す)が割り当てられる。 Each decorative controller 610, in principle, different individual address (in the figure shown by "ad =") is assigned.

また、装飾制御装置610は、接続形態によって、分岐型(分岐基板)、連結型(連結基板)及び終端型(終端基板)の三種類に分類される。 The decorative control device 610, the connection form, branched (branched substrate) are classified into three types of linked (connection substrate) and termination type (termination substrate). 分岐型、連結型及び終端型いずれの装飾制御装置610にも装飾装置620を接続可能であり、接続された装飾装置620を制御することが可能である。 Branched, also linked and-terminating any decoration controller 610 can be connected to the decorative device 620, it is possible to control the connected decorated device 620.

分岐型の装飾制御装置610は、下流側に複数の装飾制御装置610が直接接続され、これらの複数の装飾制御装置610に受信した制御信号を送信する。 Branched decoration controller 610, a plurality of decoration controller 610 on the downstream side is connected directly, to transmit the control signal received on the plurality of decoration controller 610. 連結型の装飾制御装置610は、下流側に一つの装飾制御装置610が接続され、接続された装飾制御装置610に受信した制御信号を送信する。 Linked decorative controller 610, one of the decoration control device 610 is connected to the downstream side, and transmits a control signal received in connection decoration controller 610. 終端型の装飾制御装置610は、下流側に装飾制御装置610が接続されず、装飾装置620の制御のみを行う。 Decoration controller 610 of the terminal type, decoration controller 610 is not connected to the downstream side, only the control of the decoration 620. 分岐型、連結型、終端型の装飾制御装置610の詳細に関しては、図17を用いて後述する。 Branched, linked, for details of decoration controller 610 of the terminal type, it will be described below with reference to FIG. 17.

なお、上流側とは、演出制御装置550から途中の装飾制御装置610を経て末端の装飾制御装置610までへ電気信号を送信する構成において、この電気信号を送信する側のことである。 Note that the upstream side, in the configuration of transmitting the electrical signal to the effect control device 550 to the decoration controller 610 of the terminal through the middle of the decoration control device 610, is that the side that transmits the electrical signal. 反対に、下流側とは、この電気信号を受信する側のことである。 Conversely, the downstream, is that the side that receives the electric signal.

要するに、演出制御装置550から末端の装飾制御装置610への信号ケーブルを順に辿っていったときに、より演出制御装置550に近い側へ接続されている装飾制御装置610が上流側となり、より末端の装飾制御装置610に近い側へ接続されている装飾制御装置610が下流側となる。 In short, when went following the signal cable to the effect control device 550 ends the decoration controller 610 sequentially from the decorative controller 610 which is connected to the side closer to the effect control device 550 serves as an upstream side, more distal decoration controller 610 is a downstream side connected to the side closer to the decorative controller 610. 例えば、装飾制御装置610A、610Cは、装飾制御装置610Hの上流側に配置されており、装飾制御装置610I、610Jは、装飾制御装置610Hの下流側に配置されていることになる。 For example, decorative controller 610A, 610C is disposed on the upstream side of the decorative controller 610H, decoration controller 610I, 610J will be disposed on the downstream side of the decorative controller 610H.

ここで、本発明の第1の実施の形態では、前述のように、可動演出装置58を構成する第1演出部材70及び第2演出部材80の可動部分に装飾制御装置610が配置されている。 Here, in the first embodiment of the present invention, as described above, the decorative controller 610 is arranged on the movable portion of the first effect member 70 and the second effect member 80 constituting the movable effect device 58 . 言い換えれば、図6において、第1演出部材70の可動部(第1演出ベース100)に装飾制御装置610(第1発光基板106)が配置され、図7において、第2演出部材80の可動部(第2演出ベース110)に装飾制御装置610(第2発光基板116)が配置されている。 In other words, in FIG. 6, the movable portion of the first effect member 70 (first effect base 100) to the decorative controller 610 (first light emitting substrate 106) is disposed, in FIG. 7, the movable portion of the second effect member 80 decoration controller 610 (second light emitting substrate 116) is disposed (a second effect base 110).

このとき、従来のシフトレジスタのように、各装飾制御装置610をデイジーチェーンで配線すると、デイジーチェーンの末端となるいずれか一方の装飾制御装置610だけは、入力用のケーブルのみを接続するだけで済む。 In this case, as in the conventional shift register, when wiring the respective decoration controller 610 in a daisy chain, only one of the decoration control device 610 serving as the end of the daisy chain can simply connect only the cable for input need. しかし、デイジーチェーンの途中に接続される構成となる他方の装飾制御装置610には、入力用のケーブルと出力用のケーブルを接続する必要がある。 However, on the other decorative controller 610 to be configured to be connected to the middle of the daisy chain, it is necessary to connect a cable for output cable for input. 可動部に複数のケーブルが接続されると、可動部とともに装飾制御装置610(第1発光基板106、第2発光基板116)自体が可動する構造となってケーブルも移動するため、配線の引き回しが困難になってしまうおそれがある。 When a plurality of cables connected to the movable portion, decoration controller 610 (first light emitting substrate 106, the second light emitting substrate 116) together with the movable portion for itself also move cable structured for moving, wire routing is there is a risk that it becomes difficult. さらに、ケーブルの移動により、ケーブルを構成する接続線が断線する可能性が生じ、演出に影響を与えるおそれがある。 Furthermore, the movement of the cable, possibly connecting lines constituting the cable is disconnected occurs, which may affect the effect.

本発明の第1の実施の形態では、第1演出部材70及び第2演出部材80に配置された装飾制御装置610を終端型とし、これらの装飾制御装置610の上流に分岐型の装飾制御装置610を配置している。 In the first embodiment of the present invention, a decorative control device 610 disposed in the first effect member 70 and the second effect member 80 and terminates, branched decoration controller upstream of these decorative controller 610 It is arranged 610. そのため、終端型の装飾制御装置610(第1発光基板106、第2発光基板116)には、第1演出部材70及び第2演出部材80の外部に備えた他の装飾制御装置610へ信号を伝達するケーブルが、接続されない構造となる。 Therefore, decorative controller 610 (first light emitting substrate 106, the second light emitting substrate 116) of the terminal type, the other signal to the decoration control device 610 provided outside of the first directing member 70 and the second effect member 80 cable transfer becomes the unconnected structure. このように装飾制御装置610を配置すれば、可動部に配置された装飾制御装置610には入力ケーブルのみを接続すればよいことになる。 By arranging the decorative controller 610, the decoration control device 610 arranged on the movable part it is sufficient to connect only an input cable. したがって、デイジーチェーンで配線する場合と比較して、配線の引き回しが容易になり、断線する可能性を少なくすることができる。 Therefore, as compared with the case of the wiring in a daisy chain, wire routing is facilitated, it is possible to reduce the possibility of breakage.

装飾制御装置610は、受信した制御信号の宛先アドレスが自宛でない場合、下流側にさらに装飾制御装置610が接続されていれば受信した制御信号を送信する。 Decoration controller 610, if the destination address of the received control signal is not addressed to itself, further decoration controller 610 transmits a control signal received if it is connected to the downstream side. また、送信先がなければ受信した制御信号を破棄する。 Further, it discards the control signal received if there is no destination.

装飾制御装置610は、16個のポートに対応するLEDを制御することが可能であり、装飾制御装置610に搭載されたLEDと、当該装飾制御装置610に接続された外部の装飾装置基板625に搭載されたLEDとの合計数が16以下であれば、両方のLEDを制御することが可能である。 Decoration controller 610 is capable of controlling the LED corresponding to 16 ports, and LED mounted on decoration controller 610, to the outside of the decoration device substrate 625 which is connected to the decorative controller 610 if the total number of the mounted LED 16 or less, it is possible to control both the LED. すなわち、一体型の装飾制御装置610(I 2 CI/Oエクスパンダ615と装飾装置620がともに配置される主動型基板に相当)では、装飾装置基板625(I 2 CI/Oエクスパンダ615が配置されず、装飾装置620が配置される従動型基板に相当)をさらに接続することによって、内部に備えられた装飾装置620と外部に接続した装飾装置620の両方を制御することが可能である。 That is, in (corresponding to the driving type substrate I 2 CI / O expander 615 and the decorative device 620 are both disposed), ornamental device substrate 625 (I 2 CI / O expander 615 disposed decoration controller 610 integral Sarezu, by further connecting a corresponding) to the driven-type substrate decorative device 620 is disposed, it is possible to control both the decorative device 620 connected to the external decoration device 620 provided therein.

こうすることによって、離れて配置された装飾装置620を1つの装飾制御装置610で制御することが可能となり、装飾制御装置610の数を最小限にすることができる。 By doing so, it becomes possible to control the decoration device 620 disposed away at one decorative controller 610, a number of decorative controller 610 can be minimized.

中継基板600は、上流側では演出制御装置550に搭載された第1マスタIC570aに接続し、第1マスタIC570aから送信された制御信号を受信する。 Relay board 600, the upstream side connected to the first master IC570a mounted to effect control unit 550 receives the control signal transmitted from the first master IC570a. また、下流側では補助遊技装置ユニット12に含まれる装飾制御装置610A(正確には一体型演出ユニットである枠体基部60に含まれる装飾制御装置610A)に接続する。 Further, on the downstream side is connected to the decorative controller 610A included in the auxiliary game device unit 12 (exactly decoration controller 610A included in the frame base 60 is integral effect unit). さらに、中継基板600は、遊技盤10に備えられた分離型演出装置である装飾装置基板625(サイドランプ45(図8参照)に設けられた基板)に接続し、当該中継基板600に備えられたI 2 CI/Oエクスパンダ615によって、当該装飾装置基板625に搭載された装飾装置620を制御する。 Further, the relay board 600 is connected to a separation-type effect device provided on the game board 10 decoration device substrate 625 (substrate provided on the side lamp 45 (see FIG. 8)), provided on the relay board 600 the I 2 CI / O expander 615, controls the decoration device 620 mounted on the decoration device substrate 625.

補助遊技装置ユニット12には、装飾制御装置610A〜610Jが含まれる。 The auxiliary game device unit 12 includes a decorative controller 610A~610J. 装飾制御装置610Aは、分岐型の装飾制御装置であり、装飾制御装置610B及び装飾制御装置610Cに第1マスタIC570aから受信した制御信号を送信する。 Decoration controller 610A is a branched decorative controller transmits a control signal received from the first master IC570a decorative controller 610B and decorative controller 610C. また、装飾制御装置610Bには、装飾装置基板625Bが接続されており、装飾装置基板625Bに配置されたLEDなどの演出装置(装飾装置620)が装飾制御装置610Bによって制御される。 Further, the decorative controller 610B, decoration device substrate 625B is connected, effect device, such as a LED disposed on the decorative device substrate 625B (decoration device 620) is controlled by the decoration controller 610B.

装飾制御装置610Cは、分岐型の装飾制御装置610であり、下流側の装飾制御装置610D及び装飾制御装置610Hに受信した制御信号を送信する。 Decoration controller 610C is a decorative control device 610 of the branched, transmits a control signal received on the downstream side of the decorative controller 610D and decorative controller 610H. 装飾制御装置610Dは、分岐型の装飾制御装置610Eが接続され、さらに、装飾装置基板625Dに含まれる装飾装置620Dを制御する。 Decoration controller 610D is branched decoration controller 610E is connected, furthermore, to control the decoration device 620D included in the decorative device substrate 625D.

装飾制御装置610Eには、第1演出部材70を制御する装飾制御装置610Fと、第2演出部材80を制御する装飾制御装置610Gとが接続される。 The decoration controller 610E, decoration controller 610F for controlling the first effect member 70, and a decoration controller 610G for controlling the second effect member 80 is connected. 第1演出部材70及び第2演出部材80は、連動して演出動作が実行される。 The first effect member 70 and the second effect member 80, the effect operation is performed in conjunction with each other. 装飾制御装置610Fは、第1演出部材70に含まれる第1発光基板106に配置され(図6)、また、装飾制御装置610Gは、第2演出部材80に含まれる第2発光基板116に配置されている(図7)。 Decoration controller 610F is disposed on the first light emitting substrate 106 included in the first effect member 70 (FIG. 6), also decorated controller 610G is disposed on the second light emitting substrate 116 included in the second effect member 80 It is (Figure 7).

なお、第1発光基板106自体が装飾制御装置610Fとして機能し、第2発光基板116自体が装飾制御装置610Gとして機能していてもよい。 Incidentally, itself first light emitting substrate 106 functions as a decorative controller 610F, itself second light emitting board 116 may function as a decorative controller 610G.

本発明の第1の実施の形態では、装飾制御装置610Fは第1演出部材70に含まれるLEDなどを制御し、装飾制御装置610Gは第2演出部材80に含まれるLEDなどを制御する。 In the first embodiment of the present invention, the decorative controller 610F controls an LED included in the first effect member 70, decorative controller 610G controls an LED included in the second effect member 80. なお、第1演出部材70及び第2演出部材80をそれぞれ表示部53aの前方に移動させるための駆動力を出力するための役物駆動第1MOT71及び役物駆動第2MOT81は、中継基板600によって制御される。 Note that the character object driving the 1MOT71 and character object driving the 2MOT81 for outputting a driving force for moving the front of each display unit 53a of the first effect member 70 and the second effect member 80 is controlled by the relay board 600 It is.

演出制御装置550は、変動表示ゲーム実行時など、所定の条件を満たすと、第1演出ユニット63(第1演出部材70)及び第2演出ユニット64(第2演出部材80)を制御して演出動作を実行する。 Effect effect control device 550, such as when variable display game execution, and control and a predetermined condition is satisfied, the first direction unit 63 (first effect member 70) and a second direction unit 64 (second effect member 80) to perform the operations. 具体的には、第1演出ユニット63に含まれる役物駆動第1MOT71及び第2演出ユニット64に含まれる役物駆動第2MOT81を制御するために、中継基板600の個別アドレス(「0000」)を指定して、これらのモータを動作させるための制御信号を送信する。 More specifically, in order to control the character object driving the 2MOT81 included in the character object driving the 1MOT71 and second direction unit 64 included in the first direction unit 63, the individual address of the relay board 600 ( "0000") specified in, and transmits a control signal for operating the motors. さらに、第1演出部材70に含まれるLEDなどの発光装置を制御する制御信号を、第1演出部材70を制御する装飾制御装置610Fの個別アドレス(「0110」)を指定して送信する。 Further, a control signal for controlling the light-emitting device such as LED included in the first effect member 70, and transmits by specifying the individual address of the decoration controller 610F for controlling the first effect member 70 ( "0110"). 同様に、第2演出部材80に含まれるLEDなどの発光装置を制御する制御信号を、第2演出部材80を制御する装飾制御装置610Gの個別アドレス(「0111」)を指定して送信する。 Similarly, a control signal for controlling the light-emitting device such as LED included in the second effect member 80, and transmits by specifying the individual address of the decoration control device 610G for controlling the second effect member 80 ( "0111"). その後、ストップコンディションを発行する。 Then, to issue a stop condition.

装飾制御装置610Hは、連結型の装飾制御装置610であり、さらに、連結型の装飾制御装置610I及び終端型の装飾制御装置610Jが接続される。 Decoration controller 610H is a decorative controller 610 of the connection type, further, linked decorative controller 610I and of termination type decorative controller 610J is connected. 終端型の装飾制御装置610Jは、装飾装置基板625Jに含まれる装飾装置620Jを制御する。 Decoration controller 610J termination type controls a decorative device 620J included in the decorative device substrate 625J.

本発明の第1の実施の形態では、装飾制御装置610H及び装飾制御装置610Iは、信頼度報知装置15に含まれる演出装置(LED)を制御する。 In the first embodiment of the present invention, the decorative controller 610H and decorative controller 610I controls the effect device (LED) included in the reliability notification device 15. 所定の条件を満たした場合には、演出制御装置550の第1マスタIC570aから所定の態様を示すようにするための制御信号が送信され、指定された態様で演出を行う。 When a predetermined condition is satisfied, the control signal so that the first master IC570a the effect control device 550 indicates a predetermined mode is transmitted, performs an effect on the specified manner.

図14は、本発明の第1の実施の形態の前面枠3の構成を示す図である。 Figure 14 is a diagram showing a configuration of a front frame 3 of the first embodiment the present invention.

本発明の第1の実施の形態の遊技機1には複数の仕様があり、通常版遊技機1と廉価版遊技機1とがある。 The gaming machine 1 of the first embodiment the present invention has a plurality of specifications, it is a normal edition gaming machine 1 and Bargain gaming machine 1. 通常版遊技機1は、標準仕様の装飾部材を備えている前面枠3(以下、通常版前面枠3とする)を備えている。 Normal Edition gaming machine 1 is provided with a front frame 3 is provided with a decorative member standard (hereinafter referred to as Normal Edition front frame 3). 廉価版遊技機1は、標準仕様の装飾部材よりも廉価なコストで構成された装飾部材を備えている前面枠3(以下、廉価版前面枠3'とする)を備えている。 Bargain gaming machine 1 is provided with a front frame 3 and a decorative member made of an inexpensive cost than decorative member standard (hereinafter referred to as Bargain front frame 3 '). 図14の上側には、通常版前面枠3の構成を示し、下側には、廉価版前面枠3'の構成を示しており、遊技機1では、いずれか一方の仕様の前面枠3のみが取り付けられて演出制御装置550と接続されるので、第2マスタIC570bには、通常版前面枠3か廉価版前面枠3'のいずれか一方のみが接続される。 The upper side of FIG. 14 shows the configuration of the normal version of the front frame 3, the lower side shows the configuration of a cheaper version front frame 3 ', in the gaming machine 1, only the front frame 3 of one of the specifications since is connected to effect control unit 550 is attached, the second master IC570b, only one is connected either normal Edition front frame 3 or Bargain front frame 3 '.

通常版前面枠3と廉価版前面枠3'とは、装飾部材9a、9bに含まれる装飾装置620の数が相違し、さらに、装飾装置620を制御する装飾制御装置610の数も相違する。 The normal version front frame 3 and Bargain front frame 3 ', the decorative member 9a, the number of decorative device 620 differs contained 9b, further, also differs number of decorative controller 610 for controlling the decoration device 620. 具体的には、通常版前面枠3の装飾部材9a、9bは7つの装飾制御装置610によって制御され、廉価版前面枠3'の装飾部材9a'、9b'は5つの装飾制御装置610によって制御される。 Specifically, the decorative member 9a of the normal version of the front frame 3, 9b are controlled by seven decorative controller 610, 'decorative member 9a of' Bargain front frame 3, 9b 'are controlled by five decorative controller 610 It is. 装飾部材9a、9bは、装飾部材9a'、9b'よりも多くのLEDによって照射するので、通常版前面枠3のほうが廉価版前面枠3'よりも明るくなり、実行可能な演出のバリエーションを増やすことも可能である。 Decorative members 9a, 9b are decorative member 9a ', 9b' so irradiated by a number of LED than, be brighter than normal version Bargain front frame 3 towards the front frame 3 ', increasing the variation of viable effect it is also possible. このため、通常版前面枠3が取り付けられた場合の装飾装置620の制御と、廉価版前面枠3'が取り付けられた場合の装飾装置620の制御が相違する。 Therefore, the control decoration device 620 when the normal version front frame 3 is mounted, the control decoration device 620 when Bargain front frame 3 'is attached differs.

このため、通常版前面枠3に取り付けられる装飾制御装置610の個別アドレスと廉価版前面枠3'に取り付けられる装飾制御装置610の個別アドレスに同じアドレスを割り当てた場合には、演出制御装置550から装飾制御装置610へ送信する演出制御データを、通常版前面枠3の場合と廉価版前面枠3'の場合とで異ならせる必要があるので、遊技機1に取り付けられる前面枠3に応じて通常版用の演出制御装置550と廉価版用の演出制御装置550をそれぞれ用意しなければならない。 Therefore, when the assign the same address to the individual addresses of the normal version front frame decoration controller 610 which is attached to the 3 individual address and cheaper version front frame 3 is attached to the 'decorative controller 610, the effect control device 550 the effect control data to be transmitted to the decorative controller 610, since it is usually necessary to differentiate between the case of version if a cheaper version front frame 3 of the front frame 3 ', in accordance with the front frame 3 attached to the gaming machine 1 usually the effect control device 550 and the effect control device 550 for a low-cost version of the vans must be prepared, respectively. したがって、製造メーカーが遊技機1を出荷する場合には、通常版用の演出制御装置550と廉価版用の演出制御装置550とを用意しなければならず、製造コストが上昇してしまう。 Therefore, in the case by the manufacturer to ship a game machine 1, it must be prepared and the effect control device 550 for the effect control device 550 and a cheaper version for the normal version, the manufacturing cost is increased.

そこで、本発明の第1の実施の形態では、通常版前面枠3と廉価版前面枠3'とで制御が異なる装飾制御装置610の個別アドレスには、異なるアドレスを割り当て、演出制御装置550から装飾制御装置610へ送信する演出制御データが、通常版前面枠3の場合と廉価版前面枠3'の場合とで共通となるように構成することで、一つの演出制御装置550で通常版用の制御と廉価版用の制御とを実行できるように構成した。 Therefore, in the first embodiment of the present invention, the individual address of the normal version of the front frame 3 and Bargain front frame 3 'and de control different decorative controller 610 assigns a different address, the attraction control apparatus 550 effect control data to be transmitted to the decorative controller 610, by configuring such that the common and in the normal version when the Bargain front frame 3 of the front frame 3 ', for normal version of one of the effect control device 550 and configuration control of the control for the cheaper version to allow the execution. こうすることによって、通常版用の演出制御装置550と廉価版用の演出制御装置550とをそれぞれ用意する必要がなくなり、製造コストを抑えることができる。 By doing so, it eliminates the effect control device 550 for the effect control device 550 and the low-end for the normal version need to be prepared respectively, the production cost can be reduced. なお、本発明の第1の実施の形態では、遊技盤10の構成については、通常版であっても廉価版であっても同じ構成となっている。 In the first embodiment of the present invention, the configuration of the game board 10 has the same structure even cheaper version be an ordinary plate.

以下、通常版前面枠3及び廉価版前面枠3'の構成について具体的に説明する。 Hereinafter, specifically describes the structure of the normal version of the front frame 3 and Bargain front frame 3 '.

通常版前面枠3には、第2マスタIC570bに接続される簡易中継基板1600を備える。 A typical version of the front frame 3 comprises a simple relay board 1600 is connected to the second master IC570b. 簡易中継基板1600には、分岐型の装飾制御装置610K及び照明駆動モータ(13a、14a)が接続される。 The simple relay board 1600, branched decoration controller 610K and the illumination drive motor (13a, 14a) are connected.

装飾制御装置610Kは、照明ユニット11内に配置され、装飾装置基板625Kに備えられた装飾装置620を制御する。 Decoration controller 610K is disposed in the illumination unit 11, controls the decoration device 620 provided in the decorative device substrate 625K. 具体的には、照明ユニット11に含まれるLEDや異常報知LED29などが制御される。 Specifically, an LED or abnormality notification LED29 included in the lighting unit 11 is controlled.

また、装飾制御装置610Kは、分岐型の装飾制御装置であり、装飾制御装置610L及び装飾制御装置610Pに受信した制御信号を送信する。 Further, the decorative controller 610K is a branched decorative controller transmits a control signal received decorative controller 610L and decorative controller 610P. 装飾制御装置610L〜610Nは、通常版前面枠3の左側部分の装飾部材9aを制御する。 Decoration controller 610L~610N controls the decorative member 9a of the left part of the normal version of the front frame 3. また、装飾制御装置610P〜610Rは、通常版前面枠3の右側部分の装飾部材9bを制御する。 Further, the decorative controller 610P~610R controls the decorative member 9b in the right portion of the normal version of the front frame 3.

通常版前面枠3の左側部分の装飾部材9aは、連結型の装飾制御装置610L、610M及び終端型の装飾制御装置610Nを含む。 Decorative member 9a of the left part of the normal version of the front frame 3, linked decorative controller 610L, including decorative controller 610N of 610M and termination type. 装飾制御装置610Lは、演出制御装置550の第2マスタIC570bから送信された制御信号を、装飾制御装置610Kから受信し、装飾制御装置610M及び610Nに送信する。 Decoration controller 610L is a control signal transmitted from the second master IC570b the effect control device 550, it received from the decorative controller 610K, and transmits to the decoration controller 610M and 610N.

通常版前面枠3の右側部分の装飾部材9bは、前述のように、連結型の装飾制御装置610P、610Q及び終端型の装飾制御装置610Rを含む。 Decorative member 9b in the right portion of the normal version of the front frame 3, as described above, linked decorative controller 610P, including decorative controller 610R of 610Q and termination type. 装飾制御装置610Pは、演出制御装置550の第2マスタIC570bから送信された制御信号を、装飾制御装置610Kから受信し、装飾制御装置610Q及び610Rに送信する。 Decoration controller 610P is a control signal transmitted from the second master IC570b the effect control device 550, it received from the decorative controller 610K, and transmits to the decoration controller 610Q and 610R.

また、装飾部材9a及び装飾部材9bに含まれる装飾制御装置610L〜610Rにも、それぞれ異なる個別アドレスが割り当てられており、第2マスタIC570bから送信された制御信号に基づいて、それぞれ別々の演出動作を実行させることができる。 Further, even decoration controller 610L~610R included in the decorative member 9a and the decorative member 9b, and different individual address respectively assigned, based on the control signal transmitted from the second master IC570b, separately the effect operation it is possible to run. 具体的には、照明ユニット11に含まれる装飾制御装置610Kの個別アドレスには「0000」、装飾部材9aに含まれる装飾制御装置610L、610M及び610Nの個別アドレスには「0001」「0010」及び「0011」、装飾部材9bに含まれる装飾制御装置610P、610Q及び610Rの個別アドレスには「0100」「0101」及び「0110」が割り当てられている。 Specifically, the individual address of the decoration controller 610K included in the illumination unit 11 "0000", decoration controller 610L included in the decorative member 9a, the individual address of 610M and 610N "0001", "0010" and "0011", decoration controller 610P included in the decorative member 9b, the individual address of the 610Q and 610R are assigned "0100", "0101" and "0110".

一方、廉価版前面枠3'は、通常版前面枠3と同様に、第2マスタIC570bに接続される簡易中継基板1600と、ほぼ同様の機能を有する基板(以下、廉価版の簡易中継基板1600'とする)を備える。 On the other hand, cheaper version front frame 3 ', like the normal version front frame 3, a simple relay board 1600 is connected to the second master IC570b, simple relay board 1600 of the substrate (hereinafter, cheaper version having substantially the same function 'includes a to). 但し、廉価版前面枠3'では、簡易中継基板1600'に分岐型の装飾制御装置610Sのみが接続されており、照明駆動モータ(13a、14a)を備えずにコストダウンが図られている。 However, 'the, simple relay board 1600' Bargain front frame 3 only 610S branched decoration control device is connected, the lighting drive motor (13a, 14a) the cost without providing a are achieved.

装飾制御装置610Sは、照明ユニット11内に配置されており、装飾装置基板625Sに備えられた装飾装置620を制御する。 Decoration controller 610S is disposed in the illumination unit 11, controls the decoration device 620 provided in the decorative device substrate 625S. 具体的には、照明ユニット11に含まれるLEDや異常報知LED29などが制御され、通常版前面枠3と同様である。 Specifically, an LED or abnormality notification LED29 included in the lighting unit 11 is controlled, it is the same as the normal version front frame 3. また、装飾制御装置610Sは、通常版前面枠3の照明ユニット11を制御する装飾制御装置610Kと同一の基板であり、同じ個別アドレス(「0000」)が割り当てられている。 Further, the decorative controller 610S has the same substrate as the decorative controller 610K for controlling the illumination unit 11 of the normal version of the front frame 3, the same individual address ( "0000") is assigned. そのため、通常版前面枠3の装飾制御装置610Kと、廉価版前面枠3'の装飾制御装置610Sでは、同じ制御が実行される。 Therefore, the normal plate decoration controller front frame 3 610K, the decoration controller 610S of Bargain front frame 3 ', the same control is executed.

また、装飾制御装置610Sは、分岐型の装飾制御装置であり、装飾制御装置610T及び装飾制御装置610Vに受信した制御信号を送信する。 Further, the decorative controller 610S is a branched decorative controller transmits a control signal received decorative controller 610T and decorative controller 610V. 装飾制御装置610T及び610Uは、通常版前面枠3の左側部分の装飾部材9a'を制御する。 Decoration controller 610T and 610U controls the decorative member 9a 'in the left part of the normal version of the front frame 3. また、装飾制御装置610V及び610Wは、通常版前面枠3の右側部分の装飾部材9b'を制御する。 Further, the decorative controller 610V and 610W controls the decorative member 9b 'of the right portion of the normal version of the front frame 3.

また、廉価版前面枠3'では、左側の装飾部材9a'を制御する装飾制御装置610T及び610U、及び右側の装飾部材9b'を制御する装飾制御装置610V及び610Wが取り付けられている。 Further, 'the left of the decorative member 9a' Bargain front frame 3 decorative controller 610T and 610U to control, and decorative controller 610V and 610W for controlling the right decorative member 9b 'is attached. 装飾制御装置610Tは、通常版前面枠3の装飾制御装置610Lと同一の基板であり、同じ個別アドレス(「0001」)が割り当てられている。 Decoration controller 610T is normally Version decoration controller same substrate and 610L of the front frame 3, the same individual address ( "0001") is assigned. 同様に、装飾制御装置610Vは、通常版前面枠3の装飾制御装置610Pと同一の基板であり、同じ個別アドレス(「0001」)が割り当てられている。 Similarly, decorative controller 610V is generally plate decoration controller same substrate and 610P of the front frame 3, the same individual address ( "0001") is assigned. そのため、通常版前面枠3の装飾制御装置610Lと、廉価版前面枠3'の装飾制御装置610Tでは、同じ制御が実行され、通常版前面枠3の装飾制御装置610Pと、廉価版前面枠3'の装飾制御装置610Vでは、同じ制御が実行される。 Therefore, the normal plate decoration controller front frame 3 610L, the decoration controller 610T of Bargain front frame 3 ', the same control is executed, usually version and decoration controller 610P front frame 3, Bargain front frame 3 the decoration controller 610V of ', the same control is executed.

装飾制御装置610U及び610Wには、同じ個別アドレス(「0111」)が割り当てられている。 The decoration controller 610U and 610W, the same individual address ( "0111") is assigned. したがって、廉価版前面枠3'では、左右の装飾部材で装飾制御装置610U及び610Wで同じ制御が実行され、すなわち、制御対象のLEDによる照射が同じタイミングで実行される。 Therefore, the cheaper version front frame 3 ', the same control is executed by the decoration controller 610U left and right decorative member and 610W, i.e., the irradiation by the LED of the control object is performed at the same timing. また、装飾制御装置610U及び610Wには、通常版前面枠3の装飾制御装置610に割り当てられていない個別アドレスが割り当てられている。 Further, the decorative controller 610U and 610W, individual addresses are not assigned to decoration controller 610 of the normal version of the front frame 3 is assigned.

そして、通常版前面枠3と廉価版前面枠3'のいずれに使用される場合であっても、演出制御装置550からは、装飾部材9a、9b、9a'、9b'に含まれる装飾制御装置610のI 2 CI/Oエクスパンダ615に割り当てられたすべての個別アドレスに対して演出制御データが送信される。 Then, 'even if it is used in either, from the effect control device 550, the decorative member 9a, 9b, 9a' Normal Edition front frame 3 and Bargain front frame 3, decoration controller included in 9b ' the effect control data is transmitted to all of the individual address assigned to the I 2 CI / O expander 615 610.

以上のように、廉価版前面枠3'には、備えられている装飾制御装置のうち、装飾制御装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御手段)に相当するものが存在せず、代わりに、装飾制御装置610U及び610W(第2の仕様依存型グループ単位制御手段)が取り付けられている。 As described above, the cheaper version front frame 3 ', of the decoration control device is provided, decorative controller 610M, 610N, equivalent to 610Q and 610R (first specification dependent group-unit control unit) there does not exist, instead, decoration controller 610U and 610W (second specification dependent group-unit control unit) is attached. 通常版前面枠3には、装飾制御装置610M、610N、610Q及び610R(第1の仕様依存型グループ単位制御手段)が取り付けられているのに対し、廉価版前面枠3'には、より少ない数の装飾制御装置610U及び610W(第2の仕様依存型グループ単位制御手段)が取り付けられている。 A typical version of the front frame 3, the decorative controller 610M, 610N, whereas 610Q and 610R (first specification dependent group-unit control unit) is mounted, the cheaper version front frame 3 ', less the number of decorative controller 610U and 610W (second specification dependent group-unit control unit) is attached.

また、装飾制御装置610Kと装飾制御装置610S、装飾制御装置610Lと装飾制御装置610T、装飾制御装置610Vと装飾制御装置610Pは、互いに、通常版前面枠3と廉価版前面枠3'とに共通利用可能な基板として構成されている。 The common decorative controller 610K and decorative controller 610S, decoration controller 610L and decorative controller 610T, decoration controller 610V and decorative controller 610P are each, usually plate front frame 3 and Bargain front frame 3 ' and it is configured as an available substrate.

したがって、本発明の第1の実施の形態の演出制御装置550は、通常版用の制御と廉価版用の制御とを共通化することが可能となり、前面枠ごとに制御を変更する必要が無く、演出制御装置550の製造コストを削減することができる。 Accordingly, the first embodiment attraction control apparatus 550 of the present invention, can be made common to the control of the normal control and cheaper version for version and it is not necessary to change the control for each front frame , it is possible to reduce the manufacturing cost of the effect control device 550.

なお、以降の説明では、特に断らない限り、本発明の第1の実施の形態の遊技機1では通常版前面枠が取り付けられているものとする。 In the following description, unless otherwise specified, it is assumed that the first embodiment the gaming machine 1 in the normal version front frame of the present invention is mounted.

なお、廉価版前面枠3'では、個別アドレスが「0010」、「0011」、「0101」及び「0110」となるI 2 CI/Oエクスパンダ615は使用されず、通常版前面枠3では、個別アドレスが「0111」となるI 2 CI/Oエクスパンダ615は使用されない。 It should be noted that, "0010" in the low-cost version of the front frame 3 ', an individual address, in "0011", I 2 CI / O expander 615 becomes "0101" and "0110" is not used, the normal version of the front frame 3, I 2 CI / O expander 615 individual address is "0111" is not used. そのため、いずれの前面枠3であっても、異常判定テーブル3300(図33参照)において、接続されないI 2 CI/Oエクスパンダ615が存在することになる。 Therefore, even in any of the front frame 3, in the abnormality determination table 3300 (see FIG. 33), so that the I 2 CI / O expander 615 is not connected there. しかしながら、後述するように、異常判定テーブル3300に登録されている少なくとも1つのI 2 CI/Oエクスパンダ615と、第2マスタIC570bとの間で正常にデータ送信が行われていれば、正常に動作していると判定されるため、これが原因で処理が中断することはない。 However, as will be described later, abnormal and at least one I 2 CI / O expander 615 in the determination table 3300 is registered, if the performed data normally transmitted between the second master IC570b, normally to be judged to be operating, it causes processing will not be interrupted.

図15は、本発明の第1の実施の形態の演出制御装置550と遊技盤10に含まれる中継基板600及び装飾制御装置610の接続状態を説明する図である。 Figure 15 is a diagram for explaining a connection state of the first embodiment of the effect control device 550 and the relay board included on the game board 10 600 and decorative controller 610 of the present invention.

図15では、演出制御装置550、中継基板600、装飾制御装置610A、610B及び610Cの接続について説明する。 In Figure 15, the effect control device 550, relay board 600, decorative controller 610A, the 610B, and 610C of the connection will be described. また、説明の都合上、装飾制御装置610として、1個の中継基板600と、装飾制御装置610Cよりも下流に接続されている各装飾制御装置(610D〜610J)については記載を省略する。 Also omitted, for convenience of explanation, as a decorative controller 610, and one of the relay board 600, the description about the decoration control device connected downstream from the decoration controller 610C (610D~610J). なお、各装飾制御装置610間の接続はそれぞれ同じである。 The connection between the respective decorative controller 610 are the same, respectively.

演出制御装置550は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseによって中継基板600と接続される。 Effect control device 550, connecting line Vcc, connection line Vled connection lines SDA connection lines SCL, connecting line GND, connecting line M11 -M14, connecting line M21 to M24, the connection line M31~M34 connection lines SL1, connection line SL2, connection lines SE1~3, is connected to the relay substrate 600 by connecting lines Vms, and the connection line Vse.

接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線Vms、及び接続線Vseについては、図11にて説明した通りである。 Connection line Vcc, connection line Vled, connection line SDA, the connection line SCL, connecting line GND, connecting lines Vms, and for connection lines Vse, is as described in Figure 11.

接続線M11〜M14は、第1演出ユニット63に含まれる役物駆動第1MOT71の第1〜4相を制御するための信号が送信される。 Connection lines M11~M14 a signal for controlling the character object driving the 1MOT71 first to fourth phase included in the first direction unit 63 is transmitted. 接続線M21〜M24は、第2演出ユニット64に含まれる役物駆動第2MOT81の第1〜4相を制御するための信号が送信される。 Connection lines M21~M24 a signal for controlling the character object driving the 2MOT81 first to fourth phase included in the second direction unit 64 is transmitted. 役物駆動第1MOT71、役物駆動第2MOT81は4相駆動のステッピングモータを用いている。 Character object driving the 1MOT71, character object driving the 2MOT81 uses a stepping motor four-phase drive.

接続線M31〜M34は、モータを制御するための接続線であるが、本発明の第1の実施の形態では、中継基板600に対応するモータが接続されないため、接続状態を表示する空き端子モニタ603が接続される。 Connection lines M31~M34 is a connection line for controlling the motor, in the first embodiment of the present invention, since the motor corresponding to the relay substrate 600 is not connected, the free terminal monitor for displaying the connection state 603 is connected. 空き端子モニタ603は、接続線M31〜M34に対応した、4個のLEDによって構成されており、各接続線が断線しているか否かを確認することができる。 No connection monitor 603 corresponding to the connection line M31~M34, it is constituted by four LED, it is possible to confirm whether the connection line is disconnected. したがって、一部又は全部の接続線が断線している場合には、空き端子モニタ603の一部が点灯しないことになるので、ケーブルの品質を悪いと判断することができる。 Therefore, when a part or the whole of the connecting line is broken, since a part of the free terminal monitor 603 is not lit, it can be determined that the poor quality of the cable.

特に、本発明の第1の実施の形態の遊技機1のように、第1マスタIC570aと中継基板600とを接続するケーブル91には、電源を供給するための接続線GND、接続線Vcc、接続線Vled、接続線Vms、及び接続線Vseが含まれている(図11若しくは図15参照)。 In particular, as the gaming machine 1 of the first embodiment of the present invention, the cable 91 that connects the first master IC570a and the relay board 600, connecting line GND for supplying power, connecting line Vcc, connection lines Vled, it contains connecting lines Vms, and the connection line Vse (see FIG. 11 or FIG. 15). これらの電力を供給する線は、安定した動作を実現するために、充分な電流量が確保できる断面積の大きい(太い)ケーブルが本来であれば用いられる。 Line and supplies the power, in order to achieve a stable operation, a large cross-sectional area amount sufficient current can be secured (thick) cable is used would otherwise.

しかしながら、ケーブル91の様なフラット形状のケーブルを用いる場合には、コネクタを接続する関係から、各ケーブルの断面積の大きさを同一(共通化)する必要がある。 However, when using a cable such flat shape of the cable 91, from the relationship of the connector, it is necessary to the same (common) the size of the cross-sectional area of ​​each cable. そこで、断面積の大きいケーブルを代わりに、複数の接続線を用いて電源供給を行うことが考えられ、例えば、接続線GNDとして6本のケーブルを使用し、接続線Vmsとして3本のケーブルを使用するといった構成を実現することができる。 Therefore, instead a large cable cross-sectional area, it is conceivable to perform power supply by using a plurality of connection lines, for example, using the six cables as the connection lines GND, three cables as the connection lines Vms it is possible to realize a configuration such use.

このとき、電力を供給する接続線の一部が断線していても、すべての接続線が断線していなければ、見た目上は問題なく動作していることになるので、LEDを点灯させたり、モータを駆動させたりすることが可能であるが、充分な電流量が確保できていない状態であるため、ケーブル上で異常な発熱が発生したりする恐れがある。 At this time, even if disconnection part of the connection line for supplying a power, if not all of the connecting lines is broken, since it looks on it will be operating without problems, or to illuminate the LED, Although it is possible or to drive the motor, since the amount sufficient current is in a state which is not secured, there is a possibility that abnormal heating on the cable or generated. このような場合に、空き端子モニタ603に電力を供給する線を接続することによって、一見正常に動作していても、一部の接続線が断線しているような品質の劣るケーブルを発見することができ、障害が発生する前に交換したり必要なメンテナンスを行ったりすることが可能となる。 In such a case, by connecting the line for supplying power to the vacant terminal monitor 603, also operating seemingly correctly, part of the connection line to discover cable poor quality as broken it can be, it is possible or perform the required maintenance or replacement before a failure occurs.

また、中継基板600は、役物駆動モータ(役物駆動第1MOT71、役物駆動第2MOT81)を駆動するために、接続線Vmsから供給された電力を各モータに供給する。 The relay substrate 600, the character object drive motor (character object driving the 1MOT71, character object driving the 2MOT81) to drive, for supplying electric power supplied from the connection line Vms to each motor. なお、装飾ピース46を上下動させるための役物駆動ソレノイドに供給される電力についても接続線Vmsから供給される。 Incidentally, it supplied from the connection line Vms also power supplied decorative pieces 46 to the character object drive solenoids for vertically moving.

また、中継基板600には、役物駆動モータの回転位置を検出するためのモータ位置検出センサ560aが接続される。 Also, the relay board 600, the motor position detection sensor 560a for detecting the rotational position of the character object drive motor is connected. 接続線SE1〜3は、モータ位置検出センサ560による検出結果を受信するための接続線であり、中継基板600は、モータ位置検出センサ560aによって検出された役物駆動モータの回転位置を、接続線SE1〜3を介して演出制御装置550に送信する。 Connection lines SE1~3 is a connection line for receiving the detection result by the motor position detection sensor 560, the relay substrate 600, the detected rotational position of the character object drive motor by the motor position detection sensor 560a, connection line transmitted to the effect control device 550 via the SE1~3.

接続線SL1及び接続線SL2は、役物駆動ソレノイドを制御するための接続線である。 Connecting line SL1 and the connecting line SL2 is a connection line for controlling the character object drive solenoid. 接続線SL1及び接続線SL2も、役物駆動ソレノイドを使用しないときは、前述の接続線M31〜M34と同様に、接続状態を表示する空き端子モニタ603が接続される。 Connecting line SL1 and the connecting line SL2 even when not using the character object driving the solenoid, similarly to the above-described connection line M31~M34, free terminal monitor 603 for displaying the connection state is connected.

中継基板600を含む装飾制御装置610は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、及び接続線GND(以下、この5種類の接続線を束ねたものを一つのハーネスという)を介して互いに接続される。 Decoration controller 610 including a relay substrate 600, connecting line Vcc, connection line Vled, connection line SDA, the connection line SCL, and the connection line GND (hereinafter, referred to as a harness a bundle of the five types of connection lines) via are connected to each other.

また、装飾制御装置610Aにはハーネスを介して装飾制御装置610B及び装飾制御装置610Cが接続され、装飾制御装置610Cにはハーネスを介して図示しない装飾制御装置610Dが接続される。 Further, the decorative controller 610A decoration controller 610B via a harness and decorative controller 610C is connected, decorative controller 610D (not shown) via a harness is connected to the decorative controller 610C.

各装飾制御装置610は、ハーネスを自身に接続するための取付口となるコネクタを備える。 Each decorative controller 610 is provided with a connector comprising a mounting port for connecting a harness to itself. このコネクタは各装飾制御装置610で共通であるため、各接続線の接続順が共通となっており、誤配線を防止することができる。 This connector is for a common to the decorative controller 610, connection order of each connection line has become a common, it is possible to prevent erroneous wiring.

図16は、本発明の第1の実施の形態の演出制御装置550と、通常版前面枠3に含まれる簡易中継基板1600及び装飾制御装置610の接続状態を説明する図である。 Figure 16 is a diagram for explaining the first embodiment attraction control apparatus 550 of the present invention, the connection state of the simple relay board 1600 and decorative controller 610 included in the normal version front frame 3.

図16では、演出制御装置550、簡易中継基板1600、装飾制御装置610K、610L及び610Pの接続について説明する。 In Figure 16, the effect control device 550, the simple relay board 1600, decoration controller 610K, for 610L and 610P of connection will be described. また、説明の都合上、装飾制御装置610として、装飾制御装置610L及び装飾制御装置610Pよりも下流に接続されている各装飾制御装置については記載を省略する。 Also omitted, for convenience of explanation, as a decorative controller 610, the description about the decoration control device connected downstream from the decoration controller 610L and decorative controller 610P.

演出制御装置550は、接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線M11〜M14、接続線M21〜M24、接続線M31〜M34、接続線SL1、接続線SL2、接続線SE1〜3、接続線Vms、及び接続線Vseに加え、演出ボタン17からのボタン信号を受信する接続線及び音信号をスピーカ30に送信する接続線によって簡易中継基板1600と接続される。 Effect control device 550, connecting line Vcc, connection line Vled connection lines SDA connection lines SCL, connecting line GND, connecting line M11 -M14, connecting line M21 to M24, the connection line M31~M34 connection lines SL1, connection line SL2, connection lines SE1~3, in addition to the connection line Vms, and the connection line Vse, is connected to the simple relay board 1600 by a connection line that sends a connection line and a sound signal receives a button signal from the performance button 17 to the speaker 30 that.

接続線Vcc、接続線Vled、接続線SDA、接続線SCL、接続線GND、接続線Vms、及び接続線Vseについては、図15にて説明したように、演出制御装置550と遊技盤10とを接続する場合と同様に、下流側に配置されている各装飾制御装置610に各種信号を送受信する。 Connection line Vcc, connection line Vled, connection line SDA, the connection line SCL, connecting line GND, connecting lines Vms, and for connection lines Vse, as described with reference to FIG. 15, a rendering control unit 550 and the game board 10 similar to the case of connecting to transmit and receive various signals to each of the decorative controller 610 disposed on the downstream side.

接続線M11〜M14は、照明ユニット11に含まれる第1可動式照明13の照明駆動第1MOT13aを制御するための信号が送信される。 Connection lines M11~M14 a signal for controlling the illumination driving first 1MOT13a the first movable lighting 13 included in the lighting unit 11 is transmitted. 接続線M21〜M24は、照明ユニット11に含まれる第2可動式照明14の照明駆動第2MOT14aを制御するための信号が送信される。 Connection lines M21~M24 a signal for controlling the illumination driving first 2MOT14a the second movable lighting 14 included in the lighting unit 11 is transmitted.

接続線M31〜M34は、モータを制御するための接続線であるが、本発明の実施の形態では、対応するモータが簡易中継基板1600に接続されないため、中継基板600と同様に、接続状態を表示する空き端子モニタ603が接続される。 Connection lines M31~M34 is a connection line for controlling the motor, in the embodiment of the present invention, because the corresponding motor is not connected to the simple relay board 1600, similarly to the relay board 600, the connection state No connection monitor 603 to be displayed is connected.

さらに、照明駆動モータ(照明駆動第1MOT13a、照明駆動第2MOT14a)を駆動するために、接続線Vmsから供給された電力を各モータに供給する。 Furthermore, illumination driving motor (illumination driving the 1MOT13a, illumination driving the 2MOT14a) to drive, for supplying electric power supplied from the connection line Vms to each motor.

また、簡易中継基板1600には、照明駆動モータの回転位置を検出するためのモータ位置検出センサ560bが接続される。 In addition, the simple relay board 1600, the motor position detection sensor 560b for detecting the rotational position of the illumination drive motor is connected. 簡易中継基板1600は、モータ位置検出センサ560bによって検出された照明駆動モータの回転位置を、接続線SE1〜3を介して演出制御装置550に送信する。 Simple relay board 1600 transmits the rotational position of the illumination drive motor detected by the motor position detection sensor 560b, the effect control device 550 via a connection line SE1~3.

ここで、装飾制御装置610に設けられたI 2 CI/Oエクスパンダ615(図18で後述)が装飾装置620を制御する方法について説明する。 Here, I 2 CI / O expander 615 provided in the decorative controller 610 (described later in FIG. 18) describes a method of controlling a decorative device 620.

演出制御装置550は、遊技制御装置500から入力された遊技データに基づいて、演出装置(装飾装置620)の出力態様を決定する。 Effect control unit 550, based on the game data input from the game controller 500 determines the output mode of presentation device (decoration device 620). そして、演出制御装置550は、決定された出力態様となるように、制御対象となる装飾制御装置610の個別アドレス(I 2 CI/Oエクスパンダ615の個別アドレス)を含む演出制御データ(演出制御情報)を中継基板600に出力する。 The effect control device 550, so that the determined output mode, effect control data (presentation control with individual addresses of the decoration control device 610 to be controlled (individual address of the I 2 CI / O expander 615) and outputs the information) to the relay board 600. このとき、演出制御データは、中継基板600から接続線SDAを介してすべての制御対象の装飾制御装置610に出力される。 In this case, the effect control data is output to the decoration controller 610 for all of the controlled object via the connection line SDA from the relay board 600.

なお、本発明の第1の実施の形態では装飾制御装置610によって制御される演出装置は主としてLED等の発光装置であるため、LEDの発光態様が演出装置の出力態様に相当する。 Incidentally, effect device in the first embodiment of the present invention which is controlled by the decoration controller 610 primarily because it is a light emitting device such as LED, light emitting mode of the LED corresponds to the output mode of the performance apparatus. この場合、演出制御データによって、LEDの点灯/点滅/消灯が指示され、さらに、LEDの点滅周期や点灯輝度も指示される。 In this case, the effect control data, LED lighting / flashing / off is instructed, further, blinking cycle and the lighting brightness of the LED is also indicated.

各装飾制御装置610には、前述のようにあらかじめ一意な個別アドレスが設定されており、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致するか否かを判定する。 Each decorative controller 610 are set in advance a unique individual address, as described above, the effect control data is input, and the individual address set with the address included in the input presentation control data It is equal to or matches. そして、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致すると判定された場合には、装飾制御装置610のI 2 CI/Oエクスパンダ615は、演出制御データを取り込んで、対応する装飾装置620の出力態様を制御するとともに、8ビット目のデータが入力された直後に返答信号をマスタIC(第1マスタIC570a、第2マスタIC570b)に出力する。 Then, in the case where the individual address set with the address included in the input effect control data is determined to match, I 2 CI / O expander 615 decoration controller 610 captures the effect control data in controls the output mode of the corresponding decoration apparatus 620, and outputs a response signal immediately after the 8 bit data is input master IC (first master IC570a, second master IC570b) to.

以上のように、マスタICは、当該マスタICに接続されるすべての装飾制御装置610に演出制御データを送信し、当該演出制御データに含まれる個別アドレスに対応する装飾制御装置610において、要求した出力態様となるように演出装置を制御することができる。 As described above, the master IC transmits the effect control data to all the decoration control device 610 which is connected to the master IC, the decoration controller 610 corresponding to the individual address contained in the performance control data, has requested it is possible to control the effect device so that the output mode.

なお、各装飾制御装置610には、個別アドレス以外にも、装飾制御装置610のI 2 CI/Oエクスパンダ615を初期化するためのリセット用アドレスが設定されている。 Note that each of the decorative controller 610, in addition to individual address, resetting address for initializing the I 2 CI / O expander 615 decoration controller 610 is set. このリセットアドレスは、すべてのI 2 CI/Oエクスパンダ615に対して共通に設けられたアドレスであり、個別アドレスとして使用することはできない。 The reset address is an address that is provided in common for all I 2 CI / O expander 615 can not be used as an individual address. また、このリセットアドレスの値を変更することもできないように構成されている(詳細は後述する)。 Further, (described later in detail) is configured not can change the value of the reset address.

演出制御装置550は、装飾制御装置610(正確には、装飾制御装置610のI 2 CI/Oエクスパンダ615)を初期化する場合に、このリセット用の共通アドレスを含んだ初期化指示データを、中継基板600又は簡易中継基板1600に出力する。 Effect control device 550, (to be exact, I 2 CI / O expander 615 decoration controller 610) ornamental controller 610 to initialize and the initialization instruction data including a common address for the reset , and outputs it to the relay board 600 or the simple relay board 1600. このとき、初期化指示データ演出制御データは、中継基板600又は簡易中継基板1600を介して、演出制御装置550に接続されるすべての装飾制御装置610に対して接続線SDAから出力される。 In this case, the initialization instruction data presentation control data via the relay board 600 or the simple relay board 1600 is output from the connection line SDA to all the decoration control device 610 which is connected to the attraction control apparatus 550.

各装飾制御装置610には、リセット用の共通アドレスがあらかじめ設定されているので、入力されたデータに含まれるアドレスと、リセット用の共通アドレスとが一致するか否かを判定する。 Each decorative controller 610, since the common address for resetting is set in advance, determines the address contained in the input data, whether or not the common address for resetting match. 一致すると判定された場合には、装飾制御装置610のI 2 CI/Oエクスパンダ615は、返答信号をマスタICに出力するとともに、入力データを初期化指示データとして取り込み、I 2 CI/Oエクスパンダ615自身を初期化する。 If a match was determined to the I 2 CI / O expander 615 decoration controller 610 outputs the reply signal to the master IC, captures input data as initialization instruction data, I 2 CI / O Aix to initialize the panda 615 itself.

なお、I 2 CI/Oエクスパンダ615が初期化されると、当該初期化されたI 2 CI/Oエクスパンダ615によって制御される演出装置はオフ状態となる。 Incidentally, the I 2 CI / O expander 615 is initialized, rendering device controlled by the I 2 CI / O expander 615 the initialization is turned off.

このように、装飾制御装置610は、演出制御装置550からの指令に基づく制御を行うので、演出制御装置550と装飾制御装置610との関係は、演出制御装置550の第1マスタIC570a及び第2マスタIC570bがマスタであり、各装飾制御装置610のI 2 CI/Oエクスパンダ615がスレーブとなる。 Thus, the decorative control device 610, since the control based on the command from the performance control unit 550, the relationship between the effect control device 550 and the decorative controller 610, the effect control device first master IC570a and second 550 master IC570b is the master, I 2 CI / O expander 615 of the decorative controller 610 is slave.

図15及び図16では、中継基板600以外の装飾制御装置610の制御対象は、LEDなどの発光装置である装飾装置620となっているが、モータやソレノイドなどの可動物を制御することも可能である。 In FIG. 15 and FIG. 16, the control target of the decoration control device 610 other than the relay substrate 600 is has a decorative device 620 is a light emitting device such as LED, it is also possible to control the movable objects such as motors and solenoids it is. この場合には、演出装置がモータやソレノイドなどの駆動源となることから、これらの駆動源の動作態様が演出装置の出力態様に相当する。 In this case, since the effect device is a driving source such as a motor or a solenoid, the operation mode of these driving sources corresponds to the output mode of the performance apparatus. 演出制御データには、駆動源の作動/停止指示が含まれ、さらに動作速度を指定することも可能である。 The effect control data, include activation / stop instruction of the driving source, it is possible to further specify the operation speed.

なお、遊技機1の構成として、通常版前面枠3の代わりに廉価版前面枠3'を設けた場合でも、廉価版前面枠3'に含まれる各種基板の接続状態は、図16とほぼ同等の構成となる。 Incidentally, as a configuration of the gaming machine 1, in place of the normal version of the front frame 3 'even in the case where the, cheaper version front frame 3' Bargain front frame 3 connected states of various substrates contained is substantially the 16 same the configuration.

但し、廉価版前面枠3'には、照明駆動モータ(照明駆動第1MOT13a、照明駆動第2MOT14a)が設けられていないため、廉価版の簡易中継基板1600'には、照明駆動モータが接続されるコネクタが存在せず、接続線M11〜M14、及び接続線M21〜M24も使用されない。 However, 'in the illumination drive motor (illumination driving the 1MOT13a, illumination driving the 2MOT14a) because is not provided, the simple relay board 1600 Bargain' Bargain front frame 3, the lighting drive motor is connected connector absent, connecting lines M11 -M14, and also connecting lines M21~M24 not used. そのため、廉価版の簡易中継基板1600'では、接続線M11〜M14、及び接続線M21〜M24にも、空き端子モニタ603が接続される。 Therefore, the Bargain simple relay board 1600 ', connecting lines M11 -M14, and also to the connection line M21 to M24, the free terminal monitor 603 is connected.

また、廉価版前面枠3'には、モータ位置検出センサ560bが設けられていないため、廉価版の簡易中継基板1600'では、接続線SE1〜3をグランドに接続して、一定のレベルの信号が、常時、演出制御装置550に入力されるように構成している。 Further, 'the, since the motor position detection sensor 560b is not provided, Bargain simple relay board 1600' Bargain front frame 3, by connecting the connection lines SE1~3 to the ground, a constant level of the signal There always are arranged to be inputted to the attraction control apparatus 550.

図17は、本発明の第1の実施の形態の装飾制御装置610のブロック図である。 Figure 17 is a block diagram of a first embodiment of the decorative control device 610 of the present invention.

本発明の第1の実施の形態の装飾制御装置610は、前述のように、接続形態に基づいて、分岐型、連結型、及び終端型の3種類に分類される。 The first embodiment of the decorative control device 610 of the present invention, as described above, based on the connection form, branched, linked, and are classified into three types of termination type. 図17には、分岐型の装飾制御装置610Xに終端型の装飾制御装置610Yが接続されている例を示している。 Figure 17 shows an example in which termination type decoration controller 610Y is connected to the branched decoration controller 610x. さらに、装飾制御装置610Yには、装飾装置基板625が接続されている。 Further, the decorative controller 610Y, decoration device substrate 625 is connected.

分岐型の装飾制御装置とは、I 2 CI/Oエクスパンダ615と、I 2 CI/Oエクスパンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)と、上流コネクタから受け入れた信号を、複数の装飾制御装置610に伝達するコネクタ(下流コネクタ)を備えたものである。 The branched decoration controller, the I 2 CI / O expander 615, a connector (upstream connector) for receiving a signal received by the I 2 CI / O expander 615, a signal received from the upstream connector, those having a connector (downstream connector) that transmits a plurality of decorative controller 610. 例えば、図中の装飾制御装置610Xのように、内部にI 2 CI/Oエクスパンダ615及びLED(装飾装置620)を備え、さらに、一つの上流コネクタ611と二つの下流コネクタ612A、612Bを備える。 Comprising for example, as decorative controller 610X in figure inside provided with I 2 CI / O expander 615 and LED (decoration device 620), further, one of the upstream connector 611 and two downstream connector 612A, the 612B .

接続線SDA及び接続線SCLは、装飾制御装置610内で二つに分岐し、一方は、そのまま次の装飾制御装置610Yに出力するための下流コネクタ612Bに接続される。 Connecting lines SDA and the connection line SCL is branched into two by the decoration control device 610, one is connected to the downstream connector 612B for outputting it to the next decoration controller 610Y. 他方は、さらに分岐し、一方はI 2 CI/Oエクスパンダ615に接続され、他方は別の下流コネクタ612Aに接続される。 On the other hand, the further branch, one is connected to the I 2 CI / O expander 615, the other is connected to another downstream connector 612A.

また、装飾制御装置610XのI 2 CI/Oエクスパンダ615の出力側には、制御対象となる装飾装置620が接続される。 Further, the output side of the I 2 CI / O expander 615 decoration controller 610x, decoration device 620 is connected to be controlled. 2 CI/Oエクスパンダ615の出力側は、図20で説明するポート0〜15によって構成される。 The output side of the I 2 CI / O expander 615 is constituted by a port 0-15 described in Figure 20. さらに、装飾制御装置610のすべてのポートが、図19で後述する電流制限抵抗R0〜R15を介して、内部のLEDに接続されている。 Furthermore, all ports of the decorative controller 610, via a current limiting resistor R0~R15 described later in FIG. 19 are connected to an internal the LED. なお、この電流制限抵抗R0〜R15も、装飾制御装置610に備えられている。 Note that this current limiting resistor R0~R15 is also provided in the decorative controller 610.

前述したように、I 2 CI/Oエクスパンダ615は、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I 2 CI/Oエクスパンダ615に設定されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I 2 CI/Oエクスパンダ615に接続されている装飾装置620を制御する。 As described above, I 2 CI / O expander 615 includes an address included in the presentation control data inputted from the performance control unit 550, and the individual address set to the I 2 CI / O expander 615 only if they match, on the basis of the decoration data included in the presentation control data to control the decoration device 620 connected to the I 2 CI / O expander 615.

なお、下流コネクタが1個しか備えないために、上流コネクタから受け入れた信号が、1つの装飾制御装置610にのみ伝達可能となっている装飾制御装置は、連結型の装飾制御装置となる。 In order to downstream connector is not provided with only one, the signal received from the upstream connector, decorative controller is only enabled transmitted to one decorative control device 610, a connection type decoration controller. 例えば、前述した装飾制御装置610Xにて、下流コネクタ612Bのみが備えられ、下流コネクタ612Aが存在しないようなものが該当する。 For example, in decorative controller 610X described above, only the downstream connector 612B are provided, corresponding things like no downstream connector 612A.

また、終端型の装飾制御装置とは、I 2 CI/Oエクスパンダ615と、I 2 CI/Oエクスパンダ615が受信する信号を受け入れるためのコネクタ(上流コネクタ)を有するが、上流コネクタから受け入れた信号を、他の装飾制御装置610に伝達しないものである。 Further, the termination type decoration controller, the I 2 CI / O expander 615 has a connector (upstream connector) for receiving a signal received by the I 2 CI / O expander 615, received from an upstream connector the signals and do not transmit to the other decorative controller 610. 例えば、図中の装飾制御装置610Yは、I 2 CI/Oエクスパンダ615及びLED(装飾装置620)を備え、装飾制御装置610Yの外部に接続される装飾装置基板625に備わるLEDに電流を流すための接続線、装飾装置基板625のLEDに電源電圧を供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置610と装飾装置基板625とが接続される。 For example, decorative controller 610Y in the figure, comprises a I 2 CI / O expander 615 and LED (decoration device 620), a current flows to the LED included in the decorative device substrate 625 to be connected to an external decoration controller 610Y connecting lines for, LED connection line for supplying a power supply voltage of the decorative device substrate 625, and, via a connecting line grounded, and decoration controller 610 and the decorative device substrate 625 is connected.

装飾装置基板625は、I 2 CI/Oエクスパンダ615を備えておらず、LEDなどの発光装置のみを備えた基板である。 Decorative device substrate 625 is not provided with a I 2 CI / O expander 615, LED is a substrate having a light-emitting device only such. この場合、装飾装置基板625に備えたLEDに接続される電流制限抵抗を、装飾装置基板625に設けることになるが、I 2 CI/Oエクスパンダ615が備えられた装飾制御装置610に設けてもよい。 In this case, the current limiting resistor connected to the LED with a decorative device substrate 625, but will be provided on the decorative device substrate 625, provided in the decorative controller 610 provided with the I 2 CI / O expander 615 it may be.

なお、装飾装置基板625に設けたLEDの数に対応して、装飾制御装置610から装飾装置基板625へ渡されることになる、これらのLEDに電流を流すための接続線の数が決定される。 Incidentally, in response to the number of LED provided on the decorative device substrate 625 will be passed from the decorative controller 610 to the decorative device substrate 625, the number of connection lines are determined for supplying a current to these LED . 例えば、装飾装置基板625に二つのLEDを備えた場合には、I 2 CI/Oエクスパンダ615のポートと対応するLEDとを接続するための2本の制御線と、Vledから供給された電力を供給する電源線1本とが、少なくとも必要となる。 For example, when provided with two LED decorative device substrate 625 was supplied with two control lines for connecting the LED corresponding to the port I 2 CI / O expander 615, from Vled power one and a power supply for supplying line, is at least required.

そして、装飾制御装置610Yに設けられたI 2 CI/Oエクスパンダ615も、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I 2 CI/Oエクスパンダ615に設定されているアドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I 2 CI/Oエクスパンダ615に接続されている装飾装置620を制御する。 Then, I 2 CI / O expander 615 provided in the decorative controller 610Y is also an address included in the presentation control data inputted from the performance control unit 550, it is set to the I 2 CI / O expander 615 only if the address there are matches, on the basis of the decoration data included in the presentation control data to control the decoration device 620 connected to the I 2 CI / O expander 615. この場合、中央の装飾制御装置610に設けられた装飾装置620と、装飾装置基板625に設けられた装飾装置620の両方が、I 2 CI/Oエクスパンダ615によって制御される。 In this case, the decorative device 620 provided in the center of the decorative controller 610, both decorative device 620 provided on the decoration device substrate 625 is controlled by I 2 CI / O expander 615.

このように、装飾装置基板625を設けて、装飾制御装置610から一部の装飾装置(LED)を分離させることで、離れた箇所に配置されたLEDであっても、共通のI 2 CI/Oエクスパンダ615により制御することができる。 Thus, by providing a decorative device substrate 625, by separating a portion of the decorative device (LED) from decorative controller 610, it is an LED that is disposed at a remote location, common I 2 CI / O Aix can be controlled by the Panda 615.

なお、装飾制御装置610は、前述したように、LEDなどの発光装置の代わりに、ソレノイドやモータなどの可動物を制御することが可能であり、具体的には、図20にて後述する。 Incidentally, decoration controller 610, as described above, instead of the light emitting device such as LED, it is possible to control the movable object such as a solenoid or a motor, specifically, will be described later with reference to FIG 20.

図18は、本発明の第1の実施の形態のI 2 CI/Oエクスパンダ615の構成を示すブロック図である。 Figure 18 is a block diagram showing a configuration of a first embodiment of the I 2 CI / O expander 615 of the present invention.

2 CI/Oエクスパンダ615は、接続線SDAに接続されるトランジスタ630、接続線SDAに接続されるフィルタ631、接続線SDAに接続されるドライバ632、接続線SCLに接続されるフィルタ633、バスコントローラ634、出力設定レジスタ635、出力コントローラ636、I 2 CI/Oエクスパンダ615の出力側の各ポート0〜15に接続されるドライバ637、各ポート0〜15に接続されるトランジスタ638A〜638P、及びリセット信号発生回路639を備える。 I 2 CI / O expander 615, the transistor 630 is connected to the connection line SDA, filter 631 connected to the connection line SDA, the driver 632 is connected to the connection line SDA, filter 633 connected to the connection line SCL, bus controller 634, the output setting register 635, the output controller 636, I 2 CI / O Aix driver 637 which is connected to each port 0-15 of the output side of the expander 615, the transistor is connected to each port 0-15 638A~638P , and a reset signal generating circuit 639.

フィルタ631は、接続線SDAに接続され、接続線SDAから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。 Filter 631 is connected to the connection line SDA, to remove noise in the input data from the connection line SDA, and outputs the noise has been removed data to the bus controller 634. ドライバ632は、返答信号を接続線SDAから出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。 Driver 632, when outputting a reply signal from the connection line SDA, applies the transistor 630 can operate the voltage to the transistor 630.

ドライバ632は、接続線SDAからデータ(返答信号)を出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。 Driver 632, when outputting the data (response signal) from the connection line SDA, applies the transistor 630 can operate the voltage to the transistor 630.

トランジスタ630は、電力消費を抑えるために電界効果トランジスタ(FET)が用いられており、トランジスタ630のゲートはドライバ632に接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。 Transistor 630 is a field effect transistor (FET) is used to reduce power consumption, the gate of the transistor 630 is connected to the driver 632, the drain is connected to line SDA which a predetermined voltage is applied by the pull-up resistor R It is connected to, and the source is grounded.

トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。 It is smaller than a predetermined value the voltage applied to the gate of the transistor 630 to operate the transistor 630, a current does not flow between the drain and the source. 一方、トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下する。 On the other hand, the voltage applied to the gate of the transistor 630 is equal to or greater than a predetermined value to operate the transistor 630, the current flows to the source voltage of a predetermined value is grounded from applied drain connection line SDA the voltage drops. なお、トランジスタ630は、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。 The transistor 630 is used as an about 10 mA current from the drain of the specification without damage be flowed to the source.

ドライバ632は、データ(返答信号)を接続線SDAから出力する場合に、トランジスタ630にドレインとソースとの間に電流を流すためにトランジスタ630のゲートにトランジスタ630が動作可能な値の電圧を印加する。 The driver 632 is applied to a case of outputting data (response signal) from the connection line SDA, the voltage of the gate in the transistor 630 is operational value of the transistor 630 to flow a current between the drain and the source in the transistor 630 to. そして、ドライバ632は、接続線SDAの電圧をHIGHからLOWへ繰り返し変化させることによって、データを接続線SDAから出力する。 The driver 632, by repeatedly changing the voltage of the connection line SDA from HIGH to LOW, and outputs the data from the connection line SDA.

フィルタ633は、接続線SCLに接続され、接続線SCLから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。 Filter 633 is connected to the connection line SCL, to remove noise in the input data from the connection line SCL, and outputs the noise has been removed data to the bus controller 634.

また、I 2 CI/Oエクスパンダ615には、当該I 2 CI/Oエクスパンダ615に備わるアドレス設定用端子A0〜A3によって固有のアドレスが設定されており、バスコントローラ634に入力されている。 In addition, the I 2 CI / O expander 615, is set a unique address by the address setting terminals A0~A3 provided in the I 2 CI / O expander 615 is input to the bus controller 634. さらに、I 2 CI/Oエクスパンダ615をリセットするためのアドレスも、あらかじめ設定されている。 In addition, the address for resetting the I 2 CI / O expander 615, is set in advance.

バスコントローラ634は、接続線SDAから入力されたデータのアドレスがI 2 CI/Oエクスパンダ615に設定された固有のアドレスと一致するか否かを判定し、一致している場合に当該データを演出制御データとして取り込む。 The bus controller 634, the address of the data input from the connecting line SDA it is determined whether to match the unique address set in I 2 CI / O expander 615, the data when they coincide taken in as the effect control data.

また、バスコントローラ634は、接続線SDAから入力されたデータのアドレスがI 2 CI/Oエクスパンダ615に設定されたリセット用のアドレスと一致するか否かを判定し、一致している場合に当該データを初期化指示データとして取り込み、当該I 2 CI/Oエクスパンダ615を初期化する。 The bus controller 634, when the address of the data input from the connection line SDA is determined whether matches the address of the reset set in I 2 CI / O expander 615 is consistent captures the data as initialization instruction data, and initializes the I 2 CI / O expander 615.

また、バスコントローラ634は、接続線SCLの信号レベルのLOWからHIGHへの変化回数が8回に達し、8ビット目のデータを取り込んだ後、接続線SCLの信号レベルがHIGHからLOWへ変化すると、返答信号を接続線SDAから第1マスタIC570aに出力する。 The bus controller 634, the number of changes from LOW to HIGH of the signal level of the connection line SCL reaches 8 times, after capturing the 8 bit data, the signal level of the connection line SCL is changed from HIGH to LOW , and it outputs a response signal from the connection line SDA to the first master IC570a. さらに、接続線SCLの信号レベルがLOWからHIGHへ変化することが確認され、再度接続線SCLの信号レベルがHIGHからLOWへ変化すると、接続線SDAを開放する。 Further, the signal level of the connection line SCL it is confirmed that changes from LOW to HIGH, the signal level again connecting line SCL is changed from HIGH to LOW, to open the connection line SDA. つまり、接続線SCLの信号レベルのLOWからHIGHへの変化回数が9回になるタイミングで返答信号を出力する。 That, and outputs a response signal at a timing change frequency from the signal level of the LOW connecting line SCL to HIGH is 9 times.

出力設定レジスタ635には、当該I 2 CI/Oエクスパンダ615の動作モードやポート0〜15の出力状態が設定される。 The output setting register 635, the output state of the operation mode and ports 0-15 of the I 2 CI / O expander 615 is set. バスコントローラ634が接続線SDAから初期化指示データを取り込んで、当該I 2 CI/Oエクスパンダ615が初期化された場合には、出力設定レジスタ635は、すべてのポート0〜15に電流が流れないように初期状態に設定される。 Bus controller 634 captures the initialization instruction data from the connection line SDA, if the I 2 CI / O expander 615 is initialized, the output setting register 635, the current to all ports 0-15 Flow It is set to an initial state so as not.

出力コントローラ636は、出力設定レジスタ635に設定されたデータに基づいて、ポートドライバ637を介して、各ポート0〜15に接続された演出装置に電流を流すことによって、演出装置の出力状態を実際に制御する。 The output controller 636, based on the set output setting register 635 data, through the port driver 637, by flowing a current to the effect device connected to each port 0-15, the output state of the performance apparatus actually to control to. この出力状態は、バスコントローラ634が接続線SDAから演出制御データを取り込むと、演出制御データに指定されている内容に更新される。 The output state, the bus controller 634 takes in effect control data from the connection line SDA, is updated to what is specified in the effect control data.

すなわち、第1マスタIC570aから受信した演出制御データに基づいて、出力設定レジスタ635に設定し、ストップコンディションを受信した時点で、各ポート0〜15の出力状態を更新して演出装置に反映させる。 That is, based on the effect control data received from the first master IC570a, set in the output setting register 635, upon receiving the stop condition, to be reflected in the performance apparatus to update the output state of each port 0-15. したがって、シフトレジスタのように、LAT信号を受信する必要もなく、すなわち、LAT信号を受信するための配線を必要とすることなく、演出制御を行うことができる。 Therefore, as in the shift register, there is no need to receive the LAT signal, i.e., without the need for wiring to receive the LAT signal, it is possible to perform effect control. 特に、ポート出力状態を、複数のI 2 CI/Oエクスパンダ615で同時に更新する必要がある場合に有効であり、異なるI 2 CI/Oエクスパンダ615に制御される演出装置であっても、同時に演出動作を実行するように制御できるため、より演出効果を高めることが可能となる。 In particular, the port output state, is effective when it is necessary to update simultaneously on multiple I 2 CI / O expander 615, even effect devices controlled in a different I 2 CI / O expander 615, can be controlled to perform a demonstration operation simultaneously, it is possible to enhance the presentation effect.

ドライバ637は、ポートに電流を流す場合に、電流を流すポートに接続されるトランジスタ638A〜638Pが動作可能な電圧を当該トランジスタに印加する。 Driver 637, when the current flows to the port, the transistor 638A~638P connected to the port passing a current is applied operable voltage to the transistor.

トランジスタ638A〜638Pのゲートはドライバ637に接続され、ドレインは図19及び図20に示すように演出装置を動作させるための電圧が印加された接続線に接続するポート端子に接続され、ソースは接地されている。 The gate of the transistor 638A~638P is connected to the driver 637, the drain is connected to the port terminal connected to the connection line voltage is applied to operate the effect device as shown in FIGS. 19 and 20, the source is grounded It is.

トランジスタ638A〜638Pのゲートに印加される電圧がトランジスタ638A〜638Pを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。 It is smaller than a predetermined value the voltage applied to the gate of the transistor 638A~638P operates the transistor 638A~638P, no current flows between the drain and the source. 一方、638A〜638Pのゲートに印加される電圧がトランジスタ638を動作させる所定値以上であれば、図19に示す電源Vled、又は図20に示す電源Vmotや電源Vsolからゲートに印加されている所定の電圧が、トランジスタ638のドレインを介して接地されているソースへ電流が流れることによって、ポート端子に接続された演出装置の出力状態を制御できる。 On the other hand, if the voltage applied to the gate of 638A~638P more than a predetermined value to operate the transistor 638, it is applied power Vled shown in FIG. 19, or from the power Vmot or power Vsol shown in Figure 20 to the gate predetermined voltage of, by current to the source which is grounded flows through the drain of the transistor 638 can control the output state of the connected effect device to the port pin.

また、装飾制御装置610のI 2 CI/Oエクスパンダ615は、I 2 CI/Oエクスパンダ615のポート端子に接続されたすべての演出装置(LEDなどの装飾装置620)を同時に制御することが可能であるので、I 2 CI/Oエクスパンダ615のポート端子に接続された一つの演出装置を一つのグループとして制御することができる。 Also, I 2 CI / O expander 615 decoration controller 610 to control all of the effect device connected to the port terminal of the I 2 CI / O expander 615 (decoration device 620 such as a LED) at the same time since possible, it is possible to control the single effect device connected to the port terminal of the I 2 CI / O expander 615 as a group.

そして、各装飾制御装置610に備わるI 2 CI/Oエクスパンダ615同士は、互いに異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割された形態となっている。 Then, between I 2 CI / O expander 615 provided in the decorative controller 610, since the assigned different individual address to each other, and has a form in which presentation device is divided into a plurality of groups. すなわち、各装飾制御装置610に備わるI 2 CI/Oエクスパンダ615は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されているものである。 That, I 2 CI / O expander 615 provided in the decorative controller 610 are those that are configured to effect device as a controllable group unit control means in groups.

したがって、各装飾制御装置610を統括する演出制御装置550は、グループ単位制御手段を統括して制御するグループ統括制御手段として機能している。 Thus, effect control device 550 which controls the respective decoration controller 610 is acting as a group supervisory controlling means for collectively controlling a group-unit control unit.

リセット信号発生回路639には、I 2 CI/Oエクスパンダ615に電源を供給する接続線Vccに接続されるVcc端子、及び外部からのリセット信号を受け付けるRESET端子が接続されている。 The reset signal generating circuit 639, RESET terminal that accepts a reset signal from the Vcc terminal, and the external connected to the connection line Vcc for supplying power to the I 2 CI / O expander 615 is connected.

リセット信号発生回路639は、I 2 CI/Oエクスパンダ615に電源が投入され、電圧が所定値まで立ち上がると、リセット信号を発生させ、発生させたリセット信号をバスコントローラ634、出力設定レジスタ635、及び出力コントローラ636に入力することによって初期化する。 Reset signal generating circuit 639 is turned the power to the I 2 CI / O expander 615, the voltage rises to a predetermined value to generate a reset signal, the reset signal generated bus controller 634, the output setting register 635, and initialized by input to the output controller 636.

なお、外部からLOWレベルのリセット信号が入力された場合には、リセット信号発生回路639はリセット信号を出力するので、演出制御装置550のCPU551から、NORゲート回路561を経由して、RESET端子からリセット信号を入力するようにしてもよい。 In the case where a LOW level of the reset signal is externally inputted, the reset signal generating circuit 639 outputs a reset signal, the CPU551 of the effect control device 550 via a NOR gate circuit 561, the RESET terminal it may be inputted to the reset signal. RESET端子を使用しない場合には、図19及び図20に示すようにRESET端子はHIGHにプルアップされていてもよい。 When not using the RESET pin, RESET pin may be pulled HIGH, as shown in FIGS. 19 and 20.

図19は、本発明の第1の実施の形態の装飾装置620を制御する装飾制御装置610のI 2 CI/Oエクスパンダ615周辺の回路図である。 Figure 19 is a circuit diagram of a peripheral I 2 CI / O expander 615 decoration controller 610 for controlling the decoration device 620 according to the first embodiment of the present invention.

2 CI/Oエクスパンダ615は、入力端子としてNC端子、RESET端子、SCL端子、SDA端子、Vcc端子、A0〜A3端子、及びGND端子を備え、出力端子として、PORT0〜PORT15を備える。 I 2 CI / O expander 615, NC terminal as an input terminal, RESET pin, SCL pin, SDA pin, Vcc pin, A0 to A3 terminals, and provided with a GND terminal, an output terminal, and a PORT0~PORT15.

RESET端子には、プルアップ抵抗Rを介してI 2 CI/Oエクスパンダ615に供給される電源が接続されている。 The RESET terminal, power supplied to the I 2 CI / O expander 615 through a pull-up resistor R is connected. このため、リセット端子に印加される電圧は常にHIGHに維持されている。 Therefore, the voltage applied to the reset terminal is always kept to HIGH.

SCL端子は接続線SCLに接続され、SDA端子は接続線SDAに接続される。 SCL pin is connected to the connection line SCL, SDA pin is connected to the connection line SDA.

Vcc端子には、I 2 CI/Oエクスパンダ615に供給される電源が接続される。 The Vcc terminal, power supplied to the I 2 CI / O expander 615 is connected. さらに、Vcc端子には、電源ノイズを除去するコンデンサCPが接続される。 In addition, the Vcc terminal, the capacitor CP to remove power noise is connected.

A0端子〜A3端子は、I 2 CI/Oエクスパンダ615に個別アドレスを設定するための端子である。 A0 pin ~A3 terminal is a terminal for setting the individual address to I 2 CI / O expander 615. なお、I 2 CI/Oエクスパンダ615の個別アドレスは、通常、4ビットで表現され、この端子にI 2 CI/Oエクスパンダ615の電源が印加されている場合にはバスコントローラ634に「1」が設定され、この端子がグランドに接続されている場合にはバスコントローラ634に「0」が設定される。 Incidentally, the individual address of the I 2 CI / O expander 615, typically 4 bits are represented by "1 to the bus controller 634 when the power of the I 2 CI / O expander 615 is applied to the terminal "it is set," 0 "is set to the bus controller 634 in the case of this terminal is connected to ground.

したがって、図19に示すI 2 CI/Oエクスパンダ615の個別アドレスは「0100」となる。 Thus, the individual address of the I 2 CI / O expander 615 shown in FIG. 19 is "0100". GND端子は、電圧をグランドするための端子である。 GND terminal is a terminal for ground voltage.

PORT0端子〜PORT15端子は、電流制限抵抗R0〜R15を介してLED0〜LED15からなる装飾装置620に接続される。 PORT0 terminal ~PORT15 terminal is connected to the decorative device 620 consisting LED0~LED15 through the current limiting resistor R0 to R15. なお、PORT0にように、ポート1個に対して1個のLEDを接続してもよいが、PORT1〜15のように、ポート1個に対して複数個のLEDを接続してもよい。 Incidentally, as to PORT0, for one port may be connected to one LED, but as PORT1~15, may be connected a plurality of LED for one port.

すべてのポートにLEDを1個ずつ設ける場合は、1個のI 2 CI/Oエクスパンダ615によって、最大で16個のLEDを制御できることになる。 When providing the LED one by one to all ports, so that by a single I 2 CI / O expander 615 can control the 16 LED at a maximum. また、各ポートに接続されるLEDの個数が異なる場合は、1個のポートに直列に接続されたすべてのLEDを1種類のLEDということにすれば、1個のI 2 CI/Oエクスパンダ615によって、最大で16種類のLEDを制御できることになる。 Also, when the number of LED which is connected to each port is different, if all the LED connected in series with one port to the fact that one type of LED, one I 2 CI / O expander by 615, it becomes possible to control the 16 types of LED at a maximum.

PORT0端子〜PORT15端子に接続されるトランジスタ638A〜638P(図18参照)のゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Pのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT15端子に接続されるLED0〜LED15に電流が流れ、各LED0〜LED15は点灯する。 When the voltage from the driver 637 to the gate of the transistor 638A~638P (see FIG. 18) which is connected to PORT0 terminal ~PORT15 terminal is applied, current flows from the drain of the transistor 638A~638P a voltage is applied to the source it allows a current flows through the LED0~LED15 connected to PORT0 terminal ~PORT15 terminals, each LED0~LED15 lights up.

一方、ドライバ637がトランジスタ638A〜638Pのゲートに電圧を印加しなければ、各LED0〜LED15に電流が流れない状態になり、各LED0〜LED15は点灯しない。 Meanwhile, the driver 637 unless a voltage is applied to the gate of the transistor 638A~638P, will state where no current flows through the respective LED0~LED15, each LED0~LED15 will not light.

なお、I 2 CI/Oエクスパンダ615のPORT0端子〜PORT15端子には、LEDの代わりに、モータやソレノイドを接続して、このモータやソレノイドを遊技に用いる演出装置として構成することも可能である。 Note that the PORT0 terminal ~PORT15 terminal I 2 CI / O expander 615, instead of the LED, connecting a motor or a solenoid, it is also possible to configure the motor or a solenoid as a presentation device to be used in a game . 以下、図20を参照しながらI 2 CI/Oエクスパンダ615を用いてモータやソレノイドを制御する場合について説明する。 Hereinafter, the case of controlling the motors and solenoids with I 2 CI / O expander 615 with reference to FIG. 20.

図20は、本発明の第1の実施の形態の装飾制御装置610のI 2 CI/Oエクスパンダ615周辺の回路図であり、モータやソレノイドを制御する場合を示す図である。 Figure 20 is a circuit diagram of a peripheral I 2 CI / O expander 615 of the first embodiment of the decorative control device 610 of the present invention, showing a case of controlling the motor or a solenoid.

ここで使用されるモータはステッピングモータにより構成され、ステッピングモータを駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。 Here motors used in is constituted by a stepping motor, each phase of the signal terminal for driving the stepping motor, rotates by sequentially applying a predetermined voltage. 本発明の第1の実施の形態では、モータの各相の信号端子がPORT0端子〜PORT3端子に接続される。 In the first embodiment of the present invention, each phase of the signal terminals of the motor is connected to PORT0 terminal ~PORT3 terminal.

モータに接続されているPORT0端子〜PORT3端子に接続されるトランジスタ638A〜638Dのいずれかのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Dのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT3端子に接続されるモータに電流が流れ、役物駆動用のモータが駆動する。 When the voltage from the driver 637 is applied to either the gate of transistor 638A~638D connected to PORT0 terminal ~PORT3 terminal connected to the motor, source from the drain of the transistor 638A~638D a voltage is applied to a current it becomes possible to flow a current flows through the motor that is connected to PORT0 terminal ~PORT3 terminal, a motor for character object drive is driven.

なお、各PORT0端子〜PORT3端子とモータとを接続する接続線は分岐し、分岐した一方の接続線は、モータに供給される電源にダイオードD及びツェナダイオードZDを介して接続される。 The connection line connecting the respective PORT0 terminal ~PORT3 terminal and the motor is branched, the branched one connection line is connected via a diode D and Zener diode ZD in the power supplied to the motor.

また、PORT端子15は、使用されるソレノイドに接続される。 Further, PORT terminal 15 is connected to the solenoid to be used. ソレノイドに接続されているPORT15端子に接続されるトランジスタ638Pのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638Pのドレインからソースへ電流が流れることが可能になり、PORT15端子に接続されるソレノイドに電流が流れ、ソレノイドによって駆動される図示しない演出装置が駆動する。 When the voltage from the driver 637 is applied to the gate of the transistor 638P connected to PORT15 terminal connected to the solenoid, it is possible from the drain of the transistor 638P to which the voltage is applied a current flows to the source, PORT15 current flows to the solenoid connected to the terminal, rendering device (not shown) driven by a solenoid is driven.

なお、図20では、I 2 CI/Oエクスパンダ615にモータ及びソレノイドの双方が接続されているが、一つのI 2 CI/Oエクスパンダ615に対して、モータ及びソレノイドの少なくとも一方だけを接続した構成でもよい。 In FIG 20, although both the motors and solenoids to I 2 CI / O expander 615 is connected, connected to one I 2 CI / O expander 615, the motor and the solenoid at least one only it may be in the configuration.

例えば、ステッピングモータだけを制御するグループとしてのI 2 CI/Oエクスパンダ615を専用に設けたり、ソレノイドだけを制御するグループとしてのI 2 CI/Oエクスパンダ615を専用に設けたりするようにしてもよい。 For example, as or provided or provided I 2 CI / O expander 615 as a group controls only the stepping motor only, the I 2 CI / O expander 615 as a group to control only the solenoid dedicated it may be. このような構成により、同一グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必要な演出装置だけをグループ化して効率よく制御することも可能となる。 With this configuration, it becomes possible to control the effect device belonging to the same group at the same timing, it is possible to control efficiently by grouping only high-speed processing is required effect device.

図21は、本発明の第1の実施の形態の装飾制御装置610、中継基板600及び簡易中継基板1600の回路構成を説明するための図であり、特に、信号線や電源線の入出力に関する接続状態を説明するための図である。 Figure 21 is a first embodiment of the decorative control device 610 of the present invention, is a diagram for explaining a circuit configuration of the relay board 600 and the simple relay board 1600, in particular, to input and output signal lines and power lines it is a diagram for explaining a connection state.

本図においては、装飾制御装置610、中継基板600及び簡易中継基板1600のうち、分岐型の装飾制御装置610(例えば、装飾制御装置610Aなど)について説明を行うこととし、最後に、連結型の装飾制御装置610、終端型の装飾制御装置610、中継基板600、簡易中継基板1600との相違点の説明を行うことにする。 In this figure, decoration controller 610, among the relay board 600 and the simple relay board 1600, branched decoration controller 610 (e.g., such as decorative controller 610A) and to perform the described, finally, coupling type decoration controller 610, decorative controller 610 of the terminal type, the relay substrate 600, will be a description of differences from the simplified relay board 1600.

なお、本図においては、前述した分岐型の装飾制御装置610Xに備えられる部品と、同一の付番を付けて説明を行う。 In the present diagram, a description will be with the components provided in the decorative controller 610X of the branched described above, the numbering identical.

分岐型の装飾制御装置610は、上流コネクタ611、下流コネクタ612(612A、612B)、及びI 2 CI/Oエクスパンダ615を備える。 Branched decoration controller 610 comprises, upstream connector 611, the downstream connector 612 (612A, 612B), and I 2 CI / O expander 615.

上流コネクタ611は、当該装飾制御装置610よりも上流の装飾制御装置610に接続されるコネクタである。 Upstream connector 611 is a connector that is connected upstream of the decorative controller 610 than the decoration controller 610. 下流コネクタ612A及び612Bは、当該装飾制御装置610よりも下流側の装飾制御装置610に接続される。 Downstream connectors 612A and 612B are connected to the ornamental controller 610 downstream of the decoration control device 610.

二つの下流コネクタ612A、612Bに接続線SDAを接続するために、上流コネクタ611から延びる内部接続線SDA2111は分岐2101で第1接続線SDA2121と第2接続線SDA2131とに分岐する。 Two downstream connector 612A, in order to connect the connecting line SDA to 612B, the internal connection line SDA2111 extending from an upstream connector 611 branches to the first connecting line SDA2121 the branch 2101 and the second connecting line SDA2131. 第1接続線SDA2121は下流コネクタ612Aに接続され、第2接続線SDA2131は下流コネクタ612Bに接続される。 The first connection line SDA2121 is connected to the downstream connector 612A, the second connection line SDA2131 is connected to the downstream connector 612B.

同じく、上流コネクタ611から延びる内部接続線SCL2112は分岐2102で第1接続線SCL2122と第2接続線SCL2132とに分岐する。 Similarly, the internal connection line SCL2112 extending from an upstream connector 611 branches to the first connecting line SCL2122 the branch 2102 and the second connecting line SCL2132. 第1接続線SCL2122は下流コネクタ612Aに接続され、第2接続線SCL2132は下流コネクタ612Bに接続される。 The first connection line SCL2122 is connected to the downstream connector 612A, the second connection line SCL2132 is connected to the downstream connector 612B.

さらに、接続線SDAをI 2 CI/Oエクスパンダ615に接続するために、第2接続線SDA2131は分岐2103で分岐し、分岐した第2接続線SDA2131はI 2 CI/Oエクスパンダ615の図19及び図20に示すSDA端子に接続される。 Furthermore, the connecting lines SDA to connect to I 2 CI / O expander 615, a second connection line SDA2131 is branched at the branch 2103, diagram of a second connecting line SDA2131 branched is I 2 CI / O expander 615 It is connected to the SDA pin shown in 19 and Figure 20. また、接続線SCLをI 2 CI/Oエクスパンダ615に接続するために、第2接続線SCL2132は分岐2104で分岐し、分岐した第2接続線SCL2132はI 2 CI/Oエクスパンダ615の図19及び図20に示すSCL端子に接続される。 Further, the connection line SCL to connect to I 2 CI / O expander 615, a second connection line SCL2132 branches at the branch 2104, diagram of a second connecting line SCL2132 branched is I 2 CI / O expander 615 It is connected to the SCL pin shown in 19 and Figure 20. 以下、I 2 CI/Oエクスパンダ615、分岐2103からI 2 CI/Oエクスパンダ615に接続される接続線SDA、及び分岐2104からI 2 CI/Oエクスパンダ615に接続される接続線SCLを含む構成をI 2 CI/Oエクスパンダ部2181とする。 Hereinafter, I 2 CI / O Expander 615, connecting line SDA of the branch 2103 is connected to the I 2 CI / O expander 615, and a connection line SCL from branch 2104 is connected to the I 2 CI / O expander 615 a structure including a I 2 CI / O expander unit 2181.

なお、I 2 CI/Oエクスパンダ615には、I 2 CI/Oエクスパンダ615の電源電圧となる電圧Vccが供給されている。 Note that the I 2 CI / O expander 615, voltage Vcc as a power supply voltage of the I 2 CI / O expander 615 is supplied. また、図21では図示されていないが、I 2 CI/Oエクスパンダ615からは、装飾制御装置610に設けられたLED(装飾装置620)を駆動する各ポート0〜15の信号線(図19参照)が出力されている。 Although not shown in FIG. 21, I 2 from CI / O Expander 615, decorative controller LED provided in 610 (decoration device 620) signal lines for each port 0 to 15 for driving (Fig. 19 reference) is output.

さらに、当該装飾制御装置610のI 2 CI/Oエクスパンダ615が上流の装飾制御装置610に接続線SDAを介して出力する信号、及び上流の装飾制御装置610から、当該装飾制御装置610のI 2 CI/Oエクスパンダ615に接続線SDAを介して入力される信号のノイズを除去するために、内部接続線SDA2111にはツェナダイオードZD2141が接続されている。 Further, the I 2 CI / O Aix signal expander 615 is output via the connection line SDA upstream decoration controller 610 and upstream of the decoration control device 610, of the decoration controller 610, I of the decorative controller 610 to remove noise of 2 CI / O Aix signal input through the connection line SDA panda 615, Zener diode ZD2141 is connected to the internal connection line SDA2111.

具体的には、内部接続線SDA2111は分岐2105で分岐し、分岐した内部接続線SDA2111はツェナダイオードZD2141のカソード側に接続され、ツェナダイオードZD2141のアノード側は接地されている。 Specifically, the internal connection line SDA2111 is branched at the branch 2105, the internal connection line SDA2111 branched is connected to the cathode of the Zener diode ZD2141, the anode side of the Zener diode ZD2141 is grounded.

このため、内部接続線SDA2111に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2141によって逃がされる。 Therefore, the applied predetermined voltage above the internal connection line SDA2111 (e.g., pulse noise signal) is released by the Zener diode ZD2141.

また、上流の装飾制御装置610から、当該装飾制御装置610のI 2 CI/Oエクスパンダ615へ接続線SCLを介して入力される信号のノイズを除去するために、内部接続線SCL2112にはツェナダイオードZD2142が接続されている。 Further, from the upstream decoration controller 610, in order to remove noise from the signal input via the connection line SCL to I 2 CI / O expander 615 of the decoration control device 610, zener the internal connection line SCL2112 diode ZD2142 is connected.

具体的には、内部接続線SCL2112は分岐2106で分岐し、分岐した内部接続線SCL2112はツェナダイオードZD2142のカソード側に接続され、ツェナダイオードZD2142のアノード側は接地されている。 Specifically, the internal connection line SCL2112 is branched at the branch 2106, the internal connection line SCL2112 branched is connected to the cathode of the Zener diode ZD2142, the anode side of the Zener diode ZD2142 is grounded.

このため、内部接続線SCL2112に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2142によって逃がされる。 Therefore, the applied predetermined voltage above the internal connection line SCL2112 (e.g., pulse noise signal) is released by the Zener diode ZD2142.

また、当該装飾制御装置610のI 2 CI/Oエクスパンダ615が、下流コネクタ612Aに接続された装飾制御装置610に接続線SDAを介して出力する信号、及び下流コネクタ612Aに接続された装飾制御装置610から装飾制御装置610のI 2 CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、第1接続線SDA2121にはツェナダイオードZD2143が接続されている。 Also, I 2 CI / O expander 615 of the decoration control device 610, the signal to be output via the connection line SDA decorative controller 610 connected to the downstream connector 612A, and connected decorative controlled downstream connector 612A to remove noise from the signal input from the device 610 to the I 2 CI / O expander 615 decoration controller 610 via the connection line SDA, the Zener diode ZD2143 is connected to the first connection line SDA2121 .

具体的には、第1接続線SDA2121は分岐2107で分岐し、分岐した第1接続線SDA2121はツェナダイオードZD2143のカソード側に接続され、ツェナダイオードZD2143のアノード側は接地されている。 Specifically, the first connecting line SDA2121 is branched at the branch 2107, the first connection line SDA2121 branched is connected to the cathode of the Zener diode ZD2143, the anode side of the Zener diode ZD2143 is grounded.

このため、第1接続線SDA2121に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2143によって逃がされる。 Therefore, the applied predetermined voltage higher than the first connection line SDA2121 (e.g., pulse noise signal) is released by the Zener diode ZD2143.

また、第1接続線SDA2121に接続されるツェナダイオードZD2143と同じく、第2接続線SDA2131にもツェナダイオードZD2145が接続される。 Also, like the Zener diode ZD2143 that is connected to the first connecting line SDA2121, Zener diode ZD2145 is also connected to the second connecting line SDA2131.

また、装飾制御装置610のI 2 CI/Oエクスパンダ615から下流コネクタ612Aに接続された装飾制御装置610へ接続線SCLを介して入力される信号のノイズを除去するために、第1接続線SCL2122にはツェナダイオードZD2144が接続されている。 Further, in order to remove the noise of the I 2 CI / O Aix signal input from the expander 615 through a connection line SCL to decorative controller 610 connected to the downstream connector 612A decoration controller 610, a first connection line Zener diode ZD2144 is connected to SCL2122.

具体的には、第1接続線SCL2122は分岐2108で分岐し、分岐した第1接続線SCL2122はツェナダイオードZD2144のカソード側に接続され、ツェナダイオードZD2144のアノード側は接地されている。 Specifically, the first connecting line SCL2122 is branched at the branch 2108, the first connection line SCL2122 branched is connected to the cathode of the Zener diode ZD2144, the anode side of the Zener diode ZD2144 is grounded.

このため、第1接続線SCL2122に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD2144によって逃がされる。 Therefore, the applied predetermined voltage higher than the first connection line SCL2122 (e.g., pulse noise signal) is released by the Zener diode ZD2144.

また、第1接続線SCL2122に接続されるツェナダイオードZD2144と同じく、第2接続線SCL2132にもツェナダイオードZD2146が接続される。 Also, like the Zener diode ZD2144 that is connected to the first connecting line SCL2122, Zener diode ZD2146 is also connected to the second connecting line SCL2132.

さらに、当該装飾制御装置610のI 2 CI/Oエクスパンダ615に電源電圧を供給する接続線Vccに接続される上流コネクタ601のVcc端子から延びる内部接続線Vcc2171と、上流コネクタ601のGND端子から延び、接地されている内部接続線GND2172とは、平滑コンデンサC2161及びバイパスコンデンサCP2162を介して接続されている。 Further, the internal connection line Vcc2171 extending from the Vcc terminal of the I 2 CI / O Aix upstream connector 601 to be connected to expander 615 a power supply voltage to the connection line Vcc supply of the decoration control device 610, the GND terminal of the upstream connector 601 extend, the internal connection line GND2172 which is grounded, is connected through the smoothing capacitor C2161 and bypass capacitor CP2162.

平滑コンデンサC2161は、電源の電圧波形を滑らかにするためのコンデンサであり、バイパスコンデンサCP2162は、電源の電圧のノイズを除去するためのコンデンサである。 Smoothing capacitor C2161 is a capacitor for smoothing the supply voltage waveform, the bypass capacitor CP2162 is a capacitor for removing noise of the supply voltage.

このため、装飾制御装置610のI 2 CI/Oエクスパンダ615に供給される電源電圧は、平滑コンデンサC2161により電圧が平滑化され、バイパスコンデンサCP2162によりノイズが除去されて、I 2 CI/Oエクスパンダ615に供給される。 Therefore, the power supply voltage supplied to the I 2 CI / O expander 615 decoration controller 610, the smoothed voltage by the smoothing capacitor C2161, noise is removed by a bypass capacitor CP2162, I 2 CI / O Aix It is supplied to the panda 615.

同じく、下流コネクタ612A、612BのVcc端子から延びる内部接続線Vcc2173と、GND端子から延びる内部接続線GND2174とは、平滑コンデンサC2161及びバイパスコンデンサCP2162を介して接続されている。 Similarly, the downstream connector 612A, the internal connection line Vcc2173 extending from the Vcc terminal of 612B, the internal connection line GND2174 extending from the GND terminal are connected via the smoothing capacitor C2161 and bypass capacitor CP2162. これによって、平滑化され、ノイズが除去された電圧が下流の装飾制御装置610に接続される接続線Vccに印加される。 Thus, the smoothed voltage from which the noise has been removed is applied to the connection line Vcc is connected downstream of the decoration control device 610.

以上、分岐型の装飾制御装置610について説明を行ったが、次に、連結型の装飾制御装置610について説明する。 Although the branched decoration controller 610 has been described, it will now be described decoration controller 610 of the connection type.

なお、下流コネクタ612Aに加え、接続線SDAに接続されるツェナダイオードZD2143、及び接続線SCLに接続されるツェナダイオードZD2144、内部接続線Vcc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコンデンサCP2162を備える構成を第1の下流コネクタ部2182とする。 Incidentally, in addition to the downstream connector 612A, comprises a Zener diode ZD2144, internal connection line Vcc2173, internal connection line GND2174, smoothing capacitor C2161 and bypass capacitor CP2162 connected to Zener diode ZD2143, and connecting lines SCL are connected to the connection line SDA the structure and the first downstream connector portion 2182.

また、下流コネクタ612Bに加え、接続線SDAに接続されるツェナダイオードZD2145、及び接続線SCLに接続されるツェナダイオードZD2146、内部接続線Vcc2173、内部接続線GND2174、平滑コンデンサC2161及びバイパスコンデンサCP2162を備える構成を第2の下流コネクタ部2183とする。 In addition to the downstream connector 612B, comprises a Zener diode ZD2146, internal connection line Vcc2173, internal connection line GND2174, smoothing capacitor C2161 and bypass capacitor CP2162 connected to Zener diode ZD2145, and connecting lines SCL are connected to the connection line SDA the configuration and the second downstream connector portion 2183.

装飾制御装置610が連結型の場合には、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ612Aは存在するが下流コネクタ612Bが存在しない。 When decoration controller 610 of the connection type, since a structure comprising only one downstream connector in the substrate, but the downstream connector 612A exists no downstream connector 612B.

そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2103、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SCL2132は存在しない点が、分岐型の装飾制御装置610とは異なる構成となる。 Therefore, the internal connection line SDA2111 and internal connection line SCL2112 becomes a structure which does not branch the branch point 2103 and 2104, that no second connection line SDA2131 and the second connection line SCL2132 are present, the branched decoration controller 610 the different configurations.

また、連結型の装飾制御装置610は、第2の下流コネクタ部2183を構成する電子部品が存在しない点も、分岐型の装飾制御装置610と異なる構成となる。 The connection type decoration controller 610, also points to the electronic component constituting the second downstream connector portion 2183 is not present, the configuration different from the branched decoration controller 610. 他の構成は分岐型の装飾制御装置610と同様の構成となる。 Other configurations are the same configuration as the decorative controller 610 of the branched.

次に、終端型の装飾制御装置610について説明する。 Next, a description will be given decorative controller 610 of the terminal type.

装飾制御装置610が終端型の場合には、基板内に下流コネクタを備えない構成となるので、下流コネクタ612A、612Bがともに存在しない。 When decoration controller 610 of the terminal type, since the configuration without the downstream connector in the substrate, the downstream connector 612A, 612B are both absent.

そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2101、2102、2103、2104で分岐することなく、I 2 CI/Oエクスパンダ615へ接続される点が、分岐型の装飾制御装置610とは異なる構成となる。 Therefore, the internal connection line SDA2111 and internal connection line SCL2112 without branching at the branch point 2101,2102,2103,2104, that it is connected to the I 2 CI / O expander 615, branched decoration controller 610 a structure different from that.

また、終端型の装飾制御装置610は、第1の下流コネクタ部2182及び第2の下流コネクタ部2183を構成する電子部品が存在しない点も、分岐型の装飾制御装置610と異なる構成となる。 Further, the decorative controller 610 of the terminal type, also that the electronic components constituting the first downstream connector portion 2182 and the second downstream connector portion 2183 is not present, the configuration different from the branched decoration controller 610. 他の構成は分岐型の装飾制御装置610と同様の構成となる。 Other configurations are the same configuration as the decorative controller 610 of the branched.

次に、中継基板600について説明する。 Next, a description will be given relay board 600.

中継基板600は、連結型の装飾制御装置610と同様に、基板内に一つの下流コネクタのみを備える構成となるので、下流コネクタ612Aは存在するが下流コネクタ612Bが存在しない。 Relay board 600, like the decorative controller 610 of the connection type, since the configuration provided with only one downstream connector in the substrate, the downstream connector 612A is present but there is no downstream connector 612B.

そのため、内部接続線SDA2111及び内部接続線SCL2112は、分岐点2103、2104では分岐しない構成となり、第2接続線SDA2131及び第2接続線SCL2132が存在しないので、連結型の装飾制御装置610と同様の構成となる。 Therefore, the internal connection line SDA2111 and internal connection line SCL2112 becomes a structure which does not branch the branch point 2103 and 2104, since the second connecting line SDA2131 and the second connection line SCL2132 is not present, similar to the decorative controller 610 of the connection type configuration and become.

但し、中継基板600は、接続線SDA及び接続線SCLの電圧をプルアップするためのプルアップ抵抗を備えている点で、連結型の装飾制御装置610と異なる。 However, the relay board 600, the voltage of the connection line SDA and the connection line SCL in that it comprises a pull-up resistor for pulling up, different from the linked decoration controller 610.

具体的には、図21に示すように、中継基板600では、第1マスタIC570aに接続される上流側の接続線SDA、及び装飾制御装置610に接続される下流側の接続線SDAの電圧をプルアップするためのプルアップ抵抗R2151が、第1接続線SDA2121に接続される。 More specifically, as shown in FIG. 21, the relay board 600, the upstream side of the connection line SDA is connected to the first master IC570a, and the downstream side connected to the decorative controller 610 the voltage of the connection line SDA pull-up resistors R2151 for pulling up is connected to the first connecting line SDA2121. 同じく、第1マスタIC570aに接続される上流側の接続線SCL、及び装飾制御装置610に接続される下流側の接続線SCLの電圧をプルアップするためのプルアップ抵抗R2152が、第1接続線SCL2122に接続される。 Similarly, the upstream side of the connecting line SCL connected to the first master IC570a, and a voltage of a downstream side of the connection line SCL connected to the decorative controller 610 pull-up resistor R2152 for pulling up the first connection line It is connected to the SCL2122.

より詳しく説明すると、第1接続線SDA2121は分岐2109で分岐し、分岐した第1接続線SDA2121はプルアップ抵抗R2151に接続される。 In more detail, the first connecting line SDA2121 is branched at the branch 2109, the first connection line SDA2121 branched is connected to a pull-up resistor R2151. 同じく第1接続線SCL2122は分岐2110で分岐し、分岐した第1接続線SCL2122はプルアップ抵抗R2152に接続される。 Similarly the first connection line SCL2122 is branched at the branch 2110, the first connection line SCL2122 branched is connected to a pull-up resistor R2152. 以下、接続線SDAの電圧をプルアップするためのプルアップ抵抗R2151、及び接続線SCLの電圧をプルアップするためのプルアップ抵抗R2152をあわせてプルアップ抵抗部2180とする。 Hereinafter, the pull-up resistor portion 2180 together pullup resistor R2152 for pulling up the pull-up resistor R2151, and the voltage of the connection line SCL for pulling up the voltage of the connection line SDA.

次に、簡易中継基板1600について説明する。 Next, a description will be given simple relay board 1600.

簡易中継基板1600は、分岐型の装飾制御装置610と同様に、基板内に複数の下流コネクタ(下流コネクタ612A、612B)を備える。 Simple relay board 1600, like the branched decoration controller 610 includes a plurality of downstream connectors (downstream connectors 612A, 612B) in the substrate. 但し、簡易中継基板1600は、I 2 CI/Oエクスパンダ部2181に相当する回路を備えておらず、代わりに、中継基板600に備えている前述のプルアップ抵抗部2180に相当する回路が設けられている点が、分岐型の装飾制御装置610と異なる構成である。 However, the simple relay board 1600 is not provided with a circuit corresponding to I 2 CI / O expander unit 2181, instead, the circuit corresponding to it has the above-mentioned pull-up resistor portion 2180 provided on the relay board 600 is provided that has been is a decorative control device 610 and different configurations of the branched. 他の構成は分岐型の装飾制御装置610と同様の構成となる。 Other configurations are the same configuration as the decorative controller 610 of the branched.

なお、前述のプルアップ抵抗部2180の構成は、本実施形態では、中継基板600と簡易中継基板1600だけに設けられており、装飾制御装置610や演出制御装置550には設けていない構成となっているが、接続線SDA及び接続線SCLのレベルが正しく生成できるのであれば、装飾制御装置610や演出制御装置550に設けられていてもよい。 The configuration of the pull-up resistor portion 2180 of the above, in this embodiment, is provided only on the relay board 600 and a simplified relay board 1600, a configuration that is not provided in the decorative controller 610 and the effect control device 550 and which it is, if the level of the connecting line SDA and the connection line SCL is correctly generated, may be provided to the decorative controller 610 and the attraction control apparatus 550. 要するに、プルアップ抵抗R2151及び2152は、接続線SDA及び接続線SCLを駆動するトランジスタのドレインの端子に電圧Vccを供給可能な箇所に備えられていればよい。 In short, the pull-up resistors R2151 and 2152, a voltage Vcc is sufficient if provided in capable of supplying portion to the drain terminal of the transistor for driving the connection lines SDA and the connection line SCL.

例えば、プルアップ抵抗R2151及び2152が第1マスタIC570aに備えられていれば、中継基板600、簡易中継基板1600若しくは装飾制御装置610内にプルアップ抵抗部2180が備えられている必要はない。 For example, the pull-up resistors R2151 and 2152 if provided in the first master IC570a, relay board 600, need not be provided with a pull-up resistor portion 2180 simply relay board 1600 or decorative control device 610.

図22は、本発明の第1の実施の形態の演出制御装置550から装飾制御装置610に出力されるデータに含まれるスレーブアドレス2200の説明図である。 Figure 22 is an explanatory diagram of a slave address 2200 included in the data output to the decoration controller 610 from the attraction control apparatus 550 of the first embodiment of the present invention.

スレーブアドレス2200は、上位3ビットからなる固定アドレス部2201及び下位5ビットからなる可変アドレス部2202によって構成される。 Slave address 2200 is constituted by a variable address portion 2202 consists of a fixed address section 2201 and the lower 5 bits consisting of the upper three bits.

固定アドレス部2201は、「110」の値があらかじめ設定され、I 2 CI/Oエクスパンダ615によって変更することができない。 Fixed address unit 2201, the value of "110" is set in advance, can not be changed by the I 2 CI / O expander 615.

可変アドレス部2202は、I 2 CI/Oエクスパンダ615によって設定可能である。 Variable address portion 2202 is configurable by I 2 CI / O expander 615. 可変アドレス部2202は、制御対象となるI 2 CI/Oエクスパンダ615のA0〜A3の端子に設定されているパターンに対応した4ビットのI 2 CI/Oエクスパンダアドレス2203と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データ2204とによって構成される。 Variable address portion 2202, and I 2 CI / O Aix I 2 CI / O expander address 2203 4-bit corresponding to a pattern that is set to A0~A3 terminal Panda 615 to be controlled, the data is It constituted by a 1-bit R / W identification data 2204 indicating whether the a is the one write request a read request.

演出制御装置550から装飾制御装置610に出力される演出制御データは、書き込み要求であるので、R/W識別データ2204には、通常「0」が登録される。 Effect control data output from the performance control unit 550 to the decoration control device 610, because it is the write request, the R / W identification data 2204 is usually "0" is registered.

図23は、本発明の第1の実施の形態のI 2 CI/Oエクスパンダアドレステーブル2300の説明図である。 Figure 23 is an explanatory view of I 2 CI / O expander address table 2300 of the first embodiment of the present invention.

2 CI/Oエクスパンダアドレステーブル2300は、第1マスタIC570aによって管理されるテーブルである。 I 2 CI / O expander address table 2300 is a table managed by the first master IC570a. 2 CI/Oエクスパンダアドレステーブル2300は、スレーブアドレス2301とI 2 CI/Oエクスパンダアドレス2302との対応関係を示している。 I 2 CI / O expander address table 2300 shows the correspondence between the slave address 2301 and I 2 CI / O expander address 2302.

スレーブアドレス2301には、演出制御装置550により送受信の対象として指定される装飾制御装置610のスレーブアドレスが格納されている。 The slave address 2301, slave address decoration controller 610 designated as an object of transmission and reception by the effect control device 550 are stored. スレーブアドレスは、図20で前述したように、上位3ビットからなる固定アドレス部と、4ビットのI 2 CI/Oエクスパンダアドレスと、1ビットのR/W識別データとを組み合わせて構成される。 Slave address, as described above in FIG. 20, formed by combining a fixed address section composed of upper 3 bits, 4 and I 2 CI / O expander address bits, and 1 bit of the R / W identification data .

2 CI/Oエクスパンダアドレス2302には、図19や図20で前述したように、各スレーブアドレスに対応する4ビットのI 2 CI/Oエクスパンダアドレスが登録される。 The I 2 CI / O expander address 2302, as previously described in FIGS. 19 and 20, I 2 CI / O expander address 4 bits corresponding to each slave address is registered.

ただし、I 2 CI/Oエクスパンダアドレスのうち、アドレス「1000」及びアドレス「1011」(図23の網掛けされたエントリ)は、各I 2 CI/Oエクスパンダ615を相互に識別するための固有のアドレスとしては使用できない。 However, among the I 2 CI / O expander address, address (shaded entries in Figure 23) "1000" and the address "1011" is for identifying the respective I 2 CI / O expander 615 to each other It can not be used as a unique address.

アドレス「1000」は、すべての装飾制御装置610に対して共通の指令を出力する場合に指定されるアドレス(オールコールアドレス)の電源投入時のデフォルト値として用いられる。 Address "1000" is used as the power-on default values ​​of the addresses specified in the case of outputting the common command to all the decoration controller 610 (an all-call address). アドレス「1011」は、ソフトウェアによって、第1マスタIC570aに接続されているすべての装飾制御装置610を無条件にリセットする場合に用いられる共通アドレスである。 Address "1011", where the software is a common address used to reset all of the decoration control device 610 which is connected to the first master IC570a unconditionally.

以上のように、装飾制御装置610のI 2 CI/Oエクスパンダ615に設定可能なアドレスは14個であるため、演出制御装置550は、14個のI 2 CI/Oエクスパンダ615を制御することができる。 As described above, since the address can be set to I 2 CI / O expander 615 decoration controller 610 is 14, the effect control device 550 controls the fourteen I 2 CI / O expander 615 be able to. また、各装飾制御装置610には、PORT0〜PORT15が備えられているので、16個(言い換えれば16種類)のLEDを制御することが可能である。 In each decoration controller 610, since PORT0~PORT15 is provided, it is possible to control the LED of the 16 (16 types in other words). よって、演出制御装置550は、224個(言い換えれば224種類)のLEDを制御することが可能である。 Therefore, the effect control device 550, it is possible to control the LED of 224 (224 kinds in other words).

図24は、本発明の第1の実施の形態のI 2 CI/Oエクスパンダ615に備えられる出力設定レジスタ635に割り当てられたワークレジスタを説明するための図である。 Figure 24 is a diagram for explaining a first embodiment of the I 2 CI / O Aix work register assigned to the output setting register 635 provided in the expander 615 of the present invention.

2 CI/Oエクスパンダ615の出力設定レジスタ635には、ワークレジスタ(デバイスレジスタ)と、コントロールレジスタ(制御レジスタ)とが割り当てられている。 The output setting register 635 of the I 2 CI / O expander 615, a work register (device registers) are assigned a control register (control register).

ワークレジスタは、I 2 CI/Oエクスパンダ615に対してあらかじめ定義されている設定を行うための情報や、I 2 CI/Oエクスパンダ615に接続されている演出装置(装飾装置620、例えば、LED)の出力態様を特定するための情報を記憶するものである。 Work register, I 2 CI / O Aix information and for performing settings that are predefined for Panda 615, I 2 CI / O Aix effect device connected to the expander 615 (decoration device 620, for example, the output mode of LED) is configured to store information to identify.

また、コントロールレジスタは、ワークレジスタへのデータ書き込み手順を規定する情報を記憶する。 The control register stores information defining a data write procedure to the work register. なお、ワークレジスタは、複数の情報を異なる記憶領域に分散して記憶する構成となっており、記憶領域毎に異なるレジスタ番号が付与されている。 Incidentally, the work register has a configuration for dispersing and storing multiple information in different storage areas, different register numbers are assigned to each storage area.

レジスタ番号「00h」及びレジスタ番号「01h」は、I 2 CI/Oエクスパンダ615の初期設定を行うためのモードレジスタに対応する。 Register number "00h" and the register number "01h" corresponds to the mode register for initial setting of the I 2 CI / O expander 615. レジスタ番号「00h」の記憶領域にはレジスタ名「MODE1」が付与されている。 Register names in the storage area of ​​the register number "00h", "MODE1" is given. また、レジスタ番号「01h」の記憶領域にはレジスタ名「MODE2」が付与されている。 In addition, the storage area of ​​the register number "01h" register name "MODE2" is given. レジスタ番号「00h」及び「01h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、I 2 CI/Oエクスパンダ615の初期設定が行われる。 When the register value in the storage area of the number "00h" and "01h" is written, based on the written value, the initial setting of the I 2 CI / O expander 615 is performed.

なお、「MODE2」のレジスタのビット3(OCH)は、I 2 CI/Oエクスパンダ615の出力設定レジスタ635に格納された演出制御データを演出装置に実際に反映させるタイミングを規定するパラメータである。 The bit 3 of register "MODE2" (OCH) is a parameter defining the timing for actually reflected the performance apparatus to effect control data stored in the output setting register 635 of the I 2 CI / O expander 615 . 本発明の第1の実施の形態では、図18にて説明したように、「0」が設定されており、ストップコンディションを受信した時点で出力設定レジスタ635に格納された演出制御データを出力し、演出装置の出力状態を実際に制御するように設定されている。 In the first embodiment of the present invention, as described in FIG. 18, are set to "0", and outputs the effect control data stored in the output setting register 635 upon receiving a stop condition It is set so as to actually control the output state of the performance apparatus.

レジスタ番号「02h」〜「11h」(レジスタ名「PWM0」〜「PWM15」)には、装飾装置620に含まれるLEDなどの制御対象のパラメータが設定される。 The register number "02h" - "11h" (the register name "PWM0" - "PWM15"), the parameters of the controlled object, such as an LED included in the decoration device 620 is set. レジスタ番号「02h」〜「11h」の記憶領域のいずれかに値が書き込まれると、I 2 CI/Oエクスパンダ615に接続される発光装置(装飾装置620)を構成する16個のLEDのうち、値が書き込まれたレジスタ番号に対応するLEDの輝度が、書き込まれた値に基づいて調整される。 If the value in any of the storage area of the register number "02h" - "11h" is written, among the 16 LED constituting the light-emitting device connected to the I 2 CI / O expander 615 (decoration device 620) , the brightness of the LED corresponding to the value written in the register number is adjusted on the basis of the written value. 例えば、レジスタ番号「02h」の記憶領域に値が書き込まれた場合には、図19に示すポート0に接続されたLED0の輝度が調整される。 For example, if the value in the storage area of ​​the register number "02h" is written, the luminance of LED0 connected to port 0 of FIG. 19 is adjusted.

なお、I 2 CI/Oエクスパンダ615は、前述のように、モータやソレノイドといった可動物を制御することも可能である。 Incidentally, I 2 CI / O expander 615, as described above, it is also possible to control the movable object such as a motor or a solenoid. 2 CI/Oエクスパンダ615にソレノイドが接続される場合には、ソレノイドが接続されるポートに対応するレジスタ番号には、ソレノイドを通電させて作動させるか、通電せずに未作動の状態にするかを示す値が書き込まれる。 If the I 2 CI / O expander 615 solenoid is connected, the register number corresponding to the port that the solenoid is connected, either to operate by energizing the solenoid, the state of the unactuated without energization value indicating whether the to be written. また、I 2 CI/Oエクスパンダ615にモータが接続される場合には、モータが接続されるポートに対応するレジスタ番号には、モータの目標回転位置を示す値が書き込まれる。 Further, when the motor is connected to the I 2 CI / O expander 615, the register number corresponding to the port that the motor is connected, a value indicating a target rotational position of the motor is written.

レジスタ番号「12h」(レジスタ名「GRPPWM」)及びレジスタ番号「13h」(レジスタ名「GRPFREQ」)には、制御対象全体の動作パターンなどを指定するパラメータが設定される。 The register number "12h" (the register name "GRPPWM") and the register number "13h" (the register name "GRPFREQ"), parameter specifying the like operation pattern of the entire control object is set. レジスタ番号「12h」及び「13h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、LED(16個のLED)全体の点滅パターンが設定される。 When the register value in the storage area of ​​the number "12h" and "13h" is written, based on the written value, the entire flashing pattern LED (16 pieces of LED) is set. 具体的には、レジスタ番号「12h」には、LED全体のオン・オフ比率であるデューティサイクルが設定され、レジスタ番号「13h」には、LED全体の点滅周期が設定される。 Specifically, the register number to "12h", the duty cycle is on-off ratio of the whole LED is set, the register number "13h", blinking cycle of the entire LED is set.

レジスタ番号「14h」(レジスタ名「LEDOUT0」)〜「17h」(レジスタ名「LEDOUT3」)には、各ポートで制御されるLEDの出力状態が設定される。 The register number "14h" (the register name "LEDOUT0") - "17h" (the register name "LEDOUT3"), the output state of the LED that is controlled by the port is set. 各レジスタには、それぞれ4つずつLEDの出力状態を設定することが可能となっている。 Each register respectively it is possible to set the output state of the LED by four.

レジスタ番号「14h」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、LED0〜LED3の出力状態が設定される。 When the value in the storage area of ​​the register number "14h" is written, based on the written value, the output state of LED0~LED3 is set. 同様に、レジスタ番号「15h」の記憶領域にはLED4〜LED7の出力状態、レジスタ番号「16h」の記憶領域にはLED8〜LED11の出力状態、レジスタ番号「17h」の記憶領域にはLED12〜LED15の出力状態が設定される。 Similarly, the output state of LED4~LED7 the storage area of ​​the register number "15h", the output state of LED8~LED11 the storage area of ​​the register number "16h", the storage area of ​​the register number "17h" LED12~LED15 the output state of the is set.

レジスタ番号「18h」〜「1Ah」(レジスタ名「SUBADR1」〜「SUBADR3」)にはサブアドレスが設定される。 The register number "18h" - "1Ah" (register name "SUBADR1" - "SUBADR3") is the sub-address is set. レジスタ番号「18h」〜「1Ah」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、第1サブアドレス〜第3サブアドレスが設定される。 When the register value in the storage area of ​​the number "18h" - "1Ah" is written, based on the written value, first sub-address to third sub-address is set.

レジスタ番号「1Bh」(レジスタ名「ALLCALLADR」)にはすべての装飾制御装置610に対する指令を出力するためのオールコールアドレスが設定される。 The register number "1Bh" (register name "ALLCALLADR") is all-call address for outputting a command to all the decoration control device 610 is set. オールコールアドレスは、例えば、電源投入時などにすべての装飾制御装置610で初期化処理を実行する場合などに使用される。 All-call address, for example, are often used to perform the initialization process in all ornamental control device 610, such as during power up.

図25は、本発明の第1の実施の形態のマスタICが接続線SDA及び接続線SCLを介してデータを出力するスタート条件及びストップ条件の説明図である。 Figure 25 is an explanatory view of a start condition and a stop condition master IC of the first embodiment outputs the data via the connection line SDA and the connection line SCL of the present invention.

接続線SCLは、データの非送信時には信号レベルがHIGHになっている。 Connecting line SCL has a native data transmission in the signal level becomes to HIGH. マスタICは、装飾制御装置610にデータを出力する際に、接続線SCLの信号レベルをLOWからHIGHに変化させ、装飾制御装置610が接続線SDAのデータを取り込むためのストローブ信号として作用させる。 The master IC, when outputting the data to the ornamental control device 610, the signal level of the connection line SCL is changed from LOW HIGH, the decoration controller 610 to act as a strobe signal for capturing the data of the connection line SDA.

接続線SDAは、データの非送信時には信号レベルがHIGHになっており、接続線SCLのクロック信号に合わせて接続線SDAからデータが出力される。 Connecting line SDA has a native data transmission in the signal level has become HIGH, the data from the connection line SDA in accordance with the clock signal of the connection line SCL is output.

マスタICは、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることで、データの出力が開始することを示すスタート条件となる信号を出力する。 The master IC while maintaining the signal level of the connection line SCL to HIGH, the signal level of the connection line SDA by changing from HIGH to LOW, the output signal comprising a start condition indicating that the output of the data is started .

装飾制御装置610のI 2 CI/Oエクスパンダ615は、接続線SDA及び接続線SCLからスタート条件となる信号が入力されると、データの出力が開始されることを認識する。 I 2 CI / O expander 615 decoration controller 610, the signal comprising a start condition from the connection line SDA and the connection line SCL is inputted, it recognizes that the output of the data is started.

マスタICは、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変化させることで、データの出力が終了することを示すストップ条件となる信号を出力する。 The master IC while maintaining the signal level of the connection line SCL HIGH, the signal level of the connection line SDA by changing from LOW HIGH, the output signal comprising a stop condition indicating that the output data is completed .

装飾制御装置610のI 2 CI/Oエクスパンダ615は、ストップ条件となる信号が入力されると、データの出力が終了することを認識する。 I 2 CI / O expander 615 decoration controller 610 recognizes the signal as a stop condition is input, that the output of the data is completed. 本発明の第1の実施の形態では、前述のように、装飾制御装置610がストップ条件となる信号を受信すると、当該装飾制御装置610が制御する演出装置(装飾装置620)の制御を開始する。 In the first embodiment of the present invention, as described above, the decorative controller 610 receives the signal as a stop condition, starts controlling the effect device to which the decorative controller 610 controls (decoration device 620) .

図26は、本発明の第1の実施の形態のマスタICから出力されたデータが入力された装飾制御装置610が返答信号を出力するタイミングチャートである。 Figure 26 is a timing chart a first embodiment of the master decoration controller 610 data output from the IC is input to the present invention outputs a reply signal.

装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数を計数し、接続線SCLのクロック信号に合わせて接続線SDAから入力されるデータを取り込む。 Decoration controller 610 counts the number of changes in signal level of the connection line SCL from the start condition is satisfied, it captures the data input from the connecting line SDA in accordance with the clock signal of the connection line SCL.

そして、装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数が9回に達する直前に、返答信号をマスタICに接続線SDAを介して出力する。 The decoration controller 610, just before the number of changes in signal level of the connection line SCL from satisfied start conditions reach 9 times, and outputs via the connection line SDA a reply signal to the master IC. 換言すると、装飾制御装置610は、接続線SDAから8ビット目のデータを取り込んだ後に、接続線SCLの信号レベルがHIGHからLOWに変化する契機に、当該接続線SDAを介して返答信号を出力する。 In other words, the decorative controller 610, after incorporating 8 bit data from the connection line SDA, the trigger signal level of the connection line SCL is changed from HIGH to LOW, the output a reply signal via the connection line SDA to.

なお、図26に示すように、データの受信に成功したことを示す返答信号(ACKの返答信号)はLOWレベルによって示され、データの受信に失敗したことを示す返答信号(NACKの返答信号、図ではACK出力なしに相当)はHIGHレベルによって示される。 As shown in FIG. 26, the reply signal indicating successful reception of the data (response signal ACK) is indicated by a LOW level, the reply signal (NACK response signal indicating that it has failed to receive the data, corresponds to no ACK output in the figure) is shown by the HIGH level.

また、マスタICは、スタート条件が成立してから接続線SCLの信号レベルが8回変化すると、接続線SDAを解放することによって、装飾制御装置610から返答信号の入力を待機する。 The master IC is the signal level of the connection line SCL from the start condition is satisfied is changed 8 times, by releasing the connection line SDA, waits for input of a reply signal from the decorative controller 610. そして、マスタICは、接続線SDAを解放したまま、接続線SCLの信号レベルを変化させて、装飾制御装置610からの返答信号を取り込む。 Then, the master IC, hold and release the connection line SDA, by changing the signal level of the connection line SCL, it captures the reply signal from the decorative controller 610.

図27は、本発明の第1の実施の形態のマスタICが演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。 Figure 27 is a timing chart of the signal level of the connection line SDA and the connection line SCL when the master IC of the first embodiment of the present invention outputs the effect control data.

まず、マスタICは、データの出力を開始する場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることによって、スタート条件を示す信号を出力し、データの出力を開始することを装飾制御装置610に通知する。 First, the master IC, when starting the output of data, while maintaining the signal level of the connection line SCL HIGH, the by changing to LOW the signal level of the connection line SDA from HIGH, the signal indicating the start conditions outputs, and notifies the decoration controller 610 to start outputting data.

次に、マスタICは、合計7ビットからなる制御対象となる装飾制御装置610のスレーブアドレスを出力する。 Next, the master IC outputs the slave address of the decorative controller 610 to be controlled consisting of a total of 7 bits. さらに、マスタICは、読み出し要求である書き込み要求であるかを示す情報を8ビット目に出力する。 Furthermore, the master IC outputs information indicating whether a write request is a read request to the 8th bit.

そして、マスタICは、接続線SCLの信号レベルが9回目にHIGHになるときに、装飾制御装置610から返答信号が入力されるので、ACKの返答信号であれば接続線SDAの信号レベルがLOWに変化し、NACKの返答信号であれば接続線SDAの信号レベルがHIGHに変化する。 Then, the master IC, when the signal level of the connection line SCL is HIGH the 9th, the reply signal from the decorative controller 610 is inputted, the signal level of the connection line SDA if the reply signal ACK is LOW changes in the signal level of the connection line SDA is changed to HIGH if the reply signal NACK.

次に、マスタICは、アドレスデータの出力後、8の倍数となるビット数でデータを出力する。 Next, the master IC after the output of the address data, and outputs the data by the number of bits a multiple of 8. さらに、データの8ビット目を出力した後、ACKの返答信号が入力されるのを待ってデータの9ビット目を出力する。 Furthermore, after outputting the 8 bit data, and outputs the ninth bit of the data waiting for the reply signal ACK is input. 以降、8の倍数番目に相当するビットのデータを出力すると、ACKの返答信号が入力されるのを確認してから、(8の倍数+1)番目のビットを出力し、全データが出力されるまで繰り返す。 Later, and outputs the data of bits corresponding to the multiple-numbered 8, confirm that the response signal of ACK is input, and outputs the th bit (multiples +1 8), all data is output repeat until.

なお、マスタICは、データの8の倍数番目となるビットを出力した後、所定時間経過してもACKの返答信号が入力されない場合には、データの送信に失敗したものとみなして、再度スタート条件を送信する。 Incidentally, the master IC, after outputting the 8 times the number-th bit in the data, when the answer signal even after the lapse of the predetermined time ACK is not input, it is assumed that failed to send data, start again to send the conditions. 次いで、接続線SDAを介して、再度アドレスデータを出力し、ACKの返答信号を確認しながら、もう一度、データを1ビット目から出力する。 Then, via the connection line SDA, and outputs the address data again, while confirming the reply signal ACK, again, output data from the first bit.

また、マスタICは、データの最後のビットのデータを出力した後、ACKの返答信号が入力されるのを待って、ストップ条件を示す信号を出力する。 The master IC After outputting the data of the last bit of data, waits for the reply signal ACK is input, and outputs a signal indicating a stop condition.

なお、図27では、スタート条件を示す信号を出力してからストップ条件を示す信号を出力するまでの間に、合計24ビット(スレーブアドレス8ビット、データ16ビット)のデータを出力しているが、送信するデータのサイズに応じて、24ビット以上であってもよいし、24ビット以下であってもよい。 In FIG. 27, between the output a signal indicating a start condition until a signal indicating a stop condition, a total of 24 bits (8-bit slave address, data 16 bits), but it outputs the data of the , depending on the size of the data to be transmitted, it may be at 24 or more bits, may be not more than 24 bits.

図28は、本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置610に演出制御データを設定する場合において、マスタICとI 2 CI/Oエクスパンダ615との間で送受信されるデータのフォーマットを説明する図である。 Figure 28 is a first embodiment of the master IC of the present invention, when specifying the individual addresses of the slave sets the presentation control data to the decoration control device 610, the master IC and I 2 CI / O expander is a diagram illustrating a format of data transmitted and received between the 615.

最初に出力される8ビットのデータ2801には、データ送信の対象となる装飾制御装置610のアドレス「A0〜A6」と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データとが含まれる。 The 8-bit data 2801 is output first, the address of the decoration control device 610 to be data transmission "A0~A6", the data of 1 bit indicating whether it is a to whether a write request a read request It includes a R / W identification data. アドレス「A0〜A6」のうち、「A4〜A6」は値「110」となる固定アドレス部であり、「A0〜A3」はI 2 CI/Oエクスパンダ615のA0〜A3の端子に設定されている個別アドレスに相当する(図19参照)。 Of Address "A0~A6", "A4~A6" is a fixed address unit as a value "110", "A0~A3" is placed in the terminal of A0~A3 of I 2 CI / O expander 615 It corresponds to individual address are (see Figure 19). なお、データ2801は、図27における「ADDRESS」及び「R/W」に対応するデータである。 The data 2801 is data corresponding to "ADDRESS" and "R / W" in FIG. 27.

次に出力される8ビットのデータ2802には、I 2 CI/Oエクスパンダ615の出力設定レジスタ635(図18参照)に割り当てられているコントロールレジスタへの設定データが含まれる。 8-bit data 2802 to be subsequently outputted, it includes setting data to the control registers assigned for output setting register 635 of the I 2 CI / O expander 615 (see FIG. 18). データ2802は、図27において1番目に送信される「DATA」に対応するデータである。 Data 2802 is data corresponding to the "DATA" transmitted to the first 27.

ここで、コントロールレジスタについて説明する。 Here, the control register is explained. コントロールレジスタは8ビットからなり、上位3ビット「AI0〜AI2」が出力設定レジスタ635のワークレジスタへの書き込み又は読み出し方法を指定する自動書込パラメータであり、下位5ビット「D0〜D4」がワークレジスタにおけるアクセス開始位置(書き込みを開始する先頭位置、又は読み出しを開始する先頭位置)を指定するレジスタアドレスである。 Control Register consists of 8 bits, an automatic write parameter the upper 3 bits "AI0~AI2" designates a write or read process of the work register output setting register 635, the lower 5 bits "D0~D4" work access start position in the register (the top position to start writing, or start position to start reading) a register address to specify.

自動書込パラメータは、マスタICによって、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセス(オートインクリメントを禁止)するのか、指定するアクセス開始位置の領域に隣接する領域も含んでアクセス(オートインクリメントを許可)するのかを指定するパラメータであり、具体的には「000」、「100」、「101」、「110」、「111」のいずれかの値を設定することができる。 Automatic write parameter by the master IC, or register address to access only the area of ​​the access start position specified (prohibited autoincrement), the access also include regions adjacent to the region of the access start position specified (autoincrement it is a parameter that specifies whether to allow) the, in particular "000", "100", "101", "110", it is possible to set a value of either "111".

自動書込パラメータに「000」の値を設定すると、オートインクリメントが禁止され、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセスし、開始位置以外の領域はアクセスしない。 A value of "000" to automatically write parameter, auto-increment is prohibited to access only the area of ​​the access start position register address designates a region other than the start position is not accessed. 例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域のみがアクセスされ、他の記憶領域にはアクセスされない。 For example, if the register address is "10100", only storage area register number is "14h" is accessed, the other storage area is not accessed. すなわち、特定のレジスタアドレスの記憶領域の値のみを変更する場合に使用される。 That is used to change only the value of the storage area of ​​a particular register address. 複数のレジスタアドレスの記憶領域の値を連続して変更する場合には、以下に示すように、オートインクリメントを許可することによって、アドレスの指定を省略することができる。 When changing continuously the value of the storage area of ​​the plurality of register address, as shown below, by permitting auto-increment, it is possible to omit the address.

自動書込パラメータに「100」の値を設定すると、オートインクリメントが許可され、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。 A value of "100" to automatically write parameter, auto-increment is enabled, after the access to a region of the access start position register address is specified, access the data in order while moving the region in a direction in which the register number increases repeat. そして、レジスタ番号が最終の「1Bh」となる記憶領域をアクセスした後は、レジスタ番号が「00h」となる記憶領域をアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。 After the register number accessed memory region is "1Bh" final accesses a storage area register number is "00h", again, accessed sequentially while moving the region in a direction in which the register number increases repeat. 例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域にアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域(すなわち、すべての領域)を、繰り返しアクセスする。 For example, if a register address is "10100", after the access to the storage area where the register number is "14h", the register number is "15h" → "16h" → ·· → "1Bh" → "00h" → area to be "01h" → ·· (ie, all of the area), and repeatedly access.

自動書込パラメータに「101」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。 A value of "101" to automatically write parameter, as in the case of setting the value of "100" to automatically write parameter, after accessing the region of the access start position register address designates the register number There repeated access sequentially while moving the region in a direction to increase. ただし、一旦、レジスタ番号が「11h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」〜「11h」となる区間の記録領域(LEDの輝度調整に関する領域)を繰り返しアクセスする。 However, once the register number is after the access to a storage area to be "11h", to access a storage area register number is "02h", and later, the register number of the section to be "02h" - "11h" repeatedly accessing the recording area (area relating to the luminance adjustment LED). 例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。 For example, if a register address is "10100", after the access to a storage area where the register number is "14h", the register number is "15h" → "16h" → ·· → "1Bh" → "00h" → the region to be the "01h" → ··, in order to access. そして、レジスタ番号が「11h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」→「03h」→・・→「11h」→「02h」→「03h」→・・となる領域を、繰り返しアクセスする。 Then, after the access to a storage area where the register number is "11h" is, the region where the register number is "02h" → "03h" → ·· → "11h" → "02h" → "03h" → ·· , repeatedly access.

自動書込パラメータに「110」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。 A value of "110" to automatically write parameter, as in the case of setting the value of "100" to automatically write parameter, after accessing the region of the access start position register address designates the register number There repeated access sequentially while moving the region in a direction to increase. ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「12h」となる記憶領域をアクセスし、以降、レジスタ番号が「12h」〜「13h」となる区間の記録領域(LEDの点滅周期に関する領域)を繰り返しアクセスする。 However, once the register number is after the access to a storage area to be "13h", to access a storage area register number is "12h", and later, the register number of the section to be "12h" - "13h" repeatedly accessing the recording area (area about the flashing cycle of the LED). 例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。 For example, if a register address is "10100", after the access to a storage area where the register number is "14h", the register number is "15h" → "16h" → ·· → "1Bh" → "00h" → the region to be the "01h" → ··, in order to access. そして、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「12h」→「13h」→「12h」→「13h」→・・となる領域を、繰り返しアクセスする。 Then, after the access to a storage area where the register number is "13h", the register number is the "12h" → "13h" → "12h" → "13h" → ·· and a region, repeatedly access.

自動書込パラメータに「111」の値を設定すると、自動書込パラメータに「100」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域をアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。 A value of "111" to automatically write parameter, as in the case of setting the value of "100" to automatically write parameter, after accessing the region of the access start position register address designates the register number There repeated access sequentially while moving the region in a direction to increase. ただし、一旦、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」となる記憶領域をアクセスし、以降、レジスタ番号が「02h」〜「13h」となる区間の記録領域(LEDの輝度及び点滅周期に関する領域)を繰り返しアクセスする。 However, once the register number is after the access to a storage area to be "13h", to access a storage area register number is "02h", and later, the register number of the section to be "02h" - "13h" repeatedly accessing the recording area (area relating to the luminance and blinking cycle LED). 例えば、レジスタアドレスが「10100」であれば、レジスタ番号が「14h」となる記憶領域をアクセスした後は、レジスタ番号が「15h」→「16h」→・・→「1Bh」→「00h」→「01h」→・・となる領域を、順にアクセスする。 For example, if a register address is "10100", after the access to a storage area where the register number is "14h", the register number is "15h" → "16h" → ·· → "1Bh" → "00h" → the region to be the "01h" → ··, in order to access. そして、レジスタ番号が「13h」となる記憶領域をアクセスした後は、レジスタ番号が「02h」→「03h」→・・→「13h」→「02h」→「03h」→・・となる領域を、繰り返しアクセスする。 Then, after the access to a storage area where the register number is "13h" is, the region where the register number is "02h" → "03h" → ·· → "13h" → "02h" → "03h" → ·· , repeatedly access.

ここで、図28の説明に戻ると、コントロールレジスタの設定データ2802に続いて、ワークレジスタの設定データ2803が出力される。 Referring back to FIG. 28, following the setting data 2802 in the control register, set data 2803 of the work register is output. 設定データ2803は、図27において2番目以降に送信される「DATA」に対応するデータである。 Setting data 2803 is data corresponding to the "DATA" transmitted to the second and subsequent 27.

自動書込パラメータを「000」とした場合には、設定データ2803は、レジスタアドレスが指定する1箇所の記憶領域を更新するための8ビットのデータとなる。 Automatic write parameter in case of a "000", the setting data 2803 is 8-bit data for updating the storage area of ​​one location the register address is specified. 自動書込パラメータを「000」以外の値とした場合には、この設定データ2803は、レジスタアドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために必要な8の倍数となるビットのデータとなる。 Automatic write parameter when a value other than "000", the setting data 2803, the top storage area register address is specified, a multiple of 8 required to repeatedly update the plurality of regions a bit of data.

図29は、本発明の第1の実施の形態のマスタICが、スレーブの個別アドレスを指定して装飾制御装置610に演出制御データを設定する場合において、マスタICとI 2 CI/Oエクスパンダ615との間で送受信される演出制御データに具体的な数値を適用した図である。 Figure 29 is a first embodiment of the master IC of the present invention, when specifying the individual addresses of the slave sets the presentation control data to the decoration control device 610, the master IC and I 2 CI / O expander is a diagram obtained by applying specific numerical values ​​to the effect control data exchanged between the 615. 図29では、オートインクリメントを禁止して、ワークレジスタの特定の記憶領域を1箇所だけを更新する演出制御データを示しており、具体的には、I 2 CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を更新する場合について説明する。 In Figure 29, it prohibits autoincrement a specific storage area of the work register shows the effect control data to update only one place, specifically, PORT0 terminals - the I 2 CI / O expander 615 It will be described for updating the emission state of the LED connected to PORT3 terminal.

まず、最初に出力される8ビットのデータ2901には、送信先の装飾制御装置610のI 2 CI/Oエクスパンダ615のスレーブアドレスを示す「1101100」が割り当てられている。 First, the first 8-bit data output in 2901, shows a slave address of I 2 CI / O expander 615 of the destination decoration controller 610 is "1101100" is assigned.

次に出力される8ビットのデータ2902には、自動書込パラメータ、及びLEDの出力データを設定するために割り当てられているI 2 CI/Oエクスパンダ615の出力設定レジスタ635のコントロールレジスタに設定される値が含まれる。 8-bit data 2902 is output next, set in the control register of the automatic writing parameters, and an output setting register 635 of the I 2 CI / O expander 615 assigned to set the output data of the LED It contains the value to be.

ここでは、I 2 CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を設定するので、レジスタアドレスにはLEDOUT0(アドレス=10100)を指定することにする。 Here, since sets the light emitting condition of the LED connected to PORT0 terminal ~PORT3 terminal I 2 CI / O expander 615, the register address to specify LEDOUT0 (address = 10100).

なお、自動書込パラメータには、オートインクリメントを禁止するために「000」が指定されている。 Note that the automatic writing parameters, and "000" is designated to inhibit auto-increment.

次に、出力される8ビットのデータ2903には、送信先の装飾制御装置610によって制御される装飾装置620の発光態様を設定するデータが含まれる。 Then, the 8-bit data 2903 is output, includes data to configure the light emitting mode of the decoration device 620 which is controlled by the destination of the decoration control device 610. 具体的には、LEDOUT0レジスタに設定されるデータが割り当てられている。 More specifically, the assigned data set in LEDOUT0 register. これにより、I 2 CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態(点灯、消灯、点滅など)が指定され、指定された状態でLEDが発光する。 Accordingly, I 2 CI / O Aix LED light emission state of being connected to PORT0 terminal ~PORT3 terminal Panda 615 (On, off, blinking, etc.) are specified, LED emits light in a specified state.

このようにして、I 2 CI/Oエクスパンダ615のPORT0端子〜PORT3端子のLEDの発光状態が制御されるが、I 2 CI/Oエクスパンダ615の他のPORT端子(PORT4〜PORT15)も、コントロールレジスタデータ2902の値を指定して、出力データ2903を設定することで個別に制御可能である。 In this way, the light emission state of the LED PORT0 terminal ~PORT3 terminal I 2 CI / O expander 615 is controlled, the other PORT terminal I 2 CI / O expander 615 (PORT4~PORT15) also specifying a value of the control register data 2902, which is individually controllable by setting the output data 2903. PORT端子に、モータやソレノイドが接続されていても、同様に制御される。 The PORT terminal, motor or solenoid is be connected are similarly controlled.

図30は、本発明の第1の実施の形態のマスタICの演出制御データを送信する順序を説明する図である。 Figure 30 is a diagram for explaining the sequence of transmitting the performance control data of the master IC of the first embodiment of the present invention. 図30では、オートインクリメントを許可して、ワークレジスタのすべての記憶領域を更新する場合に、演出制御データに含まれる各データを送信する順序を規定している。 In Figure 30, allow auto-increment, when updating all the storage areas of the work register defines the order in which to send the data included in the presentation control data.

まず、マスタICは、制御対象となる装飾制御装置610の個別アドレスを特定可能な8ビットのデータ(図28のデータ2801と同一フォーマットのデータ)を送信する。 First, the master IC transmits the 8-bit data capable of specifying an individual address of the decoration control device 610 to be controlled (data of the data 2801 in the same format of Fig. 28).

次に、マスタICは、制御対象のI 2 CI/Oエクスパンダ615の出力設定レジスタ635のコントロールレジスタに設定されるデータ(図28のデータ2802と同一フォーマットのデータ)を送信する。 Next, the master IC transmits the data set in the control register of the output setting register 635 of the control target of the I 2 CI / O expander 615 (data of the data 2802 in the same format of Fig. 28). 図30においては、オートインクリメントを許可してワークレジスタのすべての記憶領域を更新するため、自動書込パラメータには「100」が指定され、書き込み又は読み出しの開始位置を指定するレジスタアドレスには、ワークレジスタの先頭領域となる「00h」が指定される。 In Figure 30, since the allow autoincrement to update all of the storage area of ​​the work register, the auto-write parameter is specified "100", the register address to specify the starting position of the writing or reading, becomes the head area of ​​the work register "00h" is specified.

このため、コントロールレジスタ設定値を受信した後の制御対象となる装飾制御装置610のI 2 CI/Oエクスパンダ615においては、レジスタ番号「00h」の記憶領域(MODE1レジスタ)が最初に更新されることになる。 Therefore, in the I 2 CI / O expander 615 decoration controller 610 to be controlled after receiving the control register setting value, the storage area of the register number "00h" (MODE1 register) is first updated It will be.

次に、マスタICは、コントロールレジスタ設定値の送信後、MODE1レジスタに書き込む値(合計8ビット)を送信する。 Next, the master IC transmits after transmission of the control register settings, values ​​written in MODE1 register (total of 8 bits). 2 CI/Oエクスパンダ615は、当該書き込み値を受信するとMODE1レジスタの値を更新し、レジスタ番号をインクリメントして次の「01h」の記憶領域(MODE2レジスタ)を更新するための準備をする。 I 2 CI / O expander 615 updates the value of the MODE1 register receives the write value, increments the register number to prepare for updating the storage area (MODE2 register) of the following "01h" .

さらに、マスタICは、MODE2レジスタに書き込む値(合計8ビット)を送信し、以降、レジスタ番号が「02h」〜「1Bh」となる残りの記憶領域のレジスタに対して、順に設定値を送信する。 Furthermore, the master IC transmits the value (total of 8 bits) written in MODE2 register since, with respect to remaining registers of the storage area register number is "02h" - "1Bh", and transmits the set value in order . 2 CI/Oエクスパンダ615は、当該書き込み値を受信する毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記憶領域を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「00h」〜「1Bh」のすべてのレジスタの値が更新される。 I 2 CI / O expander 615 updates the value of the register corresponding to each of receiving the write value, it increments the register number by repeating the preparation for updating the next storage area, work register the value of all the registers of "00h" - "1Bh" assigned to is updated.

なお、I 2 CI/Oエクスパンダ615は、ワークレジスタの最終となる「1Bh」の記憶領域を更新すると、レジスタ番号を「00h」に変更して、MODE1レジスタの更新を待つ状態となる。 Incidentally, I 2 CI / O expander 615, updating the storage area of the last working register "1Bh", change the register number to "00h", a state of waiting for update of the MODE1 register.

図31は、本発明の第1の実施の形態のマスタICがI 2 CI/Oエクスパンダ615を初期化する場合に、マスタICからI 2 CI/Oエクスパンダ615に送信される初期化指示データのフォーマットを説明する図である。 31, when the master IC of the first embodiment of the present invention initializes the I 2 CI / O expander 615, the initialization instruction transmitted from the master IC to the I 2 CI / O expander 615 is a diagram illustrating the format of data.

演出制御装置550のCPU551がマスタICに対して装飾制御装置610の初期化を行うように指示すると、マスタICは、配下に接続されているすべての装飾制御装置610に初期化指示データを送信する。 When CPU551 of the effect control device 550 is instructed to perform initialization of the decoration control device 610 to the master IC, the master IC sends an initialization instruction data to all of the decorative controller 610 connected under .

最初に出力される8ビットのデータ3101には、図29に示す固定アドレス「110」と、共通アドレスであるリセットアドレス「1011」(図23参照)とが含まれる。 The first 8 bits of data output to 3101, fixed address "110" shown in FIG. 29, includes a reset address "1011" (see FIG. 23) is a common address. なお、このデータ3101は、図27における「ADDRESS」に対応するものであり、「R/W」のビットには、書き込みを示す「0」が設定される。 This data 3101, which corresponds to the "ADDRESS" in FIG. 27, the bit "R / W" indicates write "0" is set.

次に出力される8ビットのデータ3102には、第1所定値「10100101」が設定され、次に出力される8ビットのデータ3103には、第2所定値「01011010」が設定される。 Then the 8-bit data 3102 is output, the first predetermined value "10100101" is set, then the data 3103 of 8 bits outputted, the second predetermined value "01011010" is set. なお、データ3102は、図27において1番目に送信される「DATA」に対応し、データ3103は、図27において2番目に送信される「DATA」に対応する。 The data 3102 corresponds to the "DATA" transmitted to the first 27, the data 3103 corresponds to the "DATA" transmitted to the second 27.

マスタICに接続されるすべてのI 2 CI/Oエクスパンダ615は、リセットアドレス、第1所定値、及び第2所定値から構成される初期化指示データを受信すると、自身の初期化を行う。 All I 2 CI / O expander 615 which is connected to the master IC is reset address, the first predetermined value, and receives the configured initialization instruction data from the second predetermined value, to initialize itself.

リセットアドレスの出力後に、さらに第1所定値及び第2所定値の両方を出力するようにした理由は、マスタICがリセットアドレス「1011」を送信していないにもかかわらず、ノイズなどの影響によってI 2 CI/Oエクスパンダ615が誤ってリセットアドレス「1011」を取り込むことによって、誤ったタイミングで初期化が実行されることを防止するためである。 After output of the reset address, further reason for so as to output both the first predetermined value and second predetermined value, even though the master IC is not sending a reset address "1011", the influence of noise by incorporating a reset address "1011" by mistake I 2 CI / O expander 615, in order to prevent the initialization is performed in the wrong time.

また、リセットアドレスは、個別アドレスとは異なって、すべて(換言すれば複数)のI 2 CI/Oエクスパンダ615に共通なアドレスである。 The reset address is different from the individual address, which is common address I 2 CI / O expander 615 all (more in other words). そのため、リセットアドレスを含んだ初期化指示データを1回送信するだけで、すべて(複数)のI 2 CI/Oエクスパンダ615を選択して初期化することになるので、I 2 CI/Oエクスパンダ615を個別に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能となる。 Therefore, only transmit once initialization instruction data including the reset address, since all will be initialized by selecting I 2 CI / O expander 615 (s), I 2 CI / O Aix select a panda 615 individually compared with a method of instructing the initialization, it is possible to instruct the initialization speed.

なお、図31では、第1所定値と第2所定値とを異なる値としたが、同じ値であってもよい。 In FIG. 31, although a different value and the first predetermined value and a second predetermined value, may be the same value. また、第1所定値及び第2所定値のいずれかが1回送信されるようにしてもよい。 Also, either the first predetermined value and second predetermined value may be transmitted once.

図32は、本発明の第1の実施の形態の第1マスタIC570aの異常判定テーブル3200を説明する図である。 Figure 32 is a diagram for explaining an abnormality determination table 3200 of the first master IC570a the first embodiment of the present invention.

異常判定テーブル3200は、演出制御装置550のRAM553に格納される。 Abnormality determination table 3200 is stored in RAM553 the effect control device 550. 異常判定テーブル3200は、演出制御装置550の第1マスタIC570aと、当該第1マスタIC570aに接続されるI 2 CI/Oエクスパンダ615との接続状態を監視するために設けられている。 Abnormality determination table 3200 is provided to monitor the first master IC570a the effect control device 550, a connection state between I 2 CI / O expander 615 which is connected to the first master IC570a. 異常判定テーブル3200は、接続状態に応じて、各I 2 CI/Oエクスパンダ615に対応した情報が格納される。 Abnormality determination table 3200, according to the connection state information corresponding to each I 2 CI / O expander 615 is stored.

異常判定テーブル3200は、I/Oエクスパンダアドレス3201、スレーブアドレス3202、エラーカウンタ3203、比較値3204、及びエラーフラグ3205を含む。 Abnormality determination table 3200 includes I / O expander address 3201, the slave address 3202, the error counter 3203, comparison value 3204, and the error flag 3205.

I/Oエクスパンダアドレス3201には、第1マスタIC570aに接続されるI 2 CI/Oエクスパンダ615のA0〜A3の端子に設定されているアドレス(図19参照)に対応している。 The I / O expander address 3201 corresponds to A0~A3 address set in the terminals of the I 2 CI / O expander 615 which is connected to the first master IC570a (see FIG. 19).

スレーブアドレス3202には、図23に示したI 2 CI/Oエクスパンダアドレステーブル2300に登録されているスレーブアドレスが登録される。 The slave address 3202, the slave address registered in I 2 CI / O expander address table 2300 shown in FIG. 23 is registered.

エラーカウンタ3203は、第1マスタIC570aからI 2 CI/Oエクスパンダ615に演出制御データを送信し、当該I 2 CI/Oエクスパンダ615からACKを2回連続して受信できなかった場合にインクリメントされる。 Error counter 3203 increments when sending the performance control data from the first master IC570a the I 2 CI / O expander 615, can not receive an ACK from the I 2 CI / O Expander 615 two consecutive It is.

比較値3204には、I 2 CI/Oエクスパンダ615に障害が発生しているか否かを判定するために、エラーカウンタ3203の値と比較するための値が登録される。 The comparison value 3204, in order to determine whether the I 2 CI / O expander 615 has failed, the value to be compared with the value of the error counter 3203 is registered. なお、比較値3204の値は、制御対象の演出装置の種類に応じて設定してもよい。 The value of the comparison value 3204 may be set according to the type of effect devices to be controlled.

エラーフラグ3205には、当該エントリのI 2 CI/Oエクスパンダ615との接続状態に異常が発生したか否かを示すエラーフラグが登録される。 The error flag 3205, an error flag indicating whether an abnormality in the connection state between the I 2 CI / O expander 615 of the entry has occurred is registered.

2 CI/Oエクスパンダ615に障害が発生しているか否かを判定する方法について具体的に説明すると、エラーカウンタ3203の値が、比較値3204に設定された所定値に達した場合、エラーフラグ3205に「ON」が設定され、当該エントリに対応するI 2 CI/Oエクスパンダ615に障害が発生したことが登録される。 Specifically described method of determining whether the I 2 CI / O expander 615 has failed, if the value of the error counter 3203 reaches a predetermined value set to the comparison value 3204, the error is set in the flag 3205 "oN", the I 2 CI / O expander 615 corresponding to the entry is impaired is registered that has occurred.

本発明の第1の実施の形態では、後述するように、演出制御データの出力処理(図37参照)は、VDP割込(約33.3ms周期)に同期して実行されるようにしている。 In the first embodiment of the present invention, as described below, the output processing of the performance control data (see FIG. 37) is to be executed in synchronization with the VDP interrupt (about 33.3ms period) .

前述したように、第1マスタIC570aからI 2 CI/Oエクスパンダ615への2回目の演出制御データの送信に対して、I 2 CI/Oエクスパンダ615からのACKが受信できなければ、エラーカウンタ3003がインクリメントされる。 As described above, with respect to transmission of the second performance control data to the I 2 CI / O expander 615 from the first master IC570a, if able to receive an ACK from the I 2 CI / O expander 615, an error counter 3003 is incremented.

したがって、異常が発生している場合には、データ出力処理の実行周期が33.3msで、比較値3004が「300」であるので、33.3ms×300≒10sでI 2 CI/Oエクスパンダ615に関する異常が発生したことを検出する。 Therefore, when an abnormality has occurred in the execution period of the data output processing is 33.3 ms, the comparison value 3004 is "300", I 2 CI / O expander at 33.3 ms × 300 ≒ 10s abnormal about 615 detects that it has occurred.

図33は、本発明の第1の実施の形態の第2マスタIC570bの異常判定テーブル3300を説明する図である。 Figure 33 is a diagram for explaining an abnormality determination table 3300 of the second master IC570b the first embodiment of the present invention.

第2マスタIC570bの異常判定テーブル3300は、第1マスタIC570aの異常判定テーブル3200と同様に、演出制御装置550のRAM553に格納される。 Abnormality determination table 3300 of the second master IC570b, like the abnormality determination table 3200 of the first master IC570a, is stored in the RAM553 the effect control device 550. 異常判定テーブル3300は、演出制御装置550の第2マスタIC570bと、当該第2マスタIC570bに接続されるI 2 CI/Oエクスパンダ615との接続状態を監視するために設けられている。 Abnormality determination table 3300 is provided for monitoring the second master IC570b the effect control device 550, a connection state between I 2 CI / O expander 615 which is connected to the second master IC570b. 異常判定テーブル3300は、接続状態に応じて、各I 2 CI/Oエクスパンダ615に対応した情報が格納される。 Abnormality determination table 3300, according to the connection state information corresponding to each I 2 CI / O expander 615 is stored. また、異常判定テーブル3300の構成は、第1マスタIC570aの異常判定テーブル3200と同じ構成である。 The configuration of the abnormality determination table 3300 has the same configuration as the abnormality determination table 3200 of the first master IC570a.

本発明の第1の実施の形態では、第1マスタIC570aと第2マスタIC570bの両方に接続される装飾制御装置610が存在しないため、制御対象の各装飾制御装置610のI/OエクスパンダアドレスがマスタICごとに設定される。 First In the embodiment, since the decorative controller 610 which is connected to both the first master IC570a and second master IC570b absence, I / O expander addresses of the decoration control device 610 of the control target of the present invention There is set for each master IC. したがって、図32及び図33には、同じ値のI/Oエクスパンダアドレスが設定されている。 Thus, in FIGS. 32 and 33, I / O expander address in the same value is set. なお、I/Oエクスパンダアドレスには一つのアドレスのみ設定可能であるため、一つの装飾制御装置610を複数のマスタICが制御する場合には共通のアドレスを設定する必要がある。 Since the I / O expander address can be set only one address, in the case of controlling one of the decoration control device 610 more master IC needs to set a common address.

本発明の第1の実施の形態のマスタICには、デバイスの動作を構成し、シリアルデータを送受信するために使用される複数のレジスタが備えられている。 To a first embodiment of the master IC of the present invention is to configure the operation of the device, a plurality of registers that are used to transmit and receive serial data is provided. 図11及び図12に示したコマンドレジスタ(REG)581は、このようなレジスタの一つであり、接続された装飾制御装置610にスタートコンディションやストップコンディションを出力することなどを指示する。 11 and command register (REG) 581 shown in FIG. 12 is one of such registers, and instructs the like to output a start condition and a stop condition to the connected decorated controller 610.

演出制御装置550は、マスタICを介して装飾制御装置(スレーブ)610に演出指示を送信し、各種演出処理を実行する。 Effect control unit 550 transmits an effect instruction decoration controller (slave) 610 via the master IC, performs various effect processing. 図34には各スレーブを初期化する手順、図35には各スレーブに演出制御データを送信する手順の概要を示す。 Steps to initialize each slave in Figure 34, the Figure 35 shows the outline of the procedure of transmitting the performance control data to each slave.

図34は、本発明の第1の実施の形態の各装飾制御装置(スレーブ)を初期化(リセット)時にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC570b)との間で送受信される情報を説明する図である。 Figure 34 is transmitted and received between each decorative control apparatus according to a first embodiment of the present invention (slave) initialization (reset) during CPU551 and the master IC (first master IC570a or second master IC570b) is a diagram illustrating the information.

演出制御装置550のCPU551は、スレーブ初期化開始処理が開始されると、コマンドREG581のスタートコンディション(STA)及びストップコンディション(STO)の実行を指示するビットに“1”を設定する(3401)。 CPU551 of the effect control device 550, the slave initialization start process is started, the bit indicating execution of start condition command REG581 (STA) and a stop condition (STO) is set to "1" (3401).

マスタICは、コマンドREG581に設定された情報(STO、STA)に従って、制御対象の各装飾制御装置(スレーブ)610に対し、まず先にストップコンディションを出力し、次いでスタートコンディションを出力する(3411)。 The master IC according to the information set in the command REG581 (STO, STA), for each decorative controller (slave) 610 of the control target, first should output a stop condition, and then outputs a start condition (3411) . ストップコンディションを出力することによってデータの送信が完了した旨を各スレーブに通知し、その後、スタートコンディションを出力することによって、各スレーブにおいてコマンドの入力を受け付ける準備を完了させる。 The fact that data transmission has been completed by outputting the stop condition notifies each slave, then, by outputting a start condition, it is ready to accept an input of a command for each slave.

マスタICは、スタートコンディションを出力すると、CPU551に割込信号(INT)を入力して割込みを発生させる。 The master IC, when outputting a start condition, generates an interrupt to input interrupt signal (INT) to the CPU 551. 割込みが発生したCPU551は、送信指示データの送信再開処理(1)を開始する(3402)。 CPU551 an interrupt occurs, starts transmission resumption processing of the transmission instruction data (1) (3402). 送信指示データの送信再開処理(1)では、出力用バッファ572にリセット用アドレスを設定する。 The transmission restart process of the transmission instruction data (1), sets a reset address to the output buffer 572. リセット用アドレスは、各スレーブをリセットするためにあらかじめ定められている固定アドレスである。 Reset address is a fixed address that is predetermined in order to reset the respective slave. このとき、コマンドREG581のSTA及びSTOには“0”が設定される。 In this case, the STA and STO command REG581 "0" is set.

マスタICは、出力用バッファ572に設定されたリセット用アドレスに対し、所定のデータ(リセット指令)を出力する(3412)。 The master IC, compared to the reset address set in the output buffer 572, and outputs the predetermined data (reset command) (3412). リセット指令は、図31にて説明した第1所定値(データ3102)及び第2所定値(データ3103)に対応する。 Reset command corresponds to a first predetermined value explained in FIG. 31 (data 3102) and the second predetermined value (data 3103).

マスタICは、リセット用アドレスを出力すると、CPU551に割込信号を入力して割込みを発生させる。 The master IC, when outputting the reset address, generates an interrupt by input an interrupt signal to the CPU 551. 割込みが発生したCPU551は、送信指示データの送信再開処理(2)を開始する(3403)。 CPU551 an interrupt occurs, starts transmission resumption processing of the transmission instruction data (2) (3403). 送信指示データの送信再開処理(2)では、出力用バッファ572にリセット指令の前半の値を設定する。 The transmission restart process of the transmission instruction data (2), sets the value of the first half of the reset command to the output buffer 572. リセット指令の前半の値は、図31にて説明した第1所定値(データ3102)に対応する。 The value of the first half of the reset command corresponds to a first predetermined value explained in FIG. 31 (data 3102). このとき、コマンドREG581のSTA及びSTOには“0”が設定される。 In this case, the STA and STO command REG581 "0" is set. マスタICは、出力用バッファ572に設定されたリセット指令の前半の値を出力する(3413)。 The master IC outputs the value of the first half of the reset command which is set in the output buffer 572 (3413).

その後、マスタICは、リセット指令の前半の値を出力すると、CPU551に割込信号を入力して割込みを発生させる。 Thereafter, the master IC, when the output value of the first half of the reset command, and generates an interrupt to enter an interrupt signal to the CPU 551. 割込みが発生したCPU551は、送信指示データの送信再開処理(3)を開始し(3404)、出力用バッファ572にリセット指令の後半の値を設定する。 CPU551 an interrupt occurs, starts transmission resumption processing of the transmission instruction data (3) (3404), sets the value of the second half of the reset command to the output buffer 572. このとき、コマンドREG581のSTA及びSTOには“0”が設定される。 In this case, the STA and STO command REG581 "0" is set. マスタICは、出力用バッファ572に設定されたリセット指令の後半の値を出力する(3414)。 The master IC outputs the value of the second half of the reset command which is set in the output buffer 572 (3414). リセット指令の後半の値は、図31にて説明した第2所定値(データ3103)に対応する。 Late the value of the reset command corresponds to the second predetermined value described in FIG. 31 (data 3103).

さらに、マスタICは、リセット指令の後半の値を出力すると、CPU551に割込信号を入力して割込みを発生させる。 Furthermore, the master IC, when the output value of the second half of the reset command, and generates an interrupt to enter an interrupt signal to the CPU 551. 割込みが発生したCPU551は、送信指示データの送信再開処理(4)を開始し(3405)、コマンドREG581のSTAに“0”、STOに“1”が設定し、マスタICにストップコンディションの出力を指示する。 CPU551 an interrupt occurs, starts transmission resumption processing of the transmission instruction data (4) (3405), "0" to the STA command REG581, "1" is set to STO, the output of the stop condition to the master IC It instructs.

マスタICは、コマンドREG581に設定された情報に従って、各スレーブにストップコンディションを出力する(3415)。 The master IC according to the information set in the command REG581, outputs a stop condition to each slave (3415).

以上の処理によって、各スレーブが初期化される。 By the above process, each slave is initialized. なお、初期化に失敗した場合には(3406)、ステップ3402から処理を再開する。 Incidentally, if initialization fails (3406), it restarts the process from step 3402.

図35は、本発明の第1の実施の形態の各装飾制御装置(スレーブ)に演出制御データを送信する際にCPU551とマスタIC(第1マスタIC570a又は第2マスタIC570b)との間で送受信される情報を説明する図である。 Figure 35 is transmitted and received between the respective decorative controller CPU551 when transmitting effect control data (slave) and the master IC (first master IC570a or second master IC570b) of the first embodiment of the present invention is a diagram illustrating the information.

演出制御装置550のCPU551は、演出制御を行う場合に、まず、コマンドREG581のスタートコンディション(STA)及びストップコンディション(STO)の実行を指示するビットに“1”を設定する(3501)。 CPU551 of the effect control device 550, when performing effect control, first, set to "1" bit indicating execution of start condition command REG581 (STA) and a stop condition (STO) (3501).

マスタICは、コマンドREG581のSTA及びSTOに設定された値(“1”)に基づいて、各スレーブにストップコンディションを出力し、その後、スタートコンディションを出力する(3511)。 The master IC, based on the STA and the value set in the STO command REG581 ( "1"), and outputs a stop condition to the slave, then, outputs a start condition (3511).

そして、マスタICは、スタートコンディションを各スレーブに出力すると、各スレーブで演出制御データを受信する準備が整うため、CPU551に割込信号を入力して割込みを発生させる。 Then, the master IC, when outputting a start condition to the slave, for preparing to receive the effect control data in each slave are complete, generates an interrupt by input an interrupt signal to the CPU 551. 割込みが発生したCPU551は、出力用バッファ572に制御対象のスレーブのアドレス及び制御内容を示す演出制御データを設定する(3502)。 Interrupt CPU551 which is generated, sets the effect control data indicating the address and control content of the control target of the slave to the output buffer 572 (3502). このとき、コマンドREG581のSTA及びSTOには“0”を設定する。 In this case, the STA and STO command REG581 set to "0".

マスタICは、出力用バッファ572に設定されたアドレス及び演出制御データを各スレーブに出力する(3512)。 The master IC outputs the set address and the effect control data to the output buffer 572 to each slave (3512). このとき、出力されたアドレスに対応するスレーブは、受信した演出制御データに基づいて演出処理を実行する。 At this time, the slave corresponding to the output address performs an effect process on the basis of the effect control data received.

そして、マスタICは、アドレス及び演出制御データを各スレーブに出力すると、CPU551に割込信号を入力して割込みを発生させる。 Then, the master IC, when outputting the address and effect control data to each slave, to generate an interrupt to enter an interrupt signal to the CPU 551. 割込みが発生したCPU551は、コマンドREG581のSTAに“1”、STOに“0”を設定する(3503)。 CPU551 an interrupt occurs, the STA of command REG581 "1", "0" is set to STO (3503). その後、マスタICは、再度スタートコンディションを出力する、いわゆるリスタートコンディションを出力する(3513)。 After that, the master IC outputs the re-start condition, and outputs the so-called re-start condition (3513).

続いて、CPU551及びマスタICは、別のアドレスを指定して同様の処理を行う(3504、3514、3505、3515)。 Subsequently, CPU 551 and the master IC performs the same process by specifying a different address (3504,3514,3505,3515). CPU551によって最後のn個めのスレーブに対する演出制御データの出力が完了し(3506)、さらに、マスタICが演出制御データを対応するスレーブに出力すると(3516)、全データの出力が完了したため、ストップコンディションを出力する。 CPU551 by complete output of the effect control data for the last n -th slave (3506), further, the master IC outputs the effect control data to the corresponding slave (3516), the output of all data is completed, the stop and it outputs the condition. 具体的には、マスタICが最終のスレーブに演出制御データを出力完了したときに、割込信号を入力してCPU551に割込みを発生させ、割込みが発生したCPU551は、コマンドREG581のSTAに“0”、STOに“1”を設定し(3507)、その後、マスタICがストップコンディションを出力する(3517)。 More specifically, when the master IC has output complete presentation control data to the final slave, CPU 551 generates an interrupt to enter an interrupt signal, CPU 551 an interrupt occurs, the STA command REG581 "0 ", the STO" set 1 "(3507), then the master IC outputs a stop condition (3517).

図36は、本発明の第1の実施の形態の演出制御装置550からマスタIC(第1マスタIC570a又は第2マスタIC570b)に演出制御データを送信する段階を説明する図である。 Figure 36 is a diagram illustrating the step of transmitting the performance control data from the attraction control apparatus 550 of the first embodiment in the master IC (first master IC570a or second master IC570b) of the present invention.

演出制御装置550のCPU551は、後述するスレーブ出力データ編集処理が実行されると、RAM553に出力データ準備領域を確保し、出力データ準備領域に各スレーブに対する演出制御データを格納する。 CPU551 of the effect control device 550, the slave output data editing processing described later is executed to ensure the output data preparation area in RAM553, stores the effect control data for each slave in the output data staging area.

また、出力データ準備領域は、スレーブ毎にさらに領域が分割され、各スレーブに対応するアドレス及び演出内容に対応する演出制御データが格納される。 Further, the output data preparation area further area for each slave is divided, the effect control data are stored corresponding to the address and effect contents corresponding to each slave. 具体的には、アドレスは図30に示した送信順序1のデータに対応し、演出制御データは図30に示した送信順序2から30までのデータに対応する。 Specifically, the address corresponds to a data transmission sequence 1 shown in FIG. 30, the effect control data corresponds to the data from the transmission order 2 shown in FIG. 30 to 30.

さらに、CPU551は、未送信の演出制御データが上書きされないように、出力データ退避領域をさらにRAM553に確保し、スレーブ出力データ退避処理によって出力データ準備領域に記憶されたデータを出力データ退避領域に退避させる。 Further, CPU 551, as effect control unsent data is not overwritten, to ensure more RAM553 output data save area, save the data stored in the output data staging area by the slave output data saving processing on the output data saving area make. その後、退避されたデータは所定のタイミングでマスタICの出力用バッファ572に設定される。 Thereafter, the saved data is set to the output buffer 572 of the master IC at a predetermined timing.

なお、出力データ準備領域及び出力データ退避領域はマスタICごとにRAM553に確保され、本発明の第1の実施の形態では、第1マスタIC570a及び第2マスタIC570bに対応した領域がそれぞれ確保される。 The output data preparation area and the output data saving area reserved in RAM553 each master IC, in the first embodiment of the present invention, the region corresponding to the first master IC570a and second master IC570b is secured respectively .

図37は、本発明の第1の実施の形態の演出制御装置550による処理の手順を示すフローチャートである。 Figure 37 is a flowchart showing a procedure of processing by the presentation controller 550 of the first embodiment of the present invention.

図37に示す処理は、演出制御装置550のCPU551によって実行される。 The process shown in FIG. 37 is executed by the CPU551 of the effect control device 550.

演出制御装置550は、演出制御装置550に電源が投入されると、まずステップ3701〜3706の処理を実行し、ステップ3707の処理でVDP556から画像更新周期と同期する同期信号(例えば、33.3ms秒周期の同期信号)が割込信号としてCPU551に入力されるまで待機する。 Effect control device 550, when the power supply to effect control device 550 is turned on, first executes the processing of step 3701 to 3706, the synchronization signal synchronized with the image update period from VDP556 in the process of step 3707 (e.g., 33.3 ms synchronization signal s period) waits until the input to the CPU551 as an interrupt signal. そして、以降、VDP556から画像更新周期と同期する同期信号が割込信号としてCPU551に入力される毎に、ステップ3705〜3721の処理を繰り返し実行する。 Then, since, every time the synchronizing signal synchronized with the image update period from VDP556 is input to the CPU551 as an interrupt signal, repeatedly performs the processing of steps 3705 to 3721.

まず、演出制御装置550は、演出制御装置550のRAM553の初期化などを含む初期化処理を実行する(3701)。 First, the effect control device 550 executes an initialization process, including initialization of the RAM553 the effect control device 550 (3701). このとき、後述する第1マスタIC570に関する初期化段階番号と、第2マスタIC570bに関する初期化段階番号とを、ともに“0”に設定しておく。 In this case, the initialization step number for the first master IC570 described later, the initialization step number for the second master IC570b, is set to both "0".

そして、演出制御装置550は、出力I/F558aとNORゲート回路561を介してリセットパルスを第1マスタIC570a及び第2マスタIC570bに入力し、第1マスタIC570a及び第2マスタIC570bをハード的に初期化する(3702)。 The effect control device 550 receives a reset pulse to the first master IC570a and second master IC570b through the output I / F558a and NOR gate circuit 561, an initial first master IC570a and second master IC570b by hardware to reduction (3702).

続いて、演出制御装置550は、第1マスタIC570aに接続されたすべての装飾制御装置610のI 2 CI/Oエクスパンダ615を初期化するために、第1マスタIC570aから初期化指示データを出力する第1マスタIC570a側スレーブ初期化開始処理を実行する(3703)。 Subsequently, effect control device 550, to initialize the I 2 CI / O expander 615 all decorative controller 610 connected to the first master IC570a, outputs an initialization instruction data from the first master IC570a performing a first master IC570a side slave initialization starts processing for (3703). 同様に、第2マスタIC570bに接続されたすべての装飾制御装置610のI 2 CI/Oエクスパンダ615を初期化するために、第2マスタIC570bから初期化指示データを出力する第2マスタIC570b側スレーブ初期化開始処理を実行する(3704)。 Similarly, in order to initialize the I 2 CI / O expander 615 of the second master IC570b to all connected decoration controller 610, a second master IC570b side for outputting an initialization instruction data from the second master IC570b executing a slave initialization start processing (3704). スレーブ初期化開始処理の詳細については、図38にて説明する。 For more information about the slave initialization start processing will be described with reference to FIG. 38.

さらに、演出制御装置550は、第1マスタIC570に関する初期化段階番号と、第2マスタIC570bに関する初期化段階番号とが、ともに“0”になるまで待機する(3705)。 Furthermore, the effect control device 550, the initialization step number for the first master IC570, and the initialization step number for the second master IC570b, waits until both "0" (3705). 初期化段階番号とは、第1マスタIC570a及び第2マスタIC570bの各々に関して初期化処理の進捗を示す番号であり、電源投入直後に演出制御装置550が起動した直後では“0”となっているが、初期化処理が開始されると、段階を追って“1”から“4”迄1つずつインクリメントされ、初期化処理が完了すると、再度、“0”に戻されるものである。 The initialization phase number is a number that indicates the progress of the initialization for each of the first master IC570a and second master IC570b, immediately after the effect control device 550 immediately after power is started is "0" but the initialization process is started, is incremented by one up to "4" from the step-by-step "1", when the initialization processing is completed, are intended to be returned again, "0". なお、図42にて説明する初期化指示データの送信再開処理において、設定されている初期化段階番号の値に対応する処理が順次実行される すべてのマスタ及びスレーブの初期化が完了すると、演出制御装置550は、VDP556から画像更新周期と同期する同期信号(VDP割込)の受け入れ、及びタイマ割り込みの受け入れを許可する(3706)。 Incidentally, the transmission restart the initialization process instruction data described in FIG. 42, the initialization of all the master and slave processing is sequentially executed corresponding to the value of the initialization phase number set is completed, the effect controller 550 accepts the synchronization signal synchronized with the image update period from VDP556 (VDP interrupt), and to allow acceptance of the timer interrupt (3706).

演出制御装置550は、図36にて説明したように、RAM553上に格納された演出制御データを上書きされないように退避するスレーブ出力データ退避処理を実行する(3707)。 Effect control device 550, as described in FIG. 36, executes the slave output data saving process of saving being overwritten the effect control data stored on the RAM553 (3707). 退避領域に退避された出力データは、前述したように、所定のタイミングでマスタICに設定される。 Output data saved in the save area, as described above, is set as the master IC at a predetermined timing.

そして、演出制御装置550は、表示装置53に画像を表示するために、VDP556に画像を表示させる指令となるデータを出力する(3708)。 The effect control device 550, in order to display an image on the display device 53, and outputs the data as a command for displaying an image on VDP556 (3708). さらに、スピーカ30から音を遊技状態に応じて出力させるために、音制御データを音LSI557に出力する。 Furthermore, in order to output according to the playing state sound from the speaker 30, outputs sound control data into sound LSI557. 音LSI557は、入力された音制御データに基づいてスピーカ30から音を出力させる(3709)。 Sound LSI557 is to output the sound from the speaker 30 based on the input sound control data (3709).

次に、演出制御装置550は、装飾制御装置610に演出制御データを第1マスタIC570a及び第2マスタIC570bから出力するスレーブ出力開始処理を実行する(3710)。 Next, the effect control device 550 executes the slave output start processing of outputting the effect control data from the first master IC570a and second master IC570b decorative controller 610 (3710). ここで制御される装飾制御装置610は、主としてLEDなどの発光体を制御するものであり、発光制御装置又は発光制御スレーブとされる。 Decoration controller 610 to be controlled here is for primarily controlling the light emitters such as LED, is a light emission control device or the light emission control slave. スレーブ出力開始処理の詳細については、図39にて後述する。 For more information about the slave output start processing will be described later with reference to FIG 39.

演出制御装置550は、スレーブ出力開始処理が終了すると、VDP556に次に出力されるデータを編集し(3711)、さらに、音LSI557に出力される音制御データを編集する(3712)。 Effect control device 550, the slave output start processing is completed, the edit data is then output to VDP556 (3711), further editing the sound control data outputted to the sound LSI557 (3712).

さらに、演出制御装置550は、発光体を制御する装飾制御装置610に送信するための演出制御データを編集するスレーブ出力データ編集処理を実行する(3713)。 Furthermore, the effect control device 550 executes the slave output data editing process for editing the presentation control data to be transmitted to the decorative controller 610 for controlling the light emitter (3713). スレーブ出力データ編集処理では、図36で説明したように、各スレーブの演出制御データを生成し、RAM553上に確保された出力データ準備領域に格納するための処理である。 Slave output data editing process, as described in FIG. 36, to generate a performance control data of each slave is processing for storing the output data preparation area allocated in the RAM553. スレーブ出力データ編集処理の詳細については、図40にて説明する。 For more information about the slave output data editing processing will be described with reference to FIG. 40.

次に、演出制御装置550は、図32に示した異常判定テーブル3200を参照し、第1マスタIC570aに接続された発光制御スレーブに関するエラー判定処理を実行する(3714)。 Next, the effect control device 550 refers to the abnormality determination table 3200 illustrated in FIG 32 performs error determination processing relating to connected light emitting control slave to the first master IC570a (3714).

エラー判定処理では、演出制御装置550が、異常判定テーブル3200の発光制御スレーブに対応するエントリのエラーフラグ3205がすべて「ON」となっているか否か、つまりすべての発光制御スレーブでエラーが発生しているか否かを判定する。 In the error determination processing, effect control device 550, the abnormality determination error flag 3205 of the entry corresponding to the light emission control slave table 3200 is all whether is "ON", i.e. error occurs in all of the emission control slave and determines whether or not. 言い換えれば、エラーフラグ3205が「OFF」となっている発光制御スレーブが少なくとも1つ以上あるか否かを判定する。 In other words, the light emission control slave error flag 3205 is "OFF" determines whether at least one or more. このエラー判定処理によって、すべての発光制御スレーブでエラーが発生していると判定された場合には、第1マスタIC570a及び第1マスタIC570aに接続されたすべての発光制御スレーブのリセットする条件が成立したものとされる。 This error determination process, if an error is determined to be occurring in all emission control slave resets conditions of all of the emission control slave connected to the first master IC570a and first master IC570a is satisfied It is those that were.

演出制御装置550は、ステップ3714のエラー判定処理の結果に基づいてリセット条件が成立しているか否かを判定する(3715)。 Effect control unit 550 determines whether a reset condition based on the result of the error determination processing in step 3714 is satisfied (3715). 前述のように、ステップ3714のエラー判定処理の時点ですべての発光制御スレーブのエラーフラグ3205が「ON」になっている場合には、リセット条件が成立したと判定される。 As described above, when all of the emission control slave error flag 3205 is "ON" at the time of the error determination processing in step 3714, it is determined that the reset condition is satisfied.

演出制御装置550は、リセット条件が成立したと判定された場合には(3715の結果が「Y」)、第1マスタIC570aを初期化し(3716)、第1マスタIC570aに接続されるすべてのI 2 CI/Oエクスパンダ615に対して同時に初期化指示データを出力する第1マスタIC570a側スレーブ初期化開始処理を実行する(3717)。 Effect control device 550, if it is determined that the reset condition is satisfied (the result of 3715 is "Y"), the first master IC570a initialized (3716), all I connected to the first master IC570a 2 CI / O Aix performing a first master IC570a side slave initialization start processing for outputting an initialization instruction data simultaneously to the expander 615 (3717).

このように、リセット条件が成立したと判定された場合には、ステップ3717の処理で、第1マスタIC570aに接続されるすべてのI 2 CI/Oエクスパンダ615に対して、同時に初期化を指示する。 Thus, when it is determined that the reset condition is satisfied, the processing of step 3717, for all I 2 CI / O expander 615 which is connected to the first master IC570a, instructs the initialization time to. すなわち、すべてのI 2 CI/Oエクスパンダ615を同時に選択して初期化することになるので、I 2 CI/Oエクスパンダ615を個別に選択して初期化を指示する方法と比較すると、高速に初期化を行うことが可能となり、I 2 CI/Oエクスパンダ615を正常な状態へ迅速に復帰させることができる。 That is, since all the I 2 CI / O expander 615 will be initialized simultaneously selected, when compared with the method of instructing the initialization by selecting I 2 CI / O expander 615 individually, fast it is possible to perform initialization, it is possible to quickly restore the I 2 CI / O expander 615 to a normal state. このとき、CPU551がバス563を介してリセットREG573に初期化指示情報を書き込むことにより、第1マスタIC570aをソフト的にリセットする。 In this case, CPU 551 is by writing an initialization instruction information to reset REG573 via the bus 563, and resets the first master IC570a software manner.

なお、ステップ3715の処理でリセット条件成立と見なされた場合は、第1マスタIC570aにおいて異常が発生している可能性があるので、ステップ3716の処理で第1マスタIC570aも初期化するようにしている。 In the case deemed reset condition is satisfied in the process of step 3715, the abnormality in the first master IC570a might have occurred, as also initialized first master IC570a in the processing in step 3716 there.

第1マスタIC570aは、CPU551からの指令によって、接続線SDAとSCLの信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制御装置にてデータ送信に関する異常が発生している場合には、第1マスタIC570a自身に異常が発生していることも考えられる。 The first master IC570a is a command from the CPU 551, since the function as a signal level control means for controlling the signal level of the connection lines SDA and SCL, abnormality relating data transmission is occurring in all of the emission control device case, it is conceivable that abnormality occurs in the first master IC570a itself.

そのため、すべての装飾制御装置610にてデータ送信に関する異常が発生している場合には、念のために、CPU551(演算処理手段)により第1マスタIC570aが初期化される。 Therefore, if an abnormality related to the data transmission in all ornamental controller 610 has occurred, just in case, the first master IC570a is initialized by CPU 551 (processing unit). これにより、第1マスタIC570aで異常が発生している場合であっても確実に第1マスタIC570aを制御可能にすることができる。 Thus, it is possible even when an abnormality occurs in the first master IC570a to ensure controllably first master IC570a.

さらに、演出制御装置550は、第2マスタIC570bについても同様に、エラー判定処理を実行し(3718)、リセット条件が成立しているか否かを判定する(3719)。 Furthermore, the effect control device 550, similarly for the second master IC570b, performs error judgment processing (3718), determines whether the reset condition is satisfied (3719). そして、リセット条件が成立している場合には、第2マスタIC570bをリセットし(3720)、第2マスタIC570bに接続されたスレーブを初期化する第2マスタIC570b側スレーブ初期化開始処理を実行する(3721)。 When the reset condition is satisfied, executes a second master IC570b side slave initialization start process resets the second master IC570b (3720), the connected slave to the second master IC570b Initialize (3721). その後、VDP556から同期信号がCPU551に入力されるまで待機する。 Thereafter waits until the synchronization signal from VDP556 is input to the CPU 551.

このように、図37に示した処理では、表示装置53の画像を更新する周期と同期して、演出制御装置550の第1マスタIC570a及び第2マスタIC570bから装飾制御装置610のI 2 CI/Oエクスパンダ615に演出制御データを送信する。 Thus, in the process shown in FIG. 37, in synchronization with the cycle of updating the image of the display device 53, the decoration control device 610 from the first master IC570a and second master IC570b the effect control device 550 I 2 CI / O Aix to send the effect control data to the panda 615. そして、I 2 CI/Oエクスパンダ615は、受信した演出制御データに基づいて装飾装置620を制御するため、表示装置53における演出と装飾装置620における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。 Then, I 2 CI / O expander 615, for controlling the decoration device 620 based on the effect control data received, directing and harmonizes in effect and decorative device 620 in the display device 53, giving a sense of discomfort to the player since there is no, it is possible to increase the interest.

また、表示装置53の画像を更新する周期と同期して第1マスタIC570a及び第2マスタIC570bから送信された演出制御データが装飾制御装置610で受信されると、その都度、I 2 CI/Oエクスパンダ615によってワークレジスタ(図24参照)の値が更新される。 Further, when the effect control data transmitted from the first master IC570a and second master IC570b in synchronism with the cycle of updating the image of the display device 53 is received by the ornamental controller 610, each time, I 2 CI / O the value of the work register (see FIG. 24) is updated by the expander 615. そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。 Therefore, the value of each work register is updated to the latest state, even if the value of the work register noise or the like is broken, it is possible to return to the normal value.

また、表示装置53の画像を更新する周期と同期して、ステップ3714及び3718でエラー判定処理を実行するので、エラーを判定する頻度を適切に設定することができる。 Further, in synchronization with the cycle of updating the image of the display device 53, since executes error determination processing in step 3714 and 3718, it is possible to appropriately set the frequency determining errors. すなわち、エラー判定処理の実行頻度が多すぎると、演出制御装置550のCPU551の処理負荷が増大し、逆に、エラー判定処理の実行頻度が少なすぎると、異常の発生を適切なタイミングで検出できなくなる。 That is, when the frequency of execution of the error determination processing is too high, increases the processing load of the CPU551 of the effect control device 550, on the contrary, the execution frequency of the error decision process is too small, can detect the occurrence of abnormal in a timely no. 表示装置53の画像を更新する周期と同期させてエラー判定を行うことによって、適切なタイミングでエラーを検出することが可能となり、各処理における不具合の発生に対して適切に対応することができる。 By performing the error determination in synchronization with the cycle of updating the image of the display device 53, it is possible to detect errors in a timely, it is possible to appropriately respond to occurrence of defects in each process.

図38は、本発明の第1の実施の形態の第1マスタIC570a側のスレーブ初期化開始処理及び第2マスタIC570b側のスレーブ初期化開始処理の手順を示すフローチャートである。 Figure 38 is a flowchart showing a first first embodiment of the master IC570a side of the slave initialization start processing and a second master IC570b side steps of the slave initialization start process of the present invention.

第1マスタIC570a側のスレーブ初期化開始処理は、図37のステップ3703及び3717で実行され、第2マスタIC570b側のスレーブ初期化開始処理は、同じくステップ3104又はステップ3121で実行される処理である。 Slave Initialization starts processing of the first master IC570a side is performed in step 3703 and 3717 of FIG. 37, the slave initialization process of starting the second master IC570b side, like is the process executed in step 3104 or step 3121 .

第1マスタIC570a側の初期化開始処理では、まず、演出制御装置550のCPU551は、マスタ割込み及びタイム割込みを禁止する(3801)。 In the initialization process of starting the first master IC570a side, first, CPU 551 of the effect control device 550 prohibits the master interrupt and time interrupt (3801). そして、初期化対象のマスタに第1マスタIC570aを選択する(3802)。 Then, select the first master IC570a initialization target master (3802).

また、第2マスタIC570b側のスレーブ初期化開始処理では、第1マスタIC570a側スレーブ初期化開始処理と同様に、演出制御装置550のCPU551は、マスタ割込み及びタイム割込みを禁止する(3811)。 Further, the slave initialization process of starting the second master IC570b side, similarly to the first master IC570a side slave initialization start processing, CPU 551 of the effect control device 550 prohibits the master interrupt and time interrupt (3811). そして、初期化対象のマスタに第2マスタIC570bを選択する(3812)。 Then, select the second master IC570b initialization target master (3812).

以降の処理では、第1マスタIC570a側スレーブ初期化開始処理及び第2マスタIC570b側スレーブ初期化開始処理について、選択されたマスタに対して共通の処理が実行される。 In subsequent processing, the first master IC570a side slave initialization start processing and a second master IC570b side slave initialization start processing, common processing is performed on the selected master.

演出制御装置550のCPU551は、選択されたマスタの初期化段階番号に“1”を設定する(3803)。 CPU551 of the effect control device 550 sets "1" to the initialization phase number of the selected master (3803). さらに、選択したマスタに関する監視タイマを設定し(3804)、タイムアウトの監視を開始する(3805)。 Moreover, setting the watchdog timer on the selected master (3804), it starts monitoring the time-out (3805).

演出制御装置550のCPU551は、選択されたマスタのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“0”を設定する(3806)。 CPU551 of the effect control device 550, to command REG581 of the selected master, "1" to the STA, "1" to the STO, sets "0", and "0" to the MODE to SI (3806).

STAは、前述したように、スタートコンディションの出力を指示するためのビットであり、STOは、ストップコンディションの出力を指示するためのビットである。 STA, as described above, a bit for indicating the output of the start condition, STO is a bit for indicating the output of the stop condition. “1”が設定されているフラグに対応する信号が出力される。 "1" signal corresponding to the flag is set is output. ステップ3806の処理では、スタートコンディション及びストップコンディションの両方の信号が出力される。 In the process of step 3806, both signals a start condition and a stop condition is output.

SIは、前述のマスタ割込みの発生を報知するためのビットであり、“1”が設定されている場合にはマスタICからCPU551に割込みの発生が要求された状態となり、このビットが“0”に変更されるまで、割込みを発生させたマスタICは、処理を待機する状態となる。 SI is a bit for notifying the occurrence of the aforementioned master interrupt, "1" a state in which generation of an interrupt from the master IC to the CPU551 is requested if is set, this bit is "0" master IC that until changed, caused the interrupt is a state of waiting for processing. そして、CPU551によって、このビットに“0”を設定すると、CPU551に発生している割込みが解除され、処理を待機していたマスタICは、次に行われるべき処理を再開する。 Then, the CPU 551, and when set to "0" to this bit is canceled interrupt has occurred in the CPU 551, the master IC has been waiting for the process, then resumes the process to be performed. ステップ3806の処理では、“0”が設定されているため、割込みの発生が解除されて、処理を待機していたマスタICが動作を再開する。 In the process of step 3806, "0" because is set, an interrupt is released, the master IC has been waiting for the process resumes operation.

MODEは、データを送信するモードを指定するためのビットであり、“1”が設定されている場合には「バッファモード」、“0”が設定されている場合には「バイトモード」が指定される。 MODE is a bit of order to specify the mode for transmitting the data, "1" in the case has been set is "buffer mode", "0" designated "byte mode" in the case has been set It is. ステップ3806の処理では、“0”が設定されているため、バイトモードでデータがやり取りされる。 In the process of step 3806, since it is set to "0", the data in byte mode is exchanged.

その後、CPU551は、マスタ割込み及びタイムアウト割込みを許可し(3807)、呼び出し元に復帰する。 Then, CPU551 permits the master interrupt and timeout interrupt (3807), to return to the caller.

図39は、本発明の第1の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。 Figure 39 is a flowchart showing a procedure of a first embodiment of the slave output start processing of the present invention.

スレーブ出力開始処理は、図37に示すステップ3710で実行される処理であり、各マスタから発光制御スレーブに演出制御データを送信するために必要な処理である。 Slave output start processing is processing executed in step 3710 shown in FIG. 37, a process necessary for transmitting the performance control data to the light emission control slave from each master.

CPU551は、まず、マスタ割込み及びタイム割込みを禁止する(3901)。 CPU551, first, to prohibit the master interrupt and time interrupt (3901). 次に、第1マスタIC570aに対応するスタートフラグを“オン”に設定する(3902)。 Next, set to "ON" to start flag corresponding to the first master IC570a (3902). さらに、第1マスタIC570aの監視タイマを設定し(3903)、タイムアウトの監視処理を開始する(3904)。 Further, to set the monitoring timer of the first master IC570a (3903), it starts the monitoring process timeout (3904). スタートフラグとは、スタートコンディションが出力され、演出制御データの送信が開始されたか否かを示すフラグであり、マスタIC毎に設定される。 The start flag, a start condition is outputted, a flag indicating whether or not the transmission of the performance control data is started, is set for each master IC. スタートフラグは、演出制御装置550のRAM553に記憶される。 Start flag is stored in the RAM553 the effect control device 550.

さらに、CPU551は、第1マスタIC570aのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“1”を設定する(3905)。 Further, CPU 551, compared command REG581 first master IC570a, STA "1", "1" is set, "0" in the SI, and "1" to the MODE to STO (3905). ステップ3905の処理では、MODEに“1”が設定されるため、バッファモードでデータが送受信される。 In the process of step 3905, for "1" is set to MODE, data is transmitted and received by the buffer mode.

また、第2マスタIC570bについても同様に、CPU551は、第2マスタIC570bのスタートフラグをオンに設定する(3906)。 Similarly, the second master IC570b, CPU 551 sets to ON the start flag of the second master IC570b (3906). さらに、監視タイマを設定し(3907)、タイムアウトの監視処理を開始する(3908)。 Further, to set the monitoring timer (3907), it starts the monitoring process timeout (3908). さらに、第2マスタIC570bのコマンドREG581に対し、STAに“1”、STOに“1”、SIに“0”、及びMODEに“1”を設定する(3909)。 Further, with respect to the command REG581 second master IC570b, STA "1", "1" is set, "0" in the SI, and "1" to the MODE to STO (3909).

CPU551は、各マスタの先頭のスレーブ(装飾制御装置610)を選択し(3910)、リトライカウンタを0に設定する(3911)。 CPU551 selects the slave (decorative controller 610) of the start of each master (3910), the retry counter is set to 0 (3911). リトライカウンタとは、各マスタに演出制御データを送信する場合において、送信失敗時にインクリメントされるカウンタである。 And retry counter, in case of transmitting the performance control data to each master is a counter that is incremented when transmission failure. リトライカウンタが所定の数値よりも大きくなった場合には何らかの障害が発生したものと判断することができる。 If the retry counter is greater than a predetermined numerical value it can be determined that some failure has occurred.

その後、CPU551は、マスタ割込み及びタイムアウト割込みを許可し(3912)、呼び出し元に復帰する。 Then, CPU551 permits the master interrupt and timeout interrupt (3912), to return to the caller.

図40は、本発明の第1の実施の形態のスレーブ出力データ編集処理の手順を示すフローチャートである。 Figure 40 is a flowchart showing a procedure of a first embodiment of the slave output data editing process of the present invention.

スレーブ出力データ編集処理では、演出制御装置550のRAM553上に確保された出力データ準備領域を更新する処理である。 Slave output data editing process is a process of updating the output data preparation area allocated in the RAM553 the effect control device 550. 前述のように、スレーブ出力データ準備領域には、マスタIC毎に発光制御スレーブに送信するための演出制御データが一時的に記憶される。 As described above, the slave output data preparation area, the effect control data to be transmitted to the light emission control slave for each master IC is temporarily stored.

CPU551は、まず、現在実行中の処理が確認モードであるか否かを判定する(4001)。 CPU551 first determines whether the current processing is in confirmation mode (4001). 確認モードとは、遊技機の製造時などに、前面枠3やセンターケース51に備えられた装飾装置620の動作を単独で確認するためのモードである。 The confirmation mode, such as during manufacturing of the gaming machine is a mode for confirming the operation of the decoration device 620 provided in the front frame 3 and the center case 51 by itself. 確認モードは、例えば、演出制御装置550に専用のスイッチを操作することによって実行されるようにしてもよいし、遊技制御装置500と演出制御装置550とが接続されていない場合に実行されるようにしてもよい。 Confirmation mode, for example, may be executed by manipulating a dedicated switch to effect control device 550, so that the game controller 500 and the attraction control apparatus 550 is executed when it is not connected it may be. なお、遊技店に設置された遊技機の場合は、通常に稼働している状態では確認モードが実行されていない。 It should be noted that, in the case of a gaming machine that has been installed in a game store, is not running check mode in a state where running normally.

CPU551は、確認モードが実行中でない場合には(4001の結果が「N」)、遊技演出に対応する演出制御データを、各種演出を行う装飾制御装置610のスレーブ出力データ準備領域に書き込む(4002)。 CPU551 is, if confirmation mode is not being executed (4001 result is "N"), the effect control data corresponding to the game effects, writes the slave output data preparation area of ​​the decorative controller 610 executing various effects (4002 ). ここでは、信頼度報知装置15以外の装飾装置620を制御する装飾制御装置610を対象として、スレーブ出力データ準備領域に演出制御データを書き込む。 Here, as an object a decorative controller 610 for controlling the decoration device 620 other than reliability notifying unit 15 writes the effect control data to the slave output data staging area. 次に、信頼度報知装置15を制御するための装飾制御装置610に対応するスレーブ出力データ準備領域に、演出制御データを書き込む(4003)。 Then, corresponding to the slave output data staging area to the decoration controller 610 for controlling the reliability notification device 15, and writes the effect control data (4003).

一方、CPU551は、確認モードが実行中の場合には(4001の結果が「Y」)、確認出力の切り替えタイミングであるか否かを判定する(4004)。 Meanwhile, CPU 551 is, if confirmation mode is running (4001 results is "Y"), determines whether the switching timing of the check output (4004). 確認モード中は、確認対象の装飾装置620が、1秒ごとに順次点灯するような動作を行う。 During the confirmation mode, the decoration device 620 of the confirmation target, operated like sequentially turned on every second. そのため、ここでは、切替時間(1秒)が経過するごとに、切り替えタイミングが発生することになり、その都度、確認対象の装飾制御装置610を順次選択し、選択された装飾制御装置610によって制御される装飾装置620を動作させる。 Therefore, here, each time elapses switching time (1 second), will be switching timing is generated, each time, sequentially selects decoration controller 610 of the check target, controlled by the decorative controller 610 selected to operate the decorative device 620 to be. これにより、LEDであれば、順番に点灯させることによって、各LEDが正常に動作するか否かを確認することができる。 Thus, if LED, by turning on in sequence, so that each LED to confirm whether or not work properly.

このとき、制御される装飾制御装置610が信号ケーブルによって隣接して設置されていれば、装飾装置620の検査を行う者が確認しやすくなり、確認(検査)効率が向上する。 At this time, if it is located adjacent the controlled are decorated controller 610 signal cable, a person who performs the inspection of the decoration device 620 is easily confirmed, confirmation (inspection) efficiency is improved. このような確認モードでは、通常、各装飾制御装置610(スレーブ)に割り当てられた個別アドレスの順序に従って装飾装置620の動作確認を行うと考えられる。 In such a confirmation mode, generally considered checking the operation of the decoration device 620 according to the order of the individual address assigned to each decoration controller 610 (slave).

したがって、装飾制御装置610と装飾装置620との距離が短くなるように配線するならば、隣接する装飾制御装置610の個別のアドレスの値も連続するように割り当てると、さらに確認(検査)効率が向上するものと考えられる。 Therefore, if the distance between the decoration control device 610 and the decorative device 620 is a wiring to be shorter, when assigning the value of the individual address of the adjacent ornamental controller 610 also continuous, it is further confirmed (inspection) Efficiency It is considered to be improved. また、各装飾制御装置610に対応する基板に個別アドレスに対応する記号や番号などが記載されていると、動作中の装飾装置620や装飾制御装置610を確認しやすくなるため、より確認(検査)効率が向上する。 Further, when such symbol or number corresponding to the individual address of the substrate corresponding to each decoration controller 610 is described, it becomes easier to see the decoration device 620 and decorations controller 610 in operation, check more (test ) efficiency is improved.

すなわち、確認出力の切り替えタイミングとは、前述のように、装飾制御装置610の確認(検査)を行うための所定の間隔である。 That is, the switching timing of the confirmation output, as described above, which is a predetermined interval for performing confirmation of the decoration control device 610 (inspection). 言い換えれば、検査中の装飾制御装置610による装飾装置620の制御を終了し、次に検査する装飾制御装置610の制御を開始するための処理を実行するタイミングである。 In other words, it is time to perform the processing for exit control, then starts the control of the decoration control device 610 for inspecting the decoration apparatus 620 according to the decorative controller 610 under test.

CPU551は、確認出力の切り替えタイミングでない場合には(4004の結果が「N」)、本処理を終了し、呼び出し元に復帰する。 CPU551, the ( "N" is the result of 4004) If this is not the switching timing of the confirmation output, this process is terminated, and the process returns to the caller. 一方、確認出力の切り替えタイミングである場合には(4004の結果が「Y」)、確認中の装飾制御装置(スレーブ)610に対応する出力データ準備領域について、対応する装飾装置620の動作を終了させるようにデータを更新する(4005)。 On the other hand, If the timing of switching a confirmation output (the results of 4004 "Y"), the output data preparation area corresponding to the decoration controller (slave) 610 in check, terminates the operation of the corresponding decoration 620 updates the data so as to (4005). さらに、次に確認する装飾制御装置(スレーブ)610の出力データ準備領域について、対応する装飾装置620の動作を開始させるようにデータを更新する(4006)。 Moreover, then the output data staging area for decoration controller (slave) 610 to verify and update the data to initiate the operation of the corresponding decoration apparatus 620 (4006). このようにして、所定の間隔で装飾制御装置(スレーブ)610ごとに、装飾装置620の動作を確認することができる。 In this way, each decoration controller (slave) 610 with a predetermined interval, it is possible to confirm the operation of the decoration device 620.

図41は、本発明の第1の実施の形態の第1マスタIC570a側及び第2マスタIC570b側の送信中断割込み発生時の処理の手順を示すフローチャートである。 Figure 41 is a flowchart showing a first first embodiment of the master IC570a side and a second transmission procedure break interrupt occurs during the processing of the master IC570b side of the present invention.

送信中断割込みは、いわゆるマスタ割込みであり、中断時の状態に応じて処理が実行される。 Transmission interruption interrupt is a so-called master interrupt, processing is executed in accordance with the state at the time of suspension.

CPU551は、まず、第1マスタIC570aからのマスタ割込みが発生した場合には、第1マスタIC570aに関するタイムアウトの監視を終了する(4101)。 CPU551, first, if the master interrupt from the first master IC570a occurs, terminates the monitoring of the time-out for the first master IC570a (4101). さらに、第1マスタIC570aの初期化段階番号及びスタートフラグを取得する(4102)。 Furthermore, to acquire the initialization step number and the start flag of the first master IC570a (4102).

同じく、CPU551は、第2マスタIC570bからのマスタ割込みが発生した場合には、第2マスタIC570bに関するタイムアウトの監視を終了し(4111)、第2マスタIC570bの初期化段階番号及びスタートフラグを取得する(4112)。 Also, CPU 551, when the master interrupt from the second master IC570b occurs, terminates the monitoring of the time-out for the second master IC570b (4111), acquires the initialization step number and the start flag of the second master IC570b (4112).

CPU551は、初期化対象のマスタICの初期化段階番号が“0”であるか否かを判定する(4103)。 CPU551 determines whether or not the initialization phase number of the master IC to be initialized is "0" (4103). 初期化段階番号が“0”の場合とは、初期化処理を既に終えて演出制御データを送信している状態を示している。 As for the initialization phase number is "0" indicates a state in which the initialization processing has already finished and is transmitting effect control data.

CPU551は、初期化対象のマスタICの初期化段階番号が“0”でない場合には(4103の結果が「N」)、前述のように、初期化処理中であるため、初期化指示データの送信再開処理を実行する(4104)。 CPU551 is, when initialization phase number of the master IC to be initialized is not "0" (the result of 4103 is "N"), as described above, since an initialization process during the initialization instruction data to run the transmission restart processing (4104). 初期化指示データの送信再開処理の詳細については、図43にて後述する。 For more information about the transmission restart initialization processing instruction data will be described later with reference to FIG 43.

一方、CPU551は、初期化対象のマスタICの初期化段階番号が“0”である場合には(4103の結果が「Y」)、演出制御データを送信している途中であるため、演出制御データの送信再開処理を実行する(4105)。 Meanwhile, CPU 551 is because if the initialization target master IC initialization phase number is "0" in the middle that is sending, effect control data ( "Y" is the result of 4103), the effect control to run the transmission restart processing of data (4105). 演出制御データの送信再開処理の詳細については、図44にて後述する。 For more information about the transmission restart processing performance control data will be described later with reference to FIG 44.

図42は、本発明の第1の実施の形態の第1マスタIC570a及び第2マスタIC570bによるタイムアウト割込み発生時の処理の手順を示すフローチャートである。 Figure 42 is a flowchart showing a first first embodiment of the master IC570a and procedures timeout interrupt occurs during the processing by the second master IC570b of the present invention.

本処理は、第1マスタIC570a又は第2マスタIC570bにおいて所定の時間が経過しても復帰しない場合に発生するタイマ割込みが発生した場合に各マスタICを初期化するために実行される処理である。 This process is a process in which a timer interrupt that occurs when a predetermined time in a first master IC570a or second master IC570b does not return even after being executed to initialize each master IC in the event of .

CPU551は、第1マスタIC570aにおいてタイムアウト割込みが発生した場合には、第1マスタIC570aをソフトリセットする(4201)。 CPU551, when a timeout interruption occurs in the first master IC570a is a first master IC570a soft reset (4201). さらに、第1マスタIC570aに接続されたスレーブを初期化する第1マスタIC570a側スレーブ初期化開始処理(図38)を実行する(4202)。 Further, the connected slave in the first master IC570a executing the first master IC570a side slave initialization start processing for initializing (38) (4202).

CPU551は、第2マスタIC570bにおいてタイムアウト割込みが発生した場合には、第2マスタIC570bをソフトリセットする(4211)。 CPU551, when a timeout interruption occurs in the second master IC570b is a second master IC570b soft reset (4211). さらに、第2マスタIC570bに接続されたスレーブを初期化する第2マスタIC570b側スレーブ初期化開始処理(図38)を実行する(4212)。 Further, the connected slave to the second master IC570b executing the second master IC570b side slave initialization start processing for initializing (38) (4212).

図43は、本発明の第1の実施の形態の初期化指示データの送信再開処理の手順を示すフローチャートである。 Figure 43 is a flowchart showing a procedure of a transmission restart initialization processing instruction data to the first embodiment of the present invention.

CPU551は、まず、初期化段階番号とステータスコードの整合判断を行い(4301)、初期化段階番号とステータスコードとが整合するか否かを判定する(4302)。 CPU551 first performs a matching determination of the initialization phase number and status code (4301), determines whether or not consistent initialization phase number and the status code (4302). 初期化段階番号とは、前述のように、初期化処理の進捗を示す番号である。 The initialization phase number, as mentioned above, a number indicating the progress of the initialization process. ステータスコードは、マスタICの状態を示す値であり、ステータスレジスタ(REG)582に設定されている。 Status code is a value that indicates the state of the master IC, is set in the status register (REG) 582. ステップ4301の処理における整合判断では、初期化段階番号に対応する状態が、ステータスREG582に設定されたステータスコードと一致するか否かを判定する。 The matching determination in the process of step 4301, the state corresponding to the initialization phase number, determines whether to match the status code set in the status REG582. 以下、初期化段階番号及びステータスコードの詳細について説明する。 The following is a detailed explanation of the initialization step number and status codes.

初期化段階番号は、マスタICの初期化を行っているときに、その処理段階に応じて“1”〜“4”のいずれかの値が設定されるものであり、マスタICの初期化が完了すると“0”に設定されるものである。 Initialization phase number, while performing the initialization of the master IC, is intended any of the values ​​of "1" to "4" in accordance with the processing stage is set, the initialization of the master IC is and it is set to Upon completion of "0". 但し、マスタICの初期化が完了して、初期化段階番号が“0”になると、当該初期化指示データの送信再開処理が呼び出されない(図40の呼び出し元の処理にてステップS4003の分岐がある)ので、ここでは、初期化段階番号が“1”〜“4”となっていることを前提に説明を行う。 However, the initialization of the master IC is completed, the initialization step number becomes "0", transmission resumption processing of the initialization instruction data is not called (branch of step S4003 in the calling process of FIG. 40 since there), wherein the initialization step number will be described on the assumption that it is a "1" to "4".

初期化段階番号に“1”が設定されている場合は、マスタICからスタートコンディションが出力されたことを意味する。 If the initialization phase number "1" is set, it means that the start condition is output from the master IC. この場合には、ステータスコードは、スタートコンディション又はリスタートコンディションが送信されたことを示す“08h”又は“10h”が設定されることになる。 In this case, the status code will indicate that the start condition or Restart condition is sent "08h" or "10h" is set. したがって、初期化段階番号に“1”が設定されており、かつ、ステータスコードに“08h”又は“10h”が設定されている場合には、整合していると判断される。 Therefore, the initialization phase number "1" is set, and, if the "08h" or "10h" in the status code is set is determined to be matched.

初期化段階番号に“2”が設定されている場合は、マスタICの出力用バッファ572にリセット用アドレスが設定された状態であることを意味する。 If the initialization phase number "2" is set, it means that the output buffer 572 of the master IC is a state where the reset address is set. この場合には、ステータスコードは、スレーブのアドレス(ここでは、リセット用アドレス)が送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“18h”が設定されることになる。 In this case, the status code, slave address (here, a reset address) and is sent, and indicate that the ACK indicating normal reception of the signals from each slave is answered "18h "so that is set. 但し、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すNACKが応答された場合には“20h”が設定される。 However, the status code, if NACK indicating that it could not normally receive the signals from each slave is answered "20h" is set. したがって、初期化段階番号に“2”が設定されており、かつ、ステータスコードに“18h”が設定されている場合には、整合している(データ送信に成功している)と判断される。 Therefore, is set to "2" in the initialization step number, and, if it is set to "18h" in the status code is determined to be matched (it has succeeded in data transmission) .

初期化段階番号に“3”が設定されている場合は、マスタICの出力用バッファ572にリセット指令の前半の値が設定された状態であることを意味する。 If the initialization phase number "3" is set, it means that the output buffer 572 of the master IC is a state in which the value of the first half is set in the reset command. この場合には、ステータスコードは、出力用バッファ572に設定されたデータが送信済みであり、かつ、各スレーブから信号を正常に受信したことを示すACKが応答されたことを示す“28h”が設定されることになる。 In this case, the status code is set data is sent to the output buffer 572, and is "28h" indicates that the ACK indicating normal reception of the signals from each slave is answered It will be set. 但し、ステータスコードは、各スレーブから信号を正常に受信できなかったことを示すNACKが応答された場合には“30h”が設定される。 However, the status code, if NACK indicating that it could not normally receive the signals from each slave is answered "30h" is set. したがって、初期化段階番号に“3”が設定されており、かつ、ステータスコードに“28h”が設定されている場合には、整合している(データ送信に成功している)と判断される。 Therefore, is set to "3" in the initialization phase numbers, and, if it is set to "28h" in the status code is determined to be matched (have succeeded in data transmission) .

初期化段階番号に“4”が設定されている場合は、マスタICの出力用バッファ572にリセット指令の後半の値が設定された状態であることを意味する。 If the initialization phase number "4" is set, it means that the output buffer 572 of the master IC is a state in which the second half of the value set of the reset command. この場合には、初期化段階番号が“3”の場合と同様に、ステータスコードに“28h”又は“30h”が設定される。 In this case, as in the case of the initialization stage number is "3" is set to "28h" or "30h" in the status code.

CPU551は、初期化段階番号とステータスコードが整合しないとき(4202の結果が「N」のとき)には、正常な状態ではない(データ送信に失敗した状態)なので、初期化の開始を示す値“1”を初期化段階番号に設定する(4203)。 CPU551 is in when the initialization phase number and status code does not match (when 4202 result is "N"), so is not a normal state (state of an unsuccessful data transmission), the value indicating the start of the initialization "1" is set in the initialization stage number (4203). さらに、監視タイマを設定し、タイムアウトの監視を開始する(4304)。 Further, to set the monitoring timer starts monitoring the time-out (4304).

最後に、CPU551は、ストップコンディション及びスタートコンディションを出力するように、処理対象のマスタICのコマンドREG581のSTAに“1”、STOに“1”、SIに“0”、MODEに“0”を設定し(4305)、呼び出し元の処理に復帰する。 Finally, CPU551 is, so as to output a stop condition and start condition, the STA of command REG581 of the master IC to be processed "1", "1" to the STO, the SI "0", "0" in the MODE set (4305), to return to the calling process.

一方、CPU551は、初期化段階番号とステータスコードが整合する場合には(4302の結果が「Y」)、初期化処理が実行中であるため、初期化段階番号に基づいて処理を分岐する(4306)。 Meanwhile, CPU 551 is, when the initialization phase number and status codes are aligned (the result of 4302 is "Y"), because the initialization process is being executed, the process branches based on the initialization phase number ( 4306). 初期化段階番号が“1”の場合には、処理対象のマスタICの出力用バッファ572にリセット用アドレスを設定する(4307)。 When the initialization phase number is "1", it sets the reset address to the output buffer 572 of the master IC to be processed (4307).

そして、CPU551は、初期化段階番号をインクリメントし(4308)、監視タイマを設定し、タイムアウトの監視を開始する(4309)。 Then, CPU 551 increments the initialization step number (4308), sets the monitoring timer starts monitoring the time-out (4309). 最後に、処理を継続するために、処理対象のマスタICのコマンドREG581のSTA、STO、SI及びMODEにそれぞれ“0”を設定し(4305)、呼び出し元の処理に復帰する。 Finally, in order to continue the process, STA command REG581 master IC to be processed, set each "0" STO, the SI and MODE (4305), and returns to the calling process.

また、初期化段階番号が“2”の場合には、CPU551は、処理対象のマスタICの出力用バッファ572にリセット指令を示す値の前半の値を設定する(4311)。 Further, the initialization step number in the case of "2", CPU 551 sets the value of the first half of the value indicating the reset command to the output buffer 572 of the master IC to be processed (4311). 初期化段階番号が“3”の場合には、処理対象のマスタICの出力用バッファ572にリセット指令を示す値の後半の値を設定する(4312)。 When the initialization phase number is "3", it sets the value of the second half of the value indicating the reset command to the output buffer 572 of the master IC to be processed (4312). 出力用バッファ572に値が設定されると、初期化段階番号が“1”の場合と同様に、ステップ4308から4310までの処理を実行する。 When the value in the output buffer 572 is set, the initialization step number as in the case of "1", the processing from step 4308 to 4310.

また、初期化段階番号が“4”の場合には、CPU551は、初期化処理に必要な処理が終了したため、処理対象のマスタICに接続されたすべての装飾制御装置610のエラーフラグをオフに設定し(4313)、さらに、エラーカウンタを0に設定して初期化する(4314)。 In the case of the initialization stage number is "4", CPU 551, since the processing required for initialization processing is completed, the all connected to the master IC off the error flag decoration controller 610 processed set (4313), further initialized by setting the error counter to zero (4314). そして、初期化段階番号を“0”に設定する。 Then, the initialization stage number is set to "0". 最後に、初期化処理を完了させ、処理対象のマスタICから、当該マスタICに接続されたすべての装飾制御装置610にストップコンディションを出力するために、処理対象のマスタICのコマンドREG581のSTOに“1”、STA、SI及びMODEにそれぞれ“0”を設定し(4316)、呼び出し元の処理に復帰する。 Finally, to complete the initialization process, from the master IC to be processed, all of the decoration control device 610 connected to the master IC to output a stop condition, the STO command REG581 master IC to be processed "1", STA, set each "0" in the SI and MODE (4316), and returns to the calling process.

図44は、本発明の第1の実施の形態の演出制御データの送信再開処理の手順を示すフローチャートである。 Figure 44 is a flowchart showing the procedure of the first embodiment transmission resumption processing of the performance control data of the present invention.

CPU551は、まず、スタートフラグとステータスコードの整合判断を行い(4401)、整合するか否かを判定する(4402)。 CPU551 first performs a matching determination of the start flag and status code (4401), determines whether or not to match (4402). スタートフラグは、第1マスタIC570a及び第2マスタIC570bの各々に関して、演出制御データを送信するタイミングを制御するためのフラグである。 Start flag for each of the first master IC570a and second master IC570b, a flag for controlling the timing of transmitting the performance control data. 具体的には、図37のスレーブ出力開始処理(図39)が実行されると、スタートフラグが“オン”に設定される。 Specifically, the slave output start processing of FIG. 37 (FIG. 39) is executed, the start flag is set to "ON". また、後述するように、出力用バッファ572に演出制御データを設定すると、スタートフラグは“オフ”に設定される。 As described later, setting the effect control data to the output buffer 572, the start flag is set to "OFF". ステータスコードについては、図43にて説明したとおりである。 The status code is as described in Figure 43.

以下、スタートフラグとステータスコードとの対応について説明する。 The following describes the correspondence between the start flag and the status code. スタートフラグが“オン”の場合には、前述のように、スタートコンディションが出力された後であるため、対応するステータスコードは、“08h”又は“10h”となる。 If the start flag is "on", as described above, since after the start condition is output, the corresponding status code becomes "08h" or "10h". 一方、スタートフラグが“オフ”の場合、正常に処理が行われていれば、ステータスコードには正常にデータの送信が完了したことを示す“28h”が設定されている。 On the other hand, if the start flag is "off", if successful processing is performed, it is set to "28h" indicating that normal data transmission has been completed the status code.

CPU551は、スタートフラグとステータスコードとが整合する場合には(4402の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(4403)。 CPU551 is, when and the start flag and the status code matching (the result of 4402 is "Y"), further determines whether the start flag is "on" (4403).

CPU551は、スタートフラグが“オン”である場合には(4403の結果が「Y」)、RAM553上に準備されていたデータを出力用バッファ572に設定する(4404)。 CPU551 is, when the start flag is "ON" (the result of 4403 is "Y"), sets the output buffer 572 the data that has been prepared on the RAM553 (4404). そして、スタートフラグを“オフ”に設定し(4405)、監視タイマを設定し、タイムアウトの監視を開始する(4406)。 Then, set to "off" to start flag (4405), set the monitoring timer, to start monitoring of the time-out (4406). 最後に、処理対象のマスタICのコマンドREG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ572に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(4407)、呼び出し元の処理に復帰する。 Finally, STA command REG581 master IC to be processed, in order to set each "0" STO and SI, and transmits the data set in the output buffer 572 in the buffer mode, the MODE to "1" set (4407), to return to the calling process.

一方、CPU551は、スタートフラグが“オフ”である場合には(4403の結果が「N」)、選択されたスレーブ(装飾制御装置610)に対応するエラーフラグを“オフ”に設定し(4408)、さらに、エラーカウンタを初期化する(4409)。 Meanwhile, CPU 551 is, when the start flag is "OFF" (the result of 4403 is "N") is set to "off" to the error flag corresponding to the selected slave (decorative controller 610) (4408 ), further, to initialize the error counter (4409).

その後、CPU551は、すべてのスレーブに対して送信再開処理が完了したか否かを判定する(4410)。 Then, CPU 551 determines whether or not the transmission restart processing is completed for all the slaves (4410). そして、すべてのスレーブに対して処理が完了した場合には(4410の結果が「Y」)、ストップコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTO及びMODEに“1”、STA及びSIに“0”を設定し(4411)、呼び出し元の処理に復帰する。 Then, when the processing for all of the slaves have been completed (4410 results is "Y"), and outputs a stop condition, STO command REG581 to specify the mode for transmitting the data to the "Buffer Mode" and "1" MODE, "0" is set to the STA and SI (4411), to return to the calling process.

CPU551は、すべてのスレーブに対して処理が完了していない場合には(4410の結果が「N」)、リトライカウンタを0に設定し(4412)、次の処理対象のスレーブを選択する(4413)。 CPU551 is, when the processing for all of the slaves is not complete (4410 result is "N"), the retry counter is set to 0 (4412), selects a slave processed next (4413 ). そして、選択されたスレーブへの出力データを準備し(4414)、スタートフラグを“オン”に設定し(4415)、監視タイマを設定し、タイムアウトの監視を開始する(4416)。 Then, prepare the output data to the selected slave (4414), set to "ON" to start flag (4415), it sets the monitoring timer starts monitoring the time-out (4416).

最後に、CPU551は、スタートコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“1”、STO及びSIに“0”を設定し(4417)、呼び出し元の処理に復帰する。 Finally, CPU551 outputs the start condition, a mode for transmitting the data to the STA and the MODE command REG581 to specify the "buffer mode" to "1", "0" is set to the STO and SI (4417 ), to return to the calling process.

CPU551は、スタートフラグとステータスコードとが整合しない場合には(4402の結果が「N」)、リトライカウンタの値をインクリメントする(4418)。 CPU551 is, when and the start flag and status codes do not match (the result of 4402 is "N"), increments the value of the retry counter (4418). そして、リトライカウンタの値が、指定された値に到達したか否かを判定する(4419)。 Then, the value of the retry counter is determined whether the host vehicle has reached the specified value (4419). このときの指定された値は、図32又は図33に示した異常判定テーブル3200又は異常判定テーブル3300に設定されており、現在選択されているスレーブに対応する比較値3204に対応する。 Specified value at this time is set to the abnormality determination table 3200 or abnormality determination table 3300 shown in FIG. 32 or FIG. 33, corresponding to the comparison value 3204 corresponding to the slave that is currently selected.

CPU551は、リトライカウンタの値が指定値に到達していない場合には(4422の結果が「N」)、現在選択中にスレーブを再度選択し(4420)、選択スレーブに出力するデータを準備し(4414)、ステップ4415以降の処理を実行する。 CPU551, if the value of the retry counter has not reached the specified value (the result of 4422 is "N"), select the slave again currently selected (4420), to prepare the data to be output to the selected slave (4414), it performs step 4415 and subsequent steps.

一方、CPU551は、リトライカウンタの値が指定値に到達した場合には(4422の結果が「Y」)、選択されているスレーブのエラーフラグ3205に“ON”を設定し、ステップ4410以降の処理を実行する。 Meanwhile, CPU 551, when the value of the retry counter reaches a specified value (the result of 4422 is "Y"), sets the "ON" to the error flag 3205 of the slave being selected, step 4410 and subsequent steps to run.

図45は、本発明の第1の実施の形態のマスタICによるデータ送信処理の手順を示すフローチャートである。 Figure 45 is a flowchart showing a procedure of data transmission processing by the master IC of the first embodiment of the present invention. 本処理は、第1マスタIC570a及び第2マスタIC570bにおいて共通の処理であり、CPU551によって、コマンドレジスタ581(図11及び図12参照)のSIのビットに“0”が設定されると、割込み処理の発生によって待機していたマスタICが、当該処理を開始する。 This process is a common process in the first master IC570a and second master IC570b, the CPU 551, the "0" bit in the SI of the command register 581 (see FIG. 11 and FIG. 12) is set, the interrupt process master IC on standby by the generation initiates the process.

まず、マスタICのコントローラ574は、ストップコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTOに“1”が設定されているか否かを判定する(4501)。 First, the controller 574 of the master IC is determined, whether the output of the stop condition is required, namely, whether or not it is set to "1" STO command REG581 (4501).

コントローラ574は、ストップコンディションの出力が要求されている場合には(4501の結果が「Y」)、送信可能状態を確認する(4502)。 The controller 574, if the output of the stop condition is required (the result of 4501 is "Y"), check the transmission state (4502).

送信可能状態の確認とは、マスタICから装飾制御装置610のI 2 CI/Oエクスパンダ615にデータを送信可能であるか否かを確認することであり、具体的には、接続線SDAの信号レベルがHIGHに設定されている(接続線SDAが開放されている)かを確認することである。 The confirmation of the transmittable state is that the data on the I 2 CI / O expander 615 decoration controller 610 from the master IC to confirm whether it is possible to transmit, in particular, of the connecting line SDA signal level is to confirm whether it is set to HIGH (connection line SDA is open). 接続線SDAの信号レベルがHIGHに設定されていなかった場合には、接続線SDAの信号レベルがHIGHに設定されるか、若しくは、タイムアウトするまで待機する。 Whether the signal level of the connection line SDA is the case that has not been set to HIGH, the signal level of the connection line SDA is set to HIGH, or waits until it times out.

接続線SDAの信号レベルがHIGHでないと判定された場合、接続線SDAからデータが出力できないので、ドライバ576Aによってトランジスタ578Aに動作可能な電圧を印加しないことによってトランジスタ578Aをオンにさせずに(接続線SDAを解放した状態で)、接続SCLの信号レベルを少なくとも9回変化させる。 If the signal level of the connection line SDA is HIGH determined not, the data from the connection line SDA can not be output, (connected without turning on transistor 578A by not applying the operable voltage to the transistor 578A by the driver 576A while releasing the line SDA), the signal level of the connection SCL changing at least 9 times.

このような処理を行うことによって、読み出しモードとなったI 2 CI/Oエクスパンダ615は、接続SCLの信号レベルの変化に合わせて接続線SDAにデータを出力するが、接続SCLの信号レベルの変化が少なくとも9回行われる途中において、マスタICからのアクノリッジ信号を確認するタイミングが発生する。 By performing such processing, I 2 CI / O expander 615 became read mode, but outputs the data to the connection line SDA with the changing of the signal level of the connection SCL, the signal level of the connection SCL in the middle of the change is made at least 9 times, the timing to check the acknowledge signal from the master IC is generated. このとき、接続線SDAは解放されているのでHIGHレベルとなり、読み出しモードとなったI 2 CI/Oエクスパンダ615は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて接続線SDAを解放することになる。 At this time, since the connecting line SDA is released becomes HIGH level, I 2 CI / O expander 615 became read mode, since it is determined to be not received acknowledge signal, a connection line SDA discontinue data transmission It will be released.

このようにして、読み出しモードとなった装飾制御装置610のI 2 CI/Oエクスパンダ615から強制的に接続線SDAを解放させるので、接続線SDAの信号レベルはHIGHに維持されるようになる。 In this manner, since the release force the connection line SDA from I 2 CI / O expander 615 decoration controller 610 becomes a read mode, the signal level of the connection line SDA is to be maintained HIGH .

続いて、コントローラ574は、ストップコンディションを、接続されているスレーブに出力する(4503)。 Subsequently, the controller 574 outputs a stop condition, the connected slave (4503). さらに、当該マスタICの送信中フラグを“オフ”に設定する(4504)。 Furthermore, set to "OFF" to flag of the master IC (4504).

コントローラ574は、さらに、スタートコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定する(4505)。 The controller 574 further determines whether or not the output of the start condition is required, i.e., whether the STA commands REG581 "1" is set (4505). スタートコンディションの出力が要求されている場合には(4505の結果が「Y」)、後述するステップ4508以降の処理を実行する。 If the output of the start condition is requested (the result of 4505 is "Y"), it executes step 4508 and subsequent steps described below.

コントローラ574は、さらに、スタートコンディションの出力が要求されていない場合には(4505の結果が「N」)、ステータスコードに“F8H”を設定し(4506)、本処理を終了する。 The controller 574 is further the ( "N" is the result of 4505) when the output of the start condition is not required, and set the "F8H" status code (4506), the process ends.

コントローラ574は、ストップコンディションの出力が要求されていない場合には(4501の結果が「N」)、さらに、スタートコンディションの出力が要求されているか否か、すなわち、コマンドREG581のSTAに“1”が設定されているか否かを判定する(4507)。 The controller 574, when the output of the stop condition is not requested (the result of 4501 is "N"), further, whether the output of the start condition is required, i.e., the STA command REG581 "1" It is equal to or has been set (4507). スタートコンディションの出力が要求されている場合には(4507の結果が「Y」)、ステップ4502の処理と同様に、送信可能状態を確認する(4508)。 If the output of the start condition is requested (4507 results is "Y"), as in step 4502, confirms the transmission state (4508).

コントローラ574は、送信可能であれば、スタートコンディションを接続されているスレーブに出力する(4509)。 The controller 574 outputs transmission if possible, to the slave that is connected to a start condition (4509). さらに、当該マスタICの先頭バイト識別フラグを“オン”に設定する(4510)。 Furthermore, set to "ON" to the first byte identification flag of the master IC (4510).

続いて、コントローラ574は、送信フラグがオフであるか否かを判定する(4511)。 Subsequently, the controller 574 determines whether the transmission flag is off (4511). 送信フラグがオフでない場合、すなわち、オンの場合には(4511の結果が「N」)、ステータスコードに“10h”を設定する(4514)。 If the transmission flag is not off, i.e., in the case of one (the result of 4511 is "N"), sets the "10h" to the status code (4514). この場合は、ストップコンディションが出力されずに、再度スタートコンディションが出力されており、いわゆるリスタートコンディションが出力されたことを示している。 In this case, without being stop condition is output, shows that are start condition again output, so-called re-start condition is output. さらに、送信中断割込みを発生させるように、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。 Furthermore, so as to generate the transmission break interrupt, it sets "1" in the SI command REG581 (4519), interrupts the present process.

一方、コントローラ574は、当該マスタICの送信フラグがオフの場合には(4511の結果が「Y」)、ステータスコードに“08H”を設定する(4512)。 Meanwhile, the controller 574, the transmission flag of the master IC is in the case of OFF (the result of 4511 "Y") is set, the status code "08H" (4512). この場合は、ストップコンディションが出力された後にスタートコンディションが出力されたことを示している。 In this case shows that the start condition is output after the stop condition is output. さらに、送信中フラグを“オン”に設定し(4513)、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。 Furthermore, set to "ON" to flag transmission (4513), interrupted in order to generate a transmission interruption interrupt, sets "1" in the SI command REG581 (4519), the present process.

コントローラ574は、スタートコンディションの出力が要求されていない場合には(4507の結果が「N」)、当該マスタICの先頭バイト識別フラグがオンであるか否かを判定する(4515)。 The controller 574, if the output of the start condition is not requested (4507 results is "N") determines whether the first byte identification flag of the master IC is on (4515). 当該マスタICの先頭バイト識別フラグが“オン”の場合、すなわち、スタートコンディションが出力された直後の場合には(4515の結果が「Y」)、最初に送信されるデータがアドレスであるため、アドレスを認識するためのアドレス認識処理を実行する(4516)。 Because if the first byte identification flag is "ON" of the master IC, i.e., the ( "Y" is the result of 4515) in the case of immediately after the start condition is output, data to be transmitted first is an address, perform address recognition processing for recognizing the address (4516). なお、アドレス認識処理の「詳細については、図46にて後述する。アドレス認識処理が終了すると、先頭バイト識別フラグを“オフ”に設定し(4517)、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。 Note that the "details of the address recognition processing, when described later with reference to FIG. 46. Address recognition processing is completed, the first byte identification flag set to" OFF "(4517), in order to generate a transmission interruption interrupt, command is set to "1" SI of REG581 (4519), it interrupts the present process.

コントローラ574は、当該マスタICの先頭バイト識別フラグが“オン”でない場合、すなわち、アドレスの認識が終了し、データ本体を送信する場合には(4515の結果が「N」)、バイト単位データ送信処理を実行する(4518)。 The controller 574, if the first byte identification flag of the master IC is not "on", i.e., recognition of the address is completed, when transmitting the data body (the result of 4515 "N"), byte data transmission process is executed (4518). バイト単位データ送信処理の詳細については、図47にて後述する。 For more information about the byte data transmission processing will be described later with reference to FIG 47. 最後に、送信中断割込みを発生させるために、コマンドREG581のSIに“1”を設定し(4519)、本処理を中断する。 Finally, interrupted in order to generate a transmission interruption interrupt, sets "1" in the SI command REG581 (4519), the present process.

図46は、本発明の第1の実施の形態のアドレス認識処理の手順を示すフローチャートである。 Figure 46 is a flowchart showing a procedure of a first embodiment of the address recognition processing according to the present invention.

コントローラ574は、まず、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4601)。 The controller 574 first checks the transmittable state by the signal level of the connection line SDA to confirm it is set to HIGH (4601). 接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。 When the signal level of the connection line SDA is not set to HIGH waits until the set to HIGH.

次に、コントローラ574は、接続線SCLを作動させながら1ビット目のデータを出力する(4602)。 Next, the controller 574 outputs the first bit of data while operating the connection line SCL (4602). そして、8ビットのデータの送信が完了したか否かを判定し(4603)、8ビットのデータの送信が完了するまで、接続線SCLを作動させながらビット毎に順次データを出力する(4604)。 Then, it is determined whether or not completed the transmission of 8 bits of data (4603), until completion transmission of 8-bit data, sequentially outputs the data bit by bit while operating the connection line SCL (4604) .

コントローラ574は、8ビット分のデータの出力が完了すると(4603の結果が「Y」)、スレーブから送信された返答信号を取り込む(4605)。 The controller 574, the output data of 8 bits is completed (the result of 4603 is "Y"), takes in the reply signal transmitted from the slave (4605). さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4606)。 Further, the content of the captured reply signal determines whether the "ACK" (4606). 返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4606の結果が「N」)、アドレスを認識できなかったことを示す“20h”をステータスコードとしてステータスREG582に設定する(4607)。 If the contents of the reply signal is not "ACK", that is, when was a "NACK" indicating that it was unable to receive data indicating that it was unable to recognize (the result is "N" in 4606), the address the "20h" is set in the status REG582 as a status code (4607).

一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4606の結果が「Y」)、アドレスを認識できたことを示す“18h”をステータスコードとしてステータスREG582に設定する(4608)。 Meanwhile, the controller 574 is ( "Y" is the result of 4606) when the contents of the captured response signal is a "ACK", the status of "18h" indicating that recognize the address as a status code REG582 It is set to (4608). さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4609)。 Furthermore, by determining whether the value of the MODE command REG581 is "0", it determines the data transmission mode whether byte mode (4609). バイトモードの場合には(4609の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。 If the byte mode (the result of 4609 is "Y"), since the 1-byte (8 bits) of data transmission is completed, the process is terminated and returns to the calling process.

コントローラ574は、データ送信モードがバイトモードでない場合には(4609の結果が「N」)、残りのデータをすべて送信するまで(4610)、バイト単位データ送信処理を実行する(4611)。 The controller 574, when the data transmission mode is not byte mode (the result of 4609 is "N"), to the transmission of all the remaining data (4610), executes the byte data transmission process (4611). バイト単位データ送信処理の詳細については、図47にて後述する。 For more information about the byte data transmission processing will be described later with reference to FIG 47.

図47は、本発明の第1の実施の形態のバイト単位データ送信処理の手順を示すフローチャートである。 Figure 47 is a flowchart showing the procedure of the first embodiment byte data transmission process of the present invention.

コントローラ574は、まず、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4701)。 The controller 574 first checks the transmittable state by the signal level of the connection line SDA to confirm it is set to HIGH (4701). 接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。 When the signal level of the connection line SDA is not set to HIGH waits until the set to HIGH. 続いて、1バイト分のデータを出力する(4702)。 Subsequently, the output one byte of data (4702).

データ出力後、コントローラ574は、スレーブから出力された返答信号を取り込む(4703)。 After data output, the controller 574 captures a response signal outputted from the slave (4703). さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4604)。 Further, the content of the captured reply signal determines whether the "ACK" (4604). 返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4604の結果が「N」)、データを送信できなかったことを示す“30h”をステータスコードに設定する(4705)。 If the contents of the reply signal is not "ACK", that is, when was a "NACK" that indicates that it could not receive the data indicate that could not be transmitted (the result is "N" in 4604), data the "30h" is set in the status code (4705).

一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4704の結果が「Y」)、データを送信できたことを示す“28h”をステータスコードに設定する(4706)。 Meanwhile, the controller 574, if the content of the captured response signal is a "ACK" (4704 results is "Y"), sets the "28h" indicating that can send data to the status code (4706). さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4707)。 Furthermore, by determining whether the value of the MODE command REG581 is "0", it determines the data transmission mode whether byte mode (4707). バイトモードの場合には(4707の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。 If the byte mode (the result of 4707 is "Y"), since the 1-byte (8 bits) of data transmission is completed, the process is terminated and returns to the calling process.

また、コントローラ574は、データ送信モードがバイトモードでない場合には(4707の結果が「N」)、残りのデータをすべて送信するまでデータの送信を行う(4708)。 The controller 574, when the data transmission mode is not byte mode (the result of 4707 is "N"), and transmits the data to be transmitted all the remaining data (4708). 具体的には、次に送信するデータを準備し(4709)、ステップ4701以降の処理を再度実行する(4710)。 Specifically, to prepare the data to be transmitted next (4709), step 4701 executes the subsequent processing again (4710).

図48は、本発明の第1の実施の形態のVDP割込み時に演出制御装置550のCPU551からの指示によって、第1マスタIC570a及び第2マスタIC570bによる処理が並列して実行される状態を示すタイミングチャートである。 Figure 48 is an instruction from CPU551 in the first embodiment the effect control device when VDP interrupt 550 of the present invention, the timing showing a state where the processing by the first master IC570a and second master IC570b are executed in parallel it is a chart.

本発明の第1の実施の形態では、表示装置53に表示された画像を更新するタイミングにおいてVDP割込みが発生すると、演出制御装置550のCPU551は、各マスタICに対して演出制御データの出力を開始する。 In the first embodiment of the present invention, the VDP interrupt occurs at the timing of updating the image displayed on the display device 53, CPU 551 of the effect control device 550, the output of the effect control data for each master IC Start. 各マスタICは、CPU551から演出制御データを受信すると、他のマスタICとは独立して、受信した演出制御データを各スレーブに送信するなどの処理を実行する。 Each master IC receives the effect control data from the CPU 551, independently of the other master IC, the effect control data received to perform processing such as transmitting to each slave. そして、すべてのスレーブに対して演出制御データの出力が完了すると、各マスタICはストップコンディションを出力し、各スレーブによって制御される演出装置(装飾装置620)の演出態様を更新する。 The output of the effect control data to all the slaves Upon completion, the master IC outputs a stop condition, and updates the representation embodiment of the performance apparatus (decoration apparatus 620) controlled by each slave.

このように、第1マスタIC570a及び第2マスタIC570bによる処理が並行して実行され、さらに、VDP割込みと各演出装置の演出態様の更新タイミングを同期させることによって、画像表示と調和のとれた演出を行うことが可能となる。 Thus effect processing by the first master IC570a and second master IC570b are executed in parallel, further, by synchronizing the update timing of the representation embodiment of the VDP interrupt and each effect device, in harmony with the image display it is possible to perform.

さらに、詳細に説明すると、演出制御装置550のCPU551は、VDP割込みが発生すると、スレーブ出力開始処理(図37のステップ3710、図39)を実行し、各マスタICに対してスタートコンディションを出力する。 Further, describing in detail, CPU 551 of the effect control device 550, the VDP interrupt occurs, executes the slave output start processing (step of FIG. 37 3710, FIG. 39), and outputs a start condition for each master IC .

そして、CPU551は、演出制御装置550により制御される各装置への出力データを編集する。 Then, CPU 551 edits the output data to each device controlled by the effect control device 550. 具体的には、表示装置53で演出を行うためのVDP出力データ編集(図37のステップ3711)、スピーカ30から音声を出力するためのスピーカ関連データ編集(図37のステップ3712)、演出装置としてのLEDを制御する装飾制御装置610へ出力する演出制御データの編集(図37のステップ3713)、及びモータなどの駆動体を制御するためのデータ編集を行う。 Specifically, (step 3711 in FIG. 37) VDP output data editing for performing an effect on the display device 53, (step 3712 in FIG. 37) the speaker-related data editing for outputting sound from the speaker 30, as effect device editing effect control data to be output to the decoration controller 610 for controlling the LED (step 3713 in FIG. 37), and performs data editing for controlling the driver such as a motor. これらの編集処理の実行中に、各マスタICによってCPU551に対するマスタ割込みが発生すると、演出制御データの送信再開処理(図44)によって、編集された演出制御データが各マスタICの出力用バッファ572に書き込まれる。 During the execution of these editing process, the master interrupt to CPU551 by each master IC is generated, by the transmission resumption processing in effect control data (Fig. 44), the performance control data is edited in the output buffer 572 of the master IC It is written. そして、図45に示したマスタによるデータ送信処理によって、各スレーブに演出制御データが出力される。 Then, the master data transmission process according to that shown in FIG. 45, the effect control data is output to each slave.

最後に、送信対象のスレーブの全てに演出制御データが送信されると、演出制御データの送信再開処理によって、マスタICからスレーブにストップコンディションが出力され(図44のステップS4411)、このストップコンディションによって、各スレーブが受信した演出制御データが各演出装置の演出態様に反映される。 Finally, the effect control data is transmitted to all the slave to be transmitted, the transmission resumption processing in the performance control data, (step S4411 in FIG. 44) Stop condition from the master IC to the slave is outputted, by the stop condition , effect control data each slave has received is reflected in the effect mode of each effect device.

その後、CPU551は、次のVDP割込みが発生するまで待機する。 Then, CPU551 waits until the next VDP interrupt occurs. そして、次のVDP割込みが発生すると、前述のスレーブ出力開始処理(図37のステップ3710、図39)を実行して、各マスタICに対してスタートコンディションを出力し、以降、同じ処理を繰り返す。 When the next VDP interrupt occurs, the slave output start process described above (step of FIG. 37 3710, FIG. 39) running, and outputs a start condition for each master IC, since, repeat the same process.

次に、グループ化された演出装置(装飾装置620)の構成例について説明する。 Next, an example of the configuration of the grouped effect device (decoration device 620) will be described.

図49は、本発明の第1の実施の形態における信頼度報知装置15を構成する装飾装置620と、信頼度報知装置15を制御する装飾制御装置610のI 2 CI/Oエクスパンダ615との接続例を示す図であり、8セット分のLEDを2つのI 2 CI/Oエクスパンダ615によって制御する構成を示す図である。 Figure 49 is a decorative unit 620 constituting the reliability notification apparatus 15 in the first embodiment of the present invention, the I 2 CI / O expander 615 decoration controller 610 for controlling the reliability notification device 15 is a diagram showing a connection example is a diagram showing a configuration of controlling the 8 set amount of the LED by two I 2 CI / O expander 615.

装飾装置620は一例としてLEDによって構成されているとし、赤(R)、緑(G)、青(B)の3色のLEDを1セットとして制御することによって、さまざまな色で発光することを可能とする。 Decoration 620 and is constituted by LED as an example, red (R), green (G), and by controlling as a set of three colors LED and blue (B), that emit light in different colors possible to be. 例えば、赤、緑、青のすべてのLEDを発色させると、白色に発光させることができる。 For example, red, green, when the color is developed all the blue LED can emit light in white.

そして、本発明の第1の実施の形態では、1つのI 2 CI/Oエクスパンダ615は、16個のポート(PORT0〜15)に対応するLEDを制御することが可能であるため、3色のLEDのセットを5セットまで接続することが可能である。 Since in the first embodiment of the present invention, one I 2 CI / O expander 615, it is possible to control the LED corresponding to 16 ports (PORT0~15), 3-color it is possible to connect the LED set up five sets.

しかし、より興趣を高める演出を行うために、16個を超えるポートにLED(演出装置)を接続する場合が考えられる。 However, in order to perform an effect to further enhance the interest, when connecting the LED (effect device) is considered a port of more than 16. 図49では、5セット以上(8セット)のLEDを、2つのI 2 CI/Oエクスパンダ615にまたがって接続して制御する構成について説明する。 In Figure 49, the LED of the above five sets (8 sets), two I 2 CI / O Aix construction for controlling to connect across the expander 615 will be described.

前述のように、I 2 CI/Oエクスパンダ615には16のポート(PORT0〜15)が備えられているため、3色のLEDのセットを5セットまで接続することが可能である。 As described above, the I 2 CI / O expander 615 because it is equipped with a 16 port (PORT0~15), it is possible to connect a set of three color LED to five sets. しかしながら、8セットのLEDを1つのグループとして演出が行われる場合には、少なくとも2つのI 2 CI/Oエクスパンダ615を必要とする。 However, if the effect is carried out to the LED 8 set as a group requires at least two I 2 CI / O expander 615.

そこで、図49に示す構成では、一方のI 2 CI/Oエクスパンダ615は、各セットの赤及び緑のLEDを制御し、他方のI 2 CI/Oエクスパンダ615(615b)は、各セットの青のLEDを制御するように構成している。 Therefore, in the configuration shown in FIG. 49, one I 2 CI / O expander 615 controls the red and green LED of each set, the other I 2 CI / O expander 615 (615b), each set It is configured to control the blue LED of. そして、これらの2つのI 2 CI/Oエクスパンダ615を同じグループとして制御し、図50にて後述するように、演出制御装置550から出力されたストップコンディションを受け付けてから演出制御を同時に実行することによって、複数のI 2 CI/Oエクスパンダ615によって制御されるLEDによる演出を違和感なく行うことが可能となるのである。 Then, by controlling these two I 2 CI / O expander 615 as the same group, as described below with reference to FIG. 50, executes effect control simultaneously after receiving a stop condition output from the performance control unit 550 it allows it become possible to perform an effect by the LED that is controlled by a plurality of I 2 CI / O expander 615 without discomfort.

図50は、本発明の第1の実施の形態における装飾制御装置610がデータを受信し、演出装置を制御するタイミングを示す図であり、ストップコンディションを出力した時点で受信したデータを反映させる場合について説明する図である。 Figure 50, when the decorative controller 610 in the first embodiment of the present invention receives data, a diagram showing a timing for controlling the effect device, to reflect the data received at the time of outputting the stop condition it is a diagram for explaining.

本図において、まず最初に、演出制御装置550からスタートコンディションを出力し、次に、演出制御装置550から複数のI 2 CI/Oエクスパンダ615に演出制御データを順次出力し、最後に、演出制御装置550からストップコンディションを出力する状態を示している。 In the figure, first of all, outputs the start condition from the performance control unit 550, then, the effect control data are sequentially output from the performance control unit 550 to a plurality of I 2 CI / O expander 615, finally, effect It shows a state of outputting a stop condition from the controller 550. 説明の都合上、装飾制御装置610のI 2 CI/Oエクスパンダ615は5個設けられているものとし、それぞれを第1I 2 CI/Oエクスパンダ〜第5I 2 CI/Oエクスパンダとする。 For convenience of description, I 2 CI / O expander 615 decoration controller 610 is assumed to provided five, the respectively first 1I 2 CI / O expander, second 5I 2 CI / O expander.

ここで、図中で「data1」となっているものは、演出制御装置550から第1I 2 CI/Oエクスパンダに送信される演出制御データを示し、以下、「data2」〜「data5」は、演出制御装置550から、第2I 2 CI/Oエクスパンダ〜第5I 2 CI/Oエクスパンダの各々へ送信される演出制御データを示す。 Here, what is in the figure as "data1" indicates the effect control data transmitted from the performance control unit 550 to the 1I 2 CI / O expander, hereinafter, "data2" - "data5" is from the performance control unit 550, showing the effect control data to be transmitted to the first 2I 2 CI / O expander, second 5I 2 CI / O expander respectively.

また、図中で「演出装置(1)」となっているものは、第1I 2 CI/OエクスパンダのI/Oポートに接続されているLED等を示し、以下、「演出装置(2)」〜「演出装置(5)」は、第2I 2 CI/Oエクスパンダ〜第5I 2 CI/OエクスパンダのI/Oポートに接続されているLED等に、それぞれが対応する。 Also, what is "effect device (1)" in the figure, first 1I 2 CI / O Aix shows an LED or the like connected to expander I / O ports, hereinafter "effect device (2) "-" effect device (5) "is the first 2I 2 CI / O expander, second 5I 2 CI / O Aix LED is connected to the expander of the I / O ports, etc., respectively correspond.

なお、演出制御装置550から、第1I 2 CI/Oエクスパンダ〜第5I 2 CI/Oエクスパンダの各々へ演出制御データを送信する際には、I 2 CI/Oエクスパンダの選択を切り替えるタイミングで、演出制御装置550からI 2 CI/Oエクスパンダにスタートコンディション(リスタートコンディションとして機能する)を出力している。 Incidentally, the effect control device 550, when transmitting the performance control data to the 1I 2 CI / O expander, second 5I 2 CI / O expander Each of timing for switching the selection of the I 2 CI / O expander in, and outputs the start condition (which functions as a restart condition) from the effect control device 550 to the I 2 CI / O expander. 但し、最初に演出制御装置550がスタートコンディションを出力してから、第1I 2 CI/Oエクスパンダ〜第5I 2 CI/Oエクスパンダの全てに演出制御データを送信するまでの間(図中にTで示した期間)はストップコンディションを出力せず、この期間Tの経過後にストップコンディションを出力している。 However, since initially the effect control device 550 outputs a start condition, until transmitting the performance control data to all of the 1I 2 CI / O expander, second 5I 2 CI / O expander (in FIG. period shown in T) does not output a stop condition, and outputs a stop condition after this period T.

本発明の第1の実施の形態では、接続線SDAからシリアルに演出制御データが送信されるため、各I 2 CI/Oエクスパンダ毎に、演出制御データが到達するタイミングに時間差が生じる。 In the first embodiment of the present invention, since the effect control data serially is transmitted from the connection line SDA, for each I 2 CI / O expander, the time difference in the timing of the effect control data arrives occurs. 各I 2 CI/Oエクスパンダは、演出制御装置550から演出制御データを受け入れた時点では、バスコントローラ634(図18)に内蔵された図示しないバッファに受信した演出制御データを一次的に確保しているに過ぎない。 Each I 2 CI / O expander, at the time of accepting the effect control data from the performance control unit 550, a bus controller 634 (FIG. 18) effect control data received in the buffer (not shown) incorporated in the securing the primary and merely.

ここで、各I 2 CI/Oエクスパンダが、単独で演出制御データの受信と同時にLEDの発光態様を変更してしまうような処理を行った場合を想定する。 Here, each I 2 CI / O expander, a case of performing alone that would change the LED lighting mode simultaneously received and the effect control data processing. LEDの発光態様の変化に時間差を生じるため、違和感のある演出が行われる恐れがある。 To produce a time difference to a change in the LED lighting mode, there is a possibility that an unnatural effect is performed.

例えば、前述の図49のように、赤(R)、緑(G)、青(B)のLEDが、複数のI 2 CI/Oエクスパンダにまたがって接続されているような場合には、遊技者に誤解をあたえるような色彩でLEDが発光する可能性がある。 For example, as shown in FIG. 49 described above, when the LED of red (R), green (G), and blue (B), such as being connected over a plurality of I 2 CI / O expander, it is possible that LED emits light at a color that gives a misleading the player. (特定の発光体が赤く光れば大当たりが確定する仕様の遊技機にて、大当たりが発生しないときに、発光体内の赤色LEDと青色LEDとを同時に点灯して発光体を紫色で発光させるような制御を行うような場合を想定する。この場合、赤色LEDが青色LEDよりも先に光ってしまうことで、遊技者が大当たりするものと誤解し、遊技店と遊技者の間でトラブルになる。) (In particular light emitters red run over if specifications of the gaming machine that the big hit is determined, when the jackpot is not generated, the red LED and blue LED are simultaneously lit emitters emitting body to emit light purple it is assumed that perform Do control. in this case, the red LED will shine before the blue LED, misunderstood as the player to hit the jackpot, the trouble between the gaming facility and player .)

そこで、本発明の第1の実施の形態では、演出制御装置550からストップコンディションを受信した時点で、バッファ内の演出制御データを出力設定レジスタ635に上書きし、この出力設定レジスタ636の記憶内容を出力コントローラ636によってドライバ637に反映させ、当該I 2 CI/Oエクスパンダに接続されているLEDの発光態様を変化させる処理を行っている。 Therefore, in the first embodiment of the present invention, when the effect control device 550 receives the stop condition, override the effect control data in the buffer to the output setting register 635, the stored contents of the output setting register 636 the output controller 636 is reflected to the driver 637, which performs processing of changing the light emission mode of the LED connected to the I 2 CI / O expander.

そのため、図50に示すように、ストップコンディション出力時に、各I 2 CI/Oエクスパンダが受信した演出制御データを各演出装置の出力態様に同時に反映させることが可能となり、違和感のない演出を行うことが可能となる。 Therefore, as shown in FIG. 50, when the stop condition output, at the same time it can be reflected in the output mode of each effect device performance control data each I 2 CI / O expander receives conducts effect without discomfort it becomes possible.

なお、本実施の形態では、I 2 CI/Oエクスパンダが受信した演出制御データを各演出装置の出力態様に反映させるタイミングを、更新指令信号として例示したストップコンディションの受信時としているが、他の更新指令信号を用いても構わない。 In this embodiment, the timing to reflect the effect control data received I 2 CI / O expander output mode of each effect device, although the time illustrated in stop condition received as an update instruction signal, other it may be used in the update command signal. ストップコンディションのように演出制御データの最後に送信されるものに限られず、演出制御データの送信の途中で送信されるものであっても、接続線SDA及びSCLの信号変化によって表現できる更新指令信号であれば、適用可能である。 Not limited to being sent to the end of the effect control data as stop condition, even those that are transmitted in the course of transmission of the performance control data, updating command signals that can be represented by a signal change of the connection line SDA and SCL if, it can be applied.

なお、本発明の第1の実施の形態では、各I 2 CI/Oエクスパンダ615は、マスタICから演出制御データを正しく受信したとき(ACKをマスタICに返答したとき)に限り、その後のストップコンディションの受信時に、受信していた演出制御データを各演出装置の出力態様に反映させるようになっている。 In the first embodiment of the present invention, the I 2 CI / O expander 615 only upon receiving the effect control data correctly from the master IC (when the replied the master IC ACK), then the upon receipt of the stop condition, which is the performance control data which has been received so as to be reflected in the output mode of each effect device. そのため、マスタICから演出制御データを正しく受信できなかった状態(NACKをマスタICに返答した状態)のままで、その後にストップコンディションを受信しても、各演出装置の出力態様に反映されないために、演出装置の発光状態は変化しない。 Therefore, in the state that could not correctly receive the effect control data from the master IC (state replied a NACK to the master IC), in order then to be received the stop condition not reflected in the output mode of each effect device , the light-emitting state of the effect device does not change.

本発明の第1の実施の形態によれば、演出制御装置550によって、複数の装飾制御装置610を個別に選択して各装飾制御装置610毎に異なるデータを送信したい場合でも、複数の装飾制御装置610を同時に選択して各装飾制御装置610に同一内容のデータを送信したい場合でも、必要に応じて対処することが可能となるので、一本のデータ線を用いたデータ送信形態を多様化することができる。 According to a first embodiment of the present invention, the effect control device 550, even if you want to send different data by selecting a plurality of decorative controller 610 individually for each decoration controller 610, a plurality of decorative Control select device 610 simultaneously to each of the decorative controller 610 even when you want to send the data of the same contents, it becomes possible to cope if necessary, diversify the data transmission mode using the single data line can do.

特に、初期化指示データ送信時には各装飾制御装置610に同時にデータを送信することによって高速な処理が行うことが可能となる。 In particular, at the time of initialization instruction data transmission it becomes possible high-speed processing by simultaneously transmitting data to each ornamental controller 610 performs. また、演出制御データの送信時には、各装飾制御装置610に個別にデータを伝送することができるため、きめ細やかな制御を行うことが可能となる。 Further, at the time of transmission of the performance control data, it is possible to transmit the data individually to each of the decorative controller 610, it is possible to perform meticulous control.

さらに、装飾制御装置610のI 2 CI/Oエクスパンダ615に設定されたYビットの個別アドレス(図19のA0〜A3により設定された4ビットのアドレス)よりも長い、Xビットのアドレス(図22に示す8ビットのスレーブアドレス)を用いて、I 2 CI/Oエクスパンダ615を特定する構成とすることで、アドレス値の拡張性を高めることが可能となる。 Furthermore, longer than I 2 CI / O Aix individual address of Y bits set in expander 615 decoration controller 610 (4-bit address set by A0~A3 in Figure 19), the X-bit address (Figure using 8-bit slave address) shown in 22, with a configuration that identifies the I 2 CI / O expander 615, it is possible to improve the extensibility of the address value.

また、演出制御装置550から装飾制御装置610にデータを送信すると、装飾制御装置610から演出制御装置550へ返答信号が送信されるため、データ送信が行われたか否かを確認することが可能となり、誤作動を防止できる。 Also, sending data to the decoration control device 610 from the performance control unit 550, since the reply signal from the decorative controller 610 to effect control device 550 is transmitted, it is possible to confirm whether or not data transmission has been performed and it , malfunction can be prevented.

特に、本発明の第1の実施の形態によれば、演出制御装置550は装飾制御装置610へ一本のデータ線(接続線SDA)を介してデータを送信し、装飾制御装置610から演出制御装置550へも同じデータ線を介して返答信号が送信されるので、基板間の配線を少なくすることができる。 In particular, according to the first embodiment of the present invention, the effect control device 550 transmits the data over the single data line to the decoration controller 610 (connection line SDA), effect control from decorative controller 610 since the reply signal is transmitted even through the same data line to the device 550, it is possible to reduce the wiring between the substrates.

さらに、本発明の第1の実施の形態によれば、演出制御装置550から装飾制御装置610へデータを送信した直後に、装飾制御装置610から演出制御装置550へ返答信号を送信するので、高速なデータ通信が可能となる。 Furthermore, according to the first embodiment of the present invention, immediately after sending the data from the performance control unit 550 to the decoration controller 610, and transmits a response signal from the decorative controller 610 to effect control unit 550, fast Do data communication becomes possible.

また、演出制御装置550のマスタICに汎用マスタICを利用する場合であっても、マスタICが誤って他のマスタICからの命令を待機する状態へ移行してしまうことを防止することができる。 Further, even when using a general-purpose master IC the master IC of the effect control device 550, it is possible to prevent the accidental master IC thus shifts to a state of waiting for instructions from another master IC .

特に、演出制御装置550から装飾制御装置610にアドレスを指定してデータを送信する場合に、ノイズ等の発生によりデータ線上のレベルが異常を示した場合であっても、演出制御装置550の汎用マスタICが誤って他のマスタICからの命令を待機する状態へ移行してしまうことを防止することができる。 In particular, when transmitting data by specifying the address to the decoration controller 610 from the performance control unit 550, even when the level of the data line show a problem due to the occurrence of noise or the like, the effect control device 550 universal incorrectly master IC can be prevented from being shifted to a state of waiting for instructions from another master IC.

また、演出制御装置550は、所定の時間毎に各装飾制御装置610を順次指定して、指定された装飾制御装置610が演出装置を動作させるように制御することによって、検査を容易に行うことが可能となる。 Further, the effect control device 550, sequentially designating each decorative controller 610 at predetermined time intervals, by the specified decorated controller 610 controls to operate the effect device, easily performed by the inspection it is possible.

一方で、本発明の第1の実施の形態によれば、装飾制御装置610によって取り込まれたデータを、演出装置の出力態様として反映させるタイミングが、SCL線とSDA線の信号レベル変化によって制御される更新指令信号(例えば、ストップコンディション)により決定されるので、従来のLAT信号のような信号が不要となる。 On the other hand, according to the first embodiment of the present invention, the data captured by the decoration controller 610, a timing to be reflected as the output mode of performance apparatus is controlled by a signal level change of the SCL line and the SDA line that update command signal (e.g., stop condition) because it is determined by the signal, such as a conventional LAT signal is not required. そのため、LAT信号を送信するための配線が不要になり、配線をより簡素化することが可能となる。 Therefore, wiring for transmitting a LAT signal is unnecessary, it is possible to further simplify the wiring.

また、複数の装飾制御装置610に対して、個別の演出制御データを同一の信号線を用いて送信できる上に、演出装置の出力態様を同時に更新することができる。 Also, for a plurality of decorative controller 610, on which can be transmitted using the same signal line separate performance control data, it is possible to update the output mode of presentation devices at the same time.

特に、更新指令信号をストップコンディションとすることで、データ送信の終了と同時に、演出装置の出力態様として反映させるタイミングを指定することができるので、データが簡素化される。 In particular, by the update command signal and stop condition, the end of the data transmission at the same time, it is possible to specify the timing to be reflected as the output mode of performance apparatus, the data can be simplified.

また、演出装置に、互いに異なる色彩を有する発光素子が備えられた発光体が沢山あった場合でも、装飾制御装置610のI 2 CI/Oエクスパンダ615を複数個使用して制御するので、I 2 CI/Oエクスパンダの1個当たりの出力数の制限(最大16ポート等)に制約されることなく、信号線の接続を行うことができる。 Further, the performance apparatus, even when the light emitting body emitting element provided is a lot of different colors from each other, and controls the I 2 CI / O expander 615 decoration controller 610 uses a plurality, I 2 CI / O Aix output limit on the number of per Panda (up to 16 ports, etc.) without having to be constrained, it is possible to connect the signal line.

このとき、異なるI 2 CI/Oエクスパンダであっても、同時に発光素子の更新を行うことが可能となるため、違和感の無い色彩を表現することができる。 At this time, even different I 2 CI / O expander, since it is possible to update the light emitting element at the same time, it is possible to express the colors with no discomfort.

また、報知装置(信頼度報知装置15)を制御する複数の装飾制御装置610に演出制御データを送信する場合には、一部の装飾制御装置610へのデータ送信に成功しただけでは更新指令信号を出力せずに、報知装置を制御する全ての装飾制御装置610から正常に演出制御情報が受信された旨の通知を受信してから更新指令信号を出力することによって、報知装置にて異常な色彩が表示されないように制御することが可能となり、遊技者を混乱させるような表示を行うことを防ぐことができる。 Also, the informing device when transmitting the effect control data into a plurality of ornamental controller 610 for controlling (reliability notification device 15), only the data has been successfully transmitted to the part of the decoration control device 610 updates the command signal without outputting, by outputting an update instruction signal from the reception of the notification that normally effect control information from all of the decoration control device 610 for controlling the informing device is received, abnormal at informing device colors it is possible to control so as not to be displayed, it can be prevented to perform display as confuse the player.

また、演出制御装置550が演出制御データの送信に失敗した場合であっても、報知装置を制御する装飾制御装置610はエラー発生時に出力態様を更新しないように制御することによって、正確な表示を行うことが可能となる。 Further, by the effect control device 550 even when it fails to send an effect control data, decoration controller 610 for controlling the notification unit to control not to update the output mode when an error occurs, an accurate representation It can be carried out to become. この場合、報知装置を制御する装飾制御装置610は単一のI 2 CI/Oエクスパンダ615によって制御されるので、確実に報知装置に発光状態が更新される。 In this case, decorative controller 610 for controlling the informing unit so is controlled by a single I 2 CI / O expander 615, the light emitting state is updated to ensure that notification device.

一方で、本発明の第1の実施の形態によれば、分岐型の装飾制御装置610によって、複数の配線基板(装飾制御装置610)にデータ線を分岐して接続可能な構成となっているため、従来技術のシフトレジスタのように、配線基板間をデータ線でデイジーチェーン接続する必要が無く、配線を簡素化することができる。 On the other hand, according to the first embodiment of the present invention, the branched decoration controller 610, and has a connectable structure to branch the data lines into a plurality of wiring boards (decorative controller 610) Therefore, as in the prior art shift register, between the wiring board need not be daisy-chained with the data line, it is possible to simplify the wiring. そのため、下流の装飾制御装置610でさらにデータ線を分岐して接続することが可能となり、演出制御装置550(グループ統括手段)から装飾制御装置610のI 2 CI/Oエクスパンダ615までの信号線の長さが全体的に短くすることが可能となり、データ送信エラーが起こりにくい通信環境を実現できる。 Therefore, it is possible to connect branch further data line downstream of the decoration control device 610, a signal line from the effect control unit 550 (Group supervising means) to I 2 CI / O expander 615 decoration controller 610 the length it is possible to shorten overall, it is possible to realize a hard communication environment occur data transmission errors.

また、本発明の第1の実施の形態では、第1マスタIC570a(第1の信号レベル制御手段)が遊技盤10に備えられた演出装置を制御し、第2マスタIC570b(第2の信号レベル制御手段)が前面枠3に備えられた演出装置を制御するように構成されている。 Further, in the first embodiment of the present invention, the first master IC570a (first signal level control means) controls the effect device provided on the game board 10, the second master IC570b (second signal level control means) is configured to control the effect device provided on the front frame 3. このように、遊技盤10に備えられた演出装置と前面枠3に備えられた演出装置とを別のグループとすることによって、前面枠3や遊技盤10を開発する際には、装飾制御装置610の上限数を開発対象の各グループに限定して考慮すればよいので、構成毎に並行して機器の開発を行うなど開発の効率化を図ることができる。 Thus, by the effect device and provided on the game board 10 and the effect device provided on the front frame 3 and another group in the development of the front frame 3 and the gaming board 10, the decorative controller since 610 the maximum number of can be considered limited to the group of development target, it is possible to improve the efficiency of development, such as the development of devices in parallel for each configuration.

さらに、本発明の第1の実施の形態によれば、CPU551によってマスタICが選択され、選択されたマスタICに接続される複数の装飾制御装置610(I 2 CI/Oエクスパンダ615)が、まとめて初期化されるので、装飾制御装置610を1つ1つ選択して初期化するような方法と比較すると、高速な初期化処理を行うことができる。 Furthermore, according to the first embodiment of the present invention, the master IC is selected by the CPU 551, a plurality of decoration controller 610 which is connected to the master IC chosen (I 2 CI / O expander 615), since the initialized collectively, the decoration controller 610 one by one selects and compared with methods such as initialization, it is possible to perform high-speed initialization.

このとき、選択されたマスタICに接続される装飾制御装置610だけを初期化して、選択されない他のマスタICに接続される装飾制御装置610を初期化しないような制御が可能となる。 At this time, only the decoration control device 610 which is connected to the master IC selected by the initialization, it is possible to control so as not to initialize the decoration control device 610 which is connected to the other master IC unselected.

そのため、遊技機に備えた全ての装飾制御装置610のうち、必要最小限の範囲に属する装飾制御装置610だけを初期化することができるので、装飾制御装置610の初期化が行われて演出装置200の動作が中断する頻度を、低下させることができる。 Therefore, of all the decorative controller 610 provided in the gaming machine, since only a decorative controller 610 within the scope of the required minimum can be initialized, rendering is initialized decoration controller 610 performed apparatus the operation is interrupted frequently 200 can be reduced.

また、本発明の第1の実施の形態によれば、すべてのマスタICをリセットしようとする場合にはハードリセットを行う構成となっているため、各マスタICを1個ずつソフトリセットする場合と比較して、高速に初期化を行うことが可能となる。 Further, according to the first embodiment of the present invention, since all the master IC when to be reset has a structure to perform a hard reset, the case of soft reset each master IC one by one in comparison, it is possible to perform the initialization at high speed.

一方、一部のマスタICをリセットしようとする場合には、データバスを経由するソフトリセットによって初期化を実行するため、すべてのマスタICの初期化信号入力端子に個別に信号入力するような複雑な回路を必要とせずに、1つのポートを備えていればよい。 On the other hand, when attempting to reset a portion of the master IC, in order to perform initialization by software reset via the data bus, complicated as individually signal inputted to the initialization signal input terminals of all of the master IC circuit without requiring such, may include at one port. すなわち、起動時に毎回必ず実行されるすべてのマスタICのリセットは高速で行うことが可能となり、非常時にのみ実行される一部のみのマスタICのリセットは、簡素化された回路で実行可能となるため、特に、マスタICの数が多い構成の場合に有効となる。 That is, the reset of all the master IC to each is always executed at startup becomes possible to perform a fast reset of the master IC only part that is executed only in case of emergency, be executed in the circuit is simplified Therefore, particularly effective when the number of the master IC is large configuration.

また、本発明の第1の実施の形態によれば、マスタICによる処理がそれぞれ並列して動作するため、高速な処理が可能となる。 Further, according to the first embodiment of the present invention, since the processing by the master IC to operate in parallel, respectively, thereby enabling high-speed processing. さらに、画面更新のタイミングと同期させて演出装置の演出態様が更新するように制御されるため、画面表示と調和のとれた発光の演出が可能となる。 Furthermore, since it is controlled so that representation embodiment of the performance apparatus in synchronization with the timing of the screen update to update, it is possible to effect a light emission in harmony with the screen display.

(第2の実施の形態) (Second Embodiment)
本発明の第1の実施の形態では、装飾制御装置610は自身が制御される1個のマスタICにのみに接続(シングルマスタ方式で構成)されていたが、将来的には、一つの装飾制御装置610に複数のマスタICを接続したネットワーク構成(マルチマスタ方式の構成)も考えられる。 In the first embodiment of the present invention, although the decoration control device 610 is connected only to the 1 master IC itself is controlled (composed of a single-master system), in the future, one of the decoration network configuration by connecting a plurality of master IC to the controller 610 (configuration of a multi-master system) is also conceivable.

このようなネットワーク構成においては、複数のマスタICのうちの1つだけにバスの送信権を獲得させ、送信権を獲得したマスタICによって他のICにデータを送信するような方式となり、状態に応じて送信権を他のマスタICに移行する処理なども必要となってくる。 In such a network configuration, only one of the plurality of master IC to to acquire the transmission right of the bus, it by acquired master IC the transmission right and such a manner as to transmit the data to another IC, the state in response it will be needed as well, such as processing to migrate the transmission right to another master IC. また、送信権を獲得したマスタICから、送信権を獲得しないマスタICへデータ送信を行うことなども想定されるので、マスタIC自身にも前述のスレーブアドレス(図23)と同等のアドレスを設定しておくことが必要となる。 The setting from the master IC having acquired the transmission right, since also envisioned, such as to perform data transmission to the master IC not acquire the transmission right, the same address and the slave address described above in the master IC itself (Figure 23) it is necessary to keep.

故に、マルチマスタ方式のネットワークでも使用できるような汎用性の高いマスタIC(以下、汎用マスタICという)を開発する場合には、汎用マスタIC自身にもスレーブアドレスを設定できる機能を有することになる。 Thus, multi-master system versatile master IC as may be used in the network (hereinafter, referred to as universal master IC) when developing will have the ability to set the slave address to the general-purpose master IC itself . そして、汎用マスタICは、自身に設定されたスレーブアドレスへのデータ送信を目的とするデータを受信した場合には、以降、当該マスタIC自身がスレーブとして機能するように構成されることになる。 The universal master IC, when receiving the data for the purpose of data transmission to the slave address set in itself, since, the master IC itself is to be configured to function as a slave.

以下、第2の実施の形態として、このような汎用マスタICを遊技機に使用した場合に発生する不具合を回避するための実施形態を開示する。 Hereinafter, as a second embodiment discloses an embodiment for avoiding the problem that occurs when using such a general-purpose master IC to the gaming machine.

ただし、汎用マスタIC自身にはマルチマスタ方式に対応するための機能を有しているが、開示するネットワーク構成は第1の実施の形態同様にシングルマスタの構成である。 However, the universal master IC itself has the functionality to support the multi-master mode, the network configuration is disclosed a configuration of a single master similarly the first embodiment. そのため、以降の実施の形態の説明では、第1の実施の形態と共通する構成及び処理については、同一の符号を付与して説明を省略する。 Therefore, in the following description of embodiments, the configuration and processing are the same as those in the first embodiment will be omitted by assigning the same reference numerals.

図51は、本発明の第2の実施の形態のマスタIC(汎用マスタIC)が、CPU551からの指令を待機している状態にて、接続線SCL及びSDAにて、スタートコンディションを検出した場合に実行する処理の手順を示すフローチャートである。 Figure 51, if the master IC of the second embodiment of the present invention (universal master IC) is in a state waiting for a command from the CPU 551, which at a connection line SCL and SDA, a START condition is detected. is a flowchart showing the procedures of processing to be executed.

コントローラ574は、まず、比較バッファをクリアする(4801)。 The controller 574, initially, to clear the comparison buffer (4801). 比較バッファとは、他のマスタICから送信されたアドレスを受信し、当該マスタIC自身のスレーブアドレスと比較するために受信したアドレスを一時的に格納するためのバッファである。 And comparison buffer receives the address transmitted from another master IC, is a buffer for temporarily storing the received address for comparison with the slave address of the master IC itself.

次に、コントローラ574は、接続線SCLを作動させながら1ビット目のデータを取り込む(4802)。 Next, the controller 574 captures the data of 1 bit while operating the connection line SCL (4802). さらに、取り込まれたデータを比較バッファに取り込む(4803)。 Furthermore, taking the captured data in comparison buffer (4803). そして、8ビットのデータの取り込みが完了したか否かを判定し(4804)、8ビットのデータの送信が完了するまで、他のマスタICから出力される接続線SCLの信号変化に対応させながら、ビット毎に順次データを取り込む(4805)。 Then, it is determined whether or not complete 8-bit data capture (4804), until completion transmission of 8-bit data, while corresponding to the signal change of the connecting line SCL output from another master IC sequentially fetches the data for each bit (4805).

コントローラ574は、8ビット分のデータの取り込みが完了すると、比較バッファに取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレスとを照合する(4806)。 The controller 574, upon completion of 8 bits of data capture, collates the values ​​captured in the comparison buffer, its stored in its own address setting REG583 a slave address (4806). そして、比較バッファに取り込まれた値と自身のアドレスとが一致するか否かを判定し(4807)、一致しない場合には(4807の結果が「N」)、送信元にNACKを出力するために接続線SDAをHレベルに設定する(4808)。 Then, it is judged whether or not the address of the captured values ​​and own comparison buffer match (4807), if it does not match (the result of 4807 is "N"), for outputting a NACK to the sender the connecting line SDA is set to H level (4808).

一方、コントローラ574は、比較バッファに取り込まれた値と自身のアドレスとが一致する場合には(4807の結果が「Y」)、送信元にACKを出力するために接続線SDAをLレベルに設定する(4809)。 Meanwhile, the controller 574, if the address of the captured values ​​and own comparison buffer are matched (the result of 4807 is "Y"), the connection line SDA to L level to output an ACK to the sender set (4809). さらに、受信したデータの8ビット目の値に基づいて、読み出し要求か否かを判定する(4810)。 Furthermore, based on the 8 bit value of the received data, determines whether the read request (4810). 受信した8ビットのデータの8ビット目の値が“1”の場合は読み出し要求となり、“0”の場合は書き込み要求となる。 If 8 bit value of 8 bits of data received is "1" becomes a read request, when it is "0" the write request.

コントローラ574は、読み出し要求の場合には(4810の結果が「Y」)、ステータスREG582にステータスコード“B0H”を設定する。 The controller 574, in the case of a read request (the result of 4810 is "Y"), and sets the status code "B0H" status REG582. 一方、書き込み要求の場合には(4810の結果が「N」)、ステータスREG582にステータスコード“68H”を設定する。 On the other hand, in the case of a write request (the result of 4810 is "N"), and sets the status code "68H" in the status REG582. その後、本処理を中断し、演出制御装置550のCPU551に割込みを発生させる。 Then, suspend the process, to generate an interrupt to the CPU551 of the effect control device 550.

図52は、本発明の第2の実施の形態のアドレス認識処理の手順を示すフローチャートである。 Figure 52 is a flowchart of a second embodiment of the address recognition processing according to the present invention. 第1の実施形態では、図45のステップS4516のアドレス認識処理を実行する際には、図46のアドレス認識処理が呼び出されるが、第2の実施形態の汎用マスタICは、図45のステップS4516のアドレス認識処理を実行する際に、図46の代わりに当該図52のアドレス認識処理が呼び出されるようになっている。 In the first embodiment, when performing the address recognition processing in step S4516 in FIG. 45, but the address recognition process of FIG. 46 is called universal master IC of the second embodiment, the steps of FIG. 45 S4516 in performing the address recognition process, so that the address recognition processing of the Figure 52, instead of FIG. 46 is called.

コントローラ574は、まず、受信したアドレスを一時的に格納する比較バッファをクリアする(4901)。 The controller 574, initially, to clear the comparison buffer for storing the received address temporarily (4901).

続いて、コントローラ574は、装飾制御装置610(スレーブ)に対してアドレスを出力するために、接続線SDAの信号レベルがHIGHに設定されているかを確認することによって送信可能状態を確認する(4902)。 Subsequently, the controller 574, to output the address to the decoration controller 610 (slave), confirms the transmission state by checking whether the signal level of the connection line SDA is set to HIGH (4902 ). 接続線SDAの信号レベルがHIGHに設定されていない場合にはHIGHに設定されるまで待機する。 When the signal level of the connection line SDA is not set to HIGH waits until the set to HIGH. そして、接続線SCLを作動させながら1ビット目のデータを出力する(4903)。 Then, it outputs the first bit of data while operating the connection line SCL (4903).

さらに、コントローラ574は、接続線SDAから信号レベルを取得し(4904)、比較バッファに取り込む(4905)。 Furthermore, the controller 574 acquires a signal level from the connection line SDA (4904), incorporated comparison buffer (4905). そして、取り込まれたデータと出力したデータとを比較し(4906)、一致するか否かを判定する(4907)。 Then, by comparing the data outputted with the captured data (4906), determines whether the match (4907).

コントローラ574は、取り込まれたデータと出力したデータとが一致する場合には(4907の結果が「Y」)、8ビット分のデータを出力したか否かを判定する(4908)。 The controller 574, if the data output the captured data matches (result of 4907 is "Y"), determines whether the output of the 8-bit data (4908).

コントローラ574は、8ビット分のデータの出力が完了していない場合には(4908の結果が「N」)、接続線SCLを作動させながら1ビット目のデータを出力する(4909)。 The controller 574, when the output of the data of 8 bits is not completed (the result of 4908 is "N"), and outputs the first bit of data while operating the connection line SCL (4909). さらに、ステップ4905以降の処理を実行する。 Furthermore, it executes step 4905 and subsequent steps.

コントローラ574は、8ビット分のデータの出力が完了した場合には(4908の結果が「Y」)、スレーブから送信された返答信号を取り込む(4910)。 The controller 574 is ( "Y" is the result of 4908) when the output of the data of 8 bits is completed, it takes in the reply signal transmitted from the slave (4910). さらに、取り込まれた返答信号の内容が“ACK”であるか否かを判定する(4911)。 Further, the content of the captured reply signal determines whether the "ACK" (4911). 返答信号の内容が“ACK”でない場合、すなわち、データを受信できなかったことを示す“NACK”であった場合には(4911の結果が「N」)、アドレスを認識できなかったことを示す“20h”をステータスコードとしてステータスREG582に設定する(4912)。 If the contents of the reply signal is not "ACK", that is, when was a "NACK" indicating that it was unable to receive data indicating that it was unable to recognize (the result is "N" in 4911), the address the "20h" is set in the status REG582 as a status code (4912).

一方、コントローラ574は、取り込まれた返答信号の内容が“ACK”であった場合には(4911の結果が「Y」)、アドレスを認識できたことを示す“18h”をステータスコードとしてステータスREG582に設定する(4913)。 Meanwhile, the controller 574 is ( "Y" is the result of 4911) when the contents of the captured response signal is a "ACK", the status of "18h" indicating that recognize the address as a status code REG582 It is set to (4913). さらに、コマンドREG581のMODEの値が“0”であるか否かを判定することによって、データ送信モードがバイトモードか否かを判定する(4914)。 Furthermore, by determining whether the value of the MODE command REG581 is "0", it determines the data transmission mode whether byte mode (4914). バイトモードの場合には(4914の結果が「Y」)、1バイト(8ビット)分のデータの送信が完了したため、本処理を終了し、呼び出し元の処理に復帰する。 If the byte mode (the result of 4914 is "Y"), since the 1-byte (8 bits) of data transmission is completed, the process is terminated and returns to the calling process.

コントローラ574は、データ送信モードがバイトモードでない場合には(4914の結果が「N」)、残りのデータをすべて送信するまで(4915)、バイト単位データ送信処理を実行する(4916)。 The controller 574, when the data transmission mode is not byte mode (the result of 4914 is "N"), to the transmission of all the remaining data (4915), executes the byte data transmission process (4916). バイト単位データ送信処理の詳細については、第1の実施の形態において図47にて説明したとおりである。 For more information about the byte data transmission process is as described in FIG. 47 in the first embodiment.

一方、取り込まれたデータと出力したデータとが一致しなかった場合には(4907の結果が「N」)、8ビット分のデータを取り込んだか否かを判定する(4917)。 On the other hand, if the data output the captured data do not match (the result of 4907 is "N"), and determines whether or not incorporating a 8-bit data (4917). 8ビット分のデータが取り込まれていない場合には(4917の結果が「N」)、8ビットのデータの送信が完了するまで、他のマスタICから出力される接続線SCLの信号変化に対応させながら、ビット毎に順次データを取得し(4918)、取り込まれたデータを比較バッファに取り込む(4919)。 8 when the bits of the data has not been captured (the result of 4917 is "N"), to complete the transmission of 8 bits of data, corresponding to the signal change of the connecting line SCL output from another master IC while, obtains data sequentially for each bit (4918), captures the captured data in comparison buffer (4919).

コントローラ574は、8ビット分のデータの取り込みが完了すると、比較バッファに取り込まれた値と、自身アドレス設定REG583に格納された自身のスレーブアドレスとを照合する(4920)。 The controller 574, upon completion of 8 bits of data capture, collates the values ​​captured in the comparison buffer, its stored in its own address setting REG583 a slave address (4920). そして、比較バッファに取り込まれた値と自身のスレーブアドレスとが一致するか否かを判定し、一致する場合には送信元にACKを出力するために接続線SDAをLレベルに設定し、一致しない場合には送信元にNACKを出力するために接続線SDAをHレベルに設定する(4921)。 Then, it is determined whether the slave address of the captured values ​​and own comparison buffer matches, if they match sets a connecting line SDA to output an ACK to the sender to the L level, consistent the connecting line SDA is set to H level to output a NACK to the sender when not (4921).

さらに、コントローラ574は、受信したデータが読み出し要求か否かを判定して、読み出し要求の場合にはステータスREG582にステータスコードとして“B0H”を設定し、書き込み要求の場合にはステータスコードとして“68H”を設定する。 Furthermore, the controller 574, the received data is to determine whether or not a read request, when a read request to set the "B0H" as a status code in the status REG582, as the status code in the case of a write request "68H set ". 前述のように、受信した8ビットのデータの8ビット目の値が“1”の場合は読み出し要求となり、“0”の場合は書き込み要求となる。 As described above, in the case of 8 bit values ​​of 8-bit data received is "1" becomes a read request, when it is "0" the write request. なお、処理に失敗した場合にはステータスコードとして“38H”を設定する。 Incidentally, if it fails to process sets a "38H" as a status code. その後、本処理を終了し、呼び出し元に復帰する。 After that, the process is terminated, to return to the caller.

このように、本発明の第2の実施の形態では、汎用マスタICがスレーブとして機能することが可能である。 Thus, in the second embodiment of the present invention, it is possible to universal master IC functions as a slave. このようなマスタICでは、自身アドレス設定REG583に設定されたアドレスと一致するアドレスが指定された演出制御データを受信した場合には、以降、スレーブとして機能するように構成されている。 In such master IC, when receiving the effect control data address is designated to match the address set in its own address setting REG583 is later is configured so as to function as a slave.

しかしながら、汎用マスタICをシングルマスタ構成のネットワークに用いた場合には、汎用マスタIC自身がスレーブとして機能することが不都合となる場合もある。 However, in the case of using the general-purpose master IC to a network of single master configuration, in some cases universal master IC itself becomes inconvenient to function as a slave. すなわち、ノイズの影響などによって、汎用マスタIC自身のスレーブアドレスへのデータ送信を要求するような信号が誤って発生すると、汎用マスタICが自身のアドレスとして認識してしまう恐れがある。 That is, the influence of noise, the signal for requesting data transmission to the general-purpose master IC own slave address incorrectly occurs, there is a possibility that the universal master IC will recognize as its own address.

このとき、汎用マスタICは、演出制御データを制御対象のスレーブ(装飾制御装置610)に出力することなく、存在しないはずの他のマスタICから演出制御データが送信されるまで待機する状態に遷移してしまうことになる。 Transition this time, to a state of waiting until the universal master IC does not output the effect control data to the control target of the slave (decorative controller 610), the effect control data from another master IC that should not exist is transmitted and it will be thus. あるいは、マスタとして機能する回路が組み込まれているI 2 CI/Oエクスパンダ615を使用した場合(拡張機能を持ったI 2 CI/Oエクスパンダを用いることも考えられる)には、例えそのマスタ機能を使用しないモードに設定したとしても、ノイズなどの影響により、予期せぬタイミングでI 2 CI/Oエクスパンダ615のマスタ機能が作動することもあり得る。 Alternatively, in the case of using the I 2 CI / O expander 615 circuit functioning as the master is built (it is considered to use the extended functions I 2 CI / O expander), even the master even when set to not use the function mode, the influence of noise, the master function of I 2 CI / O expander 615 at unexpected timing can also be activated. このようなことを想定すると、汎用マスタICは、一旦、アドレスを誤認識してしまった場合には、当該汎用マスタICによる演出装置の制御は行われなくなってしまう。 Assuming the above, the general-purpose master IC is once when had erroneously recognized an address, control of the effect device according to the generic master IC is no longer performed.

図53は、本発明の第2の実施の形態で使用される汎用マスタICが複数個接続されたネットワーク(マルチマスタ環境での使用)において、複数の汎用マスタICが、同時にデータ線(SDA線)上へ送信先のアドレスを指定するデータを出力したために、バス上で衝突が発生した様子を示す図である。 Figure 53, in a network universal master IC is plural connections used in the second embodiment of the present invention (used in a multi-master environment), a plurality of general-purpose master IC is, at the same time the data lines (SDA line ) for outputting data for designating an address of the destination to the above, it is a diagram showing how the collision on the bus has occurred.

このようなネットワーク上に接続された2個の汎用マスタIC(マスタA、マスタBとする)が、同時にデータ線(SDA線)上へデータを出力すると、データ線(SDA線)自体がプルアップされているために、いずれか一方の汎用マスタICの信号レベルがLOWレベルであれば、バスの信号レベルがLOWレベルに設定される。 Such two universal master IC connected to the network (master A, the master B) is, at the same time outputs the data to the data line (SDA line) above, the data line (SDA line) itself pullup because they are, one of the signal level of the general-purpose master IC is if LOW level, the signal level of the bus is set to LOW level. 従って、LOWレベルの出力が、HIGHレベルの出力よりも優先されて、バス上に出力されることになる。 Thus, the output of the LOW level, with precedence over the HIGH level output, and is output onto the bus.

そして、汎用マスタICは、データ線(SDA線)へデータを出力しながら(図52のステップS4909)、データ線(SDA線)の信号レベルを取り込んで(同図のステップS4904)、自身が出力した信号レベルがバス上に反映されているかを確認(同図のステップS4906)することで、他の汎用マスタICからのデータ出力との衝突を監視している。 The universal master IC, while outputting data to the data line (SDA line) (step of FIG. 52 S4909), captures the signal level of the data line (SDA line) (in the drawing step S4904), itself outputs the signal level by either confirm (step S4906 in the drawing) are reflected on the bus monitors the collision with data output from other general-purpose master IC.

このとき、自身が出力した信号レベルがバス上に反映されている場合(同図のステップS4907でYESの判定)には、続けてデータ出力を行う(同図のステップS4909)が、自身が出力した信号レベルがバス上に反映されていない場合(同図のステップS4907でNOの判定)には、他の汎用マスタICに送信権を渡すために、自身からのデータ出力を中止して、バス上のデータを取り込む処理に移行する(同図のステップS4917〜4919)。 At this time, if the signal level that it has output is reflected on the bus (determination of YES at step S4907 in FIG.), Continued performs data output (step S4909 in FIG.) Is, itself outputs If the signal level is not reflected on the bus (determination of nO at step S4907 in FIG.) is to pass the transmission right to the other general-purpose master IC, to stop the data output from itself, the bus the process proceeds to capture the data above (step S4917~4919 in drawing).

図53は、マスタAとマスタBが、同時にデータ線(SDA線)上へ送信先のアドレスを指定するデータを出力している際に、図中に矢印で示すタイミングにて、マスタBが出力したデータとバス上のデータとが相違したために、マスタBがマスタAに送信権を渡している状態を示している。 Figure 53, when the master A and master B, and outputs the data for specifying the destination address onto the same time the data lines (SDA line), at the timing indicated by the arrow in the figure, master B output data and data on the bus because of a difference, shows a state in which the master B is passing the transmission right to the master a. このとき、マスタAはマスタとして機能し、マスタAが出力したアドレスがマスタBに設定されたスレーブアドレスと一致すると、マスタBはスレーブとして機能することになる。 At this time, the master A acts as the master, the address master A has output matches the slave address set to the master B, the master B will function as a slave.

このように、汎用マスタICは、マスチマスタの環境でも使用できるように機能が拡張されているので、利便性が高いという利点を有する。 Thus, the general-purpose master IC, since functions like can be used in Masuchimasuta environment is extended, has the advantage of high convenience. しかし、その反面、汎用マスタICをシングルマスタの環境で用いると、当該拡張機能が弊害をもたらすことがある。 However, on the other hand, when using a general-purpose master IC for single master environment, sometimes the extension detrimental. 以下に、その例を示す。 Hereinafter, an example of which is shown.

図54は、本発明の第2の実施の形態で使用される汎用マスタIC(マスタAとする)が、シングルマスタ方式の環境であるにも拘わらず、データ線(SDA線)上へ送信先のアドレスを指定するデータを出力している最中にノイズが発生したために、前述の拡張機能が誤動作して、当該マスタがスレーブとして機能してしまった状態を示している。 Figure 54 (a master A) a second universal master IC used in the embodiment of the present invention, despite the environment of a single master system, the data line (SDA line) destination onto for noise occurs during the output of the data that specifies the address, extensions aforementioned malfunctions, the master indicates a state and which has been functioning as a slave.

図54に示す状態では、ビット列「1011‥‥」をアドレスとして送信することを意図していたが、ノイズによって、バスのデータ線において、4ビット目が「1」ではなく、「0」と認識されてしまったため、「10101111」となってしまっている。 In the state shown in FIG. 54, but intended to transmit the bit string "1011 ‥‥" as an address, by the noise, the data lines of the bus, the fourth bit is not "1", recognized as "0" since you've been, we've become a "10101111".

前述したように、汎用マスタICは、スレーブへのアドレス送信時に、データ線上のアドレス値をビットごとに監視する機能を有している。 As described above, generic master IC, at the time of address transmission to the slave, and has a function of monitoring the address value of the data line for each bit. そして、送信アドレスと異なっている場合には、他のマスタから信号が出力されたものとして以降の出力を中止し、データ線のレベルをHIGHに保持する。 Then, if the different transmission address stops the subsequent output as a signal from another master is output to hold the level of the data line to HIGH. なお、保持するといっても、オープンドレイン出力なので、データ線をLOWに変更するI 2 CI/Oエクスパンダ615があれば、データ線はLOWレベルに設定される。 Incidentally, even if the holding, since an open-drain output, if any I 2 CI / O expander 615 to change the data line to LOW, the data line is set to LOW level.

このとき、汎用マスタICは、バス上に発生した「10101111」のデータと、自身に設定されたスレーブアドレスとの一致を判定し、一致した場合には、当該汎用マスタICがスレーブとして機能してしまう。 At this time, the general-purpose master IC determines the data generated on the bus "10101111", a match with the slave address set to itself, if there is a match, the universal master IC is functioning as a slave put away.

言い換えれば、当該汎用マスタICのスレーブアドレスが「10101111」となっていた場合には、以降、スレーブとして機能してしまうために、装飾制御装置610に演出制御データを送信しないことになるのである。 In other words, if the slave address of the universal master IC has been a "10101111" is hereinafter to become functioning as a slave, it become possible to not transmit the effect control data to the decoration control device 610.

そこで、本発明の第2の実施の形態では、各マスタICに設定するアドレスを、I 2 CI/Oエクスパンダ615のスレーブアドレス(図23のスレーブアドレス2301)として用いられていないものから選択して設定している。 Therefore, in the second embodiment of the present invention, to select the address to be set in each master IC, from those that have not been used as a slave address of I 2 CI / O expander 615 (slave address 2301 of FIG. 23) It is set Te. このような構成により、バス上に発生した装飾制御装置610のアドレスを読み取っても、誤って、マスタIC自身に設定されたスレーブアドレスであると判定して、当該汎用マスタICがスレーブとして機能してしまうことがなくなる。 With this configuration, even read the address of the decoration control device 610 which occurred on the bus, accidentally, it is determined that the set slave address to the master IC itself, the universal master IC functions as a slave and thus it is no longer.

なお、念のために、I 2 CI/Oエクスパンダ615のスレーブアドレス(図23のスレーブアドレス2301)の下位(n+1)ビットを、特定のパターンで置換したときに生成されるアドレスも、各マスタICに設定するスレーブアドレスとして用いないことが好ましい。 Incidentally, just in case, the lower (n + 1) bit slave addresses of I 2 CI / O expander 615 (slave address 2301 of FIG. 23), also address generated when substituted in a particular pattern, each master it is preferred not to use as a slave address set in the IC.

具体的には、X(X=8とする)ビットで表現されるスレーブアドレス(図23のスレーブアドレス2301)の下位(n+1)ビットが、先頭の1ビットが「0」で、以降のnビットが「1」となるようなビットパターンとなっているものは、各マスタICに設定するスレーブアドレスとして用いないことが好ましい。 Specifically, X (and X = 8) lower (n + 1) bit of the slave address represented by bits (slave address 2301 of FIG. 23), leading one bit is "0", since the n bits There what has become a bit pattern such that "1" is preferably not used as the slave address to be set in each master IC.

例えば、図54で例示したように、I 2 CI/Oエクスパンダ615のスレーブアドレスとして、「1011‥‥」という8ビットパターンのものが含まれる場合には、このビットパターンの下位5ビットを「01111」で置換した「10101111」という値をマスタICのスレーブアドレスとして用いることは、好ましくないのである。 For example, as illustrated in FIG. 54, as the slave address of the I 2 CI / O expander 615, if include the 8-bit pattern of "1011 ‥‥" is the lower 5 bits of the bit pattern " the use of the value "10101111" obtained by substituting 01111 "as a slave address of the master IC is not preferable.

このように設定することによって、マスタIC自身が出力したアドレスが、ノイズなどの影響によりバス上で異常なレベルに変化(HIGHレベル出力時にバスがLOWレベルになること)することがあっても、アドレス送信中に2回以上のノイズ発生が起きることは希であるために、マスタIC自身に設定したスレーブアドレスと偶然に一致する頻度がきわめて低くなる。 By setting this way, the address master IC itself is output, even if the change in the abnormal levels on the bus (that bus at HIGH level output becomes LOW level) due to the effects of noise, to be noise more than once occurs during address transmission is rare, the frequency matching by chance and the slave address set in the master IC itself becomes very low.

なお、本発明の第2の実施の形態では、マスタICのアドレスには、「54h」が設定されている。 In the second embodiment of the present invention, the address of the master IC, "54h" is set. 「54h」は、「01010100b」であり、図23のスレーブアドレス2301に列記されたいずれのアドレスの下位(n+1)ビットを、先頭の1ビットが「0」で、以降のnビットが「1」となるようなビットパターンとなっているもので置換しても、「01010100b」とならないように構成している。 "54h" is "01010100b", the slave address 2301 to the listed subordinate any address (n + 1) bit in FIG. 23, at the beginning of one bit is "0", n bits and the subsequent "1" It is replaced with what has become such bit patterns and constitute so as not to "01010100b".

本発明の第2の実施の形態によれば、拡張機能によりスレーブとして機能することが可能な汎用的なマスタICを利用する場合であっても、演出制御装置550が誤ってスレーブとして機能(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してしまうことを防止することができる。 According to a second embodiment of the present invention, even when using the general-purpose master IC capable of functioning as a slave by extension, functioning as a slave incorrectly effect control device 550 (in other words if, it is possible to prevent the shifts) to a state of waiting for instructions from another master IC.

さらに、本発明の第2の実施の形態によれば、演出制御装置550から装飾制御装置610にアドレスを指定してデータを送信する場合に、ノイズ等の発生によりデータ線上のレベルが異常を示した場合であっても、演出制御装置550が誤ってスレーブとして機能(言い換えれば、他のマスタICからの命令を待機する状態へ移行)してしまうことを防止することができる。 Furthermore, according to the second embodiment of the present invention, when transmitting the data by specifying the address to the decoration controller 610 from the performance control unit 550, the level of the data line due to the occurrence of noise or the like indicates an abnormal even when an, it is possible to prevent the accidental effect control device 550 (in other words, shifted to a state of waiting for instructions from another master IC) functions as a slave will be.

(第3の実施の形態) (Third Embodiment)
本発明の第1の実施の形態では、すべての装飾制御装置610を均等に制御していたが、第3の実施の形態では、重要な演出装置(装飾装置620)をより確実に制御するために、重要な演出装置を制御する装飾制御装置610に対しては、演出制御データの送信が完了するまで何度も送信処理を繰り返す処理を行う。 In the first embodiment of the present invention, all of the decoration control device 610 but was not uniformly controlled in the third embodiment, an important effect device (decoration device 620) more reliably controlled to order the to, for decorative controller 610 for controlling an important effect device, also performs a process of repeating the transmission processing repeatedly until the transmission of the effect control data is completed. 具体的には、遊技者に期待感を抱かせ、興趣を向上させることが可能な信頼度報知装置15を、他の演出装置よりも確実に制御するようにする。 Specifically, it aroused expectation to the player, the reliability notification device 15 which can improve the interest, so as to ensure control over other performance apparatus.

まず、本発明の第3の実施の形態では、装飾制御装置610をグループ化し、グループ毎に制御タイミングを変更する。 First, in the third embodiment of the present invention, a decorative controller 610 groups, changing the control timing for each group. 信頼度報知装置15は、第1マスタIC570aによって制御される。 Reliability notification device 15 is controlled by a first master IC570a. さらに、第1マスタIC570aは、遊技盤10に備えられる信頼度報知装置15以外の装飾装置620も制御するため、遊技盤10に備えられる信頼度報知装置15以外の装飾装置620を制御するスレーブを遊技演出グループとし、信頼度報知装置15に含まれる装飾装置620を制御する装飾制御装置610を信頼度報知グループとしてグループ分けを行う。 Furthermore, the first master IC570a, since decoration apparatus 620 other than the reliability notification device 15 provided on the game board 10 also controls the slave to control the decoration device 620 other than the reliability notification device 15 provided on the game board 10 and game effects group, performs grouping decorative controller 610 for controlling the decoration device 620 included in the reliability notification device 15 as the reliability broadcast group.

さらに、信頼度報知装置15に障害が発生すると、誤った信頼度が報知されてしまうことによって興趣を削がれてしまうおそれがあるため、信頼度報知グループに属する装飾制御装置610には演出制御データが確実に送信されるまで何度も送信処理を繰り返すようになっている。 Furthermore, when the reliability notification device 15 fails, because the incorrect confidence to lead to being scraped off the interest by would be informed, the effect control in ornamental controller 610 belonging to the reliability notification group data is also adapted to repeat the transmission processing repeatedly until they are sent reliably. しかしながら、信頼度報知グループに属する一部の装飾制御装置610への演出制御データが不可能であると判定された場合には、信頼度報知グループに属する他の装飾制御装置610も含めて即座にリセットすることによって可能な限り正確な演出が実行されるように制御する。 However, if the effect control data to some decorative controller 610 belonging to the reliability notification group is determined to be impossible, in real including the other decorative controller 610 belonging to the reliability notification group to control such a precise effect is performed as much as possible by resetting.

以下、このように遊技機1を制御するために必要な構成及び手順について説明する。 Hereinafter, the configuration and the steps required for controlling the gaming machine 1 in this manner. まず、図55及び図56に本発明の第3の実施の形態の第1マスタIC570aの異常判定テーブルの一例を示し、さらに、図57及び図58を参照しながら第1の実施の形態と相違する手順を中心に説明する。 First, it shows an example of a third of the first master IC570a embodiment of the abnormality determination table of the present invention in FIGS. 55 and 56, further, differs from the first embodiment with reference to FIGS. 57 and 58 It will be mainly described the procedure.

本発明の第3の実施の形態の第1マスタIC570aの異常判定テーブルは、遊技演出グループに対応する異常判定テーブル5200と信頼度報知グループに対応する異常判定テーブル5300の2つの異常判定テーブルによって構成されている。 Third first master IC570a abnormality determination table embodiment of the present invention, constituted by two abnormality determination table of the abnormality determination table 5300 corresponding to the abnormality determination table 5200 corresponding to game effects group on the reliability notification group It is.

図55は、本発明の第3の実施の形態の遊技演出グループに対応する異常判定テーブル5200を説明する図である。 Figure 55 is a diagram for explaining an abnormality determination table 5200 corresponding to game effects group of the third embodiment of the present invention.

遊技演出グループに対応する異常判定テーブル5200は、第1の実施の形態の異常判定テーブル3200と同様の形式である。 Abnormality determination table corresponding to the game effects group 5200 is the same format as the abnormality determination table 3200 of the first embodiment. ただし、この異常判定テーブル5200からは、信頼度報知グループに属する装飾制御装置610(アドレスが「1001」「1010」)については、除外されている。 However, from this abnormality determination table 5200, for the decoration control device 610 belonging to the reliability notification group (address "1001", "1010"), it is excluded. なお、第2マスタIC570bについては、第1の実施の形態(図33)と同じである。 Note that the second master IC570b, is the same as the first embodiment (FIG. 33).

図56は、本発明の第3の実施の形態の信頼度報知グループに対応する異常判定テーブル5300を説明する図である。 Figure 56 is a diagram for explaining an abnormality determination table 5300 corresponding to the reliability notification group of the third embodiment of the present invention.

前述のように、信頼度報知グループに属する装飾制御装置610(アドレスが「1001」「1010」)では、演出制御データが確実に送信されるまで何度も送信を繰り返すが、送信が不能と判断されると、直ちにリセットされるように制御される。 As described above, the reliability broadcast group belonging decorative controller 610 (address "1001", "1010"), but the effect control data also repeat transmission a number of times until they are sent reliably, determined impossible transmission Once, it is controlled to immediately reset. そのため、エラーカウンタ3203、比較値3204及びエラーフラグ3205を必要とせず、I/Oエクスパンダアドレス3201及びスレーブアドレス3202のみを含む構成となっている。 Therefore, the error counter 3203 does not require a comparison value 3204, and the error flag 3205 has a configuration including only I / O expander address 3201 and a slave address 3202.

図57は、本発明の第3の実施の形態のスレーブ出力開始処理の手順を示すフローチャートである。 Figure 57 is a flowchart showing a procedure of a third embodiment of the slave output start processing of the present invention.

スレーブ出力開始処理は、第1の実施の形態における図37に示すステップ3710で実行される処理であり、図39に示した第1の実施の形態のスレーブ出力開始処理の代わりに実行される。 Slave output start processing is processing executed in step 3710 shown in FIG. 37 in the first embodiment, it is executed in place of the first embodiment of the slave output start processing shown in FIG. 39.

本発明の第3の実施の形態では、“0”又は“1”が値として設定される「時分割カウンタ」を導入し、時分割カウンタの値に基づいて、選択するスレーブを切り替える。 In the third embodiment of the present invention, "0" or "1" introduced "time-division counter" to be set as a value, when based on the value of the division counter, switch the slave to select. 以下、具体的に説明する。 It will be specifically described below.

演出制御装置550のCPU551は、まず、時分割カウンタを更新する(5401)。 CPU551 of the effect control device 550, first, when updating the division counter (5401). ここでは、時分割カウンタの値が“0”の場合には“1”に、“1”の場合には“0”に更新する。 Here, "1" if the time value of the division counter is "0", if "1" is updated to "0". ステップ5401以降のステップ5402から5410までの処理については、図39のステップ3901から3909までの処理と同じである。 The processing from step 5401 and subsequent steps 5402 to 5410 is the same as the processing from step 3901 of FIG. 39 to 3909.

CPU551は、第1マスタIC570a及び第2マスタIC570bにストップコンディション及びスタートコンディションを出力するように指示すると、時分割カウンタの値に基づいて第1マスタIC570aによって制御する対象の装飾制御装置(スレーブ)を選択する(5411〜5413)。 CPU551, when an instruction to output the stop condition and start condition in the first master IC570a and second master IC570b, decoration control device subject to control by the first master IC570a based on the value of the division counter when the (slave) select (5411-5413).

具体的には、CPU551は、時分割カウンタの値が“0”であるか否かを判定し(5411)、時分割カウンタの値が“0”の場合には(5411の結果が「Y」)、第1マスタIC570aによって制御されるすべての装飾装置620の中から、信頼度報知装置15以外の装飾装置620のみを制御対象とするために、遊技演出グループの先頭のスレーブを選択する(5412)。 Specifically, CPU 551, the value of the time-division counter is equal to or a "0" (5411), when in the case of the value of the division counter is "0" in the result of (5411 "Y" ), among all the decoration device 620 which is controlled by a first master IC570a, to only decoration apparatus 620 other than the reliability notification device 15 a control object, to select the first slave game effects group (5412 ). 一方、時分割カウンタの値が“1”の場合には(5411の結果が「N」)、信頼度報知装置15に含まれる装飾装置620のみを制御対象とするために、信頼度報知グループの先頭のスレーブを選択する(5413)。 On the other hand, when in the case of the value of the division counter is "1" (the result of 5411 "N"), in order to only decorative device 620 and the control target included in the reliability notification device 15, the reliability notification group to select the beginning of the slave (5413).

続いて、CPU551は、第2マスタIC570bの先頭のスレーブを選択する(5414)。 Subsequently, CPU 551 selects the beginning of the slave of the second master IC570b (5414). さらに、リトライカウンタを0に設定し(5415)、マスタ割込み及びタイムアウト割込みを許可し(5416)、呼び出し元に復帰する。 Furthermore, sets the retry counter to zero (5415), it allows master interrupt and timeout interrupt (5416), and returns to the caller.

なお、第2マスタIC570bによって制御される前面枠3に備えられた装飾装置620の制御を遊技盤10に備えられた装飾装置620と同じタイミングで制御するようにして、信頼度報知装置15に含まれる装飾装置620のみを詳細な制御を行うように構成してもよい。 Incidentally, so as to control at the same timing as the decoration device 620 provided on the game board 10 controls the second decoration apparatus 620 provided in the front frame 3, which is controlled by the master IC570b, included in the reliability notification device 15 it may be configured to perform only a detailed control decoration device 620.

図58は、本発明の第3の実施の形態における、演出制御データの送信再開処理の手順を示すフローチャートである。 Figure 58, in the third embodiment of the present invention, is a flowchart showing the procedure of transmission resumption processing of the effect control data.

演出制御データの送信再開処理は、図41に示すステップ4133で実行される処理であるが、第3の実施の形態では、前述の時分割カウンタが“0”の場合(遊技演出グループの制御を行う場合)には、第1の実施の形態と同様に図44に示した演出制御データの送信再開処理が実行され、前述の時分割カウンタが“1”の場合(信頼度報知グループの制御を行う場合)には、図44に示した処理の代わりに、図58に示した演出制御データの送信再開処理が実行される。 Transmission restart processing performance control data is a process executed in step 4133 shown in FIG. 41, in the third embodiment, the control in the case (game effects group of time-division counter described above "0" in this case) performed, transmission resumption processing in the performance control data shown in the same manner as in the first embodiment in FIG. 44 is executed, the control in the case (reliability notification group time division counter is "1" in the above in this case) to perform, instead of the process shown in FIG. 44, the transmission restart processing of the performance control data shown in FIG. 58 is executed.

第3の実施の形態では、信頼度報知を行う装飾制御装置610は、演出制御データを確実に受信するまで何度も受信処理を繰り返すが、タイムアウトが発生して受信が不能と判断されると、演出制御装置550によって直ちにリセットされる。 In the third embodiment, the decorative controller 610 that performs reliability notification is repeated reception process many times until it receives reliably effect control data, the timeout is judged impossible is received occurs It is immediately reset by the effect control device 550. 図58に示すフローチャートを参照しながら、このように制御するための手順を説明する。 With reference to a flowchart shown in FIG. 58, illustrating the procedure for controlling this manner.

演出制御装置550のCPU551は、まず、スタートフラグとステータスコードの整合判断を行い(5501)、整合するか否かを判定する(5502)。 CPU551 of the effect control device 550 first performs a matching determination of the start flag and status code (5501), determines whether or not to match (5502). スレーブ出力開始処理(図55)が実行されると、スタートフラグが“オン”に設定される。 If the slave output start processing (FIG. 55) is executed, the start flag is set to "ON". また、出力用バッファ572に演出制御データを設定すると、スタートフラグには“オフ”が設定される。 Also, setting the effect control data to the output buffer 572, the start flag "OFF" is set.

CPU551は、スタートフラグとステータスコードとが整合する場合には(5502の結果が「Y」)、さらに、スタートフラグが“オン”であるか否かを判定する(5503)。 CPU551 is, when and the start flag and the status code matching (the result of 5502 is "Y"), further determines whether the start flag is "on" (5503).

CPU551は、スタートフラグが“オン”である場合には(5503の結果が「Y」)、RAM553上に準備されていたデータを出力用バッファ572に設定する(5504)。 CPU551 is, when the start flag is "ON" (the result of 5503 is "Y"), sets the output buffer 572 the data that has been prepared on the RAM553 (5504). そして、スタートフラグを“オフ”に設定し(5505)、監視タイマを設定し、タイムアウトの監視を開始する(5506)。 Then, set to "off" to start flag (5505), set the monitoring timer, to start monitoring of the time-out (5506). 最後に、処理対象のマスタICのコマンドREG581のSTA、STO及びSIをそれぞれ“0”を設定し、出力用バッファ572に設定されたデータをバッファモードで送信するために、MODEを“1”に設定し(5507)、呼び出し元の処理に復帰する。 Finally, STA command REG581 master IC to be processed, in order to set each "0" STO and SI, and transmits the data set in the output buffer 572 in the buffer mode, the MODE to "1" set (5507), to return to the calling process.

一方、CPU551は、スタートフラグが“オフ”である場合には(5503の結果が「N」)、信頼度報知グループに属するすべてのスレーブに対して送信再開処理が完了したか否かを判定する(5508)。 Meanwhile, CPU 551, the ( "N" is the result of 5503) when the start flag is "OFF", it is determined whether or not the transmission restart processing to all the slaves belonging to reliability broadcast group is completed (5508). そして、すべてのスレーブに対して処理が完了した場合には(5508の結果が「Y」)、ストップコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTO及びMODEに“1”、STA及びSIに“0”を設定し(5509)、呼び出し元の処理に復帰する。 Then, when the processing for all of the slaves have been completed (the result of 5508 is "Y"), and outputs a stop condition, STO command REG581 to specify the mode for transmitting the data to the "Buffer Mode" and "1" MODE, "0" is set to the STA and SI (5509), to return to the calling process.

CPU551は、信頼度報知グループに属するすべてのスレーブに対して処理が完了していない場合には(5503の結果が「N」)、次の処理対象のスレーブを選択する(5511)。 CPU551 is, when the processing for all of the slaves belonging to reliability notification group is not completed (the result of 5503 is "N"), selects a slave processed next (5511). そして、選択されたスレーブへの出力データを準備し(5512)、スタートフラグを“オン”に設定し(5513)、監視タイマを設定し、タイムアウトの監視を開始する(5514)。 Then, prepare the output data to the selected slave (5512), set to "ON" to start flag (5513), it sets the monitoring timer starts monitoring the time-out (5514).

最後に、CPU551は、スタートコンディションを出力し、データを送信するモードを「バッファモード」に指定するようにコマンドREG581のSTA及びMODEに“1”、STO及びSIに“0”を設定し(5515)、呼び出し元の処理に復帰する。 Finally, CPU551 outputs the start condition, a mode for transmitting the data to the STA and the MODE command REG581 to specify the "buffer mode" to "1", "0" is set to the STO and SI (5515 ), to return to the calling process.

CPU551は、スタートフラグとステータスコードとが整合しない場合には(5502の結果が「N」)、スレーブに演出制御データが正確に送信されていないと判断して、現在選択中のスレーブを再度選択し(5510)、選択スレーブに出力するデータを準備し(5512)、ステップ5513以降の処理を実行する。 CPU551 is, when and the start flag and status codes do not match (the result of 5502 is "N"), it is determined that the effect control data to the slave has not been sent correctly, re-selecting the slave currently selected and (5510), to prepare the data to be output to the selection slave (5512), step 5513 to execute the subsequent processing.

このようにして、第1マスタIC570aは、スレーブに演出制御データが正確に送信されていない場合には、演出制御データが確実に送信されるまで、何度もデータの送信を繰り返す。 In this manner, the first master IC570a, when the effect control data to the slave has not been transmitted correctly, to effect control data is transmitted securely, repeated transmission of the data over again. ただし、繰り返し送信中に、設定した監視タイマがタイムアップしたときは、CPU551にタイムアウトの割り込みが発生し、第1マスタIC570aが初期化される。 However, in the repeating transmission, when the set monitoring timer expires, the interrupt timeout occurs CPU 551, the first master IC570a is initialized. このとき、第1マスタIC570aに接続されている全ての装飾制御装置610も初期化される。 At this time, also initialized all decorative controller 610 which is connected to the first master IC570a.

(第4の実施の形態) (Fourth Embodiment)
本発明の第1の実施の形態では、信頼度報知グループに属する装飾制御装置610が複数個備えられているので、各々の装飾制御装置610同士の動作タイミングを同期させないと、信頼度報知装置15に用いられているLEDが想定外の発色を行って遊技者に混乱を与える恐れがあった。 In the first embodiment of the present invention, since the decoration controller 610 belonging to the reliability notification group is provided plurality, unless to synchronize the operation timing between the respective decorative controller 610, the reliability notification device 15 LED there is a risk of giving the confusion to a player doing the coloring of the unexpected, which is used to.

そこで、信頼度報知装置15に用いられているLEDを、単一の装飾制御装置610により制御する構成とすれば、複数の装飾制御装置610の動作タイミングを同期させる必要がなくなり、処理を簡素化することができる。 Therefore, the LED used in the reliability notification device 15, with the configuration for controlling by a single ornamental controller 610, it is not necessary to synchronize the operation timings of a plurality of decorative controller 610, simplifying the process can do. 以下に、本発明の第4の実施の形態として開示する。 Hereinafter, it discloses a fourth embodiment of the present invention.

図59は、本発明の第4の実施の形態における装飾制御装置610及び装飾装置620の接続例を示す図であり、5セット分のLEDを1つの装飾制御装置610によって制御する構成を示す図である。 Figure 59 is a diagram showing a fourth example of connection of the decorative controller 610 and decorative device 620 according to the embodiment of the present invention, showing a configuration for controlling the five sets amount of the LED by a single decorative controller 610 it is. このような構成によって、当該装飾制御装置610に接続された5セット分のLEDは、発光状態が同時に更新されるので、想定外の発色を行う問題は解決される。 With this configuration, five sets amount of LED connected to the decorative controller 610, the emission state is updated at the same time, the problem is solved to perform color unexpected.

なお、第1の実施形態同様に、図59に示す装飾制御装置610(I 2 CI/Oエキスパンダ615)も、第1マスタIC570aからの演出制御データを正確に受信した場合に限って、第1マスタIC570aにACKを返答する。 As in the first embodiment, the decorative controller 610 (I 2 CI / O expander 615) shown in FIG. 59 also, only when the effect control data from the first master IC570a received correctly, the replies an ACK to 1 master IC570a. その後、装飾制御装置610は、第1マスタIC570aからのストップコンディションを受信したタイミングで、接続されたLEDの発光状態を更新する。 Thereafter, decorative controller 610, at the timing of receiving the stop condition from the first master IC570a, updates the emission state of the connected LED.

ただし、第1の実施形態同様に、図59に示す装飾制御装置610(I 2 CI/Oエキスパンダ615)も、第1マスタIC570aからの演出制御データを正確に受信できなかった場合には、第1マスタIC570aにNACKを返答する。 However, as the first embodiment, the decorative controller 610 (I 2 CI / O expander 615) shown in FIG. 59 also, if it can not accurately receive the effect control data from the first master IC570a is It returns a NACK to the first master IC570a. この場合、装飾制御装置610は、第1マスタIC570aからのストップコンディションを受信しても、接続されたLEDの発光状態は更新しない。 In this case, decorative controller 610 also receives a stop condition from the first master IC570a, luminous state of the connected LED is not updated.

なお、装飾制御装置610(I 2 CI/Oエキスパンダ615)は、第1マスタIC570aからのストップコンディションを受信したタイミングで、接続されたLEDの発光状態を更新しているが、信頼度報知装置15に用いられているLEDが、単一の装飾制御装置610により制御する構成とすれば、第1マスタIC570aからのストップコンディションの受信タイミング以外で、接続されているLEDの発光状態を切り替えても問題ない。 Incidentally, decoration controller 610 (I 2 CI / O expander 615) is at the timing of receiving the stop condition from the first master IC570a, but updates the emission state of the connected LED, reliability notification device LED used in the 15, with the configuration for controlling by a single ornamental controller 610, except the reception timing of the stop condition from the first master IC570a, even switching the light emitting states of the connected LED no problem. 以下に、このような構成の変形例を示す。 Hereinafter, a modified example of such a configuration.

図60は、本発明の第4の実施の形態の変形例を示すものであり、装飾制御装置610がデータを受信したときに、マスタICへACKを出力した時点で、受信したデータをLEDの発光状態に反映させる場合について説明する図である。 Figure 60 is shows a modified example of the fourth embodiment of the present invention, when the decorative controller 610 receives the data, at the time of outputting the ACK to the master IC, received data LED of is a diagram for describing a case of reflecting the light emission state.

図60に示すように、ACK出力時に、各スレーブが演出制御データを演出装置の出力態様に反映させることによって、演出制御データを送信するタイミングを制御することによって、特定の演出装置を指定したタイミングで制御することが可能となる。 As shown in FIG. 60, when the ACK output by the slave is reflected in the output mode of the performance apparatus to effect control data by controlling the timing of transmitting the performance control data, timing specifying a particular effect device It can be controlled in.

本発明の第4の実施の形態によれば、マスタICが演出制御情報の送信に失敗した場合には、信頼度報知装置15を制御する装飾制御装置610が報知装置の出力態様を更新しないように制御するため、報知装置にて異常な色彩が表示されないように制御することが可能となり、遊技者を混乱させるような表示を行うことを防ぐことができる。 According to the fourth embodiment of the present invention, if the master IC has failed to send presentation control information, so that the decoration controller 610 for controlling the reliability notification device 15 does not update the output mode of the informing device to control the, it is possible to abnormal color at informing device is controlled so as not to be displayed, can be prevented to perform display as confuse the player.

なお、本明細書に開示されている実施の形態は、パチンコ機のみならずパチスロ機等の他の遊技機でも適用可能であることは当然意図されるものである。 The embodiments disclosed herein, it is intended to be naturally intended is also applicable in other gaming machines pachi-slot machine or the like not a pachinko machine only.

また、実施の形態として、変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して特別遊技状態を発生する遊技機であってもよいことは当然意図されるものである。 Further, as an embodiment, the pinball machine that generates a special game state corresponding to the result of the variable display game is disclosed, not only the variable display games, special game in response to the results of other auxiliary gaming states may be a game machine for generating are intended to be naturally intended.

例えば、所定条件の成立によって特定の入賞装置の入口が開口し(特定入賞装置の可動部材が作動して入口が開口し)、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に設けられたいずれの入賞領域(特定入賞領域と一般入賞領域とがある)に入賞するかを抽選する遊技を補助遊技としてもよい。 For example, the inlet is opened the particular winning device by satisfaction of a predetermined condition (open at the inlet in operation the movable member of a specific winning devices), game balls incorporated into the internal winning device, provided inside winning device and the game of lottery whether winning in any of the winning area (there is a particular winning areas and regular winning region) may be as an auxiliary game. この場合、入賞装置内部へ取り込まれた遊技球が特定入賞領域に入賞することで、特別遊技状態が発生することになる。 In this case, since the game balls incorporated into the internal winning device is finished in a particular winning regions, so that the special game state occurs.

また、実施の形態として、特図変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して(あるいは、普図変動表示ゲームの結果に起因して)、特別遊技状態を発生する様なパチンコ機であっても、本発明が適用可能であることは当然意図されるものである。 Further, as an embodiment, the pinball machine that generates a special game state corresponding to the result of Japanese Figure variable display game is disclosed, in response to the result of Hiroshizu variable display games (or Hiroshizu variation due to the result of the display game), even in special game state pachinko machine such as to generate, that the invention is applicable it is those naturally intended. 例えば、普図変動表示ゲームの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が特定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は適用可能である。 For example, the inlet is opened the particular winning device as a result of Hiroshizu variable display games, even pachinko machine for generating a special game state when the game ball taken into the interior winning device has won a particular prize area the present invention is applicable.

また、実施の形態として、遊技制御装置と演出制御装置とが分離されている構成が開示されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成していても差し支えないものであり、あるいは、遊技制御装置自身がグループ統括制御手段として構成されていても差し支えないことは当然意図されることである。 Further, as an embodiment, the configuration in which the game controller and the effect control device is separated has been disclosed, a game controller and the effect control device is constituted the single control apparatus together are those no problem even or the game control device itself is not safe to be configured as a group supervisory controlling means is to be appreciated contemplated.

なお、今回開示した実施の形態は、すべての点で例示であって制限的なものではない。 The embodiments disclosed this time are not limiting but illustrative in all respects. また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲でのすべての変更が含まれることが意図される。 Further, the scope of the invention being indicated by the appended claims rather than by the description of the invention described above are intended to include any modifications within the meaning and content equivalent to the scope of the claims.

以上のように、本発明は、演出制御装置によって複数の装飾制御装置を制御する遊技機に適用可能である。 As described above, the present invention is applicable to a game machine for controlling a plurality of ornamental control device by the effect control device.

1 遊技機 2 本体枠(外枠) 1 gaming machine 2 body frame (outer frame)
3 前面枠(遊技枠) 3 front frame (game frame)
9a、9b 装飾部材 10 遊技盤 12 補助遊技装置ユニット 13 第1可動式照明 13a 照明駆動第1モータ(MOT) 9a, 9b decorative member 10 gaming board 12 auxiliary gaming machine unit 13 first movable lighting 13a illumination driving the first motor (MOT)
14 第2可動式照明 14a 照明駆動第2モータ(MOT) 14 second movable illumination 14a illumination driving the second motor (MOT)
15 信頼度報知装置 29 異常報知LED 15 reliability notifying unit 29 abnormality notification LED
30 スピーカ 45 サイドランプ 51 センターケース 53 表示装置 58 可動演出装置 63 第1演出ユニット 64 第2演出ユニット 70 第1演出部材 71 役物駆動第1モータ(MOT) 30 speaker 45 side lamp 51 center case 53 display unit 58 movable effect device 63 first direction unit 64 second direction unit 70 first effect member 71 roles was driven first motor (MOT)
80 第2演出部材 81 役物駆動第2モータ(MOT) 80 second effect member 81 roles was driving the second motor (MOT)
500 遊技制御装置 550 演出制御装置 570a 第1マスタIC 500 gaming controller 550 effect control device 570a first master IC
570b 第2マスタIC 570b second master IC
581 コマンドレジスタ(REG) 581 command register (REG)
582 ステータスレジスタ(REG) 582 status register (REG)
583 自身アドレス設定レジスタ(REG) 583 own address setting register (REG)
600 中継基板 603 空き端子モニタ 610 装飾制御装置 615 I 2 CI/Oエクスパンダ 620 装飾装置 625 装飾装置基板 1600 簡易中継基板 3200、3300、5200、5300 異常判定テーブル 600 relay board 603 No connection monitor 610 decoration controller 615 I 2 CI / O expander 620 decoration apparatus 625 decoration device substrate 1600 simple relay board 3200,3300,5200,5300 abnormality determination table

Claims (1)

  1. 遊技を統括的に制御する遊技制御手段と、該遊技制御手段からの指令に対応して、遊技の演出を行う複数の演出装置を制御する演出制御手段と、を備える遊技機において、 And game control means for overall control of the game, in response to a command from the recreation control unit, a presentation control means for controlling the plurality of rendering device for performing an effect of the game, the gaming machine comprising,
    前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、 Dividing said plurality of rendering devices into groups, provided a group-unit control unit for controlling the effect device belonging to the divided groups for each group,
    前記演出制御手段を、 各グループ毎に設けられたグループ単位制御手段を統括的に制御するグループ統括制御手段として構成し、 Wherein the performance control unit, configured as a group supervisory controlling means for overall control of group unit control means provided for each group,
    該グループ単位制御手段とグループ統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、 And the group-unit control unit and the group supervisory controlling means, connected via a connector with a plurality of harness constructed by integrating the connecting line,
    該ハーネスは、 The harness,
    前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、 A timing signal line for transmitting a timing signal to the group-unit control unit from the group supervisory controlling means,
    前記グループ統括制御手段から前記グループ単位制御手段データを伝達するデータ線と、 A data line for transmitting data from said group integrated control unit to the group-unit control unit,
    前記グループ単位制御手段に電源電圧を供給する第1の電源線と、 A first power supply line for supplying a power supply voltage to the group-unit control unit,
    前記演出装置に電源電圧を供給する第2の電源線と、を含み、 Anda second power supply line for supplying a power supply voltage to the presentation device,
    前記グループ統括制御手段は、 The group integrated control means,
    各グループ単位制御手段の中から送信先のグループ単位制御手段を選択してアドレスを設定するアドレス設定手段と、 And address setting means for setting an address by selecting the group-unit control unit of the transmission destination from among the group-unit control unit,
    前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら前記タイミング信号線の信号レベルを繰り返し変化させることで、前記送信先のグループ単位制御手段に前記アドレスを含むデータ送信を行う送信手段と、 Be to repeatedly change the signal level of the timing signal lines while setting the signal level corresponding to the signal level of the data line to transmit data, it transmits transmitting data including the address to the group-unit control unit of the transmission destination and means,
    を備え、 Equipped with a,
    前記グループ単位制御手段は、 The group unit control means,
    前記ハーネスを構成する第1の電源線からの電源供給が開始されると当該グループ単位制御手段自身の初期化を行う初期化手段と、 When the power supply from the first power supply line constituting the harness is started and initialization means for initializing of the group-unit control unit itself,
    前記ハーネスを構成する第2の電源線からの電流を前記演出装置に供給する制御を行うドライバと、を備えたことを特徴とする遊技機。 Gaming machine is characterized in that and a driver for controlling supplied to the presentation device current from the second power supply line constituting the harness.
JP2009292112A 2009-12-24 2009-12-24 Game machine Active JP5476117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009292112A JP5476117B2 (en) 2009-12-24 2009-12-24 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009292112A JP5476117B2 (en) 2009-12-24 2009-12-24 Game machine

Publications (2)

Publication Number Publication Date
JP2011130888A JP2011130888A (en) 2011-07-07
JP5476117B2 true JP5476117B2 (en) 2014-04-23

Family

ID=44344269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009292112A Active JP5476117B2 (en) 2009-12-24 2009-12-24 Game machine

Country Status (1)

Country Link
JP (1) JP5476117B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015223263A (en) * 2014-05-27 2015-12-14 株式会社三洋物産 Game machine

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135038A (en) * 1985-12-06 1987-06-18 Nec Corp Data communications system for slave processor
JPH01253181A (en) * 1988-04-01 1989-10-09 Toshiba Corp Power supply connecting device for wiring base
JPH02128540A (en) * 1988-11-09 1990-05-16 Alpine Electron Inc Method and system for data communication
JP3511339B2 (en) * 1996-04-17 2004-03-29 三菱電機株式会社 Communication device
JP3929592B2 (en) * 1998-04-09 2007-06-13 株式会社三共 Game machine
JPH11309264A (en) * 1998-04-27 1999-11-09 Aruze Corp Signal transmission system between units in game machine
JP2000061037A (en) * 1998-08-20 2000-02-29 Takasago Electric Ind Co Ltd Game machine
JP2000126429A (en) * 1998-10-29 2000-05-09 Sankyo Kk Game machine
JP2000231539A (en) * 1999-02-12 2000-08-22 Ricoh Co Ltd Data transfer system and data transfer method
JP2001038021A (en) * 1999-07-27 2001-02-13 Taiyo Elec Co Ltd Control system for game machine and game machine using the same
JP4010718B2 (en) * 1999-10-29 2007-11-21 ローム株式会社 Data transfer system
JP2001195318A (en) * 2000-01-13 2001-07-19 Fujitsu Ten Ltd Extension unit and electronic controller
JP2003190561A (en) * 2001-12-28 2003-07-08 Sankyo Kk Game machine
JP2005128747A (en) * 2003-10-23 2005-05-19 Fujitsu Ltd Integrated circuit device with transmission/reception macro for serial transfer bus
JP4206959B2 (en) * 2004-04-28 2009-01-14 パナソニック株式会社 Serial communication system of the master-slave mode
JP2006244416A (en) * 2005-03-07 2006-09-14 Fujitsu Ltd Electronic device system with master node and slave node
JP2007164765A (en) * 2005-11-15 2007-06-28 Matsushita Electric Ind Co Ltd Iic bus communication system, slave device, and iic bus communication control method
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine

Also Published As

Publication number Publication date
JP2011130888A (en) 2011-07-07

Similar Documents

Publication Publication Date Title
JP2008220409A (en) Game machine
JPH11104312A (en) Game machine
JP4127486B2 (en) Game machine, server and program
JP2002346121A (en) Game machine
JP2003190561A (en) Game machine
JP3929592B2 (en) Game machine
JP3959586B2 (en) Game machine
JP4068522B2 (en) Game machine
JP2011239896A (en) Game machine
JP4757401B2 (en) Game machine
JP2011250967A (en) Game machine
JP4335082B2 (en) Game machine
JP4370446B2 (en) Game machine
JP3859129B2 (en) Game machine
JP5572821B2 (en) Game machine
JP2003225440A (en) Game machine
JP4421033B2 (en) Game machine
JP5719158B2 (en) Game machine
JP6142153B2 (en) Game machine
JP5149429B2 (en) Game machine
JP5426921B2 (en) Game machine
JP2004008538A (en) Game machine
JP4391764B2 (en) Game machine
JP2004073374A (en) Game machine
JP2010088667A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250