JP5474764B2 - Ｎウェイ分散電力増幅器 - Google Patents

Description

本発明は一般に高電力通信システムに関する。本発明は詳しくは、かかるシステムのための高効率高電力増幅器に関する。

ＩＳ−９５、ＰＣＳ、ＷＣＤＭＡ、ＯＦＤＭ等のような今日のデジタル無線通信システムにおいて、電力増幅器は広帯域及び多数キャリアを有する方向へ進歩している。近年、直交周波数分割多重（ＯＦＤＭ）変調が、ＷｉＢＲＯ及びＷｉＭＡＸのような限られた帯域幅内で効率的に情報を送信する魅力的な技術となっている。しかしながら、ＯＦＤＭ信号は、複数の独立変調サブキャリアからなるので、高いピーク対平均電力比（ＰＡＲ）信号を生成する。６４サブキャリアＯＦＤＭ信号に対する典型的なＰＡＲは、約８−１３ｄＢである。サブキャリアの数が２０４８まで増加すると、ＰＡＲもまた増加する。典型的には１１から１６ｄＢとなる。こうした高ＰＡＲで動作するように設計された電力増幅器は、効率が著しく低下するのが典型的である。

ドハティ増幅器は、高出力バックオフ電力での効率を向上させる技術として知られている。その主な利点は、スイッチングモード増幅器、ＥＥＲ、ＬＩＮＣ等のような他の効率向上増幅器又は技術とは異なり、高電力増幅器に適用された場合の設定の容易性にある。その使用に関しては、対称ドハティ構造、不均一パワートランジスタを有する非対称ドハティ構造、及び複数の並列接続トランジスタを使用したＮウェイドハティ構造として最近の結果が報告されている。対称ドハティ増幅器の場合、最大効率ポイントは、６ｄＢバックオフ電力で得られる。

非対称ドハティ増幅器は、メイン増幅器及びピーク増幅器に対して異なる電力デバイスサイズの組み合わせを使用した様々なバックオフ電力において高効率を得ることができる。残念ながら、非対称ドハティ増幅器のゲイン及び出力電力を最適化することは難しい。これは、異なるデバイスマッチング回路、及びメイン増幅器とピーク増幅器との遅延ミスマッチに起因する。

従来型Ｎウェイドハティ増幅器は、同じデバイスの複数並列トランジスタを使用することによって従来型２ウェイドハティ構造に対しては効率向上性を有する。その欠点は、Ｎウェイ入力電力スプリッタがないことにより、トータルゲインが低下することにある。低ゲイン状態では、駆動増幅器の電力拡散が増加する。

さらに、従来型Ｎウェイドハティ増幅器は高出力バックオフ電力においては向上した効率を与えるが、従来型Ｎウェイドハティ増幅器の性能は、高いピーク対平均電力比（ＰＡＰＲ）信号に対するゲインと効率との双方において低下する。

このため、高電力通信システムにおいて高出力バックオフ電力でのＮウェイドハティ増幅器のゲイン及び効率性能を同時に向上させる回路レベルとシステムレベルとの双方の技術を適用する方法が当業界において依然必要とされている。

したがって、上記問題に鑑みて本発明がなされ、本発明の目的は、高電力通信システムアプリケーションに対する高出力バックオフ電力において、ドハティ増幅構造のゲイン及び効率性能を向上させる方法を与えることにある。本発明によれば、上記目的を達成するべく、本技術はデュアルフィード分散増幅を使用する。従来型Ｎウェイドハティ増幅器の電力スプリッタ及びコンバイナが、伝送ラインを有するハイブリッドカプラによって置換される。従来型Ｎウェイドハティ増幅器と比べ、本発明は、入力及び出力における良好なアイソレーションと、高効率を有する高ゲイン性能とを達成することができる。

添付図面を伴う以下の詳細な説明から、本発明のさらなる目的及び利点がさらによく理解される。

本発明に係るデュアルフィード分散（ＤＦＤ）法を使用するＮウェイドハティ増幅器の一実施例を示す概略図である。 Ｎウェイドハティデュアルフィード分散増幅器の、様々なレベルの出力バックオフ電力における効率特性を示すグラフである。 本発明に係る３ウェイドハティ分散増幅器の一実施例を示す概略図である。 本発明に係る３ウェイドハティ分散増幅器の一実施例のゲイン及び電力付加効率性能（ＰＡＥ）のシミュレーション結果を示すグラフである。 本発明に係る３ウェイドハティ分散増幅器の一実施例のゲイン及び電力付加効率性能（ＰＡＥ）の測定結果を示すグラフである。 本発明に係る３ウェイドハティ分散増幅器の一実施例を使用した、シングルトーン信号に対するピーク増幅器のシャントキャパシタ及びバイアス電圧に応じたゲイン及びＰＡＥ性能変化の測定結果を示すグラフである。 本発明に係る３ウェイドハティ分散増幅器を使用した、シングルＷＣＤＭＡキャリアに対するスペクトルの測定結果を示すグラフである。 本発明に係るハイブリッドモード電力増幅器システムを示す。

一般に、本発明は、Ｎウェイドハティ増幅器構造によるシングルエンド・デュアルフィード分散（ＳＥＤＦＤ）増幅法を使用して高出力バックオフ電力における高ゲイン及び高効率性能を達成することを含む。いくつかの実施例において、ゲイン及び効率性能は、Ｎウェイピーク増幅器及びシャントキャパシタのゲートバイアスを半波長ゲートライン端子及びドレインライン端子のそれぞれにおいて調整することによっても最大化される。したがって、本発明は、多重変調信号に対して従来型Ｎウェイドハティ増幅器よりも高い電力付加効率（ＰＡＥ）及び高いゲインを達成する。このため、本発明により与えられる方法及び装置は以下において、Ｎウェイドハティ分散電力増幅器（ＮＷＤＰＡ）と称する。本発明に係るＮＷＤＰＡの様々な実施例が添付図面を参照して以下に詳細に説明される。

図１は、本発明に係るＳＥＤＦＤ法を使用したＮウェイドハティ増幅器を示す概略図である。ＲＦ入力信号１０１が入力として電力スプリッタにより、メインＳＥＤＦＤ増幅器１０８及びピークＳＥＦＤＦ増幅器１０７に与えられる。各ＳＥＤＦＤ増幅器は、２個の伝送ライン１０９、１１０、１１１、１１２及びＮ個の複数トランジスタ１１３、１１４からなる。ＳＥＤＦＤメイン増幅器１０８及びピーク増幅器１０７のトランジスタ１１３、１１４はすべて、中心周波数における半波長を有するゲートライン及びドレインライン双方１０９、１１０、１１１、１１２により接続されて同じ動作をする。ＳＥＤＦＤ増幅器１０７、１０８の入力信号は、ゲートライン１０９、１１１に沿って分散される。増幅された出力信号は、ドレインライン１１０、１１２に沿って結合される。各トランジスタは同相の電力を信号に付加するので、ＳＥＤＦＤ増幅器１０７、１０８は高ゲインを与えることができる。ＳＥＤＦＤメイン増幅器１０８とＳＥＤＦＤピーク増幅器１０７との位相を同期させるべく、ＳＥＤＦＤピーク増幅器１０７の前にλ／４マイクロストリップライン１０３が存在する。ＳＥＤＦＤメイン増幅器１０８の出力信号は、マイクロストリップλ／４インピーダンス変成器１０４を通過し、電力コンバイナ１０５によってＳＥＤＦＤピーク増幅器１０７の出力信号に結合される。

図２は、様々な出力バックオフ電力におけるＮＷＤＰＡの効率特性を示すグラフである。最大電力レベルに対するＮＷＤＰＡの効率は以下の式で与えられる。

また、中間電力レベルに対する効率は以下の式で与えられる。

ここで、ｖ_０及びｖ_ｍａｘはそれぞれ、出力電圧及び最大出力電圧である。Ｍはメイン増幅器に対するトランジスタの数であり、Ｐはピーク増幅器に対するトランジスタの数である。実施例に応じて、メイン増幅器及びピーク増幅器は、単数トランジスタ若しくは複数トランジスタ又は他の形態の増幅器のいずれかでよい。さらに、トランジスタは実施例に応じて、別個であっても統合されてもよい。低電力レベルに対しては、ＮＷＤＰＡの効率は以下の式で表現される。

様々なレベルの出力バックオフ電力に対する増幅器の効率は、メイン増幅器及びピーク増幅器の数に応じて計算される。伸張バックオフ状態Ｘ_ＢＯとメイン増幅器及びピーク増幅器との関係は以下の式で与えられる。

図３は、本発明に係る３ウェイドハティＳＥＤＦＤ増幅器の一実施例を示す概略図である。バックオフ電力９．５ｄＢにおいて高効率を与えるべく、増幅器は、同じタイプのトランジスタを使用するメイン増幅器２０３及び２つのピーク増幅器２０４、２０５からなる。ＲＦ入力信号２０１が９０°ハイブリッドカプラ２０２を通過し、メイン増幅器２０３及び２つのピーク増幅器２０４、２０５に分割される。カプラとメイン増幅器２０３及びピーク増幅器２０４、２０５それぞれとの間には、入力インピーダンスマッチング回路２０６、２０７、２０８が接続される。少なくともいくつかの実施例において、メイン増幅器２０３はＡＢ級増幅器としてバイアスされ、ピーク増幅器２０４、２０５はＣ級増幅器としてバイアスされる。メイン増幅器は一般に、ＡＢ級モードでバイアスされるとゲイン圧縮特性を有する。対照的に、ピーク増幅器は一般に、Ｃ級モードでバイアスされるとゲイン伸張特性を有する。少なくともいくつかの実施例において、本発明が当該相補的な特性を利用することにより、ＡＢ級メイン増幅器のゲイン圧縮がＣ級ピーク増幅器のゲイン伸張によって補償されて、より直線性のある電力増幅器が作られる。

最適化された電力を達成するべく、メイン増幅器２０３及びピーク増幅器２０４、２０５の出力には出力インピーダンスマッチング回路２０９、２１０、２１１が接続される。メイン増幅器２０３の出力インピーダンスマッチング回路２０９にはシャントキャパシタＣＭ２１２が接続される。これにより、ここに参照として組み込まれる２００６年１１月出願の米国仮出願第６０／８４６，９０５号に係る直線性最適化ドハティ増幅法に基づいてＮＷＤＰＡの直線性を最適化することができる。所望の出力バックオフ電力においてピーク効率ポイントを得るべく、出力インピーダンスマッチング回路２０９、２１０、２１１とλ／４インピーダンス変成器２１４、２１５との間に補償ライン２１３が挿入される。デュアルフィード分散構造を使用してピーク増幅器２０４、２０５が結合される。いくつかの実施例において、デュアルフィード分散構造は、説明及び明確化を目的としてＦＥＴとして示される第１ピーク増幅器のゲート及びドレインのそれぞれにおいて半波長マイクロストリップライン２１７、２１８を有する。図３において、ピーク増幅器１は、デュアルフィード分散構造を使用してピーク増幅器２に結合される。デュアルフィード分散構造は、関連入出力インピーダンスマッチング回路を介してそれぞれ接続された第２ピーク増幅器のゲート及びドレインのそれぞれにおいて、半波長及び１／４波長ライン及び短絡１／４波長マイクロストリップライン２１９、２２０を含む。第２ピーク増幅器は、単純化を目的として、図示の実施例においては単数トランジスタとして示されるが、１つ以上のトランジスタであってよい。いくつかの実施例において、出力における１／４波長伝送ラインは、ハイブリッドカプラによって置換されてよい。

いくつかの実施例において、半波長ライン２１７及び２１８は、動作する電力増幅器帯域幅の中心周波数に設定される。いくつかの実施例において、シャントキャパシタＣ_Ｐ２２１、２２２は、ＮＷＤＰＡのゲイン及び効率特性の双方を最適化するべく、短絡１／４波長マイクロストリップライン２１９、２２０双方の端子に接続される。メイン増幅器２０３とピーク増幅器２０４、２０５との間には、リーク電力を防止するべくオフセットライン２１３が含まれてよい。いくつかの実施例において、ハイブリッドカプラ２０２は、所定のゲイン圧縮をもたらす。このゲイン圧縮は、ピーク増幅器のゲイン伸張によって補償することができる。いくつかの実施例において、付加的なハイブリッドカプラを出力に接続してよい。さらに、当業者であれば、メイン分散増幅器及びピーク分散増幅器が別個の小型マイクロ波集積回路又は１つの集積ＭＭＩＣのいずれかで構成されてよいことがわかる。

ＮＷＤＰＡの性能を試験するにあたり、１５０Ｗのｐ１ｄＢを有するＬＤＭＯＳＦＥＴを使用して４２ｄＢｍの高電力増幅器が設計及び実装された。

図４は、図３に示される３ウェイドハティ分散増幅器を使用して周波数２１４０ＭＨｚのシングルトーン信号に対するゲイン及びＰＡＥのシミュレーション結果を示すグラフである。ＡＢ級バイアスメイン増幅器の動作ポイントは、Ｉ_ＤＱ＝５１０ｍＡ、Ｖ_ＧＳ＝３．８２Ｖ、及びＶ_ＤＳ＝２７Ｖである。Ｃ級バイアスピーク増幅器の動作ポイントは以下のとおりである。すなわち、１）ピーク増幅器１に対してはＩ_ＤＱ＝０ｍＡ、Ｖ_ＧＳ＝２．４Ｖ、及びＶ_ＤＳ＝２７Ｖであり、２）ピーク増幅器２に対してはＩ_ＤＱ＝０ｍＡ、Ｖ_ＧＳ＝２．６Ｖ、及びＶ_ＤＳ＝２７Ｖである。デュアルフィード分散構造を使用して結合されたピーク増幅器の出力インピーダンスは４．６５＋ｊ２．１Ωである。最適出力抵抗値５２１Ωに対応する約０．２５λのオフセットラインが挿入された。シミュレーション結果から、２００Ｗ付近のピークエンベロープ電力（ＰＥＰ）において４３％ＰＡＥが得られた。したがって、ピーク効率ポイントからの９．５ｄＢバックオフ電力において４０％ＰＡＥが達成された。これは、図４においても示されるように、６ｄＢピークポイントにおける２ウェイ従来型ドハティ増幅器の効率と比べて約７％の効率向上であった。２１３０から２１５０ＭＨｚで約１０．５ｄＢのゲインが得られた。

図５は、本発明に係る３ウェイドハティ分散増幅器のゲイン及びＰＡＥの測定結果を示すグラフである。メイン増幅器の動作ポイントは、Ｉ_ＤＱ＝４８０ｍＡ、Ｖ_ＧＳ＝３．９Ｖである。ピーク増幅器の動作ポイントは以下のとおりである。すなわち、１）ピーク増幅器１に対しては、Ｉ_ＤＱ＝０ｍＡ、Ｖ_ＧＳ＝２．１Ｖであり、２）ピーク増幅器２に対してはＩ_ＤＱ＝０ｍＡ、Ｖ_ＧＳ＝１．９Ｖである。それぞれ１５ｐＦ及び０．５ｐＦのシャントキャパシタＣ_Ｐ及びＣ_Ｍが使用された。１３１ＷのＰＥＰにおいて４２．７％ＰＡＥが、及び９．５ｄＢバックオフにおいて３９．５％ＰＡＥがそれぞれ達成された。９．５ｄＢバックオフにおいて約１１ｄＢのゲインが得られた。

図６は、本発明の３ウェイドハティ分散増幅器を使用した、シングルトーン信号に対するピーク増幅器のシャントキャパシタ及びバイアス電圧に応じたゲイン及びＰＡＥ性能の変化についての測定結果を示すグラフである。２つのピーク増幅器のＣ_Ｐ及びバイアスポイントの最適化により、ＰＥＰにおいてＰＡＥが低下していても、９．５ｄＢバックオフにおいて約８％及び２ｄＢの効率及びゲインの向上がもたらされた。

図７は、本発明に係る３ウェイドハティ分散増幅器を使用した、シングルＷＣＤＭＡキャリアに対するスペクトルの測定結果を示すグラフである。動作ポイントはそれぞれ、Ｖ_ＧＳ＝３．７９Ｖ（メインＰＡ）、Ｖ_ＧＳ＝３．１Ｖ（ピークＰＡ１）、及びＶ_ＧＳ＝２．５Ｖ（ピークＰＡ２）であった。それぞれ９．１ｐＦ及び０．５ｐＦのシャントキャパシタＣ_Ｐ及びＣ_Ｍが使用された。高直線性を達成するべく、メモリレス及びメモリベースのデジタルプリディストーションが適用された。４１ｄＢｍ出力電力及び＋２．５ＭＨｚオフセット周波数において、メモリレス補償後は−５１ｄＢｃのＡＣＬＲ性能が、メモリ補償後は−５４ｄＢｃのＡＣＬＲ性能が得られた。

まとめると、本発明のＮＷＤＰＡは、ＮＷＤＰＡがドハティ増幅器とともにＳＥＤＦＤ構造を使用するので、ゲイン性能が従来型Ｎウェイドハティ増幅器よりも効率的に向上する。図８に本発明に係るハイブリッドモード電力増幅器システムを示す。変調ＲＦ入力信号８００が、デジタルプリディストーションコントローラ８０５に与えられる。デジタルプリディストーションコントローラ８０５は、その出力を本発明に係る電力増幅器８１０に与える。ＲＦ出力８１５がモニタされ、出力を表す信号がフィードバック信号８２０としてコントローラ８０５にフィードバックされる。

本発明が、参照実施例に関して説明されたが、本発明が詳細な記載に限定されるものと理解してはならない。上述の記載には様々な代替例及び変更例が開示される。ここでの教示に基づき当業者にとっては他の例も明らかとなろう。したがって、かかる代替例及び変形例のすべては、添付の特許請求の範囲に規定される本発明の範囲内に包含される。

Claims (15)

1. Ｎウェイドハティ分散増幅器であって、
   ＲＦ入力と、
   少なくとも１つのメイン分散増幅器と、
   少なくとも２つのピーク分散増幅器と、
   入力信号に応答して前記少なくとも１つのメイン分散増幅器及び前記少なくとも２つのピーク分散増幅器のそれぞれに入力を与えるハイブリッドカプラと、
   前記ＲＦ入力に応答して前記少なくとも１つのメイン分散増幅器と前記少なくとも２つのピーク分散増幅器との出力の位相を同期させる位相シンクロナイザと、
   前記少なくとも１つのメイン分散増幅器及び前記少なくとも２つのピーク分散増幅器に接続されるゲートライン及びドレインラインと
   を含み、
   前記ゲートライン及び前記ドレインラインは、前記Ｎウェイドハティ分散増幅器の中心周波数に設定された半波長ラインを有する、Ｎウェイドハティ分散増幅器。
2. 前記ＲＦ入力は、シングルエンド・デュアルフィードである、請求項１に記載のＮウェイドハティ分散増幅器。
3. 前記少なくとも１つのメイン分散増幅器及び前記少なくとも２つのピーク分散増幅器には実質的に同じ複数のトランジスタが使用される、請求項１に記載のＮウェイドハティ分散増幅器。
4. 前記少なくとも１つのメイン分散増幅器のゲイン圧縮が前記少なくとも２つのピーク分散増幅器のゲイン伸張によって補償される、請求項１に記載のＮウェイドハティ分散増幅器。
5. 前記少なくとも１つのメイン分散増幅器及び前記少なくとも２つのピーク分散増幅器に動作可能に接続されるシャントキャパシタをさらに含み、
   前記メイン分散増幅器及び前記ピーク分散増幅器の位相が前記シャントキャパシタの容量によって制御される、請求項１に記載のＮウェイドハティ分散増幅器。
6. 様々な出力バックオフ電力における前記Ｎウェイドハティ分散増幅器の効率が、前記メイン分散増幅器及び前記ピーク分散増幅器の数に応じて以下の式
   

   

   により決定され、ｖ_０及びｖ_ｍａｘはそれぞれ出力電圧及び最大出力電圧であり、Ｍは前記メイン分散増幅器のためのトランジスタの数であり、Ｐは前記ピーク分散増幅器のためのトランジスタの数である、請求項１に記載のＮウェイドハティ分散増幅器。
7. 伸張バックオフ状態Ｘ_ＢＯが以下の式
   

   

   により記載される、請求項１に記載のＮウェイドハティ分散増幅器。
8. デジタルプリディストータからの入力を受ける、請求項１に記載のＮウェイドハティ分散増幅器。
9. 前記メイン分散増幅器及び前記ピーク分散増幅器は、第１の別個の複数の小型マイクロ波集積回路及び第２の１つの集積ＭＭＩＣを含むグループの１つである、請求項１に記載のＮウェイドハティ分散増幅器。
10. 前記位相シンクロナイザは、前記ピーク分散増幅器の入力の位相を前記メイン分散増幅器の入力の位相よりも約９０°遅延させる、請求項１に記載のＮウェイドハティ分散増幅器。
11. 前記位相シンクロナイザは、前記メイン分散増幅器と前記ピーク分散増幅器との出力の位相を同期させるべく前記ピーク分散増幅器の前にλ／４マイクロストリップラインを含む、請求項１に記載のＮウェイドハティ分散増幅器。
12. 前記メイン分散増幅器及び前記ピーク分散増幅器のそれぞれのフロントエンドに接続される入力インピーダンスマッチング回路をさらに含む、請求項１に記載のＮウェイドハティ分散増幅器。
13. 前記少なくとも１つのメイン分散増幅器及び前記少なくとも２つのピーク分散増幅器の少なくとも１つの出力に接続される出力インピーダンスマッチング回路をさらに含む、請求項１に記載のＮウェイドハティ分散増幅器。
14. 前記メイン分散増幅器から前記ピーク分散増幅器への電力リークを防止するべく前記メイン分散増幅器及び前記ピーク分散増幅器のための前記出力インピーダンスマッチング回路の端子間に挿入される少なくとも１つのオフセットラインをさらに含む、請求項１に記載のＮウェイドハティ分散増幅器。
15. 前記オフセットラインに接続される特性インピーダンスＺ_０のλ／４インピーダンス変成器をさらに含む、請求項１４に記載のＮウェイドハティ分散増幅器。

Images