JP5470769B2 - Heat treatment method for silicon wafer - Google Patents
Heat treatment method for silicon wafer Download PDFInfo
- Publication number
- JP5470769B2 JP5470769B2 JP2008194868A JP2008194868A JP5470769B2 JP 5470769 B2 JP5470769 B2 JP 5470769B2 JP 2008194868 A JP2008194868 A JP 2008194868A JP 2008194868 A JP2008194868 A JP 2008194868A JP 5470769 B2 JP5470769 B2 JP 5470769B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- wafer
- temperature
- heat treatment
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010438 heat treatment Methods 0.000 title claims description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 103
- 229910052710 silicon Inorganic materials 0.000 title claims description 103
- 239000010703 silicon Substances 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 24
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 230000005855 radiation Effects 0.000 claims description 11
- 230000008646 thermal stress Effects 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 185
- 230000000052 comparative effect Effects 0.000 description 11
- 238000004151 rapid thermal annealing Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Description
本発明は、チョクラルスキー法(以下、CZ法という。)により引き上げられたシリコン単結晶インゴットをスライスして得られたシリコンウェーハの熱処理方法に関する。更に詳しくは、熱処理の際、スリップ転位の発生を防止又は低減することが可能なシリコンウェーハの熱処理方法に関するものである。 The present invention relates to a heat treatment method for a silicon wafer obtained by slicing a silicon single crystal ingot pulled up by the Czochralski method (hereinafter referred to as CZ method). More specifically, the present invention relates to a silicon wafer heat treatment method capable of preventing or reducing the occurrence of slip dislocation during heat treatment.
近年における電子・通信機器の発展には、その中心となる半導体集積回路(LSI)の技術の進歩が大きく寄与している。一般に、LSI等の半導体デバイスの製造には、CZ法により引き上げられたシリコン単結晶インゴットをスライスして得られたウェーハに、研磨、面取り加工等を施して形成されたシリコンウェーハが用いられている。 Advances in the technology of semiconductor integrated circuits (LSIs) that play a central role in the development of electronic and communication devices in recent years have greatly contributed. In general, for the manufacture of semiconductor devices such as LSI, silicon wafers formed by slicing, chamfering, etc. on a wafer obtained by slicing a silicon single crystal ingot pulled up by the CZ method are used. .
このような、シリコンウェーハを用いたデバイス製造工程、或いはシリコンウェーハ自体の加工工程において、例えば、ウェーハ中に含まれる酸素析出物の濃度分布を制御する等を目的として熱処理を施す場合がある。熱処理では、従来、バッチ式の熱処理方法が採用されていたが、より短時間で半導体基板の熱処理を完了することが可能な、RTA(Rapid Thermal Annealing)装置等を用いたランプアニール法等が広まりつつある。ランプアニール法では、非常に高速に所定の温度まで上昇させ、かつその温度から急速に冷却させることができるため、これによりシリコンウェーハを極めて短時間で熱処理できる。 In such a device manufacturing process using a silicon wafer or a processing process of the silicon wafer itself, for example, heat treatment may be performed for the purpose of controlling the concentration distribution of oxygen precipitates contained in the wafer. Conventionally, batch-type heat treatment methods have been adopted for heat treatment, but lamp annealing methods using RTA (Rapid Thermal Annealing) equipment, which can complete heat treatment of semiconductor substrates in a shorter time, have become widespread. It's getting on. In the lamp annealing method, the temperature can be raised to a predetermined temperature at a very high speed, and can be rapidly cooled from that temperature, so that the silicon wafer can be heat-treated in a very short time.
シリコンウェーハの熱処理工程における、従来からの問題点は、1000℃以上の高温で熱処理を施した場合、ウェーハ表面にスリップ転位と呼ばれる欠陥が生じてしまうことである。このようなスリップ転位が発生すると、ウェーハの機械的強度が低下するだけでなく、デバイス特性にまで悪影響を及ぼす。 A conventional problem in the heat treatment process of a silicon wafer is that when heat treatment is performed at a high temperature of 1000 ° C. or higher, defects called slip dislocations are generated on the wafer surface. When such slip dislocation occurs, not only the mechanical strength of the wafer decreases but also the device characteristics are adversely affected.
スリップ転位の発生は、熱処理の際に、シリコンウェーハを支持する支持ピンとウェーハとの接触点にかかる自重による応力と温度分布による熱応力が主な原因と考えられているが、近年のウェーハの大口径化に伴い、ウェーハの自重による応力も大きくなるため、スリップ転位の発生は、より生じやすい傾向にある。 The occurrence of slip dislocation is considered to be mainly caused by the stress due to its own weight applied to the contact point between the support pins supporting the silicon wafer and the wafer and the thermal stress due to the temperature distribution during the heat treatment. As the diameter increases, the stress due to the weight of the wafer also increases, and therefore slip dislocation tends to occur more easily.
熱処理の際の上記問題点を解決するため、半導体ウェーハをRTA装置により所定の温度で熱処理する工程を有する半導体ウェーハの製造方法において、半導体ウェーハの少なくとも半導体ウェーハを支持する支持治具との接触部分の温度が、半導体ウェーハの中心部の温度よりも3〜20℃低くなるように制御した状態で熱処理を行うことを特徴とする半導体ウェーハの製造方法が開示されている(例えば、特許文献1参照。)。
しかしながら、上記特許文献1に記載された発明では、1200℃を越えるような高温での熱処理を行った場合、ウェーハの支持治具による支持位置からのスリップ転位が発生するという問題があった。 However, in the invention described in Patent Document 1, when heat treatment is performed at a high temperature exceeding 1200 ° C., there is a problem that slip dislocation from the support position by the wafer support jig occurs.
本発明の目的は、シリコンウェーハに熱処理を行う際に、ウェーハの支持位置からのスリップ転位の発生を防止又は低減し得るシリコンウェーハの熱処理方法を提供することにある。 An object of the present invention is to provide a silicon wafer heat treatment method capable of preventing or reducing the occurrence of slip dislocation from the wafer support position when the silicon wafer is heat treated.
請求項1に係る発明は、シリコン単結晶インゴットをスライスして得られたシリコンウェーハに、急速昇降温を伴う所定温度で熱処理を行うシリコンウェーハの熱処理方法において、前記所定温度が1100〜1250℃であって、前記熱処理が、前記ウェーハの外周縁から前記ウェーハの中心方向0〜30mmの範囲にあるシリコンウェーハの外周部を上面視で120度間隔に配置した3本の支持ピンで水平に支持して行われ、前記シリコンウェーハの外周部の温度が前記シリコンウェーハの中心部の温度よりも1〜6℃高くなるように、前記シリコンウェーハ面内の温度分布を制御しながら熱処理を行うことにより、前記支持ピンからの熱放射による前記支持ピンによる支持位置とその周辺部の温度差を減少させ前記支持ピンにおける前記シリコンウェーハの横方向に働く熱応力を小さくして前記シリコンウェーハの前記支持ピンによる支持位置からのスリップ転位の発生を防止又は低減することを特徴とするシリコンウェーハの熱処理方法である。 The invention according to claim 1 is a silicon wafer heat treatment method in which a silicon wafer obtained by slicing a silicon single crystal ingot is subjected to heat treatment at a predetermined temperature with rapid temperature rise and fall, wherein the predetermined temperature is 1100 to 1250 ° C. In the heat treatment, the outer periphery of the silicon wafer in the range of 0 to 30 mm in the center direction of the wafer from the outer peripheral edge of the wafer is horizontally supported by three support pins arranged at intervals of 120 degrees in a top view. performed Te, wherein as the temperature of the outer peripheral portion of the silicon wafer increases 1 to 6 ° C. than the temperature of the central portion of the silicon wafer, heat treatment is performed while controlling the temperature distribution within the silicon wafer surface, The temperature difference between the support position of the support pin and its peripheral part due to heat radiation from the support pin is reduced, and It is a heat treatment method for a silicon wafer, comprising a thermal stress acting in the lateral direction of the silicon wafer is reduced to prevent or reduce the occurrence of slip dislocations from the supporting position by the supporting pins of the silicon wafer.
請求項2に係る発明は、請求項1に係る発明であって、前記シリコンウェーハはその直径が300mmであり、前記シリコンウェーハの外周部の温度が前記シリコンウェーハの中心部の温度よりも3〜4℃高くなるように熱処理するシリコンウェーハの熱処理方法である。 The invention according to claim 2 is the invention according to claim 1, wherein the silicon wafer has a diameter of 300 mm, and the temperature of the outer peripheral portion of the silicon wafer is 3 to 3 times higher than the temperature of the central portion of the silicon wafer. This is a heat treatment method of a silicon wafer that is heat- treated so as to increase the temperature by 4 ° C.
本発明によれば、シリコンウェーハの外周部の温度がシリコンウェーハの中心部の温度よりも1〜6℃高くなるように、シリコンウェーハ面内の温度分布を制御しながら熱処理を行うことにより、シリコンウェーハを支持する支持ピンとウェーハとの接触点にかかる温度分布による熱応力を小さくすることができるため、ウェーハの支持位置からのスリップ転位の発生を防止又は低減することができる。 According to the present invention, by performing heat treatment while controlling the temperature distribution in the silicon wafer surface so that the temperature of the outer peripheral portion of the silicon wafer is 1 to 6 ° C. higher than the temperature of the central portion of the silicon wafer, Since the thermal stress due to the temperature distribution applied to the contact point between the support pins supporting the wafer and the wafer can be reduced, the occurrence of slip dislocation from the support position of the wafer can be prevented or reduced.
次に、本発明を実施するための最良の形態を図面に基づいて説明する。
本発明は、シリコン単結晶インゴットをスライスして得られたシリコンウェーハに、急速昇降温を伴う所定温度で熱処理を行うシリコンウェーハの熱処理方法に関するものである。ここで、急速昇降温を伴う熱処理とは、具体的には、昇温速度又は降温速度が10〜250℃/秒、好ましくは30〜150℃/秒、更に好ましくは50〜70℃/秒の急速加熱又は急速冷却を伴う熱処理のことをいう。所定温度とは、1100〜1250℃をいう。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
The present invention relates to a heat treatment method for a silicon wafer in which a silicon wafer obtained by slicing a silicon single crystal ingot is subjected to heat treatment at a predetermined temperature accompanied by rapid temperature rise and fall. Here, the heat treatment with rapid temperature increase / decrease specifically includes a temperature rising rate or a temperature decreasing rate of 10 to 250 ° C./second, preferably 30 to 150 ° C./second, more preferably 50 to 70 ° C./second. It refers to heat treatment with rapid heating or rapid cooling. Predetermined temperature refers to a 1100 to 1250 ° C..
そして、本発明のシリコンウェーハの熱処理方法の特徴ある構成は、所定温度が1100〜1250℃であって、熱処理が、ウェーハの外周縁からウェーハの中心方向0〜30mmの範囲にあるシリコンウェーハの外周部を上面視で120度間隔に配置した3本の支持ピンで水平に支持して行われ、シリコンウェーハの外周部の温度がシリコンウェーハの中心部の温度よりも1〜6℃、好ましくは3〜4℃高くなるように、シリコンウェーハ面内の温度分布を制御しながら行うことである。このときのウェーハ中心部とはシリコンウェーハの中心からウェーハ外周方向に0〜30mmの範囲をいう。これにより、ウェーハの支持位置からのスリップ転位の発生を防止又は低減することができるが、その技術的な理由は、以下の理由であると推察される。 And the characteristic structure of the heat treatment method of the silicon wafer of the present invention is that the predetermined temperature is 1100 to 1250 ° C., and the heat treatment is performed in the range from 0 to 30 mm in the wafer center direction from the outer periphery of the wafer. part of the carried out supported horizontally by three support pins arranged in 120 degree intervals in a top view, 1 to 6 ° C. than the temperature of the center portion of the temperature silicon wafer outer peripheral portion of the silicon wafer, preferably 3 It is performed while controlling the temperature distribution in the surface of the silicon wafer so as to be higher by ˜4 ° C. It refers to c Eha center range from the center of the silicon wafer 0~30mm the wafer outer peripheral direction and at this time. Thereby, the occurrence of slip dislocation from the wafer support position can be prevented or reduced, but the technical reason is assumed to be as follows.
シリコンウェーハの熱処理を行うRTA装置では、シリコンウェーハの外周部を3本の支持ピンにより水平に支持して熱処理が行われるのが一般的である。図1は、熱処理の際に、シリコンウェーハにスリップ転位が発生する原理を説明する図である。図1(a)は、シリコンウェーハ40の外周部の温度が中心部の温度よりも高い場合の説明図であり、図1(b)は、逆に、シリコンウェーハ40の外周部の温度が中心部の温度よりも低い場合の説明図である。シリコンウェーハは熱処理の際、図1(a)及び(b)に示すように、その外周部が支持ピン41により支持されているが、シリコンウェーハ40の支持ピン41による支持位置では、支持ピンからの熱放射があり、この支持位置は、その周辺部よりも温度が下がる傾向にある。この支持ピン41による支持位置と、その周辺部との温度差は、熱処理温度が高くなるにつれ支持ピンからの熱放射が多くなり、ますます熱が逃げやすくなる。シリコンウェーハの支持ピン41による支持位置では、シリコンウェーハ40の自重による応力42が働いているが、支持ピン41による支持位置と、その周辺部の温度差が大きいと、この温度差による横方向に働く熱応力43が大きくなり、スリップ転位の発生が助長されると考えられる。そのため、シリコンウェーハの外周部の温度をシリコンウェーハの中心部の温度よりも1〜6℃高くなるように制御して熱処理することにより、支持ピン41による支持位置と、その周辺部の温度差を減少させ、支持位置における横方向に働く熱応力43を小さくすることができる。これにより、ウェーハの支持ピン41による支持位置からのスリップ転位の発生を防止又は低減することができるものと推察される。
In an RTA apparatus that heat-treats a silicon wafer, the heat treatment is generally performed by horizontally supporting the outer peripheral portion of the silicon wafer with three support pins. FIG. 1 is a diagram for explaining the principle that slip dislocation occurs in a silicon wafer during heat treatment. FIG. 1A is an explanatory diagram when the temperature of the outer peripheral portion of the
本発明の熱処理方法を実施するための熱処理装置は、上記温度分布の制御が可能であれば特に限定されないが、例えば枚葉式のRTA装置(Mattson社製 Mattson3000)等が好適に用いられる。図2は、このRTA装置の概略断面図であり、RTA装置10は、シリコンウェーハ11の熱処理を行う、石英からなるチャンバー12を有する。また、チャンバー12内には、ウェーハトレイ13が設置され、ウェーハトレイ13の上にベース板14が置かれる。ベース板14には、3本の支持ピン15が立設される。3本の支持ピン15は円形のウェーハを支持するため、上面視で120度間隔で配置される。更に、チャンバー12外には複数の加熱ランプ16が配置される。この加熱ランプ16は、ハロゲンランプが用いられており、個々の加熱ランプ16はそれぞれ独立に出力の制御が可能になっている。即ち、ウェーハ面内の温度分布の制御は、個々の加熱ランプ16の出力を調整することにより行われる。チャンバー12には、不活性ガスや反応ガス等を注入するガス導入口17とガス排気口18が設けられ、また、シリコンウェーハ11を搬送する開口部19が設けられる。開口部19は、シリコンウェーハ11がチャンバー12内に搬送された後、図示しないオートシャッターにより蓋がされる。チャンバー12の外部には、シリコンウェーハ11の温度の測定が可能なパイロメータ20が配置される。
The heat treatment apparatus for carrying out the heat treatment method of the present invention is not particularly limited as long as the above temperature distribution can be controlled. For example, a single wafer RTA apparatus (Mattson 3000 Mattson) is preferably used. FIG. 2 is a schematic cross-sectional view of the RTA apparatus. The
このRTA装置を用いた熱処理では、先ずシリコンウェーハ11を、開口部19からチャンバー12内に搬入し、3本の支持ピン15に載せ、水平の状態にチャンバー12内に配置した後、開口部19に蓋をする。次いで、熱処理中にシリコンウェーハ11が不純物と反応するのを防ぐため、ガス導入口17から不活性ガス又は反応ガスを注入しながら、加熱ランプ16の加熱によりシリコンウェーハ11の熱処理を行う。このとき、シリコンウェーハ11の中心部と、外周部の温度分布の制御は、チャンバー12外に設置されたパイロメータ20によって、シリコンウェーハ11の温度を測定し、シリコンウェーハ11の外周部が中心部より1〜6℃高くなるように、チャンバー12内に設けられた複数の加熱ランプ16の個々の出力を調整することにより行われる。
In the heat treatment using this RTA apparatus, first, the
次に、本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
熱処理を行う直径300mmのシリコンウェーハを用意した。熱処理装置として、枚葉式のRTA装置(Mattson社製 Mattson3000)を用いた。
先ず、用意したシリコンウェーハを、上記RTA装置の開口部からチャンバー内に搬入し、3本の支持ピンに載せて水平の状態にチャンバー内に配置した。搬入後、ガス導入口から、酸素を注入しながら、チャンバー外に設置された複数の加熱ランプの出力を調整し、熱処理温度1200℃で、10秒間熱処理を行った。
Next, examples of the present invention will be described in detail together with comparative examples.
<Example 1>
A silicon wafer having a diameter of 300 mm for heat treatment was prepared. As a heat treatment apparatus, a single wafer RTA apparatus (Mattson 3000 manufactured by Mattson) was used.
First, the prepared silicon wafer was carried into the chamber from the opening of the RTA apparatus, placed on three support pins, and placed in a horizontal state in the chamber. After carrying in, oxygen was injected from the gas inlet, the outputs of a plurality of heating lamps installed outside the chamber were adjusted, and heat treatment was performed at a heat treatment temperature of 1200 ° C. for 10 seconds.
熱処理は、シリコンウェーハ面内の温度分布を、ウェーハ外周部の温度がウェーハ中心部の温度よりも3℃高くなるように制御しながら行った。温度分布の制御は、パイロメータでウェーハの温度を測定し、熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周側に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比べて上記基準より10%上げることにより行った。なお、シリコンウェーハ面内の温度は、ウェーハ面内の各位置に形成された酸化膜の厚さとウェーハ中心部に形成された酸化膜の厚さとの差から換算した値である。即ち、各熱処理温度において熱処理中のランプからの加熱とのバランスを考慮して、ウェーハ面内の温度分布が最小になるようにランプのパワーバランスを調整した上で、酸化雰囲気中において熱処理したウェーハの面内の平均酸化膜厚と熱処理温度との相関より、シリコンウェーハ面内の温度を換算している。酸化雰囲気中において熱処理したウェーハの面内の平均酸化膜厚と熱処理温度との相関は、図5に示すとおりである。 The heat treatment was performed while controlling the temperature distribution in the silicon wafer surface so that the temperature at the outer periphery of the wafer was 3 ° C. higher than the temperature at the center of the wafer. The temperature distribution is controlled by measuring the wafer temperature with a pyrometer and adjusting the temperature distribution in the wafer surface to the minimum by considering the balance between heating from the lamp during heat treatment and heat radiation from the wafer. Based on the lamp power balance, the output of the heating lamp installed on the outer peripheral side of the wafer was increased by 10% from the above standard compared with the output of the heating lamp installed in the wafer center. The temperature in the silicon wafer surface is a value converted from the difference between the thickness of the oxide film formed at each position in the wafer surface and the thickness of the oxide film formed in the center of the wafer. That is, in consideration of the balance with the heat from the lamp during the heat treatment at each heat treatment temperature, the wafer is heat-treated in an oxidizing atmosphere after adjusting the lamp power balance so that the temperature distribution in the wafer surface is minimized. The temperature in the silicon wafer surface is converted from the correlation between the average oxide film thickness in the surface and the heat treatment temperature. The correlation between the average oxide film thickness in the surface of the wafer heat-treated in an oxidizing atmosphere and the heat treatment temperature is as shown in FIG.
<比較例1>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周側に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と等しくなるように調整し、制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも1℃低くなるように制御されていた。
<Comparative Example 1>
Installed on the outer peripheral side of the wafer based on the power balance of each lamp adjusted so that the temperature distribution in the wafer surface is minimized in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer The silicon wafer was heat-treated in the same manner as in Example 1 except that the output of the heating lamp was adjusted and controlled to be equal to the output of the heating lamp installed in the center of the wafer. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 1 ° C. lower than the temperature at the center of the wafer.
<比較例2>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周側に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準より10%下げるように調整し、制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも2℃低くなるように制御されていた。
<Comparative example 2>
Installed on the outer peripheral side of the wafer based on the power balance of each lamp adjusted so that the temperature distribution in the wafer surface is minimized in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer The silicon wafer was heat treated in the same manner as in Example 1 except that the output of the heating lamp was adjusted and controlled to be 10% lower than the above standard compared to the output of the heating lamp installed in the center of the wafer. went. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 2 ° C. lower than the temperature at the center of the wafer.
<比較試験及び評価1>
実施例1及び比較例1,2における熱処理後のシリコンウェーハについて、支持ピンによる3箇所の支持位置のスリップ転位の長さを、顕微鏡により測定した。その結果を、図3に示す。
<Comparison test and evaluation 1>
About the silicon wafer after the heat processing in Example 1 and Comparative Examples 1 and 2, the length of the slip dislocation at the three support positions by the support pins was measured with a microscope. The result is shown in FIG.
図3から明らかなように、比較例1,2では、支持ピンによる3箇所の支持位置のいずれにも2〜4mm程度のスリップ転位がみられたのに対し、本発明の熱処理方法により熱処理を行った実施例1のシリコンウェーハにはスリップ転位はみられなかった。このことから、本発明の熱処理方法が効果的であることが確認された。 As is apparent from FIG. 3, in Comparative Examples 1 and 2, slip dislocations of about 2 to 4 mm were observed at any of the three support positions by the support pins, whereas heat treatment was performed by the heat treatment method of the present invention. No slip dislocation was observed in the silicon wafer of Example 1 that was performed. From this, it was confirmed that the heat treatment method of the present invention is effective.
<実施例2>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周部に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準よりも20%高くし、シリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも6℃高くなるように制御されていた。再現性を確認するため、2枚目のウェーハに同一条件で熱処理を行った。
<Example 2>
Installed on the outer periphery of the wafer based on the power balance of each lamp adjusted to minimize the temperature distribution in the wafer surface in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer The output of the heating lamp is 20% higher than the above standard compared to the output of the heating lamp installed in the center of the wafer, and the temperature distribution in the silicon wafer surface is controlled as in Example 1, except that The silicon wafer was heat treated. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 6 ° C. higher than the temperature at the center of the wafer. In order to confirm reproducibility, the second wafer was heat-treated under the same conditions.
<実施例3>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周側に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準より15%上げるようにシリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも4℃高くなるように制御されていた。
<Example 3>
Installed on the outer peripheral side of the wafer based on the power balance of each lamp adjusted so that the temperature distribution in the wafer surface is minimized in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer As in Example 1, except that the temperature distribution in the silicon wafer surface was controlled so that the output of the heating lamp was increased by 15% from the above reference in comparison with the output of the heating lamp installed in the wafer center. The silicon wafer was heat treated. At this time, the temperature distribution in the silicon wafer surface was controlled such that the temperature at the outer periphery of the wafer was 4 ° C. higher than the temperature at the center of the wafer.
<実施例4>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周部に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準よりも8%高くし、シリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも2℃高くなるように制御されていた。
<Example 4>
Installed on the outer periphery of the wafer based on the power balance of each lamp adjusted to minimize the temperature distribution in the wafer surface in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer The output of the heating lamp is 8% higher than the above standard compared with the output of the heating lamp installed in the wafer central portion, and the temperature distribution in the silicon wafer surface is controlled in the same manner as in Example 1. The silicon wafer was heat treated. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 2 ° C. higher than the temperature at the center of the wafer.
<実施例5>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、その基準と比較して、ウェーハ外周部に設置された加熱ランプの出力を上げ、ウェーハ径方向の半径の1/2付近に設置された加熱ランプの出力を下げることにより、その差を10%となるように加熱ランプの出力を調整し、シリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも2℃高くなるように制御されていた。再現性を確認するため、2枚目のウェーハに同一条件で熱処理を行った。
<Example 5>
Considering the balance between heating from the lamp during heat treatment and heat radiation from the wafer, the power balance of each lamp adjusted to minimize the temperature distribution in the wafer surface, and compared with that standard, The output of the heating lamp is set so that the difference becomes 10% by increasing the output of the heating lamp installed on the outer periphery of the wafer and decreasing the output of the heating lamp installed near the radius in the wafer radial direction. The silicon wafer was heat-treated in the same manner as in Example 1 except that the temperature distribution in the silicon wafer surface was controlled. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 2 ° C. higher than the temperature at the center of the wafer. In order to confirm reproducibility, the second wafer was heat-treated under the same conditions.
<実施例6>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周部よりも更に外側に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準よりも8%高くするように加熱ランプの出力を調整し、シリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度よりも1℃高くなるように制御されていた。再現性を確認するため、2枚目のウェーハに同一条件で熱処理を行った。
<Example 6>
Taking the balance between heating from the lamp during heat treatment and heat dissipation from the wafer into consideration, the power balance of each lamp adjusted so that the temperature distribution in the wafer surface is minimized, and further outside the outer periphery of the wafer The heating lamp output is adjusted so that the output of the heating lamp installed at the center of the wafer is 8% higher than the above standard compared with the output of the heating lamp installed in the center of the wafer, and the temperature distribution in the silicon wafer surface The silicon wafer was heat-treated in the same manner as in Example 1 except that the above was controlled. At this time, the temperature distribution in the silicon wafer surface was controlled so that the temperature at the outer periphery of the wafer was 1 ° C. higher than the temperature at the center of the wafer. In order to confirm reproducibility, the second wafer was heat-treated under the same conditions.
<比較例3>
熱処理中のランプからの加熱とウェーハからの放熱とのバランスを考慮してウェーハ面内の温度分布が最小になるように調整された各ランプのパワーバランスを基準とし、ウェーハ外周部に設置された加熱ランプの出力を、ウェーハ中央部に設置された加熱ランプの出力と比較して上記基準よりも5%高くし、シリコンウェーハ面内の温度分布を制御したこと以外は、実施例1と同様に、シリコンウェーハに熱処理を行った。このとき、シリコンウェーハ面内の温度分布は、ウェーハ外周部の温度がウェーハ中心部の温度と同じであった。再現性を確認するため、2枚目のウェーハに同一条件で熱処理を行った。
<Comparative Example 3>
Installed on the outer periphery of the wafer based on the power balance of each lamp adjusted to minimize the temperature distribution in the wafer surface in consideration of the balance between heating from the lamp during heat treatment and heat radiation from the wafer The output of the heating lamp is 5% higher than the above standard compared with the output of the heating lamp installed in the center of the wafer, and the temperature distribution in the silicon wafer surface is controlled in the same manner as in Example 1. The silicon wafer was heat treated. At this time, the temperature distribution in the silicon wafer surface was such that the temperature at the outer periphery of the wafer was the same as the temperature at the center of the wafer. In order to confirm reproducibility, the second wafer was heat-treated under the same conditions.
<比較試験及び評価2>
実施例2〜6及び比較例3の熱処理後のシリコンウェーハについて、ウェーハ中心から径方向に向かったウェーハ面内の温度分布と、支持ピンによる3箇所の支持位置におけるスリップ転位の発生との関係を評価した。その結果を図4及び以下の表1に示す。また、図4及び表1には、実施例1および比較例1〜2の結果も合わせて示す。図4は、ウェーハ面内の温度分布を、ウェーハ面内に形成された酸化膜の厚さから換算した値である。表1中、支持ピンによる3箇所の支持位置のうち、3箇所全てにおいて、スリップが発生していなかった場合をAとし、1〜2箇所においてスリップ転位が発生していた場合をBとし、3箇所全てにおいてスリップが発生していた場合をCとした。
<Comparison test and evaluation 2>
Regarding the silicon wafers after heat treatment in Examples 2 to 6 and Comparative Example 3, the relationship between the temperature distribution in the wafer surface in the radial direction from the center of the wafer and the occurrence of slip dislocations at the three support positions by the support pins. evaluated. The results are shown in FIG. 4 and Table 1 below. Moreover, in FIG. 4 and Table 1, the result of Example 1 and Comparative Examples 1-2 is also shown collectively. FIG. 4 is a value obtained by converting the temperature distribution in the wafer surface from the thickness of the oxide film formed in the wafer surface. In Table 1, among the three support positions by the support pins, A is a case where no slip has occurred in all three places, and B is a case where slip dislocation has occurred in one or two places. The case where slip occurred in all the locations was designated as C.
40 シリコンウェーハ 40 Silicon wafer
Claims (2)
前記所定温度が1100〜1250℃であって、
前記熱処理が、前記ウェーハの外周縁から前記ウェーハの中心方向0〜30mmの範囲にあるシリコンウェーハの外周部を上面視で120度間隔に配置した3本の支持ピンで水平に支持して行われ、
前記シリコンウェーハの外周部の温度が前記シリコンウェーハの中心部の温度よりも1〜6℃高くなるように、前記シリコンウェーハ面内の温度分布を制御しながら熱処理を行うことにより、
前記支持ピンからの熱放射による前記支持ピンによる支持位置とその周辺部の温度差を減少させ前記支持ピンにおける前記シリコンウェーハの横方向に働く熱応力を小さくして前記シリコンウェーハの前記支持ピンによる支持位置からのスリップ転位の発生を防止又は低減すること
を特徴とするシリコンウェーハの熱処理方法。 In a silicon wafer heat treatment method in which a silicon wafer obtained by slicing a silicon single crystal ingot is subjected to heat treatment at a predetermined temperature with rapid temperature rise and fall,
The predetermined temperature is 1100 to 1250 ° C,
The heat treatment is performed by horizontally supporting the outer peripheral portion of the silicon wafer within the range of 0 to 30 mm in the center direction of the wafer from the outer peripheral edge of the wafer with three support pins arranged at an interval of 120 degrees in a top view. ,
By performing heat treatment while controlling the temperature distribution in the silicon wafer surface so that the temperature of the outer peripheral portion of the silicon wafer is 1 to 6 ° C. higher than the temperature of the central portion of the silicon wafer ,
The temperature difference between the supporting position of the supporting pin and its peripheral part due to the thermal radiation from the supporting pin is reduced, and the thermal stress acting in the lateral direction of the silicon wafer at the supporting pin is reduced, and the supporting pin of the silicon wafer is reduced by the supporting pin. A method for heat-treating a silicon wafer, characterized by preventing or reducing occurrence of slip dislocation from a support position .
前記シリコンウェーハの外周部の温度が前記シリコンウェーハの中心部の温度よりも3〜4℃高くなるように熱処理する請求項1記載のシリコンウェーハの熱処理方法。 The silicon wafer has a diameter of 300 mm,
The heat treatment method for a silicon wafer according to claim 1 , wherein the heat treatment is performed so that a temperature at an outer peripheral portion of the silicon wafer is 3 to 4 ° C. higher than a temperature at a center portion of the silicon wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194868A JP5470769B2 (en) | 2008-07-29 | 2008-07-29 | Heat treatment method for silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194868A JP5470769B2 (en) | 2008-07-29 | 2008-07-29 | Heat treatment method for silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034288A JP2010034288A (en) | 2010-02-12 |
JP5470769B2 true JP5470769B2 (en) | 2014-04-16 |
Family
ID=41738426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008194868A Active JP5470769B2 (en) | 2008-07-29 | 2008-07-29 | Heat treatment method for silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5470769B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5545090B2 (en) * | 2010-07-13 | 2014-07-09 | 株式会社Sumco | Wafer support jig, shaft member, and heat treatment method for silicon wafer |
JP5530856B2 (en) * | 2010-08-18 | 2014-06-25 | 信越半導体株式会社 | Wafer heat treatment method, silicon wafer production method, and heat treatment apparatus |
JP5517354B2 (en) * | 2010-09-24 | 2014-06-11 | グローバルウェーハズ・ジャパン株式会社 | Heat treatment method for silicon wafer |
WO2016068555A1 (en) * | 2014-10-27 | 2016-05-06 | 오씨아이 주식회사 | Silicon carbide ingot heat treatment method |
DE102018203945B4 (en) * | 2018-03-15 | 2023-08-10 | Siltronic Ag | Process for the manufacture of semiconductor wafers |
CN115565852A (en) * | 2022-12-06 | 2023-01-03 | 西安奕斯伟材料科技有限公司 | Method and apparatus for back sealing silicon wafer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58175826A (en) * | 1981-12-04 | 1983-10-15 | Ushio Inc | Heating method for semiconductor through light irradiation |
JP3690254B2 (en) * | 2000-07-27 | 2005-08-31 | 三菱住友シリコン株式会社 | Silicon wafer heat treatment method and silicon wafer |
JP2002164300A (en) * | 2000-11-29 | 2002-06-07 | Shin Etsu Handotai Co Ltd | Method of manufacturing semiconductor wafer |
JP2005167025A (en) * | 2003-12-03 | 2005-06-23 | Hitachi Kokusai Electric Inc | Substrate processing device |
JP4874830B2 (en) * | 2007-02-06 | 2012-02-15 | 株式会社東芝 | Manufacturing method of semiconductor device |
-
2008
- 2008-07-29 JP JP2008194868A patent/JP5470769B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010034288A (en) | 2010-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5470769B2 (en) | Heat treatment method for silicon wafer | |
US8026182B2 (en) | Heat treatment jig and heat treatment method for silicon wafer | |
JP4263410B2 (en) | Epitaxial silicon wafers without autodoping and backside halo | |
JP5251137B2 (en) | Single crystal silicon wafer and manufacturing method thereof | |
JP2004503086A (en) | Method and apparatus for manufacturing a silicon wafer having a denuded area | |
JP5512137B2 (en) | Heat treatment method for silicon wafer | |
US8252700B2 (en) | Method of heat treating silicon wafer | |
US20100009548A1 (en) | Method for heat-treating silicon wafer | |
WO2002045141A1 (en) | Method for manufacturing semiconductor wafer | |
JP5410769B2 (en) | Heat treatment method for silicon wafer | |
JP5530856B2 (en) | Wafer heat treatment method, silicon wafer production method, and heat treatment apparatus | |
JP5517354B2 (en) | Heat treatment method for silicon wafer | |
JPH06295913A (en) | Manufacture of silicon wafer and silicon wafer | |
JP5531385B2 (en) | Method for cooling a process chamber of a single wafer heat treatment apparatus | |
JP2004228462A (en) | Method and device for thermally treating wafer | |
JP2004056132A (en) | Method for fabricating semiconductor wafer | |
JP2004356355A (en) | Heat treatment method, method of manufacturing substrate, method of manufacturing semiconductor device, and heat treatment apparatus | |
JP2005328008A (en) | Vertical boat for heat-treating semiconductor wafer, and heat treatment method | |
JP2006100303A (en) | Substrate manufacturing method and heat treatment apparatus | |
JP2005086132A (en) | Heat treating apparatus, manufacturing method of semiconductor device, manufacturing method of substrate, and treating method of substrate | |
KR20030056659A (en) | A method for gettering of silicon wafer | |
JP2009147383A (en) | Heat treatment method | |
JP2003338505A (en) | Method of supporting silicon wafer | |
JP2017157812A (en) | Method of heat treatment of wafer | |
JP2005064367A (en) | Heat treatment apparatus, manufacturing method of semiconductor device, manufacturing method of substrate and substrate processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5470769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |