JP5459157B2 - Multiplier element circuits and multiplier - Google Patents

Multiplier element circuits and multiplier

Info

Publication number
JP5459157B2
JP5459157B2 JP2010207752A JP2010207752A JP5459157B2 JP 5459157 B2 JP5459157 B2 JP 5459157B2 JP 2010207752 A JP2010207752 A JP 2010207752A JP 2010207752 A JP2010207752 A JP 2010207752A JP 5459157 B2 JP5459157 B2 JP 5459157B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010207752A
Other languages
Japanese (ja)
Other versions
JP2012065146A (en )
Inventor
健 鈴木
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、主にセンサーなどの出力を高周波で変調して測定するための復調器として用いられる乗算器に関するものであり、特に低ノイズであって、かつ、温度変化によるドリフトを低く抑えた乗算器に関する。 The present invention relates to a multiplier mainly used to output such as a sensor as a demodulator for measuring and modulated with high frequency, in particular a low-noise, and multiplication suppressing the drift due to the temperature change vessel on.

(イ)MEMSなどの可変容量型センサーの容量変化を測定する場合、チャージアンプを用い、かつ数kHz以上の周波数で測定する測定方式が一般的である(特許文献1参照)。 (B) when measuring the capacitance change of the variable displacement sensors such as MEMS, using a charge amplifier, and the measurement method for measuring at frequencies above several kHz it is common (see Patent Document 1). 図7は、可変容量測定系の構成を例示するブロック図である。 Figure 7 is a block diagram illustrating the configuration of a variable capacitance measurement system. 図7において、可変容量の容量がキャリア信号の高周波で測定された信号は、求めたい低周波数の容量変化がキャリア信号の周波数で変調されたものになっているので、この変調信号とキャリア信号とを乗算器(掛算器)で乗算することにより変調信号を復調し、さらに後段のローパスフィルターで高周波成分を除去することにより、低周波数の容量変化に対応する信号を得ることができる。 7, the signal capacity of the variable capacity is measured by the high frequency of the carrier signal, the capacitance change of a low frequency to be determined is in those modulated at the frequency of the carrier signal, and the modulated signal and the carrier signal the modulated signal is demodulated by multiplying by the multiplier (multiplier), further by removing high-frequency components at a later stage of the low-pass filter, it is possible to obtain a signal corresponding to the capacitance change of a low frequency. なお、図7におけるキャリア信号としては、例えば3〜10V程度の電圧レベルで、10〜100kHz程度の周波数の電圧信号が用いられる。 As the carrier signal in FIG. 7, for example in 3~10V about voltage level, the voltage signal having a frequency of about 10~100kHz is used.

容量変化測定において上記のように高周波での測定とし、変−復調方式を用いるのは、チャージアンプのノイズが周波数増加と共に減少するためであり、特に高いSN比を得ようとする場合には100kHz以上での測定が望ましい。 And measured at a high frequency as described above in a volume change measurement, variable - to use a demodulation method is because the charge amplifier noise decreases with frequency increase, 100kHz in the case of obtaining a particularly high SN ratio desirable to measure the above.

(ロ)一方で、乗算器のノイズは回路構成によって、その周波数特性が異なってくる。 While (B), the multiplier of the noise depending on the circuit configuration, the frequency characteristic becomes different. まず、最も単純な図8に示した構成の乗算器についてその特性を説明する。 First, the simplest configuration of the multiplier shown in FIG. 8 will be described the characteristics. 図8は、スイッチを利用したスイッチング乗算器の動作原理を示す回路図である。 Figure 8 is a circuit diagram illustrating the principle of operation of the switching multiplier using switches.

図8において、変調信号に対応したスイッチの開閉動作としてスイッチがONの時には入力電位が−1倍され、OFFの時には入力電位が+1倍される。 8, the switch as an opening and closing operation of the switch corresponding to the modulation signal at the time of ON input potential is a factor -1, when the OFF input potential is a factor +1. なお、図8の例では、抵抗R201、R202、R203の各抵抗値をいずれも1kΩとしている。 In the example of FIG. 8, both the resistor R201, R202, the resistance value of R203 is set to 1 k [Omega.

実際の回路では、図9に示すように、図8におけるスイッチをMOSトランジスタQ201で構成するのが一般的である。 In the actual circuit, as shown in FIG. 9, it is common to configure the switch in FIG. 8 by MOS transistor Q201. 図9に示すような構成にした場合の問題点は、MOSトランジスタQ201を矩形波でスイッチングするときに、ゲート容量経由で電流が流れて、その値が乗算に付加される点である。 Problems in the case of the configuration shown in FIG. 9, when switching the MOS transistor Q201 by a rectangular wave, a current flows through the gate capacitance is that its value is added to the multiplication. 特に周波数を上げていくと、単位時間当たりのスイッチング回数が増加するので、その分の電流がノイズ化してしまう。 In particular, when gradually increasing the frequency, the number of times of switching per unit time increases, the amount of current resulting in noise reduction.

本発明者の実験によれば、200kHzでのノイズは、チャージアンプでは入力段のFETを最適化することでノイズ密度として10nV/√Hzに抑えることが可能であったが、図9の回路構成の乗算器ではノイズ密度として100nV/√Hz程度のノイズが発生してしまい、SN比が乗算器の方で制限される結果になっている。 According to the experiments of the present inventor, noise at 200kHz, the charge amplifier it was possible to suppress the noise density by optimizing the FET input stage 10 nV / √Hz, the circuit arrangement of FIG. 9 the multiplier noise density would be 100 nV / √Hz about noise is generated as has become a result of SN ratio is limited in the way of the multiplier. このように、矩形波のスイッチングで乗算を行う方式には、低ノイズ化の点で限界がある。 Thus, the method for multiplying the switching of the rectangular wave, there is a limit in terms of noise reduction.

なお、図9に示す乗算器の構成例で、設計仕様は次の通りとしている。 Incidentally, in the configuration example of the multiplier shown in FIG. 9, the design specifications are as follows.
(a)オペアンプOP201:JFET入力デュアル・オペアンプ(アナログ・デバイセズ社の品番AD823AN)。 (A) an operational amplifier OP201: JFET input dual op amp (Analog Devices, Inc. of part number AD823AN).

(b)抵抗R200:抵抗値20Ω。 (B) resistance R200: resistance value of 20Ω.
(c)抵抗R201:抵抗値990Ω。 (C) resistance R201: resistance value 990Ω.
(d)抵抗R202、R203:抵抗値1kΩ。 (D) resistance R202, R203: resistance value 1kΩ.

(e)電源VP、VM:電源電圧はそれぞれ+10V、−10V。 (E) power supply VP, VM: each power supply voltage + 10V, -10V.
(ハ)正弦波でアナログ乗算する回路の一般的なものに、ギルバートセル回路がある。 (C) the common ones of a circuit for analog multiplier sine wave, there is a Gilbert cell circuit. 図10にその回路構成例を示す。 Figure 10 shows the circuit configuration example.

図10の乗算回路は、正電圧出力の電源VPおよび負電圧出力の電源VMと、NPN型のトランジスタQ101,Q102からなる第1の差動増幅回路と、NPN型のトランジスタQ103,Q104からなる第2の差動増幅回路と、(上記トランジスタQ101〜104とは逆極性の)PNP型のトランジスタQ105,Q106からなるカレントミラー回路と、エミッタ側の抵抗Re1,Re2を介して共通接続された(上記トランジスタQ101〜104とは同極性の)NPN型のトランジスタQ107,Q108からなる第3の差動増幅回路と、上記抵抗Re1,Re2の共通接続点と電源VMとの間に介装された定電流源Iaを備えている。 Multiplier circuit of Figure 10 includes a power supply VP and the negative voltage output of the power supply VM positive voltage output, a first differential amplifier circuit consisting of transistors Q101, Q102 of the NPN type, the a transistor Q103, Q104 of the NPN type and second differential amplifier circuit, are commonly connected through a current mirror circuit consisting of transistors Q105, Q106 of the PNP (the transistor opposite polarity to the Q101~104), the emitter-side resistor Re1, Re2 (the same polarity) of the NPN transistor and the transistor Q101~104 Q107, and the third differential amplifier circuit consisting of Q108, a constant current which is interposed between the common connection point and the power supply VM of the resistor Re1, Re2 and it includes a source Ia.

そして、カレントミラー回路の入力側のトランジスタQ105および出力側のトランジスタQ106の各コレクタ側がそれぞれトランジスタQ102,Q104、および、トランジスタQ101,Q103の各コレクタに接続されるとともに、トランジスタQ105,Q106の共通接続されたエミッタ側が電源VPに接続されている。 Each collector side the transistors of the transistor Q106 of the input side of the transistor Q105 and the output side of the current mirror circuit Q102, Q104, and is connected to the respective collectors of the transistors Q101, Q103, are commonly connected transistors Q105, Q106 emitter side is connected to the power source VP.

また、入力信号電圧源Vin1の両極が、トランジスタQ101,Q104の各ベースの共通接続点と、トランジスタQ102,Q103の各ベースの共通接続点との間に接続されるとともに、入力信号電圧源Vin2の両極が、トランジスタQ107のベースとトランジスタQ108のベースとの間に接続されている。 Also, two poles of the input signal voltage source Vin1 is, a common connection point of the bases of the transistors Q101, Q104, is connected between the common connection point of the bases of the transistors Q102, Q103, the input signal voltage source Vin2 both poles, is connected between the bases of the transistor Q108 of the transistor Q107.

図10の乗算回路の出力Ioutと入力Vin1,Vin2との関係についての近似式は、 Approximate expression for the relationship between the output Iout and the input Vin1, Vin2 of the multiplier circuit of Figure 10 is,

であり、ここで、kはボルツマン定数、Tは絶対温度、qは素電荷である。 , And the where, k is the Boltzmann constant, T is the absolute temperature, q is the elementary charge. 図10の乗算回路では、上記式(1)に示されているように温度Tが変化すると乗算の定数が変化してしまう。 In the multiplication circuit of Figure 10, constant multiplication and the temperature T changes as shown in the above formula (1) is changed. さらに、基本的には差動入力アンプのゲインを可変する構造なので、出力段トランジスタのミラー効果から、高周波化が困難で、およそ100kHz程度に限界がある。 Further, basically because the structure for varying the gain of the differential input amplifier, from the mirror effect of the output stage transistors, is difficult to high frequency, there is a limit to approximately about 100kHz.

なお、図10に示す乗算器の構成例における設計値は例えば次の通りである。 Incidentally, the design value in configuration example of the multiplier shown in FIG. 10 for example, as follows.
(a)トランジスタQ101〜Q108:β値170。 (A) transistor Q101~Q108: β value 170.
(b)抵抗Re1〜Re2:抵抗値100Ω。 (B) resistance Re1~Re2: resistance value 100Ω.

(c)電源VP、VM:電源電圧はそれぞれ+15V、−15V。 (C) supply VP, VM: each power supply voltage + 15V, -15V.
(ニ)そして、100kHz程度以上の高周波で用いる乗算器(掛算器)としては、トランスとショットキーダイオードとを用いたダブルバランスドミキサーを使った構成が一般的であるが、トランスが高価であるとともに、ショットキーダイオードのスイッチングのために、やはり矩形波の入力が必要であり、この矩形波によるスイッチングノイズが混入してしまう問題がある。 (D) Then, as the multiplier used in the 100kHz about more radio frequency (multiplier), but configuration using double balanced mixer with a transformer and a Schottky diode is generally, transformer is expensive with, for switching Schottky diodes, is also necessary to input the square wave, the switching noise by the square wave is a problem that will be mixed.

(ホ)また、アナログ乗算回路としては、複数のトランジスタの各ベース・エミッタ接合を一巡ループに結合し,全てのトランジスタが能動領域で動作するようにバイアス回路を配置したトランスリニア回路により、複数の入力電流の積に比例した出力を得るようにして乗算回路を構成することも従来より行なわれている(非特許文献1参照)。 (E) As the analog multiplier circuit, to couple each base-emitter junction of a plurality of transistors to round loop, all the transistors by translinear circuit arranged to bias circuit to operate in the active region, a plurality of configuring the multiplier circuit to obtain a proportional to the product of the input current output is also performed conventionally (see non-Patent Document 1).

特開2005−170917号公報 JP 2005-170917 JP

(イ)例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器を構成する乗算器には、上述のように、正弦波でアナログ乗算する回路として一般的なギルバートセル回路の適用が考えられるが、温度Tが変化すると乗算の定数が変化してしまうとともに、出力段トランジスタのミラー効果から、およそ100kHz程度に限界があり、それ以上の高周波化は困難であるという問題がある。 (B) for example the output of such a variable displacement sensor multiplier constituting a demodulator for measuring by modulating a high frequency, as described above, a typical Gilbert cell circuit as a circuit for analog multiplied by a sine wave Although the application of it is considered, with the constant multiplication and the temperature T changes varies, from the mirror effect of the output stage transistors, it is limited to approximately about 100kHz, the problem that more high frequency is difficult is there.

(ロ)一方、100kHz程度以上の高周波で用いる乗算器には、上述のように、トランスとショットキーダイオードとを用いたダブルバランスドミキサーが一般的に用いられているが、ショットキーダイオードのスイッチングのために入力される矩形波によるスイッチングノイズが混入してしまうという問題がある。 (B) On the other hand, the multiplier used in the 100kHz about more than the high frequency, as described above, the double balanced mixer with a transformer and a Schottky diode is generally used, switching Schottky diodes there is a problem that the switching noise is mixed by square wave input for.

(ハ)本発明は、上記した課題を解決して、100kHz程度以上の高周波領域においても正弦波入力での低ノイズ動作が可能な乗算器を提供することを目的とする。 (C) The present invention is to solve the above problems, and an object thereof is to provide a low-noise operation is possible multipliers in sinusoidal input even 100kHz about more high frequency region.

本発明者は、上記目的を達成するため、例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器として用いられる乗算器を、例えば非特許文献1に記載されているようなトランスリニア回路により構成することを検討し、本発明を考案するに至った。 The present inventors, in order to achieve the above object, for example a multiplier used to output such a variable displacement sensor as demodulator for measuring modulated at a high frequency, for example, as described in Non-Patent Document 1 such consider configuring a translinear circuit, leading to devise the present invention.

上記目的を達成するために、本発明によれば、互に逆極性の第1および第2の電源と、ダイオード接続された第1のトランジスタと,前記第1のトランジスタと同極性の第2のトランジスタとがベース同士を結合されてなる第1のトランジスタ回路と、前記第1のトランジスタと逆極性であってダイオード接続された第3のトランジスタと,前記第3のトランジスタと同極性の第4のトランジスタとがベース同士を結合されてなる第2のトランジスタ回路とを備え、第1のトランジスタと第3のトランジスタとのエミッタ同士を接続して,この接続点を接地するとともに、第2のトランジスタと第4のトランジスタとのエミッタ同士を接続し、第1のトランジスタのコレクタを第1の入力信号電流源を介して第1の電源に接続するとともに、 To achieve the above object, according to the present invention, the first and second power supply having a polarity opposite each other, a first diode-connected transistor and the first transistor of the same polarity second a first transistor circuit and the transistor is coupled to the base to each other, wherein a third transistor first is a transistor polarity opposite diode-connected, the third transistor and the fourth of the same polarity and a second transistor circuit and the transistor is coupled to the base to each other, by connecting the emitters of the first transistor and the third transistor, while grounding the connection point, a second transistor an emitter connected to each other and the fourth transistor, together connecting the collector of the first transistor to the first power supply through the first input signal current source, 3のトランジスタのコレクタを第2の入力信号電流源を介して第2の電源に接続し、第2のトランジスタのコレクタを第1の抵抗を介して第1の電源に接続するとともに、第4のトランジスタのコレクタを第2の電源に接続し、第2のトランジスタのコレクタの出力電流が第1の抵抗を流れることによる出力電圧を,第1の入力信号電流源の電流と第2の入力信号電流源の電流との積の1/2乗に比例する信号として出力するようにして、乗算器要素回路を構成する(請求項1の発明)。 The collector of the third transistor through a second input signal current source connected to the second power supply, as well as connecting the collector of the second transistor to the first power supply through the first resistor, the fourth connect the collector of the transistor to a second power supply, the output voltage by the output current of the collector of the second transistor flows through the first resistor, a first input signal current source of the current and a second input signal current so as to output a signal proportional to the square root of the product of the source of current, constituting the multiplier element circuits (invention of claim 1).

上記請求項1の発明によれば、第1ないし第4のトランジスタ(Q1〜Q4)の各ベース・エミッタ接合が一巡ループに結合してトランスリニア回路を形成している。 According to the invention described in claim 1, to form a translinear circuit each base-emitter junction of the first to fourth transistors (Q1 to Q4) is coupled to the round loop.
そして、各トランジスタ(Q1〜Q4)のコレクタ電流(Ic1〜Ic4)の間には、 Further, between the collector current (Ic1~Ic4) of each transistor (Q1 to Q4),

の関係とともに、 Along with the relationship,

の関係が成立している。 Relationship is established of.
第1,第3のトランジスタ(Q1,Q3)の各コレクタ電流(Ic1,Ic3)がそれぞれ第1,第2の入力信号電流源の各電流(Iin1,Iin2)となっていることにより、第2のトランジスタ(Q2)のコレクタ電流(Ic2)を出力電流(Io)とすれば、この出力電流(Io)は上記(3)式より第1の入力信号電流源の電流(Iin1)と第2の入力信号電流源の電流(Iin2)との積の1/2乗に比例するものとなっている。 By first, third transistor (Q1, Q3) each collector current of (Ic1, Ic3) are first respectively, has a respective current of the second input signal current source (Iin1, Iin2), second if the collector current of the transistor (Q2) and (Ic2) and output current (Io), the output current (Io) is above (3) of the first input signal current source from the system current (Iin1) and a second It has become proportional to the square root of the product of the current (Iin2) of the input signal current source. そして、出力電流(Io)が第1の抵抗(R1)を流れることによる出力電圧を演算出力の電圧信号とすることができる。 Then, it is possible to output current (Io) is the voltage signal of the operational output an output voltage by flowing the first resistor (R1).

このような請求項1の発明による乗算器要素回路は、まず、正弦波入力での演算動作が可能であるため、上述のスイッチング乗算器におけるような、矩形波によるスイッチングノイズが混入してしまう問題がなく、より低ノイズの乗算器を構成することができる。 Such multiplier element circuit according to a first aspect of the present invention, firstly, since it is possible to arithmetic operation with a sine wave input, as in the above-described switching multiplier, switching noise square wave will be mixed problem can be without, it constitutes a lower noise multiplier.

また、請求項1の発明による乗算器要素回路では、出力電流(Io)と第1,第2の入力信号電流源の各電流(Iin1,Iin2)との関係式において温度Tに依存する定数項がないため、図10のギルバートセルを用いた乗算器回路におけるような温度Tが変化すると乗算の定数が変化してしまう問題がなく、温度変化によるドリフトを低く抑えることができる。 Also, a multiplier element circuit according to a first aspect of the present invention, the first output current (Io), the constant term depending on the temperature T in the relational expression between the current of the second input signal current source (Iin1, Iin2) because there is no, there is no problem that the temperature T changes the constant multiplication changes such as in the multiplier circuit using a Gilbert cell of FIG. 10, it is possible to reduce the drift due to temperature changes.

また、第1および第2の乗算器要素回路としてそれぞれ請求項1に記載の乗算器要素回路を備え、第1の乗算器要素回路における第1の入力信号電流源および第2の乗算器要素回路における第1の入力信号電流源の各電流として、いずれも、直流のバイアス電流と高周波で変調された変調信号の電流との和の電流を入力するとともに、第1の乗算器要素回路における第2の入力信号電流源および第2の乗算器要素回路における第2の入力信号電流源の各電流として、それぞれ、直流のバイアス電流と高周波のキャリア信号の電流との和の電流,および,直流のバイアス電流と高周波のキャリア信号の電流との差の電流を入力することによって、変調信号の電流とキャリア信号の電流との積に比例した電圧値として、前記第1の乗算器要素回路 Further, each comprising a multiplier element circuit according to claim 1 as a first and second multiplier element circuit, a first input signal current source in a first multiplier element circuits and the second multiplier element circuits as the first of each current of the input signal current source in both inputs the current sum of the current of the DC bias current and modulation signal modulated at a high frequency, the second in the first multiplier element circuits as the input signal current source and the current of the second multiplier element a second input signal current source in the circuit, respectively, the current of the sum of the current of the DC bias current and a high frequency carrier signal, and a DC bias by entering the difference in current between the current of the current and the high frequency carrier signal, as a voltage value proportional to the product of the current of the current and the carrier signal of the modulation signal, the first multiplier element circuits 出力電圧と前記第2の乗算器要素回路の出力電圧との電位差を乗算出力信号とするようにして、乗算器を構成する(請求項2の発明)。 The potential difference between the output voltage and the output voltage of the second multiplier element circuits so as to multiply the output signal, constituting the multiplier (the invention of claim 2).

上記請求項2の発明のように、上記請求項1に記載の乗算器要素回路を2つ用いて、変調信号の電流とキャリア信号の電流との積に比例する乗算信号を出力する乗算器を構成することができ、この乗算器は、例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器として用いることができる。 As in the above second aspect of the invention, a multiplier element circuit described in claim 1 with two, a multiplier for outputting a multiplication signal that is proportional to the product of the current of the current and the carrier signal of the modulated signal can be configured, the multiplier can be used, for example, the output of such a variable displacement sensor as a demodulator for measuring by modulating a high frequency.

そして、上記請求項2の発明による乗算器は、正弦波入力での演算動作が可能な上記請求項1に記載の乗算器要素回路を用いていることにより、上述のスイッチング乗算器に比べて、より低ノイズの乗算器となっている。 Then, the multiplier according to the invention of claim 2, by which using a multiplier element circuit described in claim 1 arithmetic operation capable of a sine wave input, in comparison with the above-mentioned switching multiplier, and has a lower noise of the multiplier.

また、上記請求項2に記載の乗算器において、信号入力部として、第1および第2の入力信号電圧源と、前記第1および第2の入力信号電圧源からの信号電圧がそれぞれ入力されるプッシュプル型の第1および第2のエミッタフォロワー回路と、第1ないし第4のカレントミラー回路とを備え、前記第1のカレントミラー回路は,前記第1の電源側に設けられるとともに前記第1のエミッタフォロワー回路の前記第1の電源側の出力電流が入力される2出力型のカレントミラー回路であり、前記第2のカレントミラー回路は,前記第2の電源側に設けられるとともに前記第2のエミッタフォロワー回路の前記第2の電源側の出力電流が入力されるカレントミラー回路であり、前記第3のカレントミラー回路は,前記第1の電源側に設けられる Also, in a multiplier according to the claim 2, as a signal input section, and the first and second input signal voltage source, the signal voltage from the first and second input signal voltage source are input comprising first and second emitter follower circuits of push-pull type, and first to fourth current mirror circuit, said first current mirror circuit, the first with is provided in the first power supply side of a current mirror circuit 2 output type output current of the first power source side is input emitter follower circuit, said second current mirror circuit, the second with is provided in the second power source side a current mirror circuit output current is input to the second power source side of the emitter follower circuit, said third current mirror circuit is provided to the first power supply side ともに前記第2のエミッタフォロワー回路の前記第1の電源側の出力電流が入力されるカレントミラー回路であり、前記第4のカレントミラー回路は,前記第2の電源側に設けられるとともに前記第3のカレントミラー回路の出力電流が入力されるカレントミラー回路であって、前記第1のカレントミラー回路の2つの出力電流をそれぞれ第1の乗算器要素回路における第1の入力信号電流源および第2の乗算器要素回路における第1の入力信号電流源の各電流とし、前記第2のカレントミラー回路の出力電流を第1の乗算器要素回路における第2の入力信号電流源の電流とするとともに、前記第4のカレントミラー回路の出力電流を第2の乗算器要素回路における第2の入力信号電流源の電流とした構成とすることができる(請求項3の Are both current mirror circuit output current of the first power source side of the second emitter follower circuit is inputted, said fourth current mirror circuit, the third with is provided in the second power source side a current mirror circuit output current is input to current mirror circuit, the first input signal current source two output currents of the first multiplier element circuits each of said first current mirror circuit and a second together with the respective currents of the first input signal current source in the multiplier element circuit, a second input signal current source of the current output current of said second current mirror circuit of the first multiplier element circuits, can be said the output current of the fourth current mirror circuit as a second input signal current source of the current in the second multiplier element circuitry (according to claim 3 明)。 Akira).

上記請求項3の発明によれば、上記請求項2に記載の乗算器における信号入力部が高速応答の可能なエミッタフォロワーとカレントミラーとで構成されることにより、より高周波の領域、例えば100kHz程度以上の高周波領域においても正弦波入力での低ノイズの演算動作が可能となっている。 According to the invention described in claim 3, when the signal input unit of the multiplier according to the claim 2 is constituted by an emitter follower a current mirror capable of high-speed response, higher frequency region, for example, 100kHz about and it enables calculation operation of the low noise at sinusoidal input even more high-frequency region.

したがって、上記請求項3に記載の乗算器を例えば可変容量型センサーの出力を高周波で変調して測定するための復調器として用いた場合、測定に用いるキャリア信号の周波数をより高い周波数としてチャージアンプのノイズをより減少させ、可変容量型センサーのSN比をより高くすることが可能となる。 Therefore, the charge amplifier output, for example, a variable displacement sensor the multiplier described in claim 3 when used as a demodulator for measuring modulated at a high frequency, the frequency of the carrier signal used for the measurement as a higher frequency noise more reduces, it is possible to further increase the SN ratio of the variable capacity type sensor.

また、上述のように、従来、100kHz程度以上の高周波に対応した乗算器としてダブルバランスドミキサーが一般的に用いられてきているが、上記請求項3の発明による乗算器では、ダブルバランスドミキサーにおけるような高価なトランスが不要であるため、より安価な乗算器を提供することができる。 Further, as described above, conventionally, the double balanced mixer has been generally used as a multiplier that corresponds to 100kHz about more than the high frequency, the multiplier according to the invention of the claim 3, double balanced mixers since costly transformers as in is not required, it is possible to provide a less expensive multipliers.

本発明によれば、100kHz程度以上の高周波領域においても正弦波入力での低ノイズ動作が可能であって、かつ安価な乗算器を提供することができるようになる。 According to the present invention, be capable of low noise operation of a sine wave input, and it is possible to provide an inexpensive multipliers in 100kHz about more high frequency region.

本発明の実施例1に係る乗算器を構成する乗算器要素回路の構成例を示す回路図である。 A configuration example of the multiplier element circuits constituting a multiplier according to a first embodiment of the present invention is a circuit diagram showing. 本発明の実施例1に係る乗算器の構成例を示す回路図である。 A configuration example of a multiplier according to a first embodiment of the present invention is a circuit diagram showing. 本発明の実施例1に係る乗算器の出力波形を例示する図である。 Is a diagram illustrating the output waveform of the multiplier according to the first embodiment of the present invention. 本発明の実施例1に係る乗算器におけるローパスフィルター通過後の電圧と入力電流との関係を例示する図である。 It is a diagram illustrating the relationship between the voltage and the input current of the low-pass filter passes the multiplier according to the first embodiment of the present invention. 本発明の実施例2に係る乗算器の構成例を示す回路図である。 A configuration example of a multiplier according to a second embodiment of the present invention is a circuit diagram showing. 本発明の実施例2に係る乗算器におけるローパスフィルター通過後の電圧と入力したシグナルとの関係を例示する図である。 It is a diagram illustrating the relationship between the signal inputted to the voltage of the low-pass filter passes the multiplier according to a second embodiment of the present invention. 可変容量測定系の構成を例示するブロック図である。 Is a block diagram illustrating the configuration of a variable capacitance measurement system. スイッチを利用したスイッチング乗算器の動作原理を示す回路図である。 Is a circuit diagram illustrating the principle of operation of the switching multiplier using switches. 実際のスイッチング乗算器の構成例を示す回路図である。 It is a circuit diagram showing a practical configuration example of a switching multiplier. ギルバートセル回路の構成例を示す回路図である。 It is a circuit diagram showing a configuration example of a Gilbert cell circuit.

以下、本発明の実施形態を図1〜図6に示す実施例に基づいて説明する。 Hereinafter, it will be explained with reference to the embodiments of the embodiment shown in FIGS. 1 to 6 of the present invention. 同一の構成要素については、同一の符号を付け、重複する説明は省略する。 The same elements, the same reference numerals, and a duplicate description thereof will be omitted. なお、本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。 The present invention is not limited to the embodiments described below, are those that can be modified and implemented as appropriate within a range not changing the gist thereof.
[本発明の実施形態] Embodiment of the present invention]

本実施例1は、例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器として用いられる乗算器の構成例を示すものである。 Embodiment 1 shows a configuration example of a multiplier used for example the output of such a variable displacement sensor as a demodulator for measuring by modulating a high frequency.
(イ)乗算器要素回路の構成: (B) Configuration of the multiplier element circuits:
(a)まず、乗算器を構成する基本要素、すなわち乗算器要素回路について説明する。 (A) First, the basic elements of the multiplier, namely the multiplier element circuits will be described. 図1は、本発明の実施例1に係る乗算器を構成する乗算器要素回路の構成例を示す回路図であり、この乗算器要素回路はトランスリニア回路を用いたものとなっている。 Figure 1 is a circuit diagram showing a configuration example of the multiplier element circuits constituting a multiplier according to a first embodiment of the present invention, the multiplier element circuits has a one using a translinear circuit.

(b)図1の乗算器要素回路は、正電圧出力の電源VPおよび負電圧出力の電源VMと、ダイオード接続されたNPN型のトランジスタQ1と,(トランジスタQ1と同極性の)NPN型のトランジスタQ2とがベース同士を結合されてなる第1のトランジスタ回路と、(トランジスタQ1と逆極性であって)ダイオード接続されたPNP型のトランジスタQ3と,(トランジスタQ3と同極性の)PNP型のトランジスタQ4とがベース同士を結合されてなる第2のトランジスタ回路とを備えている。 (B) multiplier element circuit of Figure 1 includes a power supply VP and the negative voltage output of the power supply VM positive voltage output, the transistor Q1 of the diode-connected NPN type, (with transistor Q1 same polarity) NPN type transistor a first transistor circuit Q2 and is coupled to the base to each other, (a polarity opposite to that of the transistor Q1) and the transistor Q3 of the diode-connected PNP type, (the transistor Q3 the same polarity) PNP-type transistor Q4 and is provided with a second transistor circuit formed by combining the base with each other.

図1の回路は、トランジスタQ1とトランジスタQ3とのエミッタ同士を接続して,この接続点を接地するとともに、トランジスタQ2とトランジスタQ4とのエミッタ同士を接続している。 The circuit of Figure 1, by connecting the emitters of the transistors Q1 and transistors Q3, while grounding the connection point is connected to emitters of the transistors Q2 and Q4. また、図1の回路は、トランジスタQ1のコレクタを入力信号電流源Iin1を介して電源VPに接続するとともに、トランジスタQ3のコレクタを入力信号電流源Iin2を介して電源VMに接続している。 The circuit of Figure 1 is configured to connect to a power source VP via the input signal current source Iin1 the collector of transistor Q1, is connected to the power source VM to the collector of the transistor Q3 via the input signal current source Iin2. また、図1の回路は、トランジスタQ2のコレクタを抵抗R1を介して電源VPに接続するとともに、トランジスタQ4のコレクタを電源VMに接続している。 The circuit of Figure 1 is configured to connect to a power source VP collector of the transistor Q2 through a resistor R1, is connected to the collector of the transistor Q4 to the power supply VM. そして、図1の回路は、トランジスタQ2のコレクタの出力電流Ioが抵抗R1を流れることによる出力電圧を,演算信号として出力するように構成されている。 The circuit of FIG. 1, the output current Io of the collector of the transistor Q2 is the output voltage by flowing through the resistor R1, and is configured to output as the operation signal.

(c)図1に示されるように、本回路は、トランジスタQ1〜Q4の各ベース・エミッタ接合が一巡ループとして結合したトランスリニア回路を形成している。 (C) as shown in Figure 1, the circuit forms a translinear circuits which each base-emitter junction of transistor Q1~Q4 bound as round loop. そして、入力電流Iin1、Iin2と出力電流I 0との間には以下の式が成立している。 Then, the following equation is satisfied between the input current Iin1, Iin2 and the output current I 0.

上記(4)式の関係は、トランスリニア回路としての次のような特性から導き出されるものである。 Relationship of the expression (4) are those derived from the following characteristics of the translinear circuit. トランジスタQ1〜Q4の各ベース・エミッタ接合で形成される閉回路において、 In the closed circuit formed by the base-emitter junction of transistor Q1 to Q4,

の関係がある。 Relationship of. ここで、Vbe1〜Vbe4はトランジスタQ1〜Q4の各ベース・エミッタ電圧である。 Here, Vbe1~Vbe4 is the base-emitter voltage of the transistor Q1~Q4.
また、トランジスタQ1〜Q4の各コレクタ電流Ic1〜Ic4と各ベース・エミッタ電圧Vbe1〜Vbe4との間には、 Also, between each collector current Ic1~Ic4 transistor Q1~Q4 each base-emitter voltage Vbe1~Vbe4 is

の関係がある。 Relationship of. ここで、kはボルツマン定数、Tは絶対温度、qは素電荷であり、Is1〜Is4はトランジスタQ1〜Q4の飽和電流である。 Here, k is the Boltzmann constant, T is the absolute temperature, q is the elementary charge, IS1 to IS4 is the saturation current of the transistor Q1 to Q4.
そして、式(5)、式(6a)〜(6d)より、 Then, the equation (5), formula (6a) ~ (6d),

の関係がある。 Relationship of. これより、 Than this,

の関係が導き出される。 Relationship is derived.
式(8)において、トランジスタQ1〜Q4の各飽和電流Is1〜Is4がすべて等しく、Is1=Is2=Is3=Is4と設定されている場合、 In the formula (8), if the saturation current Is1~Is4 transistor Q1~Q4 all equal, it is set that Is1 = Is2 = Is3 = Is4,

となる。 To become.
式(9)において、図1の回路ではIc2=Ic4であるから、 In the formula (9), since in the circuit of FIG. 1 is a Ic2 = Ic4,

の関係が導き出される。 Relationship is derived.
したがって、図1の乗算器要素回路の出力電流Io(=Ic2)と、入力電流Iin1(=Ic1),Iin2(=Ic3)との間には、上記(4)式の関係が成立している。 Therefore, the output current Io of the multiplier element circuits in FIG. 1 (= Ic2), input current Iin1 (= Ic1), between the Iin2 (= Ic3), the above equation (4) relationship is satisfied .

(d)そして、図1の乗算器要素回路では、出力電流Ioと入力電流Iin1,Iin2との関係式において温度Tに依存する定数項がないため、図10のギルバートセルを用いた乗算器回路におけるような温度Tが変化すると乗算の定数が変化してしまう問題がなく、温度変化によるドリフトを低く抑えることができる。 (D) Then, since there is no constant term that depends on the temperature T in the relational expression in the multiplier element circuit of Figure 1, the output current Io and the input current Iin1, Iin2, multiplier circuit using a Gilbert cell of FIG. 10 and the temperature T changes the constant multiplication no problem varies as in, it is possible to reduce the drift due to temperature changes.

ただし、上記(4)式からも判るように、図1の回路では、入力値をIin1,Iin2とすると出力値I は入力値の積(Iin1*Iin2)の1/2乗に比例するものとなる。 However, as can be seen from equation (4), in the circuit of Figure 1, the output value I 0 and the input value to Iin1, Iin2 is proportional to the square root of the product of the input value (Iin1 * Iin2) to become. このように、図1の乗算器要素回路のみでは大きな非線形性、すなわち、出力信号が入力信号同士の積に対して平方根(√)の関係になるような非線形性があり、また、電流方向が限定される点にも課題がある。 Thus, the multiplier element circuits alone large nonlinearity of Figure 1, i.e., there is non-linearity such that the relationship between the square root (√) the output signal is the input signal a product of each other, also, the current direction in that it is limited there is a problem.

(e)なお、図1に示す乗算器要素回路の構成例には例えば次のような設計値を適用可能であるが、これに限定されるものではない。 (E) Although the configuration example of the multiplier element circuit shown in FIG. 1 is applicable to the design value, for example, as follows, but is not limited thereto.
(e1)トランジスタQ1〜Q4:β値170。 (E1) transistor Q1~Q4: β value 170.

(e2)抵抗R1:抵抗値100Ω。 (E2) resistance R1: resistance value 100Ω.
(e3)電源VP、VM:電源電圧はそれぞれ+15V、−15V。 (E3) the power VP, VM: each power supply voltage + 15V, -15V.
(ロ)乗算器の構成: (B) multiplier of configuration:
(a)次に、図1の乗算器要素回路を2つ用いた乗算器について説明する。 (A) will now be described two reference multiplier for the multiplier element circuit of FIG. 図2は本発明の実施例1に係る乗算器の構成例を示す回路図である。 Figure 2 is a circuit diagram showing a configuration example of a multiplier according to a first embodiment of the present invention.

(b)図2の乗算器は、図1に記載の乗算器要素回路を2つ備えている。 (B) of the multiplier 2 comprises two multipliers element circuit according to Figure 1. すなわち、図2に示されるように、トランジスタQ1〜Q4、抵抗R1、入力信号電流源Iin1〜Iin2により第1の乗算器要素回路101が形成されるとともに、トランジスタQ5〜Q8、抵抗R2、入力信号電流源Iin3〜Iin4により第2の乗算器要素回路102が形成されている。 That is, as shown in FIG. 2, the transistors Q1 to Q4, resistors R1, together with the first multiplier element circuit 101 is formed by the input signal current source Iin1~Iin2, transistors Q5 to Q8, resistors R2, the input signal second multiplier element circuit 102 is formed by the current source Iin3~Iin4. 各乗算器要素回路は、正電圧出力の電源VPおよび負電圧出力の電源VMを共通の電源とするものであって、その回路構成は図1に示した回路構成と同様である。 Each multiplier element circuit is for the power supply VP and the negative voltage output of the power supply VM positive voltage output and a common power supply, the circuit configuration is the same as the circuit configuration shown in FIG.

そして、図2の乗算器は、第1の乗算器要素回路101の入力信号電流源Iin1および第2の乗算器要素回路102の入力信号電流源Iin3の各電流として、いずれも、直流のバイアス電流Ibと高周波で変調された変調信号の電流Isとの和の電流(Ib+Is)を入力するとともに、第1の乗算器要素回路101の入力信号電流源Iin2および第2の乗算器要素回路102の入力信号電流源Iin4の各電流として、それぞれ、直流のバイアス電流Ibと高周波のキャリア信号の電流Icとの和の電流(Ib+Ic),および,直流のバイアス電流Ibと高周波のキャリア信号の電流Icとの差の電流(Ib−Ic)を入力することによって、変調信号の電流Isとキャリア信号の電流Icとの積(Is*Ic)に比例した電圧値として、第 Then, the multiplier 2, as the current of the first multiplier input signal current source element circuit 101 Iin1 and second multiplier input signal current source Iin3 element circuit 102, both the DC bias current inputs the current sum of the current is-modulated signal (Ib + is) in Ib and a high frequency, the input of the input signal current source Iin2 and second multiplier element circuit 102 of the first multiplier element circuits 101 as the current of the signal current source Iin4, respectively, the DC bias current Ib and the sum of the current Ic of the high frequency of the carrier signal current (Ib + Ic), and, with the current Ic of the DC bias current Ib and the high frequency of the carrier signal by inputting the difference between the current (Ib-Ic), as a voltage value proportional to the product of the current Ic of the current is and the carrier signal of the modulation signal (is * Ic), the の乗算器要素回路101の出力電圧Vo1と第2の乗算器要素回路102の出力電圧Vo2との電位差Vout(=Vo1−Vo2)を乗算出力信号とするように構成されている。 The output voltage Vo1 of the multiplier element circuit 101 and are configured to the potential difference Vout (= Vo1-Vo2) multiplying the output signal of the output voltage Vo2 of the second multiplier element circuit 102.

なお、第1,第2の乗算器要素回路101,102の各出力電圧Vo1,Vo2は、第1,第2の乗算器要素回路101,102の各出力電流Io1,Io2がそれぞれ抵抗R1,R2を流れることによるものであり、Vo1=VP−(Io1×R1)、Vo2=VP−(Io2×R2)の関係にある。 The first, the output voltage of the second multiplier element circuits 101 and 102 Vo1, Vo2, the first, the output current Io1 of the second multiplier element circuits 101 and 102, Io2 each resistor R1, R2 is due to flow, Vo1 = VP- (Io1 × R1), a relationship of Vo2 = VP- (Io2 × R2). そして、電圧差Voutは、Vout=Vo1−Vo2=(Io2×R2)−(Io1×R1)として表わされ、R1=R2とした場合には、Vout=(Io2−Io1)×R1の関係より、第1,第2の乗算器要素回路101,102の各出力電流Io1,Io2の差(δI)に対応するものとなる。 Then, the voltage difference Vout, Vout = Vo1-Vo2 = (Io2 × R2) - is represented as (Io1 × R1), when the R1 = R2, from the relationship of Vout = (Io2-Io1) × R1 will correspond to the first, the output current Io1 of the second multiplier element circuits 101 and 102, the difference in Io2 (.delta.I).

(c)実験例1: (C) Experimental Example 1:
図2に示されるように、入力信号電流として4つの電流入力端子にそれぞれ、 As shown in FIG. 2, each of the four current input terminal as the input signal current,

を入力した。 You enter. なお、I bias 、Cの各電流値は、I bias =1.2mA(一定)、C=1mAとし、シグナルSの電流値は、S=−1〜+1mAの範囲で変化させた。 Each current value of I bias, C is I bias = 1.2 mA (constant), and C = 1 mA, the current value of the signal S was varied in a range of S = -1 to + 1 mA. キャリアの周波数は100kHzとした。 Frequency of the carrier is set to 100kHz. また、Sの変化はキャリアに比べて十分に低い周波数としている。 The change in S are assumed to be sufficiently lower frequency than the carrier.

また、演算出力信号は、図2における抵抗R1,R2の抵抗値を3kΩとし、第1,第2の乗算器要素回路101,102の各出力電流Io1,Io2の差を電圧差Voutとして読み取っている。 The arithmetic output signal, the resistance values ​​of the resistors R1, R2 in FIG. 2 and 3 k [Omega, read first, the difference between the output currents Io1, Io2 of the second multiplier element circuits 101 and 102 as a voltage difference Vout there.

また、図2では、信号入力部としての電圧電流変換回路を省略しているが、実際にはOPアンプを用いた電圧電流変換回路を用いている。 Further, in FIG. 2, although not the voltage-to-current converter circuit as a signal input unit, in fact uses the voltage-current conversion circuit using an OP amplifier.
図3に、C=1mA、S=1mAの時の電圧差Vout(演算出力信号)をオシロスコープで読み取った電圧値を抵抗値3kΩで割り算して電流差(δI)に変換したグラフを示す。 Figure 3, C = 1mA, shows a graph converted to S = the voltage difference Vout current difference by dividing the voltage value read in (operation output signal) oscilloscope resistance 3kΩ when the 1 mA (.delta.I). 図3において、縦軸は抵抗R1と抵抗R2とに流れている各出力電流Io1,Io2の差δI、横軸は時間である。 3, the vertical axis represents the output current flowing in the resistor R1 and the resistor R2 Io1, difference Io2 .delta.I, the horizontal axis represents time. なお、図3の横軸において、「0.0E+00」、「1.0E−05」、「2.0E−05」、「3.0E−05」、「4.0E−05」、「5.0E−05」はそれぞれ「0.0×10 +0 」、「1.0×10 −5 」、「2.0×10 −5 」、「3.0×10 −5 」、「4.0×10 −5 」、「5.0×10 −5 」を意味している。 Incidentally, the horizontal axis of FIG. 3, "0.0E + 00", "1.0E-05", "2.0E-05", "3.0E-05", "4.0E-05", "5. 0E-05 "respectively" 0.0 × 10 +0 "," 1.0 × 10 -5 "," 2.0 × 10 -5 "," 3.0 × 10 -5 "," 4.0 × 10-5 ", means" 5.0 × 10 -5. "

キャリア信号と変調信号(シグナル信号が高調波で変調された信号)とは同位相なので、きっちりとした乗算が行われているならば、演算出力信号がゼロを下回ることはない。 Since the carrier signal and the modulation signal (signal signal signal is modulated with a harmonic) of the same phase, if has been carried out multiplication and tight, operation output signal is never less than zero. しかしながら、図3に示されるように、実際の波形では電流差(δI)がゼロを大きく下回っており、なおかつ波形も歪んでいることが判る。 However, as shown in FIG. 3, the actual waveform is below the current difference (.delta.I) is greater zero, it can be seen that distorted even yet waveforms.

次に、例えば可変容量型センサーなどにおける乗算器の実際の応用では、乗算器の演算出力信号が後段のローパスフィルターを通過した後の線形性、ノイズ特性が重要であることを考慮し、乗算器の演算出力信号を1kHz,3次のローパスフィルターで処理して評価を行った。 Then, for example, in the practical applications of the multiplier in such variable displacement sensors, considering that multiplier linearity after the operation output signal is passed through the subsequent low-pass filter, the noise characteristics are important, the multiplier It was evaluated the arithmetic output signal by processing at 1 kHz, 3-order low-pass filter.

図4に、キャリア信号の振幅Cを1mAで一定として、シグナルの電流値S(信号電流)を−1.1mA(逆位相、振幅1.1mA)から+1.1mA(同位相、振幅1.1mA)まで変化させて、フィルター通過後の直流電圧(ローパスフィルター後電圧)を測定した結果を示す。 4, the constant amplitude C of the carrier signal at 1 mA, the change signal current S (signal current) to -1.1MA (reverse phase, amplitude 1.1 mA) from + 1.1 mA (in phase, amplitude 1.1 mA) by, it shows the results of measurement of the DC voltage after passing through the filter (voltage after the low-pass filter). 図4におけるローパスフィルター後電圧−信号電流特性は、概略線形であるが、直線式からのずれが最大8%存在する。 A low pass filter after the voltage in FIG. 4 - signal current characteristic is a schematic linear deviation from a straight line equation exists 8% maximum. ただし、3次項のフィッティングを考慮すると、線形からのずれは0.6%以下で実用に十分な性能と言える。 However, considering the fitting cubic term, deviation from linearity can be said sufficient performance for practical use in 0.6% or less.

また、ノイズ密度は10nV/√Hzであり、図9に示したスイッチング乗算器に対して、1/10にノイズを低下させることができた。 The noise density of 10 nV / √Hz, the switching multiplier of FIG. 9, it was possible to reduce the noise to 1/10.
(d)なお、図2に示す乗算器の構成例における設計値は次の通りとしているが、これに限定されるものではない。 (D) Although the design value in configuration example of the multiplier shown in FIG. 2 are as follows, but is not limited thereto.

(d1)トランジスタQ1〜Q8:β値170。 (D1) transistor Q1~Q8: β value 170.
(d2)抵抗R1、R2:抵抗値3000Ω。 (D2) resistors R1, R2: resistance value 3000Ω.
(d3)電源VP、VM:電源電圧はそれぞれ+15V、−15V。 (D3) the power VP, VM: each power supply voltage + 15V, -15V.

(ハ)以上のように、実施例1の乗算器は、次のような利点を有している。 As described above (c), the multiplier first embodiment has the following advantages.
(a)正弦波入力での演算動作が可能であるため、上述のスイッチング乗算器におけるような、矩形波によるスイッチングノイズが混入してしまう問題がなく、より低ノイズの乗算器を構成することができる。 (A) Since it is possible to arithmetic operation with a sine wave input, as in the above-described switching multiplier, there is no problem that the switching noise is mixed by a rectangular wave, it is possible to form a lower noise multiplier it can.

(b)各乗算器要素回路における出力電流と第1,第2の入力電流との関係式において温度Tに依存する定数項がないため、温度変化によるドリフトを低く抑えることができる。 (B) the output current and the first of each multiplier element circuits, because there is no constant term that depends on the temperature T in the relational expression between the second input current, it is possible to reduce the drift due to temperature change.

上述の実施例1では、実際には信号入力部として(図2には図示されない)OPアンプを用いた電圧電流変換回路を用いる構成としたが、この部分だけで例えば9個のOPアンプを用いる構成となり、回路規模として非常に大きなものになってしまう。 In the first embodiment described above, actually has a configuration using a (not shown in Figure 2) the voltage-current conversion circuit using an OP amplifier as a signal input unit, using only for example nine OP amp this part configuration and will, would become very large as the circuit scale. そこで、実施例2では、信号入力部における電圧電流変換回路をエミッタフォロワーとカレントミラーとで構成した。 In a second embodiment, to constitute a voltage-current converting circuit in the signal input portion is composed of the emitter-follower a current mirror.

(イ)乗算器要素回路の構成: (B) Configuration of the multiplier element circuits:
まず、実施例2において用いる乗算器要素回路は、上述の図1で説明した実施例1における乗算器要素回路と同様の構成とすることができる。 First, a multiplier element circuit used in the second embodiment may be the same configuration as the multiplier element circuit in the first embodiment described in FIG 1 above.

(ロ)乗算器の構成: (B) multiplier of configuration:
(a)次に、実施例2に係る乗算器の回路構成について説明する。 (A) will be described the circuit configuration of the multiplier according to the second embodiment. 図5は本発明の実施例2に係る乗算器の構成例を示す回路図であり、図2と同一の符号は同一名称の部分を示す。 Figure 5 is a circuit diagram showing a configuration example of a multiplier according to a second embodiment of the present invention, the same reference numerals as those of FIG. 2 shows a portion of the same name.

(b)図5の乗算器は、次のように信号入力部における電圧電流変換回路をエミッタフォロワーとカレントミラーとで構成したものである。 (B) multiplier of FIG. 5 is a voltage-current converting circuit in the signal input unit as follows is constituted by an emitter follower and a current mirror. すなわち、図5の乗算器は、信号入力部111として、入力信号電圧源Vin1,Vin2と、上記入力信号電圧源Vin1,Vin2からの信号電圧がそれぞれ入力される第1および第2のエミッタフォロワー回路と、第1ないし第4のカレントミラー回路とを備えている。 That is, the multiplier in FIG. 5, as the signal input unit 111, an input signal voltage source Vin1, Vin2, the first and second emitter follower circuit signal voltage from the input signal voltage source Vin1, Vin2 are input When, and a current mirror circuit of the first to fourth.

ここで、第1および第2のエミッタフォロワー回路は、いずれも、プッシュプル型に構成されたエミッタフォロワー回路である。 Here, the first and second emitter follower circuits are each an emitter-follower circuit formed in a push-pull type. トランジスタQ9〜Q12からなる第1のエミッタフォロワー回路は、その入力回路部に電源VP側のバイアス用定電流源Ib11および電源VM側のバイアス用定電流源Ib12を備えている。 The first emitter follower circuit consisting of transistors Q9~Q12 includes a power supply VP bias constant current source side Ib11 and bias constant current source Ib12 power VM side to the input circuit section. トランジスタQ13〜Q16からなる第2のエミッタフォロワー回路は、その入力回路部に電源VP側のバイアス用定電流源Ib21および電源VM側のバイアス用定電流源Ib22を備えている。 Second emitter follower circuit consisting of transistors Q13~Q16 includes a power supply VP bias constant current source side Ib21 and bias constant current source Ib22 power VM side to the input circuit section.

トランジスタQ17〜Q19からなる第1のカレントミラー回路は、電源VP側に設けられるとともに、トランジスタQ9〜Q12からなる第1のエミッタフォロワー回路の電源VP側の出力電流が入力される2出力型のカレントミラー回路である。 The first current mirror circuit consisting of transistors Q17~Q19, together provided the power source VP side, of the 2-output power VP of the output current of the first emitter follower circuit consisting of transistor Q9~Q12 is input current it is a mirror circuit.

トランジスタQ20〜Q21からなる第2のカレントミラー回路は、電源VM側に設けられるとともに、トランジスタQ13〜Q16からなる第2のエミッタフォロワー回路の電源VM側の出力電流が入力されるカレントミラー回路である。 Second current mirror circuit consisting of transistors Q20~Q21, together provided the power source VM side, is a current mirror circuit power supply VM side of the output current of the second emitter follower circuit consisting of transistor Q13~Q16 is input .

トランジスタQ22〜Q23からなる第3のカレントミラー回路は、電源VP側に設けられるとともに、トランジスタQ13〜Q16からなる第2のエミッタフォロワー回路の電源VP側の出力電流が入力されるカレントミラー回路である。 Third current mirror circuit consisting of transistors Q22~Q23, together provided the power source VP side is the current mirror circuit power VP of the output current of the second emitter follower circuit consisting of transistor Q13~Q16 is input .

トランジスタQ24〜Q25からなる第4のカレントミラー回路は、電源VM側に設けられるとともに、トランジスタQ22〜Q23からなる第3のカレントミラー回路の出力電流が入力されるカレントミラー回路である。 Fourth current mirror circuit consisting of transistors Q24~Q25, together provided the power source VM side, a current mirror circuit the output current of the third current mirror circuit consisting of transistors Q22~Q23 is input.

そして、第1のカレントミラー回路(Q17〜Q19)の2つの出力電流をそれぞれ第1の乗算器要素回路101における入力信号電流源Iin1および第2の乗算器要素回路102における入力信号電流源Iin3の各電流とし、第2のカレントミラー回路(Q20〜Q21)の出力電流を第1の乗算器要素回路101における入力信号電流源Iin2の電流とするとともに、第4のカレントミラー回路(Q24〜Q25)の出力電流を第2の乗算器要素回路102における入力信号電流源Iin4の電流としている。 The first current mirror circuit (Q17~Q19) of the first of the two output currents of each multiplier input signal current source in element circuits 101 Iin1 and second multiplier input of the element circuits 102 signal current source Iin3 and each current, with the output current of the second current mirror circuit (Q20~Q21) a first current multiplier factor input in the circuit 101 the signal current source Iin2, fourth current mirror circuit (Q24~Q25) the output current is set to current input signal current source Iin4 in the second multiplier element circuit 102.

なお、図5の乗算器は、信号入力部111における電圧電流変換回路にトランジスタ、抵抗などの個別素子を使っていることにより回路構成が複雑になっているが、信号入力部における電圧電流変換回路にOPアンプを使う場合に比べて1/20の面積で乗算器を構成することが可能となっている。 Note that the multiplier of FIG. 5, the transistor in the voltage-current converting circuit in the signal input unit 111, although the circuit configuration becomes complicated by that use separate components such as resistor, the voltage-current converting circuit in the signal input unit it is possible to configure the multiplier 1/20 area as compared with the case of using an OP amplifier.

(c)実験例2: (C) Experimental Example 2:
図5に示されるように、入力信号電圧として2つの電圧入力端子に、それぞれ、キャリア信号の As shown in FIG. 5, the two voltage input terminals as an input signal voltage, respectively, of the carrier signal

を入力するとともに、変調信号の Inputs the, the modulated signal

を入力した。 You enter. なお、シグナルSの電圧値範囲は、−1.2V<S<+1.2Vとした。 The voltage value range of the signal S is set to -1.2V <S <+ 1.2V.
図5の乗算器の演算出力信号が(図5には図示されない)後段のローパスフィルターを通過した後の直流電圧(ローパスフィルター通過後電圧)と入力したシグナル(シグナル振幅)との関係を図6に示す。 FIG relationships of the operation output signal of the multiplier of FIG. 5 and (not shown in Figure 5) downstream of the low-pass filter the DC voltage after passing through the signal input and (low-pass filter after passing through voltage) (signal amplitude) 6 to show. 入力した値は電流換算で実施例1の場合と同じ値であるが、図6におけるローパスフィルター後電圧−シグナル振幅特性の線形性は2%以内であり、図4(実施例1)より向上している。 The value entered is the same value as in Example 1 at a current conversion, a low-pass filter after the voltage in FIG. 6 - linearity of the signal amplitude characteristics are within 2%, better than 4 (Example 1) ing. これは、電流信号を発生させるエミッタフォロワーに非線形性があって、トランスリニア回路の非線形性と打ち消しあった結果である。 This is a nonlinearity in the emitter follower to generate a current signal, the result being partially offset the nonlinearity of the translinear circuit. なお、さらに3次式の補正で誤差を0.1%以下にすることが可能であるので、実用上、全く問題ない。 Since it is possible to make the error less than 0.1% in the more cubic equation of correction, practically, no problem. ノイズ密度は10nV/√Hzであり、実施例1と同様、低ノイズ化が実現されている。 Noise density is 10 nV / √Hz, similarly to Example 1, noise reduction is realized.

(d)さらに、図5の乗算器は、高速応答が可能なエミッタフォロワーとカレントミラーとで構成されているので、高周波まで演算動作が可能であり、実験では10MHzでなんら問題なく演算出力が得られている。 (D) In ​​addition, the multiplier of FIG. 5, which is configured in an emitter follower and a current mirror capable of high-speed response, is capable of calculating operation to a high frequency, no problem without operation output is obtained at 10MHz in the experiment It is. 例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器として、図5の乗算器のように高周波まで演算出力が可能な乗算器を用いることによって、センサーの高SN化が可能になる。 For example the output of such a variable displacement sensor as a demodulator for measuring by modulating a high frequency, by using the calculated output to a high frequency capable multipliers as the multiplier of FIG. 5, a high SN of sensors possible to become. この点に関し、例えば、100kHzに比べて周波数倍の高SN化、すなわち100倍の高SN化が可能となる。 In this regard, for example, a high SN of the frequency doubled compared to 100kHz, i.e. it is possible to 100 times higher SN of.

また、SN比に対する要求がそれほどでない場合でも、チャージアンプの低インピーダンス化に寄与する。 Further, even if the request for the SN ratio is not less, contributing to the low impedance of the charge amplifier. たとえば、ノイズ密度が100nV/√Hz程度許容される場合でも、このノイズ密度を100kHzで維持するためには、チャージアンプのインピーダンスは100MΩ程度要求される。 For example, even when the noise density is allowed about 100 nV / √Hz, in order to maintain the noise density at 100kHz, the impedance of the charge amplifier is required about 100 M.OMEGA. このように高いインピーダンスを持たせると回路が不安定になり、パッケージなどに細心の注意が要求される。 Thus it becomes unstable when to have a high impedance circuit, careful attention such as the package is required. これが10MHzまで許容されると、インピーダンスは1MΩ程度まで落とすことか可能であり、チャージアンプのインピーダンスをここまで低抵抗化した場合には、通常のアナログ回路と何ら変わるところ無く、安定な動作が保障される。 If this is permitted to 10 MHz, the impedance is possible or be dropped to about 1 M.OMEGA, the impedance of the charge amplifier far when resistance is reduced, without place not differ with ordinary analog circuits, stable operation is guaranteed It is.

(e)なお、図5に示す乗算器の構成例における設計値は次の通りとしているが、これに限定されるものではない。 (E) Although the design value in configuration example of the multiplier shown in FIG. 5 are as follows, but is not limited thereto.
(e1)トランジスタQ1〜Q25:β値200。 (E1) transistor Q1~Q25: β value of 200.

(e2)抵抗R1〜R2:抵抗値3000Ω。 (E2) resistance R1~R2: resistance value 3000Ω.
(e3)抵抗R4〜R13:抵抗値470Ω。 (E3) resistance R4~R13: resistance value 470Ω.
(e4)定電流源Ib12,Ib12,Ib21,Ib22:電流値1.2mA。 (E4) a constant current source Ib12, Ib12, Ib21, Ib22: current 1.2 mA.

(e5)電源VP、VM:電源電圧はそれぞれ+15V、−15V。 (E5) the power VP, VM: each power supply voltage + 15V, -15V.
(ハ)以上のように、実施例2の乗算器は、次のような利点を有しており、例えば可変容量型センサーなどの出力を高周波で変調して測定するための復調器として好適である。 (C) As described above, the multiplier Example 2 has the following advantages, for example, suitable output such as a variable displacement sensor as a demodulator for measuring by modulating a high frequency is there.

(a)正弦波入力での演算動作が可能であるため、上述のスイッチング乗算器におけるような、矩形波によるスイッチングノイズが混入してしまう問題がなく、より低ノイズの乗算器を構成することができる。 (A) Since it is possible to arithmetic operation with a sine wave input, as in the above-described switching multiplier, there is no problem that the switching noise is mixed by a rectangular wave, it is possible to form a lower noise multiplier it can.

(b)各乗算器要素回路における出力電流と第1,第2の入力電流との関係式において温度Tに依存する定数項がないため、温度変化によるドリフトを低く抑えることができる。 (B) the output current and the first of each multiplier element circuits, because there is no constant term that depends on the temperature T in the relational expression between the second input current, it is possible to reduce the drift due to temperature change.

(c)信号入力部が高速応答の可能なエミッタフォロワーとカレントミラーとで構成されることにより、より高周波の領域、例えば100kHz程度以上の高周波領域においても正弦波入力での低ノイズの演算動作が可能となっているので、実施例2の乗算器を例えば可変容量型センサーの出力を高周波で変調して測定するための復調器として用いた場合、測定に用いるキャリア信号の周波数をより高い周波数としてチャージアンプのノイズをより減少させ、可変容量型センサーのSN比をより高くすることが可能となる。 By (c) signal input section is constituted by an emitter follower a current mirror capable of high-speed response, higher frequency region, for example, low noise operational behavior of a sine wave input even 100kHz about more high frequency region since become possible, in the case of using the multiplier example 2, for example the output of the variable displacement sensor as a demodulator for measuring by modulating a high frequency, as higher frequencies the frequency of the carrier signal used for measurement charge amplifier noise more reduces the, it is possible to further increase the SN ratio of the variable capacity type sensor.

(d)従来、100kHz程度以上の高周波に対応した乗算器としてダブルバランスドミキサーが一般的に用いられてきているが、実施例2の乗算器では、ダブルバランスドミキサーにおけるような高価なトランスが不要であるため、より安価な乗算器を提供することができる。 (D) conventionally, but a double-balanced mixer have been generally used as a multiplier that corresponds to 100kHz about more than the high frequency, the multiplier Example 2, is costly transformers as in the double balanced mixer because it is not necessary, it is possible to provide a less expensive multipliers.
[乗算器の線形性] [Linearity multiplier]
なお、一般的に乗算器の性能として線形性が求められる。 Note that linearity is required as the performance of general multiplier. しかしながら、例えば可変容量型センサーにおいて乗算器を用いる場合、センサー自身に非線形性を持つ場合が多く、実際に、MEMSの可変容量型の加速度センサーなどにおいては、測定範囲内で1〜5%程度の非線形性があるのが一般的である。 However, for example, when using a multiplier in a variable displacement sensors, often having non-linear resistance to the sensor itself, in fact, in such a variable capacitance type acceleration sensor of the MEMS is about 1-5% in the measuring range there is non-linearity is generally. したがって、高度な線形性が要求される場合には、センサー出力のアナログ値をAD変換し、デジタル演算による線形化の補正処理を行っている。 Therefore, when high linearity is required, the analog value of the sensor output to the AD conversion is performed a correction process of linearization by digital computation.

この点について、逆に考えると、乗算器で発生する非線形性がセンサー自身の非線形性以下であれば、何ら問題なく用いることができると言える。 In this regard, given the contrary, the non-linearity generated by the multiplier is equal to or less than the non-linearity of the sensor itself, it can be said that it is possible to use without any problems.
このため、本発明では、特に可変容量型センサーなどの出力を高周波で変調して測定するための復調器として用いられる乗算器における課題事項として、乗算器の線形性よりもノイズ特性の向上をより優先すべき課題としている。 Therefore, in the present invention, as a problem matters in a multiplier used as a demodulator for measuring by modulating particular output such as a variable displacement sensors at a high frequency, more improvement in noise characteristics than the linearity of the multiplier and an object to be priority.

101・・・第1の乗算器要素回路 102・・・第2の乗算器要素回路 111・・・信号入力部(電圧電流変換回路) 101 ... first multiplier element circuits 102 ... second multiplier element circuits 111 ... signal input section (voltage-current conversion circuit)
Q1〜Q25・・・トランジスタ R1〜R13・・・抵抗 Ib11,Ib12,Ib21,Ib22・・・(バイアス用)定電流源 Iin1〜Iin4・・・入力信号電流源 Vin1〜Vin2・・・入力信号電圧源 Io,Io1,Io2・・・出力信号電流 Vo,Vo1,Vo2,Vout・・・出力信号電圧 VP,VM・・・電源 Q1~Q25 · · · transistor R1 to R13 · · · resistance Ib11, Ib12, Ib21, Ib22 ··· (bias) a constant current source Iin1~Iin4 · · · input signal current source Vin1~Vin2 · · · Input signal voltage source Io, Io1, Io2 ··· output signal current Vo, Vo1, Vo2, Vout ··· output signal voltage VP, VM · · · power

Claims (3)

  1. 互に逆極性の第1および第2の電源と、 First and second power supply having a polarity opposite to one another,
    ダイオード接続された第1のトランジスタと,前記第1のトランジスタと同極性の第2のトランジスタとがベース同士を結合されてなる第1のトランジスタ回路と、 A first transistor which is diode-connected, a first transistor circuit and the second transistor of the same polarity as the first transistor is coupled to the base to each other,
    前記第1のトランジスタと逆極性であってダイオード接続された第3のトランジスタと,前記第3のトランジスタと同極性の第4のトランジスタとがベース同士を結合されてなる第2のトランジスタ回路とを備え、 A third transistor which is diode-connected to a first transistor and a reverse polarity, and a fourth transistor of the third transistor and the same polarity and a second transistor circuit formed by coupling the base to each other provided,
    第1のトランジスタと第3のトランジスタとのエミッタ同士を接続して,この接続点を接地するとともに、第2のトランジスタと第4のトランジスタとのエミッタ同士を接続し、 Connect the emitters of the first transistor and the third transistor, while grounding the connection point, to connect the emitters of the second transistor and the fourth transistor,
    第1のトランジスタのコレクタを第1の入力信号電流源を介して第1の電源に接続するとともに、第3のトランジスタのコレクタを第2の入力信号電流源を介して第2の電源に接続し、 With connecting collector of the first transistor to the first power supply through the first input signal current source, connecting the collector of the third transistor to the second power supply through the second input signal current source ,
    第2のトランジスタのコレクタを第1の抵抗を介して第1の電源に接続するとともに、第4のトランジスタのコレクタを第2の電源に接続し、 With connecting the collector of the second transistor to the first power supply through the first resistor connects the collector of the fourth transistor to a second power supply,
    第2のトランジスタのコレクタの出力電流が第1の抵抗を流れることによる出力電圧を,第1の入力信号電流源の電流と第2の入力信号電流源の電流との積の1/2乗に比例する信号として出力する ことを特徴とする乗算器要素回路。 The output voltage by the output current of the collector of the second transistor flows through the first resistor, the square root of the product of the first input signal current source of the current and a second input signal current source of the current multiplier element circuit and outputs a proportional signal.
  2. 第1および第2の乗算器要素回路としてそれぞれ請求項1に記載の乗算器要素回路を備え、 Each includes a multiplier element circuit according to claim 1 as a first and second multiplier element circuits,
    第1の乗算器要素回路における第1の入力信号電流源および第2の乗算器要素回路における第1の入力信号電流源の各電流として、いずれも、直流のバイアス電流と高周波で変調された変調信号の電流との和の電流を入力するとともに、 As the first of each current of the input signal current source in a first input signal current source and the second multiplier element circuit of the first multiplier element circuits, modulation Both modulated by the DC bias current and the high frequency inputs the current of the sum of the signal current,
    第1の乗算器要素回路における第2の入力信号電流源および第2の乗算器要素回路における第2の入力信号電流源の各電流として、それぞれ、直流のバイアス電流と高周波のキャリア信号の電流との和の電流,および,直流のバイアス電流と高周波のキャリア信号の電流との差の電流を入力することによって、 As a second input signal current source each current of the second input signal current source and the second multiplier element circuit of the first multiplier element circuits, respectively, and the current of the DC bias current and high-frequency carrier signal the sum of the currents, and, by inputting the current difference between the current of the DC bias current and a high frequency carrier signal,
    変調信号の電流とキャリア信号の電流との積に比例した電圧値として、前記第1の乗算器要素回路の出力電圧と前記第2の乗算器要素回路の出力電圧との電位差を乗算出力信号とする ことを特徴とする乗算器。 As a voltage value proportional to the product of the current of the current and the carrier signal of the modulation signal, a potential difference multiplication output signal of the output voltage of the output voltage and the second multiplier element circuit of the first multiplier element circuits and multiplier, characterized by.
  3. 請求項2に記載の乗算器において、 In the multiplier according to claim 2,
    信号入力部として、 As a signal input section,
    第1および第2の入力信号電圧源と、 First and second input signal voltage source,
    前記第1および第2の入力信号電圧源からの信号電圧がそれぞれ入力されるプッシュプル型の第1および第2のエミッタフォロワー回路と、 First and second emitter follower circuits of push-pull signal voltage from the first and second input signal voltage source is inputted,
    第1ないし第4のカレントミラー回路とを備え、 The first to fourth and a current mirror circuit,
    前記第1のカレントミラー回路は,前記第1の電源側に設けられるとともに前記第1のエミッタフォロワー回路の前記第1の電源側の出力電流が入力される2出力型のカレントミラー回路であり、 Said first current mirror circuit is a current mirror circuit 2 output type output current of the first power source side is input of the first emitter follower circuit together provided in the first power source side,
    前記第2のカレントミラー回路は,前記第2の電源側に設けられるとともに前記第2のエミッタフォロワー回路の前記第2の電源側の出力電流が入力されるカレントミラー回路であり、 Said second current mirror circuit is a current mirror circuit output current of the second power source side is input of the second emitter follower circuit together provided in the second power source side,
    前記第3のカレントミラー回路は,前記第1の電源側に設けられるとともに前記第2のエミッタフォロワー回路の前記第1の電源側の出力電流が入力されるカレントミラー回路であり、 Said third current mirror circuit is a current mirror circuit output current of the first power source side is input of the second emitter follower circuit together provided in the first power source side,
    前記第4のカレントミラー回路は,前記第2の電源側に設けられるとともに前記第3のカレントミラー回路の出力電流が入力されるカレントミラー回路であって、 Said fourth current mirror circuit is a current mirror circuit output current of the third current mirror circuit together provided in the second power source side is input,
    前記第1のカレントミラー回路の2つの出力電流をそれぞれ第1の乗算器要素回路における第1の入力信号電流源および第2の乗算器要素回路における第1の入力信号電流源の各電流とし、 And each current of the first input signal current source in a first input signal current source and the second multiplier element circuits in each of the first multiplier element circuits two output currents of the first current mirror circuit,
    前記第2のカレントミラー回路の出力電流を第1の乗算器要素回路における第2の入力信号電流源の電流とするとともに、 With the current of the second input signal current source an output current of said second current mirror circuit of the first multiplier element circuits,
    前記第4のカレントミラー回路の出力電流を第2の乗算器要素回路における第2の入力信号電流源の電流とした ことを特徴とする乗算器。 Multiplier, characterized in that the output current of the fourth current mirror circuit and a second input signal current source of the current in the second multiplier element circuits.
JP2010207752A 2010-09-16 2010-09-16 Multiplier element circuits and multiplier Active JP5459157B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010207752A JP5459157B2 (en) 2010-09-16 2010-09-16 Multiplier element circuits and multiplier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010207752A JP5459157B2 (en) 2010-09-16 2010-09-16 Multiplier element circuits and multiplier

Publications (2)

Publication Number Publication Date
JP2012065146A true JP2012065146A (en) 2012-03-29
JP5459157B2 true JP5459157B2 (en) 2014-04-02

Family

ID=46060408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010207752A Active JP5459157B2 (en) 2010-09-16 2010-09-16 Multiplier element circuits and multiplier

Country Status (1)

Country Link
JP (1) JP5459157B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795659B2 (en) * 1983-08-30 1995-10-11 ソニー株式会社 Push-pull amplifier
JPS6462906A (en) * 1987-09-03 1989-03-09 Matsushita Electric Ind Co Ltd Output circuit
DE69629549T2 (en) * 1995-11-21 2004-06-17 Koninklijke Philips Electronics N.V. Arrangement with a magnetic write head, and write amplifier with capacitive, feedforward compensation
KR100814415B1 (en) * 2007-02-14 2008-03-18 포항공과대학교 산학협력단 Highly efficient doherty amplifier using a harmonic control circuit
JP2011142402A (en) * 2010-01-05 2011-07-21 Toshiba Corp Output circuit

Also Published As

Publication number Publication date Type
JP2012065146A (en) 2012-03-29 application

Similar Documents

Publication Publication Date Title
Tsividis Integrated continuous-time filter design/spl minus/an overview
Rashid Microelectronic circuits: analysis and design
Sansen Distortion in elementary transistor circuits
Grebennikov RF and microwave power amplifier design
US5298811A (en) Synchronous logarithmic amplifier
US5933771A (en) Low voltage gain controlled mixer
Verhoeven et al. Structured electronic design: negative-feedback amplifiers
Wambacq et al. Distortion analysis of analog integrated circuits
Pederson et al. Analog integrated circuits for communication: principles, simulation and design
US5151625A (en) High frequency BiMOS linear V-I converter, voltage multiplier, mixer
US6636085B2 (en) Phase shifter with an RC polyphase filter
Kivekas et al. Characterization of IIP2 and DC-offsets in transconductance mixers
Wiegerink Analysis and synthesis of MOS translinear circuits
Drakakis et al. " Log-domain state-space": A systematic transistor-level approach for log-domain filtering
Mulder et al. An RMS-DC converter based on the dynamic translinear principle
Surakampontorn et al. Integrable electronically tunable current conveyors
Tangsrirat et al. Current-mode multiphase sinusoidal oscillator using current differencing transconductance amplifiers
US4918338A (en) Drain-biassed transresistance device for continuous time filters
Ouzounov et al. Analysis and design of high-performance asynchronous sigma-delta modulators with a binary quantizer
Yang et al. A low-distortion BiCMOS seventh-order Bessel filter operating at 2.5 V supply
US6417712B1 (en) Phase shifter using sine and cosine weighting functions
Tangsrirat et al. Current-mode multiphase sinusoidal oscillator using CDTA-based allpass sections
Tang et al. A 14 bit 200 MS/s DAC with SFDR> 78 dBc, IM3<-83 dBc and NSD<-163 dBm/Hz across the whole nyquist band enabled by dynamic-mismatch mapping
Meijer et al. New concepts for smart signal processors and their application to PSD displacement transducers
US4331929A (en) Gain-controlled amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250