JP5449121B2 - 窒化ガリウム層を有する多層構造基板及びその製造方法 - Google Patents

窒化ガリウム層を有する多層構造基板及びその製造方法

Info

Publication number
JP5449121B2
JP5449121B2 JP2010284369A JP2010284369A JP5449121B2 JP 5449121 B2 JP5449121 B2 JP 5449121B2 JP 2010284369 A JP2010284369 A JP 2010284369A JP 2010284369 A JP2010284369 A JP 2010284369A JP 5449121 B2 JP5449121 B2 JP 5449121B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010284369A
Other languages
English (en)
Other versions
JP2012094802A (ja )
Inventor
翼 張
佑霖 蕭
榮淇 呂
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/0251Graded layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Description

本発明は、窒化ガリウム層を有する多層構造基板及びその製造方法に関し、特に厚さが大きく、且つ面積が大きい窒化ガリウム層を有する多層構造基板及びその製造方法に関するものである。

近年、シリコンを主とするパワーエレクトロニクス(power electronics)素子は、電気自動車の市場に広汎に利用され、例えば電気自動車内の電圧コンバーター(converter)又はインバータ(inverter)等の素子として製造されている。しかしながら、シリコン自体の材料特性に制限されるため、パワーエレクトロニクス素子の効能をさらに高めるには、その他の代替材料を探す必要がある。

窒化ガリウム(GaN)は、それ自体シリコンよりも優れた物理的性質を有するのみならず、シリコン基板上に成長させることによりその生産コストを低減することができるため、現在、電気電動車のパワーエレクトロニクス素子に適用される有望な材料の一つとなっている。

Shuo Jia、「AlGaN−GaN HEMTs on Patterned Silicon (111) Substrate」、IEEE Electron Device Letters、2005年3月、第26巻第3号 C.−H. Chen、「Stress relaxation in the GaN/AlN multilayers grown on a mesh−patterned Si(111) substrate」、Journal of Applied Physics、2005年、第98巻 A. Dadgar、「Crack−Free InGaN/GaN Light Emitters on Si(111)」、phys. stat. sol.、2001年、第1期、第188巻第1号

しかしながら、従来、シリコン基板上に窒化ガリウム層を成長させる場合、深刻な引っ張り応力によって窒化ガリウム層にクラックが生じて後続の利用に不利となり、窒化ガリウム層の厚さの増加又は面積の増大に伴い該クラックがさらに深刻となり、厚さの大きい窒化ガリウム層を成長させるのが困難となっている。また、窒化ガリウム層とシリコン基板との間の格子定数のミスマッチング(不整合)に制限され、窒化ガリウム層に多くの欠陥が生じやすくなる。上述の2つの要因により、窒化ガリウムを応用した電子素子の効能をさらに高めることができない。具体的には、厚さが小さく、欠陥密度が高い窒化ガリウム層により、製造された電子素子にリーク電流効果が生じることとなり、電子素子の直流特性及び耐高ブレークダウン電圧特性等が制限されるようになる。

Shuo Jiaらが2005年3月にIEEE Electron Device Letters第26巻第3号に公開した「AlGaN−GaN HEMTs on Patterned Silicon (111) Substrate」において、まずエッチングによりシリコン基板上にメッシュ状溝を形成し、さらに複数の矩形シリコンバンプを構成し、それらのシリコンバンプ上に窒化ガリウム層を形成するエピタキシャル構造が開示されているが、最終的には極小の面積(30ミクロン平方)内のみに厚さが1.5ミクロンである窒化ガリウム層を形成することができるに過ぎない。

また、C.−H. Chen様らが2005年にJournal of Applied Physics第98巻に公開した「Stress relaxation in the GaN/AlN multilayers grown on a mesh−patterned Si(111) substrate」において、まずシリコン(111)キャリア基板上に窒化シリコンメッシュ層を形成し、次いで該シリコン(111)キャリア基板上に窒化ガリウム層/窒化アルミニウム層/窒化ガリウム層/窒化アルミニウム層/窒化ガリウム層/窒化アルミニウム層を形成することが開示されているが、その最外表面の窒化ガリウム層の厚さは1ミクロンしかない。

さらに、A. Dadgarらが2001年にphys. stat. sol.の第1期の第188巻第1号に公開した「Crack−Free InGaN/GaN Light Emitters on Si(111)」において、まずシリコン(111)キャリア基板上にパターニングされた窒化シリコン層を形成するとともに、該シリコン(111)キャリア基板上に15対の窒化アルミニウムガリウム層/窒化ガリウム層を形成し、最後に窒化ガリウム層を形成することが開示されている。その最終的な窒化ガリウム層の厚みは3.6ミクロンあるが、該窒化ガリウム層は、100ミクロン平方の面積サイズしか形成できない。

従って、上述の従来技術はともに窒化ガリウム層の厚さが不足又は面積が過度に小さいといった欠点を有し、窒化ガリウム層をパワーエレクトロニクス素子に適用するのに不利となっている。

そこで、以上のとおりの事情に鑑み、後続の電子素子の製造に利用するために、キャリア基板上に厚さが大きく、面積が大きく、且つクラックがない窒化ガリウム層を如何にして形成するかが、現在解決すべき極めて重要な課題となっている。

上記の課題を解決するために、本発明は、キャリア基板を提供する工程と、前記キャリア基板上に、前記キャリア基板を露出する複数の開口を有するメッシュ層を形成する工程と、前記開口内におけるキャリア基板上に、複数の窒化物層からなる緩衝層を形成する工程と、前記緩衝層上にアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層を順次に形成し、底層である窒化アルミニウムガリウム層のアルミニウム濃度が中間層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が上層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層の形成過程において厚さの増加に従いアルミニウムの割合が減少するようにする工程と、前記上層である窒化アルミニウムガリウム層上に窒化ガリウム層を形成する工程と、を備えることを特徴とする窒化ガリウム層を有する多層構造基板の製造方法を提供する。

上述の多層構造基板の製造方法によれば、前記メッシュ層の材質は、窒化シリコンであり、前記メッシュ層を形成する工程は、前記キャリア基板上に窒化シリコン層を形成する工程と、前記窒化シリコン層上にメッシュ状レジスト層を形成する工程と、前記メッシュ状レジスト層によって被覆されていない前記窒化シリコン層を除去することで前記メッシュ層を形成する工程と、前記メッシュ状レジスト層を除去する工程と、を備えるようにしてもよい。

また、上述の製造方法によれば、前記窒化ガリウム層上にトップ層である窒化アルミニウムガリウム層を形成する工程をさらに備えるようにしてもよい。

また、上述の製造方法によれば、前記キャリア基板の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであり、前記窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であるようにしてもよい。

また、上述の多層構造基板の製造方法によれば、前記緩衝層は、高温窒化物層/低温窒化物層/高温窒化物層であり、前記高温窒化物層の形成温度は、1000℃〜1200℃であり、前記低温窒化物層の形成温度は、700℃〜900℃であるようにしてもよい。

また、本発明は、キャリア基板と、前記キャリア基板上に設けられ、前記キャリア基板を露出する複数の開口を有するメッシュ層と、前記開口内におけるキャリア基板上に設けられ、複数の窒化物層からなる緩衝層と、前記緩衝層上に順次に形成されたアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層であって、底層である窒化アルミニウムガリウム層のアルミニウム濃度が中間層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が上層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が下から上へ向けて次第に減少する3層の窒化アルミニウムガリウム層と、前記上層である窒化アルミニウムガリウム層上に設けられた窒化ガリウム層と、を備えることを特徴とする窒化ガリウム層を有する多層構造基板をさらに提供する。

上述の構造によれば、前記窒化ガリウム層上に設けられたトップ層である窒化アルミニウムガリウム層をさらに備えるようにしてもよい。

また、上述の構造によれば、前記キャリア基板の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであり、前記メッシュ層の材質は、窒化シリコンであり、前記窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であるようにしてもよい。

上述の多層構造基板によれば、前記緩衝層は、高温窒化物層/低温窒化物層/高温窒化物層であり、前記高温窒化物層の形成温度は、1000℃〜1200℃であり、前記低温窒化物層の形成温度は、700℃〜900℃であるようにしてもよい。

上述のように、本発明に係る窒化ガリウム層を有する多層構造基板の製造方法は、まずキャリア基板上に複数の開口を有するメッシュ層を形成するとともに、該開口内におけるキャリア基板上に緩衝層、アルミニウム濃度が異なる3層の窒化アルミニウムガリウム層を順次に形成し、さらに該上層である窒化アルミニウムガリウム層上に窒化ガリウム層を形成する。該アルミニウム濃度が異なる3層の窒化アルミニウムガリウム層によって、応力を効果的に解放し、窒化ガリウム層表面クラックを減少し、内部欠陥を制御することが可能となるため、面積が大きく、厚さが大きく、クラックがなく、且つ高品質の窒化ガリウム層を形成することができ、従来の技術と比較して、本発明に係る窒化ガリウム層を有する多層構造基板は、後続の耐高ブレークダウン電圧の高性能電子素子の製造に有利となる。

本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図であり、図1E’は図1Eの正面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の走査型電子顕微鏡による断面図及び光学顕微鏡による正面図である。 本発明に係る窒化ガリウム層を有する多層構造基板の走査型電子顕微鏡による断面図及び光学顕微鏡による正面図である。 厚さが異なる中濃度アルミニウム濃度の窒化アルミニウムガリウム層における本発明に係る窒化ガリウム層を有する多層構造基板の光学顕微鏡による正面図である。 厚さが異なる中濃度アルミニウム濃度の窒化アルミニウムガリウム層における本発明に係る窒化ガリウム層を有する多層構造基板の光学顕微鏡による正面図である。 厚さが異なる中濃度アルミニウム濃度の窒化アルミニウムガリウム層における本発明に係る窒化ガリウム層を有する多層構造基板の光学顕微鏡による正面図である。

以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。

図1A〜図1Iは、本発明に係る窒化ガリウム層を有する多層構造基板の製造方法の断面図であり、図1E’は図1Eの正面図である。

図1Aに示すように、キャリア基板10を提供し、キャリア基板10の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであってもよいが、格子面(111)のシリコン基板であるのが好ましい。

図1Bに示すように、PECVDによりキャリア基板10上に例えば窒化シリコン(SixNy)層11を300ナノメートルの厚さで形成する。

図1Cに示すように、窒化シリコン層11上にメッシュ状レジスト層12を形成する。

図1Dに示すように、メッシュ層12によって被覆されていない窒化シリコン層11を除去することで、キャリア基板10を露出する開口110を有するメッシュ層111を形成する。

図1E及び1E’に示すように、メッシュ状レジスト層12を除去する。この実施例において、メッシュ層111の開口110は、方形メッシュとしているが、メッシュ層111の開口110は、方形メッシュに限定されず、その他の形状のメッシュとしてもよいことは言うまでもない。メッシュ層111の開口110は、辺長が300〜1000μmである方形であるのが好ましく、これにより、パターニングされたキャリア基板(patterned substrate)が完成した。

図1Fに示すように、MOCVDにより開口110内におけるキャリア基板10上に複数の窒化物からなる緩衝層13を形成する。この実施例において、緩衝層13は、高温(high temperature、HT)窒化物層133/低温(low temperature、LT)窒化物層132/高温(HT)窒化物層131であってよく、高温窒化物層131、133の形成温度は、1000℃〜1200℃(好ましくは1030℃)であってもよく、低温窒化物層132の形成温度は、700℃〜900℃(好ましくは800℃)であってもよく、また、緩衝層13における窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であってもよい。本発明に係る一つの具体的な実施例において、該緩衝層を構成する窒化物層は、単一材質であり、例えば窒化アルミニウムである。

図1Gに示すように、緩衝層13上にアルミニウム濃度が異なる窒化アルミニウムガリウム層、即ち底層である窒化アルミニウムガリウム層141、中間層である窒化アルミニウムガリウム層142及び上層である窒化アルミニウムガリウム層143を順次に形成する。該底層である窒化アルミニウムガリウム層141及び上層である窒化アルミニウムガリウム層143の成分は固定的(fixed)であり、該中間層である窒化アルミニウムガリウム層142は、形成過程において厚さの増加に従いアルミニウムの割合が次第に減少し(又はガリウムの割合が相対的に次第に増加する)、即ち該中間層である窒化アルミニウムガリウム層142の成分は、段階的(granded)である。また、該底層である窒化アルミニウムガリウム層141のアルミニウム濃度が中間層である窒化アルミニウムガリウム層142よりも大きく、該中間層である窒化アルミニウムガリウム層142のアルミニウム濃度が上層である窒化アルミニウムガリウム層143よりも大きい。具体的には、該底層である窒化アルミニウムガリウム層141の成分は、Al0.29Ga0.71Nであり、該中間層である窒化アルミニウムガリウム層142の成分は、AlGa1−xN(厚さの増加に従い該xが0.29から次第に0.07に減少する)であり、該上層である窒化アルミニウムガリウム層143の成分は、Al0.07Ga0.93Nである。

図1Hに示すように、低アルミニウム濃度の上層である窒化アルミニウムガリウム層143上に窒化ガリウム層15を形成する。

図1Iに示すように、窒化ガリウム層15上にトップ層である窒化アルミニウムガリウム層16を形成する。

本発明に係る窒化ガリウム層を有する多層構造基板は、キャリア基板10と、キャリア基板10上に設けられ、キャリア基板10を露出する複数の開口110を有するメッシュ層111と、開口110内におけるキャリア基板10上に設けられ、複数の窒化物層からなる緩衝13層と、緩衝層13上に順次に形成されたアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層であって、底層である窒化アルミニウムガリウム層141のアルミニウム濃度が中間層である窒化アルミニウムガリウム層142よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層142のアルミニウム濃度が上層である窒化アルミニウムガリウム層143よりも大きく、且つ中間層である窒化アルミニウムガリウム層142のアルミニウム濃度が下から上へ向けて次第に減少する3層の窒化アルミニウムガリウム層と、低アルミニウム濃度の上層である窒化アルミニウムガリウム層143上に設けられた窒化ガリウム層15と、を備える。

上述の構造によれば、前記窒化ガリウム層15上に設けられたトップ層である窒化アルミニウムガリウム層16をさらに備えるようにしてもよい。

本発明に係る窒化ガリウム層を有する多層構造基板において、前記キャリア基板10の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであり、前記メッシュ層111の材質は、窒化シリコンであるようにしてもよい。

また、上述の多層構造基板によれば、緩衝層13は、高温窒化物層133/低温窒化物層132/高温窒化物層131であり、高温窒化物層131、133の形成温度は、1000℃〜1200℃であり、低温窒化物層132の形成温度は、700℃〜900℃であり、当該窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であるようにしてもよい。

図2A及び図2Bは、それぞれ本発明に係る窒化ガリウム層を有する多層構造基板の走査型電子顕微鏡(Scanning Electron Microscope、SEM)による断面図及び光学顕微鏡(optical microscope、OM)による正面図である。図に示すように、本発明では、メッシュ層111内における300ミクロン平方面積のキャリア基板10上に厚さが2ミクロンであり、且つクラックがない窒化ガリウム層15(この実施例においては窒化アルミニウムを緩衝層13とする)を得ることができる。実際に、本発明は、厚さが少なくとも2.2ミクロンの窒化ガリウム層15をさらに得ることができる。

図3A〜図3Cは、本発明に係る窒化ガリウム層を有する多層構造基板の光学顕微鏡による正面図であり、図3A、図3B及び図3Cは、中間層である窒化アルミニウムガリウム層の厚さがそれぞれ0、0.3及び1.2ミクロンである場合(窒化ガリウム層の厚さが1ミクロンである)を示す。中間層である窒化アルミニウムガリウム層では、圧縮応力が生成され、当該圧縮応力により窒化ガリウム層とキャリア基板とによる引っ張り応力を平衡させることができるため、図に示すように、中間層である窒化アルミニウムガリウム層の厚さの増加に従い、窒化ガリウム層のクラック密度が明らかに減少し、さらには中間層である窒化アルミニウムガリウム層の厚さが1.2ミクロンであり、且つ窒化ガリウム層の厚さが1ミクロンである場合、窒化ガリウム層にはクラックは生じていない。

上述のように、本発明に係る窒化ガリウム層を有する多層構造基板の製造方法は、まずキャリア基板上に複数の開口を有するメッシュ層を形成するとともに、該開口内におけるキャリア基板上に緩衝層を形成し、さらに該緩衝層上にアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層を順次に形成し、最後に上層である窒化アルミニウムガリウム層上に窒化ガリウム層を形成する。前記メッシュ層、アルミニウム濃度が異なる3層の窒化アルミニウムガリウム層によれば、応力を効果的に解放し、窒化ガリウム層表面クラックを減少し、内部欠陥を制御することが可能となるため、面積が大きく、厚さが大きく、クラックがなく、且つ高品質の窒化ガリウム層を形成することができ、後続の耐高ブレークダウン電圧の高性能電子素子の製造に有利となる。また、さらに前記窒化ガリウム層上にトップ層である窒化アルミニウムガリウム層を形成することで、高効率の高電子移動度トランジスタ(high electron mobility transistor、HEMT)等の素子の作成に有利となる。

上記の実施形態は本発明の主旨および効果・機能を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で色々な修飾や変更をすることが可能であり、そうした修飾や変更は本発明の特許請求の範囲に入るものである。

10 キャリア基板
11 窒化シリコン層
111 メッシュ層
110 開口
12 メッシュ状レジスト層
13 緩衝層
131、133 高温窒化物層
132 低温窒化物層
141 底層である窒化アルミニウムガリウム層
142 中間層である窒化アルミニウムガリウム層
143 上層である窒化アルミニウムガリウム層
15 窒化ガリウム層
16 トップ層である窒化アルミニウムガリウム層

Claims (8)

  1. キャリア基板を提供する工程と、
    前記キャリア基板上に、前記キャリア基板を露出する複数の開口を有するメッシュ層を形成する工程と、
    前記開口内における前記キャリア基板上に、複数の窒化物層からなる緩衝層を形成する工程と、
    前記緩衝層上にアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層を順次に形成し、底層である窒化アルミニウムガリウム層のアルミニウム濃度が中間層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が上層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層の形成過程において厚さの増加に従いアルミニウムの割合が減少するようにする工程と、
    前記上層である窒化アルミニウムガリウム層上に窒化ガリウム層を形成する工程と、
    を備え
    前記緩衝層は、高温窒化物層/低温窒化物層/高温窒化物層であり、前記高温窒化物層の形成温度は、1000℃〜1200℃であり、前記低温窒化物層の形成温度は、700℃〜900℃であることを特徴とする窒化ガリウム層を有する多層構造基板の製造方法。
  2. 前記キャリア基板の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであり、前記メッシュ層の材質は、窒化シリコンであることを特徴とする請求項1に記載の窒化ガリウム層を有する多層構造基板の製造方法。
  3. 前記メッシュ層を形成する工程は、
    前記キャリア基板上に窒化シリコン層を形成する工程と、
    前記窒化シリコン層上にメッシュ状レジスト層を形成する工程と、
    前記メッシュ状レジスト層によって被覆されていない前記窒化シリコン層を除去することで前記メッシュ層を形成する工程と、
    前記メッシュ状レジスト層を除去する工程と、
    を備えることを特徴とする請求項2に記載の窒化ガリウム層を有する多層構造基板の製造方法。
  4. 前記窒化ガリウム層上にトップ層である窒化アルミニウムガリウム層を形成する工程をさらに備えることを特徴とする請求項1に記載の窒化ガリウム層を有する多層構造基板の製造方法。
  5. 前記窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であることを特徴とする請求項1に記載の窒化ガリウム層を有する多層構造基板の製造方法。
  6. キャリア基板と、
    前記キャリア基板上に設けられ、前記キャリア基板を露出する複数の開口を有するメッシュ層と、
    前記開口内における前記キャリア基板上に設けられ、複数の窒化物層からなる緩衝層と、
    前記緩衝層上に順次に形成されたアルミニウム濃度が異なる3層の窒化アルミニウムガリウム層であって、底層である窒化アルミニウムガリウム層のアルミニウム濃度が中間層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が上層である窒化アルミニウムガリウム層よりも大きく、且つ前記中間層である窒化アルミニウムガリウム層のアルミニウム濃度が下から上へ向けて次第に減少する3層の窒化アルミニウムガリウム層と、
    前記上層である窒化アルミニウムガリウム層上に設けられた窒化ガリウム層と、
    を備え
    前記緩衝層は、高温窒化物層/低温窒化物層/高温窒化物層であり、前記高温窒化物層の形成温度は、1000℃〜1200℃であり、前記低温窒化物層の形成温度は、700℃〜900℃であることを特徴とする窒化ガリウム層を有する多層構造基板。
  7. 前記窒化ガリウム層上に設けられたトップ層である窒化アルミニウムガリウム層をさらに備えることを特徴とする請求項に記載の窒化ガリウム層を有する多層構造基板。
  8. 前記キャリア基板の材質は、シリコン、サファイア、窒化ガリウム、酸化亜鉛又は炭化シリコンであり、前記メッシュ層の材質は、窒化シリコンであり、前記窒化物層は、窒化アルミニウム層、窒化ガリウム層又は窒化アルミニウムガリウム層であることを特徴とする請求項に記載の窒化ガリウム層を有する多層構造基板。
JP2010284369A 2010-10-25 2010-12-21 窒化ガリウム層を有する多層構造基板及びその製造方法 Active JP5449121B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099136289 2010-10-25
TW99136289 2010-10-25

Publications (2)

Publication Number Publication Date
JP2012094802A true JP2012094802A (ja) 2012-05-17
JP5449121B2 true JP5449121B2 (ja) 2014-03-19

Family

ID=45972216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010284369A Active JP5449121B2 (ja) 2010-10-25 2010-12-21 窒化ガリウム層を有する多層構造基板及びその製造方法

Country Status (3)

Country Link
US (2) US8263425B2 (ja)
JP (1) JP5449121B2 (ja)
CN (1) CN102456548A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629531B2 (en) * 2011-02-18 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method to reduce wafer warp for gallium nitride on silicon wafer
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
CN105264644A (zh) 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
CN105304774B (zh) * 2015-11-03 2017-12-29 湘能华磊光电股份有限公司 一种led外延层生长方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3604205B2 (ja) * 1995-09-18 2004-12-22 日亜化学工業株式会社 窒化物半導体の成長方法
WO2005086243A1 (en) * 2004-03-08 2005-09-15 Showa Denko K.K. Pn junction type croup iii nitride semiconductor light-emitting device
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
JP4462251B2 (ja) * 2006-08-17 2010-05-12 日立電線株式会社 Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
US20080197369A1 (en) * 2007-02-20 2008-08-21 Cree, Inc. Double flip semiconductor device and method for fabrication
JP4592742B2 (ja) * 2007-12-27 2010-12-08 Dowaエレクトロニクス株式会社 半導体材料、半導体材料の製造方法及び半導体素子
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
US8377796B2 (en) * 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate

Also Published As

Publication number Publication date Type
US8263425B2 (en) 2012-09-11 grant
US20120298991A1 (en) 2012-11-29 application
US20120097968A1 (en) 2012-04-26 application
US8536616B2 (en) 2013-09-17 grant
JP2012094802A (ja) 2012-05-17 application
CN102456548A (zh) 2012-05-16 application

Similar Documents

Publication Publication Date Title
US20060091408A1 (en) Nitride based semiconductor device using nanorods and process for preparing the same
KR100746784B1 (ko) 나노선을 갖는 발광 소자 및 그의 제조 방법
JPH0541536A (ja) 半導体発光装置の製造方法
JP2009158804A (ja) 半導体材料、半導体材料の製造方法及び半導体素子
CN101373714A (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
JP2007027298A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007221001A (ja) 半導体素子
JP2006093683A (ja) 半導体基板、半導体素子、及び半導体発光素子
JP2009147140A (ja) 発光素子および発光素子の製造方法
JP2000174393A (ja) Iii族窒化物半導体およびその製造方法、およびiii族窒化物半導体装置
JP2004296717A (ja) 窒化物系半導体を含む積層体およびそれを用いた電子素子
JP2005350321A (ja) 窒化物半導体成長用基板
JP2007258406A (ja) 半導体装置
JPH11274082A (ja) Iii 族窒化物半導体およびその製造方法、およびiii 族窒化物半導体装置
JP2009188252A (ja) 半導体電子デバイス
JP2007088426A (ja) 半導体電子デバイス
US20110266522A1 (en) Semiconductor device
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
WO2011016304A1 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
US20090315067A1 (en) Semiconductor device fabrication method and structure thereof
JP2008004720A (ja) 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US8603898B2 (en) Method for forming group III/V conformal layers on silicon substrates
JP2010232377A (ja) 半導体素子
JP2012015306A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131224

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250