JP5428612B2 - Electronic component mounting structure - Google Patents

Electronic component mounting structure Download PDF

Info

Publication number
JP5428612B2
JP5428612B2 JP2009170086A JP2009170086A JP5428612B2 JP 5428612 B2 JP5428612 B2 JP 5428612B2 JP 2009170086 A JP2009170086 A JP 2009170086A JP 2009170086 A JP2009170086 A JP 2009170086A JP 5428612 B2 JP5428612 B2 JP 5428612B2
Authority
JP
Japan
Prior art keywords
electronic component
land
circuit board
solder
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009170086A
Other languages
Japanese (ja)
Other versions
JP2011029216A (en
Inventor
康二 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2009170086A priority Critical patent/JP5428612B2/en
Publication of JP2011029216A publication Critical patent/JP2011029216A/en
Application granted granted Critical
Publication of JP5428612B2 publication Critical patent/JP5428612B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品の実装構造に関する。   The present invention relates to an electronic component mounting structure.

従来、例えば特許文献1に記載されているように、電子部品は、回路基板に形成されたランドにハンダ付けされることにより、回路基板に実装される。   Conventionally, as described in Patent Document 1, for example, an electronic component is mounted on a circuit board by being soldered to a land formed on the circuit board.

回路基板の表面にはエッチングやメッキ、印刷技術により一対のランドが形成されている。一方、電子部品の表面には、メッキや印刷技術等により一対の電極が形成されている。各ランドと、各電極とがハンダ付けされることにより、各ランドと各電極との間にはハンダ部が形成される。このハンダ部により、ランドと電極とが電気的に接続される。   A pair of lands are formed on the surface of the circuit board by etching, plating, or printing techniques. On the other hand, a pair of electrodes is formed on the surface of the electronic component by plating or printing technology. By soldering each land and each electrode, a solder part is formed between each land and each electrode. By this solder portion, the land and the electrode are electrically connected.

特開2004−228444号公報JP 2004-228444 A

上記のように電子部品が実装された回路基板が、例えば車両に搭載される場合、回路基板は、氷点下から100℃程度までの環境温度の変化に耐えることが要請される。   When a circuit board on which electronic components are mounted as described above is mounted on a vehicle, for example, the circuit board is required to withstand changes in environmental temperature from below freezing to about 100 ° C.

しかしながら、回路基板と電子部品とは熱膨張率が異なる。このため、車両の使用状況の変化に伴う温度変化により、回路基板と電子部品との間を接続するハンダ部には、回路基板と電子部品の体積変化の差異に起因して熱応力が発生する。上記の温度変化が繰り返されると、ハンダ部においてクラックが発生、成長し、場合によっては、ハンダ部が破断することが懸念される。   However, the circuit board and the electronic component have different coefficients of thermal expansion. For this reason, due to a temperature change accompanying a change in the use situation of the vehicle, a thermal stress is generated in the solder portion connecting the circuit board and the electronic component due to a difference in volume change between the circuit board and the electronic component. . When the above temperature change is repeated, cracks are generated and grow in the solder part, and in some cases, the solder part may be broken.

特に、電子部品のうち回路基板と対向する対向面と、ランドとの間に位置するハンダ部においては、電子部品と回路基板との間の体積変化の差異に起因して、大きなせん断応力が加わる。このため、電子部品の対向面と、ランドとの間に位置するハンダ部からクラックが発生、成長することが懸念される。   In particular, a large shear stress is applied to the solder portion located between the land facing the circuit board of the electronic component and the land due to the difference in volume change between the electronic component and the circuit board. . For this reason, there is a concern that cracks are generated and grow from the solder portion located between the opposing surface of the electronic component and the land.

本発明は上記のような事情に基づいて完成されたものであって、ハンダ部におけるクラックの発生が抑制された、電子部品の実装構造を提供することを目的とする。   The present invention has been completed based on the above circumstances, and an object thereof is to provide an electronic component mounting structure in which the occurrence of cracks in a solder portion is suppressed.

本発明は、電子部品の実装構造であって、回路基板に形成されたランドと、前記回路基板の前記ランドと対応する位置に配設されると共に前記回路基板とは異なる熱膨張率を有する電子部品と、前記電子部品の表面のうち前記回路基板と対向する対向面及び前記対向面とは異なる面に形成された電極と、前記ランドと前記異なる面の電極とを接続するハンダ部と、前記電子部品の対向面と前記ランドとの間の領域に配されて前記電子部品の前記対向面と前記ランドとの間の領域内に加熱溶融したハンダが浸入するのを規制して前記対向面の電極と前記ハンダ部とを接触させない規制部と、を備える。 The present invention relates to an electronic component mounting structure, in which an electronic component having a thermal expansion coefficient different from that of a land formed on a circuit board and a position corresponding to the land of the circuit board is provided. A component, an electrode formed on a surface opposite to the circuit board of the surface of the electronic component and a surface different from the counter surface, a solder portion that connects the land and the electrode on the different surface, and It is arranged in a region between the facing surface of the electronic component and the land, and restricts the penetration of the heated and melted solder into the region between the facing surface of the electronic component and the land . A regulating portion that does not contact the electrode and the solder portion .

本発明によれば、電子部品の対向面とランドとの間の領域内には溶融したハンダの侵入が規制される。これにより、電子部品の対向面とランドとの間の領域内にはハンダが存在しないようになっている。この結果、電子部品の対向面とランドとの間において、熱応力によって、ハンダにクラックが発生することが抑制される。   According to the present invention, intrusion of molten solder is restricted in a region between the facing surface of the electronic component and the land. As a result, no solder exists in the region between the opposing surface of the electronic component and the land. As a result, the occurrence of cracks in the solder due to thermal stress between the facing surface of the electronic component and the land is suppressed.

また、電子部品の対向面とランドとの間の領域には規制部が配されているので、電子部品の対向面と異なる面に形成された電極と、ランドとの距離は、電子部品の対向面に形成された電極とランドとをハンダ付けする場合に比べて、大きくなっている。これにより、電子部品と回路基板との間に加わる熱応力を、ハンダ部により緩和することができる。   In addition, since the restricting portion is arranged in the region between the facing surface of the electronic component and the land, the distance between the electrode formed on a surface different from the facing surface of the electronic component and the land is the facing of the electronic component. Compared to the case where the electrodes and lands formed on the surface are soldered, they are larger. Thereby, the thermal stress applied between the electronic component and the circuit board can be relaxed by the solder portion.

本発明の実施態様としては、以下の構成が好ましい。
前記電子部品の対向面全面に前記規制部を備えていることが好ましい。
The following configuration is preferable as an embodiment of the present invention.
It is preferable that the restriction portion is provided on the entire facing surface of the electronic component .

上記の構成によれば、電子部品の対向面とランドとの間に溶融したハンダが浸入することを確実に規制できる。   According to said structure, it can control reliably that the melt | dissolved solder permeates between the opposing surface of an electronic component, and a land.

前記規制部は、前記電子部品の対向面及び前記ランドの双方と密着していることが好ましい。   It is preferable that the restricting portion is in close contact with both the opposing surface of the electronic component and the land.

上記の構成によれば、電子部品の対向面とランドとの間に溶融したハンダが浸入することを一層確実に規制できる。   According to said structure, it can control more reliably that the melt | dissolved solder permeates between the opposing surface of an electronic component, and a land.

前記規制部は前記回路基板のうち前記ランドが形成された面に形成されたソルダーレジスト層を含むことが好ましい。   It is preferable that the restricting portion includes a solder resist layer formed on a surface of the circuit board on which the land is formed.

上記の構成によれば、溶融したハンダはソルダーレジスト層により排除されるので、電子部品の対向面とランドとの間にハンダが浸入することを確実に抑制できる。   According to said structure, since the melt | dissolved solder is excluded by a soldering resist layer, it can suppress reliably that a solder permeates between the opposing surface of an electronic component, and a land.

また、ソルダーレジスト層は、回路基板にソルダーレジストを塗布する工程において形成することができる。これにより、新たに規制部を製造する工程を設ける必要がないので、製造コストの上昇を抑制できる。   The solder resist layer can be formed in the step of applying the solder resist to the circuit board. Thereby, since it is not necessary to provide the process of manufacturing a control part newly, the raise of manufacturing cost can be suppressed.

前記規制部は、前記電子部品の対向面に接着剤層により接着されていることが好ましい。   It is preferable that the restricting portion is bonded to the facing surface of the electronic component with an adhesive layer.

上記の構成によれば、電子部品の対向面とランドとの間に発生する熱応力は、接着剤によって規制部に伝達されて、規制部により吸収される。これにより、熱応力によって、ハンダ部にクラックが発生することを一層確実に抑制できる。   According to said structure, the thermal stress which generate | occur | produces between the opposing surface of an electronic component and a land is transmitted to a control part by an adhesive agent, and is absorbed by a control part. Thereby, it can suppress more reliably that a crack generate | occur | produces in a solder part with a thermal stress.

本発明によれば、ハンダ部においてクラックが発生することを抑制できる。   According to the present invention, it is possible to suppress the occurrence of cracks in the solder portion.

実施形態1に係る電子部品の実装構造を示す模式断面図Schematic sectional view showing a mounting structure of an electronic component according to Embodiment 1 電子部品の実装構造を示す模式平面図Schematic plan view showing the mounting structure of electronic components 回路基板の表面にランドを形成した工程を示す模式断面図Schematic sectional view showing the process of forming lands on the surface of the circuit board 回路基板の表面にソルダーレジスト層を形成した工程を示す模式断面図Schematic sectional view showing the process of forming a solder resist layer on the surface of the circuit board 回路基板の表面に合成樹脂層を形成した工程を示す模式断面図Schematic sectional view showing the process of forming a synthetic resin layer on the surface of the circuit board 電子部品を合成樹脂層に接着した状態を示す模式断面図Schematic cross-sectional view showing the state where electronic parts are bonded to the synthetic resin layer 実施形態2に係る電子部品の実装構造を示す模式断面図Schematic sectional view showing the mounting structure of the electronic component according to the second embodiment 実施形態3に係る電子部品の実装構造を示す模式断面図Schematic sectional view showing the mounting structure of the electronic component according to the third embodiment 実施形態4に係る電子部品の実装構造を示す模式平面図Schematic plan view showing a mounting structure of an electronic component according to Embodiment 4

<実施形態1>
本発明の実施形態1を図1ないし図6を参照して説明する。図1に示すように、絶縁性の合成樹脂からなる回路基板10の表面(図1における上面)には、銅箔からなる一対のランド11が、プリント配線技術により、所定の間隔を空けて形成されている。図2に示すように、ランド11は矩形状をなしている。
<Embodiment 1>
A first embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, a pair of lands 11 made of copper foil are formed at a predetermined interval on the surface (upper surface in FIG. 1) of a circuit board 10 made of insulating synthetic resin by a printed wiring technique. Has been. As shown in FIG. 2, the land 11 has a rectangular shape.

図2に示すように、回路基板10の表面には、一対のランド11のうち図2における左右方向内側の領域と、一対のランド11の間に位置する領域とを覆うように、矩形状をなすソルダーレジスト層12(特許請求の範囲に記載の規制部19に相当)が形成されている。ソルダーレジスト層12は、各ランド11のうち、図2における左右方向内側の略半分の領域を覆っている。ソルダーレジスト層12は、回路基板10の表面及びランド11に密着している。このソルダーレジスト層12は、例えばシルクスクリーン印刷等の公知の手法により形成される。本実施形態においては、ソルダーレジスト層12の厚さ寸法は、例えば30μmとされる。   As shown in FIG. 2, the surface of the circuit board 10 has a rectangular shape so as to cover a region on the inner side in the left-right direction in FIG. 2 and a region located between the pair of lands 11 in the pair of lands 11. A formed solder resist layer 12 (corresponding to the restricting portion 19 described in the claims) is formed. The solder resist layer 12 covers a substantially half region of each land 11 on the inner side in the left-right direction in FIG. The solder resist layer 12 is in close contact with the surface of the circuit board 10 and the land 11. The solder resist layer 12 is formed by a known method such as silk screen printing. In the present embodiment, the thickness dimension of the solder resist layer 12 is, for example, 30 μm.

図1におけるソルダーレジスト層12の上方に重なるようにして、絶縁性の合成樹脂層13(特許請求の範囲に記載の規制部19に相当)が形成されている。この合成樹脂層13は、例えばシルクスクリーン印刷等の公知の手法により形成される。合成樹脂としては、熱硬化性樹脂、熱可塑性樹脂等、必要に応じて任意の樹脂を用いることができる。本実施形態においては、合成樹脂層13の厚さ寸法は、例えば20μmとされる。   An insulating synthetic resin layer 13 (corresponding to the restricting portion 19 described in the claims) is formed so as to overlap above the solder resist layer 12 in FIG. The synthetic resin layer 13 is formed by a known method such as silk screen printing. As the synthetic resin, any resin such as a thermosetting resin or a thermoplastic resin can be used as necessary. In the present embodiment, the thickness dimension of the synthetic resin layer 13 is set to 20 μm, for example.

図1における合成樹脂層13の上面には、回路基板10と異なる熱膨張率を有する電子部品14が、絶縁性の接着剤層15を介して接着されている。接着剤としては、例えば熱硬化性樹脂を用いることができる。この接着剤層15は、電子部品14のうち回路基板10と対向する対向面16を覆うように形成されている。また、合成樹脂層13は、電子部品10の対向面16と、接着剤層15を介して密着している。   On the upper surface of the synthetic resin layer 13 in FIG. 1, an electronic component 14 having a thermal expansion coefficient different from that of the circuit board 10 is bonded via an insulating adhesive layer 15. For example, a thermosetting resin can be used as the adhesive. The adhesive layer 15 is formed so as to cover the facing surface 16 of the electronic component 14 that faces the circuit board 10. Further, the synthetic resin layer 13 is in close contact with the facing surface 16 of the electronic component 10 via the adhesive layer 15.

電子部品14は、直方体状をなしている。電子部品14の表面には、図1における左右方向の両端部寄りの位置に、例えばメッキにより形成された金属箔からなる電極17が形成されている。電極17は、電子部品14の表面のうち、電子部品14と回路基板10とが対向する対向面16と、この対向面16と異なる面25とに形成されている。なお、対向面16と異なる面25とは、図1における上面20、左右両端面21,22、紙面手前側に位置する側面23、及び紙面奥側に位置する側面24をいう。   The electronic component 14 has a rectangular parallelepiped shape. On the surface of the electronic component 14, an electrode 17 made of, for example, a metal foil formed by plating is formed at positions near both ends in the left-right direction in FIG. The electrode 17 is formed on the surface 16 of the electronic component 14 on the facing surface 16 where the electronic component 14 and the circuit board 10 face each other and on a surface 25 different from the facing surface 16. Note that the surface 25 different from the facing surface 16 refers to the upper surface 20, the left and right end surfaces 21 and 22, the side surface 23 located on the front side of the paper surface, and the side surface 24 located on the back side of the paper surface in FIG.

電子部品14としては、例えば、チップ抵抗、セラミックコンデンサ、半導体チップ等、必要に応じて任意の素子を用いることができる。   As the electronic component 14, for example, any element such as a chip resistor, a ceramic capacitor, or a semiconductor chip can be used as necessary.

電子部品14は、各ランド11の上方の位置に、各電極17が位置するような姿勢で、回路基板10上に配される。   The electronic component 14 is arranged on the circuit board 10 in such a posture that the electrodes 17 are positioned above the lands 11.

図2に示すように、上述したソルダーレジスト層12及び合成樹脂層13は、電子部品14の対向面16を覆って、さらに電子部品14の対向面16よりも広い面積に亘って、回路基板10の表面に形成されている。   As shown in FIG. 2, the solder resist layer 12 and the synthetic resin layer 13 described above cover the opposing surface 16 of the electronic component 14 and further cover a larger area than the opposing surface 16 of the electronic component 14. Is formed on the surface.

図2における電子部品14の左右両端部には、電子部品14の電極17とランド11とを電気的に接続するハンダ部18が形成されている。上述したように、電子部品14の対向面16はソルダーレジスト層12及び合成樹脂層13によって覆われているので、電子部品14の対向面16とランド11との間の領域内に、溶融したハンダが浸入することが規制されるようになっている。これにより、電子部品14の電極17のうち対向面16に位置して設けられた電極17は、ハンダ部18とは接触していない。ハンダ部18は、電子部品14の電極17のうち、対向面16と異なる面25に形成された電極17と接触している。   Solder portions 18 that electrically connect the electrodes 17 of the electronic component 14 and the lands 11 are formed at the left and right ends of the electronic component 14 in FIG. As described above, since the facing surface 16 of the electronic component 14 is covered with the solder resist layer 12 and the synthetic resin layer 13, molten solder is formed in a region between the facing surface 16 of the electronic component 14 and the land 11. Intrusion is regulated. Accordingly, the electrode 17 provided on the facing surface 16 among the electrodes 17 of the electronic component 14 is not in contact with the solder portion 18. The solder portion 18 is in contact with the electrode 17 formed on the surface 25 different from the facing surface 16 among the electrodes 17 of the electronic component 14.

ハンダ部18の上面は、電子部品14のうち図1における左右方向両端縁に形成された電極17から左右方向外方に向かうに従って、下降傾斜するように形成されている。   The upper surface of the solder part 18 is formed so as to incline downward as it goes outward in the left-right direction from the electrodes 17 formed on both edges in the left-right direction in FIG.

なお、ハンダ部18を構成するハンダとしては、鉛フリーハンダ等、必要に応じて任意のハンダを用いることができる。   In addition, as solder which comprises the solder part 18, arbitrary solders, such as lead free solder, can be used as needed.

続いて、電子部品14の実装方法について、説明する。まず、図3に示すように、回路基板10の表面に、プリント配線技術により、銅箔からなる一対のランド11を形成する。一対のランド11は、所定の間隔を空けて形成する。   Next, a method for mounting the electronic component 14 will be described. First, as shown in FIG. 3, a pair of lands 11 made of copper foil are formed on the surface of the circuit board 10 by a printed wiring technique. The pair of lands 11 are formed at a predetermined interval.

次に、図4に示すように、スクリーン印刷により、回路基板10の表面のうち、ハンダ付けを行う領域と異なる領域に、ソルダーレジストを塗布する工程を実行する。これと同時に、図2に示すように、一対のランド11の間に位置する領域及び、一対のランド11のうち図2における左右方向内側に位置する略半分の領域を覆うように、ソルダーレジスト層12を形成する。   Next, as shown in FIG. 4, a step of applying a solder resist to a region different from the region to be soldered on the surface of the circuit board 10 by screen printing is performed. At the same time, as shown in FIG. 2, a solder resist layer is formed so as to cover a region located between the pair of lands 11 and a substantially half region located in the left-right direction in FIG. 2 of the pair of lands 11. 12 is formed.

次に、図5に示すように、スクリーン印刷により、図5におけるソルダーレジスト層12の上面に重ねるようにして、合成樹脂層13を形成する。上記の、ソルダーレジスト層12及び合成樹脂層13により規制部19が形成される。   Next, as shown in FIG. 5, the synthetic resin layer 13 is formed by screen printing so as to overlap the upper surface of the solder resist layer 12 in FIG. The restriction portion 19 is formed by the solder resist layer 12 and the synthetic resin layer 13 described above.

次に、図6に示すように、図6における合成樹脂層13の上面に、熱硬化性樹脂からなる接着剤層15を塗布する。この接着剤層15に重ねて電子部品14を、図6における各ランド11の上方に、電子部品14の各電極17が位置する姿勢で配置する。   Next, as shown in FIG. 6, an adhesive layer 15 made of a thermosetting resin is applied to the upper surface of the synthetic resin layer 13 in FIG. The electronic component 14 is placed on the adhesive layer 15 in a posture in which the electrodes 17 of the electronic component 14 are positioned above the lands 11 in FIG.

続いて、電子部品14を載置した状態の回路基板10を図示しない加熱炉内で加熱し(本実施形態では150℃、120秒間加熱)、接着剤を硬化させる。これにより、図6における合成樹脂層13の上面に電子部品14を接着する。   Subsequently, the circuit board 10 on which the electronic component 14 is placed is heated in a heating furnace (not shown) (150 ° C. for 120 seconds in this embodiment) to cure the adhesive. Thus, the electronic component 14 is bonded to the upper surface of the synthetic resin layer 13 in FIG.

次に、ランド11の表面にロジン系ポストフラックスを塗布する。続いて、電子部品14が接着された回路基板10を予備加熱し(本実施形態では140℃)、溶融状態のハンダ(本実施形態では、255℃に加熱したSnAg0.5Cuはんだ)を、電子部品14の電極17及び回路基板10のランド11に、所定時間(本実施形態では5秒)接触させる。溶融状態のハンダは、ソルダーレジスト層12及び合成樹脂層13によって、電子部品14の対向面16とランド11との間の領域に浸入することが規制される。その後、ハンダを固化する。これにより、電子部品14の電極17とランド11との間にハンダ部18を形成する。 Next, a rosin-based post flux is applied to the surface of the land 11. Subsequently, the circuit board 10 to which the electronic component 14 is bonded is preheated (140 ° C. in this embodiment), and molten solder (Sn 3 Ag 0.5 Cu solder heated to 255 ° C. in this embodiment). Is brought into contact with the electrode 17 of the electronic component 14 and the land 11 of the circuit board 10 for a predetermined time (in this embodiment, 5 seconds). The solder in the molten state is restricted from entering the region between the facing surface 16 of the electronic component 14 and the land 11 by the solder resist layer 12 and the synthetic resin layer 13. Thereafter, the solder is solidified. As a result, a solder portion 18 is formed between the electrode 17 of the electronic component 14 and the land 11.

次に、本実施形態の作用、効果について説明する。電子部品14が実装された回路基板10が、例えば車両に搭載される場合、回路基板10は、氷点下から100℃程度までの環境温度の変化に耐えることが要請される。   Next, the operation and effect of this embodiment will be described. When the circuit board 10 on which the electronic component 14 is mounted is mounted on a vehicle, for example, the circuit board 10 is required to withstand changes in environmental temperature from below freezing to about 100 ° C.

しかしながら、回路基板10と電子部品14とは熱膨張率が異なる。このため、車両の使用状況の変化に伴う温度変化により、回路基板10と電子部品14との間を接続するハンダ部18には熱応力が発生する。上記の温度変化が繰り返されると、ハンダ部18においてクラックが発生、成長し、場合によっては、ハンダ部18が破断することが懸念される。   However, the circuit board 10 and the electronic component 14 have different coefficients of thermal expansion. For this reason, a thermal stress is generated in the solder portion 18 that connects the circuit board 10 and the electronic component 14 due to a temperature change accompanying a change in the vehicle usage. When the above temperature change is repeated, cracks are generated and grow in the solder portion 18, and there is a concern that the solder portion 18 may break in some cases.

特に、電子部品14のうち回路基板10と対向する対向面16と、ランド11との間に位置するハンダ部18においては、電子部品14と回路基板10との間の熱膨張率の差に起因して、大きなせん断応力が加わる。このため、電子部品14の対向面16と、ランド11との間に位置するハンダ部18からクラックが発生、成長することが懸念される。   In particular, in the solder part 18 located between the opposing surface 16 of the electronic component 14 facing the circuit board 10 and the land 11, the difference is caused by the difference in thermal expansion coefficient between the electronic component 14 and the circuit board 10. Thus, a large shear stress is applied. For this reason, there is a concern that cracks are generated and grow from the solder portion 18 located between the facing surface 16 of the electronic component 14 and the land 11.

上記の点に鑑み、本実施形態においては、電子部品14の対向面16とランド11との間の領域内に、加熱溶融したハンダが浸入するのを規制する規制部19を形成した。これにより、本実施形態によれば、電子部品14の対向面16とランド11との間の領域内には溶融したハンダの侵入が規制される。この結果、回路基板10と電子部品14との熱膨張率の差に起因して回路基板10及び電子部品14の双方に加わる熱応力により、電子部品14の対向面16とランド11との間において、ハンダにクラックが発生することが防止される。   In view of the above points, in the present embodiment, the restricting portion 19 is formed in the region between the facing surface 16 of the electronic component 14 and the land 11 to restrict the intrusion of the heat-melted solder. Thereby, according to this embodiment, the penetration | invasion of the melt | dissolved solder is controlled in the area | region between the opposing surface 16 of the electronic component 14, and the land 11. FIG. As a result, due to the thermal stress applied to both the circuit board 10 and the electronic component 14 due to the difference in thermal expansion coefficient between the circuit board 10 and the electronic component 14, between the facing surface 16 of the electronic component 14 and the land 11. It is possible to prevent the solder from cracking.

一方、電子部品14の対向面16と異なる面25に形成された電極17と、ランド11との距離は、電子部品14の対向面16に形成された電極17とランド11とを接続する場合に比べて、大きくなっている。これにより、電子部品14と回路基板10との間に加わる熱応力は、ハンダ部18により緩和される。   On the other hand, the distance between the electrode 17 formed on the surface 25 different from the facing surface 16 of the electronic component 14 and the land 11 is such that the electrode 17 formed on the facing surface 16 of the electronic component 14 and the land 11 are connected. It is larger than that. Thereby, the thermal stress applied between the electronic component 14 and the circuit board 10 is relieved by the solder portion 18.

そして、本実施形態においては、電子部品14の対向面16は規制部19により覆われているので、電子部品14の対向面16とランド11との間に溶融したハンダが浸入することを確実に規制できる。   In the present embodiment, since the facing surface 16 of the electronic component 14 is covered with the restricting portion 19, it is ensured that molten solder enters between the facing surface 16 of the electronic component 14 and the land 11. Can be regulated.

さらに、本実施形態においては、規制部19は、電子部品14の対向面16及びランド11の双方と、接着剤層15を介して密着しているので、電子部品14の対向面16とランド11との間に溶融したハンダが浸入することを一層確実に規制できる。   Furthermore, in the present embodiment, the restricting portion 19 is in close contact with both the opposing surface 16 and the land 11 of the electronic component 14 via the adhesive layer 15, and thus the opposing surface 16 of the electronic component 14 and the land 11 are in close contact. It is possible to more reliably regulate the intrusion of molten solder between the two.

その上、本実施形態によれば、規制部19はソルダーレジスト層12を含む。このソルダーレジスト層12によって、溶融したハンダが排除されるので、電子部品14の対向面16とランド11との間に、溶融したハンダが浸入することを確実に抑制できる。   In addition, according to the present embodiment, the restricting portion 19 includes the solder resist layer 12. Since this solder resist layer 12 eliminates molten solder, it is possible to reliably prevent the molten solder from entering between the opposing surface 16 of the electronic component 14 and the land 11.

さらに、本実施形態によれば、合成樹脂層13の上面と電子部品14の対向面16との間は接着剤層15により接着されている。これにより、電子部品14の対向面16とランド11との間に発生する熱応力は、接着剤によって合成樹脂層13及びソルダーレジスト層12に伝達されて、合成樹脂層13及びソルダーレジスト層12により吸収される。これにより、熱応力によって、ハンダ部18にクラックが発生することを一層確実に抑制できる。   Furthermore, according to this embodiment, the upper surface of the synthetic resin layer 13 and the facing surface 16 of the electronic component 14 are bonded by the adhesive layer 15. Thereby, the thermal stress generated between the opposing surface 16 of the electronic component 14 and the land 11 is transmitted to the synthetic resin layer 13 and the solder resist layer 12 by the adhesive, and is caused by the synthetic resin layer 13 and the solder resist layer 12. Absorbed. Thereby, it can suppress more reliably that a crack generate | occur | produces in the solder part 18 with a thermal stress.

また、本実施形態によれば、ソルダーレジスト層12を含む規制部19は、回路基板10に設けられているので、回路基板10にソルダーレジストを塗布する工程において、規制部19も形成することができる。これにより、新たに規制部19を製造する工程を設ける必要がないので、製造コストの上昇を抑制できる。   In addition, according to the present embodiment, since the restricting portion 19 including the solder resist layer 12 is provided on the circuit board 10, the restricting portion 19 can also be formed in the step of applying the solder resist to the circuit board 10. it can. Thereby, since it is not necessary to provide the process of manufacturing the control part 19 newly, the raise of manufacturing cost can be suppressed.

また、回路基板10の熱膨張率はランド11の熱膨張率と異なるので、温度変化により、回路基板10とランド11とが剥離することが懸念される。上記の点に鑑み、本実施形態によれば、ソルダーレジスト層12は、各ランド11のうち、図2における左右方向内側の略半分の領域を覆っている。これにより、ランド11の端縁のうち、ソルダーレジスト層12に覆われた領域が回路基板10から剥離することを抑制できる。   Further, since the thermal expansion coefficient of the circuit board 10 is different from the thermal expansion coefficient of the land 11, there is a concern that the circuit board 10 and the land 11 are peeled off due to a temperature change. In view of the above points, according to the present embodiment, the solder resist layer 12 covers substantially half of the land 11 on the inner side in the left-right direction in FIG. Thereby, it can suppress that the area | region covered with the soldering resist layer 12 among the edge of the land 11 peels from the circuit board 10. FIG.

<実施形態2>
次に、本発明の実施形態2について図7を参照して説明する。本実施形態においては、電子部品14は、図7における合成樹脂層13の上面に載置された状態でランド11とハンダ付けされている。上記以外の構成については、実施形態1と略同様なので、同じ構成については同一符号を付し、重複する説明を省略する。
<Embodiment 2>
Next, Embodiment 2 of the present invention will be described with reference to FIG. In the present embodiment, the electronic component 14 is soldered to the land 11 while being placed on the upper surface of the synthetic resin layer 13 in FIG. Since the configuration other than the above is substantially the same as that of the first embodiment, the same configuration is denoted by the same reference numeral, and redundant description is omitted.

本実施形態によれば、接着剤を塗布する工程と、接着剤を硬化させる工程を省略できる。   According to this embodiment, the process of applying an adhesive and the process of curing the adhesive can be omitted.

<実施形態3>
次に、本発明の実施形態3について図8を参照して説明する。本実施形態においては、回路基板10に形成された一対のランド11の間隔は、電子部品14の図8における左右方向の長さ寸法と略同じに設定されている。
<Embodiment 3>
Next, Embodiment 3 of the present invention will be described with reference to FIG. In the present embodiment, the distance between the pair of lands 11 formed on the circuit board 10 is set to be approximately the same as the length of the electronic component 14 in the left-right direction in FIG.

回路基板10の表面には、一対のランド11の間に位置する領域に、ソルダーレジスト層12が形成されている。図8におけるソルダーレジスト層12の上面には、接着剤層15を介して電子部品14が接着されている。   On the surface of the circuit board 10, a solder resist layer 12 is formed in a region located between the pair of lands 11. An electronic component 14 is bonded to the upper surface of the solder resist layer 12 in FIG.

上記以外の構成については、実施形態1と略同様なので、同じ構成については同一符号を付し、重複する説明を省略する。   Since the configuration other than the above is substantially the same as that of the first embodiment, the same configuration is denoted by the same reference numeral, and redundant description is omitted.

本実施形態によれば、合成樹脂層13を形成する工程を省略できる。   According to this embodiment, the process of forming the synthetic resin layer 13 can be omitted.

<実施形態4>
次に、本発明の実施形態4について図9を参照して説明する。本実施形態においては、回路基板10の表面には、合成樹脂層13が、図9における上下方向に間隔を空けて形成されている。各合成樹脂層13は、一対のランド11を跨ぐようにして形成されている。
<Embodiment 4>
Next, a fourth embodiment of the present invention will be described with reference to FIG. In the present embodiment, the synthetic resin layer 13 is formed on the surface of the circuit board 10 with an interval in the vertical direction in FIG. Each synthetic resin layer 13 is formed so as to straddle the pair of lands 11.

詳細には図示しないが、合成樹脂層13の下面(図9における紙面を貫通する方向奥側の面)には、ソルダーレジスト層12が形成されている。このソルダーレジスト層12も、図9における上下方向に間隔を空けて形成されると共に、一対のランド11を跨ぐようにして形成されている。   Although not shown in detail, a solder resist layer 12 is formed on the lower surface of the synthetic resin layer 13 (the back surface in the direction passing through the paper surface in FIG. 9). The solder resist layer 12 is also formed with a space in the vertical direction in FIG. 9 and is formed so as to straddle the pair of lands 11.

上記以外の構成については、実施形態1と略同様なので、同じ構成については同一符号を付し、重複する説明を省略する。   Since the configuration other than the above is substantially the same as that of the first embodiment, the same configuration is denoted by the same reference numeral, and redundant description is omitted.

続いて、本実施形態に係る電子部品14の実装方法について説明する。本実施形態においては、回路基板10の表面にランド11を形成した後、スクリーン印刷により、回路基板10のうち、ハンダ付けを行う領域と異なる領域に、ソルダーレジストを塗布する工程を実行する。これと同時に、図9に示すように、図9における上下方向に間隔を空けて、各ソルダーレジスト層12が各ランド11を跨ぐようにして、ソルダーレジスト層12を形成する。   Next, a method for mounting the electronic component 14 according to the present embodiment will be described. In the present embodiment, after the land 11 is formed on the surface of the circuit board 10, a step of applying a solder resist to an area of the circuit board 10 different from the area to be soldered is performed by screen printing. At the same time, as shown in FIG. 9, the solder resist layer 12 is formed so that each solder resist layer 12 straddles each land 11 with an interval in the vertical direction in FIG. 9.

次に、スクリーン印刷により、ソルダーレジスト層12の上面に重ねるようにして、合成樹脂層13を形成する。   Next, the synthetic resin layer 13 is formed by screen printing so as to overlap the upper surface of the solder resist layer 12.

次に、回路基板10の表面にロジン系ポストフラックスを塗布する。続いて、ランド11の上面に、スクリーン印刷により、ハンダペースト(本実施形態では、SnAg0.5Cuハンダ)を印刷する。 Next, rosin-based post flux is applied to the surface of the circuit board 10. Subsequently, a solder paste (Sn 3 Ag 0.5 Cu solder in this embodiment) is printed on the upper surface of the land 11 by screen printing.

次に、合成樹脂層13の上面に、電子部品14を、各ランド11の上方に、電子部品14の各電極17が位置する姿勢で配置する。   Next, on the upper surface of the synthetic resin layer 13, the electronic component 14 is disposed above each land 11 in a posture in which each electrode 17 of the electronic component 14 is located.

続いて、電子部品14を載置した状態の回路基板10を窒素雰囲気下のリフロー炉内で加熱し(本実施形態では245℃)、ハンダペーストを溶融させる。その後、ハンダを固化する。これにより、電子部品14の電極17とランド11との間にハンダ部18を形成する。   Subsequently, the circuit board 10 on which the electronic component 14 is placed is heated in a reflow furnace under a nitrogen atmosphere (245 ° C. in the present embodiment) to melt the solder paste. Thereafter, the solder is solidified. As a result, a solder portion 18 is formed between the electrode 17 of the electronic component 14 and the land 11.

<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)本実施形態においては、規制部19は、回路基板10に設けられる構成としたが、これに限られず、例えば、電子部品14の対向面16を覆うように絶縁フィルムを貼付することにより規制部19を形成してもよい。さらに、絶縁フィルムは、回路基板10と、接着剤層を介して接着されていてもよい。
(2)本実施形態においては、規制部19はソルダーレジスト層12を含む構成としたが、規制部19はソルダーレジスト層12を含まない構成としてもよい。
(3)ソルダーレジスト層12を形成する工程は、回路基板10の表面のうちハンダ付けを行う領域と異なる領域にソルダーレジストを塗布する工程と異なる、任意の工程において実行してもよい。
(4)本実施形態に係る電子部品14の実装構造は、車両に搭載される回路基板10だけでなく、必要に応じて任意の回路基板10に適用できる。
(5)ソルダーレジスト層12の厚さ寸法、及び合成樹脂層13の厚さ寸法は、必要に応じて、任意に設定しうる。
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.
(1) In the present embodiment, the restricting portion 19 is configured to be provided on the circuit board 10, but is not limited thereto. For example, by attaching an insulating film so as to cover the facing surface 16 of the electronic component 14. The restricting portion 19 may be formed. Furthermore, the insulating film may be bonded to the circuit board 10 via an adhesive layer.
(2) In the present embodiment, the restricting portion 19 includes the solder resist layer 12, but the restricting portion 19 may not include the solder resist layer 12.
(3) The step of forming the solder resist layer 12 may be performed in any step different from the step of applying the solder resist to a region different from the region to be soldered on the surface of the circuit board 10.
(4) The mounting structure of the electronic component 14 according to the present embodiment can be applied not only to the circuit board 10 mounted on the vehicle but also to any circuit board 10 as necessary.
(5) The thickness dimension of the solder resist layer 12 and the thickness dimension of the synthetic resin layer 13 can be arbitrarily set as necessary.

10…回路基板
11…ランド
12…ソルダーレジスト層(規制部19)
13…合成樹脂層(規制部19)
14…電子部品
15…接着剤層
17…電極
18…ハンダ部
19…規制部
DESCRIPTION OF SYMBOLS 10 ... Circuit board 11 ... Land 12 ... Solder resist layer (regulation part 19)
13 ... Synthetic resin layer (regulator 19)
DESCRIPTION OF SYMBOLS 14 ... Electronic component 15 ... Adhesive layer 17 ... Electrode 18 ... Solder part 19 ... Restriction part

Claims (5)

回路基板に形成されたランドと、前記回路基板の前記ランドと対応する位置に配設されると共に前記回路基板とは異なる熱膨張率を有する電子部品と、前記電子部品の表面のうち前記回路基板と対向する対向面及び前記対向面とは異なる面に形成された電極と、前記ランドと前記異なる面の電極とを接続するハンダ部と、前記電子部品の対向面と前記ランドとの間の領域に配されて前記電子部品の前記対向面と前記ランドとの間の領域内に加熱溶融したハンダが浸入するのを規制して前記対向面の電極と前記ハンダ部とを接触させない規制部と、を備えた電子部品の実装構造。 A land formed on the circuit board; an electronic component disposed at a position corresponding to the land of the circuit board and having a different coefficient of thermal expansion from the circuit board; and the circuit board among the surfaces of the electronic component An electrode formed on a surface opposite to the counter surface and a surface different from the counter surface, a solder part connecting the land and the electrode on the different surface, and a region between the surface facing the electronic component and the land A restricting portion that is disposed on the electronic component and restricts intrusion of the solder melted into the region between the facing surface and the land of the electronic component so that the electrode on the facing surface does not contact the solder portion ; Electronic component mounting structure with 前記電子部品の対向面全面に前記規制部を備えている請求項1に記載の電子部品の実装構造。 The electronic component mounting structure according to claim 1 , wherein the restriction portion is provided on the entire facing surface of the electronic component. 前記規制部は、前記電子部品の対向面及び前記ランドの双方と密着している請求項1または請求項2に記載の電子部品の実装構造。 The electronic component mounting structure according to claim 1, wherein the restricting portion is in close contact with both the opposing surface of the electronic component and the land. 前記規制部は前記回路基板のうち前記ランドが形成された面に形成されたソルダーレジスト層を含む請求項1ないし請求項3のいずれか一項に記載の電子部品の実装構造。 4. The electronic component mounting structure according to claim 1, wherein the restricting portion includes a solder resist layer formed on a surface of the circuit board on which the land is formed. 5. 前記規制部は、前記電子部品の対向面に接着剤層により接着されている請求項1ないし請求項4のいずれか一項に記載の電子部品の実装構造。 The electronic component mounting structure according to any one of claims 1 to 4, wherein the restricting portion is bonded to an opposing surface of the electronic component with an adhesive layer .
JP2009170086A 2009-07-21 2009-07-21 Electronic component mounting structure Expired - Fee Related JP5428612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009170086A JP5428612B2 (en) 2009-07-21 2009-07-21 Electronic component mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009170086A JP5428612B2 (en) 2009-07-21 2009-07-21 Electronic component mounting structure

Publications (2)

Publication Number Publication Date
JP2011029216A JP2011029216A (en) 2011-02-10
JP5428612B2 true JP5428612B2 (en) 2014-02-26

Family

ID=43637675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009170086A Expired - Fee Related JP5428612B2 (en) 2009-07-21 2009-07-21 Electronic component mounting structure

Country Status (1)

Country Link
JP (1) JP5428612B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01165676U (en) * 1988-05-09 1989-11-20
JPH06318531A (en) * 1993-05-10 1994-11-15 Murata Mfg Co Ltd Multilayered ceramic electronic component
JPH0974259A (en) * 1995-09-06 1997-03-18 Murata Mfg Co Ltd Electronic component device
JPH09148709A (en) * 1995-11-27 1997-06-06 Toshiba Corp Printed board

Also Published As

Publication number Publication date
JP2011029216A (en) 2011-02-10

Similar Documents

Publication Publication Date Title
US9583409B2 (en) Resin sealed module
JP2014192476A (en) Printed circuit board solder packaging method and solder packaging structure
JP2007335701A (en) Method of manufacturing multilayer substrate
JP6677318B2 (en) Electronic module and method of manufacturing electronic module
JP5229401B2 (en) Resin substrate with built-in electronic components and electronic circuit module
JPWO2007138771A1 (en) Semiconductor device, electronic component module, and method of manufacturing semiconductor device
JP4712449B2 (en) Metal core circuit board
JP5737478B2 (en) Component built-in board
JP4788754B2 (en) Component built-in wiring board and method for manufacturing component built-in wiring board
JP2008186987A (en) Component built-in substrate, electronic equipment using the same, and manufacturing methods of component built-in substrate and electronic equipment
JP5428612B2 (en) Electronic component mounting structure
JPWO2008026335A1 (en) Electronic component device and manufacturing method thereof, and electronic component assembly and manufacturing method thereof
JP6834775B2 (en) How to solder boards, electronic devices and electronic components to which electronic components are soldered
JP2006253569A (en) Flexible wiring board and semiconductor device using the same
JP2007305636A (en) Component packaging module
TWM611216U (en) Electronic circuit assembly
JP2011249457A (en) Wiring board having embedded component, and manufacturing method for the same
WO2019142724A1 (en) Substrate for electronic component mounting, circuit board, and method for producing substrate for electronic component mounting
WO2024023980A1 (en) Component mounting substrate
WO2023209902A1 (en) Component mounting substrate
JP2007258654A (en) Circuit board land connection method and the circuit board
JP2011135111A (en) Method for forming frame ground of printed circuit board
JP4802679B2 (en) Electronic circuit board mounting method
JP5003528B2 (en) Manufacturing method of electronic component module
JP2014165482A (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5428612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees