JP5350138B2 - Electric circuit manufacturing method and electric circuit board obtained by the method - Google Patents
Electric circuit manufacturing method and electric circuit board obtained by the method Download PDFInfo
- Publication number
- JP5350138B2 JP5350138B2 JP2009195150A JP2009195150A JP5350138B2 JP 5350138 B2 JP5350138 B2 JP 5350138B2 JP 2009195150 A JP2009195150 A JP 2009195150A JP 2009195150 A JP2009195150 A JP 2009195150A JP 5350138 B2 JP5350138 B2 JP 5350138B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- circuit pattern
- circuit
- electric circuit
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、電気回路の製造方法及び電気回路基板に関する。 The present invention relates to a method for manufacturing an electric circuit and an electric circuit board.
近年、携帯電話をはじめとする携帯情報端末機器、コンピュータ及びその周辺機器、各種情報家電製品等の電気機器においては、高機能化が急速に進行している。それに伴い、これら電気機器に搭載される電気回路基板には電気回路の高密度化がますます要求されている。このような電気回路基板の高密度化を実現するために、より狭い線幅及び線間隔を有する電気回路の形成方法が求められている。 2. Description of the Related Art In recent years, functions of mobile information terminal devices such as mobile phones, computers and peripheral devices, and various information home appliances have been rapidly increasing in functionality. Accordingly, there is an increasing demand for increasing the density of electric circuits in electric circuit boards mounted on these electric devices. In order to realize such high density of the electric circuit board, a method for forming an electric circuit having a narrower line width and line spacing is required.
従来から、電気回路基板の電気回路の形成方法として、サブトラクティブ法やアディティブ法が知られている。サブトラクティブ法は、金属箔張積層板表面の電気回路を形成したい部分以外の不要な金属箔を除去(サブトラクティブ)することにより、電気回路を形成する方法である。一方、アディティブ法は、絶縁基材上の電気回路を形成したい部分のみに無電解メッキを施すことにより、電気回路を形成する方法である。 Conventionally, a subtractive method and an additive method are known as a method for forming an electric circuit of an electric circuit board. The subtractive method is a method of forming an electric circuit by removing (subtractive) unnecessary metal foil other than a portion where the electric circuit on the surface of the metal foil-clad laminate is desired to be formed. On the other hand, the additive method is a method of forming an electric circuit by performing electroless plating only on a portion where an electric circuit on an insulating substrate is to be formed.
サブトラクティブ法は、金属箔張積層板表面の金属箔をエッチングすることにより、電気回路を形成したい部分のみの金属箔を残し、その他の部分を除去するような方法である。この方法は、除去される部分の金属を浪費するために製造コストの点で不利である。一方、アディティブ法は、回路形成部分のみに無電解メッキを用いて導電層を形成する。この方法は、資源の無駄がない点から好ましい方法である。 The subtractive method is a method in which the metal foil on the surface of the metal foil-clad laminate is etched to leave only the portion where the electric circuit is to be formed, and the other portion is removed. This method is disadvantageous in terms of manufacturing costs because it wastes part of the metal that is removed. On the other hand, in the additive method, a conductive layer is formed only on a circuit formation portion using electroless plating. This method is preferable because there is no waste of resources.
従来の代表的なアディティブ法であるフルアディティブ法により、金属配線を形成する方法の概略について、図6A〜図6Eの工程断面図を参照しながら説明する。 An outline of a method of forming a metal wiring by a full additive method, which is a typical representative additive method, will be described with reference to process cross-sectional views of FIGS. 6A to 6E.
はじめに、図6Aに示すように、スルーホール101が設けられた絶縁基材100の表面にメッキ触媒102を被着させる。なお、絶縁基材100の表面は、予め粗化されている。次に、図1Bに示すように、フォトレジスト層103を形成する。次に、図1Cに示すように、フォトレジスト層103の表面に所定の回路パターンが形成されたフォトマスク110を介して露光する。次に、図1Dに示すように、回路パターンを現像する。そして、図1Eに示すように、現像により形成された回路パターン部分及びスルーホールに無電解銅メッキを施すことにより金属配線104を形成する。このような工程により絶縁基材100の表面に電気回路が形成される。
First, as shown in FIG. 6A, the plating
上述したような、従来の一般的なアディティブ法によれば、絶縁基材100の表面全体にメッキ触媒102が被着されているために、次のような問題が生じていた。すなわち、フォトレジスト層103がフォトマスクのパターン通りに高精度に現像された場合には、フォトレジストで保護されていない部分のみに正確にメッキを形成させることができる。しかし、フォトレジスト層103が高精度に現像されなかった場合には、絶縁基材100の表面全体にメッキ触媒102が被着されているために、図7に示すような、本来メッキを形成したくない部分に不要なメッキ部分105が残ることがある。このような不要なメッキ部分105は、隣接する回路間に短絡やマイグレーションを引き起こす原因になる。このような短絡やマイグレーションは、線幅及び線間隔が狭い電気回路を形成する場合にはより生じやすくなる。
According to the conventional general additive method as described above, since the plating
下記特許文献1には、別のアディティブ法として以下のような方法が開示されている。はじめに、絶縁基板に溶剤可溶性の第1の感光性樹脂層とアルカリ可溶性の第2の感光性樹脂層を形成する。そして、第1及び第2の感光性樹脂層を所定の回路パターンを有するフォトマスクを介して露光した後、第1及び第2の感光性樹脂層を現像する。そして、現像により生じた凹部を含む表面全体に触媒を吸着させた後、アルカリ可溶性の第2の感光性樹脂をアルカリ溶液で溶解させることにより不要な触媒のみを除去する。そして、その後無電解メッキを施すことにより触媒が存在する部分のみに正確に回路を形成する方法が記載されている。しかしながら、このような方法によれば、溶剤溶解性の異なる2種の感光性樹脂層を形成し、また、現像時においても2種の溶剤で現像し、触媒を吸着させた後にさらに、アルカリ溶液で第2の感光性樹脂を溶解させる必要があるなど、製造工程が非常に煩雑であった。
また、下記特許文献2には、以下のような方法が開示されている。はじめに、絶縁基板上に樹脂の保護膜をコーティングする(第1の工程)。次に、前記保護膜をコーティングした絶縁基板上に機械加工あるいはレーザービームの照射により配線パターンに対応した溝及びスルーホールを単独又は同時に描画形成する(第2の工程)。次に、前記絶縁基板全面に活性化層を形成したのち前記保護膜を剥離して前記絶縁基板上の活性化層を除去し溝およびスルーホールの内壁面のみに活性化層を残す(第3の工程)。次に、前記絶縁基板にメッキ保護膜を用いないメッキを施し前記活性化された溝およびスルーホールの内壁面のみに選択的に導電層を形成する(第4の工程)。
上述したような従来の各種電気回路の製造方法を用いて、電気回路の高密度化を実現するために狭い線幅及び線間隔を有する電気回路を形成した場合、以下のような問題が生じる。すなわち、電気回路の線幅及び線間隔が狭くなるにつれて、電気回路を構成する金属配線の強度がますます弱くなるという問題があった。このような、金属配線の強度の低下は、電子機器の信頼性を低下させる原因になる。 When an electric circuit having a narrow line width and line interval is formed in order to realize high density of the electric circuit using the conventional methods for manufacturing various electric circuits as described above, the following problems occur. That is, there is a problem that the strength of the metal wiring constituting the electric circuit becomes weaker as the line width and the line interval of the electric circuit become narrower. Such a decrease in the strength of the metal wiring causes a decrease in the reliability of the electronic device.
具体的に、携帯電話をはじめとする携帯情報端末機器に搭載される電気回路基板において起こりうる問題を一例として説明する。携帯情報端末機器に搭載される電気回路基板には、比較的大きなLSI(Large Scale Integration)が実装される。このようなLSIは、電気回路基板の回路の一部として形成されたランド部分において、半田バンプにより接合される。携帯情報端末機器は、携帯されるために衝撃を受ける機会が多々ある。このような衝撃を受けた場合、実装されたLSIに力が掛かってランド部分を構成する金属配線が切断して損傷するおそれがある。同様に、LSI側においても、LSIの基板の接点部分が剥離したりして損傷を受けるおそれがある。電気回路の線幅及び線間隔が狭くなるにつれて、このような回路の損傷は起りやすくなる。 Specifically, a problem that may occur in an electric circuit board mounted on a portable information terminal device such as a mobile phone will be described as an example. A relatively large LSI (Large Scale Integration) is mounted on an electric circuit board mounted on a portable information terminal device. Such an LSI is bonded to the land portion formed as a part of the circuit of the electric circuit board by solder bumps. Since the portable information terminal device is carried, there are many opportunities to receive an impact. When such an impact is applied, a force is applied to the mounted LSI, and the metal wiring constituting the land portion may be cut and damaged. Similarly, on the LSI side, the contact portion of the LSI substrate may be peeled off and damaged. As the line width and line spacing of an electrical circuit become narrower, such circuit damage is likely to occur.
このような問題を解決するために、部分的に回路線の線幅を広げて金属配線を補強する方法が考えられる。しかしながら、このような方法では回路の高密度化が図れなくなる。また、サブトラクティブ法により得られる回路においては、金属配線の厚みは銅箔厚みに依存するために、厚膜化による金属配線の補強もできない。 In order to solve such a problem, a method of reinforcing the metal wiring by partially increasing the line width of the circuit line can be considered. However, such a method cannot increase the density of the circuit. Further, in the circuit obtained by the subtractive method, the thickness of the metal wiring depends on the thickness of the copper foil, so that the metal wiring cannot be reinforced by increasing the film thickness.
本発明は、このような問題を解決すべく、狭い線幅及び線間隔の電気回路を形成した場合であっても、高い機械的強度や密着強度を維持しうる電気回路の製造方法を提供することを目的とする。 In order to solve such problems, the present invention provides an electrical circuit manufacturing method capable of maintaining high mechanical strength and adhesion strength even when an electrical circuit having a narrow line width and line spacing is formed. For the purpose.
本発明の電気回路の製造方法は、絶縁基材表面に樹脂皮膜を形成する皮膜形成工程と、前記樹脂皮膜の外表面側から前記絶縁基材にレーザー加工又は機械加工することにより所望の形状及び深さを有する溝及び/又は孔を形成して回路パターン部を形成する回路パターン形成工程と、前記絶縁基材の回路パターン部の表面及び前記絶縁基材を被覆する樹脂皮膜の表面にメッキ触媒またはその前駆体を被着させる触媒被着工程と、前記絶縁基材から前記樹脂皮膜を剥離する皮膜剥離工程と、前記樹脂皮膜が剥離された絶縁基材に無電解メッキを施すメッキ処理工程と、を備え、前記回路パターン形成工程において、回路パターン部の少なくとも一部分にメッキ補強構造を形成することを特徴とする。このような製造方法によれば、絶縁基材に形成された樹脂被膜の外表面からレーザー加工等により所望の深さ及び形状を有する回路パターン部を形成することができる。そして、回路パターンが形成された樹脂皮膜で被覆された絶縁基材の表面全体にメッキ触媒を付与した後、樹脂皮膜を剥離することにより、回路パターン部表面のみのメッキ触媒が残る。そして、絶縁基材に無電解メッキを施すことにより、回路パターン部表面のみにメッキが形成される。この場合において、回路パターン部の表面にアンカー効果を示すような凹凸形状を形成したり、補強したい部分のみの溝を深く形成して部分的に厚膜のメッキを形成したりするようにして3次元的な補強部分を設けることにより、電気回路の損傷を受けやすい部分の機械的強度や密着強度を高めることができる。 The method for producing an electric circuit of the present invention comprises a film forming step of forming a resin film on the surface of an insulating substrate, and a desired shape and laser processing or machining from the outer surface side of the resin film to the insulating substrate. A circuit pattern forming step for forming a circuit pattern portion by forming grooves and / or holes having a depth, and a plating catalyst on the surface of the circuit pattern portion of the insulating base and the surface of the resin film covering the insulating base Or a catalyst deposition process for depositing the precursor, a film peeling process for peeling the resin film from the insulating base, and a plating process for electroless plating the insulating base from which the resin film has been peeled. In the circuit pattern forming step, a plating reinforcement structure is formed on at least a part of the circuit pattern portion. According to such a manufacturing method, a circuit pattern portion having a desired depth and shape can be formed by laser processing or the like from the outer surface of the resin film formed on the insulating substrate. And after giving a plating catalyst to the whole surface of the insulating base material coat | covered with the resin film in which the circuit pattern was formed, the plating catalyst only of a circuit pattern part surface remains by peeling a resin film. Then, by applying electroless plating to the insulating base material, plating is formed only on the surface of the circuit pattern portion. In this case, an uneven shape that exhibits an anchor effect is formed on the surface of the circuit pattern portion, or a thick film plating is partially formed by deeply forming a groove only in a portion to be reinforced. By providing a dimensional reinforcing portion, it is possible to increase the mechanical strength and adhesion strength of a portion that is easily damaged by an electric circuit.
また、前記電気回路の製造方法においては、前記回路パターン部が電子部品を表面実装するための少なくとも一つのランド部分と前記ランド部分と一体化されて形成される回路線部分を有し、前記凹凸形状がランド部分表面に付与されていることが好ましい。LSIのような電子部品が実装されるランド部分は、衝撃により特に切断や剥離がしやすい部分である。このような衝撃に弱いランド部分の表面に凹凸形状を付与することにより、ランド部分の金属配線の接着力が向上し、それによりLSI等を実装したときの実装強度が向上する。 Further, in the method for manufacturing an electric circuit, the circuit pattern portion includes at least one land portion for surface-mounting an electronic component and a circuit line portion formed integrally with the land portion. It is preferable that the shape is given to the land portion surface. A land portion on which an electronic component such as an LSI is mounted is a portion that is particularly easily cut or peeled by an impact. By imparting an uneven shape to the surface of the land portion that is vulnerable to such an impact, the adhesion of the metal wiring of the land portion is improved, thereby improving the mounting strength when an LSI or the like is mounted.
また、前記電気回路の製造方法においては、前記回路パターン部が電子部品を表面実装するための少なくとも一つのランド部分と前記ランド部分と一体化されて形成される回路線部分を有し、前記メッキ補強構造が、前記ランド部の溝深さを前記回路線部分の溝深さよりも深くなるようにして付与することにより形成されるものであることが好ましい。電子部品を実装した状態で電気回路基板が衝撃を受けた場合、ランド部分とランド部と一体化されて形成される回路線部分を有する回路パターンにおいては、ランド部分と回路線部分の接続部付近で切断が起りやすい。このような場合において、ランド部分の溝深さを回路線部分の溝深さよりも深くなるようにメッキ補強構造を付与することにより、ランド部分に形成されるメッキが回路線部分に形成されるメッキよりも厚く形成することができる。これにより、ランド部分と回路線部分との接続部を補強することができる。 In the method of manufacturing an electric circuit, the circuit pattern portion includes at least one land portion for surface mounting an electronic component and a circuit line portion formed integrally with the land portion, and the plating It is preferable that the reinforcing structure is formed by giving the groove depth of the land portion so as to be deeper than the groove depth of the circuit line portion. When an electric circuit board receives an impact with electronic components mounted, in a circuit pattern having a circuit line portion formed integrally with the land portion and the land portion, in the vicinity of the connection portion between the land portion and the circuit line portion. Cutting is easy to occur. In such a case, by providing a plating reinforcing structure so that the groove depth of the land portion is deeper than the groove depth of the circuit line portion, the plating formed on the land portion is plated on the circuit line portion. It can be formed thicker. Thereby, the connection part of a land part and a circuit wire part can be reinforced.
また、前記電気回路の製造方法においては、前記回路パターン部が電子部品を表面実装するための少なくとも一つのランド部分と前記ランド部分と一体化されて形成される回路線部分を有し、前記メッキ補強構造が、前記ランド部分の溝外周に突起形状を付与することにより形成されていることが好ましい。ランド部分の溝外周に突起形状を付与することにより、LSI等を実装したときの実装強度がさらに向上する。 In the method of manufacturing an electric circuit, the circuit pattern portion includes at least one land portion for surface mounting an electronic component and a circuit line portion formed integrally with the land portion, and the plating It is preferable that the reinforcing structure is formed by providing a protrusion shape on the groove outer periphery of the land portion. By imparting a protrusion shape to the outer periphery of the groove of the land portion, the mounting strength when mounting LSI or the like is further improved.
また、本発明の電気回路基板は前記製造方法により得られた電気回路を有するものである。 The electric circuit board of the present invention has an electric circuit obtained by the manufacturing method.
本発明の製造方法によれば、狭い線幅及び線間隔の電気回路を形成した場合であっても、高い機械的強度や密着強度を維持しうる電気回路を得ることができる。とくに、電気回路を部分的に補強することができる。 According to the manufacturing method of the present invention, an electric circuit capable of maintaining high mechanical strength and adhesion strength can be obtained even when an electric circuit having a narrow line width and line spacing is formed. In particular, the electrical circuit can be partially reinforced.
[第1実施形態]
本実施形態の電気回路の製造方法は、絶縁基材表面に樹脂皮膜を形成する皮膜形成工程と、前記樹脂皮膜の外表面側から前記絶縁基材にレーザー加工又は機械加工することにより所望の形状及び深さを有する溝及び/又は孔を形成して回路パターン部を形成する回路パターン形成工程と、前記絶縁基材の回路パターン部の表面及び前記絶縁基材を被覆する樹脂皮膜の表面にメッキ触媒またはその前駆体を被着させる触媒被着工程と、前記絶縁基材から前記樹脂皮膜を剥離する皮膜剥離工程と、前記樹脂皮膜が剥離された絶縁基材に無電解メッキを施すメッキ処理工程と、を備え、前記回路パターン形成工程において、回路パターン部の少なくとも一部分にメッキ補強構造を形成することを特徴とする。
[First Embodiment]
The electric circuit manufacturing method of the present embodiment includes a film forming step of forming a resin film on the surface of the insulating base, and a desired shape by laser processing or machining the insulating base from the outer surface side of the resin film. And forming a circuit pattern part by forming grooves and / or holes having a depth, and plating the surface of the circuit pattern part of the insulating base and the surface of the resin film covering the insulating base A catalyst deposition step for depositing a catalyst or a precursor thereof, a coating stripping step for stripping the resin coating from the insulating substrate, and a plating treatment step for performing electroless plating on the insulating substrate from which the resin coating has been stripped And in the circuit pattern forming step, a plating reinforcing structure is formed on at least a part of the circuit pattern portion.
以下、本実施形態の製造方法を、図面を参照しながら説明する。 Hereinafter, the manufacturing method of this embodiment is demonstrated, referring drawings.
図1は本実施形態の製造方法を説明するための工程図である。図1中、1は絶縁基材、2は樹脂皮膜、3は回路パターン部、4はメッキ触媒、5は無電解メッキである。また、3aは回路パターン3の表面の一部に設けられた凹凸形状のメッキ補強構造である。
FIG. 1 is a process diagram for explaining the manufacturing method of the present embodiment. In FIG. 1, 1 is an insulating substrate, 2 is a resin film, 3 is a circuit pattern portion, 4 is a plating catalyst, and 5 is electroless plating.
本実施形態の製造方法においては、図1Aに示すように、はじめに、基材1の表面に樹脂皮膜2を形成する。
In the manufacturing method of this embodiment, as shown in FIG. 1A, first, a
絶縁基材1としては、電気回路基板の製造に用いられうる各種有機基板が用いられる。有機基板の具体例としては、エポキシ樹脂シート、アクリル樹脂シート、ポリカーボネート樹脂シート、ポリイミド樹脂シート等が特に限定なく用いられうる。また、上記樹脂シートの他、繊維基板に熱硬化性樹脂が含浸されてなるプリプレグや立体回路基板を形成するための成形体も好ましく用いられうる。絶縁基材1の厚みは特に限定されないが、例えば、10〜200μm、さらには20〜100μm程度であることが好ましい。
As the insulating
樹脂皮膜2は、絶縁基材1の主面に液状材料を塗布した後、乾燥させたり、絶縁基材1の主面に予め形成された樹脂フィルムを貼り合せたりすることにより形成される。
The
樹脂皮膜2は、後述する皮膜除去工程において所定の液体で膨潤または溶解させることにより、絶縁基材1表面から容易に除去しうるような樹脂皮膜が好ましく用いられうる。具体的には、例えば、有機溶剤やアルカリ溶液により容易に溶解しうる可溶型樹脂や、所定の溶媒で膨潤しうる膨潤性樹脂が挙げられる。これらの中では、正確な除去が容易である点から膨潤性樹脂が特に好ましい。
As the
膨潤性樹脂皮膜としては、膨潤液に対する膨潤度が50%以上、さらには100%以上で、1000%以下であるような膨潤度の樹脂皮膜が好ましく用いられうる。前記膨潤度が低すぎる場合には、膨潤性樹脂皮膜が剥離しにくくなる傾向があり、高すぎる場合には、皮膜強度が低下することにより剥離する際に破れる等して剥離が困難になる傾向がある。このような膨潤性樹脂は、絶縁基材1の主面にエラストマーのサスペンジョン又はエマルジョンを塗布した後、乾燥することや、支持基板にそれらを塗布した後、乾燥することにより形成される皮膜を絶縁基材1の主面に転写することにより形成することができる。
As the swellable resin film, a resin film having a degree of swelling with respect to the swelling liquid of 50% or more, more preferably 100% or more and 1000% or less can be preferably used. When the degree of swelling is too low, the swellable resin film tends to be difficult to peel, and when it is too high, the film strength is reduced, and the film tends to be difficult to peel due to tearing when peeling. There is. Such a swellable resin insulates the film formed by applying an elastomeric suspension or emulsion to the main surface of the insulating
このようなエラストマーの具体例としては、スチレン−ブタジエン系共重合体等のジエン系エラストマー、アクリル酸エステル系共重合体等のアクリル系エラストマー、及びポリエステル系エラストマー等が挙げられる。このようなエラストマーによれば、サスペンジョン又はエマルジョンとして分散されたエラストマー樹脂粒子の架橋度またはゲル化度等を調整することにより所望の膨潤度の膨潤性樹脂皮膜を容易に形成することができる。 Specific examples of such elastomers include diene elastomers such as styrene-butadiene copolymers, acrylic elastomers such as acrylic ester copolymers, and polyester elastomers. According to such an elastomer, a swellable resin film having a desired swelling degree can be easily formed by adjusting the degree of crosslinking or gelation of the elastomer resin particles dispersed as a suspension or emulsion.
塗布する方法は特に限定されず、従来から知られたスピンコート法やバーコーター法等が特に限定なく用いられうる。 The coating method is not particularly limited, and conventionally known spin coating methods, bar coater methods, and the like can be used without particular limitation.
樹脂皮膜2の厚みとしては、10μm以下、さらには5μm以下であり、0.1μm以上、さらには1μm以上であることが好ましい。樹脂皮膜2の厚みが厚すぎる場合には、レーザー加工又は機械加工することにより形成される溝及び/又は孔の精度が低下する傾向があり、前記厚みが薄すぎる場合は、均一な膜厚の樹脂皮膜を形成しにくくなる傾向がある。
The thickness of the
次に、図1Bに示すように、樹脂皮膜2の外表面側から絶縁基材1にレーザー加工又は機械加工することにより所望の形状及び深さを有する溝及び/又は孔を形成して回路パターン部3を形成する。そして、このときに、回路パターン部3の表面の少なくとも一部分にメッキ補強構造3aを形成する。(回路パターン形成工程)。
Next, as shown in FIG. 1B, a circuit pattern is formed by forming a groove and / or a hole having a desired shape and depth by laser processing or machining the insulating
例えば、LSIのような電子部品を表面実装するためのランド部分とランド部分と一体化されて形成されるような回路線部分を有する電気回路を形成する場合、電子部品が実装されるランド部分は、衝撃により切断や剥離が生じやすい傾向がある。このような場合において、衝撃に弱いランド部分にメッキ補強構造を設けることにより、電子部品を実装したときの実装強度を向上させることができる。本実施形態の方法によれば、電気回路を部分的に補強できるメッキ補強構造3aを容易に形成することができる。
For example, when forming an electric circuit having a land portion for surface mounting an electronic component such as an LSI and a circuit line portion formed integrally with the land portion, the land portion on which the electronic component is mounted is , Cutting and peeling tend to occur easily due to impact. In such a case, the mounting strength when the electronic component is mounted can be improved by providing the plating reinforcement structure on the land portion that is vulnerable to impact. According to the method of the present embodiment, it is possible to easily form the
回路パターン部3の形成には、レーザー加工やダイシング加工,型押加工等の機械加工が用いられる。微細な回路を精度よく形成するためには、レーザー加工を用いることが好ましい。また、型押加工としては、ナノインプリントの分野において用いられるような微細樹脂型による型押加工が好ましく用いられうる。
For the formation of the
回路パターン部3の少なくとも一部分に形成されるメッキ補強構造の一例を図2〜図4に示す。
An example of the plating reinforcement structure formed in at least a part of the
図2はアンカー効果を付与することを目的として形成された表面凹凸形状20を有するメッキ補強構造である。図2Aは、ランド部分21とランド部分21と一体化されて形成される回路線部分22を有する回路パターンにメッキを形成したときの拡大上面図であり、図2Bは図2AのA−A’断面の模式図である。絶縁基材に回路パターンを形成する際に、このような表面凹凸形状20を形成することにより、後述する無電解メッキ処理工程において形成されるメッキの密着性をアンカー効果により向上させることができる。
FIG. 2 shows a plated reinforcing structure having a surface concavo-
図2に示したような表面凹凸形状20としては、例えば十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。このような凹凸形状20を回路パターン部の補強したい部分の表面に形成することにより、その部分の配線回路を充分に補強することができる。
As the
なお、ここでの、Rzは、JIS B 0601:2001で定義される十点平均粗さである。その測定方法としては、例えば、走査型共焦点レーザ顕微鏡、表面粗さ測定機、及び原子間力顕微鏡等を用いて測定できる。具体的には、走査型共焦点レーザ顕微鏡(オリンパス株式会社製のLEXT OLS3000)等を用いて測定できる。 Here, Rz is a ten-point average roughness defined by JIS B 0601: 2001. As the measuring method, for example, it can be measured using a scanning confocal laser microscope, a surface roughness measuring machine, an atomic force microscope, and the like. Specifically, it can be measured using a scanning confocal laser microscope (LEXT OLS3000 manufactured by Olympus Corporation) or the like.
図3は形成される電気回路の補強したい部分の溝深さを深くして厚いメッキを形成する構造30を有するメッキ補強構造である。図3Aは、ランド部分31とランド部分31と一体化されて形成される回路線部分32を有する回路パターンにメッキが形成したときの拡大上面図であり、図3Bは図3AのA−A’断面の模式図である。絶縁基材に回路パターンを形成する際に、補強したい部分の溝深さを深くすることにより補強したい部分のメッキが厚くなってその部分のメッキの密着性を向上させることができる。
FIG. 3 shows a plated reinforcing structure having a
また、図3に示したような補強したい部分の溝深さを深くして厚いメッキを形成する構造としては、補強する部分のメッキの厚みが補強しない部分のメッキの厚みに比べて1〜10倍、さらには2〜5倍程度となるような厚みに形成することが好ましい。このように補強したい部分のメッキの厚みが厚くなるように溝を形成することにより、その部分の配線回路を充分に補強することができる。 Further, as shown in FIG. 3, the structure in which the groove depth of the portion to be reinforced is deepened to form a thick plating is 1 to 10 compared with the thickness of the portion of the reinforced portion where the plating thickness is not reinforced. It is preferable to form the film so as to have a thickness that is twice or even about 2 to 5 times. By forming the groove so that the plating thickness of the portion to be reinforced becomes thick in this way, the wiring circuit of the portion can be sufficiently reinforced.
図4は、ランド部分41とランド部分41と一体化されて形成された回路線部分42を有し、ランド部41に突起部40が形成されている回路パターンにメッキを形成したときの拡大上面図である。上記突起部40により、ランド部分41の密着性が向上されている。
FIG. 4 is an enlarged top view when plating is formed on a circuit pattern having a
上述したメッキ補強構造は、レーザー加工や機械加工の手段を用いて回路パターンを形成する際に形成できる。具体的には、図2に示すようなメッキ補強構造をレーザー加工を用いて形成する場合には、ランド部分21とランド部分21と一体化されて形成される回路線部分22を有する回路パターン部3を形成した後、形成されたランド部分21の表面のみに断続的にレーザーを照射して凹凸形状20を付与することができる。また、型押加工を用いる場合には、図5に示すように、表面の一領域に凹凸形状20を有する回路パターンを形成するための雄型50を用いて、樹脂皮膜2の外表面側から絶縁基材1に向けて型押しすることにより、凹凸形状20が付与される。
The above-described plating reinforcement structure can be formed when a circuit pattern is formed using laser processing or machining. Specifically, when the plating reinforcement structure as shown in FIG. 2 is formed using laser processing, a circuit pattern portion having a
また、前記表面凹凸形状20の形状は、アンカー効果を付与できる凹凸形状であれば、特に限定されないが、前記表面凹凸形状20の凹部の形状が、溝の表面上方から見たときに、円形状、及び一筆書き形状の少なくともいずれか一方であることが好ましい。すなわち、前記凹部同士が交わらない(接触しない)形状であることが好ましい。
Further, the shape of the surface
前記表面凹凸形状20の凹部の形状が、前記凹部同士が交わる形状であると、前記凹部を好適に形成できなくなる傾向がある。特に、レーザー加工を用いて、図2に示すようなメッキ補強構造を形成する場合には、ランド部分21の表面の同じ箇所に2度以上レーザー加工を施すことになる。具体的には、例えば、格子状であれば、格子点の箇所は、レーザー加工を2度施すことになり、その部分の深さが、格子点以外の部分の約2倍となってしまう。前記絶縁基材1の厚みによっては、貫通してしまうおそれがあった。また、前記雄型50を用いて型押しすることにより、図2に示すようなメッキ補強構造を形成する場合であっても、前記凹部同士が交わる形状であると、前記凹部同士が交わる部分付近の形状が複雑になりやすく、好適に形成されない傾向があった。
When the shape of the concave portion of the surface concavo-
そこで、前記表面凹凸形状20の凹部の形状が、前記凹部同士が交わらない形状であれば、前記表面凹凸形状20を好適に形成できる。
Therefore, if the shape of the concave portion of the surface
次に、前記表面凹凸形状20の凹部の好適な形状の具体例について説明する。
Next, a specific example of a suitable shape of the concave portion of the surface
前記表面凹凸形状20の凹部の形状は、具体的には、例えば、図8〜12に示す形状等が挙げられる。なお、図8〜図12は、それぞれ表面凹凸形状の一例を示す概略図である。そして、図8A〜図12Aは、前記表面凹凸形状20が形成された絶縁基材の拡大上面図であり、図8B〜図12Bは、それぞれ図8A〜図12AのA−A’断面の模式図である。また、前記表面凹凸形状20の形状は、ここで示す形状には限定されない。
Specific examples of the shape of the concave portion of the surface concavo-
前記表面凹凸形状20の形状の一例(第1例)としては、図8に示すように、凹部21aが、溝の表面上方から見たときに、円形状であり、その円形状の凹部20aが、千鳥状に複数形成されているものが挙げられる。また、図8は、概略図であり、前記凹部20aの形成されている個数は、図8に示されているものより多く、前記表面凹凸形状20がアンカー効果を付与できる凹凸形状になる個数形成されていればよい。具体的には、例えば、前記表面凹凸形状20の十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。より具体的には、例えば、前記凹部20aの直径が1〜30μmであって、その中心間距離が5〜100μmとなるような個数が形成されていることが好ましい。
As an example (first example) of the surface
前記表面凹凸形状20の形状の他の一例(第2例)としては、図9に示すように、凹部21aが、溝の表面上方から見たときに、渦巻状であるものが挙げられる。また、図9は、概略図であり、渦巻状の凹部20aの幅や巻き数は、前記表面凹凸形状20がアンカー効果を付与できる凹凸形状になる個数形成されていればよく、渦巻状の凹部20aの幅は、図9に示されているものより小さく、渦巻状の凹部20aの巻き数は、図9に示されているものより多い。具体的には、例えば、前記表面凹凸形状20の十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。
As another example (second example) of the shape of the surface concavo-
前記表面凹凸形状20の形状の他の一例(第3例)としては、図10に示すように、凹部21aが、溝の表面上方から見たときに、直線状であり、その直線状の凹部20aの延びる方向が平行になるように、前記凹部20aが複数本形成されているものが挙げられる。また、図10は、概略図であり、前記凹部20aの形成されている本数は、図10に示されているものより多く、前記表面凹凸形状20がアンカー効果を付与できる凹凸形状になる本数形成されていればよい。具体的には、例えば、前記表面凹凸形状20の十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。より具体的には、例えば、前記凹部20aの幅が1〜30μmであって、その中心間距離が5〜100μmとなるような本数が形成されていることが好ましい。
As another example (third example) of the shape of the surface concavo-
前記表面凹凸形状20の形状の他の一例(第4例)としては、図11に示すように、2種類の凹部が形成されており、溝の表面上方から見たときに、一方の凹部20bが、直線状であり、他方の凹部20cが円形状である。そして、前記直線状の凹部20bの延びる方向が平行になるように、前記直線状の凹部20bが複数本形成され、前記円形状の凹部20cが、隣り合う直線状の凹部20bと直線状の凹部20bとの間の部分に、前記直線状の凹部20bの延びる方向と平行になるように複数個形成されている。また、図11は、概略図であり、前記直線状の凹部20bの形成されている本数や前記円形状の凹部20cは、図11に示されているものより多く、前記表面凹凸形状20がアンカー効果を付与できる凹凸形状になる本数や個数が形成されていればよい。具体的には、例えば、前記表面凹凸形状20の十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。より具体的には、例えば、前記直線状の凹部20bの幅が1〜30μmであって、その中心間距離が5〜100μmとなるような本数であって、前記円形状の凹部20cの直径が1〜30μmであって、その中心間距離が5〜100μmとなるような個数が形成されていることが好ましい。
As another example (fourth example) of the shape of the surface concavo-
前記表面凹凸形状20の形状の他の一例(第5例)としては、図12に示すように、凹部21aが、溝の表面上方から見たときに、ミアンダ形状であるものが挙げられる。また、図12は、概略図であり、前記凹部20aの幅や前記凹部20aの隣り合う平行部分の中心間距離は、前記表面凹凸形状20がアンカー効果を付与できる凹凸形状になるように形成されていればよく、前記凹部20aの幅や前記凹部20aの隣り合う平行部分の中心間距離は、図12に示されているものより小さい。具体的には、例えば、前記表面凹凸形状20の十点平均粗さ(Rz)が0.1〜20μm、さらには1〜10μm程度となるような凹凸を形成することが好ましい。より具体的には、例えば、前記凹部20aの幅が1〜30μmであって、前記凹部20aの隣り合う平行部分の中心間距離が5〜100μmとなるような形状であることが好ましい。
As another example (fifth example) of the shape of the
また、図3に示すようなメッキ補強構造も、レーザー加工により補強部分の溝深さを深くしたり、型押加工を用いる型において補強部分の溝深さが深くなるような雄型を用いたりすることにより容易に形成することができる。 In addition, the plating reinforcement structure as shown in FIG. 3 also uses a laser mold to increase the groove depth of the reinforcing portion, or uses a male mold that increases the groove depth of the reinforcing portion in a mold using embossing. By doing so, it can be easily formed.
また、図4に示すようなメッキ補強構造も、レーザー加工により回路の輪郭に突起部を設けたり、型押加工を用いる型において補強部分の輪郭に突起部を設けた雄型を用いたりすることにより容易に形成することができる。 Also, the plating reinforcement structure as shown in FIG. 4 uses a laser processing to provide a protrusion on the circuit outline, or uses a male mold having a protrusion on the outline of the reinforcing portion in a mold using embossing. Can be formed more easily.
このようなメッキ補強構造により、形成される電気回路を部分的に補強することができる。 With such a plated reinforcing structure, the formed electric circuit can be partially reinforced.
回路パターン形成工程において必要に応じて設けられる孔は、後述するメッキ処理工程においてその表面にメッキが形成されることにより、電気回路基板における層間の導通をとるためのビアホールやインナービアホールになる。 The holes provided as necessary in the circuit pattern forming process become via holes or inner via holes for conducting electrical conduction between layers in the electric circuit board by forming plating on the surface in the plating process described later.
そして、回路パターン3を形成した後は、切屑等を除去することを目的として、過マンガン酸カリウム溶液等を用いた公知のデスミア処理を行ってもよい。
And after forming the
次に、図1Cに示すように、絶縁基材1に形成された回路パターン部3の表面及び絶縁基材1を被覆する樹脂皮膜2の表面全体にメッキ触媒4を被着させる(触媒被着工程)。
Next, as shown in FIG. 1C, the plating catalyst 4 is deposited on the entire surface of the
メッキ触媒4は、後述するメッキ処理工程において、触媒活性化した部分のみに無電解メッキを形成するために付与される触媒またはその前駆体であり、無電解メッキ用の触媒として知られたものであれば特に限定なく用いられうる。その具体例としては、例えば、金属パラジウム(Pd)、白金(Pt)、銀(Ag)等、または、これらを生成させるような前駆体等が挙げられる。 The plating catalyst 4 is a catalyst applied to form electroless plating only on a portion where the catalyst is activated in a plating process described later, or a precursor thereof, and is known as a catalyst for electroless plating. If there is no particular limitation, it can be used. Specific examples thereof include, for example, metallic palladium (Pd), platinum (Pt), silver (Ag), etc., or precursors that generate these.
メッキ触媒4を被着させる方法としては、例えば、次のような方法が挙げられる。回路パターン3が形成された絶縁基材1を界面活性剤溶液中で所定の時間湯洗することにより、表面に付着している油分等を除去する。次に、その絶縁基材1を濃度0.1%程度の塩化第一錫水溶液等に浸漬して塩化第一錫を吸着させた後、濃度0.01%程度の塩化パラジウム水溶液等にさらに浸漬することにより塩化パラジウムを吸着させる。そして、吸着した塩化第一錫と塩化パラジウムとの間で酸化還元反応(SnCl2+PdCl2→SnCl4+Pd↓)させることにより金属パラジウムを形成させる。
Examples of the method for depositing the plating catalyst 4 include the following methods. The insulating
このようなメッキ被着処理により、図1Cに示すように、絶縁基材1に形成された回路パターン部3の表面及び絶縁基材1を被覆する樹脂皮膜2の表面にメッキ触媒4が被着される。
1C, the plating catalyst 4 is deposited on the surface of the
次に、図1Dに示すように、樹脂皮膜2を所定の液体で膨潤または溶解させて除去する(皮膜除去工程)。この工程によれば、樹脂皮膜2を除去することにより、回路パターン部3の表面のみにメッキ触媒4を残すことができる。
Next, as shown in FIG. 1D, the
樹脂皮膜2を除去する方法としては、アルカリ溶液等の液に樹脂皮膜2で被覆された絶縁基材1を所定の時間浸漬することにより、樹脂皮膜2を溶解除去又は膨潤剥離するような方法が挙げられる。アルカリ溶液としては、例えば、1〜10%程度の濃度の水酸化ナトリウム水溶液等が用いられうる。また、浸漬中に超音波照射することにより除去効率を高めてもよい。なお、膨潤させて剥離するときには、軽い力で引き剥がしてもよい。
As a method for removing the
次に、図1Eに示すように、皮膜除去された絶縁基材1に無電解メッキを施す(メッキ処理工程)。この工程により、形成された回路パターン部3のみに無電解メッキ5を析出させることができる。
Next, as shown in FIG. 1E, electroless plating is performed on the insulating
無電解メッキ5の形成方法としては、皮膜除去工程後の絶縁基材1を無電解めっき液に浸漬することにより、回路パターン部3のみに無電解メッキを析出させる方法が用いられうる。
As a method of forming the
無電解メッキに用いられる金属としては、Cu(銅)、Ni(ニッケル)、Co(コバルト)、Al(アルミニウム)等が挙げられる。これらの中では、Cuを主成分とするメッキが導電性に優れている点から好ましく、また、Niを含む場合には耐食性や、はんだ等との密着性に優れている点等から好ましい。 Examples of the metal used for electroless plating include Cu (copper), Ni (nickel), Co (cobalt), and Al (aluminum). Among these, plating containing Cu as a main component is preferable from the viewpoint of excellent conductivity, and when Ni is contained, it is preferable from the viewpoint of excellent corrosion resistance and adhesion to solder or the like.
このようなメッキ処理工程により、絶縁基材1に形成された所望の形状及び深さを有する溝及び/又は孔を形成することによって得られた回路パターン部3のみに無電解メッキ5を析出させることができる。これにより絶縁基材1に電気回路10が形成される。
By such a plating process, the
無電解メッキ5の厚みは、特に限定されないが、0.1〜10μm、さらには1〜5μm程度であることが好ましい。特に、回路パターン部3の深さを深くすることにより、膜厚の厚いメッキであって、断面積が大きい金属配線を容易に形成することができる。この場合には、金属配線の強度を向上させることができる点から好ましい。
The thickness of the
以上説明した電気回路の製造方法によれば、狭い線幅及び線間隔の電気回路を形成した場合であっても、部分的に表面に凹凸形状を付与したり、部分的に深い溝を形成したりすることにより、損傷しやすい部分の金属配線を補強することができる。また、形成される電気回路は、金属配線を形成したい部分のみにメッキ触媒を被着させて形成するために、形状精度の高いものが得られる。このような電気回路の製造方法を用いることにより、配線幅及び配線間隔が狭く、部分的に損傷しやすい部分を有しやすいICサブストレート、携帯電話用プリント配線板、立体配線基板等の用途に用いられる片面,両面,多層タイプ等の電気回路基板を製造することができる。 According to the method for manufacturing an electric circuit described above, even when an electric circuit having a narrow line width and line interval is formed, the surface is partially provided with a concavo-convex shape or a deep groove is partially formed. By doing so, it is possible to reinforce the metal wiring in the easily damaged part. Further, since the electric circuit to be formed is formed by depositing the plating catalyst only on the portion where the metal wiring is to be formed, a circuit with high shape accuracy can be obtained. By using such an electric circuit manufacturing method, the wiring width and the wiring interval are narrow, and it is suitable for applications such as an IC substrate, a printed wiring board for a mobile phone, a three-dimensional wiring board, etc. The single-sided, double-sided, multi-layered type electric circuit board used can be manufactured.
1 絶縁基材
2 樹脂皮膜
3 回路パターン部
3a メッキ補強構造
4,102 メッキ触媒
5 無電解メッキ
10 電気回路
20 表面凹凸形状
21 ランド部分
22 回路線部分
30 厚みが異なるメッキ補強構造
31,41 ランド部分
32,42 回路線部分
40 突起部
50 雄型
100 絶縁基材
101 スルーホール
103 フォトレジスト層
104 金属配線
105 不要なメッキ部分
110 フォトマスク
DESCRIPTION OF
Claims (6)
前記回路パターン形成工程において、回路パターン部の少なくとも一部分にメッキ補強構造を形成することを特徴とする電気回路の製造方法。 A film forming step of forming a resin film on the surface of the insulating substrate, and grooves and / or holes having a desired shape and depth by laser processing or machining the insulating substrate from the outer surface side of the resin film. Forming a circuit pattern portion to form a circuit pattern portion; and a catalyst coating for depositing a plating catalyst or a precursor thereof on the surface of the circuit pattern portion of the insulating substrate and the surface of the resin film covering the insulating substrate. An adhesion process, a film peeling process for peeling the resin film from the insulating base material, and a plating process step for performing electroless plating on the insulating base material from which the resin film has been peeled,
In the circuit pattern forming step, a plating reinforcing structure is formed on at least a part of the circuit pattern portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195150A JP5350138B2 (en) | 2008-08-26 | 2009-08-26 | Electric circuit manufacturing method and electric circuit board obtained by the method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008217091 | 2008-08-26 | ||
JP2008217091 | 2008-08-26 | ||
JP2009195150A JP5350138B2 (en) | 2008-08-26 | 2009-08-26 | Electric circuit manufacturing method and electric circuit board obtained by the method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010080946A JP2010080946A (en) | 2010-04-08 |
JP5350138B2 true JP5350138B2 (en) | 2013-11-27 |
Family
ID=42210969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195150A Expired - Fee Related JP5350138B2 (en) | 2008-08-26 | 2009-08-26 | Electric circuit manufacturing method and electric circuit board obtained by the method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5350138B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101181048B1 (en) * | 2010-12-27 | 2012-09-07 | 엘지이노텍 주식회사 | The method for manufacturing the printed circuit board |
WO2012132325A1 (en) * | 2011-03-25 | 2012-10-04 | 住友ベークライト株式会社 | Printed wiring board, method for manufacturing printed wiring board, and semiconductor device |
KR101797651B1 (en) * | 2011-06-15 | 2017-11-15 | 미래나노텍(주) | Wired electrode of touch screen panel and touch screen panel with the wired electrode |
DE102012112550A1 (en) | 2012-12-18 | 2014-06-18 | Lpkf Laser & Electronics Ag | Method for metallizing a workpiece and a layer structure of a workpiece and a metal layer |
JP6502204B2 (en) * | 2015-08-04 | 2019-04-17 | 株式会社ダイセル | Circuit board and method of manufacturing the same |
JP2017034150A (en) * | 2015-08-04 | 2017-02-09 | 株式会社ダイセル | Circuit substrate and manufacturing method of the same |
JP7381901B2 (en) * | 2018-08-30 | 2023-11-16 | 日亜化学工業株式会社 | Manufacturing method of wiring board |
JP6848944B2 (en) * | 2018-08-30 | 2021-03-24 | 日亜化学工業株式会社 | Wiring board manufacturing method and wiring board |
JP2021163908A (en) * | 2020-04-02 | 2021-10-11 | 三恵技研工業株式会社 | Plated composite and manufacturing method of the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0281084U (en) * | 1988-12-12 | 1990-06-22 | ||
JPH04255291A (en) * | 1991-02-07 | 1992-09-10 | Nec Corp | Printed wiring board |
JPH05235510A (en) * | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | Forming method for thin film pattern |
JPH07202382A (en) * | 1994-01-07 | 1995-08-04 | Sumitomo Metal Ind Ltd | Method of forming conductor layer pattern |
JPH08307057A (en) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | Multilayer interconnection circuit board and its manufacture |
JPH0936522A (en) * | 1995-07-14 | 1997-02-07 | Fuji Kiko Denshi Kk | Formation of circuit of printed-wiring board |
JPH1075038A (en) * | 1996-06-28 | 1998-03-17 | Ngk Spark Plug Co Ltd | Wiring board and its manufacture method |
JP2000236145A (en) * | 1999-02-16 | 2000-08-29 | Nec Kansai Ltd | Wiring board and its manufacturing method |
JP2000236149A (en) * | 1999-02-16 | 2000-08-29 | Nec Kansai Ltd | Wiring board with inductor and manufacture thereof |
JP2003133468A (en) * | 2001-10-24 | 2003-05-09 | Sumitomo Bakelite Co Ltd | Substrate for mounting semiconductor and its producing method |
JP2004311912A (en) * | 2002-12-06 | 2004-11-04 | Sony Corp | Circuit board module and its manufacturing method |
JP4397583B2 (en) * | 2002-12-24 | 2010-01-13 | 株式会社フジクラ | Semiconductor device |
JP5166772B2 (en) * | 2006-11-27 | 2013-03-21 | 三菱製紙株式会社 | Method for forming conductive pattern |
-
2009
- 2009-08-26 JP JP2009195150A patent/JP5350138B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010080946A (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5350138B2 (en) | Electric circuit manufacturing method and electric circuit board obtained by the method | |
KR101268727B1 (en) | Method of producing circuit board by additive method, and circuit board and multilayer circuit board obtained by the method | |
TWI541835B (en) | Method of manufacturing printed circuit board | |
TW200939927A (en) | Wiring substrate and its manufacturing process | |
JP2009124098A (en) | Electric member and method for manufacturing printed circuit board using it | |
US7665208B2 (en) | Through hole forming method | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2014501450A (en) | Printed circuit board | |
KR101095380B1 (en) | Method of fabricating a fine-pitch printed circuit board | |
JP5075157B2 (en) | Wiring substrate manufacturing method and wiring substrate obtained by the manufacturing method | |
TWI484874B (en) | Printed circuit board and method of manufacturing the same | |
KR101555014B1 (en) | Printed circuit board for forming fine wiring and method for manufacturing the same | |
KR20140039921A (en) | Method of manufacturing printed circuit board | |
JP4705972B2 (en) | Printed wiring board and manufacturing method thereof | |
JP2009081212A (en) | Method for manufacturing printed wiring board | |
JP2001053444A (en) | Method for forming via filled with conductor and method for manufacturing multilayer wiring board | |
JP2007329325A (en) | Method for manufacturing interconnection substrate | |
JP5225353B2 (en) | Wiring substrate manufacturing method | |
JP3747897B2 (en) | Manufacturing method of tape carrier for semiconductor device and semiconductor device using the same | |
CN110536558B (en) | Printed circuit board and method for manufacturing the same | |
JP2002299386A (en) | Double-sided wiring film carrier and manufacturing method therefor | |
JP2006093231A (en) | Printed wiring board and its manufacturing method | |
JP4359992B2 (en) | Film carrier manufacturing method | |
JP2010040673A (en) | Production method of multilayer wiring circuit board | |
KR101262513B1 (en) | The printed circuit board and the method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120116 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120418 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5350138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |