JP5328975B2 - Rf power module - Google Patents

Rf power module Download PDF

Info

Publication number
JP5328975B2
JP5328975B2 JP2012276817A JP2012276817A JP5328975B2 JP 5328975 B2 JP5328975 B2 JP 5328975B2 JP 2012276817 A JP2012276817 A JP 2012276817A JP 2012276817 A JP2012276817 A JP 2012276817A JP 5328975 B2 JP5328975 B2 JP 5328975B2
Authority
JP
Japan
Prior art keywords
current
amplifier
rf power
circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012276817A
Other languages
Japanese (ja)
Other versions
JP2013070426A (en
Inventor
昌俊 長谷
雅広 伊藤
聡 田中
Original Assignee
ルネサスエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルネサスエレクトロニクス株式会社 filed Critical ルネサスエレクトロニクス株式会社
Priority to JP2012276817A priority Critical patent/JP5328975B2/en
Publication of JP2013070426A publication Critical patent/JP2013070426A/en
Application granted granted Critical
Publication of JP5328975B2 publication Critical patent/JP5328975B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce drops in power-added efficiency (PAE) at low power and middle power modes of an RF power amplification circuit including multiple amplification stages. <P>SOLUTION: An RF power amplification circuit 313 includes an upstream amplifier 310, a downstream amplifier 311 and a control section 312. The upstream amplifier 310 responds to an RF transmission input signal Pin, and the downstream amplifier 311 responds to an amplified signal output from the upstream amplifier 310. In response to an output power control voltage Vapc, the control section 312 controls idling currents of the upstream amplifier 310 and downstream amplifier 311 to control gains of the upstream amplifier 310 and downstream amplifier 311. In response to the output power control voltage Vapc, the idling current and gain of the upstream amplifier 310 continuously change according to a first continuous function 2ndAmp, and the idling current and gain of the downstream amplifier 311 continuously change according to a second continuous function 3rdAmp. The second continuous function 3rdAmp is a function higher than the first continuous function 2ndAmp by one or more orders. <P>COPYRIGHT: (C)2013,JPO&amp;INPIT

Description

本発明は、RF電力増幅回路およびそれを使用したRFパワーモジュールに関し、特に多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減するのに有効な技術に関するものである。 The present invention relates to RF power module using RF power amplifier circuit and it especially effective to alleviate the decrease in power added efficiency (PAE) at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage it relates to such technology.

GSM(Global System for Mobile Communications)やGPRS(General Packet Radio Service)等に代表される移動体通信システムは略全世界で使用されており、今後も利用され続けると予測されている。 GSM (Global System for Mobile Communications) and GPRS (General Packet Radio Service) mobile communication system typified by are substantially used worldwide, and is expected to continue to be utilized in the future. GSMやGPRS等の移動体通信システムでは、基地局と携帯端末機器との間の通信距離に応じて、携帯端末機器の送信出力電力を制御することが要求される。 In a GSM or GPRS such as a mobile communication system, according to the communication distance between the base station and the mobile terminal device, it is required to control the transmission output power of the mobile terminal device. この送信出力の電力制御は、携帯端末機器に搭載されるRF電力増幅器の電力利得を制御電圧で制御することによって実現されている。 The power control of the transmission output is implemented by controlling the control voltage power gain of the RF power amplifier to be mounted on a portable terminal device.

下記特許文献1には、無線通信システムのRF電力増幅回路の多段増幅段の各段のトランジスタのゲート・バイアス電圧を出力電力制御電圧に応答して変化させることが記載されている。 The following Patent Document 1, it is described that vary in response to gate bias voltage of the transistor of each stage of the multistage amplifier stage of the RF power amplifier circuit of a wireless communication system to the output power control voltage.

下記特許文献2には、下記特許文献1と同様に無線通信システムのRF電力増幅回路の多段増幅段の各段のトランジスタのゲート・バイアス電圧を出力電力制御電圧に応答して変化させることが記載されている。 The following Patent Document 2, described to be changed in response to the output power control voltage of the gate bias voltage of the transistor of each stage of the multistage amplifier stage of the RF power amplifier circuit of a wireless communication system in the same manner as Patent Document 1 It is. 多段増幅段の各段のNチャンネルMOSトランジスタのゲート・バイアス電圧を発生するバイアス回路は、各NチャンネルMOSトランジスタとカレントミラー接続されるバイアス用トランジスタを含む。 Bias circuit for generating a gate bias voltage of the N-channel MOS transistors of each stage of the multistage amplifying stage includes a respective N-channel MOS transistor and the bias transistor are current-mirror-connected. バイアス用トランジスタのゲートとドレインが接続されることによって、バイアス用トランジスタはダイオード接続されている。 By the gate and drain of the biasing transistor is connected, the biasing transistor is diode-connected. 各バイアス用トランジスタには、PチャンネルMOSトランジスのドレインからバイアス電流が供給される。 Each biasing transistor, the bias current is supplied from the drain of the P-channel MOS transistor. PチャンネルMOSトランジスのソースは電源電圧に接続される一方、PチャンネルMOSトランジスのゲートは演算増幅器の出力端子の電圧によって制御される。 One source of the P-channel MOS transistor is connected to the power supply voltage, the gate of the P-channel MOS transistor is controlled by the voltage at the output terminal of the operational amplifier. PチャンネルMOSトランジスのバイアス電流は、演算増幅器の非反転入力端子に接続された抵抗の電圧降下によって制御される。 Bias current of P-channel MOS transistor is controlled by the non-inverting connected voltage drop across the resistor to the input terminal of the operational amplifier. この抵抗の電圧降下は、演算増幅器の反転入力端子に供給される出力電力制御電圧によって制御される。 Voltage drop across the resistor is controlled by the output power control voltage supplied to the inverting input terminal of the operational amplifier.

下記特許文献3には、ローパワー時における電力効率を向上するために、出力レベル制御信号に応答して制御される電源電圧が供給されるRF電力増幅器の多段増幅器の最終増幅段のトランジスタのゲート・バイアス電圧を出力レベル制御信号に応じて段階的に切り換えて、ローパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くすることが記載されている。 The following Patent Document 3, in order to improve power efficiency at low power, the gate of the transistor of the final amplification stages of the multi-stage amplifier of the RF power amplifier supply voltage is controlled in response to an output level control signal is supplied - a bias voltage stepwise switched according to the output level control signal, it has been described to be lower than the bias voltage at the time of high power bias voltage during the low power.

また、下記特許文献2に記載のRF電力増幅回路では、バイアス電流設定用のPチャンネルMOSトランジスのドレイン電流は2乗根回路の入力端子に供給され、この2乗根回路の出力端子から生成される2乗根変換された出力電流がバイアス電流設定用の抵抗に供給される。 Further, in the RF power amplifier circuit according to Patent Document 2, the drain current of the P-channel MOS transistor for bias current setting is supplied to the input terminal of the square root circuit, is generated from the output terminal of the square root circuit that the square root transformed output current is supplied to the resistor for bias current setting. 従って、RF電力増幅回路の多段増幅段の各段のトランジスタのバイアス電流は出力電力制御電圧の2乗に比例した値となるので、出力電力制御電圧の変化に応答する送信出力電力の急峻な変化を緩和することが可能となる。 Therefore, the bias current of the transistors of each stage of the multistage amplifier stage of the RF power amplifier circuit is a value proportional to the square of the output power control voltage, abrupt change of the transmission output power in response to changes in the output power control voltage it is possible to alleviate.

特開2004−193846号 公報 JP 2004-193846 JP 特開2006−270670号 公報 JP 2006-270670 JP 特開2005−217558号 公報 JP 2005-217558 JP

GSMやGPRS等の移動体通信システムでは、ディジタル変調方式にはGMSK(Gaussian filtered Minimum Shift Keying)が使用され、多重化方式にはTDMA(Time Division Multiple Access:時分割多重アクセス)が使用されている。 In a GSM or GPRS such as a mobile communication system, the digital modulation scheme used GMSK (Gaussian filtered Minimum Shift Keying) is, TDMA is the multiplexing method (Time Division Multiple Access: time division multiple access) is used . 従って、ディジタル変調された信号は、所定の周期の矩形状パルスとして携帯端末機器に搭載されるRF電力増幅器から基地局へ送出される必要がある。 Accordingly, the digital modulated signal needs to be sent from the RF power amplifier to be mounted on a portable terminal device is a rectangular pulse having a predetermined period to the base station. また、RF電力増幅器が送信信号を送出する際のパルスの形状およびパルスの立ち上り/立ち下り時の変調スペクトルの形状は、その許容値が移動体通信システムの規格によって規格化されている。 The shape of the pulse shape and pulse modulation spectrum at the rising / falling edge of the time of the RF power amplifier transmits a transmission signal, the permissible value is normalized by the standard of the mobile communication system. 制御電圧に対する電力利得の変化率に不連続点が存在すると、この規格を逸脱するようなパルス形状となることや、変調スペクトルに不要信号が発生することが知られている。 If discontinuity is present in the rate of change of the power gain for the control voltage, it or as a pulse shape as outside of this specification, undesired signals to the modulation spectrum has been known to occur. これを避けるためには、RF電力増幅器の電力利得を制御電圧の増加に対して連続的に単調増加させることが有効である。 To avoid this, it is effective to continuously monotone increasing the power gain of the RF power amplifier with respect to increase in the control voltage. 上記特許文献3に記載されたRF電力増幅器によればローパワー時の電力効率を向上することが可能であるが、最終増幅段のトランジスタのバイアス電圧が不連続的に段階的に切り換えられる。 Although it is possible to improve the power efficiency during low power according to the RF power amplifier described in Patent Document 3, the bias voltage of the transistor of the final amplification stage is discontinuously stepwise switching. その結果、上記特許文献3に記載のRF電力増幅器では、ランプアップ時およびランプダウン時にスプリアスが発生すると言う問題が本発明者等の検討によって明らかとされた。 As a result, the RF power amplifier described in Patent Document 3, a problem that spurious occurs during ramp-up time and ramp-down is apparent from a study of the present inventors.

本発明者等は本発明に先立って、携帯端末機器に搭載されるRF電力増幅回路の研究・開発に従事した。 The present inventors have prior to the present invention were engaged in research and development of an RF power amplifier circuit is mounted on a portable terminal device.

図2は、本発明に先立って本発明者等によって検討された3段増幅段のRF電力増幅回路の構成を示す図である。 Figure 2 is a diagram showing a configuration of an RF power amplifier circuit of three-stage amplifier stages were studied by the inventors prior to the present invention.

図2に示すRF電力増幅回路では、入力端子103に供給されるRF送信入力信号Pinは各段増幅器105、106、107で増幅され、出力端子104からRF送信出力信号Poutが生成される。 In the RF power amplifier circuit shown in FIG. 2, RF transmit input signal Pin is supplied to the input terminal 103 is amplified by each stage amplifiers 105, 106, 107, the RF transmission output signal Pout is generated from the output terminal 104. 各段増幅器105、106、107の入出力インピーダンスの変換を行ってインピーダンス不整合による送信信号の反射損失を低減させるために、各増幅トランジスタ105、106、107には受動素子で構成された整合回路(MN)108、109、110が接続されている。 To reduce the reflection loss of the transmission signal by performing conversion of input and output impedance impedance mismatch at each stage amplifiers 105, 106, 107, matching circuit composed of a passive element in each amplification transistor 105, 106 and 107 (MN) 108,109,110 are connected. 電源電圧Vddは、電源電圧供給端子101、101A、101B、101Cから供給される。 Power supply voltage Vdd, the power supply voltage supply terminal 101 and 101A, 101B, supplied from 101C. 多段増幅段のRF電力増幅器の電力利得は、端子102に供給される出力電力制御電圧Vapcを線形電圧電流変換器118が電流に変換して、この変換電流をダイオード接続されたバイアストランジスタ112、113、114に供給して、増幅トランジスタ105、106、107にアイドリング電流(バイアス電流)の値を設定することによって行われる。 Multistage power gain of the RF power amplifier of amplifier stage converts the output power control voltage Vapc supplied to the terminal 102 to the linear voltage-current converter 118 is current, bias transistor the conversion current diode connected 112, 113 is supplied to 114 is performed by setting the value of the idling current (bias current) to the amplifying transistor 105, 106 and 107. また低インピーダンスのダイオード接続のバイアストランジスタ112、113、114に高レベルのRF増幅信号が流入するのを軽減するため、ダイオード接続のバイアストランジスタ112、113、114に抵抗115、116、117が接続されている。 Also in order to reduce the high level of the amplified RF signal to the bias transistor 112, 113 and 114 of connection of a low impedance diode flows, the resistance 115, 116, 117 is connected to the bias transistor 112, 113 and 114 of the diode-connected ing.

次に、図2に示した3段増幅段のRF電力増幅回路におけるRF送信出力電力の制御機能について、説明する。 Next, the control function of the RF transmit output power in RF power amplifier circuit of three-stage amplifier stage shown in FIG. 2 will be described.

RF送信出力電力の制御は、各増幅トランジスタ105、106、107の増幅利得が各アイドリング電流(バイアス電流)の値に依存する性質を利用して次に説明する機構で実行されるものである。 Control of RF transmit output power, in which amplification gain of each amplification transistor 105, 106 and 107 is executed next described a mechanism by utilizing the property that depends on the value of the idling current (bias current).

まず出力電力制御電圧Vapcが電圧電流変換器118の入力端子102に印加されると、分圧抵抗129、130によって生成される分圧電圧が演算増幅器128の反転入力端子に供給される。 First, the output power control voltage Vapc is applied to an input terminal 102 of the voltage-current converter 118, the divided voltage generated by the voltage dividing resistors 129 and 130 is supplied to the inverting input terminal of the operational amplifier 128. すると、演算増幅器128と、PチャンネルMOSトランジスタ126と、抵抗127とで構成された回路は、分圧電圧に比例した電流をPチャンネルMOSトランジスタ126と抵抗127との直列回路に流入するように動作する。 Then, an operational amplifier 128, a P-channel MOS transistor 126, circuit constituted by the resistor 127, the operating current proportional to the divided voltage so as to flow into the series circuit of the resistor and the P-channel MOS transistor 126 127 to. PチャンネルMOSトランジスタ126、122とNチャンネルMOSトランジスタ124、125とPチャンネルMOSトランジスタ123、119、120、121とはそれぞれカレントミラー回路を構成しており、PチャンネルMOSトランジスタ126に流れる電流のミラー比倍された電流がダイオード接続されたバイアストランジスタ112、113、114に流れるものとなる。 Each P-channel MOS transistor 126,122 and N-channel MOS transistors 124, 125 and the P-channel MOS transistors 123,119,120,121 constitute a current mirror circuit, the mirror ratio of the current flowing through the P-channel MOS transistor 126 multiplied by the current is assumed to flow to the bias transistor 112, 113 and 114 that are diode-connected. 各バイアストランジスタ112、113、114と各増幅トランジスタ105、106、107もまた、カレントミラー回路を構成しており、各ミラー比倍の電流が各増幅トランジスタ105、106、107に流れて、アイドリング電流(バイアス電流)の値が設定される。 Each bias transistor 112, 113, 114 and each amplifying transistor 105, 106 and 107 also form a current mirror circuit, the current of each mirror ratio times to flow to each of the amplifier transistors 105, 106 and 107, the idling current the value of (the bias current) is set.

上述した複数のカレントミラー回路の各々のミラー比は、通常、出力電力制御電圧Vapcが最大となった際に、移動体通信システムの規格の最大出力電力Pout(max)が図2に示した3段増幅段のRF電力増幅回路によって得られるような各アイドリング電流(バイアス電流)となるように選定される。 Mirror ratio of each of the plurality of current mirror circuit described above, usually, when the output power control voltage Vapc is maximized, the maximum output power Pout of the standard for mobile communication systems (max) is shown in FIG. 2 3 It is selected to be the idling current, as obtained by the RF power amplifier circuit of stage amplifier stage (bias current).

図3は、図2に示した本発明に先立って本発明者等によって検討されたRF電力増幅回路の3段増幅段の各増幅段の各増幅トランジスタ105、106、107に流れるアイドリング電流(バイアス電流)の電流密度Jqの出力電力制御電圧Vapcに応答する依存性を示す図である。 3, the idling current (bias flowing through the amplification transistor 105, 106 and 107 of each amplifier stage 3 stage amplifier stage of the RF power amplifier circuit was examined by the inventors prior to the present invention shown in FIG. 2 it is a diagram showing the dependence responsive to the output power control voltage Vapc of the current density Jq current). 尚、図3にて、縦軸は各増幅トランジスタに流れるアイドリング電流(バイアス電流)の電流密度Jqの値を示し、横軸は出力電力制御電圧Vapcの値を示し、出力電力制御電圧Vapcの最大値Vapc(max)に対応してアイドリング電流(バイアス電流)の電流密度の最大値Jq_maxが各増幅トランジスタに流れるものである。 The maximum in Figure 3, the vertical axis represents the value of the current density Jq idling current flowing through each amplifying transistor (bias current), the horizontal axis represents the value of the output power control voltage Vapc, the output power control voltage Vapc corresponding to the value Vapc (max) is the maximum value Jq_max current density idling current (bias current) is intended to flow to each amplification transistor.

この図3に示すように、同一の出力電力制御電圧Vapcの値に応答して第1段目の増幅トランジスタ105と第2段目の増幅トランジスタ106と第3段目の増幅トランジスタ107にそれぞれ流れるアイドリング電流(バイアス電流)の電流密度Jqの値は同一の値となっている。 As shown in FIG. 3, flows the same output power control voltage and the first stage of the amplification transistor 105 in response to the value of Vapc the second stage amplifier transistor 106, respectively to the third-stage amplifying transistor 107 the value of the current density Jq of quiescent current (bias current) has the same value.

一方、多段増幅段によって構成されたRF電力増幅回路においては、第1段目の増幅トランジスタ105は比較的小さなデバイス・サイズとされ、第2段目の増幅トランジスタ106は中間のデバイス・サイズとされ、最終段の第3段目の増幅トランジスタ107は比較的大きなデバイス・サイズとされている。 On the other hand, in the RF power amplifier circuit constituted by a multistage amplifier stages, the first stage of the amplification transistor 105 is a relatively small device size, the amplification transistor 106 of the second stage is an intermediate device size , the amplification transistor 107 of the third stage of the final stage is a relatively large device size. すなわち、RF電力増幅回路では、初段増幅段から中間増幅段を介して最終増幅段まで各RF入力信号の信号レベルの増加に対応して各増幅段の増幅トランジスタのデバイス・サイズが増加され、RF電力増幅回路の電力付加効率(PAE:Power Added Efficiency)が改善される。 That is, in the RF power amplifier circuit, the device size of the amplification transistors of the amplifier stage in response from the first-stage amplifier stages to an increase in the signal level of each RF input signal to the final amplifier stage via an intermediate amplifier stage is increased, RF power added efficiency of the power amplifier circuit (PAE: power added efficiency) is improved. もしも初段増幅段および中間増幅段の増幅トランジスタが最終増幅段の増幅トランジスタのような大きなデバイス・サイズを有していたとすると、各RF入力信号の小さな信号レベルと比較して必要以上に大きなアイドリング電流(バイアス電流)が初段増幅段および中間増幅段の増幅トランジスタに流れ、RF電力増幅回路の電力付加効率(PAE)が低下するものとなる。 If If the amplification transistor of the first stage amplifier stage and the intermediate amplifier stage and had a large device size, such as the amplification transistor of the final amplification stage, a large idling current than necessary as compared with small signal level of each RF input signal (bias current) flows through the amplifier transistor of the first-stage amplifier stage and the intermediate amplifier stage, and that the power added efficiency of the RF power amplifier circuit (PAE) is reduced. また、RF電力増幅回路の第1段目の増幅トランジスタ105と第2段目の増幅トランジスタ106と第3段目の増幅トランジスタ107の各デバイス・サイズは、RF電力増幅回路が規格の最大出力電力Pout(max)を生成する際に各増幅段の電力効率が最大となるように設定される。 Also, the amplification transistor 105 of the first stage of the RF power amplifier circuit and the second-stage amplifying transistor 106 each device size of the third-stage amplifying transistor 107, the maximum output power of the RF power amplifier circuit is standard power efficiency of each amplification stage is set to be maximum when generating the Pout (max). RF電力増幅回路の各増幅段の増幅トランジスタの各デバイス・サイズと各アイドリング電流(バイアス電流)の電流密度Jqの値を適切に設定することよって、最大出力電力Pout(max)を生成する際の各増幅段のインピーダンス不整合による信号損失が最小化されて、各増幅段の電力効率が最大化される。 What I appropriately setting the value of the current density Jq of the device size and the idling current of the amplifying transistor of each amplification stage of the RF power amplifier circuit (bias current), when generating the maximum output power Pout (max) signal loss due to impedance mismatching of each amplifier stage is minimized, power efficiency of the amplifier stage is maximized.

このようにRF電力増幅回路の初段、中間段、最終段の順序で各増幅段の増幅トランジスタのデバイス・サイズを増加させて最適化することによって、最大出力電力Pout(max)を生成する際のRF電力増幅回路の電力付加効率(PAE)を改善することができる。 Such a RF power amplifier circuit stage, intermediate stage, by optimizing increase the device size of the amplification transistors of the amplifier stage in order of the final stage, when generating the maximum output power Pout (max) it is possible to improve the power added efficiency of the RF power amplifier circuit (PAE).

しかし、最大出力電力Pout(max)よりも低い出力電力PoutをRF電力増幅回路が生成する際に電力付加効率(PAE)の低下が発生することが、本発明者等の検討によって明らかとされた。 However, that reduction in the power added efficiency in the low output power Pout than the maximum output power Pout (max) is the RF power amplifier for generating (PAE) is generated, which is revealed by the study of the present inventors . この低パワー時および中間パワー時の電力付加効率(PAE)の低下の原因は、下記のように説明される。 This causes deterioration of the low power time and at the intermediate power power added efficiency (PAE) is described as follows.

すなわち、RF電力増幅回路から生成される出力電力Poutが最大出力電力Pout(max)よりも低下すると、第1段目と第2段目との前段増幅段のインピーダンス不整合による信号損失が増加するので第3段目の最終増幅段の入力電圧振幅Vminが低下する。 That is, when the output power Pout generated from the RF power amplifier circuit is lower than the maximum output power Pout (max), the signal loss due to preamplifier stage of impedance mismatch between the first stage and the second stage is increased input voltage amplitude Vmin of the final amplification stage of the third stage is reduced so. この時には、第3段目の最終増幅段のアイドリング電流(バイアス電流)の値も低下しているが、それ以上に第3段目の最終増幅段の入力電圧振幅Vminの低下が顕著となっている。 At this time, although the value of the idling current of the third stage of the final amplification stage (bias current) is also reduced, more the turned decrease in the input voltage amplitude Vmin of the final amplification stage of the third stage conspicuous there. 従って、低パワー時および中間パワー時には第3段目の最終増幅段の電力効率が低下するので、RF電力増幅回路の電力付加効率(PAE)が低下するものである。 Therefore, at the time of low power and at an intermediate power since the power efficiency of the final amplification stage of the third stage falls, but that power added efficiency of the RF power amplifier circuit (PAE) is reduced. このメカニズムは、更に下記のように詳細に説明される。 This mechanism is described more in detail as follows.

RF電力増幅回路の第1段目と第2段目と第3段目の各増幅トランジスタがアイドリング電流(バイアス電流)の電流密度Jqにおいて正のサイクルと負のサイクルの出力信号振幅の電流密度Jcmを生成するA級動作を行っている際の各増幅トランジスタの電力効率ηは、下記(1)式によって与えられることができる。 The first stage of the RF power amplifier circuit and the second stage and the current density of the third stage of the output signal amplitude of the positive cycles and negative cycles at a current density Jq of each amplification transistor idling current (bias current) Jcm power efficiency η of each amplification transistor when performing the a-class operation of generating may be given by the following equation (1).

一方、各増幅トランジスタの相互コンダクタンスと入力電圧振幅とをそれぞれgmとVminとすると、各増幅トランジスタの出力信号振幅の電流密度Jcmは、下記(2)式によって与えられることができる。 On the other hand, if the transconductance of the amplification transistor and the input voltage and the amplitude, respectively, and gm and Vmin, the current density Jcm of the output signal amplitude of each amplifying transistor may be given by the following equation (2).

上記(2)式を上記(1)式に代入することによって、下記(3)式を得ることができる。 The equation (2) by substituting the equation (1), can be obtained the following equation (3).

上記(3)式から、第3段目の最終増幅段のアイドリング(バイアス)電流密度Jqの低下よりもその入力電圧振幅Vminの低下が顕著となると、第3段目の最終増幅段の増幅トランジスタの電力効率ηが低下することが理解される。 From equation (3) above, the reduction of the input voltage amplitude Vmin than the decrease of the third stage of the final amplification stage of idling (bias) current density Jq is remarkable, the amplification transistor of the final amplification stage of the third stage of power efficiency η is understood to be reduced.

本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。 The present invention, as a result of investigation by the present inventors that prior to the present invention as described above has been made.

従って、本発明の目的とするところは、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することにある。 Accordingly, it is an object of the present invention is to reduce the decrease in the power added efficiency (PAE) at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。 Briefly describes representative ones of the inventions disclosed in the present application is as follows.

すなわち、本発明の代表的なRF電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを具備する。 That is, a typical RF power amplifier circuit of the present invention (313) comprises a pre-amplifier (310), and subsequent amplifier (311), the control unit (312).

前記前段増幅器(310)の入力端子はRF送信入力信号(Pin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされる。 Input terminal of the preamplifier (310) is configured to be responsive to RF transmit input signal (Pin), the input terminal a response of the post-stage amplifier to amplify signals generated at the output terminal of the preamplifier (310) (311) It is possible.

前記制御部(312)は、電力制御電圧(Vapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされる(図1参照)。 Wherein the control unit (312) in response to the power control voltage (Vapc), the preamplifier by controlling the idling current of the idling current and said subsequent stage amplifier of the preamplifier (310) (311) (310) wherein the gain is controllable and gain of the subsequent amplifier (311) (see FIG. 1).

前記電力制御電圧(Vapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第1の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第2の連続関数(3rdAmp)に従って連続的に変化する。 In response to the power control voltage (Vapc), wherein the said idling current and the gain of pre-amplifier (310) continuously change in accordance with a first continuous function (2ndAmp), the subsequent amplifier (311) the continuously changed in accordance with a second continuous function (3rdAmp) the idling current and said gain.

前記第2の連続関数(3rdAmp)は、前記第1の連続関数(2ndAmp)よりも1次以上高次の関数であることを特徴とする(図4参照)。 It said second continuous function (3RdAmp) is characterized by a first continuous function (2ndAmp) higher function primary or than (see FIG. 4).

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。 To briefly explain advantageous effects obtained by typical ones of the inventions disclosed in the present application is as follows. すなわち、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することができる。 That is, it is possible to reduce the decrease in the power added efficiency (PAE) at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage.

図1は、本発明の実施の形態1によるRF電力増幅回路の構成を示すブロック図である。 Figure 1 is a block diagram showing the configuration of an RF power amplifier circuit according to the first embodiment of the present invention. 図2は、本発明に先立って本発明者等によって検討された3段増幅段のRF電力増幅回路の構成を示す図である。 Figure 2 is a diagram showing a configuration of an RF power amplifier circuit of three-stage amplifier stages were studied by the inventors prior to the present invention. 図3は、図2に示した本発明に先立って本発明者等によって検討されたRF電力増幅回路の3段増幅段の各増幅段の各増幅トランジスタに流れるアイドリング電流の電流密度の出力電力制御電圧に応答する依存性を示す図である。 3, the output power control of the current density of the idling current flowing through each amplification transistor of each amplifier stage 3 stage amplifier stage of the RF power amplifier circuit was examined by the inventors prior to the present invention shown in FIG. 2 is a diagram showing the dependence of response to a voltage. 図4は、図1に示したRF電力増幅回路の第1段増幅器と第2段増幅器と第3段増幅器の各アイドリング電流の電流密度の出力電力制御電圧に対する特性を示す図である。 Figure 4 is a diagram showing characteristics for the first stage amplifier and a second stage amplifier and the output power control voltage of the current density of each idling current of the third stage amplifier of the RF power amplifier circuit shown in FIG. 図5は、変形の実施の形態である本発明の実施の形態2によるRF電力増幅回路の構成を示すブロック図である。 Figure 5 is a block diagram showing the configuration of an RF power amplifier circuit according to a second embodiment of the present invention, which is the embodiment of deformation. 図6は、具体的な実施の形態である本発明の実施の形態3によるRF電力増幅回路の構成を示すブロック図である。 Figure 6 is a block diagram showing the configuration of an RF power amplifier circuit according to a third embodiment of the present invention which are specific embodiment. 図7は、図6に示した本発明の実施の形態3によるRF電力増幅回路の電流-電流連続関数生成回路に含まれる電流2乗回路の構成を示す図である。 Figure 7 is a current of the RF power amplifier circuit according to a third embodiment of the present invention shown in FIG. 6 - is a diagram showing a configuration of a current squaring circuit contained in the current continuous function generator circuit. 図8は、図6に示した本発明の実施の形態3によるRF電力増幅回路の電流-電流連続関数生成回路に含まれる電流3乗回路の構成を示す図である。 Figure 8 is a current of the RF power amplifier circuit according to a third embodiment of the present invention shown in FIG. 6 - is a diagram showing a configuration of a current cube circuit included in the current continuous function generator circuit. 図9は、本発明の実施の形態4によるRFパワーモジュールの構成を示すブロック図である。 Figure 9 is a block diagram showing the configuration of the RF power module according to the fourth embodiment of the present invention. 図10は、図1に示す本発明の実施の形態1のRF電力増幅回路と図2に示す本発明に先立って本発明者等によって検討されたRF電力増幅回路の出力電力制御電圧対RF送信出力信号の特性を示す図である。 10, the output power control voltage versus RF transmission of the RF power amplifier circuit was examined by the inventors prior to the present invention shown in RF power amplifier circuit and 2 of the first embodiment of the present invention shown in FIG. 1 is a graph showing the characteristics of the output signal. 図11は、図1に示す本発明の実施の形態1のRF電力増幅回路と図2に示す本発明に先立って本発明者等によって検討されたRF電力増幅回路のRF送信出力信号対電力付加効率の特性を示す図である。 11, the present inventors have RF transmit output signal to the power addition of the RF power amplifier circuit was examined by prior to the present invention shown in RF power amplifier circuit and 2 of the first embodiment of the present invention shown in FIG. 1 is a graph showing the characteristics of efficiency. 図12は、図6に示した実施の形態ではRF電力増幅回路に含まれた増幅トランジスタとバイアス用トランジスタとしてのNチャンネルMOSトランジスタをHBT等のNPN型バイポーラ・トランジスタに置換した場合の本発明の他の実施の形態によるRF電力増幅回路の構成を示すブロック図である。 12, the present invention in the case of replacing the N-channel MOS transistor as the amplifier transistor and the bias transistor included in the RF power amplifier circuit to the NPN-type bipolar transistor HBT, etc. In the embodiment shown in FIG. 6 is a block diagram showing the configuration of an RF power amplifier circuit according to another embodiment.

1. 1. 実施の形態の概要 先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。 Overview of Embodiments First, an outline of a typical embodiment of the invention disclosed in the present application. 代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。 Reference numerals of the drawings referred are denoted by the parentheses in the outline explanation about the typical embodiment only illustrates what is included in the concept of the component to which it is attached.

〔1〕本発明の代表的な実施の形態によるRF電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを具備する。 [1] RF power amplifier circuit according to a typical embodiment of the present invention (313) comprises a pre-amplifier (310), and subsequent amplifier (311), the control unit (312).

前記前段増幅器(310)の入力端子はRF送信入力信号(Pin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされている。 Input terminal of the preamplifier (310) is configured to be responsive to RF transmit input signal (Pin), the input terminal a response of the post-stage amplifier to amplify signals generated at the output terminal of the preamplifier (310) (311) It is possible.

前記制御部(312)は、制御入力端子に供給される電力制御電圧(Vapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされている(図1参照)。 Wherein the control unit (312) in response to the power control voltage supplied to the control input terminal (Vapc), to control the idling current of the idling current and said subsequent stage amplifier (311) of the preamplifier (310) and it is capable of controlling a gain of the gain and the subsequent amplifier of the preamplifier (310) (311) (see FIG. 1).

前記電力制御電圧(Vapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第1の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第2の連続関数(3rdAmp)に従って連続的に変化するものである。 In response to the power control voltage (Vapc), wherein the said idling current and the gain of pre-amplifier (310) continuously change in accordance with a first continuous function (2ndAmp), the subsequent amplifier (311) wherein the idling current and said gain is intended that continuously changes in accordance with a second continuous function (3rdAmp).

前記第2の連続関数(3rdAmp)は、前記第1の連続関数(2ndAmp)よりも1次以上高次の関数であることを特徴とする(図4参照)。 It said second continuous function (3RdAmp) is characterized by a first continuous function (2ndAmp) higher function primary or than (see FIG. 4).

前記実施の形態によれば、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することができる。 According to the embodiment, it is possible to reduce the decrease in the power added efficiency (PAE) at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage.

好適な実施の形態では、前記前段増幅器(310)の増幅トランジスタのデバイス・サイズよりも前記後段増幅器(311)の増幅トランジスタのデバイス・サイズが大きく設定されている。 In a preferred embodiment, the device size of the amplification transistor of the subsequent amplifier (311) is set larger than the device size of the amplification transistor of the preamplifier (310).

所定のレベルの前記電力制御電圧(Vapc)に応答して、前記前段増幅器(310)の前記アイドリング電流の電流密度よりも前記後段増幅器(311)の前記アイドリング電流の電流密度が低く設定されることを特徴とする(図4参照)。 In response to a predetermined level of the power control voltage (Vapc), wherein the current density of the idling current density than said subsequent amplifier (311) of the idling current of the pre-amplifier (310) is set lower the constitution (see Fig. 4).

前記好適な実施の形態によれば、RF電力増幅回路が低パワーおよび中間パワーのRF送信出力信号を生成する際に、前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。 According to the preferred embodiment, when RF power amplifier circuit for generating an RF transmit output signal of the low power and medium power, input voltage amplitude of the subsequent amplification stage by signal loss increases due to impedance mismatching of the preamplification stage reduction can be a pronounced than the decrease of the quiescent current density of the subsequent amplifier stage is reduced in.

他の好適な実施の形態では、前記電力制御電圧(Vapc)に応答して、前記前段増幅器(309)の前記アイドリング電流と前記利得とは第1の連続関数(1stAmp)としての線形特性に従って連続的に変化するものであり、 In another preferred embodiment a continuous, in response to the power control voltage (Vapc), according to the linear characteristics as the idling current and said gain first continuous function (1StAmp) of the preamplifier (309) is intended to change to,
前記電力制御電圧(Vapc)に応答して、前記後段増幅器(310、311)の前記アイドリング電流と前記利得とは第2の連続関数(2ndAmp、3rdAmp)としての2乗特性または3乗特性に従って連続的に変化することを特徴とする(図4参照)。 In response to the power control voltage (Vapc) Continuous, wherein the said idling current and the gain of the subsequent stage amplifier (310, 311) a second continuous function (2ndAmp, 3RdAmp) according square characteristic or cube properties as wherein the changing manner (see FIG. 4).

更に他の好適な実施の形態では、前記制御部(610、620、630)は、前記電力制御電圧(Vapc)に応答して前記線形特性に従って連続的に変化する第1のバイアス電流と前記2乗特性または前記3乗特性に従って連続的に変化する第2のバイアス電流とを生成するものである。 In yet another preferred embodiment, the control unit (610, 620, 630), said first bias current continuously varies according to the linear characteristic in response to the power control voltage (Vapc) 2 and it generates a second bias current which varies continuously in accordance ride characteristics or the cube properties.

前記RF電力増幅回路(313)は、第1のバイアス用トランジスタ(631)と第2のバイアス用トランジスタ(632、633)とを更に具備する。 The RF power amplifier circuit (313) further comprises a first biasing transistor (631) and a second biasing transistor (632, 633).

前記第1のバイアス用トランジスタ(631)は前記前段増幅器の前記増幅トランジスタ(641)とカレントミラー接続されており、前記第2のバイアス用トランジスタ(632、633)は前記後段増幅器の前記増幅トランジスタ(642、643)とカレントミラー接続されている。 It said first biasing transistor (631) is the amplifying transistor (641) and the current mirror connection of the pre-amplifier, said second biasing transistor (632, 633) is the amplifying transistor of the later stage amplifier ( 642 and 643) and are current-mirror-connected.

前記制御部(610、620、630)から生成される前記第1のバイアス電流と前記第2のバイアス電流は、前記第1のバイアス用トランジスタ(631)と前記第2のバイアス用トランジスタ(632、633)とにそれぞれ供給されることを特徴とする(図6参照)。 The first bias current and the second bias current, said first biasing transistor (631) and said second biasing transistor (632 generated from the control unit (610, 620, 630), 633) and, respectively, characterized in that it is provided (see FIG. 6).

より好適な実施の形態では、前記制御部(610、620)はCMOSトランジスタを含むモノリシック集積回路で構成されたことを特徴とする(図6参照)。 In a more preferred embodiment, the control unit (610, 620) is characterized in that it is constituted by a monolithic integrated circuit including a CMOS transistor (see FIG. 6).

更により好適な実施の形態では、前記前段増幅器の前記増幅トランジスタ(641)と前記後段増幅器の前記増幅トランジスタ(642、643)と前記第1のバイアス用トランジスタ(631)と前記第2のバイアス用トランジスタ(632、633)とは、MOSトランジスタで構成されたことを特徴とする(図6参照)。 In a still more preferred embodiment, the amplifying transistor (641) and said amplifying transistor (642, 643) and said first biasing transistor (631) and a second bias of the subsequent stage amplifier of the preamplifier the transistor (632, 633), characterized in that it is composed of MOS transistors (see FIG. 6).

具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(641)と前記後段増幅器の前記増幅トランジスタ(642、643)と前記第1のバイアス用トランジスタ(631)と前記第2のバイアス用トランジスタ(632、633)とは、バイポーラ・トランジスタで構成されたことを特徴とする(図12参照)。 Specific In one embodiment, the amplification transistor (641) and said amplifying transistor (642, 643) and said first biasing transistor and (631) second biasing the latter stage amplifier of the preamplifier the use transistor (632, 633), characterized in that it consists of a bipolar transistor (see FIG. 12).

より具体的な一つの実施の形態は、前記MOSトランジスタはLDMOSトランジスタであることを特徴とする。 More form of one specific embodiment is characterized in that said MOS transistor is an LDMOS transistor.

更により具体的な一つの実施の形態は、前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とする。 Form of more specific one implementation than, the bipolar transistor is characterized in that it is a heterojunction bipolar transistor.

〔2〕本発明の別の観点の代表的な実施の形態によるRFパワーモジュールは、第1の周波数帯域のRF送信入力信号(Pin_GSM)を増幅する第1のRF電力増幅回路(911)と、第2の周波数帯域のRF送信入力信号(Pin_DCS)を増幅する第2のRF電力増幅回路(921)と、出力電力制御部(930、915)とを具備する。 [2] Another aspect RF power module according to a typical embodiment of the present invention includes a first RF power amplifier circuit for amplifying the first frequency band of the RF transmit input signal (Pin_GSM) (911), comprising a second RF power amplifier circuit (921) for amplifying an RF transmit input signal of the second frequency band (Pin_DCS), the output power control section (930,915).

前記出力電力制御部(930、915)は、第1の電力検波器(932)と、第2の電力検波器(933)と、誤差増幅器(934)とを含むものである。 The output power control unit (930,915), the first power detector and (932), a second power detector and (933), is intended to include an error amplifier (934).

前記第1の電力検波器(932)は、前記第1のRF電力増幅回路(911)の出力端子から生成される第1のRF送信信号のレベルを検出する。 The first power detector (932) detects the level of the first RF transmission signal generated from an output terminal of the first RF power amplifier circuit (911).

前記第2の電力検波器(933)は、前記第2のRF電力増幅回路(921)の出力端子から生成される第2のRF送信信号のレベルを検出する。 The second power detector (933) detects the level of the second RF transmission signal generated from an output terminal of the second RF power amplifier circuit (921).

前記誤差増幅器(934)は、外部制御電圧(Vramp)と前記第1の電力検波器(932)および前記第2の電力検波器(933)の検波出力電圧(Vdet)との差に応答して電力制御電圧(Vapc)を生成する(図9参照)。 Said error amplifier (934) in response to a difference between the detection output voltage of the an external control voltage (Vramp) a first power detector (932) and said second power detector (933) (Vdet) generating a power control voltage (Vapc) (see FIG. 9).

前記第1のRF電力増幅回路(911)と前記第2のRF電力増幅回路(921)の各RF電力増幅回路(313)は、前段増幅器(310)と、後段増幅器(311)と、制御部(312)とを有する。 The first of each RF power amplifier circuit of the the RF power amplifier circuit (911) a second RF power amplifier circuit (921) (313) includes a pre-amplifier (310), and subsequent amplifier (311), the control unit and a (312).

前記前段増幅器(310)の入力端子はRF送信入力信号(Pin)に応答可能とされ、前記前段増幅器(310)の出力端子に生成される増幅信号に前記後段増幅器(311)の入力端子が応答可能とされている。 Input terminal of the preamplifier (310) is configured to be responsive to RF transmit input signal (Pin), the input terminal a response of the post-stage amplifier to amplify signals generated at the output terminal of the preamplifier (310) (311) It is possible.

前記制御部(312)は、制御入力端子に供給される前記電力制御電圧(Vapc)に応答して、前記前段増幅器(310)のアイドリング電流と前記後段増幅器(311)のアイドリング電流とを制御することによって前記前段増幅器(310)の利得と前記後段増幅器(311)の利得とを制御可能とされている(図1参照)。 Wherein the control unit (312) in response to the power control voltage applied to the control input terminal (Vapc), controls the idling current of the idling current and said subsequent stage amplifier (311) of the preamplifier (310) and it is capable of controlling a gain of the gain and the subsequent amplifier of the preamplifier (310) (311) by (see FIG. 1).

前記電力制御電圧(Vapc)に応答して、前記前段増幅器(310)の前記アイドリング電流と前記利得とは第1の連続関数(2ndAmp)に従って連続的に変化して、前記後段増幅器(311)の前記アイドリング電流と前記利得とは第2の連続関数(3rdAmp)に従って連続的に変化するものである。 In response to the power control voltage (Vapc), wherein the said idling current and the gain of pre-amplifier (310) continuously change in accordance with a first continuous function (2ndAmp), the subsequent amplifier (311) wherein the idling current and said gain is intended that continuously changes in accordance with a second continuous function (3rdAmp).

前記第2の連続関数(3rdAmp)は、前記第1の連続関数(2ndAmp)よりも1次以上高次の関数であることを特徴とする(図4参照)。 It said second continuous function (3RdAmp) is characterized by a first continuous function (2ndAmp) higher function primary or than (see FIG. 4).

前記実施の形態によれば、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時における電力付加効率(PAE)の低下を軽減することができる。 According to the embodiment, it is possible to reduce the decrease in the power added efficiency (PAE) at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage.

2. 2. 実施の形態の詳細 次に、実施の形態について更に詳述する。 Details of the embodiments will be further described in detail an embodiment. 尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。 In all the drawings for explaining the best mode for carrying out the invention, the components having the figure and the same function are denoted by the same reference numerals, and description thereof is not repeated.

[実施の形態1] [Embodiment 1]
《RF電力増幅回路の構成》 "Configuration of the RF power amplifier circuit"
図1は、本発明の実施の形態1によるRF電力増幅回路の構成を示すブロック図である。 Figure 1 is a block diagram showing the configuration of an RF power amplifier circuit according to the first embodiment of the present invention.

図1に示すRF電力増幅回路313には、アイドリング電流制御部312が接続されている。 The RF power amplifier circuit 313 shown in FIG. 1, the idling current controller 312 is connected. まず、RF電力増幅回路313は、多段接続された第1段増幅器309と第2段増幅器310と第3段増幅器311を含んでいる。 First, RF power amplifier circuit 313 includes a first stage amplifier 309 connected in multiple stages with the second stage amplifier 310 of the third stage amplifier 311. 第1段増幅器309の入力端子にRF送信入力信号Pinが供給され、第1段増幅器309の出力端子のRF増幅信号は第2段増幅器310の入力端子に供給され、第2段増幅器310の出力端子のRF増幅信号は第3段増幅器311の入力端子に供給され、第3段増幅器311の出力端子からはRF送信出力信号Poutが生成される。 RF transmit input signal Pin is supplied to the input terminal of the first stage amplifier 309, RF amplified signal at the output terminal of the first stage amplifier 309 is supplied to the input terminal of the second stage amplifier 310, the output of the second stage amplifier 310 RF amplified signal terminal is supplied to the input terminal of the third stage amplifier 311, an RF transmission output signal Pout is generated from the output terminal of the third stage amplifier 311. このRF電力増幅回路313でも初段の第1段増幅器309、中間段の第2段増幅器310、最終段の第3段増幅器311の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。 The first stage amplifier 309 of the first stage even the RF power amplifier circuit 313, second stage amplifier 310 of the intermediate stage, in order of the third stage amplifier 311 of the final stage, the device size of the amplification transistor of each amplifier stage is increased there. 増幅トランジスタが電界効果トランジスタであればデバイス・サイズはチャンネル幅(W)とチャンネル長(L)の比(W/L)で決定される一方、増幅トランジスタがバイポーラ・トランジスタであればデバイス・サイズはエミッタ面積(A E )で決定される。 While the amplification transistor, which is determined by the ratio of the field-effect if the transistor device size channel width (W) and channel length (L) (W / L), the device size if the amplification transistor is a bipolar transistor It is determined by the emitter area (A E).

アイドリング電流制御部312には出力電力制御電圧Vapcが供給され、アイドリング電流制御部312から生成される第1バイアス電圧と第2バイアス電圧と第3バイアス電圧とが第1段増幅器309と第2段増幅器310と第3段増幅器311とにそれぞれ供給される。 The idling current controller 312 is supplied the output power control voltage Vapc, the first bias voltage and a second bias voltage and the third bias voltage and is the first stage amplifier 309 second stage that are generated from the idling current controller 312 It is supplied to an amplifier 310 and a third stage amplifier 311. アイドリング電流制御部312は、電圧-電流線形変換部301と、電圧-電流変換係数設定部302、303、304と、電流-電流2乗変換部305と、電流-電流3乗変換部306と、電流-電流2乗変換係数設定部307と、電流-電流3乗変換係数設定部308とで構成されている。 Idling current controller 312, voltage - current linear conversion unit 301, a voltage - current conversion coefficient setting unit 302, 303, current - current square conversion unit 305, the current - the current cubic conversion unit 306, current - current squared transform coefficient setting unit 307, a current - is composed of a current cube transform coefficient setting unit 308.

《RF電力増幅回路の動作》 "Operation of the RF power amplifier circuit"
上述した構成を有する図1に示したRF電力増幅回路313は、下記のように動作する。 RF power amplifier circuit 313 shown in FIG. 1 having the above configuration operates as follows.

第1段増幅器309の入力端子に供給されたRF送信入力信号Pinは第1段増幅器309によって増幅されて、その出力端子に第1RF増幅信号が生成される。 RF transmit input signal Pin is supplied to the input terminal of the first stage amplifier 309 is amplified by the first-stage amplifier 309, the 1RF amplified signal is produced at its output. 第1RF増幅信号は第2段増幅器310によって増幅されて、その出力端子に第2RF増幅信号が生成される。 The 1RF amplified signal is amplified by the second-stage amplifier 310, the 2RF amplified signal is produced at its output. 第2RF増幅信号は第3段増幅器311によって増幅されて、その出力端子にRF送信出力信号Poutが生成される。 The 2RF amplified signal is amplified by the third-stage amplifier 311, an RF transmission output signal Pout to produce at its output terminal.

また、出力電力制御電圧Vapcが供給されるアイドリング電流制御部312は下記のように動作することによって、3段従属接続されたRF電力増幅器313の第1段増幅器309と第2段増幅器310と第3段増幅器311の各段のアイドリング電流を制御する。 Further, the idling current controller 312 which is the output power control voltage Vapc is supplied by operating as described below, the first stage amplifier 309 of the RF power amplifier 313 which is 3-stage cascade-connected and the second-stage amplifier 310 first controlling the idling current of each stage of the three-stage amplifier 311.

出力電力制御電圧Vapcがアイドリング電流制御部312に供給されると、電圧-電流線形変換部301は出力電力制御電圧Vapcに比例した変換出力電流を生成する。 When the output power control voltage Vapc is applied to the idling current controller 312, the voltage - current linear conversion unit 301 generates a converted output current proportional to the output power control voltage Vapc.

電圧-電流線形変換部301の変換出力電流に応答して第1段増幅器309のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部302で変換係数が設定される。 Voltage - as idling current of the first stage amplifier 309 in response to the converted output current of the current linear conversion unit 301 is set to a desired value, the voltage - conversion coefficient by the current conversion coefficient setting unit 302 is set. 電圧-電流変換係数設定部302は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。 Voltage - current conversion coefficient setting unit 302, in response to the transform coefficients, the voltage - conversion output current of the current linear conversion unit 301 doubles the linear characteristic. 電圧-電流変換係数設定部302の線形特性の倍増出力電流は第1段増幅器309に供給され、第1段増幅器309の内部で線形特性の倍増出力電流は第1バイアス用トランジスタにより第1バイアス電圧に変換される。 Voltage - doubling the output current of the linear characteristic of the current conversion coefficient setting unit 302 is supplied to the first stage amplifier 309, doubling the output current of the linear characteristic within a first stage amplifier 309 first bias voltage by a first biasing transistor It is converted to. 第1段増幅器309の内部で第1バイアス用トランジスタと第1段増幅トランジスタとはカレントミラー接続されているので、第1段増幅トランジスタのアイドリング電流は出力電力制御電圧Vapcに応答して線形特性で制御される。 Since the first biasing transistor and the first-stage amplification transistor within the first stage amplifier 309 are connected in a current mirror, the idling current of the first stage amplifying transistor in a linear characteristic in response to the output power control voltage Vapc It is controlled.

電圧-電流線形変換部301の変換出力電流に応答して第2段増幅器310のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部303で変換係数が設定される。 Voltage - as idling current of second stage amplifier 310 in response to the converted output current of the current linear conversion unit 301 is set to a desired value, the voltage - conversion coefficient by the current conversion coefficient setting unit 303 is set. 電圧-電流変換係数設定部303は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。 Voltage - current conversion coefficient setting unit 303, in response to the transform coefficients, the voltage - conversion output current of the current linear conversion unit 301 doubles the linear characteristic. 電圧-電流変換係数設定部303の線形特性の倍増出力電流は電流-電流2乗変換部305に供給され、電流-電流2乗変換部305では電圧-電流線形変換部301からの変換出力電流は電流-電流2乗変換部305の2乗特性で倍増される。 Voltage - doubling the output current of the linear characteristic of the current conversion coefficient setting unit 303 is a current - is supplied to the current square conversion unit 305, the current - the current square conversion unit 305 Voltage - conversion output current from the current linear conversion unit 301 current - is doubled by the square characteristic of the current square conversion unit 305. 電流-電流2乗変換係数設定部307では、電流-電流2乗変換部305での2乗特性の変換係数が設定される。 In current squared transform coefficient setting unit 307, current - - current conversion factor of the square-law characteristic in the current square conversion unit 305 is set. 電流-電流2乗変換部305と電流-電流2乗変換係数設定部307の2乗特性の倍増出力電流は第2段増幅器310に供給され、第2段増幅器310の内部では2乗特性の倍増出力電流は第2バイアス用トランジスタにより第2バイアス電圧に変換される。 Current - Current square conversion unit 305 and the current - doubling the output current of the square characteristics of the current squared transform coefficient setting unit 307 is supplied to the second stage amplifier 310, in the interior of the second stage amplifier 310 doubles the square characteristic the output current is converted to a second bias voltage by the second bias transistor. 第2段増幅器310の内部では第2バイアス用トランジスタと第2段増幅トランジスタはカレントミラー接続されているので、第2段増幅トランジスタのアイドリング電流は出力電力制御電圧Vapcに応答して2乗特性で制御される。 Since the inside of the second stage amplifier 310 and the second biasing transistor and the second-stage amplification transistor are connected in a current mirror, the idling current of the second stage amplifier transistor in the square-law characteristic in response to the output power control voltage Vapc It is controlled.

電圧-電流線形変換部301の変換出力電流に応答して第3段増幅器311のアイドリング電流が所望の値に設定されるように、電圧-電流変換係数設定部304で変換係数が設定される。 Voltage - as idling current of the third-stage amplifier 311 in response to the converted output current of the current linear conversion unit 301 is set to a desired value, the voltage - conversion coefficient by the current conversion coefficient setting unit 304 is set. 電圧-電流変換係数設定部304は、この変換係数に応答して、電圧-電流線形変換部301の変換出力電流を線形特性で倍増する。 Voltage - current conversion coefficient setting unit 304, in response to the transform coefficients, the voltage - conversion output current of the current linear conversion unit 301 doubles the linear characteristic. 電圧-電流変換係数設定部304の線形特性の倍増出力電流は電流-電流3乗変換部306供給されて、電流-電流3乗変換部306では電圧-電流線形変換部301からの変換出力電流は電流-電流3乗変換部306の3乗特性で倍増される。 Voltage - doubling the output current of the linear characteristic of the current conversion coefficient setting unit 304 is a current - current cubic conversion unit 306 is supplied, the current - the current cubic conversion unit 306 Voltage - conversion output current from the current linear conversion unit 301 current - is doubled cube characteristic of the current cube conversion unit 306. 電流-電流3乗変換係数設定部308では、電流-電流3乗変換部306での3乗特性の変換係数が設定される。 In the current third power conversion coefficient setting unit 308, current - - current conversion coefficients cubed characteristic of a current cubic conversion unit 306 is set. 電流-電流3乗変換部306と電流-電流3乗変換係数設定部308の3乗特性の倍増出力電流は第3段増幅器311に供給され、第3段増幅器311の内部では3乗特性の倍増出力電流は第3バイアス用トランジスタにより第3バイアス電圧に変換される。 Current - Current cubic conversion unit 306 and the current - doubling the output current of the third power characteristics of the current cube transform coefficient setting unit 308 is supplied to a third stage amplifier 311, inside the third-stage amplifier 311 doubling cube properties the output current is converted to a third bias voltage by the third biasing transistor. 第3段増幅器311の内部では第3バイアス用トランジスタと第3段増幅トランジスタはカレントミラー接続されているので、第3段増幅トランジスタのアイドリング電流は出力電力制御電圧Vapcに応答して3乗特性で制御される。 Since the inside of the third-stage amplifier 311 third-stage amplifying transistor and the third bias transistor is connected to a current mirror, the idling current of the third-stage amplification transistor in the cube properties in response to the output power control voltage Vapc It is controlled.

図4は、図1に示したRF電力増幅回路313の第1段増幅器309と第2段増幅器310と第3段増幅器311の各アイドリング電流の電流密度Jqの出力電力制御電圧Vapcに対する特性を示す図である。 Figure 4 shows a characteristic with respect to output power control voltage Vapc of the current density Jq of each idling current of the first stage amplifier 309 of the RF power amplifier circuit 313 shown in FIG. 1 and the second-stage amplifier 310 third-stage amplifier 311 it is a diagram.

図4にて、縦軸は各増幅トランジスタに流れるアイドリング電流(バイアス電流)の電流密度Jqの値を示し、横軸は出力電力制御電圧Vapcの値を示している。 In Figure 4, the vertical axis represents the value of the current density Jq idling current flowing through each amplifying transistor (bias current), the horizontal axis represents the value of the output power control voltage Vapc. 図4で、実線1stAmpは初段の第1段増幅器309のアイドリング電流密度Jqを示し、粗い破線2ndAmpは中間段の第2段増幅器310のアイドリング電流密度Jqを示し、細かい破線3rdAmpは最終段の第3段増幅器311のアイドリング電流密度Jqを示している。 In Figure 4, the solid line 1stAmp represents the quiescent current density Jq of first stage amplifier 309 of the first stage, coarse dashed 2ndAmp indicates idling current density Jq of second stage amplifier 310 of the middle stage, short dashed line 3rdAmp the first of the last stage shows the idling current density Jq of three-stage amplifier 311.

図4に示すように低パワーおよび中間パワーのRF送信出力信号Poutを生成する際の同一レベルの出力電力制御電圧Vapcに応答して、初段の第1段増幅器309のアイドリング電流密度Jq(=1stAmp)が最大値を、中間段の第2段増幅器310のアイドリング電流密度Jq(=2ndAmp)が中間値を、最終段の第3段増幅器311のアイドリング電流密度Jq(=3rdAmp)が最小値を、それぞれ有するように設定されている。 In response to the same level of output power control voltage Vapc in generating the RF transmit output signal Pout of the low power and intermediate power as shown in FIG. 4, the idling current density Jq of first stage amplifier 309 of the first stage (= 1stAmp ) is the maximum value, the idling current density Jq of second stage amplifier 310 of the intermediate stage (= 2ndAmp) is the intermediate value, the idling current density Jq of the third stage amplifier 311 of the final stage (= 3rdAmp) is the minimum value, It is set to have respectively. 尚、図4の例では、最大出力電力Pout(max)を生成する際の最大レベルの出力電力制御電圧Vapc_maxに応答して、初段の第1段増幅器309のアイドリング電流密度Jq(=1stAmp)と、中間段の第2段増幅器310のアイドリング電流密度Jq(=2ndAmp)と、最終段の第3段増幅器311のアイドリング電流密度Jq(=3rdAmp)とは、略等しい最大値Jq_maxとされている。 In the example of FIG. 4, in response to the maximum level of the output power control voltage Vapc_max in generating the maximum output power Pout (max), the idling current density Jq of first stage amplifier 309 of the first stage (= 1stAmp) and , an idling current density Jq of second stage amplifier 310 of the intermediate stage (= 2ndAmp), and the idling current density Jq of the third stage amplifier 311 of the final stage (= 3rdAmp), has a substantially equal maximum Jq_max.

図4に示した図1のRF電力増幅回路313の各段のアイドリング電流密度の制御方法では、同一レベルの出力電力制御電圧Vapcに応答して、初段よりも中間段、中間段よりも最終段と、後段になるにつれてアイドリング電流密度の値が低くなるよう設定されている。 In the control method of the idling current density of each stage of the RF power amplifier circuit 313 of FIG. 1 shown in FIG. 4, in response to the same level of output power control voltage Vapc, the intermediate stage than the first stage, the last stage to the intermediate stage When the value of the idling current density is set to be lower as will later stage. 従って、低パワーおよび中間パワーのRF送信出力信号Poutを生成する際に、前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。 Therefore, when generating the RF transmit output signal Pout of the low power and medium power, reduced decrease of the input voltage amplitude of the subsequent amplifier stage idling current density of the subsequent amplifier stage by signal loss increases due to impedance mismatching of the preamplification stage it can be reduced to be a pronounced than. このようにして、図1に示した本発明の実施の形態1のRF電力増幅回路によれば、多段増幅段を含むRF電力増幅回路の低パワーおよび中間パワー時での電力付加効率(PAE)の低下を軽減することが可能となる。 Thus, according to the RF power amplifier circuit of the first embodiment of the present invention shown in FIG. 1, the power added efficiency at low power and intermediate power of the RF power amplifier circuit including a multistage amplifier stage (PAE) it becomes possible to reduce the deterioration of.

また、図1に示した本発明の実施の形態1のRF電力増幅回路のアイドリング電流制御部312に含まれた電流-電流2乗変換部305と電流-電流3乗変換部306とは、入力電流に応答して2乗および3乗に比例して連続関数となる特性の電流をそれぞれ出力する機能を持てば良く、その回路構成は問題とされない。 Further, RF power amplifier circuit of the current contained in the idling current controller 312 of the first embodiment of the present invention shown in FIG. 1 - current square conversion unit 305 and the current - the current cubic conversion unit 306, an input may be able to have the function of outputting each square and cube a continuous function in proportion to the characteristics of the current in response to a current, the circuit configuration is not a problem.

図10は、図1に示す本発明の実施の形態1のRF電力増幅回路と図2に示す本発明に先立って本発明者等によって検討されたRF電力増幅回路の出力電力制御電圧Vapc対RF送信出力信号Poutの特性を示す図である。 10, the output power control voltage Vapc versus RF of the RF power amplifier circuit was examined by the inventors prior to the present invention shown in RF power amplifier circuit and 2 of the first embodiment of the present invention shown in FIG. 1 is a diagram showing characteristics of a transmission output signal Pout.

図10において、特性L1は図2の本発明に先立って本発明者等によって検討されたRF電力増幅回路の出力電力制御電圧Vapc対RF送信出力信号Poutの特性であり、特性L2は図1の本発明の実施の形態1のRF電力増幅回路の出力電力制御電圧Vapc対RF送信出力信号Poutの特性である。 10, characteristic L1 is a characteristic of the output power control voltage Vapc versus RF transmit output signal Pout of the RF power amplifier circuit was examined by the inventors prior to the present invention of FIG. 2, the characteristic L2 is in Figure 1 it is a characteristic of the output power control voltage Vapc versus RF transmit output signal Pout of the RF power amplifier circuit of the first embodiment of the present invention.

図10の特性L2に示した図1の本発明の実施の形態1のRF電力増幅回路の出力電力制御電圧Vapc対RF送信出力信号Poutの特性では、その変化特性で不連続点が存在しないことがまず理解される。 The characteristic of the output power control voltage Vapc versus RF transmit output signal Pout of the RF power amplifier circuit of the first embodiment of the present invention of Figure 1 illustrating the characteristic L2 of FIG. 10, the discontinuity is not present in the change characteristic There is first understood. 次に、図10の特性L2は、図10の特性L1と比較して、出力電力制御電圧Vapcの変化に応答するRF送信出力信号Poutの急峻な変化を緩和できることが理解される。 Next, characteristics L2 of FIG. 10, as compared to the characteristic L1 of FIG. 10, it is understood that can be relaxed steep change of the RF transmit output signal Pout that is responsive to changes in the output power control voltage Vapc.

図11は、図1に示す本発明の実施の形態1のRF電力増幅回路と図2に示す本発明に先立って本発明者等によって検討されたRF電力増幅回路のRF送信出力信号Pout対電力付加効率(PAE)の特性を示す図である。 11, RF transmission output signal Pout versus power of the RF power amplifier circuit was examined by the inventors prior to the present invention shown in RF power amplifier circuit and 2 of the first embodiment of the present invention shown in FIG. 1 it is a diagram showing characteristics of added efficiency (PAE).

図11において、特性L1は図2の本発明に先立って本発明者等によって検討されたRF電力増幅回路のRF送信出力信号Pout対電力付加効率(PAE)の特性であるのに対して、特性L2は図1の本発明の実施の形態1のRF電力増幅回路のRF送信出力信号Pout対電力付加効率(PAE)の特性である。 11, while the characteristic L1 is a characteristic of the RF transmit output signal Pout vs. power added efficiency of the RF power amplifier circuit was examined by the inventors prior to the present invention in FIG. 2 (PAE), characteristics L2 is a characteristic of the RF transmit output signal Pout vs. power added efficiency of the RF power amplifier circuit of the first embodiment of the present invention in FIG. 1 (PAE).

図11の特性L2は、図11の特性L1と比較してRF送信出力信号Poutが略30dBm以下の低パワーおよび中間パワー時の電力付加効率(PAE)が改善されることが理解される。 Characteristics L2 of FIG. 11, it is understood that RF transmit output signal Pout as compared to the characteristic L1 of FIG. 11 is substantially 30dBm or lower power and at an intermediate power power added efficiency (PAE) is improved.

[実施の形態2] [Embodiment 2]
《RF電力増幅回路の他の構成》 "Other configurations of RF power amplifier circuit"
図5は、変形の実施の形態である本発明の実施の形態2によるRF電力増幅回路の構成を示すブロック図である。 Figure 5 is a block diagram showing the configuration of an RF power amplifier circuit according to a second embodiment of the present invention, which is the embodiment of deformation.

図5に示した本発明の実施の形態2によるRF電力増幅回路が図1に示した本発明の実施の形態1のRF電力増幅回路と相違するのは、図1のアイドリング電流制御部312の電圧-電流変換係数設定部303の出力とRF電力増幅回路313の第2段増幅器310との間に接続された電流-電流2乗変換部305と電流-電流2乗変換係数設定部307とが、図5のアイドリング電流制御部312では省略されていることである。 The RF power amplifier circuit according to a second embodiment of the present invention is different from the RF power amplifier circuit of the first embodiment of the present invention shown in FIG. 1 is shown in FIG. 5, the idling current controller 312 of FIG. 1 voltage - and the current squared transform coefficient setting unit 307 - second stage connected current between the amplifier 310 and the output of the RF power amplifier circuit 313 of the current conversion coefficient setting unit 303 - squared current conversion unit 305 and the current is that it is not shown in the idling current controller 312 of FIG.

従って、図5に示す本発明の実施の形態2によるRF電力増幅回路では、第1段増幅器309の第1段増幅トランジスタのアイドリング電流と第2段増幅器310の第2段増幅トランジスタのアイドリング電流は出力電力制御電圧Vapcに応答して線形特性で制御される。 Therefore, the RF power amplifier circuit according to a second embodiment of the present invention shown in FIG. 5, the idling current of the second stage amplifier transistor idling current of the first stage amplifying transistor of the first stage amplifier 309 and the second stage amplifier 310 It is controlled by the linear characteristic in response to the output power control voltage Vapc. しかし、低パワーおよび中間パワーのRF送信出力信号Poutを生成する際の同一レベルの出力電力制御電圧Vapcに応答して、第1段増幅器309に含まれる第1段増幅トランジスタのアイドリング電流の電流密度Jqと比較して第2段増幅器310に含まれる第2段増幅トランジスタのアイドリング電流の電流密度Jqは小さな値に設定される。 However, in response to the same level of output power control voltage Vapc in generating the RF transmit output signal Pout of the low power and medium power, the current density of the idling current of the first stage amplifying transistor included in the first stage amplifier 309 current density Jq idling current of the second stage amplifier transistor included in the second-stage amplifier 310 as compared to Jq is set to a small value.

次に、図5に示した本発明の実施の形態2によるRF電力増幅回路が図1に示した本発明の実施の形態1のRF電力増幅回路と相違するのは、図1に示すアイドリング電流制御部312の電流-電流2乗変換部305と電流-電流2乗変換係数設定部307とが、図5に示したアイドリング電流制御部312では電圧-電流変換係数設定部304の出力とRF電力増幅回路313の第3段増幅器311との間に接続されていることである。 Then, to differs from the RF power amplifier circuit of the first embodiment of the present invention to RF power amplifier circuit according to a second embodiment of the present invention shown in FIG. 5 is shown in FIG. 1, the idling current shown in FIG. 1 current in the control unit 312 - squared current conversion unit 305 and the current - current squared transform coefficient setting unit 307, the voltage at the idling current controller 312 shown in FIG. 5 - output and RF power of the current conversion coefficient setting unit 304 is that which is connected between the third-stage amplifier 311 of the amplifier circuit 313.

従って、図5に示す本発明の実施の形態2によるRF電力増幅回路では、第3段増幅器311の第3段増幅トランジスタのアイドリング電流は出力電力制御電圧Vapcに応答して2乗特性で制御される。 Therefore, the RF power amplifier circuit according to a second embodiment of the present invention shown in FIG. 5, the idling current of the third stage amplification transistor of the third-stage amplifier 311 is controlled by the square-law characteristic in response to the output power control voltage Vapc that. しかし、低パワーおよび中間パワーのRF送信出力信号Poutを生成する際の同一レベルの出力電力制御電圧Vapcに応答して、第1段増幅器309の第1段増幅トランジスタのアイドリング電流の電流密度Jqや第2段増幅器310の第2段増幅トランジスタのアイドリング電流の電流密度Jqと比較して、第3段増幅器311の第3段増幅トランジスタのアイドリング電流の電流密度Jqは小さな値に設定される。 However, in response to the same level of output power control voltage Vapc in generating the RF transmit output signal Pout of the low power and medium power, the current density Jq idling current of the first stage amplifying transistor of the first stage amplifier 309 Ya compared to current density Jq idling current of the second stage amplifier transistor of the second stage amplifier 310, the current density Jq idling current of the third stage amplification transistor of the third-stage amplifier 311 is set to a small value.

図5に示す本発明の実施の形態2でも、図1に示した本発明の実施の形態1と同様に低パワーおよび中間パワーのRF送信出力信号を生成する際に前段増幅段のインピーダンス不整合による信号損失増大によって後段増幅段の入力電圧振幅の低下が後段増幅段のアイドリング電流密度の低下よりも顕著となることが軽減されることができる。 Figure 5 shows also a second embodiment of the present invention, the first embodiment similarly to the low power and impedance of the pre-stage amplification stage when generating the RF transmit output signal of the intermediate power mismatch of the present invention shown in FIG. 1 can decrease the input voltage amplitude of the subsequent amplifier stage is reduced to be a pronounced than the decrease of the quiescent current density of the subsequent amplifier stage by signal loss increases due. また、図5に示す本発明の実施の形態2は、図1に示す本発明の実施の形態1と比較して、回路が簡略化されて、回路の小型化が達成されると言う効果を有するものである。 Further, the second embodiment of the present invention shown in Figure 5, compared with the first embodiment of the present invention shown in FIG. 1, circuit is simplified, the effect that the miniaturization of the circuit can be achieved those having.

[実施の形態3] [Embodiment 3]
《RF電力増幅回路の具体的な構成》 "Specific configuration of the RF power amplifier circuit"
図6は、具体的な実施の形態である本発明の実施の形態3によるRF電力増幅回路の構成を示すブロック図である。 Figure 6 is a block diagram showing the configuration of an RF power amplifier circuit according to a third embodiment of the present invention which are specific embodiment.

図1に示すRF電力増幅回路と同様に、図6に示すRF電力増幅回路640には、アイドリング電流制御部610、620、630が接続されている。 Like the RF power amplifier circuit shown in FIG. 1, the RF power amplifier circuit 640 shown in FIG. 6, the idling current controller 610, 620, 630 are connected. まず、RF電力増幅回路640は、多段接続された第1段増幅器641と第2段増幅器642と第3段増幅器643を含んでいる。 First, RF power amplifier circuit 640 includes a first stage amplifier 641 connected in multiple stages with the second stage amplifier 642 of the third stage amplifier 643. RF電力増幅回路640の入力端子604にはRF送信入力信号Pinが供給され、RF電力増幅回路640の出力端子605からRF送信出力信号Poutが生成され、RF電力増幅回路640の電源電圧供給端子600A、600B、600Cには電源電圧Vddが供給される。 The input terminal 604 of the RF power amplifier circuit 640 is supplied with RF transmit input signal Pin, the RF transmit output signal Pout is generated from the output terminal 605 of the RF power amplifier circuit 640, a power supply voltage supply terminal 600A of the RF power amplifier 640 , 600B, the power supply voltage Vdd is supplied to 600C.

第1段増幅器641の入力端子には入力段入力整合回路(MN)を介してRF送信入力信号Pinが供給され、第1段増幅器641の出力端子のRF増幅信号は中間段入力整合回路(MN)を介して第2段増幅器642の入力端子に供給され、第2段増幅器642の出力端子のRF増幅信号は出力段入力整合回路(MN)を介して第3段増幅器643の入力端子に供給され、第3段増幅器643の出力端子からRF送信出力信号Poutが生成される。 The input terminal of the first stage amplifier 641 RF transmit input signal Pin is supplied via an input stage input matching circuit (MN), RF amplified signal at the output terminal of the first stage amplifier 641 is an intermediate stage input matching circuit (MN ) is supplied to the input terminal of the second stage amplifier 642 via, RF amplified signal at the output terminal of the second stage amplifier 642 is supplied to an input terminal of the third stage amplifier 643 via an output stage input matching circuit (MN) is, the RF transmit output signal Pout is generated from the output terminal of the third stage amplifier 643. このRF電力増幅回路640でも初段の第1段増幅器641、中間段の第2段増幅器642、最終段の第3段増幅器643の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。 The first stage amplifier 641 of the first stage even the RF power amplifier circuit 640, second stage amplifier 642 of the intermediate stage, in order of the third stage amplifier 643 of the final stage, the device size of the amplification transistor of each amplifier stage is increased there.

図6に示したアイドリング電流制御部610、620、630は、電圧-電流線形変換回路610と、電圧-電流線形変換係数設定回路620と、電流-電流連続関数生成回路630とによって構成されている。 Idling current controller 610, 620, and 630 shown in FIG. 6, the voltage - current linear conversion circuit 610, a voltage - current linear conversion coefficient setting circuit 620, current - is constituted by a current continuous function generator circuit 630 . 特に、図6の電流-電流-連続関数生成回路630は、図1のアイドリング電流制御部312の電流-電流2乗変換部305、電流-電流3乗変換部306、電流-電流2乗変換係数設定部307、電流-電流3乗変換係数設定部308と同等の動作機能を有するものである。 In particular, current in Figure 6 - Current - continuous function generating circuit 630, the current idling current controller 312 of Figure 1 - current square conversion unit 305, the current - the current cubic conversion unit 306, the current - the current squared transform coefficients setting unit 307, a current - are those having the same operating function and the current cubic conversion coefficient setting unit 308.

図6の電圧-電流線形変換回路610は抵抗611、612、614、618、PチャンネルMOSトランジスタ613、615、617、カレントミラー回路619、演算増幅器616によって構成され、図1のアイドリング電流制御部312の電圧-電流線形変換部301と同等の動作機能を有するものである。 Voltage of 6 - current linear conversion circuit 610 resistors 611,612,614,618, P-channel MOS transistors 613,615,617, is constituted by a current mirror circuit 619, operational amplifier 616, the idling current controller 312 of FIG. 1 voltage of - those with a current linear conversion unit 301 operates in the same function.

図6の電圧-電流線形変換回路610では、入力端子602から供給される出力電力制御電圧Vapcが分圧抵抗611、612によって分圧され、この分圧電圧はPチャンネルMOSトランジスタ613を介して演算増幅器616の反転入力端子に供給され、演算増幅器616の出力電圧はPチャンネルMOSトランジスタ617に供給され、PチャンネルMOSトランジスタ617には出力電力制御電流Iapcが流れる。 Voltage of 6 - in the current linear conversion circuit 610, the output power control voltage Vapc supplied from the input terminal 602 is divided by voltage dividing resistors 611 and 612, the divided voltage is computed through the P-channel MOS transistor 613 is supplied to the inverting input terminal of the amplifier 616, the output voltage of the operational amplifier 616 is supplied to the P-channel MOS transistor 617, flows the output power control current Iapc the P-channel MOS transistor 617. また、更に、カレントミラー回路619と、同一デバイス・サイズのPチャンネルMOSトランジスタ613、615と、オフセット抵抗614とによって、演算増幅器616の反転入力端子にオフセット電圧Voffsetが生成される。 Also, further, the current mirror circuit 619, a P-channel MOS transistors 613 and 615 having the same device size, the offset resistor 614, the offset voltage Voffset is generated to the inverting input terminal of the operational amplifier 616. このオフセット電圧Voffsetは、抵抗614の抵抗値Roffsetとカレントミラー回路619に流れる参照電流Irefとの積となる。 The offset voltage Voffset is the product of the reference current Iref flowing through the resistor value Roffset a current mirror circuit 619 of the resistor 614.

また、電圧-電流線形変換回路610の出力電力制御電流Iapcは、以下のようにして求めることができる。 The voltage - output power control current Iapc current linear conversion circuit 610 can be obtained as follows. カレントミラー回路619の入力端子601に流れる参照入力電流Irefに応答して、PチャンネルMOSトランジスタ613、615、抵抗614にそれぞれ参照出力電流Irefを流れるので、演算増幅器616の非反転入力端子の電位V+と、反転入力端子の電位V-とはそれぞれ、下記の式(4)と式(5)とで与えられる。 In response to the reference input current Iref flowing through the input terminal 601 of the current mirror circuit 619, P-channel MOS transistors 613 and 615, since each of the resistor 614 flows through the reference output current Iref, the potential V of the non-inverting input terminal of the operational amplifier 616 + a, respectively the potential of the inverting input terminal V-, given out the following equation (4) and (5).

式(4)と式(5)とで、R3は抵抗618の抵抗値、Iapcは抵抗618およびPチャンネルMOSトランジスタ617に流れる電流、V SGはPチャンネルMOSトランジスタ613、615のソース-ゲート間電圧、Roffsetは抵抗614の抵抗値、Irefはカレントミラー回路619の参照出力電流、R1、R2はそれぞれ抵抗611、612の抵抗値、Vapcは入力端子602の出力電力制御電圧Vapcである。 De equations (4) and equation (5), R3 is the resistance value of the resistor 618, Iapc the current flowing through the resistor 618 and the P-channel MOS transistor 617, V SG is the source of the P-channel MOS transistor 613 and 615 - gate voltage , the resistance value of the Roffset resistor 614, Iref is the reference output current of the current mirror circuit 619, R1, R2 is the resistance value of the resistors 611 and 612, Vapc is the output power control voltage Vapc of the input terminal 602. 演算増幅器616は、両入力端子の電位V+、電位V-とが相互に等しくなるような出力電圧をPチャンネルMOSトランジスタ617に供給するので、式(4)と式(5)とから出力電力制御電流Iapcは次式(6)のように求められるようになり、出力電力制御電流Iapcは出力電力制御電圧Vapcに対して1次の連続関数となる。 Operational amplifier 616, the potential V + of the two input terminals, since the potential V- supplying equal such the output voltage to another P-channel MOS transistor 617, the output power from the equation (4) Equations (5) control current Iapc becomes as obtained according to equation (6), the output power control current Iapc becomes first-order continuous function with respect to the output power control voltage Vapc.

式(6)から、オフセット電圧Voffset(=Roffset・Iref)に比例した式(6)の第2項の絶対値よりも出力電力制御電圧Vapcに比例した式(6)の第1項の絶対値が大きくなる動作領域でのみ、出力電力制御電流Iapcと出力電力制御電圧Vapcが線形特性(1次の連続関数)となることが理解される。 From equation (6), the offset voltage Voffset (= Roffset · Iref) proportional to the first term of the absolute value of the equation the second term than the absolute value proportional to the output power control voltage Vapc formula (6) (6) only in the operating region where increases, the output power control current Iapc and output power control voltage Vapc it is understood that a linear characteristic (first-order continuous function). これによって、出力電力制御電圧Vapcに含まれる微弱な雑音成分によって、RF電力増幅回路から生成されるRF送信出力信号Poutが変動することが解消されるものとなる。 Thus, the weak noise component included in the output power control voltage Vapc, becomes the RF transmit output signal Pout generated from the RF power amplifier circuit is eliminated to fluctuate.

電圧-電流線形変換係数設定回路620は複数のカレントミラー回路を含んでおり、RF電力増幅回路640の初段の第1段増幅器641のアイドリング電流はPチャンネルMOSトランジスタ617、624のミラー比と、NチャンネルMOSトランジスタ625、626のミラー比と、PチャンネルMOSトランジスタ627、621のミラー比との乗算で決定される。 Voltage - current linear conversion coefficient setting circuit 620 includes a plurality of current mirror circuit, the idling current of the first stage amplifier 641 of the first stage RF power amplifier circuit 640 and the mirror ratio of the P-channel MOS transistors 617,624, N a mirror ratio of the channel MOS transistors 625 and 626 is determined by multiplying the mirror ratio of the P-channel MOS transistors 627,621.

まず電圧-電流線形変換係数設定回路620のPチャンネルMOSトランジスタ621の出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ631に供給される。 First Voltage - Output current of the P-channel MOS transistor 621 of the current linear conversion coefficient setting circuit 620 is a current - is supplied to the bias for N-channel MOS transistor 631 of the gate-drain connections in the current continuous function generator circuit 630. バイアス用NチャンネルMOSトランジスタ631とRF電力増幅回路640の初段の第1段増幅器641のソース接地NチャンネルMOSトランジスタはカレントミラー接続されているので、初段の第1段増幅器641のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ621からの出力電流によって設定される。 Since the source-grounded N-channel MOS transistor of the bias N-channel MOS transistor 631 and a first stage amplifier 641 of the first stage RF power amplifier circuit 640 is connected to a current mirror, the source-grounded N-channel MOS of the first stage of the first stage amplifier 641 idling current of the transistor is set by the output current from the P-channel MOS transistor 621. 従って、初段の第1段増幅器641のアイドリング電流は、出力電力制御電圧Vapcの線形の連続関数となる。 Therefore, the idling current of the first stage of the first stage amplifier 641 is a linear continuous function of the output power control voltage Vapc.

次に電圧-電流線形変換係数設定回路620の他のPチャンネルMOSトランジスタ623の出力電流は電流-電流連続関数生成回路630に含まれる電流2乗回路636の電流入力端子Iinに供給され、電流2乗回路636の電流出力端子Ioutから生成される入力電流の2乗に比例する出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ632に供給される。 Then Voltage - Output current of other P-channel MOS transistor 623 of the current linear conversion coefficient setting circuit 620 is a current - is supplied to the current input terminal Iin of the current squaring circuit 636 provided in the current continuous function generator circuit 630, current 2 is supplied to the bias for N-channel MOS transistor 632 of the gate-drain connections in the current continuous function generator circuit 630 - the output current is a current proportional to the square of the input current generated from the current output terminal Iout multiply circuit 636 . バイアス用NチャンネルMOSトランジスタ632とRF電力増幅回路640の中間段の第2段増幅器642のソース接地NチャンネルMOSトランジスタとはカレントミラー接続されているので、中間段の第2段増幅器642のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ621の出力電流によって設定される。 Since they are connected in a current mirror a source grounded N-channel MOS transistor of the second stage amplifier 642 of the middle stage of the biasing N-channel MOS transistor 632 and the RF power amplifier circuit 640, the intermediate stage grounded source of the second stage amplifier 642 idling current of the N-channel MOS transistor is set by the output current of the P-channel MOS transistor 621. 従って、中間段の第2段増幅器642のアイドリング電流は、出力電力制御電圧Vapcの2乗の連続関数となる。 Therefore, the idling current of the second stage amplifier 642 of the intermediate stage, the square of a continuous function of the output power control voltage Vapc.

更に電圧-電流線形変換係数設定回路620の別のPチャンネルMOSトランジスタ622の出力電流は電流-電流連続関数生成回路630に含まれる電流3乗回路635の電流入力端子Iinに供給され、電流3乗回路635の電流出力端子Ioutから生成される入力電流の3乗に比例する出力電流は電流-電流連続関数生成回路630に含まれるゲート・ドレイン接続のバイアス用NチャンネルMOSトランジスタ633に供給される。 Further Voltage - Current Another output current of the P-channel MOS transistor 622 of the linear conversion coefficient setting circuit 620 is a current - is supplied to the current input terminal Iin of the current cube circuit 635 provided in the current continuous function generator circuit 630, current cube output current proportional to the cube of the input current generated from the current output terminal Iout of the circuit 635 is a current - is supplied to the bias for N-channel MOS transistor 633 of the gate-drain connections in the current continuous function generator circuit 630. バイアス用NチャンネルMOSトランジスタ633とRF電力増幅回路640の最終段の第3段増幅器643のソース接地NチャンネルMOSトランジスタとはカレントミラー接続されているので、最終段の第3段増幅器643のソース接地NチャンネルMOSトランジスタのアイドリング電流はPチャンネルMOSトランジスタ622の出力電流によって設定される。 Since it is connected in a current mirror a source grounded N-channel MOS transistor of the third-stage amplifier 643 of the final stage of the bias N-channel MOS transistor 633 and the RF power amplifier circuit 640, a source grounded third stage amplifier 643 of the final stage idling current of the N-channel MOS transistor is set by the output current of the P-channel MOS transistor 622. 従って、最終段の第3段増幅器643のアイドリング電流は、出力電力制御電圧Vapcの3乗の連続関数となる。 Therefore, the idling current of the third stage amplifier 643 of the final stage is a cube of a continuous function of the output power control voltage Vapc.

《電流2乗回路の構成》 "Configuration of the current-square circuit"
図7は、図6に示した本発明の実施の形態3によるRF電力増幅回路の電流-電流連続関数生成回路630に含まれる電流2乗回路636の構成を示す図である。 7, RF power amplifier circuit of the current according to a third embodiment of the present invention shown in FIG. 6 - is a diagram showing a configuration of a current squaring circuit 636 provided in the current continuous function generator circuit 630.

図7に示す電流2乗回路636は、電流2乗基本回路710、誤差補正回路720、電流減算回路730によって構成されている。 Current squaring circuit 636 illustrated in FIG. 7, the current-square base circuit 710, error correction circuit 720 is constituted by the current subtraction circuit 730. 電流2乗回路636は、入力端子702から供給される電流Iinの2乗に比例する出力電流Ioutを出力端子703から生成する機能を有している。 Current squaring circuit 636 has a function of generating an output current Iout that is proportional to the square of the current Iin supplied from the input terminal 702 from the output terminal 703.

電流2乗基本回路710は、略等しいチャンネル長Lpと略等しいチャンネル幅Wpとを持つ5個のPチャネルMOSトランジスタ713、714、715、716、717と略等しいチャンネル長Lnを持つ2個のNチャンネルMOSトランジスタ711、712で構成されている。 Current-square base circuit 710, two N having substantially equal channel length Ln and five P-channel MOS transistors 713,714,715,716,717 having substantially equal channel widths Wp substantially equal channel length Lp It is composed of a channel MOS transistor 711 and 712. NチャンネルMOSトランジスタ712のチャンネル幅Wn712は、NチャンネルMOSトランジスタ711のチャンネル幅Wn711の略2倍に設定されている。 Channel width Wn712 of N-channel MOS transistor 712 is set to be substantially twice the channel width Wn711 of N-channel MOS transistor 711.

従って、バイアス供給端子701に供給されるバイアス電圧Vbiasに応答して、バイアス電流I 0とその2倍のバイアス電流2I 0とがNチャンネルMOSトランジスタ711とNチャンネルMOSトランジスタ712とにそれぞれ流れるものである。 Thus, in response to a bias voltage Vbias supplied to the bias supply terminal 701, those flowing respectively bias current I 0 and twice the bias current 2I 0 is on the N-channel MOS transistor 711 and N-channel MOS transistor 712 is there. 更に、カレントミラー接続された2個のPチャネルMOSトランジスタ716、717には等しい電流I 1が流れ、またゲートとドレインとがダイオード接続されたPチャネルMOSトランジスタ716に接続されたPチャネルMOSトランジスタ718には電流入力端子702に供給される入力電流Iinに応答して電流I 2が流れるものである。 Furthermore, the current I 1 flows equal to two P-channel MOS transistors 716 and 717 which are current-mirror connected, also P-channel MOS transistor 718 and the gate and drain are connected to the P-channel MOS transistor 716 which is diode-connected in which current flows I 2 in response to the input current Iin supplied to the current input terminal 702 is in.

ダイオード接続のPチャネルMOSトランジスタ716の両端間電圧をV 1として、PチャネルMOSトランジスタ718のソース・ドレイン間電圧をV 2として、PチャネルMOSトランジスタ717のソース・ドレイン間電圧をV 3として、5個のPチャネルMOSトランジスタ713〜717と2個のNチャンネルMOSトランジスタ711、712のしきい値電圧とチャンネル・コンダクタンスとをそれぞれV THとβとして、電流2乗回路636の電流2乗基本回路710の出力電流をI SQRとすると、次の関係が得られる。 The voltage across the P-channel MOS transistor 716 of diode connection as V 1, the source-drain voltage of the P-channel MOS transistor 718 as V 2, the source-drain voltage of the P-channel MOS transistor 717 as V 3, 5 number of P-channel MOS transistors 713 to 717 and two N-channel MOS transistors 711 and 712 of the threshold voltage and the channel conductance and as V TH and β, respectively, the current-square basic circuit 710 of the current squaring circuit 636 When the output current is I SQR, the following relationship is obtained.

式(9)と式(11)とから、電流2乗回路636の電流2乗基本回路710の出力電流I SQRは次式(12)のように求められる。 Since equations (9) and (11), the output current I SQR of the current-square basic circuit 710 of the current squaring circuit 636 is obtained according to equation (12).

式(8)と式(9)とから、電流I 1と電流I 2との和は次式(12)のように求められる。 Since equations (8) and (9), the sum of the currents I 1 and the current I 2 is obtained according to equation (12).

式(10)と式(13)とから、電流I 1と電流I 2との和は次式(14)のように求められる。 Since equations (10) and (13), the sum of the currents I 1 and the current I 2 is obtained according to equation (14).

式(8)と式(9)とから、電流I 2と電流I 1との差である入力端子702の電流Iinは、次式(15)のように求められる。 Since equations (8) and (9), a current Iin input terminal 702 which is the difference between the current I 2 and the current I 1 is determined by the following equation (15).

式(10)と式(15)とから、次式(16)が求められる。 Since equations (10) and (15), the following equation (16) is obtained.

式(16)から、次式(17)が求められる。 From equation (16), the following equation (17) is obtained.

式(7)から、次式(18)が求められる。 From the equation (7), the following equation (18) is obtained.

式(17)と式(18)とを式(14)に代入することによって、次式(19)が求められる。 By substituting the equation (17) and equation (18) into equation (14), the following equation (19) is obtained.

式(11)と式(19)から、電流2乗回路636の電流2乗基本回路710の出力電流I SQRは次式(20)のように求められる。 Equation (11) from equation (19), the output current I SQR of the current-square basic circuit 710 of the current squaring circuit 636 is obtained according to equation (20).

この式(20)から、電流2乗基本回路710の出力電流I SQRの値はバイアス電流I 0の値に反比例する一方、電流入力端子702の入力電流Iinの値の2乗に比例して連続的に変化するものであることが理解される。 Continuous from the equation (20), the value of the output current I SQR of the current-square base circuit 710 while inversely proportional to the value of the bias current I 0, in proportion to the square of the value of the input current Iin of the current input terminal 702 it is understood that those changes to.

しかし、電流入力端子702の入力電流Iinが極めて小さな値となって略ゼロとなると、電流2乗基本回路710の出力電流I SQRも極めて小さな値となって略ゼロとなると、回路接続ノード718の電位が低下する。 However, the input current Iin of the current input terminal 702 becomes substantially zero is an extremely small value, becomes almost zero as the output current I SQR is extremely small value of the current-square base circuit 710, a circuit connection node 718 potential is reduced. この回路接続ノード718の電位の低下によってNチャンネルMOSトランジスタ712がバイアス電流2I 0を流すことが不可能となり、電流2乗基本回路710の出力電流I SQRに誤差電流成分が含まれるようになる。 N-channel MOS transistor 712 by a decrease in potential of the circuit connection node 718 becomes impossible to flow a bias current 2I 0, so includes an error current component in the output current I SQR of the current-square base circuit 710. この誤差電流成分は、電源電圧変動依存性および温度変動依存性を含むものである。 The error current component contains a power supply voltage variation dependency and temperature fluctuations dependent.

電流2乗回路636の誤差補正回路720および電流減算回路730は、電流2乗回路636の出力電流I SQRに含まれる誤差電流成分を補償するように動作するものである。 Error correction circuit 720 and the current subtracting circuit of the current-square circuit 636 730 is intended to operate so as to compensate for the error current component included in the output current I SQR of the current-square circuit 636. 誤差補正回路720は電流2乗基本回路710と同様に5個のPチャネルMOSトランジスタと2個のNチャンネルMOSトランジスタとによって構成されている。 Error correction circuit 720 is constituted by the same manner as five P-channel MOS transistors and two N-channel MOS transistor and the current-square base circuit 710. しかし、電流2乗基本回路710と異なり、誤差補正回路720には電流入力端子702の入力電流Iinに供給されない。 However, unlike the current-square base circuit 710 is not supplied to the input current Iin of the current input terminal 702 to the error correction circuit 720.

電流減算回路730のNチャンネルMOSトランジスタ732、734によって構成されたカレントミラーに誤差補正回路720の出力の誤差補償電流が供給され、減算回路730のNチャンネルMOSトランジスタ731、733によって構成されたカレントミラーに電流2乗基本回路710の出力電流I SQRが供給される。 Error compensation current of the output of the error correction circuit 720 to the current mirror constituted by N-channel MOS transistors 732 and 734 of the current subtraction circuit 730 is supplied, a current mirror constituted by N-channel MOS transistors 731 and 733 of the subtracting circuit 730 output current I SQR of the current-square base circuit 710 is supplied to the. またカレントミラーのNチャンネルMOSトランジスタ733のドレインの回路接続ノード737には、カレントミラー736とNチャンネルMOSトランジスタ732、734によって構成されたカレントミラーとを介して誤差補正回路720の出力の誤差補償電流が供給される。 The drain of the circuit connection node 737 of the N-channel MOS transistor 733 of the current mirror error compensation current of the output of the error correction circuit 720 via the current mirror constituted by the current mirror 736 and the N-channel MOS transistors 732 and 734 There is supplied. 従って、電流2乗基本回路710の電流入力端子702の入力電流Iinが極めて小さな値となった場合の出力電流I SQRに含まれる誤差電流成分は、カレントミラーのNチャンネルMOSトランジスタ733のドレインの回路接続ノード737において誤差補正回路720の出力の誤差補償電流によってキャンセルされることができる。 Accordingly, the error current component input current Iin is included in the output current I SQR in the case of an extremely small value of the current input terminal 702 of the current-square base circuit 710, the circuit of the drain of N-channel MOS transistor 733 of the current mirror it can be canceled by the error compensation current of the output of the error correction circuit 720 in the access node 737. また、電流2乗基本回路710の電流入力端子702の入力電流Iinが大きな値となると、上記の式(20)に従った値を持つ電流2乗基本回路710の出力電流I SQRは減算回路730のカレントミラーのNチャンネルMOSトランジスタ731、733と2個のPチャネルMOSトランジスタによって構成されたカレントミラー735とを介して電流2乗回路636の出力端子703から電流2乗回路636の出力電流Ioutとして出力される。 Further, the input current Iin of the current input terminal 702 of the current-square base circuit 710 becomes a large value, the output current I SQR of the current-square base circuit 710 having a value in accordance with the above equation (20) is a subtraction circuit 730 as the output current Iout of the current mirror N-channel MOS transistors 731 and 733 and two P-channel MOS transistor through the current mirror 735 constituted by the current squared current from the output terminal 703 of the circuit 636 square circuit 636 is output.

尚、下記参考文献1には、アナログCMOS回路を使用して上記の式(20)に従って入力電流の値の2乗に比例する出力電流を生成することが記載されている。 Note that the following Reference Document 1, it is described that produces an output current proportional to the square of the value of the input current using the analog CMOS circuit according to the above equation (20).

[参考文献1] KLAAS. [Reference 1] KLAAS. BULT et al,“A CLASS of Analog CMOS Circuits Based on the Square−Law Characteristic of an MOS Transistor in Saturation”, IEEE JOURNAL OF SOLID−STATE CIRCUITS, VOL. BULT et al, "A CLASS of Analog CMOS Circuits Based on the Square-Law Characteristic of an MOS Transistor in Saturation", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC−22, NO. SC-22, NO. 3, JUNE 1987, PP. 3, JUNE 1987, PP. 357−365. 357-365.

《電流3乗回路の構成》 "Configuration of the current third power circuit"
図8は、図6に示した本発明の実施の形態3によるRF電力増幅回路の電流-電流連続関数生成回路630に含まれる電流3乗回路635の構成を示す図である。 8, RF power amplifier circuit of the current according to a third embodiment of the present invention shown in FIG. 6 - is a diagram showing a configuration of a current cube circuit 635 provided in the current continuous function generator circuit 630.

図8に示す電流3乗回路635は、電流2乗回路870と電流加減算回路840と電流乗算回路860とで構成されている。 Current cube circuit 635 shown in FIG. 8, and a current squaring circuit 870 and the current subtraction circuit 840 and current multiplication circuit 860. まず、電流3乗回路635の電流2乗回路870は、電流2乗基本回路810、誤差補正回路820、電流減算回路830によって構成されている。 First, current squaring circuit 870 of the current cube circuit 635, a current-square base circuit 810, error correction circuit 820 is constituted by the current subtraction circuit 830.

図8の電流2乗基本回路810は図7の電流2乗基本回路710と同様に、上記の式(20)に従って電流2乗基本回路810の出力電流I SQRの値はバイアス電流I 0の値に反比例する一方、電流入力端子802の入力電流Iinの値の2乗に比例して連続的に変化するものとなる。 Current square basic circuit 810 of FIG. 8 is similar to the current-square basic circuit 710 of FIG. 7, the value of the output current I SQR of the current-square base circuit 810 according to the above equation (20) is the value of the bias current I 0 while inversely proportional to, the one that varies continuously in proportion to the square of the value of the input current Iin of the current input terminal 802. 尚、図8の電流2乗基本回路810のバイアス電流I 0の値は、図7の電流2乗基本回路710と同様に、バイアス供給端子801に供給されるバイアス電圧Vbiasに応答して、図8の電流2乗基本回路810のNチャンネルMOSトランジスタに流れるものである。 The value of the bias current I 0 of the current-square base circuit 810 in FIG. 8, similarly to the current-square basic circuit 710 of FIG. 7, in response to a bias voltage Vbias supplied to the bias supply terminal 801, FIG. those flowing to 8 N-channel MOS transistor of the current-square base circuit 810.

図8の誤差補正回路820と電流減算回路830とは図7の誤差補正回路720と電流減算回路730と同様に、電流2乗基本回路810の出力電流I SQRに含まれる誤差電流成分を補償するように動作するものである。 Similar to error correction circuit 720 and the current subtraction circuit 730 of FIG. 7 is an error correction circuit 820 and the current subtraction circuit 830 of FIG. 8, to compensate for the error current component included in the output current I SQR of the current-square base circuit 810 it is intended to operate as.

図8の電流加減算回路840のNチャンネルMOSトランジスタ851、845により構成されたカレントミラーに電流2乗回路870の電流減算回路830の出力電流I SQRが供給されているので、図8の電流加減算回路840のPチャネルMOSトランジスタ846、847、848により構成されたカレントミラーにも電流I SQRが流れる。 Since the output current I SQR of the current subtraction circuit 830 of N-channel MOS transistors 851,845 current squaring circuit 870 to the current mirror constituted by the current subtraction circuit 840 of FIG. 8 is supplied, the current subtracting circuit shown in FIG. 8 840 also current I SQR flows in the current mirror formed by P-channel MOS transistors 846,847,848 of.

図8の電流3乗回路635の入力端子802から供給される入力電流Iinは、2個のNチャンネルMOSトランジスタと2個のPチャネルMOSトランジスタとを含むカレントミラー806に供給される。 Input current Iin supplied from the input terminal 802 of the current cube circuit 635 in FIG. 8 is supplied to the current mirror 806 comprising a two N-channel MOS transistors and two P-channel MOS transistor. カレントミラー806に接続された電流加減算回路840のNチャンネルMOSトランジスタ841、842に電流Iinが流れ、電流加減算回路840のPチャネルMOSトランジスタ843、844にも電流Iinが流れる。 Current Iin flows through the N-channel MOS transistors 841, 842 of the current subtraction circuit 840 that is connected to the current mirror 806, also current Iin flows through the P-channel MOS transistors 843 and 844 of the current subtraction circuit 840. その結果、電流加減算回路840で、NチャンネルMOSトランジスタ841、PチャネルMOSトランジスタ847の両ドレインが接続された回路接続ノード849から電流乗算回路860の入力端子805に、減算電流I SQR −Iinが流入する。 As a result, a current subtraction circuit 840, the input terminal 805 of the N-channel MOS transistor 841, P-channel MOS transistor current multiplication circuit 860 from the circuit connection node 849 both drain connected to 847, the subtraction current I SQR -Iin influx to. また、電流加減算回路840でPチャネルMOSトランジスタ848、844の両ドレインが接続された回路接続ノード850から電流乗算回路860の入力端子804に、加算電流I SQR +Iinが流入する。 Further, the input terminal 804 of the current subtraction circuit 840 by P-channel MOS transistor current multiplication circuit 860 from the circuit connection node 850 both drain connected to 848,844, the additional current I SQR + Iin flows.

図8の電流3乗回路635の電流乗算回路860は、6個のPチャネルMOSトランジスタ861〜863、865〜867と2個のNチャンネルMOSトランジスタ864、868とを含んでいる。 Current multiplier circuit of the current cube circuit 635 of FIG. 8 860 includes a six P-channel MOS transistor 861~863,865~867 and two N-channel MOS transistors 864,868. この電流乗算回路860の2個のNチャンネルMOSトランジスタ864、868の両ゲートは、電流2乗基本回路810の内部でバイアス電流I 0が流入するNチャンネルMOSトランジスタのゲート電圧によってバイアスされる。 Two gates of both N-channel MOS transistors 864,868 of the current multiplication circuit 860, the bias current I 0 in the interior of the current-square base circuit 810 is biased by a gate voltage of the N-channel MOS transistor flows. またこの電流乗算回路860は、上記参考文献1に記載されたアナログ電流マルチプライヤーと同様に、減算電流I SQR −Iinと加算電流I SQR +Iinとに応答して、下記の電流乗算出力電流Icubicを生成する。 Also this current multiplication circuit 860, similar to the analog current multiplier described in the above reference 1, in response to the the subtraction current I SQR -Iin additional current I SQR + Iin, the current multiplication output current Icubic below generated.

式(20)を式(21)に代入することによって、次式(22)が求められる。 By substituting equation (20) into equation (21), the following equation (22) is obtained.

この式(22)から、図8に示した電流3乗回路635の出力電流I cubic (Iout)の値はバイアス電流I 0の2乗に反比例する一方、電流入力端子802の入力電流Iinの3乗に比例して連続的に変化するものであることが理解される。 From this equation (22), one value of the output current I cubic (Iout) of the current cube circuit 635 shown in FIG. 8 is inversely proportional to the square of the bias current I 0, 3 of the input current Iin of the current input terminal 802 it is understood that as to vary continuously in proportion to the multiplication.

図8で説明した電流3乗回路635は、電流2乗回路870の使用により一度2乗特性を生成して、その後、電流加減算回路840の使用により入力電流Iinの1乗(線形)特性の電流と電流2乗回路870の出力電流I SQRとの減算電流と加算電流とを生成して、電流乗算回路860の使用により減算電流と加算電流とから電流乗算出力電流Icubicを生成することで3乗特性を生成している。 Current cube circuit 635 described in FIG. 8 generates a once square characteristic by the use of a current squaring circuit 870, then first power of the input current Iin through the use of the current subtraction circuit 840 (linear) characteristics of the current and to generate a subtraction current and the additional current of the output current I SQR of the current squaring circuit 870, the third power by generating a current multiplier output current Icubic and a subtraction current and the additional current by use of the current multiplier circuit 860 It is generating characteristics. 従って、入力電流Iinの3乗特性を生成する際に、回路構成が簡略化され回路の小型化が可能となると言う効果を有するものである。 Therefore, when generating the cube properties of the input current Iin, and has a effect that the circuit configuration becomes possible to reduce the size of the simplified circuit.

[実施の形態4] [Embodiment 4]
《RFパワーモジュールの構成》 "Configuration of the RF power module"
図9は、本発明の実施の形態4によるRFパワーモジュールの構成を示すブロック図である。 Figure 9 is a block diagram showing the configuration of the RF power module according to the fourth embodiment of the present invention.

図9に示すRFパワーモジュールは、GSM方式のローバンドとハイバンドとの2つの周波数帯域(GSM900:880MHz〜915MHzとDCS1800:1710MHz〜1785MHz)に対応するものである。 RF power module shown in FIG. 9, two frequency bands of the low band and high band of the GSM system (GSM900: 880 to 915 MHz and DCS1800: 1710MHz~1785MHz) corresponds to. 従って、図9に示すRFパワーモジュールは、ローバンドのGSM900の周波数帯域に対応するRF電力送信回路910と、ハイバンドのDCS1800の周波数帯域に対応するRF電力送信回路920と、送信出力電力フィードバック回路930と、信号経路切換回路940と、出力電力制御回路915とによって構成されている。 Thus, RF power module shown in FIG. 9, the RF power transmitter circuit 910 corresponding to the frequency band of GSM900 low band, the RF power transmitter circuit 920 corresponding to the frequency band of DCS1800 high-band, the transmission output power feedback circuit 930 When a signal path switching circuit 940 is configured by an output power control circuit 915. このRFパワーモジュールには、例えば、送信信号入力端子900、904にRF送信信号Pin_GSM、Pin_DCSを供給する変調回路が接続され、受信信号出力端子905、907のRF受信信号Rx_DCS、Rx_GSMを復調する復調回路が接続され、制御端子901、902、903に制御信号を生成するベースバンド信号処理半導体集積回路が接続されて、アンテナ端子906に送受信アンテナが接続されることによって、携帯電話端末が構成されるものである。 The RF power module, for example, RF transmission signal Pin_GSM to the transmission signal input terminal 900,904, is connected a modulation circuit for supplying Pin_DCS, RF reception signal Rx_DCS of the reception signal output terminals 905 and 907, demodulation for demodulating the Rx_GSM circuit is connected, is a baseband signal processing semiconductor integrated circuit for generating a control signal to the control terminal 901, 902 and 903 is connected, by transmitting and receiving antennas are connected to the antenna terminal 906, the mobile phone terminal is configured it is intended.

ローバンドのGSM900の周波数帯域に対応するRF電力送信回路910はRF電力増幅器911と出力整合回路912と電力結合器913と低域通過フィルタ914と出力電力制御回路915とによって構成される一方、ハイバンドのDCS1800の周波数帯域に対応するRF電力送信回路920はRF電力増幅器921と出力整合回路922と電力結合器923と低域通過フィルタ924と出力電力制御回路915とによって構成されている。 While RF power transmitter circuit 910 corresponding to the frequency band of GSM900 low band is constituted by the RF power amplifier 911 and the output matching circuit 912 and the power combiner 913 and a low-pass filter 914 and the output power control circuit 915, high band RF power transmitter circuit 920 corresponding to the frequency band of DCS1800 of being constituted by the RF power amplifier 921 and the output matching circuit 922 and the power combiner 923 and a low-pass filter 924 and the output power control circuit 915.

また、ローバンド対応のRF電力送信回路910とハイバンド対応のRF電力送信回路920とに接続された送信出力電力フィードバック回路930は、電力検波回路932、933と誤差増幅器934と回路切換器931とによって構成されている。 Moreover, the transmission output power feedback circuit 930 which is connected to the RF power transmission circuit 910 of the low-band response and a high-band of the RF power transmitter circuit 920, a power detector 932, 933 and error amplifier 934 and the circuit switching unit 931 by It is configured. 更に、ローバンド対応のRF電力送信回路910とハイバンド対応のRF電力送信回路920とに接続された信号経路切換回路940は、アンテナスイッチ941と静電放電フィルタ942、943、944とによって構成されている。 Further, the signal path switching circuit 940 which is connected to the RF power transmission circuit 910 of the low-band response and a high-band of the RF power transmitter circuit 920 is configured by the antenna switch 941 and the electrostatic discharge filter 942,943,944 there.

図9に示したRFパワーモジュールでは、GSM900の周波数帯域に対応するRF電力送信回路910に含まれるRF電力増幅器911の送信出力電力レベルとDCS1800の周波数帯域に対応するRF電力送信回路920に含まれるRF電力増幅器921の送信出力電力レベルとは、送信出力電力フィードバック回路930の誤差増幅器934に接続された出力電力制御回路915により制御される。 The RF power module shown in FIG. 9, included in the RF power transmitter circuit 920 corresponding to the frequency band of the transmission output power level and DCS1800 RF power amplifier 911 included in the RF power transmitter circuit 910 corresponding to the frequency band of GSM900 the transmission output power level of the RF power amplifier 921 is controlled by the output power control circuit 915 which is connected to the error amplifier 934 of the transmission output power feedback circuit 930. すなわち、送信出力電力フィードバック回路930の誤差増幅器934の出力端子916の出力電力制御電圧Vapcが出力電力制御回路915の制御入力端子に供給されることにより、ローバンド対応のRF電力増幅器911およびハイバンド対応のRF電力増幅器921の送信出力電力レベルが制御されるものである。 That is, the transmission output by the output power control voltage Vapc of the output terminal 916 of error amplifier 934 of the power feedback circuit 930 is supplied to the control input terminal of the output power control circuit 915, low-band corresponding RF power amplifier 911 and the high-band transmission output power level of the RF power amplifier 921 of is intended to be controlled.

ローバンド対応のRF電力増幅器911およびハイバンド対応のRF電力増幅器921の各RF電力増幅器は、図1に示した本発明の実施の形態1によるRF電力増幅回路、または図5に示した本発明の実施の形態2によるRF電力増幅回路、または図6に示した本発明の実施の形態3によるRF電力増幅回路のいずれかによって構成されることが可能である。 Each RF power amplifier low band corresponding RF power amplifier 911 and the high-band of the RF power amplifier 921, RF power amplifier circuit according to the first embodiment of the present invention shown in FIG. 1 or the present invention shown in FIG. 5, it can be configured by any of the RF power amplifier circuit according to a third embodiment of the present invention shown in an RF power amplifier circuit or 6, according to the second embodiment. 送信出力電力フィードバック回路930と出力電力制御回路915とは、ローバンド対応のRF電力送信回路910とハイバンド対応のRF電力送信回路920によって共用されることが可能であるので、RFパワーモジュールの小型化が可能となるものである。 A transmission output power feedback circuit 930 and the output power control circuit 915, since it is possible to be shared by the low band corresponding RF power transmitter circuit 910 and the high-band of the RF power transmitter circuit 920, the miniaturization of RF power module one in which it is possible.

RF電力増幅器911、921の出力端子に接続された出力整合回路912、922は、送受信アンテナにおける負荷インピーダンス不整合によるRF送信信号の反射損失を最小化する機能を有している。 Output matching circuits 912 and 922 connected to the output terminal of the RF power amplifier 911 and 921 has a function of minimizing the reflection loss of the RF transmission signal from the load impedance mismatch at the transmitting and receiving antenna. 電力結合器913、923は、出力整合回路912、922から供給されるRF送信信号の一部を送信出力電力フィードバック回路930へ供給する一方、残りの大部分のRF送信信号を低域通過フィルタ914、924へ供給する機能を有している。 Power combiner 913 and 923, while supplying a portion of the RF transmission signal supplied from the output matching circuit 912, 922 to the transmission output power feedback circuit 930, the remaining most RF transmission signal a low-pass filter 914 has a function of supplying to 924. 低域通過フィルタ914、924は、RF電力増幅器911、921によるRF送信信号の増幅の際に生じる高調波信号を減衰する機能を有している。 Low-pass filters 914 and 924 has a function of attenuating the harmonic signal generated during the amplification of the RF transmission signal by the RF power amplifier 911 and 921. 電力検波回路932、933は、電力結合器913、923から供給されるRF信号電力に対応する検波出力電圧Vdetを誤差増幅器934へ供給する機能を有している。 Power detector 932 and 933 has a function of supplying a detection output voltage Vdet corresponding to the RF signal power supplied from the power combiner 913 and 923 to the error amplifier 934. 誤差増幅器934は、制御端子903から供給される外部制御電圧Vrampと電力検波回路932、933の検波出力電圧Vdetとの差を増幅して、その差が最小化されるような出力電力制御電圧Vapcを生成する機能を有している。 The error amplifier 934 amplifies the difference between the detection output voltage Vdet of the external control voltage Vramp and the power detection circuit 932 and 933 supplied from the control terminal 903, the output power control voltage as the difference is minimized Vapc and it has a function of generating. 更に、静電放電フィルタ942、943、944は、外部端子907、906、905の静電気によるRFパワーモジュールの破壊を防止して不要信号の減衰を行う機能を有している。 Furthermore, electrostatic discharge filter 942,943,944 has a function of performing attenuation of unwanted signals to prevent destruction of the RF power module of static electricity of the external terminals 907,906,905. アンテナスイッチ941は、送信動作と受信動作とを行い、更にGSM900周波数帯域の送受信動作とDCS1800周波数帯域の送受信動作とに応答してアンテナ端子906から生成あるいは供給されるRF信号の信号伝達経路を切り換える機能を有している。 Antenna switch 941 performs the transmit and receive operations, switches the signal transmission path of the RF signal generated or supplied from the antenna terminal 906 in response further to the transmission and reception operation of transmission and reception operation and DCS1800 frequency band of GSM900 frequency band It has a function. すなわち、GSM900周波数帯域の送信時にはRF電力送信回路910から出力されるRF信号がアンテナ端子906へ伝達され、GSM900周波数帯域の受信時にはアンテナ端子906から供給されるRF信号が受信信号出力端子907へ伝達され、DCS1800周波数帯域の送信時にはRF電力送信回路920の出力から生成されるRF信号がアンテナ端子906へ伝達され、DCS1800周波数帯域の受信時はアンテナ端子906から供給される信号が受信信号出力端子905へ伝達される機能を有している。 That, GSM900 at the time of transmission of the frequency band RF signal output from the RF power transmitter circuit 910 is transmitted to the antenna terminal 906, transmitting the RF signal at the time of reception of the GSM900 frequency band supplied from the antenna terminal 906 to the reception signal output terminal 907 is, DCS1800 at the time of transmission of the frequency band is transmitted RF signal generated from the output of the RF power transmitter circuit 920 to the antenna terminal 906, DCS1800 upon reception of the frequency band signal is received the signal output terminal that is supplied from the antenna terminal 906 905 It has a function to be transmitted to. 回路切換器931は、制御端子901、902に供給される送受信動作切換信号とローバンド/ハイバンド送信周波数帯選択信号とに応答して、出力電力制御回路915と電力検波回路932、933と誤差増幅器934とアンテナスイッチ941のそれぞれの動作を切り換える機能を有している。 Circuit switching unit 931, in response to the transmission and reception operation switching signal supplied to the control terminal 901 and 902 low-band / and a high band transmit frequency band selection signal, the output power control circuit 915 and the power detection circuit 932 and 933 and the error amplifier 934 and has a function of switching the operation of each of the antenna switch 941.

この実施の形態によるRFパワーモジュールは、送信動作時には、送信信号入力端子900、904から供給されるローバンド/ハイバンドの周波数帯域のRF送信信号をRF電力送信回路910、920にて所望の出力電力レベルまで電力増幅した後に、信号経路切換回路940を介して、アンテナ端子906からRF送信信号を生成する。 RF power module according to this embodiment, during the transmission operation, the desired output power RF transmission signal in the frequency band of the low band / high band supplied from the transmission signal input terminal 900,904 by RF power transmitter circuit 910, 920 after power amplification to a level, through the signal path switching circuit 940, it generates an RF transmission signal from the antenna terminal 906. また送信動作時の出力電力のレベル制御は、制御端子903から供給される外部制御電圧Vrampによって誤差増幅器934の出力端子916の出力電力制御電圧Vapcを間接的に変化させることによって実行される。 The level control of the output power during transmission operation is performed by indirect change the output power control voltage Vapc of the output terminal 916 of error amplifier 934 by an external control voltage Vramp supplied from the control terminal 903. 更に、受信動作時には、アンテナ端子906から供給されるローバンド/ハイバンドの周波数帯域のRF受信信号は、受信信号出力端子907、905へ伝達される。 Furthermore, during receiving operation, RF received signal in the frequency band of the low band / high band supplied from the antenna terminal 906 is transmitted to the reception signal output terminal 907,905.

ローバンド側のGSM900の周波数帯域のRF送信信号の送信動作時には、ローバンド対応のRF電力送信回路910と送信出力電力フィードバック回路930と出力電力制御回路915とはフィードバックループを構成する。 During transmission operation of the low-band side of the GSM900 frequency band of the RF transmission signal to form a feedback loop to the low band corresponding RF power transmitter circuit 910 and the transmission output power feedback circuit 930 and the output power control circuit 915. 従って、制御端子903の外部制御電圧Vrampと電力検波回路932の検波出力電圧Vdetとの差が最小化されるように、出力電力制御電圧Vapcに応答して出力電力制御回路915はローバンド対応のRF電力送信回路910に含まれるRF電力増幅器911の送信出力電力レベルが制御される。 Therefore, the control difference between the detection output voltage Vdet of the external control voltage Vramp and the power detector 932 of the terminal 903 as is minimized, RF output power control circuit 915 in response corresponding low-band output power control voltage Vapc transmission output power level of the RF power amplifier 911 is controlled to be included in the power transmission circuit 910. その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるローバンド対応のRF電力送信回路910の送信出力レベルの変動が軽減されることが可能となる。 As a result, it is possible to change the transmission output level of the power supply voltage and the low-band response by changes in the external environment such as variations in load temperature fluctuations and receiving antenna RF power transmitter circuit 910 can be reduced.

ハイバンド側DCS1800の周波数帯域のRF送信信号の送信動作時には、ハイバンド対応のRF電力送信回路920と送信出力電力フィードバック回路930と出力電力制御回路915とはフィードバックループを構成する。 The transmission during operation of the RF transmission signal of the frequency band of the high band side DCS1800 constitute a feedback loop to the high-band of the RF power transmitter circuit 920 and the transmission output power feedback circuit 930 and the output power control circuit 915. 従って、制御端子903の外部制御電圧Vrampと電力検波回路933の検波出力電圧Vdetとの差が最小化されるように、出力電力制御電圧Vapcに応答して出力電力制御回路915はハイバンド対応のRF電力送信回路920に含まれるRF電力増幅器921の送信出力電力レベルが制御される。 Accordingly, control such that the difference between the detection output voltage Vdet of the external control voltage Vramp and the power detector 933 of the terminal 903 is minimized, the output power control voltage Vapc in response to an output power control circuit 915 high-band of transmission output power level of the RF power amplifier 921 included in the RF power transmitter circuit 920 is controlled. その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるハイバンド対応のRF電力送信回路920の送信出力レベルの変動が軽減されることが可能となる。 As a result, it is possible to change the transmission output level of the high-band of the RF power transmitter circuit 920 according to changes in the external environment, such as changes in power supply voltage and temperature fluctuations of transmission and reception antenna load is reduced.

尚、図9に示したRFパワーモジュールのRF電力送信回路910、920に含まれる出力整合回路912、922と電力結合器913、923と低域通過フィルタ914、924と、送信出力電力フィードバック回路930と、信号経路切換回路940の具体的な回路構成は多種多様な構成を採用することが可能であるので、ここでは説明を省略する。 Incidentally, an output matching circuit 912, 922 and the power combiner 913 and 923 and a low-pass filter 914 and 924 included in the RF power transmitter circuit 910, 920 of the RF power module shown in FIG. 9, the transmission output power feedback circuit 930 If, because the specific circuit configuration of a signal path switching circuit 940 can be employed various structures, and a description thereof will be omitted.

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。 Above, the invention made by the inventors has been concretely described based on various embodiments, the present invention is not limited thereto, it can be variously modified within a scope not departing from the gist needless to say.

[他の実施の形態] Other Embodiments
例えば、図1の実施の形態では、3段構成のRF電力増幅回路にて本発明を適用した例を説明したが、本発明は前段増幅器の利得制御に対して後段増幅器の利得制御が1次以上高次の連続関数で制御されれば良いものである。 For example, in the embodiment shown in FIG. 1 has been described an example of applying the present invention in an RF power amplifier circuit of three-stage configuration, the present invention is a primary gain control of the subsequent amplifier relative gain control pre-amplifier in which only to be controlled in order continuous function over. また、本発明の多段構成のRF電力増幅回路は、任意の段数のRF電力増幅器を含むことができる。 Further, RF power amplifier circuit of a multistage configuration of the present invention can include an RF power amplifier of any number.

また、本発明の多段構成のRF電力増幅回路を構成する多段増幅器では、初段の第1段増幅器、中間段の第2段増幅器、最終段の第3段増幅器の順序で、出力電力制御電圧Vapcに応答して線形特性(1乗特性)、2乗特性、3乗特性および更なる高次の連続関数でそのアイドリング電流が制御されれば良いものであって、各段の増幅器の回路形式や増幅器の種類は問題とされることはない。 Further, in the multistage amplifier constituting the RF power amplifier circuit of a multistage configuration of the present invention, the first stage of the first stage amplifier, the second stage amplifier of the intermediate stage, in order of the third stage amplifier in the final stage, the output power control voltage Vapc linear characteristic (1 square characteristic) in response to the square characteristics, be those that idling current need be controlled by the third power characteristics and further higher-order continuous function, Ya circuit type of amplifier in each stage type of amplifier is not to be a problem.

例えば、図7に示した電流2乗回路736の電流2乗基本回路710のNチャンネルMOSトランジスタ712のチャンネル幅をNチャンネルMOSトランジスタ711のチャンネル幅の2倍よりも小さな比率に設定することによって、電流減算回路730のカレントミラーのNチャンネルMOSトランジスタ731、732に流れる電流にオフセット差を生成することも可能である。 For example, by setting smaller ratio than twice the channel width of the channel width of the N-channel MOS transistor 712 N-channel MOS transistor 711 of the current-square basic circuit 710 of the current squaring circuit 736 shown in FIG. 7, it is also possible to the current flowing through the N channel MOS transistors 731 and 732 of the current mirror of the current subtraction circuit 730 generates an offset difference. 例えば、2倍よりも小さな比率を1.75倍とした場合には、上記式(19)の右辺第1項の2I 0の1.75I 0がNチャンネルMOSトランジスタ712に流れて、残りの0.25I 0が電流減算回路730のNチャンネルMOSトランジスタ731に流れるものとなる。 For example, when 1.75 times smaller ratio than 2 times, 1.75I 0 of 2I 0 in the formula (19) the first term of the right side to flow to the N-channel MOS transistor 712, 0 remaining .25I 0 is assumed to flow in the N-channel MOS transistor 731 of the current subtraction circuit 730.

一方、誤差補正回路720において、電流2乗基本回路710のNチャンネルMOSトランジスタ712に対応するNチャンネルMOSトランジスタのチャンネル幅を電流2乗基本回路710のNチャンネルMOSトランジスタ711に対応するNチャンネルMOSトランジスタのチャンネル幅の2倍よりも小さな比率に設定する。 On the other hand, in the error correction circuit 720, N-channel MOS transistor corresponding to the channel width of the N-channel MOS transistors corresponding to N-channel MOS transistor 712 of the current-square base circuit 710 to N-channel MOS transistor 711 of the current-square base circuit 710 than 2 times the channel width is set to a small ratio. その結果、上記式(19)の右辺第1項の2I 0の1.75I 0が電流2乗基本回路710のNチャンネルMOSトランジスタ712に対応する誤差補正回路720のNチャンネルMOSトランジスタに流れ、残りの0.25I 0が電流減算回路730のNチャンネルMOSトランジスタ732に流れるものとなる。 As a result, the flow to the N-channel MOS transistor of the error correction circuit 720 1.75I 0 of 2I 0 of the first term of the right side of expression (19) corresponds to the N-channel MOS transistor 712 of the current-square base circuit 710, the remaining 0.25I 0 is assumed to flow in the N-channel MOS transistor 732 of the current subtraction circuit 730.

従って、電流減算回路730のNチャンネルMOSトランジスタ731に流入する0.25I 0のオフセット電流とNチャンネルMOSトランジスタ732に流入する0.25I 0のオフセット電流とは、電流減算回路730の回路接続ノード735においてキャンセルされることができる。 Therefore, the offset current 0.25I 0 flowing into the offset current and the N-channel MOS transistor 732 of 0.25I 0 flowing into the N-channel MOS transistor 731 of the current subtraction circuit 730, the circuit connection node 735 of the current subtraction circuit 730 it can be canceled at. その結果、この場合にも、上記式(20)に従った値を持つ出力電流が、図7の電流2乗回路636の出力端子703から生成されることが可能となる。 As a result, even in this case, the output current having a value according to the equation (20), it is possible to be generated from the output terminal 703 of the current squaring circuit 636 of FIG.

更に、入力電流Iinの3乗よりも大きな入力電流Iinの4乗およびそれ以上の高次の連続関数に比例する出力電流を生成する場合には、下記の実施の形態を採用することが可能である。 Furthermore, when generating an output current proportional to the fourth power and higher order continuous function of large input current Iin than the cube of the input current Iin is, can adopt the following embodiments is there.

高次の連続関数が偶数の次数(2n乗、n =1、2、3…)の場合には、図8の本発明の実施の形態で説明した電流2乗回路870をn段縦続接続した連続関数生成回路を使用するものである。 Higher (th power 2n, n = 1, 2, 3 ...) continuous function even orders in case of a current squaring circuit 870 described in the embodiment of the present invention in FIG. 8 and n cascaded it is to use continuous function generator circuit. この連続関数生成回路のn段縦続接続の各段間ノードから偶数の次数の連続関数を生成することができる。 It is possible to produce a continuous function of the following even number of from each stage between the nodes of the n-stage cascade of the continuous function generator circuit.

また、高次の連続関数が奇数の次数((2n+1)乗、n =1、2、3…)の場合には、図8の本発明の実施の形態で説明した電流2乗回路870に図8の電流加減算回路840と電流乗算回路860とを接続した電流3乗回路635を使用することによって、まず3乗の連続関数を生成する。 Further, higher order continuous function odd order ((2n + 1) square, n = 1, 2, 3 ...) in the case of the figure current squaring circuit 870 described in the embodiment of the present invention in FIG. 8 by using the 8 current subtraction circuit 840 and current multiplication circuit 860 and the current cube circuit 635 connected, and generates a first cube of a continuous function. 次にこの3乗の連続関数の信号を2番目の電流2乗回路870の入力端子に供給することによって、2番目の電流2乗回路870の出力端子から5乗の連続関数を生成する。 Then by supplying signals of a continuous function of the cube to the input terminal of the second current squaring circuit 870 generates a fifth power of the continuous function from the output terminal of the second current-square circuit 870. 次にこの5乗の連続関数の信号を3番目の電流2乗回路870の入力端子に供給することによって、3番目の電流2乗回路870の出力端子から7乗の連続関数を生成する。 Then by supplying signals of a continuous function of the fifth power to the input terminal of the third current squaring circuit 870, it generates a continuous function of the seventh power from the output terminal of the third current squaring circuit 870. 以下同様にして、任意の奇数の次数の連続関数を生成することができる。 In the same manner, it is possible to generate the next number of continuous functions of arbitrary odd number.

また例えば、図6や図7や図8に示した実施の形態ではRF電力増幅回路としてCMOSFET(Complementally MOSFET)を使用したモノリシック集積回路で構成されることが可能であるが、本発明はこれに限定されるものではない。 Further, for example, in the embodiment shown in FIGS. 6 and 7 and 8 is capable of being constituted by a monolithic integrated circuit using a CMOSFET (Complementally MOSFET) as an RF power amplifier circuit, the present invention is to the present invention is not limited.

すなわち、図6に示した実施の形態ではRF電力増幅回路の増幅トランジスタ641、642、643、バイアス用トランジスタ631、632、633はMOSトランジスタ(MOSFET)を使用したが、それ以外にもLDMOSFET(Laterally Diffused MOSFET)、BJT(Bipolar Junction Transistor)、HBT(Hetero-junction Bipolar Transistor)、MESFET(Metal Semiconductor Field Effect Transistor)、HEMT(High Electron Mobility Transistor)等の他の種類のトランジスタを使用することが可能である。 That, RF power amplifier circuit of the amplifier transistor 641, 642, 643 in the embodiment shown in FIG. 6, the bias transistor 631, 632, 633 was used MOS transistor (MOSFET), otherwise also LDMOSFET (Laterally Diffused MOSFET), BJT (Bipolar junction transistor), HBT (Hetero-junction Bipolar transistor), MESFET (Metal Semiconductor Field Effect transistor), is possible to use other types of transistors such as HEMT (High Electron Mobility transistor) is there.

その際には、RF電力増幅回路の増幅トランジスタ641、642、643、バイアス用トランジスタ631、632、633をGaAs等の化合物半導体チップに構成する一方、RF電力増幅回路の出力電力制御回路をCMOSシリコン半導体チップに構成することによってRFパワーモジュールが形成されることが可能である。 At that time, while constituting the amplifying transistor 641, 642, 643 of the RF power amplifier circuit, the bias transistor 631, 632 and 633 to the compound semiconductor chip such as GaAs, CMOS silicon output power control circuit of the RF power amplifier circuit it is possible that the RF power module is formed by arranging the semiconductor chip.

図12は、図6に示した実施の形態ではRF電力増幅回路に含まれた増幅トランジスタ641、642、643とバイアス用トランジスタ631、632、633としてのNチャンネルMOSトランジスタをHBT等のNPN型ヘテロ接合バイポーラ・トランジスタ(HBT)に置換した場合の本発明の他の実施の形態によるRF電力増幅回路の構成を示すブロック図である。 12, NPN-type hetero HBT such as an N-channel MOS transistor as the amplifier transistor 641, 642, 643 and bias transistor 631, 632, 633 included in the RF power amplifier circuit in the embodiment shown in FIG. 6 is a block diagram showing the configuration of an RF power amplifier circuit according to another embodiment of the present invention in the case of replacing the bipolar transistor (HBT).

図12に示すRF電力増幅回路では、図6に示した実施の形態によるはRF電力増幅回路と同様に電圧-電流線形変換回路610の出力電力制御電流Iapcは、上記(6)式に示されるように出力電力制御電圧Vapcに対して1次の連続関数となる。 The RF power amplifier circuit shown in FIG. 12, RF power amplifier circuit as well as voltage according to the embodiment shown in FIG. 6 - Output power control current Iapc current linear conversion circuit 610 is shown in equation (6) the first-order continuous function with respect to the output power control voltage Vapc as. 従って、図12に示すRF電力増幅回路の電圧-電流線形変換係数設定回路620のPチャンネルMOSトランジスタ621の出力電流も、図6に示した実施の形態と同様に出力電力制御電圧Vapcに対して1次の連続関数となる。 Thus, RF power voltage of the amplifier circuit shown in FIG. 12 - the output current of the P-channel MOS transistor 621 of the current linear conversion coefficient setting circuit 620 also, for similar output power control voltage Vapc the embodiment shown in FIG. 6 the first-order continuous function. このPチャンネルMOSトランジスタ621の出力電流は電流-電流連続関数生成回路660の直列接続された3個のバイポーラ・トランジスタ661、662、663に入力電流として供給され、電流-電流連続関数生成回路630は従属接続された3個のバイポーラ・トランジスタ664、665、666を含んでいる。 The output current of the P-channel MOS transistor 621 is current - it is supplied to the series-connected three bipolar transistors 661,662,663 which current continuous function generator circuit 660 as an input current, the current - current continuous function generator circuit 630 it includes three bipolar transistors 664,665,666 which are cascade-connected. 1個目のトランジスタ664のコレクタ電流は入力電流の1乗に比例するもので、2個目のトランジスタ665のコレクタ電流は入力電流の2乗に比例するもので、3個目のトランジスタ665のコレクタ電流は入力電流の3乗に比例するものである。 The collector current of 1 -th transistor 664 in proportion to the first power of the input current, the collector current of the two second transistors 665 in proportion to the square of the input current, the collector of the 3 th transistors 665 current is proportional to the cube of the input current. 1個目のトランジスタ664のコレクタ電流と2個目のトランジスタ665のコレクタ電流と3個目のトランジスタ665のコレクタ電流とはカレントミラーCMを介して、バイアス電圧発生回路650のベース・コレクタ接続のバイアス用トランジスタ631、632、633にそれぞれ供給される。 1 -th collector currents of the transistors 664 and the collector currents of the three eyes of the transistors 665 of the two second transistors 665 through the current mirror CM, the bias of the base-collector connection of the bias voltage generating circuit 650 They are supplied to use transistors 631, 632, 633.

従って、RF電力増幅回路640の初段の第1段増幅器の増幅トランジスタ641のアイドリング電流は出力電力制御電圧Vapcの1次(1乗)の連続関数となって、中間段の第2段増幅器の増幅トランジスタ642のアイドリング電流は出力電力制御電圧Vapcの2乗の連続関数となって、最終段の第3段増幅器の増幅トランジスタ643のアイドリング電流は出力電力制御電圧Vapcの3乗の連続関数となるものである。 Therefore, the idling current of the amplifying transistor 641 of the first stage amplifier of the first stage RF power amplifier circuit 640 is a continuous function of the primary (first power) of the output power control voltage Vapc, the second stage amplifier of the intermediate stage amplifying idling current of the transistor 642 becomes the square of a continuous function of the output power control voltage Vapc, the idling current of the amplifying transistor 643 of the third stage amplifier in the final stage is made with the cube of a continuous function of the output power control voltage Vapc it is.

以上の実施の形態をでは主としてローバンドのGSM900、ハイバンドのDCS1800の周波数帯域に関して適用した例を説明したが、本発明はこれらに限定して適用した場合に効果が得られるものではない。 Above embodiment mainly in the low-band GSM900, a description has been given of an example of application with respect to the frequency band of DCS1800 high-band, the present invention is not intended to effect is obtained when applied in limited thereto. すなわち、ローバンド側のGSM850やハイバンド側のPCS190などのGSMの別の周波数帯域に、本発明を適用することが可能である。 That is, the separate frequency band of the GSM, such PCS190 of GSM850 and high band side of the low-band side, it is possible to apply the present invention.

また、本発明は、GSM以外にも、WCDMA(Wide-band Code Division Multiple Access)、WiMAX(Worldwide Interoperability for Microwave Access)、LTE(long Term Evolution)等の他の通信方式や他の周波数帯域に使用されるRF電力増幅回路に広く採用することが可能である。 The present invention, in addition to GSM, WCDMA (Wide-band Code Division Multiple Access), WiMAX used (Worldwide Interoperability for Microwave Access), another communication system or another frequency band, such as LTE (long Term Evolution) it is possible to widely adopted RF power amplifier circuit to be.

301…電流-電圧線形変換部 301 ... current - voltage linear conversion unit
302〜304…電圧-電流変換係数設定部 302-304 ... Voltage - current conversion coefficient setting unit
305…電流-電流2乗変換部 305 ... current - current square converter unit
306…電流-電流3乗変換部 306 ... Current - Current cubic conversion unit
307…電流-電流2乗変換係数設定部 307 ... current - current squared transform coefficient setting unit
308…電流-電流3乗変換係数設定部 308 ... Current - Current cubic conversion coefficient setting unit
309…第1段増幅器 309 ... first stage amplifier
310…第2段増幅器 310 ... the second-stage amplifier
311…第3段増幅器 311 ... the third-stage amplifier
312…アイドリング電流制御部 312 ... idling current control unit
313…電力増幅器 Pin…RF送信入力信号 Pout…RF送信出力信号 Vapc…出力電力制御電圧 313 ... power amplifier Pin ... RF transmit input signal Pout ... RF transmit output signal Vapc ... output power control voltage

Claims (9)

  1. 第1の周波数帯域のRF送信入力信号を増幅する第1のRF電力増幅回路と、第2の周波数帯域のRF送信入力信号を増幅する第2のRF電力増幅回路と、出力電力制御部とを具備して、 A first RF power amplifier circuit of which amplifies the RF transmit input signal of the first frequency band, a second RF power amplifier circuit for amplifying an RF transmit input signal of the second frequency band, and an output power control unit and provided,
    前記出力電力制御部は、第1の電力検波器と、第2の電力検波器と、誤差増幅器とを含むものであり、 The output power control unit includes a first power detector, a second power detector, which includes a differential amplifier,
    前記第1の電力検波器は、前記第1のRF電力増幅回路の出力端子から生成される第1のRF送信信号のレベルを検出して、 The first power detector detects the level of the first RF transmission signal generated from an output terminal of the first RF power amplifier circuit,
    前記第2の電力検波器は、前記第2のRF電力増幅回路の出力端子から生成される第2のRF送信信号のレベルを検出して、 The second power detector detects the level of the second RF transmission signal generated from an output terminal of the second RF power amplifier circuit,
    前記誤差増幅器は、外部制御電圧と前記第1の電力検波器および前記第2の電力検波器の検波出力電圧との差に応答して電力制御電圧を生成して、 The error amplifier generates a power control voltage in response to the difference between the external control voltage and the first power detector and the second detection output voltage of the power detector,
    前記第1のRF電力増幅回路と前記第2のRF電力増幅回路の各RF電力増幅回路は、前段増幅器と、後段増幅器と、制御部とを有して、 Wherein the first RF power amplifier circuit each RF power amplifier circuit of the second RF power amplifier circuit comprises a pre-amplifier, and the rear amplifier, and a control unit,
    前記前段増幅器の入力端子はRF送信入力信号に応答可能とされ、前記前段増幅器の出力端子に生成される増幅信号に前記後段増幅器の入力端子が応答可能とされており、 The input terminal of the preamplifier is capable in response to RF transmit input signal, an input terminal of the rear stage amplifier amplifies the signal generated at the output terminal of the preamplifier are possible responses,
    前記制御部は、制御入力端子に供給される前記電力制御電圧に応答して、前記前段増幅器のアイドリング電流と前記後段増幅器のアイドリング電流とを制御することによって前記前段増幅器の利得と前記後段増幅器の利得とを制御可能とされており、 Wherein, in response to the power control voltage supplied to the control input terminal, the gain and the subsequent amplifier of the preamplifier by controlling the idling current of the idling current and said subsequent stage amplifier of the preamplifier It is capable of controlling the gain,
    前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第1の連続関数に従って連続的に変化して、前記後段増幅器の前記アイドリング電流と前記利得とは第2の連続関数に従って連続的に変化するものであり、 In response to the power control voltage, wherein the idling current and said gain continuously varies in accordance with a first continuous function, the second continuous from said idling current and the gain of the succeeding stage amplifier of the preamplifier are those continuously changed according to a function,
    前記第2の連続関数は、前記第1の連続関数よりも1次以上高次の関数であることを特徴とするRFパワーモジュール。 The second is the continuous function, RF power module, which is a higher-order function primary or than the first continuous function.
  2. 請求項1に記載のRFパワーモジュールであって、 An RF power module according to claim 1,
    前記前段増幅器の増幅トランジスタのデバイス・サイズよりも前記後段増幅器の増幅トランジスタのデバイス・サイズが大きく設定されており、 Said and device size of the amplification transistor of the succeeding stage amplifier is set larger than the device size of the amplification transistor of the pre-amplifier,
    所定のレベルの前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流の電流密度よりも前記後段増幅器の前記アイドリング電流の電流密度が低く設定されることを特徴とするRFパワーモジュール。 In response to the power control voltage of a predetermined level, RF power module, wherein the current density of the idling current of the subsequent amplifier is set lower than the current density of the idling current of the preamplifier.
  3. 請求項2に記載のRFパワーモジュールであって、 An RF power module according to claim 2,
    前記前記電力制御電圧に応答して、前記前段増幅器の前記アイドリング電流と前記利得とは第1の連続関数としての線形特性に従って連続的に変化するものであり、 In response to said power control voltage, and the idling current and the gain of the preamplifier are those continuously changed in accordance with a linear characteristic as a first continuous function,
    前記電力制御電圧に応答して、前記後段増幅器の前記アイドリング電流と前記利得とは第2の連続関数としての2乗特性または3乗特性に従って連続的に変化することを特徴とするRFパワーモジュール。 In response to the power control voltage, the idling current and RF power module, wherein the gain is characterized continuously changes be in accordance with square characteristic or cube properties as a second continuous function of the subsequent amplifier.
  4. 請求項3に記載のRFパワーモジュールであって、 An RF power module according to claim 3,
    前記制御部は、前記電力制御電圧に応答して前記線形特性に従って連続的に変化する第1のバイアス電流と前記2乗特性または前記3乗特性に従って連続的に変化する第2のバイアス電流とを生成するものであり、 Wherein the control unit, and a second bias current which varies continuously in accordance with a first bias current and the square characteristic or the cube characteristic continuously changes in accordance with the linear characteristic in response to the power control voltage It is intended to be generated,
    前記RF電力増幅回路は、第1のバイアス用トランジスタと第2のバイアス用トランジスタとを更に具備して、 The RF power amplifier circuit may further comprise first bias transistor and a second biasing transistor,
    前記第1のバイアス用トランジスタは前記前段増幅器の前記増幅トランジスタとカレントミラー接続されており、前記第2のバイアス用トランジスタは前記後段増幅器の前記増幅トランジスタとカレントミラー接続されており、 Said first biasing transistor is the amplification transistor a current mirror connection of the pre-amplifier, said second biasing transistor is the amplification transistor a current mirror connection of said latter stage amplifier,
    前記制御部から生成される前記第1のバイアス電流と前記第2のバイアス電流は、前記第1のバイアス用トランジスタと前記第2のバイアス用トランジスタとにそれぞれ供給されることを特徴とするRFパワーモジュール。 The first bias current and the second bias current, RF power, characterized in that it is supplied to the first bias transistor and said second biasing transistor generated from the control unit module.
  5. 請求項4に記載のRFパワーモジュールであって、 An RF power module according to claim 4,
    前記制御部はCMOSトランジスタを含むモノリシック集積回路で構成されることを特徴とするRFパワーモジュール。 RF power module, wherein the control unit to be configured in a monolithic integrated circuit including a CMOS transistor.
  6. 請求項5に記載のRFパワーモジュールであって、 An RF power module according to claim 5,
    前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第1のバイアス用トランジスタと前記第2のバイアス用トランジスタとは、MOSトランジスタで構成されることを特徴とするRFパワーモジュール。 The amplifying transistor and the amplifying transistor of the later stage amplifier and the first biasing transistor and the second bias transistor, RF power module, characterized in that it is constituted by a MOS transistor of the preamplifier.
  7. 請求項5に記載のRFパワーモジュールであって、 An RF power module according to claim 5,
    前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第1のバイアス用トランジスタと前記第2のバイアス用トランジスタとは、バイポーラ・トランジスタで構成されることを特徴とするRFパワーモジュール。 The amplifying transistor and the amplifying transistor of the later stage amplifier and the first biasing transistor and the second bias transistor, RF power module, characterized in that it is constituted by a bipolar transistor of the preamplifier.
  8. 請求項6に記載のRFパワーモジュールであって、 An RF power module according to claim 6,
    前記MOSトランジスタはLDMOSトランジスタであることを特徴とするRFパワーモジュール。 RF power module, wherein the MOS transistor is an LDMOS transistor.
  9. 請求項7に記載のRFパワーモジュールであって、 An RF power module according to claim 7,
    前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とするRFパワーモジュール。 RF power module, wherein the bipolar transistor is a heterojunction bipolar transistor.
JP2012276817A 2012-12-19 2012-12-19 Rf power module Active JP5328975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012276817A JP5328975B2 (en) 2012-12-19 2012-12-19 Rf power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276817A JP5328975B2 (en) 2012-12-19 2012-12-19 Rf power module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009022266 Division 2009-02-03

Publications (2)

Publication Number Publication Date
JP2013070426A JP2013070426A (en) 2013-04-18
JP5328975B2 true JP5328975B2 (en) 2013-10-30

Family

ID=48475524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012276817A Active JP5328975B2 (en) 2012-12-19 2012-12-19 Rf power module

Country Status (1)

Country Link
JP (1) JP5328975B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273361B2 (en) 2006-09-26 2012-09-25 Infectious Disease Research Institute Vaccine composition containing synthetic adjuvant
US8722064B2 (en) 2009-06-05 2014-05-13 Infectious Disease Research Institute Synthetic glucopyranosyl lipid adjuvants
US10342815B2 (en) 2013-04-18 2019-07-09 Immune Design Corp. GLA monotherapy for use in cancer treatment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5854289B2 (en) * 2013-11-11 2016-02-09 株式会社村田製作所 Power amplifier module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151982A (en) * 2000-11-15 2002-05-24 Hitachi Commun Syst Inc High frequency power amplifier circuit and wireless communication unit, and wireless communication system
JP2003037454A (en) * 2001-07-23 2003-02-07 Hitachi Commun Syst Inc High-frequency power amplifier circuit
JP2004193846A (en) * 2002-12-10 2004-07-08 Renesas Technology Corp High-frequency power amplifying electronic part and radio communication system
JP4632882B2 (en) * 2005-07-05 2011-02-23 ルネサスエレクトロニクス株式会社 Frequency power amplifier and the wireless communication device
JP4685836B2 (en) * 2007-05-28 2011-05-18 パナソニック株式会社 High-frequency power amplifier

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273361B2 (en) 2006-09-26 2012-09-25 Infectious Disease Research Institute Vaccine composition containing synthetic adjuvant
US9907845B2 (en) 2006-09-26 2018-03-06 Infectious Disease Research Institute Methods of using a vaccine composition containing synthetic adjuvant
US9950063B2 (en) 2006-09-26 2018-04-24 Infectious Disease Research Institute Vaccine composition containing synthetic adjuvant
US9987355B2 (en) 2006-09-26 2018-06-05 Infectious Disease Research Institute Vaccine composition containing synthetic adjuvant
US8722064B2 (en) 2009-06-05 2014-05-13 Infectious Disease Research Institute Synthetic glucopyranosyl lipid adjuvants
US10342815B2 (en) 2013-04-18 2019-07-09 Immune Design Corp. GLA monotherapy for use in cancer treatment

Also Published As

Publication number Publication date
JP2013070426A (en) 2013-04-18

Similar Documents

Publication Publication Date Title
KR100727335B1 (en) Gain linearizer for variable gain amplifiers
US20080297259A1 (en) Configurable, Variable Gain LNA for Multi-Band RF Receiver
US20040090267A1 (en) High-frequency power amplification electronic part and wireless communication system
CN101588159B (en) Radio frequency (rf) power amplifier and RF power amplifier apparatus
US9742359B2 (en) Power amplifier with wide dynamic range am feedback linearization scheme
US20150091650A1 (en) Amplifier with Variable Feedback Impedance
US6285239B1 (en) Feed-forward biasing for RF amplifiers
US6917246B2 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
US7015761B2 (en) Power amplifier module
KR101011829B1 (en) Switchable gain amplifier
US20030112072A1 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
US8279008B2 (en) CMOS millimeter-wave variable-gain low-noise amplifier
CN100461621C (en) Power amplifier
EP2387150B1 (en) Automatic bias control circuit for linear power amplifiers
CN100474764C (en) Variable gain amplifier system and method for providing the same
US7738845B2 (en) Electronic parts for high frequency power amplifier and wireless communication device
EP2005577B1 (en) Dynamic bias control in power amplifier
JP3942007B2 (en) High frequency power amplifier circuit
CN102007701B (en) Method and apparatus for processing a communication signal in a receiver
US7304539B2 (en) High frequency power amplifier circuit and electronic component for high frequency power amplifier
US8005445B2 (en) RF power amplifying device and wireless communication terminal device
US7403071B2 (en) High linearity and low noise amplifier with continuously variable gain control
KR101124116B1 (en) Adaptive bias current circuit and method for amplifiers
US6236266B1 (en) Bias circuit and bias supply method for a multistage power amplifier
US7602246B2 (en) General-purpose wideband amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350