JP5246242B2 - 画像処理装置及び画像記録装置 - Google Patents

画像処理装置及び画像記録装置 Download PDF

Info

Publication number
JP5246242B2
JP5246242B2 JP2010243745A JP2010243745A JP5246242B2 JP 5246242 B2 JP5246242 B2 JP 5246242B2 JP 2010243745 A JP2010243745 A JP 2010243745A JP 2010243745 A JP2010243745 A JP 2010243745A JP 5246242 B2 JP5246242 B2 JP 5246242B2
Authority
JP
Japan
Prior art keywords
external memory
unit
calculation unit
memory
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010243745A
Other languages
English (en)
Other versions
JP2012098788A (ja
Inventor
健吾 竹市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2010243745A priority Critical patent/JP5246242B2/ja
Priority to US13/282,907 priority patent/US8797587B2/en
Publication of JP2012098788A publication Critical patent/JP2012098788A/ja
Application granted granted Critical
Publication of JP5246242B2 publication Critical patent/JP5246242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/40Details not directly involved in printing, e.g. machine management, management of the arrangement as a whole or of its constitutive parts
    • G06K15/408Handling exceptions, e.g. faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、第1演算部と挿脱可能な外部メモリに接続される第2演算部とを備える画像処理装置、及び該画像処理装置と印刷エンジンとを備える画像記録装置に関する。
従来、CPUに接続されたメモリをチェックする技術が、特許文献1,2等により提案されている。例えば、特許文献1では、メインCPU及びサブCPUを備え、更に、書き換え可能なオンボードの不揮発性メモリをサブCPUに接続したメモリ管理装置が開示されている。そして、この装置の電源が入れられた場合に、サブCPUが、上記オンボードメモリに記憶された運用プログラムが正常か否かをチェックし、正常でない場合には該プログラムを実行しないようにすることが提案されている。
また、特許文献2では、CPUと、該CPUに接続された内部メモリと、該CPUに接続可能な外部メモリとを備える画像形成装置が開示されている。そして、CPUが内部メモリと協働することにより、外部メモリの挿着不備を検出し、外部メモリが正しく挿着されている場合にはそのSPD(Serial Presence Detect)にアクセスして初期異常の有無を検出する方法が提案されている。
特開2006−163708号公報 特開2003−276289号公報
ところで、近年のプリンタ装置などの画像記録装置では、印刷エンジンや操作パネル等を含む装置全体の動作を制御するための第1演算部と、印刷エンジンにより記録紙等に形成する画像データを生成するための第2演算部とを備えるものがある。また、ユーザによる画像記録装置の使用態様は様々であり、例えば、ネットワークプリンタとして多人数で使用する場合もある。このような場合、第2演算部による画像データの生成時に使用されるメモリは、使用人数や取り扱うデータ容量等に応じて、ユーザが選択できるようにしておくことが好ましい。そのためには、第2演算部用の上記メモリはオンボードメモリとはせず、ボードにメモリスロット(メモリ接続部)を備えておき、ユーザが選択した外部メモリを挿脱可能にしておく必要がある。
しかしながら、このようにすると、ユーザによる外部メモリの挿着不備、規格外の外部メモリ、外部メモリの初期異常など、外部メモリに関する不具合があった場合、第2演算部は当該外部メモリを使用することができない。すると、第2演算部が正常に動作できなくなるだけではなく、第2演算部から第1演算部へ外部メモリの不具合を報せることができないため、第1演算部も、操作パネル等に外部メモリの不具合を表示するなどしてユーザに通知することができない。そのため、ユーザは、画像記録装置を使用できなくなると共に、外部メモリに不具合が生じているのか、その他に不具合があるのかを判断することができない。
また、このような状況に対し、上述した特許文献1,2に開示された発明を適用することを検討しても、上記課題を解決するのは困難である。即ち、特許文献1の場合、サブCPUに接続されるメモリは、挿脱可能な外部メモリではなくオンボードメモリであるため、そもそも、外部メモリの挿着不備や規格外の外部メモリを検出するという課題が存在しない。また、サブCPUとオンボードメモリとが正常に接続されていることを前提とするものであるため、メモリの挿着不備等を検出することもできない。
また、特許文献2の場合、CPUが外部メモリの挿着不備等を検出することができるが、それは内部メモリと協働することで実現されている。即ち、CPUは、外部メモリが挿着されていなくても、内部メモリと協働することにより動作可能であるため、外部メモリの挿着不備等を検出できるようになっている。これに対して上述した画像記録装置の場合、外部メモリに挿着不備等があると、これに接続されるはずの第2演算部が正常に動作できないため、外部メモリの不具合を検出することができない。
そこで本発明は、第1演算部と挿脱可能な外部メモリに接続される第2演算部とを備え、外部メモリの不具合を検出してユーザに通知することができる画像処理装置と、該画像処理装置及び印刷エンジンを備える画像記録装置とを提供することを目的とする。
本発明に係る画像処理装置は、第1演算部と、該第1演算部との間で通信可能な第2演算部と、該第2演算部との間で接続されて外部メモリを挿脱可能なメモリ接続部と、を備える画像処理装置であって、前記第2演算部は、演算処理を実行する際に、前記メモリ接続部に装着された前記外部メモリを用いるものであり、前記メモリ接続部は、そこに挿着された外部メモリに記憶された該外部メモリのスペック情報が記憶された領域に接続される端子を有し、該端子は、前記第2演算部を経由せずに前記第1演算部との間で接続されており、前記第1演算部は、前記第2演算部の起動に先立ち、前記端子を介して該第2演算部を経由せずに前記外部メモリに記憶された該外部メモリのスペック情報が記憶された領域にアクセスし、前記外部メモリのエラーチェックを行うよう構成されている。
このような構成とすることにより、外部メモリに不具合があった場合には、第1演算部にてその不具合を検出することができる。従って、外部メモリの不具合によって第2演算部が正常動作せずとも、第1演算部によって操作パネル等を介して、外部メモリで不具合が発生したことについてユーザに通知することができる。
また、前記第1演算部に接続され、外部に対して情報を出力可能な報知部を更に備え、前記第1演算部は、前記外部メモリに関してエラーを検出した場合に、エラーを検出したことを示す情報を、前記報知部を介して出力するよう構成されていてもよい。このような構成とすることにより、外部メモリに関して生じた不具合をユーザに確実に通知することができる。
また、前記第2演算部に電力を供給する電源ユニットを更に備え、前記第1演算部は、前記外部メモリに関してエラーを検出した場合に、前記電源ユニットから前記第2演算部への電力の供給を制限するようにしてもよい。このような構成とすることにより、外部メモリにエラーが発生した場合には第2演算部での電力の消費を抑え、省電力化を図ることができる。
また、前記第2演算部は、一の所定スペックを有する外部メモリが前記メモリ接続部に挿着された場合にのみ、正常に起動可能に設定されており、前記第1演算部は、前記メモリ接続部に接続された外部メモリが、前記所定スペックを有するか否かをエラーチェックとして判定し、前記所定スペックを有すると判定した場合には、前記第2演算部を起動させる信号を該第2演算部に対して送信するよう構成され、前記第2演算部は、前記信号を受信すると、前記所定スペックに基づいて起動を開始するよう構成されていてもよい。このような構成とすることにより、第2演算部と外部メモリの上記端子とを接続する必要がなくシンプルな構成とすることができ、且つ、メモリ接続部に接続された外部メモリに応じて第2演算部を設定する処理(レジスタの設定等)も必要ではなくなる。
また、前記端子は、前記第2演算部との間でも接続されており、前記第1演算部が、前記外部メモリに関してエラーを検出しなかった場合には、前記2演算部は、前記端子を介して前記外部メモリのスペック情報を読み出し、該スペック情報に基づいて起動を開始するよう構成されていてもよい。このような構成とすることにより、複数種類の外部メモリに対応して第2演算部が起動可能であるため、ユーザは、より広い選択肢の中から要望する外部メモリを選んで使用することができる。
また、本発明に係る画像記録装置は、上述した何れかの画像処理装置を有する画像記録装置であって、前記画像処理装置に接続され、記録媒体に画像を形成する印刷エンジンを有し、前記第1又は前記第2演算部は、前記外部メモリに一時的に記憶された画像データに基づいて前記印刷エンジンを駆動するよう構成されている。このような構成とすることにより、例えば、記録媒体としての記録紙に画像を形成するプリンタ装置等の画像記録装置において、挿脱可能な外部メモリに不具合があった場合に、第1演算部にてそれを検出し、ユーザに対して適宜通知することも可能である。
また、前記画像データは、前記第1演算部を介して通信された印刷データを前記第2演算部で演算することで作成されるものであってもよい。このような構成とすることにより、外部メモリに関連した不具合が存在し、第2演算部にて画像データを作成することができない場合であっても、第1演算部にてこのような不具合の存否をチェックすることができる。
本発明によれば、第1演算部と挿脱可能な外部メモリに接続される第2演算部とを備え、外部メモリの不具合を検出してユーザに通知することができる画像処理装置と、該画像処理装置及び印刷エンジンを備える画像記録装置とを提供することができる。
本発明の実施の形態1に係るプリンタ装置(画像記録装置)を示すブロック図である。 外部メモリに対するメインCPUのエラーチェック処理を示すフローチャートである。 サブCPUの正常起動の試行処理を示すフローチャートである。 本発明の実施の形態2に係るプリンタ装置(画像記録装置)を示すブロック図である。
以下、本発明の実施の形態に係る画像処理装置を備える画像記録装置について、インクジェット式のプリンタ装置を例にして、図面を参照しつつ説明する。なお、本発明に係る画像記録装置は、インクジェット式のみに限られず、レーザー式のプリンタ装置にも適用することができる。
(実施の形態1)
図1は、本実施の形態に係るプリンタ装置(画像記録装置)の概略構成を示すブロック図である。図1に示すように、プリンタ装置1は、画像処理装置2、LCD(Liquid Crystal Display)等の表示部(報知部)を有するパネル操作部3、及び、インク吐出ヘッド等を有する印刷エンジン4を備えている。また、このうち画像処理装置2は、第1演算部を成すメインCPU(Central Processing Unit)5、第2演算部を成すサブCPU6、PCインタフェース7、オンボードの第1メモリ8及び第2メモリ9、並びに、外部メモリ11を挿脱可能なメモリスロット(メモリ接続部)10等を備えている。
メインCPU5は、パネル操作部3及び印刷エンジン4を含むプリンタ装置1の全体の動作を制御するものであり、本実施の形態ではASIC(Application Specific Integrated Circuit)で構成されている。具体的に説明すると、メインCPU5は、PCインタフェース7を介して、パーソナルコンピュータ等の外部コンピュータ100との間でデータ通信可能に接続されるようになっており、外部コンピュータ100から受信した印刷データに基づいて、印刷エンジン4を制御して記録紙に画像を記録(印刷)させる。印刷エンジン4は、例えばインクジェット記録装置の記録ヘッド、又はレーザー式プリンタのレーザー照射機構及び感光体などが該当する。また、ユーザがパネル操作部3に対して入力操作を行った場合には、その操作内容を示す信号がメインCPU5に入力され、メインCPU5は、入力信号に基づいて各部の動作を制御する。更に、プリンタ装置1の動作上、ユーザに提供する必要のある各種の情報(例えば、プリンタ装置1の設定情報、インク残量、エラー情報など)を、操作パネル3が有するLCDにて文字や記号により適宜表示させる。ここで、ユーザに提供する必要のある各種の情報を、操作パネル3が有するLCDではなく、外部コンピュータ100が有する表示装置などに表示させるべく、メインCPU5は、当該情報を表示させる信号を外部コンピュータ100に送信するようにしてもよい。
なお、PCインタフェース7と外部コンピュータ100との間は、例えばUSB(Universal Serial Bus)等のシリアルバスの他、パラレルバス、有線LAN、又は無線LAN等を用いて接続してもよい。また、PCインタフェース7に接続する外部コンピュータ100は1台に限られず、ハブを介して複数の外部コンピュータ100と接続させてもよい。また、本実施の形態ではメインCPU5が印刷エンジン4の動作を制御することとしているが、印刷エンジン4の動作の一部又は全部をサブCPU6が制御するようにしてもよい。
また、メインCPU5には、オンボードの第1メモリ8がデータバス20を介して接続されている。この第1メモリ8は、マスクROM等の不揮発性メモリであって、操作パネル3及び印刷エンジン4を駆動するプログラムや後述するエラーチェックを行うためのプログラムなど、プリンタ装置1を動作させるための基本プログラムが記憶されている。また、メインCPU5には、オンボードの第2メモリ9がデータバス21を介して接続されている。この第2メモリ9は、EEPROM等の不揮発性メモリであって、プリンタ装置1の設定情報等が記憶されている。また、メインCPU5及び第2メモリ9間を接続する上記データバス21は、本実施の形態ではシリアルバスであるI2C(Inter-Integrated Circuit)バスを採用している。
なお、メインCPU5は図示しない内部メモリを備えている。この内部メモリは比較的容量の大きいRAMであって、外部コンピュータ100から受信した印刷データをサブCPU6へ転送する間に一時的に格納するロードエリアと、上述した第1メモリ8に記憶されたプログラムを実行する際に使用するワークエリアとを含んでいる。
一方、サブCPU6は、USBを採用したデータバス22を介して、メインCPU5から転送されてきた印刷データを展開して画像データとし、これを印刷エンジン4へ出力するものである。具体的に説明すると、サブCPU6には、データバス23を介してメモリスロット10が接続されており、該メモリスロット10に挿着された外部メモリ11との間でデータの送受信が可能になっている。そして、メインCPU5から転送されてきた印刷データを、一時的に外部メモリ11に記憶させると共に、記憶させた印刷データを順次読み出して画像データに変換し、この画像データを再び外部メモリ11に記憶させる。そして、メインCPU5からの指示に応じて、外部メモリ11に記憶させた画像データを順次読み出して印刷エンジン4へ出力する。その結果、印刷エンジン4は、受信した画像データに基づいて記録紙にインクを吐出して画像を形成する。
本実施の形態において、外部メモリ11には、主記憶領域11aを成すSDRAMを有するDIMM(Dual Inline Memory Module)を採用しており、上述した印刷データや画像データは、この主記憶領域11aに記憶される。また、外部メモリ11には、SDRAMとは別にEEPROMも備えられている。このEEPROMは、外部メモリ11自身のスペック情報であるSPD(Serial Presence Detect)を記憶するSPD領域11bとして使用されており、例えば外部メモリ11の容量、動作周波数、動作タイミング等の情報がスペック情報として記憶されている。
メモリスロット10には、挿着された外部メモリ11の主記憶領域11aに接続される端子10aと、SPD領域11bに接続される端子10bとを有している。従って、上述したデータバス23は、サブCPU6と外部メモリ11の主記憶領域11aとの間で印刷データ及び画像データを送受信するために、端子10aに接続されている。
一方、SPD領域11bに接続される端子10bは、メインCPU5及びサブCPU6との間で、I2Cバスを採用したデータバス24(241,242)によって接続されている。より具体的に説明すると、先に説明したメインCPU5と第2メモリ9とを接続するデータバス(I2Cバス)21からは、途中でデータバス241が分岐しており、このデータバス241が端子10bに接続されている。また、サブCPU6と端子10bとの間は、上記データバス23とは別のデータバス242によって接続されている。従って、メモリスロット10に挿着された外部メモリ11のスペック情報は、メインCPU5及びサブCPU6の双方により読み出し可能になっている。
上述したような画像処理装置2、パネル操作部3、及び印刷エンジン4には、系統電源(商用電源)からの電力が、電源ユニット30(電力供給線は不図示)を介して供給される。この電源ユニット30による各部への電力供給はメインCPU5によって制御可能になっており、例えば、サブCPU6や印刷エンジン4に対する電力供給を個別に遮断したり、供給量を低減させたりすることができる。
ところで、上述したように、プリンタ装置1が備えるメモリスロット10には、例えばユーザの希望に応じて選択した外部メモリ11を挿着することができ、また、適宜交換することができるようになっている。そのため、外部メモリ11の挿着に不備が生じたり、サブCPU6の仕様に適合しない外部メモリ11が挿着されたり、初期不良のある外部メモリ11が挿着される可能性がある。そのため、本実施の形態に係るプリンタ装置1は、サブCPU6を起動する際に、これに先立って、メインCPU5により外部メモリ11のエラーチェックを行うようになっている。以下、このエラーチェック処理について説明する。
図2は、外部メモリ11に対するメインCPU5のエラーチェック処理を示すフローチャートである。ここに示すように、メインCPU5は、電源ユニット30からの電力供給によりサブCPU6の電源をオンにすると同時に(S1)、サブCPU6に対してリセット信号を継続的に入力してこれをリセット状態とする(S2)。そして、データバス241を介して外部メモリ11のSPD領域11bに対するアクセスを試行する(S3)。
その結果、SPD領域11bにアクセスできない場合は(S4:NO)、メモリスロット10に外部メモリ11が挿着されていない(挿着されているが不備があって正しく挿着されていない場合を含む)と判断する(S5)。そして、パネル操作部3のLCD等に、エラーを検出したことを示すエラー情報(例えば、「外部メモリ・エラー」といった文字情報など)を表示させると共に(S9)、電源ユニット30からサブCPU6への電力の供給を遮断してサブCPU6の電源をオフにし(S10)、エラーチェック処理を終了する。
これにより、メモリスロット10への外部メモリ11の挿着に不備があって、サブCPU6が正常に起動できない場合に、外部メモリ11に関連するエラーが原因であることをユーザに報せることができる。また、サブCPU6への電力供給を遮断するため、サブCPU6を正常起動できない場合の省電力化を図ることができる。なお、図2のステップS9ではサブCPU6の電源をオフにしているが、電力供給を完全に遮断する必要はなく、正常起動時よりも供給量を少なくするように制限すればよい。また、サブCPU6への電力供給を制限するだけでなく、印刷エンジン4への電力供給を制限してもよく、更に、メインCPU5自体についても、パネル操作部3にてエラー情報を表示させるのに必要な、最低限の電力供給量になるよう制限してもよい。
一方、ステップS4にて、外部メモリ11のSPD領域11bにアクセスできた場合は(S4:YES)、そこに記憶されているスペック情報を読み出す(S6)。そして、読み出したスペック情報を、第1メモリ8又は第2メモリ9に記憶されたサブCPU6の仕様情報と対比し、サブCPU6の仕様に適合するか否かを判断する(S7)。その結果、適合しないと判断した場合は(S7:NO)、メモリスロット10に挿着されている外部メモリ11は使用できないものであると判断し(S8)、上述したステップS9,S10の処理を行う。即ち、パネル操作部3に「外部メモリ・エラー」等のエラー情報を表示させると共に、サブCPU6の電源をオフにして、エラーチェック処理を終了する。
これにより、メモリスロット10に外部メモリ11が挿着されていても、サブCPU6の仕様に適合しないものであった場合には、外部メモリ11に関連するエラーが原因でサブCPU6を正常起動できないことを報せることができる。また、この場合も、サブCPU6への電力供給を遮断(又は制限)するため、サブCPU6を正常起動できない場合の省電力化を図ることができる。
次に、ステップS7にて、サブCPU6の仕様に適合する外部メモリ11であると判断した場合は(S7:YES)、メインCPU5及び端子10b間のデータバス241を解放する(S11)。なお、データバス241はデータバス21から分岐するバスであるため、ステップS11では、実質的に双方のデータバス21,241を解放することとなり、解放されている間は、サブCPU6がデータバス242を利用可能となる。また、ステップS11の後、メインCPU5からサブCPU6へのリセット信号の入力を停止し、サブCPU6のリセット状態を解除する(S12)。これにより、サブCPU6は、データバス242を介して外部メモリ11のSPD領域11bからスペック情報を読み出し、正常起動を試行することとなる。
図3は、サブCPU6の正常起動の試行処理を示すフローチャートであり、リセット状態が解除された直後に行う処理を示している。ここに示すように、サブCPU6は、データバス242を介して外部メモリ11のSPD領域11bからスペック情報を読み出し、そのスペック情報に応じて自身のレジスタ(コントロールレジスタ等)を設定する(S30)。そして、データバス242を解放し(S31)、正常起動したか否かを判断する(S32)。その結果、正常起動した場合には(S32:YES)、メインCPU5に対して正常起動が完了したことを通知して(S33)、本処理を終了する。一方、サブCPU6が正常起動できなかった場合は(S32:NO)、メインCPU5に対して正常起動の試行時にエラーが発生したことを通知し(S34)、本処理を終了する。
なお、サブCPU6による上記ステップS31でのデータバス242の解放により、再びメインCPU5がデータバス21,241を利用可能となり、メインCPU5は第2メモリ9に自由にアクセスできるようになる。
図2のフローに戻って、メインCPU5は、サブCPU6のリセット状態を解除した後のステップS13にて、正常起動試行後のサブCPU6から、正常起動が完了した旨の通知(図3のS33参照)を受信したか否かを判断する(S13)。その結果、当該通知を受信したと判断した場合は(S13:YES)、サブCPU6が正常に起動したと判断して(S14)、一連のエラーチェック処理を終了する。
これに対し、前記通知を受信しなかった場合、換言すれば、正常起動の試行時にエラーが発生した旨の通知(図3のS34参照)を受信した場合は(S13:NO)、サブCPU6において外部メモリ11以外に異常が存在していると判断する(S15)。この場合は、パネル操作部3のLCD等に、上述した外部メモリ11に関連するエラーとは異なるエラーを検出したことを示すエラー情報(例えば、「サブCPU・エラー」といった文字情報など)を表示させる(S16)。そして、電源ユニット30からサブCPU6への電力の供給を遮断してサブCPU6の電源をオフにし(S17)、エラーチェック処理を終了する。
これにより、外部メモリ11とは無関係の何らかの原因によりサブCPU6が正常起動できない場合に、ユーザに対して、その原因が、外部メモリ11とは無関係のエラーであることを報せることができる。また、この場合も、サブCPU6への電力供給を遮断(又は制限)するため、サブCPU6を正常起動できない場合の省電力化を図ることができる。なお、ステップS17では、サブCPU6への電力供給を制限せず、サブCPU6をリセットし、再度、図3に示す正常起動の試行処理をサブCPU6に実行させるようにしてもよい。
(実施の形態2)
上述した実施の形態1に係るプリンタ装置1では、挿着された外部メモリ11を正常と判断した場合に行う、サブCPU6の正常起動の試行処理(図3)において、サブCPU6が外部メモリ11のSPD領域11bにアクセスし、スペック情報を読み出すこととしている(S30参照)。しかしながら、外部メモリ11に応じてサブCPU6のレジスタを設定する必要がないようにしておけば、スペック情報の読み出しを省略することができる。
即ち、サブCPU6のレジスタを、特定のSPDにのみ適合するように予め固定的に設定しておく。そして、メインCPU5は、外部メモリ11から読み出したスペック情報(図2のS6)がこのSPDを示すものであった場合にのみ、当該外部メモリ11がサブCPU6の仕様に適合すると判断し(S7:YES)、サブCPU6のリセット状態を解除(S12)する。
これにより、図3に示すサブCPU6の正常起動の試行処理において、ステップS30の処理を省略することができる。また、サブCPU6が外部メモリ11のスペック情報を読み出す必要がないため、サブCPU6は、外部メモリ11のSPD領域11bにアクセスするデータバス242を使用する必要もない。従って、メインCPU5は、データバス241を解放する必要がなく、図2のステップS11の処理を省略することができ、これに伴って、サブCPU6がデータバス242を解放する図3のステップS31の処理も省略することができる。
このような実施の形態2に係るプリンタ装置1の概略構成を示すブロック図を図4に例示する。この図4に示すプリンタ装置1は、実施の形態1に係るプリンタ装置1から、データバス242を削除した構成となっており、その他の構成は、実施の形態1に係るプリンタ装置1と同様である。上述したように、サブCPU6のレジスタを固定的に設定しておくことにより、サブCPU6が外部メモリ11のスペック情報を読み出す必要がなくなるため、図4に示すようにサブCPU6及び端子11b間のデータバスを省略することができる。
本発明は、第1演算部と挿脱可能な外部メモリに接続される第2演算部とを備え、外部メモリの不具合を検出してユーザに通知することができる画像処理装置と、該画像処理装置及び印刷エンジンを備える画像記録装置とに適用することができる。
1 プリンタ装置(画像記録装置)
2 画像処理装置
3 パネル操作部
4 印刷エンジン
5 メインCPU(第1演算部)
6 サブCPU(第2演算部)
10 メモリスロット(メモリ接続部)
10b 端子
11 外部メモリ
11b SPD領域
20〜24,241,242 データバス
30 電源ユニット

Claims (7)

  1. 第1演算部と、
    該第1演算部との間で通信可能な第2演算部と、
    該第2演算部との間で接続されて外部メモリを挿脱可能なメモリ接続部と、を備える画像処理装置であって、
    前記第2演算部は、演算処理を実行する際に、前記メモリ接続部に装着された前記外部メモリを用いるものであり、
    前記メモリ接続部は、そこに挿着された外部メモリに記憶された該外部メモリのスペック情報が記憶された領域に接続される端子を有し、該端子は、前記第2演算部を経由せずに前記第1演算部との間で接続されており、
    前記第1演算部は、前記第2演算部の起動に先立ち、前記端子を介して該第2演算部を経由せずに前記外部メモリに記憶された該外部メモリのスペック情報が記憶された領域にアクセスし、前記外部メモリのエラーチェックを行うよう構成されていることを特徴とする画像処理装置。
  2. 前記第1演算部に接続され、外部に対して情報を出力可能な報知部を更に備え、
    前記第1演算部は、前記外部メモリに関してエラーを検出した場合に、エラーを検出したことを示す情報を、前記報知部を介して出力するよう構成されていることを特徴とする請求項1に記載の画像処理装置。
  3. 前記第2演算部に電力を供給する電源ユニットを更に備え、
    前記第1演算部は、前記外部メモリに関してエラーを検出した場合に、前記電源ユニットから前記第2演算部への電力の供給を制限することを特徴とする請求項1又は2に記載の画像処理装置。
  4. 前記第2演算部は、一の所定スペックを有する外部メモリが前記メモリ接続部に挿着された場合にのみ、正常に起動可能に設定されており、
    前記第1演算部は、前記メモリ接続部に接続された外部メモリが、前記所定スペックを有するか否かをエラーチェックとして判定し、前記所定スペックを有すると判定した場合には、前記第2演算部を起動させる信号を該第2演算部に対して送信するよう構成され、
    前記第2演算部は、前記信号を受信すると、前記所定スペックに基づいて起動を開始するよう構成されていることを特徴とする請求項1乃至3の何れかに記載の画像処理装置。
  5. 前記端子は、前記第2演算部との間でも接続されており、
    前記第1演算部が、前記外部メモリに関してエラーを検出しなかった場合には、前記2演算部は、前記端子を介して前記外部メモリのスペック情報を読み出し、該スペック情報に基づいて起動を開始するよう構成されていることを特徴とする請求項1乃至3の何れかに記載の画像処理装置。
  6. 請求項1乃至5のいずれか1項に記載の画像処理装置を有する画像記録装置であって、
    前記画像処理装置に接続され、記録媒体に画像を形成する印刷エンジンを有し、
    前記第1又は前記第2演算部は、前記外部メモリに一時的に記憶された画像データに基づいて前記印刷エンジンを駆動するよう構成されていることを特徴とする画像記録装置。
  7. 前記画像データは、前記第1演算部を介して通信された印刷データを前記第2演算部で演算することで作成されることを特徴とする請求項6に記載の画像記録装置。
JP2010243745A 2010-10-29 2010-10-29 画像処理装置及び画像記録装置 Active JP5246242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010243745A JP5246242B2 (ja) 2010-10-29 2010-10-29 画像処理装置及び画像記録装置
US13/282,907 US8797587B2 (en) 2010-10-29 2011-10-27 Image processing device and image recording apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010243745A JP5246242B2 (ja) 2010-10-29 2010-10-29 画像処理装置及び画像記録装置

Publications (2)

Publication Number Publication Date
JP2012098788A JP2012098788A (ja) 2012-05-24
JP5246242B2 true JP5246242B2 (ja) 2013-07-24

Family

ID=45996427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010243745A Active JP5246242B2 (ja) 2010-10-29 2010-10-29 画像処理装置及び画像記録装置

Country Status (2)

Country Link
US (1) US8797587B2 (ja)
JP (1) JP5246242B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196023A (ja) * 2012-03-15 2013-09-30 Canon Inc 情報処理装置、印刷システム、及び、エラー通知方法
KR20150121214A (ko) * 2013-04-11 2015-10-28 닛산 지도우샤 가부시키가이샤 에너지 소비량 예측 장치 및 에너지 소비량 예측 방법
JP2015090682A (ja) 2013-11-07 2015-05-11 キヤノン株式会社 画像形成装置、その制御方法及びプログラム
JP6160931B2 (ja) * 2015-01-21 2017-07-12 コニカミノルタ株式会社 画像形成装置及びジョブ処理制御方法並びにジョブ処理制御プログラム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922065B2 (ja) * 2002-03-27 2007-05-30 ブラザー工業株式会社 印刷制御装置及び画像形成装置
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
JP2006163708A (ja) * 2004-12-06 2006-06-22 Canon Inc メモリ管理装置
US7253655B2 (en) * 2005-09-01 2007-08-07 Micron Technology, Inc. Output driver robust to data dependent noise
US7583402B2 (en) * 2005-10-27 2009-09-01 Kyocera Mita Corporation Image forming device and image forming system
US7548337B2 (en) * 2005-10-27 2009-06-16 Kyocera Mita Corporation Image forming device
JP4354483B2 (ja) * 2006-12-28 2009-10-28 シャープ株式会社 画像処理装置、画像処理システム、画像処理方法、および画像処理プログラム
JP4857201B2 (ja) * 2007-06-20 2012-01-18 キヤノン株式会社 情報処理装置
KR101211503B1 (ko) * 2007-10-02 2012-12-12 삼성전자주식회사 부팅 시스템, 그 시스템을 구비한 화상형성장치 및 그제어방법
JP2008186481A (ja) * 2008-04-14 2008-08-14 Renesas Technology Corp メモリカード
US8205107B2 (en) * 2009-01-29 2012-06-19 Dell Products, Lp System and method for using an on-DIMM remote sense for creating performance and power optimization
JP4811485B2 (ja) * 2009-03-25 2011-11-09 ブラザー工業株式会社 ネットワーク装置

Also Published As

Publication number Publication date
US8797587B2 (en) 2014-08-05
JP2012098788A (ja) 2012-05-24
US20120105913A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
US9584693B2 (en) Memory control for power saving state based on determination of volatile memory or non-volatile memory
JP5246242B2 (ja) 画像処理装置及び画像記録装置
JP2007128447A (ja) マルチプロセッサシステム及び割り込み信号送信方法
US11205002B2 (en) Information processing apparatus and method for controlling information processing apparatus
JP4820271B2 (ja) 画像処理装置及び画像処理方法
KR102320386B1 (ko) 화상 형성 장치 및 화상 형성 장치의 전력 제어 방법
JP6141240B2 (ja) 印刷装置、印刷装置に接続されたストレージの制御装置、印刷装置の制御方法及びプログラム
US20080002236A1 (en) Image forming apparatus
JP2007286859A (ja) 制御装置および画像形成装置
JP5581906B2 (ja) 画像処理装置、画像処理装置の制御方法、画像処理装置の制御プログラム及び記録媒体
JP4482514B2 (ja) 画像形成装置
JP2009160808A (ja) プリンタ装置
CN107066072B (zh) 电子装置及其控制方法
US20130191623A1 (en) Information processing apparatus, control method therefor, and storage medium
JP2011194639A (ja) 画像形成装置、及び画像形成装置の制御方法
JP5966305B2 (ja) 印刷装置
JP4594003B2 (ja) 印刷装置、および印刷装置の制御方法
JPH11232183A (ja) プリンタの制御情報管理装置および制御情報管理プログラムを記録した記録媒体
KR20210083869A (ko) 시스템 장애 감시방법 및 이를 수행하는 장치
JP2007293449A (ja) スキャナ付プリンタ及び電子機器
JP2012232572A (ja) 画像形成装置及びその制御方法
JP6415633B2 (ja) 情報処理装置及びその制御方法
JP4948862B2 (ja) 画像形成装置
JP2011161791A (ja) 電子機器、電子機器の設定情報移行方法およびプログラム
JP3922065B2 (ja) 印刷制御装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5246242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3