JP5234001B2 - Electronic component package and manufacturing method thereof - Google Patents
Electronic component package and manufacturing method thereof Download PDFInfo
- Publication number
- JP5234001B2 JP5234001B2 JP2009533031A JP2009533031A JP5234001B2 JP 5234001 B2 JP5234001 B2 JP 5234001B2 JP 2009533031 A JP2009533031 A JP 2009533031A JP 2009533031 A JP2009533031 A JP 2009533031A JP 5234001 B2 JP5234001 B2 JP 5234001B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- adhesive layer
- component package
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
- H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
- H05K9/0032—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
Description
本発明は、コイルや半導体等の電子部品を配線板上に実装した電子部品パッケージ及びその製造方法に関する。 The present invention relates to an electronic component package in which electronic components such as coils and semiconductors are mounted on a wiring board, and a method for manufacturing the same.
近年、携帯電話等の電子機器の小型化、高機能化に伴い、コイルや半導体等の電子部品を外部からの電場や磁場からの影響を抑えるために、あるいはコイルや半導体から発生する電場や磁場が周囲の回路に影響を与えないために、これら複数個の電子部品を一括してシールドする必要がある。 In recent years, along with the downsizing and higher functionality of electronic devices such as mobile phones, the electric and magnetic fields generated from coils and semiconductors are suppressed in order to suppress the influence of electronic parts such as coils and semiconductors from external electric and magnetic fields. However, it is necessary to shield these plural electronic components together so that the surrounding circuits are not affected.
図22Aは特許文献1に示す従来の電子部品パッケージ107の分解斜視図である。図22Bは電子部品パッケージ107の断面図である。
FIG. 22A is an exploded perspective view of a conventional
図22Aに示すように、プリント配線板104の上には複数の電子部品103が実装されている。プリント配線板104の端部にはアースパッド105が形成されている。図22Bに示すように、金属キャップ101の端部102はプリント配線板104のアースパッド105上に載置されて半田106で固定され、電子部品パッケージ107となる。金属キャップ101は、一番背の高い電子部品103の天井面にも半田106で固定され、電子部品パッケージ107の厚みを制御する。
As shown in FIG. 22A, a plurality of
従来の電子部品パッケージ107では、電子部品パッケージ107の高さを調整し、あるいはパッケージ107の強度を確保するために、一番背の高い電子部品103を電子部品パッケージ107の略中央部に実装する必要がある。金属キャップ101に固定された電子部品103には、金属キャップ101の熱膨張等に発生する歪みが直接伝わる。その歪みは電子部品103の半田付け部分に応力を発生させ、電子部品103の信頼性に影響を与える可能性がある。
In the conventional
また、従来の電子部品パッケージ107では、電子部品103の厚みのバラツキや、実装後の電子部品103の高さのバラツキが、金属キャップ101の高さのバラツキに影響を与える。更に、電子部品103の高さが設計値より高くなった場合、金属キャップ101の端部102とプリント配線板104のアースパッド105との間に隙間が発生する。この隙間は金属キャップ101のシールド特性に影響を与え、金属キャップ101の取り付け強度を低下させる可能性がある。
Further, in the conventional
また、従来の電子部品パッケージ107では、プリント配線板104の片面しか電子部品103を実装できない。
Further, in the conventional
図23は特許文献2に記載されている他の従来の電子部品パッケージ301の斜視図である。基板302の表面に実装されたコイルや半導体等の電子部品303がエポキシ樹脂等の絶縁樹脂よりなる封止体304で封止されている。封止体304の表面にはニッケルメッキ層305が形成されている。
FIG. 23 is a perspective view of another conventional
従来の電子部品パッケージ301の生産性を高めるためには、基板302の面積を大きくして、複数の電子部品パッケージ301を一括して作製する必要がある。複数の電子部品パッケージ301は所定の寸法にダイシングにより分割される。
In order to increase the productivity of the conventional
基板302の面積が大きくなると、基板302の反りやうねりが大きくなり、基板302内での封止体304の厚みにバラツキが発生しやすくなる。液状の絶縁樹脂は基板302の表面から外部へ漏れだす場合がある。
When the area of the
基板302に充填された液状の絶縁樹脂を数時間かけて加熱硬化する際に、大きな基板302を正確に水平に保持しないと、封止体304の厚みにバラツキが発生し、さらには液状の絶縁樹脂が基板302の表面から外部へ漏れだす場合がある。
When the liquid insulating resin filled in the
複数の基板302の上に封止体304となる絶縁樹脂を充填し硬化させるために、乾燥機は多くの棚を有する必要がある。しかし実際にはそれらの棚をすべて水平に保持することは難しく、加熱時に棚自体が傾き、変形する場合がある。
In order to fill and cure the insulating resin to be the sealing
加熱時に、基板302そのものが熱膨張によって歪んだり反ったりする場合があり、これにより封止体304の厚みバラツキが発生する。
At the time of heating, the
また、電子部品パッケージ301では、シールド効果を得るために形成されるニッケルメッキ層305を形成する工程が必要であり、工数が増加する。また、封止体304となるエポキシ樹脂等の絶縁樹脂で電子部品303を封止する工程によりコストアップする。
Moreover, in the
さらに、従来の電子部品パッケージ301では、大きな基板302が2方向にダイシングで切断され、ダイシングに必要な時間や設備によるコストが大きくなる。
Furthermore, in the conventional
電子部品パッケージは、第1の配線板と、第1の配線板の上面上に実装された電子部品と、第1の配線板の上面上に設けられた接着層と、接着層の上面上に設けられた第2の配線板と、第1の配線板の上面と第2の配線板と電子部品とを覆う金属キャップとを備える。第2の配線板は第1の配線板より小さい。 The electronic component package includes a first wiring board, an electronic component mounted on the upper surface of the first wiring board, an adhesive layer provided on the upper surface of the first wiring board, and an upper surface of the adhesive layer. A second wiring board provided; and a metal cap that covers the upper surface of the first wiring board, the second wiring board, and the electronic component. The second wiring board is smaller than the first wiring board.
この電子部品パッケージでは、金属キャップに歪みが発生しても電子部品に不要な応力を発生させない。 In this electronic component package, even if the metal cap is distorted, unnecessary stress is not generated on the electronic component.
(実施の形態1)
図1Aは実施の形態1における電子部品パッケージ111の分解斜視図である。金属キャップ112は金属板をコの字状にプレス加工で折り曲げられて形成され、爪118を有する。具体的には、金属キャップ112は天面部112Aと、側面部112B、112Cと、爪118とを有する。天面部112Aは、互いに反対側の辺1112B、1112Cと、互いに反対側の辺1112D、1112Eとを有する矩形状を有する。側面部112B、112Cは天面部112Aの辺1112B、1112Cからそれぞれ下方に延びる。爪118は辺1112Dから下方に延びている。爪118は、金属キャップ112を配線板113に固定する際に、金属キャップ112を位置決めし、小さな突起状、あるいは金属板の一部を折り曲げたものである。爪118はフック形状を有していてもよい。
(Embodiment 1)
1A is an exploded perspective view of
配線板113の上面113Aには、複数の電子部品116が実装されている。電子部品116は、高周波用半導体や、チップコイル等のチップ部品であり、電磁ノイズを発生し、または周囲の電磁ノイズの影響を受けやすい部品であってもよい。
A plurality of
配線板113の上面113Aと下面113Bには配線パターンやソルダーレジストが設けられている。配線板114の上面114Aと下面114Bには配線パターンやソルダーレジストが設けられている。配線板154の上面154Aと下面154Bには配線パターンやソルダーレジストが設けられている。電子部品116は配線板113の上面113Aに半田付けで接続された外部電極部を有する。配線板113、114、154はプリント配線板であるが、他の配線板であってもよい。
A wiring pattern and a solder resist are provided on the
配線板114は接着層115を介して配線板113の端部113Cで上面113Aに固定されている。すなわち、配線板113の端部113Cで上面113Aには接着層115が設けられており、接着層115上には配線板114が固定されている。配線板154は接着層155を介して、配線板113の端部113Cの反対側の端部113Dで上面113Aに固定されている。すなわち、配線板113の端部113Dで上面113Aには接着層155が設けられており、接着層155上には配線板154が固定されている。配線板114、154は互いに平行に延びている。
The
図1Bは電子部品パッケージ111の斜視図である。金属キャップ112の天面部112Aが配線板114の上面114A上と配線板154の上面154A上に位置して、配線板113の上面113Aと電子部品116を覆う。
FIG. 1B is a perspective view of the
金属キャップ112すなわち側面部112B、112Cは高さ117Bを有する。高さ117Bは、配線板113、114と接着層115の厚みの合計117C以下であることが望ましい。また、配線板113の上面113Aからの電子部品116の高さを、上面113Aからの配線板114、154の上面114A、154Aの高さより小さくすることが望ましい。これにより電子部品116と金属キャップ112とが直接接することを防止できる。
The
図1Bに示すように、金属キャップ112に形成した爪118を配線板114に当てることで、金属キャップ112の位置ズレを防止することができ、金属キャップ112を配線板114に対して容易に高精度に位置させることができる。
As shown in FIG. 1B, the
爪118を大きくすることで、爪118によるシールド効果が得られる。図1Cは実施の形態1による他の金属キャップ612の斜視図である。図1Cにおいて、図1Aと同じ部分には同じ参照番号を付し、その説明を省略する。金属キャップ612は、図1Aに示す金属キャップ112の爪118の代りに、天面部112Aの辺1112Dから下方に延びる側面部112Dと、辺1112Dの反対側の辺1112Eから下方に延びる側面部112Eとを有する。側面部112Dは側面部112B、112Cに繋がり、側面部112Eは側面部112B、112Cに繋がっている。側面部112D、112Eは配線板114、154の側面と接着層115、155の側面とを覆い、電子部品116を効果的にシールドできる。
By enlarging the
このように、電子部品パッケージ111は、複数の半導体等の電子部品116をシールド可能で小型なChip Size/Scale Package(CSP)である。
As described above, the
図2は電子部品パッケージ111の下面斜視図である。配線板113の下面113Bには複数の電極119Bが設けられている。電極119Bがマザーボードに接続されて、電子部品パッケージ111がマザーボードに実装されるように構成されている。図2に示す複数の電極119BはLand Grid Array(LGA)、あるいはFine Pitch LGA(FLGA)である。なお用途に応じて、複数の電極119BはBall Grid Array(BGA)やFine Pitch BGA(FBGA)であってもよい。電極119Bは、配線板113の下面113Bに形成した銅箔やソルダーレジストによって形成することができ、電子部品パッケージ111の実装密度を高められる。
FIG. 2 is a bottom perspective view of the
配線板113は、ガラスエポキシ樹脂やビルドアップ技術を用いた多層板等の多層配線板で形成することにより、電子部品パッケージ111の下面113Bを高密度実装に対応させることができる。
By forming the
配線板113より配線板114、154を小さくすることで、配線板113の上面113Aのうち電子部品116を実装できる面積を大きくすることができる。
By making the
電子部品パッケージ111では、配線板113の上面113Aに設けられた接着層115、155上に配線板114、155がそれぞれ設けられている。金属キャップ112が配線板114、154の上面114A、154A上に設けられることにより、金属キャップ112の高さを高精度に制御できるので、電子部品パッケージ111の厚みバラツキを抑えられて、薄い部分にも電子部品パッケージ111を実装することができる。配線板113の互いに反対側の端部113C、113Dに設けられた配線板114、154に金属キャップ112を固定する。この構造により、金属キャップ112を配線板113の上面113Aに対して高精度で平行にすることができ、電子部品パッケージ111の剛性を高めることができる。また、この構造により、自動機で金属キャップ112を容易に配線板114、154にはめ込み、固定することができ、電子部品パッケージ111の生産性を高めることができる。
In the
金属キャップ112は、金属板をコの字型に折り曲げて形成されている。金属キャップ112(側面部112B、112C)の高さ117Bは、配線板113と接着層115と配線板114との合計の高さ117Cと同じか、それより小さい。これにより、金属キャップ112の取り付けに起因する応力が電子部品116に発生することを防止できる。金属キャップ112は配線板113、114、154に半田付けや機械加工で取り付けることができる。
The
次に、電子部品パッケージ111の製造方法について説明する。図3から図5は電子部品パッケージ111の製造方法を示す斜視図である。
Next, a method for manufacturing the
図3に示すように、接着層115、155に形成した孔に導電ペーストを充填してスルーホール120A、120Bを形成する。スルーホール120Aを有する接着層115と配線板114とを積層する。スルーホール120Bを有する接着層155と配線板154とを積層する。その後、接着層115、155を配線板113に金型やプレス等の工具で積層する。このように、スルーホール120A、120Bをそれぞれ有する接着層115、155で配線板114、154を配線板113に固定する。接着層115は上面115Aとその反対側の下面115Bを有する。接着層155は上面155Aとその反対側の下面155Bを有する。下面115B、155Bは配線板113の上面113Aに位置する。上面115A、155Aは配線板114、154の下面114B、154Bにそれぞれ位置する。
As shown in FIG. 3, the holes formed in the
配線板113の上面113Aには複数の電極119Aが形成されている。配線板114の下面114Bには電極131Aが形成されている。配線板154の下面154Bには電極131Bが形成されている。スルーホール120Aは配線板113の電極119Aと配線板114の電極131Aを接続する。スルーホール120Bは配線板113の電極119Aと配線板154の電極131Bを接続する。
A plurality of
配線板114、154をスルーホール120A、120Bを有する接着層115、155で同時に配線板113に固定してもよい。こうすることで、工数削減が可能となる。
The
接着層115、155が硬い固体で無い場合には、接着層115、155を配線板113に予め貼り付けておく。接着層115、155を配線板114、154に予め貼り付けておくことで、接着層115、155を容易に取扱うことができる。
When the
図4は、積層された配線板113、114、154と接着層115、155の斜視図である。配線板113の上面113Aは、接着層115、155から露出して電子部品116を実装できる有効面積121を有する。配線板113の上面113Aの有効面積121に電子部品116を実装する。配線板113の互いに反対側の端部113C、113Dに接着層115、155を介して配線板114、154を固定することで、有効面積121を大きくすることができ、接着層115、155や配線板114、154の間際まで電子部品116を高密度に実装できる。
FIG. 4 is a perspective view of the
有効面積121を広げることで、配線板113の上面113Aへの半田ペーストの印刷面積を広げることができ、半田ペーストの厚みバラツキを低減でき、半田ペーストの印刷精度を高めることができる。その結果、作業性を高められ、電子部品パッケージ111の生産コストを抑えられる。積層された配線板113、114、154と接着層115、155を分割線111Aで切断することにより、複数の電子部品パッケージ111を一括して生産できる。
By expanding the
図5は、分割された配線板113、114、154と接着層115、155の斜視図である。積層された配線板113、114、154と接着層115、155はルータービット等による機械的な方法で切断することができる。または、配線板113、114、154に分割線111Aに沿って予め形成したスリットやV溝やミシン目で、積層された配線板113、114、154と接着層115、155を分割してもよい。
FIG. 5 is a perspective view of the divided
積層された配線板113、114、154と接着層115、155を分割する前に配線板113の上面113A上に電子部品116を実装しておくことで、実装コストを抑えられる。配線板113を折って分割する場合も、配線板114、154が配線板113の剛性を保つので、配線板113の切断時に電子部品116には不要な応力を発生させにくくできる。上記の方法により、電子部品116を確実にシールドできる電子部品パッケージ111を安定して製造できる。
By mounting the
スルーホール120A、120Bはシールド効果を有する。またスルーホール120A、120Bを熱伝導度の高い部材で形成することで、金属キャップ112に配線板113や電子部品116の熱を送って電子部品116を効果的に放熱することができる。
The through
接着層115、155は望ましくはシート形状を有し、熱硬化性樹脂と、熱硬化性樹脂に分散するアルミナや酸化ケイ素等の無機フィラーとよりなる。接着層115、155をシート形状とすることで、接着層115、155の厚みバラツキを抑えることができる。また、接着層115、155にレーザー等で孔を形成し、その中に導電性ペーストを充填して容易にスルーホール120A、120Bを形成することができる。接着層115、155の熱硬化性樹脂としてエポキシ樹脂を用いることで、電子部品パッケージ111の信頼性を高められる。
The
また、その熱硬化性樹脂は、熱硬化性樹脂に対して5重量%以上30重量%以下のポリフェニレンサルファイド(PPS)や、ポリエーテルエーテルケトン(PEEK)、ポリエーテルサルフォン(PES)等の熱可塑性樹脂を添加されていてもよい。これにより加熱時の流動性を抑制でき、熱可塑性樹脂が軟化して接着層115から外に流れ出したり滲み出したりすることを防止できる。熱可塑性樹脂の含有量が熱硬化性樹脂に対して5重量%未満の場合、添加した効果が得られない場合がある。熱可塑性樹脂の含有量が熱硬化性樹脂に対して30重量%を超えると、接着層115、155の接着力や信頼性に影響を与える場合がある。
In addition, the thermosetting resin is a heat of 5% by weight to 30% by weight of polyphenylene sulfide (PPS), polyether ether ketone (PEEK), polyether sulfone (PES), etc. with respect to the thermosetting resin. A plastic resin may be added. Thereby, the fluidity | liquidity at the time of a heating can be suppressed, and it can prevent that a thermoplastic resin softens | flows out and flows out from the
接着層115、155の厚みは、30μm以上300μm以下が望ましい。接着層115、155の厚みが30μm未満の場合、配線板113、114、154の表面の凹凸の影響で充分な接着力が得られない場合がある。接着層115、155の厚みが300μmより大きい場合、電子部品パッケージ111を薄くすることが困難である。なお無機フィラーの粒径は1μm以上30μm未満が望ましい。無機フィラーの粒径が1μm未満の場合、無機フィラーが高価となり、また熱硬化性樹脂に分散しにくい。粒径が30μmを超えると、接着層115を薄くすることが難しくなり、スルーホール120A、120Bを形成するために接着層115へレーザーで孔を形成することが困難になる場合がある。
The thickness of the
接着層115、155における無機フィラーの含有率は30体積%以上80体積%以下が望ましい。無機フィラーの含有率が30体積%未満の場合、接着層115、155の接着工程において熱硬化性樹脂が、電子部品116を実装する部分にはみ出したり滲み出したりする可能性がある。無機フィラーの含有率が80体積%を超えると、接着層115、155の接着力を小さくする可能性がある。
As for the content rate of the inorganic filler in the contact bonding layers 115 and 155, 30 volume% or more and 80 volume% or less are desirable. When the content of the inorganic filler is less than 30% by volume, the thermosetting resin may protrude or ooze out from the portion where the
接着層115、155の熱膨張係数は、熱硬化性樹脂のガラス転移温度未満の温度において4ppm/℃以上65ppm/℃以下が望ましい。熱膨張係数を4ppm/℃より小さくするためには、特殊で高価な無機フィラーを使う必要がある。熱膨張係数を65ppm/℃より大きくした場合、電子部品パッケージ111が歪んだり、反ったりする場合がある。なお接着層115の熱膨張係数は配線板113、114、154より小さいことが望ましい。これにより電子部品パッケージ111の熱による反りやうねりを抑えられる。
The thermal expansion coefficients of the
なおガラス転移温度はJIS C 6481等に示すTMA法やDSC法によって測定可能である。TMA法では、試験片を室温から10℃/分の割合で昇温させ、熱分析装置にて厚さ方向の熱膨張係数を測定する。DSC法では、試験片を室温から20℃/分の割合で昇温させ、示差操作熱量計にて発熱量を測定する。 The glass transition temperature can be measured by the TMA method or DSC method shown in JIS C 6481 or the like. In the TMA method, the test piece is heated from room temperature at a rate of 10 ° C./min, and the thermal expansion coefficient in the thickness direction is measured with a thermal analyzer. In the DSC method, the test piece is heated from room temperature at a rate of 20 ° C./min, and the calorific value is measured with a differential operation calorimeter.
なお接着層115、155や、配線板113、114、154にFR4グレードやFR5グレードの信頼性の高い部材を用いることで、電子部品パッケージ111の信頼性を高められる。
Note that the reliability of the
配線板113の大きさが10mm×10mm以下の場合は、図1Aに示した構造で電子部品パッケージ111の強度を確保できる。配線板113の大きさが10mm×10mmを超えた場合、上面113A上の接着層115、155間の中央に接着層115、155と同じ構造の別の接着層を設け、その接着層層上に配線板114、154と同じ構造の別の配線板を設けてもよい。その配線板の上面は金属キャップ112の天面部112Aに当接する。これにより、電子部品パッケージ111の厚み方向での強度を高められる。また、その配線板と金属キャップ112を半田付けや接着剤等で固定することで、電子部品パッケージ111の剛性を高められる。
When the size of the
金属キャップ112は、厚み0.1mm以上1.0mm以下の金属板で形成することが望ましい。厚みが0.1mm未満の場合、取扱時に変形する可能性がある。また厚みが1.0mmを超えると、金属板の加工が難しくなり、重量が大きくなる。金属キャップ112により、シールド効果の他、放熱効果やヒートスプレッド効果を得ることができる。この場合、金属キャップ112の形状をフィン形状にするか、あるいは放熱用のフィンを金属キャップ112に取り付けても良い。
The
またこの場合、スルーホール120A、120Bを熱伝導度の高い部材で形成することで、金属キャップ112に配線板113や電子部品116の熱を送って電子部品116を効果的に放熱することができる。
Further, in this case, by forming the through
また金属キャップ112の少なくとも一部をめっきすることで、金属部分の変色を防止できる。またニッケルめっきや半田めっき等を行うことで、金属キャップ112を配線板114、154に半田で強固に接続することができる。
Further, by plating at least part of the
電子部品パッケージ111では、配線板114、154が接着層115、155をそれぞれ介して配線板113に固定され、配線板114、154に金属キャップ112が固定されている。金属キャップ112は配線板113の上面113A上に実装されている電子部品116に当接しておらず離れている。これにより、金属キャップ112に伝わった外力が電子部品116に伝わらないので電子部品116に応力が発生せず、小型で信頼性の高い電子部品パッケージ111が得られる。また電子部品116の高さあるいは高さのバラツキが金属キャップ112の高さ117Bや電子部品パッケージ111の高さに影響を与えない。
In the
(実施の形態2)
図6Aは実施の形態2における電子部品パッケージ211の分解斜視図である。配線板214の上面214Aに形成された電極232Aと、配線板254の上面254Aに形成された電極232Bとを介して、配線板213の上面213Aに形成された配線パターンと金属キャップ212とを接続することができる。配線板213、214、254はプリント配線板であるが、他の配線板であってもよい。
(Embodiment 2)
FIG. 6A is an exploded perspective view of
金属キャップ212は金属板をコの字状にプレス加工で折り曲げられて形成され、爪218を有する。具体的には、金属キャップ212は天面部212Aと、側面部212B、212Cと、爪218とを有する。天面部212Aは、互いに反対側の辺1212B、1212Cと、互いに反対側の辺1212D、1212Eとを有する矩形状を有する。側面部212B、212Cは天面部212Aの辺1212B、1212Cからそれぞれ下方に延びる。爪218は辺1212Dから下方に延びている。爪218は、金属キャップ212を配線板213に固定する際に、金属キャップ212を位置決めし、小さな突起状、あるいは金属板の一部を折り曲げたものである。爪218はフック形状を有していてもよい。
The
配線板213の上面213Aには、複数の電子部品216Aが実装されている。電子部品216Aは、高周波用半導体や、チップコイル等のチップ部品であり、電磁ノイズを発生し、または周囲の電磁ノイズの影響を受けやすい部品であってもよい。配線板213の下面213Bには、複数の電子部品216Bが実装されている。電子部品216Bは、高周波用半導体や、チップコイル等のチップ部品であり、電磁ノイズを発生し、または周囲の電磁ノイズの影響を受けやすい。
A plurality of
配線板213を多層配線板で形成することにより、電子部品216Aと電子部品216Bとを接続することができる。電子部品216Aと電子部品216B、配線板213の上面213Aと下面213Bとに繋がるスルーホールを介して互いに接続することができ、これにより、電子部品パッケージ211の回路パターンの設計の自由度を高められる。
By forming the
配線板113は銅箔等からなるベタパターンあるいはシールドパターンを内蔵してもよい。このパターンにより、電子部品216A、216Bを互いに電磁気的に分離することができ、干渉を防止させることができる。
The
配線板213の上面213Aと下面213Bには配線パターンやソルダーレジストが形成されている。電子部品216A、216Bは配線板213の上面213Aや下面213Bに半田付けで接続された外部電極部を有する。
A wiring pattern and a solder resist are formed on the
配線板214は接着層215を介して配線板213の端部213Cで上面213Aに固定されている。すなわち、配線板213の端部213Cで上面213Aには接着層215が設けられており、接着層215上には配線板214が固定されている。配線板254は接着層255を介して、配線板213の端部213Cの反対側の端部213Dで上面213Aに固定されている。すなわち、配線板213の端部213Dで上面213Aには接着層255が設けられており、接着層255上には配線板254が固定されている。
The
配線板264は接着層265を介して配線板213の端部213Cで下面213Bに固定されている。すなわち、配線板213の端部213Cで下面213Bには接着層265が設けられており、接着層265上には配線板264が固定されている。配線板274は接着層275を介して、配線板213の端部213Cの反対側の端部213Dで下面213Bに固定されている。すなわち、配線板213の端部213Dで下面213Bには接着層275が設けられており、接着層275上には配線板274が固定されている。配線板214、254、264、274は互いに平行に延びている。
The
図6Bは電子部品パッケージ211の斜視図である。金属キャップ212の天面部212Aが配線板214の上面214A上と配線板254の上面254A上に位置して、配線板213の上面213Aと電子部品216Aを覆う。金属キャップ212の側面部212B、212Cは配線板264、274まで延び、電子部品216Bを囲む。
FIG. 6B is a perspective view of the
金属キャップ212すなわち側面部212B、212Cは高さ217Bを有する。高さ217Bは、配線板213、214、264と接着層215、265の厚みの合計217C以下であることが望ましい。また、配線板213の上面213Aからの電子部品216Aの高さを、上面213Aからの配線板214、254の上面214A、254Aの高さより小さくすることが望ましい。これにより電子部品216Aと金属キャップ212とが直接接することを防止できる。またこの構造により、金属キャップ212と、電子部品パッケージ211を実装するマザーボードとの間の絶縁距離を確保できる。
The
爪218を大きくすることで、爪218によるシールド効果が得られる。図6Cは実施の形態2による他の金属キャップ712の斜視図である。図6Cにおいて、図6Aと同じ部分には同じ参照番号を付し、その説明を省略する。金属キャップ712は、図6Aに示す金属キャップ212の爪218の代りに、天面部212Aの辺1212Dから下方に延びる側面部212Dと、辺1212Dの反対側の辺1212Eから下方に延びる側面部212Eとを有する。側面部212Dは側面部212B、212Cに繋がり、側面部212Eは側面部212B、212Cに繋がっている。側面部212D、212Eは配線板213、214、254、264、274の側面と接着層215、255、265、275の側面とを覆い、電子部品216A、216Bを効果的にシールドできる。
By enlarging the
このように、電子部品パッケージ211は、複数の半導体等の電子部品をシールド可能で小型なChip Size/Scale Package(CSP)である。
As described above, the
図7Aは電子部品パッケージ211の下面斜視図である。配線板264の下面264Bには複数の電極232Cが設けられている。配線板274の下面274Bには複数の電極232Dが設けられている。電極232C、232Dがマザーボードに接続されて、電子部品パッケージ211がマザーボードに実装されるように構成されている。図7Aに示す複数の電極232C、232DはLand Grid Array(LGA)、あるいはFine Pitch LGA(FLGA)である。なお用途に応じて、複数の電極232C、232DはBall Grid Array(BGA)やFine Pitch BGA(FBGA)であってもよい。電極232C、232Dは、配線板264、274の下面264B、274Bに形成した銅箔やソルダーレジストによって形成することができ、電子部品パッケージ211の実装密度を高められる。
FIG. 7A is a bottom perspective view of the
図7Bは、実施の形態2による他の電子部品パッケージ211Aの下面斜視図である。図7Bにおいて、図7Aに示す電子部品パッケージ211と同じ部分には同じ参照番号を付し、その説明を省略する。図7Bに示す電子部品パッケージ211Aは、図7Aに示す電子部品パッケージ211の金属キャップ212の代わりに、図6Cに示す金属キャップ712を備える。
FIG. 7B is a bottom perspective view of another
図6A、図6B、図7A、図7Bに示すように、配線板213より配線板214、254、264、274を小さくすることで配線板213の上面213Aと下面213Bの電子部品216A、216Bの実装できる部分の面積を大きくすることができる。配線板213の上面213Aと下面213Bに電子部品216A、216Bを実装することで、電子部品パッケージ211の小型化や軽量化が可能となる。
6A, 6B, 7A, and 7B, by making the
金属キャップ212は、金属板をコの字型に折り曲げて形成されている。金属キャップ212(側面部212B、212C)の高さ217Bは、配線板213と接着層215、265と配線板214、264との合計の高さ217Cと同じか、それより小さい。これにより、金属キャップ212の取り付けに起因する応力が電子部品216Aに発生することを防止できる。金属キャップ212は配線板213、214、254、264、274に半田付けや機械加工で取り付けることができる。
The
金属キャップ212に形成した爪218を配線板214に当てることで、金属キャップ212の位置ズレを防止することができ、金属キャップ212を配線板214に対して容易に高精度に位置させることができる。
By applying the
次に、電子部品パッケージ211の製造方法について説明する。図8は電子部品パッケージ211の製造方法を示す分解斜視図である。接着層215、255、265、275に形成した孔に導電ペーストを充填してそれぞれスルーホール220A、220B、220C、220Dを形成する。その後、配線板214、254の下面214B、254Bに接着層215、255をそれぞれ積層し、配線板264、274の上面264A、274Aに接着層265、275をそれぞれ積層する。その後、接着層215、255を配線板213の上面213Aに金型やプレス等の工具で積層し、接着層265、275を配線板213の下面213Bに金型やプレス等の工具で積層する。このように、配線板213、214、254、264、274を、スルーホール220A、220B、220C、220Dをそれぞれ有する接着層215、255、265、275で固定する。
Next, a method for manufacturing the
配線板213の上面213Aには複数の電極219Aが形成されている。配線板214の下面214Bには電極231Aが形成されている。配線板254の下面254Bには電極231Bが形成されている。スルーホール220Aは配線板213の電極219Aと配線板214の電極231Aを接続する。スルーホール220Bは配線板213の電極219Aと配線板254の電極231Bを接続する。配線板213の下面213Bには複数の電極219Bが形成されている。配線板264の上面264Aには電極231Cが形成されている。配線板274の上面274Aには電極231Dが形成されている。スルーホール220Cは配線板213の電極219Bと配線板264の電極231Cを接続する。スルーホール220Dは配線板213の電極219Bと配線板274の電極231Dを接続する。接着層215は上面215Aとその反対側の下面215Bを有する。接着層255は上面255Aとその反対側の下面255Bを有する。下面215B、255Bは配線板213の上面213Aに位置する。上面215A、255Aは配線板214、254の下面214B、254Bにそれぞれ位置する。接着層265は上面265Aとその反対側の下面265Bを有する。接着層275は上面275Aとその反対側の下面275Bを有する。上面265A、275Aは配線板213の下面213Bに位置する。下面265B、275Bは配線板264、274の上面264A、274Aにそれぞれ位置する。
A plurality of
なお、配線板213、214、254、264、274をスルーホール220A、220B、220C、220Dをそれぞれ有する接着層215、255、265、275で同時に一括して積層して固定してもよい。こうすることで、工数削減が可能となる。
Note that the
その後、図4、図5に示す配線板113、114、154や接着層115、155と同様に、配線板213、214、254、264、274と接着層215、255、265、275を分割する。その後、金属キャップ212が配線板214、254の上面214A、254Aに当接するように、金属キャップ212を配線板213、214、254、264、274に取り付ける。
Thereafter, the
スルーホール220A〜220Dはシールド効果を有する。またスルーホール220A〜220Dを熱伝導度の高い部材で形成することで、金属キャップ212に配線板213や電子部品216A、216Bの熱を送って電子部品216A、216Bを効果的に放熱することができる。
The through
配線板213、214、254、264、274に形成された配線パターンと金属キャップ212とを電気的に接続することにより、金属キャップ212のみならず、配線板213、214、254、264、274に、電子部品216A、216Bに対してシールド効果や放熱効果を持たせることができる。
By electrically connecting the wiring pattern formed on the
接着層215、255、265、275は、図1Aに示す実施の形態1による接着層115、155と同じ材料よりなりかつ同じ厚みや形状を有し、同じ効果を有する。
なお接着層215、255、265、275や、配線板213、214、254、264、274にFR4グレードやFR5グレードの信頼性の高い部材を用いることで、電子部品パッケージ211の信頼性を高められる。
In addition, the reliability of the
配線板213の大きさが10mm×10mm以下の場合は、図6Aに示した構造で電子部品パッケージ211の強度を確保できる。配線板213の大きさが10mm×10mmを超えた場合、上面213A上の接着層215、255間の中央に接着層215、255と同じ構造の別の接着層を設け、その接着層層上に配線板214、254と同じ構造の別の配線板を設けてもよい。その配線板の上面は金属キャップ212の天面部212Aに当接する。これにより、電子部品パッケージ211の厚み方向での強度を高められる。また、その配線板と金属キャップ212を半田付けや接着剤等で固定することで、電子部品パッケージ211の剛性を高められる。
When the size of the
金属キャップ212は、厚み0.1mm以上1.0mm以下の金属板で形成することが望ましい。厚みが0.1mm未満の場合、取扱時に変形する可能性がある。また厚みが1.0mmを超えると、金属板の加工が難しくなり、重量が大きくなる。金属キャップ212により、シールド効果の他、放熱効果やヒートスプレッド効果を得ることができる。この場合、金属キャップ212の形状をフィン形状にするか、あるいは放熱用のフィンを金属キャップ212に取り付けても良い。
The
またこの場合、スルーホール220A、220Bを熱伝導度の高い部材で形成することで、金属キャップ212に配線板213や電子部品216A、216Bの熱を送って電子部品216A、216Bを効果的に放熱することができる。
In this case, the through
また金属キャップ212の少なくとも一部をめっきすることで、金属部分の変色を防止できる。またニッケルめっきや半田めっき等を行うことで、金属キャップ212を配線板214、254に半田で強固に接続することができる。
Further, by plating at least a part of the
電子部品パッケージ211では、配線板214、254が接着層215、255をそれぞれ介して配線板213に固定され、配線板214、254に金属キャップ212が固定されている。金属キャップ212は配線板213の上面213A上に実装されている電子部品216Aに当接しておらず離れている。これにより、金属キャップ212に伝わった外力が電子部品216Aに伝わらないので電子部品216Aに応力が発生せず、小型で信頼性の高い電子部品パッケージ211が得られる。また電子部品216Aの高さあるいは高さのバラツキが金属キャップ212の高さ217Cや電子部品パッケージ211の高さに影響を与えない。
In the
(実施の形態3)
図9は実施の形態3による電子部品パッケージ411の分解斜視図である。金属キャップ412は金属板をコの字状にプレス加工で折り曲げられて形成され、爪418を有する。具体的には、金属キャップ412は天面部412Aと、側面部412B、412Cと、爪418とを有する。天面部412Aは、互いに反対側の辺1412B、1412Cと、互いに反対側の辺1412D、1412Eとを有する矩形状を有する。側面部412B、412Cは天面部412Aの辺1412B、1412Cからそれぞれ下方に延びる。爪418は辺1412Dから下方に延びている。爪418は、金属キャップ412を配線板413に固定する際に、金属キャップ412を位置決めし、小さな突起状、あるいは金属板の一部を折り曲げたものである。爪418はフック形状を有していてもよい。
(Embodiment 3)
FIG. 9 is an exploded perspective view of the
配線板413の上面413Aには、複数の電子部品416Aが実装されている。電子部品416Aは、高周波用半導体や、チップコイル等のチップ部品であり、電磁ノイズを発生し、または周囲の電磁ノイズの影響を受けやすい部品であってもよい。
A plurality of
配線板413の上面413Aと下面413Bには配線パターンやソルダーレジストが設けられている。配線板414の上面414Aと下面414Bには配線パターンやソルダーレジストが設けられている。電子部品416Aは配線板413の上面413Aに半田付けで接続された外部電極部を有する。
A wiring pattern and a solder resist are provided on the
配線板414は接着層415を介して配線板413の端部413Cで上面413Aに固定されている。すなわち、配線板413の端部413Cで上面413Aには接着層415が設けられており、接着層415上には配線板414が固定されている。配線板454は接着層455を介して、配線板413の端部413Cの反対側の端部413Dで上面413Aに固定されている。すなわち、配線板413の端部413Dで上面413Aには接着層455が設けられており、接着層455上には配線板454が固定されている。
The
配線板453の上面453Aには、複数の電子部品416Bが実装されている。電子部品416Bは、高周波用半導体や、チップコイル等のチップ部品であり、電磁ノイズを発生し、または周囲の電磁ノイズの影響を受けやすい部品であってもよい。
A plurality of
配線板453の上面453Aと下面453Bには配線パターンやソルダーレジストが設けられている。配線板414の上面414Aと下面414Bには配線パターンやソルダーレジストが設けられている。配線板464の上面464Aと下面464Bには配線パターンやソルダーレジストが設けられている。電子部品416Bは配線板453の上面453Aに半田付けで接続された外部電極部を有する。配線板413、414、453、464はプリント配線板であるが、他の配線板であってもよい。
A wiring pattern and a solder resist are provided on the
配線板464は接着層465を介して配線板453の端部453Cで上面453Aに固定されている。すなわち、配線板453の端部453Cで上面453Aには接着層465が設けられており、接着層465上には配線板464が固定されている。配線板474は接着層475を介して、配線板453の端部453Cの反対側の端部453Dで上面453Aに固定されている。すなわち、配線板453の端部453Dで上面453Aには接着層475が設けられており、接着層475上には配線板474が固定されている。配線板414、454、464、474は互いに平行に延びている。
The
配線板464の上面464Aには接着層485が設けられている。配線板474の上面474Aには接着層495が積層されている。配線板413の端部413Cの下面413Bに接着層485が設けられている。配線板413の端部413Dの下面413Bに接着層495が積層されている。配線板413、453間は、接着層485、495にそれぞれ形成されたスルーホール420E、420Fと配線板464、474に形成された電極と接着層465、475に形成されたスルーホールにより電気的に接続することができる。
An
図10Aは電子部品パッケージ411の斜視図である。金属キャップ412の天面部412Aが配線板414の上面414A上と配線板454の上面454A上に位置して、配線板413の上面413Aと電子部品416Aを覆う。金属キャップ412の側面部412B、412Cは配線板453まで延び、電子部品416Bを囲む。
FIG. 10A is a perspective view of the
図10Bは電子部品パッケージ411の下面斜視図である。配線板453の下面453Bには複数の電極419Dが設けられている。電極419Dがマザーボードに接続されて、電子部品パッケージ411がマザーボードに実装されるように構成されている。電極419DはLand Grid Array(LGA)、あるいはFine Pitch LGA(FLGA)である。なお用途に応じて、電極419DはBall Grid Array(BGA)やFine Pitch BGA(FBGA)であってもよい。電極419Dは、配線板453の下面453Bに形成した銅箔やソルダーレジストによって形成することができ、電子部品パッケージ411の実装密度を高められる。
FIG. 10B is a bottom perspective view of the
次に、電子部品パッケージ411の製造方法について説明する。図11と図12は電子部品パッケージ411の製造方法を示す斜視図である。
Next, a method for manufacturing the
図3に示す電子部品パッケージ111と同様に、スルーホールを有する接着層415と配線板414とを積層する。スルーホールを有する接着層455と配線板454とを積層する。その後、接着層415、455を配線板413に金型やプレス等の工具で積層する。このように、スルーホールを有する接着層415、455で配線板413、414、454を固定する。配線板414、454の上面414A、454Aには電極432A、432Bがそれぞれ設けられている。配線板413の上面413Aは、接着層415、455から露出して電子部品416Aを実装できる有効面積421を有する。配線板413の上面413Aの有効面積421に電子部品416Aを実装する。配線板413の互いに反対側の端部413C、413Dに接着層415、455を介して配線板414、454を固定することで、有効面積421を大きくすることができ、接着層415、455や配線板414、454の間際まで電子部品416Aを高密度に実装できる。
Similar to the
有効面積421を広げることで、配線板413の上面413Aへの半田ペーストの印刷面積を広げることができ、半田ペーストの厚みバラツキを低減でき、半田ペーストの印刷精度を高めることができる。その結果、作業性を高められ、電子部品パッケージ411の生産コストを抑えられる。積層された配線板413、414、454と接着層415、455を分割線411Aで切断する。
By expanding the
スルーホールを有する接着層465と配線板464とを積層する。スルーホールを有する接着層475と配線板474とを積層する。その後、接着層465、475を配線板453に金型やプレス等の工具で積層する。このように、スルーホールを有する接着層465、475で配線板453、464、474を固定する。接着層485、495に形成した孔に導電ペーストを充填してスルーホール420E、420Fを形成する。スルーホール420Eを有する接着層485を配線板464の上面464Aに積層する。スルーホール420Fを有する接着層495を配線板474の上面474Aに積層する。接着層485、495の上面485A、495Aにはスルーホール420E、420Fがそれぞれ露出している。配線板453の上面453Aは、接着層465、475から露出して電子部品416Bを実装できる有効面積421Aを有する。配線板453の上面453Aの有効面積421Aに電子部品416Bを実装する。配線板453の互いに反対側の端部453C、453Dに接着層465、475を介して配線板464、474を固定することで、有効面積421Aを大きくすることができ、接着層465、475や配線板464、474の間際まで電子部品416Bを高密度に実装できる。配線板413、453より配線板414、454、464、474を小さくすることで配線板413、453の上面413A、453Aの有効面積421、421Aを大きくすることができる。
An
なお、配線板464の上面464Aと下面464Bに接着層485、接着層465をそれぞれ固定し、配線板474の上面474Aと下面474Bに接着層495、接着層475をそれぞれ固定してもよい。その後、接着層465、475を配線板453の上面453Aに積層する。
Note that the
有効面積421Aを広げることで、配線板453の上面453Aへの半田ペーストの印刷面積を広げることができ、半田ペーストの厚みバラツキを低減でき、半田ペーストの印刷精度を高めることができる。その結果、作業性を高められ、電子部品パッケージ411の生産コストを抑えられる。積層された配線板453、464、474と接着層465、475、485、495を分割線411Bで切断する。
By expanding the
その後、スルーホール420E、420Fをそれぞれ有する接着層485、495を介して配線板413の下面413Bに配線板464、474を積層する。接着層415は上面415Aとその反対側の下面415Bを有する。接着層455は上面455Aとその反対側の下面455Bを有する。下面415B、455Bは配線板413の上面413Aに位置する。上面415A、455Aは配線板414、454の下面414B、454Bにそれぞれ位置する。接着層465は上面465Aとその反対側の下面465Bを有する。接着層475は上面475Aとその反対側の下面475Bを有する。上面465A、475Aは配線板464、474の下面464B、474Bにそれぞれ位置する。下面465B、475Bは配線板453の上面453Aに位置する。接着層485は上面485Aとその反対側の下面485Bを有する。接着層495は上面495Aとその反対側の下面495Bを有する。下面485B、495Bは配線板464、474の上面464A、474Aにそれぞれ位置する。上面485A、495Aは配線板413の下面413Bに位置する。
Thereafter, the
図12は、分割された配線板413、414、453、454、464、474と接着層415、455、465、475、485、495の斜視図である。積層された配線板413、414、453、454、464、474と接着層415、455、465、475、485、495は分割線411A、411Bに沿ってはルータービット等による機械的な方法で切断することができる。または、配線板413、414、453、454、464、474に分割線411A、411Bに沿って予め形成したスリットやV溝やミシン目で、積層された配線板413、414、453、454、464、474と接着層415、455、465、475、485、495を分割してもよい。
FIG. 12 is a perspective view of divided
なお、配線板413、414、453、454、464、474と接着層415、455、465、475、485、495を分割する前に、配線板413、453の上面413A、453上に電子部品416A、416Bを実装しておくことで、実装コストを抑えられる。配線板413、453を折って分割する場合も、配線板414、454、464、474が配線板413、453の剛性を保つので、配線板413、453の切断時に電子部品416A、416Bには不要な応力を発生させにくくできる。上記の方法により、電子部品416A、416Bを確実にシールドできる電子部品パッケージ411を安定して製造できる。
Before dividing the
接着層415、455、465、475、485、495は、図1Aに示す実施の形態1による接着層115、155と同じ材料よりなりかつ同じ形状や厚みを有し、同じ効果を有する。
なお接着層415、455、465、475、485、495や、配線板413、414、453、454、464、474にFR4グレードやFR5グレードの信頼性の高い部材を用いることで、電子部品パッケージ411の信頼性を高められる。
The
なお接着層415、455、465、475、485、495や、配線板413、414、453、454、464、474にFR4グレードやFR5グレードの信頼性の高い部材を用いることで、電子部品パッケージ411の信頼性を高められる。
The
配線板413、453の大きさが10mm×10mm以下の場合は、図9に示した構造で電子部品パッケージ411の強度を確保できる。配線板413、453の大きさが10mm×10mmを超えた場合、上面413A上の接着層415、455間の中央に接着層415、455と同じ構造の別の接着層を設け、その接着層層上に配線板414、454と同じ構造の別の配線板を設けてもよい。その配線板の上面は金属キャップ412の天面部412Aに当接する。これにより、電子部品パッケージ411の厚み方向での強度を高められる。また、その配線板と金属キャップ412を半田付けや接着剤等で固定することで、電子部品パッケージ411の剛性を高められる。
When the size of the
金属キャップ412は、厚み0.1mm以上1.0mm以下の金属板で形成することが望ましい。厚みが0.1mm未満の場合、取扱時に変形する可能性がある。また厚みが1.0mmを超えると、金属板の加工が難しくなり、重量が大きくなる。金属キャップ412により、シールド効果の他、放熱効果やヒートスプレッド効果を得ることができる。この場合、金属キャップ412の形状をフィン形状にするか、あるいは放熱用のフィンを金属キャップ412に取り付けても良い。
The
またこの場合、スルーホール420A、420Bを熱伝導度の高い部材で形成することで、金属キャップ412に配線板413、453や電子部品416A、416Bの熱を送って電子部品416A、416Bを効果的に放熱することができる。
Further, in this case, by forming the through holes 420A and 420B with a member having high thermal conductivity, the heat of the
また金属キャップ412の少なくとも一部をめっきすることで、金属部分の変色を防止できる。またニッケルめっきや半田めっき等を行うことで、金属キャップ412を配線板414、454に半田で強固に接続することができる。
Further, by plating at least a part of the
電子部品パッケージ411では、配線板414、454が接着層415、455をそれぞれ介して配線板413に固定され、配線板414、454に金属キャップ412が固定されている。金属キャップ412は配線板413の上面413A上に実装されている電子部品416Aに当接しておらず離れている。これにより、金属キャップ412に伝わった外力が電子部品416Aに伝わらないので電子部品416Aに応力が発生せず、小型で信頼性の高い電子部品パッケージ411が得られる。また電子部品416Aの高さあるいは高さのバラツキが金属キャップ412の高さ417Cや電子部品パッケージ411の高さに影響を与えない。
In the
(実施の形態4)
図13Aは実施の形態4における電子部品パッケージ311の斜視図である。図13Bは図13Aに示す電子部品パッケージ311の線13B−13Bにおける断面図である。
(Embodiment 4)
FIG. 13A is a perspective view of
配線板313の上面313Aには、半導体やチップ部品等の複数の電子部品316が実装されている。
A plurality of
配線板313の上面313Aと下面313Bには配線パターンやソルダーレジストが設けられている。配線板314の上面314Aと下面314Bには配線パターンやソルダーレジストが設けられている。配線板354の上面354Aと下面354Bには配線パターンやソルダーレジストが設けられている。電子部品316は配線板313の上面313Aに半田付けで接続された外部電極部を有する。配線板313、314、354はプリント配線板であるが、他の配線板であってもよい。
A wiring pattern and a solder resist are provided on the
配線板314は接着層315を介して配線板313の端部313Cで上面313Aに固定されている。すなわち、配線板313の端部313Cで上面313Aには接着層315が設けられており、接着層315上には配線板314が固定されている。配線板354は接着層355を介して、配線板313の端部313Cの反対側の端部313Dで上面313Aに固定されている。すなわち、配線板313の端部313Dで上面313Aには接着層355が設けられており、接着層355上には配線板354が固定されている。配線板314、354は互いに平行に延びている。
The
複数の電子部品316の少なくとも一部は配線板314、354の間に充填された樹脂よりなる充填層312で覆われている。充填層312で電子部品316を覆うことで、電子部品316の長期の信頼性を高めることができる。
At least a part of the plurality of
配線板313の上面313Aからの充填層312の高さは、配線板313の上面313Aからの配線板314の上面314Aの高さ以下であることが望ましい。これにより、取扱時に充填層312に傷が付きにくくなり、電子部品パッケージ311を厚み方向に積み重ねることができる。また、この構造により、配線板314、354で液状の樹脂を堰き止めることで、その樹脂よりなる充填層312の厚みを均一にすることができ、充填層312を薄くできるので、電子部品パッケージ311のコストを低減できる。
The height of the
このように、電子部品パッケージ311は、複数の半導体等の電子部品316を充填層312で保護できる小型なChip Size/Scale Package(CSP)である。
As described above, the
図14は電子部品パッケージ311の下面斜視図である。配線板313の下面313Bには複数の電極318Bが設けられている。電極318Bがマザーボードに接続されて、電子部品パッケージ311がマザーボードに実装されるように構成されている。図14に示す複数の電極318BはLand Grid Array(LGA)、あるいはFine Pitch LGA(FLGA)である。なお用途に応じて、複数の電極318BはBall Grid Array(BGA)やFine Pitch BGA(FBGA)であってもよい。電極318Bは、配線板313の下面313Bに形成した銅箔やソルダーレジストによって形成することができ、電子部品パッケージ311の実装密度を高められる。
FIG. 14 is a bottom perspective view of the
配線板313より配線板314、354を小さくすることで、配線板313の上面313Aのうち電子部品316を実装できる面積を大きくすることができる。
By making the
配線板313、314、354がガラスエポキシ樹脂より形成されている場合、充填層312はエポキシ樹脂を主に含有することで、配線板313、314、354と充填層312の熱膨張係数を合わせることができる。これにより、配線板313が薄い場合、例えば配線板313が0.6mm以下、望ましくは0.4mm以下の厚みを有する4層の多層配線板である場合でも、配線板313は反らず、電子部品パッケージ311の反りを防止できる。
When the
次に、電子部品パッケージ311の製造方法について説明する。図15から図18、図20、図21は電子部品パッケージ311の製造方法を示す斜視図である。
Next, a method for manufacturing the
図15に示すように、接着層315、355に形成した孔に導電ペーストを充填してスルーホール319A、319Bを形成する。スルーホール319Aを有する接着層315と配線板314とを積層する。スルーホール319Bを有する接着層355と配線板354とを積層する。その後、接着層315、355を配線板313に金型やプレス等の工具で積層する。このように、スルーホール319A、319Bをそれぞれ有する接着層315、355で配線板314、354を配線板313に固定する。特に、接着層315、355が硬い固体で無い場合には、このように接着層315、355を配線板313に予め貼り付けておく。接着層315、355を配線板314、354に予め固定しておくことで、接着層315、355を容易に取り扱うことができる。接着層315は上面315Aとその反対側の下面315Bを有する。接着層355は上面355Aとその反対側の下面355Bを有する。下面315B、355Bは配線板313の上面313Aに位置する。上面315A、355Aは配線板314、354の下面314B、354Bにそれぞれ位置する。
As shown in FIG. 15, the holes formed in the
配線板313の上面313Aには複数の電極318Aが形成されている。配線板314の下面314Bには電極331Aが形成されている。配線板354の下面354Bには電極331Bが形成されている。スルーホール319Aは配線板313の電極318Aと配線板314の電極331Aを接続する。スルーホール319Bは配線板313の電極318Aと配線板354の電極331Bを接続する。
A plurality of
配線板314、354をスルーホール319A、319Bを有する接着層315、355で同時に配線板313に固定してもよい。こうすることで、工数削減が可能となる。
The
図16は、積層された配線板313、314、354と接着層315、355の斜視図である。配線板313の上面313Aは、接着層315、355から露出して電子部品316を実装できる有効面積320を有する。配線板313の上面313Aの有効面積320に電子部品316を実装する。配線板313の互いに反対側の端部313C、313Dに接着層315、355を介して配線板314、354を固定することで、有効面積320を大きくすることができ、接着層315、355や配線板314、354の間際まで電子部品316を高密度に実装できる。
FIG. 16 is a perspective view of
有効面積320を広げることで、配線板313の上面313Aへの半田ペーストの印刷面積を広げることができ、半田ペーストの厚みバラツキを低減でき、半田ペーストの印刷精度を高めることができる。その結果、作業性を高められ、電子部品パッケージ311の生産コストを抑えられる。
By expanding the
配線板314、354の上面314A、354Aに電極332A、332Bをそれぞれ設けてもよい。電極332A、332Bをマザーボードに接続することにより、配線板313の上面313Aをそのマザーボードに向けて、電子部品パッケージ311をそのマザーボードに実装することができる。
図17に示すように、配線板313の上面313A上の有効面積320に複数の電子部品316を実装する。その後、電子部品316の少なくとも一部を充填層312で覆う。
As shown in FIG. 17, a plurality of
図18は充填層312を形成するための壁部321を示す。壁部321には切欠322が形成されている。図18に示すように、配線板313、314、354に壁部321を固定する。壁部321は配線板313、314、354から取り外し可能で再利用でき、効率的に充填層312を形成することができる。配線板313の上面313Aの有効面積320は、配線板314、354と接着層315、355と壁部321で全体的に囲まれている。それらに囲まれた配線板313の上面313Aの有効面積320に充填層312となる充填材を注入する。
FIG. 18 shows a
図19Aと図19Bは、有効面積320に充填材323が注入された配線板313の断面図である。充填材323は硬化前の例えばシリコン樹脂やエポキシ樹脂等の液状の樹脂からなる。充填材323の粘度は、ズリ速度1/秒以上100/秒の範囲で1ポイズ以上1000ポイズ以下であることが望ましい。1ポイズ未満の低粘度の充填材323は高価である。1000ポイズを超える高粘度の充填材323は、充填材323の内部に巻き込んだ気泡が抜けにくい。なお粘度を測定する際のズリ速度が1/秒未満の場合、ずり応力が発生しにくいので粘度測定が難しい。ズリ速度が100/秒を超えた場合、高速回転時の回転が安定した高価な粘度計で粘度を測定する必要がある。
19A and 19B are cross-sectional views of the
図19Aは、壁部321や配線板314、354で囲まれた有効面積320に充填された多量の充填材323を示す。このように充填材323が配線板314、354の上面314A、354Aより上にはみ出した場合、充填材323の表面が傷つきやすく、電子部品パッケージ311の低背化に影響を与える。更に、配線板314、354から充填材323が外部へ溢れ出る可能性があり、電子部品パッケージ311の外周部や配線板313の下面313Bに形成された電極318Bを汚してしまう可能性がある。
FIG. 19A shows a large amount of
壁部321に形成された切欠322の底322Aの上面313Aからの高さH301は、配線板314、354の上面314A、354Aの上面313Aからの高さH302より低い。これにより、切欠322から余分な充填材323を有効面積320から外部に放出でき、図19Bに示すように、上面313Aからの充填材323の高さを配線板314、354のそれより低くすることができ、充填材323が配線板314、354から溢れ出ることを防ぐことができる。これにより、図14に示すように、配線板314、354の上面314A、354Aに電極332A、332Bをそれぞれ形成することができる。これにより、充填材323を容易に充填でき、充填材323の充填や硬化を自動的に機械で行うことができる。
A height H301 from the
図20は充填材323を硬化させて得られた充填層312を示す。なお図20において、壁部321は取り外している。積層された配線板313、314、354と接着層315、355を分割線311Aで切断することにより、複数の電子部品パッケージ311を一括して生産できる。
FIG. 20 shows a
図21は、分割された配線板313、314、354と接着層315、355と充填層312の斜視図である。配線板313、314、354と接着層315、355と充填層312はルータービット等による機械的な方法で切断することができる。または、配線板313、314、354に分割線311Aに沿って予め形成したスリットやV溝やミシン目で、積層された配線板313、314、354と接着層315、355を分割してもよい。
FIG. 21 is a perspective view of the divided
接着層315、355は、図1Aに示す実施の形態1による接着層115、155と同じ材料よりなりかつ同じ厚みや形状を有し、同じ効果を有する。
なお接着層315、355や、配線板313、314、354にFR4グレードやFR5グレードの信頼性の高い部材を用いることで、電子部品パッケージ311の信頼性を高められる。
Note that the reliability of the
なお充填材323(充填層312)がエポキシ樹脂やシリコン樹脂等の樹脂を主に含有することで、充填層312の信頼性を高められる。なお充填材323は、充填層312の強度を大きくするためにガラスや酸化ケイ素、アルミナ等の無機フィラーを含有してもよい。充填材323は水酸化アルミ等の難燃化材を含有してもよく、これにより充填層312の難燃化が可能となる。水酸化アルミニウムAl(OH)3は白色粉末の結晶で約200℃の温度までは安定している。それ以上の温度になると結晶水の解離反応が起こり、水酸化アルミニウムは66%のAl2O3と34%の水に分かれ、この反応時に大きな吸熱効果が得られて充填層312を難燃化する。
In addition, the reliability of the
電子部品パッケージ311の表面をニッケルめっき層等の導体膜で覆うことで、電子部品パッケージ311のシールドを行うこともできる。
The
上記の実施の形態において、「上面」、「下面」、「下方に」等の方向を示す用語は配線板や接着層等の電子部品パッケージの構成部品の位置に依存する相対的な方向を示すにすぎず、上下方向等の絶対的な方向を示すものではない。 In the above embodiment, terms indicating directions such as “upper surface”, “lower surface”, and “downward” indicate relative directions depending on the positions of components of the electronic component package such as a wiring board and an adhesive layer. However, it does not indicate an absolute direction such as a vertical direction.
この電子部品パッケージでは、金属キャップに歪みが発生しても電子部品に不要な応力を発生させないので、ノイズの影響を受けにくい小型の電子機器に有用である。 Since this electronic component package does not cause unnecessary stress on the electronic component even if the metal cap is distorted, it is useful for a small electronic device that is not easily affected by noise.
112 金属キャップ
112A 天面部
112B 側面部(第1の側面部)
112C 側面部(第1の側面部)
113 配線板(第1の配線板)
113C 端部(第1の端部)
113D 端部(第2の端部)
114 配線板(第2の配線板)
115 接着層(第1の接着層)
116 電子部品(第1の電子部品)
120A スルーホール
154 配線板(第3の配線板)
155 接着層(第2の接着層)
212 金属キャップ
212A 天面部
212B 側面部(第1の側面部)
212C 側面部(第1の側面部)
213 配線板(第1の配線板)
213C 端部(第1の端部)
213D 端部(第2の端部)
214 配線板(第2の配線板)
215 接着層(第1の接着層)
216A 電子部品(第1の電子部品)
216B 電子部品(第2の電子部品)
220A スルーホール
254 配線板(第3の配線板)
255 接着層(第2の接着層)
264 配線板(第4の配線板)
265 接着層(第3の接着層)
274 配線板(第5の配線板)
275 接着層(第4の接着層)
312 充填層
313 配線板(第1の配線板)
313C 端部(第1の端部)
313D 端部(第2の端部)
314 配線板(第2の配線板)
315 接着層(第1の接着層)
316 電子部品
320A スルーホール
323 充填材
354 配線板(第3の配線板)
355 接着層(第2の接着層)
412 金属キャップ
412A 天面部
412B 側面部(第1の側面部)
412C 側面部(第1の側面部)
413 配線板(第1の配線板)
413C 端部(第1の端部)
413D 端部(第2の端部)
414 配線板(第2の配線板)
415 接着層(第1の接着層)
416A 電子部品(第1の電子部品)
416B 電子部品(第2の電子部品)
420A スルーホール
453 配線板(第7の配線板)
454 配線板(第3の配線板)
455 接着層(第2の接着層)
464 配線板(第4の配線板)
465 接着層(第5の接着層)
474 配線板(第5の配線板)
475 接着層(第6の接着層)
485 接着層(第3の接着層)
495 接着層(第4の接着層)
1112B 辺(第1の辺)
1212B 辺(第1の辺)
1412B 辺(第1の辺)
1112C 辺(第2の辺)
1212C 辺(第2の辺)
1412C 辺(第2の辺)
112
112C Side surface portion (first side surface portion)
113 Wiring board (first wiring board)
113C end (first end)
113D end (second end)
114 Wiring board (second wiring board)
115 Adhesive layer (first adhesive layer)
116 Electronic component (first electronic component)
120A Through
155 Adhesive layer (second adhesive layer)
212
212C Side surface (first side surface)
213 Wiring board (first wiring board)
213C end (first end)
213D end (second end)
214 Wiring board (second wiring board)
215 Adhesive layer (first adhesive layer)
216A Electronic component (first electronic component)
216B Electronic component (second electronic component)
220A Through
255 Adhesive layer (second adhesive layer)
H.264 wiring board (fourth wiring board)
265 Adhesive layer (third adhesive layer)
274 Wiring board (fifth wiring board)
275 Adhesive layer (fourth adhesive layer)
312
313C end (first end)
313D end (second end)
314 Wiring board (second wiring board)
315 Adhesive layer (first adhesive layer)
316 Electronic Component
355 Adhesive layer (second adhesive layer)
412
412C Side surface portion (first side surface portion)
413 Wiring board (first wiring board)
413C end (first end)
413D end (second end)
414 Wiring board (second wiring board)
415 Adhesive layer (first adhesive layer)
416A Electronic component (first electronic component)
416B Electronic component (second electronic component)
420A Through
454 Wiring board (third wiring board)
455 Adhesive layer (second adhesive layer)
464 Wiring board (fourth wiring board)
465 Adhesive layer (fifth adhesive layer)
474 Wiring board (fifth wiring board)
475 Adhesive layer (sixth adhesive layer)
485 Adhesive layer (third adhesive layer)
495 Adhesive layer (fourth adhesive layer)
1112B side (first side)
1212B side (first side)
1412B side (first side)
1112C side (second side)
1212C side (second side)
1412C side (second side)
Claims (8)
前記第1の配線板の上面上に実装された第1の電子部品と、
前記第1の配線板の前記上面上に設けられた第1の接着層と、
前記第1の接着層の上面上に設けられた、前記第1の配線板より小さい第2の配線板と、
前記第1の配線板の前記上面上に設けられた第2の接着層と、
前記第2の接着層の上面上に設けられた、前記第1の配線板より小さい第3の配線板と、
前記第1の配線板の前記上面と前記第2の配線板と前記第1の電子部品と前記第3の配線板とを覆う金属キャップを備え、
前記第1の配線板は互いに反対側の第1の端部と第2の端部とを有し、
前記第1の接着層と前記第2の接着層は、前記第1の配線板の前記第1の端部と前記第2の端部にそれぞれ設けられ、
前記金属キャップは、
前記第2の配線板および前記第3の配線板の上面に当接して、互いに反対側の第1の辺と第2の辺とを有する天面部と、
前記天面部の前記第1の辺から下方に延び、前記第1の配線板と前記第1の接着層と前記第2の配線板との合計の高さ、および、前記第1の配線板と前記第2の接着層と前記第3の配線板との合計の高さ以下の高さを有する第1の側面部と、
前記天面部の前記第2の辺から下方に延び、前記第1の配線板と前記第1の接着層と前記第2の配線板との合計の高さ、および、前記第1の配線板と前記第2の接着層と前記第3の配線板との合計の高さ以下の高さを有する第2の側面部と、
を有する電子部品パッケージ。 A first wiring board;
A first electronic component mounted on the upper surface of the first wiring board;
A first adhesive layer provided on the upper surface of the first wiring board;
A second wiring board smaller than the first wiring board provided on the upper surface of the first adhesive layer;
A second adhesive layer provided on the upper surface of the first wiring board;
A third wiring board smaller than the first wiring board provided on the upper surface of the second adhesive layer;
A metal cap that covers the upper surface of the first wiring board, the second wiring board, the first electronic component, and the third wiring board ;
The first wiring board has a first end and a second end opposite to each other;
The first adhesive layer and the second adhesive layer are provided on the first end and the second end of the first wiring board, respectively.
The metal cap is
A top surface portion having a first side and a second side opposite to each other in contact with the upper surfaces of the second wiring board and the third wiring board;
Extending downward from the first side of the top surface portion, the total height of the first wiring board, the first adhesive layer, and the second wiring board; and the first wiring board; A first side surface portion having a height equal to or lower than a total height of the second adhesive layer and the third wiring board;
A total height of the first wiring board, the first adhesive layer, and the second wiring board; and the first wiring board, extending downward from the second side of the top surface portion. A second side surface portion having a height equal to or less than a total height of the second adhesive layer and the third wiring board;
Having an electronic component package.
前記第1の配線板の前記下面上に設けられた第3の接着層と、
前記第3の接着層の下面上に設けられた前記第4の配線板と、
をさらに備えた請求項1に記載の電子部品パッケージ。 And a second electronic component mounted on the lower surface of the front Symbol first wiring board,
A third adhesive layer provided on the lower surface of the first wiring board;
The fourth wiring board provided on the lower surface of the third adhesive layer;
Further electronic component package according to claim 1 comprising a.
前記第4の接着層の下面上に設けられた前記第5の配線板と、
をさらに備え、
前記第3の接着層と前記第4の接着層は、前記第1の配線板の前記第1の端部と前記第2の端部にそれぞれ設けられた、
請求項4に記載の電子部品パッケージ。 A fourth adhesive layer provided on the lower surface of the first wiring board;
The fifth wiring board provided on the lower surface of the fourth adhesive layer;
Further comprising
The third adhesive layer and the fourth adhesive layer are provided on the first end and the second end of the first wiring board, respectively.
The electronic component package according to claim 4 .
前記第3の接着層の下面上に設けられた第4の配線板と、
前記第1の配線板の前記下面上に設けられた第4の接着層と、
前記第4の接着層の下面上に設けられた第5の配線板と、
前記第4の配線板の下面上に設けられた第5の接着層と、
前記第5の配線板の下面上に設けられた第6の接着層と、
前記第5の接着層の下面上と前記第6の接着層の下面上に設けられた第7の配線板と、
前記第7の配線板の上面に実装された第2の電子部品と、
をさらに備えた請求項1に記載の電子部品パッケージ。 A third adhesive layer provided before SL on the lower surface of the first wiring board,
A fourth wiring board provided on the lower surface of the third adhesive layer;
A fourth adhesive layer provided on the lower surface of the first wiring board;
A fifth wiring board provided on the lower surface of the fourth adhesive layer;
A fifth adhesive layer provided on the lower surface of the fourth wiring board;
A sixth adhesive layer provided on the lower surface of the fifth wiring board;
A seventh wiring board provided on the lower surface of the fifth adhesive layer and on the lower surface of the sixth adhesive layer;
A second electronic component mounted on the upper surface of the seventh wiring board;
Further electronic component package according to claim 1 comprising a.
前記第1の配線板の前記上面上に第2の接着層を介して、前記第1の配線板より小さい第3の配線板を固定するステップと、
前記第1の配線板の前記上面上に第1の電子部品を実装するステップと、
前記第1の配線板の前記上面と前記第2の配線板と前記第1の電子部品と前記第3の配線板とを金属キャップで覆うステップとを備え、
前記第1の配線板は互いに反対側の第1の端部と第2の端部とを有し、
前記第1の接着層と前記第2の接着層は、前記第1の配線板の前記第1の端部と前記第2の端部にそれぞれ設けられ、
前記金属キャップは、
前記第2の配線板および前記第3の配線板の上面に当接して、互いに反対側の第1の辺と第2の辺とを有する天面部と、
前記天面部の前記第1の辺から下方に延び、前記第1の配線板と前記第1の接着層と前記第2の配線板との合計の高さ、および、前記第1の配線板と前記第2の接着層と前記第3の配線板との合計の高さ以下の高さを有する第1の側面部と、
前記天面部の前記第2の辺から下方に延び、前記第1の配線板と前記第1の接着層と前記第2の配線板との合計の高さ、および、前記第1の配線板と前記第2の接着層と前記第3の配線板との合計の高さ以下の高さを有する第2の側面部とを有する、
電子部品パッケージの製造方法。 Fixing a second wiring board smaller than the first wiring board through a first adhesive layer on an upper surface of the first wiring board;
Fixing a third wiring board smaller than the first wiring board via a second adhesive layer on the upper surface of the first wiring board;
Mounting a first electronic component on the top surface of the first wiring board;
And a step of covering with the first of said upper surface and said second wiring board and the first electronic component third metal cap and a wiring board of the wiring board,
The first wiring board has a first end and a second end opposite to each other;
The first adhesive layer and the second adhesive layer are provided on the first end and the second end of the first wiring board, respectively.
The metal cap is
A top surface portion having a first side and a second side opposite to each other in contact with the upper surfaces of the second wiring board and the third wiring board;
Extending downward from the first side of the top surface portion, the total height of the first wiring board, the first adhesive layer, and the second wiring board; and the first wiring board; A first side surface portion having a height equal to or lower than a total height of the second adhesive layer and the third wiring board;
A total height of the first wiring board, the first adhesive layer, and the second wiring board; and the first wiring board, extending downward from the second side of the top surface portion. A second side surface portion having a height equal to or less than a total height of the second adhesive layer and the third wiring board;
Electronic component package manufacturing method.
前記第1の配線板の前記下面に第2の電子部品を実装するステップと、
をさらに含む、請求項7に記載の電子部品パッケージの製造方法。 Fixing a fourth wiring board smaller than the first wiring board via a third adhesive layer on the lower surface of the first wiring board;
Mounting a second electronic component on the lower surface of the first wiring board;
The method of manufacturing an electronic component package according to claim 7 , further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009533031A JP5234001B2 (en) | 2007-09-21 | 2008-09-05 | Electronic component package and manufacturing method thereof |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007244835 | 2007-09-21 | ||
JP2007244836 | 2007-09-21 | ||
JP2007244836 | 2007-09-21 | ||
JP2007244837 | 2007-09-21 | ||
JP2007244837 | 2007-09-21 | ||
JP2007244835 | 2007-09-21 | ||
PCT/JP2008/002457 WO2009037807A1 (en) | 2007-09-21 | 2008-09-05 | Electronic component package and method for producing the same |
JP2009533031A JP5234001B2 (en) | 2007-09-21 | 2008-09-05 | Electronic component package and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009037807A1 JPWO2009037807A1 (en) | 2011-01-06 |
JP5234001B2 true JP5234001B2 (en) | 2013-07-10 |
Family
ID=40467636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009533031A Expired - Fee Related JP5234001B2 (en) | 2007-09-21 | 2008-09-05 | Electronic component package and manufacturing method thereof |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5234001B2 (en) |
CN (1) | CN101803477B (en) |
TW (1) | TW200921867A (en) |
WO (1) | WO2009037807A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY166727A (en) * | 2012-10-03 | 2018-07-18 | Shindengen Electric Mfg | Electronic device |
US20210153339A1 (en) * | 2020-12-23 | 2021-05-20 | Intel Corporation | Trace routable radiation shield |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04171683A (en) * | 1990-11-06 | 1992-06-18 | Taiyo Yuden Co Ltd | External connecting terminal with linear terminal lead, hybrid integrated circuit device with it, and manufacture thereof |
JPH04313299A (en) * | 1991-04-11 | 1992-11-05 | Toshiba Corp | Mounting structure in electronic apparatus |
JPH0955597A (en) * | 1995-08-16 | 1997-02-25 | Nec Corp | Semiconductor device |
JPH10112517A (en) * | 1996-10-03 | 1998-04-28 | Ngk Spark Plug Co Ltd | Electronic components housing package |
JPH1167947A (en) * | 1997-08-20 | 1999-03-09 | Sony Corp | Surface mounting method of hybrid integrated circuit device, hybrid integrated circuit device and hybrid integrated circuit device package |
JP2005236256A (en) * | 2003-09-12 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Connector sheet, wiring board and manufacturing method of connector sheet and wiring board |
JP2006040870A (en) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Connection member and mount assembly, and production method of the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148595A (en) * | 1999-11-19 | 2001-05-29 | Murata Mfg Co Ltd | Electronic device with shield case |
JP2007066936A (en) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | High-frequency module and method of manufacturing same |
US7135644B1 (en) * | 2006-02-01 | 2006-11-14 | International Business Machines Corporation | Permeable conductive shield having a laminated structure |
-
2008
- 2008-09-05 WO PCT/JP2008/002457 patent/WO2009037807A1/en active Application Filing
- 2008-09-05 CN CN2008801079761A patent/CN101803477B/en not_active Expired - Fee Related
- 2008-09-05 JP JP2009533031A patent/JP5234001B2/en not_active Expired - Fee Related
- 2008-09-19 TW TW097136058A patent/TW200921867A/en unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04171683A (en) * | 1990-11-06 | 1992-06-18 | Taiyo Yuden Co Ltd | External connecting terminal with linear terminal lead, hybrid integrated circuit device with it, and manufacture thereof |
JPH04313299A (en) * | 1991-04-11 | 1992-11-05 | Toshiba Corp | Mounting structure in electronic apparatus |
JPH0955597A (en) * | 1995-08-16 | 1997-02-25 | Nec Corp | Semiconductor device |
JPH10112517A (en) * | 1996-10-03 | 1998-04-28 | Ngk Spark Plug Co Ltd | Electronic components housing package |
JPH1167947A (en) * | 1997-08-20 | 1999-03-09 | Sony Corp | Surface mounting method of hybrid integrated circuit device, hybrid integrated circuit device and hybrid integrated circuit device package |
JP2005236256A (en) * | 2003-09-12 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Connector sheet, wiring board and manufacturing method of connector sheet and wiring board |
JP2006040870A (en) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | Connection member and mount assembly, and production method of the same |
Also Published As
Publication number | Publication date |
---|---|
TW200921867A (en) | 2009-05-16 |
CN101803477A (en) | 2010-08-11 |
JPWO2009037807A1 (en) | 2011-01-06 |
WO2009037807A1 (en) | 2009-03-26 |
CN101803477B (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2141972B1 (en) | Component-incorporating module and its manufacturing method | |
JP4805901B2 (en) | Semiconductor package | |
US20060043562A1 (en) | Circuit device and manufacture method for circuit device | |
US8013443B2 (en) | Electronic carrier board and package structure thereof | |
CN100527412C (en) | Electronic circuit module and method for fabrication thereof | |
KR100826988B1 (en) | Printed circuit board and flip chip package using the same | |
JP2009283828A (en) | Semiconductor device, and manufacturing method of semiconductor device | |
US20190037707A1 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
US11848275B2 (en) | Integrated shield package and method | |
JP5234001B2 (en) | Electronic component package and manufacturing method thereof | |
KR102432860B1 (en) | Semiconductor package | |
KR101101550B1 (en) | Solder Ball and Semiconductor Package | |
KR20050001930A (en) | Hidensity chip scale package and the manufacturing method thereof | |
CN112543546B (en) | Circuit board with heat dissipation structure and manufacturing method thereof | |
US20130249087A1 (en) | Electronic component and manufacture method thereof | |
WO2022064698A1 (en) | Method for manufacturing electronic component module, method for manufacturing electronic circuit board, and method for manufacturing component built-in board | |
KR100772098B1 (en) | Stack type package | |
CN101204124B (en) | Warpage preventing substrates and method of making the same | |
US20140027160A1 (en) | Printed circuit board and fabricating method thereof | |
KR102536256B1 (en) | Embedded printed circuit board | |
KR20110115780A (en) | Pcb, package on package substrate and the manufacturing method thereof | |
JP2015159160A (en) | wiring board and connection structure | |
JP2005183879A (en) | High heat radiation type plastic package | |
KR20110117779A (en) | Method for manufacturing circuit board | |
KR20110004514A (en) | Power module assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |