JP5226374B2 - Switching regulator - Google Patents

Switching regulator Download PDF

Info

Publication number
JP5226374B2
JP5226374B2 JP2008112942A JP2008112942A JP5226374B2 JP 5226374 B2 JP5226374 B2 JP 5226374B2 JP 2008112942 A JP2008112942 A JP 2008112942A JP 2008112942 A JP2008112942 A JP 2008112942A JP 5226374 B2 JP5226374 B2 JP 5226374B2
Authority
JP
Japan
Prior art keywords
voltage
terminal
buffer
output
switch transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008112942A
Other languages
Japanese (ja)
Other versions
JP2009268208A (en
Inventor
真 見谷
敏之 津崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008112942A priority Critical patent/JP5226374B2/en
Publication of JP2009268208A publication Critical patent/JP2009268208A/en
Application granted granted Critical
Publication of JP5226374B2 publication Critical patent/JP5226374B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、スイッチングレギュレータに関する。   The present invention relates to a switching regulator.

スイッチングレギュレータは、一次電池や二次電池等の電圧を入力電圧とし、機器に要求される所望電圧を出力する。一次電池や二次電池等から得られる電圧は機器に要求される所望電圧と必ずしも一致しないので、スイッチングレギュレータは入力端子から出力端子に伝達するエネルギをスイッチトランジスタによって調整して出力端子の平滑回路によって平滑することにより、スイッチングレギュレータは所望電圧を出力する。   The switching regulator uses a voltage of a primary battery or a secondary battery as an input voltage, and outputs a desired voltage required for the device. Since the voltage obtained from the primary battery, secondary battery, etc. does not necessarily match the desired voltage required for the device, the switching regulator adjusts the energy transmitted from the input terminal to the output terminal by the switch transistor and uses a smoothing circuit at the output terminal. By smoothing, the switching regulator outputs a desired voltage.

ここで、電源投入直後の出力電圧は、接地電圧であり、所望電圧と大きく異なる。よって、スイッチングレギュレータは、入力端子から出力端子に大きなエネルギを伝達しようとするので、大電流をスイッチトランジスタを介して流そうとする（電源投入直後の大電流をラッシュカレントと呼ぶ）。このラッシュカレントが流れると、スイッチトランジスタが破壊されることがある。   Here, the output voltage immediately after power-on is the ground voltage, which is greatly different from the desired voltage. Therefore, since the switching regulator tries to transmit a large amount of energy from the input terminal to the output terminal, it tries to flow a large current through the switch transistor (a large current immediately after power-on is called a rush current). When this rush current flows, the switch transistor may be destroyed.

この対策とし、スイッチングレギュレータは、基準電圧回路とエラーアンプとの間にソフトスタート回路を設ける。基準電圧回路は、基準電圧を生成する。エラーアンプは、スイッチトランジスタを制御する。ソフトスタート回路は、所定時間で０ボルトから基準電圧に徐々に変化する電圧を生成する。すると、エラーアンプの出力電圧が徐々に変化することになり、スイッチトランジスタがオンする時間が徐々に長くなることになる。よって、スイッチングレギュレータの出力電圧は急激に高くならず、ラッシュカレントは防止される（例えば、特許文献１参照）。   As a countermeasure, the switching regulator is provided with a soft start circuit between the reference voltage circuit and the error amplifier. The reference voltage circuit generates a reference voltage. The error amplifier controls the switch transistor. The soft start circuit generates a voltage that gradually changes from 0 volts to a reference voltage in a predetermined time. Then, the output voltage of the error amplifier gradually changes, and the time during which the switch transistor is turned on gradually increases. Therefore, the output voltage of the switching regulator does not increase rapidly, and rush current is prevented (see, for example, Patent Document 1).

また、スイッチングレギュレータは、エラーアンプとスイッチトランジスタとの間にＰＷＭ制御回路及びバッファを設けている。図６は、従来のバッファを示す回路図である。図７は、従来のバッファにおける出力電圧を示すタイムチャートである。   The switching regulator includes a PWM control circuit and a buffer between the error amplifier and the switch transistor. FIG. 6 is a circuit diagram showing a conventional buffer. FIG. 7 is a time chart showing the output voltage in the conventional buffer.

バッファは、電源端子６１、接地端子６２、入力端子６３及び出力端子６４を有する。また、バッファは、インバータ６５〜６８を有する。   The buffer has a power supply terminal 61, a ground terminal 62, an input terminal 63 and an output terminal 64. The buffer has inverters 65-68.

インバータ６５〜６８の駆動能力は、後段ほど大きい。最前段のインバータ６５は、ＰＷＭ制御回路に接続される入力端子６３から矩形波の入力電圧を入力される。最後段のインバータ６８は、スイッチトランジスタに接続される出力端子６４から矩形波の出力電圧を出力し、大きなゲート容量を持つスイッチトランジスタを制御する。
特開２００５−１７６４７６号公報 The drive capability of the inverters 65 to 68 is larger in the subsequent stage. The front-stage inverter 65 receives a rectangular wave input voltage from an input terminal 63 connected to the PWM control circuit. The inverter 68 at the last stage outputs a rectangular wave output voltage from the output terminal 64 connected to the switch transistor, and controls the switch transistor having a large gate capacity.
JP 2005-176476 A

しかし、通常大きな位相補償容量がエラーアンプに接続されているため、エラーアンプの動作が安定するまでの時間がバッファよりも長い。よって、電源投入直後の期間Ｘにおいて、電源電圧が立ち上がるが、バッファの入力端子に異常な信号が入力する可能性があり、バッファの出力端子から異常な信号が出力する可能性があり、スイッチトランジスタのゲートにローが入力すると、スイッチトランジスタがオンし、ラッシュカレントが流れる可能性がある。   However, since a large phase compensation capacitor is usually connected to the error amplifier, the time until the operation of the error amplifier becomes stable is longer than that of the buffer. Therefore, in the period X immediately after power-on, the power supply voltage rises, but an abnormal signal may be input to the input terminal of the buffer, and an abnormal signal may be output from the output terminal of the buffer. When a low level is input to the gate, the switch transistor is turned on and a rush current may flow.

本発明は、上記課題に鑑みてなされ、電源投入直後のラッシュカレントを防止できるスイッチングレギュレータを提供する。   The present invention is made in view of the above problems, and provides a switching regulator capable of preventing a rush current immediately after power-on.

本発明は、上記課題を解決するため、スイッチングレギュレータにおいて、入力電圧を入力される入力端子と、出力電圧を出力する出力端子と、前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、を備えることを特徴とするスイッチングレギュレータを提供する。   In order to solve the above-described problem, the present invention provides a switching regulator that is provided between an input terminal that receives an input voltage, an output terminal that outputs an output voltage, and the input terminal and the output terminal. A switch transistor for adjusting energy transmitted from the terminal to the output terminal; a smoothing circuit provided at the output terminal for smoothing the output voltage; and a control for on / off controlling the switch transistor so that the output voltage becomes a desired voltage Provided between the circuit, the gate of the switch transistor and the output terminal of the control circuit, immediately after the power is turned on, the switch transistor operates to turn off, and when a predetermined time elapses after the power is turned on, A buffer for driving the output voltage of the control circuit to the gate of the switch transistor. To provide a switching regulator, characterized in that.

本発明では、電源投入直後において、バッファの入力端子に異常な信号が入力しても、バッファはスイッチトランジスタをオフさせるので、ラッシュカレントが流れない。   In the present invention, even if an abnormal signal is inputted to the input terminal of the buffer immediately after the power is turned on, the buffer turns off the switch transistor, so that no rush current flows.

以下、本発明の実施形態を、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

まず、スイッチングレギュレータの構成について説明する。図１は、スイッチングレギュレータを示すブロック図である。   First, the configuration of the switching regulator will be described. FIG. 1 is a block diagram showing a switching regulator.

スイッチングレギュレータは、電源端子３１、接地端子３２、入力端子３３及び出力端子３４を有する。また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。   The switching regulator has a power supply terminal 31, a ground terminal 32, an input terminal 33 and an output terminal 34. The switching regulator includes a battery 11, a switch transistor 12, a coil 13, a capacitor 14, a load 15, resistors 16 to 17, a diode 18, a reference voltage circuit 19, a soft start circuit 20, an error amplifier 21, a PWM control circuit 22, and a buffer. 23.

電源端子３１と入力端子３３とは接続される。電池１１は、入力端子３３と接地端子３２との間に設けられる。スイッチトランジスタ１２は、ゲートをバッファ２３の出力端子に接続され、ソース及びバックゲートを入力端子３３に接続され、ドレインをコイル１３の一端とダイオード１８のカソードとの接続点に接続される。コイル１３は、他端を出力端子３４に接続される。容量１４及び負荷１５は、出力端子３４と接地端子３２との間に設けられる。抵抗１６〜１７は、出力端子３４と接地端子３２との間で直列接続する。ダイオード１８は、アノードを接地端子３２に接続される。基準電圧回路１９は、電源端子３１と接地端子３２との間に設けられ、出力端子をソフトスタート回路２０の入力端子に接続される。ソフトスタート回路２０は、電源端子３１と接地端子３２との間に設けられ、出力端子をエラーアンプ２１の非反転入力端子に接続される。エラーアンプ２１は、電源端子３１と接地端子３２との間に設けられ、反転入力端子を抵抗１６と抵抗１７との接続点に接続され、出力端子をＰＷＭ制御回路２２の入力端子に接続される。ＰＷＭ制御回路２２は、電源端子３１と接地端子３２との間に設けられ、出力端子をバッファ２３の入力端子に接続される。バッファ２３は、電源端子３１と接地端子３２との間に設けられる。   The power supply terminal 31 and the input terminal 33 are connected. The battery 11 is provided between the input terminal 33 and the ground terminal 32. The switch transistor 12 has a gate connected to the output terminal of the buffer 23, a source and a back gate connected to the input terminal 33, and a drain connected to a connection point between one end of the coil 13 and the cathode of the diode 18. The other end of the coil 13 is connected to the output terminal 34. The capacitor 14 and the load 15 are provided between the output terminal 34 and the ground terminal 32. The resistors 16 to 17 are connected in series between the output terminal 34 and the ground terminal 32. The diode 18 has an anode connected to the ground terminal 32. The reference voltage circuit 19 is provided between the power supply terminal 31 and the ground terminal 32, and the output terminal is connected to the input terminal of the soft start circuit 20. The soft start circuit 20 is provided between the power supply terminal 31 and the ground terminal 32, and the output terminal is connected to the non-inverting input terminal of the error amplifier 21. The error amplifier 21 is provided between the power supply terminal 31 and the ground terminal 32, the inverting input terminal is connected to the connection point between the resistor 16 and the resistor 17, and the output terminal is connected to the input terminal of the PWM control circuit 22. . The PWM control circuit 22 is provided between the power supply terminal 31 and the ground terminal 32, and the output terminal is connected to the input terminal of the buffer 23. The buffer 23 is provided between the power supply terminal 31 and the ground terminal 32.

ここで、抵抗１６〜１７と基準電圧回路１９とソフトスタート回路２０とエラーアンプ２１とＰＷＭ制御回路２２とは制御回路を構成し、制御回路は出力電圧が所望電圧になるようスイッチトランジスタ１２をオンオフ制御する。コイル１３及び容量１４は平滑回路を構成し、平滑回路は出力電圧を平滑する。   Here, the resistors 16 to 17, the reference voltage circuit 19, the soft start circuit 20, the error amplifier 21, and the PWM control circuit 22 constitute a control circuit, and the control circuit turns on and off the switch transistor 12 so that the output voltage becomes a desired voltage. Control. The coil 13 and the capacitor 14 constitute a smoothing circuit, and the smoothing circuit smoothes the output voltage.

次に、スイッチングレギュレータの動作について説明する。   Next, the operation of the switching regulator will be described.

スイッチングレギュレータは、スイッチトランジスタ１２をオンオフ制御することにより、入力電圧を入力される入力端子３３から出力電圧を出力する出力端子３４に伝達するエネルギを調整し、その後、出力電圧をコイル１３及び容量１４によって平滑し、所望電圧を負荷１５に出力する。   The switching regulator controls on / off of the switch transistor 12 to adjust energy transmitted from the input terminal 33 to which the input voltage is input to the output terminal 34 that outputs the output voltage, and then the output voltage is converted to the coil 13 and the capacitor 14. The desired voltage is output to the load 15.

出力電圧は、抵抗１６〜１７によって分圧され、分圧電圧になる。分圧電圧はエラーアンプ２１の反転入力端子に入力する。基準電圧回路１９は基準電圧を生成し、基準電圧はソフトスタート回路２０に入力する。ソフトスタート回路２０は、所定時間で０ボルトから基準電圧に徐々に変化する電圧を生成し、その電圧をエラーアンプ２１の非反転入力端子に出力する。エラーアンプ２１は、分圧電圧とソフトスタート回路２０の出力電圧との差分電圧を増幅してＰＷＭ制御回路２２に出力する。ＰＷＭ制御回路２２は、エラーアンプ２１の出力電圧によってデューティを変化させる矩形波の電圧を生成し、その電圧をバッファ２３に出力する。バッファ２３は、大きなゲート容量を持つスイッチトランジスタ１２を制御する。   The output voltage is divided by the resistors 16 to 17 to become a divided voltage. The divided voltage is input to the inverting input terminal of the error amplifier 21. The reference voltage circuit 19 generates a reference voltage, and the reference voltage is input to the soft start circuit 20. The soft start circuit 20 generates a voltage that gradually changes from 0 volts to a reference voltage in a predetermined time, and outputs the voltage to the non-inverting input terminal of the error amplifier 21. The error amplifier 21 amplifies the differential voltage between the divided voltage and the output voltage of the soft start circuit 20 and outputs the amplified voltage to the PWM control circuit 22. The PWM control circuit 22 generates a rectangular wave voltage whose duty is changed by the output voltage of the error amplifier 21, and outputs the voltage to the buffer 23. The buffer 23 controls the switch transistor 12 having a large gate capacity.

次に、バッファ２３の構成について説明する。図２は、バッファを示すブロック図である。   Next, the configuration of the buffer 23 will be described. FIG. 2 is a block diagram illustrating the buffer.

バッファ２３は、電源端子３１、接地端子３２、入力端子４１及び出力端子４２を有する。また、バッファ２３は、インバータ４３〜４６、バッファソフトスタート回路４７、寄生ダイオード４８を有する。   The buffer 23 includes a power supply terminal 31, a ground terminal 32, an input terminal 41, and an output terminal 42. The buffer 23 includes inverters 43 to 46, a buffer soft start circuit 47, and a parasitic diode 48.

インバータ４３は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子を入力端子４１に接続される。インバータ４４は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子をインバータ４３の出力端子に接続される。インバータ４５は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続され、入力端子をインバータ４４の出力端子に接続される。インバータ４６は、電源端子を電源端子３１に接続され、接地端子をバッファソフトスタート回路４７の出力端子に接続され、入力端子をインバータ４５の出力端子に接続され、出力端子を出力端子４２に接続される。つまり、インバータ４３〜４６は、入力端子４１と出力端子４２との間に順次接続される。バッファソフトスタート回路４７は、電源端子を電源端子３１に接続され、接地端子を接地端子３２に接続される。寄生ダイオード４８は、アノードをインバータ４６のＮＭＯＳトランジスタのバックゲートに接続され、カソードを出力端子４２に接続される。   The inverter 43 has a power terminal connected to the power terminal 31, a ground terminal connected to the ground terminal 32, and an input terminal connected to the input terminal 41. The inverter 44 has a power supply terminal connected to the power supply terminal 31, a ground terminal connected to the ground terminal 32, and an input terminal connected to the output terminal of the inverter 43. The inverter 45 has a power supply terminal connected to the power supply terminal 31, a ground terminal connected to the ground terminal 32, and an input terminal connected to the output terminal of the inverter 44. The inverter 46 has a power supply terminal connected to the power supply terminal 31, a ground terminal connected to the output terminal of the buffer soft start circuit 47, an input terminal connected to the output terminal of the inverter 45, and an output terminal connected to the output terminal 42. The That is, the inverters 43 to 46 are sequentially connected between the input terminal 41 and the output terminal 42. The buffer soft start circuit 47 has a power supply terminal connected to the power supply terminal 31 and a ground terminal connected to the ground terminal 32. The parasitic diode 48 has an anode connected to the back gate of the NMOS transistor of the inverter 46 and a cathode connected to the output terminal 42.

ここで、バッファソフトスタート回路４７は、電源投入直後の期間Ａ及び期間Ｂでは、電源電圧付近の電圧を出力し、期間Ｃでは、電源電圧付近から接地電圧付近に徐々に低くなる電圧を出力し、期間Ｄでは、接地電圧付近を出力する。バッファソフトスタート回路４７の出力電圧が電源電圧付近になると、寄生ダイオード４８は出力端子４２の電圧を電源電圧付近にする。   Here, the buffer soft start circuit 47 outputs a voltage near the power supply voltage in the period A and the period B immediately after the power is turned on, and outputs a voltage gradually decreasing from the vicinity of the power supply voltage to the ground voltage in the period C. In the period D, the vicinity of the ground voltage is output. When the output voltage of the buffer soft start circuit 47 is close to the power supply voltage, the parasitic diode 48 makes the voltage of the output terminal 42 close to the power supply voltage.

次に、バッファ２３の動作について説明する。図３は、バッファにおける出力電圧を示すタイムチャートである。   Next, the operation of the buffer 23 will be described. FIG. 3 is a time chart showing the output voltage in the buffer.

電源投入直後の期間Ａにおいて、電源電圧が立ち上がるが、バッファ２３の入力端子に異常な信号が入力する可能性がある。しかし、インバータ４６の接地端子の電圧は電源電圧付近になるので、インバータ４６及びバッファ２３の出力電圧は電源電圧付近になる。所定時間経過後の期間Ｂにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力される。しかし、インバータ４６の接地端子の電圧は電源電圧付近になっているので、インバータ４６及びバッファ２３の出力電圧は電源電圧付近になっている。ここで、大電流を流すスイッチトランジスタ１２の閾値電圧の絶対値は寄生ダイオード４８よりも高いので、電源投入直後の期間Ａ及び期間Ｂにスイッチトランジスタ１２はオフする。所定時間経過後の期間Ｃにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力されている。ここで、インバータ４６の接地端子の電圧が電源電圧付近から接地電圧付近に徐々に低くなる。よって、インバータ４６及びバッファ２３の出力電圧に入力電圧が徐々に現れ始める。所定時間経過後の期間Ｄにおいて、電源電圧が立ち上がっていて、バッファ２３の入力端子に正常な信号が入力されている。ここで、インバータ４６の接地端子の電圧が接地電圧付近になる。よって、インバータ４６及びバッファ２３の出力電圧に入力電圧が現れる。   In the period A immediately after the power is turned on, the power supply voltage rises, but an abnormal signal may be input to the input terminal of the buffer 23. However, since the voltage at the ground terminal of the inverter 46 is close to the power supply voltage, the output voltages of the inverter 46 and the buffer 23 are close to the power supply voltage. In a period B after a predetermined time elapses, the power supply voltage rises and a normal signal is input to the input terminal of the buffer 23. However, since the voltage at the ground terminal of the inverter 46 is in the vicinity of the power supply voltage, the output voltages of the inverter 46 and the buffer 23 are in the vicinity of the power supply voltage. Here, since the absolute value of the threshold voltage of the switch transistor 12 through which a large current flows is higher than that of the parasitic diode 48, the switch transistor 12 is turned off in the period A and the period B immediately after the power is turned on. In a period C after a predetermined time has elapsed, the power supply voltage has risen and a normal signal is input to the input terminal of the buffer 23. Here, the voltage at the ground terminal of the inverter 46 gradually decreases from near the power supply voltage to near the ground voltage. Accordingly, the input voltage gradually appears in the output voltages of the inverter 46 and the buffer 23. In a period D after a predetermined time has elapsed, the power supply voltage has risen and a normal signal is input to the input terminal of the buffer 23. Here, the voltage of the ground terminal of the inverter 46 is close to the ground voltage. Therefore, the input voltage appears in the output voltage of the inverter 46 and the buffer 23.

電源投入直後では、バッファ２３において、出力電圧はハイであるので、スイッチトランジスタ１２はオフする。その後、所定時間が経過すると、入力電圧に基づいた出力電圧が出力され、スイッチトランジスタ１２がオンできるようになる。つまり、バッファ２３はＰＷＭ制御回路２２の出力電圧をスイッチトランジスタ１２のゲートにドライブし、ＰＷＭ制御回路２２の出力電圧に基づいてスイッチトランジスタ１２が動作する。   Immediately after the power is turned on, since the output voltage is high in the buffer 23, the switch transistor 12 is turned off. Thereafter, when a predetermined time elapses, an output voltage based on the input voltage is output, and the switch transistor 12 can be turned on. That is, the buffer 23 drives the output voltage of the PWM control circuit 22 to the gate of the switch transistor 12, and the switch transistor 12 operates based on the output voltage of the PWM control circuit 22.

次に、バッファソフトスタート回路４７の構成について説明する。図４は、バッファソフトスタート回路を示す回路図である。   Next, the configuration of the buffer soft start circuit 47 will be described. FIG. 4 is a circuit diagram showing a buffer soft start circuit.

バッファソフトスタート回路４７は、電源端子３１、接地端子３２及び出力端子５１を有する。また、バッファソフトスタート回路４７は、抵抗５２、容量５３、ＰＭＯＳトランジスタ５４、容量５５、電流源５６〜５７及びＰＭＯＳトランジスタ５８を有する。   The buffer soft start circuit 47 has a power supply terminal 31, a ground terminal 32, and an output terminal 51. The buffer soft start circuit 47 includes a resistor 52, a capacitor 53, a PMOS transistor 54, a capacitor 55, current sources 56 to 57, and a PMOS transistor 58.

抵抗５２は、一端を電源端子３１に接続され、他端を容量５３の一端に接続される。容量５３は、他端を接地端子３２に接続される。ＰＭＯＳトランジスタ５４は、ゲートを抵抗５２と容量５３との接続点に接続され、ソース及びバックゲートを電源端子３１に接続され、ドレインを容量５５と電流源５６との接続点に接続される。容量５５は、一端を電源端子３１に接続される。電流源５６は、容量５５の他端と接地端子３２との間に設けられる。電流源５７は、電源端子３１と出力端子５１との間に設けられる。ＰＭＯＳトランジスタ５８は、ゲートを容量５５と電流源５６との接続点に接続され、ソースを出力端子５１に接続され、ドレインを接地端子３２に接続され、バックゲートを電源端子３１に接続される。   The resistor 52 has one end connected to the power supply terminal 31 and the other end connected to one end of the capacitor 53. The other end of the capacitor 53 is connected to the ground terminal 32. The PMOS transistor 54 has a gate connected to a connection point between the resistor 52 and the capacitor 53, a source and a back gate connected to the power supply terminal 31, and a drain connected to a connection point between the capacitor 55 and the current source 56. One end of the capacitor 55 is connected to the power supply terminal 31. The current source 56 is provided between the other end of the capacitor 55 and the ground terminal 32. The current source 57 is provided between the power supply terminal 31 and the output terminal 51. The PMOS transistor 58 has a gate connected to a connection point between the capacitor 55 and the current source 56, a source connected to the output terminal 51, a drain connected to the ground terminal 32, and a back gate connected to the power supply terminal 31.

次に、バッファソフトスタート回路４７の動作について説明する。図５は、バッファソフトスタート回路における出力電圧を示すタイムチャートである。   Next, the operation of the buffer soft start circuit 47 will be described. FIG. 5 is a time chart showing the output voltage in the buffer soft start circuit.

電源投入直後の期間Ａにおいて、電源が投入され、ＰＭＯＳトランジスタ５４のゲート電圧は抵抗５２及び容量５３の時定数に基づいて接地電圧から徐々に高くなる。電源投入直後では、ＰＭＯＳトランジスタ５４はオンし、ＰＭＯＳトランジスタ５８のゲート電圧は電源電圧付近になっている。ＰＭＯＳトランジスタ５８及び電流源５７によるソースフォロア回路により、出力電圧も電源電圧付近になっている。所定時間経過後の期間Ｂにおいて、ＰＭＯＳトランジスタ５４のゲート−ソース間電圧が閾値電圧未満になると、ＰＭＯＳトランジスタ５４はオフし、電流源５６は容量５５の電荷を放電させ、ＰＭＯＳトランジスタ５８のゲート電圧は低くなる。所定時間経過後の期間Ｃにおいて、ソースフォロア回路により、ＰＭＯＳトランジスタ５８のゲート電圧に追従して出力電圧も低くなる。所定時間経過後の期間Ｄにおいて、出力電圧は接地電圧付近になる。   In the period A immediately after the power is turned on, the power is turned on, and the gate voltage of the PMOS transistor 54 gradually increases from the ground voltage based on the time constants of the resistor 52 and the capacitor 53. Immediately after the power is turned on, the PMOS transistor 54 is turned on, and the gate voltage of the PMOS transistor 58 is close to the power supply voltage. Due to the source follower circuit composed of the PMOS transistor 58 and the current source 57, the output voltage is also close to the power supply voltage. When the gate-source voltage of the PMOS transistor 54 becomes less than the threshold voltage in the period B after the predetermined time has elapsed, the PMOS transistor 54 is turned off, the current source 56 discharges the charge of the capacitor 55, and the gate voltage of the PMOS transistor 58. Becomes lower. In a period C after the lapse of a predetermined time, the output voltage also decreases following the gate voltage of the PMOS transistor 58 by the source follower circuit. In the period D after the predetermined time has elapsed, the output voltage is close to the ground voltage.

このようにすると、電源投入直後において、バッファ２３の入力端子に異常な信号が入力しても、バッファ２３はハイの出力電圧を出力してスイッチトランジスタ１２をオフさせるので、ラッシュカレントが流れない。   In this way, even if an abnormal signal is input to the input terminal of the buffer 23 immediately after the power is turned on, the buffer 23 outputs a high output voltage and turns off the switch transistor 12, so that no rush current flows.

なお、インバータ４６のＮＭＯＳトランジスタのバックゲートがソースでなくて接地端子３２に接続されると、アノードをインバータ４６のＮＭＯＳトランジスタのソースに接続されてカソードを出力端子４２に接続されるダイオード（図示せず）が追加される。   When the back gate of the NMOS transistor of the inverter 46 is connected to the ground terminal 32 instead of the source, a diode (not shown) whose anode is connected to the source of the NMOS transistor of the inverter 46 and whose cathode is connected to the output terminal 42 is shown. ) Is added.

スイッチングレギュレータを示すブロック図である。It is a block diagram which shows a switching regulator. バッファを示すブロック図である。It is a block diagram which shows a buffer. バッファにおける出力電圧を示すタイムチャートである。It is a time chart which shows the output voltage in a buffer. バッファソフトスタート回路を示す回路図である。It is a circuit diagram which shows a buffer soft start circuit. バッファソフトスタート回路における出力電圧を示すタイムチャートである。It is a time chart which shows the output voltage in a buffer soft start circuit. 従来のバッファを示す回路図である。It is a circuit diagram which shows the conventional buffer. 従来のバッファにおける出力電圧を示すタイムチャートである。It is a time chart which shows the output voltage in the conventional buffer.

符号の説明Explanation of symbols

３１……電源端子 ３２……接地端子 ３３……入力端子
３４……出力端子 １１……電池 １２……スイッチトランジスタ
１３……コイル １４……容量 １５……負荷
１６〜１７……抵抗 １８……ダイオード １９……基準電圧回路
２０……ソフトスタート回路 ２１……エラーアンプ ２２……ＰＷＭ制御回路
２３……バッファ 31 ... Power supply terminal 32 ... Ground terminal 33 ... Input terminal 34 ... Output terminal 11 ... Battery 12 ... Switch transistor 13 ... Coil 14 ... Capacity 15 ... Load 16-17 ... Resistance 18 ... Diode 19 …… Reference voltage circuit 20 …… Soft start circuit 21 …… Error amplifier 22 …… PWM control circuit 23 …… Buffer

Claims (1)

スイッチングレギュレータにおいて、
入力電圧を入力される入力端子と、
出力電圧を出力する出力端子と、
前記入力端子と前記出力端子との間に設けられ、前記入力端子から前記出力端子に伝達するエネルギを調整するスイッチトランジスタと、
前記出力端子に設けられ、前記出力電圧を平滑する平滑回路と、
前記出力電圧が所望電圧になるよう前記スイッチトランジスタをオンオフ制御する制御回路と、
前記スイッチトランジスタのゲートと前記制御回路の出力端子との間に設けられ、電源が投入された直後、前記スイッチトランジスタがオフするよう動作し、電源が投入されて所定時間が経過すると、前記制御回路の出力電圧を前記スイッチトランジスタのゲートにドライブするバッファと、
を備え、
前記バッファは、
前記バッファの入力端子と出力端子との間に順次接続される複数個のインバータと、
最後段のインバータの接地端子と前記バッファの接地端子との間に設けられ、電源が投入された直後、前記最後段のインバータの接地端子の電圧が電源電圧付近になるよう動作し、電源が投入されて所定時間が経過すると、前記最後段のインバータの接地端子の電圧が接地電圧付近になるよう動作するバッファソフトスタート回路と、
を有することを特徴とするスイッチングレギュレータ。 In switching regulator,
An input terminal to which an input voltage is input;
An output terminal for outputting an output voltage;
A switch transistor provided between the input terminal and the output terminal, for adjusting energy transmitted from the input terminal to the output terminal;
A smoothing circuit that is provided at the output terminal and smoothes the output voltage;
A control circuit for controlling on / off of the switch transistor so that the output voltage becomes a desired voltage;
The control circuit is provided between the gate of the switch transistor and the output terminal of the control circuit, and operates to turn off the switch transistor immediately after the power is turned on. A buffer for driving the output voltage of the switch transistor to the gate of the switch transistor;
Equipped with a,
The buffer is
A plurality of inverters sequentially connected between an input terminal and an output terminal of the buffer;
Provided between the ground terminal of the last-stage inverter and the ground terminal of the buffer. Immediately after the power is turned on, the voltage of the ground terminal of the last-stage inverter is close to the power supply voltage, and the power is turned on. When a predetermined time has elapsed, a buffer soft start circuit that operates so that the voltage of the ground terminal of the inverter at the last stage is close to the ground voltage,
Switching regulator and having a.
JP2008112942A 2008-04-23 2008-04-23 Switching regulator Expired - Fee Related JP5226374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008112942A JP5226374B2 (en) 2008-04-23 2008-04-23 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008112942A JP5226374B2 (en) 2008-04-23 2008-04-23 Switching regulator

Publications (2)

Publication Number Publication Date
JP2009268208A JP2009268208A (en) 2009-11-12
JP5226374B2 true JP5226374B2 (en) 2013-07-03

Family

ID=41393342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008112942A Expired - Fee Related JP5226374B2 (en) 2008-04-23 2008-04-23 Switching regulator

Country Status (1)

Country Link
JP (1) JP5226374B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150035509A1 (en) * 2013-07-31 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Control circuit and dc-dc converter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003244936A (en) * 2002-02-18 2003-08-29 Ricoh Co Ltd Power unit

Also Published As

Publication number Publication date
JP2009268208A (en) 2009-11-12

Similar Documents

Publication Publication Date Title
TWI476558B (en) Voltage regulator
JP5408900B2 (en) Regulator circuit and control method thereof
JP2007282354A (en) Switching control circuit
JP5664327B2 (en) Control device for DC-DC converter
JP4226509B2 (en) Drive circuit and power supply device for voltage-driven switch element
TWI439022B (en) Active voltage-clamping gate driver circuit
JP2005327164A (en) Voltage regulator
US20100046124A1 (en) Boost DC-DC converter control circuit and boost DC-DC converter having protection circuit interrupting overcurrent
CN109428487B (en) Switch regulator
JP2008245366A (en) Control circuit of step-down dc-dc converter, step-down dc-dc converter and control method therefor
TWI665542B (en) Voltage Regulator
JP2017126259A (en) Power supply unit
JP4945748B2 (en) Power circuit
JP2014057466A (en) Switching regulator
JP2007097286A (en) Switching regulator and its drive method
JP5226374B2 (en) Switching regulator
JP2008011585A (en) Switching regulator
JP2003111391A (en) Step-up switching regulator
JP5515390B2 (en) Switching power supply
CN110574273B (en) Control circuit and ideal diode circuit
JP2012208867A (en) Voltage regulator
JP2011120458A (en) Pwm limiter circuit and dc-dc converter
JP2010063231A (en) Switching regulator
JP5176871B2 (en) Driver circuit and DC-DC converter
JP2009284615A (en) Charging circuit

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130314

R150 Certificate of patent or registration of utility model

Ref document number: 5226374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees