JP5224095B2 - The battery management unit of the battery pack - Google Patents

The battery management unit of the battery pack Download PDF

Info

Publication number
JP5224095B2
JP5224095B2 JP2007337236A JP2007337236A JP5224095B2 JP 5224095 B2 JP5224095 B2 JP 5224095B2 JP 2007337236 A JP2007337236 A JP 2007337236A JP 2007337236 A JP2007337236 A JP 2007337236A JP 5224095 B2 JP5224095 B2 JP 5224095B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
voltage
switch
discharge
discharge switch
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007337236A
Other languages
Japanese (ja)
Other versions
JP2009159769A (en )
Inventor
将司 中村
Original Assignee
株式会社Gsユアサ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies or technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage
    • Y02E60/12Battery technologies with an indirect contribution to GHG emissions mitigation

Description

本発明は、組電池の電池管理装置に関する。 The present invention relates to a battery management system of the battery pack.

従来より、複数の単位電池を直列的に接続して、所定の高電圧を得るようにした組電池が広く知られている。 Conventionally, by connecting a plurality of unit cells serially, it is widely known battery assembly to obtain a predetermined high voltage. この種の組電池は、例えば下記特許文献1にもあるように、各単位電池に対応して放電抵抗よりなる放電回路をそれぞれ設け、電圧の高い単位電池を、電圧の低い単位電池に合わて放電させ、各単位電池の電池電圧を均等化している。 Battery pack of this kind, for example, as also in Patent Document 1, provided with a discharge circuit composed of a discharge resistor to correspond to the unit batteries, respectively, the high unit cell of the voltage, and meet the low unit cell of the voltage It is discharged, and equalize the battery voltage of each unit cell.
特開2001−218376公報 JP 2001-218376 Laid

一般に、上記放電抵抗には、これと直列的に放電用スイッチが設けられており、放電用スイッチを必要な場合にのみ閉じて、特定の単位電池を放電させる構成をとっているが、仮に放電用スイッチが故障してしまうと、放電抵抗に電流が流れ続けることとなり、単位電池が過度に放電してしまう。 In general, the discharge resistor is provided in series to the discharge switch and which, closed only when necessary to discharge switch, it adopts a structure to discharge the particular unit cell, if discharged When use switch breaks down, it and becomes the current continues to flow in the discharge resistor, the unit cell will be excessively discharged.
本発明は上記のような事情に基づいて完成されたものであって、放電スイッチが故障したとしても、電池の放電を回避可能な組電池の電池管理装置を提供することを目的とする。 The present invention was completed based on the circumstances as described above, even if the discharge switch fails, and an object thereof is to provide a battery management apparatus avoidable assembled battery to discharge of the battery.

本発明は、複数の単位電池を直列的に接続してなる組電池の電池管理装置であって、前記単位電池の直列接続段数に応じた段数の入力部を有する電圧検出手段と、前記電圧検出手段の各入力部と前記各単位電池の正極とを1対1の対応関係で接続する各入力ラインと、初段の入力ラインとグラウンドとの間、及び前記各入力ライン間において前記各単位電池と1対1の対応関係で設けられる放電スイッチと、前記各単位電池の正極から各放電スイッチを経由して負極に至る各放電ループ内に設けられる各放電抵抗と、前記各入力ライン上に設けられ、同入力ラインを開閉する各計測スイッチと、前記放電スイッチ、及び前記計測スイッチの開閉を制御するスイッチ制御手段と、を備え、 前記各単位電池の電池電圧を前記電圧検出手段にて検出 The present invention provides a battery management system of an assembled battery formed by connecting a plurality of unit cells serially, the voltage detector having an input of the number corresponding to the number of series connection stages of the unit cell, the voltage detection each input line connecting said each input means and a positive electrode of each unit cell 1 pair one correspondence, and each unit cell between and among the respective input lines of the first stage of the input lines and ground a discharge switch which is provided in a one-to-one correspondence, the each discharge resistor provided in each discharge loop extending from the positive electrode to over a negative electrode of each discharge switch of each unit cell is provided on each input line , each measuring switch for opening and closing the same input line, the discharge switch, and and a switch control means for controlling the opening and closing of the measuring switch, detects the battery voltage of each unit cell by said voltage detecting means 、検出電圧値の高い電池に対応する放電スイッチをオンさせて、当該検出電圧値の高い単位電池を前記放電抵抗を通じて放電させることで各単位電池の電池電圧を均等化する電圧均等化機能を少なくとも有すると共に、前記入力ライン上において前記計測スイッチを、前記放電スイッチに対する節点よりも前記単位電池に近い側に設け、前記初段の入力ラインと前記グラウンドとの間、及び前記各入力ライン間であって、前記計測スイッチと前記電圧検出手段側との間に、前記各単位電池と1対1の対応関係でホールドコンデンサを設け、 前記各放電スイッチをオフした状態から前記各計測スイッチをオンし、前記各ホールドコンデンサが前記各単位電池の電池電圧に充電された後、前記各計測スイッチをオフすることにより、前記各単位 , By turning on the discharge switch corresponding to the high battery of the detected voltage value, the voltage equalization function of equalizing the battery voltage of each unit cell of the high unit cell of the detected voltage value by discharging through the discharge resistor least together with, the measurement switch on the input line, than the node with respect to the discharge switch provided on the side closer to the unit cells, between the ground and the input line of the first stage, and the a between the input line the between the measurement switch and the voltage detecting means side, said hold capacitor is provided in correspondence of each unit cell and the one-to-one, wherein to turn on the respective measurement switch from the oFF state of the respective discharge switch, the after each hold capacitor is charged to the battery voltage of each unit cell, by turning off the respective measurement switch, each of the unit 池の電池電圧を各ホールドコンデンサに一旦ホールドさせ、ホールドされた電圧を前記電圧検出手段にて計測可能な回路構成とすると共に、前記電圧検出手段にて計測される電圧の、前記放電スイッチの開閉に伴なう変動パターンに基づいて、当該放電スイッチの故障の有無を診断する第1診断手段を設け、前記電圧検出手段にて計測された電圧が所定レベル以上であるか否かに基づいて、前記放電スイッチの故障の有無を診断する第2診断手段を設けたところに特徴を有する。 The battery voltage of the pond is temporarily held in the hold capacitor, the hold voltage with a measurable circuit constituted by said voltage detecting means, the voltage measured by said voltage detecting means, the opening and closing of the discharge switch the wake on the basis of the Nau variation pattern, the first diagnostic means for diagnosing the presence or absence of a failure of the discharge switch is provided, the voltage measured by said voltage detecting means on the basis of whether a predetermined level or more, characterized in place of providing the second diagnostic means for diagnosing the presence or absence of failure of the discharge switch. このようにしておけば、比較的簡単に放電スイッチの故障を診断でき、また電池管理装置の回路構成も簡単な構成で済む。 If in this way, relatively easy to diagnose the failure of a discharge switch, also requires the circuit configuration simplest configuration of the battery management unit. また、比較的簡単に放電スイッチの故障を診断できる。 Moreover, it can be diagnosed relatively easily malfunction of the discharge switch.

この発明の実施態様として以下の構成とすることが好ましい。 It preferably has the following configuration as an aspect of the present invention.
前記第1判断手段は、前記電圧検出手段にて計測される電圧の、前記放電スイッチの開閉に伴なう変動パターンに基づいて、前記放電スイッチのオープンモードでの故障を検出し、前記第2判断手段は、前記電圧検出手段にて計測された電圧が所定レベル以上であるか否かに基づいて、前記放電スイッチのショートモードでの故障を検出する - wherein the first determination means, said voltage measured by the voltage detecting means, based on the accompanying fluctuation pattern of opening and closing of the discharge switch, detects a failure in the open mode of the discharge switch, the first 2 determining means, voltage measured by said voltage detecting means on the basis of whether a predetermined level or more, for detecting a failure of a short mode of the discharge switch.

・前記放電スイッチを開閉させたときに、前記電圧検出手段にて計測される電圧が、予め決められた分圧比に従って変化するように前記放電ループ内に前記放電抵抗を少なくとも2以上配置する。 · Said when the discharge switch is open, the voltage measured by said voltage detecting means, arranged at least two said discharge resistor in said discharge loop to vary in accordance with a predetermined voltage division ratio. このようにしておけば、放電スイッチの故障診断を確実に行うことが可能となる。 If in this way, it is possible to perform failure diagnosis of the discharge switch reliably.

本発明によれば、入力ライン上において計測スイッチを、放電スイッチに対する節点よりも単位電池に近い側に設けてある。 According to the present invention, the measurement switch on the input line, is provided on the side closer to the unit cell than the node to the discharge switch. 従って、放電スイッチがショートモードで故障したとしても、計測スイッチをオフしてやれば、単位電池の放電を回避できる。 Therefore, even if the discharge switch fails in short mode, if Shiteyare off measurement switch avoids the discharge of the unit cells.

<実施形態1> <Embodiment 1>
本実施形態1は、本発明の電池管理装置Uを用いて、バッテリBを管理するようにしたものである。 This embodiment 1 uses the battery management unit U of the present invention, in which so as to manage the battery B. 尚、バッテリBは本発明の組電池に相当するものであり、本実施形態では三つの単位電池E1〜E3を直列的に接続してなる。 The battery B is equivalent to a battery pack of the present invention, formed by connecting three unit cells E1~E3 serially in this embodiment.

本電池管理装置Uは図1を参照して以下詳しく説明するように、電圧検出装置10、入力ラインL1〜L3、放電スイッチS11〜S31、放電抵抗Ra、Rb、計測スイッチS12〜S32、及び放電抵抗Ra、Rbの抵抗値を予め記憶したメモリ50を主体に構成され、単位電池E1〜E3の電圧検出機能、単位電池E1〜E3の電圧均等化機能、放電スイッチS11〜S31の故障診断機能などを有している。 The battery management unit U, as described in detail below with reference to FIG. 1, the voltage detecting device 10, the input lines L1 to L3, the discharge switch S11~S31, discharge resistors Ra, Rb, measurement switches S12~S32, and discharge resistance Ra, is composed of a memory 50 which stores in advance the resistance value of Rb mainly, the voltage detecting function of the unit battery E1 to E3, the voltage equalization function of unit batteries E1 to E3, malfunction diagnostics of the discharge switch S11~S31 have.

電圧検出装置10は、AD1〜AD3の3つのA/D変換ポートを備えたCPU20と、CPU20の入力段に設けられる計測回路30とから構成されている。 Voltage detecting device 10 includes a CPU 20 with three A / D conversion port of AD1~AD3, and a measuring circuit 30. provided in an input stage of the CPU 20.

計測回路30は単位電池Eの直列接続段数に応じた段数、すなわち3段の入力端子A1〜A3とグラウンド端子G、及び3つの出力端子B1〜B3を備え、各出力端子B1〜B3がそれぞれ、CPU20のA/D変換ポートAD1〜AD3に1対1の対応関係で接続されている。 Measurement circuit 30 is the number of stages corresponding to the number of series connection stages of unit cells E, that is, the input terminal A1~A3 and the ground terminal G of the three stages, and provided with three output terminals B1 to B3, respectively the output terminals B1 to B3, It is connected in a one-to-one correspondence to the CPU20 of the a / D conversion port AD1~AD3.

この計測回路30は各端子A1〜A3、Gに印加される電圧差を計測し、各出力端子B1〜B3を通じて出力する機能を担うものであり、本計測回路30は複数個の差動アンプ(図略)等より構成されている。 The measurement circuit 30 is the terminal A1 to A3, measures the voltage difference applied G, plays a function to output through the output terminals B1 to B3, the measurement circuit 30 is a plurality of differential amplifiers ( It is constructed from an unillustrated) or the like.

そして、一段目の単位電池E1の正極と第一入力端子A1とが、第一入力ラインL1により接続され、二段目の単位電池E2の正極と第二入力端子A2とが第二入力ラインL2により接続され、三段目の単位電池E3と第三入力端子A3とが第三入力ラインL3により接続されている。 Then, the positive electrode of the unit cell E1 in the first stage and the first input terminal A1 is connected by a first input line L1, the positive electrode of the unit cell E2 of the second stage and the second input terminal A2 is the second input line L2 the connected, the third stage of the unit battery E3 and the third input terminal A3 is connected by a third input line L3. そして、一段目の単位電池E1の負極と、グラウンド端子Gとの間がグラウンドラインL0により接続されている。 Then, a negative electrode of the unit battery E1 in the first stage, is between the ground terminal G are connected by a ground line L0.

これにより、第一入力ラインL1を通じて第一入力端子A1に印加された電圧V1が、出力端子B1を通じてCPU20のAD1に入力され、また第二入力ラインL2を通じて第二入力端子A2に印加された電圧(グラウンドを基準とした電位)と第一入力ラインL1を通じて第一入力端子A1に印加された電圧(グラウンドを基準とした電位)の差分に相当する電圧V2が、出力端子B2を通じてCPU20のAD2に入力され、また第三入力ラインL3を通じて第三入力端子A3に印加された電圧(グラウンドを基準とした電位)と第二入力ラインL2を通じて第二入力端子A2に印加された電圧(グラウンドを基準とした電位)の差分に相当する電圧V3が出力端子B3を通じてCPU20のAD3に出力される構成となる。 Accordingly, the voltage V1 applied through the first input line L1 to the first input terminal A1 is output through the terminal B1 is inputted to AD1 of CPU 20, also the voltage applied through the second input line L2 to the second input terminal A2 voltage V2 corresponding to the difference between (ground reference potentials to) the voltage applied through the first input line L1 to the first input terminal A1 (potential with respect to ground), through the output terminal B2 to AD2 of CPU20 is input and a third input line L3 through the voltage applied to the third input terminal A3 reference (referenced to ground potentials) and a second input line L2 through the second input terminal A2 to the applied voltage (ground configuration and composed of a voltage V3 corresponding to the difference between the potential) is outputted to AD3 of CPU20 through the output terminal B3.

そして、各ライン間には各単位電池E1〜E3と1対1の対応関係で放電スイッチS11〜S31が設けられている。 A discharge switch S11~S31 are provided between each line in corresponding relationship to the unit batteries E1~E3 one to one. 具体的には、一段目の単位電池E1の正極に連なる第一入力ラインL1と負極に連なるグラウンドラインL0との間に、放電抵抗Raを直列的に接続した放電スイッチS11が設けられている。 More specifically, between the first input line L1 connected to the positive electrode of the unit battery E1 of the first stage and the ground line L0 connecting to the negative electrode, the discharge switch S11 is provided to the discharge resistor Ra in series connected.

また、二段目の単位電池E2の正極に連なる第二入力ラインL2と負極に連なる第一入力ラインL1との間に、放電抵抗Raを直列的に接続した放電スイッチS21が設けられている。 Further, between the first input line L1 connected to the second input line L2 and a negative electrode connected to the positive electrode of the unit battery E2 of the second stage, the discharge switch S21 is provided to the discharge resistor Ra in series connected. そして、更に三段目の単位電池E3の正極に連なる第三入力ラインL3と、負極に連なる第二入力ラインL2との間に、放電抵抗Raを直列的に接続した放電スイッチS31が設けられている。 Then, further the third input line L3 connecting to the positive electrode of the unit cell E3 of the third stage, between the second input line L2 leading to the negative electrode, a discharge resistor Ra and discharge switch S31 which is serially connected are provided there.

また、各入力ラインL1〜L3にはそれぞれ計測スイッチS12〜S32が設けられている。 Further, each measurement switch S12~S32 are provided on each of the input lines L1 to L3. 計測スイッチS12〜S32は各入力ラインL1〜L3を開閉するものであり、各入力ラインL1〜L3上において、各単位電池E1〜E3側から見て、前記放電スイッチS11〜S31に対する節点P1〜P3よりも各単位電池E1〜E3に近い位置に設けられている。 Measurement switch S12~S32 are intended to open and close the respective input lines L1 to L3, on each input line L1 to L3, as viewed from the unit batteries E1~E3 side node P1~P3 to said discharge switch S11~S31 It is provided at a position closer to the unit batteries E1~E3 than.

また、各入力ラインL1〜L3上であって、各単位電池E1〜E3の正極と計測スイッチS12〜S32との間にはそれぞれ放電抵抗Rbが挿入され、更にクラウンドラインL0にも放電抵抗Rbが挿入されている。 Further, even on the input line L1 to L3, respectively discharge resistor Rb is inserted, further discharge resistor Rb to click round line L0 between the cathode of the respective unit cells E1~E3 the measurement switch S12~S32 It is inserted.

そして、上記した各放電スイッチS11〜S31とCPU20との間、計測スイッチS12〜S32とCPU20との間はいずれも不図示の信号線を介して電気的に連なっており、CPU20から制御信号を与えることで各スイッチS11〜S31、S12〜S2を個別に開閉制御できる構成となっている。 Then, between each discharge switch S11~S31 and CPU20 described above, both during the measurement switch S12~S32 the CPU20 is continuous with the electrically via a signal line (not shown) provides control signals from the CPU20 S11~S31 each switch by, has a configuration that can be individually opened and closed controlled S12~S2.

上記の如く回路構成された電池管理装置Uの回路動作について、電圧計測動作、バランス動作、故障診断動作の3つの動作に分けて説明する。 The circuit operation of the battery management unit U having a circuit configuration as described above, the voltage measurement operation, balanced operation will be described in three operations of the failure diagnosis operation. 尚、これら各動作がなされていない通常の状態では、各放電スイッチS11〜S31、各計測スイッチS12〜S32はCPU20により全てオフ状態に制御されている。 In the normal to each of these operations is not performed state, the discharge switch S11~S31, each measurement switch S12~S32 are all controlled to the CPU20 off state.

(a)電圧計測動作 各単位電池E1〜E3の電池電圧Ve1〜Ve3を計測するには、まず、図2に示すように、CPU20により各計測スイッチS12〜S32をオンしてやる。 To measure the battery voltage Ve1~Ve3 of (a) voltage measuring operation the unit batteries E1~E3, first, as shown in FIG. 2, I'll turn on the respective measurement switch S12~S32 by CPU 20.

すると、計測回路30の各入力端子A1〜A3には各入力ラインL1〜L3を通じて単位電池E1〜E3の正極の電圧(グラウンドを基準とした電位)がそのまま印加され、さらに、CPU20の各入力ポートAD1〜AD3には、各単位電池E1〜E3の電池電圧Ve1〜Ve3に応じた電圧信号が入力される。 Then, each input terminal A1~A3 the measuring circuit 30 is the voltage of the positive electrode (the potential with respect to ground) is directly applied unit cells E1~E3 through each input line L1 to L3, addition, each input port of the CPU20 the AD1~AD3, voltage signal corresponding to the battery voltage Ve1~Ve3 of each unit cell E1~E3 is input. よって、CPU20にて、各単位電池E1〜E3の電池電圧Ve1〜Ve3のレベルを計測できる。 Thus, in CPU 20, it can measure the level of the battery voltage Ve1~Ve3 of the unit batteries E1 to E3.

そして、CPU20にて各単位電池E1〜E3の電池電圧Ve1〜Ve3のレベルが一通り計測されると、一旦、各計測スイッチS12〜S32はオフされ、次に電池電圧(検出電圧値)Veの高い単位電池Eを対象としてバランス動作が行われる。 When the level of the battery voltage Ve1~Ve3 of the unit batteries E1~E3 at CPU20 is measured one way, once the measurement switch S12~S32 is turned off, then the battery voltage (detection voltage value) Ve of balance operation is performed as a target high unit cell E. 尚、ここでは、一段目と二段目の単位電池E1、E2の電池電圧Ve1、Ve2のレベルは等しく、三段目の単位電池E3のみ電池電圧Ve3のレベルが高かったものとして、以下説明を続ける。 Here, the battery voltage Ve1 of the first stage and second-stage unit cell E1, E2, the level of Ve2 are equal, as the third stage of the unit cell E3 only the level of the battery voltage Ve3 is higher, the description below to continue.

(b)バランス動作 バランス動作が開始されると、CPU20は電池電圧Veの高かった単位電池Eの正負両極に連なる入力ラインLに設けられる計測スイッチをオン状態、電池電圧Vの高かった単位電池Eに対応する放電スイッチをオン状態に制御し、他のスイッチは全てオフ状態に制御する。 (B) the balance operation balance operation is started, CPU 20 is a battery voltage Ve of higher was the unit cell measurement switch-on state is provided on the input lines L leading to the positive and negative electrodes of the E, the battery voltage V of higher was the unit batteries E the discharge switch corresponding to the control in the oN state, and controls the other switches are all turned off.

従って、ここでは、図3にて示すように、三段目の単位電池E3の正極に連なる第三入力ラインL3上に設けられる計測スイッチS32、三段目の単位電池E3の負極に連なる第二入力ラインL2上に設けられる計測スイッチS22、及び放電スイッチS31がオン状態に制御され、他のスイッチは全てオフ状態に制御される。 Accordingly, here, as shown in FIG. 3, first connected to the negative electrode of the third input line L3 measurement switch S32 provided on a three-stage unit cell E3 leading to the positive electrode of the unit cell E3 of the third stage two input line L2 measurement switch S22 is provided on, and discharge switch S31 is controlled to the oN state is controlled to the other switches are all turned off.

これにより、三段目の単位電池E3の正極から、放電抵抗Rb、計測スイッチS32、放電スイッチS31、放電抵抗Ra、計測スイッチS22、放電抵抗Rbを経由して負極に至る放電ループが形成される結果、同ループ内を放電電流Ifが流れ、単位電池E3は放電する。 Thus, from the positive electrode of the unit cell E3 of the third stage, the discharge resistance Rb, measurement switch S32, the discharging switch S31, discharging resistor Ra, the measurement switch S22, discharge loop via the discharge resistor Rb reaches the negative electrode is formed a result, in the loop discharge current If flows, the unit cell E3 discharges.

そして、放電が開始され、三段目の単位電池E3の電池電圧Ve3が、他の単位電池E1、E2の電池電圧Ve1、Ve2のレベルに下がると、CPU20は、オン状態にあった計測スイッチS32、計測スイッチS22、及び放電スイッチS31をいずれもオフ状態に制御する。 Then, discharge is started, the battery voltage Ve3 unit cell E3 of the third stage is, when falls to the level of the battery voltage Ve1, Ve2 other unit cells E1, E2, CPU 20, the measurement switch S32 which has been in ON state both measurement switch S22, and a discharge switch S31 is controlled to the oFF state. かくして、各単位電池E1〜E3の電池電圧Ve1〜Ve3がバランス(均等化)される。 Thus, the battery voltage Ve1~Ve3 of each unit cell E1~E3 is balanced (equalized).

上記電圧計測動作及びバランス動作を定期的に行うことで各単位電池E1〜E3の電池電圧Ve1〜Ve3を常に、バランス出来る。 The battery voltage Ve1~Ve3 of each unit cell E1~E3 by regularly performing the above voltage measuring operation and the balancing operation always be balanced.

(C)各放電スイッチの故障診断 故障診断は、CPU20にて計測される電圧(端子間電圧V1〜V3)が、放電スイッチS11〜S31の開閉に伴って如何様に変動するのか、その変動パターンに基づいて行うことが出来る。 (C) fault diagnosis fault diagnosis of each discharge switch, a voltage (inter-terminal voltage V1 to V3) to be measured by the CPU 20, or to vary in any way with the opening and closing of the discharge switch S11~S31, the fluctuation pattern it can be carried out on the basis of.

すなわち、放電スイッチS31について診断する場合であれば、(a)の電圧計測動作時と同様に、計測スイッチS22、S32については予めオン状態としておき、その状態で診断対象となる放電スイッチS31をオフさせたときの端子間電圧V3と、放電スイッチS31をオンさせたときの端子間電圧V3の双方をCPU20にて、計測してやればよい。 That is, in the case of diagnosing the discharging switch S31, as in the case of voltage measurement operation (a), measurement switch S22, S32 left as an advance on state for, turning off the discharge switch S31 to be diagnosed in this state a terminal voltage V3 obtained while both the terminal voltage V3 when to turn on the discharge switch S31 to at CPU 20, may do it by measuring.

まず、放電スイッチS31が正常に開閉できる場合について説明を行うと、放電スイッチS31をオフ(開)させれば、単位電池E3の正極の電圧(グラウンドを基準とした電位)が計測回路30の入力端子A3にそのまま入力され、単位電池E3の負極の電圧(グラウンドを基準とした電位)が計測回路30の入力端子A2にそのまま入力される。 First, when a description is given of when the discharge switch S31 is be opened and closed normally, discharge when caused to switch S31 off (open), the input voltage of the positive electrode (the potential with respect to ground) measurement circuit 30 of the unit cell E3 it being input to the terminal A3, the negative electrode of the voltage of the unit cell E3 (potential with respect to ground) is directly input to the input terminal A2 of the measuring circuit 30.

従って、このとき、CPU20では、単位電池E3の電池電圧Ve3がそのまま計測されることとなる。 Therefore, at this time, the CPU 20, so that the battery voltage Ve3 of unit batteries E3 is directly measured.
V3=Ve3・・・・・・・・・・・・・・・・・(1) V3 = Ve3 ················· (1)

その一方、放電スイッチS31をオン(閉)させた場合には、放電ループ内にある3つの抵抗Ra、Rb、Rbに、電池電圧Ve3が抵抗比に応じて加わる。 Meanwhile, when the discharge switch S31 was turned on (closed), the three resistors Ra in the discharge loop, Rb, to Rb, the battery voltage Ve3 is applied according to the resistance ratio. そして、抵抗Raは計測回路30の両入力端子A3、A2間に結線されているから、計測回路30の両入力端子A3、A2間には抵抗Raによる電圧降下分の電圧が加わる。 The resistor Ra is from being connected between the input terminals A3, A2 of the measuring circuit 30, the voltage of the voltage drop due to the resistance Ra is applied to the between the input terminals A3, A2 of the measuring circuit 30. 従って、この場合、CPU20では、端子間電圧V3として、抵抗Raによる電圧降下分の電圧が計測される。 Therefore, in this case, the CPU 20, as the inter-terminal voltage V3, the voltage of the voltage drop due to the resistance Ra is measured.

V3=Z×Ve3・・・・・・・・・・・・・・・・(2) V3 = Z × Ve3 ················ (2)
Z=(Ra/R0)・・・・・・・・・・・・・・・(3) Z = (Ra / R0) ··············· (3)
R0=Ra+2Rb・・・・・・・・・・・・・・・(4) R0 = Ra + 2Rb ··············· (4)

このように、放電スイッチS31が正常に開閉できる場合であれば、放電スイッチS31を開閉させると、CPU20にて計測される端子間電圧V3が抵抗の分圧比Zに従って、常に変化する変動パターンとなる。 Thus, in the case where the discharge switch S31 can be opened and closed normally, when opening and closing the discharge switch S31, a variation pattern terminal voltage V3 is measured by CPU20 is in accordance with the partial pressure ratio Z of the resistors, which constantly varies .

そのため、放電スイッチS31の開閉に伴って計測される端子間電圧V3が、分圧比Zに従って変化することをもって、放電スイッチS31が正常に動作していると、CPU20にて診断できる。 Therefore, the inter-terminal voltage V3 is measured with the opening and closing of the discharge switch S31 is, has to be changed according to the voltage division ratio Z, the discharge switch S31 is operating normally, can be diagnosed by CPU 20.

また、本実施形態では、メモリ50に各放電抵抗Ra、Rbの抵抗値を予め記憶してある。 Further, in the present embodiment, each discharge resistor Ra to the memory 50, is previously stored resistance value of Rb. そのため、メモリ50に記憶された抵抗値から算出される分圧比(抵抗比)と、上記した診断動作により得られた分圧比とを照合することで、放電スイッチS31が正常に動作しているか否かについて、信頼性の高い診断を行うことが可能である。 Not the reason, the partial pressure ratio that is calculated from the stored resistance value in the memory 50 (resistance ratio) and collates the voltage dividing ratio obtained by the diagnosis operation described above, if the discharge switch S31 is operating normally about what, it is possible to perform a reliable diagnosis.

その一方、放電スイッチS31がショートモードで故障している場合には、図4に示すように放電ループが常に形成されてしまう。 On the other hand, when the discharge switch S31 is faulty in the short mode, the discharging loop as shown in FIG. 4 would be always formed. そのため、放電スイッチS31の開閉に拘わらず、CPU20により計測される端子間電圧V3は、電池電圧Ve3を抵抗の分圧比Zによりドロップした値となる。 Therefore, regardless of the opening and closing of the discharge switch S31, the inter-terminal voltage V3 is measured by CPU20 is a value obtained by dropping the battery voltage Ve3 by division ratio Z of resistance.

従って、放電スイッチS31の開閉に拘わらず、常にドロップした値が計測される変動パターンの場合には、これをもって、放電スイッチS31がショートモード(短絡)で故障しているとCPU20にて診断できる。 Therefore, regardless of the opening and closing of the discharge switch S31, always in the case of the variation pattern drop value is measured is with this, when the discharge switch S31 is faulty in short mode (short-circuit) can be diagnosed by CPU 20. 放電スイッチS31の故障が検出された場合、CPU20は即時に、全計測スイッチS12〜S32をオフ状態に制御し、これと同時にエラー信号を出力する。 If a failure of the discharge switch S31 is detected, CPU 20 is immediately controls the entire measurement switch S12~S32 off, which to output an error signal simultaneously.

これにより、放電スイッチS31の故障を外部に報知出来、また放電スイッチS31の短絡故障に起因する単位電池E3の放電を回避出来る。 Thus, it reports the failure of the discharge switch S31 to the outside, also can avoid the discharge of the unit cells E3 due to short-circuit failure of the discharge switch S31.

また、放電スイッチS31がオープンモードで故障している場合には、放電スイッチS31の開閉に拘わらず、CPU20により計測される端子間電圧V3は、常に電池電圧Ve3となる変動パターンとなる。 Also, when the discharge switch S31 is faulty in the open mode, regardless of the opening and closing of the discharge switch S31, the inter-terminal voltage V3 is measured by CPU20 is a variation pattern always the battery voltage Ve3. そのため、常に電池電圧Ve3が計測されることをもって、放電スイッチS31がオープンモード(開放)で故障していると、CPU20にて診断できる。 Therefore, always with the battery voltage Ve3 is measured, when the discharge switch S31 is faulty in the open mode (open), it can be diagnosed by CPU 20.

尚、上記では放電スイッチS31を例にとって説明したが、他の放電スイッチS11、S21についても同様の診断動作を順に行うことで、全放電スイッチS11〜S31について故障の有無をCPU20にて診断できる。 In the above description the discharge switch S31 for example, by performing sequentially the same diagnosis operation for the other discharge switches S11, S21, the presence or absence of failure for all the discharge switch S11~S31 diagnose at CPU 20.

また、故障診断は、(a)の電圧計測動作、(b)のバランス動作とは別の専用動作として行うことが可能である他、(a)の電圧計測動作、(b)のバランス動作と併せて行うことができる。 Further, fault diagnosis, a balance operation of the voltage measuring operation of (a), addition can be performed as a separate dedicated operation the balance behavior of (b), the voltage measurement operation of (a), (b) it can be carried out together.

すなわち、(a)の電圧計測動作時、(b)のバランス動作時の双方とも、CPU20にて計測される端子間電圧V1〜V3をそれぞれメモリ50に記憶させておき、次に動作を行うときに、前回の動作時に計測された端子間電圧V1〜V3と比べてやれば、放電スイッチS11〜S31の開閉に伴って計測される電圧の変動パターンをCPU20にて監視出来るので、各放電スイッチS11〜S31の故障を判別できる。 That is, when the voltage measuring operation of the (a), both during the balance operation of (b), may be stored terminal voltage V1~V3 that is measured by CPU20 in the memory 50, respectively, when performed next operation to, do it in comparison with the terminal voltage V1~V3 which is measured during the previous operation, since the fluctuation pattern of the voltage measured with the opening and closing of the discharge switch S11~S31 be monitored by the CPU 20, the discharge switches S11 the failure of ~S31 can be determined.

本実施形態によれば、各入力ラインL1〜L3上において、放電スイッチS11〜S31に対する節点P1〜P3よりも各単位電池E1〜E3に近い位置に各計測スイッチS12〜S32を設置している。 According to this embodiment, on each input line L1 to L3, we have established the measurement switch S12~S32 a position close to the unit batteries E1~E3 than node P1~P3 for discharging switch S11~S31. 従って、各放電スイッチS11〜S31がショートモードで故障したとしても、計測スイッチS12〜S32をオフしてやれば、故障した放電スイッチS11〜S31に対応する単位電池E1〜E3の放電を回避することが出来、効果的である。 Therefore, even if the discharge switch S11~S31 fails in short mode, if Shiteyare off measurement switch S12~S32, it is possible to avoid the discharge of the unit cells E1~E3 corresponding to the failed discharge switch S11~S31 , it is effective.

また、本実施形態では、放電スイッチS11〜S31の開閉に伴う各端子間電圧V1〜V3の変動パターンに着目して放電スイッチS11〜S31の故障を診断している。 Further, in this embodiment, by paying attention to the variation pattern of each inter-terminal voltage V1~V3 with the opening and closing of the discharge switch S11~S31 are diagnosing a failure of the discharge switch S11~S31. このような構成であれば、故障診断それ専用の回路部品を要せず、この点も効果的である。 With such a configuration, without requiring fault diagnosis it dedicated circuit components, it is also effective this regard.

<実施形態2> <Embodiment 2>
次に、本発明の実施形態2を図5ないし図7によって説明する。 Next, an embodiment 2 of the present invention by FIGS. 5-7.
実施形態2のものは、実施形態1の構成に対して、各単位電池E1〜E3に対応して、ホールドコンデンサC1〜C3を設けた点が相違し、これに伴って計測回路についても図5にて示すような回路構成のものに変更している。 Of those embodiments 2, the configuration of the embodiment 1, corresponding to the unit batteries E1 to E3, a point different from that provided hold capacitor C1 to C3, 5 also measuring circuit along with this It is changed to the circuit configuration as shown in.

順に説明すると、図5に示すように、ホールドコンデンサC1は入力ラインL1とグラウンドラインL0の間に設けられ、ホールドコンデンサC2は入力ラインL2と入力ラインL1との間に設けられ、ホールドコンデンサC3は入力ラインL3と入力ラインL2との間に設けられており、各単位電池E1〜E3と1対1の対応関係となっている。 To explain this order, as shown in FIG. 5, the hold capacitor C1 is provided between the input line L1 and ground line L0, the hold capacitor C2 is provided between the input line L1 and the input line L2, the hold capacitor C3 an input line L3 is provided between the input line L2, which is a correspondence between each unit battery E1~E3 one to one.

また、これら各ホールドコンデンサC1〜C3は、各単位電池E1〜E3側から見て各放電スイッチS11〜S31よりも、次に説明する計測回路70に近い位置に設けられており、各ホールドコンデンサC1〜C3が放電ループの外側に位置している。 Moreover, each of these hold capacitor C1~C3, rather than the discharge switch S11~S31 as viewed from the unit batteries E1~E3 side, is provided at a position close to the measuring circuit 70 to be described next, each hold capacitor C1 ~C3 is located outside of the discharging loop.

計測回路70は、3つのコンデンサスイッチS13〜S33を備えている。 Measurement circuit 70 includes three capacitors switches S13~S33. 各コンデンサスイッチS13〜S33は各ホールドコンデンサC1〜C3の正極を抵抗Rcを介して接地させるように結線されている。 Each capacitor switch S13~S33 are connected so as to ground the positive electrode of each hold capacitor C1~C3 through the resistor Rc.

そして、単位電池E1の正極に連なる入力ラインL1が、バッファD1を介してCPU20のA/D変換ポートAD1に接続され、単位電池E2の正極に連なる入力ラインL2が、バッファD2を介してCPU20のA/D変換ポートAD2に接続され、単位電池E3の正極に連なる入力ラインL3が、バッファD3を介してCPU20のA/D変換ポートAD3に接続されている。 Then, the unit batteries E1 input line L1 connected to the positive electrode is connected to the A / D conversion port AD1 of CPU20 through a buffer D1, the input line L2 leading to the positive electrode of the unit cell E2 is, the CPU20 via the buffer D2 is connected to a / D conversion port AD2, input lines L3 connecting to the positive electrode of the unit cell E3 is connected to the a / D conversion port AD3 of CPU20 via the buffer D3.

次に上記の如く回路構成された電池管理装置Uの回路動作について説明する。 Next will be described the circuit operation of the battery management unit U having a circuit configuration as described above.
まず、各単位電池E1〜E3の電池電圧Ve1〜Ve3を計測するには、図6に示すように、各放電スイッチS11〜S31、及び各コンデンサスイッチS13〜S33についてはいずれもオフ状態にしておき、その状態から各入力ラインL1〜L3上に設けられる計測スイッチS12〜S32を一斉にオンさせる。 First, measure the battery voltage Ve1~Ve3 of the unit batteries E1~E3, as shown in FIG. 6, both for the discharge switch S11~S31, and each capacitor switch S13~S33 are leave off state to turn on the measurement switch S12~S32 provided from the state on the input line L1~L3 simultaneously.

すると、各単位電池E1〜E3から各ホールドコンデンサC1〜C3に充電電流が流れて各ホールドコンデンサC1〜C3は各単位電池E1〜E3の電池電圧に充電される。 Then, the hold capacitor C1~C3 with a charge current flows to the hold capacitor C1~C3 from the unit batteries E1 to E3 is charged to the battery voltage of the unit batteries E1 to E3. 具体的には、ホールドコンデンサC1は、コンデンサの両端電圧が初段の単位電池E1の電池電圧Ve1に充電される。 Specifically, the hold capacitor C1, the voltage across the capacitor is charged to the battery voltage Ve1 of the first-stage unit cell E1. また、ホールドコンデンサC2は、コンデンサの両端電圧が二段目の単位電池E2の電池電圧Ve2に充電され、ホールドコンデンサC3は、コンデンサの両端電圧が三段目の単位電池E3の電池電圧Ve3に充電されることとなる(電池電圧のサンプル動作)。 Further, the hold capacitor C2 is charged to the battery voltage Ve2 of the unit battery E2 of the voltage across the capacitor is the second stage, the hold capacitor C3, charging the battery voltage Ve3 unit cell E3 of the voltage across the capacitor is the third stage It is the thing that made (sampling operation of the battery voltage).

そして、充電動作が完了すると、オン状態にあった各計測スイッチS12〜S32がいずれもオフ状態に切り替えられる(図7参照)。 When the charging operation is completed, both the respective measurement switch S12~S32 that were in ON state is switched to the OFF state (see FIG. 7).

あとは、各ホールドコンデンサC1〜C3の両端電圧を、CPU20にて順に計測してやればよく、まず、ホールドコンデンサC1の両端電圧、すなわち単位電池E1の電池電圧Ve1がCPU20により計測される。 After that, the voltage across the hold capacitor C1 to C3, may do it by measuring sequentially in CPU 20, first, the voltage across the hold capacitor C1, that is, battery voltage Ve1 of the unit cell E1 is measured by CPU 20.

そして、ホールドコンデンサC1の両端電圧が計測されたら、次に、コンデンサスイッチS13をオンさせて、ホールドコンデンサC1にチャージされた電荷を放電させ、入力ラインL1のライン電圧をグラウンドレベルにしてやる。 Then, when the voltage across the hold capacitor C1 is measured, then, it turns on the capacitor switch S13, to discharge the charged electric charge in the hold capacitor C1, to give proper line voltage input line L1 to the ground level. これにより、CPU20により、次段のホールドコンデンサC2の両端電圧、すなわち単位電池E2の電池電圧Ve2を計測できる。 Thus, CPU 20, the voltage across the next stage of the hold capacitor C2, namely the battery voltage Ve2 of the unit battery E2 can be measured.

このような計測動作をホールドコンデンサC3についても行うことで、全単位電池E1〜E3の電池電池Ve1〜Ve3を計測できる。 By performing also such measurement operation hold capacitor C3, and can measure the battery cell Ve1~Ve3 of all unit cells E1 to E3.

このように本実施形態のものは、各単位電池E1〜E3の電池電圧V1〜V3を一斉にホールドさせている。 Thus those of the present embodiment is simultaneously to hold the battery voltage V1~V3 of the unit batteries E1 to E3. このようにしておけば、計測の同時性が図られ、個々の電池電圧V1〜V3の電圧レベルを正確に検出できる。 If in this way, simultaneity of the measurement is achieved, can accurately detect the voltage level of the individual battery voltages V1 to V3. 尚、係る計測動作に関する技術については、本願出願人により出願済みの特開2002−171681によって開示されている。 Note that the technique relating to measuring operation according, disclosed by the applicant already JP 2002-171681 by the present applicant.

さて、図7にて示すように、単位電池E3に対応する放電スイッチS31がショートモードで故障していたとすると、ホールドコンデンサC3の正極、放電スイッチS31、放電抵抗Ra、負極に至る放電ループが形成される結果、ホールドコンデンサC3にチャージされた電荷は全て放電してしまう。 Now, as shown in FIG. 7, when the discharge switch S31 corresponding to the unit cell E3 is to have been a failure in the short mode, the positive electrode of the hold capacitor C3, discharge switch S31, discharging resistor Ra, the discharging loop leading to the negative electrode formed is the result, thus all electric charges charged in the holding capacitor C3 is discharged.

従って、放電スイッチS31がショートモードにて故障していた場合、上述した電圧計測動作を行なうと、放電スイッチS31に対応する単位電池E3の電池電圧Ve3は、例えばゼロボルトにほぼ近い低いレベルの電圧、或いは計測レンジの下限値(例えば、CPU20による計測レンジが1V〜4V程度に設定されているケースでは、下限値である1V)の電圧として計測される。 Therefore, when the discharge switch S31 is out of order in short mode, when the voltage measuring operation described above, the battery voltage Ve3 unit cells E3 corresponding to the discharge switch S31 is, for example closely approximates a low level voltage to zero volts, or lower limit of the measurement range (e.g., the measurement range by CPU20 in case it is set to approximately 1 v to 4 v, which is the lower limit 1V) is measured as a voltage.

従って、電圧計測動作を行ったにも拘わらず、所定レベル以下の計測結果が得られた場合には、その単位電池に対応する放電スイッチは、故障しているとCPU (第2判断手段) 20にて診断できる。 Therefore, despite the voltage is measuring operation, when a predetermined level below the measurement result is obtained, the discharge switch corresponding to the unit battery, when faulty CPU (second determination means) 20 It can be diagnosed by.

このように放電スイッチの故障が検出された場合、CPU20は即時に、全計測スイッチS12〜S32をオフ状態に制御し、これと同時にエラー信号を出力する。 When such failure of the discharge switch is detected, CPU 20 in the immediately controls the entire measurement switch S12~S32 off, which to output an error signal simultaneously.

これにより、放電スイッチS11〜S31の故障を外部に報知出来、また放電スイッチS11〜S31の短絡故障に起因する単位電池E1〜E3の放電を回避出来る。 As a result, the failure of the discharge switch S11~S31 can be reported to the outside, also can avoid the discharge of the unit cell E1~E3 due to short-circuit failure of the discharge switch S11~S31.

また、本実施形態では、電圧計測動作により計測される電圧レベルに着目して放電スイッチS11〜S31の故障を診断している。 Further, in this embodiment, to diagnose the failure by focusing on the level of the voltage measured discharge switch S11~S31 by the voltage measurement operation. このような構成であれば、故障診断それ専用の回路部品を要せず、また診断それ自体も電圧計測と併せて行うことが出来、効果的である。 With such a configuration, without requiring fault diagnosis it dedicated circuit components, also diagnosis itself can also be performed in conjunction with voltage measurement is effective.

尚、上記した電圧測定動作が正常に行われた場合、計測された各単位電池E1〜E3の電池電圧Ve1〜Ve3にレベル差があれば、実施形態1の場合と同様に、CPU20の指令の下、バランス動作が実行されることとなるが、バランス動作については、実施形態1と同じであるので、ここでは説明を割愛するものとする。 In the case where the voltage measurement operation described above is performed normally, if there is a level difference in battery voltage Ve1~Ve3 of the unit batteries E1~E3 which is measured, in the same manner as the embodiment 1, the command of CPU20 lower, it becomes possible to balance operation is performed, the balance operation is the same as embodiment 1, it is assumed here that description thereof will be omitted.

また、各計測スイッチS12〜S32を閉操作(オン)して各ホールドコンデンサC1〜C3にそれに対応する単位電池E1〜E3によって電荷をチャージした後、各計測スイッチS12〜S32を開操作(オフ)し、その後、各放電スイッチS11〜S31を開閉操作して、開閉に伴う各入力ラインL1〜L3のライン電圧(言い換えれば、ホールドコンデンサC1〜C3の両端電圧)をCPU (第1判断手段) 20にて検出する動作を行えば、各放電スイッチS11〜S31のオープンモードでの故障を検出することが可能である。 Also, after charging the electricity by the unit cell E1~E3 that each measurement switch S12~S32 corresponding to each hold capacitor C1~C3 and closing operation (ON), the respective measurement switch S12~S32 opening operation (off) and, thereafter, the discharge by opening and closing the switch S11~S31, (in other words, the voltage across the hold capacitor C1 to C3) line voltage of the input line L1~L3 with the opening and closing of the CPU (first determination means) 20 by performing an operation of detecting at, it is possible to detect a fault in the open mode of the discharge switch S11~S31. すなわち、各放電スイッチS11〜S31が正常に機能していれば、開閉により電荷の移動が起こり各ホールドコンデンサC1〜C3は一斉に放電する。 That is, if the respective discharge switch S11~S31 are functioning properly, the hold capacitor C1~C3 occur charge transfer by opening and closing the discharge simultaneously. よって、各入力ラインL1〜L3のライン電圧が一斉にゼロボルト、或いはそれに準ずる低レベルの電位となり、CPU20ではそれに対応する計測結果が得られる。 Thus, zero volts in unison the line voltage of each input line L1 to L3, or goes low potential analogous thereto, the measurement results corresponding thereto in CPU 20. これに対して放電スイッチS11〜S31が故障していると、それに対応するホールドコンデンサC1〜C3においては電荷の移動が起きない。 When the discharge switch S11~S31 is contrary has failed, it does not occur the movement of charge in the hold capacitor C1~C3 corresponding thereto. よって、故障した放電スイッチS11〜S31に対応するホールドコンデンサC1〜C3の正極に連なる入力ラインL1〜L3、及びそれよりも上位に位置する入力ラインL1〜L3のライン電圧は、いずれも高い電圧レベルとなり、CPU20ではそれに対応する計測結果が得られるからである。 Thus, the input lines L1 to L3, and the line voltage of the input line L1 to L3 which is located higher than connecting to the positive electrode of the hold capacitor C1~C3 corresponding to the failed discharge switch S11~S31 are all high voltage level next, because the measurement results corresponding thereto in CPU 20.

<他の実施形態> <Other embodiments>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。 The present invention is not intended to be limited to the embodiments described above with reference to the drawings, embodiments such as the following are also included in the technical scope of the present invention.

(1)実施形態1、2では、組電池として三つの単位電池E1〜E3を直列接続してなる構成のものを例示したが、単位電池の接続段数は三段に限定されるものでなく四段、五段あるいはそれ以上であってもよい。 (1) In Embodiments 1 and 2, not intended has been mentioned as connected in series formed by constituting a three unit cells E1~E3 as the assembled battery, the number of connected unit cells are to be limited to the three-stage four stage, it may be five stages or more.

(2)実施形態1では、各放電スイッチS11〜S31に対して直列的に放電抵抗Raを接続する回路例を示したが、この放電抵抗Raを廃止してもよい。 (2) In Embodiment 1, although the circuit example of connecting serially discharging resistor Ra for each discharge switch S11~S31, may be abolished this discharge resistor Ra.

実施形態1に適用された電池管理装置Uの回路構成を示す図 Diagram illustrating a circuit configuration of a battery management unit U which is applied to Embodiment 1 電圧計測動作を示す図 It shows voltage measurement operation バランス動作を示す図 It shows a balance operation 放電スイッチの短絡故障を示す図 It shows a short-circuit failure of the discharge switch 実施形態2に適用された電池管理装置Uの回路構成を示す図 Diagram illustrating a circuit configuration of a battery management unit U which is applied to the second embodiment 電圧計測動作を示す図 It shows voltage measurement operation 電圧計測動作を示す図 It shows voltage measurement operation

符号の説明 DESCRIPTION OF SYMBOLS

10...電圧検出装置(本発明の「電圧検出手段」に相当) 10 ... voltage detection unit (corresponding to the "voltage detector" of the invention)
20...CPU(本発明の「第1診断手段」、「第2診断手段」、 「スイッチ制御手段」に相当) 20 ... CPU (corresponding to the "first diagnosis means", "second diagnostic means", "switching control unit" of the present invention)
30...計測回路 S11〜S31...放電スイッチ S12〜S32...計測スイッチ U...電池管理装置 A1...第一入力端子(本発明の「入力部」に相当) 30 ... measuring circuit S11~S31 ... discharge switch S12~S32 ... measurement switch U ... battery management unit A1 ... first input terminal (corresponding to the "input portion" of the present invention)
A2...第二入力端子(本発明の「入力部」に相当) A2 ... second input terminal (corresponding to the "input portion" of the present invention)
A3...第二入力端子(本発明の「入力部」に相当) A3 ... second input terminal (corresponding to the "input portion" of the present invention)
L1...第一入力ライン L2...第二入力ライン L3...第三入力ライン Ra...放電抵抗 Rb...放電抵抗 P1...節点 P2...節点 P3...節点 L1 ... first input line L2 ... Second input line L3 ... third input line Ra ... discharge resistor Rb ... discharge resistor P1 ... node P2 ... node P3 ... node

Claims (3)

  1. 複数の単位電池を直列的に接続してなる組電池の電池管理装置であって、 A battery management system of an assembled battery formed by connecting a plurality of unit cells serially,
    前記単位電池の直列接続段数に応じた段数の入力部を有する電圧検出手段と、 A voltage detecting means having an input of the number corresponding to the number of series connection stages of the unit cell,
    前記電圧検出手段の各入力部と前記各単位電池の正極とを1対1の対応関係で接続する各入力ラインと、 Each input line that connects the positive electrode of each of the unit cells with each input of said voltage detecting means 1 pair one correspondence,
    初段の入力ラインとグラウンドとの間、及び前記各入力ライン間において前記各単位電池と1対1の対応関係で設けられる放電スイッチと、 Wherein a discharge switch provided in correspondence of each unit cell and the one-to-one between the first stage between the input line and the ground, and the respective input lines,
    前記各単位電池の正極から各放電スイッチを経由して負極に至る各放電ループ内に設けられる各放電抵抗と、 Wherein each discharge resistor provided from the positive electrode in each discharging loop leading to over a negative electrode of each discharge switch of each unit cell,
    前記各入力ライン上に設けられ、同入力ラインを開閉する各計測スイッチと、 Provided on the respective input lines, each measurement switch for opening and closing the same input line,
    前記放電スイッチ、及び前記計測スイッチの開閉を制御するスイッチ制御手段と、を備え、 The discharge switch, and and a switch control means for controlling the opening and closing of the measurement switch,
    前記各単位電池の電池電圧を前記電圧検出手段にて検出し、検出電圧値の高い電池に対応する放電スイッチをオンさせて、当該検出電圧値の高い単位電池を、前記放電抵抗を通じて放電させることで各単位電池の電池電圧を均等化する電圧均等化機能を少なくとも有すると共に、 Wherein detecting a battery voltage of each unit cell by said voltage detecting means, by turning on the discharge switch corresponding to the high battery of the detected voltage value, the higher the unit cell of the detected voltage value, be discharged through the discharge resistor and having at least a voltage equalization function of equalizing the battery voltage of each unit cell in,
    前記入力ライン上において前記計測スイッチを、前記放電スイッチに対する節点よりも前記単位電池に近い側に設け、 The measurement switch on the input line, than the node with respect to the discharge switch provided on the side closer to the unit batteries,
    前記初段の入力ラインと前記グラウンドとの間、及び前記各入力ライン間であって、前記計測スイッチと前記電圧検出手段側との間に、前記各単位電池と1対1の対応関係でホールドコンデンサを設け、 Between the ground and the first stage of input lines, and the A between the input lines, the between the measurement switch and the voltage detecting means side, the hold capacitor in corresponding relationship to each unit cell in a one-to-one the provided
    前記各放電スイッチをオフした状態から前記各計測スイッチをオンし、前記各ホールドコンデンサが前記各単位電池の電池電圧に充電された後、前記各計測スイッチをオフすることにより、前記各単位電池の電池電圧を各ホールドコンデンサに一旦ホールドさせ、ホールドされた電圧を前記電圧検出手段にて計測可能な回路構成とすると共に、 The turned on each measurement switch from the OFF state of each discharge switch, after the each hold capacitor is charged to the battery voltage of each unit cell, by turning off the respective measurement switch, wherein each unit cell temporarily held battery voltage to each hold capacitor, with the held voltage and measurable circuit constituted by said voltage detecting means,
    前記電圧検出手段にて計測される電圧の、前記放電スイッチの開閉に伴なう変動パターンに基づいて、当該放電スイッチの故障の有無を診断する第1診断手段を設け、 Wherein the voltage measured by the voltage detecting means, based on the accompanying fluctuation pattern of opening and closing of the discharge switch, it provided the first diagnostic means for diagnosing the presence or absence of a failure of the discharge switch,
    前記電圧検出手段にて計測された電圧が所定レベル以上であるか否かに基づいて、前記放電スイッチの故障の有無を診断する第2診断手段を設けたことを特徴とする組電池の電池管理装置。 Voltage measured by said voltage detecting means on the basis of whether a predetermined level or more, the battery management of the battery pack, characterized in that a second diagnostic means for diagnosing the presence or absence of failure of the discharge switch apparatus.
  2. 前記第1判断手段は、前記電圧検出手段にて計測される電圧の、前記放電スイッチの開閉に伴なう変動パターンに基づいて、前記放電スイッチのオープンモードでの故障を検出し、 Wherein the first determination means, said voltage measured by the voltage detecting means, based on the accompanying fluctuation pattern of opening and closing of the discharge switch, detects a failure in the open mode of the discharge switch,
    前記第2判断手段は、前記電圧検出手段にて計測された電圧が所定レベル以上であるか否かに基づいて、前記放電スイッチのショートモードでの故障を検出する請求項1に記載の電池管理装置。 Said second determining means, on the basis of the voltage measured by the voltage detecting means whether or not a predetermined level or higher, the battery management according to claim 1 for detecting a failure of a short mode of the discharge switch apparatus.
  3. 前記放電スイッチを開閉させたときに、前記電圧検出手段にて計測される電圧が、予め決められた分圧比に従って変化するように前記放電ループ内に前記放電抵抗を少なくとも2以上配置したことを特徴とする請求項1又は請求項2に記載の電池管理装置。 Wherein when said discharging switch is open, the voltage measured by said voltage detecting means, and the said discharge resistor in said discharge loop to vary in accordance with a predetermined voltage division ratio and arranged at least two the battery management system of claim 1 or claim 2,.
JP2007337236A 2007-12-27 2007-12-27 The battery management unit of the battery pack Active JP5224095B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007337236A JP5224095B2 (en) 2007-12-27 2007-12-27 The battery management unit of the battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007337236A JP5224095B2 (en) 2007-12-27 2007-12-27 The battery management unit of the battery pack

Publications (2)

Publication Number Publication Date
JP2009159769A true JP2009159769A (en) 2009-07-16
JP5224095B2 true JP5224095B2 (en) 2013-07-03

Family

ID=40963159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337236A Active JP5224095B2 (en) 2007-12-27 2007-12-27 The battery management unit of the battery pack

Country Status (1)

Country Link
JP (1) JP5224095B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009195035A (en) * 2008-02-14 2009-08-27 Toshiba Corp Power supply device
US9291680B2 (en) 2009-12-29 2016-03-22 O2Micro Inc. Circuits and methods for measuring a cell voltage in a battery
KR101234059B1 (en) * 2010-02-22 2013-02-15 주식회사 엘지화학 Apparatus and Method for diagnosis of cell balancing unit
KR101256952B1 (en) * 2010-03-05 2013-04-25 주식회사 엘지화학 Apparatus and Method for diagnosis of cell balancing unit
JP5571485B2 (en) 2010-07-14 2014-08-13 矢崎総業株式会社 Voltage equalizer battery pack
JP5705556B2 (en) * 2011-01-11 2015-04-22 ラピスセミコンダクタ株式会社 Semiconductor circuit, a semiconductor device, wire breaking detection method, and disconnection detection program
JP2013027274A (en) * 2011-07-26 2013-02-04 Shin Kobe Electric Mach Co Ltd Power storage device
US20130041606A1 (en) * 2011-08-10 2013-02-14 XiaoHu Tang Detecting an open wire between a battery cell and an external circuit
JP6067236B2 (en) * 2012-03-22 2017-01-25 株式会社東芝 Assembled battery module
JP2014027776A (en) * 2012-07-26 2014-02-06 Denso Corp Anomaly detection device
CN104718681B (en) 2012-10-10 2018-06-19 住友建机株式会社 The control method of the shovel and the shovel
CN103872710A (en) * 2012-12-11 2014-06-18 苏州宝时得电动工具有限公司 Battery management system and electric tool
CN103645444A (en) * 2013-12-23 2014-03-19 中国科学院电工研究所 Mode principle based battery consistency online evaluation method and detection circuit
KR101692111B1 (en) * 2014-10-13 2017-01-02 주식회사 엘지화학 System and method for determining a failure of the circuit using LC resonance
JP2016121967A (en) * 2014-12-25 2016-07-07 ラピスセミコンダクタ株式会社 Semiconductor device and method for measuring battery voltage
KR101735735B1 (en) * 2015-12-11 2017-05-15 현대오트론 주식회사 Apparatus for short prevention of battery
JP2018117438A (en) * 2017-01-17 2018-07-26 太陽誘電株式会社 Power source module with lithium ion capacitor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281036B2 (en) * 2000-11-30 2009-06-17 株式会社ジーエス・ユアサコーポレーション Battery assembly equipment
JP3698056B2 (en) * 2000-12-28 2005-09-21 日産自動車株式会社 Voltage detecting apparatus for an electric vehicle for battery pack
JP3698089B2 (en) * 2001-10-29 2005-09-21 日産自動車株式会社 The control device of the battery pack
JP3702861B2 (en) * 2002-04-05 2005-10-05 日産自動車株式会社 Voltage detection device of the battery pack
JP4035777B2 (en) * 2003-02-10 2008-01-23 株式会社デンソー The battery pack of the discharge device
JP2005091062A (en) * 2003-09-16 2005-04-07 Calsonic Kansei Corp Device for detecting voltage of assembled battery set

Also Published As

Publication number Publication date Type
JP2009159769A (en) 2009-07-16 application

Similar Documents

Publication Publication Date Title
US20100019724A1 (en) Battery system using secondary battery
JP2007259612A (en) Power supply controller
US20120025835A1 (en) Sensor Arrangement for an Energy Storage Device and a Method of Using the Same
US5438250A (en) Process and apparatus for charging a multi-cell battery
US20080143298A1 (en) Abnormality diagnostic device
CN101207296A (en) Abnormality diagnostic device
JP2003084015A (en) Flying capacitor battery pack voltage detecting circuit and driving method for it
JP2002281681A (en) Monitoring method for battery pack dc voltage detector
US20120139553A1 (en) Electrochemical cell monitoring and balancing circuit with self-diagnostic feature
JP2010011722A (en) Abnormality detector for battery pack
JP2002204537A (en) Battery pack device
US20100090653A1 (en) Battery device
JP2007085847A (en) Abnormality detection system for cell balance circuit
US20100259276A1 (en) Architecture and method to determine leakage impedance and leakage voltage node
US20080111556A1 (en) Car power source apparatus
WO2008033064A1 (en) Method and device for automatic monitoring of battery insulation condition.
JP2006292516A (en) Battery voltage detection controller
JP2007042501A (en) Battery cell voltage measurement device
JP2009288034A (en) Assembled battery monitoring device and disconnection detection method for assembled battery wiring
US20120146652A1 (en) Assembled battery system and failure detection method of assembled battery system
US20130057294A1 (en) Voltage monitoring device
US20100134132A1 (en) Monitoring circuit having a self test function
JP2012147587A (en) Semiconductor circuit, battery monitoring system, diagnosis program, and diagnosis method
US20140028322A1 (en) Battery System having Battery Contactors and a Diagnostic Device for Monitoring the Functional State of the Contactors and Associated Diagnostic Method
JP2004247319A (en) Battery fault detecting method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090925

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090925

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100507

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3