JP5217128B2 - エミュレーション装置及びエミュレーション方法 - Google Patents
エミュレーション装置及びエミュレーション方法 Download PDFInfo
- Publication number
- JP5217128B2 JP5217128B2 JP2006209907A JP2006209907A JP5217128B2 JP 5217128 B2 JP5217128 B2 JP 5217128B2 JP 2006209907 A JP2006209907 A JP 2006209907A JP 2006209907 A JP2006209907 A JP 2006209907A JP 5217128 B2 JP5217128 B2 JP 5217128B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- physical
- spare
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
診断プロセッサ240は、プラットフォームマシン200上の物理プロセッサ211での障害の発生を、ターゲットマシン100上での演算プロセッサ111の障害として検出する(S71)。ファームウェア及び診断プロセッサ240は、障害の内容から継続運用可能か否かを判断する(S72)。診断プロセッサ240は、継続運用不可能であれば(S72:No)、そのまま重障害としてシステムダウンさせる(S77)。診断プロセッサ240は、継続運用可能であれば(S72:Yes)、まず他の演算プロセッサに対して当該の演算プロセッサ111で障害が発生したことを通知する(S73)。これを受けた他の演算プロセッサ111は、実行途中のプロセッサ間通信など、当該プロセッサ111に対するインターフェースを異常終了させる(S74)。その後、診断プロセッサ240は、当該プロセッサ111の動作を停止させ、ターゲットマシン100のOSから縮退させることによって(S75)、システムの運用を継続する(S76)。
診断プロセッサ240は、プラットフォームマシン200上の物理プロセッサ211での障害の発生を、ターゲットマシン100上でのI/Oプロセッサ150の障害として検出する(S81)。ファームウェア及び診断プロセッサ240は、障害の内容から継続運用可能かどうかを判断する(S82)。診断プロセッサ240は、継続運用不可能であれば(S82:No)、そのまま重障害としてシステムダウンさせる(S90)。診断プロセッサ240は、継続運用可能であれば(S82:Yes)、まず各演算プロセッサ111に対し当該I/Oプロセッサ150にて障害が発生したことを通知する(S83)。これを受けた演算プロセッサ111は、必要に応じて実行途中の入出力動作を異常終了させ、それをOSに通知する(S84)。その後、診断プロセッサ240は、当該のI/Oプロセッサ150の動作を停止させ(S85)、I/Oプロセッサ150のエミュレーションファームウェアの再起動を試みる(S86)。診断プロセッサ240は、この再起動により、当該I/Oプロセッサ150および配下の入出力チャネルの再初期化を行い、成功した場合(S87:Yes)、そのままI/Oプロセッサ150を継続運用する(S89)。失敗した場合(S87:No)、障害I/Oプロセッサ150を縮退させて(S88)、運用を継続する(S89)。
前記サーバ装置は、CPU、メモリ及びI/Oアダプタを含む計算資源と、前記計算資源を論理的に分割し、独立した仮想計算機として動作させる第1ハイパーバイザと、を有する。前記ストレージ装置は、CPU、ディスクキャッシュ、I/Oアダプタ及び物理ディスクを含むストレージ資源と、前記ストレージ資源を論理的に分割し、独立した仮想ストレージ装置として動作させる第2ハイパーバイザと、を有する。前記ストレージ装置は、更に、前記サーバ装置に備わる計算資源を管理するサーバ資源管理テーブルと、前記ストレージ装置に備わるストレージ資源を管理するストレージ資源管理テーブルと、前記仮想計算機と前記仮想ストレージ装置との対応関係を管理する仮想ディスク管理テーブルと、を有する管理部を備える。前記第1ハイパーバイザは、前記サーバ資源管理テーブルの設定に基づいて前記計算資源を論理的に分割する。前記第2ハイパーバイザは、前記ストレージ資源管理テーブルの設定に基づいて前記ストレージ資源を論理的に分割する。
CPUと、主記憶と、I/Oデバイスを接続するI/Oバスと、I/Oバスを制御するI/O制御部とを含む物理計算機を複数の論理区画に分割し、各論理区画上でそれぞれOSを動作させ、各論理区画に対する物理計算機の資源の割当を制御するファームウェアと、を備える。前記ファームウェアからの指令に基づいて前記I/Oデバイスと複数の論理区画の対応関係を設定するI/Oデバイス割り当て部と、前記I/Oデバイスからの処理要求を受け付ける処理要求受付部と、前記受け付けた処理要求を、前記I/Oデバイス割り当て部に設定された複数の論理区画へそれぞれ並列的に発行する並列処理発行部と、を備える。
診断プロセッサ340は、プラットフォームマシン300のプロセッサ311の0番の障害を、区画0のターゲットマシン100上で障害がI/Oプロセッサ150の0番(以下「該当I/Oプロセッサ150)に発生したことを検出する(S01)。ファームウェア及び診断プロセッサ340は、障害の内容から継続運用可能なものであるか否かを判定する(S02)。診断プロセッサ340は、継続運用不可能と判定すれば(S02:No)、そのまま重障害としてシステムダウンさせる(S11)。診断プロセッサ340は、継続運用可能と判定すれば(S02:Yes)、まず同一区画100a内の各演算プロセッサ111に対して該当I/Oプロセッサ150の障害を通知する(S03)。これを受けた演算プロセッサ111は、必要に応じ実行途中の入出力動作を異常終了させ、それをOSに通知する(S04)。診断プロセッサ340は、その後、該当I/Oプロセッサ150の動作を停止させ(S05)、その後に該当I/Oプロセッサ150の予備プロセッサへの切り替えを試みる(S06)。
なお、一度、障害で予備プロセッサに切り替えたプロセッサを元に戻すためには、障害が発生したプロセッサを交換修理する必要がある。修理交換の手順としては、一度システムの運用を停止してオフラインで交換する方法や、ホットプラグ機能を備えたプラットフォームマシンであれば運用中にオンライン交換する方法等の従来知られた方法を用いることが出来る。ただし、本発明の範囲を超えるためここでは詳細には説明しない。
該当I/Oプロセッサ150がオフライン状態である場合(S42:Yes)、予備プロセッサを元の物理プロセッサに戻す動作を開始する(S31)。まず、診断プロセッサ370は、仮想化テーブルを参照して切り戻したいプロセッサ(最初に障害が発生した物理プロセッサ:図10の場合では、「物理Proc#」0番)の「状態」欄を“縮退”から通常状態“−”へ戻す(S32)。診断プロセッサ370は、仮想化テーブル中の状態欄が“予備”のエントリの「区画」欄と「仮想Proc#」欄の値を“未定義”に変更する(S33)。
診断プロセッサ340が、その物理プロセッサ障害について仮想化テーブル、リソースマッピングテーブルを参照して対応する論理プロセッサを特定し、ある区画100aのターゲットマシン100上で障害が一つの演算プロセッサ111(以下「該当演算プロセッサ111」)に発生したことを検出する(S51)。診断プロセッサ340は、障害の内容から当該区画100aの継続運用が可能か否かを判断する(S52)。継続運用が不可能な場合(S52:No)、そのまま重障害としてシステムダウンさせる(S61)。継続運用が可能な場合(S52:Yes)、同一区画内の他の演算プロセッサ111に対し該当演算プロセッサ111の障害を通知する(S53)。これを受けた他の演算プロセッサ111は、該当演算プロセッサ111に対する実行途中のプロセッサ間通信などの待ち合わせを異常終了させて運用を継続する(S54)。その後、診断プロセッサ340は、該当演算プロセッサ111の動作を停止させ(S55)、該当演算プロセッサ111に対応する物理プロセッサ311を予備プロセッサへ切り替えることを試みる(S56)。ここで予備プロセッサへの切り替え操作は、先に説明した該当I/Oプロセッサ150の切り替えの場合と同様に、図8のフローチャートにて示した手順にて実行される。
している。
101、201、301 中央処理装置
110、110−1〜110−n、210、210−1〜210−n、310、310−1〜310−n CPUボード
111、111−1〜111−4 演算プロセッサ
211、211−1〜211−4、311、311−1〜311−4 プロセッサ
410 仮想プロセッサ
115、215、315 コントローラ
116、216、316 メモリ
130、230、330 クロスバ
140、240、340 診断プロセッサ
150 I/Oプロセッサ
151、151−1〜151−m、251、251−1〜251−m、351、351−1〜351−m 入出力チャンネル
170、270、370 運用端末
200、300 プラットフォームマシン
10、50 ハードウェア層
20、60 ファームウェア層
21、63 演算プロセッサエミュレーション層
22、62 リソースマッピング層
61 仮想化層
30、70 ソフトウェア層
31、71 オペレーティングシステム
32、72 ミドルウェア
33、73 アプリケーション
Claims (15)
- 複数の論理プロセッサを有するターゲットマシンをエミュレートするプラットフォームマシンを具備し、
前記プラットフォームマシンは、
予備プロセッサを含む複数の物理プロセッサと、
前記複数の論理プロセッサと前記複数の論理プロセッサに割り付けられる複数の仮想プロセッサとを関連付けた第1テーブル、および、前記複数の物理プロセッサと前記複数の仮想プロセッサとを関連付けた第2テーブルを参照して、前記エミュレートのために、前記複数の物理プロセッサを、前記複数の論理プロセッサの機能に割り付けて動作させる診断プロセッサと
を備え、
前記診断プロセッサは、前記ターゲットマシンとして稼動中の前記複数の物理プロセッサの一つが障害により縮退した場合、前記縮退したプロセッサの割り付けられた論理プロセッサの種類に関わらず、前記第2テーブルの内容を更新して、前記予備プロセッサに、前記縮退した物理プロセッサに対応する仮想プロセッサを割り付け、前記第1テーブル及び前記第2テーブルに基づいて、前記縮退したプロセッサの代替として前記予備プロセッサを組み込む
エミュレーション装置。 - 請求項1に記載のエミュレーション装置において、
前記診断プロセッサは、前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルにおいて、前記予備プロセッサに対応する仮想プロセッサのプロセッサ番号を読み替えて、前記縮退したプロセッサの替わりに割り当てる
エミュレーション装置。 - 請求項1に記載のエミュレーション装置において、
前記診断プロセッサは、
前記複数の論理プロセッサが複数の区画に分割されているとき、前記予備プロセッサを除く前記複数の物理プロセッサを前記複数の区画に分割して割り付け、前記予備プロセッサを前記複数の区画に共通のプロセッサリソースとし、
前記複数の区画の一つに属する前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルの内容を更新して、前記予備プロセッサを前記縮退したプロセッサの代替として組み込む
エミュレーション装置。 - 請求項1に記載のエミュレーション装置において、
前記複数の論理プロセッサは、I/Oプロセッサを含み、
前記診断プロセッサは、
前記複数の物理プロセッサのうちの前記I/Oプロセッサに割り付けられたI/O用物理プロセッサの障害を検出したとき、前記I/Oプロセッサの動作を停止した後、前記第2テーブルの内容を更新して、前記予備プロセッサに、前記I/O用物理プロセッサに対応する仮想プロセッサを割り付け、前記I/Oプロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現する
エミュレーション装置。 - 請求項1に記載のエミュレーション装置において、
前記複数の論理プロセッサは、演算プロセッサを含み、
前記診断プロセッサは、
前記複数の物理プロセッサのうちの前記演算プロセッサに割り付けられた演算用物理プロセッサの障害を検出したとき、前記演算プロセッサの動作を停止した後、前記テーブルの内容を更新して、前記予備プロセッサに、前記演算用物理プロセッサに対応する仮想プロセッサを割り付け、前記演算プロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現する
エミュレーション装置。 - 複数の論理プロセッサを有するターゲットマシンをプラットフォームマシンを具備するエミュレーション装置でエミュレートするエミュレーション方法であって、
ここで、前記プラットフォームマシンは、
予備プロセッサを含む複数の物理プロセッサと、
診断プロセッサと
を備え、
前記エミュレーション方法は、
(a)診断プロセッサが、前記複数の論理プロセッサと前記複数の論理プロセッサに割り付けられる複数の仮想プロセッサとを関連付けた第1テーブル、および、前記複数の物理プロセッサと前記複数の仮想プロセッサとを関連付けた第2テーブルを参照して、前記エミュレートのために、前記複数の物理プロセッサを、前記複数の論理プロセッサの機能に割り付けて動作させるステップと、
(b)前記診断プロセッサが、前記ターゲットマシンとして稼動中の前記複数の物理プロセッサの一つが障害により縮退した場合、前記縮退したプロセッサの割り付けられた論理プロセッサの種類に関わらず、前記第2テーブルの内容を更新して、前記予備プロセッサに、前記縮退した物理プロセッサに対応する仮想プロセッサを割り付け、前記第1テーブル及び前記第2テーブルに基づいて、前記縮退したプロセッサの代替として前記予備プロセッサを組み込むステップと
を具備する
エミュレーション方法。 - 請求項6に記載のエミュレーション方法において、
前記(b)ステップは、
(b1)前記診断プロセッサが、前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルにおいて、前記予備プロセッサに対応する仮想プロセッサのプロセッサ番号を読み替えて、前記縮退したプロセッサの替わりに割り当てるステップを備える
エミュレーション方法。 - 請求項6に記載のエミュレーション方法において、
前記(a)ステップは、
(a1)前記診断プロセッサが、前記複数の論理プロセッサが複数の区画に分割されているとき、前記予備プロセッサを除く前記複数の物理プロセッサを前記複数の区画に分割して割り付け、前記予備プロセッサを前記複数の区画に共通のプロセッサリソースとするステップを備え、
前記(b)ステップは、
(b2)前記診断プロセッサが、前記複数の区画の一つに属する前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルの内容を更新して、前記予備プロセッサを前記縮退したプロセッサの代替として組み込むステップを備える
エミュレーション方法。 - 請求項6に記載のエミュレーション方法において、
前記複数の論理プロセッサは、I/Oプロセッサを含み、
前記(b)ステップは、
(b3)前記診断プロセッサが、前記複数の物理プロセッサのうちの前記I/Oプロセッサに割り付けられたI/O用物理プロセッサの障害を検出したとき、前記I/Oプロセッサの動作を停止した後、前記テーブルの内容を更新して、前記予備プロセッサに、前記I/O用物理プロセッサに対応する仮想プロセッサを割り付け、前記I/Oプロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現するステップを備える
エミュレーション方法。 - 請求項6に記載のエミュレーション方法において、
前記複数の論理プロセッサは、演算プロセッサを含み、
前記(b)ステップは、
(b4)前記診断プロセッサが、前記複数の物理プロセッサのうちの前記演算プロセッサに割り付けられた演算用物理プロセッサの障害を検出したとき、前記演算プロセッサの動作を停止した後、前記テーブルの内容を更新して、前記予備プロセッサに、前記演算用物理プロセッサに対応する仮想プロセッサを割り付け、前記演算プロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現するステップを備える
エミュレーション方法。 - 複数の論理プロセッサを有するターゲットマシンをプラットフォームマシンを具備するエミュレーション装置でエミュレートするエミュレーション方法をコンピュータに実行させるプログラムであって、
ここで、前記プラットフォームマシンは、
予備プロセッサを含む複数の物理プロセッサと、
診断プロセッサと
を備え、
前記プログラムは、
(a)診断プロセッサが、前記複数の論理プロセッサと前記複数の論理プロセッサに割り付けられる複数の仮想プロセッサとを関連付けた第1テーブル、および、前記複数の物理プロセッサと前記複数の仮想プロセッサとを関連付けた第2テーブルを参照して、前記エミュレートのために、前記複数の物理プロセッサを、前記複数の論理プロセッサの機能に割り付けて動作させるステップと、
(b)前記診断プロセッサが、前記ターゲットマシンとして稼動中の前記複数の物理プロセッサの一つが障害により縮退した場合、前記縮退したプロセッサの割り付けられた論理プロセッサの種類に関わらず、前記第2テーブルの内容を更新して、前記予備プロセッサに、前記縮退した物理プロセッサに対応する仮想プロセッサを割り付け、前記第1テーブル及び前記第2テーブルに基づいて、前記縮退したプロセッサの代替として前記予備プロセッサを組み込むステップと
を具備するエミュレーション方法をコンピュータに実行させるプログラム。 - 請求項11に記載のプログラムにおいて、
前記(b)ステップは、
(b1)前記診断プロセッサが、前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルにおいて、前記予備プロセッサに対応する仮想プロセッサのプロセッサ番号を読み替えて、前記縮退したプロセッサの替わりに割り当てるステップを備える
プログラム。 - 請求項11に記載のプログラムにおいて、
前記(a)ステップは、
(a1)前記診断プロセッサが、前記複数の論理プロセッサが複数の区画に分割されているとき、前記予備プロセッサを除く前記複数の物理プロセッサを前記複数の区画に分割して割り付け、前記予備プロセッサを前記複数の区画に共通のプロセッサリソースとするステップを備え、
前記(b)ステップは、
(b2)前記診断プロセッサが、前記複数の区画の一つに属する前記複数の物理プロセッサの一つが障害により縮退した場合、前記第2テーブルの内容を更新して、前記予備プロセッサを前記縮退したプロセッサの代替として組み込むステップを備える
プログラム。 - 請求項11に記載のプログラムにおいて、
前記複数の論理プロセッサは、I/Oプロセッサを含み、
前記(b)ステップは、
(b3)前記診断プロセッサが、前記複数の物理プロセッサのうちの前記I/Oプロセッサに割り付けられたI/O用物理プロセッサの障害を検出したとき、前記I/Oプロセッサの動作を停止した後、前記テーブルの内容を更新して、前記予備プロセッサに、前記I/O用物理プロセッサに対応する仮想プロセッサを割り付け、前記I/Oプロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現するステップを備える
プログラム。 - 請求項11に記載のプログラムにおいて、
前記複数の論理プロセッサは、演算プロセッサを含み、
前記(b)ステップは、
(b4)前記診断プロセッサが、前記複数の物理プロセッサのうちの前記演算プロセッサに割り付けられた演算用物理プロセッサの障害を検出したとき、前記演算プロセッサの動作を停止した後、前記テーブルの内容を更新して、前記予備プロセッサに、前記演算用物理プロセッサに対応する仮想プロセッサを割り付け、前記演算プロセッサのファームウェアを再起動して、前記第1テーブルおよび前記第2テーブルを参照して、前記障害からの復旧を実現するステップを備える
プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209907A JP5217128B2 (ja) | 2006-08-01 | 2006-08-01 | エミュレーション装置及びエミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209907A JP5217128B2 (ja) | 2006-08-01 | 2006-08-01 | エミュレーション装置及びエミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040540A JP2008040540A (ja) | 2008-02-21 |
JP5217128B2 true JP5217128B2 (ja) | 2013-06-19 |
Family
ID=39175509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006209907A Expired - Fee Related JP5217128B2 (ja) | 2006-08-01 | 2006-08-01 | エミュレーション装置及びエミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5217128B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010113212A1 (ja) * | 2009-03-31 | 2012-10-04 | 富士通株式会社 | メモリリーク監視装置、及び方法 |
JP5509694B2 (ja) * | 2009-06-29 | 2014-06-04 | 富士通株式会社 | コンパイル方法、プログラム実行方法及びプログラム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6123247A (ja) * | 1984-07-11 | 1986-01-31 | Nec Corp | エラ−報告方式 |
JPH01224861A (ja) * | 1988-03-03 | 1989-09-07 | Nec Corp | マルチプロセッサ制御方式 |
JPH06230992A (ja) * | 1993-02-06 | 1994-08-19 | Hitachi Ltd | 計算機システムおよび計算機システムの障害回復方法 |
JPH06274459A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | 半導体集積回路装置 |
JP2000076216A (ja) * | 1998-09-02 | 2000-03-14 | Nec Corp | マルチプロセッサシステム及びそのプロセッサ二重化方法並びにその制御プログラムを記録した記録媒体 |
JP3147876B2 (ja) * | 1998-11-12 | 2001-03-19 | 日本電気株式会社 | マルチプロセッサシステムで用いられるトレース方法及びトレース装置 |
JP2002041304A (ja) * | 2000-07-28 | 2002-02-08 | Hitachi Ltd | 論理区画の予備リソース自動付与方法及び論理区画式計算機システム |
JP2003067351A (ja) * | 2001-08-28 | 2003-03-07 | Nec System Technologies Ltd | 分散型コンピュータの構成制御システム |
US7496494B2 (en) * | 2002-09-17 | 2009-02-24 | International Business Machines Corporation | Method and system for multiprocessor emulation on a multiprocessor host system |
JP4155052B2 (ja) * | 2003-02-18 | 2008-09-24 | 日本電気株式会社 | エミュレータ、エミュレーション方法およびプログラム |
-
2006
- 2006-08-01 JP JP2006209907A patent/JP5217128B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008040540A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106776159B (zh) | 具有故障转移的快速外围元件互连网络系统与操作方法 | |
US9606745B2 (en) | Storage system and method for allocating resource | |
US7992032B2 (en) | Cluster system and failover method for cluster system | |
JP5069732B2 (ja) | 計算機装置、計算機システム、アダプタ承継方法 | |
JP5600361B2 (ja) | ハイパーバイザベースのサーバ二重化システム、その方法およびサーバ二重化コンピュータプログラムが記録された記録媒体 | |
CN110083494B (zh) | 在多核心环境中管理硬件错误的方法和装置 | |
US7487222B2 (en) | System management architecture for multi-node computer system | |
US7484032B2 (en) | Fault tolerant computer system | |
US20110004708A1 (en) | Computer apparatus and path management method | |
US10289564B2 (en) | Computer and memory region management method | |
JP4920248B2 (ja) | サーバの障害回復方法及びデータベースシステム | |
US8612973B2 (en) | Method and system for handling interrupts within computer system during hardware resource migration | |
WO2013157072A1 (ja) | 計算機システム、リソース管理方法及び管理計算機 | |
JP5476481B2 (ja) | ノード故障の対処 | |
JP2021026375A (ja) | ストレージシステム | |
JP5217128B2 (ja) | エミュレーション装置及びエミュレーション方法 | |
JP2009069963A (ja) | マルチプロセッサシステム | |
JP2001022599A (ja) | フォールトトレラント・システム,フォールトトレラント処理方法およびフォールトトレラント制御用プログラム記録媒体 | |
KR101761528B1 (ko) | 격리된 파티션들을 사용하는 탄력적인 가상 다중경로 자원 액세스 | |
US11615005B2 (en) | Storage system and control method therefor | |
US11755438B2 (en) | Automatic failover of a software-defined storage controller to handle input-output operations to and from an assigned namespace on a non-volatile memory device | |
US11210034B2 (en) | Method and apparatus for performing high availability management of all flash array server | |
JP6429813B2 (ja) | 計算機システム | |
CN114327250B (zh) | 存储系统和存储系统的控制方法 | |
US9436488B2 (en) | Program redundancy among virtual machines and global management information and local resource information arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5217128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |