JP5216438B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5216438B2
JP5216438B2 JP2008166698A JP2008166698A JP5216438B2 JP 5216438 B2 JP5216438 B2 JP 5216438B2 JP 2008166698 A JP2008166698 A JP 2008166698A JP 2008166698 A JP2008166698 A JP 2008166698A JP 5216438 B2 JP5216438 B2 JP 5216438B2
Authority
JP
Japan
Prior art keywords
data
terminal
serial
connector
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008166698A
Other languages
Japanese (ja)
Other versions
JP2010005055A (en
Inventor
貴博 上田
Original Assignee
株式会社オリンピア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オリンピア filed Critical 株式会社オリンピア
Priority to JP2008166698A priority Critical patent/JP5216438B2/en
Publication of JP2010005055A publication Critical patent/JP2010005055A/en
Application granted granted Critical
Publication of JP5216438B2 publication Critical patent/JP5216438B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、弾球遊技機や回胴式遊技機(スロットマシン)などの遊技機におけるシリアルデータ通信方式に関する。   The present invention relates to a serial data communication system in a gaming machine such as a ball game machine or a revolving game machine (slot machine).
遊技機設置営業店などにおいて設置されている弾球遊技機(いわゆるパチンコ機)は、遊技球(遊技媒体とも呼ぶ)を用いて遊技を行うものである。借り受けた遊技球を弾球遊技機の遊技盤に設けられている盤面へ打ち出し、当該遊技球が予め定められた入賞口に入るごとに所定数の遊技球を払出すようになっている。払い出される遊技球は賞球と呼ばれる。   A ball ball game machine (a so-called pachinko machine) installed in a game machine installation store or the like uses a game ball (also called a game medium) to play a game. The borrowed game balls are launched to the board surface provided on the game board of the ball game machine, and a predetermined number of game balls are paid out each time the game balls enter a predetermined winning opening. The game balls to be paid out are called prize balls.
弾球遊技機の盤面に設けられている入賞口には次のようなものがある。
(1)普通入賞装置
(2)スタートチャッカー(始動入賞装置)
(3)アタッカー(大入賞装置)
(4)スルーチャッカー(入賞チャッカー)
There are the following winning holes provided on the board of the ball game machine.
(1) Ordinary winning device (2) Start chucker (starting winning device)
(3) Attacker (Large winning device)
(4) Through chucker (winning chucker)
スタートチャッカー(始動入賞装置)は特定入賞装置とも呼ばれる。遊球球がスタートチャッカー(始動入賞装置)に受け入れられて入賞状態になったとき、賞球を払い出すとともに電子的な抽選を行い、当選の場合に通常状態から遊技者にとって有利な遊技状態となるよう、アタッカー(大入賞装置)を開放状態にするものである。
アタッカー(大入賞装置)は特別入賞装置とも呼ばれる。
The start chucker (starting winning device) is also called a specific winning device. When a game ball is accepted by the start chucker (start prize-winning device) and enters the winning state, the prize ball is paid out and an electronic lottery is performed. In the case of winning, the game state is advantageous to the player from the normal state. Thus, the attacker (large winning device) is opened.
The attacker (large winning device) is also called a special winning device.
スルーチャッカー(入賞チャッカー)は直接賞球を払い出すものではないが、本明細書において入賞口に含める。遊技球がスルーチャッカー(入賞チャッカー)を通過したことが検知されたとき、電子的な抽選を行い、当選したときは遊技者にとって有利な遊技状態となるよう、スタートチャッカー(始動入賞装置)を所定時間開放し、遊技球がスタートチャッカー(始動入賞装置)に入りやすくする。スルーチャッカー(入賞チャッカー)に受け入れられた遊技球はそのまま盤面を移動し、他の入賞口又は次に説明する排出口(アウト口)に受け入れられる。   The through chucker (winning chucker) does not pay out the winning ball directly, but is included in the winning slot in this specification. When it is detected that the game ball has passed through the through-chucker (winning chucker), an electronic lottery is performed. The time is released to make it easier for the game ball to enter the start chucker (start prize winning device). The game ball received by the through chucker (winning chucker) moves on the board as it is, and is received by another winning port or a discharge port (out port) described below.
弾球遊技機の盤面には、前記入賞口以外にも排出口(アウト口)が設けられている。排出口(アウト口)は、盤面に遊技領域を区画するために螺旋状に配置された誘導レールの下部(重力によって遊技球が集められる個所)に設けられた開口であり、前記入賞口(正確には普通入賞装置、スタートチャッカー(始動入賞装置)、アタッカー(大入賞装置))のいずれにも受け入れられなかった遊技球を受け入れて、盤面の外へ排出するためのものである。   In addition to the prize opening, a discharge port (out port) is provided on the board surface of the ball game machine. The discharge port (out port) is an opening provided in the lower part of the guide rail (portion where the game balls are collected by gravity) arranged in a spiral shape to partition the game area on the board surface. Is for accepting a game ball that has not been accepted by any of the normal winning device, start chucker (start winning device), and attacker (large winning device), and discharging it out of the board.
上述のように、弾球遊技機の特定の入賞口に遊技球が受け入れられると電子的な抽選が行われる。多くの場合、当該抽選にはカウンタやレジスタ等のハードウエアで発生された乱数又はソフトウエアで実行されるカウンタで発生された乱数が使用される。   As described above, an electronic lottery is performed when a game ball is received in a specific winning opening of the ball game machine. In many cases, the lottery uses a random number generated by hardware such as a counter or a register or a random number generated by a counter executed by software.
弾球遊技機は、電子的な抽選を含む遊技に関する処理を行うために、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部及び前記制御部にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部を備え、さらに、これらに接続される払出制御部、遊技球払出装置、電飾制御部及び音響制御部などの周辺基板を備える。
特開2004−328369号公報 特開2004−181203号公報
In order to perform processing related to a game including electronic lottery, the ball and ball gaming machine obtains processing information generated by a control unit that performs electrical game control processing and generates main processing information. Thus, a sub-control unit that performs control to perform a predetermined output mode process is provided, and further, peripheral boards such as a payout control unit, a game ball payout device, an electrical decoration control unit, and an acoustic control unit connected thereto are provided.
JP 2004-328369 A JP 2004-181203 A
遊技機内で接続されている制御部、副制御部、周辺基板などの基板やデバイスは、特定の通信路を使用してデータの送信及び受信を行っている。伝送方式としてパラレル通信とシリアル通信があるが、最近では、高速な通信を行う必要やコスト削減のためにシリアル通信が多く採用されている。   Boards and devices such as a control unit, sub-control unit, and peripheral board connected in the gaming machine transmit and receive data using a specific communication path. There are parallel communication and serial communication as transmission methods. Recently, serial communication is often used for high-speed communication and cost reduction.
シリアル通信を行う場合、各基板の接続をチェイン構造にすることで多くのビットを含むデータを容易に転送できるようになったが、チェイン構造のいずれか一箇所で断線したり、各基板のいずれかのICが故障すると、その影響が他の基板にも及ぶようになる。すなわち、チェイン構造には不具合が広い範囲に波及するという問題がある。また、不具合箇所の特定に時間と労力を要するという問題がある。シリアル通信を行うことで、多くのビットを含むデータを容易に転送できるようになったが、断線検出やその他の不具合の対策のために通信路以外に別の構造を設ける必要があった。そのため、コストの増加を招いてしまった。   When performing serial communication, it is now possible to easily transfer data including many bits by connecting each board to a chain structure. If such an IC breaks down, the effect will spread to other substrates. In other words, the chain structure has a problem in that the problem spreads over a wide range. In addition, there is a problem that it takes time and labor to identify a defective part. By performing serial communication, data including a large number of bits can be easily transferred. However, it is necessary to provide another structure other than the communication path in order to detect disconnection and to solve other problems. Therefore, the cost has been increased.
本発明は、チェイン構造を持つシリアル通信路において、断線などの不具合の検知を容易かつ低コストで実現することのできる遊技機を提供することを目的とする。   An object of the present invention is to provide a gaming machine capable of easily and cost-effectively detecting defects such as disconnection in a serial communication path having a chain structure.
この発明に係る遊技機は、遊技に係る制御を実行する制御部と、
前記制御部で生成した情報に基づき所定の処理を実行する副制御部と、
前記制御部又は前記副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、
前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換するシフトレジスタ、及び、前記シフトレジスタで変換された前記パラレルデータを格納するストレージレジスタを含み、前記パラレルデータに基づき所定の処理を実行する周辺基板とを備え、
前記シリアル通信部は、前記周辺基板へ送信すべきデータを格納する送信データバッファと、前記送信データバッファからデータを読み出して当該データを前記シリアルデータに変換して送り出すパラレル−シリアル変換部と、前記送信データバッファから読み出して送信したデータを格納する送信済データ格納レジスタと、戻された前記シリアルデータをパラレルデータに変換するループバックシフトレジスタと、前記ループバックシフトレジスタで変換されたパラレルデータを格納するループバックレジスタと、前記ループバックレジスタのデータを前記送信済データ格納レジスタのデータと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部とを備え、
前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端が接続され、前記周辺基板のシフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されているものである。
A gaming machine according to the present invention includes a control unit that executes control related to a game,
A sub-control unit that executes predetermined processing based on the information generated by the control unit;
A serial communication unit that receives data from the control unit or the sub-control unit, converts the data into serial data, transmits the serial data, and receives the returned serial data;
A shift register that converts the serial data received from the serial communication unit into parallel data; and a storage register that stores the parallel data converted by the shift register, and executes predetermined processing based on the parallel data. A peripheral board,
The serial communication unit includes a transmission data buffer that stores data to be transmitted to the peripheral board, a parallel-serial conversion unit that reads data from the transmission data buffer, converts the data to the serial data, and sends the data. A transmitted data storage register for storing data read from the transmission data buffer, a loop back shift register for converting the returned serial data into parallel data, and parallel data converted by the loop back shift register are stored. A loop back register that compares the data of the loop back register with the data of the transmitted data storage register to determine whether the serial data has been transmitted correctly,
An output terminal of the parallel-serial conversion unit of the serial communication unit and an input terminal of the shift register of the peripheral board are connected, and an output terminal of the shift register of the peripheral board and an input terminal of the loop back shift register of the serial communication unit are connected It is connected.
前記周辺基板を複数備える場合は、
隣接する周辺基板同士において一方の周辺基板の前記シフトレジスタの出力端と他方の周辺基板の前記シフトレジスタの入力端が接続されることで前記複数の周辺基板は鎖状に連結され、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置するものの前記シフトレジスタの入力端が接続され、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置するものの前記シフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されている。
When comprising a plurality of the peripheral substrates,
The peripheral substrates are connected in a chain by connecting the output end of the shift register of one peripheral substrate and the input end of the shift register of the other peripheral substrate between adjacent peripheral substrates,
The input end of the shift register is connected to one of the plurality of peripheral boards connected in a chain with the output end of the parallel-serial conversion unit of the serial communication unit,
Of the plurality of peripheral boards connected in a chain, the output terminal of the shift register, which is located at the other end, is connected to the input terminal of the loop back shift register of the serial communication unit.
前記シリアル通信部が、予め定められたサイクルに従ってシリアルデータを伝送する場合は、
nを2以上の整数として、前記周辺基板の数をn個としたとき、前記比較部は、前記ループバックレジスタに格納されたデータを、当該データの受信されたサイクルよりもnサイクル前に送信された前記送信済データ格納レジスタのデータと比較するようにする。
When the serial communication unit transmits serial data according to a predetermined cycle,
When n is an integer of 2 or more and the number of the peripheral boards is n, the comparison unit transmits the data stored in the loopback register n cycles before the cycle in which the data is received. The data is compared with the transmitted data storage register.
前記周辺基板は、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部と前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第1ハーネスと、
前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第2ハーネスとを備えるようにしてもよい。
The peripheral board includes an input connector including a terminal connected to the input end of the shift register, an output connector including a terminal connected to the output end of the shift register, and other terminals of the input connector. A loopback connector including a terminal to be connected; and a wire connecting the other terminal of the input connector and the terminal of the loopback connector;
A first harness connecting the output end of the parallel-serial conversion unit of the serial communication unit and the input end of the shift register of the peripheral substrate by being connected to the input connector of the serial communication unit and the peripheral substrate; ,
A second harness that is connected to the output connector and the loopback connector of the peripheral board to return the serial data to the input end of the loopback shift register of the serial communication unit may be provided. .
前記複数の周辺基板は、それぞれ、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置する前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第1ハーネスと、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置する前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第2ハーネスと、
隣接する周辺基板同士において一方の周辺基板の前記出力用コネクタ及び前記ループバック用コネクタと他方の前記周辺基板の入力用コネクタを接続する第3ハーネスとを備えるようにしてもよい。
Each of the plurality of peripheral boards includes an input connector including a terminal connected to the input end of the shift register, an output connector including a terminal connected to the output end of the shift register, and the input connector. Including a loopback connector including a terminal connected to another terminal, and a wiring connecting the other terminal of the input connector and the terminal of the loopback connector,
By being connected to the input connector of the peripheral board located at one end of the plurality of peripheral boards connected in a chain with the output end of the parallel-serial converter of the serial communication unit, A first harness that connects an output terminal of the parallel-serial converter of the serial communication unit and an input terminal of the shift register of the peripheral board;
By connecting to the output connector and the loopback connector of the peripheral board located at the other end of the plurality of peripheral boards connected in a chain, the serial data of the serial communication unit A second harness returning to the input end of the loopback shift register;
You may make it provide the 3rd harness which connects the said output connector and the said loopback connector of one peripheral board, and the input connector of the other said peripheral board in adjacent peripheral boards.
この発明によれば、遊技機のシリアル通信部と周辺基板をループバック接続するとともに、前記シリアル通信部にループバックされたデータを送信済データと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部を設けたので、シリアル通信における不具合を検出するための専用の装置を必要としないので、コストを抑制しつつシリアル通信の不具合を検知することができる。   According to this invention, the serial communication unit of the gaming machine and the peripheral board are connected in a loopback manner, and whether the serial data is correctly transmitted by comparing the data looped back to the serial communication unit with the transmitted data. Since the comparison unit for determination is provided, a dedicated device for detecting a malfunction in serial communication is not required, and therefore a malfunction in serial communication can be detected while suppressing costs.
弾球遊技機の構造概略について図1及び図2を参照して説明を加える。
まず、図1を参照して本発明の実施の形態に係る遊技機の外部的構造につき説明する。
外枠50は、遊技機設置営業店に設けられた設置場所(島設備など)へと固定させるための縦長方形状からなる木製の枠部材である。
本体部材51は、外枠50の内部に備えられ、ヒンジ部51aを介して外枠に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。この本体部材51は、枠状に形成されその内側に空間部を有している。
開口枠扉52は、遊技機の前面側となる前記本体部材51の前面に、ロック機能付きで且つ開閉自在となるように装着され、枠状に構成されることでその内側を開口部とした扉部材である。
なお、開口枠扉52の開口部にガラス製又は樹脂製からなる透明板部材が設けられ、開口部近傍に電飾52a、スピーカ52b、などが取り付けられている。
後述する遊技盤(図1では示していない)は、本体部材51の空間部に臨むように、本体部材51に所定の固定部材を用いて着脱自在に装着されている。遊技盤の本体部材51への装着後は、その遊技領域を前記開口部より観察することができる。
An outline of the structure of the ball game machine will be described with reference to FIGS. 1 and 2.
First, the external structure of the gaming machine according to the embodiment of the present invention will be described with reference to FIG.
The outer frame 50 is a wooden frame member having a vertical rectangular shape for fixing to an installation location (island facilities or the like) provided in a gaming machine installation sales shop.
The main body member 51 is a member that is provided inside the outer frame 50 and serves as a longitudinal rectangular gaming machine base body that is rotatably attached to the outer frame via a hinge portion 51a. The main body member 51 is formed in a frame shape and has a space portion inside thereof.
The opening frame door 52 is mounted on the front surface of the main body member 51 on the front side of the gaming machine so as to be openable and closable, and is configured in a frame shape so that the inside is an opening. It is a door member.
A transparent plate member made of glass or resin is provided at the opening of the opening frame door 52, and an electrical decoration 52a, a speaker 52b, and the like are attached in the vicinity of the opening.
A game board (not shown in FIG. 1), which will be described later, is detachably attached to the main body member 51 using a predetermined fixing member so as to face the space of the main body member 51. After the game board is mounted on the main body member 51, the game area can be observed from the opening.
球受皿付き扉53は、遊技機前面において本体部材51の下部に、ロック機能付きで且つ開閉自在となるように装着され、遊技球を貯留する球受皿を少なくとも備えた扉部材である。なお、本実施形態における球受皿付き扉には、以下の部材が取り付けられている。
(1)複数の遊技球が貯留可能で且つ発射駆動装置48へと遊技球を案内させる通路が設けられた球受皿。
(2)該貯留され発射駆動装置48へと案内された遊技球を前記遊技盤10の盤面11に設けられた遊技領域へと打出す操作を行う回動式操作ハンドル48b。
(3)ブリペイドカード読込み処理関係及び借り受ける遊技球の貸出し処理関係の指示をするボタンを備えた球貸し関係の操作部。
(4)球受皿に貯留させた遊技球を遊技球収集容器(俗称、ドル箱)へと排出解除するための球受皿用の貯留球排出操作ボタン。
The door 53 with a ball tray is a door member provided at least with a ball tray for storing a game ball attached to the lower part of the main body member 51 on the front surface of the gaming machine so as to have a lock function and be openable and closable. In addition, the following members are attached to the door with a ball tray in the present embodiment.
(1) A ball tray in which a plurality of game balls can be stored and a passage for guiding the game balls to the firing drive device 48 is provided.
(2) A rotary operation handle 48b for performing an operation of launching the stored game ball guided to the launch drive device 48 to a game area provided on the board surface 11 of the game board 10.
(3) A ball lending-related operation unit provided with buttons for instructing a read-in related to reading a paid card and a lending process related to a borrowed game ball.
(4) A storage ball discharge operation button for a ball tray for releasing the game ball stored in the ball tray into a game ball collecting container (common name, dollar box).
次に、図2を参照して本発明の実施の形態に係る遊技機の内部的構成を説明する。
40は、前述したように、本体部材51若しくは遊技盤11又はこれらに備え付けられる支持部材などを介して設けられ、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。
40bは、前記本体部材51若しくは遊技盤11又はこれらに備え付けられる支持部材などを介して設けられ、前記制御部40にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部である。
42は、賞球の払い出し制御を行う払出制御部である。
43は、遊技球を払い出す遊技球払出装置である。
44は、図示しないランプや電飾52aを制御する電飾制御部である。
46は、スピーカ52bを制御駆動して音響を発生させる音響制御部である。
49は発射駆動装置48を制御する制御装置であって、回動式操作ハンドル48bを介して遊技球を盤面に設けられた遊技領域へと打出し制御を行うための発射制御装置である。
Next, an internal configuration of the gaming machine according to the embodiment of the present invention will be described with reference to FIG.
As described above, reference numeral 40 denotes a control unit that is provided via the main body member 51 or the game board 11 or a support member attached thereto, and performs electrical game control processing to generate main processing information.
40b is provided through the main body member 51 or the game board 11 or a support member provided to the main body member 51, or a sub member that performs control to perform predetermined output mode processing by obtaining processing information generated by the control unit 40. It is a control unit.
A payout control unit 42 performs payout control of prize balls.
43 is a game ball payout device for paying out game balls.
Reference numeral 44 denotes an electric decoration control unit that controls a lamp and electric decoration 52a (not shown).
An acoustic control unit 46 generates sound by controlling and driving the speaker 52b.
49 is a control device for controlling the firing drive device 48, and is a launch control device for controlling the launch of a game ball to a game area provided on the board surface via a rotary operation handle 48b.
図3は遊技機の遊技盤の正面図である。
図3において、11は遊技盤10の盤面である。盤面11は、誘導レール12と、誘導レール12で区画された略円形の遊技領域を落下した遊技球を外部へ導く排出口(アウト口)13と、遊技領域を移動する遊技球の方向を変化せしめる釘14や風車14aなどの障害物を複数個備える矩形の盤面である。
FIG. 3 is a front view of the game board of the gaming machine.
In FIG. 3, reference numeral 11 denotes a board surface of the game board 10. The board surface 11 changes the direction of the guide rail 12, the discharge port (out port) 13 that guides the game ball that has fallen through the substantially circular game area defined by the guide rail 12, and the direction of the game ball that moves in the game area. It is a rectangular board surface provided with a plurality of obstacles such as the nailing 14 and the windmill 14a.
前述した盤面11の遊技領域は、誘導レール12(遊技球を滑走させる滑走部と遊技球を規制する規制部を含む)により略円形状となるように区画形成され、打出された遊技球の移動範囲を規制する領域である。前記滑走部に規制部が続くように設けられている。前記滑走部は全体として螺旋をなして盤面11に配設されている。   The game area of the board surface 11 described above is partitioned and formed into a substantially circular shape by the guide rail 12 (including a sliding part for sliding the game ball and a regulation part for regulating the game ball), and the movement of the game ball that has been launched It is an area that regulates the range. A restricting portion is provided to follow the sliding portion. The sliding portion is arranged on the board surface 11 in a spiral as a whole.
前記排出口(アウト口)13は、遊技領域に投入された遊技球が集束する位置に設けられた回収開口部である。   The discharge port (out port) 13 is a collection opening provided at a position where the game balls thrown into the game area converge.
障害物14としての遊技釘は、遊技球と接触させることにより移動方向を不規則にし、又は移動方向を規制するために、盤面11の適宜な位置に打込まれる複数の棒状部材である。   The game nails as the obstacles 14 are a plurality of rod-shaped members that are driven into appropriate positions on the board surface 11 in order to make the movement direction irregular by contacting with the game ball or to restrict the movement direction.
30aは、遊技領域の中央やや上側に設けられ、演出用表示ランプやLCD(液晶表示装置)などの可変表示部をひとつ又は複数有する可変表示装置(センター役物)である。
30bは、スルーチャッカー(入賞チャッカー)である。
30cは、普通入賞口を有する普通入賞装置である。
30dは、始動入賞口を有するスタートチャッカー(始動入賞装置)である。
30eは、大入賞口を有するアタッカーである。
以下の説明で、30b乃至30dをまとめて入賞口30などと記すことがある。
なお、図示されていないが、上記30b、30c、30dの内部には球通過検出器20b、20c、20dが設けられている(同図の括弧内の符号はそのことを意味する)。
Reference numeral 30a denotes a variable display device (center accessory) that is provided at the center or slightly above the game area and has one or more variable display sections such as an effect display lamp and an LCD (liquid crystal display device).
30b is a through chucker (winning chucker).
30c is a normal winning device having a normal winning opening.
30d is a start chucker (start winning device) having a start winning opening.
30e is an attacker having a big prize opening.
In the following description, 30b to 30d may be collectively referred to as a winning opening 30 or the like.
Although not shown, the ball passage detectors 20b, 20c, and 20d are provided inside the 30b, 30c, and 30d (the reference numerals in parentheses in the figure mean that).
スタートチャッカー30dの始動入賞装置は特定入賞装置と、アタッカー30eの大入賞装置は特別入賞装置とも呼ばれる。
スタートチャッカー(始動入賞装置)30dは、入賞口の開口範囲の拡縮を行わせる可動片をその両側に備え、遊技球を入賞させることにより可変表示を行わせると共に賞球を遊技者に獲得させる入賞装置である。
アタッカー(大入賞装置)30eは、入賞口を露出させる開口状態と入賞口を閉鎖する閉口状態となる可動扉が駆動制御されるものであり、遊技球を入賞させることにより他の入賞装置と比較してより多くの賞球を獲得させる入賞装置である。
The start winning device of the start chucker 30d is also called a specific winning device, and the big winning device of the attacker 30e is also called a special winning device.
The start chucker (start winning device) 30d is provided with movable pieces on both sides for expanding and contracting the opening range of the winning opening, making a variable display by winning a game ball and winning a prize for a player. Device.
The attacker (large winning device) 30e is driven and controlled by a movable door that exposes the winning port and closes the winning port, and is compared with other winning devices by winning game balls. This is a winning device that allows more prize balls to be obtained.
図4は本発明の実施の形態に係る遊技機の機能ブロック図である。
40は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部(「メイン基板」とも呼ばれる)である。制御部40は遊技領域を移動(流下)して入賞口30b〜30dを通過した遊技球をそれぞれ検出する球通過検出器20b〜20dの信号を入力とし、入賞口30b〜30dの遊技球通過に応じた抽選・判定を行う入賞判定部40aを含む。
FIG. 4 is a functional block diagram of the gaming machine according to the embodiment of the present invention.
Reference numeral 40 denotes a control unit (also referred to as a “main board”) that performs electrical game control processing and generates main processing information. The control unit 40 moves (flows down) the game area and receives signals from the ball passage detectors 20b to 20d that detect the game balls that have passed through the winning holes 30b to 30d, respectively, and passes the gaming balls through the winning holes 30b to 30d. A winning determination unit 40a for performing a lottery / determination in accordance with this is included.
41は可変表示装置(センター役物)30aの演出用表示ランプを点灯させたり、LCD(液晶表示装置)に演出に係る画像を表示させる表示制御部である。表示制御部41は、制御部40に設けられた入賞判定部40aにおける所定条件の成立(例えば、始動入賞装置30dヘの遊技球の入賞等)に基づく電子的な当否抽選の結果に応じて、その識別表示情報(可変表示装置(センター役物)30aのLCDに演出表示される)を可変表示させた後に停止表示を行う表示制御装置でもある。さらに、表示制御部41は、入賞判定部40aにおける所定条件の成立(例えば、予め定められた通過口ヘの遊技球の通過)に基づく電子的な当否抽選の結果に応じて、識別点灯情報(可変表示装置(センター役物)30aの演出用表示ランプに点灯表示される)を可変表示させた後に停止表示を行う表示制御装置である。   Reference numeral 41 denotes a display control unit that turns on an effect display lamp of the variable display device (center accessory) 30a and displays an image related to the effect on an LCD (liquid crystal display device). The display control unit 41, in accordance with the result of the electronic winning / losing lottery based on establishment of a predetermined condition in the winning determination unit 40a provided in the control unit 40 (for example, winning of a game ball to the start winning device 30d, etc.) It is also a display control device that performs stop display after variably displaying the identification display information (effect display on the LCD of the variable display device (center accessory) 30a). Furthermore, the display control unit 41 determines the identification lighting information (in accordance with the result of electronic determination of lottery based on the establishment of a predetermined condition in the winning determination unit 40a (for example, the passing of a game ball to a predetermined passing port). This is a display control device that performs stop display after variable display of the variable display device (center accessory) 30a is lit and displayed on the effect display lamp.
可変表示装置(センター役物)30aのLCDは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。スタートチャッカー(始動入賞装置)30dを遊技球が通過したことが検出されると、表示される図柄が所定時間だけ変動し、遊技球のスタートチャッカー(始動入賞装置)30dの通過時点において抽選された抽選用乱数値により決定される停止図柄をLCDに表示して停止するようになっている。アタッカー30eは、前方に開放可能な開閉板を備える。LCDの変動停止後の図柄が「777」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、アタッカー30eの開閉板が予め定めた回数だけ開放されるようになっている。アタッカー30eの開閉板が開放された後、所定時間が経過し、又は所定数の遊技球が入賞すると開閉板が閉じる。   The LCD of the variable display device (center accessory) 30a is a device that variably displays a specific symbol related to the big hit state and also displays a background image, various characters, and the like in an animated manner. When it is detected that the game ball has passed through the start chucker (start winning device) 30d, the displayed symbol fluctuates for a predetermined time, and the lottery is drawn when the game ball start chucker (start winning device) 30d passes. The stop symbol determined by the random number for lottery is displayed on the LCD and stopped. The attacker 30e includes an opening / closing plate that can be opened forward. When the symbol after the LCD fluctuation stops is a winning symbol such as “777”, a special game called “big hit” is started, and the opening / closing plate of the attacker 30e is opened a predetermined number of times. After the opening / closing plate of the attacker 30e is opened, the opening / closing plate is closed when a predetermined time elapses or when a predetermined number of game balls are won.
42は、入賞判定部40aの信号を受けて入賞口30b〜30dの遊技球通過に応じた及び/又はこれによる抽選・判定の結果に応じた遊技球払出装置43を制御する払出制御部である。
43は、遊技利益として入賞口30b〜30dの遊技球通過に応じた及び/又はこれによる抽選・判定の結果に応じた所定数の遊技球を払出す駆動源を備えた遊技球払出装置である。
42 is a payout control unit that receives the signal of the winning determination unit 40a and controls the game ball payout device 43 according to the game balls passing through the winning holes 30b to 30d and / or according to the lottery / determination result. .
43 is a game ball payout device provided with a driving source for paying out a predetermined number of game balls according to the result of the lottery / determination according to the game balls passing through the winning openings 30b to 30d and / or as the game profits. .
40bは、制御部40にて生成した処理情報を得ることにより、光の点滅・音響の発生などの演出を含む所定の出力態様処理をさせる制御を行う副制御部(「サブ基板」とも呼ばれる)である。副制御部40bは、第1電飾制御部44−1と第2電飾制御部44−2などの周辺基板へシリアルデータを送信するとともに、周辺基板(第2電飾制御部44−2)からループバックされたシリアルデータを受信しデータに異常がないかどうか判断するシリアル通信部40Sを含む。   40b is a sub-control unit (also referred to as “sub-board”) that performs control to perform predetermined output mode processing including effects such as blinking of light and generation of sound by obtaining processing information generated by the control unit 40. It is. The sub-control unit 40b transmits serial data to peripheral boards such as the first electrical control unit 44-1 and the second electrical control unit 44-2, and the peripheral board (second electrical control unit 44-2). Includes a serial communication unit 40S that receives the looped-back serial data and determines whether the data is normal.
シリアル通信部40Sは、第1電飾制御部44−1と第2電飾制御部44−2などの周辺基板へ送信すべきデータを格納している送信データバッファ40S−1、送信データバッファ40S−1からデータを読み出し当該データをシリアルデータに変換して送り出すパラレル−シリアル変換部40S−2、送信データバッファ40S−1から読み出して送信したデータを格納する送信済データ格納レジスタ40S−3、第2電飾制御部44−2から戻されたシリアルデータ(周辺基板からループバックされたシリアルデータ)をパラレルデータに変換するループバックシフトレジスタ40S−4、変換されたパラレルデータを格納するループバックレジスタ40S−5、送信済データ格納レジスタ40S−3のデータとループバックレジスタ40S−5のデータを比較する比較部40S−6及び比較部40S−6の出力に基づきエラー報知を行う報知部40S−7を含む。シリアル通信部40Sの動作については、後に詳しく説明する。   The serial communication unit 40S includes a transmission data buffer 40S-1 and a transmission data buffer 40S that store data to be transmitted to peripheral boards such as the first electrical control unit 44-1 and the second electrical control unit 44-2. The parallel-serial conversion unit 40S-2 that reads data from -1 and converts the data into serial data and sends it out, the transmitted data storage register 40S-3 for storing the data read from the transmission data buffer 40S-1, and the second 2 Loopback shift register 40S-4 for converting serial data returned from the electrical control unit 44-2 (serial data looped back from the peripheral board) to parallel data, and a loopback register for storing the converted parallel data 40S-5, data of transmitted data storage register 40S-3 and loopback register Including notification unit 40S-7 for error notification based on the output of the comparison unit 40S-6 and Comparative portion 40S-6 comparing data 0S-5. The operation of the serial communication unit 40S will be described in detail later.
44は、遊技盤10あるいは遊技機筐体に設けられたランプ・電飾52aなどを点灯制御するための電飾制御部である。図4の例では、第1電飾制御部44−1と第2電飾制御部44−2の2つを備えている。これら電飾制御部や音響制御部46は、CPUを含む副制御部40bに接続される周辺基板であり、副制御部40bのCPUからデータを受信する受信部(受信側の装置)でもある。以下の説明において、第1電飾制御部44−1と第2電飾制御部44−2を、周辺基板あるいは受信部(受信側の装置)と表現することがある。本発明の実施の形態は、電飾制御部以外にも、例えば音響制御部に対しても適用することができ、また、nを2以上の整数として、n個(n段)の周辺基板あるいは受信部(受信側の装置)に適用することができる。図4はあくまで一例である。   Reference numeral 44 denotes an electric decoration control unit for controlling lighting of the lamp / electric decoration 52a and the like provided on the game board 10 or the gaming machine casing. In the example of FIG. 4, the first electrical decoration control unit 44-1 and the second electrical decoration control unit 44-2 are provided. These illumination control unit and acoustic control unit 46 are peripheral boards connected to the sub-control unit 40b including the CPU, and are also a receiving unit (reception-side device) that receives data from the CPU of the sub-control unit 40b. In the following description, the 1st electrical decoration control part 44-1 and the 2nd electrical decoration control part 44-2 may be expressed as a peripheral board | substrate or a receiving part (apparatus on the receiving side). The embodiment of the present invention can be applied to, for example, an acoustic control unit in addition to the illumination control unit, and n (n stages) peripheral substrates or n is an integer of 2 or more. The present invention can be applied to a receiving unit (receiving device). FIG. 4 is merely an example.
図4において、第1電飾制御部44−1と第2電飾制御部44−2はチェイン接続かつループバック接続されている。すなわち、シリアル通信部40Sからのデータは、まず第1電飾制御部44−1で受信されここで処理される。そして、第1電飾制御部44−1は受信したデータをそのままのかたちで第2電飾制御部44−2へ送る(転送する)。当該データは第2電飾制御部44−2で受信されここで処理されるとともに、第2電飾制御部44−2は受信したデータをそのままのかたちでシリアル通信部40Sへ戻す。   In FIG. 4, the 1st electrical decoration control part 44-1 and the 2nd electrical decoration control part 44-2 are chain connection and loopback connection. That is, data from the serial communication unit 40S is first received by the first electrical control unit 44-1 and processed there. Then, the first electrical control unit 44-1 sends (transfers) the received data to the second electrical control unit 44-2 as it is. The data is received and processed by the second electrical control unit 44-2, and the second electrical control unit 44-2 returns the received data to the serial communication unit 40S as it is.
チェイン接続とは、n個(n段)の周辺基板が鎖状に連結(接続)されていることである。ループバック接続とは、シリアル通信部40S及びn個(n段)の周辺基板を含めて、それらの接続が環状になっていることであり、言い換えれば、チェイン接続の末端に位置する周辺基板の出力が送信元であるシリアル通信部40Sに戻されることである。   Chain connection means that n (n stages) peripheral substrates are connected (connected) in a chain. The loop-back connection means that the connection including the serial communication unit 40S and the n (n stage) peripheral boards is circular, in other words, the peripheral board located at the end of the chain connection. The output is returned to the serial communication unit 40S as the transmission source.
なお、周辺基板をチェイン接続かつループバック接続することは、副制御部40だけでなく、制御部40についても適用することができる。例えば、制御部40に関して、表示制御部41と払出制御部42をチェイン接続かつループバック接続するようにしてもよい。以下において、便宜上、副制御部40bの接続を例にとり説明を加える。   Note that the chain connection and the loop back connection of the peripheral boards can be applied not only to the sub-control unit 40 but also to the control unit 40. For example, regarding the control unit 40, the display control unit 41 and the payout control unit 42 may be chain-connected and loop-back connected. In the following, for the sake of convenience, description will be added by taking the connection of the sub-control unit 40b as an example.
46は、遊技盤10あるいは遊技機筐体に設けられたスピーカ52bを通じて効果音・音声を発生させる音響制御部である。   An acoustic control unit 46 generates sound effects / sounds through a speaker 52b provided in the gaming board 10 or the gaming machine casing.
遊技球が遊技領域に設けられた入賞装置30b〜30dには、それぞれ内部に球通過検出器(例えばスイッチ)20b〜20dが設けられ、遊技球の通過を検出できるようになっている。いずれかの入賞装置30b〜30dの位置を通過すると、これを球通過検出器20b〜20dが検出し、これを受けて入賞判定部40aが所定の抽選・判定処理を行う。例えば、球通過検出器20bがスルーチャッカー(入賞チャッカー)30bを通過した遊技球を検知したとき、所定の抽選を行い、当選したときはスタートチャッカー(始動入賞装置)30dを所定時間開放する。すなわち、スタートチャッカー(始動入賞装置)30dの左右両側に互いに対向して設けられた一対の可動片を、それぞれ外側へ開放させる。併せて当選の旨を可変表示装置(センター役物)30aに表示する。そして、遊技球がスタートチャッカー(始動入賞装置)30dを通過したことを検知したとき、所定の抽選を行い、当選したときはアタッカー30eの大入賞装置を開放する。   The winning devices 30b to 30d in which the game balls are provided in the game area are respectively provided with ball passage detectors (for example, switches) 20b to 20d so that the passage of the game balls can be detected. When the position of any of the winning devices 30b to 30d passes, the ball passage detectors 20b to 20d detect this, and the winning determination unit 40a performs a predetermined lottery / determination process. For example, when the ball passage detector 20b detects a game ball that has passed through the through chucker (winning chucker) 30b, a predetermined lottery is performed, and when winning, the start chucker (starting winning device) 30d is released for a predetermined time. That is, a pair of movable pieces provided opposite to each other on both the left and right sides of the start chucker (start winning device) 30d are opened outward. At the same time, the effect of winning is displayed on the variable display device (center accessory) 30a. Then, when it is detected that the game ball has passed the start chucker (starting winning device) 30d, a predetermined lottery is performed, and when winning, the big winning device of the attacker 30e is released.
図5は、副制御部40bのハードウエア構成の説明図である。図4の副制御部40bは、実際には図5のハードウエア構成で実現される。すなわち、複数のビット(配線)からなるBUSに、CPU(処理部)、ROM(不揮発性記憶部)、メモリM(読み出し及び書き込み可能な記憶部、RAM)及びI/O(入出力装置)が接続されている。図4の副制御部40bで実行される遊技に係る処理は、図5のROMに予め記憶されたプログラムに従ってCPUが動作することで実行される。図4のシリアル通信部40Sの処理も同じである。CPUは、処理を行う際に各種データをメモリMに記憶させ、必要に応じて読み出し、処理を行い、必要に応じて再度記憶する、といった処理を行う。メモリMはバッテリバックアップを受けていることがあり、この場合は電源断の間でもその記憶内容は保持されている。
シリアル通信部40Sは、CPUがプログラムを実行することによりソフトウエアで、あるいは、複数のICを組み合わせることによりハードウエアで実現される。
FIG. 5 is an explanatory diagram of the hardware configuration of the sub-control unit 40b. The sub-control unit 40b shown in FIG. 4 is actually realized by the hardware configuration shown in FIG. In other words, a CPU (processing unit), a ROM (nonvolatile storage unit), a memory M (readable and writable storage unit, RAM), and an I / O (input / output device) are connected to a BUS composed of a plurality of bits (wiring). It is connected. The process related to the game executed by the sub-control unit 40b of FIG. 4 is executed by the CPU operating in accordance with a program stored in advance in the ROM of FIG. The processing of the serial communication unit 40S in FIG. 4 is the same. The CPU performs processing such as storing various data in the memory M when performing processing, reading out processing as necessary, performing processing, and storing again as necessary. The memory M may have received a battery backup, and in this case, the stored contents are retained even during power-off.
The serial communication unit 40S is realized by software when the CPU executes a program, or by hardware by combining a plurality of ICs.
図6は、制御部40に関するチェイン接続かつループバック接続の具体的な接続図を示す。INVはインバータ(NOTゲート)である。SP1a〜SP2cは、それぞれシリアル−パラレル変換(直列並列変換)ICを示す。説明の便宜上、以下において、シリアル−パラレル変換ICのことをその符号で示すこととし、「シリアル−パラレル変換IC」の記載は省略する(他のIC・要素についても記載を省略することがある)。   FIG. 6 shows a specific connection diagram of chain connection and loopback connection regarding the control unit 40. INV is an inverter (NOT gate). SP1a to SP2c represent serial-parallel conversion (serial / parallel conversion) ICs, respectively. For the convenience of explanation, the serial-parallel conversion IC will be indicated by the symbol below, and the description of “serial-parallel conversion IC” will be omitted (other ICs and elements may also be omitted). .
SP1a〜SP1cは、図4の第1電飾制御部44−1に含まれるICであり、SP2a〜SP2cは、同図の第2電飾制御部44−2に含まれるICである。第1電飾制御部44−1と第2電飾制御部44−2はそれぞれ3つのICを含み、これらのICは各制御部内部で直列に接続(チェイン接続)されている。第2電飾制御部44−2でチェイン接続されているICのうちの末端のIC(SP2c)の出力(Q’H)は、シリアル通信部40Sの受信端(RxD)に戻されている(ループバック接続)。   SP1a to SP1c are ICs included in the first electrical decoration control unit 44-1 in FIG. 4, and SP2a to SP2c are ICs included in the second electrical decoration control unit 44-2 in FIG. Each of the first electrical control unit 44-1 and the second electrical control unit 44-2 includes three ICs, and these ICs are connected in series (chain connection) inside each control unit. The output (Q′H) of the terminal IC (SP2c) among the ICs chain-connected by the second electrical control unit 44-2 is returned to the receiving end (RxD) of the serial communication unit 40S ( Loopback connection).
第1電飾制御部44−1と第2電飾制御部44−2はそれぞれ3つのICを含み、各ICの出力は8ビットであるから、各制御部におけるデータは3×8ビット=24ビットである。以下の説明では、24ビットをひとつの単位(1ワード)として扱うことにする。この例では、クロックの1周期で1ビットのシリアルデータが伝送されるとして、クロックの24周期で1ワード(24ビット)が揃うことになる。一般的には、1ワードを単位として、後述の受信データと送信データの比較が行われることになる。   Since each of the first electrical control unit 44-1 and the second electrical control unit 44-2 includes three ICs, and the output of each IC is 8 bits, the data in each control unit is 3 × 8 bits = 24. Is a bit. In the following description, 24 bits are treated as one unit (one word). In this example, assuming that 1-bit serial data is transmitted in one cycle of the clock, one word (24 bits) is arranged in 24 cycles of the clock. In general, reception data and transmission data, which will be described later, are compared in units of one word.
なお、上記は一例であって、本発明の実施の形態はこれに限定されないのは言うまでもない。例えば、ICごとに8ビットを1ワードとすることもできる。あるいは、1ビットを1ワードとしてもよい。この場合は、クロックの1周期ごとに後述の受信データと送信データの比較を行うようになる。   In addition, the above is an example, and it is needless to say that the embodiment of the present invention is not limited to this. For example, 8 bits can be set as one word for each IC. Alternatively, one bit may be one word. In this case, reception data and transmission data, which will be described later, are compared every clock cycle.
図6のCPUの信号(端子)について説明を加える。/LATCHは、各ICのデータ(ワード)を更新するための更新信号(端子)である。24ビットを1ワードとする場合は、クロックの24周期ごとに/LATCHが発生する。SCLKはクロック(端子)である。SCLKは、例えば水晶発振器により安定した繰返し周期一定の信号が供給される。繰り返し周期は予め定められている。TxDはシリアル送信データ(端子)である。TxDは、チェイン接続されている最初の周辺基板の先頭のICの入力端子に接続される。RxDはシリアル受信データ(端子)である。RxDは、チェイン接続されている最後の周辺基板の末端のICの出力端子に接続される。   The signal (terminal) of the CPU in FIG. / LATCH is an update signal (terminal) for updating data (word) of each IC. When 24 bits are used as one word, / LATCH is generated every 24 clock cycles. SCLK is a clock (terminal). SCLK is supplied with a stable signal with a constant repetition period, for example, by a crystal oscillator. The repetition period is determined in advance. TxD is serial transmission data (terminal). TxD is connected to the input terminal of the first IC of the first peripheral substrate that is chain-connected. RxD is serial reception data (terminal). RxD is connected to the output terminal of the IC at the end of the last peripheral board that is chain-connected.
各ICについて、図7を参照して説明を加える。
各ICは、8つのDタイプフリップフロップDFF1と、8つのDタイプフリップフロップDFF2と、8つのバッファBUFとを含む。8つのDFF1は8ビットのシフトレジスタを構成する。8つのDFF2は8ビットのストレージレジスタを構成する。8つのBUFはストレージレジスタの出力を制御する(出力するか出力しないか(L又はHレベルを出力するかハイインピーダンス状態にするか))ものである。各ICは他にも複数のバッファ(NOTゲート)を含むが、これらの説明は省略する。
Each IC will be described with reference to FIG.
Each IC includes eight D-type flip-flops DFF1, eight D-type flip-flops DFF2, and eight buffers BUF. The eight DFFs 1 constitute an 8-bit shift register. The eight DFFs 2 constitute an 8-bit storage register. The eight BUFs control the output of the storage register (output or not output (whether L or H level is output or a high impedance state is set)). Each IC includes a plurality of other buffers (NOT gates), but the description thereof is omitted.
シフトレジスタとは、シリアルデータをパラレルデータに変換するものである。ストレージレジスタとは、変換されたパラレルデータを保持するものである。   The shift register converts serial data into parallel data. The storage register holds the converted parallel data.
DFF1のR端子はリセット端子、D端子はデータ入力端子、Q端子はデータ出力端子、SCKはクロック入力端子である。DFF2のD端子はデータ入力端子、Q端子はデータ出力端子、RCKはストレージレジスタへのデータのストア端子である。   In DFF1, the R terminal is a reset terminal, the D terminal is a data input terminal, the Q terminal is a data output terminal, and SCK is a clock input terminal. The D terminal of DFF2 is a data input terminal, the Q terminal is a data output terminal, and RCK is a data storage terminal to the storage register.
各ICのQA〜QHは、それぞれ8つのDFF2のQ端子に接続されたパラレルデータの出力端子である。QH’は末端のDFF1の出力端子であり、これが次段のICの入力端子に接続される。SI端子(図6ではSER端子)は入力端子であり、これが初段のDFF1の入力端子Dに接続される。SCK端子はクロックの入力端子であり、これは8つのDFF1のSCK端子の全部に接続される。/SCLR端子はシフトレジスタのクリア端子であり、これは8つのDFF1のR端子の全部に接続される。なお、図6の接続においては、/SCLR端子は使用されていない(電源電圧にプルアップされている)。RCK端子はストレージレジスタへのデータのストア端子であり、これは8つのDFF2のRCK端子の全部に接続される。/G端子はストレージレジスタの出力イネーブル端子であり、これは8つのBUFの制御端子の全部に接続される。なお、図6の接続においては、SP1a〜SP1cについては/G端子は使用されていない(接地され、常に出力が有効になっている)。SP1a〜SP1cについては/LATCHの反転出力が/G端子に入力されている。   QA to QH of each IC are parallel data output terminals connected to the Q terminals of eight DFFs 2 respectively. QH 'is an output terminal of the terminal DFF1, which is connected to the input terminal of the next stage IC. The SI terminal (SER terminal in FIG. 6) is an input terminal, which is connected to the input terminal D of the first stage DFF1. The SCK terminal is an input terminal for a clock, which is connected to all of the eight SCK terminals of the DFF1. The / SCLR terminal is a clear terminal of the shift register, which is connected to all of the R terminals of the eight DFF1s. In the connection of FIG. 6, the / SCLR terminal is not used (pull up to the power supply voltage). The RCK terminal is a data storage terminal for the storage register, and is connected to all of the eight RCK terminals of the DFF2. The / G terminal is an output enable terminal of the storage register, which is connected to all eight BUF control terminals. In the connection of FIG. 6, the / G terminal is not used for SP1a to SP1c (grounded and the output is always valid). For SP1a to SP1c, the inverted output of / LATCH is input to the / G terminal.
RCK端子はシリアル通信部40Sの/LATCHに接続されている。RCK端子は、予め定められたワード単位で、例えば24ビット(クロックの24周期)ごとに信号を受け、これに従ってシフトレジスタの内容をストレージレジスタに転送させる。なお、1ワード=24ビットつまり1サイクル=クロックの24周期は一例である(このことについては前述した)。   The RCK terminal is connected to / LATCH of the serial communication unit 40S. The RCK terminal receives a signal, for example, every 24 bits (24 clock cycles) in a predetermined word unit, and transfers the contents of the shift register to the storage register according to this signal. Note that 1 word = 24 bits, that is, 1 cycle = 24 cycles of the clock is an example (this has been described above).
図8〜図10は、本発明の実施の形態に係るループバック構造による受信データと送信データの比較処理の説明図である。図11は、当該比較処理のタイミングチャートである。これらの図面を参照して、本発明の実施の形態の動作を説明する。   8-10 is explanatory drawing of the comparison process of the reception data and transmission data by the loopback structure which concerns on embodiment of this invention. FIG. 11 is a timing chart of the comparison process. The operation of the embodiment of the present invention will be described with reference to these drawings.
図8などでは、ループバックシフトレジスタ40S−4と報知部40S−7の表示は省略している。   In FIG. 8 and the like, the display of the loopback shift register 40S-4 and the notification unit 40S-7 is omitted.
図8〜及びその説明においては、第1電飾制御部44−1、第2電飾制御部44−2に代えて周辺基板A、周辺基板Bという表現を用いる。図8〜図10において、4つ連続している四角はバッファ又はレジスタを示し、左側からデータが入力され、右側からデータが出て行く。サイクルが進むごとにデータがひとつ右側の四角に移る。   8 and the description thereof, the expressions “peripheral board A” and “peripheral board B” are used instead of the first electric decoration control unit 44-1 and the second electric decoration control unit 44-2. 8 to 10, four continuous squares indicate buffers or registers, and data is input from the left side and data is output from the right side. As the cycle progresses, the data moves one square to the right.
図11では、データの送信を「サイクル」を単位として示している。ひとつのサイクルで1ワードのデータが伝送される。正確には、ひとつのサイクル、例えばクロックの24周期において24ビットのデータが送信され、その最後のクロック(全24ビットのデータが揃ったタイミング)に同期して更新信号/LATCHが出力され、シフトレジスタDFF1のデータがストレージレジスタDFF2に取り込まれる。図11において、A〜Dの符号を含む四角形は、それに対応するサイクルにおいてA〜Dのワードのデータがシリアル伝送され、その最後(時間軸が右を向いているとしてその右端)でデータがストレージレジスタDFF2に取り込まれることを意味する。比較部40S−6によるデータの比較は、データがストレージレジスタDFF2に取り込まれてから行われる。   In FIG. 11, data transmission is shown in units of “cycle”. One word of data is transmitted in one cycle. To be precise, 24-bit data is transmitted in one cycle, for example, 24 periods of the clock, and the update signal / LATCH is output in synchronization with the last clock (timing when all 24-bit data is gathered), and shifted. Data in the register DFF1 is taken into the storage register DFF2. In FIG. 11, a square including codes A to D is serially transmitted with data of words A to D in the corresponding cycle, and the data is stored at the end (the right end when the time axis is directed to the right). This means that the data is taken into the register DFF2. The comparison of data by the comparison unit 40S-6 is performed after the data is taken into the storage register DFF2.
図11は6つのサイクルk〜(k+5)を示している。サイクルk〜(k+3)にかけてシリアル通信部40SからデータA〜Dがそれぞれ送信される。サイクル(k+2)〜(k+5)にかけてループバックレジスタ40S−5にデータA〜Eが格納される。なお、データEは、不具合によりデータDが化けたものである。   FIG. 11 shows six cycles k to (k + 5). Data A to D are transmitted from serial communication unit 40S over cycles k to (k + 3), respectively. Data A to E are stored in the loopback register 40S-5 from cycle (k + 2) to (k + 5). Note that the data E is garbled data D due to a malfunction.
図8(a)は、送信データバッファ40S−1に送信すべき4つ(これは一例である)のデータA〜Dが格納された状態を示す。データの送信前なので、周辺基板A、B、送信済データ格納レジスタ及びループバックレジスタ40S−5にはデータA〜Dが存在していない。   FIG. 8A shows a state where four (this is an example) data A to D to be transmitted are stored in the transmission data buffer 40S-1. Since the data is not yet transmitted, the data A to D do not exist in the peripheral boards A and B, the transmitted data storage register, and the loopback register 40S-5.
図8(b)は、データA及びBが送信された状態を示す。図11のサイクル(k+1)のタイミング(正確にはその右端でデータの取り込みが行われたタイミング)に相当する。この状態では、送信データバッファ40S−1にはデータCとDが残り、送信されたデータAとBが送信済データ格納レジスタ40S−3に格納されている。送信されたデータAとBは、周辺基板AのストレージレジスタDFF2にも格納される。周辺基板BのストレージレジスタDFF2にはデータAのみが格納されている。これは、図11に示すように、周辺基板AがデータBを受信しているときに、周辺基板Aは周辺基板BへデータAを送信するからである。言い換えれば、周辺基板Bとシリアル通信部40Sの間にひとつの周辺基板が存在しているためである。一般的に、間にn個(n段)の周辺基板が存在するとき、データの伝送はnサイクルだけ遅れる。
図9は、シリアル通信部40SからデータBを送信し、周辺基板AからデータAを送信しているとき状態を示す。図9は、図8(a)と図8(b)の中間の状態を示している。
FIG. 8B shows a state in which data A and B are transmitted. This corresponds to the timing of the cycle (k + 1) in FIG. 11 (more precisely, the timing at which data is taken in at the right end). In this state, the data C and D remain in the transmission data buffer 40S-1, and the transmitted data A and B are stored in the transmitted data storage register 40S-3. The transmitted data A and B are also stored in the storage register DFF2 of the peripheral board A. Only the data A is stored in the storage register DFF2 of the peripheral board B. This is because the peripheral board A transmits the data A to the peripheral board B when the peripheral board A is receiving the data B as shown in FIG. In other words, there is one peripheral board between the peripheral board B and the serial communication unit 40S. In general, when there are n (n stages) peripheral boards in between, data transmission is delayed by n cycles.
FIG. 9 shows a state when data B is transmitted from the serial communication unit 40S and data A is transmitted from the peripheral board A. FIG. 9 shows an intermediate state between FIG. 8 (a) and FIG. 8 (b).
図8(c)は、データA〜Dの全部が送信された状態を示す。図11のサイクル(k+3)のタイミングに相当する。ここで、データDをシリアル通信部40Sから周辺基板Aへ伝送する途中で、ワイヤハーネスの断線、コネクタの接触不良、IC不良などの不具合によりデータDを正しく送ることが出来ず、誤ったデータEが送られたとする。周辺基板AのストレージレジスタDFF2には誤ったデータEが格納される。また、図11に示すように、誤ったデータはサイクル(k+4)において、周辺基板Aから周辺基板Bへ送られる。   FIG. 8C shows a state where all the data A to D are transmitted. This corresponds to the timing of the cycle (k + 3) in FIG. Here, in the middle of transmitting the data D from the serial communication unit 40S to the peripheral board A, the data D cannot be sent correctly due to problems such as wire harness disconnection, connector contact failure, IC failure, etc. Is sent. Incorrect data E is stored in the storage register DFF2 of the peripheral board A. Further, as shown in FIG. 11, erroneous data is sent from the peripheral substrate A to the peripheral substrate B in the cycle (k + 4).
図8(d)は、図11のサイクル(k+5)における状態を示す。データA〜Dの全てが周辺基板AとBのストレージレジスタに格納されているとともに、ループバックされたデータがループバックレジスタ40S−5に格納されている。このタイミングにおいて、比較部40S−6は、データEがデータDと一致しないことから、シリアル伝送が正しく行われなかったと判定し、報知部40S−7を通じてエラー報知を行う。   FIG. 8D shows a state in the cycle (k + 5) in FIG. All of the data A to D are stored in the storage registers of the peripheral boards A and B, and the looped back data is stored in the loopback register 40S-5. At this timing, since the data E does not match the data D, the comparison unit 40S-6 determines that serial transmission has not been performed correctly, and performs error notification through the notification unit 40S-7.
比較部40S−6は、サイクルごとに比較を行う。その際、図11の矢印で示すように、あるサイクルを基準として(例えばサイクル(k+5))、ループバックレジスタ40S−5に格納されているデータを、その2つ前のサイクル(例えばサイクル(k+3))で送信されたデータと比較する。データ伝送が正しく行われていれば、シリアル送信部40Sから送出されたデータは、2サイクル後にループバックされる。遅延を示す数字「2」サイクルは、周辺基板の数に対応している。したがって、一般的には、直列に接続されている周辺基板の数がn個(n段)であるとき、比較部40S−6は、ループバックされたデータを、nサイクル前の送信済データと比較する。   The comparison unit 40S-6 performs comparison for each cycle. At this time, as indicated by an arrow in FIG. 11, the data stored in the loopback register 40S-5 is converted to the cycle two previous (for example, cycle (k + 3) with reference to a certain cycle (for example, cycle (k + 5)). Compare with the data sent in)). If the data transmission is performed correctly, the data transmitted from the serial transmission unit 40S is looped back after two cycles. The number “2” cycle indicating the delay corresponds to the number of peripheral substrates. Therefore, in general, when the number of peripheral boards connected in series is n (n stages), the comparison unit 40S-6 uses the looped back data as the transmitted data before n cycles. Compare.
比較部40S−6は、シリアルデータ送信を行うごとに上述のデータの比較を行う。なお、特定のタイミング、例えば、電源投入時の初期設定のタイミングにおいてのみ比較を行うようにしてもよい。   The comparison unit 40S-6 compares the above data every time serial data transmission is performed. Note that the comparison may be performed only at a specific timing, for example, at an initial setting timing when the power is turned on.
発明の実施の形態によれば、シリアル通信部から周辺基板へデータを転送しつつ、当該データをシリアル通信部へ戻すループバック構造を採用するとともに、ループバックされたデータを送信済データと比較することで、シリアルデータが正しく伝送されたかどうか判定することができる。これにより、シリアル通信における不具合を検出することができる。   According to the embodiment of the invention, a loopback structure is employed in which data is transferred from the serial communication unit to the peripheral board and the data is returned to the serial communication unit, and the looped back data is compared with the transmitted data. Thus, it can be determined whether the serial data has been transmitted correctly. Thereby, the malfunction in serial communication can be detected.
発明の実施の形態によれば、シリアル通信における不具合を検出するための専用の部材(専用のワイヤハーネスや不具合検出回路)を必要とせず、コストを抑えることができる。   According to the embodiment of the invention, a dedicated member (dedicated wire harness or failure detection circuit) for detecting a failure in serial communication is not required, and the cost can be reduced.
なお、以上の説明では、周辺基板の数としてn=2を例示したが、n=3,4,5、・・・でもよいのは言うまでもない。周辺基板が複数の場合は、それらは直列に接続され、シリアル通信部から見て末端に位置する周辺基板から、シリアル通信部でデータが戻されることが必要である。   In the above description, n = 2 is exemplified as the number of peripheral substrates, but it is needless to say that n = 3, 4, 5,. When there are a plurality of peripheral boards, they are connected in series, and it is necessary for the serial communication section to return data from the peripheral board located at the end as viewed from the serial communication section.
また、n=1の場合にも適用できる。この場合は、周辺基板の入力端と出力端を、それぞれ、シリアル通信部の出力端と入力端に接続する。   The present invention can also be applied when n = 1. In this case, the input end and the output end of the peripheral board are connected to the output end and the input end of the serial communication unit, respectively.
末端に位置する周辺基板44−2の出力をシリアル通信部40Sに戻すためには、それらの間を接続するワイヤハーネスを用意すればよい。しかし、それではワイヤハーネスが1本増えることになり不経済である。これに対し、図12のように構成すれば、ごく短いワイヤハーネス(あるいはジャンパ)を用意するだけですみ、経済的である。しかも、各周辺基板の物理的インタフェース(コネクタの形状や端子の配置など)は同じであるので、各周辺基板を任意の順番でチェイン接続することもできる。   In order to return the output of the peripheral board 44-2 located at the end to the serial communication unit 40S, a wire harness for connecting them may be prepared. However, this increases the number of wire harnesses, which is uneconomical. On the other hand, if it is configured as shown in FIG. 12, only a very short wire harness (or jumper) is prepared, which is economical. In addition, since the physical interfaces (connector shape, terminal arrangement, etc.) of the peripheral boards are the same, the peripheral boards can be chain-connected in an arbitrary order.
図12(a)は、シリアル通信部40Sにひとつの周辺基板44−1を接続した例を示す(シフトレジスタSP1c、SP2cの表示は省略している)。周辺基板44−1は、シフトレジスタSP1aの入力端と接続される端子を含む入力用コネクタCIと、シフトレジスタSP1bの出力端と接続される端子を含む出力用コネクタCOと、入力用コネクタCOの他の端子と接続される端子を含むループバック用コネクタCLと、入力用コネクタCIの他の端子とループバック用コネクタCLの端子を接続する配線Wとを含む。配線Wは、例えばプリント基板のパターンで実現される。   FIG. 12A shows an example in which one peripheral board 44-1 is connected to the serial communication unit 40S (the display of the shift registers SP1c and SP2c is omitted). The peripheral board 44-1 includes an input connector CI including a terminal connected to the input end of the shift register SP1a, an output connector CO including a terminal connected to the output end of the shift register SP1b, and an input connector CO. It includes a loopback connector CL including a terminal connected to another terminal, and a wiring W for connecting the other terminal of the input connector CI and the terminal of the loopback connector CL. The wiring W is realized by, for example, a printed circuit board pattern.
第1ハーネスH1が、シリアル通信部40bのコネクタ(図示せず)と周辺基板44−1の入力用コネクタCIを接続することで、シリアル通信部40bのパラレル−シリアル通信部40S−2の出力端と周辺基板44−1のシフトレジスタSP1aの入力端が接続される。   The first harness H1 connects the connector (not shown) of the serial communication unit 40b and the input connector CI of the peripheral board 44-1, whereby the output terminal of the parallel-serial communication unit 40S-2 of the serial communication unit 40b. And the input terminal of the shift register SP1a of the peripheral board 44-1.
第2ハーネスH2が、周辺基板44−1の出力用コネクタCOとループバック用コネクタCLを接続することで、シリアルデータがシリアル通信部40Sへ戻される。なお、第2ハーネスH2は2つのコネクタCOとCLを接続する程度の短いもので足りる。第2ハーネスH2は、いわゆるジャンパのようなものでもよい。   When the second harness H2 connects the output connector CO and the loopback connector CL of the peripheral board 44-1, the serial data is returned to the serial communication unit 40S. The second harness H2 need only be short enough to connect the two connectors CO and CL. The second harness H2 may be a so-called jumper.
第2ハーネス、ワイヤW及び第1ハーネスがループバック接続を構成する。   The second harness, the wire W, and the first harness constitute a loopback connection.
図12(b)は、シリアル通信部40Sに複数の周辺基板44−1と44−2を接続した例を示す。チェイン接続において両端に位置する周辺基板の接続は、図12(a)と同じである。すなわち、第1ハーネスH1が、シリアル通信部40bと周辺基板44−1の入力用コネクタCIを接続し、第2ハーネスH2が、周辺基板44−2の出力用コネクタCOとループバック用コネクタCLを接続している(図12(b)においてハーネスH1とH2の表示は省略している)。   FIG. 12B shows an example in which a plurality of peripheral boards 44-1 and 44-2 are connected to the serial communication unit 40S. The connection of the peripheral boards located at both ends in the chain connection is the same as in FIG. That is, the first harness H1 connects the serial communication unit 40b and the input connector CI of the peripheral board 44-1, and the second harness H2 connects the output connector CO and the loopback connector CL of the peripheral board 44-2. They are connected (the harnesses H1 and H2 are not shown in FIG. 12B).
第3ハーネスH3が、隣接する2つの周辺基板の間を接続する。すなわち、一方の周辺基板44−1の出力用コネクタCO及びループバック用コネクタCLと他方の周辺基板44−2の入力用コネクタCIを接続している。   The third harness H3 connects between two adjacent peripheral boards. That is, the output connector CO and loopback connector CL of one peripheral board 44-1 are connected to the input connector CI of the other peripheral board 44-2.
図12の構成によれば、周辺基板を任意の順番でチェイン接続できるとともに、ループバック用のワイヤハーネスの費用を低減することができる。   According to the configuration of FIG. 12, the peripheral boards can be chain-connected in an arbitrary order, and the cost of the loopback wire harness can be reduced.
以上の説明において、弾球遊技機(パチンコ機)を例にとり説明したが、本発明の実施の形態は、回胴式遊技機(スロットマシン)にも適用することができ、その作用効果の点で異なることがない。   In the above description, a ball game machine (pachinko machine) has been described as an example. However, the embodiment of the present invention can also be applied to a revolving game machine (slot machine), and the points of its operational effects There is no difference.
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.
遊技機の表面構造を示す斜視図である。It is a perspective view which shows the surface structure of a game machine. 遊技機の裏面構造を示す斜視図である。It is a perspective view which shows the back surface structure of a game machine. 遊技者から見た盤面の様子を示す図(正面図)である。It is a figure (front view) which shows the mode of the board surface seen from the player. 発明の実施の形態に係る遊技機の機能ブロック図である。It is a functional block diagram of the gaming machine according to the embodiment of the invention. 制御部のハードウエア構成の説明図である。It is explanatory drawing of the hardware constitutions of a control part. 発明の実施の形態に係るチェイン接続とループバック接続の具体例を示す図である。It is a figure which shows the specific example of the chain connection and loop back connection which concern on embodiment of invention. シリアル−パラレル変換ICのブロック図である。It is a block diagram of a serial-parallel conversion IC. 発明の実施の形態に係るシリアル通信の説明図である。It is explanatory drawing of the serial communication which concerns on embodiment of invention. 発明の実施の形態に係るシリアル通信の説明図である(続き)。It is explanatory drawing of the serial communication which concerns on embodiment of invention (continuation). 発明の実施の形態に係るシリアル通信の説明図である(続き)。It is explanatory drawing of the serial communication which concerns on embodiment of invention (continuation). 発明の実施の形態に係るシリアル通信の説明図(タイミングチャート)である。It is explanatory drawing (timing chart) of the serial communication which concerns on embodiment of invention. 発明の実施の形態に係るシリアル通信部と周辺基板を接続するハーネスの説明図である。It is explanatory drawing of the harness which connects the serial communication part and peripheral board which concern on embodiment of invention.
符号の説明Explanation of symbols
40 制御部
40b 副制御部
40S シリアル通信部
40S−1 送信データバッファ
40S−2 パラレル−シリアル変換部
40S−3 送信済データ格納レジスタ
40S−4 ループバックシフトレジスタ
40S−5 ループバックレジスタ
40S−6 比較部
40S−7 報知部
44−1 第1電飾制御部(周辺基板)
44−2 第2電飾制御部(周辺基板)
INV インバータ(NOTゲート)
SP1a〜SP1c シリアル−パラレル変換(直列並列変換)IC
SP2a〜SP2c シリアル−パラレル変換(直列並列変換)IC
DFF1 シフトレジスタ
DFF2 ストレージレジスタ
CI 入力用コネクタ
CO 出力用コネクタ
CL ループバック用コネクタ
W ワイヤ(プリント基板のパターン)
H1〜H3 ハーネス
40 Control Unit 40b Sub Control Unit 40S Serial Communication Unit 40S-1 Transmission Data Buffer 40S-2 Parallel-Serial Conversion Unit 40S-3 Transmitted Data Storage Register 40S-4 Loop Back Shift Register 40S-5 Loop Back Register 40S-6 Comparison Unit 40S-7 notification unit 44-1 first lighting control unit (peripheral board)
44-2 Second illumination control unit (peripheral board)
INV inverter (NOT gate)
SP1a-SP1c Serial-parallel conversion (serial-parallel conversion) IC
SP2a-SP2c Serial-parallel conversion (serial-parallel conversion) IC
DFF1 Shift register DFF2 Storage register CI Input connector CO Output connector CL Loopback connector W Wire (printed circuit board pattern)
H1-H3 harness

Claims (3)

  1. 遊技に係る制御を実行する制御部と、
    前記制御部で生成した情報に基づき所定の処理を実行する副制御部と、
    前記制御部又は前記副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、
    前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換するシフトレジスタ、及び、前記シフトレジスタで変換された前記パラレルデータを格納するストレージレジスタを含み、前記パラレルデータに基づき所定の処理を実行する周辺基板とを備え、
    前記シリアル通信部は、前記周辺基板へ送信すべきデータを格納する送信データバッファと、前記送信データバッファからデータを読み出して当該データを前記シリアルデータに変換して送り出すパラレル−シリアル変換部と、前記送信データバッファから読み出して送信したデータを格納する送信済データ格納レジスタと、戻された前記シリアルデータをパラレルデータに変換するループバックシフトレジスタと、前記ループバックシフトレジスタで変換された前記パラレルデータを格納するループバックレジスタと、前記ループバックレジスタのデータを前記送信済データ格納レジスタのデータと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部とを備え
    前記周辺基板は、前記シフトレジスタの前記シリアルデータの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの前記シリアルデータの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの前記他の端子と前記ループバック用コネクタの前記端子を接続する配線とを含み、
    前記シリアル通信部と前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部の前記パラレル−シリアル変換部の出力端と前記周辺基板の前記シフトレジスタの前記シリアルデータの前記入力端を接続するとともに、前記周辺基板の前記シフトレジスタの前記シリアルデータの前記出力端を前記シリアル通信部の前記ループバックシフトレジスタの入力端を接続するための第1ハーネスと、
    前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シフトレジスタの前記シリアルデータの前記出力端を、前記出力用コネクタの前記端子、前記ループバック用コネクタの前記端子、前記配線、及び、前記入力用コネクタの前記他の端子を経由して前記シリアル通信部の前記ループバックシフトレジスタの前記入力端へ戻すための第2ハーネスとを備えることを特徴とする遊技機。
    A control unit for executing control related to the game;
    A sub-control unit that executes predetermined processing based on the information generated by the control unit;
    A serial communication unit that receives data from the control unit or the sub-control unit, converts the data into serial data, transmits the serial data, and receives the returned serial data;
    A shift register that converts the serial data received from the serial communication unit into parallel data; and a storage register that stores the parallel data converted by the shift register, and executes predetermined processing based on the parallel data. A peripheral board,
    The serial communication unit includes a transmission data buffer that stores data to be transmitted to the peripheral board, a parallel-serial conversion unit that reads data from the transmission data buffer, converts the data to the serial data, and sends the data. and sent data storage register for storing the transmitted read out from the transmission data buffer data, and loop-back shift register which converts the serial data back to parallel data, the converted the parallel data by said loop-back shift register A loopback register for storing, and a comparison unit for determining whether the serial data is correctly transmitted by comparing the data of the loopback register with the data of the transmitted data storage register ,
    The peripheral board includes an input connector including a terminal connected to the serial data input terminal of the shift register, an output connector including a terminal connected to the serial data output terminal of the shift register, and includes a loop-back connector including a terminal connected to the other terminal of the input connector, the wiring and connecting the terminals of the loop-back connector and the other terminal of the input connector,
    By being connected to the input connector of the serial communication unit and the peripheral board, the output terminal of the parallel-serial conversion unit of the serial communication part and the input terminal of the serial data of the shift register of the peripheral board A first harness for connecting the output end of the serial data of the shift register of the peripheral board to the input end of the loop back shift register of the serial communication unit ;
    By being connected to the output connector and the loopback connector of the peripheral board, the output end of the serial data of the shift register is connected to the terminal of the output connector and the terminal of the loopback connector. And a second harness for returning to the input end of the loop back shift register of the serial communication unit via the other terminal of the input connector. .
  2. 遊技に係る制御を実行する制御部と、
    前記制御部で生成した情報に基づき所定の処理を実行する副制御部と、
    前記制御部又は前記副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、
    前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換するシフトレジスタ、及び、前記シフトレジスタで変換された前記パラレルデータを格納するストレージレジスタを含み、前記パラレルデータに基づき所定の処理を実行する複数の周辺基板とを備え、
    前記シリアル通信部は、前記周辺基板へ送信すべきデータを格納する送信データバッファと、前記送信データバッファからデータを読み出して当該データを前記シリアルデータに変換して送り出すパラレル−シリアル変換部と、前記送信データバッファから読み出して送信したデータを格納する送信済データ格納レジスタと、戻された前記シリアルデータをパラレルデータに変換するループバックシフトレジスタと、前記ループバックシフトレジスタで変換された前記パラレルデータを格納するループバックレジスタと、前記ループバックレジスタのデータを前記送信済データ格納レジスタのデータと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部とを備え
    前記複数の周辺基板は、それぞれ、前記シフトレジスタの前記シリアルデータの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの前記シリアルデータの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの前記他の端子と前記ループバック用コネクタの前記端子を接続する配線とを含み、
    前記シリアル通信部と前記複数の周辺基板のうちの一つの前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部の前記パラレル−シリアル変換部の出力端と前記一つの周辺基板の前記シフトレジスタの前記シリアルデータの前記入力端を接続するとともに、前記複数の周辺基板のうちの他の前記周辺基板の前記シフトレジスタの前記シリアルデータの前記出力端を前記シリアル通信部の前記ループバックシフトレジスタの入力端を接続するための第1ハーネスと、
    前記他の周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記他の周辺基板の前記シフトレジスタの前記シリアルデータの前記出力端を、前記他の周辺基板の前記出力用コネクタの前記端子、前記ループバック用コネクタの前記端子、前記配線、及び、前記入力用コネクタの前記他の端子を経由して前記シリアル通信部の前記ループバックシフトレジスタの前記入力端へ戻すための第2ハーネスと、
    前記一つの周辺基板の前記出力用コネクタの前記端子及び前記ループバック用コネクタの前記端子と、前記他の周辺基板の前記入力用コネクタの前記端子及び前記他の端子をそれぞれ接続する第3ハーネスとを備えることを特徴とする遊技機。
    A control unit for executing control related to the game;
    A sub-control unit that executes predetermined processing based on the information generated by the control unit;
    A serial communication unit that receives data from the control unit or the sub-control unit, converts the data into serial data, transmits the serial data, and receives the returned serial data;
    A shift register that converts the serial data received from the serial communication unit into parallel data; and a storage register that stores the parallel data converted by the shift register, and executes predetermined processing based on the parallel data. A plurality of peripheral boards,
    The serial communication unit includes a transmission data buffer that stores data to be transmitted to the peripheral board, a parallel-serial conversion unit that reads data from the transmission data buffer, converts the data to the serial data, and sends the data. and sent data storage register for storing the transmitted read out from the transmission data buffer data, and loop-back shift register which converts the serial data back to parallel data, the converted the parallel data by said loop-back shift register A loopback register for storing, and a comparison unit for determining whether the serial data is correctly transmitted by comparing the data of the loopback register with the data of the transmitted data storage register ,
    Each of the plurality of peripheral boards includes an input connector including a terminal connected to the serial data input terminal of the shift register, and an output connector including a terminal connected to the serial data output terminal of the shift register. It includes a connector, a loop-back connector including a terminal connected to the other terminal of the input connector, the wiring and connecting the terminals of the loop-back connector and the other terminal of the input connector,
    An output terminal of the parallel-serial conversion unit of the serial communication unit and the one peripheral substrate by being connected to the input connector of the peripheral substrate of one of the plurality of peripheral substrates and the serial communication unit And connecting the input end of the serial data of the shift register and the output end of the serial data of the shift register of the other peripheral substrate of the plurality of peripheral substrates to the loop of the serial communication unit A first harness for connecting the input end of the backshift register ;
    The output terminal of the serial data of the shift register of the other peripheral board is connected to the output connector of the other peripheral board by being connected to the output connector and the loopback connector of the other peripheral board. For returning to the input end of the loop back shift register of the serial communication unit via the terminal of the connector for connection, the terminal of the connector for loop back, the wiring, and the other terminal of the connector for input and a second harness,
    A third harness for connecting the terminal of the output connector and the terminal of the loopback connector of the one peripheral board, and the terminal and the other terminal of the input connector of the other peripheral board, respectively ; A gaming machine comprising:
  3. 前記シリアル通信部は、予め定められたサイクルに従って前記シリアルデータを伝送するものであり、
    nを2以上の整数として、前記周辺基板の数をn個としたとき、前記比較部は、前記ループバックレジスタに格納されたデータを、当該データの受信されたサイクルよりもnサイクル前に送信された前記送信済データ格納レジスタの前記データと比較することを特徴とする請求項2記載の遊技機。
    The serial communication unit is for transmitting the serial data in accordance with a predetermined cycle,
    When n is an integer of 2 or more and the number of the peripheral boards is n, the comparison unit transmits the data stored in the loopback register n cycles before the cycle in which the data is received. 3. The gaming machine according to claim 2, wherein the data is compared with the data stored in the transmitted data storage register.
JP2008166698A 2008-06-26 2008-06-26 Game machine Active JP5216438B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008166698A JP5216438B2 (en) 2008-06-26 2008-06-26 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008166698A JP5216438B2 (en) 2008-06-26 2008-06-26 Game machine

Publications (2)

Publication Number Publication Date
JP2010005055A JP2010005055A (en) 2010-01-14
JP5216438B2 true JP5216438B2 (en) 2013-06-19

Family

ID=41586230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008166698A Active JP5216438B2 (en) 2008-06-26 2008-06-26 Game machine

Country Status (1)

Country Link
JP (1) JP5216438B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5774867B2 (en) * 2011-02-19 2015-09-09 株式会社平和 Game machine
JP6140452B2 (en) * 2013-01-15 2017-05-31 株式会社藤商事 Game machine
JP6045435B2 (en) * 2013-05-01 2016-12-14 株式会社平和 Game machine
JP5868369B2 (en) * 2013-10-10 2016-02-24 株式会社藤商事 Game machine
JP5868370B2 (en) * 2013-10-10 2016-02-24 株式会社藤商事 Game machine
JP5868371B2 (en) * 2013-10-10 2016-02-24 株式会社藤商事 Game machine
JP5868368B2 (en) * 2013-10-10 2016-02-24 株式会社藤商事 Game machine
JP5868372B2 (en) * 2013-10-10 2016-02-24 株式会社藤商事 Game machine
JP2017038807A (en) * 2015-08-20 2017-02-23 株式会社オリンピア Game machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223343B2 (en) * 2002-08-26 2009-02-12 株式会社平和 Control data transmitter / receiver for gaming machine
JP4803708B2 (en) * 2005-06-20 2011-10-26 株式会社大一商会 Game machine

Also Published As

Publication number Publication date
JP2010005055A (en) 2010-01-14

Similar Documents

Publication Publication Date Title
JP5216438B2 (en) Game machine
JP5774867B2 (en) Game machine
JP2000126429A (en) Game machine
JPH11290529A (en) Game machine
JP2005087643A (en) Game machine
JP4747258B2 (en) One-way communication method, serial communication device, and game machine
JP5368256B2 (en) Game machine
JP2018166737A (en) Game machine
JP5467385B2 (en) Game machine
JP2018166739A (en) Game machine
JP6063704B2 (en) Game machine
JP4223343B2 (en) Control data transmitter / receiver for gaming machine
JP6045435B2 (en) Game machine
JP6472219B2 (en) Game machine
JP2011189032A (en) Game machine
JP5263526B2 (en) Game machine
JP2015043842A (en) Game machine
JP4679191B2 (en) Game machine
JP5242442B2 (en) Game machine
JP2002306798A (en) Game machine
JP2005278889A (en) Game machine
JP2004243097A (en) Game machine
JP2000308747A (en) Game machine
JP2005342031A (en) Game machine
JP4856769B2 (en) Amusement stand

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Ref document number: 5216438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250