JP5213897B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5213897B2 JP5213897B2 JP2010062635A JP2010062635A JP5213897B2 JP 5213897 B2 JP5213897 B2 JP 5213897B2 JP 2010062635 A JP2010062635 A JP 2010062635A JP 2010062635 A JP2010062635 A JP 2010062635A JP 5213897 B2 JP5213897 B2 JP 5213897B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- carbon
- semiconductor device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、半導体装置およびその製造方法に関し、特に、層間の絶縁膜にボラジン系化合物を用いて、当該絶縁膜と、配線層、導体拡散防止層などの隣接層との密着性が向上された半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the same, and in particular, by using a borazine-based compound as an interlayer insulating film, adhesion between the insulating film and an adjacent layer such as a wiring layer or a conductor diffusion prevention layer is improved. The present invention relates to a semiconductor device and a manufacturing method thereof.
近年、半導体集積回路の高集積化にともない、配線間隔が縮小し、配線間の寄生容量が増大してきている。最先端の高速動作が必要な半導体集積回路では信号遅延を回避するため、この配線間寄生容量の低減が必要である。また、信号遅延を回避するためには配線材料の低抵抗化も同時に行う必要がある。半導体集積回路にはこれまでアルミニウム等が使用されてきたが、より抵抗値の低い銅が使用されるようになってきている。また、配線間寄生容量の低減には、配線間絶縁膜の比誘電率を低減させる方法が用いられている。 In recent years, with the high integration of semiconductor integrated circuits, the wiring interval has been reduced and the parasitic capacitance between the wirings has increased. In a semiconductor integrated circuit that requires the latest high-speed operation, it is necessary to reduce the parasitic capacitance between the wires in order to avoid signal delay. In order to avoid signal delay, it is necessary to simultaneously reduce the resistance of the wiring material. Aluminum or the like has been used for semiconductor integrated circuits so far, but copper having a lower resistance value has been used. In order to reduce the inter-wiring parasitic capacitance, a method of reducing the relative dielectric constant of the inter-wiring insulating film is used.
しかしながら、例えば90nm世代で用いられる炭素含有シリコン酸化膜は比誘電率2.8前後の膜であり、硬度およびヤング率がそれぞれ1.8GPaおよび14GPaであって、従来用いられてきたシリコン酸化膜の硬度およびヤング率である10GPaおよび80GPaに比べ非常に低い値となっており、機械的強度が弱いといった欠点が指摘されている。そのため、金属配線形成時のCMP(Chemical Mechanical Polishing)工程やアセンブリ時のワイヤボンディング工程において、膜はがれやクラックの形成といった問題の発生が懸念されている。 However, for example, the carbon-containing silicon oxide film used in the 90 nm generation is a film having a relative dielectric constant of about 2.8, and the hardness and Young's modulus are 1.8 GPa and 14 GPa, respectively. It is a very low value compared with 10 GPa and 80 GPa, which are hardness and Young's modulus, and it has been pointed out that the mechanical strength is weak. Therefore, in the CMP (Chemical Mechanical Polishing) process at the time of forming the metal wiring and the wire bonding process at the time of assembly, there is a concern about the occurrence of problems such as film peeling and crack formation.
さらに65nm、45nm世代での適用が予想されている比誘電率2.2前後の膜では、硬度およびヤング率がそれぞれ0.6GPaおよび6GPaとさらに低い値となることが予想される。 Furthermore, in a film having a relative dielectric constant of around 2.2, which is expected to be applied in the 65 nm and 45 nm generations, the hardness and Young's modulus are expected to be lower values of 0.6 GPa and 6 GPa, respectively.
しかしながら、上述のように配線遅延の配線材料に銅が使用されるようになってきているが、半導体装置の微細化にともない、配線内に蓄積する電荷密度が上昇し、局所的な電流および熱ストレスの集中によるエレクトロマイグレーションやストレスマイグレーションが発生し、配線信頼性不良の原因となることが懸念される。このため、絶縁材料と配線材料間の密着性をより向上させておく必要がある。 However, as described above, copper has been used as a wiring material for wiring delay. However, as the semiconductor device is miniaturized, the charge density accumulated in the wiring increases, and local current and heat are increased. There is a concern that electromigration and stress migration occur due to concentration of stress, leading to poor wiring reliability. For this reason, it is necessary to further improve the adhesion between the insulating material and the wiring material.
ところで、下記特許文献では、B−C−N結合を含む層間絶縁膜を形成する方法が開示されており、低誘電率で高機械強度かつ高接着強度の膜の成膜が可能となっている。その成膜は下記化学式(1)で示されるボラジン骨格を有した化合物を単独または複合して原料として用い、化学的気相成長法(CVD法)により成膜するものであり、硬度およびヤング率がそれぞれ2.0GPaおよび40GPaと高い値が実現可能である。 By the way, the following patent document discloses a method for forming an interlayer insulating film including a B—C—N bond, and it is possible to form a film having a low dielectric constant, a high mechanical strength and a high adhesive strength. . The film is formed by a chemical vapor deposition method (CVD method) using a compound having a borazine skeleton represented by the following chemical formula (1) alone or in combination as a raw material, and has a hardness and Young's modulus. Can be as high as 2.0 GPa and 40 GPa, respectively.
(上式中、X1、X2、X3は同一でも異なっていてもよく、それぞれ水素原子、アミノ基、炭素数1〜4のアルキル基、アルケニル基、アルキニル基、モノアルキルアミノ基またはジアルキルアミノ基、Y1、Y2、Y3は同一でも異なっていてもよく、それぞれ水素原子、炭素数1〜4のアルキル基、アルケニル基、アルキニル基または炭素数3〜12のトリアルキルシリル基で、X1、X2、X3、Y1、Y2およびY3の全てが水素原子ではない。) (In the above formula, X 1 , X 2 and X 3 may be the same or different, and each is a hydrogen atom, amino group, alkyl group having 1 to 4 carbon atoms, alkenyl group, alkynyl group, monoalkylamino group or dialkyl. The amino group, Y 1 , Y 2 and Y 3 may be the same or different, and each represents a hydrogen atom, an alkyl group having 1 to 4 carbon atoms, an alkenyl group, an alkynyl group or a trialkylsilyl group having 3 to 12 carbon atoms. , X 1 , X 2 , X 3 , Y 1 , Y 2 and Y 3 are not all hydrogen atoms.)
本発明は、上記従来の技術の問題を解決するためになされたものであって、その目的は、ボラジン系化合物の絶縁膜を用いて、絶縁材料と配線材料との間の密着性や、機械強度等の特性が向上された半導体装置およびその製造方法を提供することである。 The present invention has been made in order to solve the above-mentioned problems of the prior art, and its purpose is to use an insulating film of a borazine-based compound to provide adhesion between an insulating material and a wiring material, and a machine. It is an object to provide a semiconductor device having improved characteristics such as strength and a method for manufacturing the same.
本発明の1つの局面によれば、凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第2の絶縁層と、第2の絶縁層上に形成された第3の絶縁層と、第2の絶縁層と第3の絶縁層との凹部に埋め込まれた第2の導体層と、を含む半導体装置であって、第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、第2の絶縁層の炭素含有率よりも小さいことを特徴とする半導体装置が提供される。 According to one aspect of the present invention, a first insulating layer in which a first conductor layer is embedded in a recess, an etching stopper layer formed on the first insulating layer, and an etching stopper layer are formed. A second insulating layer, a third insulating layer formed on the second insulating layer, a second conductor layer embedded in a recess of the second insulating layer and the third insulating layer, The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material, and the carbon content of the third insulating layer is A semiconductor device is provided that is smaller than the carbon content of the second insulating layer.
本発明の別の局面によれば、凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第2の絶縁層と、第2の絶縁層の凹部に埋め込まれた第2の導体層と、第2の導体層と第2の絶縁層との間に形成された第3の絶縁層と、を含む半導体装置であって、第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、第2の絶縁層の炭素含有率よりも小さいことを特徴とする半導体装置が提供される。 According to another aspect of the present invention, the first insulating layer in which the first conductor layer is embedded in the recess, the etching stopper layer formed on the first insulating layer, and the etching stopper layer are formed. A second insulating layer; a second conductor layer embedded in a recess of the second insulating layer; a third insulating layer formed between the second conductor layer and the second insulating layer; The second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material, and the carbon content of the third insulating layer is There is provided a semiconductor device characterized by being smaller than the carbon content of the second insulating layer.
本発明のさらに別の局面によれば、凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第2の絶縁層と、第2の絶縁層とエッチングストッパー層との間に形成された第3の絶縁層と、第2の絶縁層と第3の絶縁層との凹部に埋め込まれた第2の導体層と、を含む半導体装置であって、第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、第2の絶縁層の炭素含有率よりも小さいことを特徴とする半導体装置が提供される。 According to still another aspect of the present invention, a first insulating layer in which a first conductor layer is embedded in a recess, an etching stopper layer formed on the first insulating layer, and formed on the etching stopper layer Embedded in the recesses of the second insulating layer, the third insulating layer formed between the second insulating layer and the etching stopper layer, and the second insulating layer and the third insulating layer A second conductive layer, wherein the second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material, A semiconductor device is provided in which the carbon content of the layer is smaller than the carbon content of the second insulating layer.
本発明のさらに別の局面によれば、凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第2の絶縁層と、第2の絶縁層の凹部に埋め込まれた第2の導体層と、第2の絶縁層上、および第2の絶縁層とエッチングストッパー層および第2の導体層との間に形成された第3の絶縁層と、を含む半導体装置であって、第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、第2の絶縁層の炭素含有率よりも小さいことを特徴とする半導体装置が提供される。 According to still another aspect of the present invention, a first insulating layer in which a first conductor layer is embedded in a recess, an etching stopper layer formed on the first insulating layer, and formed on the etching stopper layer Second insulating layer, a second conductor layer embedded in the recess of the second insulating layer, the second insulating layer, the second insulating layer, the etching stopper layer, and the second conductor layer A third insulating layer formed between the first insulating layer and the second insulating layer, wherein the second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material. Provided is a semiconductor device characterized in that the carbon content of the third insulating layer is smaller than the carbon content of the second insulating layer.
本発明のさらに別の局面によれば、凹部に導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成されたエッチングストッパー層と、エッチングストッパー層上に形成された第2の絶縁層と、第2の絶縁層上および第2の絶縁層とエッチングストッパー層との間に形成された第3の絶縁層と、第2の絶縁層と第3の絶縁層との凹部に埋め込まれた導体層と、を含む半導体装置であって、第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、第2の絶縁層の炭素含有率よりも小さいことを特徴とする半導体装置が提供される。 According to still another aspect of the present invention, a first insulating layer having a conductor layer embedded in a recess, an etching stopper layer formed on the first insulating layer, and a first insulating layer formed on the etching stopper layer. Two insulating layers, a third insulating layer formed on and between the second insulating layer and between the second insulating layer and the etching stopper layer, and a recess between the second insulating layer and the third insulating layer The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material. A semiconductor device is provided in which the carbon content of the insulating layer is smaller than the carbon content of the second insulating layer.
好ましくは、第2の導体層の外周に、導体拡散防止層が形成されている。
本発明のさらに別の局面によれば、上記のいずれかの半導体装置の製造方法であって、炭素含有ボラジン化合物を原料として化学的気相反応成長法により第2の絶縁層および第3の絶縁層を形成する工程において、分子中の炭素含有量に差異のある原料を用いることにより、第3の絶縁層および第2の絶縁層の炭素含有率を調節することを特徴とする半導体装置の製造方法が提供される。
Preferably, a conductor diffusion preventing layer is formed on the outer periphery of the second conductor layer.
According to still another aspect of the present invention, there is provided a method for manufacturing any of the above semiconductor devices, wherein the second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material. In the step of forming a layer, the carbon content of the third insulating layer and the second insulating layer is adjusted by using raw materials having different carbon contents in the molecule, and the semiconductor device is manufactured. A method is provided.
本発明のさらに別の局面によれば、上記のいずれかの半導体装置の製造方法であって、炭素含有ボラジン化合物を原料として化学的気相反応成長法により第2の絶縁層および第3の絶縁層を形成する工程において、炭素を含むガスを添加して、前記絶縁層中の炭素含有量を調節することを特徴とする半導体装置の製造方法が提供される。 According to still another aspect of the present invention, there is provided a method for manufacturing any of the above semiconductor devices, wherein the second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material. In the step of forming the layer, a method for manufacturing a semiconductor device is provided, wherein a carbon-containing gas is added to adjust a carbon content in the insulating layer.
本発明のさらに別の局面によれば、上記のいずれかの半導体装置の製造方法であって、炭素含有ボラジン化合物を原料として化学的気相反応成長法により第2の絶縁層および第3の絶縁層を形成する工程において、プラズマ化したガス中で第2の絶縁層表面を処理することにより絶縁膜中の炭素含有率を調整して第3の絶縁層を形成することにより、絶縁層中の炭素含有率を調節することを特徴とする半導体装置の製造方法が提供される。 According to still another aspect of the present invention, there is provided a method for manufacturing any of the above semiconductor devices, wherein the second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material. In the step of forming a layer, the carbon content in the insulating film is adjusted by treating the surface of the second insulating layer in a plasma gas, thereby forming the third insulating layer. A method for manufacturing a semiconductor device, characterized by adjusting the carbon content, is provided.
本発明の半導体装置およびその製造方法によれば、炭素含有ボラジン化合物を原料として化学的気相反応成長法で形成される絶縁材料は誘電率が2.5以下と低いため、高速動作が必要な半導体集積回路求められる信号遅延を回避するための配線間寄生容量の低減に有効である。 According to the semiconductor device and the manufacturing method thereof of the present invention, an insulating material formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material has a low dielectric constant of 2.5 or less, and thus requires high-speed operation. This is effective in reducing the inter-wiring parasitic capacitance for avoiding the signal delay required for the semiconductor integrated circuit.
また、当該絶縁膜のヤング率は20GPa以上であり、同等の誘電率が得られる酸化炭化シリコン系絶縁材料に比べて機械強度に優れるため、CMP工程やパッケージング工程において、多層配線構造部分に強い応力がかかる工程において層間剥離や絶縁膜の割れなどの不具合を起こしにくくすることが可能である。 In addition, since the Young's modulus of the insulating film is 20 GPa or more and is superior in mechanical strength as compared with a silicon oxide-based insulating material capable of obtaining an equivalent dielectric constant, it is strong against a multilayer wiring structure portion in a CMP process or a packaging process. It is possible to make it difficult to cause problems such as delamination and cracking of the insulating film in a process where stress is applied.
また、絶縁膜中の炭素含有率を小さくすることにより、これに隣接するエッチストッパ層、ハードマスク層、導体層、導体拡散防止層との密着性を向上することができる。 Further, by reducing the carbon content in the insulating film, it is possible to improve the adhesion with the etch stopper layer, the hard mask layer, the conductor layer, and the conductor diffusion prevention layer adjacent thereto.
(実施形態1)
本発明の半導体装置は、凹部に第1の導体層が埋め込まれた第1の絶縁層と、該第1の絶縁層上に形成されたエッチングストッパー層と、該エッチングストッパー層上に形成された第2の絶縁層と、該第2の絶縁層上に形成された第3の絶縁層と、該第2の絶縁層と該第3の絶縁層との凹部に埋め込まれた第2の導体層と、を含む半導体装置であって、前記第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層の炭素含有率が、前記第2の絶縁層の炭素含有率よりも小さいことを特徴とする。
(Embodiment 1)
The semiconductor device of the present invention includes a first insulating layer in which a first conductor layer is embedded in a recess, an etching stopper layer formed on the first insulating layer, and an etching stopper layer. A second insulating layer; a third insulating layer formed on the second insulating layer; and a second conductor layer embedded in a recess of the second insulating layer and the third insulating layer The second insulating layer and the third insulating layer are formed by chemical vapor deposition using a carbon-containing borazine compound as a raw material, and the carbon content of the third insulating layer is The rate is smaller than the carbon content of the second insulating layer.
上記本発明の半導体装置によれば、第2および第3の絶縁層が炭素含有ボラジン化合物を用いて化学的気相反応成長法で形成されているので配線間寄生容量を低減することができ、また機械強度に優れ、密着性を向上させることができる。 According to the semiconductor device of the present invention, since the second and third insulating layers are formed by a chemical vapor reaction growth method using a carbon-containing borazine compound, the parasitic capacitance between wirings can be reduced, Moreover, it is excellent in mechanical strength and can improve adhesiveness.
特に、当該第2および第3の絶縁層の密着性を向上させることができる点で優れている。密着性を向上させることができる理由として、Jpn.J.Appl.Phys.38巻、1428頁、(1999年)には、絶縁材料中の炭素含有率の増加が表面エネルギーの低下をもたらすことが記載されているが、炭素含有ボラジン化合物を原料として化学的気相反応成長法で形成される絶縁材料には膜中に炭素が含まれているため、これらの含有量を調節することにより、密着性を向上させることができる。 In particular, it is excellent in that the adhesion between the second and third insulating layers can be improved. As a reason why the adhesion can be improved, Jpn. J. et al. Appl. Phys. 38, 1428, (1999) describes that an increase in the carbon content in an insulating material leads to a decrease in surface energy. Chemical vapor deposition using a carbon-containing borazine compound as a raw material is described. Since the insulating material formed by the method contains carbon in the film, the adhesiveness can be improved by adjusting the content thereof.
ここで、本発明の半導体装置について図1を用いて説明する。図1は、本発明の半導体装置の概略断面図である。図1において、本発明の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4上に形成された第3の絶縁層7と、該第2の絶縁層4と該第3の絶縁層7との凹部に埋め込まれた第2の導体層5とを備え、必要に応じて、キャップ層8が設けられる。
Here, the semiconductor device of the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view of a semiconductor device of the present invention. 1, the semiconductor device of the present invention includes a first insulating layer in which a
ここで、第2の絶縁層4および第3の絶縁層7は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層7の炭素含有率が、前記第2の絶縁層4の炭素含有率よりも小さい。これにより、密着性を向上させることができる。
Here, the second insulating
次いで、図1の構造の半導体装置の製造方法について説明する。まず、当該分野で公知の方法により第1の絶縁層1の凹部中に第1の導体層2を埋め込む。次いで、当該第1の絶縁層1上に当該分野で公知の方法により、エッチングストッパー層3を形成する。
Next, a method for manufacturing the semiconductor device having the structure of FIG. 1 will be described. First, the
その後、エッチングストッパー層3上に、炭素含有ボラジン化合物を原料として、化学的気相反応成長法(以下、CVD)により、第2の絶縁層4を形成する。次いで、同様に炭素含有ボラジン化合物を用いてCVDにより第3の絶縁層7を第2の絶縁層4上に形成する。ここで、第2の絶縁層4に用いる炭素含有ボラジン化合物中の炭素含有率は、第3の絶縁層7に用いる炭素含有ボラジン化合物中の炭素含有率より大きい。
Thereafter, the second insulating
次いで、第2の絶縁層4および第3の絶縁層7中にフォトリソグラフィー法およびドライエッチング法を用いて、金属配線パターンを形成し、CMP法により第2の導体層5を形成する。次いで、第3の絶縁層7上にキャップ層8を形成し、図1の半導体装置を製造することができる。
Next, a metal wiring pattern is formed in the second insulating
本発明において、半導体装置の絶縁層を形成するに際し用いる炭素含有ボラジン化合物は、化学式(1)で示される構造を有する。 In the present invention, the carbon-containing borazine compound used for forming the insulating layer of the semiconductor device has a structure represented by the chemical formula (1).
(上式中、X1、X2、X3は同一でも異なっていてもよく、それぞれ水素原子、アミノ基、炭素数1〜4のアルキル基、アルケニル基、アルキニル基、モノアルキルアミノ基またはジアルキルアミノ基、Y1、Y2、Y3は同一でも異なっていてもよく、それぞれ水素原子、炭素数1〜4のアルキル基、アルケニル基、アルキニル基または炭素数3〜12のトリアルキルシリル基で、X1、X2、X3、Y1、Y2およびY3の全てが水素原子ではない。)
ここで、化学式(1)で示される化合物としては、ボラジン(B3N3H6)中水素のうち少なくとも一つは炭素を含んだ基で置換されているものを用いることができる。具体的にはB,B,B−トリメチルボラジン、N,N,N−トリメチルボラジン、B,B,B−トリエチルボラジン、N,N,N−トリエチルボラジン、B,B,B−トリプロピルボラジン、N,N,N−トリプロピルボラジン、B,B,B−トリブチルボラジン、N,N,N−トリブチルボラジン、B,B,B,N,N,N−ヘキサメチルボラジン、B,B,B−トリエチル−N,N,N−トリメチルボラジン、B,B,B−トリプロピル−N,N,N−トリメチルボラジン、B,B,B−トリエテニルボラジン、B,B,B−トリエテニル−N,N,N−トリメチルボラジン、B,B,B−トリエチニルボラジン、B,B,B−トリエチニル−N,N,N−トリメチルボラジン、B,B,B−トリアミノボラジン、B,B,B−トリアミノ−N,N,N−トリメチルボラジン、B,B,B−トリスメチルアミノボラジン、B,B,B−トリスメチルアミノ−N,N,N−トリメチルボラジン、B,B,B−トリスジメチルアミノボラジン、B,B,B−トリスジメチルアミノ−N,N,N−トリメチルボラジン等を用いることができる。これらは単独で用いても混合させて用いても良い。
(In the above formula, X 1 , X 2 and X 3 may be the same or different, and each is a hydrogen atom, amino group, alkyl group having 1 to 4 carbon atoms, alkenyl group, alkynyl group, monoalkylamino group or dialkyl. The amino group, Y 1 , Y 2 and Y 3 may be the same or different, and each represents a hydrogen atom, an alkyl group having 1 to 4 carbon atoms, an alkenyl group, an alkynyl group or a trialkylsilyl group having 3 to 12 carbon atoms. , X 1 , X 2 , X 3 , Y 1 , Y 2 and Y 3 are not all hydrogen atoms.)
Here, as the compound represented by the chemical formula (1), a compound in which at least one of hydrogen in borazine (B 3 N 3 H 6 ) is substituted with a group containing carbon can be used. Specifically, B, B, B-trimethylborazine, N, N, N-trimethylborazine, B, B, B-triethylborazine, N, N, N-triethylborazine, B, B, B-tripropylborazine, N, N, N-tripropylborazine, B, B, B-tributylborazine, N, N, N-tributylborazine, B, B, B, N, N, N-hexamethylborazine, B, B, B- Triethyl-N, N, N-trimethylborazine, B, B, B-tripropyl-N, N, N-trimethylborazine, B, B, B-triethenylborazine, B, B, B-triethenyl-N, N , N-trimethylborazine, B, B, B-triethynylborazine, B, B, B-triethynyl-N, N, N-trimethylborazine, B, B, B-triaminoborazine, B, B, B-triami -N, N, N-trimethylborazine, B, B, B-trismethylaminoborazine, B, B, B-trismethylamino-N, N, N-trimethylborazine, B, B, B-trisdimethylaminoborazine B, B, B-trisdimethylamino-N, N, N-trimethylborazine and the like can be used. These may be used alone or in combination.
本発明において、上記ボラジン化合物を用いて第2および第3の絶縁層を形成するに際し、当該ボラジン化合物を気化させて、真空チャンバ内に輸送して成膜することができる。成膜の方法としては、熱、紫外線、電子線やプラズマ場等をボラジン化合物の活性化方法として用いて成膜することができる。特にプラズマ場を利用してボラジン化合物を活性化させるために、ヘリウム、アルゴン、窒素、酸素、水素、一酸化窒素、アンモニア、二酸化炭素、メタン、アセチレン等のガスを併用して成膜することができる。 In the present invention, when forming the second and third insulating layers using the borazine compound, the borazine compound can be vaporized and transported into a vacuum chamber to form a film. As a film formation method, a film can be formed using heat, ultraviolet rays, an electron beam, a plasma field, or the like as a borazine compound activation method. In particular, in order to activate a borazine compound using a plasma field, it is possible to form a film using a gas such as helium, argon, nitrogen, oxygen, hydrogen, nitric oxide, ammonia, carbon dioxide, methane, and acetylene in combination. it can.
本発明において、第3の絶縁層の炭素含有率を、第2の絶縁層よりも少なくするためには、第3の絶縁層を形成するに際し、第2の絶縁層を形成する際に用いたボラジン化合物よりも分子中の炭素原子数が少ないボラジン化合物を用いる方法、第2の絶縁層をボラジン化合物と同時に二酸化炭素、メタン、アセチレンなどの炭素原子を含んだガスを添加して膜を形成しておき、第3の絶縁層を形成する際には同一のボラジン化合物を用いるが炭素を含んだ上記ガスを添加せずに膜を形成する方法、あるいは第2の絶縁層を形成した後、酸素、窒素、一酸化窒素、アンモニア等のプラズマガスで表面処理を行う方法により形成することができる。 In the present invention, in order to make the carbon content of the third insulating layer smaller than that of the second insulating layer, the third insulating layer was used when forming the second insulating layer when forming the third insulating layer. A method using a borazine compound in which the number of carbon atoms in the molecule is smaller than that of a borazine compound, and forming a film by adding a gas containing carbon atoms such as carbon dioxide, methane, and acetylene to the second insulating layer simultaneously with the borazine compound. In addition, when the third insulating layer is formed, the same borazine compound is used, but a method of forming a film without adding the above-mentioned gas containing carbon, or after forming the second insulating layer, oxygen , Nitrogen, nitric oxide, ammonia, and other plasma gases can be used for surface treatment.
第2の絶縁層は誘電率、機械強度他の特性を鑑みて組成が決定されるが、X線光電子分光(XPS)法から求められる炭素含有率は元素比で5〜40%である。これに対して第2の絶縁層よりも炭素含有量の少ない第3の絶縁層の炭素含有量は1〜35%、望ましくは2〜30%であることが望ましい。 The composition of the second insulating layer is determined in consideration of the dielectric constant, mechanical strength, and other characteristics, but the carbon content obtained from the X-ray photoelectron spectroscopy (XPS) method is 5 to 40% in terms of element ratio. On the other hand, the carbon content of the third insulating layer having a carbon content smaller than that of the second insulating layer is 1 to 35%, preferably 2 to 30%.
本発明の半導体装置に関して、その大きさについては特に制限されるものではないが炭素成分の少ない第3の絶縁層の厚さは第2の絶縁層に対して2割以下であることが望ましい。たとえば配線間隔100nmの配線構造を例にとるならば第2および第3の絶縁層を含む絶縁層厚さは約350nmであり、このときの第3の絶縁層厚さは5〜50nmの範囲であることが望ましい。5nm以下であると一部において第3の絶縁層が形成されていない部分が存在し、層間剥離等の不具合を起こす可能性があり、50nm以上であると絶縁層全体の誘電率が上昇してしまうためである。 Although the size of the semiconductor device of the present invention is not particularly limited, the thickness of the third insulating layer having a small carbon component is preferably 20% or less with respect to the second insulating layer. For example, taking a wiring structure with a wiring interval of 100 nm as an example, the insulating layer thickness including the second and third insulating layers is about 350 nm, and the third insulating layer thickness at this time is in the range of 5 to 50 nm. It is desirable to be. If it is 5 nm or less, there is a portion where the third insulating layer is not formed in part, which may cause a problem such as delamination, and if it is 50 nm or more, the dielectric constant of the entire insulating layer increases. It is because it ends.
また第2の絶縁層と第3の絶縁層の炭素成分が連続的に変化させた構造をしていてもよい。連続的に炭素成分を変化させるためには、CVD原料である炭素を含むボラジン化合物分子中の炭素成分の異なる原料を用いて連続的にその供給量を変化させることにより達成することができる。 Moreover, you may have the structure where the carbon component of the 2nd insulating layer and the 3rd insulating layer was changed continuously. Continuously changing the carbon component can be achieved by continuously changing the supply amount using raw materials having different carbon components in a borazine compound molecule containing carbon as a CVD raw material.
次に、図1の構造の半導体装置の製造方法について具体例を挙げて説明する。エッチングストッパー層を形成するまでについては上述のとおりである。まず、第2の絶縁層を形成するに際して用いる炭素含有ボラジン化合物の一例として、B,B,B−N,N,N−ヘキサメチルボラジンを原料とし、CVD法により第2の絶縁層を形成する。 Next, a method for manufacturing the semiconductor device having the structure shown in FIG. The process until the etching stopper layer is formed is as described above. First, as an example of a carbon-containing borazine compound used for forming the second insulating layer, the second insulating layer is formed by CVD using B, B, B—N, N, N-hexamethylborazine as a raw material. .
次いで、ボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層を形成する。これら絶縁層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。その後、導体層として銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた導体層を形成する。次にSiC膜をキャップ層として成膜して図1に示される配線構造を形成する。 Next, a third insulating layer is formed by CVD using N, N, N-trimethylborazine as an example of a borazine compound. Metal wiring patterns are formed in these insulating layers by photolithography and dry etching. Thereafter, copper is deposited as a conductor layer, and then a conductor layer embedded in the second and third insulating layers is formed by CMP. Next, a SiC film is formed as a cap layer to form the wiring structure shown in FIG.
ここで、炭素を含むボラジン化合物を原料としてCVD法により形成される第2の絶縁層の形成方法についてさらに詳しく示す。プラズマCVDを用いた場合、キャリアガスとしてヘリウムガスを用いて、B,B,B−N,N,N−ヘキサメチルボラジンを加熱された導入管を通じて基板が置かれた反応容器中に導入する。反応容器中は周波数13.56MHzのRFを200Wで稼動させて反応ガスをプラズマ化させる。基板温度を300℃に加熱し、B,B,B,B−N,N,N−ヘキサメチルボラジンの蒸気温度は150℃とすることにより誘電率2.21、硬度4.3GPa、ヤング率35GPaの膜の成膜が可能となる。 Here, a method for forming a second insulating layer formed by a CVD method using a borazine compound containing carbon as a raw material will be described in more detail. When plasma CVD is used, helium gas is used as a carrier gas, and B, B, BN, N, N-hexamethylborazine is introduced into a reaction vessel in which a substrate is placed through a heated introduction tube. In the reaction vessel, RF with a frequency of 13.56 MHz is operated at 200 W to make the reaction gas into plasma. The substrate temperature is heated to 300 ° C., and the vapor temperature of B, B, B, B—N, N, N-hexamethylborazine is 150 ° C., thereby permitting a dielectric constant of 2.21, a hardness of 4.3 GPa, and a Young's modulus of 35 GPa. This film can be formed.
さらに第3の絶縁層はN,N,N−トリメチルボラジンを原料とする以外は第2の絶縁層と同様の方法で作成できる。ここで得られた第3の絶縁層は誘電率2.31、硬度3.1GPa、ヤング率29GPaであった。これら第2および第3の絶縁層中の炭素含有率をXPSで求めたところそれぞれ32%、25%であった。このことから本発明の半導体装置は密着性に優れ、層間剥離等の配線信頼性を劣化させる不具合を生じ難くなる。 Furthermore, the third insulating layer can be formed in the same manner as the second insulating layer except that N, N, N-trimethylborazine is used as a raw material. The third insulating layer obtained here had a dielectric constant of 2.31, a hardness of 3.1 GPa, and a Young's modulus of 29 GPa. When the carbon contents in the second and third insulating layers were determined by XPS, they were 32% and 25%, respectively. For this reason, the semiconductor device of the present invention is excellent in adhesiveness, and is less likely to cause defects such as delamination such as delamination.
ここではキャップ層としてSiCを使用したが、この他にSiO2、SiN、SiCN、SiOCなどを使用することができる。 Here, SiC is used as the cap layer, but SiO 2 , SiN, SiCN, SiOC, etc. can be used in addition to this.
本発明において、必要に応じてこれらの工程を繰り返すことにより、多層配線を形成する。これにより低誘電率の絶縁材料を配線構造に使用した配線構造が形成できる。この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層とキャップ層の密着性が高いために、CPM工程やワイヤボンディング工程などで配線構造に強い応力が掛かる工程でも絶縁層内の破壊や層間の剥離が生じにくくなるため、配線信頼性の劣化のない半導体装置となる。 In the present invention, a multilayer wiring is formed by repeating these steps as necessary. Accordingly, a wiring structure using a low dielectric constant insulating material for the wiring structure can be formed. This wiring structure uses an insulating film having high mechanical strength and at the same time has high adhesion between the insulating layer and the cap layer, so that the insulating layer can be used even in a process where a strong stress is applied to the wiring structure in the CPM process or wire bonding process. Since internal breakdown and delamination between layers are less likely to occur, a semiconductor device with no deterioration in wiring reliability is obtained.
また、図1の半導体装置の製造方法の別の具体例について説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に、炭素含有ボラジン化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。次に第2の絶縁層4の表面を酸素プラズマで処理することにより第2の絶縁層4の上に第3の絶縁層7を形成する。これら第2および第3の絶縁層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。その後、第2の導体層5として銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた導体層を形成する。次にSiO2膜をキャップ層8として成膜して図2に示される配線構造を形成する。
Another specific example of the method for manufacturing the semiconductor device of FIG. 1 will be described. First, as an example of a carbon-containing borazine compound, B, B, B—N, N, and N are formed on the
ここで第3の絶縁層7を形成するためには、窒素、酸素、一酸化窒素等のガスを13.56MHzのRFを50Wから300Wの間で稼動させて、ガスをプラズマ化して、これを第2の絶縁層4の側壁を処理することで形成することが可能である。プラズマガスに酸素を用いて200Wで1分間処理した場合、処理前後での膜中炭素含有率は32%から11%まで低下した。このことから本発明の半導体装置は密着性に優れ、層間剥離等の配線信頼性を劣化させる不具合を生じ難くなる。
Here, in order to form the third insulating
(実施形態2)
次に、図2に示す構造の半導体装置について説明する。図2は、本発明の半導体装置の概略断面図である。図2の半導体装置は、第2の導体層5の外周に第3の絶縁層が形成されている以外は、図1の半導体装置と同一である。
(Embodiment 2)
Next, the semiconductor device having the structure shown in FIG. 2 will be described. FIG. 2 is a schematic cross-sectional view of the semiconductor device of the present invention. The semiconductor device of FIG. 2 is the same as the semiconductor device of FIG. 1 except that a third insulating layer is formed on the outer periphery of the
すなわち、図2に示す構造の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層1と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4の凹部に埋め込まれた第2の導体層5と、該第2の導体層5と前記第2の絶縁層4との間に形成された第3の絶縁層7と、を含む。
That is, the semiconductor device having the structure shown in FIG. 2 includes a first insulating
ここで、第2の絶縁層4および第3の絶縁層7は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層7の炭素含有率が、第2の絶縁層4の炭素含有率よりも小さい。
Here, the second insulating
次いで、図2の半導体装置の製造方法の具体例について説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に、炭素含有化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。第2の絶縁層4中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。第2の絶縁層4のドライエッチング後、フォトレジストを剥離する前にドラエッチングにより形成された凹部の側壁を酸素プラズマで処理することにより第2の絶縁層4と第2の絶縁層4中に埋め込まれる第2の導体層5との間に第3の絶縁層7を形成することができる。
Next, a specific example of the method for manufacturing the semiconductor device in FIG. 2 will be described. First, B, B, B—N, N, N as an example of a carbon-containing compound is formed on the
その後、第2の導体層5を形成するために、銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた第2の導体層5を形成する。次にSiO2膜をキャップ層として成膜して図2に示される配線構造を形成する。
Thereafter, in order to form the
ここで第3の絶縁層を形成するためには、実施の形態2で示された第3の絶縁層を形成するのと同様の方法で形成することが可能である。ここではプラズマガスに窒素を用いて300Wで1分間処理した場合、処理前後での膜中炭素含有率は32%から18%まで低下することをXPS分析により確認した。このことから本発明の半導体装置は密着性に優れ、層間剥離等の配線信頼性を劣化させる不具合を生じ難くなる。
Here, in order to form the third insulating layer, it can be formed by a method similar to that for forming the third insulating layer described in
必要に応じてこれらの工程を繰り返すことにより、多層配線を形成する。これにより低誘電率の絶縁材料を配線構造に使用した配線構造が形成できる。この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層と導体層の密着性が高いために、銅が熱や電流集中によって拡散し難くなるため、配線信頼性の劣化のない半導体装置となる。 By repeating these steps as necessary, a multilayer wiring is formed. Accordingly, a wiring structure using a low dielectric constant insulating material for the wiring structure can be formed. This wiring structure uses an insulating film with high mechanical strength, and at the same time, the adhesion between the insulating layer and the conductor layer is high. There will be no semiconductor device.
(実施形態3)
次に、図3に示す構造の半導体装置について説明する。図3は、本発明の半導体装置の概略断面図である。図3の半導体装置は、第2の導体層5がエッチングストッパー層3上に形成されている以外は、図1の半導体装置と同一である。
(Embodiment 3)
Next, the semiconductor device having the structure shown in FIG. 3 will be described. FIG. 3 is a schematic cross-sectional view of the semiconductor device of the present invention. The semiconductor device of FIG. 3 is the same as the semiconductor device of FIG. 1 except that the
すなわち、図3に示す構造の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層1と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4と前記エッチングストッパー層3との間に形成された第3の絶縁層7と、該第2の絶縁層4と該第3の絶縁層7との凹部に埋め込まれた第2の導体層5と、を含む。
That is, the semiconductor device having the structure shown in FIG. 3 includes a first insulating
ここで、第2の絶縁層4および第3の絶縁層7は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層7の炭素含有率が、第2の絶縁層4の炭素含有率よりも小さい。
Here, the second insulating
次いで、図3の半導体装置の製造方法の具体例について説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に、炭素含有ボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層7を形成する。次いでボラジン化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。
Next, a specific example of the method for manufacturing the semiconductor device in FIG. 3 will be described. First, N, N, N-trimethylborazine as an example of a carbon-containing borazine compound is used as a raw material on the
これら層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。その後、第2の導体層5として銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた第2の導体層5を形成する。次にSiC膜をキャップ層8として成膜して図3に示される配線構造を形成する。
A metal wiring pattern is formed in these layers by a photolithography method and a dry etching method. Thereafter, copper is deposited as the
この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層とキャップ層の密着性が高いために、CPM工程やワイヤボンディング工程などで配線構造に強い応力が掛かる工程でも絶縁層内の破壊や層間の剥離が生じにくくなるため、配線信頼性の劣化のない半導体装置となる。 This wiring structure uses an insulating film having high mechanical strength and at the same time has high adhesion between the insulating layer and the cap layer, so that the insulating layer can be used even in a process where a strong stress is applied to the wiring structure in the CPM process or wire bonding process. Since internal breakdown and delamination between layers are less likely to occur, a semiconductor device with no deterioration in wiring reliability is obtained.
(実施形態4)
次に、図4に示す構造の半導体装置について説明する。図4は、本発明の半導体装置の概略断面図である。図4の半導体装置は、第2の導体層5の構造が図1〜図3を組み合わせた構造である。
(Embodiment 4)
Next, the semiconductor device having the structure shown in FIG. 4 will be described. FIG. 4 is a schematic cross-sectional view of the semiconductor device of the present invention. In the semiconductor device of FIG. 4, the structure of the
すなわち、図4に示す構造の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層1と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4の凹部に埋め込まれた第2の導体層5と、該第2の絶縁層4上、および該第2の絶縁層4と前記エッチングストッパー層3および第2の導体層5との間に形成された第3の絶縁層7と、を含む。
That is, the semiconductor device having the structure shown in FIG. 4 includes a first insulating
ここで、第2の絶縁層4および第3の絶縁層7は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層7の炭素含有率が、第2の絶縁層4の炭素含有率よりも小さい。
Here, the second insulating
次いで、図4の半導体装置の製造方法の具体例について説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に炭素を含むボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層7を形成する。次いでボラジン化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。これら層中に金属配線パターンをフォトリソグラフィー法とドライエッチングにより形成する。第2および第3の絶縁層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。絶縁層のドライエッチング後、フォトレジストを剥離する前にドラエッチングにより形成された凹部の側壁を酸素プラズマで処理することにより第2の絶縁層4と第2の絶縁層4中に埋め込まれる第2の導体層5との間に第3の絶縁層7を形成することができる。
Next, a specific example of the method for manufacturing the semiconductor device in FIG. 4 will be described. First, N, N, N-trimethylborazine is used as a raw material as an example of a borazine compound containing carbon on the
その後、第2の導体層を形成するための銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた第2の導体層5を形成する。次にSiC膜をキャップ層8として成膜して図4に示される配線構造を形成する。
Then, after forming copper for forming the second conductor layer, the
この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層とキャップ層の密着性が高いために、CPM工程やワイヤボンディング工程などで配線構造に強い応力が掛かる工程でも絶縁層内の破壊や層間の剥離が生じにくくなるため、配線信頼性の劣化のない半導体装置となる。 This wiring structure uses an insulating film having high mechanical strength and at the same time has high adhesion between the insulating layer and the cap layer, so that the insulating layer can be used even in a process where a strong stress is applied to the wiring structure in the CPM process or wire bonding process. Since internal breakdown and delamination between layers are less likely to occur, a semiconductor device with no deterioration in wiring reliability is obtained.
(実施形態5)
次に、図5に示す構造の半導体装置について説明する。図5は、本発明の半導体装置の概略断面図である。図5の半導体装置は、第2の導体層5の構造が図1および図3を組み合わせた構造である。
(Embodiment 5)
Next, the semiconductor device having the structure shown in FIG. 5 will be described. FIG. 5 is a schematic cross-sectional view of the semiconductor device of the present invention. In the semiconductor device of FIG. 5, the structure of the
すなわち、図5に示す構造の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層1と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4上および該第2の絶縁層4と前記エッチングストッパー層3との間に形成された第3の絶縁層7と、該第2の絶縁層4と該第3の絶縁層7との凹部に埋め込まれた第2の導体層5と、を含む。
That is, the semiconductor device having the structure shown in FIG. 5 includes a first insulating
ここで、第2の絶縁層4および第3の絶縁層7は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、第3の絶縁層7の炭素含有率が、第2の絶縁層4の炭素含有率よりも小さい。
Here, the second insulating
次いで、図5の半導体装置の製造方法について具体的に説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に、炭素含有ボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層7を形成する。
Next, a method for manufacturing the semiconductor device of FIG. 5 will be specifically described. First, N, N, N-trimethylborazine as an example of a carbon-containing borazine compound is used as a raw material on the
次いでボラジン化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。さらにこの上に再びボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層7を形成する。これら層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。
Next, as an example of the borazine compound, the second insulating
その後、第2の導体層5形成するための銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた導体層を形成する。次にSiC膜をキャップ層8として成膜して図5に示される配線構造を形成する。
Thereafter, copper for forming the
この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層とキャップ層の密着性が高いために、CPM工程やワイヤボンディング工程などで配線構造に強い応力が掛かる工程でも絶縁層内の破壊や層間の剥離が生じにくくなるため、配線信頼性の劣化のない半導体装置となる。 This wiring structure uses an insulating film having high mechanical strength and at the same time has high adhesion between the insulating layer and the cap layer, so that the insulating layer can be used even in a process where a strong stress is applied to the wiring structure in the CPM process or wire bonding process. Since internal breakdown and delamination between layers are less likely to occur, a semiconductor device with no deterioration in wiring reliability is obtained.
(実施形態6)
次に、図6に示す構造の半導体装置について説明する。図6は、本発明の半導体装置の概略断面図である。図6の半導体装置は、第2の導体層5の周囲に導体拡散防止層6が形成されている以外は、図1と同一である。
(Embodiment 6)
Next, the semiconductor device having the structure shown in FIG. 6 will be described. FIG. 6 is a schematic cross-sectional view of the semiconductor device of the present invention. The semiconductor device of FIG. 6 is the same as that of FIG. 1 except that a conductor
すなわち、図6に示す構造の半導体装置は、凹部に第1の導体層2が埋め込まれた第1の絶縁層1と、該第1の絶縁層1上に形成されたエッチングストッパー層3と、該エッチングストッパー層3上に形成された第2の絶縁層4と、該第2の絶縁層4上に形成された第3の絶縁層7と、該第2の絶縁層4と該第3の絶縁層7との凹部に埋め込まれた第2の導体層5と、第2の導体層5の周囲に形成された導体拡散防止層6を含む。
That is, the semiconductor device having the structure shown in FIG. 6 includes a first insulating
次いで、図6の半導体装置の製造方法の具体例について説明する。まず、凹部が第1の導体層2で埋められている第1の絶縁層1上に形成されたエッチングストッパー層3上に炭素含有ボラジン化合物の一例としてB,B,B−N,N,N−ヘキサメチルボラジンを原料としてCVD法により第2の絶縁層4を形成する。
Next, a specific example of the method for manufacturing the semiconductor device in FIG. 6 will be described. First, B, B, B—N, N, N as an example of a carbon-containing borazine compound on the
次いでボラジン化合物の一例としてN,N,N−トリメチルボラジンを原料としてCVD法により第3の絶縁層7を形成する。これら層中に金属配線パターンをフォトリソグラフィー法とドライエッチング法により形成する。その後、導体拡散防止層6としてTaを形成した後、さらに第2の導体層を形成するために銅を成膜した後、CMP法により第2および第3の絶縁層に埋め込まれた第2の導体層5を形成する。次にSiC膜をキャップ層8として成膜して図6に示される配線構造を形成する。
Next, as an example of the borazine compound, the third insulating
ここでは導体拡散防止層としてTaを使用したが、その他にTaN、Ti、TiN等を使用することができる。なお、この導体拡散防止層の厚さはたとえば5nmである。 Here, Ta is used as the conductor diffusion preventing layer, but TaN, Ti, TiN, or the like can be used in addition. In addition, the thickness of this conductor diffusion prevention layer is 5 nm, for example.
他に上記実施の形態1から6に記載の方法を用い、導体層を形成する前に導体拡散防止層を設ける工程を入れることにより図7から10に示される配線構造を形成することができる。すなわち、図7は、図2の半導体装置の第2の導体層5の外周に導体拡散防止層6を設けた構造であり、図8は、図3の半導体装置の第2の導体層5の外周に導体拡散防止層6を設けた構造であり、図9は、図4の半導体装置の第2の導体層5の外周に導体拡散防止層6を設けた構造であり、図10は、図5の半導体装置の第2の導体層5の外周に導体拡散防止層6を設けた構造である。
In addition, the wiring structure shown in FIGS. 7 to 10 can be formed by using the method described in
この配線構造は高い機械強度を有する絶縁膜を使用していると同時に絶縁層とキャップ層および導体層との密着性が高いために、CPM工程やワイヤボンディング工程などで配線構造に強い応力が掛かる工程でも絶縁層内の破壊や層間の剥離が生じにくくなるため、配線信頼性の劣化のない半導体装置となる。 This wiring structure uses an insulating film having high mechanical strength, and at the same time has high adhesion between the insulating layer, the cap layer, and the conductor layer, so that a strong stress is applied to the wiring structure in the CPM process or the wire bonding process. Even in the process, breakdown in the insulating layer and delamination between layers are difficult to occur, so that a semiconductor device without deterioration of wiring reliability is obtained.
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 第1の絶縁層、2 第1の導体層、3 エッチングストッパー層、4 第2の絶縁層、5 第2の導体層、6 導体拡散防止層、7 第3の絶縁層、8 キャップ層。
DESCRIPTION OF
Claims (7)
前記第3の絶縁層の炭素含有率が、前記第2の絶縁層の炭素含有率よりも小さく、
前記第2の導体層の外周に、金属材料で構成された導体拡散防止層が形成されている半導体装置の製造方法であって、
前記第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、
前記炭素含有ボラジン化合物を原料として化学的気相反応成長法により前記第2の絶縁層および前記第3の絶縁層を形成する工程において、分子中の炭素含有量に差異のある原料を用いることにより、前記第3の絶縁層および前記第2の絶縁層の炭素含有率を調節することを特徴とする、半導体装置の製造方法。 A first insulating layer in which a first conductor layer is embedded in a recess; an etching stopper layer formed on the first insulating layer; a second insulating layer formed on the etching stopper layer; A third insulating layer formed on the second insulating layer, and a second conductor layer embedded in a recess of the second insulating layer and the third insulating layer,
The carbon content of the third insulating layer is smaller than the carbon content of the second insulating layer;
A method of manufacturing a semiconductor device in which a conductor diffusion prevention layer made of a metal material is formed on the outer periphery of the second conductor layer,
The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material,
In the step of forming the second insulating layer and the third insulating layer by the chemical vapor deposition method using the carbon-containing borazine compound as a raw material, by using a raw material having a difference in carbon content in the molecule A method for manufacturing a semiconductor device, comprising adjusting carbon contents of the third insulating layer and the second insulating layer.
前記第3の絶縁層の炭素含有率が、前記第2の絶縁層の炭素含有率よりも小さく、
前記第2の導体層の外周に、金属材料で構成された導体拡散防止層が形成されている半導体装置の製造方法であって、
前記第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、
前記炭素含有ボラジン化合物を原料として化学的気相反応成長法により前記第2の絶縁層および前記第3の絶縁層を形成する工程において、炭素を含むガスを添加して、前記第3の絶縁層および前記第2の絶縁層中の炭素含有量を調節することを特徴とする、半導体装置の製造方法。 A first insulating layer in which a first conductor layer is embedded in a recess; an etching stopper layer formed on the first insulating layer; a second insulating layer formed on the etching stopper layer; A third insulating layer formed on the second insulating layer, and a second conductor layer embedded in a recess of the second insulating layer and the third insulating layer,
The carbon content of the third insulating layer is smaller than the carbon content of the second insulating layer;
A method of manufacturing a semiconductor device in which a conductor diffusion prevention layer made of a metal material is formed on the outer periphery of the second conductor layer,
The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material,
In the step of forming the second insulating layer and the third insulating layer by chemical vapor deposition using the carbon-containing borazine compound as a raw material, a gas containing carbon is added, and the third insulating layer is added. And adjusting the carbon content in the second insulating layer.
前記第3の絶縁層の炭素含有率が、前記第2の絶縁層の炭素含有率よりも小さい半導体装置の製造方法であって、
前記第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、
前記炭素含有ボラジン化合物を原料として化学的気相反応成長法により前記第2の絶縁層および前記第3の絶縁層を形成する工程において、分子中の炭素含有量に差異のある原料を用いることにより、前記第3の絶縁層および前記第2の絶縁層の炭素含有率を調節することを特徴とする、半導体装置の製造方法。 A first insulating layer in which a first conductor layer is embedded in a recess; an etching stopper layer formed on the first insulating layer; a second insulating layer formed on the etching stopper layer; A third insulating layer formed between the second insulating layer and the etching stopper layer; and a second conductor layer embedded in a recess between the second insulating layer and the third insulating layer. And including
A method for manufacturing a semiconductor device, wherein the carbon content of the third insulating layer is smaller than the carbon content of the second insulating layer,
The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material,
In the step of forming the second insulating layer and the third insulating layer by the chemical vapor deposition method using the carbon-containing borazine compound as a raw material, by using a raw material having a difference in carbon content in the molecule A method for manufacturing a semiconductor device, comprising adjusting carbon contents of the third insulating layer and the second insulating layer.
前記第3の絶縁層の炭素含有率が、前記第2の絶縁層の炭素含有率よりも小さい半導体装置の製造方法であって、
前記第2の絶縁層および第3の絶縁層は、炭素含有ボラジン化合物を原料として化学的気相反応成長法によって形成され、
前記炭素含有ボラジン化合物を原料として化学的気相反応成長法により前記第2の絶縁層および前記第3の絶縁層を形成する工程において、炭素を含むガスを添加して、前記第2の絶縁層および前記第3の絶縁層中の炭素含有量を調節することを特徴とする、半導体装置の製造方法。 A first insulating layer in which a first conductor layer is embedded in a recess; an etching stopper layer formed on the first insulating layer; a second insulating layer formed on the etching stopper layer; A third insulating layer formed between the second insulating layer and the etching stopper layer; and a second conductor layer embedded in a recess between the second insulating layer and the third insulating layer. And including
A method for manufacturing a semiconductor device, wherein the carbon content of the third insulating layer is smaller than the carbon content of the second insulating layer,
The second insulating layer and the third insulating layer are formed by a chemical vapor deposition method using a carbon-containing borazine compound as a raw material,
In the step of forming the second insulating layer and the third insulating layer by a chemical vapor deposition method using the carbon-containing borazine compound as a raw material, a gas containing carbon is added to the second insulating layer. And adjusting the carbon content in the third insulating layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062635A JP5213897B2 (en) | 2010-03-18 | 2010-03-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010062635A JP5213897B2 (en) | 2010-03-18 | 2010-03-18 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174975A Division JP4578332B2 (en) | 2005-06-15 | 2005-06-15 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010141361A JP2010141361A (en) | 2010-06-24 |
JP5213897B2 true JP5213897B2 (en) | 2013-06-19 |
Family
ID=42351139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010062635A Expired - Fee Related JP5213897B2 (en) | 2010-03-18 | 2010-03-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213897B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8476743B2 (en) * | 2011-09-09 | 2013-07-02 | International Business Machines Corporation | C-rich carbon boron nitride dielectric films for use in electronic devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4314650B2 (en) * | 1998-08-08 | 2009-08-19 | 東京エレクトロン株式会社 | Method for forming interlayer insulating film of semiconductor device |
JP4160277B2 (en) * | 2001-06-29 | 2008-10-01 | 株式会社東芝 | Manufacturing method of semiconductor device |
JP3778045B2 (en) * | 2001-10-09 | 2006-05-24 | 三菱電機株式会社 | Manufacturing method of low dielectric constant material, low dielectric constant material, insulating film and semiconductor device using the low dielectric constant material |
JP2004096085A (en) * | 2002-07-12 | 2004-03-25 | Tokyo Ohka Kogyo Co Ltd | Silica-based organic coating film and substrate equipped with it |
JP3778164B2 (en) * | 2002-12-06 | 2006-05-24 | 三菱電機株式会社 | Method for forming low dielectric constant film |
JP2005136297A (en) * | 2003-10-31 | 2005-05-26 | Tokyo Ohka Kogyo Co Ltd | Method for forming silica-based washability working film, and the silica-based washability working film obtained by the same |
JP4578332B2 (en) * | 2005-06-15 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2010
- 2010-03-18 JP JP2010062635A patent/JP5213897B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010141361A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288251B2 (en) | Method for forming a semiconductor interconnect structure | |
JP4578332B2 (en) | Semiconductor device and manufacturing method thereof | |
US7163721B2 (en) | Method to plasma deposit on organic polymer dielectric film | |
JP5482881B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US7829460B2 (en) | Method of manufracturing increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride | |
US8993435B2 (en) | Low-k Cu barriers in damascene interconnect structures | |
JP5143769B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5349789B2 (en) | Method for forming multilayer wiring | |
JP2007324536A (en) | Interlayer insulation film, manufacturing method thereof, and semiconductor device | |
JP2011238704A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2001223269A (en) | Semiconductor device and manufacturing method therefor | |
JP2008288234A (en) | Semiconductor device, and manufacturing method of semiconductor device | |
TW578216B (en) | Method of manufacturing low K layer | |
JP4638140B2 (en) | Method for forming copper wiring of semiconductor element | |
JP5823359B2 (en) | Manufacturing method of semiconductor device | |
JP4854938B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5213897B2 (en) | Manufacturing method of semiconductor device | |
KR20140117437A (en) | Wiring structure, semiconductor device provided with wiring structure, and method for manufacturing said semiconductor device | |
US8334204B2 (en) | Semiconductor device and manufacturing method therefor | |
JP2004296476A (en) | Method of manufacturing semiconductor device | |
JP2006024668A (en) | Process for fabricating semiconductor device | |
TWI399811B (en) | Semiconductor device and manufacturing method therefor | |
JP5387627B2 (en) | Manufacturing method of semiconductor device | |
JP2011124472A (en) | Method of manufacturing semiconductor device | |
JP2010287653A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |