JP5212012B2

JP5212012B2 - モータ回転制御回路

Info

Publication number: JP5212012B2
Application number: JP2008273295A
Authority: JP
Inventors: 貴史大久保; 智光大原
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-10-23
Filing date: 2008-10-23
Publication date: 2013-06-19
Anticipated expiration: 2028-10-23
Also published as: JP2010104149A

Description

本発明は、ブラシレス直流モータの回転制御技術に関し、特に回転検出にホール素子を使用したモータ駆動用ＩＣ（半導体集積回路）に利用して有効な技術に関する。

近年、電子機器には色々な用途でモータが使用されている。例えば、パーソナルコンピュータなどの電子機器は、内部電子部品（特にＣＰＵ）が高熱にならないように冷却するファンを回転させるためのモータやＤＶＤを回転させるためのスピンドルモータが設けられており、これらのモータを駆動するモータ駆動用ＩＣが種々提供されている。

モータ駆動用ＩＣは、用途によってそれぞれ駆動方式や特性が異なり、例えばＤＶＤを回転させるスピンドルモータはヘッドの位置に応じた速度で回転することが要求されることがある。一方、冷却用ファンを回転させるモータは定速であればよくスピンドルモータのように高精度の回転制御は必要でなく、小型、低消費電力、低騒音であることが望まれている。

従来、小型、低消費電力のモータ回転制御回路に関する発明として、例えば特許文献１に記載されているものがある。
特許第３３５７６２５号公報

図４には、特許文献１に記載されている特許発明に係るモータ回転制御回路の一実施例のブロック図が示されている。この先願特許のモータ回転制御回路は、ロータが所定角度回転するごとに変化する極性転換信号を出力する回路手段と、前記極性転換信号の変化ごとにリセットされて基準クロックをカウントする実周期計測用カウンタと、前記実周期計測用カウンタのリセット直前の計数値（実周期Ｔｘ）がプリセットされてから前記基準クロックをダウンカウントする周期残り時間計数用カウンタと、前記周期残り時間計数用カウンタの計数値（周期残り時間Ｔｚ）に合せてディジタル数値表現した非通電時間設定値Ｔ２を出力する非通電時間設定用カウンタと、前記周期残り時間Ｔｚと前記非通電時間設定値Ｔ２とを大小比較する第１ディジタル比較器と、前記第１ディジタル比較器の出力がＴｚ＞Ｔ２であることを示している期間において駆動コイルに通電する駆動回路と、前記実周期計測用カウンタの計測値に合せてデジタル数値表現した目標周期Ｔｙがストアされる目標周期レジスタと、前記実周期Ｔｘと前記目標周期Ｔｙとを大小比較する第２ディジタル比較器と、前記実周期計測用カウンタのリセット直前において前記第２ディジタル比較器の出力に応じて前記非通電時間設定用カウンタをアップカウントまたはダウンカウントする制御手段とを備えるようにしたものであり、比較的小規模な回路で安定した回転速度制御を行なえるとともに、モータの電磁的・機械的な構造に起因して電力効率の低くなる極性転換信号が反転する近傍で通電時間制御を可変制御するため効率が高く低消費電力であるという利点がある。

しかしながら、図４のモータ回転制御回路は、極性転換信号の反転の度に通電時間の可変制御を行なうため、駆動信号にジッタが発生し騒音が増加するという課題がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、小型、低消費電力であるとともに駆動信号のジッタを小さくして騒音を低減することができるモータ回転制御回路を提供することにある。

上記目的を達成するため、この発明は、検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、前記回転検出回路より出力される回転検出信号の変化タイミングを検出して、モータの回転周期の１／２の周期を有する第１タイミング信号および回転周期と同一周期を有する第２タイミング信号を生成するタイミング検出回路と、所定の周波数のクロック信号によって計数動作し前記第２タイミング信号によってリセットされることでモータの回転周期を計時する第１カウンタと、コイル駆動電流の非通電時間を設定する第２カウンタと、前記第１カウンタからの信号に基づいてモータの回転周期が目標回転数の周期よりも長いか短いかを判定する周期判定回路と、前記周期判定回路により２回以上連続して同一の判定がなされた場合に前記第２カウンタをアップもしくはダウンさせるディジタル積分回路と、前記第１カウンタの値と前記第２カウンタの値の差を算出する減算回路と、前記第１タイミング信号によって前記減算回路の値がロードされ前記クロック信号によってダウンカウント動作する第３カウンタと、を備え、前記第３カウンタに前記減算回路の値がロードされてからその計数値が「０」になるまでモータのコイルに順方向または逆方向の電流を流すように構成したものである。

このような構成によれば、第２カウンタに非通電時間が設定されており、この非通電時間を目標の回転周期と実際の回転周期とを比較した結果に応じて長くしたり短くするため回転数を一定に制御することができるとともに、ディジタル積分回路によって１回転ごとではなく数回転に１度非通電時間を長くしたり短くするためコイル駆動信号に生じるジッタを小さくして騒音を低減することができる。

ここで、望ましくは、前記ディジタル積分回路は、前記第１カウンタのビット数よりも少ないビット数のアップダウン可能なカウンタにより構成する。これにより、比較的簡単な回路でディジタル積分回路を実現し実際の回転周期に応じて非通電時間を長くしたり短くしたりすることができる。

また、望ましくは、モータのコイルの一方の端子に接続された第１ドライバ回路と、モータのコイルの他方の端子に接続された第２ドライバ回路と、前記第１タイミング信号によってセット状態にされ、前記第３カウンタからその計数値が「０」になったときに出力される信号によりリセット状態にされるＲＳフリップフロップとを備え、前記ロジック部へ供給する際に、前記第１ドライバ回路と第２ドライバ回路は回転検出信号と前記ＲＳフリップフロップの出力とに基づいて電流を出力するように構成する。これにより、比較的簡単な回路でドライバ回路によってコイルに流される電流をオン、オフ制御することができる。

さらに、望ましくは、前記回転検出回路と前記タイミング検出回路との間に、チャタリング防止回路を設ける。これにより、回転検出素子の出力にノイズがのっていたとしてもそれを除去した回転信号を生成して、カウンタ等の回路がノイズで誤動作するのを防止することができる。

さらに、望ましくは、前記クロック信号を発生するクロック発生回路を備え、該クロック発生回路は、発生するクロック信号の周波数が可変に構成する。これにより、クロック信号の周波数を変化させることで容易にモータの回転数を切り替えることが可能となる。

本発明によると、小型、低消費電力であるとともに駆動信号のジッタを小さくして騒音を低減することができるモータ回転制御回路を実現することができるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明に係るモータ回転制御回路の一実施形態を示す。図１において、ＨＬは回転検出用のホール素子、Ｌ１はモータの駆動コイルであり、回転制御回路をモータ駆動用ＩＣ（半導体集積回路）として構成する場合には、図１に示されているホール素子ＨＬおよびコイルＬ１以外の回路は、単結晶シリコンのような１個の半導体チップ上に形成することができる。

図１に示されているように、この実施形態のモータ回転制御回路には、ホール素子ＨＬの一対の検出端子に接続され、ホール素子からの検出信号を波形整形する波形整形回路１１と、波形整形された信号からチャタリングを除去するチャタリング防止回路１２と、基準クロック信号φ０を生成するクロック生成回路１３と、上記チャタリング防止回路１２の出力信号と上記クロック生成回路１３からの基準クロック信号φ０とに基づいてクロックに同期した回転信号（極性転換信号）ＨＡおよびその立ち上がりと立ち下がりのエッジ検出信号ＥＤ（図２(ｄ)参照）を生成する回転信号＆エッジ検出回路１４が設けられている。

回転信号＆エッジ検出回路１４は、回転信号ＨＡ（図２(ｃ)参照）の立ち下がりエッジに同期したパルスをリセット信号ＲＥＳ（図２(ｆ)参照）として出力する機能も有する。また、回転信号＆エッジ検出回路１４から出力された回転信号ＨＡとエッジ検出信号ＥＤとを入力とし、回転信号ＨＡの立ち下がりエッジに同期したパルスＥＤＧＥ（図２(ｅ)参照）を出力するＡＮＤゲート回路Ｇ１が設けられている。

また、本実施形態のモータ回転制御回路には、上記クロック生成回路１３からの基準クロック信号φ０を計数するカウンタ１５が設けられている。このカウンタ１５は、上記リセット信号ＲＥＳによって回転信号ＨＡの立ち下がりの度にリセットされる。従って、カウンタ１５の最大計数値は、そのときのモータの回転周期に比例した値となる。より具体的には、モータの目標回転周波数は数１０〜数１００Ｈｚであるため、カウンタ１５は８ビットで構成され、基準クロック信号φ０は数ｋ〜数１００ｋＨｚのような周波数範囲とされる。

さらに、本実施形態のモータ回転制御回路には、上記カウンタ１５の８ビット目（最上位ビット）の信号ＣＸ７（図２(ｂ)参照）およびそれをインバータＩＮＶで反転した信号と上記クロック生成回路１３からのパルスＥＤＧＥとを入力とするＡＮＤゲート回路Ｇ２，Ｇ３と、該ゲート回路Ｇ２，Ｇ３の出力を入力とするディジタル積分回路１６とが設けられている。

この積分回路１６は例えば２〜３ビットのアップダウンカウンタにより構成することができ、ＡＮＤゲート回路Ｇ２の出力信号（パルス）DOWN-CLが入力されると「１」だけカウントダウンされ、ＡＮＤゲート回路Ｇ３の出力信号（パルス）UP-CLが入力されると「１」だけカウントアップされる。ＡＮＤゲート回路Ｇ２とＧ３とによって、モータの回転周期が目標回転数の周期よりも長いか短いかを判定する周期判定回路が構成される。

具体的には、上記カウンタ１５の最上位ビットが「１」に変化すると信号ＣＸ７がローレベルからハイレベルに変化し、リセットパルスＲＥＳで信号ＣＸ７はハイレベルからローレベルに変化する。ＡＮＤゲート回路Ｇ２は、カウンタ１５の出力信号ＣＸ７がハイレベルの状態で、かつ、パルスＥＤＧＥが発生したときにDOWN-CL信号を出力する。また、ＡＮＤゲート回路Ｇ３は、カウンタ１５の出力信号ＣＸ７がローレベルの状態で、かつ、パルスＥＤＧＥが発生したときにUP-CL信号を出力する。DOWN-CL信号が出力されるときは、所望する回転速度に対してモータの回転速度が遅い状態を示し、UP-CL信号が出力されるときは、所望する回転速度に対してモータの回転速度が早い状態を示している。

UP-CL信号によってカウントアップされDOWN-CL信号によってカウントダウンされる積分回路１６は、その値が＋Ｋに達するとオーバーフロー信号ＯＶＦを出力し、積分回路１６の値が−Ｋに達するとアンダーフロー信号ＵＤＦを出力する。このオーバーフロー信号ＯＶＦまたはアンダーフロー信号ＵＤＦはＯＲゲート回路Ｇ６を介して自身のリセット端子に入力されており、オーバーフロー信号ＯＶＦまたはアンダーフロー信号ＵＤＦが出力されると積分回路１６の値がリセットされるように構成されている。オーバーフロー信号ＯＶＦとアンダーフロー信号ＵＤＦが出力されるＫの値は、例えば２〜８のような範囲の中の任意の固定値とすることができる。

また、本実施形態のモータ回転制御回路には、上記積分回路１６から出力されるオーバーフロー信号ＯＶＦによってカウントアップされ、アンダーフロー信号ＵＤＦによってカウントダウンされる８ビットのアップダウンカウンタ１７と、一方の端子Ｂに入力される上記アップダウンカウンタ１７の値ＣＮＴ[7:1]と他方の端子Ａに入力される上記カウンタ１５の計数値ＣＸ[7:1]との差Ａ−Ｂ（＝ＣＸ[7:1]−ＣＮＴ[7:1]）を計算する減算器１８とが設けられている。

上記アップダウンカウンタ１７はモータの一周期における非通電期間を決定する値を保持するものであり、積分回路１６のオーバーフロー信号ＯＶＦはアップダウンカウンタ１７の非通電時間設定値ＣＮＴ[7:0]の値を一つアップさせ、アンダーフロー信号ＵＤＦはアップダウンカウンタ１７の非通電時間設定値ＣＮＴ[7:0]の値を一つダウンさせる。

これにより、モータの回転速度（回転数）が早い状態のときは、積分回路からのオーバーフロー信号によって非通電時間設定値ＣＮＴ[7:0]の値（非通電時間）が大きくされ、モータへの電流供給期間を短くしてモータの回転速度（回転数）をダウンさせる。また、モータの回転速度（回転数）が遅い状態のときは、積分回路からのアンダーフロー信号によって非通電時間設定値ＣＮＴ[7:0]の値（非通電時間）が小さくされることにより、モータへの電流供給期間を長くしてモータの回転速度（回転数）をアップさせる。

さらに、本実施形態のモータ回転制御回路には、上記減算器１８の出力（演算結果）を取り込むラッチ回路１９と該ラッチ回路の値をロードしてダウンカウントするダウンカウンタ２０とが設けられており、ラッチ回路１９は前記回転信号＆エッジ検出回路１４から出力されるエッジ検出信号（パルス）ＥＤによって回転信号ＨＡの反転毎に減算器１８の出力（演算結果）を取り込み、ラッチ回路１９の値はエッジ検出信号ＥＤによってダウンカウンタ２０に初期値としてロードされる。

そして、このダウンカウンタ２０の値は基準クロックφ０によってカウントダウンされ、その値が「０」になると出力端子からパルス信号ＯＦＦが後段のＲＳフリップフロップ２１のリセット端子へ出力される（図２(ｇ)参照）。また、このＲＳフリップフロップ２１のセット端子にはエッジ検出信号ＥＤが入力されており、その出力ＧＡＴＥはエッジ検出信号ＥＤに同期して立ち上がりダウンカウンタ２０の出力パルスＯＦＦに同期して立ち下がるように制御される（図２(ｈ)参照）。

このフリップフロップの出力ＧＡＴＥは、モータのコイルＬ１を駆動するドライバ回路としてのＡＮＤゲートＧ４，Ｇ５の一方の端子に入力されており、ＡＮＤゲートＧ４，Ｇ５の他方の端子には回転信号ＨＡとその反転信号が入力されている。これによって、コイルＬ１には、ＲＳフリップフロップ２１の出力ＧＡＴＥのハイレベルの期間すなわちＣＸ[7:1]−ＣＮＴ[7:1]で設定された期間だけ、順方向または逆方向の電流が交互に流される。

この実施形態のモータ回転制御回路においては、カウンタ１５が「０」からカウントアップして最上位ビットの信号ＣＸ７がハイレベルに変化するまでの時間よりもモータの１回転の周期（信号ＥＤＧＥの１周期）の方が長い、つまり回転数が遅くＡＮＤゲートＧ２からダウン信号DOWN-CLが−Ｋ回続けて出力されると、積分回路１６からアンダーフロー信号ＵＤＦが出力されてアップダウンカウンタ１７の値がダウンされて非通電時間が短くされることでコイルの通電時間が長くされて回転速度が上昇する。

また、信号ＣＸ７がハイレベルに変化するまでの時間よりもモータの１回転の周期（信号ＥＤＧＥの１周期）の方が短いつまり回転数が早くＡＮＤゲートＧ３からアップ信号UP-CLが＋Ｋ回続けて出力されると積分回路１６からオーバーフロー信号ＯＶＦが出力されてアップダウンカウンタ１７の値がアップされて非通電時間が長くされることでコイルの通電時間が短くされて回転速度が低下する。これを繰り返すことでモータの回転数が基準クロックφ０の周波数で決まる回転数で定速回転するように制御される。

しかも、図４の先願特許発明のモータ回転制御回路においては、極性転換信号の反転の度に通電時間の可変制御を行なうため、駆動信号にジッタが発生し騒音が大きくなるという課題があるのに対し、本実施形態では、積分回路１６によって±Ｋ回連続してダウン信号DOWN-CLまたはアップ信号UP-CLが出力されないと通電時間が変化されないため、コイル駆動信号のジッタが小さくなり騒音が低減するという利点がある。さらに、本実施形態のモータ回転制御回路は、電力効率の低くなる極性転換信号が反転する近傍で通電時間制御を可変制御するため、効率が高く低消費電力であるという利点がある。

なお、図１の実施形態においては、アップダウンカウンタ１７に対応してレジスタを設け、回転制御開始に先立って所定の値をレジスタからアップダウンカウンタ１７に初期値としてロードさせて制御を開始することも考えられるが、図１の回転制御回路は、回転制御開始時にアップダウンカウンタ１７を「０」にリセットして制御を開始しても、負荷の大きさと基準クロックφ０の周波数で決まる値に自動的に収束して動作することができる。従って、上記実施形態のようにレジスタを省略することで回路規模の増大を抑制することができるという利点がある。

次に、前記実施形態におけるチャタリング防止回路１２について説明する。

チャタリング防止回路１２は、例えば波形整形回路１１で波形整形された信号の立ち上がりに同期して起動され基準クロックφ０によって計時動作するタイマ回路と、波形整形回路１１の出力ＲＤとタイマ回路の出力とを入力とする論理回路などから構成され、図３に示すように、波形整形回路１１の出力ＲＤの立ち上がりおよび立ち下がりからそれぞれタイマで計時する時間Ｔ０だけ、たとえＲＤが変化してもそれを無視して直前の状態を保持することでチャタリングを防止するように構成される。

このように、波形整形回路１１の後段にチャタリング防止回路１２を設けたことで、ホール素子の出力ＲＤにノイズがのっていたとしてもそれを除去した回転信号ＨＡを生成し、カウンタ１５がノイズで誤ってリセットされて正しい回転周期を計数できなくなったり、ラッチ回路１９やダウンカウンタ２０が誤ったタイミングで値を取り込んで所望の回転制御が行なえなくなるのを回避することができる。

以上、本発明の一実施形態について述べたが、本発明は前記実施形態に限定されるものでなく、各種の変更が可能である。例えば、前記実施形態におけるクロック発生回路１３は、発生する基準クロックφ０の周波数を変えることができるように構成することができ、それによってモータの回転数を可変制御可能なモータ駆動用ＩＣを実現することができる。

また、前記実施形態では、波形整形回路１１と回転信号＆エッジ検出回路１４との間にチャタリング防止回路１２を設けるように構成したモータ駆動用ＩＣを説明したが、チャタリング防止回路１２は省略することも可能である。

さらに、前記実施形態において、所定の周波数の基準クロック信号φ０を生成するクロック発生回路１３はモータ駆動用ＩＣ内に設けてもよいが、ＩＣ外部から基準クロック信号を与えるように構成することも可能である。

また、前記実施形態にでは、ディジタル積分回路１５をカウンタにより構成すると説明したが、「１」が立っているビットを、ＡＮＤゲートＧ２またはＧ３の出力パルスによって下位方向または上位方向へ順次シフト可能なシフトレジスタによって構成することも可能である。

さらに、前記実施形態においては、ファンモータなどの回転駆動に適した単相のモータ回転制御回路に適用したものを説明したが、本発明は３相で交流駆動するモータの回転制御回路にも適用することができる。

本発明を適用したモータ回転制御回路の一実施形態を示すブロック図である。図１の実施形態のモータ回転制御回路の各回路の動作タイミングを示すタイムチャートである。図１の実施形態のモータ回転制御回路におけるチャタリング防止回路の機能を示すタイムチャートである。従来のモータ回転制御回路の一例を示すブロック図である。

符号の説明

１１波形整形回路
１２チャタリング防止回路
１３クロック発生回路
１４回転信号＆エッジ検出回路
１５回転周期計数用のカウンタ
１６ディジタル積分回路
１７アップダウンカウンタ
１８減算器
１９ラッチ回路
２０ダウンカウンタ
２１ＲＳフリップフロップ
ＨＬホール素子
Ｌ１モータの駆動コイル

Claims

検出素子からの入力に基づいてモータの回転を検出する回転検出回路と、
前記回転検出回路より出力される回転検出信号の変化タイミングを検出して、モータの回転周期の１／２の周期を有する第１タイミング信号および回転周期と同一周期を有する第２タイミング信号を生成するタイミング検出回路と、
所定の周波数のクロック信号によって計数動作し前記第２タイミング信号によってリセットされることでモータの回転周期を計時する第１カウンタと、
コイル駆動電流の非通電時間を設定する第２カウンタと、
前記第１カウンタからの信号に基づいてモータの回転周期が目標回転数の周期よりも長いか短いかを判定する周期判定回路と、
前記周期判定回路により２回以上連続して同一の判定がなされた場合に前記第２カウンタをアップもしくはダウンさせるディジタル積分回路と、
前記第１カウンタの値と前記第２カウンタの値の差を算出する減算回路と、
前記第１タイミング信号によって前記減算回路の値がロードされ前記クロック信号によってダウンカウント動作する第３カウンタと、
を備え、前記第３カウンタに前記減算回路の値がロードされてからその計数値が「０」になるまでモータのコイルに順方向または逆方向の電流を流すように構成されていることを特徴とするモータ回転制御回路。
前記ディジタル積分回路は、前記第１カウンタのビット数よりも少ないビット数のアップダウン可能なカウンタにより構成されていることを特徴とする請求項１に記載のモータ回転制御回路。
モータのコイルの一方の端子に接続された第１ドライバ回路と、モータのコイルの他方の端子に接続された第２ドライバ回路と、前記第１タイミング信号によってセット状態にされ、前記第３カウンタからその計数値が「０」になったときに出力される信号によりリセット状態にされるＲＳフリップフロップとを備え、前記ロジック部へ供給する際に、前記第１ドライバ回路と第２ドライバ回路は回転検出信号と前記ＲＳフリップフロップの出力とに基づいて電流を出力することを特徴とする請求項１または２に記載のモータ回転制御回路。
前記回転検出回路と前記タイミング検出回路との間に、チャタリング防止回路が設けられていることを特徴とする請求項１〜３のいずれかに記載のモータ回転制御回路。
前記クロック信号を発生するクロック発生回路を備え、該クロック発生回路は、発生するクロック信号の周波数が可変に構成されていることを特徴とする請求項１〜４のいずれかに記載のモータ回転制御回路。