JP5200209B2 - The liquid crystal display device - Google Patents

The liquid crystal display device Download PDF

Info

Publication number
JP5200209B2
JP5200209B2 JP2007206075A JP2007206075A JP5200209B2 JP 5200209 B2 JP5200209 B2 JP 5200209B2 JP 2007206075 A JP2007206075 A JP 2007206075A JP 2007206075 A JP2007206075 A JP 2007206075A JP 5200209 B2 JP5200209 B2 JP 5200209B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
display device
connected
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007206075A
Other languages
Japanese (ja)
Other versions
JP2009042405A (en
Inventor
徳夫 小間
俊彦 田中
龍男 内田
Original Assignee
エプソンイメージングデバイス株式会社
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エプソンイメージングデバイス株式会社, 国立大学法人東北大学 filed Critical エプソンイメージングデバイス株式会社
Priority to JP2007206075A priority Critical patent/JP5200209B2/en
Publication of JP2009042405A publication Critical patent/JP2009042405A/en
Application granted granted Critical
Publication of JP5200209B2 publication Critical patent/JP5200209B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、液晶表示装置に関する。 The present invention relates to a liquid crystal display device.

従来、種々の液晶表示装置が知られている(たとえば、特許文献1参照)。 Conventionally, various liquid crystal display devices are known (e.g., see Patent Document 1). 上記特許文献1には、1つのカラー画像を形成する1フレームが、赤(R)、緑(G)および青(B)の3色の単位色の画像を表示する連続した3つのサブフレームで構成されているフィールドシーケンシャル駆動を行う液晶表示装置が開示されている。 The aforementioned Patent Document 1, a frame to form a single color image, red (R), green (G) and blue three consecutive subframes for displaying a three-color unit color image of the (B) the liquid crystal display device which performs field sequential drive is configured is disclosed. このような、フィールドシーケンシャル駆動の液晶表示装置では、それぞれのサブフレームにおいて、画素への単位色の画像データの書込みと、単位色に対応する光源の発光とが、順次行われることにより、赤、緑および青の単位色の画像が重なって見えることによって、カラー画像を表示することが可能となる。 Such, in the liquid crystal display device of the field sequential driving, in each sub-frame, and write the image data in the unit color to a pixel, by emitting and of the light source corresponding to the unit color, are sequentially performed, red, by look overlapping green and blue unit color of the image of, it is possible to display a color image.

特開2002−221702号公報 JP 2002-221702 JP

しかしながら、上記特許文献1に記載の液晶表示装置では、画素に画像データが書き込まれ、画像が表示されている間は、画素に画像データを書き込めない。 However, in the liquid crystal display device described in Patent Document 1, image data is written to the pixel, while the image is displayed, not write image data to the pixels. このため、液晶の応答や、光源の発光時間が長くなった場合に、1つのサブフレームまたはフレームの画像の表示時間が比較的短いフィールドシーケンシャル駆動やインパルス駆動を行うことが困難になるという問題点がある。 Therefore, liquid crystal response or, if the emission time of the light source becomes longer, one problem that the display time of a sub-frame or a frame of image that is difficult to perform a relatively short field sequential driving and impulse driving there is.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことが可能な液晶表示装置を提供することである。 The present invention has been made in order to solve the aforementioned problems, one object of the present invention, liquid crystal response or, even if the light emission time of the light source is relatively long, field sequential driving Ya it is to provide a liquid crystal display device capable of performing impulse driving.

課題を解決するための手段および発明の効果 Effect of means and invention to solve the problems

この発明の一の局面による液晶表示装置は、信号線と、信号線と交差する第1ゲートラインおよび第2ゲートラインと、信号線と第1ゲートラインおよび第2ゲートラインとの交差に対応して配置される液晶を含む画素と、光源としてのバックライトとを備え、画素は、信号線がソースおよびドレインの一方に接続されるとともに、第1ゲートラインにゲートが接続される第1トランジスタと、第1トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、第2ゲートラインにゲートが接続される第2トランジスタと、第2トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含み、画素の信号記憶 The liquid crystal display according to an aspect of the invention corresponds to the intersection of the signal line, a first gate line and the second gate lines intersecting the signal line, the signal line and the first gate line and the second gate line a pixel including the liquid crystal disposed Te, and a backlight as a light source, a pixel with the signal line is connected to one of a source and a drain, a first transistor gate on the first gate line is connected , a signal storage capacitance and the other to one electrode of the source and the drain of the first transistor is connected, with one of the source and drain to one electrode of the signal storage capacitor is connected, and a gate connected to the second gate line a second transistor, and a display pixel capacitance and the other to one electrode of the source and the drain of the second transistor is connected, the signal stored in the pixel 量に画像信号に対応する電荷を書き込んだ後、信号記憶容量に書き込まれた電荷を表示画素容量に移動させるように構成されており、表示画素容量に蓄積される電荷により画素に含まれる液晶が応答する期間と、液晶の応答後、バックライトを一定の時間点灯している期間との間でかつバックライトの点灯が終了する前の間に、信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されており、信号記憶容量の容量値は、第2トランジスタのソースおよびドレインの他方に一方電極が接続され、表示画素容量を含む容量の容量値よりも大きくなるように構成されている。 After writing the charge corresponding to the image signal to the amount, signal storage is configured to move the display pixel capacitor charge written in the capacitor, the liquid crystal is included in the pixel by the charge stored in the display pixel capacitor a period of response after liquid crystal response, while before the lighting between a and backlight the period in which backlighting predetermined time is completed, the charge corresponding to the image signal to the signal storage capacity written is configured to be the capacitance value of the signal storage capacitance and the other to one electrode of the source and the drain of the second transistor is connected, it is configured to be larger than the capacitance of the capacitor including the display pixel capacitor there.

この一の局面による液晶表示装置では、上記のように、画素が、信号記憶容量と、表示画素容量とを含むことにより、現在表示するフレームまたはサブフレームの画像信号を表示画素容量に書き込むとともに表示しながら、並行して、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができるので、1つのフレームまたは1つのサブフレームの期間を短くすることができる。 In the liquid crystal display device according to this aspect, as the display, the pixels, a signal storage capacitor, by including the display pixel capacitor, writes the image signal of a frame or sub-frame currently displayed on the display pixel capacitor while, in parallel, then the image signal of a frame or sub-frame to be displayed can also be written to the signal storage capacity, it is possible to shorten the period of one frame or one subframe. これにより、液晶の応答や、光源の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動やインパルス駆動を行うことができる。 Thus, the liquid crystal response or, even if the light emission time of the light source is relatively long, it is possible to perform a field sequential driving and impulse driving.
また、信号記憶容量の容量値は、第2トランジスタのソースおよびドレインの他方に一方電極が接続され、表示画素容量を含む容量の容量値の2倍以上になるように構成されている。 The capacitance value of the signal storage capacitance and the other to one electrode of the source and the drain of the second transistor is connected, it is configured to be at least twice the capacitance value of the capacitor including the display pixel capacitor.

また 、画素の信号記憶容量に画像信号に対応する電荷を書き込んだ後、信号記憶容量に書き込まれた電荷を表示画素容量に移動させるように構成されている。 Also configured to move to the signal storage capacitor of a pixel after writing charges corresponding to the image signal, the charge written in the signal storage capacitance to the display pixel capacitor. このように構成すれば、信号記憶容量に書き込まれる画像信号に対応する電荷を表示画素容量に移動させた後、容易に、次に表示するフレームまたはサブフレームの画像信号を信号記憶容量に書き込むことができる。 According to this structure, after moving the charge corresponding to the image signal written in the signal storage capacitance to the display pixel capacitor, easily, then writing the image signal of a frame or sub-frame to be displayed on the signal storage capacitance can.

また 、光源としてのバックライトをさらに備え、表示画素容量に蓄積される電荷により画素に含まれる液晶が応答する期間と、液晶の応答後、バックライトを一定の時間点灯している期間とに、信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されている。 Moreover, further comprising a backlight as a light source, a period in which the liquid crystal responds included in the pixel by the charge stored in the display pixel capacitor, after liquid crystal response, to a period in which backlighting certain time, charge corresponding to the image signal is configured to be written into the signal storage capacity. このように構成すれば、現在表示するフレームまたはサブフレームの画像信号の表示画素容量への書込みおよび表示と、次に表示するフレームまたはサブフレームの画像信号の信号記憶容量への書込みとを容易に並行して行うことができるので、1つのフレームまたは1つのサブフレームの期間を容易に短くすることができる。 According to this structure, the writing and displaying of the display pixel capacitor of the image signal of a frame or sub-frame currently displayed, then a write to the signal storage capacity of the image signal of a frame or sub-frame to be displayed easily can be performed in parallel, it is possible to easily shorten the period of one frame or one subframe.

この場合、好ましくは、バックライトは、発光ダイオード素子により構成されている。 In this case, preferably, the backlight is configured by the light emitting diode element. このように構成すれば、バックライトに蛍光灯を使用する場合に比べて配置に必要なスペースが小さくなるので、その分、装置本体を小型化することができる。 According to this structure, the space required for the arrangement is smaller than when using a fluorescent lamp as a backlight, which makes it possible to miniaturize the apparatus.

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、赤色、緑色および青色に対応する3つの発光ダイオード素子により構成されており、バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている。 In the liquid crystal display device provided with the backlight, preferably, backlight, red, is constituted by three light emitting diode elements corresponding to green and blue, the backlight by field sequential driving lights in sequence per color and it is configured to be controlled. このように構成すれば、RGBのそれぞれに対応する画素が必要でなくなるので、画素数を1/3に減らすことができる。 According to this structure, since the pixels corresponding to each of RGB is no longer needed, it is possible to reduce the number of pixels to 1/3.

上記バックライトを備える液晶表示装置において、好ましくは、バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている。 In the liquid crystal display device provided with the backlight, preferably, the backlight is configured to be controlled by impulse driving the flashing at a predetermined time interval when displaying the image. このように構成すれば、網膜に残像が残ることを抑制することができるので、動画の表示性能をよくすることができる。 According to this structure, it is possible to prevent the residual image remains in the retina, it is possible to improve moving image display performance.

上記一の局面による液晶表示装置において、好ましくは、表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、信号線に印加される電圧が補正されるように構成されている。 In the liquid crystal display device according to the first aspect, preferably, configured to be applied to the display pixel capacitor, based on the signal voltage of the image of the immediately preceding frame or sub-frame, the voltage applied to the signal line is corrected It is. このように構成すれば、表示画素容量に印加される直前のフレームまたはサブフレームの画像の信号電圧が、次に表示するフレームまたはサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線に印加される電圧を補正することができるので、適切な画像を表示することができる。 With this configuration, even when the signal voltage of the image of the immediately preceding frame or sub-frame to be applied to the display pixel capacitor is then affects the signal voltage of the image frames or subframes to be displayed, to a signal line since the applied voltage can be corrected, it is possible to display an appropriate image.

上記一の局面による液晶表示装置において、好ましくは、表示画素容量の一方電極にソースおよびドレインの一方が接続され、表示画素容量に蓄積される電荷をリセットするための第3トランジスタをさらに備える。 In the liquid crystal display device according to the first aspect, preferably, one electrode and one of a source and a drain connected to the display pixel capacitor, further comprising a third transistor for resetting the charge accumulated in the display pixel capacitor. このように構成すれば、第3トランジスタにより表示画素容量に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。 According to this structure, it is possible to discharge the charge stored in the display pixel capacitor by the third transistor, affects the image signals of the image which the image signal of the immediately preceding the displayed picture is then displayed it is possible to prevent the.

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の容量値は、表示画素容量の容量値よりも大きくなるように構成されている。 In the liquid crystal display device according to the aforementioned aspect preferably, the capacitance value of the signal storage capacitor is configured to be larger than the capacitance of the display pixel capacitor. このように構成すれば、たとえば、信号記憶容量の容量値を表示画素容量の容量値の2倍にすることにより、表示画素容量に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線に印加される電圧の補正の量が大きくなるのを抑制することができる。 According to this structure, for example, by the capacitance value of the signal storage capacitor to twice the capacitance of the display pixel capacitor, the influence of the signal of the image displayed immediately before stored in the display pixel capacitor increases it is possible to suppress the, it is possible to prevent the amount of correction of the voltage applied to the signal line increases.

上記一の局面による液晶表示装置において、好ましくは、画素に含まれる液晶は、液晶を相転移させる電圧を印加した後に液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている。 In the liquid crystal display device according to the first aspect, preferably, a liquid crystal included in the pixel, the liquid crystal structure molecules after applying a voltage for phase transition of the liquid crystal is configured such that the bend orientation is arranged in a bow shape there. このように構成すれば、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置を構成することができる。 According to this structure, the change of the alignment of the liquid crystal molecules by bending of the bow is accelerated, it is possible to configure the high response speed liquid crystal display device.

上記一の局面による液晶表示装置において、好ましくは、信号記憶容量の他方電極と、表示画素容量の他方電極とは、同じ電位になるように構成されている。 In the liquid crystal display device according to the aforementioned aspect preferably, the other electrode of the signal storage capacitor, the other electrode of the display pixel capacitor is configured to be the same potential. このように構成すれば、信号記憶容量に蓄積される電荷を表示画素容量に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。 According to this structure, when moving the charges accumulated in the signal storage capacitance to the display pixel capacitor, since the potential after moving the previous potential moving can be the same, the movement of the charge image signal can be prevented from changing by.

以下、本発明の実施形態を図面に基づいて説明する。 It will be described below with reference to embodiments of the present invention with reference to the drawings.

(第1実施形態) (First Embodiment)
図1は、本発明の第1実施形態による液晶表示装置の全体構成を示すブロック図である。 Figure 1 is a block diagram showing the overall configuration of a liquid crystal display device according to the first embodiment of the present invention. 図2は、本発明の第1実施形態による画素の構成を示す図である。 Figure 2 is a diagram showing the structure of a pixel according to a first embodiment of the present invention. まず、図1および図2を参照して、第1実施形態による液晶表示装置100の構成について説明する。 First, referring to FIGS. 1 and 2 to describe the configuration of a liquid crystal display device 100 according to the first embodiment. なお、第1実施形態では、液晶表示装置の一例であるフィールドシーケンシャル駆動の液晶表示装置100に本発明を適用した場合について説明する。 In the first embodiment, the case of applying the present invention to a liquid crystal display liquid crystal display device of the field sequential driving is an example of a device 100.

第1実施形態によるフィールドシーケンシャル駆動の液晶表示装置100は、図1に示すように、ドライバIC1と液晶モジュール2とから構成されている。 Field sequential driving the liquid crystal display device 100 of the first embodiment, as shown in FIG. 1, and a driver IC1 and the liquid crystal module 2. 以下、詳細に説明する。 It will be described in detail below.

図1に示すように、ドライバIC1は、フィールドメモリ11、第1ラッチ(メモリ)12、第2ラッチ(メモリ)13、デジタルアナログコンバータ(DAC)14、タイミングコントローラ(TC)15、DC/DCコンバータ(DC/DC)16、V COMドライバ17およびDSD(ドレインストレージデータ)ドライバ18から構成されている。 As shown in FIG. 1, the driver IC1 is a field memory 11, the first latch (memory) 12, a second latch (memory) 13, a digital-analog converter (DAC) 14, a timing controller (TC) 15, DC / DC converter and a (DC / DC) 16, V COM driver 17 and DSD (drain storage data) driver 18.

また、フィールドメモリ11は、RGBパラレル信号が入力されるように構成されるとともに、RGBパラレル信号をRGBシリアル信号に変換する機能を有する。 Further, the field memory 11, while being configured to RGB parallel signals are input, and has a function of converting the RGB parallel signals into RGB serial signal. ここで、第1実施形態では、フィールドメモリ11は、後述する信号線31に印加される画像の信号電圧を補正する機能を有する。 In the first embodiment, the field memory 11 has a function of correcting the signal voltage of the image to be applied to the signal line 31 to be described later. また、フィールドメモリ11は、第1ラッチ12に接続されており、フィールドメモリ11から出力されるRGBシリアル信号は、第1ラッチ12、第2ラッチ13、デジタルアナログコンバータ14を介して、後述するHスイッチ24に入力されるように構成されている。 Further, the field memory 11 is connected to the first latch 12, RGB serial signal output from the field memory 11, first latch 12, a second latch 13, via a digital-to-analog converter 14, to be described later H It is configured to be input to the switch 24.

また、タイミングコントローラ15には、垂直同期信号V SYNC 、水平同期信号H SYNCおよびクロック信号D CLKが入力されるように構成されている。 Further, the timing controller 15 is configured as a vertical synchronization signal V SYNC, the horizontal synchronization signal H SYNC and a clock signal D CLK is input. また、タイミングコントローラ15は、後述する信号線スイッチ22、Vドライバ23およびHシフトレジスタ25に接続されている。 The timing controller 15 is connected to the signal line switch 22, V driver 23 and H shift register 25 to be described later.

また、DC/DCコンバータ16には、+5Vの電源が接続されているとともに、−4Vの負側電位V BBおよび+6.5Vの正側電位V DDを出力するように構成されている。 Further, the DC / DC converter 16, + with 5V supply is connected, and is configured to output a positive potential V DD of the lower voltage V BB and + 6.5V for -4 V. また、DC/DCコンバータ16は、V COMドライバ17およびDSDドライバ18に接続されている。 Further, DC / DC converter 16 is connected to the V COM driver 17 and DSD driver 18. COMドライバ17は、共通電極V COMの電位を生成する機能を有する。 V COM driver 17 has a function of generating a potential of the common electrode V COM. また、DSDドライバ18は、DSD(ドレインストレージデータ)信号を生成する機能を有するとともに、信号線スイッチ22に接続されている。 Moreover, DSD driver 18 has a function of generating a DSD (drain storage data) signals are connected to a signal line switch 22.

また、図1に示すように、液晶モジュール2は、液晶パネル21、信号線スイッチ22、Vドライバ23、Hスイッチ24、Hシフトレジスタ25およびバックライト26から構成されている。 Further, as shown in FIG. 1, the liquid crystal module 2 includes a liquid crystal panel 21, and a signal line switch 22, V driver 23, H switch 24, H shift register 25 and the backlight 26.

信号線スイッチ22は、液晶パネル21に接続されており、後述する信号線31をプリチャージする機能を有するとともに、共通電極V COMと信号線31とをショートさせる機能を有する。 Signal line switch 22 is connected to the liquid crystal panel 21 has a function of precharging the signal line 31 to be described later, has a function of shorting the common electrode V COM and the signal line 31. また、信号線スイッチ22は、タイミングコントローラ15に接続されるとともに、タイミングコントローラ15からドレインストレージゲート信号DSGが入力されるように構成されている。 The signal line switch 22 is connected to the timing controller 15, and a timing controller 15 as the drain storage gate signal DSG is input.

また、Vドライバ23は、液晶パネル21に接続されており、後述するトランジスタ35および37のゲートに接続されている。 Also, V driver 23 is connected to the liquid crystal panel 21 is connected to the gate of the transistor 35 and 37 will be described later. また、Vドライバ23は、タイミングコントローラ15に接続されるとともに、タイミングコントローラ15からスタート信号STVおよびクロック信号CKVが入力されるように構成されている。 Also, V driver 23 is connected to the timing controller 15 is configured to start signal STV and the clock signal CKV from the timing controller 15 is input.

また、Hスイッチ24は、液晶パネル21に接続されており、後述する信号線31に接続されている。 Furthermore, H switches 24 is connected to the liquid crystal panel 21 is connected to a signal line 31 to be described later. また、Hスイッチ24は、デジタルアナログコンバータ14に接続される。 Furthermore, H switches 24 is connected to a digital-to-analog converter 14.

また、Hシフトレジスタ25は、Hスイッチ24に接続されるとともに、タイミングコントローラ15に接続されており、タイミングコントローラ15からスタート信号STHおよびクロック信号CKHが入力されるように構成されている。 Also, H shift register 25 is connected to H-switch 24 is connected to the timing controller 15 is configured to start signal STH and a clock signal CKH from the timing controller 15 is input.

ここで、第1実施形態では、バックライト26は、RGBに対応する3つの発光ダイオード素子により構成されている。 In the first embodiment, the backlight 26 is composed of three light emitting diode elements corresponding to RGB.

また、図2に示すように、液晶パネル21には、信号線31と、信号線31と交差するゲートライン32およびゲートライン33と、信号線31とゲートライン32およびゲートライン33とが交差する位置に配置される後述する液晶39を含む画素34とが備えられている。 Further, as shown in FIG. 2, the liquid crystal panel 21, a signal line 31, the gate lines 32 and gate lines 33 intersecting the signal lines 31 and the signal line 31 and the gate lines 32 and gate lines 33 intersect a pixel 34 including a liquid crystal 39 to be described later is disposed at a position is provided. なお、ゲートライン32および33は、それぞれ、本発明の「第1ゲートライン」および「第2ゲートライン」の一例である。 The gate lines 32 and 33 are examples of the "first gate line" and the "second gate line" of the present invention.

ここで、第1実施形態では、画素34は、信号線31がソースおよびドレインの一方に接続されるとともに、ゲートライン32にゲートが接続されるトランジスタ35と、トランジスタ35のソースおよびドレインの他方に一方電極36aが接続される信号記憶容量36と、信号記憶容量36の一方電極36aにソースおよびドレインの一方が接続されるとともに、ゲートライン33にゲートが接続されるトランジスタ37と、トランジスタ37のソースおよびドレインの他方に一方電極38aが接続される表示画素容量38を有する液晶39とを含んでいる。 In the first embodiment, the pixel 34, with the signal line 31 is connected to one of a source and a drain, the transistor 35 having a gate connected to the gate line 32, to the other of the source and the drain of the transistor 35 on the other hand the signal storage capacitor 36 which electrodes 36a are connected, with one of the source and the drain is connected to one electrode 36a of the signal storage capacitor 36, a transistor 37 having a gate connected to the gate line 33, the source of the transistor 37 and the other to one electrode 38a of the drain and a liquid crystal 39 having a display pixel capacitor 38 connected. なお、トランジスタ35および37は、それぞれ、本発明の「第1トランジスタ」および「第2トランジスタ」の一例である。 The transistors 35 and 37 are examples of the "first transistor" or the "second transistor" in the present invention. また、トランジスタ35および37は、約600℃以下の比較的低温で形成される低温ポリシリコンTFT(Thin Film Transistor)により構成されている。 Further, the transistors 35 and 37 is constituted by a low-temperature polysilicon TFT formed at a relatively low temperature of less than about 600 ℃ (Thin Film Transistor).

また、第1実施形態では、信号記憶容量36の容量を表示画素容量38の容量の2倍〜5倍にするように構成されている。 In the first embodiment, it is configured to the capacitance of the signal storage capacitor 36 in the 2 to 5 times the capacity of the display pixel capacitor 38. また、第1実施形態では、信号記憶容量36の他方電極36bと、表示画素容量38の他方電極38bとは、共通電極V COMに接続されている。 In the first embodiment, and the other electrode 36b of the signal storage capacitor 36, the other electrode 38b of the display pixel capacitor 38 is connected to the common electrode V COM.

また、第1実施形態では、液晶39は、液晶39を相転移させる電圧を印加した後に構成分子が弓なり状に配列されるベンド配向となる。 In the first embodiment, the liquid crystal 39, the bend alignment of the constituent molecules after a voltage is applied to the phase transition of the liquid crystal 39 is arranged in a bow shape. また、液晶39の厚み(セルギャップ)は、約3.8μmであるとともに、液晶39の屈折率の異方性は、約0.2である。 The thickness of the liquid crystal 39 (cell gap), with about 3.8 .mu.m, the anisotropy of the refractive index of the liquid crystal 39 is approximately 0.2. また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。 Further, the rubbing direction is the rubbing direction in the upper and lower substrates are parallel rubbing the same. また、液晶39は、オフ電圧が印加された状態で表示が白になる、ノーマリーホワイトモードである。 Further, the liquid crystal 39, display is white in a state in which the off voltage is applied, a normally white mode. また、透過率最小電圧は、6Vに設定されている。 Further, the transmittance minimum voltage is set to 6V.

また、第1実施形態では、液晶39の駆動は、1フレームが120Hzのフィールドシーケンシャル駆動である。 In the first embodiment, driving of the liquid crystal 39, one frame is 120Hz field sequential driving. また、液晶39の応答速度は、白から黒へ変化する場合は、約0.1msecであるとともに、白から白以外の階調に変化する場合も、約0.1msecである。 The response speed of the liquid crystal 39, when changing from white to black, along with about 0.1 msec, also vary the tone other than white from white, about 0.1 msec. また、黒から白へ変化する場合は、約1msecであり、これは階調間で最も遅い応答時間となっている。 Also, when changing from black to white is about 1 msec, which has the slowest response time between gray scale. また、液晶39への画像信号の書込み時間は、約2msecである。 The write time of the image signal to the liquid crystal 39 is about 2 msec.

図3は、本発明の第1実施形態による液晶表示装置の動作を説明するための図である。 Figure 3 is a diagram for explaining the operation of the liquid crystal display device according to the first embodiment of the present invention. 次に、図1〜図3を用いて、本発明の第1実施形態による液晶表示装置100の動作について説明する。 Next, with reference to FIGS. 1 to 3, the operation of the liquid crystal display device 100 according to the first embodiment of the present invention.

まず、図1に示すように、RGBパラレル信号がフィールドメモリ11に入力される。 First, as shown in FIG. 1, RGB parallel signals are input to the field memory 11. フィールドメモリ11では、RGBパラレル信号がRGBシリアル信号に変換されるとともに、後述するフィールドメモリ11に入力された信号の補正が行われる。 In the field memory 11, RGB parallel signals together are converted into RGB serial signal, the correction of the signal input to the field memory 11 to be described later is performed. 次に、フィールドメモリ11から出力されるRGBシリアル信号は、第1ラッチ12、第2ラッチ13およびデジタルアナログコンバータ14を介して、Hスイッチ24に入力される。 Next, RGB serial signal output from the field memory 11, first latch 12, via the second latch 13 and digital-to-analog converter 14, it is input to the H-switch 24.

また、タイミングコントローラ15には、垂直同期信号V SYNC 、水平同期信号H SYNCおよびクロック信号D CLKが入力される。 Further, the timing controller 15, a vertical synchronization signal V SYNC, the horizontal synchronization signal H SYNC and a clock signal D CLK is input. また、タイミングコントローラ15は、Hシフトレジスタ25にスタート信号STHおよびクロック信号CKHを出力するとともに、Vドライバ23にスタート信号STVおよびクロック信号CKVを出力する。 The timing controller 15 outputs the start signal STH and a clock signal CKH to the H shift register 25, it outputs a start signal STV and the clock signal CKV in V driver 23. また、タイミングコントローラ15は、信号線スイッチ22にドレインストレージゲート信号DSGを出力する。 The timing controller 15 outputs the drain storage gate signal DSG to the signal line switch 22.

また、DC/DCコンバータ16は、+5Vの電圧が電源より印加されるとともに、−4Vの負側電位V BBおよび+6.5Vの正側電位V DDを生成する。 Further, DC / DC converter 16, + with the voltage of 5V is applied from the power supply, generates a positive potential V DD of the lower voltage V BB and + 6.5V for -4 V.

また、V COMドライバ17は、DC/DCコンバータ16から供給される電圧より、共通電極V COMの電位を生成するととともに、DSDドライバ18は、DSD信号を生成する。 Also, V COM driver 17, the voltage supplied from the DC / DC converter 16, with the generating the potential of the common electrode V COM, DSD driver 18 generates a DSD signal. また、DSD信号は、信号線スイッチ22に供給される。 Moreover, DSD signal is supplied to the signal line switch 22. 信号線スイッチ22は、DSD信号およびDSG信号に基づいて、信号線31をプリチャージするとともに、共通電極V COMと信号線31とをショートさせる。 Signal line switch 22, based on the DSD signal and DSG signal, a signal line 31 as well as the pre-charge, shorting the common electrode V COM and the signal line 31.

次に、赤(R)のサブフレーム(図3参照)では、Vドライバ23とHシフトレジスタ25とにより画素34が選択されることにより、ゲートライン32が走査されるとともに、トランジスタ35がオン状態となる。 Then, in the sub-frame of the red (R) (see FIG. 3), by the pixel 34 is selected by the V driver 23 and the H shift register 25, a gate line 32 is scanned, the transistor 35 is turned on to become. これにより、図2に示すように、信号記憶容量36には、信号線31から赤(R)の画像信号に対応する電荷が書き込まれる。 Thus, as shown in FIG. 2, the signal storage capacitor 36, electric charges corresponding the signal line 31 to an image signal of red (R) is written. 書込み時間は、図3に示すように、約2.5msecである。 Write time, as shown in FIG. 3, it is approximately 2.5 msec.

ここで、第1実施形態では、全ての画素34に画像信号に対応する電荷が書き込まれた後、ゲートライン33が走査されるとともに、トランジスタ37がオン状態となることにより、信号記憶容量36に書き込まれた電荷が表示画素容量38に一斉に移動される。 In the first embodiment, after the electric charge corresponding to the image signals to all the pixels 34 is written, along with the gate line 33 is scanned, the transistor 37 is turned on, the signal storage capacitor 36 written charge is moved in unison to the display pixel capacitor 38. この移動に要する時間は、約0.1msecである。 The time required for this movement is about 0.1 msec. この後、液晶39の応答時間約1msec経過後、赤(R)のバックライト26が約1.7msecの間点灯される。 Thereafter, after the response time of about 1msec course of the liquid crystal 39, a backlight 26 of red (R) is turned between about 1.7Msec.

ここで、第1実施形態では、液晶39の応答時間、および、赤(R)のバックライト26が点灯される時間に並行して、ゲートライン32が走査され、トランジスタ35がオン状態となることにより、信号記憶容量36に、信号線31から緑(G)の画像信号に対応する電荷が書き込まれる。 In the first embodiment, the response time of the liquid crystal 39, and, in parallel to the time the backlight 26 of red (R) is turned on, the gate line 32 is scanned, the transistor 35 is turned on Accordingly, the signal storage capacitor 36, electric charges corresponding the signal line 31 to an image signal of green (G) is written. この後、信号記憶容量36に書き込まれた緑(G)の画像信号に対応する電荷が表示画素容量38に移動され、液晶39の応答時間、緑(G)のバックライト26が点灯されるのと並行して、信号記憶容量36に、信号線31から青(B)の画像信号に対応する電荷が書き込まれる。 Thereafter, charges corresponding to the image signal of green is written to the signal storage capacitance 36 (G) is moved to the display pixel capacitor 38, the response time of the liquid crystal 39, the backlight 26 of green (G) is illuminated in parallel with, the signal storage capacitor 36, charges corresponding to the image signal of blue (B) from the signal line 31 is written. これにより、フィールドシーケンシャル駆動が行われる。 Thus, the field sequential driving is performed.

次に、図1および図2を用いて、本発明の第1実施形態による画像信号の補正の動作について説明する。 Next, with reference to FIGS. 1 and 2, the operation of the correction of the image signal according to the first embodiment of the present invention.

図2に示すように、画素34には、信号記憶容量36と表示画素容量38とが含まれており、それぞれ、容量C と容量C LCとを有する。 As shown in FIG. 2, the pixel 34, the signal storage capacitor 36 and the display pixel capacitor 38 and contains, respectively, and a capacitor C 1 and the capacitance C LC. また、表示画素容量38には、現在表示されている、たとえば青(B)の画像の信号電圧に対応する電荷が蓄積されており、信号記憶容量36には、次に表示される赤(R)の画像の信号電圧に対応する電荷が蓄積されている。 The display pixel capacitor 38, the currently displayed, for example, blue (B) charges corresponding to the signal voltage of the image is accumulated, the signal storage capacitor 36, is then displayed red (R charges corresponding to the signal voltage of the image is accumulated in). この状態において、画素34における電荷量の関係は、(1)式により表される。 In this state, the charge amount of the relations in the pixel 34 is expressed by equation (1).

(C +C LC )V RN =C RN1 +C LCBN・・・・・(1) (C 1 + C LC) V RN = C 1 V RN1 + C LC V BN ····· (1)
ここで、V RNおよびV BNは、それぞれ、N番目のサブフレームの補正前の赤(R)および青(B)の画像の信号電圧である。 Here, V RN and V BN are respectively a signal voltage of the N-th image before correction of the red sub-frame (R) and blue (B). また、V RN1は、N番目のサブフレームの補正後の赤(R)の画像の信号電圧である。 Also, V RN1 is a signal voltage of the N-th image of the red corrected subframe (R). ここで、第1実施形態では、式(1)を変形し、式(2)の関係を満たすように、フィールドメモリ11において、信号電圧が補正される。 In the first embodiment, by modifying the equation (1), so as to satisfy the relationship of formula (2), the field memory 11, the signal voltage is corrected.

RN1 =((C +C LC )V RN −C LCBN )/C ・・・・・(2) V RN1 = ((C 1 + C LC) V RN -C LC V BN) / C 1 ····· (2)
また、緑(G)および青(B)の画像の信号電圧も、それぞれ、式(3)および式(4)を満たすように補正される。 Further, the signal voltage of the image of green (G) and blue (B) also, respectively, are corrected so as to satisfy the equation (3) and (4).

GN1 =((C +C LC )V GN −C LCRN )/C ・・・・・(3) V GN1 = ((C 1 + C LC) V GN -C LC V RN) / C 1 ····· (3)
BN1 =((C +C LC )V BN −C LCGN )/C ・・・・・(4) V BN1 = ((C 1 + C LC) V BN -C LC V GN) / C 1 ····· (4)

第1実施形態では、上記のように、画素34が、信号記憶容量36と、表示画素容量38とを含むことにより、現在表示するサブフレームの画像信号を表示画素容量38に書き込むとともに表示しながら、並行して、次に表示するサブフレームの画像信号を信号記憶容量36に書き込むことができるので、1つのサブフレームの期間を短くすることができる。 In the first embodiment, as described above, the pixel 34, the signal storage capacitor 36, by including the display pixel capacitor 38, while displaying writes the image signal of the sub-frame to be currently displayed on the display pixel capacitor 38 in parallel, it is possible to write an image signal of the sub-frame in the signal storage capacitor 36 to be displayed next, it is possible to shorten the period of one sub-frame. これにより、液晶39の応答や、バックライト26の発光時間が比較的長くなった場合でも、フィールドシーケンシャル駆動を行うことができる。 Thus, the response and the LCD 39, even if the light emission time of the backlight 26 is relatively long, it is possible to perform a field sequential driving.

また、第1実施形態では、上記のように、画素34の信号記憶容量36に画像信号に対応する電荷を書き込んだ後、信号記憶容量36に書き込んだ電荷を表示画素容量38に移動するように構成することによって、信号記憶容量36に書き込んだ画像信号に対応する電荷を表示画素容量38に移動させた後、容易に、次に表示するサブフレームの画像信号を信号記憶容量36に書き込むことができる。 In the first embodiment, as described above, after writing the charge corresponding to the image signal to the signal storage capacitance 36 of pixel 34, to move the written charge to the signal storage capacitor 36 to the display pixel capacitor 38 by configuring, after moving charges corresponding to the image signal written in the signal storage capacitor 36 to the display pixel capacitor 38, easily, to write image signal of the sub-frame to be displayed next to the signal storage capacitor 36 it can.

また、第1実施形態では、上記のように、光源としてのバックライト26をさらに備え、表示画素容量38に蓄積される電荷により画素34に含まれる液晶39が応答する期間と、液晶39の応答後、バックライト26を一定の時間点灯している期間とに、信号記憶容量36に画像信号に対応する電荷を書き込むように構成することによって、現在表示するサブフレームの画像信号の表示画素容量38への書込みおよび表示と、次に表示するサブフレームの画像信号の信号記憶容量36への書込みとを容易に並行して行うことができるので、1つのサブフレームの期間を容易に短くすることができる。 In the first embodiment, as described above, further includes a backlight 26 as a light source, a period in which the liquid crystal 39 responds included in the pixel 34 by the charge stored in the display pixel capacitor 38, the response of the liquid crystal 39 after, to the period in which backlighting 26 certain time, by configured to write charge corresponding to the image signal to the signal storage capacitor 36, the display pixel of the image signal of the sub-frame to be currently displayed volume 38 and writing and display to, since the writing to the signal storage capacitance 36 of the image signal of the sub-frame to be displayed next can be carried out easily in parallel, is possible to easily shorten the duration of one sub-frame it can.

また、第1実施形態では、上記のように、バックライト26は、赤色、緑色および青色に対応する3つの発光ダイオード素子により構成されており、バックライト26は色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成することによって、RGBのそれぞれに対応する画素が必要でなくなるので、画素数を1/3に減らすことができる。 In the first embodiment, as described above, the backlight 26 is red, is constituted by three light emitting diode elements corresponding to green and blue, a field sequential backlight 26 to light up in sequence for each color by configured to be controlled by the drive, since the pixels corresponding to each of RGB is no longer needed, it is possible to reduce the number of pixels to 1/3.

また、第1実施形態では、上記のように、表示画素容量38に印加される、直前のサブフレームの画像の信号電圧に基づいて、信号線31に印加される電圧が補正されるように構成することによって、表示画素容量38に印加される、直前のサブフレームの画像の信号電圧が次に表示するサブフレームの画像の信号電圧に影響を及ぼす場合でも、信号線31に印加される電圧を補正することができるので、適切な画像を表示することができる。 In the first embodiment, configured as described above, is applied to the display pixel capacitor 38, on the basis of the signal voltage of the image of the immediately preceding sub-frame, the voltage applied to the signal line 31 is corrected by, applied to the display pixel capacitor 38, even if it affects the signal voltage of the image subframes signal voltage of the image of the immediately preceding subframe will be displayed next, the voltage applied to the signal line 31 can be corrected, it is possible to display an appropriate image.

また、第1実施形態では、上記のように、信号記憶容量36の容量値を表示画素容量38の容量値の2倍にすることによって、表示画素容量38に蓄積された直前に表示された画像の信号の影響が大きくなるのを抑制することができるので、信号線31に印加される電圧の補正の量が大きくなるのを抑制することができる。 The image in the first embodiment, as described above, by the capacitance value of the signal storage capacitor 36 to double the capacitance value of the display pixel capacitor 38, which is displayed immediately before stored in the display pixel capacitor 38 it is possible to influence the signal suppressed from becoming large, it is possible to prevent the amount of correction of the voltage applied to the signal line 31 increases.

また、第1実施形態では、上記のように、画素34に含まれる液晶39を、相転移させる電圧を印加した後に液晶39の構成分子が弓なり状に配列されるベンド配向になるように構成することによって、弓のしなりによって液晶分子の配向の変化が加速されるので、応答速度の速い液晶表示装置100を構成することができる。 In the first embodiment, as described above, it is configured to be bend alignment to molecules constituting the liquid crystal 39 are arranged in bow-like liquid crystal 39 included in the pixel 34, after applying a voltage for phase transition it allows the change of the orientation of the liquid crystal molecules by bending of the bow is accelerated, it is possible to constitute a high response speed liquid crystal display device 100.

また、第1実施形態では、上記のように、信号記憶容量36の他方電極36bと、表示画素容量38の他方電極38bとを、共通電極V COMに接続することによって、信号記憶容量36に蓄積される電荷を表示画素容量38に移動させた場合に、移動する前の電位と移動した後の電位とを同じにすることができるので、電荷の移動により画像信号が変化するのを抑制することができる。 In the first embodiment, as described above, and the other electrode 36b of the signal storage capacitor 36, and the other electrode 38b of the display pixel capacitor 38, by connecting the common electrode V COM, accumulated in the signal storage capacitance 36 when moving the charge that is the display pixel capacitor 38, since the potential after moving the previous potential moving can be the same, to prevent the image signals by the movement of electric charges is changed can.

(第2実施形態) (Second Embodiment)
図4は、本発明の第2実施形態による液晶表示装置の動作を説明するための図である。 Figure 4 is a diagram for explaining the operation of the liquid crystal display device according to a second embodiment of the present invention. 次に、図4を参照して、この第2実施形態では、上記第1実施形態と異なり、インパルス駆動の液晶表示装置101に本発明を適用した場合について説明する。 Next, referring to FIG. 4, in the second embodiment, unlike the first embodiment, the case of applying the present invention to a liquid crystal display device 101 of the impulse driving.

この第2実施形態による液晶39では、厚みが、約6μmであるとともに、屈折率の異方性は、約0.15である。 In the liquid crystal 39 according to the second embodiment, the thickness, along with about 6 [mu] m, the anisotropy of the refractive index is about 0.15. また、ラビングの方向は、上下の基板でラビングの方向が同じであるパラレルラビングである。 Further, the rubbing direction is the rubbing direction in the upper and lower substrates are parallel rubbing the same. また、液晶39は、オフ電圧を印加した状態で表示が白になる、ノーマリーホワイトモードである。 Further, the liquid crystal 39, display is white while applying the OFF voltage, a normally white mode. また、透過率最小電圧は、6Vに設定されている。 Further, the transmittance minimum voltage is set to 6V.

ここで、第2実施形態では、液晶39の駆動は、インパルス駆動である。 In the second embodiment, driving of the liquid crystal 39, an impulse driving. なお、インパルス駆動とは、フレーム内の非常に短い期間に画像が表示された後に、次のフレームへ画像が切り替わるまでの間、画像が表示されないように制御する駆動方式である。 Note that the impulse driving, after an image is displayed in a very short period in the frame, until the image is switched to the next frame, a drive system for controlling so that the image is not displayed. また、液晶39の応答速度は、白から黒へ変化する場合は、約0.2msecであるとともに、白から白以外の階調に変化する場合も、約0.2msecである。 The response speed of the liquid crystal 39, when changing from white to black, along with about 0.2 msec, also vary the tone other than white from white, about 0.2 msec. また、黒から白へ変化する場合は、約2msecである。 Also, when changing from black to white is about 2 msec. また、液晶39への画像信号の書込み時間は、約1msecである。 The write time of the image signal to the liquid crystal 39 is approximately 1 msec.

なお、第2実施形態による液晶表示装置101のその他の構成は、上記第1実施形態と同様である。 The remaining structure of the liquid crystal display device 101 according to the second embodiment is similar to the first embodiment.

次に、図1、図2および図4を用いて、本発明の第2実施形態による液晶表示装置101の動作について説明する。 Next, with reference to FIGS. 1, 2 and 4, the operation of the liquid crystal display device 101 according to a second embodiment of the present invention.

まず、図1に示すVドライバ23とHシフトレジスタ25とにより画素34が選択されると、図2に示すゲートライン32が走査されるとともに、トランジスタ35がオン状態となる。 First, when the pixel 34 is selected by the V driver 23 and the H shift register 25 shown in FIG. 1, a gate line 32 shown in FIG. 2 is scanned, the transistor 35 is turned on. これにより、信号記憶容量36には、信号線31から画像信号に対応する電荷が書き込まれる。 Accordingly, the signal storage capacitor 36, electric charges corresponding the signal line 31 to an image signal is written. 書込み時間は、図4に示すように、約7msecである。 Write time, as shown in FIG. 4, it is approximately 7 msec.

ここで、第2実施形態では、全ての画素34に画像信号に対応する電荷が書き込まれた後、ゲートライン33が走査されるとともに、トランジスタ37がオン状態となることにより、信号記憶容量36に書き込まれた電荷が表示画素容量38に一斉に移動される。 In the second embodiment, after the electric charge corresponding to the image signals to all the pixels 34 is written, along with the gate line 33 is scanned, the transistor 37 is turned on, the signal storage capacitor 36 written charge is moved in unison to the display pixel capacitor 38. この移動に要する時間は、約1msecである。 The time required for this movement is about 1 msec. この後、液晶39の応答時間約2msec経過後、バックライト26が約5.3msecの間点灯される。 Thereafter, after the response time of about 2msec course of the liquid crystal 39, the backlight 26 is turned on for about 5.3Msec.

また、第2実施形態では、液晶39の応答時間、および、バックライト26が点灯される時間に並行して、ゲートライン32が走査され、トランジスタ35がオン状態となることにより、信号記憶容量36に、信号線31から次のフレームに表示される画像信号に対応する電荷が書き込まれる。 In the second embodiment, the response time of the liquid crystal 39, and, in parallel to the time the backlight 26 is turned on, the gate line 32 is scanned, the transistor 35 is turned on, the signal storage capacitor 36 , the charge corresponding to the image signal to be displayed from the signal line 31 to the next frame is written. また、バックライト26が点灯され、所定時間経過後、バックライト26は、一定時間消灯される。 The backlight 26 is turned, after a predetermined time has elapsed, the backlight 26 is turned off a predetermined time. これにより、インパルス駆動が行われる。 Thus, the impulse driving is performed.

なお、第2実施形態による液晶表示装置101の画像信号の補正の動作は、上記第1実施形態と同様である。 The operation of the correction of the image signal of the liquid crystal display device 101 according to the second embodiment is similar to the first embodiment.

第2実施形態では、上記のように、バックライト26は、画像を表示する際に所定の時間間隔で点滅するインパルス駆動に制御されるように構成することによって、網膜に残像が残ることを抑制することができるので、動画の表示性能を向上させることができる。 In the second embodiment, as described above, the backlight 26, by configuring to be controlled in impulse driving flashing at a predetermined time interval when displaying the image, to suppress the afterimage remains on the retina it is possible to, can improve the video display performance.

なお、第2実施形態による液晶表示装置101のその他の効果は、上記第1実施形態と同様である。 The remaining effects of the liquid crystal display device 101 according to the second embodiment is similar to the first embodiment.

(第3実施形態) (Third Embodiment)
図5は、本発明の第3実施形態による液晶表示装置の画素の構成を示す図である。 Figure 5 is a diagram showing the structure of a pixel of a liquid crystal display device according to the third embodiment of the present invention. 次に、図5を参照して、この第3実施形態では、上記第1実施形態と異なり、表示画素容量38に蓄積される電荷をリセットするためのトランジスタ41が設けられている液晶表示装置102について説明する。 Next, referring to FIG. 5, in the third embodiment, a liquid crystal display device different from the first embodiment, the transistor 41 for resetting the charge accumulated in the display pixel capacitor 38 is provided 102 It will be described.

この第3実施形態による画素34aでは、図5に示すように、ゲートライン40にゲートが接続されるとともに、表示画素容量38の一方電極38aにソースおよびドレインの一方が接続されるとともに、共通電極V COMにソースおよびドレインの他方が接続され、表示画素容量38に蓄積される電荷をリセットする機能を有するトランジスタ41が備えられている。 In the pixel 34a according to the third embodiment, as shown in FIG. 5, a gate is connected to the gate line 40, with one of which is connected to the source and drain to one electrode 38a of the display pixel capacitor 38, the common electrode V COM and the other of the source and drain connected to, the transistor 41 having the function of resetting the charge accumulated in the display pixel capacitor 38 is provided. なお、トランジスタ41は、本発明の「第3トランジスタ」の一例である。 The transistor 41 is an example of the "third transistor" in the present invention.

なお、第3実施形態による液晶表示装置102のその他の構成は、上記第1実施形態と同様である。 The remaining structure of the liquid crystal display device 102 according to the third embodiment is similar to the first embodiment.

第3実施形態では、上記のように、表示画素容量38の一方電極38aにソースおよびドレインの一方が接続され、表示画素容量38に蓄積される電荷をリセットするためのトランジスタ41を備えることによって、トランジスタ41により表示画素容量38に蓄積される電荷を排出することができるので、直前に表示された画像の画像信号が次に表示される画像の画像信号に影響を及ぼすのを抑制することができる。 In the third embodiment, as described above, by providing a transistor 41 for resetting the electric charges one of the source and drain to one electrode 38a of the display pixel capacitor 38 is connected, it is stored in the display pixel capacitor 38, it is possible to discharge the charge stored in the display pixel capacitor 38 by transistors 41, it is possible to suppress the influence on the image signal of the image which the image signal of the immediately preceding the displayed picture is then displayed .

なお、第3実施形態による液晶表示装置102のその他の効果は、上記第1実施形態と同様である。 The remaining effects of the liquid crystal display device 102 according to the third embodiment is similar to the first embodiment.

(第4実施形態) (Fourth Embodiment)
図6は、本発明の第4実施形態による液晶表示装置の画素の構成を示す図である。 Figure 6 is a diagram showing the structure of a pixel of a liquid crystal display device according to a fourth embodiment of the present invention. 次に、図6を参照して、この第4実施形態では、上記第1実施形態と異なり、補助容量42が設けられている液晶表示装置103について説明する。 Next, referring to FIG. 6, in the fourth embodiment, unlike the first embodiment, description will be given of a liquid crystal display device 103 in which the auxiliary capacitance 42 is provided.

この第4実施形態による画素34bでは、図6に示すように、トランジスタ37のソースおよびドレインの他方に、表示画素容量38の一方電極38aが接続されるとともに、補助容量42の一方電極42aが接続されている。 In the pixel 34b according to the fourth embodiment, as shown in FIG. 6, to the other of the source and the drain of the transistor 37, with one electrode 38a of the display pixel capacitor 38 is connected, one electrode 42a of the auxiliary capacitor 42 is connected It is. これにより、表示画素容量38の容量が十分でない場合でも、補助容量42により、画像の信号電圧に対応する電荷を画素34bに蓄積することが可能となる。 Accordingly, even when the capacity of the display pixel capacitor 38 is insufficient, the auxiliary capacitor 42, the charge corresponding to the signal voltage of the image can be accumulated in the pixels 34b.

なお、第4実施形態による液晶表示装置103のその他の構成は、上記第1実施形態と同様である。 The remaining structure of the liquid crystal display device 103 according to the fourth embodiment is similar to the first embodiment.

また、第4実施形態による液晶表示装置103の上記以外の効果は、上記第1実施形態と同様である。 The effects other than the above-mentioned liquid crystal display device 103 according to the fourth embodiment are similar to those of the aforementioned first embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。 The embodiments disclosed this time must be considered as not restrictive but illustrative in all respects. 本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The scope of the invention being indicated by the appended claims rather than by the description of the embodiment, includes further all modifications within the meaning and range of equivalency of the claims.

たとえば、上記第1実施形態〜第4実施形態では、バックライト用の光源として発光ダイオード素子(LED)を用いる例を示したが、本発明はこれに限らず、LED以外のバックライト用の光源を用いてもよい。 For example, in the first to fourth embodiments, an example of using a light-emitting diode (LED) as a light source for the backlight, the present invention is not limited to this, a light source for the backlight other than the LED it may be used.

また、上記第1実施形態〜第4実施形態では、信号記憶容量36の他方電極36bと表示画素容量38の他方電極38bとを共通電極V COMに接続する例を示したが、本発明はこれに限らず、電位が同じであれば、信号記憶容量36の他方電極36bと表示画素容量38の他方電極38bとを共通電極V COM以外の電極に接続してもよい。 In the first to fourth embodiments, an example for connecting the other electrode 38b of the other electrode 36b and the display pixel capacitor 38 of the signal storage capacitor 36 to the common electrode V COM, the present invention will now not limited to, if the potential is the same, may be connected to the other electrode 38b of the other electrode 36b and the display pixel capacitor 38 of the signal storage capacitor 36 to the electrodes other than the common electrode V COM.

本発明の第1実施形態による液晶表示装置の全体構成を示すブロック図である。 According to the first embodiment of the present invention is a block diagram showing the overall configuration of a liquid crystal display device. 本発明の第1実施形態による画素の構成を示す図である。 Is a diagram showing the structure of a pixel according to a first embodiment of the present invention. 本発明の第1実施形態による液晶表示装置の動作を説明するための図である。 It is a diagram for explaining the operation of the liquid crystal display device according to the first embodiment of the present invention. 本発明の第2実施形態による液晶表示装置の動作を説明するための図である。 It is a diagram for explaining the operation of the liquid crystal display device according to a second embodiment of the present invention. 本発明の第3実施形態による液晶表示装置の画素の構成を示す図である。 According to a third embodiment of the present invention is a diagram showing the structure of a pixel of a liquid crystal display device. 本発明の第4実施形態による液晶表示装置の画素の構成を示す図である。 According to a fourth embodiment of the present invention is a diagram showing the structure of a pixel of a liquid crystal display device.

符号の説明 DESCRIPTION OF SYMBOLS

26 バックライト 31 信号線 32 ゲートライン(第1ゲートライン) 26 backlight 31 signal line 32 gate line (a first gate line)
33 ゲートライン(第2ゲートライン) 33 gate lines (second gate line)
34、34a、34b 画素 35 トランジスタ(第1トランジスタ) 34, 34a, 34b pixel 35 transistor (first transistor)
36 信号記憶容量 36a 一方電極 36b 他方電極 37 トランジスタ(第2トランジスタ) 36 signal storage capacitance 36a whereas electrode 36b other electrode 37 transistor (second transistor)
38 表示画素容量 38a 一方電極 38b 他方電極 39 液晶 41 トランジスタ(第3トランジスタ) 38 display pixel capacitor 38a whereas electrode 38b other electrode 39 liquid crystal 41 transistor (third transistor)

Claims (10)

  1. 信号線と、 And the signal line,
    前記信号線と交差する第1ゲートラインおよび第2ゲートラインと、 A first gate line and the second gate line crossing the signal line,
    前記信号線と前記第1ゲートラインおよび前記第2ゲートラインとの交差に対応して配置される液晶を含む画素と、 A pixel including the liquid crystal disposed corresponding to intersections between said signal line said first gate line and the second gate lines,
    光源としてのバックライトとを備え、 And a backlight as a light source,
    前記画素は、前記信号線がソースおよびドレインの一方に接続されるとともに、前記第1ゲートラインにゲートが接続される第1トランジスタと、前記第1トランジスタのソースおよびドレインの他方に一方電極が接続される信号記憶容量と、前記信号記憶容量の一方電極にソースおよびドレインの一方が接続されるとともに、前記第2ゲートラインにゲートが接続される第2トランジスタと、前記第2トランジスタのソースおよびドレインの他方に一方電極が接続される表示画素容量とを含み、 The pixels with the signal line is connected to one of a source and a drain, said first transistor to the first gate to the gate line is connected, the source and drain while the one electrode of the first transistor is connected signal storage capacity and, one with one of the source and drain electrodes are connected to the signal storage capacitor, a second transistor gate on the second gate line is connected, the source and drain of said second transistor wherein the other on one of the display pixel capacitor electrode is connected to,
    前記画素の前記信号記憶容量に画像信号に対応する電荷を書き込んだ後、前記信号記憶容量に書き込まれた電荷を前記表示画素容量に移動させるように構成されており、 After writing the charges corresponding to the image signal to the signal storage capacity of the pixel is configured to move the signal storage capacity written charge to the display pixel capacitor,
    前記表示画素容量に蓄積される電荷により前記画素に含まれる液晶が応答する期間と、前記液晶の応答後、前記バックライトを一定の時間点灯している期間との間でかつ前記バックライトの点灯が終了する前に、前記信号記憶容量に画像信号に対応する電荷が書き込まれるように構成されており、 Wherein a period in which the liquid crystal contained in the pixel by the charge stored in the display pixel capacitor is responsive, after the response of the liquid crystal, the lighting between a and the backlight of a period lit the backlights certain time There before exiting, it is configured so that the charge corresponding to the image signal to the signal storage capacity is written,
    前記信号記憶容量の容量値は、前記第2トランジスタのソースおよびドレインの他方に一方電極が接続され、前記表示画素容量を含む容量の容量値よりも大きくなるように構成されている、液晶表示装置。 Capacitance value of the signal storage capacitance, the second source and drain while the one electrode of the transistor is connected, the display is configured to be larger than the capacitance of the capacitor including the pixel capacitor, a liquid crystal display device .
  2. 前記信号記憶容量の容量値は、前記第2トランジスタのソースおよびドレインの他方に一方電極が接続され、前記表示画素容量を含む前記容量の容量値の2倍以上になるように構成されている、請求項1に記載の液晶表示装置。 Capacitance value of the signal storage capacitance, the second transistor source and drain while the one electrode of which is connected, is configured to be at least twice the capacitance value of the capacitor including the display pixel capacitor, the liquid crystal display device according to claim 1.
  3. 前記バックライトは、発光ダイオード素子により構成されている、請求項1または2に記載の液晶表示装置。 The backlight is configured by the light emitting diode element, a liquid crystal display device according to claim 1 or 2.
  4. 前記バックライトは、赤色、緑色および青色に対応する3つの発光ダイオード素子により構成されており、前記バックライトは色毎に順番に点灯するフィールドシーケンシャル駆動により制御されるように構成されている、請求項3に記載の液晶表示装置。 The backlight red, is constituted by three light emitting diode elements corresponding to green and blue, the backlight is configured to be controlled by a field sequential driving lights sequentially for each color, wherein the liquid crystal display device according to claim 3.
  5. 前記バックライトは、画像を表示する際に所定の時間間隔で点滅するインパルス駆動により制御されるように構成されている、請求項3に記載の液晶表示装置。 The backlight image is configured to be controlled by impulse driving the flashing at a predetermined time interval when displaying the liquid crystal display device according to claim 3.
  6. 前記表示画素容量に印加される、直前のフレームまたはサブフレームの画像の信号電圧に基づいて、前記信号線に印加される電圧が補正されるように構成されている、請求項1〜5のいずれか1項に記載の液晶表示装置。 The display is applied to the pixel capacitor, based on the signal voltage of the image of the immediately preceding frame or sub-frame, the voltage applied to the signal line is configured to be corrected, any of claims 1 to 5 or liquid crystal display device according to item 1.
  7. 前記表示画素容量の一方電極にソースおよびドレインの一方が接続され、前記表示画素容量に蓄積される電荷をリセットするための第3トランジスタをさらに備える、請求項1〜5のいずれか1項に記載の液晶表示装置。 The display is one electrode connected to one of a source and a drain connected to the pixel capacitance, further comprising a third transistor for resetting the charge stored in the display pixel capacitor, according to claim 1 the liquid crystal display device.
  8. 前記信号記憶容量の容量値は、前記表示画素容量の容量値よりも大きくなるように構成されている、請求項1〜7のいずれか1項に記載の液晶表示装置。 Capacitance value of the signal storage capacity, the display is configured to be larger than the capacitance of the pixel capacitor, the liquid crystal display device according to any one of claims 1-7.
  9. 前記画素に含まれる液晶は、前記液晶を相転移させる電圧を印加した後に前記液晶の構成分子が弓なり状に配列されるベンド配向になるように構成されている、請求項1〜8のいずれか1項に記載の液晶表示装置。 Liquid crystal included in the pixels, the constituent molecules of the liquid crystal after the application of voltage to phase transition the liquid crystal is formed so as to bend alignment arranged in arched, claim 1 the liquid crystal display device according to item 1.
  10. 前記信号記憶容量の他方電極と、前記表示画素容量の他方電極とは、同じ電位になるように構成されている、請求項1〜9のいずれか1項に記載の液晶表示装置。 And the other electrode of the signal storage capacitor, wherein the the other electrode of the display pixel capacitor is configured to be the same potential, the liquid crystal display device according to any one of claims 1-9.
JP2007206075A 2007-08-08 2007-08-08 The liquid crystal display device Active JP5200209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007206075A JP5200209B2 (en) 2007-08-08 2007-08-08 The liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206075A JP5200209B2 (en) 2007-08-08 2007-08-08 The liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2009042405A JP2009042405A (en) 2009-02-26
JP5200209B2 true JP5200209B2 (en) 2013-06-05

Family

ID=40443210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206075A Active JP5200209B2 (en) 2007-08-08 2007-08-08 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JP5200209B2 (en)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023434B (en) 2009-09-18 2013-01-23 北京京东方光电科技有限公司 Array substrate and driving method thereof
DE112011101152T5 (en) 2010-03-31 2013-01-10 Semiconductor Energy Laboratory Co.,Ltd. A liquid crystal display device and driving method thereof
KR20130069583A (en) * 2010-03-31 2013-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Field-sequential display device
US8830278B2 (en) 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
US8907881B2 (en) 2010-04-09 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN102834861B (en) 2010-04-09 2016-02-10 株式会社半导体能源研究所 The liquid crystal display device and a driving method of the liquid crystal display device
CN103038813B (en) 2010-05-25 2016-07-27 株式会社半导体能源研究所 The liquid crystal display apparatus and a driving method
US8537086B2 (en) 2010-06-16 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
WO2011158948A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing power storage device
US8564529B2 (en) 2010-06-21 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2011162166A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US9286848B2 (en) 2010-07-01 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
TWI541782B (en) 2010-07-02 2016-07-11 Semiconductor Energy Lab Co Ltd Liquid crystal display device
CN106057144B (en) 2010-07-02 2019-03-12 株式会社半导体能源研究所 Liquid crystal display device and the method for driving liquid crystal display device
US8988337B2 (en) 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US9336739B2 (en) 2010-07-02 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2012002197A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9064469B2 (en) 2010-07-02 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
JP2012048220A (en) 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd Liquid crystal display device and its driving method
WO2012014686A1 (en) 2010-07-27 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
TWI562109B (en) 2010-08-05 2016-12-11 Semiconductor Energy Lab Co Ltd Driving method of liquid crystal display device
JP5825895B2 (en) 2010-08-06 2015-12-02 株式会社半導体エネルギー研究所 The liquid crystal display device
US9275585B2 (en) 2010-12-28 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Driving method of field sequential liquid crystal display device
JP5732528B2 (en) 2011-04-12 2015-06-10 シャープ株式会社 A liquid crystal display device and a multi-display system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
JPH09114421A (en) * 1995-10-19 1997-05-02 Asahi Glass Co Ltd Color liquid crystal display device
JPH11295694A (en) * 1998-04-08 1999-10-29 Hoshiden Philips Display Kk Liquid crystal display device
JP2001255858A (en) * 2000-01-06 2001-09-21 Victor Co Of Japan Ltd Liquid crystal display system
JP2003222902A (en) * 2002-01-30 2003-08-08 Hitachi Ltd Display and module

Also Published As

Publication number Publication date
JP2009042405A (en) 2009-02-26

Similar Documents

Publication Publication Date Title
US7403185B2 (en) Liquid crystal display device and method of driving the same
CN100385323C (en) Liquid crystal display panel,liquid crystal displayer and method for driving liquid crystal display
US7420533B2 (en) Liquid crystal display and driving method thereof
US20080012818A1 (en) Shift register, display device including shift register, method of driving shift register and method of driving display device
CN1637825B (en) Method and apparatus for driving liquid crystal display
KR101142995B1 (en) Display device and driving method thereof
CN100595822C (en) Gate drive device for display device and display device having the same
JP4419369B2 (en) The liquid crystal display device and a driving method thereof
CN101467200B (en) Liquid crystal display apparatus, driver circuit, driving method
JP4786996B2 (en) Display device
US20070040792A1 (en) Shift register for display device and display device including a shift register
US20070052658A1 (en) Driver for display apparatus and display apparatus including the same
JP5312750B2 (en) The liquid crystal display device
US20070229447A1 (en) Liquid crystal display device
US20070296682A1 (en) Liquid crystal display device and driving method thereof
CN1815544B (en) Display device and method of driving the same
US7330180B2 (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
US8125433B2 (en) Liquid crystal display device and driving method thereof
CN100397444C (en) Image display apparatus having plurality of pixels arranged in rows and columns
KR100959775B1 (en) Scan driver, flat panel display device having the same, and method for driving thereof
KR101235698B1 (en) Liquid Crystal Display device and display methode using the same
US8698724B2 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
US20070152951A1 (en) Liquid crystal display device and driving method thereof
KR101245944B1 (en) Liquid crystal display device and driving method thereof
KR100716684B1 (en) Gate line driving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250