JP5195568B2 - システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置 - Google Patents

システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置 Download PDF

Info

Publication number
JP5195568B2
JP5195568B2 JP2009074769A JP2009074769A JP5195568B2 JP 5195568 B2 JP5195568 B2 JP 5195568B2 JP 2009074769 A JP2009074769 A JP 2009074769A JP 2009074769 A JP2009074769 A JP 2009074769A JP 5195568 B2 JP5195568 B2 JP 5195568B2
Authority
JP
Japan
Prior art keywords
system call
unit
processing
offload
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009074769A
Other languages
English (en)
Other versions
JP2010225122A (ja
Inventor
孝 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009074769A priority Critical patent/JP5195568B2/ja
Publication of JP2010225122A publication Critical patent/JP2010225122A/ja
Application granted granted Critical
Publication of JP5195568B2 publication Critical patent/JP5195568B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Description

本発明は、疎結合されたＣＰＵ間でシステムコール処理を分担するためのオフロード処理方法およびこれを適用した疎結合ＣＰＵ型情報処理装置並びに通信処理装置に関する。
疎結合ＣＰＵ構成は、マスタＣＰＵと少なくとも一つのスレーブＣＰＵとをリソースを共有しないで緩やかに結合する構成であり、拡張性の高さが必要とされる情報処理装置に適用されている。
例えば、既存の情報処理装置に搭載されたマスタＣＰＵにスレーブＣＰＵを疎結合し、マスタＣＰＵからスレーブＣＰＵに処理をオフロードすることで、処理性能の向上を図ることができる(特許文献１参照)。
なお、高い拡張性を要求される情報処理装置の例としては、例えば、ＩＰｖ６ネットワークとＩＰｖ４ネットワークとの接続のためのゲートウェイ装置や通信サーバ装置などの通信処理装置が挙げられる。
ここで、既存の情報処理装置にＬｉｎｕｘなどの汎用オペレーティングシステムが搭載されている場合に、マスタＣＰＵと疎結合したスレーブＣＰＵに、マスタＣＰＵからシステムコール処理をオフロードする方法としては、次の２つが考えられる(特許文献２参照)。
一つは、オペレーティングシステムのカーネルにおいて、オフロードするシステムコールのプログラムそのものを変更し、疎結合ＣＰＵにシステムコールを転送する処理を実行するプログラムに置き換える方法である。
もう一つは、スレーブＣＰＵにシステムコールを転送するプログラムをオペレーティングシステムに追加するとともに、カーネル内のシステムコール関数テーブルを変更して、システムコールに応じて追加したプログラムを起動させる方法である。
特表２００１−５１４７７８号公報 特開２００５−１９６７２６号公報
上述したように、従来技術では、オペレーティングシステムのカーネル内のプログラムあるいはデータを変更することによって、システムコールのオフロードが実現されていた。
しかしながら、このように改変されたオペレーティングシステムを通信サーバ装置などの商用システムに適用することは、オペレーティングシステムのライセンスなどの面で困難である。
また、上述した従来技術では、カーネルの改変によって既存のシステムコールが無効にされるので、本来のシステムコールとオフロード用のシステムコールとを共存させることができない。
また、各システムコールをオフロードするか否かは、カーネルの変更を行うか否かと同義であり、カーネルの変更は、システムの一旦停止およびその後の再起動を伴う。したがって、各システムコールをオフロードするか否かを示すオフロード設定をオンラインで変更することはできなかった。
本件開示は、既存のシステムコールを維持しつつ、システムコールを疎結合されたＣＰＵに実行させるためのシステムコール処理のオフロード方法を提供することを目的とする。また、本件開示の装置は、上述のオフロード方法を適用した疎結合ＣＰＵ型情報処理装置および通信処理装置を提供することを目的とする。
上述した目的は、以下に開示するシステムコールのオフロード方法によって達成することができる。
一つの観点によるシステムコールのオフロード方法は、マスタ処理部に適用されたオペレーティングシステムであって、機能追加を許容するオペレーティングシステムに、受け取ったシステムコールをマスタ処理部に疎結合されたスレーブ処理部に転送する転送モジュールを追加し、各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、オフロード対象を含む少なくとも一つのシステムコールを転送モジュールに送出する処理を規定するオフロード用ライブラリを組み込む。
また、上述した目的は、以下に開示する疎結合ＣＰＵ型情報処理装置によって達成することができる。
一つの観点による疎結合ＣＰＵ型情報処理装置は、機能追加を許容するオペレーティングシステムが適用されたマスタ処理部と、マスタ処理部に備えられたＣＰＵと疎結合された別のＣＰＵを有し、マスタ処理部から転送されたシステムコールの処理を実行するスレーブ処理部とを備え、マスタ処理部は、オペレーティングシステムの処理を行うカーネル部への追加機能として、受け取ったシステムコールをスレーブ処理部に転送する転送モジュールを備えるとともに、各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、少なくとも一つのシステムコールを転送モジュールに送出する処理を規定するオフロード用ライブラリを、各ユーザプロセスに組み込むライブラリ差し替え部とを備える。
また、上述した目的は、以下に開示する通信処理装置によって達成することができる。
一つの観点による通信処理装置は、機能追加を許容するオペレーティングシステムが適用されたマスタ処理部と、マスタ処理部に備えられたＣＰＵと疎結合された別のＣＰＵを有し、マスタ処理部から転送されたシステムコールの処理を実行するスレーブ処理部とを備え、マスタ処理部は、オペレーティングシステムの処理を行うカーネル部への追加機能として、少なくとも一つのネットワーク処理用システムコールの受付に応じて、このシステムコールをスレーブ処理部に転送する転送モジュールを備えるとともに、各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、少なくとも一つのネットワーク処理用システムコールを転送モジュールに送出する処理を規定するオフロード用ライブラリを、各ユーザプロセスに組み込むライブラリ差し替え部とを備える。
本件開示のシステムコールのオフロード方法によれば、既存のシステムコールを維持しつつ、システムコールを疎結合されたＣＰＵに実行させることができる。また、本件開示の装置によれば、既存のシステムコールを維持しつつ、システムコールを疎結合されたＣＰＵに実行させる疎結合ＣＰＵ型情報処理装置および通信処理装置を実現することができる。
通信サーバ装置の一実施形態を示す図である。 ライブラリ差し替え処理を説明する図である。 ライブラリ差し替え動作を表す流れ図である。 システムコール転送処理を説明する図である。 転送モジュールの動作を表す流れ図である。
以下、図面に基づいて、本発明にかかわる疎結合ＣＰＵ型情報処理装置および通信処理装置に対する実施形態について詳細に説明する。
図１に、通信サーバ装置の一実施形態を示す。
図１に示した通信サーバ装置は通信処理装置の一例であり、マスタ処理部２１０とスレーブ処理部２２０とをＰＣＩｅ(PCI express)バスなどを介して疎結合した情報処理装置の一例である。
マスタ処理部２１０は、例えば、いわゆるＩＡ(Intel Architecture)サーバである。マスタ処理部２１０は、オペレーティングシステムの中核処理を実行するカーネル部２１１を備えている。
このカーネル部２１１は、システムコールインタフェース(Ｉ／Ｆ)部２１２および各ネットワーク処理に対応するシステムコールを含む各種のシステムコールに対応するシステムコール(ＳＣ)処理部２１３１、２１３２…を備えている。また、カーネル２１１へのアドオン機能として、後述する転送モジュール２１４と設定情報保持部２１５とが備えられている。転送モジュール２１４は、設定情報保持部２１５に保持された情報に基づいて、受け取ったシステムコールを、ＰＣＩｅバスを介してスレーブ処理部２２０に転送する処理あるいはシステムコールインタフェース２１２に入力する処理のいずれかを実行する。
このようにしてスレーブ処理部２２０に転送されたシステムコールは、カーネル部２２１のシステムコールインタフェース(Ｉ／Ｆ)２２２を介して対応するシステムコール(ＳＣ)処理部２２３１、２２３２…の処理に供される。
図１に示した動的リンク処理部２０２のリンク制御部２０３は、ユーザプロセスに対応する複数のネットワークアプリケーション２０１１〜２０１ｎに、標準ライブラリ２０４およびオフロード用ライブラリ２０５を結合する処理を制御する。なお、図１に示した例では、ネットワークアプリケーション２０１１にオフロード用ライブラリ(オフロード用lib.)と標準ライブラリ(標準lib.)の両方がリンクされている。また、この例では、ネットワークアプリケーション２０１ｎには、標準ライブラリ(標準lib.)のみがリンクされている。
次に、動的リンク処理部２０２によって各ネットワークアプリケーションに結合されるライブラリを差し替える方法について説明する。
図２に、ライブラリ差し替え処理を説明する図を示す。また、図３に、ライブラリ差し替え動作を表す流れ図を示す。
図２に示したネットワークアプリケーション２０１１には、オフロード用ライブラリ２０５を優先的にリンクする旨を示す環境変数LD−PRELOADが設定されている。
このネットワークアプリケーション２０１１の起動時などに、動的リンク処理部２０２のリンク制御部２０３は、この環境変数LD−PRELOADを参照する(図２の符号S1、図３のステップ３０１参照)。
リンク制御部２０３は、参照した環境変数LD−PRELOADによってライブラリが指定されている場合に(ステップ３０２の肯定判定)、指定されたライブラリ(この場合はオフロード用ライブラリ２０５)を優先してロードする(ステップ３０３、図2の符号S2参照)。これにより、図２に示すように、ネットワークアプリケーション２０１１のユーザプロセス空間に、まず、オフロード用ライブラリがロードされる。
次いで、リンク制御部２０３は、ネットワークアプリケーション２０１１のユーザプロセス空間に、標準ライブラリ２０４をロードする(ステップ３０４、図2の符号S3参照)。
このように、リンク制御部２０３は、ネットワークアプリケーション２０１１のユーザプロセス空間に、標準ライブラリ２０４に先立って、オフロード用ライブラリ２０５をロードする。つまり、リンク制御部２３０とオフロード用ライブラリ２０５とは、ライブラリ差し替え部に対応している。
このようにして各ライブラリがロードされた後に、ネットワークアプリケーション２０１１では、各ネットワーク処理の実行に用いられるライブラリプログラムへのジャンプ先を決定するアドレス解決処理が行われる。
このアドレス解決処理により、ネットワークアプリケーション２０１１では、各ネットワーク処理のジャンプ先として、優先的にロードされたオフロード用ライブラリ２０５の対応するシステムコール転送処理プログラムのアドレスが設定される(ステップ３０５)。例えば、図２の符号S4で示すように、上述したアドレス解決処理により、各ネットワーク処理(open, bind)は、本来これらの処理に対応するシステムコール処理に代えて、オフロード用ライブラリのシステムコール転送処理に対応付けられる。
一方、図２に示したネットワークアプリケーション２０１ｎでは、環境変数によって優先的にロードすべきライブラリは指定されていない。
この場合に、リンク制御部２０３は、ステップ３０２の否定判定として、ネットワークアプリケーション２０１ｎのユーザプロセス空間に、標準ライブラリ２０４をロードする(ステップ３０６、図２の符号S5参照)。
ネットワークアプリケーション２０１ｎについてのアドレス解決処理では、各ネットワーク処理のジャンプ先として、標準ライブラリ２０４の対応するシステムコール処理プログラムのアドレスが設定される(ステップ３０７)。
次に、オフロード用ライブラリに含まれる各システムコール転送処理プログラムによって、マスタ処理部２１０のシステムコールを、このマスタ処理部２１０と疎結合されたスレーブ処理部２２０に転送する方法について説明する。
図４に、システムコール転送処理を説明する図を示す。また、図５に、転送モジュールの動作を表す流れ図を示す。
図４に示すように、ネットワーク処理に対応付けられるシステムコール転送処理プログラム(Ｐ)は、対応するシステムコールが定義されたシステムコール定義部２３１を含んでいる。ＴＬＶエンコード部２３２は、システムコール定義部２３１で定義されたシステムコールをＴＬＶ(Type-Length-Value)形式に従ってエンコードし、コード転送部２３３による転送処理に供する。
なお、図４の例では、ネットワーク処理(ｏｐｅｎ)に対応するシステムコール転送処理プログラムを示したが、他のネットワーク処理に対応するシステムコール転送処理プログラムも同様の構成を備えている。
図４に示したコード転送部２３３は、上述したＴＬＶエンコード部２３２で得られたＴＬＶコードを、カーネル部２１１に追加されたアドオン機能部に含まれる転送モジュール２１４に転送する。
図４に示した転送モジュール２１４は、コード受付部２３４とＴＬＶデコード部２３５とオフロード判定部２３６とオフロード転送部２３７とを含んでいる。
また、設定情報保持部２１５には、ネットワーク処理用の各システムコールについて、システムコールの引数の範囲それぞれについて、オフロードが必要であるか否かを設定する情報を保持させておくことができる。なお、図４に示した例では、ネットワーク処理(ｂｉｎｄ)に対応するシステムコールの引数に含まれる宛先ＩＰアドレスの範囲Ｒｂ１について、オフロードを要する旨を示す設定情報が、設定情報保持部２１５に保持されている。一方、宛先ＩＰアドレスの範囲Ｒｂ２については、オフロードが不要である旨の設定情報が、設定情報保持部２１５に保持されている。
上述したコード転送部２３３によって転送されたＴＬＶコードは、転送モジュール２１４のコード受付部２３４によって受け付けられ(図５のステップ３１１)、ＴＬＶデコード部２３５に渡される。
ＴＬＶデコード部２３５は、このＴＬＶコードをデコードして、元のネットワーク処理のシステムコールを復元し(ステップ３１２)、このシステムコールをオフロード判定部２３６の処理に供する。
オフロード判定部２３６は、まず、設定情報保持部２１５にこのシステムコールに対応して保持された設定情報を参照する(ステップ３１３、図４の符号Ｓ１参照)。復元されたシステムコールの引数に含まれる宛先ＩＰアドレスが、対応する設定情報によりオフロードを要する宛先ＩＰアドレスの範囲に含まれている場合に、オフロード判定部２３６は、オフロードを適用するとの判断をする(ステップ３１４の肯定判定)。この場合に、復元されたシステムコールは、オフロード転送部２３７に渡され、このオフロード転送部２３７により、ＰＣＩｅバスを介してスレーブ処理部２２０に転送され(ステップ３１５、図４の符号S2，S3参照)、スレーブ処理部２２０によって処理される。
一方、復元されたシステムコールの引数に含まれる宛先ＩＰアドレスが、対応する設定情報によりオフロードが不要な宛先ＩＰアドレスの範囲に含まれている場合に、オフロード判定部２３６は、オフロードを適用しないとの判断をする(ステップ３１４の否定判定)。
この場合に、復元されたシステムコールは、そのままオフロード判定部２３６からシステムコールインタフェース２１２に渡され(ステップ３１６、図４の符号S４参照)、マスタ処理部２１０内部で処理される。
このように、ユーザプロセスにリンクされたシステムコール転送プログラムにより、システムコールをカーネル部２１１に追加された転送モジュール２１４に転送し、この転送モジュール２１４により、スレーブ処理部２２０への転送することができる。これにより、マスタ処理部２１０のカーネル部２１１のシステムコールインタフェース２１２や各システムコール処理部２１３をそのまま維持しつつ、少なくとも一部のシステムコールをスレーブ処理部２２０にオフロードすることができる。
上述した構成では、システムコール転送プログラムをユーザプロセスにリンクすることと、転送モジュール２１４をカーネル部２１１に追加することによって、疎結合されたスレーブ処理部２２０へのシステムコールのオフロードを実現している。この構成を採用したことによって、以下に述べる効果が得られる。
まず、カーネル部２１１のシステムコールインタフェース２１２や各システムコール処理部２１３の改変を伴わないことは、次の二つの効果を導く。一つは、Ｌｉｎｕｘなどのアドオン機能の追加を許容する汎用オペレーティングシステムが適用された既存のシステムにも、ライセンスなどの問題なしに、上述したシステムコールのオフロードを適用可能である点である。もう一つは、オペレーティングシステムの再起動を伴わずに、上述したシステムコールのオフロードを適用するか否かを含む設定変更を、オンラインで行うことができる点である。
また、ユーザプロセスに設定された環境変数に応じてシステムコール転送プログラムを含むオフロード用ライブラリ２０５を選択的にリンクすることから、ユーザプロセスごとに、システムコールのオフロードを適用するか否かを容易に設定することができる。しかも、ユーザプロセスの環境変数を書き換えることにより、例えば、システムコールのオフロードを有効とするか否かを、このユーザプロセスの起動ごとに変更することができる。
更に、設定情報保持部２１５に保持された設定情報に基づいて、オフロード判定部２３６がシステムコールのオフロードの要否を判定することにより、次に述べる効果が導かれる。例えば、設定情報保持部２１５に保持させる設定情報を調整することにより、特定のＩＰアドレスを宛先とするネットワーク処理のシステムコールについてはオフロードを不要として、マスタ処理部２１０内部で処理することができる。つまり、設定情報保持部２１５を備えた構成では、例えば、宛先ＩＰアドレスに応じて、オフロードの適用の有無を切り替えるといったきめ細かな制御が可能である。また、上述した宛先ＩＰアドレスに限らず、システムコールの引数に含まれる様々な情報について、設定情報保持部２１５にオフロードの要否を設定することができる。
上述したシステムコールのオフロードを実現する構成は、Ｌｉｎｕｘなどのアドオン機能の追加を許容する汎用オペレーティングシステムが適用されたマスタ処理部と、このマスタ処理部に疎結合されたスレーブ処理部を有する情報処理装置に適用可能である。
したがって、上述した通信サーバ装置に限らず、例えば、Ｌｉｎｕｘが適用された既存のゲートウェイ装置などの様々な通信処理装置に疎結合ＣＰＵを追加して、ネットワーク処理の一部を追加された疎結合ＣＰＵにオフロードすることができる。
これにより、ＩＰｖ６ネットワークとＩＰｖ４ネットワークとの接続のためのゲートウェイ装置などに対して望まれている性能向上を実現することができ、ネットワークに流れるデータ量の急速な増大にも対応することが可能となる。
２０１１〜２０１ｎ ネットワークアプリケーション
２０２ 動的リンク処理部
２０３ リンク制御部
２０４ 標準ライブラリ
２０５ オフロード用ライブラリ
２１０ マスタ処理部
２１１，２２１ カーネル部
２１２，２２２ システムコールインタフェース(Ｉ／Ｆ)
２１３１，２１３２、…、２２３１，２２３２、… システムコール(ＳＣ)処理部
２１４ 転送モジュール
２１５ 設定情報保持部
２３１ システムコール定義部
２３２ ＴＬＶエンコード部
２３３ コード転送部
２３４ コード受付部
２３５ ＴＬＶデコード部
２３６ オフロード判定部
２３７ オフロード転送部

Claims (7)

  1. マスタ処理部に適用されたオペレーティングシステムであって、機能追加を許容するオペレーティングシステムに、受け取ったシステムコールを前記マスタ処理部に疎結合されたスレーブ処理部に転送する転送モジュールを追加し、
    各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、オフロード対象を含む少なくとも一つのシステムコールを前記転送モジュールに送出する処理を規定するオフロード用ライブラリを組み込む
    ことを特徴とするシステムコールのオフロード方法。
  2. 機能追加を許容するオペレーティングシステムが適用されたマスタ処理部と、
    前記マスタ処理部に備えられたＣＰＵと疎結合された別のＣＰＵを有し、前記マスタ処理部から転送されたシステムコールの処理を実行するスレーブ処理部とを備え、
    前記マスタ処理部は、
    前記オペレーティングシステムの処理を行うカーネル部への追加機能として、受け取ったシステムコールを前記スレーブ処理部に転送する転送モジュールを備えるとともに、
    各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、オフロード対象を含む少なくとも一つのシステムコールを前記転送モジュールに送出する処理を規定するオフロード用ライブラリを、前記各ユーザプロセスに組み込むライブラリ差し替え部とを備える
    ことを特徴とする疎結合ＣＰＵ型情報処理装置。
  3. 請求項２に記載の疎結合ＣＰＵ型情報処理装置において、
    前記オフロード用ライブラリは、前記少なくとも一つのシステムコールに対応して、前記オペレーティングシステムに依存しない標準形式に従って、前記システムコールの定義をコード化するエンコード部を備え、
    前記転送モジュールは、前記標準形式に従ってコード化されたシステムコールを、前記オペレーティングシステムにおけるシステムコールに変換するデコード部を備えた
    ことを特徴とする疎結合ＣＰＵ型情報処理装置。
  4. 請求項２に記載の疎結合ＣＰＵ型情報処理装置において、
    前記転送モジュールは、
    オフロード対象のシステムコールそれぞれに対応して、前記システムコールの引数の範囲ごとにオフロードの要否を示す設定情報を保持する設定情報保持部と、
    受け取ったシステムコールに含まれる引数が前記設定情報によってオフロードが不要である範囲に含まれることが示された場合に、前記システムコールを前記カーネル部内のシステムコール処理部の処理に供する振替部とを備える
    ことを特徴とする疎結合ＣＰＵ型情報処理装置。
  5. 機能追加を許容するオペレーティングシステムが適用されたマスタ処理部と、
    前記マスタ処理部に備えられたＣＰＵと疎結合された別のＣＰＵを有し、前記マスタ処理部から転送されたシステムコールの処理を実行するスレーブ処理部とを備え、
    前記マスタ処理部は、
    前記オペレーティングシステムの処理を行うカーネル部への追加機能として、少なくとも一つのネットワーク処理用システムコールの受付に応じて、このシステムコールを前記スレーブ処理部に転送する転送モジュールを備えるとともに、
    各ユーザプロセスに所定の環境変数が設定されているときに、システムコール処理用の標準ライブラリに先立って、前記少なくとも一つのネットワーク処理用システムコールを前記転送モジュールに送出する処理を規定するオフロード用ライブラリを、前記各ユーザプロセスに組み込むライブラリ差し替え部とを備える
    ことを特徴とする通信処理装置。
  6. 請求項５に記載の通信処理装置において、
    前記オフロード用ライブラリは、前記少なくとも一つのシステムコールに対応して、前記オペレーティングシステムに依存しない標準形式に従って、前記システムコールの定義をコード化するエンコード部を備え、
    前記転送モジュールは、前記標準形式に従ってコード化されたシステムコールを、前記オペレーティングシステムにおけるシステムコールに変換するデコード部を備えた
    ことを特徴とする通信処理装置。
  7. 請求項５に記載の通信処理装置において、
    前記転送モジュールは、
    オフロード対象のシステムコールそれぞれに対応して、前記システムコールの引数の範囲ごとにオフロードの要否を示す設定情報を保持する設定情報保持部と、
    受け取ったシステムコールに含まれる引数が前記設定情報によってオフロードが不要である範囲に含まれることが示された場合に、前記システムコールを前記カーネル部内のシステムコール処理部の処理に供する振替部とを備える
    ことを特徴とする通信処理装置。
JP2009074769A 2009-03-25 2009-03-25 システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置 Expired - Fee Related JP5195568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009074769A JP5195568B2 (ja) 2009-03-25 2009-03-25 システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009074769A JP5195568B2 (ja) 2009-03-25 2009-03-25 システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置

Publications (2)

Publication Number Publication Date
JP2010225122A JP2010225122A (ja) 2010-10-07
JP5195568B2 true JP5195568B2 (ja) 2013-05-08

Family

ID=43042206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009074769A Expired - Fee Related JP5195568B2 (ja) 2009-03-25 2009-03-25 システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置

Country Status (1)

Country Link
JP (1) JP5195568B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5677393B2 (ja) 2012-09-27 2015-02-25 株式会社東芝 情報処理装置および命令のオフローディング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084900A (ja) * 2003-09-08 2005-03-31 Fuji Electric Systems Co Ltd プログラム管理方式
US20060227804A1 (en) * 2005-04-07 2006-10-12 International Business Machines Corporation Method for enablement for offloading functions in a single LAN adapter
US9201703B2 (en) * 2006-06-07 2015-12-01 International Business Machines Corporation Sharing kernel services among kernels

Also Published As

Publication number Publication date
JP2010225122A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
US11824962B2 (en) Methods and apparatus for sharing and arbitration of host stack information with user space communication stacks
US20160212237A1 (en) Management server, communication system and path management method
TWI399060B (zh) 於多重處理器計算環境中管理資料服務之方法及裝置
KR102050648B1 (ko) 로컬 네트워크에서의 디바이스 페어링
JP2006196014A5 (ja)
US8264989B2 (en) VoIP server apparatus and method for maintaining software in VoIP server apparatus
US8737262B2 (en) Zero copy transmission with raw packets
CN103942097B (zh) 一种数据处理方法、装置及具备相应装置的计算机
WO2011096307A1 (ja) プロキシ装置とその動作方法
RU2009141603A (ru) Механизм обнаружения сервера
US20080096537A1 (en) Operating A Mobile Device
JP2010033435A (ja) 制御装置、制御方法及びコンピュータプログラム
WO2017048698A1 (en) Efficient hardware trust verification in data communication systems that comprise network interface cards, central processing units, and data memory buffers
JP5195568B2 (ja) システムコール処理のオフロード方法およびこれを適用した疎結合ｃｐｕ型情報処理装置並びに通信処理装置
KR101967450B1 (ko) Autosar 플랫폼 및 게이트웨이 처리 방법
WO2009051340A8 (en) Framework device of mobile terminal and method for providing interoperability between components
JP2005196772A (ja) ネットワーク上でのサービス共有のための装置及び方法
JP2009021921A (ja) ＩＰｖ４／ＩＰｖ６デュアルスタック対応端末のための情報提示システム
CN114385327A (zh) 基于线程的处理器暂停
US10771579B2 (en) Redirection of data flows from an end device
US8031713B2 (en) General multi-link interface for networking environments
US10203882B2 (en) Method for managing multiple bandwidth boost solutions co-existing in an electronic device
JP5365584B2 (ja) 制御装置
JP2009088934A (ja) 無線ｌａｎアクセスポイントおよびプログラム
JP2008009518A (ja) ２重化オペレーションシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees