JP5145615B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5145615B2 JP5145615B2 JP2001109041A JP2001109041A JP5145615B2 JP 5145615 B2 JP5145615 B2 JP 5145615B2 JP 2001109041 A JP2001109041 A JP 2001109041A JP 2001109041 A JP2001109041 A JP 2001109041A JP 5145615 B2 JP5145615 B2 JP 5145615B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- temperature
- circuit
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体装置に係り、特に、複数の電源を生成可能な半導体装置に関する。
【0002】
【従来の技術】
図4は従来の電源装置の一例のブロック構成図、図5は従来の電源装置の一例の回路構成図を示す。
【0003】
従来の複数の電源装置1は、基準電圧部11、レギュレータ部12−1〜12−3、過熱保護回路13を含む構成とされている。
【0004】
基準電圧部11には、入力端子Tinから入力電圧Vinが供給される。基準電圧部11は、電流源21、ツェナーダイオード22から構成される。電流源21は、入力端子Tinに供給される入力電圧Vinにより電流を生成する。電流源21で生成された電流は、ツェナーダイオード22に供給される。ツェナーダイオード22には、電流源21からの電流が逆方向に流れる。ツェナーダイオード22は、逆方向電流によりツェナー電圧を発生する。ツェナーダイオード22で発生したツェナー電圧は、基準電圧Vrefとしてレギュレータ部12−1〜12−3及び過熱保護回路13に供給される。
【0005】
レギュレータ部12−1は、差動増幅回路31、抵抗R1、R2、トランジスタQ1から構成される。抵抗R1、R2は、出力端子Tout1と接地間に直列に接続される。抵抗R1と抵抗R2との接続点は、出力端子Tout1から出力される出力電圧Vout1を分圧した電圧Vsenseを差動増幅回路31に供給する。
【0006】
差動増幅回路31は、非反転入力端子に基準電圧部11から基準電圧Vrefが供給されており、反転入力端子に検出電圧Vsenseが供給されている。差動増幅回路31は、基準電圧Vrefと電圧Vsenseとの差に応じた信号を出力する。差動増幅回路31の出力信号は、トランジスタQ1のベースに供給される。
【0007】
トランジスタQ1は、コレクタが入力端子Tinに接続され、エミッタが出力端子Tout1に接続されている。トランジスタQ1は、差動増幅回路31からの出力信号に応じて入力端子Tinから出力端子Tout1に供給する電流を出力電圧Vout1が一定になるように制御する。レギュレータ部12−1により所定の出力電圧Vout1が生成され、出力される。
【0008】
なお、レギュレータ部12−2及び12−3は、上記レギュレータ部12−10と同一の構成であり、出力端子Tout1、Tout2から出力電圧Vout2、Vout3を出力する。
【0009】
過熱保護回路13は、電流源41、サーマル検出部42、シャットダウン回路43から構成されている。電流源41は、入力電圧Vinにより電流を発生する。電流源41で発生した電流は、サーマル検出部42に供給される。サーマル検出部42は、電流源41からの電流により駆動される。
【0010】
また、サーマル検出部42には、基準電圧部11から基準電圧Vrefが供給されている。サーマル検出部42は、温度特性を有する素子を内蔵している。温度特性を有する素子は、温度に応じての電圧が変化する。例えば、温度が上昇すると、電圧が上昇する。
【0011】
サーマル検出部42では、基準電圧部11からの基準電圧Vrefと温度特性を有する素子で発生される電圧とを比較している。サーマル検出部42は、温度特性を有する素子で発生される電圧が基準電圧Vrefより小さければ、出力をローレベルとし、温度特性を有する素子で発生される電圧が基準電圧Vrefより大きくなると、出力をハイレベルにする。
【0012】
サーマル検出部42の出力は、シャットダウン回路43に供給される。シャットダウン回路43は、電流源51、トランジスタQ11〜Q19、抵抗R11〜R13から構成される。電流源51は、入力端子Tinに供給される入力電圧Vinから電流を発生する。
【0013】
トランジスタQ11、Q12は、NPNトランジスタから構成される。トランジスタQ11は、ベースとコレクタとが接続される。トランジスタQ12は、ベースがトランジスタQ11のベース及びコレクタに接続されている。トランジスタQ11、Q12は、カレントミラー回路を構成しており、トランジスタQ11のコレクタ電流に応じた電流がトランジスタQ12のコレクタに流れる。電流源51からの電流は、トランジスタQ11のコレクタに供給される。電流源51からの電流に応じた電流がトランジスタQ12のコレクタに流れる。
【0014】
トランジスタQ13〜Q16は、PNPトランジスタから構成されている。トランジスタQ12のコレクタは、トランジスタQ13〜Q16のベースに接続されている。また、トランジスタQ13は、コレクタとベースとが接続されている。また、トランジスタQ13〜Q16のエミッタは、入力端子Tinに接続されている。
【0015】
トランジスタQ13〜Q16は、カレントミラー回路を構成している。トランジスタQ14〜Q16には、トランジスタQ13のコレクタ電流、すなわち、トランジスタQ12のコレクタ電流に応じた電流がコレクタに流れる。
【0016】
トランジスタQ17〜Q19は、NPNトランジスタから構成される。トランジスタQ17は、コレクタがレギュレータ部12−1のトランジスタQ1のベースと差動増幅回路31の出力との接続点に接続され、エミッタが接地され、ベースが抵抗R11を介して接地されるとともにトランジスタQ14のコレクタに接続されている。
【0017】
トランジスタQ17は、トランジスタQ14からコレクタ電流が供給されると、オンする。トランジスタQ17がオンすると、レギュレータ部12−1の差動増幅回路31の出力に依存しないで、トランジスタQ1のベースがローレベルとされるので、トランジスタQ1は常時オフとなる。このため、入力端子Tinから出力端子Tout1に電流は供給されない。すなわち、レギュレータ部12−1は、動作が停止した状態となる。
【0018】
また、トランジスタQ17がオフのときには、差動増幅回路31の出力がトランジスタQ1のベースに供給される。トランジスタQ1は、差動増幅回路31の出力に応じて制御される。
【0019】
トランジスタQ18は、コレクタがレギュレータ部12−2のトランジスタQ1のベースと差動増幅回路31の出力との接続点に接続され、エミッタが接地され、ベースが抵抗R12を介して接地されるとともにトランジスタQ15のコレクタに接続されている。トランジスタQ19は、コレクタがレギュレータ部12−3のトランジスタQ1のベースと差動増幅回路31の出力との接続点に接続され、エミッタが接地され、ベースが抵抗R13を介して接地されるとともにトランジスタQ16のコレクタに接続されている。
【0020】
レギュレータ部12−2、12−3は、レギュレータ部12−1と同様にトランジスタQ15、Q14からのコレクタ電流に応じて動作が制御される。
【0021】
サーマル検出部42の出力は、電流源51とトランジスタQ11のコレクタとの接続点に接続されている。電流源51の電流は、サーマル検出部42の出力がハイレベルのときにはトランジスタQ11のコレクタに供給され、サーマル検出部42の出力がローレベルのときにはサーマル検出部42に引き込まれ、トランジスタQ11のコレクタには供給されない。
【0022】
周囲温度が所定温度より小さく、サーマル検出部42の出力がローレベルのときには、電流源51の電流はサーマル検出部42に引き込まれ、トランジスタQ11のコレクタには電流源51からの電流は供給されないので、トランジスタQ12のコレクタに電流は流れない。よって、トランジスタQ14〜Q16のコレクタには、電流は流れない。トランジスQ14〜Q16のコレクタに電流が流れないので、トランジスタQ17〜Q19はオフする。トランジスタQ17〜Q19がオフであるので、レギュレータ部12−1〜12−3は、差動増幅回路31の出力に応じてトランジスタQ1を制御する。差動増幅回路31の出力に応じてトランジスタQ1が制御されることにより、出力電圧Vout1〜Vout3は所定の電圧に制御される。
【0023】
また、周囲温度が所定温度以上になり、サーマル検出部42の出力がハイレベルになると、トランジスタQ11のコレクタに電流源51から電流が供給され、トランジスタQ12のコレクタ電流が流れるので、トランジスタQ14〜Q16のコレクタに電流が流れる。トランジスQ14〜Q16のコレクタに電流が流れることによりトランジスタQ17〜Q19がオンする。トランジスタQ17〜Q19がオンすることによりレギュレータ部12−1〜12−3の動作が停止される。図4、図5に示す電源装置1では、単一のサーマル検出部42により周囲温度を検出していたため、発熱源とサーマル検出部42との距離に応じて検出温度にばらつきがあった。
【0024】
図6は従来の電源装置の他の一例のブロック構成図を示す。同図中、図4と同一構成部分には同一符号を付し、その説明は省略する。
【0025】
図6に示す電源装置60は、レギュレータ部12−1〜12−3の夫々に過熱保護回路62−1〜61−3を設けた構成とされている。なお、過熱保護回路62−1〜61−3は、過熱保護回路13と略同一構成である。但し、過熱保護回路62−1〜62−3は、夫々単一のレギュレータ部12−1〜12−3の動作を制御する構成とされている。
【0026】
過熱保護回路62−1は、レギュレータ部12−1に近接して配置されている。過熱保護回路62−1は、周囲温度が所定温度より高くなると、レギュレータ部12−1の動作を停止させる。過熱保護回路62−2は、レギュレータ部12−2に近接して配置されている。過熱保護回路62−2は、周囲温度が所定温度より高くなると、レギュレータ部12−2の動作を停止させる。過熱保護回路62−3は、レギュレータ部12−3に近接して配置されている。過熱保護回路62−3は、周囲温度が所定温度より高くなると、レギュレータ部12−3の動作を停止させる。
【0027】
【発明が解決しようとする課題】
しかるに、従来の電源装置1は、単一のサーマル検出部42で周囲温度を検出していたため、発熱源からの距離に応じて検出温度にばらつきが発生する等の問題点があった。
【0028】
また、図6に示すような電源装置60は、レギュレータ部12−1〜12−3毎に過熱保護回路62−1〜62−3を設けるため、素子数が増加し、チップ面積が増大する。また、レギュレータ部12−1〜12−3で別々に過熱保護を行っているので、異常動作を検出できない可能性があった。
【0029】
本発明は上記の点に鑑みてなされたもので、複数の電源回路の過熱を確実に検出し、保護できる半導体装置を提供することを目的とする。
【0030】
【課題を解決するための手段】
本発明は、入力電圧から出力電圧を生成する複数の電源回路を有する1チップの半導体装置において、前記複数の電源回路の夫々に設けられ、温度を検出する複数の温度検出部と、前記複数の温度検出部のいずれかで検出温度が所定の温度以上になったときに、前記複数の電源回路のすべてを停止状態にする制御部とを有し、
前記温度検出部は、前記検出温度が所定の温度より小さいときは第1のレベルで、所定の温度より大きくなると第2のレベルとなる検出結果を出力しており、
前記制御部は、
前記温度検出部の検出結果の論理和を出力する論理和回路と、
前記論理和回路からの信号に応じてカレントミラー回路から電流が供給されるトランジスタにより、前記複数の電源回路のそれぞれの入出力間の出力トランジスタの動作を停止状態にする動作制御回路とを有することを特徴とする1チップの半導体装置を提供するものである。
【0032】
本発明によれば、複数の電源回路の夫々に温度を検出する温度検出部を設けることにより、温度検出のバラツキを小さくできる。また、複数の電源回路のいずれかで過熱状態が検出されると、複数の電源回路のすべての動作を停止するため、半導体装置全体の過熱保護を確実に行える。
【0033】
【発明の実施の形態】
図1は本発明の一実施例のブロック構成図、図2は本発明の一実施例の回路構成図を示す。同図中、図4、図5を同一構成部分には同一符号を付し、その説明は省略する。
【0034】
本実施例の電源装置100は、例えば、1チップのICから構成されている。本実施例の電源装置100は、過熱保護回路110の構成が図4、図5に示す電源装置1とは相違する。
【0035】
過熱保護回路110は、サーマル検出回路111−1〜111−3、ORゲート112、シャットダウン回路43を含む構成とされている。
【0036】
サーマル検出回路111−1は、電流源41−1及びサーマル検出部42−1を含む構成とされている。電流源41−1は、図5に示す電流源41と同一のものであり、サーマル検出部42−1に電流を供給する。
【0037】
サーマル検出部42−1は、図5に示すサーマル検出部42と同一のものである。サーマル検出部42−1は、レギュレータ部12−1に近接して設けられており、レギュレータ部12−1の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【0038】
サーマル検出回路111−2は、電流源41−2及びサーマル検出部42−2を含む構成とされている。電流源41−2は、図5に示す電流源41と同一のものであり、サーマル検出部42−2に電流を供給する。
【0039】
サーマル検出部42−2は、図5に示すサーマル検出部42と同一のものである。サーマル検出部42−2は、レギュレータ部12−2に近接して設けられており、レギュレータ部12−2の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【0040】
サーマル検出回路111−3は、電流源41−3及びサーマル検出部42−3を含む構成とされている。電流源41−3は、図5に示す電流源41と同一のものであり、サーマル検出部42−3に電流を供給する。
【0041】
サーマル検出部42−3は、図5に示すサーマル検出部42と同一のものである。サーマル検出部42−3は、レギュレータ部12−3に近接して設けられており、レギュレータ部12−2の周囲温度に応じてハイレベル又はローレベルとなる信号を出力する。
【0042】
OR回路112は、電流源121、トランジスタQ101〜Q104、抵抗R101、から構成されている。
【0043】
トランジスタQ101は、NPNトランジスタから構成されている。トランジスタQ101は、エミッタが接地され、コレクタがトランジスタQ104のベースに接続され、ベースにサーマル検出部42−1の出力が供給されている。トランジスタQ101は、サーマル検出部42−1の出力がハイレベルのときに、オンし、トランジスタQ104のベースから電流を引き込む。トランジスタQ101は、サーマル検出部42−1の出力がローレベルのときには、オフする。
【0044】
トランジスタQ102は、NPNトランジスタから構成されている。トランジスタQ102は、エミッタが接地され、コレクタがトランジスタQ104のベースに接続され、ベースにサーマル検出部42−2の出力が供給されている。トランジスタQ102は、サーマル検出部42−2の出力がハイレベルのときに、オンし、トランジスタQ104のベースから電流を引き込む。トランジスタQ102は、サーマル検出部42−2の出力がローレベルのときには、オフする。
【0045】
トランジスタQ103は、NPNトランジスタから構成されている。トランジスタQ103は、エミッタが接地され、コレクタがトランジスタQ104のベースに接続され、ベースにサーマル検出部42−3の出力が供給されている。トランジスタQ103は、サーマル検出部42−3の出力がハイレベルのときに、オンし、トランジスタQ104のベースから電流を引き込む。トランジスタQ103は、サーマル検出部42−3の出力がローレベルのときには、オフする。
【0046】
トランジスタQ104は、NPNトランジスタから構成されている。トランジスタQ104は、エミッタが接地され、コレクタがシャットダウン回路43に接続されている。トランジスタQ104のベースには、電流源121及び抵抗R101によりオン電圧が印加されている。
【0047】
電流源121は、入力端子Tinからの入力電圧Vinに基づいて電流を発生し、抵抗R101に供給する。抵抗R101は、電流源121からの電流に応じた電圧を発生し、トランジスタQ104のベースに印加する。
【0048】
トランジスタQ101〜Q103のいずれかかがオンすると、トランジスタQ104のベースは略接地レベルとされる。トランジスタQ104は、ベースが略接地レベルとされると、オフする。
【0049】
トランジスタ104がオフの状態では、シャットダウン回路43の電流源51からの電流は、トランジスタQ11のコレクタ及びトランジスタQ11、Q12のベースに供給される。このため、トランジスタQ11、Q12はオンする。トランジスタQ11、Q12がオンすると、トランジスタQ13〜Q16はオンする。トランジスタQ14〜Q16がオンの状態では、トランジスタQ17〜Q19はオンする。このため、レギュレータ部12−1〜12−3の動作は停止状態となる。
【0050】
また、トランジスタQ101〜Q103のすべてがオフすると、トランジスタQ104のベースには電流源121及び抵抗R101によりオン電圧が印加される。このため、トランジスタQ104はオンする。
【0051】
トランジスタ104がオンの状態では、シャットダウン回路43の電流源51からの電流は、トランジスタQ104を介して接地に流れる。このため、トランジスタQ11、Q12はオフする。トランジスタQ11、Q12がオフすると、トランジスタQ13〜Q16はオフする。トランジスタQ14〜Q16がオフの状態では、トランジスタQ17〜Q19はオフする。このため、レギュレータ部12−1〜12−3は動作状態となる。
【0052】
次に、本実施例の動作を図面を用いて説明する。
【0053】
図3は本発明の一実施例の動作説明図を示す。図3は、温度に対する電圧の特性を示している。図3(A)はサーマル検出部42−1の出力、図3(B)はサーマル検出部42−2の出力、図3(C)はサーマル検出部42−3の出力、図3(D)はトランジスタQ101のベース電位、図3(E)はトランジスタQ104のコレクタ電位、図3(F)はトランジスタQ17〜Q19のベース電位、図3(G)はレギュレータ部12−1の出力電圧Vout1、図3(H)はレギュレータ部12−2の出力電圧Vout2、図3(I)はレギュレータ部12−3の出力電圧Vout3を示す。
【0054】
通常の温度T1では、図3(A)〜(C)に示すようにサーマル検出部42−1〜42−3の出力いずれもローレベルである。サーマル検出部42−1〜42−3がすべてローレベルであると、図3(D)に示すようにトランジスタQ104のベース電位はハイレベルとなる。このため、トランジスタQ104は、オン状態にある。
【0055】
トランジスタQ104がオン状態にあると、図3(E)に示すようにトランジスタQ11のコレクタ電位はローレベルになる。トランジスタQ11のコレクタ電位がローレベルであると、トランジスタQ11〜Q16がオフ状態であるので、図3(E)に示すようにトランジスタQ17〜Q19のベース電位は、ローレベルである。
【0056】
トランジスタQ17〜Q19のベース電位がローレベルであると、トランジスタQ17〜Q19は、オフ状態にある。よって、レギュレータ部12−1〜12−3は、動作状態にあり、図3(G)〜(I)に示すように所定の出力電圧Vout1〜Vout3を出力端子Tout1〜Tout3から出力する。
【0057】
周囲温度が上昇し、温度T2になると、図3(A)に示すようにサーマル検出部42−1がハイレベルになると、トランジスタQ101がオンする。トランジスタQ101がオンすると、図3(B)に示すサーマル検出部42−2、図3(C)に示すサーマル検出部42−3の出力に依存することなく、図3(D)に示すようにトランジスタQ104のベースはローレベルになる。
【0058】
トランジスタQ104のベースがローレベルになると、トランジスタQ104がオンして、シャットダウン回路43の電流源51からの電流を引き込む。これにより、トランジスタQ11のコレクタ電位は、図3(E)に示すようにハイレベルになる。
【0059】
トランジスタQ11のコレクタ電位がハイレベルになると、トランジスタQ11〜Q16がオンする。トランジスタQ11〜Q16がオンすると、図3(F)に示すようにトランジスタQ17〜Q19のベース電位がハイレベルになる。
【0060】
トランジスタQ17〜Q19のベース電位がハイレベルになると、トランジスタQ17〜Q19がオンする。トランジスタQ17〜Q19がオンすると、レギュレータ部12−1〜12−3のトランジスタQ1のベース電位は、接地レベルとなる。よって、レギュレータ部12−1〜12−3のトランジスタQ1は、オフする。トランジスタQ1がオフすると、図3(G)〜(I)に示すようにレギュレータ部12−1〜12−3の出力電圧Vout1〜Vout3はゼロレベルとなる。
【0061】
以上のようにサーマル検出部42−1〜42−3は、発熱源であるレギュレータ部12−1〜12−3に近接して設けられているので、温度検出のバラツキを小さくできる。また、レギュレータ部12−1〜12−3のいずれかで過熱状態が検出されると、レギュレータ部12−1〜12−3のすべての動作を停止する。このため、電源装置100全体の過熱保護を確実に行える。
【0062】
なお、本実施例では、3つのレギュレータ部12−1〜12−3を有する電源装置100を例にとって説明したが、レギュレータ部は3つに限定されるものではなく、2つ以上であればよい。
【0063】
【発明の効果】
上述の如く、本発明によれば、複数の電源回路の夫々に温度を検出する温度検出部を設けることにより、温度検出のバラツキを小さくできる。
【0064】
また、複数の電源回路のいずれかで過熱状態が検出されると、複数の電源回路のすべての動作を停止するため、半導体装置全体の過熱保護を確実に行える。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック構成図である。
【図2】本発明の一実施例の回路構成図である。
【図3】本発明の一実施例の動作説明図である。
【図4】従来の電源装置の一例のブロック構成図である。
【図5】従来の電源装置の一例の回路構成図である。
【図6】従来の電源装置の他の一例のブロック構成図である。
【符号の説明】
11 基準電圧部
12−1〜12−3 レギュレータ部
43 シャットダウン回路
100 電源装置
110 過熱保護回路
111−1〜111−3 サーマル検出回路
112 OR回路
Tin 入力端子
Tout1〜Tout3 出力端子
Vin 入力電圧
Vout1〜Vout3 出力電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device capable of generating a plurality of power supplies.
[0002]
[Prior art]
4 is a block diagram of an example of a conventional power supply device, and FIG. 5 is a circuit diagram of an example of a conventional power supply device.
[0003]
A plurality of conventional
[0004]
The reference voltage unit 11 is supplied with the input voltage Vin from the input terminal Tin. The reference voltage unit 11 includes a
[0005]
The regulator unit 12-1 includes a
[0006]
In the
[0007]
The transistor Q1 has a collector connected to the input terminal Tin and an emitter connected to the output terminal Tout1. The transistor Q1 controls the current supplied from the input terminal Tin to the output terminal Tout1 according to the output signal from the
[0008]
The regulator units 12-2 and 12-3 have the same configuration as the regulator unit 12-10, and output output voltages Vout2 and Vout3 from the output terminals Tout1 and Tout2.
[0009]
The overheat protection circuit 13 includes a
[0010]
Further, the reference voltage Vref is supplied from the reference voltage unit 11 to the
[0011]
The
[0012]
The output of the
[0013]
Transistors Q11 and Q12 are composed of NPN transistors. Transistor Q11 has its base and collector connected. The base of the transistor Q12 is connected to the base and collector of the transistor Q11. Transistors Q11 and Q12 constitute a current mirror circuit, and a current corresponding to the collector current of transistor Q11 flows through the collector of transistor Q12. The current from the
[0014]
Transistors Q13-Q16 are composed of PNP transistors. The collector of the transistor Q12 is connected to the bases of the transistors Q13 to Q16. Further, the collector and base of the transistor Q13 are connected. The emitters of the transistors Q13 to Q16 are connected to the input terminal Tin.
[0015]
Transistors Q13 to Q16 constitute a current mirror circuit. In the transistors Q14 to Q16, a collector current of the transistor Q13, that is, a current corresponding to the collector current of the transistor Q12 flows to the collector.
[0016]
Transistors Q17-Q19 are composed of NPN transistors. The transistor Q17 has a collector connected to a connection point between the base of the transistor Q1 of the regulator unit 12-1 and the output of the
[0017]
The transistor Q17 is turned on when the collector current is supplied from the transistor Q14. When the transistor Q17 is turned on, the base of the transistor Q1 is set to a low level without depending on the output of the
[0018]
When the transistor Q17 is off, the output of the
[0019]
The transistor Q18 has a collector connected to a connection point between the base of the transistor Q1 of the regulator unit 12-2 and the output of the
[0020]
The operations of the regulator units 12-2 and 12-3 are controlled according to the collector currents from the transistors Q15 and Q14 in the same manner as the regulator unit 12-1.
[0021]
The output of the
[0022]
When the ambient temperature is lower than the predetermined temperature and the output of the
[0023]
Further, when the ambient temperature becomes equal to or higher than the predetermined temperature and the output of the
[0024]
FIG. 6 is a block diagram showing another example of a conventional power supply device. In the figure, the same components as those in FIG. 4 are denoted by the same reference numerals, and description thereof is omitted.
[0025]
The
[0026]
The overheat protection circuit 62-1 is disposed in the vicinity of the regulator unit 12-1. The overheat protection circuit 62-1 stops the operation of the regulator unit 12-1 when the ambient temperature becomes higher than a predetermined temperature. The overheat protection circuit 62-2 is disposed in the vicinity of the regulator unit 12-2. The overheat protection circuit 62-2 stops the operation of the regulator unit 12-2 when the ambient temperature becomes higher than a predetermined temperature. The overheat protection circuit 62-3 is disposed in the vicinity of the regulator unit 12-3. The overheat protection circuit 62-3 stops the operation of the regulator unit 12-3 when the ambient temperature becomes higher than a predetermined temperature.
[0027]
[Problems to be solved by the invention]
However, since the conventional
[0028]
Moreover, since the
[0029]
The present invention has been made in view of the above points, and an object thereof is to provide a semiconductor device capable of reliably detecting and protecting overheating of a plurality of power supply circuits.
[0030]
[Means for Solving the Problems]
The present invention provides a one-chip semiconductor device having a plurality of power supply circuits for generating an output voltage from an input voltage, is provided to each of said plurality of power supply circuits, a plurality of the temperature detecting part for detecting temperature, wherein the plurality of when the detected temperature at any temperature detector becomes the predetermined temperature or more, and a control unit for all of said plurality of power supply circuits in a stopped state,
The temperature detection unit outputs a detection result that is a first level when the detection temperature is lower than a predetermined temperature, and a second level when the detection temperature is higher than the predetermined temperature,
The controller is
A logical sum circuit that outputs a logical sum of detection results of the temperature detection unit;
An operation control circuit for stopping the operation of the output transistor between the input and output of each of the plurality of power supply circuits by a transistor to which a current is supplied from a current mirror circuit according to a signal from the OR circuit. A one-chip semiconductor device is provided.
[0032]
According to the present invention, by providing a temperature detector for detecting the temperature in each of the plurality of power supply circuits, it is possible to reduce the variation in the temperature detection. Further, when the overheated state at any of the plurality of power supply circuits is detected, in order to stop all operations of the plurality of power supply circuits, reliably perform the overheat protection of the entire semiconductor device.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a circuit diagram of an embodiment of the present invention. In FIG. 4, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals, and the description thereof is omitted.
[0034]
The
[0035]
The
[0036]
The thermal detection circuit 111-1 includes a current source 41-1 and a thermal detection unit 42-1. The current source 41-1 is the same as the
[0037]
The thermal detection unit 42-1 is the same as the
[0038]
The thermal detection circuit 111-2 includes a current source 41-2 and a thermal detection unit 42-2. The current source 41-2 is the same as the
[0039]
The thermal detection unit 42-2 is the same as the
[0040]
The thermal detection circuit 111-3 includes a current source 41-3 and a thermal detection unit 42-3. The current source 41-3 is the same as the
[0041]
The thermal detector 42-3 is the same as the
[0042]
The OR
[0043]
The transistor Q101 is composed of an NPN transistor. The transistor Q101 has an emitter grounded, a collector connected to the base of the transistor Q104, and the output of the thermal detection unit 42-1 is supplied to the base. The transistor Q101 is turned on when the output of the thermal detection unit 42-1 is at a high level, and draws current from the base of the transistor Q104. The transistor Q101 is turned off when the output of the thermal detection unit 42-1 is at a low level.
[0044]
The transistor Q102 is composed of an NPN transistor. The emitter of the transistor Q102 is grounded, the collector is connected to the base of the transistor Q104, and the output of the thermal detection unit 42-2 is supplied to the base. The transistor Q102 is turned on when the output of the thermal detection unit 42-2 is at a high level, and draws current from the base of the transistor Q104. The transistor Q102 is turned off when the output of the thermal detection unit 42-2 is at a low level.
[0045]
The transistor Q103 is composed of an NPN transistor. The emitter of the transistor Q103 is grounded, the collector is connected to the base of the transistor Q104, and the output of the thermal detection unit 42-3 is supplied to the base. The transistor Q103 is turned on when the output of the thermal detection unit 42-3 is at a high level, and draws current from the base of the transistor Q104. The transistor Q103 is turned off when the output of the thermal detection unit 42-3 is at a low level.
[0046]
The transistor Q104 is composed of an NPN transistor. The transistor Q104 has an emitter grounded and a collector connected to the
[0047]
The current source 121 generates a current based on the input voltage Vin from the input terminal Tin and supplies it to the resistor R101. The resistor R101 generates a voltage corresponding to the current from the current source 121 and applies it to the base of the transistor Q104.
[0048]
When any of the transistors Q101 to Q103 is turned on, the base of the transistor Q104 is set to a substantially ground level. The transistor Q104 is turned off when the base is set to a substantially ground level.
[0049]
When the transistor 104 is off, the current from the
[0050]
When all of the transistors Q101 to Q103 are turned off, an on-voltage is applied to the base of the transistor Q104 by the current source 121 and the resistor R101. Therefore, the transistor Q104 is turned on.
[0051]
When the transistor 104 is on, the current from the
[0052]
Next, the operation of this embodiment will be described with reference to the drawings.
[0053]
FIG. 3 is an operation explanatory diagram of one embodiment of the present invention. FIG. 3 shows the voltage characteristics with respect to temperature. 3A shows the output of the thermal detector 42-1, FIG. 3B shows the output of the thermal detector 42-2, FIG. 3C shows the output of the thermal detector 42-3, and FIG. 3D. 3E is the collector potential of the transistor Q104, FIG. 3F is the base potential of the transistors Q17 to Q19, FIG. 3G is the output voltage Vout1 of the regulator section 12-1, and FIG. 3 (H) shows the output voltage Vout2 of the regulator unit 12-2, and FIG. 3 (I) shows the output voltage Vout3 of the regulator unit 12-3.
[0054]
At the normal temperature T1, as shown in FIGS. 3A to 3C, the outputs of the thermal detectors 42-1 to 42-3 are all at a low level. When all of the thermal detection units 42-1 to 42-3 are at a low level, the base potential of the transistor Q104 is at a high level as shown in FIG. Therefore, the transistor Q104 is in an on state.
[0055]
When the transistor Q104 is in an on state, the collector potential of the transistor Q11 is at a low level as shown in FIG. When the collector potential of the transistor Q11 is at a low level, the transistors Q11 to Q16 are in an off state. Therefore, as shown in FIG. 3E, the base potentials of the transistors Q17 to Q19 are at a low level.
[0056]
When the base potentials of the transistors Q17 to Q19 are at a low level, the transistors Q17 to Q19 are in an off state. Therefore, the regulator units 12-1 to 12-3 are in an operating state, and output predetermined output voltages Vout1 to Vout3 from the output terminals Tout1 to Tout3 as shown in FIGS.
[0057]
When the ambient temperature rises and reaches the temperature T2, as shown in FIG. 3A, the transistor Q101 is turned on when the thermal detection unit 42-1 is at a high level. When the transistor Q101 is turned on, as shown in FIG. 3D, it does not depend on the outputs of the thermal detection unit 42-2 shown in FIG. 3B and the thermal detection unit 42-3 shown in FIG. The base of the transistor Q104 becomes low level.
[0058]
When the base of the transistor Q104 becomes low level, the transistor Q104 is turned on, and current from the
[0059]
When the collector potential of the transistor Q11 becomes high level, the transistors Q11 to Q16 are turned on. When the transistors Q11 to Q16 are turned on, the base potentials of the transistors Q17 to Q19 become high level as shown in FIG.
[0060]
When the base potentials of the transistors Q17 to Q19 become high level, the transistors Q17 to Q19 are turned on. When the transistors Q17 to Q19 are turned on, the base potential of the transistor Q1 of the regulator units 12-1 to 12-3 becomes the ground level. Therefore, the transistor Q1 of the regulator units 12-1 to 12-3 is turned off. When the transistor Q1 is turned off, the output voltages Vout1 to Vout3 of the regulator units 12-1 to 12-3 become zero level as shown in FIGS.
[0061]
As described above, since the thermal detection units 42-1 to 42-3 are provided in the vicinity of the regulator units 12-1 to 12-3 that are heat generation sources, variations in temperature detection can be reduced. Further, when an overheating state is detected in any of the regulator units 12-1 to 12-3, all the operations of the regulator units 12-1 to 12-3 are stopped. For this reason, the overheat protection of the whole
[0062]
In the present embodiment, the
[0063]
【Effect of the invention】
As described above, according to the present invention, the temperature detection variation can be reduced by providing the temperature detection unit for detecting the temperature in each of the plurality of power supply circuits.
[0064]
In addition, when an overheat state is detected in any of the plurality of power supply circuits, all the operations of the plurality of power supply circuits are stopped, so that overheat protection of the entire semiconductor device can be reliably performed.
[Brief description of the drawings]
FIG. 1 is a block diagram of an embodiment of the present invention.
FIG. 2 is a circuit configuration diagram of an embodiment of the present invention.
FIG. 3 is an operation explanatory diagram of an embodiment of the present invention.
FIG. 4 is a block diagram of an example of a conventional power supply device.
FIG. 5 is a circuit configuration diagram of an example of a conventional power supply device.
FIG. 6 is a block diagram of another example of a conventional power supply device.
[Explanation of symbols]
11 Reference voltage unit 12-1 to 12-3
Claims (5)
前記複数の電源回路の夫々に設けられ、温度を検出する複数の温度検出部と、
前記複数の温度検出部のいずれかで検出温度が所定の温度以上になったときに、前記複数の電源回路のすべてを停止状態にする制御部とを有し、
前記温度検出部は、前記検出温度が所定の温度より小さいときは第1のレベルで、所定の温度より大きくなると第2のレベルとなる検出結果を出力しており、
前記制御部は、
前記温度検出部の検出結果の論理和を出力する論理和回路と、
前記論理和回路からの信号に応じてカレントミラー回路から電流が供給されるトランジスタにより、前記複数の電源回路のそれぞれの入出力間の出力トランジスタの動作を停止状態にする動作制御回路とを有することを特徴とする1チップの半導体装置。In a one-chip semiconductor device having a plurality of power supply circuits that generate an output voltage from an input voltage,
A plurality of temperature detectors provided in each of the plurality of power supply circuits to detect the temperature;
When the detected temperature in any of said plurality of temperature detecting unit exceeds a predetermined temperature, have a control unit for all of said plurality of power supply circuits in a stopped state,
The temperature detection unit outputs a detection result that is a first level when the detection temperature is lower than a predetermined temperature, and a second level when the detection temperature is higher than the predetermined temperature,
The controller is
A logical sum circuit that outputs a logical sum of detection results of the temperature detection unit;
An operation control circuit for stopping the operation of the output transistor between the input and output of each of the plurality of power supply circuits by a transistor to which a current is supplied from a current mirror circuit according to a signal from the OR circuit. A one- chip semiconductor device characterized by the above.
前記温度検出部の検出結果のすべてが前記第1のレベルのとき、前記複数の電源回路が動作状態となる第1の信号を前記動作制御回路に出力し、前記温度検出部の検出結果のいずれかが前記第2のレベルのとき、前記複数の電源回路が停止状態となる第2の信号を前記動作制御回路に出力するトランジスタを含む、請求項1記載の1チップの半導体装置。The OR circuit is
When all of the detection results of the temperature detection unit are at the first level, the first signal for operating the plurality of power supply circuits is output to the operation control circuit, and any of the detection results of the temperature detection unit is output. or when is the second level includes a transistor for outputting a second signal of the plurality of power supply circuit is stopped to the operation control circuit, one-chip semiconductor device according to claim 1, wherein.
前記温度検出部の夫々に設けられ、互いにコレクタが接続された第1のトランジスタと、
前記第1のトランジスタのコレクタが、ベースに接続された第2のトランジスタとを含み、
前記第1のトランジスタのそれぞれは、前記第1のレベルか前記第2のレベルかに応じてオン/オフし、
前記第2のトランジスタは、前記第1の信号と前記第2の信号のいずれかを出力する、請求項2に記載の1チップの半導体装置。The OR circuit is
A first transistor provided in each of the temperature detection units and having a collector connected to each other;
A collector of the first transistor includes a second transistor connected to a base;
Each of the first transistors is turned on / off according to whether the first level or the second level,
The one-chip semiconductor device according to claim 2 , wherein the second transistor outputs one of the first signal and the second signal.
前記第2のトランジスタのベースに接続され、前記入力電圧に基づいて電流を発生する電流源を含む、請求項3記載の1チップの半導体装置。The OR circuit is
4. The one-chip semiconductor device according to claim 3 , further comprising a current source connected to a base of the second transistor and generating a current based on the input voltage.
前記第2のトランジスタのベースと接地レベルとの間に設けられた抵抗を含む、請求項4記載の1チップの半導体装置。The OR circuit is
The one-chip semiconductor device according to claim 4 , comprising a resistor provided between a base of the second transistor and a ground level.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001109041A JP5145615B2 (en) | 2001-04-06 | 2001-04-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001109041A JP5145615B2 (en) | 2001-04-06 | 2001-04-06 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002315181A JP2002315181A (en) | 2002-10-25 |
JP5145615B2 true JP5145615B2 (en) | 2013-02-20 |
Family
ID=18961061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001109041A Expired - Fee Related JP5145615B2 (en) | 2001-04-06 | 2001-04-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5145615B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006260412A (en) * | 2005-03-18 | 2006-09-28 | Mitsumi Electric Co Ltd | Power supply circuit and device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62150412A (en) * | 1985-09-05 | 1987-07-04 | Toshiba Corp | Electronic equipment |
JP3015388B2 (en) * | 1989-07-25 | 2000-03-06 | 株式会社東芝 | Monolithic integrated circuit for power supply |
JPH10240367A (en) * | 1997-02-25 | 1998-09-11 | Toshiba Corp | Computer system and suspend control method for the same |
-
2001
- 2001-04-06 JP JP2001109041A patent/JP5145615B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002315181A (en) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546239A (en) | Non-continuous sensing apparatus for a temperature control | |
US20140147289A1 (en) | Fan control circuit | |
US8716992B2 (en) | Current limiting circuit and power supply circuit | |
JPH07209091A (en) | Detecting-signal providing device for temperature of microprocessor | |
JP3417891B2 (en) | Current detector | |
TWI651609B (en) | Low voltage locking circuit and device thereof integrated with reference voltage generating circuit | |
JPH03207218A (en) | Protective power controller | |
JP5145615B2 (en) | Semiconductor device | |
US6906902B2 (en) | Semiconductor integrated circuit | |
JPH01302849A (en) | Semiconductor integrated circuit device | |
WO2020165250A1 (en) | Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations | |
JP2009011112A (en) | Overcurrent protection circuit and electronic equipment using the same | |
WO2006093204A1 (en) | Semiconductor integrated circuit device | |
JP6439653B2 (en) | Constant voltage power circuit | |
JP3818197B2 (en) | Circuit device having a plurality of overheat detection circuits | |
JP4219750B2 (en) | IC chip temperature protection circuit | |
JP4286763B2 (en) | Overcurrent protection circuit and voltage generation circuit | |
TWI627390B (en) | Operating system and control circuit thereof | |
JPH01212364A (en) | Load current detection circuit | |
US20030151451A1 (en) | Constant voltage generating circuit | |
US20060291123A1 (en) | Providing accurate detection of chip overheat and local overheat conditions in integrated circuits | |
JPH0259630A (en) | Temperature detection circuit | |
US20040208226A1 (en) | Saturated transistor based temperature sensor | |
JPS5853730A (en) | Heat detecting circuit | |
JP3021222B2 (en) | Stabilized power supply circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5145615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |