JP5103279B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5103279B2 JP5103279B2 JP2008140791A JP2008140791A JP5103279B2 JP 5103279 B2 JP5103279 B2 JP 5103279B2 JP 2008140791 A JP2008140791 A JP 2008140791A JP 2008140791 A JP2008140791 A JP 2008140791A JP 5103279 B2 JP5103279 B2 JP 5103279B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- liquid crystal
- transparent conductive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
- G02F1/133555—Transflectors
Description
本発明は液晶表示装置に係り、特に、ＩＰＳ（In Plane Switching）型と称される横電界方式の液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to a horizontal electric field type liquid crystal display device called an IPS (In Plane Switching) type.
いわゆるアクティブ・マトリックス型の液晶表示装置は、液晶側の基板面の各画素領域に、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、該オンされた薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極を備えて構成される。 A so-called active matrix type liquid crystal display device includes a thin film transistor that is turned on by supplying a scanning signal from a gate signal line to each pixel region on a substrate surface on the liquid crystal side, and a drain signal line through the turned on thin film transistor. A pixel electrode to which a video signal is supplied is provided.
また、ＩＰＳ型と称される液晶表示装置は、その対向電極が、前記薄膜トランジスタを備える基板（ＴＦＴ基板）側に形成され、前記画素電極との間に前記基板と平行な成分を含む電界を生じさせるように構成されている。 Further, in a liquid crystal display device called an IPS type, the counter electrode is formed on the substrate (TFT substrate) side including the thin film transistor, and an electric field including a component parallel to the substrate is generated between the counter electrode and the pixel electrode. It is configured to let you.
そして、このような構成において、前記画素電極（あるいは対向電極）は、たとえば、画素領域のほぼ全域にわたって形成された面状の透明導電膜で形成され、対向電極（あるいは画素電極）は、前記画素電極（あるいは対向電極）を被って形成される絶縁膜上に前記画素電極（あるいは対向電極）と重畳して配置される複数の並設された線状の透明導電膜で形成されたものが知られている。 In such a configuration, the pixel electrode (or counter electrode) is formed of, for example, a planar transparent conductive film formed over almost the entire pixel region, and the counter electrode (or pixel electrode) is the pixel. It is known that it is formed of a plurality of parallel transparent conductive films arranged in parallel with the pixel electrode (or counter electrode) on an insulating film formed by covering the electrode (or counter electrode). It has been.
このようなＩＰＳ型の液晶表示装置は、画素の開口率を向上でき、また、広視野角に優れたものとして構成することができる。 Such an IPS liquid crystal display device can improve the aperture ratio of the pixel and can be configured to have a wide viewing angle.
そして、このような液晶表示装置は、その液晶層の膜厚が比較的薄く形成され、その均一化を図ることにより、コントラストの向上が図れるようになる。 このため、少なくとも、前記ＴＦＴ基板において、前記薄膜トランジスタを被って形成される保護膜として、塗布によって形成される樹脂膜を用いることにより、その表面を平坦化し、その上面に前記画素電極（あるいは対向電極）および対向電極（あるいは画素電極）を形成する技術が知られるに至っている。 In such a liquid crystal display device, the thickness of the liquid crystal layer is relatively thin, and the uniformity can be improved to improve the contrast. For this reason, at least on the TFT substrate, a resin film formed by coating is used as a protective film formed by covering the thin film transistor, so that the surface is flattened, and the pixel electrode (or counter electrode) is formed on the upper surface. ) And a technology for forming a counter electrode (or a pixel electrode).
なお、本願に関連する公知文献としては、下記の特許文献１ないし３がある。これら特許文献は、いずれも、塗布型の導電膜を用いた表示装置の記載がなされている。しかし、表示装置としては、上述のＩＰＳ型の液晶表示装置を対象としていないものとなっている。
上述したように、ＩＰＳ型の液晶表示装置において、ＴＦＴ基板の液晶側の表面を平坦にするため、塗布によって樹脂膜を形成する技術が知られている。 As described above, in the IPS liquid crystal display device, a technique of forming a resin film by coating is known in order to flatten the surface of the TFT substrate on the liquid crystal side.
しかし、液晶表示装置のさらなるコントランストの向上を図らんとした場合、上述の樹脂膜だけでは充分な平坦化を得られないということが指摘されている。 However, it has been pointed out that when the liquid crystal display device is intended to further improve the contrast, sufficient planarization cannot be obtained with the above-described resin film alone.
また、塗布によって樹脂膜を形成する場合、製造工数の増大をもたらすことになり、たとえば液晶表示装置として必須の部材を形成する際に、同時にＴＦＴ基板の液晶側の表面を平坦化できることが要望されている。 In addition, when a resin film is formed by coating, the number of manufacturing steps is increased. For example, when forming an indispensable member as a liquid crystal display device, it is desired that the surface of the TFT substrate on the liquid crystal side can be planarized at the same time. ing.
本発明の目的は、さらなるコントラストの向上を図ることのできる液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal display device capable of further improving contrast.
本発明の他の目的は、製造工数の増大をもたらすことなく、コントラストの向上を図ることのできる液晶表示装置を提供することにある。 Another object of the present invention is to provide a liquid crystal display device capable of improving the contrast without increasing the number of manufacturing steps.
なお、上記した課題以外のその他の課題は、本願明細書全体の記載または図面から明らかにされる。 In addition, other problems other than the above-described problems will be clarified from the entire description of the present specification or the drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。 Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
（１）本発明の液晶表示装置は、たとえば、液晶側の基板面の各画素領域に、ゲート信号線からの走査信号の供給によってオンする薄膜トランジスタと、該オンされた薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極との間に電界を生じさせる対向電極を備え、
前記画素領域は、反射画素部と透過画素部を有し、
前記画素電極と対向電極のうち一方の電極は、前記薄膜トランジスタを被って形成される保護膜の上面において、前記反射画素部に形成された凹凸面を被って形成される面状の金属電極と、該金属電極をも被って前記透過画素部に形成された面状の透明電極とで構成され、
前記画素電極と対向電極のうち他方の電極は、前記一方の電極をも被って形成された絶縁膜の上面に、前記一方の電極と重畳して並設された複数の線状の電極として構成され、
前記一方の電極のうち前記透明電極は、塗布により形成される透明導電膜で形成されており、
前記透明導電膜は、多層からなり、それらは、ＩＴＯの微粒子をインク状にして塗布した後に焼成を経て形成された膜、および導電性ポリマーをインク状にして塗布した後に焼成を経て形成された膜からなることを特徴とする。
(1) In the liquid crystal display device of the present invention, for example, a thin film transistor that is turned on by supplying a scanning signal from a gate signal line to each pixel region on the liquid crystal side substrate surface, and a drain signal line through the turned on thin film transistor A pixel electrode to which a video signal is supplied and a counter electrode that generates an electric field between the pixel electrode,
The pixel region has a reflective pixel portion and a transmissive pixel portion,
One of the pixel electrode and the counter electrode is a planar metal electrode formed on the upper surface of the protective film formed on the thin film transistor so as to cover the uneven surface formed on the reflective pixel portion; A planar transparent electrode formed on the transmissive pixel portion covering the metal electrode,
The other electrode of the pixel electrode and the counter electrode is configured as a plurality of linear electrodes arranged in parallel with the one electrode on the upper surface of the insulating film formed so as to cover the one electrode. And
Of the one electrode, the transparent electrode is formed of a transparent conductive film formed by coating ,
The transparent conductive film is composed of a plurality of layers, and the transparent conductive film is formed by applying ITO fine particles in ink form and then baking, and formed by applying conductive polymer in ink form and baking. It is characterized by comprising a film .
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。 The above-described configuration is merely an example, and the present invention can be modified as appropriate without departing from the technical idea. Further, examples of the configuration of the present invention other than the above-described configuration will be clarified from the entire description of the present specification or the drawings.
このように構成した液晶表示装置は、さらなるコントラストの向上を図ることができるようになる。また、製造工数の増大をもたらすことなく、コントラストの向上を図ることができるようになる。 The liquid crystal display device configured as described above can further improve the contrast. In addition, the contrast can be improved without increasing the number of manufacturing steps.
本発明のその他の効果については、明細書全体の記載から明らかにされる。 Other effects of the present invention will become apparent from the description of the entire specification.
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。 Embodiments of the present invention will be described with reference to the drawings. In each drawing and each example, the same or similar components are denoted by the same reference numerals and description thereof is omitted.
図２（ａ）は、本発明の液晶表示装置の画素の一実施例を示す平面図である。また、図２（ｂ）は、図２（ａ）に示した画素の等価回路図で幾何学的に対応させて描いている。 FIG. 2A is a plan view showing one embodiment of the pixel of the liquid crystal display device of the present invention. Further, FIG. 2B is drawn in a geometrically corresponding manner in the equivalent circuit diagram of the pixel shown in FIG.
図２（ａ）に示す画素は、マトリックス状に配置される複数の画素のうち、図中ｘ方向に配列される３個の画素を示している。これら各画素は、図中左側から、赤色（Ｒ）を担当する画素、緑色（Ｇ）を担当する画素、青色（Ｂ）を担当する画素を示し、カラー表示用の単位画素として示している。 The pixels shown in FIG. 2A indicate three pixels arranged in the x direction in the drawing among a plurality of pixels arranged in a matrix. These pixels are shown as a unit pixel for color display, from the left side in the figure, a pixel responsible for red (R), a pixel responsible for green (G), and a pixel responsible for blue (B).
各画素は、図中ｘ方向に延在しｙ方向に並設されるコモン信号線ＣＬとゲート信号線ＧＬ、図中ｙ方向に延在しｘ方向に並設される一対のドレイン信号線ＤＬとの間に形成されるようになっている。なお、図２（ａ）においては、赤色（Ｒ）担当の画素のドレイン信号線はＤＬ（Ｒ）、緑色（Ｇ）担当の画素のドレイン信号線はＤＬ（Ｇ）、青色（Ｂ）担当の画素のドレイン信号線はＤＬ（Ｂ）で示している。 Each pixel includes a common signal line CL and a gate signal line GL that extend in the x direction in the drawing and are juxtaposed in the y direction, and a pair of drain signal lines DL that extend in the y direction and are juxtaposed in the x direction in the drawing. It is designed to be formed between. In FIG. 2A, the drain signal line of the pixel in charge of red (R) is DL (R), and the drain signal line of the pixel in charge of green (G) is in charge of DL (G) and blue (B). The drain signal line of the pixel is indicated by DL (B).
各画素には薄膜トランジスタＴＦＴを備え、この薄膜トランジスタＴＦＴは、前記ゲート信号線ＧＬに走査信号が供給されるとオンになるようになっている。そして、このオンされた前記薄膜トランジスタＴＦＴを通して、ドレイン信号線ＤＬからの映像信号が画素電極ＰＸに供給されるようになっている。 Each pixel includes a thin film transistor TFT, and the thin film transistor TFT is turned on when a scanning signal is supplied to the gate signal line GL. The video signal from the drain signal line DL is supplied to the pixel electrode PX through the turned-on thin film transistor TFT.
なお、前記薄膜トランジスタＴＦＴの一端の電極（ソース電極）と画素電極ＰＸとの接続は絶縁膜（図１においてＰＡＳ２、ＰＡＳ１で示す）に形成したスルーホールＴＨを通してなされるとともに、前記ソース電極は、ドレイン信号線ＤＬおよびコモン信号線ＣＬと重畳するように延在され、これらドレイン信号線ＤＬおよびコモン信号線ＣＬとの間に容量を形成するようになっている。画素電ＰＸに供給された映像信号を比較的長く蓄積させるためである。 The connection between the electrode (source electrode) at one end of the thin film transistor TFT and the pixel electrode PX is made through a through hole TH formed in an insulating film (indicated by PAS2 and PAS1 in FIG. 1). The signal line DL and the common signal line CL are extended so as to overlap each other, and a capacitor is formed between the drain signal line DL and the common signal line CL. This is because the video signal supplied to the pixel electrode PX is accumulated for a relatively long time.
また、画素電極ＰＸ上には絶縁膜（図１において符号ＩＮで示す）を介して対向電極ＣＴが重畳して配置されている。この対向電極ＣＴは、たとえば図中ｙ方向に延在されｘ方向に並設された複数（図ではたとえば２個）の線状の電極で構成され、前記コモン信号線ＣＬと電気的に接続されている。 Further, the counter electrode CT is disposed on the pixel electrode PX so as to overlap with an insulating film (indicated by reference numeral IN in FIG. 1). The counter electrode CT is composed of, for example, a plurality of (for example, two in the figure) linear electrodes extending in the y direction and arranged in parallel in the x direction, and is electrically connected to the common signal line CL. ing.
このように構成された画素は、いわゆる横電界方式と称され、前記画素電極ＰＸと対向電極ＣＴの間に電圧ＶＬＣを与えることにより、基板（図１において符号ＳＵＢ１で示す）面に沿った成分を含む電界を生じさせ、液晶分子は該基板面内方向にオンオフ制御されるようになっている。 The pixel configured in this manner is called a so-called lateral electric field method, and a voltage V LC is applied between the pixel electrode PX and the counter electrode CT, so that it is along the surface of the substrate (indicated by reference numeral SUB1 in FIG. 1). An electric field containing a component is generated, and the liquid crystal molecules are controlled to be turned on and off in the in-plane direction of the substrate.
なお、図２に示す画素領域は、たとえば図中ｙ方向において２分され、図中下側において透過画素部ＴＲ、図中上側において反射画素部ＲＲとして構成されている。後述する説明で明らかとなるように、透過画素部ＴＲにおける画素電極ＰＸは透明導電膜で形成され、反射画素部ＲＲにおける画素電極ＰＸは反射効率の良好な金属膜を含んで形成されている。 The pixel region shown in FIG. 2 is, for example, divided into two in the y direction in the figure, and is configured as a transmissive pixel part TR on the lower side in the figure and a reflective pixel part RR on the upper side in the figure. As will be apparent from the description below, the pixel electrode PX in the transmissive pixel portion TR is formed of a transparent conductive film, and the pixel electrode PX in the reflective pixel portion RR is formed including a metal film having good reflection efficiency.
図１は、前記画素の断面図で、図２に示した画素において、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴ、透過画素部ＴＲの対向電極ＣＴ、スルーホールＴＨ、反射画素部ＲＲの対向電極ＣＴを横切る断面を示している。 FIG. 1 is a sectional view of the pixel. In the pixel shown in FIG. 2, the drain signal line DL, the thin film transistor TFT, the counter electrode CT of the transmissive pixel portion TR, the through hole TH, and the counter electrode CT of the reflective pixel portion RR are crossed. A cross section is shown.
図１において、まず、基板ＳＵＢ１がある。この基板ＳＵＢ１は図示しない他の基板（図７において符号ＳＵＢ２で示す）との間に液晶ＬＣを挟持するようになっている。 In FIG. 1, first, there is a substrate SUB1. The substrate SUB1 sandwiches the liquid crystal LC with another substrate (not shown) (noted as SUB2 in FIG. 7).
そして、前記基板ＳＵＢ１の液晶ＬＣ側の面には、ゲート信号線ＧＬが形成され、このゲート信号線ＧＬをも被ってゲート絶縁膜ＧＩが形成されている。 A gate signal line GL is formed on the surface of the substrate SUB1 on the liquid crystal LC side, and a gate insulating film GI is formed covering the gate signal line GL.
前記ゲート絶縁膜ＧＩ上であって前記ゲート信号線ＧＬの一部に重畳するようにして、半導体層ＳＥＣが形成されている。この半導体層ＳＥＣは薄膜トランジスタＴＦＴの半導体層となるもので、この半導体層ＳＥＣ上には、ドレイン信号線ＤＬの一部が重畳されたドレイン電極、およびソース電極ＳＴが形成されている。なお、ドレイン電極およびソース電極ＳＴの間の半導体層ＳＥＣは前記ゲート信号線ＧＬ上においてチャネル領域を形成するようになっている。前記ソース電極ＳＴは、薄膜トランジスタＴＦＴの形成領域を超えて延在され、その端部はスルーホールＴＨを通して後述する画素電極ＰＸとの電気的接続を図るようになっている。 A semiconductor layer SEC is formed on the gate insulating film GI so as to overlap a part of the gate signal line GL. The semiconductor layer SEC serves as a semiconductor layer of the thin film transistor TFT, and a drain electrode and a source electrode ST on which a part of the drain signal line DL is superimposed are formed on the semiconductor layer SEC. The semiconductor layer SEC between the drain electrode and the source electrode ST forms a channel region on the gate signal line GL. The source electrode ST extends beyond the region where the thin film transistor TFT is formed, and an end portion of the source electrode ST is designed to be electrically connected to a pixel electrode PX described later through a through hole TH.
このようにドレイン信号線ＤＬ、ソース電極ＳＴが形成された基板ＳＵＢの表面には第１保護膜ＰＡＳ１、および第２保護膜ＰＡＳ２が形成されている。第１保護膜ＰＡＳ１は無機絶縁膜によって形成され、第２保護膜ＰＡＳ２は有機絶縁膜によって形成されている。ここで、第２保護膜ＰＡＳ２として有機絶縁膜を用いたのは、塗布形成によって表面を平坦化することができるからである。 A first protective film PAS1 and a second protective film PAS2 are formed on the surface of the substrate SUB on which the drain signal line DL and the source electrode ST are thus formed. The first protective film PAS1 is formed of an inorganic insulating film, and the second protective film PAS2 is formed of an organic insulating film. Here, the reason why the organic insulating film is used as the second protective film PAS2 is that the surface can be planarized by coating.
反射画素領域ＲＲに相当する前記第２保護膜ＰＡＳ２の表面は、散在された複数の凹面が形成され、これら複数の凹面を被うたとえばＡｌ等の反射効率の良好な金属膜によって画素電極ＰＸ１が形成されている。この画素電極ＰＸ１は、その表面において、前記第２保護膜ＰＡＳ２の表面の凹凸が浮上されて形成され、たとえば太陽等の外来光の入射に対して乱反射させる機能をもたせるようになっている。 A plurality of scattered concave surfaces are formed on the surface of the second protective film PAS2 corresponding to the reflective pixel region RR, and the pixel electrode PX1 is formed of a metal film with good reflection efficiency such as Al covering the plurality of concave surfaces. Is formed. The pixel electrode PX1 is formed with the surface irregularities of the second protective film PAS2 floating on the surface thereof, and has a function of irregularly reflecting incident external light such as the sun.
また、前記第２保護膜ＰＡＳ２、第１保護膜ＰＡＳ１には、スルーホールＴＨが形成され、前記薄膜トランジスタＴＦＴのソース電極ＳＴの他端の一部を露出させるようになっている。このスルーホールＴＨは、たとえば、前記画素電極ＰＸ１の形成領域と異なる領域に形成され、該スルーホールＴＨを通して、次に説明する画素電極ＰＸ２を前記ソース電極ＳＴに電気的に接続させるようになっている。 Further, a through hole TH is formed in the second protective film PAS2 and the first protective film PAS1, and a part of the other end of the source electrode ST of the thin film transistor TFT is exposed. The through hole TH is formed, for example, in a region different from the region where the pixel electrode PX1 is formed, and the pixel electrode PX2 described below is electrically connected to the source electrode ST through the through hole TH. Yes.
前記第２保護膜ＰＡＳ２の上面を、前記画素電極ＰＸ１および前記スルーホールＴＨをも被って画素電極ＰＸ２が形成されている。ここで、この画素電極ＰＸ２の材料は、塗布によって形成される透明導電膜（以下、この明細書において塗布型透明導電膜と称する場合がある）によって構成されている。このため、該画素電極ＰＸ２の表面は、表面に凹凸が形成されている前記画素電極ＰＸ１上、および前記スルーホールＴＨ上においても平坦化させて形成できるという効果を奏するようになる。この画素電極ＰＸ２については、後に詳述する。 A pixel electrode PX2 is formed by covering the upper surface of the second protective film PAS2 with the pixel electrode PX1 and the through hole TH. Here, the material of the pixel electrode PX2 is configured by a transparent conductive film (hereinafter, referred to as a coating-type transparent conductive film in some cases) formed by coating. For this reason, the surface of the pixel electrode PX2 can be formed to be flat on the pixel electrode PX1 and the through-hole TH where the surface is uneven. The pixel electrode PX2 will be described in detail later.
また、図１、図２に示した液晶表示装置の画素は、透過画素部ＴＲと反射画素部ＲＲを備えたものであるが、必ずしもこれに限定されることはなく、透過画素部ＴＲのみからなる画素を有する液晶表示装置にも適用できる。前記塗布型透明導電膜を画素電極として形成できることに変わりはないからである。 The pixels of the liquid crystal display device shown in FIGS. 1 and 2 include the transmissive pixel portion TR and the reflective pixel portion RR. However, the present invention is not limited to this, and only from the transmissive pixel portion TR. The present invention can also be applied to a liquid crystal display device having a pixel. This is because the coating-type transparent conductive film can be formed as a pixel electrode.
図３（ａ）ないし（ｄ）は、それぞれ、前記画素電極ＰＸ１の材料として用いられる塗布型透明導電膜を示したものである。 FIGS. 3A to 3D each show a coating type transparent conductive film used as a material for the pixel electrode PX1.
図３（ａ）は、たとえばＩＴＯ（Indium Tin Oxide）等の金属酸化物の微粒子からなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を示している。図３（ｂ）は、たとえば導電性ポリマーからなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を示している。図３（ｃ）は、たとえばＩＴＯ等の金属酸化物の微粒子とたとえば導電性ポリマーの混合材からなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を示している。図３（ｄ）は、たとえば導電性ポリマーからなる透明導電膜を上述のように形成し、その上面に、たとえばＩＴＯ等の金属酸化物の微粒子を上述のように形成した透明導電膜の積層体からなる透明導電膜を示している。なお、図示していないが、たとえばＩＴＯ微粒子からなる透明導電膜と、たとえば導電性ポリマーからなる透明導電膜の順次積層体からなる透明導電膜であってもよい。なお、前記金属酸化物としてはＩＴＯの他に、ＩＺＯ（Indium Zinc Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）等が知られている。これら塗布型透明導電膜は、いずれも、表面を平坦化できる透明導電膜として形成することができる。 FIG. 3 (a) shows a transparent conductive film made of fine particles of a metal oxide such as ITO (Indium Tin Oxide), for example, which is applied in ink form and then baked. FIG. 3 (b) shows a transparent conductive film made of, for example, a conductive polymer, applied in ink form, and then baked. FIG. 3C shows a transparent conductive film made of a mixture of metal oxide fine particles such as ITO and a conductive polymer, for example, and applied in ink form and then baked. . FIG. 3D shows a laminate of transparent conductive films in which a transparent conductive film made of, for example, a conductive polymer is formed as described above, and fine particles of metal oxide such as ITO are formed on the upper surface thereof as described above. The transparent conductive film which consists of is shown. In addition, although not shown in figure, the transparent conductive film which consists of a transparent conductive film which consists of ITO fine particles, for example, and the transparent conductive film which consists of conductive polymers, for example may be sufficient. As the metal oxide, in addition to ITO, IZO (Indium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), and the like are known. Any of these coating-type transparent conductive films can be formed as a transparent conductive film whose surface can be planarized.
前記画素電極ＰＸ１は、その上面に画素電極ＰＸ２を直接積層させることにより、前記スルーホールＴＨを通して薄膜トランジスタＴＦＴのソース電極ＳＴと電気的に接続させる必要がなく、したがって、該スルーホールＴＨの近傍における光透過率の向上を図ることができるようになる。 The pixel electrode PX1 does not need to be electrically connected to the source electrode ST of the thin film transistor TFT through the through hole TH by directly laminating the pixel electrode PX2 on the upper surface thereof. Therefore, the light in the vicinity of the through hole TH The transmittance can be improved.
前記画素電極ＰＸ２が形成された基板ＳＵＢの表面には、該画素電極ＰＸ２をも被って絶縁膜ＩＮが形成され、この絶縁膜ＩＮの上面に対向電極ＣＴが形成されている。前記絶縁膜ＩＮは、前記画素電極ＰＸ２と対向電極ＣＴの層間絶縁膜としての機能、および前記画素電極ＰＸ２と対向電極ＣＴとの間に容量を構成する誘電体膜としての機能を有する。 An insulating film IN is formed on the surface of the substrate SUB on which the pixel electrode PX2 is formed so as to cover the pixel electrode PX2, and a counter electrode CT is formed on the upper surface of the insulating film IN. The insulating film IN has a function as an interlayer insulating film between the pixel electrode PX2 and the counter electrode CT, and a function as a dielectric film that forms a capacitor between the pixel electrode PX2 and the counter electrode CT.
前記対向電極ＣＴが形成された基板ＳＵＢの表面には、該対向電極ＣＴをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶ＬＣと直接に接触する膜で、該液晶ＬＣの分子の初期配向方向を決定させるようになっている。 An alignment film ORI1 is formed on the surface of the substrate SUB on which the counter electrode CT is formed so as to cover the counter electrode CT. This alignment film ORI1 is a film that is in direct contact with the liquid crystal LC, and determines the initial alignment direction of the molecules of the liquid crystal LC.
なお、図１に示した構成では、画素電極ＰＸ１はスルーホールＴＨの形成領域を回避して形成しているが、これに限定されることはなく、該スルーホールＴＨを被うようにして形成してもよい。 In the configuration shown in FIG. 1, the pixel electrode PX1 is formed so as to avoid the formation region of the through hole TH. However, the present invention is not limited to this and is formed so as to cover the through hole TH. May be.
このように構成された液晶表示装置は、画素電極ＰＸ２を塗布型透明導電膜によって形成している。このため、該画素電極ＰＸ２の表面を平坦化して形成することができる。前記反射画素部ＲＲにおいて前記画素電極ＰＸ１の表面は凹凸を有し、前記透過画素部ＴＲにおいて前記薄膜トランジスタＴＦＴの表面は凹凸を有するが、前記塗布型透明導電膜からなる画素電極ＰＸ２は、これらの凹凸を吸収し表面に該凹凸を顕在化させないようにすることができる。それ故、この画素電極ＰＸに積層させて形成する絶縁膜ＩＮ、対向電極ＣＴ、および配向膜ＯＲＩ１を形成した場合でも、該配向膜ＯＲＩ１の表面は凹凸が大幅に低減された平坦面とすることができる。したがって、液晶層内に発生する電界の乱れが少なくなり、表示のコントラストを向上させる効果を奏する。 In the liquid crystal display device configured as described above, the pixel electrode PX2 is formed of a coating-type transparent conductive film. Therefore, the surface of the pixel electrode PX2 can be flattened. In the reflective pixel portion RR, the surface of the pixel electrode PX1 has irregularities, and in the transmissive pixel portion TR, the surface of the thin film transistor TFT has irregularities, but the pixel electrode PX2 made of the coating-type transparent conductive film It is possible to absorb the unevenness and prevent the unevenness from appearing on the surface. Therefore, even when the insulating film IN, the counter electrode CT, and the alignment film ORI1 formed by being stacked on the pixel electrode PX are formed, the surface of the alignment film ORI1 should be a flat surface with greatly reduced unevenness. Can do. Therefore, the disturbance of the electric field generated in the liquid crystal layer is reduced, and the display contrast is improved.
図１に示した構成の場合、保護膜ＰＡＳ２として塗布により形成した樹脂膜を用いている。このため、光透過部ＴＲにおいて、その表面をある程度平坦化できるが、その上層に前記塗布型透明導電膜からなる画素電極ＰＸ２を形成することにより、その表面の平坦化を向上させることができる。 In the case of the configuration shown in FIG. 1, a resin film formed by coating is used as the protective film PAS2. For this reason, the surface of the light transmission part TR can be flattened to some extent, but the flattening of the surface can be improved by forming the pixel electrode PX2 made of the coating-type transparent conductive film as an upper layer.
なお、図１に示した構成では、上述の保護膜ＰＡＳ２を形成しているが、この保護膜ＰＡＳ２はなくてもよい。塗布導電膜からなる画素電極ＰＸ２を形成することによって、液晶と接触する側の表面を平坦化することができるからである。したがって、前記保護膜ＰＡＳ２を特に形成する必要がなくなり、製造工数の低減を図ることができるようになる。 In the configuration shown in FIG. 1, the above-described protective film PAS2 is formed, but this protective film PAS2 may not be provided. This is because the surface on the side in contact with the liquid crystal can be planarized by forming the pixel electrode PX2 made of the coated conductive film. Therefore, it is not necessary to form the protective film PAS2 in particular, and the number of manufacturing steps can be reduced.
また、前記塗布型透明導電膜を以下に示す膜厚に設定することにより、画素電極ＰＸ２として適切なシート抵抗および光透過率を得ることができる。 In addition, by setting the coating-type transparent conductive film to the following film thickness, it is possible to obtain appropriate sheet resistance and light transmittance as the pixel electrode PX2.
図４は、塗布型透明導電膜のシート抵抗と透過率の関係を、複数の試料（Ａ、Ｂ、Ｃ）を用いて示したグラフである。前記グラフの縦軸は透過率（％）を、横軸はシート抵抗（Ω／□）を示している。透過率の検出に用いた光の波長λは５００ｎｍとした。また、前記各試料における特性曲線の近傍に示す数値は膜厚（μｍ）を示している。 FIG. 4 is a graph showing the relationship between the sheet resistance and transmittance of the coated transparent conductive film using a plurality of samples (A, B, C). The vertical axis of the graph represents transmittance (%), and the horizontal axis represents sheet resistance (Ω / □). The wavelength λ of the light used for detecting the transmittance was 500 nm. The numerical value shown in the vicinity of the characteristic curve in each sample indicates the film thickness (μm).
ここで、前記各試料は、いずれも、電流経路が多いと伝導率は高くなり、材料の光吸収係数と膜厚の積で光吸収が決定づけられることから、膜厚の増加によってシート抵抗と透過率はともに減少する性質を有する。 Here, in each of the samples, the conductivity increases when there are many current paths, and the light absorption is determined by the product of the light absorption coefficient of the material and the film thickness. Both rates have the property of decreasing.
そして、前記塗布型透明導電膜を上述した電極ＰＸ２として構成する場合、シート抵抗は、画像表示の駆動周波数に追随させるためにある既定値以下でなければならず、透過率は、輝度を低下させないためにある既定値以上でなければならない。このことから、塗布型透明導電膜の膜厚に対し、シート抵抗の透過率はトレードオフの関係にあり、両者が仕様を同時に満たすためには、膜厚に上限および下限が規定されることとなる。 When the coating-type transparent conductive film is configured as the above-described electrode PX2, the sheet resistance must be equal to or lower than a predetermined value in order to follow the image display drive frequency, and the transmittance does not decrease the luminance. Must be greater than a certain default value. From this, the transmittance of the sheet resistance is in a trade-off relationship with the film thickness of the coating type transparent conductive film, and in order for both to satisfy the specifications at the same time, an upper limit and a lower limit are specified for the film thickness. Become.
図４に示すグラフでは、その領域のどこの個所を通過するかは前記試料の種類によって異なり、また、ある領域（ある範囲のシート抵抗とある範囲の透過率によって定まる）を限定することにより、試料とその膜厚が特定されるようになっている。図４のグラフの作成において検査した各試料は、いずれも図３（ａ）ないし（ｄ）に示すものを用いており、それらは、得ようとする所望のシート抵抗および透過率の範囲によって、膜厚の範囲を設定できるようになっている。 In the graph shown in FIG. 4, which part of the region passes depends on the type of the sample, and by limiting a certain region (determined by a certain range of sheet resistance and a certain range of transmittance), The sample and its film thickness are specified. Each sample inspected in the creation of the graph of FIG. 4 uses the one shown in FIGS. 3 (a) to (d), depending on the desired sheet resistance and transmittance range to be obtained. The range of film thickness can be set.
また、図５は、塗布型透明導電膜の膜厚と平坦化率の関係を、前述した試料と同じ試料（Ａ、Ｂ、Ｃ）を用いて示したグラフである。前記グラフの縦軸は平坦化率を、横軸は膜厚（ｎｍ）を示している。 FIG. 5 is a graph showing the relationship between the film thickness of the coating type transparent conductive film and the flattening rate using the same samples (A, B, C) as the above-described samples. The vertical axis of the graph represents the flattening rate, and the horizontal axis represents the film thickness (nm).
ここで、平坦化率とは、（Ｒａｍａｘ−Ｒｂｍａｘ）／Ｒａｍａｘで示される値としている。Ｒａｍａｘは下地層の最大高さ、Ｒｂｍａｘは塗布型透明導電膜の最大高さを示している。すなわち、平坦化率は、塗布型透明導電膜の下地層の凹凸の最大高さと該塗布型透明導電膜の表面の最大高さから算出される値で、完全な平坦化の場合は１に、平坦化効果のない場合は０となる。 Here, the flattening rate is a value represented by (R a max−R b max) / R a max. R a max represents the maximum height of the underlayer, and R b max represents the maximum height of the coating type transparent conductive film. That is, the flattening rate is a value calculated from the maximum height of the unevenness of the underlayer of the coating type transparent conductive film and the maximum height of the surface of the coating type transparent conductive film, and is 1 in the case of complete planarization, 0 when there is no flattening effect.
平坦化率は膜厚に対しほぼ比例する関係にあるが、その比例係数は塗布型透明導電膜の種類に応じて決まる傾向がある。 Although the flattening rate is in a substantially proportional relationship with the film thickness, the proportionality factor tends to be determined according to the type of the coating type transparent conductive film.
このため、図４のグラフを用い、このグラフによって既定した塗布型透明導電膜の種類と膜厚により、どの程度の平坦化が実現できるかを特定することができる。また、逆に、必要な範囲の平坦化率を特定することにより、膜厚の範囲を特定することができる。 Therefore, by using the graph of FIG. 4, it is possible to specify how much flattening can be realized by the type and film thickness of the coating-type transparent conductive film defined by this graph. Conversely, the film thickness range can be specified by specifying the flattening rate within the required range.
下記の表は、上記図４に示すグラフ、および図５に示すグラフに基づいて、たとえば前記電極ＰＸ２の膜厚を、用いた塗布型透明導電膜の種類に応じて、設定したものである。これにより、前記電極ＰＸ２において、所望のシート抵抗、透過率、および平坦度を得ることができた。 The following table is based on the graph shown in FIG. 4 and the graph shown in FIG. 5, for example, in which the film thickness of the electrode PX2 is set according to the type of the coated transparent conductive film used. Thereby, in the electrode PX2, desired sheet resistance, transmittance, and flatness could be obtained.
塗布型透明導電膜として、図３（ａ）に示したように、ＩＴＯの微粒子からなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を用いた場合、その膜厚は、０μｍ以上、３μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ９以下、透過率が９０％以下、平坦度は０．２〜０．５にすることができた。 As the coating-type transparent conductive film, as shown in FIG. 3 (a), when a transparent conductive film made of ITO fine particles, applied in the form of ink and then baked is used, the film The thickness is 0 μm or more and 3 μm or less. The coated transparent conductive film thus obtained could have a sheet resistance of 1.0 × 10E9 or less, a transmittance of 90% or less, and a flatness of 0.2 to 0.5.
塗布型透明導電膜として、図３（ｂ）に示したように、導電性ポリマーからなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を用いた場合、その膜厚は、０μｍ以上、１μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ９以下、透過率が９０％以下、平坦度は０．０５〜０．３にすることができた。 As the coating-type transparent conductive film, as shown in FIG. 3B, when a transparent conductive film made of a conductive polymer, applied in ink form and then baked is used, the film The thickness is not less than 0 μm and not more than 1 μm. The coated transparent conductive film obtained in this way has a sheet resistance of 1.0 × 10E9 or less, a transmittance of 90% or less, and a flatness of 0.05 to 0.3.
塗布型透明導電膜として、図３（ｃ）、（ｄ）に示すように、ＩＴＯ微粒子と導電性ポリマーの混合材、積層体で形成した透明導電膜を用いた場合、その膜厚は、０μｍ以上、２μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ９以下、透過率が９０％以下、平坦度は０．０５〜０．４にすることができた。 As shown in FIGS. 3C and 3D, when a transparent conductive film formed of a mixture of ITO fine particles and a conductive polymer or a laminate is used as the coating type transparent conductive film, the film thickness is 0 μm. The thickness is 2 μm or less. The coated transparent conductive film obtained in this way has a sheet resistance of 1.0 × 10E9 or less, a transmittance of 90% or less, and a flatness of 0.05 to 0.4.
次に、図１の構成において、反射画素部ＲＲを設けず、透過画素部ＴＲのみの構成とし、したがって画素電極ＰＸ１が形成されていない場合の画素電極ＰＸ２について説明する。 Next, the pixel electrode PX2 in the configuration of FIG. 1 in which the reflective pixel portion RR is not provided and only the transmissive pixel portion TR is configured and therefore the pixel electrode PX1 is not formed will be described.
塗布型透明導電膜として、図３（ａ）に示したように、ＩＴＯの微粒子からなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を用いた場合、その膜厚は、０．１μｍ以上、３μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ５以下、透過率が９０％以下、平坦度は０．１〜０．５にすることができた。 As the coating-type transparent conductive film, as shown in FIG. 3 (a), when a transparent conductive film made of ITO fine particles, applied in the form of ink and then baked is used, the film The thickness is 0.1 μm or more and 3 μm or less. The coated transparent conductive film thus obtained could have a sheet resistance of 1.0 × 10E5 or less, a transmittance of 90% or less, and a flatness of 0.1 to 0.5.
塗布型透明導電膜として、図３（ｂ）に示したように、導電性ポリマーからなり、それをインク状にして塗布した後に、焼成を経て形成された透明導電膜を用いた場合、その膜厚は、０．０５μｍ以上、１μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ５以下、透過率が９０％以下、平坦度は０．０１〜０．３にすることができた。 As the coating-type transparent conductive film, as shown in FIG. 3B, when a transparent conductive film made of a conductive polymer, applied in ink form and then baked is used, the film The thickness is 0.05 μm or more and 1 μm or less. The coated transparent conductive film thus obtained could have a sheet resistance of 1.0 × 10E5 or less, a transmittance of 90% or less, and a flatness of 0.01 to 0.3.
塗布型透明導電膜として、図３（ｃ）、（ｄ）に示すように、ＩＴＯ微粒子と導電性ポリマーの混合材、積層体で形成した透明導電膜を用いた場合、その膜厚は、０．０５μｍ以上、２μｍ以下とする。これにより得られる塗布型透明導電膜は、シート抵抗が１．０×１０Ｅ５以下、透過率が９０％以下、平坦度は０．０１〜０．４にすることができた。 As shown in FIGS. 3C and 3D, when a transparent conductive film formed of a mixture of ITO fine particles and a conductive polymer or a laminate is used as the coating type transparent conductive film, the film thickness is 0. .05 μm or more and 2 μm or less. The coated transparent conductive film thus obtained was able to have a sheet resistance of 1.0 × 10E5 or less, a transmittance of 90% or less, and a flatness of 0.01 to 0.4.
図６は、図１に示した液晶表示装置の製造方法の一実施例を示す工程図である。図６において、ガラスからなる基板ＳＵＢを用意し、該基板ＳＵＢを洗浄する（ＳＴ１）。前記基板ＳＵＢの液晶側の面に、ゲート信号線ＧＬ、ゲート絶縁膜ＧＩ、半導体層ＳＥＣ、ドレイン信号線ＤＬ、ソース電極ＳＴ等を形成することにより、薄膜トランジスタＴＦＴを形成する（ＳＴ２）。前記薄膜トランジスタＴＦＴを被って前記基板ＳＵＢの面に無機絶縁膜からなる保護膜ＰＡＳ１を形成する（ＳＴ３）。前記保護膜ＰＡＳ１の上面に有機絶縁膜からなる保護膜ＰＡＳ２を形成する。なお、この保護膜ＰＡＳ２は必ずしも形成する必要はない（ＳＴ４）。たとえばＡｌからなる金属膜を前記保護膜ＰＡＳ２の上面に形成し（ＳＴ５）、該金属膜をパターニングすることにより画素電極ＰＸ１を形成する（ＳＴ６）。塗布型透明導電膜を形成することにより画素電極ＰＸ２を形成する（ＳＴ７）。前記画素電極ＰＸ２をも被って絶縁膜ＩＮを形成する（ＳＴ８）。前記絶縁膜ＩＮ上に対向電極ＣＴを形成する（ＳＴ９）。前記対向電極ＣＴをも被って配向膜ＯＲＩ１を形成する（ＳＴ１０）。これにより、いわゆるＴＦＴ基板が完成する（ＳＴ１１）。 FIG. 6 is a process diagram showing an embodiment of a manufacturing method of the liquid crystal display device shown in FIG. In FIG. 6, a substrate SUB made of glass is prepared, and the substrate SUB is cleaned (ST1). A thin film transistor TFT is formed by forming a gate signal line GL, a gate insulating film GI, a semiconductor layer SEC, a drain signal line DL, a source electrode ST, and the like on the liquid crystal side surface of the substrate SUB (ST2). A protective film PAS1 made of an inorganic insulating film is formed on the surface of the substrate SUB so as to cover the thin film transistor TFT (ST3). A protective film PAS2 made of an organic insulating film is formed on the upper surface of the protective film PAS1. Note that the protective film PAS2 is not necessarily formed (ST4). For example, a metal film made of Al is formed on the upper surface of the protective film PAS2 (ST5), and the pixel film PX1 is formed by patterning the metal film (ST6). A pixel electrode PX2 is formed by forming a coating-type transparent conductive film (ST7). An insulating film IN is formed covering the pixel electrode PX2 (ST8). A counter electrode CT is formed on the insulating film IN (ST9). An alignment film ORI1 is formed covering the counter electrode CT (ST10). Thereby, a so-called TFT substrate is completed (ST11).
図７は、図１、図２に示した画素を備える液晶表示装置（パネル）の構成の一実施例を示す斜視分解図である。 FIG. 7 is an exploded perspective view showing an embodiment of the configuration of a liquid crystal display device (panel) including the pixels shown in FIGS. 1 and 2.
図７において、まず、ＴＦＴ基板ＳＵＢ１があり、このＴＦＴ基板ＳＵＢ１の液晶側の面には、マトリックス状に複数の画素ＰＩＸが形成され、これら各画素ＰＩＸの周辺には駆動回路ＳＣＴが形成されている。前記各画素ＰＸの上面には配向膜ＯＲＩ１が形成され、この配向膜ＯＲＩ１は液晶ＬＣと直接に接触する膜となっている。前記ＴＦＴ基板ＳＵＢ１の前記液晶ＬＣと反対側の面には偏光板ＰＬ１が配置されている。一方、フィルタ基板ＳＵＢ２があり、このフィルタ基板ＳＵＢ２の液晶側の面には、カラーフィルタＣＦが形成されている。前記カラーフィルタＣＦの上面には配向膜ＯＲＩ２が形成され、この配向膜ＯＲＩ２は前記液晶ＬＣと直接に接触する膜となっている。前記フィルタ基板ＳＵＢ２の前記液晶ＬＣと反対側の面に偏光板ＰＬ２が配置されている。 In FIG. 7, there is a TFT substrate SUB1. A plurality of pixels PIX are formed in a matrix on the surface of the TFT substrate SUB1 on the liquid crystal side, and a drive circuit SCT is formed around each pixel PIX. Yes. An alignment film ORI1 is formed on the upper surface of each pixel PX, and this alignment film ORI1 is a film that is in direct contact with the liquid crystal LC. A polarizing plate PL1 is disposed on the surface of the TFT substrate SUB1 opposite to the liquid crystal LC. On the other hand, there is a filter substrate SUB2, and a color filter CF is formed on the liquid crystal side surface of the filter substrate SUB2. An alignment film ORI2 is formed on the upper surface of the color filter CF, and the alignment film ORI2 is a film that is in direct contact with the liquid crystal LC. A polarizing plate PL2 is disposed on the surface of the filter substrate SUB2 opposite to the liquid crystal LC.
このような構成において、前記配向膜ＯＲＩ１、ＯＲＩ２は液晶ＬＣの分子の初期配向方向を決定する膜となっている。また、偏光板ＰＬ１、ＰＬ２は液晶ＬＣの分子の駆動を可視化できる光学板となっている。 In such a configuration, the alignment films ORI1 and ORI2 are films that determine the initial alignment direction of the molecules of the liquid crystal LC. The polarizing plates PL1 and PL2 are optical plates that can visualize the driving of the molecules of the liquid crystal LC.
なお、上述した実施例では、塗布型透明導電膜は画素電極ＰＸ２を構成するようにして説明したものである。しかし、図１に示す構成において、図中画素電極ＰＸ１および画素電極ＰＸ１として示す部分を対向電極とし、図中対向電極ＣＴとして示す部分を画素電極として構成することもできる。この場合、図中対向電極ＣＴとして示す部分を薄膜トランジスタＴＦＴと接続し、図中画素電極ＰＸ１および画素電極ＰＸ１として示す部分を映像信号に対して基準となる信号が供給されるようにする。この場合にあって、前記対向電極を上述した構成からなる塗布型透明導電膜で形成することができる。 In the embodiment described above, the coating type transparent conductive film is described as constituting the pixel electrode PX2. However, in the configuration shown in FIG. 1, the portion shown as the pixel electrode PX1 and the pixel electrode PX1 in the drawing can be configured as a counter electrode, and the portion shown as the counter electrode CT in the drawing can be configured as a pixel electrode. In this case, the portion shown as the counter electrode CT in the drawing is connected to the thin film transistor TFT so that the reference signal for the video signal is supplied to the portion shown as the pixel electrode PX1 and the pixel electrode PX1 in the drawing. In this case, the counter electrode can be formed of a coating-type transparent conductive film having the above-described configuration.
図８ないし図１１は、図７に示した液晶表示装置（パネル）が備えられた各種機器を示している。図８は、ＰＣ用のモニタを示し、該モニタには本発明による液晶表示装置ＰＮＬが組み込まれている。図９は、携帯電話を示し、該携帯電話には本発明による液晶表示装置ＰＮＬが組み込まれている。図１０は、携帯端末を示し、該携帯端末には本発明による液晶表示装置ＰＮＬが組み込まれている。図１１は、デジタルカメラを示し、該デジタルカメラには本発明による液晶表示装置ＰＮＬが組み込まれている。 8 to 11 show various devices including the liquid crystal display device (panel) shown in FIG. FIG. 8 shows a monitor for a PC, in which the liquid crystal display device PNL according to the present invention is incorporated. FIG. 9 shows a mobile phone, in which the liquid crystal display device PNL according to the present invention is incorporated. FIG. 10 shows a portable terminal, in which the liquid crystal display device PNL according to the present invention is incorporated. FIG. 11 shows a digital camera, in which the liquid crystal display device PNL according to the present invention is incorporated.
ＧＬ……ゲート信号線、ＣＬ……コモン信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＰＸ１……画素電極（塗布型透明導電膜）、ＰＸ２……画素電極（金属膜）、ＣＴ……対向電極、ＴＨ……スルーホール、ＰＡＳ１、ＰＡＳ２……保護膜、ＩＮ……絶縁膜、ＳＵＢ１……基板（ＴＦＴ基板）、ＳＵＢ２……基板（フィルタ基板）、ＰＩＸ……画素、ＳＣＴ……周辺回路、ＯＲＩ１、ＯＲＩ２……配向膜、ＰＬ１、ＰＬ２……偏光板、ＣＦ……カラーフィルタ、ＬＣ……液晶、ＰＮＬ……液晶表示装置（パネル）。 GL: Gate signal line, CL: Common signal line, DL: Drain signal line, TFT: Thin film transistor, PX: Pixel electrode, PX1: Pixel electrode (coated transparent conductive film), PX2: Pixel electrode (Metal film), CT ... Counter electrode, TH ... Through hole, PAS1, PAS2 ... Protective film, IN ... Insulating film, SUB1 ... Substrate (TFT substrate), SUB2 ... Substrate (filter substrate), PIX ... Pixel, SCT ... Peripheral circuit, ORI1, ORI2 ... Alignment film, PL1, PL2 ... Polarizing plate, CF ... Color filter, LC ... Liquid crystal, PNL ... Liquid crystal display device (panel).
Claims (1)
前記画素領域は、反射画素部と透過画素部を有し、
前記画素電極と対向電極のうち一方の電極は、前記薄膜トランジスタを被って形成される保護膜の上面において、前記反射画素部に形成された凹凸面を被って形成される面状の金属電極と、該金属電極をも被って前記透過画素部に形成された面状の透明電極とで構成され、
前記画素電極と対向電極のうち他方の電極は、前記一方の電極をも被って形成された絶縁膜の上面に、前記一方の電極と重畳して並設された複数の線状の電極として構成され、
前記一方の電極のうち前記透明電極は、塗布により形成される透明導電膜で形成されており、
前記透明導電膜は、多層からなり、それらは、ＩＴＯの微粒子をインク状にして塗布した後に焼成を経て形成された膜、および導電性ポリマーをインク状にして塗布した後に焼成を経て形成された膜からなる
ことを特徴とする液晶表示装置。 A thin film transistor that is turned on by supplying a scanning signal from a gate signal line, a pixel electrode to which a video signal from a drain signal line is supplied via the turned on thin film transistor, in each pixel region on the liquid crystal side substrate surface, Provided with a counter electrode that generates an electric field between the pixel electrode,
The pixel region has a reflective pixel portion and a transmissive pixel portion,
One of the pixel electrode and the counter electrode is a planar metal electrode formed on the upper surface of the protective film formed on the thin film transistor so as to cover the uneven surface formed on the reflective pixel portion; A planar transparent electrode formed on the transmissive pixel portion covering the metal electrode,
The other electrode of the pixel electrode and the counter electrode is configured as a plurality of linear electrodes arranged in parallel with the one electrode on the upper surface of the insulating film formed so as to cover the one electrode. And
Of the one electrode, the transparent electrode is formed of a transparent conductive film formed by coating ,
The transparent conductive film is composed of a plurality of layers, and the transparent conductive film is formed by applying ITO fine particles in ink form and then baking, and formed by applying conductive polymer in ink form and baking. A liquid crystal display device comprising a film .
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008140791A JP5103279B2 (en) | 2008-05-29 | 2008-05-29 | Liquid crystal display |
| US12/474,312 US8154699B2 (en) | 2008-05-29 | 2009-05-29 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008140791A JP5103279B2 (en) | 2008-05-29 | 2008-05-29 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009288505A JP2009288505A (en) | 2009-12-10 |
| JP5103279B2 true JP5103279B2 (en) | 2012-12-19 |
Family
ID=41379351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008140791A Expired - Fee Related JP5103279B2 (en) | 2008-05-29 | 2008-05-29 | Liquid crystal display |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8154699B2 (en) |
| JP (1) | JP5103279B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222465A (en) * | 2011-04-05 | 2012-11-12 | Sony Corp | Image processing apparatus, image processing method, and computer program |
| KR102071008B1 (en) | 2013-04-10 | 2020-01-30 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998021755A2 (en) * | 1996-11-12 | 1998-05-22 | International Business Machines Corporation | Patterns of electrically conducting polymers and their application as electrodes or electrical contacts |
| JPH0481820A (en) * | 1990-07-25 | 1992-03-16 | Hitachi Ltd | Active matrix substrate and liquid crystal display element using the same |
| US5959708A (en) * | 1996-06-21 | 1999-09-28 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having a conductive high molecular film for preventing the fringe field in the in-plane switching mode |
| JPH10321232A (en) * | 1997-05-15 | 1998-12-04 | Fujikura Ltd | Electrode composition |
| JP3979450B2 (en) | 1997-08-20 | 2007-09-19 | 株式会社日立プラズマパテントライセンシング | Display panel electrode forming method |
| JP2000338528A (en) * | 1999-05-31 | 2000-12-08 | Sony Corp | Optical device and its production |
| JP2004022224A (en) * | 2002-06-13 | 2004-01-22 | Mitsubishi Materials Corp | Coating liquid and method for forming transparent conductive film, method of manufacturing thin film transistor for liquid crystal display, and liquid crystal display |
| JP2004191557A (en) | 2002-12-10 | 2004-07-08 | Sharp Corp | Display device and method of manufacturing the same |
| CN100459060C (en) * | 2003-02-05 | 2009-02-04 | 株式会社半导体能源研究所 | Manufacture method of display device |
| JP2005019056A (en) * | 2003-06-24 | 2005-01-20 | Toray Ind Inc | Composite transparent conductive base material and display using the same |
| KR100653474B1 (en) * | 2003-09-26 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | fringe field switching liquid crystal display |
| JP4169035B2 (en) * | 2005-07-15 | 2008-10-22 | エプソンイメージングデバイス株式会社 | Liquid crystal device and electronic device |
| JP5252334B2 (en) * | 2006-06-02 | 2013-07-31 | Ｎｌｔテクノロジー株式会社 | Transflective liquid crystal display device |
| JP2008021617A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Liquid material, forming method of transparent conductive film, and manufacturing method of electro-optical device |
| JP2008020850A (en) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | Liquid crystal device, method of manufacturing the same, and electronic apparatus |
| JP2008052912A (en) * | 2006-08-22 | 2008-03-06 | Seiko Epson Corp | Liquid material for transparent conductive film formation, method for forming transparent conductive film, and method for manufacturing electrooptical device |
| US7868959B2 (en) * | 2006-11-21 | 2011-01-11 | Hitachi Displays, Ltd. | Liquid crystal display device having common electrodes formed over the main face of an insulating substrate and made of a coating type electroconductive film inside a bank to regulate the edges thereof |
| KR101311299B1 (en) * | 2006-12-07 | 2013-09-25 | 엘지디스플레이 주식회사 | Transelective thin film transistor liquid crystal display device and fabricating method thereof |
-
2008
- 2008-05-29 JP JP2008140791A patent/JP5103279B2/en not_active Expired - Fee Related
-
2009
- 2009-05-29 US US12/474,312 patent/US8154699B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20090296031A1 (en) | 2009-12-03 |
| JP2009288505A (en) | 2009-12-10 |
| US8154699B2 (en) | 2012-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3971778B2 (en) | Display device | |
| US20190033632A1 (en) | Viewing angle switchable liquid crystal display device and viewing angle switching method | |
| TWI533051B (en) | Liquid crystal display | |
| JP4644158B2 (en) | Horizontal electric field type liquid crystal display device and manufacturing method thereof | |
| TWI484259B (en) | Displays with minimized curtain mura | |
| JP5173966B2 (en) | Liquid crystal display | |
| JP4167085B2 (en) | Liquid crystal display | |
| US7852420B2 (en) | Liquid crystal display device which reduces unevenness in an upper surface of at least an electrode | |
| JP5917127B2 (en) | Liquid crystal display | |
| JP2010204536A (en) | Liquid crystal display element and image display device using the same | |
| JP5103279B2 (en) | Liquid crystal display | |
| WO2013086905A1 (en) | Semi-reflective semi-transparent liquid crystal panel | |
| US8576369B2 (en) | Liquid crystal display device and manufacturing method of liquid crystal display device | |
| KR101146490B1 (en) | In Plane Switching Mode Display device and the fabrication method thereof | |
| US8384869B2 (en) | Liquid crystal display device | |
| JP2014186137A (en) | Liquid crystal display device | |
| WO2013123890A1 (en) | Wide-viewing-angle liquid crystal display | |
| TW201825991A (en) | Array substrate and liquid crystal display device including the same | |
| TW201229638A (en) | Pixel structure and display panel | |
| JP2001042317A (en) | Semitransmitting reflection type and reflection type liquid crystal device and electronic appliance using the same | |
| US9588366B2 (en) | Liquid crystal display device comprising a capacitance insulating film having a thickness and a dielectric constant | |
| KR101297737B1 (en) | Liquid crystal display | |
| JP5334012B2 (en) | Transflective liquid crystal display panel and electronic equipment | |
| JP2018205543A (en) | Liquid crystal display | |
| JP4711439B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5103279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |