JP5100611B2 - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP5100611B2 JP5100611B2 JP2008277049A JP2008277049A JP5100611B2 JP 5100611 B2 JP5100611 B2 JP 5100611B2 JP 2008277049 A JP2008277049 A JP 2008277049A JP 2008277049 A JP2008277049 A JP 2008277049A JP 5100611 B2 JP5100611 B2 JP 5100611B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- width
- frame
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 83
- 238000010586 diagram Methods 0.000 description 11
- 238000006073 displacement reaction Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/35—Indirect addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Memory System (AREA)
Description
まず、図1に基づき、本発明の第1の実施の形態に係る画像処理装置の構成について説明する。図1は、第1の実施の形態に係る画像処理装置の構成を示すブロック図である。
また、アドレス計算ユニット21bは、上述した計算式のIy0及びIx0をそれぞれIy1及びIx1に代えて計算を行い、アドレス計算ユニット21cは、上述した計算式のIy0及びIx0をそれぞれIy2及びIx2に代えて計算を行う。
まず、図3に基づき、本発明の第2の実施の形態に係る画像処理装置の構成について説明する。図3は、第2の実施の形態に係る画像処理装置の構成を示すブロック図である。なお、図3において、図1と同一の構成については、同一の符号を付して説明を省略する。
また、アドレス計算ユニット31bは、上述した計算式のIy0及びIx0をそれぞれIy1及びIx1に代えて計算を行い、アドレス計算ユニット31cは、上述した計算式のIy0及びIx0をそれぞれIy2及びIx2に代えて計算を行う。
次に、図6に基づき、本発明の第3の実施の形態に係る画像処理装置の構成について説明する。図6は、第3の実施の形態に係る画像処理装置の構成を示すブロック図である。なお、図6において、図1と同一の構成については、同一の符号を付して説明を省略する。
ここで、RPxの値は、1SIMDデータずれるごとに1ずれるとして数える。例えば、SIMD幅が16の場合、16画素右にずれるとRPxは1ずれるというようにRPxを定める。
次に、図7に基づき、本発明の第4の実施の形態に係る画像処理装置の構成について説明する。図7は、第4の実施の形態に係る画像処理装置の構成を示すブロック図である。なお、図7において、図3と同一の構成については、同一の符号を付して説明を省略する。
ここで、RPx,及びDPRxの値は、ぞれぞれ1SIMDデータずれるごとに1ずれるとして数える。例えば、SIMD幅が16の場合、16画素右にずれるとRPx及びDPRxのそれぞれは1ずれるというようにRPx及びDPRxを定める。
Claims (3)
- SIMD型画像処理装置であって、
画像データを格納するデータメモリと、
前記画像データのフレーム中におけるリードポインタの位置を示す第1の2次元アドレスを保持する第1のレジスタと、
演算処理時のSIMD幅を保持する第2のレジスタと、
前記フレームの幅及び前記フレームの高さに基づいて、前記第1のレジスタに保持される前記第1の2次元アドレスの制御を行う制御回路と、
前記リードポインタからの2次元相対位置を2個の即値の組により指定するフィールドを具備する命令コードに基づいて、前記データメモリから読み出し対象画素データを読み出し、読み出された前記対象画素データに所定の演算処理が施されて得られた画素データを前記データメモリの所定の領域に書き込むロードストアユニットと、
前記ロードストアユニットが前記データメモリから前記読み出し対象画素データを読み出す際に、前記第1の2次元アドレスと、前記即値の組と、前記フレームの幅と、前記SIMD幅とに基づいて、前記読み出し対象画素データが格納されているアドレスを計算するアドレス計算ユニットと、
を有することを特徴とする画像処理装置。 - SIMD型画像処理装置であって、
画像データを格納するデータメモリと、
前記画像データのフレーム中におけるリードポインタの位置を示す第1の2次元アドレスを保持する第1のレジスタと、
前記リードポインタを仮想的に変更するための第2の2次元アドレスを保持する第2のレジスタと、
演算処理時のSIMD幅を保持する第3のレジスタと、
前記フレームの幅及び前記フレームの高さに基づいて、前記第1のレジスタに保持される前記第1の2次元アドレスの制御を行う制御回路と、
前記リードポインタからの2次元相対位置を2個の即値の組により指定するフィールドと、前記即値の組に加え、前記第2のレジスタのレジスタ番号を指定するフィールドとを具備する命令コードに基づいて、前記データメモリから読み出し対象画素データを読み出し、読み出された前記対象画素データに所定の演算処理が施されて得られた画素データを前記データメモリの所定の領域に書き込むロードストアユニットと、
前記ロードストアユニットが前記データメモリから前記読み出し対象画素データを読み出す際に、前記第1の2次元アドレスと、前記即値の組と、前記フレームの幅と、前記第2の2次元アドレスと、前記SIMD幅とに基づいて、前記読み出し対象画素データが格納されているアドレスを計算するアドレス計算ユニットと、
を有することを特徴とする画像処理装置。 - 前記制御回路は、前記フレームの幅及び前記フレームの高さに代わり、それぞれ水平同期信号及び垂直同期信号に基づいて、前記第1のレジスタに保持される前記第1の2次元アドレスを制御することを特徴とする請求項1または2に記載の画像処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277049A JP5100611B2 (ja) | 2008-10-28 | 2008-10-28 | 画像処理装置 |
US12/512,593 US8345113B2 (en) | 2008-10-28 | 2009-07-30 | Image processing apparatus and image processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277049A JP5100611B2 (ja) | 2008-10-28 | 2008-10-28 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108084A JP2010108084A (ja) | 2010-05-13 |
JP5100611B2 true JP5100611B2 (ja) | 2012-12-19 |
Family
ID=42117100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008277049A Active JP5100611B2 (ja) | 2008-10-28 | 2008-10-28 | 画像処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8345113B2 (ja) |
JP (1) | JP5100611B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380102B2 (ja) * | 2009-02-16 | 2014-01-08 | 株式会社東芝 | マイクロプロセッサ |
JP5185242B2 (ja) * | 2009-12-04 | 2013-04-17 | 株式会社東芝 | コンパイル装置 |
JP5588248B2 (ja) | 2010-07-07 | 2014-09-10 | 矢崎総業株式会社 | 安全回路ユニット付き低挿入力コネクタ |
US11307860B1 (en) | 2019-11-22 | 2022-04-19 | Blaize, Inc. | Iterating group sum of multiple accumulate operations |
US10996960B1 (en) * | 2019-11-22 | 2021-05-04 | Blaize, Inc. | Iterating single instruction, multiple-data (SIMD) instructions |
CN117234408A (zh) * | 2022-06-06 | 2023-12-15 | 中科寒武纪科技股份有限公司 | 基于指令读取数据中的目标数据的方法及其设备 |
CN115952139B (zh) * | 2023-03-14 | 2023-06-30 | 武汉芯云道数据科技有限公司 | 一种移动设备多帧三维图像处理方法及系统 |
CN117314730B (zh) * | 2023-11-28 | 2024-03-15 | 进迭时空(杭州)科技有限公司 | 一种用于加速数字图像处理的中值滤波计算装置及其方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08147207A (ja) * | 1994-11-18 | 1996-06-07 | Fujitsu General Ltd | メモリ回路 |
DE19654846A1 (de) * | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
JPH11312085A (ja) * | 1998-04-28 | 1999-11-09 | Hitachi Ltd | プロセッサ |
JP2001024180A (ja) * | 1999-07-05 | 2001-01-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2005056238A (ja) * | 2003-08-06 | 2005-03-03 | Seiko Epson Corp | 2次元メモリアクセス方法および演算処理装置 |
US8464025B2 (en) * | 2005-05-20 | 2013-06-11 | Sony Corporation | Signal processing apparatus with signal control units and processor units operating based on different threads |
JP4934356B2 (ja) | 2006-06-20 | 2012-05-16 | 株式会社日立製作所 | 映像処理エンジンおよびそれを含む映像処理システム |
JP5040285B2 (ja) * | 2006-12-13 | 2012-10-03 | ソニー株式会社 | アドレス生成回路、バッファ回路、情報処理装置および撮像システム |
-
2008
- 2008-10-28 JP JP2008277049A patent/JP5100611B2/ja active Active
-
2009
- 2009-07-30 US US12/512,593 patent/US8345113B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010108084A (ja) | 2010-05-13 |
US8345113B2 (en) | 2013-01-01 |
US20100103282A1 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100611B2 (ja) | 画像処理装置 | |
JP5602532B2 (ja) | 画像処理装置および画像処理方法 | |
JP2010505158A (ja) | 複数のメモリーバンクを有するデータ処理 | |
JP5735227B2 (ja) | 画像変換装置及び画像変換システム | |
JP2010081024A (ja) | 画像補間処理装置 | |
JP4970378B2 (ja) | メモリコントローラおよび画像処理装置 | |
JP2016134005A (ja) | 画像処理装置 | |
JP6295619B2 (ja) | 画像処理装置及び方法、並びに電子機器 | |
JP6440465B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2016103169A (ja) | 画像処理装置、画像処理方法および電子機器 | |
JP4901891B2 (ja) | 画像処理プロセッサ | |
KR101540300B1 (ko) | 캐시 메모리를 이용한 이미지 워핑 시스템 및 그 방법 | |
JP5959684B2 (ja) | 画像変換システム | |
JP6467940B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP7159555B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2011070271A (ja) | 画像処理装置及び画像処理方法 | |
JP2018005389A (ja) | 画像変形回路、画像処理装置、及び画像変形方法 | |
JP6080728B2 (ja) | 歪補正装置、歪補正方法及び歪補正プログラム | |
JP6249234B2 (ja) | 画像処理装置 | |
JP2013126130A (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
JP6241670B2 (ja) | 画像処理装置 | |
JP2015154455A (ja) | 画像処理装置、画像処理方法及び画像処理プログラム | |
JP4413905B2 (ja) | Simd型プロセッサ | |
JP2005221247A (ja) | レーダ映像生成装置 | |
JP2012059186A (ja) | 画像処理装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5100611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |