JP5099710B2 - コンデンサ及びその製造方法 - Google Patents

コンデンサ及びその製造方法 Download PDF

Info

Publication number
JP5099710B2
JP5099710B2 JP2008500468A JP2008500468A JP5099710B2 JP 5099710 B2 JP5099710 B2 JP 5099710B2 JP 2008500468 A JP2008500468 A JP 2008500468A JP 2008500468 A JP2008500468 A JP 2008500468A JP 5099710 B2 JP5099710 B2 JP 5099710B2
Authority
JP
Japan
Prior art keywords
film
nanosheet
capacitor
titania
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008500468A
Other languages
English (en)
Other versions
JPWO2007094244A1 (ja
Inventor
実 長田
高義 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Original Assignee
National Institute for Materials Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science filed Critical National Institute for Materials Science
Priority to JP2008500468A priority Critical patent/JP5099710B2/ja
Publication of JPWO2007094244A1 publication Critical patent/JPWO2007094244A1/ja
Application granted granted Critical
Publication of JP5099710B2 publication Critical patent/JP5099710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02285—Langmuir-Blodgett techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Description

技術分野
［０００１］
本発明は、トランジスター用ゲート絶縁体、半導体記憶素子（ＤＲＡＭ）、携帯電話用積層コンデンサなど、電子材料の広い分野に応用して好適な、高い誘電率と良好な絶縁特性を同時に実現することのできるナノ超薄膜誘電体素子とその製造方法に関するものである。
背景技術
［０００２］
高誘電率材料は、コンピュータ、携帯電話などあらゆる電子機器に利用されており、中でも半導体トランジスター用ゲート絶縁膜応用は現在最も注目されている技術分野である。たとえば、現行のシリコンをベースとした半導体トランジスターのゲート絶縁膜には、シリコンの熱酸化膜ＳｉＯ２が利用されている。
［０００３］
しかしながら、従来のＳｉＯ２膜においては、その微細化と高性能化は限界を迎えようとしている。最新の金属−酸化物−半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）では、既にゲート酸化膜厚が１０ｎｍ以下まで薄膜化されており、漏れ電流（トンネル電流）がチップの消費電力を増大させる、深刻な状況に陥っている。その一つの解決策として、現在のゲート絶縁膜のＳｉＯ２を、高誘電率（ｈｉｇｈ−ｋ）材料に代える研究開発が世界中で精力的に行われている。これは、ｈｉｇｈ−ｋ材料を用いれば、同じ膜厚においても、ゲート容量を増大させることができ、同時に漏れ電流を抑制できることが期待されているためである。
［０００４］
このような、ｈｉｇｈ−ｋ材料の候補となっているのは、（Ｂａ，Ｓｒ）ＴｉＯ３、ＨｆＯ２、Ｔａ２Ｏ５などの酸化物系の材料であるが、製造行程における熱アニールによる基板界面の劣化やそれに伴う組成ズレ、電気不整合性といった課題がある。また、これらの材料の多くは、高容量化を目指してナノレベルまで薄膜化すると、比誘電率が低下し、漏れ電流が増大する“サイズ効果”という本質的問題を抱えている。
発明の開示
発明が解決しようとする課題
［０００５］
本発明は、以上のとおりの背景から、従来の問題点を解消し、ナノ領域においても高い誘電率と良好な絶縁特性を同時に実現し、かつ基板界面劣化、組成ズレの影響のない低温での素子作製を可能とする新しい技術手段を提供することを課題としている。
課題を解決するための手段
［０００６］
本発明者は上記課題を解決すべく鋭意研究を重ねた結果、ナノメートル（ｎｍ）サイズの厚みの酸化チタンナノシート単体（チタニアナノシート）はナノの薄さでも機能する高誘電体ナノ材料となること、さらにこのナノ材料を基幹ブロックにして室温での自己組織化反応により素子を作製すれば、従来の半導体製造行程における熱アニールに付随する問題を解決できることを見いだし、これらの知見に基づいて本発明を完成した。
［０００７］
そして、本発明が基礎としている上記のナノシート単体、チタニアナノシートについては、本発明者らが開発し、提案している物質とその製造方法（特開２００１−２７００２２号公報；特開２００４−２５５６８４号公報）に係わるものである。
［０００８］
本発明者は、この新たに開発したチタニアナノシートについて詳細な検討を進め、従来の技術常識からは全く予期することのできない、ナノサイズ領域での誘電物性を見出し、本発明を導いている。
［０００９］
すなわち、本発明は以下のことを特徴としている。
［００１０］
発明１の誘電体素子は、膜状誘電体の上下に電極を配設してなる誘電体素子であって、前記膜状誘電体が、厚さ０．３ｎｍ〜２．０ｎｍの範囲の酸化チタンナノシート単層体又は積層体からなることを特徴とする。
［００１１］
発明２は、発明１の誘電体素子において、前記酸化チタンナノシートが、Ｔｉ１−δＯ２（０＜δ＜０．５）で表されることを特徴とする。
［００１２］
発明３は、発明１又は２の誘電体素子において、下部電極と酸化ナノチタンシートの間に、低誘電率層と界面反応層を共に有していないことを特徴とする。
［００１３］
［００１４］
発明４は、発明１から３のいずれかの誘電体素子の製造方法であって、酸化ナノチタンシートを、カチオン性有機ポリマーを介して電極基板上に積層して単層体又は積層体を形成することを特徴とする。
［００１５］
［００１６］
発明５は、発明４の誘電体素子の製造方法において、前記電極基板が原子平坦性酸化物電極基板であることを特徴とする。
［００１７］
［００１８］
［００１９］
［００２０］
［００２１］
【図面の簡単な説明】
［００２２］
［図１］図１は、積層型チタニアナノシート超薄膜により構成される薄膜素子の構造模式図である。
［図２］図２は、単層ならびに積層数１０層のチタニアナノシート超薄膜における原子間力顕微鏡表面観察像である。
［図３］図３は、積層数５層の積層型チタニアナノシート超薄膜の断面ＴＥＭ像である。
［図４］図４は、積層数が５層、１０層、１５層の積層型チタニアナノシート超薄膜により構成される薄膜素子の漏れ電流特性を例示した図である。
［図５］図５は、積層数が５層、１０層、１５層の積層型チタニアナノシート超薄膜により構成される薄膜素子において周波数１０ｋＨｚで測定した比誘電率特性を例示した図である。
［図６］図６は、本発明の積層型チタニアナノシート超薄膜ならびに典型的な高誘電率酸化物材料における、比誘電率の膜厚依存性を比較した図であり、上図は膜厚０〜１００ｎｍの領域での比較、下図は膜厚０〜２５ｎｍの領域での比較である。
［図７］Ｓｉ基板上に作製したチタニアナノシート単層膜において原子間力顕微鏡により形状像と帯電状態像を同時に評価したものである。
符号の説明
［００２３］
１ ＳｒＲｕＯ３等の下部電極基板
２ 薄片粒子としてのチタニアナノシート
３ 金等の上部電極
発明を実施するための最良の形態
［００２４］
本発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
［００２５］
図１は、本発明の一実施の形態に係わる積層型チタニアナノシート超薄膜からなる薄膜素子の断面構造を概略的に例示した図である。この図１において、符号１は、たとえば原子平坦性エピタキシャルＳｒＲｕＯ３からなる下部電極基板（以下、単に「基板」ということがある）を示し、２は該基板上に形成されたナノシート単体としてのチタニアナノシート、３は、たとえば金からなる上部電極を示している。
【００２６】
そしてこの図１の実施形態では、上記のチタニアナノシート２が積層された状態であることを例示している。
【００２７】
なお、本発明においては、下部電極基板１としての、たとえば原子平坦性エピタキシャル基板に限定されることはなく、金、白金、銅、アルミ等の金属電極、ＳｒＲｕＯ３、ＮｂドープＳｒＴｉＯ３等の伝導性ぺロブスカイト基板、ＩＴＯ、ＧａドープＺｎＯ、ＮｂドープＴｉＯ２等の透明酸化物電極、Ｓｉ、ガラス、プラスチックなど他の種類の基板上に、同様にぺロブスカイトナノシート薄膜が配設されていてもよい。上部電極３についても同様に各種であってよい。
【００２８】
本発明におけるチタン酸化物のナノシート単体は、層状チタン酸化物を剥離して得られる。このものは、たとえば、高誘電率薄膜コンデンサの構成層となるチタニアナノシート（たとえばＴｉ０．８７Ｏ２）は、層状チタン化合物をソフト化学的な処理により結晶構造の基本最小単位である層１枚にまで剥離することにより得られる、２次元異方性を有するナノ物質である。組成式Ｔｉ１−δＯ２（０＜δ＜０．５）で表されるチタニアを主成分とする数原子相当の厚さを有するナノシートとして例示される。数原子相当の厚さとは、０．３ｎｍ〜２．０ｎｍの範囲の厚さをいう。
【００２９】
本発明のナノ超薄膜誘電体は、主としてこのようなチタン酸化物のナノシート単体もしくはその積層をもって構成されるものであるが、ここで、たとえば好適にはナノシート単体は、厚み約１ｎｍ、長さと幅が１μｍ〜１ｍｍの粒子サイズを有してよい。
【００３０】
このようなナノシート単体は、層状チタン酸化物より剥離されて得られるが、この際の層状チタン酸化物としては各種のものであってよいが、たとえば好適には次のものが例示される。
【００３１】
【化３】
【００３２】
剥離のための処理は、ソフト化学処理と呼ぶことができるものであって、このソフト化学処理とは、酸処理とコロイド化処理を組み合わせた処理である。すなわち、層状構造を有するチタン酸化物粉末に塩酸などの酸水溶液を接触させ、生成物をろ過、洗浄後、乾燥させると、処理前に層間に存在していたアルカリ金属イオンがすべて水素イオンに置き換わり、水素型物質が得られる。次に、得られた水素型物質をアミンなどの水溶液中に入れ撹拌すると、コロイド化する。このとき、層状構造を構成していた層が１枚１枚にまで剥離する。膜厚はサブｎｍ〜ｎｍの範囲で制御可能である。
【００３３】
そして剥離したチタン酸化物のナノシート単体（チタニアナノシート）は、本発明者らがすでに提案している交互自己組織化積層技術（前記の：特開２００１−２７００２２号、特開２００４−２５５６８４）を踏まえて積層した形態のものとすることができる。
【００３４】
すなわち、まず、本発明においては、誘電体または誘電体素子におけるナノシート単体の単層を形成する方法として、ナノシート単体を基板表面上に隙間なく被覆し、ナノシート単体相互の重複を除去もしくは低減する方法が提供される。
【００３５】
この方法では、前記基板表上にナノシート単体を隙間なく被覆する手段が、カチオン性有機ポリマー溶液中に基板を浸漬して基板表面に有機ポリマーを吸着させた後、該ナノシート単体が懸濁したコロイド溶液中に浸漬することにより、ナノシート単体を静電的相互作用によって基板上に自己組織的に吸着させるプロセスによるものであることを特徴とする単層の形成方法や、前記ナノシート単体同士の重複部分を除去、低減する処理手段が、アルカリ水溶液中で超音波処理することによること特徴とする単層の形成方法が例示される。
【００３６】
そして、上記の方法を繰り返してナノシート単体の積層形成することを特徴とするナノ超薄膜誘電体の積層形成方法も提供される。
【００３７】
さらには、以上の方法において、紫外線照射により有機ポリマーを除去することによりナノ超薄膜誘電体の単層もしくは積層の形成方法が可能とされる。
【００３８】
本発明では、上記の方法を工程の少くとも一部として含むことを特徴とするナノ超薄膜誘電体またはその素子の製造方法が実現されることになる。
【００３９】
たとえば以下の実施例に示した形態では、チタン酸リチウムカリウム（ＫｘＴｉ２−ｘ／３Ｌｉｘ／３Ｏ４、ｘ〜０．８）単結晶（層状化合物）を出発原料に、チタニアナノシートを作製し、図１に示したように、原子平坦性エピタキシャルＳｒＲｕＯ３基板上にカチオン性ポリマーを介して交互自己組織化積層技術により多層膜を作製している。
【００４０】
なお、本発明は以下の実施例によって限定されるものでないことは言うまでもない。
【実施例】
【００４１】
＜１＞炭酸カリウム、炭酸リチウム、酸化チタンおよび三酸化モリブデンをモル比で１．６７：０．１３：１．７３：１．２７の割合に混合し、１２００℃で１０時間焼成した後、９５０℃まで毎時４℃の速度で徐冷し、純水中にてフラックス成分であるモリブデン酸カリウムを除去し、風乾してチタン酸リチウムカリウム単結晶を得た。得られたものである。この単結晶３０ｇを室温にて０．５規定の塩酸溶液２ｄｍ３中で酸処理を行ない、１００μｍ〜１ｍｍの大きさの層状チタン酸結晶（Ｈ１．０７Ｔｉ１．７３Ｏ４・１．０Ｈ２Ｏ）を得、次いで、この層状チタン酸結晶０．４ｇにテトラブチルアンモニウム水酸化物（以下、ＴＢＡＯＨと記載する）水溶液１００ｃｍ３を加えて室温にて２週間静置状態にて反応させて、組成式Ｔｉ０．８７Ｏ２で表される、長さ約７０μｍ、幅約２０μｍの長方形状のナノシートが分散した乳白色状のゾル溶液を作製した。そのゾルを５０倍に希釈してｐＨ９に調整したチタニアゾル溶液を作製した。また、２ｗｔ％のポリジアリルジメチルアンモニウムクロライド；ｐｏｌｙｄｉａｌｌｙｌｄｉｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｃｈｌｏｒｉｄｅ溶液（以下ＰＤＤＡ溶液という）１００ｃｍ３に０．５ｍｏｌｄｍ−３に相当する量のＮａＣｌを加え、ｐＨ９に調整した。
【００４２】
＜２＞原子平坦性エピタキシャルＳｒＲｕＯ３からなる下部電極となる伝導性基板を塩酸：メタノール＝１：１の溶液に２０分間浸漬した後、濃硫酸中に２０分間浸漬することにより親水化処理を行った。この基板を、（１）上記ＰＤＤＡ溶液に２０分間浸漬、（２）Ｍｉｌｌｉ−Ｑ純水で充分に洗浄、（３）撹拌した上記チタニアゾル溶液中に浸漬、（４）２０分経過後にＭｉｌｌｉ−Ｑ純水で充分に洗浄、（５）得られた超薄膜をｐＨ１１のＴＢＡＯＨ水溶液中に浸漬しながら、超音波洗浄槽（ブランソン製、４２ｋＨｚ、９０Ｗ）にて２０分間の超音波処理する、という一連の操作を１サイクルとしてこれを必要回数分反復することで、所望の膜厚のチタニアナノシート超薄膜を作製した。こうして得られたチタニアナノシート超薄膜に対し、キセノン光源を用いて紫外線照射（４ｍＷ／ｃｍ２、４８時間）し、チタニアナノシートの光触媒反応を利用して有機ポリマーが除去されたチタニアナノシート超薄膜を得た。
【００４３】
＜３＞こうして得られた単層ならびに積層数１０層のチタニアナノシート超薄膜における原子間力顕微鏡（ＡＦＭ）表面観察像を図２に示す。図２左より、単層のチタニア超薄膜では、ナノシートが基板表面に隙間なく被覆された緻密で、かつ原子レベルの平滑性を有するチタニアナノシート超薄膜が得られることが確認された。ＡＦＭ観察像から得られるこのチタニアナノシート超薄膜の厚みは約１ｎｍであり、これは単層のナノシート一枚の厚みにほぼ一致する。また、図２右より、積層数１０層のチタニア超薄膜においても、単層と同様、ナノシートが基板表面に隙間なく被覆され、かつ原子レベルの平滑性を有することを確認した。これより、積層膜においても、単層ナノシートの緻密性、平坦性を維持して、単層ナノシートがレイヤーバイレイヤーで積層した超薄膜が形成しているものと言える。
【００４４】
明瞭な積層構造は、同様の手法により作製した、積層数５層の積層型チタニアナノシート超薄膜の断面ＴＥＭ像（図３）においても確認された。図３においてさらに注目すべきが、この積層型チタニアナノシート超薄膜においては、下部電極とチタニアナノシートの間に、既往の高誘電率酸化物材料において問題となっている、製造行程における熱アニールによる基板界面の劣化、組成ズレに付随する低誘電率層や界面層が形成していない点である。これは、本発明の積層型チタニアナノシート超薄膜の製造工程が、基板界面劣化、組成ズレの影響のない、室温での溶液プロセスを利用していることによる画期的な効果と言える。
【００４５】
＜４＞図４、表１は、積層数が５層、１０層、１５層の積層型チタニアナノシート超薄膜に対し、上部電極として金電極を形成した薄膜素子の漏れ電流特性である。膜厚が５〜１５ｎｍと極薄にもかかわらず、何れの積層型チタニアナノシート超薄膜とも、１０−７Ａ／ｃｍ２以下という良好な絶縁特性を示した。なお、１０ｎｍの膜厚で既往の材料と比較した場合の漏れ電流は、既往の高誘電率酸化物材料（Ｂａ，Ｓｒ）ＴｉＯ３、ルチル型ＴｉＯ２に対し約３桁漏れ電流が抑制された、極めて優れた絶縁特性を示す。
【００４６】
図５、表１は、積層数が５層、１０層、１５層の積層型チタニアナノシート超薄膜に対し、静電容量を計測し、その比誘電率を算定した結果である。図５に示すように、積層型チタニアナノシート超薄膜の比誘電率は、積層数によらず１２５という高い比誘電率を示した。ここで、通常のルチル型ＴｉＯ２の比誘電率は２０〜６０であるから、少なくとも約２倍の比誘電率が得られたことがわかる。また、積層型チタニアナノシート超薄膜の誘電特性は、1ｋＨｚ〜１０ＭＨｚ周波数帯ではほぼフラットな周波数依存性を示し、誘電損失２〜３％以下という良好な特性を有する。
【００４７】
表１
なお、チタニアナノ薄膜を構成層とする積層型超薄膜は、ゾルーゲル法を気液界面に適用し、有機超薄膜の作製技術であるＬａｎｇｍｕｉｒ−Ｂｌｏｄｅｔｔ法と組み合わせた２次元ゾルーゲル法（Ｋ．Ｍｏｒｉｇｕｃｈｉ，Ｙ．Ｍａｅｄａ，Ｓ．Ｔｅｒａｏｋａ，Ｓ．Ｋａｇａｗａ，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１１７（１９９５）１１３９．），金属アルコキシドを固体表面水酸基による加水分解反応により、酸化物ゲル膜をｌａｙｅｒ−ｂｙ−ｌａｙｅｒで形成していく表面ゾルーゲル法（特開２００４−２９９００３）などによっても作製することができるが、これらの手法は熱処理を必要としており、また得られるチタニアナノ薄膜の構成層は比誘電率の低いアナターゼ型あるいはルチル型ＴｉＯ２となる。それに対して、本発明は、構成層として高い比誘電率を有するチタニアナノシート超薄膜を利用することに大きな意義があり、本発明の積層型チタニアナノシート超薄膜の優れた誘電特性は、室温での溶液プロセスを利用し、チタニアナノシート超薄膜を安定な状態のまま積層素子を作製できたことによる画期的な効果と言える。
【００４８】
図６は、本発明の積層型チタニアナノシート超薄膜ならびに既往の高誘電率酸化物材料において、比誘電率の膜厚依存性を比較した図である。既往の高誘電率酸化物材料（Ｂａ，Ｓｒ）ＴｉＯ３、ルチル型ＴｉＯ２においては、高容量化を目指してナノレベルまで薄膜化すると、比誘電率が低下するのに対し、本発明の積層型チタニアナノシート超薄膜においては、顕著なサイズ効果はなく、約５〜１５ｎｍの超薄膜においても１２５という高い比誘電率を示した。注目すべきは、本発明の積層型チタニアナノシート超薄膜が、１０ｎｍレベルの超薄膜領域において、既往の高誘電率酸化物材料を大きく凌ぐ優れた比誘電率を有している点である。従って、本発明により、ナノ領域においても高い誘電率と良好な絶縁特性を同時に実現するサイズフリー高誘電率特性を得ることができるという画期的な効果を有する。
【００４９】
以上のようにして得られた積層型チタニアナノシート超薄膜をトランジスター用ゲート絶縁膜、半導体記憶素子（ＤＲＡＭ）等に適用することにより、既往の高誘電率酸化物材料に対し、同じ膜厚でも数倍以上高容量のコンデンサを得ることができる（１０ｎｍの膜厚ではルチル型ＴｉＯ２に対し約２倍、ＨｆＯ２に対し約６倍の高容量が期待できる）。さらに、漏れ電流の抑制と消費電流の低減や、トランジスター、半導体記憶素子（ＤＲＡＭ）、の高集積化において、種々の形態（トレンチ型やスタック型のような）で任意に設計できるという優れた効果を奏する。
【００５０】
以上の実施の形態においては、原子平坦性エピタキシャルＳｒＲｕＯ３基板上に積層型チタニアナノシート超薄膜を形成してゲート絶縁膜等に適用する例によって本発明を説明したが、本発明に係わる薄膜コンデンサは、単独で薄膜コンデンサとしても利用できる。
【００５１】
例えば、図７は、Ｓｉ基板上に作製したチタニアナノシート単層膜において原子間力顕微鏡により形状像と帯電状態像を同時に評価したものである。形状像と帯電状態像との比較から明らかなように、チタニアナノシートの部分の帯電状態像は一様に灰色を示し、基板に対して２０ｍＶ帯電していた。これはチタニアナノシートが単独で薄膜コンデンサとして機能していることを示すものである。また、他の薄膜センサ等の薄膜デバイスや積層コンデンサにも利用でき、同様の効果を奏する。
【産業上の利用可能性】
【００５２】
上記のとおりの本発明によれば、２次元ナノ構造体であるチタニアナノシートの有する、独自のナノ物性および高い組織、構造制御性を活用することで、ナノ領域においても高い誘電率と良好な絶縁特性を同時に実現することができる。チタニアナノシートは、室温での自己組織化などのソフト化学反応を利用することにより素子の作製が可能であるため、従来の半導体製造行程における熱アニールによる基板界面劣化、組成ズレなどの問題を回避可能で、かつ様々な材料との融合が可能である。
【００５３】
さらに、本発明では、従来の半導体プロセスや誘電体薄膜プロセスの主流である、大型の真空装置や高価な成膜装置を必要としない、低コスト、低環境負荷プロセスを実現することができる。
【００５４】
従って、本発明の高誘電率ナノ材料を高誘電率材料が基幹部品となっている、トランジスター用ゲート絶縁体、半導体記憶素子（ＤＲＡＭ）、携帯電話用積層コンデンサ、高周波デバイスなどの電子材料、ＩＴ技術分野、ナノエレクトロニクスなどの技術分野に使用すれば極めて有用であると結論される。

Claims (5)

  1. 膜状誘電体の上下に電極を配設してなるコンデンサであって、
    前記膜状誘電体が、厚さ０．３ｎｍ〜２．０ｎｍの範囲の酸化チタンナノシート単層体又は積層体からなる
    ことを特徴とするコンデンサ。
  2. 請求項１に記載のコンデンサにおいて、前記酸化チタンナノシートが、Ｔｉ１−δＯ２（０＜δ＜０．５）で表されることを特徴とするコンデンサ。
  3. 請求項１又は２に記載のコンデンサにおいて、下部電極と酸化ナノチタンシートの間に、低誘電率層と界面反応層を共に有していないことを特徴とするコンデンサ。
  4. 請求項１から３のいずれかに記載のコンデンサの製造方法であって、酸化ナノチタンシートを、カチオン性有機ポリマーを介して電極基板上に積層して単層体又は積層体を形成することを特徴とするコンデンサの製造方法。
  5. 請求項４に記載のコンデンサの製造方法において、前記電極基板が原子平坦性酸化物電極基板であることを特徴とするコンデンサの製造方法。
JP2008500468A 2006-02-13 2007-02-08 コンデンサ及びその製造方法 Expired - Fee Related JP5099710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008500468A JP5099710B2 (ja) 2006-02-13 2007-02-08 コンデンサ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006035583 2006-02-13
JP2006035583 2006-02-13
JP2008500468A JP5099710B2 (ja) 2006-02-13 2007-02-08 コンデンサ及びその製造方法
PCT/JP2007/052287 WO2007094244A1 (ja) 2006-02-13 2007-02-08 ナノ超薄膜誘電体とその製造方法及びナノ超薄膜誘電体素子

Publications (2)

Publication Number Publication Date
JPWO2007094244A1 JPWO2007094244A1 (ja) 2009-07-02
JP5099710B2 true JP5099710B2 (ja) 2012-12-19

Family

ID=38371431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500468A Expired - Fee Related JP5099710B2 (ja) 2006-02-13 2007-02-08 コンデンサ及びその製造方法

Country Status (3)

Country Link
US (1) US20110000698A1 (ja)
JP (1) JP5099710B2 (ja)
WO (1) WO2007094244A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120944B2 (en) 2017-10-27 2021-09-14 Samsung Electronics Co., Ltd. Ceramic electronic component including ceramic nanosheets having multimodal lateral size distribution and method of manufacturing the same and electronic device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4998997B2 (ja) * 2007-03-30 2012-08-15 三洋電機株式会社 コンデンサ及びその製造方法
WO2009142325A1 (ja) * 2008-05-23 2009-11-26 独立行政法人物質・材料研究機構 誘電体膜と誘電体素子及びその製造方法
US20110183133A1 (en) * 2008-06-10 2011-07-28 Minoru Osada Electromagnetic wave absorbent material
JP2010215470A (ja) * 2009-03-18 2010-09-30 Murata Mfg Co Ltd ナノシート堆積膜の製造方法
JPWO2010143410A1 (ja) * 2009-06-11 2012-11-22 パナソニック株式会社 コンデンサおよびコンデンサの製造方法
KR101517532B1 (ko) 2011-07-05 2015-05-04 가부시키가이샤 무라타 세이사쿠쇼 유전체 박막, 유전체 박막 소자 및 박막 콘덴서
WO2013115727A1 (en) * 2012-02-01 2013-08-08 Nanyang Technological University An anode material for ultraf ast-charging lithium ion batteries and a method of its synthesis
KR102469184B1 (ko) * 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
US10886275B2 (en) * 2019-02-04 2021-01-05 International Business Machines Corporation Nanosheet one transistor dynamic random access device with silicon/silicon germanium channel and common gate structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004255684A (ja) * 2003-02-26 2004-09-16 National Institute For Materials Science 高品位チタニアナノシート超薄膜とその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513589B2 (ja) * 2000-03-24 2004-03-31 独立行政法人物質・材料研究機構 チタニア超薄膜およびその製造方法
US6461931B1 (en) * 2000-08-29 2002-10-08 Micron Technology, Inc. Thin dielectric films for DRAM storage capacitors
JP3505574B2 (ja) * 2001-03-12 2004-03-08 独立行政法人物質・材料研究機構 チタニア超薄膜およびその製造方法
US7068544B2 (en) * 2001-08-30 2006-06-27 Micron Technology, Inc. Flash memory with low tunnel barrier interpoly insulators
JP2004130429A (ja) * 2002-10-10 2004-04-30 National Institute For Materials Science コア・シェル構造体とこのコア・シェル構造体から誘導されてなる中空酸化物シェル構造体およびこれらの製造方法
JP2004238226A (ja) * 2003-02-04 2004-08-26 National Institute For Materials Science アナターゼナノ結晶とその薄膜、及びこれらの製造方法
WO2004079059A1 (ja) * 2003-03-04 2004-09-16 Fujitsu Limited （００１）配向したペロブスカイト膜の形成方法、およびかかるペロブスカイト膜を有する装置
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
JP4214226B2 (ja) * 2004-01-23 2009-01-28 独立行政法人産業技術総合研究所 酸化チタンナノシート構造体
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法
US7365027B2 (en) * 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
TW200731589A (en) * 2006-02-06 2007-08-16 Yang Jae Woo Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004255684A (ja) * 2003-02-26 2004-09-16 National Institute For Materials Science 高品位チタニアナノシート超薄膜とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120944B2 (en) 2017-10-27 2021-09-14 Samsung Electronics Co., Ltd. Ceramic electronic component including ceramic nanosheets having multimodal lateral size distribution and method of manufacturing the same and electronic device

Also Published As

Publication number Publication date
WO2007094244A1 (ja) 2007-08-23
JPWO2007094244A1 (ja) 2009-07-02
US20110000698A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5099710B2 (ja) コンデンサ及びその製造方法
JP5294201B2 (ja) 誘電体素子とその製造方法
JP5610348B2 (ja) 誘電体膜と誘電体素子及びその製造方法
JP5885150B2 (ja) 高誘電性ナノシート積層体、高誘電性ナノシート積層体、高誘電体素子、および高誘電体薄膜素子の製造方法
Osada et al. Robust high-κ response in molecularly thin perovskite nanosheets
KR101609596B1 (ko) 초격자 구조를 갖는 강유전체 박막과 그 제조방법, 및 강유전체 소자와 그 제조방법
JP4644830B2 (ja) 誘電体絶縁薄膜の製造方法
TW200834821A (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, and method of forming the capacitor
RU2432634C1 (ru) Многослойный нанокомпозит для конденсаторов и способ его изготовления
Hu et al. Critical electric field stabilizing structure of Al2O3/TiO2/Al2O3 thin film for achieving high energy density
JP2021063003A (ja) 誘電体単層薄膜、それを含むキャパシタ及び半導体素子、並びにその製造方法
JP4104899B2 (ja) 多孔質酸化チタン薄膜とその製造方法
Roy et al. Morphological and electrical study of porous TiO 2 films with various concentrations of Pluronic F-127 additive
WO2023058703A1 (ja) 高誘電性原子膜
WO2022110820A1 (zh) 动态随机存取存储器电容器及其制备方法
JP7392015B2 (ja) 誘電分散のないニオブ酸カルシウムリチウム誘電体組成物及びその製造方法
Küçükcan et al. Langmuir-Blodgett deposition and physicochemical surface characterization of two-dimensional perovskite nanosheets on ITO-PET substrates
KR102372143B1 (ko) 초박막 형태의 바륨타이타네이트 시트 및 이의 제조 방법
Osada et al. New dielectric nanomaterials fabricated from nanosheet technique
Yim et al. Dielectric Properties of Ca 0.8 Sr 1.2 Nb 3 O 10 Nanosheet Thin Film Deposited by the Electrophoretic Deposition Method
WEI et al. Fundamental research
CN113241256A (zh) 一种基于bpo电极的pzt基多层介电增强薄膜及其制备方法
Han et al. The enhanced electrical energy storage properties of (Bi0. 5Na0. 5) TiO3–BaTiO3/graphene oxide heterogeneous structures
JP4135154B2 (ja) 金属酸化物薄膜の製造方法および薄膜複合材料
Osada et al. Solution-based fabrication of high-k dielectrics using oxide nanosheets

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20080811

A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A801

Effective date: 20080910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees